JP2003229675A - Multilayered glass ceramic wiring board - Google Patents

Multilayered glass ceramic wiring board

Info

Publication number
JP2003229675A
JP2003229675A JP2002346081A JP2002346081A JP2003229675A JP 2003229675 A JP2003229675 A JP 2003229675A JP 2002346081 A JP2002346081 A JP 2002346081A JP 2002346081 A JP2002346081 A JP 2002346081A JP 2003229675 A JP2003229675 A JP 2003229675A
Authority
JP
Japan
Prior art keywords
dielectric constant
wiring board
multilayer wiring
glass
constant layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002346081A
Other languages
Japanese (ja)
Other versions
JP4095416B2 (en
Inventor
Kenichi Nagae
謙一 永江
Yoshihiro Nakao
吉宏 中尾
Shinichi Suzuki
晋一 鈴木
Yoshitake Terashi
吉健 寺師
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002346081A priority Critical patent/JP4095416B2/en
Publication of JP2003229675A publication Critical patent/JP2003229675A/en
Application granted granted Critical
Publication of JP4095416B2 publication Critical patent/JP4095416B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayered glass ceramic wiring board that can be increased in strength even when a high dielectric layer is interposed between low dielectric layers and, in addition, has a high mounting reliability. <P>SOLUTION: This multilayered glass ceramic wiring board is provided with conductor wiring layers on and/or in a laminated substrate constituted by interlayering the high dielectric layer having a specific inductive capacity of ≥14, in the frequency region of 1 MHz to 3 GHz between the low dielectric layers composed of glass ceramic insulating layers having specific inductive capacities of ≤9 in the same frequency region. The three-point bending strength of this multilayered wiring board in a 3-mm span is adjusted to ≥300 MPa and the thicknesses tLK and tHK of the low and high dielectric layers are adjusted to meet the relation of tLK/tHK≥3. In addition, the number of pores having diameters of ≥20 μm existing in an area having a size of 100 μm by 100 μm in the cross-sectional mirror-finished photograph of the high dielectric layer is controlled to ≤5. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ガラスセラミック
多層配線基板に関し、特に、低誘電率層間に高誘電率層
を形成してなるガラスセラミック多層配線基板に関する
ものである。
The present invention relates to a glass ceramic multilayer wiring board, and more particularly to a glass ceramic multilayer wiring board having a high dielectric constant layer formed between low dielectric constant layers.

【0002】[0002]

【従来技術】近年の携帯電話、ノートパソコン等の携帯
用情報端末の急激な普及に伴い、搭載される電子部品の
小型化が強く望まれている。一例として、携帯電話のス
イッチング回路及びパワーアンプ回路は、複数の抵抗体
およびコンデンサにより構成され、従来、これらの受動
素子は個々に電気回路基板上に載置され、モジュールの
小型化及び製造コスト削減の妨げとなっていた。
2. Description of the Related Art With the rapid spread of portable information terminals such as mobile phones and notebook personal computers in recent years, there has been a strong demand for downsizing of electronic components to be mounted. As an example, a switching circuit and a power amplifier circuit of a mobile phone are composed of a plurality of resistors and capacitors. Conventionally, these passive elements are individually mounted on an electric circuit board to reduce the size of the module and reduce the manufacturing cost. Was in the way.

【0003】そこで、セラミック成分にガラス成分を混
合し焼結温度を低下させ材料物性や焼結温度に対する設
計の自由度を大幅に広げることが可能なガラスセラミッ
ク多層配線基板が開発され、その内部にこれら受動素子
を内蔵し、モジュール全体を小型化しようという試みが
なされている。
Accordingly, a glass-ceramic multilayer wiring board has been developed in which a glass component is mixed with a ceramic component to lower the sintering temperature and to greatly expand the degree of freedom in designing the material properties and the sintering temperature. Attempts have been made to incorporate these passive elements and reduce the size of the entire module.

【0004】特に、基板内部に受動素子を構成するため
に、低誘電率を有するガラスセラミック絶縁層間に、こ
の低誘電率層よりも高い比誘電率を有する高誘電率層を
内層させたガラスセラミック多層配線基板が提案されて
いる(特許文献1〜3参照)。
Particularly, in order to form a passive element inside a substrate, a glass ceramic in which a high dielectric constant layer having a higher relative dielectric constant than the low dielectric constant layer is interposed between glass ceramic insulating layers having a low dielectric constant. Multilayer wiring boards have been proposed (see Patent Documents 1 to 3).

【0005】[0005]

【特許文献1】特開2002−111220号[Patent Document 1] JP-A-2002-111220

【特許文献2】特開2002−68832号[Patent Document 2] JP-A-2002-68832

【特許文献3】特開2002−43759号[Patent Document 3] JP-A-2002-43759

【0006】[0006]

【発明が解決しようとする課題】しかしながら、低誘電
率層間に高誘電率層が内層されている上記のようなガラ
スセラミック多層配線基板では、高誘電率層がガラス成
分との同時焼成が困難なBaTiO3等の誘電体材料に
より形成されていることから、高誘電率層自体の3点曲
げ強度が低く、また、この高誘電率層を挟んでいる低誘
電率層との焼結性も低いために、ガラスセラミック多層
配線基板全体の3点曲げ強度が低下し、このため実装時
に破壊しやすいという問題があった。
However, in the above-described glass-ceramic multilayer wiring board in which a high dielectric layer is interposed between low dielectric layers, it is difficult to simultaneously fire the high dielectric layer with a glass component. Since it is formed of a dielectric material such as BaTiO 3, the three-point bending strength of the high dielectric constant layer itself is low, and the sinterability with the low dielectric constant layer sandwiching the high dielectric constant layer is also low. As a result, the three-point bending strength of the entire glass ceramic multilayer wiring board is reduced, and there is a problem that the glass ceramic multilayer wiring board is easily broken during mounting.

【0007】従って、本発明は、低誘電率層間に高誘電
率層を内層しても高強度化でき、かつ高い実装信頼性を
有するガラスセラミック多層配線基板を提供することを
目的とする。
Accordingly, it is an object of the present invention to provide a glass-ceramic multilayer wiring board which can have a high strength even if a high dielectric constant layer is interposed between low dielectric constant layers and has high mounting reliability.

【0008】[0008]

【課題を解決するための手段】本発明によれば、ガラス
セラミック絶縁層により形成され、周波数域1MHz〜
3GHzにおける比誘電率が9以下の低誘電率層間に、
同周波数域における比誘電率が14以上の高誘電率層を
積層してなる積層基板の表面および/または内部に導体
配線層を、前記積層基板の内部にビアホール導体を、ま
た前記積層基板の一方表面に接続端子を具備してなるガ
ラスセラミック多層配線基板において、多層配線基板の
3mmスパンにおける3点曲げ抗折強度が300MPa
以上、前記低誘電率層の厚みtLK、前記高誘電率層の厚
みtHKとがtLK/tHK≧3の関係を満足することを特徴
とするガラスセラミック多層配線基板が提供される。
According to the present invention, the frequency band is formed by a glass ceramic insulating layer and has a frequency range of 1 MHz to 1 MHz.
Between low dielectric constant layers having a relative dielectric constant of 9 or less at 3 GHz,
A conductor wiring layer is provided on the surface and / or inside of a laminated substrate formed by laminating high dielectric layers having a relative dielectric constant of 14 or more in the same frequency range, a via hole conductor is provided inside the laminated substrate, and one of the laminated substrates is provided. A glass ceramic multilayer wiring board having connection terminals on the surface has a three-point bending strength of 300 MPa in a 3 mm span of the multilayer wiring board.
As described above, there is provided a glass-ceramic multilayer wiring board characterized in that the thickness t LK of the low dielectric constant layer and the thickness t HK of the high dielectric constant layer satisfy the relationship of t LK / t HK ≧ 3.

【0009】かかる多層配線基板においては、前記低誘
電率層の40〜400℃の熱膨張係数αLKと、前記高誘
電率層の前記熱膨張係数αHKとが、|αLK−αHK|≦1
×10-6/℃の関係を満足すること、前記低誘電率層
が、JIS1601に基づく3点曲げ強度が330MP
a以上、前記高低誘電率層が、JIS1601に基づく
3点曲げ強度が170MPa以上のガラスセラミック材
料から形成されていることがそれぞれ望ましい。
In such a multilayer wiring board, the thermal expansion coefficient α LK of the low dielectric constant layer at 40 to 400 ° C. and the thermal expansion coefficient α HK of the high dielectric constant layer are | α LK −α HK | ≦ 1
× 10 −6 / ° C., and the low dielectric constant layer has a three-point bending strength of 330 MPa based on JIS1601.
Preferably, the high and low dielectric constant layers are each formed of a glass ceramic material having a three-point bending strength of 170 MPa or more based on JIS1601.

【0010】また、αLK、αHKがいずれも7×10-6
℃以上であることによって、多層配線基板全体の熱膨張
係数も7×10-6/℃以上に制御できる結果、有機樹脂
を絶縁基板中に含有するプリント基板などの外部回路基
板との熱膨張係数差を低減でき実装信頼性を向上でき
る。
Further, α LK and α HK are both 7 × 10 −6 /
C. or higher, the coefficient of thermal expansion of the entire multilayer wiring board can be controlled to 7 × 10 −6 / ° C. or higher. As a result, the coefficient of thermal expansion with an external circuit board such as a printed circuit board containing an organic resin in an insulating substrate. The difference can be reduced and the mounting reliability can be improved.

【0011】また、高誘電率層の断面鏡面写真における
100μm×100μmの面積に相当するエリア内に存
在する直径20μm以上の気孔の数が5個以下であるこ
とによって、高誘電率層の絶縁耐圧を高めることがで
き、特に高誘電率層間?の絶縁耐圧が5MV/m以上で
あることが望ましい。
Further, since the number of pores having a diameter of 20 μm or more existing in an area corresponding to an area of 100 μm × 100 μm in a cross-sectional mirror photograph of the high dielectric constant layer is five or less, the dielectric strength of the high dielectric constant layer is reduced. Can be increased, especially between high dielectric constant layers? Is preferably 5 MV / m or more.

【0012】なお、高誘電率層は、低ボイド化を図る上
で、チタン酸塩系結晶化ガラスを含有することが望まし
く、さらには、アルミナ、フォルステライト、ムライト
の群から選ばれる少なくとも1種を分散相として含むこ
とが高誘電率層の低ボイド化を図る上で望ましい。
The high dielectric constant layer desirably contains a titanate-based crystallized glass in order to reduce voids, and further includes at least one selected from the group consisting of alumina, forsterite, and mullite. Is desirably contained as a dispersed phase in order to reduce voids in the high dielectric constant layer.

【0013】また、低誘電率層が、ディオプサイド系結
晶化ガラスを含有することが望ましく、さらにはアルミ
ナを分散相として含むことが高強度化や絶縁耐圧、熱膨
張特性などを上記のように制御する上で、望ましい。
It is desirable that the low dielectric constant layer contains a diopside crystallized glass, and further that it contains alumina as a disperse phase in order to improve strength, withstand voltage, thermal expansion characteristics and the like as described above. It is desirable to control

【0014】本発明の上記構成によって、低誘電率層間
に3点曲げ強度の低い高誘電率層が内層されていてもガ
ラスセラミック多層配線基板全体の3点曲げ強度を高め
ることができ、実装時の破壊を防止し実装信頼性を高め
ることができ、例えば、予めガラスセラミック多層配線
基板の一方主面上に半導体素子を実装して加熱時に複雑
な応力集中を受けるようになったこのガラスセラミック
多層配線基板を、さらにプリント基板等の外部回路基板
上へ実装する場合においても基板の破壊をさらに防止で
き信頼性を向上できる。
According to the above configuration of the present invention, the three-point bending strength of the entire glass-ceramic multilayer wiring board can be increased even if a high-permittivity layer having a low three-point bending strength is provided between the low-permittivity layers. The glass ceramic multilayer, which has been subjected to complex stress concentration during heating by mounting a semiconductor element on one main surface of the glass ceramic multilayer wiring board in advance, thereby preventing the destruction of the substrate and improving the mounting reliability. Even when the wiring board is further mounted on an external circuit board such as a printed board, breakage of the board can be further prevented and reliability can be improved.

【0015】また、高誘電率層の低ボイド化を図ること
によって、高誘電率層の絶縁耐圧を高めることができ
る。
Further, by reducing the voids in the high dielectric constant layer, the withstand voltage of the high dielectric constant layer can be increased.

【0016】[0016]

【発明の実施の形態】図1は、本発明のガラスセラミッ
ク多層配線基板の一例を示す概略断面図である。
FIG. 1 is a schematic sectional view showing an example of a glass ceramic multilayer wiring board according to the present invention.

【0017】本発明のガラスセラミック多層配線基板1
は、ガラスセラミック絶縁層により形成された積層基板
3の表面および/または内部に導体配線層5が形成さ
れ、さらにこれらの導体配線層5を接続するビアホール
導体7が形成されている。
Glass ceramic multilayer wiring board 1 of the present invention
In the first embodiment, a conductor wiring layer 5 is formed on the surface and / or inside of a laminated substrate 3 formed of a glass ceramic insulating layer, and a via-hole conductor 7 connecting these conductor wiring layers 5 is formed.

【0018】積層基板3は複数のガラスセラミック絶縁
層からなる低誘電率層13とこの低誘電率層13よりも
比誘電率の高い高誘電率層15とからなり、高誘電率層
15は低誘電率層13間に少なくとも1層以上内層され
ている。尚、高誘電率層15は一対の電極層5aによっ
て狭持されている。
The laminated substrate 3 includes a low dielectric constant layer 13 composed of a plurality of glass ceramic insulating layers and a high dielectric constant layer 15 having a higher relative dielectric constant than the low dielectric constant layer 13. At least one inner layer is provided between the dielectric layers 13. The high dielectric constant layer 15 is sandwiched between a pair of electrode layers 5a.

【0019】本発明の上記ガラスセラミック多層配線基
板は、スパン3mmの3点曲げ強度が300MPa以
上、特に320MPa以上の高強度を有するものであ
る。具体的には、この強度は、図2に示すように、スパ
ン3mmの溝を有する平坦な試料台12に、評価基板1
0を図に示すように試料台の溝をまたぐように置き、評
価基板10に荷重をかけるクロスヘッドを評価基板10
の上にセットし、5mm/minの速度にてクロスヘッ
ドを下降させ、評価基板10が破壊した際の荷重をJI
SR1601に基づく下記〔数1〕の抗折強度σb3の
算出式で算出し破壊強度としたものである。評価基板の
サイズは、5mm×5mm×厚み0.5mmとした。
The above-mentioned glass-ceramic multilayer wiring board of the present invention has a three-point bending strength of 3 mm in span having a high strength of 300 MPa or more, particularly 320 MPa or more. Specifically, as shown in FIG. 2, the strength of the evaluation substrate 1 was measured on a flat sample stage 12 having a groove with a span of 3 mm.
0 is placed so as to straddle the groove of the sample table as shown in the figure,
And the crosshead is lowered at a speed of 5 mm / min.
The breaking strength is calculated by the following formula (Formula 1) for calculating the bending strength σb3 based on SR1601. The size of the evaluation substrate was 5 mm × 5 mm × 0.5 mm in thickness.

【0020】〔数1〕 σb3[MPa]=(3×最大荷重[kgf]×スパン[m
m])/(2×評価基板幅[mm]×評価基板厚さ[m
m]2)×9.80665 本発明の回路基板は、上記のように高い抗折強度を有す
ることによって、かかる基板へのIC素子などの実装
や、多層配線基板の有機樹脂を絶縁基板中に含む高熱膨
張のプリント配線基板などへの実装時に発生する応力へ
の耐久性を高めることができ、実装の信頼性を高めるこ
とができる。
[Equation 1] σb 3 [MPa] = (3 × maximum load [kgf] × span [m
m]) / (2 x evaluation board width [mm] x evaluation board thickness [m
m] 2 ) × 9.88065 The circuit board of the present invention has a high bending strength as described above, so that an IC element or the like can be mounted on such a board or the organic resin of a multilayer wiring board can be placed in an insulating board. It is possible to increase the durability against the stress generated at the time of mounting on a printed wiring board or the like having high thermal expansion, and to improve the reliability of mounting.

【0021】また、このような高強度を実現するため
に、低誘電率層13の全厚みをtLK、高誘電率層15の
全厚みをtHKとしたときに、厚み比はtLK/tHK≧3で
あることが重要であり、特に、その比は、高誘電率層1
5の静電容量を高めるとともに高強度化するという理由
から4以上であることがより望ましい。上記厚み比が3
よりも小さいと、低誘電率層13の強度を高めても、高
誘電率層15の低強度によって、基板全体の強度は低下
する。
In order to realize such high strength, when the total thickness of the low dielectric layer 13 is t LK and the total thickness of the high dielectric layer 15 is t HK , the thickness ratio is t LK / It is important that t HK ≧ 3. In particular, the ratio depends on the high dielectric constant layer 1
It is more preferable that the number is 4 or more from the viewpoint of increasing the capacitance and increasing the strength. The thickness ratio is 3
If it is smaller than that, even if the strength of the low dielectric layer 13 is increased, the strength of the entire substrate is reduced due to the low strength of the high dielectric layer 15.

【0022】また、積層基板3を構成する低誘電率層1
3は、JISR1601に基づき測定した単独での3点
曲げ強度が330MPa以上、特に、350MPa以上
であることがガラスセラミック多層配線基板全体の強度
を上記のように高める上で望ましい。
The low dielectric constant layer 1 constituting the laminated substrate 3
As for No. 3, it is desirable that the single-point bending strength measured based on JISR1601 is 330 MPa or more, particularly 350 MPa or more, in order to increase the strength of the whole glass ceramic multilayer wiring board as described above.

【0023】また、電気的特性に関しては、周波数域1
MHz〜3GHzにおける比誘電率が9以下、誘電正接
が50×10-4以下、−40〜85℃における比誘電率
の温度変化率の絶対値が100×10-6/℃以下である
ことが望ましい。
Regarding the electrical characteristics, the frequency range 1
The relative dielectric constant at MHz to 3 GHz is 9 or less, the dielectric loss tangent is 50 × 10 −4 or less, and the absolute value of the temperature change rate of the relative dielectric constant at −40 to 85 ° C. is 100 × 10 −6 / ° C. or less. desirable.

【0024】また、低誘電率層13の熱膨張係数αLK
プリント基板などの外部回路基板との熱膨張係数差を低
減できるという理由から、40〜400℃の温度範囲に
おいて、7×10-6/℃以上、特に8〜15×10-6
℃であることが望ましい。
The coefficient of thermal expansion α LK of the low dielectric constant layer 13 is 7 × 10 in the temperature range of 40 ° C. to 400 ° C. because it can reduce the difference in thermal expansion coefficient with an external circuit board such as a printed board. 6 / ° C. or more, especially 8 to 15 × 10 −6 /
C. is desirable.

【0025】さらに、低誘電率層13は、ディオプサイ
ド系結晶化ガラス、またはバリウムホウケイ酸ガラスに
対して、アルミナおよび/またはスピネルが分散したも
のが望ましい。とりわけ、低誘電率層13は、多層配線
基板の全体の強度を決定する層であるために、多層配線
基板の強度を高める上で、ディオプサイト系結晶化ガラ
スをマトリックスとして、少なくともアルミナが分散相
として含有することが高強度化の点で望ましい。
Further, it is desirable that the low dielectric constant layer 13 is formed by dispersing alumina and / or spinel in diopside crystallized glass or barium borosilicate glass. In particular, since the low dielectric constant layer 13 is a layer that determines the overall strength of the multilayer wiring board, at least alumina is dispersed using a diopsite-based crystallized glass as a matrix to increase the strength of the multilayer wiring board. It is desirable to contain it as a phase from the viewpoint of increasing the strength.

【0026】一方、高誘電率層15は、JISR160
1に基づき測定した単独での3点曲げ強度が170MP
a以上、特に200MPa以上であることが低誘電率層
13に狭持された高誘電率層15の局部的な強度劣化を
防止するガラスセラミック多層配線基板全体の強度を高
める上で望ましい。
On the other hand, the high dielectric layer 15 is made of JISR160
3-point bending strength of 170MP alone measured based on 1.
It is desirable that it is not less than a, especially not less than 200 MPa in order to increase the strength of the whole glass-ceramic multilayer wiring board for preventing local strength deterioration of the high dielectric layer 15 sandwiched between the low dielectric layers 13.

【0027】また、電気的特性に関しては、同周波数域
における比誘電率が14以上であることが低誘電率層1
3に狭持された高誘電率層15の局部的な強度劣化を防
止するという理由から重要であり、さらには、誘電正接
が50×10-4以下、−40〜85℃における比誘電率
の温度変化率の絶対値が100×10-6/℃以下である
ことが望ましい。
Regarding the electrical characteristics, the low dielectric constant layer 1 has a relative dielectric constant of 14 or more in the same frequency range.
This is important for preventing the local strength deterioration of the high dielectric constant layer 15 sandwiched by 3 and has a dielectric loss tangent of 50 × 10 −4 or less and a relative dielectric constant of −40 to 85 ° C. It is desirable that the absolute value of the temperature change rate is 100 × 10 −6 / ° C. or less.

【0028】さらに本発明によれば、高誘電率層15の
断面鏡面写真において、100μm×100μmの面積
に相当するエリア内に直径20μm以上の気孔の数が5
個以下、特に4個以下、さらには3個以下であることが
望ましい。気孔の数が5個より多い場合には、高誘電率
層間の絶縁耐圧が5MV/mより低くなり絶縁性が劣化
し、層間の電気的な絶縁による回路形成が困難となり、
配線基板としての機能をなさなくなるからである。ま
た、これによって高誘電率層の絶縁耐圧は、5MV/m
以上、特に8MV/m以上、さらには11MV/m以上
であることが望ましい。気孔の数が5個より多い場合に
は、高誘電率層間の絶縁耐圧が5MV/mより低くなり
絶縁性が劣化し、層間の電気的な絶縁による回路形成が
困難となり、配線基板としての機能をなさなくなるから
である。
Further, according to the present invention, the number of pores having a diameter of 20 μm or more in an area corresponding to an area of 100 μm × 100 μm is 5
It is desirable that the number be less than or equal to four, especially less than or equal to four. When the number of pores is more than 5, the withstand voltage between the high dielectric constant layers is lower than 5 MV / m, the insulation is deteriorated, and it is difficult to form a circuit by electrical insulation between the layers.
This is because the function as a wiring board is not performed. In addition, the withstand voltage of the high dielectric constant layer is 5 MV / m.
More preferably, it is 8 MV / m or more, especially 11 MV / m or more. If the number of pores is more than 5, the withstand voltage between the high dielectric layers is lower than 5 MV / m, the insulating property is degraded, it becomes difficult to form a circuit by electrical insulation between the layers, and the function as a wiring board This is because it will not be done.

【0029】一方、高誘電率層15は、ディオプサイド
系結晶化ガラス、チタン酸塩系結晶化ガラス、またはバ
リウムホウケイ酸ガラスに対して、アルミナ、スピネ
ル、ムライト、フォルステライトの群から選ばれる少な
くとも1種が分散したものが好適に用いられる。特に、
高強度化の点では、ディオプサイド系結晶化ガラスまた
はチタン酸塩系結晶化ガラスからなるマトリックス中
に、SrTiO3 La2T 27、CaTiO3などのチ
タン酸塩系酸化物を含有するものが好適に用いられる。
On the other hand, the high dielectric constant layer 15
Crystallized glass, titanate crystallized glass, or glass
Alumina, spine, and borosilicate glass
Lu, mullite, forsterite
At least one of them is preferably used. In particular,
In terms of high strength, diopside crystallized glass or
In a matrix composed of titanate-based crystallized glass
And SrTiOThree ,La2Ti TwoO7, CaTiOThreeSuch as
Those containing a tantalate-based oxide are preferably used.

【0030】ただし、この系では、焼結性が低下するた
めにボイドが発生しやすい。適度の強度を維持しつつ、
ボイドを低減する上では、チタン酸塩系結晶化ガラスに
対して、少なくともアルミナを分散相として含有するこ
とが望ましい。特に、比誘電率を高める上でチタン酸塩
系結晶相を構成する元素として、Ba、Sr、Caおよ
びMgの群から選ばれるアルカリ土類金属を含有するこ
とが望ましい。
However, in this system, voids are liable to be generated because the sinterability is reduced. While maintaining moderate strength,
In order to reduce voids, it is desirable to contain at least alumina as a dispersed phase with respect to the titanate-based crystallized glass. In particular, it is desirable to contain an alkaline earth metal selected from the group consisting of Ba, Sr, Ca and Mg as an element constituting the titanate-based crystal phase for increasing the relative dielectric constant.

【0031】尚、低誘電率層13と高誘電率層15との
3点曲げ強度差(|FLK−FHK|)はガラスセラミック
多層配線基板の内部における高誘電率層15への応力集
中を緩和できるという理由から210MPa以下である
ことが望ましい。
The three-point bending strength difference (| F LK -F HK |) between the low dielectric constant layer 13 and the high dielectric constant layer 15 is due to the stress concentration on the high dielectric constant layer 15 inside the glass ceramic multilayer wiring board. Is desirably 210 MPa or less from the reason that the pressure can be reduced.

【0032】また、低誘電率層13の熱膨張係数αLK
高誘電率層15の熱膨張係数αHKとの差(|αLK−αHK
|)は、低誘電率層13と高誘電率層15との剥離を防
止するという理由から1×10-6/℃以下であることが
望ましく、さらには0.5×10-6/℃以下、0.3×
10-6/℃以下であることが望ましい。
The difference between the thermal expansion coefficient α LK of the low dielectric layer 13 and the thermal expansion coefficient α HK of the high dielectric layer 15 (| α LK −α HK)
|) Is preferably 1 × 10 −6 / ° C. or less, more preferably 0.5 × 10 −6 / ° C. or less, for the purpose of preventing separation between the low-k layer 13 and the high-k layer 15. , 0.3 ×
It is desirable that it is 10 -6 / ° C or less.

【0033】また、低誘電率層13と高誘電率層15の
熱膨張係数αLK、αHKは外部回路基板との熱膨張係数差
を低減できるという理由から、いずれも40〜400℃
の温度範囲において、7×10-6/℃以上であることが
望ましく、特に、低誘電率層13の熱膨張係数αLKは、
40〜400℃において8〜15×10-6/℃であるこ
とが望ましい。
The coefficients of thermal expansion α LK and α HK of the low dielectric constant layer 13 and the high dielectric constant layer 15 are both 40 ° C. to 400 ° C. because the difference in thermal expansion coefficient with the external circuit board can be reduced.
Is preferably 7 × 10 −6 / ° C. or more, and in particular, the coefficient of thermal expansion α LK of the low dielectric constant layer 13 is
It is preferably 8 to 15 × 10 −6 / ° C. at 40 to 400 ° C.

【0034】以下、本発明のガラスセラミック多層配線
基板の製造方法について説明する。
Hereinafter, a method for manufacturing the glass ceramic multilayer wiring board of the present invention will be described.

【0035】本発明における低誘電率層および高誘電率
層は、いずれもガラス粉末30〜95質量%、フィラー
粉末5〜70質量%との混合物を成形、焼成して形成さ
れたものである。
The low dielectric constant layer and the high dielectric constant layer in the present invention are both formed by molding and firing a mixture of 30 to 95% by mass of a glass powder and 5 to 70% by mass of a filler powder.

【0036】本発明によれば、低誘電率層13は、ガラ
ス粉末としては、前述したように、ディオプサイド系結
晶化ガラス、またはバリウムホウケイ酸ガラスに対し
て、フィラーとしてアルミナおよび/またはスピネルの
粉末を5〜70質量%、特に30〜50質量%の割合で
添加混合した組成物が望ましく、とりわけ、高強度化を
図る上で、ディオプサイト系結晶化ガラス粉末に対し
て、少なくともアルミナ粉末を添加した組成物を用いる
ことが高強度化の点で望ましい。
According to the present invention, as described above, the low dielectric constant layer 13 is made of, as described above, diopside crystallized glass or barium borosilicate glass and alumina and / or spinel as a filler. Is preferably added and mixed at a ratio of 5 to 70% by mass, particularly 30 to 50% by mass. Particularly, in order to increase the strength, at least alumina is added to the diopsite-based crystallized glass powder. It is desirable to use a composition to which a powder is added from the viewpoint of increasing strength.

【0037】一方、高誘電率層15は、ガラス成分とし
て、前述したとおり、ディオプサイド系結晶化ガラス、
チタン酸塩系結晶化ガラス、またはバリウムホウケイ酸
ガラスの粉末に対して、アルミナ、スピネル、ムライ
ト、フォルステライトの群から選ばれる少なくとも1種
の粉末を添加混合した組成物が好適に用いられる。特
に、高強度化の点では、ディオプサイド系結晶化ガラス
粉末に、SrTiO3 La 2T27、CaTiO3など
のチタン酸塩系酸化物粉末を含有するものが好適に用い
られる。ただし、この系では、焼結性が低下するために
ボイドが発生しやすい。適度の強度を維持しつつ、ボイ
ドを低減する上では、チタン酸塩系結晶化ガラス粉末に
対して、少なくともアルミナ粉末を添加混合した組成物
が望ましい。特に、比誘電率を高める上でチタン酸塩系
結晶相を構成する元素として、Ba、Sr、Caおよび
Mgの群から選ばれるアルカリ土類金属を含有すること
が望ましい。
On the other hand, the high dielectric constant layer 15 is made of a glass component.
As described above, diopside-based crystallized glass,
Titanate crystallized glass or barium borosilicate
For glass powder, alumina, spinel,
At least one selected from the group of forsterite
A composition obtained by adding and mixing the above powder is suitably used. Special
In terms of high strength, diopside crystallized glass
SrTiO in powderThree ,La 2TiTwoO7, CaTiOThreeSuch
What contains a titanate-based oxide powder is preferably used
Can be However, in this system, the sinterability is
Voids are easily generated. While maintaining moderate strength,
To reduce the amount of titanium oxide, use titanate-based crystallized glass powder.
On the other hand, a composition obtained by adding and mixing at least alumina powder
Is desirable. In particular, titanates are used to increase the dielectric constant.
As elements constituting the crystal phase, Ba, Sr, Ca and
Contains alkaline earth metal selected from the group of Mg
Is desirable.

【0038】上記低誘電率層および高誘電率層の高強度
化の点からは、フィラー成分の含有量が30質量%以
上、50質量%以下であることが望ましい。
From the viewpoint of increasing the strength of the low dielectric constant layer and the high dielectric constant layer, the content of the filler component is desirably 30% by mass or more and 50% by mass or less.

【0039】そして、これら低誘電率層用組成物および
高誘電率層用組成物それぞれに、適当な有機バインダ
ー、溶剤、可塑剤を添加混合することによりスラリーを
作製し、かかるスラリーを周知のドクターブレード等の
塗工方式によりグリーンシートを作製する。
A slurry is prepared by adding and mixing an appropriate organic binder, a solvent and a plasticizer to each of the composition for a low dielectric constant layer and the composition for a high dielectric constant layer. A green sheet is produced by a coating method such as a blade.

【0040】また、導体配線層5として、適当な金属粉
末にこれも有機バインダー、溶剤、可塑剤を添加混合し
て得た金属ペーストを前記グリーンシートの一方主面上
に周知の印刷法を用いて所定のパターンを印刷する。ま
た、場合によっては、上記のグリーンシートに打ち抜き
加工してビアホールを形成し、このビアホール内にも金
属ペーストを充填してビアホール導体7を形成する。
As the conductive wiring layer 5, a metal paste obtained by adding and mixing an appropriate metal powder with an organic binder, a solvent, and a plasticizer is applied on one main surface of the green sheet by a known printing method. To print a predetermined pattern. In some cases, a via hole is formed by punching the green sheet, and a metal paste is filled in the via hole to form a via hole conductor 7.

【0041】そして、これらパターン印刷および/また
はビアホール導体7が形成されたグリーンシートを複数
枚積層圧着した後焼成する。この場合、低誘電率層13
となるグリーンシート間に高誘電率層15となるグリー
ンシートを内層する。焼成にあたっては、成形のために
配合したバインダー成分を除去するが、バインダー除去
は、導体配線層5を形成する金属として、例えば、銅を
用いる場合には、100〜800℃の水蒸気を含有する
窒素雰囲気中で行われる。
A plurality of green sheets on which the pattern printing and / or via-hole conductors 7 are formed are laminated and pressed, and then fired. In this case, the low dielectric layer 13
A green sheet serving as the high dielectric layer 15 is interposed between the green sheets serving as the green sheets. In firing, the binder component blended for molding is removed. For example, when copper is used as the metal forming the conductive wiring layer 5, nitrogen containing water vapor at 100 to 800 ° C. is used when copper is used. It takes place in an atmosphere.

【0042】焼成は、800〜1100℃の最適焼成温
度で行うことが望ましい。かかる焼成温度が800℃よ
り低いと緻密化することができず、1100℃より高い
とメタライズ配線層との同時焼成が難しくなる。但し、
導体配線層5の成分として銅を用いる場合には、800
〜1100℃の非酸化性雰囲気中で焼成されることが望
ましい。
The firing is desirably performed at an optimum firing temperature of 800 to 1100 ° C. If the firing temperature is lower than 800 ° C., densification cannot be achieved, and if it is higher than 1100 ° C., simultaneous firing with the metallized wiring layer becomes difficult. However,
When copper is used as a component of the conductor wiring layer 5, 800
It is preferable that the sintering be performed in a non-oxidizing atmosphere at about 1100 ° C.

【0043】[0043]

【実施例】低誘電率層用組成物には、デイオプサイト系
結晶化ガラス、バリウムホウ珪酸ガラスの中から1種選
択し、セラミック粉末としてアルミナ、スピネルの中か
ら1種もしくは2種選択し、これらのガラス粉末とセラ
ミック粉末を混合した組成物を作製した。
The composition for the low dielectric constant layer was selected from one of diopsite crystallized glass and barium borosilicate glass, and one or two selected from alumina and spinel as ceramic powder. A composition was prepared by mixing these glass powder and ceramic powder.

【0044】また、高誘電率層用組成物には、ガラスと
して、ディオプサイト系結晶化ガラス、チタン酸塩系結
晶化ガラス、バリウムホウ珪酸ガラスの中から一種選択
し、セラミック粉末(フィラー、フィラー)とし
て、アルミナ、ムライト、フォルステライト、SrTi
3、CaTiO3、La2Ti27の中から1種もしく
は2種選択し、これらのガラス粉末とフィラーとを混合
した組成物を作製した。ガラス粉末とセラミック粉末と
の組み合わせを表1に示す。
In the composition for a high dielectric constant layer, one type of glass is selected from diopsite crystallized glass, titanate crystallized glass, and barium borosilicate glass, and ceramic powder (filler, filler) is used. )), Alumina, mullite, forsterite, SrTi
One or two types were selected from O 3 , CaTiO 3 , and La 2 Ti 2 O 7 , and a composition was prepared by mixing these glass powders and fillers. Table 1 shows combinations of the glass powder and the ceramic powder.

【0045】そして、上記の低誘電率層用組成物および
高誘電率層用組成物に、有機バインダー、溶剤、可塑剤
を加えて十分混合させてスラリーを作製し、ドクターブ
レード法により厚み125μmのグリーンシートを作製
した。
Then, an organic binder, a solvent, and a plasticizer are added to the composition for a low dielectric constant layer and the composition for a high dielectric constant layer, and the mixture is sufficiently mixed to prepare a slurry. A green sheet was produced.

【0046】次に、得られたそれぞれのグリーンシート
を積層し、厚み4.5mmの積層体を作製し、700℃
の水蒸気を含有する窒素雰囲気中にて脱バインダー処理
後、900℃×1時間の窒素雰囲気中にて焼成を行い、
50mm×50mm×1mmのサンプルに加工した。
Next, the obtained green sheets are laminated to form a laminate having a thickness of 4.5 mm.
After debinding treatment in a nitrogen atmosphere containing water vapor, baking was performed in a nitrogen atmosphere at 900 ° C. × 1 hour,
The sample was processed into a sample of 50 mm × 50 mm × 1 mm.

【0047】次に、上記のようにして得られた磁器に対
して、40〜400℃における線熱膨張係数と2GHz
における比誘電率、誘電正接、および−40〜85℃に
おける比誘電率の温度係数τεを測定した。なお、比誘
電率の温度係数については25℃での比誘電率ε25を基
準値として、−40℃での比誘電率ε-40及び85℃で
の比誘電率ε85から下記数2に基づいて算出した。結果
を表1に示した。
Next, the coefficient of linear thermal expansion at 40 to 400 ° C. and the 2 GHz
Relative dielectric constant at, dielectric loss tangent, and -40 to 85 were measured temperature coefficient tau epsilon of the dielectric constant at ° C.. Incidentally, as a reference value the relative dielectric constant epsilon 25 at 25 ° C. for the temperature coefficient of the dielectric constant, the dielectric constant epsilon 85 in relative permittivity epsilon -40 and 85 ° C. at -40 ℃ below the number 2 It was calculated based on: The results are shown in Table 1.

【0048】〔数2〕 τε=(ε85−ε-40)/ε25/(85−(−40)) 低誘電率層および高誘電率層単独の3点曲げ強度は50
mm×4mm×1mmの試料を作製してJISR160
1に則り評価した。
[Expression 2] τ ε = (ε 85 −ε −40 ) / ε 25 / (85 − (− 40)) The three-point bending strength of the low dielectric constant layer and the high dielectric constant layer alone is 50.
A sample having a size of 4 mm x 1 mm was prepared according to JISR160.
1 was evaluated.

【0049】次に、これら低誘電率層用および高誘電率
層用のグリーンシート表面に銅を含む導体ペーストをス
クリーン印刷法に基づき塗布した。また、グリーンシー
トの所定箇所にビアホールを形成しその中にも銅メタラ
イズペーストを充填した。
Next, a conductor paste containing copper was applied to the surfaces of the green sheets for the low dielectric constant layer and the high dielectric constant layer based on a screen printing method. Further, via holes were formed at predetermined positions of the green sheet, and copper metallized paste was filled therein.

【0050】そして、先ず、メタライズペーストが塗布
された低誘電率層用のグリーンシートをスルーホール間
で位置合わせしながら表2に示すような厚み比になるよ
うに低誘電率層用グリーンシート間に高誘電率層用グリ
ーンシートを積層して積層体を作製した。
First, the low dielectric constant layer green sheet coated with the metallized paste is positioned between the through holes so that the low dielectric constant layer green sheet has a thickness ratio as shown in Table 2. Then, a green sheet for a high dielectric constant layer was laminated thereon to produce a laminate.

【0051】次に、この積層体を750℃の水蒸気を含
有する窒素雰囲気中にて脱バインダー処理後、900℃
×1時間の窒素雰囲気中にて、導体配線層とガラスセラ
ミック絶縁層からなる積層基板とを同時焼成し、多層配
線基板を作製した。
Next, the laminate was debindered in a nitrogen atmosphere containing steam at 750 ° C.
In a nitrogen atmosphere for × 1 hour, the laminated substrate composed of the conductor wiring layer and the glass ceramic insulating layer was simultaneously fired to produce a multilayer wiring substrate.

【0052】この多層配線基板から5mm×5mm×厚
み0.5mmの試験片を作製し、前記図1および数1に
基づき、3点曲げ強度の測定を行った。
A test piece of 5 mm × 5 mm × 0.5 mm thickness was prepared from this multilayer wiring board, and the three-point bending strength was measured based on FIG.

【0053】また、作製したガラスセラミック多層配線
基板(10mm×10mm×1mm)の上面に7mm×
7mm×0.1mmのSiチップを樹脂接着した後、下
面に形成された導体配線層に半田ボールを形成し、この
半田ボールを介して外部回路基板(熱膨張係数:18×
10-6/℃)に接続し、温度サイクル試験(−55(3
0sec.保持)〜125℃(30sec.保持))を
500サイクルまで行ったときのガラスセラミック多層
配線基板の剥離や割れおよび半田ボール部のクラックの
有無を判定した。
Further, 7 mm × 10 mm × 10 mm × 1 mm was formed on the upper surface of the produced glass ceramic multilayer wiring board (10 mm × 10 mm × 1 mm).
After bonding a 7 mm × 0.1 mm Si chip with a resin, a solder ball is formed on a conductive wiring layer formed on the lower surface, and an external circuit board (coefficient of thermal expansion: 18 ×
10 -6 / ° C) and a temperature cycle test (-55 (3
0 sec. (Holding) to 125 ° C. (holding for 30 sec.)) Up to 500 cycles, the presence or absence of peeling and cracking of the glass ceramic multilayer wiring substrate and cracking of the solder ball portion was determined.

【0054】得られた多層配線基板の断面の鏡面研磨を
行い、気孔の分布状態の写真を撮影し、100μm×1
00μmの面積に相当するエリア内における直径20μ
m以上の気孔の数を数えた。
The cross section of the obtained multilayer wiring board was mirror-polished, and a photograph of the distribution of pores was taken.
20 μm diameter in an area corresponding to an area of 00 μm
The number of pores of m or more was counted.

【0055】絶縁耐圧については、この多層配線基板の
高誘電率層を挟む一対の電極に電圧をかけた場合の破壊
電圧を測定し算出した。また、多層配線基板の40〜4
00℃における熱膨張係数の測定を行った。
The breakdown voltage was calculated by measuring the breakdown voltage when a voltage was applied to a pair of electrodes sandwiching the high dielectric constant layer of the multilayer wiring board. In addition, 40 to 4 of the multilayer wiring board
The coefficient of thermal expansion at 00 ° C. was measured.

【0056】さらに、作製した低温焼成セラミック多層
配線基板の高誘電率層を挟む一対の電極間における絶縁
抵抗の劣化の有無を、高温高湿バイアス試験(85℃、
85%、5.5V)を500時間行い確認した。絶縁抵
抗109Ω以下を劣化として判定した。
Further, the presence or absence of deterioration of the insulation resistance between a pair of electrodes sandwiching the high dielectric constant layer of the manufactured low-temperature fired ceramic multilayer wiring board was checked by a high-temperature high-humidity bias test (85 ° C.
(85%, 5.5 V) for 500 hours. Insulation resistance of 10 9 Ω or less was judged as deterioration.

【0057】[0057]

【表1】 [Table 1]

【0058】[0058]

【表2】 [Table 2]

【0059】[0059]

【表3】 [Table 3]

【0060】表1〜3の結果から明らかなように、本発
明によれば、3点曲げ強度が330MPa以上の低誘電
率層と、3点曲げ強度が170MPa以上の高誘電率層
を組み合わせて、これらの厚み比(tLK/tHK)を3以
上とし、また、熱膨張係数差(|αLK−αHK|)を1×
10-6/℃以下とした試料では、ガラスセラミック多層
配線基板から作製した試料の3点曲げ強度が300MP
a以上を示し、ガラスセラミック多層配線基板の機械的
強度を改善できた。
As is clear from the results of Tables 1 to 3, according to the present invention, a low dielectric constant layer having a three-point bending strength of 330 MPa or more and a high dielectric constant layer having a three-point bending strength of 170 MPa or more are combined. And their thickness ratio (t LK / t HK ) is 3 or more, and the difference in thermal expansion coefficient (| α LK −α HK |) is 1 ×
In the sample set at 10 −6 / ° C. or less, the three-point bending strength of the sample manufactured from the glass ceramic multilayer wiring board was 300 MPa.
a, the mechanical strength of the glass-ceramic multilayer wiring board could be improved.

【0061】また、実装試験において、熱膨張係数が1
8×10-6/℃の外部回路基板に接続し、500回の温
度サイクル試験においてもガラスセラミック多層配線基
板の剥離や破壊および半田ボール部のクラックは無かっ
た。
In the mounting test, the coefficient of thermal expansion was 1
It was connected to an external circuit board of 8 × 10 −6 / ° C., and there was no peeling or breakage of the glass ceramic multilayer wiring board and no crack in the solder ball portion even in the temperature cycle test of 500 times.

【0062】一方、3点曲げ強度が330MPaより小
さい低誘電率層かもしくは170MPaより小さい高誘
電率層を用いた試料、あるいは低誘電率層と高誘電率層
との厚み比(tLK/tHK)を2以下とした試料では多層
配線基板の3点曲げ強度300MPa以上が達成でき
ず、実装試験においてガラスセラミック多層配線基板の
剥離や破壊および半田ボール部のクラックが見られた。
On the other hand, a sample using a low dielectric constant layer having a three-point bending strength of less than 330 MPa or a high dielectric constant layer of less than 170 MPa, or a thickness ratio (t LK / t) between the low dielectric constant layer and the high dielectric constant layer HK ) of 2 or less, the three-point bending strength of the multilayer wiring board of 300 MPa or more could not be achieved, and peeling and breaking of the glass ceramic multilayer wiring board and cracking of the solder ball portion were observed in the mounting test.

【0063】さらに、高誘電率層として、チタン酸塩結
晶系ガラスを用いた系では、高誘電率層の100μm×
100μmの面積に相当するエリア内における直径20
μm以上の気孔の数が5個以下となり、高誘電率層間の
絶縁耐圧が5MV/m以上で有り、高温高湿バイアス試
験後の絶縁抵抗が低下しないことを確認できた。
Further, in a system using titanate crystal glass as the high dielectric constant layer, the high dielectric constant layer having a thickness of 100 μm ×
Diameter 20 in an area corresponding to an area of 100 μm
It was confirmed that the number of pores of μm or more was 5 or less, the withstand voltage between the high dielectric constant layers was 5 MV / m or more, and the insulation resistance after the high temperature and high humidity bias test did not decrease.

【0064】一方、気孔の数が5個より多い場合には、
高誘電率層間の絶縁耐圧が5MV/m以下と劣化し、高
温高湿バイアス試験後の絶縁抵抗は低下していることが
確認された。
On the other hand, when the number of pores is more than 5,
It was confirmed that the withstand voltage between the high dielectric constant layers was degraded to 5 MV / m or less, and the insulation resistance after the high temperature and high humidity bias test was reduced.

【0065】[0065]

【発明の効果】以上詳述したように、本発明によれば、
ガラスセラミック多層配線基板の3点曲げ強度を300
MPa以上とするによって、多層配線基板の実装信頼性
を高めることができ、さらに高誘電率層の材質等を適切
に選択することで、強度の低下を抑制しつつボイドを低
減することによって高誘電率層の絶縁耐圧も向上するこ
とができる。
As described in detail above, according to the present invention,
300 points bending strength of glass ceramic multilayer wiring board is 300
By setting the pressure to not less than MPa, the mounting reliability of the multilayer wiring board can be improved. Further, by appropriately selecting the material and the like of the high dielectric constant layer, it is possible to suppress the decrease in strength and reduce the voids while reducing the voids. The dielectric strength of the rate layer can also be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のガラスセラミック多層配線基板におけ
る一実施例を説明するための概略断面図である。
FIG. 1 is a schematic sectional view for explaining one embodiment of a glass ceramic multilayer wiring board of the present invention.

【図2】本発明のガラスセラミック多層配線基板におけ
る3点曲げ強度の測定方法を説明するためのものであ
る。
FIG. 2 is a view for explaining a method of measuring a three-point bending strength in the glass ceramic multilayer wiring board of the present invention.

【符号の説明】[Explanation of symbols]

3 積層基板 5 導体配線層 7 ビアホール導体 13 低誘電率層 15 高誘電率層 3 laminated substrate 5 conductor wiring layer 7 Via hole conductor 13 Low dielectric constant layer 15 High dielectric constant layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺師 吉健 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 Fターム(参考) 5E346 AA12 AA13 AA43 CC18 CC32 DD34 DD45 EE24 FF18 GG04 GG05 GG06 GG08 GG09 HH08 HH11    ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Yoshiyoshi Terashi             Kyocera Corp. 1-4 Yamashita-cho, Kokubu-shi, Kagoshima             Shikisha Research Institute F term (reference) 5E346 AA12 AA13 AA43 CC18 CC32                       DD34 DD45 EE24 FF18 GG04                       GG05 GG06 GG08 GG09 HH08                       HH11

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】ガラスセラミック絶縁層により形成され、
周波数域1MHz〜3GHzにおける比誘電率が9以下
の低誘電率層間に、同周波数域における比誘電率が14
以上の高誘電率層を積層してなる積層基板の表面および
/または内部に導体配線層を、前記積層基板の内部にビ
アホール導体を、また前記積層基板の一方表面に接続端
子を具備してなるガラスセラミック多層配線基板におい
て、多層配線基板の3mmスパンにおける3点曲げ抗折
強度が300MPa以上、前記低誘電率層の厚みtLK
前記高誘電率層の厚みtHKとがtLK/tHK≧3の関係を
満足することを特徴とするガラスセラミック多層配線基
板。
1. A glass ceramic insulating layer,
The relative dielectric constant between the low dielectric constant layers having a relative dielectric constant of 9 or less in the frequency range of 1 MHz to 3 GHz is 14 or less in the same frequency range.
A conductor wiring layer is provided on the surface and / or inside of the laminated substrate formed by laminating the above high dielectric constant layers, a via hole conductor is provided inside the laminated substrate, and a connection terminal is provided on one surface of the laminated substrate. In the glass-ceramic multilayer wiring board, the three-point bending strength at a span of 3 mm of the multilayer wiring board is 300 MPa or more, and the thickness t LK of the low dielectric constant layer,
A glass ceramic multilayer wiring board, wherein the thickness t HK of the high dielectric constant layer satisfies the relationship of t LK / t HK ≧ 3.
【請求項2】前記低誘電率層の40〜400℃の熱膨張
係数αLKと、前記高誘電率層の前記熱膨張係数αHK
が、|αLK−αHK|≦1×10-6/℃の関係を満足する
ことを特徴とする請求項1記載のガラスセラミック多層
配線基板。
2. The thermal expansion coefficient α LK of the low dielectric constant layer at 40 to 400 ° C. and the thermal expansion coefficient α HK of the high dielectric constant layer are | α LK −α HK | ≦ 1 × 10 − 2. The glass ceramic multilayer wiring board according to claim 1, wherein a relationship of 6 / ° C. is satisfied.
【請求項3】前記低誘電率層が、JIS1601に基づ
く3点曲げ強度が330MPa以上のガラスセラミック
材料から形成されていることを特徴とする請求項1また
は請求項2に記載のガラスセラミック多層配線基板。
3. The glass ceramic multilayer wiring according to claim 1, wherein the low dielectric constant layer is formed of a glass ceramic material having a three-point bending strength of 330 MPa or more based on JIS1601. substrate.
【請求項4】前記高低誘電率層が、JIS1601に基
づく3点曲げ強度が170MPa以上のガラスセラミッ
ク材料から形成されていることを特徴とする請求項1乃
至請求項3のいずれか記載のガラスセラミック多層配線
基板。
4. The glass ceramic according to claim 1, wherein the high / low dielectric constant layer is formed of a glass ceramic material having a three-point bending strength of 170 MPa or more based on JIS1601. Multilayer wiring board.
【請求項5】αLK、αHKがいずれも7×10-6/℃以上
であることを特徴とする請求項1乃至請求項4のいずれ
か記載のガラスセラミック多層配線基板。
5. The glass-ceramic multilayer wiring board according to claim 1, wherein both α LK and α HK are at least 7 × 10 −6 / ° C.
【請求項6】高誘電率層の断面鏡面写真における100
μm×100μmの面積に相当するエリア内に存在する
直径20μm以上の気孔の数が5個以下であることを特
徴とする請求項1乃至請求項5のいずれか記載のガラス
セラミック多層配線基板。
6. A high-permittivity layer in a cross-sectional mirror photograph of 100
The glass-ceramic multilayer wiring board according to any one of claims 1 to 5, wherein the number of pores having a diameter of 20 µm or more and present in an area corresponding to an area of µm x 100 µm is 5 or less.
【請求項7】高誘電率層の絶縁耐圧が5MV/m以上で
あることを特徴とする請求項1乃至請求項6のいずれか
記載のガラスセラミック多層配線基板。
7. The glass-ceramic multilayer wiring board according to claim 1, wherein the high dielectric constant layer has a withstand voltage of 5 MV / m or more.
【請求項8】高誘電率層が、チタン酸塩系結晶化ガラス
を含有することを特徴とする請求項1乃至請求項7のい
ずれか記載のガラスセラミック多層配線基板。
8. The glass ceramic multilayer wiring board according to claim 1, wherein the high dielectric constant layer contains a titanate-based crystallized glass.
【請求項9】高誘電率層中に、アルミナ、フォルステラ
イト、ムライトの群から選ばれる少なくとも1種を分散
相として含むことを特徴とする請求項1乃至請求項8の
いずれか記載のガラスセラミック多層配線基板。
9. The glass ceramic according to claim 1, wherein the high dielectric constant layer contains at least one selected from the group consisting of alumina, forsterite and mullite as a dispersed phase. Multilayer wiring board.
【請求項10】低誘電率層が、ディオプサイド系結晶化
ガラスを含有することを特徴とする請求項1乃至請求項
9のいずれか記載のガラスセラミック多層配線基板。
10. The glass ceramic multilayer wiring board according to claim 1, wherein the low dielectric constant layer contains a diopside crystallized glass.
【請求項11】低誘電率層中に、アルミナを分散相とし
て含むことを特徴とする請求項1乃至請求項10のいず
れか記載のガラスセラミック多層配線基板。
11. The glass-ceramic multilayer wiring board according to claim 1, wherein alumina is contained in the low dielectric constant layer as a dispersed phase.
JP2002346081A 2001-11-29 2002-11-28 Glass ceramic multilayer wiring board Expired - Fee Related JP4095416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002346081A JP4095416B2 (en) 2001-11-29 2002-11-28 Glass ceramic multilayer wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-363645 2001-11-29
JP2001363645 2001-11-29
JP2002346081A JP4095416B2 (en) 2001-11-29 2002-11-28 Glass ceramic multilayer wiring board

Publications (2)

Publication Number Publication Date
JP2003229675A true JP2003229675A (en) 2003-08-15
JP4095416B2 JP4095416B2 (en) 2008-06-04

Family

ID=27759435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002346081A Expired - Fee Related JP4095416B2 (en) 2001-11-29 2002-11-28 Glass ceramic multilayer wiring board

Country Status (1)

Country Link
JP (1) JP4095416B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022168624A1 (en) * 2021-02-05 2022-08-11 日本電気硝子株式会社 Multilayer glass ceramic dielectric material, sintered body, method for producing sintered body, and circuit member for high frequency use

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022168624A1 (en) * 2021-02-05 2022-08-11 日本電気硝子株式会社 Multilayer glass ceramic dielectric material, sintered body, method for producing sintered body, and circuit member for high frequency use

Also Published As

Publication number Publication date
JP4095416B2 (en) 2008-06-04

Similar Documents

Publication Publication Date Title
JP2753887B2 (en) Composite circuit board with built-in capacitor
JP2000281436A (en) Dielectric ceramic composition and ceramic multilayer substrate
JPH1025157A (en) Dielectric ceramic composition and multilayer capacitor
JP2002029827A (en) Insulator porcelain composition
JP2003063861A (en) Composite laminated ceramic electronic part and method for producing the same
JP2000264724A (en) Dielectric ceramic composition and ceramic multilayered substrate
KR20150053188A (en) Low temperature co-fired ceramic substrate with embedded capacitors
JP4095416B2 (en) Glass ceramic multilayer wiring board
JPH03136308A (en) Multilayer ceramic capacitor
JP2931448B2 (en) Composite circuit board with built-in capacitor
JP2003040670A (en) High thermal expansion ceramic composition, high thermal expansion ceramic and its manufacturing method, and multilayer wiring substrate and its mounting structure
JP2735776B2 (en) Multilayer alumina wiring board and package for housing semiconductor element
JP2753892B2 (en) Composite circuit board with built-in capacitor
JP4077625B2 (en) Low temperature fired porcelain composition and method for producing low temperature fired porcelain
JP2000226255A (en) Dielectric ceramic composition and ceramic multi-layered substrate
JP2002043759A (en) Multilayer wiring board
JP2004083373A (en) High thermal expansion porcelain formulation, high thermal expansion porcelain, its manufacturing method, multilayered wiring board, and its mounting structure
JP2700920B2 (en) Composite circuit board with built-in capacitor
JP2842705B2 (en) Composite circuit board with built-in capacitor
JP2979527B2 (en) Composite circuit board with built-in capacitor
JP2003026472A (en) Method for producing multilayer ceramic electronic parts, multilayer ceramic electronic parts and raw composite multilayer body for producing multilayer ceramic electronic parts
JP2784545B2 (en) Dielectric ceramic composition for composite circuit board
JP2743115B2 (en) Composite circuit board with built-in capacitor
JP2989945B2 (en) Composite circuit board with built-in capacitor
JP4623851B2 (en) Multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080307

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees