JP2003228082A - Manufacturing method for thin film transistor liquid crystal display - Google Patents

Manufacturing method for thin film transistor liquid crystal display

Info

Publication number
JP2003228082A
JP2003228082A JP2002025982A JP2002025982A JP2003228082A JP 2003228082 A JP2003228082 A JP 2003228082A JP 2002025982 A JP2002025982 A JP 2002025982A JP 2002025982 A JP2002025982 A JP 2002025982A JP 2003228082 A JP2003228082 A JP 2003228082A
Authority
JP
Japan
Prior art keywords
layer
pixel electrode
thin film
film transistor
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002025982A
Other languages
Japanese (ja)
Other versions
JP4012405B2 (en
Inventor
Kanchu Rai
來漢中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
Acer Display Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Display Technology Inc filed Critical Acer Display Technology Inc
Priority to JP2002025982A priority Critical patent/JP4012405B2/en
Publication of JP2003228082A publication Critical patent/JP2003228082A/en
Application granted granted Critical
Publication of JP4012405B2 publication Critical patent/JP4012405B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method for a thin film transistor liquid crystal display which is equipped with a pixel electrode with a rough surface, has high reflection efficiency to an incident light beam, and can adjust the reflection angle and direction of a reflected light beam. <P>SOLUTION: First microphotoetching (MPE) is carried out for a first metal layer formed on a transparent insulation substrate to form a ridge-shaped block having a gate electrode structure and first and second slanting surface sides, a first insulation layer is formed, and their surfaces are covered; and a pattern of a semiconductor layer is formed on the surface of the first insulation layer to obtain a channel area of a thin film transistor. The surfaces of the semiconductor layer and the first insulation layer are covered with a second insulation layer and a second MPE is carried out to form an etching stopper (ES) on the surface of the semiconductor layer above the gate electrode structure. Further, a second metal layer is formed on the surfaces of the semiconductor layer and the first insulation layer, and a third MPE is carried out to form a source structure and a drain structure on both the sides of the ES. Further, a protection layer is formed and partial areas of the source structure and the drain structure are exposed; and a pixel electrode is formed on the surface of the protection layer and the electrode and the drain structure are electrically concerted to each other. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
液晶表示装置(TFT−LCD)の製造方法に関するも
のであり、さらに詳しくは傾斜散光表面(slant diffu
ser)を形成した画素電極を有する反射式薄膜トランジ
スタ液晶表示装置及びその反射層(reflected layer)
の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor liquid crystal display device (TFT-LCD), and more particularly to a slanted diffuse surface.
ser) and a reflective thin film transistor liquid crystal display device having a pixel electrode formed thereon and a reflected layer thereof.
The present invention relates to a manufacturing method of.

【0002】[0002]

【従来の技術】薄膜トランジスタの製造技術の急速な進
歩によって、液晶表示装置は体積が小さく、軽量で、パ
ワーの消費が少ないなどの優れた特徴を具えるようにな
った。このためパーソナルデジタルアシスト、ノートブ
ックタイプのコンピュータ、高画質カラーテレビ又は携
帯電話機など各種の電子製品に幅広く、かつ大量に使用
されている。
2. Description of the Related Art Due to rapid progress in manufacturing technology of thin film transistors, liquid crystal display devices have excellent features such as small volume, light weight and low power consumption. Therefore, it is widely and widely used in various electronic products such as a personal digital assist, a notebook type computer, a high quality color television or a mobile phone.

【0003】新しい時代の反射式液晶表示装置を例に挙
げると、これは外部から入射する光源を利用してディス
プレー効果を得るものであって、薄膜トランジスタのド
レインに対して電気的に接続した画素電極(pixel ele
ctrode)は、金属材質によって構成されて必要とされる
反射特性を得る。また、外部の光源から光がこの種の画
素電極に照射されると、該照射された光が反射し、液晶
分子及びカラーフィルタを透かして対応する画像をディ
スプレーに結像する。このような液晶表示装置は、外部
の光線を液晶表示装置の光源とするため、液晶表示装置
を構成する上でバックライトを付加する必要がなく、従
来の液晶表示装置に比してさらに軽量、薄型化を達成す
ることができ、かつさらに大きな節電効果を得る液晶表
示装置であるといえる。
Taking a reflection type liquid crystal display device of the new era as an example, this is to obtain a display effect by utilizing a light source incident from the outside, and a pixel electrode electrically connected to the drain of the thin film transistor. (Pixel ele
ctrode) is made of a metallic material to obtain the required reflection characteristics. Further, when the pixel electrode of this kind is irradiated with light from an external light source, the irradiated light is reflected and a corresponding image is formed on the display through the liquid crystal molecules and the color filter. Since such a liquid crystal display device uses an external light beam as a light source of the liquid crystal display device, it is not necessary to add a backlight in constructing the liquid crystal display device, and further lighter than the conventional liquid crystal display device, It can be said that this is a liquid crystal display device that can achieve a thin structure and can achieve a greater power saving effect.

【0004】上述の反射式液晶表示装置において技術上
注意すべき点は、外部から照射される光線を光源とする
点にある。即ち、如何にして画素電極の光線反射効率を
高めるかが極めて重要なポイントとなる。従って、従来
の反射式液晶表示装置においては、分極板などの手段を
設けることによって入射光の位相を調整し、光線の反射
効率を高める技術が応用されている。
A technical point to be noted in the above reflection type liquid crystal display device is that a light beam emitted from the outside is used as a light source. That is, how to increase the light reflection efficiency of the pixel electrode is an extremely important point. Therefore, in the conventional reflection type liquid crystal display device, a technique of adjusting the phase of incident light and increasing the reflection efficiency of light rays by providing means such as a polarizing plate is applied.

【0005】しかしながら、分極板などの手段を付加す
ることは、実際の生産に応用した場合、工程を増加して
手間がかかるのみならず、製造コストも高くなる。
However, adding means such as a polarizing plate not only increases the number of steps and labor when applied to actual production, but also increases the manufacturing cost.

【0006】このため、表面の粗い画素電極を利用して
反射層とする技術が常用されている。即ち、画素電極
は、その粗い表面の散光特性(diffuser)によって外部
から入射する光を十分に利用して、反射効率を大幅に高
めて液晶表示装置の輝度を高める技術である。
For this reason, a technique in which a pixel electrode having a rough surface is used as a reflective layer is commonly used. That is, the pixel electrode is a technique for sufficiently utilizing the light incident from the outside due to the diffused characteristic of the rough surface to significantly enhance the reflection efficiency and enhance the brightness of the liquid crystal display device.

【0007】図1に、表面に散光特性を有する従来の画
素電極を開示する。図面によれば、ガラス基板(10)
にゲート電極構造(12)を形成し、該ゲート電極構造
(12)の表面を覆う絶縁層(12)を形成する。次い
で、該ゲート電極構造(12)の上方に当たる位置に半
導体層(16)、ドーピング半導体層(18)と金属層
との積層構造を形成する。該半導体層(16)は無定形
ケイ素(amorphous Si)を選択してもよい。また、マ
イクロフォトエッチングの工程を経てドレイン(21)
とソース(22)とを形成し、薄膜トランジスタ全体の
構造を形成した後、さらに別途、次の工程を進める。即
ち、画素電極を形成する領域にフォトレジスト材料によ
って複数のバンプ(26)を形成し、保護層(28)を
該バンプ上に形成して、画素(30)をその上に形成す
る。このため、画素(30)は凹凸形状が連続して起伏
する波状の粗い表面を具えることになり、全体的な反射
効率を高めることができる。
FIG. 1 discloses a conventional pixel electrode having a light-scattering property on its surface. According to the drawings, glass substrate (10)
A gate electrode structure (12) is formed on the substrate, and an insulating layer (12) covering the surface of the gate electrode structure (12) is formed. Next, a laminated structure of a semiconductor layer (16), a doping semiconductor layer (18) and a metal layer is formed at a position above the gate electrode structure (12). Amorphous Si may be selected for the semiconductor layer (16). In addition, the drain (21) is formed through a microphotoetching process.
And the source (22) are formed and the structure of the whole thin film transistor is formed, and then the next step is performed separately. That is, a plurality of bumps (26) are formed of a photoresist material in a region where a pixel electrode is formed, a protective layer (28) is formed on the bumps, and a pixel (30) is formed thereon. Therefore, the pixel (30) has a wavy rough surface in which uneven shapes are continuously undulated, and the overall reflection efficiency can be improved.

【0008】しかし、フォトレジスト材料によって前記
バンプ(26)を形成する場合は、フォトレジスト層を
ガラス基板(10)の表面に沈着させてレジストコーテ
ィングを行ない、さらにマイクロフォトエッチングによ
る露光工程によってそれぞれのバンプ(26)のパター
ンを形成し、ついで現像、焼き付けなどの工程を実施す
る。即ち、フォトマスクを利用したマイクロフォトエッ
チングの工程が余分に追加されることになり、液晶表示
装置の製造工程が煩雑となるとともに、このように別途
製造工程を追加することは液晶表示装置の製造工程に必
要する時間を延長させることになり、生産性を低下させ
ることに繋がる。
However, when the bumps (26) are formed of a photoresist material, a photoresist layer is deposited on the surface of the glass substrate (10) for resist coating, and each of them is exposed by microphotoetching. A pattern of bumps (26) is formed, and then steps such as development and baking are performed. That is, an extra step of microphotoetching using a photomask is added, which complicates the manufacturing process of the liquid crystal display device, and adding such a separate manufacturing process means manufacturing the liquid crystal display device. This increases the time required for the process, which leads to a decrease in productivity.

【0009】さらに、図1に開示するバンプ26につい
て言えば、反射式薄膜トランジスタ液晶表示装置の反射
効率、即ち外部の光源から入射する光に対する反射効率
を高めることができるが、その全体的な設計からみれ
ば、光線を反射する角度と範囲について、適宜な調整と
制限を加えていない。このため、薄膜トランジスタ液晶
表示装置の画面の輝度を十分に高めるための効果が得ら
れず、ユーザーが画面に再生される画像を見る場合、理
想的な輝度を提供することができない。
Further, regarding the bump 26 disclosed in FIG. 1, the reflection efficiency of the reflection type thin film transistor liquid crystal display device, that is, the reflection efficiency with respect to the light incident from the external light source can be increased. As a matter of fact, the angle and the range of reflecting the light ray are not properly adjusted or limited. Therefore, the effect of sufficiently increasing the brightness of the screen of the thin film transistor liquid crystal display device cannot be obtained, and when the user views the image reproduced on the screen, it is not possible to provide the ideal brightness.

【0010】従って、フォトマスクとマイクロフォト技
術に係る工程を追加しない条件の下に在って、粗い散光
面を有する画像電極を具えた薄膜トランジスタ液晶表示
装置(TFT−LCD)であって、如何にして外部から
入射する光を効果的に反射するとともに、その反射光線
をユーザー側から画面を見る角度の範囲内にできる限り
集中させて、反射光線がその他必要のない方向に反射さ
れて無駄になることを低減できるかが、次の時代の反射
式薄膜トランジスタ液晶表示装置の設計上の重要な課題
となる。
Therefore, a thin film transistor liquid crystal display device (TFT-LCD) having an image electrode having a rough light-scattering surface under the condition that a photomask and a process related to microphoto technology are not added is provided. Effectively reflects the light coming from the outside, and concentrates the reflected light rays as much as possible within the angle of viewing the screen from the user side, and the reflected light rays are reflected in other unnecessary directions, which is wasted. It is an important issue in designing a reflective thin film transistor liquid crystal display device in the next era whether it can be reduced.

【0011】[0011]

【発明が解決しようとする課題】本発明の課題は、粗い
表面を有する画素電極を具え、外部の光源から入射する
光線の反射効率が高く、液晶表示装置の輝度を高めるこ
とのできる薄膜トランジスタ液晶表示装置(TFT−L
CD)を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a thin film transistor liquid crystal display which has a pixel electrode having a rough surface, has a high reflection efficiency of a light ray incident from an external light source, and can enhance the brightness of a liquid crystal display device. Device (TFT-L
CD).

【0012】また、本発明の課題は、薄膜トランジスタ
液晶表示装置の粗い表面を具える画素電極であり、かつ
高い反射効果と、反射光線の反射角度及び反射方向の範
囲を調整できる画素電極の製造方法で、マイクロフォト
ク゛ラフィに係る工程を増加させることのない製造方法を提
供することにもある。
Another object of the present invention is a method of manufacturing a pixel electrode having a rough surface of a thin film transistor liquid crystal display device, which has a high reflection effect and can adjust a reflection angle and a range of a reflection direction of a reflected light beam. Thus, another object of the present invention is to provide a manufacturing method that does not increase the number of steps involved in microphotographing.

【課題を解決するための手段】[Means for Solving the Problems]

【0013】そこで、本発明者は、従来の技術に見られ
る欠点に鑑みて鋭意研究を重ね、透明絶縁基板にゲート
電極構造と、尾根状ブロックを形成した第1金属層と、
該尾根状ブロックの第1傾斜側辺に沿って第1傾斜表面
を呈し、かつ該第2傾斜側辺に沿って第2傾斜表面を呈
する第1絶縁層と、半導体層と、エッチングストッパー
(Etching Stopper)を形成する第2絶縁層と、ソース
構造とドレイン構造とを形成する第2金属層と、保護層
と、画素電極とを積層してなる構造が前記課題を解決で
きることに着目し、かかる見地から本発明を完成させ
た。
Therefore, the present inventor has conducted extensive studies in view of the drawbacks of the prior art, and has a gate electrode structure on a transparent insulating substrate and a first metal layer having a ridge-shaped block formed thereon,
A first insulating layer having a first inclined surface along the first inclined side of the ridge-like block and a second inclined surface along the second inclined side, a semiconductor layer, and an etching stopper (Etching). Focusing on the fact that a structure formed by stacking a second insulating layer forming a stopper), a second metal layer forming a source structure and a drain structure, a protective layer, and a pixel electrode can solve the above problems, The present invention has been completed from the viewpoint.

【0014】即ち、本願の第1の発明は、透明絶縁基板
に第1金属層を形成し、該第1金属層に対して第1のマ
イクロフォトエッチングを行なってゲート電極構造と、
第1傾斜側辺と第2傾斜面側辺を有する尾根状ブロック
を形成する。さらに絶縁層を形成して該ゲート電極構造
と、尾根状ブロックと、透明絶縁基板の表面を被覆し、
該第1絶縁層の表面に半導体層を形成し、第2絶縁層を
形成して該半導体層と第1絶縁層の表面を覆う第2絶縁
層を形成し、かつ該第2絶縁層に対して、第2のマイク
ロフォトエッチングを行ない該ゲート電極構造上方の該
半導体層の表面にエッチングストッパー(Etching Sto
pper)を形成する。次いで、第2金属層を形成し、該第
2金属層に対して第3のマイクロフォトエッチングを行
ない該エッチングストッパーの両側にソース構造とドレ
イン構造とを形成する。さらに保護層と、画素電極を形
成して薄膜トランジスタ液晶表示装置を構成することに
よって、本発明の課題を解決することができる。
That is, according to the first invention of the present application, a first metal layer is formed on a transparent insulating substrate, and a first microphotoetching is performed on the first metal layer to form a gate electrode structure.
A ridge-shaped block having a first slope side and a second slope side is formed. Further, an insulating layer is formed to cover the gate electrode structure, the ridge block, and the surface of the transparent insulating substrate,
A semiconductor layer is formed on the surface of the first insulating layer, a second insulating layer is formed to form a second insulating layer that covers the surfaces of the semiconductor layer and the first insulating layer, and the second insulating layer is formed. Then, a second microphotoetching process is performed to form an etching stopper (Etching Sto) on the surface of the semiconductor layer above the gate electrode structure.
form a pper). Then, a second metal layer is formed, and a third microphotoetching is performed on the second metal layer to form a source structure and a drain structure on both sides of the etching stopper. Further, by forming a protective layer and a pixel electrode to form a thin film transistor liquid crystal display device, the problems of the present invention can be solved.

【0015】かくして、第一の発明によれば、透明絶縁
基板上に傾斜散光面を有する画素電極を形成する薄膜ト
ランジスタ液晶表示装置(TFT−LCD)の製造方法
であって、該透明絶縁基板に第1金属層を形成し、該第
1金属層に対して第1のマイクロフォトエッチングを行
なうことにより、ゲート電極構造を形成するとともに、
画素電極を形成する画像表示領域に対応する領域に形成
され、かつ第1傾斜側辺と第2傾斜面側辺を有する尾根
状ブロックを形成する工程と、該ゲート電極構造と、尾
根状ブロックと、透明絶縁基板の表面を被覆するととも
に、該尾根状ブロックの第1傾斜側辺に沿って第1傾斜
表面を呈し、かつ該第2傾斜側辺に沿って第2傾斜表面
を呈する第1絶縁層を形成する工程と、該第1絶縁層の
表面に半導体層のパターンを形成して薄膜トランジスタ
のチャネルエリアとする工程と、該半導体層と第1絶縁
層の表面を覆う第2絶縁層を形成し、かつ該第2絶縁層
に対して、第2のマイクロフォトエッチングを行ない、
該ゲート電極構造上方の該半導体層の表面にエッチング
ストッパー(Etching Stopper)を形成する工程と、該
エッチングストッパーと、半導体層と第1絶縁層の表面
に第2金属層を形成するとともに、該第2金属層に対し
て第3のマイクロフォトエッチングを行ない該エッチン
グストッパーの両側にソース構造とドレイン構造とを形
成する工程と、さらに保護層を形成し、かつ該ソース構
造とドレイン構造との一部領域を露出させる工程と、該
保護層の表面に画素電極を形成し、かつ該画素電極と該
ドレイン構造とを電気的に接続する工程とを含むことを
特徴とする傾斜散光面を形成した画素電極を有する薄膜
トランジスタ液晶表示装置の製造方法が提供される。
Thus, according to the first aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device (TFT-LCD) in which a pixel electrode having an inclined light diffusing surface is formed on a transparent insulating substrate. Forming a gate electrode structure by forming a first metal layer and performing a first microphotoetching on the first metal layer;
A step of forming a ridge-shaped block formed in a region corresponding to an image display region where a pixel electrode is formed and having a first inclined side and a second inclined side, a gate electrode structure, and a ridge-shaped block A first insulation that covers the surface of the transparent insulating substrate and exhibits a first inclined surface along the first inclined side of the ridge block and a second inclined surface along the second inclined side. Forming a layer, forming a pattern of a semiconductor layer on the surface of the first insulating layer to form a channel area of a thin film transistor, and forming a second insulating layer covering the surface of the semiconductor layer and the first insulating layer. And second microphotoetching the second insulating layer,
Forming an etching stopper on the surface of the semiconductor layer above the gate electrode structure; forming a second metal layer on the surface of the etching stopper and the semiconductor layer and the first insulating layer; A step of performing a third microphotoetching on the two-metal layer to form a source structure and a drain structure on both sides of the etching stopper; and further forming a protective layer and a part of the source structure and the drain structure. A pixel having an inclined light-scattering surface, comprising: a step of exposing a region; and a step of forming a pixel electrode on the surface of the protective layer and electrically connecting the pixel electrode and the drain structure. A method for manufacturing a thin film transistor liquid crystal display device having electrodes is provided.

【0016】また、第二の発明によれば、透明絶縁基板
上に傾斜散光面を有する画素電極を形成する薄膜トラン
ジスタ液晶表示装置(TFT−LCD)の製造方法であ
って、該透明絶縁基板に第1金属層を形成し、該第1金
属層に対して第1のマイクロフォトエッチングを行な
い、ゲート電極構造と、画素電極を形成する画像表示領
域に対応する領域に形成され、かつ第1傾斜側辺と第2
傾斜面側辺を有する尾根状ブロックを形成する工程と、
該ゲート電極構造と、尾根状ブロックと、透明絶縁基板
の表面を被覆するとともに、該尾根状ブロックの第1傾
斜側辺に沿って第1傾斜表面を呈し、かつ該第2傾斜側
辺に沿って第2傾斜表面を呈する第1絶縁層を形成する
工程と、該第1絶縁層上にゲート極絶縁層と半導体層と
を順に形成し、かつ第2絶縁層を該半導体層と第1絶縁
層の表面に形成する工程と、該第2絶縁層対して第2の
マイクロフォトエッチングを行ない該ゲート電極構造の
上方にエッチングストッパーを形成する工程と、ケイ素
層と第2金属層とを透明絶縁基板上に順に沈着させて形
成し、さらに該第2金属層に第3のマイクロフォトエッ
チングを行なって該エッチングストッパーの両側にそれ
ぞれソース構造とドレイン構造とを形成する工程と、保
護層を形成し、かつ該ソース構造とドレイン構造との一
部領域を露出させる工程と、該保護層の表面に画素電極
を形成し、かつ該画素電極と該ドレイン構造とを電気的
に接続する工程とを含むことを特徴とする傾斜散光面を
形成した画素電極を有する薄膜トランジスタ液晶表示装
置の製造方法が提供される。
According to a second aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device (TFT-LCD) in which a pixel electrode having an inclined light-spreading surface is formed on a transparent insulating substrate, wherein A first metal layer is formed, and first microphotoetching is performed on the first metal layer to form a gate electrode structure and a region corresponding to an image display region for forming a pixel electrode, and the first inclined side Side and second
A step of forming a ridge-shaped block having an inclined surface side,
The gate electrode structure, the ridge-shaped block, and the surface of the transparent insulating substrate are covered, and the first sloping surface is provided along the first sloping side of the ridge-shaped block, and along the second sloping side. Forming a first insulating layer exhibiting a second inclined surface, a gate electrode insulating layer and a semiconductor layer are sequentially formed on the first insulating layer, and the second insulating layer is provided with the semiconductor layer and the first insulating layer. A step of forming on the surface of the layer, a step of performing a second microphotoetching on the second insulating layer to form an etching stopper above the gate electrode structure, and a transparent insulation between the silicon layer and the second metal layer. Forming a source structure and a drain structure on both sides of the etching stopper by performing third microphotoetching on the second metal layer, and forming a protective layer; , Or A step of exposing a partial region of the source structure and the drain structure, and a step of forming a pixel electrode on the surface of the protective layer and electrically connecting the pixel electrode and the drain structure. Provided is a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having a characteristic inclined light diffusing surface.

【0017】さらに、第三の発明によれば、透明絶縁基
板上に傾斜散光面を有する画素電極を形成する薄膜トラ
ンジスタ液晶表示装置(TFT−LCD)の製造方法に
おいて、該透明絶縁基板に第1金属層を形成し、該第1
金属層に対して第1のマイクロフォトエッチングを行な
い、ソース構造と、ドレイン構造と、画素電極を形成す
る画像表示領域に対応する領域に形成され、かつ第1傾
斜側辺と第2傾斜面側辺を有する尾根状ブロックを形成
する工程と、該ソース構造と、ドレイン構造と、尾根状
ブロックと、透明絶縁基板の表面を被覆する被覆半導体
層を形成する工程と、該半導体層上に絶縁層を形成する
工程と、該絶縁層上に第2金属層を形成する工程と、該
第2金属層と、絶縁層と、半導体層とに対して第2のマ
イクロフォトエッチングを行ない該ゲート電極構造のパ
ターンを形成するとともに、該ゲート電極構造下方の一
部半導体層を薄膜トランジスタのチャネルエリアとする
工程と、さらに保護層を形成し、かつ該ソース構造とド
レイン構造との一部領域を露出させる工程と、該保護層
の表面に画素電極を形成し、かつ該画素電極と該ドレイ
ン構造とを電気的に接続する工程とを含むことを特徴と
する傾斜散光面を形成した画素電極を有する薄膜トラン
ジスタ液晶表示装置の製造方法が提供される。
Further, according to the third invention, in a method of manufacturing a thin film transistor liquid crystal display device (TFT-LCD) in which a pixel electrode having an inclined light-scattering surface is formed on a transparent insulating substrate, the first metal is formed on the transparent insulating substrate. Forming a layer, the first
First micro-photo etching is performed on the metal layer to form a source structure, a drain structure, and a region corresponding to an image display region in which a pixel electrode is formed, and the first inclined side and the second inclined surface side. Forming a ridge-shaped block having sides, forming the source structure, the drain structure, the ridge-shaped block, and a covering semiconductor layer covering the surface of the transparent insulating substrate; and an insulating layer on the semiconductor layer. Forming a second metal layer on the insulating layer, and performing a second microphotoetching on the second metal layer, the insulating layer, and the semiconductor layer to form the gate electrode structure. Pattern is formed, and a partial semiconductor layer below the gate electrode structure is used as a channel area of a thin film transistor, and a protective layer is further formed, and one of the source structure and the drain structure is formed. A pixel having an inclined light-scattering surface, comprising: a step of exposing a region; and a step of forming a pixel electrode on the surface of the protective layer and electrically connecting the pixel electrode and the drain structure. A method for manufacturing a thin film transistor liquid crystal display device having electrodes is provided.

【0018】以下、本発明について詳述する。請求項1
に記載する薄膜トランジスタ液晶表示装置(TFT−L
CD)の製造方法は透明絶縁基板上に傾斜散光面を有す
る画素電極を形成する薄膜トランジスタ液晶表示装置の
製造方法であって、該透明絶縁基板に第1金属層を形成
し、該第1金属層に対して第1のマイクロフォトエッチ
ングを行なうことによって、ゲート電極構造を形成する
とともに、画素電極を形成する画像表示領域に対応する
領域に形成され、かつ第1傾斜側辺と第2傾斜面側辺を
有する尾根状ブロックを形成する工程と、該ゲート電極
構造と、尾根状ブロックと、透明絶縁基板の表面を被覆
するとともに、該尾根状ブロックの第1傾斜側辺に沿っ
て第1傾斜表面を呈し、かつ該第2傾斜側辺に沿って第
2傾斜表面を呈する第1絶縁層を形成する工程と、該第
1絶縁層の表面に半導体層のパターンを形成して薄膜ト
ランジスタのチャネルエリアとする工程と、該半導体層
と第1絶縁層の表面を覆う第2絶縁層を形成し、かつ該
第2絶縁層に対して、第2のマイクロフォトエッチング
を行ない、該ゲート電極構造上方の該半導体層の表面に
エッチングストッパー(Etching Stopper)を形成する
工程と、該エッチングストッパーと、半導体層と第1絶
縁層の表面に第2金属層を形成するとともに、該第2金
属層に対して第3のマイクロフォトエッチングを行ない
該エッチングストッパーの両側にソース構造とドレイン
構造とを形成する工程と、さらに保護層を形成し、かつ
該ソース構造とドレイン構造との一部領域を露出させる
工程と、該保護層の表面に画素電極を形成し、かつ該画
素電極と該ドレイン構造とを電気的に接続する工程とを
含む。
The present invention will be described in detail below. Claim 1
Thin film transistor liquid crystal display device (TFT-L
CD) is a method for manufacturing a thin film transistor liquid crystal display device, in which a pixel electrode having an inclined light diffusion surface is formed on a transparent insulating substrate, wherein a first metal layer is formed on the transparent insulating substrate. A first micro-photoetching is performed on the gate electrode structure to form a gate electrode structure, and the pixel electrode is formed in a region corresponding to an image display region, and the first inclined side and the second inclined surface side are formed. A step of forming a ridge-like block having sides, covering the surface of the gate electrode structure, the ridge-like block, and the transparent insulating substrate, and a first sloping surface along the first sloping side of the ridge-like block. And forming a semiconductor layer pattern on the surface of the first insulating layer, and forming a first insulating layer having a second inclined surface along the second inclined side. And a second insulating layer that covers the surfaces of the semiconductor layer and the first insulating layer, and second microphotoetching is performed on the second insulating layer so that the gate electrode structure is formed above the gate electrode structure. Forming an etching stopper (Etching Stopper) on the surface of the semiconductor layer, forming a second metal layer on the surface of the etching stopper, the semiconductor layer and the first insulating layer, and Third micro photoetching to form a source structure and a drain structure on both sides of the etching stopper, and a step of further forming a protective layer and exposing a partial region of the source structure and the drain structure. And forming a pixel electrode on the surface of the protective layer and electrically connecting the pixel electrode and the drain structure.

【0019】請求項2に記載する傾斜散光面を形成した
画素電極を有する薄膜トランジスタ液晶表示装置の製造
方法は、請求項1の第1のマイクロフォトエッチング工
程において、該第1金属層を沈着によって成膜した後、
さらにフォトレジスト材料を該第1金属層の表面に塗布
し、ハーフトーン・フォトマスクを利用するか、スリッ
ト・フォトマスクを利用する又は複数回露光する方式か
ら選択されるマイクロフォト工程によって該フォトレジ
スト材料にパターンを形成し、該フォトレジスト材料を
露光して現像した後のパターンがゲート極フォトレジス
トブロックと、尾根状パターンブロックとを含むように
する。
According to a second aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusion surface, wherein the first metal layer is deposited in the first microphotoetching step of the first aspect. After filming
Further, a photoresist material is applied to the surface of the first metal layer, and a half-tone photomask is used, a slit photomask is used, or multiple exposures are performed by a microphotograph process. After patterning the material and exposing and developing the photoresist material, the pattern comprises a gate pole photoresist block and a ridge pattern block.

【0020】請求項3に記載する傾斜散光面を形成した
画素電極を有する薄膜トランジスタ液晶表示装置の製造
方法は、請求項1における記第2絶縁層に対して第2の
マイクロフォトエッチングを行なう場合、該第2絶縁層
によって前記エッチングストッパーを形成すると同時
に、該第2絶縁層によってなる複数の絶縁バンプであっ
て、前記尾根状ブロックの第1傾斜表面に分布する複数
の絶縁バンプを同時に形成する。
According to a third aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface, wherein when the second microphoto etching is performed on the second insulating layer in the first aspect, At the same time that the etching stopper is formed by the second insulating layer, a plurality of insulating bumps that are formed by the second insulating layer and that are distributed on the first inclined surface of the ridge-shaped block are simultaneously formed.

【0021】請求項4に記載する傾斜散光面を形成した
画素電極を有する薄膜トランジスタ液晶表示装置の製造
方法は、請求項3における複数の絶縁バンプを尾根状ブ
ロックの第1傾斜表面に形成した後、該第2金属層に対
して第3のマイクロフォトエッチングを行ないソース構
造とドレイン構造を形成する場合、該第2金属層によっ
て同時に該複数の絶縁バンプと交錯して配列され該第1
傾斜表面に分布する複数の金属バンプを形成する。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface, wherein a plurality of insulating bumps according to the third aspect are formed on a first inclined surface of a ridge block. When a third microphotoetching is performed on the second metal layer to form a source structure and a drain structure, the second metal layer is simultaneously arranged to intersect with the plurality of insulating bumps.
Form a plurality of metal bumps distributed on the inclined surface.

【0022】請求項5に記載する傾斜散光面を形成した
画素電極を有する薄膜トランジスタ液晶表示装置の製造
方法は、請求項4における複数の金属バンプが、それぞ
れ個々の金属バンプがいずれも2つの前記絶縁ブロック
の間に形成されて、該絶縁ブロックに隣接するように形
成される。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light-scattering surface, wherein the plurality of metal bumps in the fourth aspect have two individual metal bumps. It is formed between blocks and is formed adjacent to the insulating block.

【0023】請求項6に記載する傾斜散光面を形成した
画素電極を有する薄膜トランジスタ液晶表示装置の製造
方法は、請求項3における第1絶縁層上の複数の絶縁バ
ンプが、前記第1傾斜表面と、第2傾斜表面のいずれに
も均一に分布するように形成される。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light-scattering surface, wherein a plurality of insulating bumps on the first insulating layer are the same as the first inclined surface. , And the second inclined surface are formed so as to be uniformly distributed.

【0024】請求項7に記載する傾斜散光面を形成した
画素電極を有する薄膜トランジスタ液晶表示装置の製造
方法は、請求項6における複数の絶縁バンプを該尾根状
ブロックの第1傾斜表面と、第2傾斜のいずれにも形成
した後、該第2金属層に対して第3のマイクロフォトエ
ッチングを行ないソース構造とドレイン構造を形成する
場合、該第2金属層によって同時に該複数の絶縁バンプ
と交錯して配列され該第1傾斜表面と第2傾斜表面のい
ずれにも分布する複数の金属バンプを形成する。
According to a seventh aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface, wherein a plurality of insulating bumps according to the sixth aspect are provided on the first inclined surface of the ridge block and the second inclined surface. When the third microphotoetching is performed on the second metal layer to form the source structure and the drain structure after forming on any of the slopes, the second metal layer simultaneously intersects with the plurality of insulating bumps. Forming a plurality of metal bumps that are arranged in an array and are distributed on both the first inclined surface and the second inclined surface.

【0025】請求項8に記載する傾斜散光面を形成した
画素電極を有する薄膜トランジスタ液晶表示装置の製造
方法は、請求項1における第1金属層と第2金属とがア
ルミニウム、チタン、クロム、タングステン又はタンタ
ルから選択される。
In a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface according to claim 8, the first metal layer and the second metal in claim 1 are aluminum, titanium, chromium, tungsten or Selected from tantalum.

【0026】請求項9に記載する傾斜散光面を形成した
画素電極を有する薄膜トランジスタ液晶表示装置の製造
方法は、請求項1における第1金属層と第2金属とがア
ルミニウム、チタン、クロム、タングステン又はタンタ
ルから任意に選択される少なくとも二以上の合金であ
る。
According to a ninth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light-scattering surface, wherein the first metal layer and the second metal in the first aspect are aluminum, titanium, chromium, tungsten or At least two or more alloys arbitrarily selected from tantalum.

【0027】請求項10に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、透明絶縁基板上に傾斜散光面を有する画素電
極を形成する薄膜トランジスタ液晶表示装置の製造方法
であって、該透明絶縁基板に第1金属層を形成し、該第
1金属層に対して第1のマイクロフォトエッチングを行
ない、ゲート電極構造と、画素電極を形成する画像表示
領域に対応する領域に形成され、かつ第1傾斜側辺と第
2傾斜面側辺を有する尾根状ブロックを形成する工程
と、該ゲート電極構造と、尾根状ブロックと、透明絶縁
基板の表面を被覆するとともに、該尾根状ブロックの第
1傾斜側辺に沿って第1傾斜表面を呈し、かつ該第2傾
斜側辺に沿って第2傾斜表面を呈する第1絶縁層を形成
する工程と、該第1絶縁層上にゲート極絶縁層と半導体
層とを順に形成し、かつ第2絶縁層を該半導体層と第1
絶縁層の表面に形成する工程と、該第2絶縁層対して第
2のマイクロフォトエッチングを行ない該ゲート電極構
造の上方にエッチングストッパーを形成する工程と、ケ
イ素層と第2金属層とを透明絶縁基板上に順に沈着させ
て形成し、さらに該第2金属層に第3のマイクロフォト
エッチングを行なって該エッチングストッパーの両側に
それぞれソース構造とドレイン構造とを形成する工程
と、保護層を形成し、かつ該ソース構造とドレイン構造
との一部領域を露出させる工程と、該保護層の表面に画
素電極を形成し、かつ該画素電極と該ドレイン構造とを
電気的に接続する工程とを含む。
According to a tenth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusion surface, which comprises forming a pixel electrode having an inclined light diffusion surface on a transparent insulating substrate. And forming a first metal layer on the transparent insulating substrate and performing a first microphotoetching on the first metal layer to correspond to a gate electrode structure and an image display region where a pixel electrode is formed. A step of forming a ridge-shaped block formed in the region and having a first inclined side and a second inclined surface side, covering the gate electrode structure, the ridge-shaped block, and the surface of the transparent insulating substrate, and Forming a first insulating layer having a first sloped surface along a first sloped side of the ridge-like block and a second sloped surface along a second sloped side; Forming a gate electrode insulating layer and the semiconductor layer are sequentially on the edge layer, and a second insulating layer the semiconductor layer and the first
A step of forming on the surface of the insulating layer, a step of performing a second microphotoetching on the second insulating layer to form an etching stopper above the gate electrode structure, and a transparent silicon layer and a second metal layer. Forming a source structure and a drain structure on both sides of the etching stopper by performing third micro-photoetching on the second metal layer, and forming a protective layer; And exposing a partial region of the source structure and the drain structure, and forming a pixel electrode on the surface of the protective layer and electrically connecting the pixel electrode and the drain structure. Including.

【0028】請求項11に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、請求項10における第1のマイクロフォトエ
ッチング工程が、前記第1金属層を沈着によって成膜し
た後、フォトレジスト材料を該第1金属層の表面に塗布
し、ハーフトーン・フォトマスクを利用するか、スリッ
ト・フォトマスクを利用する又は複数回露光する方式か
ら選択されるマイクロフォト工程によって該フォトレジ
スト材料にパターンを形成し、該フォトレジスト材料を
露光して現像した後のパターンがゲート極フォトレジス
トブロックと、尾根状パターンブロックとを含むように
する工程である。
In a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light-scattering surface according to an eleventh aspect, the first microphotoetching step in the tenth aspect is performed by depositing the first metal layer. After film formation, a photoresist material is applied to the surface of the first metal layer, and a half photo mask is used, a slit photo mask is used, or a microphoto step selected from multiple exposure is used. A step of forming a pattern on the photoresist material and exposing the photoresist material to develop the pattern so as to include a gate electrode photoresist block and a ridge-shaped pattern block.

【0029】請求項12に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、請求項10における第2金属層に対して第3
のマイクロフォトエッチングを行なう場合、該第1絶縁
層表面に該第2金属層によってなる複数の金属バンプを
形成する。
According to a twelfth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light-spreading surface, wherein the third metal layer is third to the second metal layer.
In the case of performing the microphotoetching, the plurality of metal bumps made of the second metal layer are formed on the surface of the first insulating layer.

【0030】請求項13に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、請求項12おける金属バンプが、所定の間隔
を以って前記第1傾斜表面に分布する。
According to a thirteenth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface, wherein metal bumps according to the twelfth aspect are distributed on the first inclined surface at a predetermined interval. To do.

【0031】請求項14に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、請求項10における第1金属層と第2金属と
がアルミニウム、チタン、クロム、タングステン又はタ
ンタルから選択される。
According to a fourteenth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface, wherein the first metal layer and the second metal in the tenth aspect are aluminum, titanium, chromium, tungsten or Selected from tantalum.

【0032】請求項15に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、請求項10における第1金属層と第2金属と
がアルミニウム、チタン、クロム、タングステン又はタ
ンタルから任意に選択される少なくとも2以上の合金で
ある。
According to a fifteenth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface, wherein the first metal layer and the second metal in the tenth aspect are aluminum, titanium, chromium, tungsten or It is an alloy of at least two or more arbitrarily selected from tantalum.

【0033】請求項16に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、透明絶縁基板上に傾斜散光面を有する画素電
極を形成する薄膜トランジスタ液晶表示装置の製造方法
であって、該透明絶縁基板に第1金属層を形成し、該第
1金属層に対して第1のマイクロフォトエッチングを行
ない、ソース構造と、ドレイン構造と、画素電極を形成
する画像表示領域に対応する領域に形成され、かつ第1
傾斜側辺と第2傾斜面側辺を有する尾根状ブロックを形
成する工程と、該ソース構造と、ドレイン構造と、尾根
状ブロックと、透明絶縁基板の表面を被覆する被覆半導
体層を形成する工程と、該半導体層上に絶縁層を形成す
る工程と、該絶縁層上に第2金属層を形成する工程と、
該第2金属層と、絶縁層と、半導体層とに対して第2の
マイクロフォトエッチングを行ない該ゲート電極構造の
パターンを形成するとともに、該ゲート電極構造下方の
一部半導体層を薄膜トランジスタのチャネルエリアとす
る工程と、さらに保護層を形成し、かつ該ソース構造と
ドレイン構造との一部領域を露出させる工程と、該保護
層の表面に画素電極を形成し、かつ該画素電極と該ドレ
イン構造とを電気的に接続する工程とを含む。
According to a sixteenth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusion surface, wherein the pixel electrode having the inclined light diffusion surface is formed on a transparent insulating substrate. An image display area in which a first metal layer is formed on the transparent insulating substrate and a first microphotoetching is performed on the first metal layer to form a source structure, a drain structure, and a pixel electrode. Is formed in a region corresponding to
A step of forming a ridge-shaped block having an inclined side and a second inclined surface-side, a step of forming the source structure, a drain structure, a ridge-shaped block, and a covering semiconductor layer for covering the surface of the transparent insulating substrate. A step of forming an insulating layer on the semiconductor layer, a step of forming a second metal layer on the insulating layer,
Second microphotoetching is performed on the second metal layer, the insulating layer, and the semiconductor layer to form a pattern of the gate electrode structure, and a part of the semiconductor layer below the gate electrode structure is used as a channel of a thin film transistor. An area, a step of further forming a protective layer and exposing a partial region of the source structure and the drain structure, a pixel electrode is formed on the surface of the protective layer, and the pixel electrode and the drain are formed. Electrically connecting to the structure.

【0034】請求項17に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、請求項16における第1のマイクロフォトエ
ッチング工程が、前記第1金属層を沈着によって成膜し
た後、フォトレジスト材料を該第1金属層の表面に塗布
し、ハーフトーン・フォトマスクを利用するか、スリッ
ト・フォトマスクを利用するか又は複数回露光する方式
から選択されるマイクロフォト工程によって該フォトレ
ジスト材料にパターンを形成し、該フォトレジスト材料
を露光して現像した後のパターンがゲート極フォトレジ
ストブロックと、尾根状パターンブロックとを含むよう
にする工程である。
According to a seventeenth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light scattering surface, wherein the first microphotoetching step of the sixteenth aspect is performed by depositing the first metal layer. After film formation, a photoresist material is applied to the surface of the first metal layer, and a microphoto step selected from a method of using a halftone photomask, a slit photomask, or multiple exposure. Is a step of forming a pattern on the photoresist material by means of which the pattern after exposing and developing the photoresist material includes a gate pole photoresist block and a ridge pattern block.

【0035】請求項18に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、請求項16における第2のマイクロフォトエ
ッチングを行なう場合、同時に前記第2金属層と、絶縁
層と、半導体層とによってなる複数のバンプを前記尾根
状ブロックの表面に堆積させて形成する。
According to a eighteenth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light-spreading surface, wherein when the second micro photoetching according to the sixteenth aspect is performed, the second metal layer and A plurality of bumps including an insulating layer and a semiconductor layer are formed by depositing on the surface of the ridge block.

【0036】請求項19に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、請求項16における第2のマイクロフォトエ
ッチングを行なう場合、同時に前記第2金属層によって
なる複数の金属バンプを前記尾根状ブロックの表面に形
成する。
According to a nineteenth aspect of the present invention, in the method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light-scattering surface, when the second microphotoetching according to the sixteenth aspect is performed, the second metal layer is formed at the same time. A plurality of metal bumps are formed on the surface of the ridge block.

【0037】請求項20に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、請求項16における第2のマイクロフォトエ
ッチングを行なう場合、同時に前記半導体層によってな
る複数の半導体バンプを前記尾根状ブロックの表面に形
成する。
According to a twentieth aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusion surface, wherein a plurality of semiconductor layers are simultaneously formed when the second microphotoetching according to the sixteenth aspect is performed. Semiconductor bumps are formed on the surface of the ridge block.

【0038】請求項21に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、請求項16における第1金属層と第2金属と
がアルミニウム、チタン、クロム、タングステン又はタ
ンタルから選択される。
According to a twenty-first aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface, wherein the first metal layer and the second metal in the sixteenth aspect are aluminum, titanium, chromium, tungsten or Selected from tantalum.

【0039】請求項22に記載する傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法は、請求項16における記第1金属層と第2金属
とがアルミニウム、チタン、クロム、タングステン又は
タンタルから任意に選択される少なくとも二以上の合金
である。
According to a twenty-second aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light-scattering surface, wherein the first metal layer and the second metal in the sixteenth aspect are aluminum, titanium, chromium and tungsten. Alternatively, at least two or more alloys arbitrarily selected from tantalum.

【0040】[0040]

【発明の実施の形態】本発明は、傾斜散光面を形成した
画素電極を有する薄膜液晶表示装置、及びその製造方法
に関し、薄膜トランジスタを構成する各層のパターンを
形成する場合、画素電極を形成する領域に尾根形状バン
プを形成して、外部の光源から入射する光の反射角度を
調整する。また、該尾根形状バンプの表面に密集して分
布する絶縁バンプと、金属バンプを形成して入射光線の
反射効率を高める。よって、その後の工程によって例え
ば、保護層、画素電極層などを沈着させる場合、これら
ブロックの表面の起伏に沿って堆積されて反射式液晶表
示装置の設計に必要とされる凹凸構造の散光表面を形成
する。かかる反射式薄膜トランジスタ液晶表示装置の構
造と特徴を説明するために、具体的な実施例を挙げ、図
面を参照にして以下に詳述する。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention relates to a thin film liquid crystal display device having a pixel electrode having an inclined light diffusing surface and a manufacturing method thereof, and in forming a pattern of each layer constituting a thin film transistor, a region for forming a pixel electrode. A ridge-shaped bump is formed on the ridge to adjust the reflection angle of light incident from an external light source. In addition, insulating bumps densely distributed on the surface of the ridge-shaped bumps and metal bumps are formed to improve the reflection efficiency of incident light rays. Therefore, for example, when depositing a protective layer, a pixel electrode layer, or the like in a subsequent step, a light-scattering surface having a concavo-convex structure that is deposited along the undulations of the surface of these blocks and is necessary for designing a reflective liquid crystal display device is formed. Form. In order to explain the structure and characteristics of such a reflective thin film transistor liquid crystal display device, specific examples will be given and described in detail below with reference to the drawings.

【0041】[0041]

【実施例】実施例1 図2に開示するように透明絶縁基板(50)上に第1金
属層(52)を形成する。該透明絶縁基板(50)とし
ては、例えばガラス、石英又はその他透過性を有する透
明絶縁材料が用いられる。また、第1金属層(52)を
成膜する工程は、例えばスパッタリングなどの物理的蒸
着(PVD)工程によって該透明絶縁基板(50)の表
面に金属フィルムを形成する。該第1金属層(52)は
アルミニウム、チタン、クロム、タングステン又はタン
タルから選択される。または、これら金属から任意に選
択される少なくとも2以上の金属の合金であってもよ
い。
Example 1 A first metal layer (52) is formed on a transparent insulating substrate (50) as disclosed in FIG. As the transparent insulating substrate (50), for example, glass, quartz, or other transparent insulating material having transparency is used. In the step of forming the first metal layer (52), a metal film is formed on the surface of the transparent insulating substrate (50) by a physical vapor deposition (PVD) step such as sputtering. The first metal layer (52) is selected from aluminum, titanium, chromium, tungsten or tantalum. Alternatively, it may be an alloy of at least two metals arbitrarily selected from these metals.

【0042】次いで、第1マイクロフォトエッチング工
程によってゲート電極構造(56)と尾根状ブロック
(58)を形成する。好ましくは、先にフォトレジスト
材料を第1金属層(52)の表面に塗布し、露光、現像
などの工程を経てフォトレジストブロック(54)(5
5)を第1金属層(52)上に形成する。ここにおいて
形成されるフォトレジストブロック(54)はゲート電
極のパターン構造を形成するためのものであり、フォト
レジストブロック(55)は傾斜側辺を有する尾根状構
造を有し、後続のエッチング工程によって尾根状の金属
ブロック(58)を形成するためのものである。即ち、
フォトレジストブロック(54)(55)をエッチング
のマスクとし、第1金属層(52)に対して例えば、イ
オン反応エッチング(RIE)などのドライエッチングに
よる第1マイクロフォトエッチング工程を施し、透明絶
縁基板(50)上にゲート電極構造(56)と複数の尾
根状ブロック(58)を同時に形成する。
Next, a gate electrode structure (56) and a ridge block (58) are formed by a first microphotoetching process. Preferably, a photoresist material is first applied to the surface of the first metal layer (52), and the photoresist block (54) (5) is subjected to steps such as exposure and development.
5) is formed on the first metal layer (52). The photoresist block (54) formed here is for forming a pattern structure of the gate electrode, and the photoresist block (55) has a ridge-like structure having inclined sides, and is formed by a subsequent etching process. It is for forming a ridge-shaped metal block (58). That is,
Using the photoresist blocks (54) and (55) as an etching mask, the first metal layer (52) is subjected to, for example, a first microphotoetching process by dry etching such as ion reaction etching (RIE) to obtain a transparent insulating substrate. A gate electrode structure (56) and a plurality of ridge blocks (58) are simultaneously formed on (50).

【0043】好ましくはハーフトーン・フォトマスク又
はスリット・フォトマスクを利用するか、複数回露光す
る方式で、フォトレジストを傾斜したブロックに形成
し、さらにドライエッチングによって下層の金属構造を
形成する。ここで形成される尾根状ブロック(58)を
形成するためのフォトレジストブロック(55)は、画
面の表示領域に対応した位置に形成される。即ち、尾根
状ブロック(58)の位置は後続の工程によって画素電
極が形成される領域(A)に対応する位置に形成され
る。それぞれの尾根状ブロック(58)はいずれも長い
傾斜辺(58a)と短い傾斜辺(58b)とを有する。当
業者であれば分かるようにゲート電極構造(56)を形
成する第1マイクロフォトエッチングの工程において
は、通常透明絶縁基板(50)の表面にコンデンサ電
極、走査線構造(いずれも図示しない)等をついでに形
成する。
Preferably, a halftone photomask or a slit photomask is used, or a method of exposing a plurality of times is used to form a photoresist in an inclined block, and further dry etching is performed to form a lower metal structure. The photoresist block (55) for forming the ridge-shaped block (58) formed here is formed at a position corresponding to the display area of the screen. That is, the ridge-shaped block 58 is formed at a position corresponding to the region (A) where the pixel electrode is formed in the subsequent process. Each ridge block (58) has a long sloping side (58a) and a short sloping side (58b). As will be understood by those skilled in the art, in the first microphotoetching process for forming the gate electrode structure (56), a capacitor electrode, a scanning line structure (not shown) or the like is usually formed on the surface of the transparent insulating substrate (50). Is formed.

【0044】余剰のフォトレジストブロック(54)
(55)を除去した後、図3に開示するようにゲート電
極構造(56)と、尾根状ブロック(58)と、透明絶
縁基板(50)の表面に第1絶縁層(60)を沈着させ
て成膜する。該第1絶縁層(60)は尾根状ブロック
(58)の長い傾斜辺(58a)に沿って長い傾斜表面
(60a)を形成し、短い傾斜辺(58b)に沿って短い
傾斜表面(60b)を形成する。好ましくは、該第1絶
縁層(60)は酸化ケイ素(SiO2)、窒化ケイ素(SiNx)
又は窒酸化ケイ素(SiON)等の適宜な絶縁材料によって構
成され、例えば、低温化学蒸着(CVD)などによって窒
化ケイ素材料を沈着させて該第1絶縁層(60)を形成
する。
Excess photoresist block (54)
After removing (55), a gate electrode structure (56), a ridge block (58) and a first insulating layer (60) are deposited on the surface of the transparent insulating substrate (50) as disclosed in FIG. To form a film. The first insulating layer (60) forms a long sloping surface (60a) along the long sloping side (58a) of the ridge block (58) and a short sloping surface (60b) along the short sloping side (58b). To form. Preferably, the first insulating layer (60) is silicon oxide (SiO 2 ), silicon nitride (SiN x ).
Alternatively, it is made of a suitable insulating material such as silicon oxynitride (SiON), and the first insulating layer (60) is formed by depositing a silicon nitride material by, for example, low temperature chemical vapor deposition (CVD).

【0045】次いで、図4に開示するように、第1絶縁
層(60)を沈着させて形成した後、ゲート電極構造
(56)の上方にゲート極絶縁層(62)と半導体層
(64)のパターンを形成する。即ち、第1絶縁層(6
0)の表面にゲート極絶縁層(62)と半導体層(6
4)とを順に沈着させ、更にエッチングの工程によって
ゲート電極構造(56)の上方に所望のパターンを形成
して、後続の工程によって形成する薄膜トランジスタ
(TFT)素子のチャネルとする。また、その他部分の半
導体層(64)とゲート極絶縁層(62)は除去して第
1絶縁層(60)の表面を露出させる。一般にはゲート
極絶縁層(62)は窒酸化ケイ素などの絶縁材料を選択
して形成する。半導体層(64)は無定形ケイ素材料な
どによってなる。ついで第2絶縁層(66)を形成し、
半導体層(64)と第1絶縁層(60)の表面を覆う。
Next, as disclosed in FIG. 4, after depositing and forming a first insulating layer (60), a gate electrode insulating layer (62) and a semiconductor layer (64) are formed above the gate electrode structure (56). Pattern is formed. That is, the first insulating layer (6
0) on the surface of the gate electrode insulating layer (62) and the semiconductor layer (6).
4) are sequentially deposited, and a desired pattern is formed above the gate electrode structure 56 by an etching process to form a channel of a thin film transistor (TFT) device formed by a subsequent process. Further, the semiconductor layer (64) and the gate electrode insulating layer (62) in the other portions are removed to expose the surface of the first insulating layer (60). Generally, the gate electrode insulating layer (62) is formed by selecting an insulating material such as silicon oxynitride. The semiconductor layer (64) is made of an amorphous silicon material or the like. Then, a second insulating layer (66) is formed,
The surfaces of the semiconductor layer (64) and the first insulating layer (60) are covered.

【0046】次に、図4に示す第2絶縁層(66)に対
して、マイクロフォトエッチングの工程を施し、図5に
示すようにゲート電極構造(56)上方の半導体層(6
4)の表面にエッチングストッパー(Etching Stoppe
r)(67)を形成する。次いでドーピングケイ素層
(68)と第2金属層(70)を該エッチングストッパ
ー(Etc hing Stopper)(67)と、半導体層(6
4)、及び第1絶縁層(60)の表面に形成する。
Next, the second insulating layer (66) shown in FIG. 4 is subjected to a microphotoetching process, and as shown in FIG. 5, the semiconductor layer (6) above the gate electrode structure (56).
Etching Stoppe (Etching Stoppe) on the surface of 4)
r) forms (67). Then, a doping silicon layer (68) and a second metal layer (70) are formed on the etching stopper (67) and the semiconductor layer (6).
4) and on the surface of the first insulating layer (60).

【0047】次に、図6に開示するように第2金属層
(70)と、ドーピングケイ素層(68)に対してマイ
クロフォトエッチング工程を進行させ、エッチングスト
ッパー(Etching Stopper)(67)の両側に位置する
半導体層(64)の表面にそれぞれソース構造(72)
とドレイン構造(74)とを形成する。該エッチングス
トッパー(Etching Stopper)(67)の作用はソース
構造(72)とドレイン構造(74)を形成するマイク
ロフォトエッチングの工程を進行させる場合、その下方
をチャネルとして使用する半導体層(64)に傷害を与
えることを防ぐことにある。ソース構造(72)とドレ
イン構造(74)を形成した後透明絶縁基板(50)上
に更に保護層(76)を形成する。次いでエッチングに
よってソース構造(72)とドレイン構造(74)の一
部表面を露出させる。即ち、後続の工程において、電気
的接続を行なうための金属コンタクトホールを形成す
る。好ましくは、該保護層(76)は窒化ケイ素材料に
よって形成する。
Next, as shown in FIG. 6, a microphotoetching process is performed on the second metal layer (70) and the doping silicon layer (68), and both sides of the etching stopper (67) are etched. A source structure (72) on the surface of the semiconductor layer (64) located at
And a drain structure (74) are formed. The action of the Etching Stopper (67) acts on the semiconductor layer (64) used as a channel below the microphotoetching process for forming the source structure (72) and the drain structure (74). To prevent injuries. After forming the source structure (72) and the drain structure (74), a protective layer (76) is further formed on the transparent insulating substrate (50). Then, the partial surfaces of the source structure (72) and the drain structure (74) are exposed by etching. That is, in the subsequent step, a metal contact hole for making an electrical connection is formed. Preferably, the protective layer (76) is formed of a silicon nitride material.

【0048】図7に開示する工程においては、保護層
(76)の表面にドレイン構造(74)に対して電気的
に接続する画素電極(78)を形成する。反射式薄膜ト
ランジスタ液晶表示装置においては、画素電極(78)
は同時に反射層としての作用も有する。よってその材質
は好ましい反射特性を有する金属材料などを選択する。
好ましくはアルミニウム材料を選択する。
In the process disclosed in FIG. 7, a pixel electrode (78) electrically connected to the drain structure (74) is formed on the surface of the protective layer (76). In the reflection type thin film transistor liquid crystal display device, the pixel electrode (78)
Also has a function as a reflective layer. Therefore, as the material, a metal material having a preferable reflection characteristic is selected.
Aluminum material is preferably selected.

【0049】ここで注目すべき点は、前記ゲート電極構
造(56)を形成する第1マイクロフォトエッチング工
程において、ゲート電極構造(56)を形成する以外に
画素電極(78)を形成する領域に複数の尾根状ブロッ
ク(58)を同時に形成する点にある。この為後続の工
程によって沈着させ形成する例えば第1絶縁層(60)
等の各層は該尾根状ブロック(58)の形状に沿ってそ
の表面に沈着し、同様の外形を形成する。よって長い傾
斜表面(60a)と短い傾斜表面(60b)とを具える。
また、次いで形成される保護層(76)も相対する起伏
表面を有する。この為形成される画素電極(78)は保
護層(76)の表面に沿って起伏し、設計上の要求に符
合する粗い散光表面が形成される。
Here, it should be noted that, in the first microphotoetching process for forming the gate electrode structure (56), a region for forming the pixel electrode (78) other than the gate electrode structure (56) is formed. The point is to form a plurality of ridge blocks (58) at the same time. Therefore, for example, the first insulating layer (60) which is deposited and formed in the subsequent process is formed.
Etc. deposit each layer along the shape of the ridge block (58), forming a similar contour. It thus comprises a long sloping surface (60a) and a short sloping surface (60b).
The subsequently formed protective layer (76) also has opposing undulating surfaces. Therefore, the pixel electrode (78) formed is undulated along the surface of the protective layer (76) to form a rough light-scattering surface that meets design requirements.

【0050】実施例2 図8に本発明の実施例2を開示する。実施例2は、上述
の実施例1による製造方法とほぼ同様である。先ず、透
明絶縁基板(50)上に第1金属層を形成し、該第1金
属層に対して第1マイクロフォトエッチング工程を進行
させ、透明絶縁基板(50)上にゲート電極構造(5
6)と尾根状ブロック(58)を形成する。該尾根状ブ
ロック(58)を形成する位置は、実施例1と同様に後
続の工程によって画素電極を形成する領域(A)内であ
る。次いで、第2絶縁層(66)を形成して半導体層
(64)と第1絶縁層(60)の表面を覆う。
Embodiment 2 FIG. 8 discloses Embodiment 2 of the present invention. Example 2 is almost the same as the manufacturing method according to Example 1 described above. First, a first metal layer is formed on a transparent insulating substrate (50), a first microphotoetching process is performed on the first metal layer, and a gate electrode structure (5) is formed on the transparent insulating substrate (50).
6) to form a ridge block (58). The position where the ridge-shaped block (58) is formed is in the region (A) where the pixel electrode is formed by the subsequent process as in the first embodiment. Then, a second insulating layer (66) is formed to cover the surfaces of the semiconductor layer (64) and the first insulating layer (60).

【0051】次いで、図9に開示するように第2絶縁層
(66)に対してマイクロフォトエッチングの工程を進
行させ、ゲート電極構造(56)の上方にエッチングス
トッパー(Etching Stopper)(67)を形成すると同
時に、複数の尾根状ブロック(58)上方の第1絶縁層
(60)の表面に複数の絶縁バンプ(69)を形成す
る。該絶縁バンプ(69)は、柱体状に形成され、第1
絶縁層(60)の長い傾斜表面(60a)に沿って所定
の間隔で分布するように形成される。当然のことなが
ら、製造工程の必要性又は関連事項を考慮し該絶縁バン
プ(69)を第1絶縁層(60)の短い傾斜表面(60
b)に分布させても良い。また、長い傾斜表面(60a)
と短い傾斜表面(60b)のいずれに分布させてもよ
い。また、絶縁バンプ(69)の形状、大きさ又は間隔
などは、いずれも実際の必要に基づき変更することがで
きる。
Next, as shown in FIG. 9, a microphotoetching process is performed on the second insulating layer (66) to form an etching stopper (67) above the gate electrode structure (56). Simultaneously with the formation, a plurality of insulating bumps (69) are formed on the surface of the first insulating layer (60) above the plurality of ridge blocks (58). The insulating bump (69) is formed in a pillar shape, and has a first shape.
It is formed so as to be distributed at a predetermined interval along the long inclined surface (60a) of the insulating layer (60). As a matter of course, the insulating bumps (69) may be formed on the short sloping surface (60) of the first insulating layer (60) in consideration of manufacturing process requirements or related matters.
It may be distributed in b). Also a long sloped surface (60a)
And a short sloped surface (60b). Further, the shape, size, spacing, etc. of the insulating bumps (69) can be changed according to actual needs.

【0052】次いで、図10に開示するように、第2絶
縁層(66)のパターンを形成した後、実施例1に開示
するように透明絶縁基板(50)上にドーピングケイ素
層(68)と第2金属層(70)とを順に沈着させて形
成し、更にマイクロフォトエッチングの工程を進行させ
て該エッチングストッパー(Etching Stopper)(6
7)の両側にそれぞれソース構造(72)とドレイン構
造(74)とを形成する。次いで薄膜トランジスタと絶
縁バンプ(69)の表面に保護層(76)を形成する。
そしてマイクロフォトエッチングの工程を進行させて、
ソース構造(72)とドレイン構造(74)の一部表面
を露出させる。次いで画素電極(78)を保護層(7
6)の表面に形成し、ドレイン構造(74)と電気的に
接続する。この為エッチングストッパー(Etching Sto
pper)(67)を形成するマイクロフォトエッチング工
程において、第1絶縁層(60)の長い傾斜表面(60
a)上に複数の絶縁バンプ(69)を同時に形成する。
よって絶縁バンプ(69)と第1絶縁層(60)の表面
に沈着させて形成する保護層(76)も同様に対応する
起伏表面を具えることになる。また、後続の工程によっ
て形成される画素電極(78)も保護層(76)の表面
の起伏に沿って形成され、粗い散光表面を有する画素電
極(78)が形成される。
Then, after forming a pattern of the second insulating layer (66) as disclosed in FIG. 10, a doping silicon layer (68) is formed on the transparent insulating substrate (50) as disclosed in Example 1. A second metal layer (70) is sequentially deposited and formed, and a microphotoetching process is further performed to etch the etching stopper (6).
A source structure (72) and a drain structure (74) are formed on both sides of 7). Next, a protective layer (76) is formed on the surface of the thin film transistor and the insulating bump (69).
And proceed with the process of micro photo etching,
Partial surfaces of the source structure (72) and the drain structure (74) are exposed. Next, the pixel electrode (78) is replaced with the protective layer (7
6) formed on the surface and electrically connected to the drain structure (74). Therefore, the etching stopper (Etching Sto
In the microphotoetching process for forming the pper) (67), the long inclined surface (60) of the first insulating layer (60) is formed.
a) A plurality of insulating bumps (69) are simultaneously formed on top.
Therefore, the insulating bump (69) and the protective layer (76) formed by depositing on the surface of the first insulating layer (60) also have corresponding undulating surfaces. Further, the pixel electrode 78 formed in the subsequent process is also formed along the undulations of the surface of the protective layer 76, so that the pixel electrode 78 having a rough light-scattering surface is formed.

【0053】図10に開示するように、画素電極(7
8)はその下方の尾根状ブロック(58)の形状に対応
して起伏が形成されるのみならず、長短両傾斜表面(6
0a)(60b)にも対応し、また、絶縁バンプ(69)
の起伏にも対応する。よって凹凸が更に密集して形成さ
れる粗い表面となる。
As disclosed in FIG. 10, the pixel electrode (7
8) not only the undulations are formed corresponding to the shape of the ridge block (58) therebelow, but also the long and short inclined surfaces (6
0a) and (60b), and insulation bumps (69)
Also supports ups and downs. Therefore, a rough surface is formed in which irregularities are more densely formed.

【0054】実施例3 図11に本発明の実施例3を開示する。実施例3は実施
例1とほぼ同様である。先ず、透明絶縁基板(50)上
に第1金属層(52)を形成し、該第1金属層(52)
に対して第1マイクロフォトエッチング工程を進行さ
せ、透明絶縁基板(50)上にゲート電極構造(56)
と尾根状ブロック(58)を同時に形成する。第1絶縁
層(60)を透明絶縁基板(50)上に形成し、第2絶
縁層(66)を半導体層(64)と第1絶縁層(60)
の表面に形成する。
Embodiment 3 FIG. 11 discloses Embodiment 3 of the present invention. The third embodiment is almost the same as the first embodiment. First, a first metal layer (52) is formed on a transparent insulating substrate (50), and the first metal layer (52) is formed.
A first microphotoetching process is performed on the gate electrode structure (56) on the transparent insulating substrate (50).
And a ridge block (58) are formed simultaneously. A first insulating layer (60) is formed on the transparent insulating substrate (50), and a second insulating layer (66) is formed on the semiconductor layer (64) and the first insulating layer (60).
Formed on the surface of.

【0055】次いで、第2絶縁層(66)に対してマイ
クロフォトエッチングの工程を進行させ、ゲート電極構
造(56)の上方にエッチングストッパー(Etching S
topper)(67)を形成する。次いでドーピングケイ素
層(68)と第2金属層(70)とを透明絶縁基板(5
0)上に順に沈着させて形成し、更にマイクロフォトエ
ッチングの工程を別途進行させて該エッチングストッパ
ー(Etching Stopper)(67)の両側にそれぞれソー
ス構造(72)とドレイン構造(74)とを形成する。
また、複数の金属バンプ(71)を尾根状ブロック(5
8)上の第1絶縁層(60)の表面に形成する。これら
複数の金属バンプ(71)は第1絶縁層(60)の長い
傾斜表面(60a)に沿って所定の間隔で分布するよう
に形成される。当然のことながら、該金属バンプ(7
1)は、絶縁層(60)の短い傾斜表面(60b)に分
布させても良い。また、長い傾斜表面(60a)と短い
傾斜表面(60b)のいずれに分布させてもよい。ま
た、金属バンプ(71)の形状、大きさ又は間隔など
は、いずれも実際の必要に基づき変更することができ
る。
Next, a microphotoetching process is performed on the second insulating layer (66), and an etching stopper (Etching S) is formed above the gate electrode structure (56).
topper) (67). Then, the doped silicon layer (68) and the second metal layer (70) are combined with the transparent insulating substrate (5).
0) are sequentially deposited and formed, and a microphotoetching process is separately performed to form a source structure (72) and a drain structure (74) on both sides of the etching stopper (67). To do.
In addition, a plurality of metal bumps (71) are connected to the ridge block (5
8) Formed on the surface of the first insulating layer (60). The plurality of metal bumps (71) are formed so as to be distributed at a predetermined interval along the long inclined surface (60a) of the first insulating layer (60). As a matter of course, the metal bump (7
1) may be distributed on the short sloping surface (60b) of the insulating layer (60). Further, it may be distributed on either the long inclined surface (60a) or the short inclined surface (60b). Further, the shape, size, interval, etc. of the metal bumps (71) can be changed according to actual needs.

【0056】次いで保護層(76)のパターンを薄膜ト
ランジスタと金属バンプ(71)上に形成した後、画素
電極(78)を保護層(76)の表面に形成し、ドレイ
ン構造(74)と電気的に接続する。この場合第1絶縁
層(60)の長い傾斜表面(60a)上に複数の金属バ
ンプ(71)が形成される為、金属バンプ(71)と第
1絶縁層(60)の表面に沈着させて形成する保護層
(76)も同様に対応する起伏表面を具えることにな
る。また、図面に開示するように画素電極(78)も尾
根状ブロック(58)の形状に対応して起伏する以外
に、金属ブロック(71)に沿って起伏し、更に凹凸が
密集した粗い散光表面を有する画素電極(78)が形成
される。
Next, after forming a pattern of the protective layer (76) on the thin film transistor and the metal bump (71), a pixel electrode (78) is formed on the surface of the protective layer (76) to electrically connect with the drain structure (74). Connect to. In this case, since a plurality of metal bumps (71) are formed on the long inclined surface (60a) of the first insulating layer (60), the metal bumps (71) and the surfaces of the first insulating layer (60) may be deposited. The protective layer (76) formed will likewise have a corresponding undulating surface. Further, as shown in the drawing, the pixel electrode (78) also undulates corresponding to the shape of the ridge-shaped block (58), but also undulates along the metal block (71) and further has a rough light-scattering surface in which irregularities are dense. Forming a pixel electrode (78) having

【0057】実施例4 図12に本発明の実施例4を開示する。実施例4におい
て、注目すべき点は第2絶縁層(66)に対してマイク
ロフォトエッチングの工程を進行させる場合、ゲート電
極構造(56)の上方にエッチングストッパー(Etchin
g Stopper)(67)を形成する以外に、上述の複数の
絶縁バンプ(69)を長い傾斜表面(60a)に形成す
る点にある。また、後続のマイクロフォトエッチングの
工程において、ソース構造(72)とドレイン構造(7
4)を形成する以外に複数の金属バンプ(71)を長い
傾斜表面(60a)上に同時に形成する。該金属バンプ
(71)と絶縁バンプ(69)は交差して配列され、第
1絶縁層(60)の表面に分布する。それぞれの金属バ
ンプ(71)は左右の隣合う位置にいずれも絶縁バンプ
(69)が存在し、それぞれの絶縁バンプ(69)は左
右の隣り合う位置にいずれも金属バンプ(71)が存在
する。また、同様にこれら絶縁バンプ(69)と金属バ
ンプ(71)とは第1絶縁層(60)の短い傾斜表面
(60b)に分布させても良い。また、長い傾斜表面
(60a)と短い傾斜表面(60b)のいずれに分布させ
てもよい。また、絶縁バンプ(69)と金属バンプ(7
1)の形状、大きさ、若しくは間隔などは、いずれも実
際の必要に基づき変更することができる。よって長い傾
斜表面(60a)上には絶縁バンプ(69)と金属バン
プ(71)とが密集して形成される。この為保護層(7
6)のパターンを形成した後形成される画素電極(7
8)は極めて粗い散光表面を有することになる。
Embodiment 4 FIG. 12 discloses Embodiment 4 of the present invention. In Example 4, a point to be noted is that an etching stopper (Etchin) is formed above the gate electrode structure (56) when a microphotoetching process is performed on the second insulating layer (66).
In addition to forming the g Stopper) (67), the above-mentioned plurality of insulating bumps (69) are formed on the long inclined surface (60a). Also, in the subsequent microphotoetching process, the source structure (72) and the drain structure (7) are formed.
In addition to forming 4), a plurality of metal bumps (71) are simultaneously formed on the long inclined surface (60a). The metal bumps (71) and the insulating bumps (69) are arranged to intersect with each other and are distributed on the surface of the first insulating layer (60). Each of the metal bumps (71) has an insulating bump (69) at the left and right adjacent positions, and each of the insulating bumps (69) has a metal bump (71) at the left and right adjacent positions. Similarly, the insulating bumps (69) and the metal bumps (71) may be distributed on the short inclined surface (60b) of the first insulating layer (60). Further, it may be distributed on either the long inclined surface (60a) or the short inclined surface (60b). In addition, the insulating bump (69) and the metal bump (7
The shape, size, interval, etc. of 1) can be changed based on actual needs. Therefore, the insulating bumps (69) and the metal bumps (71) are densely formed on the long inclined surface (60a). Therefore, the protective layer (7
The pixel electrode (7) formed after the pattern of (6) is formed.
8) will have a very rough diffuse surface.

【0058】ここにおいて、特に説明を要することは、
上述のそれぞれの実施例においては、エッチングストッ
パーを薄膜トランジスタ素子の形成に応用しているが、
本発明の特徴と精神は、バック・チャネル・エッチング
(Back Channel Etching)を含む製造工程に応用する
ことができる。即ち、図13に開示するように、上述の
実施例の方法を応用し、ゲート電極構造(56)と、尾
根状ブロック(58)とを形成し、第1絶縁層(60)
を該ゲート電極構造(56)と、尾根状ブロック(5
8)上に形成し、さらに沈着とエッチングの工程によっ
てゲート極絶縁層(62)と半導体層(64)のパター
ンをゲート電極構造(56)上に形成する。このような
工程においては、エッチングストッパー(67)を形成
することなく、ドーピングケイ素層(68)と半導体層
(64)とを第1絶縁層(60)の表面に形成する。
Here, it is necessary to particularly explain that
In each of the above embodiments, the etching stopper is applied to the formation of the thin film transistor element,
The features and spirits of the present invention can be applied to manufacturing processes that include back channel etching. That is, as disclosed in FIG. 13, the method of the above-described embodiment is applied to form a gate electrode structure (56) and a ridge block (58), and a first insulating layer (60).
The gate electrode structure (56) and the ridge block (5
8) and then a pattern of the gate electrode insulating layer (62) and the semiconductor layer (64) is formed on the gate electrode structure (56) by a deposition and etching process. In such a step, the doped silicon layer (68) and the semiconductor layer (64) are formed on the surface of the first insulating layer (60) without forming the etching stopper (67).

【0059】次いで、バック・チャネル・エッチングの
バック照射方式によって第2金属層(70)と、ドーピ
ングケイ素層(68)とに対してマイクロフォトエッチ
ングを行ない、半導体層(64)上にソース構造(7
2)とドレイン構造(74)とをそれぞれ形成する。次
いで、透明絶縁基板(50)上に保護層(76)を沈着
によって形成し、以上のそれぞれの構造部を含む各層を
均一に被覆し、さらにエッチングによって保護層にコン
タクトホールを形成してソース構造(72)とドレイン
構造(74)の一部表面を露出して、後続の工程におけ
る電気的接続に供する。次いで、画素電極(78)を保
護層(76)上の表面に形成してドレイン極構造(7
4)と電気的に接続する。
Then, the second metal layer (70) and the doped silicon layer (68) are subjected to microphotoetching by the back irradiation method of back channel etching, and the source structure (on the semiconductor layer (64) ( 7
2) and the drain structure (74) are formed respectively. Next, a protective layer (76) is formed on the transparent insulating substrate (50) by deposition, each layer including the above-mentioned respective structural portions is uniformly covered, and a contact hole is formed in the protective layer by etching to form a source structure. Partial surfaces of (72) and the drain structure (74) are exposed to be used for electrical connection in the subsequent process. Next, a pixel electrode (78) is formed on the surface of the protective layer (76) to form a drain electrode structure (7
4) Electrically connect with.

【0060】当然のことながら、図15に開示するよう
に、散光効果を高めるために、上述のソース構造(7
2)とドレイン構造(74)を形成するマイクロフォト
エッチングの工程において、同時に複数の金属バンプ
(71)を尾根状ブロック(58)上の第1絶縁層(6
0)の表面に形成する。これら複数の金属バンプ(7
1)は柱状を呈し、第1絶縁層(60)の長い傾斜表面
(60a)に沿って所定の間隔で分布するように形成さ
れる。同様に、該金属バンプ(71)は、絶縁層(6
0)の短い傾斜表面(60b)に分布させても良い。ま
た、長い傾斜表面(60a)と短い傾斜表面(60b)の
いずれに分布させてもよい。また、金属バンプ(71)
の形状、大きさ又は間隔などは、いずれも実際の必要に
基づき変更することができる。
As a matter of course, as disclosed in FIG. 15, in order to enhance the light scattering effect, the above-mentioned source structure (7
2) and the microphotoetching process for forming the drain structure (74), a plurality of metal bumps (71) are simultaneously formed on the ridge block (58) on the first insulating layer (6).
Formed on the surface of 0). These metal bumps (7
1) has a columnar shape and is formed so as to be distributed at a predetermined interval along the long inclined surface (60a) of the first insulating layer (60). Similarly, the metal bump (71) is connected to the insulating layer (6).
It may be distributed on a short inclined surface (60b) of 0). Further, it may be distributed on either the long inclined surface (60a) or the short inclined surface (60b). Also, metal bumps (71)
Any of the shapes, sizes, intervals, etc. of can be changed according to actual needs.

【0061】また、本発明の特徴はトップゲートタイプ
における関連製造工程に応用することができる。即ち、
図18に開示するように、上述の実施例における各層を
沈着させて形成した後、マイクロフォトエッチングを図
17に示す第2金属層(112)、絶縁層(110)、
無定形ケイ素層(108)の順に施して、ゲート電極構
造(113)、ゲート極絶縁層(11)及びトランジス
タチャネル(109)のパターンをゲート構造(10
2)と、ドレイン構造(104)上に形成する。つい
で、厚めの保護層(114)を透明絶縁基板(100)
上に形成してゲート電極構造(113)、ゲート極絶縁
層(11)、トランジスタチャネル(109)及び尾根
状ブロック(106)を十分に被覆する。また、同様に
保護層(114)に対してエッチングを進行させ、複数
のコンタクトホールを形成してゲート電極構造(11
3)、ソース構造(111)及びドレイン構造(10
4)の一部を露出させて、後続の電気的接続の工程に供
する。ついで、保護層(114)の表面に画素電極(1
16)を形成し、対応するコンタクトホールを介してド
レイン構造(104)に接続する。この場合、第1のマ
イクロフォトエッチングの工程において、ソース構造
(111)とドレイン構造(104)を形成する他、画
素電極(116)に対応する領域に複数の尾根状ブロッ
ク(106)を形成する。よって、後続の工程によって
沈着されて成膜される保護層(114)と画素電極(1
16)は尾根状ブロック(106)表面に沿って形成さ
れ、上述の実施例のとおり尾根状の外観を呈する。この
ため、画素電極(116)は、設計上の要求に適合した
粗い散光表面を具えることになり、これを反射層として
利用することができる。
Further, the features of the present invention can be applied to the related manufacturing process in the top gate type. That is,
As shown in FIG. 18, after depositing and forming the layers in the above-described embodiment, microphotoetching is performed to form a second metal layer (112), an insulating layer (110), and a second metal layer (112) shown in FIG.
The amorphous silicon layer (108) is applied in this order to form a pattern of the gate electrode structure (113), the gate electrode insulating layer (11) and the transistor channel (109) on the gate structure (10).
2) and on the drain structure (104). Then, a thick protective layer (114) is applied to the transparent insulating substrate (100).
It is formed on the gate electrode structure (113), the gate electrode insulating layer (11), the transistor channel (109) and the ridge block (106) sufficiently. Similarly, etching is performed on the protective layer (114) to form a plurality of contact holes to form a gate electrode structure (11).
3), the source structure (111) and the drain structure (10)
Part of 4) is exposed and subjected to the subsequent electrical connection process. Then, on the surface of the protective layer (114), the pixel electrode (1
16) is formed and connected to the drain structure (104) through the corresponding contact hole. In this case, in the first microphotoetching step, the source structure (111) and the drain structure (104) are formed, and a plurality of ridge blocks (106) are formed in the region corresponding to the pixel electrode (116). . Therefore, the protective layer (114) and the pixel electrode (1) deposited and formed in the subsequent process are
16) is formed along the surface of the ridge block (106) and has a ridge-like appearance as in the above-mentioned embodiment. Thus, the pixel electrode (116) will have a rough light-scattering surface that meets design requirements and can be used as a reflective layer.

【0062】同様に、散光効果を高めるために、上述の
ゲート電極構造(113)と、ソース構造(111)
と、ドレイン構造(104)とを形成するエッチングの
工程において、複数のバンプを尾根状ブロック(10
6)の表面に形成する。該バンプは第2金属層(11
2)、絶縁層(110)か、無定形ケイ素層(108)
か又はこれらを任意に組み合わせて堆積させて尾根状ブ
ロック(106)上に形成する。例えば、無定形ケイ素
層(108)に対してエッチングを行ない、トランジス
タチャネル(109)を形成する工程において、同時に
無定形ケイ素層(108)によってなる複数の半導体ブ
ロックを尾根状ブロック(106)の長い傾斜表面(1
06a)か、短い傾斜表面(106b)上に形成する。又
は先にトランジスタチャネル(109)とゲート極絶縁
層(11)を形成し、さらに第2金属層を形成し、マイ
クロフォトエッチングによってゲート極絶縁層(11)
上にゲート電極構造(113)を形成すると同時に、複
数の金属バンプを尾根状ブロック(106)上に形成す
る。
Similarly, in order to enhance the light scattering effect, the gate electrode structure (113) and the source structure (111) described above are used.
And a plurality of bumps in the ridge block (10) in an etching process for forming a drain structure (104).
Formed on the surface of 6). The bump has a second metal layer (11
2), insulating layer (110) or amorphous silicon layer (108)
Alternatively, any combination of these may be deposited and formed on the ridge block (106). For example, in the step of etching the amorphous silicon layer (108) to form the transistor channel (109), a plurality of semiconductor blocks formed by the amorphous silicon layer (108) are simultaneously formed into long ridge blocks (106). Inclined surface (1
06a) or on a short sloping surface (106b). Alternatively, the transistor channel (109) and the gate electrode insulating layer (11) are first formed, and then the second metal layer is formed, and the gate electrode insulating layer (11) is formed by microphotoetching.
Simultaneously with forming the gate electrode structure (113) thereon, a plurality of metal bumps are formed on the ridge block (106).

【0063】以上は本発明の好ましい具体的な実施例で
あって、本発明の実施の範囲を限定するものではない。
よって、当業者のなしえる修正又は変更であって、本発
明と共通の技術思想を有し、本発明に対して均等の効果
を有するものは、いずれも本発明の特許請求の範囲に含
まれるものである。
The above are preferred specific examples of the present invention, and do not limit the scope of the present invention.
Therefore, any modifications or changes that can be made by those skilled in the art, which have the same technical idea as the present invention and have an equivalent effect on the present invention, are included in the claims of the present invention. It is a thing.

【0064】[0064]

【発明の効果】本発明による方法によって製造された薄
膜トランジスタ液晶表示装置(TFT−LCD)は、多
くの長所を具える。先ず、傾斜側面を有するフォトレジ
ストブロックを形成し、第1金属層に対してエッチング
を行なう工程において、形成された尾根状ブロックの形
状は完全に該フォトレジストの形状に基づいて形成され
る。このため、形成される複数の尾根状ブロックは、長
い傾斜面がいずれも同様の角度でされ、特定の効果的な
角度によってほとんどの入射光を反射する目的を達成す
ることができる。従って、薄膜トランジスタ液晶表示装
置(TFT−LCD)の輝度をさらに高めることができ
る。
The thin film transistor liquid crystal display device (TFT-LCD) manufactured by the method according to the present invention has many advantages. First, in the step of forming a photoresist block having an inclined side surface and etching the first metal layer, the shape of the ridge block formed is completely based on the shape of the photoresist. For this reason, the plurality of ridge-shaped blocks that are formed can achieve the purpose of reflecting most of the incident light at a specific effective angle in which the long inclined surfaces are all at the same angle. Therefore, the brightness of the thin film transistor liquid crystal display device (TFT-LCD) can be further increased.

【0065】また、本発明においては第2絶縁層と、第
2金属層に対してエッチングを行なう工程において、絶
縁バンプと金属バンプとを長い傾斜表面上に形成する。
このため、密集させて配列した凸構造によって画素電極
が凹凸構造の散光面を具えることになり、外部の光源か
らの入射光を効果的に反射して、十分に反射光を利用す
る効果を得ることができる。また、特筆すべきは、尾根
状ブロックであろうと、絶縁バンプ又は金属バンプであ
ろうと、いずれも製造工程において行なわれるマイクロ
フォトエッチングを利用して形成される。従って、本発
明による製造方法によれば、別途フォトマスクと焼付け
などの工程を追加する必要がない。
Further, in the present invention, in the step of etching the second insulating layer and the second metal layer, the insulating bump and the metal bump are formed on the long inclined surface.
For this reason, the pixel electrodes have a light-scattering surface having a concavo-convex structure due to the densely arranged convex structure, which effectively reflects the incident light from the external light source and sufficiently utilizes the reflected light. Obtainable. Further, it should be noted that whether it is a ridge block, an insulating bump, or a metal bump, both are formed by utilizing microphotoetching performed in the manufacturing process. Therefore, according to the manufacturing method of the present invention, it is not necessary to additionally add a step such as a photomask and baking.

【0066】言い換えれば、本発明による製造方法によ
れば、外部の光源からの入射光に対する利用効率を高め
ることができる。また長い傾斜表面を利用してほとんど
の反射光をユーザーのディスプレーに対する目視角度の
範囲内に反射することができ、薄膜トランジスタ液晶表
示装置(TFT−LCD)の輝度を一層高めることがで
きる。さらに、製造工程において別途製造工程を追加す
ることがないため、本発明による散光表面を有する画素
電極を形成する場合、製造工程全体の生産能力を維持す
ることができる。
In other words, according to the manufacturing method of the present invention, the utilization efficiency with respect to the incident light from the external light source can be improved. Also, most of the reflected light can be reflected within the range of the viewing angle of the user's display by using the long inclined surface, and the brightness of the thin film transistor liquid crystal display device (TFT-LCD) can be further enhanced. Further, since no additional manufacturing process is added in the manufacturing process, when forming the pixel electrode having the light-scattering surface according to the present invention, the production capacity of the entire manufacturing process can be maintained.

【0067】また、本発明における尾根状ブロック、絶
縁バンプ又は金属バンプの大きさ、形状又は間隔など
は、いずれも実際の必要に応じて任意に堆積したり、変
更したりすることができ、画素表面の凹凸構造の程度、
反射光線の反射角度を制御し、調整することができる。
Further, the ridge-shaped blocks, the insulating bumps or the metal bumps in the present invention can be arbitrarily deposited or changed in size, shape, or interval according to actual needs. Degree of uneven structure on the surface,
The angle of reflection of the reflected ray can be controlled and adjusted.

【図面の簡単な説明】[Brief description of drawings]

【図1】 従来の透明絶縁基板上に形成された粗い反射
面を有する薄膜トランジスタ液晶表示装置の断面図であ
る。
FIG. 1 is a cross-sectional view of a conventional thin film transistor liquid crystal display device having a rough reflective surface formed on a transparent insulating substrate.

【図2】 発明の薄膜トランジスタ液晶表示装置におい
て透明絶縁基板上に第1金属層を形成し、フォトレジス
トブロックを形成した状態の断面図である。
FIG. 2 is a cross-sectional view showing a state in which a first metal layer is formed on a transparent insulating substrate and a photoresist block is formed in the thin film transistor liquid crystal display device of the invention.

【図3】 図2の第1金属層に対して第1のマイクロフ
ォトエッチングを行ないゲート電極構造と尾根状ブロッ
クを形成し、第1絶縁層を形成して被覆した状態を表わ
す断面図である。
FIG. 3 is a cross-sectional view showing a state in which a gate electrode structure and a ridge block are formed by performing a first microphotoetching process on the first metal layer of FIG. 2, and a first insulating layer is formed and covered. .

【図4】 図3の第1絶縁層の表面に半導体層のパター
ンを形成し第2絶縁層を形成して被覆した状態を表わす
断面図である。
4 is a cross-sectional view showing a state in which a semiconductor layer pattern is formed on the surface of the first insulating layer of FIG. 3 and a second insulating layer is formed and covered.

【図5】 図4の第2絶縁層によってエッチングストッ
パーを形成し、第2金属層を形成した状態を表わす断面
図である。
5 is a cross-sectional view showing a state in which an etching stopper is formed by the second insulating layer of FIG. 4 and a second metal layer is formed.

【図6】 図5の第2金属層によってソース構造とドレ
イン構造とを形成した状態の断面図である。
6 is a cross-sectional view showing a state where a source structure and a drain structure are formed by the second metal layer of FIG.

【図7】 図6の該ソース構造とドレイン構造を保護層
で被覆し、画素電極を形成した状態を表わす断面図であ
る。
FIG. 7 is a cross-sectional view showing a state in which the source structure and the drain structure of FIG. 6 are covered with a protective layer to form a pixel electrode.

【図8】 実施例2において、透明絶縁基板に第1金属
層によってゲート電極構造と、尾根状ブロックを形成し
第1絶縁層によって被覆した状態を表わす断面図であ
る。
FIG. 8 is a cross-sectional view showing a state where a gate electrode structure and a ridge block are formed on a transparent insulating substrate by a first metal layer and are covered with the first insulating layer in Example 2.

【図9】 図8の第1絶縁層上にゲート極絶縁層と半導
体層とエッチングストッパーと、絶縁バンプを形成した
状態を表わす断面図である。
9 is a cross-sectional view showing a state in which a gate electrode insulating layer, a semiconductor layer, an etching stopper, and an insulating bump are formed on the first insulating layer of FIG.

【図10】 図9の状態からさらにソース構造とドレイ
ン構造とを形成し、保護層と画素電極を形成した状態を
表わす断面図である。
10 is a cross-sectional view showing a state in which a source structure and a drain structure are further formed from the state of FIG. 9, and a protective layer and a pixel electrode are formed.

【図11】 実施例3による透明絶縁基板上に形成した
薄膜トランジスタ液晶表示装置の構造の断面図である。
11 is a cross-sectional view of the structure of a thin film transistor liquid crystal display device formed on a transparent insulating substrate according to Example 3. FIG.

【図12】 実施例4による透明絶縁基板上に形成した
薄膜トランジスタ液晶表示装置の構造の断面図である。
12 is a cross-sectional view of the structure of a thin film transistor liquid crystal display device formed on a transparent insulating substrate according to Example 4. FIG.

【図13】 バック・チャネル・エッチングを含む工程
に、本発明を応用した例を表わす透明絶縁基板上に形成
した薄膜トランジスタ液晶表示装置の構造の断面図であ
る。
FIG. 13 is a cross-sectional view of the structure of a thin film transistor liquid crystal display device formed on a transparent insulating substrate showing an example in which the present invention is applied to a process including back channel etching.

【図14】 図13の状態から、さらに保護層と画素電
極を形成した状態の断面図である。
FIG. 14 is a cross-sectional view of a state in which a protective layer and a pixel electrode are further formed from the state of FIG.

【図15】 図13の状態から、さらに第2金属層と保
護層と画素電極を形成した状態の断面図である。
FIG. 15 is a cross-sectional view of a state in which a second metal layer, a protective layer, and a pixel electrode are further formed from the state of FIG.

【図16】 トップゲートタイプのトランジスタに、本
発明を応用した例であって、ソース構造とドレイン構造
と、尾根状ブロックを透明絶縁基板上に形成した状態を
表わす断面図である。
FIG. 16 is a cross-sectional view showing a state in which a source structure, a drain structure, and a ridge block are formed on a transparent insulating substrate, which is an example in which the present invention is applied to a top gate type transistor.

【図17】 図16の状態から、さらに半導体層と、絶
縁層と、第2金属層を形成した状態を表わす断面図であ
る。
FIG. 17 is a cross-sectional view showing a state in which a semiconductor layer, an insulating layer, and a second metal layer are further formed from the state of FIG.

【図18】 図17の状態から、さらに画素電極を形成
した状態を表わす断面図である。
FIG. 18 is a cross-sectional view showing a state in which pixel electrodes are further formed from the state of FIG.

【符号の説明】[Explanation of symbols]

10 ガラス基板 100 透明絶縁基板 102 ゲート構造 104 ドレイン構造 106 尾根状ブロック 106a 長い傾斜表面 106b 短い傾斜表面 108 無定形ケイ素層 109 トランジスタチャネル 11 ゲート極絶縁層 110 絶縁層 111 ソース構造 112 第2金属層 113 ゲート電極構造 114 保護層 116 画素電極 12 ゲート電極構造 16 半導体層 18 ドーピング半導体層 21 ドレイン 22 ソース 26 バンプ 28 保護層 30 画素 50 透明絶縁基板 52 第1金属層 54 フォトレジストブロック 55 フォトレジストブロック 56 ゲート電極構造 58 尾根状ブロック 58a 長い傾斜辺 58b 短い傾斜辺 60 第1絶縁層 60a 長い傾斜表面 60b 短い傾斜表面 62 ゲート極絶縁層 64 半導体層 66 第2絶縁層 67 エッチングストッパー 68 ドーピングケイ素層 69 絶縁バンプ 70 第2金属層 71 金属バンプ 72 ソース構造 74 ドレイン構造 76 保護層 78 画素電極 10 glass substrates 100 transparent insulating substrate 102 gate structure 104 drain structure 106 ridge block 106a long sloped surface 106b short sloped surface 108 amorphous silicon layer 109 transistor channel 11 Gate insulation layer 110 insulating layer 111 Source structure 112 second metal layer 113 Gate electrode structure 114 protective layer 116 pixel electrode 12 Gate electrode structure 16 Semiconductor layer 18 Doped semiconductor layer 21 drain 22 Source 26 bumps 28 Protective layer 30 pixels 50 transparent insulating substrate 52 first metal layer 54 photoresist block 55 photoresist block 56 Gate electrode structure 58 ridge block 58a long slope 58b Short slope 60 First insulating layer 60a Long sloped surface 60b Short sloped surface 62 Gate electrode insulation layer 64 semiconductor layer 66 Second insulating layer 67 Etching stopper 68 Doped silicon layer 69 Insulation bump 70 Second metal layer 71 Metal bump 72 Source structure 74 Drain structure 76 Protective layer 78 pixel electrode

フロントページの続き Fターム(参考) 2H091 FA14Y FB08 FC26 GA02 GA13 LA17 2H092 HA05 JA24 KA18 MA14 MA17 MA37 PA12 5F110 AA16 AA26 BB01 CC05 CC07 DD02 DD03 EE03 EE04 EE06 EE23 EE44 EE50 FF02 FF03 FF04 FF09 FF29 GG02 GG15 HK02 HK09 HK21 HK50 HL03 NN02 NN16 NN24 QQ04 QQ08Continued front page    F-term (reference) 2H091 FA14Y FB08 FC26 GA02                       GA13 LA17                 2H092 HA05 JA24 KA18 MA14 MA17                       MA37 PA12                 5F110 AA16 AA26 BB01 CC05 CC07                       DD02 DD03 EE03 EE04 EE06                       EE23 EE44 EE50 FF02 FF03                       FF04 FF09 FF29 GG02 GG15                       HK02 HK09 HK21 HK50 HL03                       NN02 NN16 NN24 QQ04 QQ08

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】 透明絶縁基板上に傾斜散光面を有する
画素電極を形成する薄膜トランジスタ液晶表示装置(T
FT−LCD)の製造方法であって、 該透明絶縁基板に第1金属層を形成し、該第1金属層に
対して第1のマイクロフォトエッチングを行なうことに
より、ゲート電極構造を形成するとともに、画素電極を
形成する画像表示領域に対応する領域に形成され、かつ
第1傾斜側辺と第2傾斜面側辺を有する尾根状ブロック
を形成する工程と、 該ゲート電極構造と、尾根状ブロックと、透明絶縁基板
の表面を被覆するとともに、該尾根状ブロックの第1傾
斜側辺に沿って第1傾斜表面を呈し、かつ該第2傾斜側
辺に沿って第2傾斜表面を呈する第1絶縁層を形成する
工程と、 該第1絶縁層の表面に半導体層のパターンを形成して薄
膜トランジスタのチャネルエリアとする工程と、 該半導体層と第1絶縁層の表面を覆う第2絶縁層を形成
し、かつ該第2絶縁層に対して、第2のマイクロフォト
エッチングを行ない、該ゲート電極構造上方の該半導体
層の表面にエッチングストッパー(Etching Stopper)を
形成する工程と、 該エッチングストッパーと、半導体層と第1絶縁層の表
面に第2金属層を形成するとともに、該第2金属層に対
して第3のマイクロフォトエッチングを行ない該エッチ
ングストッパーの両側にソース構造とドレイン構造とを
形成する工程と、 さらに保護層を形成し、かつ該ソース構造とドレイン構
造との一部領域を露出させる工程と、 該保護層の表面に画素電極を形成し、かつ該画素電極と
該ドレイン構造とを電気的に接続する工程とを含むこと
を特徴とする傾斜散光面を形成した画素電極を有する薄
膜トランジスタ液晶表示装置の製造方法。
1. A thin film transistor liquid crystal display device (T) in which a pixel electrode having an inclined light diffusing surface is formed on a transparent insulating substrate.
FT-LCD) manufacturing method, wherein a first metal layer is formed on the transparent insulating substrate, and a first microphotoetching is performed on the first metal layer to form a gate electrode structure. A step of forming a ridge-shaped block formed in a region corresponding to an image display region in which a pixel electrode is formed and having a first inclined side and a second inclined side, the gate electrode structure and the ridge-shaped block And a first inclined surface that covers the surface of the transparent insulating substrate, exhibits a first inclined surface along the first inclined side of the ridge-shaped block, and exhibits a second inclined surface along the second inclined side. A step of forming an insulating layer; a step of forming a pattern of a semiconductor layer on the surface of the first insulating layer to form a channel area of a thin film transistor; and a second insulating layer covering the surface of the semiconductor layer and the first insulating layer. Forming and Second microphotoetching is performed on the second insulating layer to form an etching stopper on the surface of the semiconductor layer above the gate electrode structure, the etching stopper, the semiconductor layer, and A step of forming a second metal layer on the surface of the first insulating layer, and performing a third microphotoetching on the second metal layer to form a source structure and a drain structure on both sides of the etching stopper; Forming a protective layer and exposing a partial region of the source structure and the drain structure; forming a pixel electrode on the surface of the protective layer; and electrically connecting the pixel electrode and the drain structure A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface.
【請求項2】 前記第1のマイクロフォトエッチング
工程は、前記第1金属層を沈着によって成膜した後、フ
ォトレジスト材料を該第1金属層の表面に塗布し、ハー
フトーン・フォトマスクを利用するか、スリット・フォ
トマスクを利用するか又は複数回露光する方式から選択
されるマイクロフォト工程によって該フォトレジスト材
料にパターンを形成し、該フォトレジスト材料を露光し
て現像した後のパターンがゲート極フォトレジストブロ
ックと、尾根状パターンブロックとを含むようにする工
程であることを特徴とする請求項1に記載の傾斜散光面
を形成した画素電極を有する薄膜トランジスタ液晶表示
装置の製造方法。
2. The first microphotoetching process comprises depositing the first metal layer, depositing a photoresist material on the surface of the first metal layer, and using a halftone photomask. Pattern is formed on the photoresist material by a microphoto process selected from a method of using a slit photomask or multiple exposures, and the pattern after the photoresist material is exposed and developed is a gate. 2. The method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface according to claim 1, which is a step of including a polar photoresist block and a ridge pattern block.
【請求項3】 前記第2絶縁層に対して第2のマイク
ロフォトエッチングを行なう場合、該第2絶縁層によっ
て前記エッチングストッパーを形成すると同時に、該第
2絶縁層によってなる複数の絶縁バンプであって、前記
尾根状ブロックの第1傾斜表面に分布する複数の絶縁バ
ンプを同時に形成することを特徴とする請求項1に記載
の傾斜散光面を形成した画素電極を有する薄膜トランジ
スタ液晶表示装置の製造方法。
3. When performing second microphotoetching on the second insulating layer, the plurality of insulating bumps formed by the second insulating layer are formed at the same time when the etching stopper is formed by the second insulating layer. 2. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface according to claim 1, wherein a plurality of insulating bumps distributed on the first inclined surface of the ridge-shaped block are simultaneously formed. .
【請求項4】 前記複数の絶縁バンプを尾根状ブロッ
クの第1傾斜表面に形成した後、該第2金属層に対して
第3のマイクロフォトエッチングを行ないソース構造と
ドレイン構造を形成する場合、該第2金属層によって同
時に該複数の絶縁バンプと交錯して配列され該第1傾斜
表面に分布する複数の金属バンプを形成することを特徴
とする請求項3に記載の傾斜散光面を形成した画素電極
を有する薄膜トランジスタ液晶表示装置の製造方法。
4. When a plurality of insulating bumps are formed on the first inclined surface of the ridge block and then a third microphotoetching is performed on the second metal layer to form a source structure and a drain structure, The tilted diffuser surface according to claim 3, wherein a plurality of metal bumps are formed by the second metal layer so as to be simultaneously arranged to intersect with the plurality of insulating bumps and distributed on the first tilted surface. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode.
【請求項5】 前記複数の金属バンプは、それぞれ個
々の金属バンプがいずれも2つの前記絶縁ブロックの間
に形成されて、該絶縁ブロックに隣接するように形成さ
れることを特徴とする請求項4に記載の傾斜散光面を形
成した画素電極を有する薄膜トランジスタ液晶表示装置
の製造方法。
5. The plurality of metal bumps are formed such that each individual metal bump is formed between the two insulating blocks and is adjacent to the insulating block. 5. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface described in 4.
【請求項6】 前記第1絶縁層上の複数の絶縁バンプ
が、前記該尾根状ブロックの第1傾斜表面と、第2傾斜
のいずれにも均一に分布するように形成されることを特
徴とする請求項3に記載の傾斜散光面を形成した画素電
極を有する薄膜トランジスタ液晶表示装置の製造方法。
6. A plurality of insulating bumps on the first insulating layer are formed so as to be uniformly distributed on both the first sloped surface and the second slope of the ridge-shaped block. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface according to claim 3.
【請求項7】 前記複数の絶縁バンプを該尾根状ブロ
ックの第1傾斜表面と、第2傾斜のいずれにも形成した
後、該第2金属層に対して第3のマイクロフォトエッチ
ングを行ないソース構造とドレイン構造を形成する場
合、該第2金属層によって同時に該複数の絶縁バンプと
交錯して配列され該第1傾斜表面と第2傾斜表面のいず
れにも分布する複数の金属バンプを形成することを特徴
とする請求項6に記載の傾斜散光面を形成した画素電極
を有する薄膜トランジスタ液晶表示装置の製造方法。
7. The third microphotoetching is performed on the second metal layer after forming the plurality of insulating bumps on both the first sloped surface and the second sloped surface of the ridge-shaped block source. In the case of forming a structure and a drain structure, a plurality of metal bumps that are simultaneously arranged by the second metal layer so as to intersect with the plurality of insulating bumps and are distributed on both the first inclined surface and the second inclined surface are formed. 7. The method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface according to claim 6.
【請求項8】 前記第1金属層と第2金属とがアルミ
ニウム、チタン、クロム、タングステン又はタンタルか
ら選択されることを特徴とする請求項1に記載の傾斜散
光面を形成した画素電極を有する薄膜トランジスタ液晶
表示装置の製造方法。
8. The pixel electrode having an inclined light-scattering surface according to claim 1, wherein the first metal layer and the second metal are selected from aluminum, titanium, chromium, tungsten or tantalum. Method for manufacturing thin film transistor liquid crystal display device.
【請求項9】 前記第1金属層と第2金属とがアルミ
ニウム、チタン、クロム、タングステン又はタンタルか
ら任意に選択される少なくとも2以上の合金であること
を特徴とする請求項1に記載の傾斜散光面を形成した画
素電極を有する薄膜トランジスタ液晶表示装置の製造方
法。
9. The gradient according to claim 1, wherein the first metal layer and the second metal are at least two alloys arbitrarily selected from aluminum, titanium, chromium, tungsten or tantalum. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having a light diffusion surface.
【請求項10】 透明絶縁基板上に傾斜散光面を有する
画素電極を形成する薄膜トランジスタ液晶表示装置(T
FT−LCD)の製造方法であって、 該透明絶縁基板に第1金属層を形成し、該第1金属層に
対して第1のマイクロフォトエッチングを行ない、ゲー
ト電極構造と、画素電極を形成する画像表示領域に対応
する領域に形成され、かつ第1傾斜側辺と第2傾斜面側
辺を有する尾根状ブロックを形成する工程と、 該ゲート電極構造と、尾根状ブロックと、透明絶縁基板
の表面を被覆するとともに、該尾根状ブロックの第1傾
斜側辺に沿って第1傾斜表面を呈し、かつ該第2傾斜側
辺に沿って第2傾斜表面を呈する第1絶縁層を形成する
工程と、 該第1絶縁層上にゲート極絶縁層と半導体層とを順に形
成し、かつ第2絶縁層を該半導体層と第1絶縁層の表面
に形成する工程と、 該第2絶縁層対して第2のマイクロフォトエッチングを
行ない該ゲート電極構造の上方にエッチングストッパー
を形成する工程と、 ケイ素層と第2金属層とを透明絶縁基板上に順に沈着さ
せて形成し、さらに該第2金属層に第3のマイクロフォ
トエッチングを行なって該エッチングストッパーの両側
にそれぞれソース構造とドレイン構造とを形成する工程
と、 保護層を形成し、かつ該ソース構造とドレイン構造との
一部領域を露出させる工程と、 該保護層の表面に画素電極を形成し、かつ該画素電極と
該ドレイン構造とを電気的に接続する工程とを含むこと
を特徴とする傾斜散光面を形成した画素電極を有する薄
膜トランジスタ液晶表示装置の製造方法。
10. A thin film transistor liquid crystal display device (T) in which a pixel electrode having an inclined light diffusing surface is formed on a transparent insulating substrate.
FT-LCD) manufacturing method, wherein a first metal layer is formed on the transparent insulating substrate, and a first microphotoetching is performed on the first metal layer to form a gate electrode structure and a pixel electrode. Forming a ridge-shaped block formed in a region corresponding to the image display region and having a first slope side and a second slope side, a gate electrode structure, a ridge block, and a transparent insulating substrate. A first insulating layer that covers the surface of the ridge-shaped block and that exhibits a first inclined surface along the first inclined side of the ridge block and a second inclined surface along the second inclined side. A step of forming a gate electrode insulating layer and a semiconductor layer on the first insulating layer in this order, and forming a second insulating layer on the surfaces of the semiconductor layer and the first insulating layer; and the second insulating layer. The second microphotoetching was performed on the gate. A step of forming an etching stopper above the electrode structure, a silicon layer and a second metal layer are sequentially deposited and formed on the transparent insulating substrate, and the second metal layer is subjected to a third microphotoetching process. Forming a source structure and a drain structure on both sides of the etching stopper, forming a protective layer and exposing a partial region of the source structure and the drain structure, and forming a protective layer on the surface of the protective layer. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusion surface, which comprises the step of forming a pixel electrode and electrically connecting the pixel electrode and the drain structure.
【請求項11】 前記第1のマイクロフォトエッチング
工程は、前記第1金属層を沈着によって成膜した後、フ
ォトレジスト材料を該第1金属層の表面に塗布し、ハー
フトーン・フォトマスクを利用するか、スリット・フォ
トマスクを利用するか又は複数回露光する方式から選択
されるマイクロフォト工程によって該フォトレジスト材
料にパターンを形成し、該フォトレジスト材料を露光し
て現像した後のパターンがゲート極フォトレジストブロ
ックと、尾根状パターンブロックとを含むようにする工
程であることを特徴とする請求項10に記載の傾斜散光
面を形成した画素電極を有する薄膜トランジスタ液晶表
示装置の製造方法。
11. The first microphotoetching step comprises depositing the first metal layer, depositing a photoresist material on the surface of the first metal layer, and using a halftone photomask. Pattern is formed on the photoresist material by a microphoto process selected from a method of using a slit photomask or multiple exposures, and the pattern after the photoresist material is exposed and developed is a gate. The method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light-scattering surface according to claim 10, which is a step of including a polar photoresist block and a ridge pattern block.
【請求項12】 前記第2金属層に対して第3のマイク
ロフォトエッチングを行なう場合、前記第1絶縁層表面
に該第2金属層によってなる複数の金属バンプを形成す
ることを特徴とする請求項10に記載の傾斜散光面を形
成した画素電極を有する薄膜トランジスタ液晶表示装置
の製造方法。
12. When performing third microphotoetching on the second metal layer, a plurality of metal bumps made of the second metal layer are formed on the surface of the first insulating layer. Item 10. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light-scattering surface.
【請求項13】 前記金属バンプは、所定の間隔を以っ
て前記第1傾斜表面に分布することを特徴とする請求項
12に記載の傾斜散光面を形成した画素電極を有する薄
膜トランジスタ液晶表示装置の製造方法。
13. The thin film transistor liquid crystal display according to claim 12, wherein the metal bumps are distributed on the first inclined surface at a predetermined interval. Manufacturing method.
【請求項14】 前記第1金属層と第2金属とがアルミ
ニウム、チタン、クロム、タングステン又はタンタルか
ら選択されることを特徴とする請求項10に記載の傾斜
散光面を形成した画素電極を有する薄膜トランジスタ液
晶表示装置の製造方法。
14. The pixel electrode having the inclined light-scattering surface according to claim 10, wherein the first metal layer and the second metal are selected from aluminum, titanium, chromium, tungsten or tantalum. Method for manufacturing thin film transistor liquid crystal display device.
【請求項15】 前記第1金属層と第2金属とがアルミ
ニウム、チタン、クロム、タングステン又はタンタルか
ら任意に選択される少なくとも2以上の合金であること
を特徴とする請求項10に記載の傾斜散光面を形成した
画素電極を有する薄膜トランジスタ液晶表示装置の製造
方法。
15. The gradient according to claim 10, wherein the first metal layer and the second metal are at least two alloys arbitrarily selected from aluminum, titanium, chromium, tungsten or tantalum. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having a light diffusion surface.
【請求項16】 透明絶縁基板上に傾斜散光面を有する
画素電極を形成する薄膜トランジスタ液晶表示装置(T
FT−LCD)の製造方法において、 該透明絶縁基板に第1金属層を形成し、該第1金属層に
対して第1のマイクロフォトエッチングを行ない、ソー
ス構造と、ドレイン構造と、画素電極を形成する画像表
示領域に対応する領域に形成され、かつ第1傾斜側辺と
第2傾斜面側辺を有する尾根状ブロックを形成する工程
と、 該ソース構造と、ドレイン構造と、尾根状ブロックと、
透明絶縁基板の表面を被覆する被覆半導体層を形成する
工程と、 該半導体層上に絶縁層を形成する工程と、 該絶縁層上に第2金属層を形成する工程と、 該第2金属層と、絶縁層と、半導体層とに対して第2の
マイクロフォトエッチングを行ない該ゲート電極構造の
パターンを形成するとともに、該ゲート電極構造下方の
一部半導体層を薄膜トランジスタのチャネルエリアとす
る工程と、さらに保護層を形成し、かつ該ソース構造と
ドレイン構造との一部領域を露出させる工程と、 該保護層の表面に画素電極を形成し、かつ該画素電極と
該ドレイン構造とを電気的に接続する工程とを含むこと
を特徴とする傾斜散光面を形成した画素電極を有する薄
膜トランジスタ液晶表示装置の製造方法。
16. A thin film transistor liquid crystal display device (T) in which a pixel electrode having an inclined light-spreading surface is formed on a transparent insulating substrate.
FT-LCD) manufacturing method, a first metal layer is formed on the transparent insulating substrate, and first microphotoetching is performed on the first metal layer to form a source structure, a drain structure, and a pixel electrode. A step of forming a ridge-shaped block formed in a region corresponding to an image display region to be formed and having a first sloping side and a second sloping side, a source structure, a drain structure, and a ridge-shaped block ,
Forming a coated semiconductor layer for covering the surface of the transparent insulating substrate; forming an insulating layer on the semiconductor layer; forming a second metal layer on the insulating layer; And a step of performing a second microphotoetching on the insulating layer and the semiconductor layer to form a pattern of the gate electrode structure and using a part of the semiconductor layer below the gate electrode structure as a channel area of a thin film transistor. Forming a protective layer and exposing a partial region of the source structure and the drain structure; forming a pixel electrode on the surface of the protective layer; and electrically connecting the pixel electrode and the drain structure. And a step of connecting to a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface.
【請求項17】 前記第1のマイクロフォトエッチング
工程は、前記第1金属層を沈着によって成膜した後、フ
ォトレジスト材料を該第1金属層の表面に塗布し、ハー
フトーン・フォトマスクを利用するか、スリット・フォ
トマスクを利用する又は複数回露光する方式から選択さ
れるマイクロフォト工程によって該フォトレジスト材料
にパターンを形成し、該フォトレジスト材料を露光して
現像した後のパターンがゲート極フォトレジストブロッ
クと、尾根状パターンブロックとを含むようにする工程
であることを特徴とする請求項16に記載の傾斜散光面
を形成した画素電極を有する薄膜トランジスタ液晶表示
装置の製造方法。
17. The first microphotoetching process comprises depositing the first metal layer, depositing a photoresist material on the surface of the first metal layer, and using a halftone photomask. Pattern is formed on the photoresist material by a microphoto process selected from a method using a slit photomask or multiple exposures, and the pattern after the photoresist material is exposed and developed is the gate electrode. The method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light scattering surface according to claim 16, which is a step of including a photoresist block and a ridge pattern block.
【請求項18】 前記第2のマイクロフォトエッチング
を行なう場合、同時に前記第2金属層と、絶縁層と、半
導体層とによってなる複数のバンプを前記尾根状ブロッ
クの表面に堆積させて形成することを特徴とする請求項
16に記載の傾斜散光面を形成した画素電極を有する薄
膜トランジスタ液晶表示装置の製造方法。
18. When performing the second microphotoetching, at the same time, a plurality of bumps composed of the second metal layer, the insulating layer, and the semiconductor layer are deposited and formed on the surface of the ridge block. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having an inclined light diffusing surface according to claim 16.
【請求項19】 前記第2のマイクロフォトエッチング
を行なう場合、同時に前記第2金属層によってなる複数
の金属バンプを前記尾根状ブロックの表面に形成するこ
とを特徴とする請求項16に記載の傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法。
19. The tilt according to claim 16, wherein a plurality of metal bumps made of the second metal layer are simultaneously formed on the surface of the ridge-shaped block when the second microphotoetching is performed. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having a light diffusion surface.
【請求項20】 前記第2のマイクロフォトエッチング
を行なう場合、同時に前記半導体層によってなる複数の
半導体バンプを前記尾根状ブロックの表面に形成するこ
とを特徴とする請求項16に記載の傾斜散光面を形成し
た画素電極を有する薄膜トランジスタ液晶表示装置の製
造方法。
20. The inclined light diffusing surface according to claim 16, wherein when the second micro photo etching is performed, a plurality of semiconductor bumps made of the semiconductor layer are simultaneously formed on the surface of the ridge block. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode formed with.
【請求項21】 前記第1金属層と第2金属とがアルミ
ニウム、チタン、クロム、タングステン又はタンタルか
ら選択されることを特徴とする請求項16に記載の傾斜
散光面を形成した画素電極を有する薄膜トランジスタ液
晶表示装置の製造方法。
21. The pixel electrode according to claim 16, wherein the first metal layer and the second metal are selected from aluminum, titanium, chromium, tungsten or tantalum. Method for manufacturing thin film transistor liquid crystal display device.
【請求項22】 前記第1金属層と第2金属とがアルミ
ニウム、チタン、クロム、タングステン又はタンタルか
ら任意に選択される少なくとも2以上の合金であること
を特徴とする請求項16に記載の傾斜散光面を形成した
画素電極を有する薄膜トランジスタ液晶表示装置の製造
方法。
22. The gradient according to claim 16, wherein the first metal layer and the second metal are at least two alloys arbitrarily selected from aluminum, titanium, chromium, tungsten or tantalum. A method of manufacturing a thin film transistor liquid crystal display device having a pixel electrode having a light diffusion surface.
JP2002025982A 2002-02-01 2002-02-01 Method for manufacturing thin film transistor liquid crystal display device Expired - Fee Related JP4012405B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002025982A JP4012405B2 (en) 2002-02-01 2002-02-01 Method for manufacturing thin film transistor liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002025982A JP4012405B2 (en) 2002-02-01 2002-02-01 Method for manufacturing thin film transistor liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2003228082A true JP2003228082A (en) 2003-08-15
JP4012405B2 JP4012405B2 (en) 2007-11-21

Family

ID=27747968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002025982A Expired - Fee Related JP4012405B2 (en) 2002-02-01 2002-02-01 Method for manufacturing thin film transistor liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4012405B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158940A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US7947539B2 (en) 2006-04-24 2011-05-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for a display device and a method of manufacturing the same
US8148721B2 (en) 2006-12-05 2012-04-03 Canon Kabushiki Kaisha Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
CN113138487A (en) * 2021-04-13 2021-07-20 深圳市华星光电半导体显示技术有限公司 Display panel and display device
CN113782493A (en) * 2021-08-24 2021-12-10 深圳市华星光电半导体显示技术有限公司 Preparation method of array substrate and array substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7947539B2 (en) 2006-04-24 2011-05-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for a display device and a method of manufacturing the same
KR101240652B1 (en) 2006-04-24 2013-03-08 삼성디스플레이 주식회사 Thin film transistor array panel for display and manufacturing method of the same
US8148721B2 (en) 2006-12-05 2012-04-03 Canon Kabushiki Kaisha Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
US9905699B2 (en) 2006-12-05 2018-02-27 Canon Kabushiki Kaisha Thin film transistor, method of manufacturing the same, and display apparatus
US10714627B2 (en) 2006-12-05 2020-07-14 Canon Kabushiki Kaisha Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
JP2009158940A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
CN113138487A (en) * 2021-04-13 2021-07-20 深圳市华星光电半导体显示技术有限公司 Display panel and display device
CN113138487B (en) * 2021-04-13 2022-08-05 深圳市华星光电半导体显示技术有限公司 Display panel and display device
CN113782493A (en) * 2021-08-24 2021-12-10 深圳市华星光电半导体显示技术有限公司 Preparation method of array substrate and array substrate

Also Published As

Publication number Publication date
JP4012405B2 (en) 2007-11-21

Similar Documents

Publication Publication Date Title
CN100435015C (en) Liquid crystal display device and fabricating method thereof
US7106400B1 (en) Method of making LCD with asperities in insulation layer under reflective electrode
TW562961B (en) Liquid crystal display device
TWI255382B (en) Liquid crystal display device
TW586223B (en) Thin film transistor array panel and fabricating method thereof
CN106019751B (en) Array substrate, manufacturing method thereof and display device
TWI374504B (en) System for displaying images and fabricating method thereof
TW200405103A (en) Liquid crystal display device
WO2021077674A1 (en) Method for manufacturing array substrate, and array substrate
JP2006220922A (en) Display device and method for manufacturing the same
JP4338518B2 (en) Light reflector and display device using the same
JP4012405B2 (en) Method for manufacturing thin film transistor liquid crystal display device
TW554199B (en) Reflective thin-film transistor liquid crystal display with rough diffuser
KR20070072823A (en) Method of fabricating pixel structure
TW518764B (en) Reflection type TFT-LCD with slant diffuser pixel electrode
TW574532B (en) Method for manufacturing reflective TFT LCD devices with coarse diffusing surfaces
TW200419270A (en) Method for manufacturing transflective thin film transistor (TFT) liquid crystal display (LCD)
JP2003215575A (en) Method of manufacturing reflective thin-film transistor liquid crystal display having scattered light surface of recessed and projected structure
JPH1010525A (en) Reflection type substrate, its manufacture and reflection type liquid crystal display device
US20080024702A1 (en) Pixel structure and fabrication method thereof
JPH0135351B2 (en)
TW200529439A (en) Method of fabricating thin film transistor array substrate and stacked thin film structure
KR100764273B1 (en) Method for maunufacturing thin film transistor
KR101166620B1 (en) Liquid crystal display device fabricated by mask having dummy pattern and method for fabricating thereof
TWI290372B (en) A method of manufacturing a thin film transistor matrix substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4012405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees