JP2003218964A - Receiver and error count feedback method employed for the same - Google Patents

Receiver and error count feedback method employed for the same

Info

Publication number
JP2003218964A
JP2003218964A JP2002013623A JP2002013623A JP2003218964A JP 2003218964 A JP2003218964 A JP 2003218964A JP 2002013623 A JP2002013623 A JP 2002013623A JP 2002013623 A JP2002013623 A JP 2002013623A JP 2003218964 A JP2003218964 A JP 2003218964A
Authority
JP
Japan
Prior art keywords
value
control voltage
adjustment
error count
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002013623A
Other languages
Japanese (ja)
Other versions
JP4462802B2 (en
Inventor
Hiroaki Tanaka
宏明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002013623A priority Critical patent/JP4462802B2/en
Publication of JP2003218964A publication Critical patent/JP2003218964A/en
Application granted granted Critical
Publication of JP4462802B2 publication Critical patent/JP4462802B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an error count feedback circuit capable of automatically adjusting transmission parameters during operation. <P>SOLUTION: An error count n-second integration section 51 integrates error count values from an error correction circuit 4 for n-seconds. An integration value memory 52 temporarily stores the integrated value, and an adjustment execution discrimination section 53 discriminates ON/OFF of adjustment of a control voltage from the integrated value. A difference circuit 54 calculates a difference between an input at a time (t) and the integrated value before n-seconds, and a voltage adjustment direction decision section 55 decides an adjustment direction of the control voltage from the difference. An adjustment ON/OFF switch 56 outputs the control voltage from the voltage adjustment direction decision section 55 at execution of adjustment and outputs a fixed value in no adjustment state. A control voltage adjustment section 57 obtains a control voltage from a value denoting the voltage adjustment direction and an offset adjustment section 58 adds an offset voltage to the control voltage. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は受信機及びそれに用
いるエラーカウントフィードバック方法に関し、特に長
距離光伝送システムに導入される誤り訂正処理部で訂正
したエラー数を示すエラーカウント値を伝送路または送
受信機の状態や特性を示す一つの指標として用いる方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiver and an error count feedback method used for the receiver, and more particularly to an error count value indicating the number of errors corrected by an error correction processing unit introduced in a long-distance optical transmission system on a transmission line or in transmission / reception. The present invention relates to a method used as one index indicating the state and characteristics of a machine.

【0002】[0002]

【従来の技術】近年、長距離光伝送システムにおいて
は、伝送距離の拡大、システムマージンの確保、伝送品
質の向上等を目的として、誤り訂正処理が導入されてい
る。一般的に、誤り訂正処理部では誤り訂正処理に加
え、訂正したエラー数を示すエラーカウント値を出力す
ることが可能である。エラーカウント値は伝送路または
送受信機の状態や特性を示す一つの指標となる。
2. Description of the Related Art In recent years, error correction processing has been introduced in long-distance optical transmission systems for the purpose of extending the transmission distance, ensuring a system margin, improving the transmission quality, and the like. In general, the error correction processing unit can output an error count value indicating the number of corrected errors in addition to the error correction processing. The error count value is one index indicating the state or characteristics of the transmission line or the transceiver.

【0003】よって、エラーカウント情報を基に各種の
伝送パラメータを制御することで、環境条件の変化やデ
バイスの経年劣化による伝送特性の変動等に対して適応
的に対応することが可能となる。
Therefore, by controlling various transmission parameters based on the error count information, it becomes possible to adaptively respond to changes in transmission characteristics due to changes in environmental conditions and deterioration of the device over time.

【0004】一般的な光伝送システムの受信機の構成を
図12に示す。図12に示す例では、受信した光信号を
O/E(Optic/Electro)変換部1にて電
気信号に変換した後、クロック再生回路2でクロックを
再生して0/1識別回路3で0/1の識別を行うが、0
/1の識別閾値は、図13(a)に示すように、固定値
が設定されている。誤り訂正回路4は0/1識別回路3
で識別された0/1の識別閾値(データ)の誤り訂正処
理を行う。
FIG. 12 shows the configuration of a receiver of a general optical transmission system. In the example shown in FIG. 12, after the received optical signal is converted into an electric signal by the O / E (Optical / Electro) converter 1, the clock is regenerated by the clock regenerator 2 and the 0/1 discriminator 3 is used. / 1 is identified, but 0
As the discrimination threshold of / 1, a fixed value is set as shown in FIG. The error correction circuit 4 is a 0/1 identification circuit 3
The error correction process is performed on the 0/1 identification threshold value (data) identified in.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た従来の長距離光伝送システムでは、伝送路や受信機の
劣化または環境条件の変化等で、図13(b)に示すよ
うに、信号波形が劣化した場合、0/1の識別点が適切
な位置からずれているため、誤りが生じる可能性が高く
なり、結果として受信機の特性が劣化することになる。
However, in the above-mentioned conventional long-distance optical transmission system, as shown in FIG. 13 (b), the signal waveform is changed due to deterioration of the transmission line or receiver or change of environmental conditions. In the case of deterioration, since the 0/1 discrimination point is displaced from the appropriate position, an error is more likely to occur, resulting in deterioration of the characteristics of the receiver.

【0006】そこで、本発明の目的は上記の問題点を解
消し、運用中における伝送パラメータの自動調整を行う
ことができる受信機及びそれに用いるエラーカウントフ
ィードバック方法を提供することにある。
Therefore, an object of the present invention is to solve the above problems and to provide a receiver capable of automatically adjusting transmission parameters during operation and an error count feedback method used therefor.

【0007】[0007]

【課題を解決するための手段】本発明による受信機は、
誤り訂正処理部で訂正したエラー数を示すエラーカウン
ト値を伝送路及び送受信機のいずれかの状態や特性を示
す一つの指標として用いる長距離光伝送システムのエラ
ーカウントフィードバック回路であって、前記エラーカ
ウント値を用いて制御対象の回路の閾値を逐次調整する
調整手段を備えている。
A receiver according to the present invention comprises:
An error count feedback circuit for a long-distance optical transmission system that uses an error count value indicating the number of errors corrected by an error correction processing unit as one index indicating the state or characteristics of either the transmission path or the transceiver, wherein the error There is provided an adjusting unit that sequentially adjusts the threshold value of the circuit to be controlled using the count value.

【0008】本発明による他の受信機は、受信した光信
号が電気信号に変換された信号を分配する分配手段を含
む光伝送システムの受信機であって、各々段階的に異な
るバイアス電圧に設定されかつ前記分配手段で分配され
た信号を増幅する複数の増幅手段と、前記複数の増幅手
段で増幅された信号に対する処理を行う複数の制御対象
の回路とを備えている。
Another receiver according to the present invention is a receiver of an optical transmission system including a distribution means for distributing a signal in which a received optical signal is converted into an electric signal, each of which is set to a different bias voltage stepwise. A plurality of amplifying means for amplifying the signals distributed by the distributing means, and a plurality of circuits to be controlled for processing the signals amplified by the plurality of amplifying means.

【0009】本発明による別の受信機は、受信した光信
号が電気信号に変換された信号を分配する分配手段を含
む光伝送システムの受信機であって、各々同一のバイア
ス電圧と段階的に異なるゲインとが設定されかつ前記分
配手段で分配された信号を増幅する複数の増幅手段と、
前記複数の増幅手段で増幅された信号に対する処理を行
う複数の制御対象の回路とを備えている。
Another receiver according to the present invention is a receiver of an optical transmission system including a distribution means for distributing a signal obtained by converting a received optical signal into an electric signal, each of which has the same bias voltage and stepwise. A plurality of amplifying means which are set with different gains and amplify the signals distributed by the distributing means,
A plurality of circuits to be controlled, which perform processing on the signals amplified by the plurality of amplifying means.

【0010】本発明によるエラーカウントフィードバッ
ク方法は、誤り訂正処理部で訂正したエラー数を示すエ
ラーカウント値を伝送路及び送受信機のいずれかの状態
や特性を示す一つの指標として用いる長距離光伝送シス
テムのエラーカウントフィードバック方法であって、前
記エラーカウント値を用いて制御対象の回路の閾値を逐
次調整するステップを備えている。
The error count feedback method according to the present invention uses an error count value indicating the number of errors corrected by the error correction processing unit as one index indicating the state or characteristics of either the transmission line or the transceiver. An error count feedback method for a system, comprising a step of sequentially adjusting a threshold value of a circuit to be controlled using the error count value.

【0011】すなわち、本発明のエラーカウントフィー
ドバック回路は、積算エラーカウント値の差分情報を用
いた逐次自動制御、エラー数の閾値判定による無用な調
整動作の抑圧、小規模な回路で実現可能な簡潔なロジッ
クとメモリとによる構成をとることで、伝送特性の劣化
に対して自動的にかつ安定して動作することが可能とな
り、また通常運用時における伝送パラメータの制御が現
状よりも特性を悪化させる危険性をなくすことが可能に
なるとともに、装置の小型化の要求(簡潔な構成の要
求)を実現することが可能となる。
That is, the error count feedback circuit of the present invention is a sequential automatic control using the difference information of the integrated error count value, the suppression of unnecessary adjustment operation by the threshold judgment of the number of errors, and a simple circuit which can be realized by a small circuit. By using a simple logic and memory, it is possible to operate automatically and stably against deterioration of transmission characteristics, and control of transmission parameters during normal operation worsens the characteristics. The danger can be eliminated, and the demand for downsizing the device (the demand for a simple configuration) can be realized.

【0012】また、本発明のエラーカウントフィードバ
ック回路では、エラーフィードバックの一般的な回路構
成であるため、上記の0/1識別の閾値調整以外にも、
0/1識別の位相調整、分散補償量調整や送信側のプリ
エンファシス量調整等、エラーカウント値を必要とする
フィードバック系に汎用的に組み込むことが可能とな
る。
Further, since the error count feedback circuit of the present invention has a general circuit configuration for error feedback, in addition to the above threshold adjustment for 0/1 discrimination,
It becomes possible to incorporate it into a feedback system that requires an error count value, such as phase adjustment for 0/1 identification, dispersion compensation amount adjustment, and transmission side pre-emphasis amount adjustment.

【0013】つまり、上記のエラーカウント値を用いた
制御には、エラーカウント値から制御電圧を生成するエ
ラーカウントフィードバック回路が必要となるので、本
発明では伝送路や受信機のパラメータを制御対象とした
エラーカウントフィードバック回路の構成を提案してい
る。
That is, the control using the error count value requires an error count feedback circuit for generating a control voltage from the error count value. Therefore, in the present invention, the parameters of the transmission line and the receiver are controlled. The proposed error count feedback circuit is proposed.

【0014】より具体的に説明すると、本発明のエラー
カウントフィードバック回路では、誤り訂正処理部から
のエラーカウント値を用いて0/1識別回路の閾値を逐
次調整する構成とすることで、初期状態から波形の劣化
状態に遷移した場合でも適切な閾値を保つことが可能と
なる。
More specifically, in the error count feedback circuit of the present invention, the threshold value of the 0/1 discriminating circuit is sequentially adjusted by using the error count value from the error correction processing section, whereby the initial state is set. It is possible to keep an appropriate threshold value even when the waveform shifts to the waveform deterioration state.

【0015】また、本発明のエラーカウントフィードバ
ック回路では、受信機の識別回路の閾値設定にエラーカ
ウント値のフィードバックを適用した例以外にも、分散
補償量や識別回路の位相、送信側のプリエンファシス量
の自動調整等も同様に行うことが可能となり、伝送シス
テムにおいてエラーカウントのフィードバック処理を広
範囲に渡って適用することが可能となる。
Further, in the error count feedback circuit of the present invention, besides the example in which the feedback of the error count value is applied to the threshold setting of the discrimination circuit of the receiver, the dispersion compensation amount, the phase of the discrimination circuit, and the pre-emphasis on the transmission side. The automatic adjustment of the amount can be performed in the same manner, and the error count feedback process can be applied to a wide range in the transmission system.

【0016】[0016]

【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図1は本発明の第1の実施例に
よる光伝送システムの受信機の構成を示すブロック図で
ある。図1において、本発明の第1の実施例による光伝
送システムは、導入される誤り訂正処理部で訂正したエ
ラー数を示すエラーカウント値を伝送路または送受信機
の状態や特性を示す一つの指標として用いる長距離光伝
送システムを示している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. 1 is a block diagram showing a configuration of a receiver of an optical transmission system according to a first exemplary embodiment of the present invention. In FIG. 1, the optical transmission system according to the first embodiment of the present invention uses an error count value indicating the number of errors corrected by an error correction processing unit to be introduced as one index indicating the state or characteristics of a transmission line or a transceiver. The long-distance optical transmission system used as is shown.

【0017】本発明の第1の実施例による光伝送システ
ムの受信機はO/E(Optic/Electro)変
換部1と、クロック再生回路2と、0/1識別回路3
と、誤り訂正回路4と、エラーカウントフィードバック
回路5とから構成されている。
The receiver of the optical transmission system according to the first embodiment of the present invention comprises an O / E (Optical / Electro) converter 1, a clock recovery circuit 2, and a 0/1 identification circuit 3.
And an error correction circuit 4 and an error count feedback circuit 5.

【0018】O/E変換部1は受信した光信号を電気信
号に変換し、クロック再生回路2はO/E変換部1で変
換された電気信号からクロックを再生する。0/1識別
回路3はクロック再生回路2で再生されたクロックを基
にO/E変換部1で変換された電気信号に対して0/1
の識別を行う。
The O / E converter 1 converts the received optical signal into an electric signal, and the clock regeneration circuit 2 regenerates a clock from the electric signal converted by the O / E converter 1. The 0/1 discriminating circuit 3 applies 0/1 to the electrical signal converted by the O / E converter 1 based on the clock reproduced by the clock reproducing circuit 2.
Identify.

【0019】誤り訂正回路4はクロック再生回路2で再
生されたクロックを基に0/1識別回路3で識別された
0/1の識別閾値(データ)の誤り訂正処理を行う。エ
ラーカウントフィードバック回路5は誤り訂正回路4か
らのエラーカウント値を制御電圧値として0/1識別回
路3に出力し、0/1識別回路3の閾値設定にエラーカ
ウント値のフィードバックを適用する。
The error correction circuit 4 performs error correction processing of the 0/1 identification threshold (data) identified by the 0/1 identification circuit 3 based on the clock reproduced by the clock reproduction circuit 2. The error count feedback circuit 5 outputs the error count value from the error correction circuit 4 to the 0/1 discriminating circuit 3 as a control voltage value, and applies the error count value feedback to the threshold setting of the 0/1 discriminating circuit 3.

【0020】図2(a)は本発明の第1の実施例による
光伝送システムにおける初期設定時の受信波形と可変閾
値との関係を示す図であり、図2(b)は本発明の第1
の実施例による光伝送システムにおける劣化時の受信波
形と可変閾値との関係を示す図である。
FIG. 2A is a diagram showing the relationship between the received waveform at the time of initial setting and the variable threshold in the optical transmission system according to the first embodiment of the present invention, and FIG. 2B is the first embodiment of the present invention. 1
FIG. 6 is a diagram showing a relationship between a reception waveform at the time of deterioration and a variable threshold in the optical transmission system according to the embodiment of

【0021】上述したように、エラーカウントフィード
バック回路5が誤り訂正回路4からのエラーカウント値
を用いて0/1識別回路3の閾値を逐次調整する構成と
することで、図2(a)に示す初期状態から図2(b)
に示すように波形が劣化した場合でも適切な閾値を保つ
ことが可能となる。
As described above, the error count feedback circuit 5 is configured to successively adjust the threshold value of the 0/1 discriminating circuit 3 using the error count value from the error correction circuit 4, and thus the configuration shown in FIG. From the initial state shown in FIG.
Even if the waveform deteriorates as shown in, it is possible to maintain an appropriate threshold value.

【0022】図3は図1のエラーカウントフィードバッ
ク回路5の構成例を示すブロック図である。図3におい
て、エラーカウントフィードバック回路5はエラーカウ
ントn秒積算部51と、積算値メモリ52と、調整実施
判定部53と、差分回路54と、電圧調整方向判定部5
5と、調整ON/OFFスイッチ56と、制御電圧調整
部57と、オフセット調整部58とから構成されてい
る。
FIG. 3 is a block diagram showing a configuration example of the error count feedback circuit 5 of FIG. In FIG. 3, the error count feedback circuit 5 includes an error count n second integration unit 51, an integrated value memory 52, an adjustment execution determination unit 53, a difference circuit 54, and a voltage adjustment direction determination unit 5.
5, an adjustment ON / OFF switch 56, a control voltage adjustment unit 57, and an offset adjustment unit 58.

【0023】誤り訂正回路4からのエラーカウント値出
力はエラーカウントn秒積算部51の入力に接続され、
エラーカウントn秒積算部51で積算される。エラーカ
ウントn秒積算部51の積算値出力は3分岐され、積算
値メモリ52と調整実施判定部53と差分回路54とに
それぞれ入力される。
The error count value output from the error correction circuit 4 is connected to the input of the error count n-second integration section 51,
The error count n seconds is integrated by the integration unit 51. The integrated value output of the error count n-second integrating section 51 is branched into three, which are respectively input to the integrated value memory 52, the adjustment execution determination section 53, and the difference circuit 54.

【0024】積算値メモリ52はエラーカウントn秒積
算部51の積算値を一時的に格納し、その出力は差分回
路54の入力に接続される。調整実施判定部53はエラ
ーカウントn秒積算部51の積算値から制御電圧の調整
のON/OFFを判断し、その制御出力は調整ON/O
FFスイッチ56のスイッチ制御信号入力に接続され
る。
The integrated value memory 52 temporarily stores the integrated value of the error count n-second integrating section 51, and its output is connected to the input of the difference circuit 54. The adjustment execution determination unit 53 determines ON / OFF of the control voltage adjustment based on the integrated value of the error count n-second integration unit 51, and the control output is adjusted ON / O.
It is connected to the switch control signal input of the FF switch 56.

【0025】差分回路54はエラーカウントn秒積算部
51の積算値と積算値メモリ52に一時的に格納された
積算値との差分をとり、その差分値出力は電圧調整方向
判定部55の入力に接続される。電圧調整方向判定部5
5は差分回路54の差分値から制御電圧の調整方向を判
定し、その電圧調整方向出力は調整ON/OFFスイッ
チ56に接続される。
The difference circuit 54 calculates the difference between the integrated value of the error count n-second integrating section 51 and the integrated value temporarily stored in the integrated value memory 52, and the difference value output is input to the voltage adjustment direction determining section 55. Connected to. Voltage adjustment direction determination unit 5
Reference numeral 5 determines the adjustment direction of the control voltage from the difference value of the difference circuit 54, and the output of the voltage adjustment direction is connected to the adjustment ON / OFF switch 56.

【0026】調整ON/OFFスイッチ56は調整実施
判定部53の制御出力を基に、調整実施時に電圧調整方
向判定部55の電圧調整方向出力を選択し、未調整時に
固定値を選択し、その出力は制御電圧調整部57に接続
される。
The adjustment ON / OFF switch 56 selects the voltage adjustment direction output of the voltage adjustment direction determination unit 55 when the adjustment is performed based on the control output of the adjustment execution determination unit 53, and selects the fixed value when the adjustment is not performed. The output is connected to the control voltage adjustment unit 57.

【0027】制御電圧調整部57は調整ON/OFFス
イッチ56の電圧調整方向を示す値から制御電圧を求
め、その出力はオフセット調整部58の入力に接続され
る。オフセット調整部58は制御電圧調整部57の制御
電圧に外部から入力されるオフセット電圧(制御電圧の
初期値)を加算し、その出力は最終的な制御電圧値とし
て制御対象の回路(本実施例の場合、0/1識別回路
3)へ出力される。
The control voltage adjusting section 57 obtains the control voltage from the value indicating the voltage adjusting direction of the adjustment ON / OFF switch 56, and its output is connected to the input of the offset adjusting section 58. The offset adjusting unit 58 adds an offset voltage (initial value of the control voltage) input from the outside to the control voltage of the control voltage adjusting unit 57, and outputs the final control voltage value as a circuit to be controlled (this embodiment). In the case of, it is output to the 0/1 discrimination circuit 3).

【0028】図4は本発明の第1の実施例による光伝送
システムにおける電圧調整方向V(t)の決定方法の一
例を示す図であり、図5は本発明の第1の実施例による
光伝送システムにおける電圧調整動作を示すフローチャ
ートである。これら図1〜図5を参照して本発明の第1
の実施例による光伝送システムにおける電圧調整動作に
ついて説明する。
FIG. 4 is a diagram showing an example of a method of determining the voltage adjustment direction V (t) in the optical transmission system according to the first embodiment of the present invention, and FIG. 5 is an optical diagram according to the first embodiment of the present invention. It is a flowchart which shows the voltage adjustment operation | movement in a transmission system. The first aspect of the present invention with reference to FIGS.
A voltage adjustment operation in the optical transmission system according to the embodiment will be described.

【0029】エラーカウントフィードバック回路5は誤
り訂正回路4から出力されるエラーカウント値を基に、
制御対象の回路(本実施例の場合、0/1識別回路3)
のコントロール電圧を生成する機能を有している。
The error count feedback circuit 5, based on the error count value output from the error correction circuit 4,
Circuit to be controlled (0/1 discriminating circuit 3 in this embodiment)
It has a function of generating the control voltage of.

【0030】まず、エラーカウントn秒積算部51は誤
り訂正回路4からのエラーカウント値を積算する(図5
ステップS1,S2)。誤り訂正回路4からは誤り訂正
の処理周期(一般的に、数十KHzから数十MHz)で
エラーカウント値が出力されており、エラーカウントn
秒積算部51ではこのエラーカウント値を収集してn秒
間の積算を行う。積算秒数nの値は制御対象の要求する
時間間隔を考慮して設定するものとする。
First, the error count n-second integration section 51 integrates the error count values from the error correction circuit 4 (FIG. 5).
Steps S1, S2). The error correction circuit 4 outputs an error count value at an error correction processing cycle (generally, several tens of KHz to several tens of MHz).
The second integration unit 51 collects this error count value and integrates it for n seconds. The value of the cumulative number of seconds n is set in consideration of the time interval required by the control target.

【0031】ここで、時刻tにおける積算値出力をK
(t)と呼ぶことにする。K(t)の値は積算間隔n秒
毎に更新されるため、tはnの倍数となる。積算値メモ
リ52ではK(t)を一時的に格納し、n秒間保持した
後に出力する。よって、時刻tにおける積算値メモリ5
2の出力はk(t)に対して、n秒前の(前回処理し
た)積算値となり、K(t−n)と表せる。
Here, the integrated value output at time t is K
(T). Since the value of K (t) is updated every n seconds of the integration interval, t is a multiple of n. The integrated value memory 52 temporarily stores K (t), holds it for n seconds, and then outputs it. Therefore, the integrated value memory 5 at time t
The output of 2 is the integrated value n seconds before (previously processed) with respect to k (t), and can be expressed as K (t-n).

【0032】差分回路54では時刻tにおける入力K
(t)とn秒前の積算値K(t−n)との差分を計算
し、差分値ΔK(t)を出力する(図5ステップS
3)。つまり、 ΔK(t)=K(t)−K(t−n) となる。
In the difference circuit 54, the input K at time t
The difference between (t) and the integrated value K (t−n) n seconds before is calculated, and the difference value ΔK (t) is output (step S in FIG. 5).
3). That is, ΔK (t) = K (t) −K (t−n).

【0033】電圧調整方向判定部55では差分値ΔK
(t)がプラスの値か、マイナスの値かを判定し、制御
電圧を「−ΔV」または「+ΔV」のどちらに変動させ
るかを決定する(図5ステップS4)。ここで、ΔVは
制御電圧の変動幅を表し、制御対象の調整精度に合わせ
て設定するものとする。エラーが「0」で差分値が
「0」の場合には変動幅を「0」とする。
In the voltage adjustment direction judging section 55, the difference value ΔK
It is determined whether (t) is a positive value or a negative value, and it is determined whether the control voltage is changed to “−ΔV” or “+ ΔV” (step S4 in FIG. 5). Here, ΔV represents the fluctuation range of the control voltage and is set according to the adjustment accuracy of the control target. When the error is “0” and the difference value is “0”, the fluctuation range is set to “0”.

【0034】時刻tにおける制御電圧の調整方向をV
(t)とすれば、V(t)は「−ΔV」、「+ΔV」、
「0」の3値のいずれかとなる。電圧調整方向は、図4
に示すように、差分値ΔK(t)がプラスの場合には前
回(n秒前)の調整方向を反転させ、差分値ΔK(t)
がマイナスの場合には前回(n秒前)の調整方向をその
まま保持することとする(図5ステップS5)。
The control voltage adjustment direction at time t is V
If (t), V (t) is “−ΔV”, “+ ΔV”,
It is one of the three values "0". The voltage adjustment direction is shown in Fig. 4.
As shown in, when the difference value ΔK (t) is positive, the adjustment direction of the previous time (n seconds ago) is reversed, and the difference value ΔK (t) is changed.
If is negative, the previous adjustment direction (n seconds ago) is maintained as it is (step S5 in FIG. 5).

【0035】つまり、n秒前に制御電圧をある方向に調
整した結果、エラーが増加している場合には調整方向を
逆へ切り換え、エラーが減少する場合にはそのままの方
向を保持することで、制御電圧を適切な値へ収束させ
る。
That is, as a result of adjusting the control voltage in a certain direction n seconds before, if the error increases, the adjustment direction is switched to the opposite direction, and if the error decreases, the direction is maintained as it is. , Make the control voltage converge to an appropriate value.

【0036】前回(n秒前)のV(t−n)が「0」の
場合には、差分値ΔK(t)がプラス、マイナスにかか
わらず、一旦、「+ΔV」方向に調整する。次段の調整
ON/OFFスイッチ56は調整実施時にONとなり、
電圧調整方向判定部55からのV(t)が制御電圧調整
部57に入力されるが、未調整時にOFFとなり、制御
電圧調整部57にはV(t)=0の固定値が入力され、
制御電圧の調整が抑止される。調整のON/OFFの判
断は調整実施判定部53で行う。
When V (t-n) of the previous time (n seconds before) is "0", the difference value ΔK (t) is temporarily adjusted in the "+ ΔV" direction regardless of whether it is positive or negative. The adjustment ON / OFF switch 56 at the next stage turns ON when the adjustment is performed,
V (t) from the voltage adjustment direction determination unit 55 is input to the control voltage adjustment unit 57, but is turned off when not adjusted, and a fixed value of V (t) = 0 is input to the control voltage adjustment unit 57.
Adjustment of the control voltage is suppressed. The adjustment execution determination unit 53 determines whether the adjustment is ON or OFF.

【0037】時刻tのエラー積算値K(t)を常時監視
し、設定した閾値Aよりもエラー積算値が上回った際に
電圧調整をONとする。電圧調整を継続した結果、エラ
ー数が閾値Bを下回った場合には、再び電圧調整をOF
Fとする。
The error integrated value K (t) at time t is constantly monitored, and when the error integrated value exceeds the set threshold value A, the voltage adjustment is turned on. If the number of errors falls below the threshold value B as a result of continuing the voltage adjustment, the voltage adjustment is turned off again.
Let it be F.

【0038】制御電圧調整部57では電圧調整方向を示
すV(t)から制御電圧Vs’(t)を求める(図5ス
テップS6)。制御電圧Vs’(t)は、 Vs’(t)=Vs’(t―n)+V(t) として、n秒毎に出力されるV(t)を逐次加算したも
のが制御電圧となる。尚、Vs’(t)の初期値は
「0」とする。
The control voltage adjusting unit 57 obtains the control voltage Vs' (t) from V (t) indicating the voltage adjusting direction (step S6 in FIG. 5). The control voltage Vs ′ (t) is Vs ′ (t) = Vs ′ (t−n) + V (t), and the control voltage is obtained by sequentially adding V (t) output every n seconds. The initial value of Vs' (t) is "0".

【0039】最終段のオフセット調整部58に入力する
オフセット電圧αは、初期段階で制御対象に対して制御
電圧が最適となるように設定しておく。制御対象への最
終的な制御電圧出力Vs(t)は、 Vs(t)=Vs’(t)+α となる。制御対象では、制御電圧の初期値αから逐次更
新されるVs(t)の出力に応じてパラメータを変動さ
せる(図5ステップS7,S8)。
The offset voltage α input to the offset adjusting section 58 at the final stage is set in the initial stage so that the control voltage becomes optimum for the controlled object. The final control voltage output Vs (t) to the controlled object is Vs (t) = Vs ′ (t) + α. In the control target, the parameter is changed according to the output of Vs (t) that is sequentially updated from the initial value α of the control voltage (steps S7 and S8 in FIG. 5).

【0040】すなわち、エラーカウントフィードバック
回路5では何らかの原因でエラー積算値が増加し、閾値
Aを超えた時点で制御電圧Vs(t)の調整が開始され
る。制御電圧Vs(t)の調整はn秒毎に継続して行わ
れ、それに伴って制御対象のパラメータが変更され、そ
の結果、エラーカウント値が変化する。
That is, in the error count feedback circuit 5, when the error integrated value increases for some reason and exceeds the threshold value A, adjustment of the control voltage Vs (t) is started. The control voltage Vs (t) is continuously adjusted every n seconds, the parameter of the control target is changed accordingly, and as a result, the error count value changes.

【0041】制御電圧Vs(t)の調整が進み、適切な
値に近づくと、エラー積算値が減少し、閾値Bよりも下
がった時点で制御電圧Vs(t)の調整が抑止される。
調整開始判定の閾値Aと調整停止判定の閾値Bとは、A
>Bの関係としてヒステリシスを持たせ、切り換え動作
の安定化を図る。エラーカウントフィードバック回路5
はこの動作を逐次繰り返すことで、制御対象に対する制
御電圧Vs(t)を適正値に保つことができる。
When the adjustment of the control voltage Vs (t) progresses and approaches an appropriate value, the error integrated value decreases and the adjustment of the control voltage Vs (t) is suppressed at the time when it falls below the threshold value B.
The threshold A for adjustment start determination and the threshold B for adjustment stop determination are A
A hysteresis is provided as a relation of> B to stabilize the switching operation. Error count feedback circuit 5
By sequentially repeating this operation, the control voltage Vs (t) for the controlled object can be maintained at an appropriate value.

【0042】このように、本実施例では積算エラーカウ
ント値の差分情報を用いた逐次制御を行うことによっ
て、運用中における伝送パラメータを自動調整すること
ができる。また、本実施例の構成は簡潔なロジックとメ
モリとで構成することができるため、小規模な回路で実
現することができ、搭載する装置の小型化を図ることが
できる。
As described above, in this embodiment, the transmission parameters during operation can be automatically adjusted by performing the sequential control using the difference information of the integrated error count value. Further, since the configuration of the present embodiment can be configured by simple logic and memory, it can be realized by a small-scale circuit, and the mounted device can be downsized.

【0043】さらに、本実施例はエラーカウントフィー
ドバックの一般的な回路構成であるため、0/1識別の
閾値調整、位相調整、分散補償量調整や送信側のプリエ
ンファシス量調整等、エラーカウント値を必要とする伝
送路パラメータ調整フィードバック系に汎用的に組み込
むことができる。
Further, since the present embodiment has a general circuit configuration for error count feedback, the error count value such as the threshold adjustment for 0/1 identification, the phase adjustment, the dispersion compensation amount adjustment and the transmission side pre-emphasis amount adjustment is performed. Can be universally incorporated into a transmission line parameter adjustment feedback system requiring.

【0044】図6は本発明の第2の実施例によるエラー
カウントフィードバック回路の構成例を示すブロック図
である。図6において、エラーカウントフィードバック
回路6は調整実施判定部61の制御出力を差分回路54
のリセット入力に接続するようにし、調整ON/OFF
スイッチ56を削除した以外は図3に示す本発明の第1
の実施例によるエラーカウントフィードバック回路5と
同様の構成となっており、同一構成要素には同一符号を
付してある。また、同一構成要素の動作は本発明の第1
の実施例と同様である。
FIG. 6 is a block diagram showing a configuration example of an error count feedback circuit according to the second embodiment of the present invention. In FIG. 6, the error count feedback circuit 6 outputs the control output of the adjustment execution determination unit 61 to the difference circuit 54.
Adjustment ON / OFF by connecting to the reset input of
The first aspect of the present invention shown in FIG. 3 except that the switch 56 is removed.
The configuration is similar to that of the error count feedback circuit 5 according to the embodiment, and the same components are designated by the same reference numerals. The operation of the same component is the first aspect of the present invention.
It is similar to the embodiment of.

【0045】調整実施判定部61は調整ONと判断した
場合、リセット信号を発出せず、本発明の一実施例と同
様の動作を行う。調整実施判定部61は調整OFFと判
断した場合、差分回路54の出力にリセットをかけ、Δ
K(t)=0に固定する。
When the adjustment execution determination unit 61 determines that the adjustment is ON, it does not issue a reset signal and performs the same operation as that of the embodiment of the present invention. When the adjustment execution determination unit 61 determines that the adjustment is OFF, the output of the difference circuit 54 is reset and Δ
Fix K (t) = 0.

【0046】図4に示すように、ΔK(t)=0の場合
には、電圧調整方向判定部85の出力V(t)も「0」
となるため、結果として制御電圧Vs’(t)及びVs
(t)は調整されない。よって、本発明の第2の実施例
では、図3に示す本発明の第1の実施例と同等の動作が
可能となる。
As shown in FIG. 4, when ΔK (t) = 0, the output V (t) of the voltage adjustment direction determination unit 85 is also “0”.
Therefore, as a result, the control voltages Vs ′ (t) and Vs
(T) is not adjusted. Therefore, the second embodiment of the present invention enables the same operation as that of the first embodiment of the present invention shown in FIG.

【0047】図7は本発明の第3の実施例によるエラー
カウントフィードバック回路の構成例を示すブロック図
である。図7において、エラーカウントフィードバック
回路7は調整実施判定部51及び調整ON/OFFスイ
ッチ56を削除した以外は図3に示す本発明の第1の実
施例によるエラーカウントフィードバック回路5と同様
の構成となっており、同一構成要素には同一符号を付し
てある。また、同一構成要素の動作は本発明の第1の実
施例と同様である。
FIG. 7 is a block diagram showing a configuration example of an error count feedback circuit according to the third embodiment of the present invention. 7, the error count feedback circuit 7 has the same configuration as the error count feedback circuit 5 according to the first embodiment of the present invention shown in FIG. 3 except that the adjustment execution determination unit 51 and the adjustment ON / OFF switch 56 are deleted. The same constituent elements are designated by the same reference numerals. The operation of the same component is the same as that of the first embodiment of the present invention.

【0048】本発明の第3の実施例ではエラー積算値の
閾値判定による調整のON/OFFを行わず、差分回路
54の出力のΔK(t)のみを調整条件として制御電圧
Vs’(t)、Vs(t)の調整を行う。
In the third embodiment of the present invention, the ON / OFF of the adjustment based on the threshold judgment of the error integrated value is not performed, and only the output ΔK (t) of the difference circuit 54 is used as the adjustment condition for the control voltage Vs' (t). , Vs (t) are adjusted.

【0049】エラーが発生し、ΔK(t)≠0の時に
は、図3に示す本発明の第1の実施例と同様の動作を行
う。また、制御電圧Vs(t)が適正値に調整され、エ
ラーがない状態になると、エラーカウント値K(t)及
びn秒前の積算値K(t−n)がともに「0」となるた
め、ΔK(t)=0となる。
When an error occurs and ΔK (t) ≠ 0, the same operation as that of the first embodiment of the present invention shown in FIG. 3 is performed. Further, when the control voltage Vs (t) is adjusted to an appropriate value and there is no error, both the error count value K (t) and the integrated value K (t−n) before n seconds become “0”. , ΔK (t) = 0.

【0050】図4に示すように、ΔK(t)=0の際に
は、電圧調整方向判定部55の出力V(t)も「0」と
なるため、結果として制御電圧Vs’(t)及びVs
(t)は調整されない。よって、本発明の第3の実施例
では、図3に示す本発明の第1の実施例と同等の動作が
可能となる。
As shown in FIG. 4, when ΔK (t) = 0, the output V (t) of the voltage adjustment direction determination unit 55 also becomes “0”, and as a result, the control voltage Vs ′ (t). And Vs
(T) is not adjusted. Therefore, the third embodiment of the present invention enables the same operation as that of the first embodiment of the present invention shown in FIG.

【0051】図8は本発明の第4の実施例による光伝送
システムの受信機の構成を示すブロック図であり、図9
は本発明の第4の実施例による光伝送システムにおける
受信波形と閾値との関係を示す図である。
FIG. 8 is a block diagram showing the configuration of the receiver of the optical transmission system according to the fourth embodiment of the present invention.
FIG. 9 is a diagram showing a relationship between a received waveform and a threshold value in the optical transmission system according to the fourth example of the present invention.

【0052】図8において、受信機8はO/Eコンバー
タ81と、分配器82と、アンプ83−1〜83−(2
n −1)と、高速二値判定回路84−1〜84−(2n
−1)とから構成され、FEC回路9に接続されてい
る。
In FIG. 8, the receiver 8 includes an O / E converter 81, a distributor 82, and amplifiers 83-1 to 83- (2.
n- 1) and high-speed binary decision circuits 84-1 to 84- ( 2n
-1) and is connected to the FEC circuit 9.

【0053】上述した本発明の第1〜第3の実施例では
O/E変換部1の出力を分配器(図示せず)によって分
岐し、0/1識別回路3に直接入力している。しかしな
がら、O/E変換処理後にアンプを用いて信号を増幅す
るケースが多々あり、これらのケースの場合には、図1
2に示すような従来の構成でも上述した本発明の第1〜
第3の実施例と同様の効果が得られる。
In the above-described first to third embodiments of the present invention, the output of the O / E converter 1 is branched by a distributor (not shown) and directly input to the 0/1 discriminating circuit 3. However, there are many cases in which a signal is amplified by using an amplifier after the O / E conversion processing, and in these cases, as shown in FIG.
Even in the conventional configuration as shown in FIG.
The same effect as the third embodiment can be obtained.

【0054】本実施例ではアンプ及び高速二値判定回路
をそれぞれnビット軟判定に必要な閾値の数2n −1個
だけ設け、それらアンプ83−1〜83−(2n −1)
及び高速二値判定回路84−1〜84−(2n −1)を
並列接続している。
In this embodiment, an amplifier and a high-speed binary decision circuit are provided by the number 2 n -1 of thresholds required for n-bit soft decision, and these amplifiers 83-1 to 83- (2 n -1)
And high-speed binary decision circuits 84-1 to 84- (2 n -1) are connected in parallel.

【0055】高速二値判定回路84−1〜84−(2n
−1)の閾値は全て同じ値のα’に固定されているが、
アンプ83−1〜83−(2n −1)のバイアス電圧B
ias_1〜Bias_2n −1はそれぞれ段階的に異
なる値に設定されている。
High speed binary decision circuits 84-1 to 84- (2 n
All the thresholds of -1) are fixed to the same value of α ',
Bias voltage B of the amplifiers 83-1 to 83- (2 n -1)
ias_1 to Bias_2 n -1 are set to different values stepwise.

【0056】本実施例の場合、受信波形と識別閾値α’
との関係は図9に示すようになり、固定の識別閾値α’
のレベルに対して受信信号のレベルが上下するため、等
価的に上述した本発明の第1〜第3の実施例と同様の効
果が得られる。
In the case of this embodiment, the received waveform and the discrimination threshold α '
The relationship with is as shown in FIG. 9, and the fixed discrimination threshold α ′
Since the level of the received signal rises and falls with respect to the level of, the same effect as that of the above-described first to third embodiments of the present invention can be obtained.

【0057】図10は本発明の第5の実施例による光伝
送システムの受信機の構成を示すブロック図であり、図
11は本発明の第5の実施例による光伝送システムにお
ける受信波形と閾値との関係を示す図である。
FIG. 10 is a block diagram showing the configuration of the receiver of the optical transmission system according to the fifth embodiment of the present invention, and FIG. 11 is the received waveform and threshold in the optical transmission system according to the fifth embodiment of the present invention. It is a figure which shows the relationship with.

【0058】図10において、本発明の第5の実施例に
よる受信機10は、アンプ91−1〜91−(2n
1)の各バイアス電圧を一定とし、それぞれのゲインG
ain_1〜Gain_2n −1を段階的に設定するよ
うにした以外は図8に示す本発明の第4の実施例による
受信機8と同様の構成となっており、同一構成要素には
同一符号を付してある。また、同一構成要素の動作は本
発明の第4の実施例と同様である。
[0058] In FIG. 10, fifth receiver 10 according to an embodiment of the present invention, the amplifier 91-1~91- (2 n -
Each bias voltage of 1) is fixed and each gain G
The configuration is the same as that of the receiver 8 according to the fourth exemplary embodiment of the present invention shown in FIG. 8 except that ain_1 to Gain_2 n -1 are set stepwise, and the same reference numerals are given to the same components. It is attached. The operation of the same components is the same as that of the fourth embodiment of the present invention.

【0059】本実施例の場合、受信波形と識別閾値α’
との関係は図11に示すようになり、固定の識別閾値
α’のレベルに対して受信信号のレベルは各アンプ91
−1〜91−(2n −1)のゲインGain_1〜Ga
in_2n −1の相違によって変化するため、等価的に
上述した本発明の第1〜第3の実施例と同様の効果が得
られる。
In the case of this embodiment, the received waveform and the discrimination threshold α '
11 is shown in FIG. 11, and the level of the received signal is different from that of each amplifier 91 with respect to the level of the fixed identification threshold value α ′.
-1 to 91- (2 n -1) gains Gain_1 to Ga
Since it varies depending on the difference of in — 2 n −1, the same effect as that of the above-described first to third embodiments of the present invention can be obtained equivalently.

【0060】[0060]

【発明の効果】以上説明したように本発明は、誤り訂正
処理部で訂正したエラー数を示すエラーカウント値を伝
送路及び送受信機のいずれかの状態や特性を示す一つの
指標として用いる長距離光伝送システムにおいて、エラ
ーカウント値を用いて制御対象の回路の閾値を逐次調整
することによって、運用中における伝送パラメータの自
動調整を行うことができるという効果が得られる。
As described above, the present invention uses the error count value indicating the number of errors corrected by the error correction processing unit as one index indicating the state or characteristics of either the transmission line or the transceiver. In the optical transmission system, by successively adjusting the threshold value of the circuit to be controlled using the error count value, it is possible to obtain the effect that the transmission parameters can be automatically adjusted during operation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例による光伝送システムの
受信機の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a receiver of an optical transmission system according to a first exemplary embodiment of the present invention.

【図2】(a)は本発明の第1の実施例による光伝送シ
ステムにおける初期設定時の受信波形と可変閾値との関
係を示す図、(b)は本発明の第1の実施例による光伝
送システムにおける劣化時の受信波形と可変閾値との関
係を示す図である。
FIG. 2A is a diagram showing a relationship between a reception waveform at initial setting and a variable threshold in the optical transmission system according to the first embodiment of the present invention, and FIG. 2B is according to the first embodiment of the present invention. It is a figure which shows the relationship between the received waveform at the time of deterioration in an optical transmission system, and a variable threshold value.

【図3】図1のエラーカウントフィードバック回路の構
成例を示すブロック図である。
FIG. 3 is a block diagram showing a configuration example of an error count feedback circuit of FIG.

【図4】本発明の第1の実施例による光伝送システムに
おける電圧調整方向の決定方法の一例を示す図である。
FIG. 4 is a diagram showing an example of a method for determining a voltage adjustment direction in the optical transmission system according to the first embodiment of the present invention.

【図5】本発明の第1の実施例による光伝送システムに
おける電圧調整動作を示すフローチャートである。
FIG. 5 is a flowchart showing a voltage adjusting operation in the optical transmission system according to the first embodiment of the present invention.

【図6】本発明の第2の実施例によるエラーカウントフ
ィードバック回路の構成例を示すブロック図である。
FIG. 6 is a block diagram showing a configuration example of an error count feedback circuit according to a second embodiment of the present invention.

【図7】本発明の第3の実施例によるエラーカウントフ
ィードバック回路の構成例を示すブロック図である。
FIG. 7 is a block diagram showing a configuration example of an error count feedback circuit according to a third embodiment of the present invention.

【図8】本発明の第4の実施例による光伝送システムの
受信機の構成を示すブロック図である。
FIG. 8 is a block diagram showing a configuration of a receiver of an optical transmission system according to a fourth exemplary embodiment of the present invention.

【図9】本発明の第4の実施例による光伝送システムに
おける受信波形と閾値との関係を示す図である。
FIG. 9 is a diagram showing a relationship between a received waveform and a threshold value in the optical transmission system according to the fourth example of the present invention.

【図10】本発明の第5の実施例による光伝送システム
の受信機の構成を示すブロック図である。
FIG. 10 is a block diagram showing a configuration of a receiver of an optical transmission system according to a fifth exemplary embodiment of the present invention.

【図11】本発明の第5の実施例による光伝送システム
における受信波形と閾値との関係を示す図である。
FIG. 11 is a diagram showing a relationship between a received waveform and a threshold value in the optical transmission system according to the fifth example of the present invention.

【図12】従来例による光伝送システムの受信機の構成
を示すブロック図である。
FIG. 12 is a block diagram showing a configuration of a receiver of a conventional optical transmission system.

【図13】(a)は従来例による光伝送システムにおけ
る初期設定時の受信波形と固定閾値との関係を示す図、
(b)は従来例による光伝送システムにおける劣化時の
受信波形と固定閾値との関係を示す図である。
FIG. 13A is a diagram showing a relationship between a reception waveform at the time of initial setting and a fixed threshold in the optical transmission system according to the conventional example,
(B) is a diagram showing a relationship between a reception waveform and a fixed threshold value at the time of deterioration in the optical transmission system according to the conventional example.

【符号の説明】[Explanation of symbols]

1 O/E変換部 2 クロック再生回路 3 0/1識別回路 4 誤り訂正回路 5〜7 エラーカウントフィードバック回路 51 エラーカウントn秒積算部 52 積算値メモリ 53,61 調整実施判定部 54 差分回路 55 電圧調整方向判定部 56 調整ON/OFFスイッチ 57 制御電圧調整部 58 オフセット調整部 8,10 受信機 81 O/Eコンバータ 82 分配器 83−1〜83−(2n −1), 91−1〜91−(2n −1) アンプ 84−1〜84−(2n −1) 高速二値判定回路1 O / E conversion unit 2 Clock recovery circuit 3 0/1 identification circuit 4 Error correction circuit 5 to 7 Error count feedback circuit 51 Error count n second integration unit 52 Integrated value memory 53, 61 Adjustment execution determination unit 54 Difference circuit 55 Voltage Adjustment direction determination unit 56 Adjustment ON / OFF switch 57 Control voltage adjustment unit 58 Offset adjustment unit 8 and 10 Receiver 81 O / E converter 82 Distributors 83-1 to 83- (2 n -1), 91-1 to 91 -(2 n -1) amplifiers 84-1 to 84- (2 n -1) high speed binary decision circuit

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 誤り訂正処理部で訂正したエラー数を示
すエラーカウント値を伝送路及び送受信機のいずれかの
状態や特性を示す一つの指標として用いる光伝送システ
ムの受信機であって、前記エラーカウント値を用いて制
御対象の回路の閾値を逐次調整する調整手段を有するこ
とを特徴とする受信機。
1. A receiver of an optical transmission system, wherein an error count value indicating the number of errors corrected by an error correction processing unit is used as one index indicating the state or characteristics of either the transmission path or the transceiver, wherein: A receiver comprising an adjusting unit that sequentially adjusts a threshold value of a circuit to be controlled using an error count value.
【請求項2】 前記調整手段は、前記誤り訂正部からの
エラーカウント値を積算する積算手段と、前記積算手段
の積算値を一時的に格納する積算値メモリと、前記積算
手段の積算値と前記積算値メモリに格納された積算値と
の差分を算出する差分算出手段と、前記差分算出手段の
差分値から前記制御対象の回路への制御電圧の調整方向
を判定する電圧調整方向判定手段と、前記電圧調整方向
判定手段の判定結果から制御電圧を求める制御電圧調整
手段と、前記制御電圧調整手段で求めた制御電圧に外部
から入力されるオフセット電圧を加算して前記制御対象
の回路に出力するオフセット調整手段とを含むことを特
徴とする請求項1記載の受信機。
2. The adjusting means integrates the error count values from the error correction section, an integrated value memory for temporarily storing the integrated value of the integrating means, and an integrated value of the integrating means. Difference calculating means for calculating a difference from the integrated value stored in the integrated value memory, and voltage adjusting direction determining means for determining the adjusting direction of the control voltage to the circuit to be controlled from the difference value of the difference calculating means. A control voltage adjusting means for obtaining a control voltage from the determination result of the voltage adjusting direction determining means, and an offset voltage input from the outside to the control voltage obtained by the control voltage adjusting means, and output to the circuit to be controlled. 2. The receiver according to claim 1, further comprising offset adjusting means for performing the adjustment.
【請求項3】 前記積算手段の積算値から前記制御電圧
の調整の有無を判断する判断手段と、前記判断手段の判
断結果が調整実施の時に前記電圧調整方向判定手段の電
圧調整方向出力を選択しかつ前記判断手段の判断結果が
未調整の時に予め設定された固定値を選択するスイッチ
手段とを前記調整手段に含むことを特徴とする請求項2
記載の受信機。
3. A judgment means for judging whether or not the control voltage is adjusted based on the integrated value of the integration means, and a voltage adjustment direction output of the voltage adjustment direction judgment means is selected when the judgment result of the judgment means indicates that the adjustment is performed. The adjusting means includes switch means for selecting a preset fixed value when the judgment result of the judging means is not adjusted.
The receiver described.
【請求項4】 前記積算手段の積算値から前記制御電圧
の調整の有無を判断する判断手段と、前記判断手段の判
断結果が未調整の時に前記差分手段の出力にリセットを
かけて予め設定された固定値を出力する手段とを前記調
整手段に含むことを特徴とする請求項2記載の受信機。
4. A judgment means for judging whether or not the control voltage is adjusted based on the integrated value of the integrating means, and a preset value set by resetting the output of the difference means when the judgment result of the judging means is not adjusted. 3. The receiver according to claim 2, wherein the adjusting means includes means for outputting a fixed value.
【請求項5】 受信した光信号が電気信号に変換された
信号を分配する分配手段を含む光伝送システムの受信機
であって、各々段階的に異なるバイアス電圧に設定され
かつ前記分配手段で分配された信号を増幅する複数の増
幅手段と、前記複数の増幅手段で増幅された信号に対す
る処理を行う複数の制御対象の回路とを有することを特
徴とする受信機。
5. A receiver of an optical transmission system including a distribution means for distributing a signal obtained by converting a received optical signal into an electric signal, wherein the receivers are set to different bias voltages stepwise and distributed by the distribution means. A receiver comprising: a plurality of amplifying means for amplifying the amplified signal; and a plurality of control target circuits for processing the signals amplified by the plurality of amplifying means.
【請求項6】 受信した光信号が電気信号に変換された
信号を分配する分配手段を含む光伝送システムの受信機
であって、各々同一のバイアス電圧と段階的に異なるゲ
インとが設定されかつ前記分配手段で分配された信号を
増幅する複数の増幅手段と、前記複数の増幅手段で増幅
された信号に対する処理を行う複数の制御対象の回路と
を有することを特徴とする受信機。
6. A receiver of an optical transmission system including a distributing means for distributing a signal obtained by converting an optical signal received into an electric signal, wherein the same bias voltage and stepwise different gains are set, respectively. A receiver comprising: a plurality of amplifying means for amplifying the signal distributed by the distributing means; and a plurality of circuits to be controlled for processing the signals amplified by the plurality of amplifying means.
【請求項7】 誤り訂正処理部で訂正したエラー数を示
すエラーカウント値を伝送路及び送受信機のいずれかの
状態や特性を示す一つの指標として用いる光伝送システ
ムのエラーカウントフィードバック方法であって、前記
エラーカウント値を用いて制御対象の回路の閾値を逐次
調整するステップを有することを特徴とするエラーカウ
ントフィードバック方法。
7. An error count feedback method for an optical transmission system, wherein an error count value indicating the number of errors corrected by an error correction processing unit is used as one index indicating the state or characteristics of either the transmission path or the transceiver. An error count feedback method comprising the step of sequentially adjusting a threshold value of a circuit to be controlled using the error count value.
【請求項8】 前記閾値を逐次調整するステップは、前
記誤り訂正部からのエラーカウント値を積算するステッ
プと、その積算値を一時的に積算値メモリに格納するス
テップと、前記積算値と前記積算値メモリに格納された
積算値との差分を算出するステップと、この差分値から
前記制御対象の回路への制御電圧の調整方向を判定する
ステップと、その判定結果から制御電圧を求めるステッ
プと、この求めた制御電圧に外部から入力されるオフセ
ット電圧を加算して前記制御対象の回路に出力するステ
ップとを含むことを特徴とする請求項7記載のエラーカ
ウントフィードバック方法。
8. The step of sequentially adjusting the threshold value includes a step of integrating error count values from the error correction section, a step of temporarily storing the integrated value in an integrated value memory, the integrated value and the A step of calculating a difference from the integrated value stored in the integrated value memory, a step of determining the adjustment direction of the control voltage to the circuit to be controlled from the difference value, and a step of obtaining a control voltage from the determination result. 8. The error count feedback method according to claim 7, further comprising a step of adding an offset voltage input from the outside to the obtained control voltage and outputting the control voltage to the circuit to be controlled.
【請求項9】 前記閾値を逐次調整するステップは、前
記積算値から前記制御電圧の調整の有無を判断するステ
ップと、この判断結果が調整実施の時に前記電圧調整方
向判定手段の電圧調整方向出力を選択しかつ前記判断結
果が未調整の時に予め設定された固定値を選択するステ
ップとを含むことを特徴とする請求項8記載のエラーカ
ウントフィードバック方法。
9. The step of sequentially adjusting the threshold value includes a step of determining whether or not the control voltage is adjusted from the integrated value, and a voltage adjustment direction output of the voltage adjustment direction determination means when the result of the determination is adjustment. And selecting a preset fixed value when the judgment result is unadjusted.
【請求項10】 前記閾値を逐次調整するステップは、
前記積算値から前記制御電圧の調整の有無を判断するス
テップと、この判断結果が未調整の時に前記差分値をリ
セットして予め設定された固定値を出力するステップと
を含むことを特徴とする請求項8記載のエラーカウント
フィードバック方法。
10. The step of sequentially adjusting the threshold comprises:
It is characterized by including a step of judging whether or not the control voltage is adjusted from the integrated value, and a step of resetting the difference value and outputting a preset fixed value when the judgment result is not adjusted. The error count feedback method according to claim 8.
JP2002013623A 2002-01-23 2002-01-23 Receiver and error count feedback method used therefor Expired - Fee Related JP4462802B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002013623A JP4462802B2 (en) 2002-01-23 2002-01-23 Receiver and error count feedback method used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002013623A JP4462802B2 (en) 2002-01-23 2002-01-23 Receiver and error count feedback method used therefor

Publications (2)

Publication Number Publication Date
JP2003218964A true JP2003218964A (en) 2003-07-31
JP4462802B2 JP4462802B2 (en) 2010-05-12

Family

ID=27650538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002013623A Expired - Fee Related JP4462802B2 (en) 2002-01-23 2002-01-23 Receiver and error count feedback method used therefor

Country Status (1)

Country Link
JP (1) JP4462802B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004109957A1 (en) * 2003-06-03 2004-12-16 Fujitsu Limited Optical signal reception device and for-digitization discrimination point control method thereof
JP2006060808A (en) * 2004-08-16 2006-03-02 Samsung Electronics Co Ltd Method for loopbacking adaptive preemphasis data transmission and transmitter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004109957A1 (en) * 2003-06-03 2004-12-16 Fujitsu Limited Optical signal reception device and for-digitization discrimination point control method thereof
US7319824B2 (en) 2003-06-03 2008-01-15 Fujitsu Limited Optical signal receiver, and method for controlling identification point for binarization processing performed thereby
JP2006060808A (en) * 2004-08-16 2006-03-02 Samsung Electronics Co Ltd Method for loopbacking adaptive preemphasis data transmission and transmitter

Also Published As

Publication number Publication date
JP4462802B2 (en) 2010-05-12

Similar Documents

Publication Publication Date Title
US7218258B2 (en) Method and system for mixed analog-digital automatic gain control
US8144228B2 (en) Image sensor having a ramp generator and method for calibrating a ramp slope value of a ramp signal
US7477589B2 (en) Calibration method for optical disk drive signal and device doing the same
JP4043844B2 (en) Light emitting element driving device
US6324198B1 (en) Apparatus and method for compensating for temperature of laser diode
US5978124A (en) Light emitting control apparatus and optical transmitter
US20050078966A1 (en) Identification level control method and optical receiver
JP2009033638A (en) Amplifier circuit
US8295511B2 (en) Audio system
JP2003218964A (en) Receiver and error count feedback method employed for the same
US7330551B2 (en) Apparatus and method for controlling input signal level
US7389056B2 (en) Preamplifier circuit, clock switching circuit, and optical receiver
JP4077696B2 (en) Tracking control device
JP2002033671A (en) Transmission power control system
JP2006333111A (en) Automatic gain control circuit, automatic gain control method and burst receiving modem
JPH10106160A (en) Signal reproducing circuit for optical disk
JP2003348019A (en) Optical receiver, optical reception method and optical transmission system
JP2002343022A (en) Reproducing device and adaptive equalization method
US7120848B2 (en) Apparatus and method for forward error correction
JP2900865B2 (en) Automatic gain control amplifier
JP2006013715A (en) Gain control circuit
JP2007282036A (en) Reception apparatus
JP2500734B2 (en) Track seek operation method of disk device
JPH0767819B2 (en) Laser light quantity control device
JPH02288640A (en) Optical reception circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070410

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070611

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070615

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070713

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080604

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees