JP2003207805A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2003207805A JP2003207805A JP2002004961A JP2002004961A JP2003207805A JP 2003207805 A JP2003207805 A JP 2003207805A JP 2002004961 A JP2002004961 A JP 2002004961A JP 2002004961 A JP2002004961 A JP 2002004961A JP 2003207805 A JP2003207805 A JP 2003207805A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gate electrode
- gate
- channel length
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、アクティブマトリ
クス型の液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device.
【0002】[0002]
【従来の技術】液晶表示装置は、薄型かつ軽量であるこ
とにより、OA用、AV用に限らずあらゆる分野で使用
されている。特に薄膜トランジスタ(以下TFTと称す
る)を用いた液晶表示装置は、階調表示に優れ、カラー
ディスプレイとしてCRTに迫る性能を実現し、更に高
精細化が求められている。特に薄膜材料として多結晶シ
リコン(以下poly−Siと称する)は、表示部やセ
ンサ部を構成するTFTに加えて、周辺駆動回路を構成
するTFTを同一基板上に集積形成することが可能なた
め注目を集めている。2. Description of the Related Art Liquid crystal display devices are used in all fields, not only for OA and AV, because of their thinness and light weight. In particular, a liquid crystal display device using a thin film transistor (hereinafter referred to as TFT) is excellent in gradation display, has a performance close to that of a CRT as a color display, and is required to have higher definition. In particular, since polycrystalline silicon (hereinafter referred to as poly-Si) as a thin film material can be used to form not only the TFTs forming the display section and the sensor section but also the TFTs forming the peripheral driving circuit on the same substrate. It is getting attention.
【0003】アクティブマトリクス液晶表示装置の画素
をオン/オフするためのスイッチング素子として用いら
れるTFTについては、通常用いられるノーマリーホワ
イトの場合、特に画素輝点欠陥の原因となるリーク電流
を抑制するため、従来から様々な構成が提案され実用化
されてきた。Regarding a TFT used as a switching element for turning on / off a pixel of an active matrix liquid crystal display device, in the case of normally white which is usually used, in order to suppress a leak current which causes a pixel bright spot defect in particular. Conventionally, various configurations have been proposed and put into practical use.
【0004】例えば、LDD(LightlyDope
d Drain)構造のTFT(以下LDD TFTと
称する)が知られている。このLDD TFTは拡散層
の周辺に低濃度不純物領域を設けて、ソース、ドレイン
領域端部での電界集中を緩和することができ、オフセッ
トゲート構造と同様にリーク電流抑制効果がある。For example, LDD (Lightly Dope)
A TFT having a d-Drain structure (hereinafter referred to as an LDD TFT) is known. In this LDD TFT, a low-concentration impurity region is provided around the diffusion layer to alleviate the electric field concentration at the ends of the source and drain regions, and it has the same leakage current suppressing effect as the offset gate structure.
【0005】また、TFTのリーク電流を減少させるも
う一つの方法として、2個以上のゲート電極を設けた、
マルチゲート構成のTFTが従来から知られている。こ
のマルチゲートTFTは、等価回路的には複数のTFT
を直列接続した構成となっている。リーク電流は複数の
TFTのうち、オフ電流値の最も低いTFTに依存する
ため、リーク電流を抑制することができる。さらに、上
記両構造を組み合わせたマルチゲート構造のLDD−T
FTは、それぞれの長所が生かされ相乗効果が得られ
る。As another method of reducing the leak current of the TFT, two or more gate electrodes are provided,
A TFT having a multi-gate structure has been conventionally known. This multi-gate TFT has a plurality of TFTs in terms of an equivalent circuit.
Are connected in series. Since the leak current depends on the TFT having the lowest off current value among the plurality of TFTs, the leak current can be suppressed. Furthermore, a LDD-T having a multi-gate structure combining the above two structures
FT has a synergistic effect by taking advantage of each advantage.
【0006】図4を参照して従来のマルチゲート構造の
LDD−TFTを用いた画素駆動用スイッチング素子を
簡潔に説明する。ガラス基板1a上に、所定の形状にパ
ターニングされたpoly-Si膜が形成されている。
このpoly-Si膜には互いに分離した一対のチャネ
ル領域3が形成されており、両者は接続領域6により互
いに接続されている。一方のチャネル領域3の端部には
ソース領域4が形成されており、他方のチャネル領域3
の端部にはドレイン領域5が形成されている。ソース領
域4、接続領域6およびドレイン領域5と各チャネル領
域3との間には各々ソース領域およびドレイン領域と同
一導電型の低濃度不純物領域即ちLDD領域7が合計4
箇所形成されている。各チャネル領域3の上にはゲート
酸化膜8を介してゲート電極9がパターニング形成され
TFTを構成している。TFTの上には層間絶縁膜10
が成膜されている。さらにその上に信号電極11がパタ
ーニング形成されており、コンタクトホールを介してソ
ース領域4とドレイン領域5に電気接続されている。さ
らにその上に最終層間絶縁膜12を形成し、蓄積容量部
21上の信号電極11にコンタクトホールを開口し、平
坦化膜13を形成後、更に蓄積容量部上の信号電極12
にコンタクトホールを開口し、画素電極(ITO)14
aを形成し電気接続させる。A conventional pixel driving switching element using an LDD-TFT having a multi-gate structure will be briefly described with reference to FIG. A poly-Si film patterned into a predetermined shape is formed on the glass substrate 1a.
A pair of channel regions 3 separated from each other are formed in this poly-Si film, and both are connected to each other by a connection region 6. The source region 4 is formed at the end of one channel region 3 and the other channel region 3 is formed.
A drain region 5 is formed at the end of the. Between the source region 4, the connection region 6, the drain region 5 and each channel region 3, there are a total of 4 low-concentration impurity regions having the same conductivity type as the source region and the drain region, that is, LDD regions 7.
It is formed in some places. A gate electrode 9 is patterned and formed on each channel region 3 through a gate oxide film 8 to form a TFT. Interlayer insulation film 10 on the TFT
Is deposited. Further, a signal electrode 11 is formed thereon by patterning and is electrically connected to the source region 4 and the drain region 5 via a contact hole. Further, a final interlayer insulating film 12 is formed thereon, a contact hole is opened in the signal electrode 11 on the storage capacitor portion 21, a flattening film 13 is formed, and then the signal electrode 12 on the storage capacitor portion 12 is formed.
A contact hole is opened in the pixel electrode (ITO) 14
a is formed and electrically connected.
【0007】図5は、従来のチャネル長を短縮化し微細
化したマルチゲート構造のLDD−TFTを用いた画素
駆動用スイッチング素子を示す断面図である。図5にお
いて図4と同一部分には同一符号を付している。構成及
び製造方法は、上記図4で説明した従来のマルチゲート
構造のLDD−TFTを用いた画素駆動用スイッチング
素子と同様であるが、図示のように、チャネル長を短縮
化したことにより、画素駆動用スイッチング素子全体の
サイズも縮小されていることが判る。FIG. 5 is a sectional view showing a pixel driving switching element using a conventional LDD-TFT having a multi-gate structure in which the channel length is shortened and miniaturized. 5, the same parts as those in FIG. 4 are designated by the same reference numerals. The configuration and the manufacturing method are the same as those of the pixel driving switching element using the conventional LDD-TFT having the multi-gate structure described in FIG. 4, but as shown in the figure, the pixel length is reduced by reducing the channel length. It can be seen that the size of the entire drive switching element is also reduced.
【0008】図3は、マルチゲート構造のLDD−TF
Tを採用したアクティブマトリクス型液晶表示装置の1
画素分を切り取って示した等価回路図である。スイッチ
ング素子はTFT1ないしTFTnの直列接続からな
り、個々のゲート電極はそれぞれ共通にゲート配線に接
続されている。TFT1のソース領域端部は信号線に接
続されている一方、TFTnのドレイン領域端部は画素
電極を介して液晶を駆動する。なお、液晶24と並列に
蓄積容量部21も接続されている。FIG. 3 shows an LDD-TF having a multi-gate structure.
1 of active matrix type liquid crystal display device adopting T
It is the equivalent circuit diagram which cut out and showed the pixel part. The switching element is composed of TFT1 to TFTn connected in series, and each gate electrode is commonly connected to the gate wiring. The source region end of the TFT1 is connected to the signal line, while the drain region end of the TFTn drives the liquid crystal through the pixel electrode. The storage capacitor 21 is also connected in parallel with the liquid crystal 24.
【0009】[0009]
【発明が解決しようとする課題】アクティブマトリクス
型液晶表示装置は高性能化、高精細化のためにTFTの
微細化が必要となる。従来のマルチゲート構造のLDD
−TFTは、リーク電流を低く抑制できる多大な効果が
得ることができたが、TFTの微細化のためチャネル長
を短縮化すると、不純物の水平方向拡散および電圧を印
加したとき空乏層の広がりのため実効チャネル長が短く
なり、リーク電流が極端に増大することとなり、特に、
液晶層に印加された電圧が保持できず、蓄積容量部から
の電流のリークが原因となる画素輝点欠陥が発生すると
いう問題を有していた。The active matrix type liquid crystal display device requires the miniaturization of the TFT for higher performance and higher definition. Conventional multi-gate LDD
-The TFT was able to obtain a great effect of suppressing the leak current to a low level. However, if the channel length is shortened due to the miniaturization of the TFT, the horizontal diffusion of impurities and the expansion of the depletion layer when a voltage is applied are reduced. Therefore, the effective channel length is shortened and the leak current is extremely increased.
There is a problem in that the voltage applied to the liquid crystal layer cannot be held, and a pixel bright spot defect due to current leakage from the storage capacitor portion occurs.
【0010】本発明は、このような事情に鑑みなされた
もので、リーク電流の増大を防止し、かつスイッチング
素子全体の小型化を実現可能な液晶表示装置の提供を、
その目的とする。The present invention has been made in view of the above circumstances, and provides a liquid crystal display device capable of preventing an increase in leak current and realizing the miniaturization of the entire switching element.
To that end.
【0011】[0011]
【課題を解決するための手段】前記目的を達成するため
に、本発明の液晶表示装置は、マトリクス状に配列した
画素電極とこれを駆動する周辺回路を同一基板上に集積
化したアクティブマトリクスアレイ基板と、これと対向
する対向基板と、前記両基板により保持される液晶層
と、偏光板とを備えた液晶表示装置であって、前記偏光
板の配置がノーマリィーホワイトであり、前記画素電極
と周辺回路を構成する薄膜トランジスタは、複数のゲー
ト電極を有するマルチゲート型MISトランジスタであ
り、前記トランジスタは、ソースおよびドレイン領域と
チャネル領域との間に低濃度不純物領域を備えたLDD
構造を有し、前記複数のゲート電極において、少なくと
も一つのゲート電極がその他のゲート電極と寸法が異な
ることを特徴とする。In order to achieve the above object, a liquid crystal display device of the present invention is an active matrix array in which pixel electrodes arranged in a matrix and peripheral circuits for driving the pixel electrodes are integrated on the same substrate. A liquid crystal display device comprising a substrate, a counter substrate facing the substrate, a liquid crystal layer held by the both substrates, and a polarizing plate, wherein the polarizing plate is arranged in normally white, and the pixel electrode is provided. And a thin film transistor forming a peripheral circuit are multi-gate MIS transistors having a plurality of gate electrodes, and the transistor has an LDD including a low-concentration impurity region between a source / drain region and a channel region.
In the plurality of gate electrodes, at least one gate electrode has a different size from other gate electrodes.
【0012】本発明の液晶表示装置は、前記のような構
成を有することから、リーク電流が増大することが防止
でき、その結果、画素輝点欠陥の発生が防止され、かつ
微細化が可能となる。Since the liquid crystal display device of the present invention has the above-mentioned structure, it is possible to prevent the leak current from increasing, and as a result, it is possible to prevent the occurrence of the pixel bright spot defect and to miniaturize it. Become.
【0013】本発明の液晶表示装置において、前記薄膜
トランジスタは、画素スイッチング素子に用いられ、ド
レイン領域及び蓄積容量部に近いゲート電極のチャネル
長の寸法が他のゲート電極のチャンネル長寸法よりも長
いことが好ましい。例えば、ドレイン領域及び蓄積容量
部に近いゲート電極のチャネル長の寸法は、0.1〜1
0μmの範囲であり、他のゲート電極のチャンネル長寸
法は0.2〜20μmの範囲であり、好ましくは、ドレ
イン領域及び蓄積容量部に近いゲート電極のチャネル長
の寸法は、1.0〜4.0μmの範囲であり、他のゲー
ト電極のチャンネル長寸法は2.0〜8.0μmの範囲
である。In the liquid crystal display device of the present invention, the thin film transistor is used for a pixel switching element, and a channel length dimension of a gate electrode close to a drain region and a storage capacitance portion is longer than a channel length dimension of another gate electrode. Is preferred. For example, the channel length dimension of the gate electrode near the drain region and the storage capacitor is 0.1 to 1
The channel length dimension of the other gate electrode is in the range of 0.2 to 20 μm, and preferably, the channel length dimension of the gate electrode near the drain region and the storage capacitor portion is 1.0 to 4 The channel length dimension of the other gate electrodes is in the range of 2.0 to 8.0 μm.
【0014】また、本発明の薄膜トランジスタは、マト
リクス状に配列した画素電極とこれを駆動する周辺回路
を同一基板上に集積化したアクティブマトリクスアレイ
基板と、これと対向する対向基板と、前記両基板により
保持される液晶層と、偏光板とを備え、前記偏光板の配
置がノーマリィーホワイトである液晶表示装置に使用さ
れる前記薄膜トランジスタであって、このトランジスタ
は、複数のゲート電極を有するマルチゲート型MISト
ランジスタであり、これは、ソースおよびドレイン領域
とチャネル領域の間に低濃度不純物領域を備えたLDD
構造を有し、前記複数のゲート電極において、少なくと
も一つのゲート電極がその他のゲート電極と寸法が異な
ることを特徴とする。The thin film transistor of the present invention has an active matrix array substrate in which pixel electrodes arranged in a matrix and peripheral circuits for driving the pixel electrodes are integrated on the same substrate, a counter substrate facing the active matrix array substrate, and the both substrates. A thin film transistor used in a liquid crystal display device in which the arrangement of the polarizing plate is normally white, the transistor being a multi-gate having a plurality of gate electrodes. Type MIS transistor, which is an LDD having a low concentration impurity region between a source / drain region and a channel region.
In the plurality of gate electrodes, at least one gate electrode has a different size from other gate electrodes.
【0015】前記薄膜トランジスタは、画素スイッチン
グ素子に用いられ、ドレイン領域及び蓄積容量部に近い
ゲート電極のチャネル長の寸法が他のゲート電極のチャ
ンネル長寸法よりも長いことが好ましい。The thin film transistor is used for a pixel switching element, and it is preferable that the channel length dimension of the gate electrode near the drain region and the storage capacitor portion is longer than the channel length dimension of other gate electrodes.
【0016】[0016]
【発明の実施の形態】以下、本発明の液晶表示装置の一
例について、図面を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION An example of the liquid crystal display device of the present invention will be described below with reference to the drawings.
【0017】図1は、本発明のアクティブマトリクス型
液晶表示装置において、特に重要となるTFT周辺を拡
大して表した部分断面図である。図示するTFTはn−
ch型でありアクティブマトリクス型液晶表示装置の画
素駆動用スイッチング素子を構成する。このTFTは例
えば、以下のようにして製造できる。FIG. 1 is an enlarged partial cross-sectional view showing the periphery of a TFT, which is particularly important in the active matrix type liquid crystal display device of the present invention. The illustrated TFT is n-
It is a ch type and constitutes a pixel driving switching element of an active matrix type liquid crystal display device. This TFT can be manufactured, for example, as follows.
【0018】まず、基板1aとして無アルカリガラス基
板(例えば1737:コーニング社製)を用い、酸化シ
リコン薄膜からなるアンダーコート2(例えば、厚み4
00nm)を形成する。この上に、非結晶シリコン薄膜
をプラズマCVD法により形成(例えば、厚み50n
m)した後、エキシマレーザー光を照射して溶融・結晶
化し多結晶シリコン薄膜を形成する。前記多結晶シリコ
ン薄膜を画素駆動用スイッチング素子部と蓄積容量部に
加工し、酸化シリコン薄膜からなるゲート絶縁膜8(例
えば、厚み90nm)形成する。前記ゲート絶縁膜9上
にフォトレジストマスクを形成し、イオン注入法にて第
一の不純物注入を行い、高濃度不純物注入領域(拡散層
領域)となるソース領域4、接続領域6およびドレイン
領域5を形成する。第1の不純物注入は燐(P)イオン
を、例えば、加速電圧12KV,ドーズ量2.5×10
14/cm2の条件で注入する。第一の不純物注入後、フォ
トレジストマスクを除去し、ゲート電極9a、9b(例
えば、Mo(モリブデン)に高融点金属、例えばW(タ
ングステン)を35%添加した合金)を形成(例えば、
厚み300nm)し、ドレイン領域5側のゲート電極9
bがソース領域4側のゲート電極9aよりもチャネル長
の長さが大きくなるようにパターニング形成する。First, a non-alkali glass substrate (for example, 1737, manufactured by Corning Incorporated) is used as the substrate 1a, and an undercoat 2 (for example, a thickness of 4) made of a silicon oxide thin film is used.
00 nm) is formed. An amorphous silicon thin film is formed on this by a plasma CVD method (for example, a thickness of 50 n
m), and then irradiated with excimer laser light to melt and crystallize to form a polycrystalline silicon thin film. The polycrystalline silicon thin film is processed into a pixel driving switching element part and a storage capacitor part to form a gate insulating film 8 (for example, 90 nm thick) made of a silicon oxide thin film. A photoresist mask is formed on the gate insulating film 9, and a first impurity implantation is performed by an ion implantation method to form a high concentration impurity implantation region (diffusion layer region) of the source region 4, the connection region 6 and the drain region 5. To form. For the first impurity implantation, phosphorus (P) ions are used, for example, with an accelerating voltage of 12 KV and a dose of 2.5 × 10.
Inject under the condition of 14 / cm 2 . After the first impurity implantation, the photoresist mask is removed to form gate electrodes 9a and 9b (for example, an alloy of Mo (molybdenum) with a refractory metal, for example, 35% of W (tungsten) added).
Thickness 300 nm), and the gate electrode 9 on the drain region 5 side
Patterning is performed so that b has a channel length larger than that of the gate electrode 9a on the source region 4 side.
【0019】次に、ゲート電極9a、9bをマスクとし
て、第2の不純物注入を行い、ソース領域4と接続領域
6とドレイン領域5と各チャネル領域3との間に、低濃
度不純物注入領域(LDD領域)7を合計4箇所形成す
る。なお、LDD領域の数は4個所に制限されず、種々
条件に応じ適宜決定される。第2の不純物注入は、燐
(P)イオンを、例えば、加速電圧70KV,ドーズ量
2.5×1014/cm2の条件で注入する。その後、注入
した不純物の活性化処理を行う。その後、酸化シリコン
からなる層間絶縁膜10を形成(例えば、厚み400n
m)し、ソース及びドレイン領域上にコンタクトホール
を開口し、信号電極11を形成し、電気接続する。その
後、酸化シリコンからなる最終絶縁膜12を形成(例え
ば、厚み400nm)し、蓄積容量上のドレイン領域5
側の信号電極11上にコンタクトホールを開口し、透明
なポジ型の感光性アルカリ樹脂(例えば、商品名:FV
R、富士薬品工業(株)製)による平坦化膜13を形成
た後、所定のフォトマスクを用いて、紫外線照射して、
ドレイン電極上にコンタクトホールを開口し、画素電極
(ITO)14aを形成し、ドレイン領域側5の信号電
極11と電気接続させる。このようにして、アクティブ
マトリックスアレイ基板が製造できる。Next, using the gate electrodes 9a and 9b as a mask, a second impurity implantation is performed to form a low concentration impurity implantation region () between the source region 4, the connection region 6, the drain region 5 and each channel region 3. LDD regions) 7 are formed at four locations in total. The number of LDD regions is not limited to four, and may be appropriately determined according to various conditions. The second impurity implantation is phosphorus.
(P) ions are implanted, for example, under the conditions of an acceleration voltage of 70 KV and a dose amount of 2.5 × 10 14 / cm 2 . After that, the implanted impurities are activated. Then, an interlayer insulating film 10 made of silicon oxide is formed (for example, a thickness of 400 n
Then, contact holes are opened on the source and drain regions to form the signal electrode 11 and electrically connect. Then, a final insulating film 12 made of silicon oxide is formed (for example, a thickness of 400 nm), and the drain region 5 on the storage capacitor is formed.
A contact hole is opened on the signal electrode 11 on the side, and a transparent positive type photosensitive alkali resin (for example, trade name: FV
R, manufactured by Fuji Pharmaceutical Co., Ltd.), and then formed with a flattening film 13, and then irradiated with ultraviolet rays using a predetermined photomask,
A contact hole is opened on the drain electrode, a pixel electrode (ITO) 14a is formed, and the pixel electrode (ITO) 14a is electrically connected to the signal electrode 11 on the drain region side 5. In this way, an active matrix array substrate can be manufactured.
【0020】次に図2を参照して、マルチゲート構造L
DD−TFTを用いて構成されたアクティブマトリクス
型液晶表示装置の構成例を説明する。Next, referring to FIG. 2, the multi-gate structure L
A configuration example of the active matrix type liquid crystal display device configured by using the DD-TFT will be described.
【0021】基板1bにカラーフィルター層16として
顔料分散タイプで赤、緑、青のストライプ配列のものと
ブラックマトリクス層17をフォトリソグラフィーで形
成し、その上に、透明電極としてインジウム・錫・オキ
サイドで画素電極14bを形成することにより、対向基
板が製造できる。A pigment dispersion type red, green and blue stripe array and a black matrix layer 17 are formed on the substrate 1b as a color filter layer 16 by photolithography, and indium tin oxide is used as a transparent electrode thereon. The counter substrate can be manufactured by forming the pixel electrode 14b.
【0022】つぎに、画素電極14a,b上に、例え
ば、ポリイミドをγ−ブチロラクトンに5質量%溶解し
た溶液を印刷し、加熱(例えば、250℃)して硬化し
た後、レーヨン布等を用いた回転ラビング法による配向
処理を行うことで配向層18a,bを形成する。Next, for example, a solution in which 5% by mass of polyimide is dissolved in γ-butyrolactone is printed on the pixel electrodes 14a and 14b and heated (for example, 250 ° C.) to be cured, and then rayon cloth or the like is used. The alignment layers 18a and 18b are formed by performing the alignment treatment by the rotating rubbing method.
【0023】そして、対向基板1bの画素電極(IT
O)14bの周辺部には、例えば、ガラスファイバーを
1.0重量%混入した熱硬化型シール樹脂(例えば、商
品名:ストラクトボンド、三井東圧化学(株)製)を印
刷し、アクティブマトリクス側の基板1aには樹脂ビー
ズ15を100〜200個/mm2の割合で散布し、対
向側の基板1bと前記アクティブマトリクス側の基板1
aを互いに張り合わせ、加熱(例えば、150℃)して
シール樹脂を硬化した後、例えばフッ素エステル系ネマ
ティック液晶19を真空注入し、紫外線硬化性樹脂で封
口した後、紫外線光により硬化する。Then, the pixel electrode (IT
O) 14b is printed with a thermosetting seal resin (for example, trade name: Struct Bond, manufactured by Mitsui Toatsu Chemicals, Inc.) containing 1.0% by weight of glass fiber on the periphery of the active matrix. The resin beads 15 are scattered on the side substrate 1a at a rate of 100 to 200 pieces / mm 2 , and the opposite side substrate 1b and the active matrix side substrate 1 are dispersed.
After a is bonded to each other and heated (for example, 150 ° C.) to cure the seal resin, for example, a fluoroester nematic liquid crystal 19 is vacuum-injected, sealed with an ultraviolet curable resin, and then cured with ultraviolet light.
【0024】こうして形成された対向側の基板1bの外
側とアクティブマトリクス側の基板1aの外側に、偏光
フィルム20a,bを貼付し(配置はノーマリィーホワ
イト)、アクティブマトリクス型液晶表示装置が完成す
る。なお、図2において、22は回路構成部を示す。Polarizing films 20a and 20b are attached to the outside of the opposing substrate 1b and the outside of the active matrix side substrate 1a thus formed (arrangement is normally white) to complete the active matrix type liquid crystal display device. . In addition, in FIG. 2, 22 shows a circuit configuration part.
【0025】図6のグラフに、デュアルゲート電極のチ
ャンネル長(μm)とドレイン電流の特性を示す。この
図において、横軸がゲート電極のチャンネル長であり、
例えば、4μmと3μmの二つのゲート電極の場合は、
4+3と表示している。また、縦軸は、Vg=0Vの時
のドレイン電流である。このグラフに示すように、ゲー
ト電極のチャンネル長が4μm未満になると、従来では
ドレイン電流(リーク電流)が大きくなるが、本発明
は、ほとんどリーク電流が増大しない。The graph of FIG. 6 shows the characteristics of the channel length (μm) of the dual gate electrode and the drain current. In this figure, the horizontal axis is the channel length of the gate electrode,
For example, in the case of two gate electrodes of 4 μm and 3 μm,
It is displayed as 4 + 3. The vertical axis represents the drain current when Vg = 0V. As shown in this graph, when the channel length of the gate electrode is less than 4 μm, the drain current (leakage current) conventionally increases, but in the present invention, the leak current hardly increases.
【0026】[0026]
【発明の効果】以上説明したように、本発明の液晶表示
装置は、液晶層に印加された電圧を保持する能力を高
め、特に蓄積容量部からの電流のリークが原因となる画
素輝点欠陥の発生を押さえることができる。また、従来
と比べ、画素駆動用スイッチング素子全体のサイズを縮
小することができ、この結果、アクティブマトリクス型
液晶表示装置の高性能化および高精細化を実現できる。As described above, the liquid crystal display device of the present invention enhances the ability to hold the voltage applied to the liquid crystal layer, and in particular, pixel bright spot defects caused by current leakage from the storage capacitor portion. It is possible to suppress the occurrence of. Further, the size of the entire pixel driving switching element can be reduced as compared with the conventional one, and as a result, high performance and high definition of the active matrix type liquid crystal display device can be realized.
【図1】本発明の液晶表示装置の構造の一例を示す部分
断面図である。FIG. 1 is a partial cross-sectional view showing an example of the structure of a liquid crystal display device of the present invention.
【図2】本発明の液晶表示装置の構造の一例を示す断面
図である。FIG. 2 is a cross-sectional view showing an example of the structure of the liquid crystal display device of the present invention.
【図3】従来のマルチゲート構造LDD−TFTを用い
た画素駆動用スイッチング素子で構成されたアクティブ
マトリクス型液晶表示装置における1画素分の等価回路
図である。FIG. 3 is an equivalent circuit diagram of one pixel in an active matrix type liquid crystal display device including a pixel driving switching element using a conventional multi-gate structure LDD-TFT.
【図4】従来のマルチゲート構造LDD−TFTを用い
た画素駆動用スイッチング素子を示す断面図である。FIG. 4 is a sectional view showing a pixel driving switching element using a conventional multi-gate structure LDD-TFT.
【図5】従来のチャネル長を短縮化し微細化したマルチ
ゲート構造LDD−TFTを用いた画素駆動用スイッチ
ング素子を示す断面図である。FIG. 5 is a cross-sectional view showing a pixel driving switching element using a conventional multi-gate structure LDD-TFT with a shortened channel length and miniaturization.
【図6】ゲート電極のチャンネル長とドレイン電流との
特性を示すグラフである。FIG. 6 is a graph showing characteristics of a channel length of a gate electrode and a drain current.
1a,1b:ガラス基板 2:アンダーコート 3:チャネル領域 4:ソース領域 5:ドレイン領域 6:接続領域 7:LDD領域 8:ゲート酸化膜 9:ゲート電極 10:層間絶縁膜 11:配線電極 12:最終絶縁膜 13:平坦化膜 14a,14b:画素電極(ITO) 15:樹脂ビーズ 16:カラーフィルター層 17:ブラックマトリクス層 18a,18b:配硬膜 19:液晶 20a,20b:偏光フィルム 1a, 1b: glass substrate 2: Undercoat 3: Channel area 4: Source area 5: Drain region 6: Connection area 7: LDD area 8: Gate oxide film 9: Gate electrode 10: Interlayer insulating film 11: Wiring electrode 12: Final insulating film 13: Flattening film 14a, 14b: Pixel electrodes (ITO) 15: Resin beads 16: Color filter layer 17: Black matrix layer 18a, 18b: Hardened film 19: Liquid crystal 20a, 20b: Polarizing film
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA24 JA31 JA37 KA04 MA27 NA13 PA06 5F110 AA06 BB02 CC02 DD02 DD13 EE06 EE28 FF02 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ13 HJ23 HL07 HL11 HM15 NN02 NN03 NN04 NN23 NN27 NN73 PP03 QQ11 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 2H092 JA24 JA31 JA37 KA04 MA27 NA13 PA06 5F110 AA06 BB02 CC02 DD02 DD13 EE06 EE28 FF02 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ13 HJ23 HL07 HL11 HM15 NN02 NN03 NN04 NN23 NN27 NN73 PP03 QQ11
Claims (6)
を駆動する周辺回路を同一基板上に集積化したアクティ
ブマトリクスアレイ基板と、これと対向する対向基板
と、前記両基板により保持される液晶層と、偏光板とを
備えた液晶表示装置であって、前記偏光板の配置がノー
マリィーホワイトであり、前記画素電極と周辺回路を構
成する薄膜トランジスタは、複数のゲート電極を有する
マルチゲート型MISトランジスタであり、前記トラン
ジスタは、ソースおよびドレイン領域とチャネル領域と
の間に低濃度不純物領域を備えたLDD構造を有し、前
記複数のゲート電極において、少なくとも一つのゲート
電極がその他のゲート電極と寸法が異なることを特徴と
する液晶表示装置。1. An active matrix array substrate in which pixel electrodes arranged in a matrix and peripheral circuits for driving the pixel electrodes are integrated on the same substrate, a counter substrate facing the active matrix array substrate, and a liquid crystal layer held by the both substrates. And a polarizing plate, wherein the polarizing plate is arranged in normally white, and the thin film transistor forming the pixel electrode and the peripheral circuit is a multi-gate MIS transistor having a plurality of gate electrodes. The transistor has an LDD structure including a low-concentration impurity region between a source / drain region and a channel region, and in the plurality of gate electrodes, at least one gate electrode has a size different from that of other gate electrodes. Liquid crystal display device characterized by different.
ング素子に用いられ、ドレイン領域及び蓄積容量部に近
いゲート電極のチャネル長の寸法が他のゲート電極のチ
ャンネル長寸法よりも長いことを特徴とする請求項1記
載の液晶表示装置。2. The thin film transistor is used for a pixel switching element, and a channel length dimension of a gate electrode near a drain region and a storage capacitor portion is longer than a channel length dimension of another gate electrode. 1. The liquid crystal display device according to 1.
ト電極のチャネル長の寸法が、0.1〜10μmの範囲
であり、他のゲート電極のチャンネル長寸法が0.2〜
20μmの範囲である請求項2記載の液晶表示装置。3. The channel length dimension of the gate electrode near the drain region and the storage capacitor portion is in the range of 0.1 to 10 μm, and the channel length dimension of the other gate electrode is 0.2 to.
The liquid crystal display device according to claim 2, wherein the liquid crystal display device has a range of 20 μm.
を駆動する周辺回路を同一基板上に集積化したアクティ
ブマトリクスアレイ基板と、これと対向する対向基板
と、前記両基板により保持される液晶層と、偏光板とを
備え、前記偏光板の配置がノーマリィーホワイトである
液晶表示装置に使用される前記薄膜トランジスタであっ
て、このトランジスタは、複数のゲート電極を有するマ
ルチゲート型MISトランジスタであり、これは、ソー
スおよびドレイン領域とチャネル領域の間に低濃度不純
物領域を備えたLDD構造を有し、前記複数のゲート電
極において、少なくとも一つのゲート電極がその他のゲ
ート電極と寸法が異なることを特徴とする薄膜トランジ
スタ。4. An active matrix array substrate in which pixel electrodes arranged in a matrix and peripheral circuits for driving the pixel electrodes are integrated on the same substrate, a counter substrate facing the active matrix array substrate, and a liquid crystal layer held by the both substrates. A thin film transistor used in a liquid crystal display device in which the arrangement of the polarizing plate is normally white, the transistor being a multi-gate type MIS transistor having a plurality of gate electrodes, This has an LDD structure having a low-concentration impurity region between a source / drain region and a channel region, and in the plurality of gate electrodes, at least one gate electrode is different in size from other gate electrodes. And a thin film transistor.
ング素子に用いられ、ドレイン領域及び蓄積容量部に近
いゲート電極のチャネル長の寸法が他のゲート電極のチ
ャンネル長寸法よりも長いことを特徴とする請求項4記
載の薄膜トランジスタ。5. The thin film transistor is used for a pixel switching element, and a channel length dimension of a gate electrode near a drain region and a storage capacitor portion is longer than a channel length dimension of another gate electrode. 4. The thin film transistor according to 4.
ト電極のチャネル長の寸法が、0.1〜10μmの範囲
であり、他のゲート電極のチャンネル長寸法が0.2〜
20μmの範囲である請求項5記載の薄膜トランジス
タ。6. The channel length dimension of the gate electrode near the drain region and the storage capacitor portion is in the range of 0.1 to 10 μm, and the channel length dimension of the other gate electrode is 0.2 to.
The thin film transistor according to claim 5, having a thickness in the range of 20 μm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002004961A JP2003207805A (en) | 2002-01-11 | 2002-01-11 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002004961A JP2003207805A (en) | 2002-01-11 | 2002-01-11 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003207805A true JP2003207805A (en) | 2003-07-25 |
Family
ID=27644141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002004961A Pending JP2003207805A (en) | 2002-01-11 | 2002-01-11 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003207805A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982969A (en) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | Thin-film transistor and liquid-crystal display |
JP2001175198A (en) * | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method therefor |
-
2002
- 2002-01-11 JP JP2002004961A patent/JP2003207805A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982969A (en) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | Thin-film transistor and liquid-crystal display |
JP2001175198A (en) * | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3723336B2 (en) | Liquid crystal display device | |
KR100930916B1 (en) | Lateral electric field type liquid crystal display device and manufacturing method thereof | |
JP5638833B2 (en) | Image display device and manufacturing method thereof | |
US7968387B2 (en) | Thin film transistor and method of fabricating thin film transistor substrate | |
US7164408B2 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
JP2003167258A (en) | Liquid crystal display device | |
JP5120828B2 (en) | Thin film transistor substrate and manufacturing method thereof, and liquid crystal display panel having the same and manufacturing method | |
JP4307582B2 (en) | Liquid crystal display | |
KR101622655B1 (en) | Liquid crystal display device and method of fabricating the same | |
JP2011146410A (en) | Display device, switching circuit, and field effect transistor | |
JP3454340B2 (en) | Liquid crystal display | |
JP4049422B2 (en) | Manufacturing method of liquid crystal display device | |
US6897931B2 (en) | In-plane switching mode liquid crystal display device and method for fabricating the same | |
US6806500B2 (en) | Electro-optical device and electronic apparatus | |
JPH1096956A (en) | Liquid crystal display device and its production | |
JP2003029269A (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
JP4536198B2 (en) | Liquid crystal display | |
KR20120072817A (en) | Liquid crystal display device | |
JP4916522B2 (en) | Liquid crystal display | |
KR20150144060A (en) | Thin Film Transistor Array Substrate and Method for Manufacturing the Same | |
JP2003207805A (en) | Liquid crystal display device | |
JP2003215615A (en) | Liquid crystal display and its manufacturing method | |
JPH10253989A (en) | Display device | |
JP2008166597A (en) | Manufacturing method of semiconductor device, and manufacturing method of liquid crystal display | |
JP2005084231A (en) | Liquid crystal display and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070724 |