JP2003198942A

JP2003198942A - 撮像素子及び撮像装置

Info

Publication number: JP2003198942A
Application number: JP2001396516A
Authority: JP
Inventors: Kunio Ookawa; 訓生大川
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-12-27
Filing date: 2001-12-27
Publication date: 2003-07-11

Abstract

(57)【要約】【課題】従来の撮像装置に使用される撮像素子は、プ
リアンプ、Ａ／Ｄ変換器、信号処理回路等とは独立に設
けられた素子温度検出回路を有していた。しかしなが
ら、撮像装置の生産コストを低減させるために、回路構
成の簡素化が望まれていた。【解決手段】基板と、この基板に形成された複数の有
効画素と、この複数の有効画素のそれぞれに接続された
選択手段と、前記複数の有効画素のそれぞれと等価な関
係となるように前記選択手段に接続された測温手段とを
有して撮像素子を構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、撮像素子及びこ
の撮像素子を用いた撮像装置に関する。

【０００２】

【従来の技術】図１０は従来の撮像素子を用いた撮像装
置を示す機能ブロック図である。ここでは、撮像装置の
例として非冷却赤外線カメラを挙げて説明する。図にお
いて、１００は撮像素子、１はシリコン等の基板、３は
有効画素、７はバイアス電源Ａ、９はバイアス電源Ｂ、
１１はドライバ回路である。また、１３はプリアンプ、
１５はこのプリアンプ１３の後段に設けられたＡ／Ｄ変
換器、１７はこのＡ／Ｄ変換器１５の後段に設けられた
信号処理回路、１９はこの信号処理回路１７の後段に設
けられたＤ／Ａ変換器である。このＤ／Ａ変換器１９の
出力端子からはビデオ信号２１が出力される。

【０００３】また、２３は上記プリアンプ１３、Ａ／Ｄ
変換器１５、信号処理回路１７等とは独立に設けられた
素子温度検出回路である。５はこの素子温度検出回路２
３の一部であり、基板１に設けられた測温手段、２７は
この測温手段５の後段に設けられた計装アンプ、２５は
測温手段５と計装アンプ２７との間に設けられた定電圧
源Ａである。また、２９は計装アンプ２７の後段に設け
られた比較器、３１はこの比較器２９に基準として入力
される定電圧源Ｂ、３３は比較器２９の後段に設けられ
たパワーアンプ、３５はこのパワーアンプ３３の後段に
設けられたペルチェ素子である。このペルチェ素子３５
は撮像素子１００に接着され、撮像素子１００の温度を
調節する役割を有する。

【０００４】また、図１１は図１０に示す従来の撮像素
子の要部を示す機能ブロック図である。図において、３
７〜４０はボロメータ等の有効画素、４１〜４４はダイ
オード、４５〜４８及び５５はＦＥＴ、５１は水平走査
回路、５３は垂直走査回路である。

【０００５】従来の非冷却赤外線カメラは概略上述のよ
うな構成を有する。そして、各有効画素３７〜４０は基
板１に対して図示しない中空断熱構造を有する。この様
な各有効画素の構成は、例えば特開平３−９４１２７号
公報に記載されている。また、各有効画素３７〜４０
は、この中空断熱構造を介して基板１と断熱された図示
しない検知部を有する。この検知部には酸化バナジウム
やポリシリコン等抵抗温度係数の大きな材料で形成され
た抵抗体、あるいはダイオード等が採用されている。

【０００６】次に、図１２等を用いて、従来の非冷却赤
外線カメラの動作を説明する。図１２は図１１に示す従
来の撮像素子における出力の経時変化を示す図である。
図において、横軸は時間、縦軸はプリアンプ１３に入力
される撮像素子１００の出力である。即ち、図示しない
被写体が放射する赤外線のエネルギーを吸収することに
より上記検知部には数mK程度の微少な温度変化が生じ
る。非冷却赤外線カメラの撮像素子１００は、この微少
な温度変化を各有効画素３７〜４０の検知部中に形成し
た図示しない抵抗体の抵抗値変化、あるいはダイオード
の順方向電圧の変化として電気信号に変換し出力する。

【０００７】つまり、水平走査回路５１及び垂直走査回
路５３により有効画素３７〜４０の内から画素選択を行
ない、各有効画素３７〜４０の出力に対応する電気信号
として図１２に示すように順次出力する。図１２は、有
効画素Ａ３７→有効画素Ｂ３８→有効画素Ｃ３９→有効
画素Ｄ４０の順に周期的に出力した場合を表している。

【０００８】さらに、この撮像素子１００の出力はプリ
アンプ１３で増幅された後Ａ／Ｄ変換され、続いてオフ
セット補正、感度補正、欠陥補正等の表示のための信号
処理が行われる。この信号処理が行なわれた出力は更に
Ｄ／Ａ変換され、ビデオ信号２１として出力される。

【０００９】一方、安定した画像を得るには被写体から
の赤外線吸収による上記検知部の上昇温度と同レベルの
数mK程度の精度で撮像素子１００の温度を安定化させて
撮像を行なう必要がある。このため、測温手段５の抵抗
値変化を素子温度制御のために専用に設けた素子温度検
出回路２３を用いて読み取り、温度の安定化に用いる。
即ち、検出した温度に対応する電圧と定電圧源Ｂ３１が
設定する目標値との差に応じた所望の電力をパワ−アン
プ３３を介してペルチェ素子３５にフィ−ドバックする
ことにより撮像素子１００の温度を安定化させて撮像を
行なう。

【００１０】

【発明が解決しようとする課題】従来の非冷却赤外線カ
メラは上述のように構成されるが、原価低減のためには
部品点数削減が必要であり、上記のような回路構成の簡
素化が課題であった。この発明は上述のような課題を解
決するために成されたものであり、回路構成の簡単化を
行なうことを目的とする。

【００１１】

【課題を解決するための手段】この発明にかかる撮像素
子は、基板と、この基板に形成された複数の有効画素
と、この複数の有効画素のそれぞれに接続された選択手
段と、複数の有効画素のそれぞれと等価な関係となるよ
うに選択手段に接続された測温手段とを有して構成され
たものである。

【００１２】また、この発明にかかる撮像素子は、基板
と、この基板に形成された複数の有効画素と、基板に形
成された測温手段と、複数の有効画素のそれぞれ及び測
温手段に接続された選択手段とを有し、選択手段は、複
数の有効画素及び測温手段の内から、出力を読み出すた
めの有効画素又は測温手段を順次選択するようにして構
成されたものである。

【００１３】さらに、この発明にかかる撮像装置は、撮
像素子とこの撮像素子に接続された増幅器とを有し、撮
像素子は基板と、この基板に形成された複数の有効画素
と、基板に形成された測温手段と、複数の有効画素のそ
れぞれ及び測温手段に接続された選択手段とを有し、選
択手段は、複数の有効画素及び測温手段の内から、出力
を読み出すための有効画素又は測温手段を順次選択し、
増幅器は、選択手段によって選択された有効画素又は測
温手段の出力を増幅するようにして構成されたものであ
る。

【００１４】またこの発明にかかる撮像装置は、撮像素
子の温度を調整する温度調整素子を有し、この温度調整
素子は増幅器の出力に含まれる測温手段の検出結果に基
づいて制御されるように構成されたものである。

【００１５】またこの発明にかかる撮像装置は、複数の
測温手段と、撮像素子の温度を調整する温度調整素子と
を有し、増幅器によって増幅された複数の測温手段の検
出結果を平均化し、この平均化した結果に基づいて温度
調整素子を制御するように構成されたものである。

【００１６】またこの発明にかかる撮像素子の測温手段
は、基板上に形成された金属の蒸着被膜で構成されたも
のである。

【００１７】またこの発明にかかる撮像装置の測温手段
は、基板上に形成された金属の蒸着被膜で構成されたも
のである。

【００１８】またこの発明にかかる撮像素子は、基板に
対する中空断熱構造を有する第１の画素と、基板に対す
る中空断熱構造を有さない第２の画素とを有し、第１の
画素を有効画素として利用し、第２の画素を測温手段と
して利用して構成されたものである。

【００１９】またこの発明にかかる撮像装置は、基板に
対する中空断熱構造を有する第１の画素と、基板に対す
る中空断熱構造を有さない第２の画素とを有し、第１の
画素を有効画素として利用し、第２の画素を測温手段と
して利用して構成されたものである。

【００２０】またこの発明にかかる撮像素子は、複数の
有効画素が集合した領域の縁部に測温手段を形成して構
成されたものである。

【００２１】またこの発明にかかる撮像装置は、複数の
有効画素が集合した領域の縁部に測温手段を形成して構
成されたものである。

【００２２】

【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１にかかる撮像装置の構成を示す機能ブロッ
ク図である。ここでは、撮像装置の例として非冷却赤外
線カメラを挙げて説明する。図において、１００は撮像
素子、１はシリコン等の基板、３はこの基板に形成され
た複数の有効画素の集合した領域、７は撮像素子１００
に接続されたバイアス電源Ａ、９は撮像素子１００に接
続されたバイアス電源Ｂ、１１は撮像素子１００に接続
され、撮像素子１００にクロック信号を送るドライバ回
路である。また、１３は撮像素子１００からの出力を入
力し増幅するプリアンプ、１５はこのプリアンプ１３の
後段に設けられたＡ／Ｄ変換器、１７ａはこのＡ／Ｄ変
換器１５の後段に設けられた信号処理回路である。１９
はこの信号処理回路１７ａの後段に設けられたＤ／Ａ変
換器である。このＤ／Ａ変換器１９の出力端子からはビ
デオ信号２１が出力される。

【００２３】また、３３は信号処理回路１７ａの後段に
設けられたパワーアンプ、３５はこのパワーアンプ３３
の後段に設けられた温度調整素子であるペルチェ素子で
ある。このペルチェ素子３５は撮像素子１００に接着さ
れ、撮像素子１００の温度を調節する役割を有する。

【００２４】また、図２は図１に示す撮像素子の要部を
示す機能ブロック図である。図において、３７〜４０は
基板１に形成されたボロメータ等の有効画素Ａ〜Ｄ、４
１〜４４はそれぞれアノードをこの有効画素Ａ〜Ｄ（３
７〜４０）に接続されたダイオード、４５はダイオード
４１及び４３のカソードにソースが接続された水平ＦＥ
Ｔスイッチ、４６はダイオード４２及び４４のカソード
にソースが接続された水平ＦＥＴスイッチである。この
水平ＦＥＴスイッチ４５及び４６のドレインはいずれも
プリアンプ１３に接続される。５１はこの水平ＦＥＴス
イッチ４５及び４６のゲートに接続された水平走査回路
である。この水平走査回路５１はドライバ回路１１に接
続される。

【００２５】また、４７及び４８は垂直ＦＥＴスイッチ
である。この垂直ＦＥＴスイッチ４７のドレインは有効
画素Ａ３７及びＢ３８に接続される。一方、垂直ＦＥＴ
スイッチ４８のドレインは有効画素Ｃ３９及びＤ４０に
接続される。また、垂直ＦＥＴスイッチ４７及び４８の
ソースはいずれもバイアス電源Ｂ９に接続される。

【００２６】５３はこれら垂直ＦＥＴスイッチ４７及び
４８のゲートに接続された垂直走査回路である。この垂
直走査回路５３もドライバ回路１１に接続される。

【００２７】上記水平走査回路５１及び垂直走査回路５
３によって複数の有効画素Ａ〜Ｄ（３７〜４０）のそれ
ぞれに接続された選択手段は構成される。

【００２８】さらに、６１は基板１に形成された測温手
段である。この測温手段６１は、上記複数の有効画素Ａ
〜Ｄ（３７〜４０）のそれぞれと等価な関係となるよう
に水平走査線路５１及び垂直走査線路５３に接続され
る。また、６３はアノードをこの測温手段６１に接続さ
れたダイオード、６５はソースをこのダイオード６３の
カソードに接続された水平ＦＥＴスイッチである。この
水平ＦＥＴスイッチ６５のドレインは水平ＦＥＴスイッ
チ４５及び４６と同様プリアンプ１３に接続される。ま
た、この水平ＦＥＴスイッチ６５のゲートも水平ＦＥＴ
スイッチ４５及び４６と同様水平走査回路５１に接続さ
れる。

【００２９】また、測温手段６１は有効画素Ａ３７及び
Ｂ３８と同様垂直ＦＥＴスイッチ４７のドレインに接続
される。即ち、水平走査回路５１及び垂直走査回路５３
は、上述の水平ＦＥＴスイッチ４５、４６及び６５、垂
直ＦＥＴスイッチ４７及び４８、ダイオード４１〜４４
等を介して複数の有効画素Ａ〜Ｄ（３７〜４０）のそれ
ぞれ、及び測温手段６１に接続される。

【００３０】また、５５は水平ＦＥＴスイッチ４５、４
６及び６５のドレインとグランドとの間に設けられたト
ランジスタの例であるＦＥＴである。このＦＥＴのゲー
トはバイアス電源Ａ７に接続される。

【００３１】図３は図２に示す測温手段６１の様子を示
す断面図である。図において、１は上述の基板、６１は
この基板１の上に形成された上述の測温手段である。こ
の実施の形態では測温手段６１は金属の蒸着被膜で形成
される。ここではアルミニウムが採用されている。ま
た、６７ａはこの測温手段６１と垂直ＦＥＴスイッチ４
７のドレインとを接続する導線、６７ｂはこの測温手段
６１とダイオード６３のアノードとを接続する導線であ
る。

【００３２】一方、各有効画素Ａ〜Ｄ（３７〜４０）は
基板１に対して図示しない中空断熱構造を有する。この
様な各有効画素Ａ〜Ｄ（３７〜４０）の構成は、例えば
特開平３−９４１２７号公報に記載されている。また、
各有効画素Ａ〜Ｄ（３７〜４０）は、この中空断熱構造
を介して基板１と断熱された図示しない検知部を有す
る。この検知部には酸化バナジウムやポリシリコン等抵
抗温度係数の大きな材料で形成された抵抗体、あるいは
ダイオード等が採用されている。

【００３３】次に、この実施の形態にかかる非冷却赤外
線カメラの動作を説明する。即ち、図示しない被写体が
放射する赤外線のエネルギーを吸収することにより有効
画素Ａ〜Ｄ（３７〜４０）の上記検知部には数mK程度の
微少な温度変化が生じる。この微少な温度変化によっ
て、各有効画素Ａ〜Ｄ（３７〜４０）の検知部中に形成
した図示しない抵抗体或いは図示しないダイオードに
は、抵抗値変化、あるい順方向電圧の変化が生じる。

【００３４】一方、上述のように測温手段６１は基板１
上に形成されるとともに、熱伝導率の高いアルミニウム
等の金属を材料としている。このため、基板１の温度と
測温手段６１の温度はほぼ同様の温度となる。従って室
温の変化等によって、基板１に温度変化が生じれば、こ
れに対応して測温手段６１の温度も敏感に変化する。こ
の温度変化によって、測温手段６１にも抵抗値変化が生
じる。

【００３５】次に、水平走査回路５１及び垂直走査回路
５３は、複数の有効画素Ａ〜Ｄ（３７〜４０）及び測温
手段６１の内から、出力を読み出すための有効画素Ａ〜
Ｄ（３７〜４０）または測温手段６１を順次選択する。
即ち、垂直走査回路５３及び水平走査回路５１は、ドラ
イバ回路１１からの信号に基づいて水平ＦＥＴスイッチ
４５、４６、６５、及び、垂直ＦＥＴスイッチ４７、４
８にクロック信号を送る。このクロック信号により、水
平ＦＥＴスイッチ４５、４６、６５、及び、垂直ＦＥＴ
スイッチ４７、４８は順次導通状態となる。

【００３６】一例として、有効画素Ａ３７の出力（抵
抗）を読み出す際には水平ＦＥＴスイッチ４５と垂直Ｆ
ＥＴスイッチ４７のみを導通状態とする。この時電流は
バイアス電源Ｂ９→垂直ＦＥＴスイッチ４７→有効画素
Ａ３７→ダイオード４１→水平ＦＥＴスイッチ４５→Ｆ
ＥＴ５５→グランドの順に流れる。

【００３７】同様に、測温手段６１の出力（抵抗）を読
み出す際には、水平ＦＥＴスイッチ６５と垂直ＦＥＴス
イッチ４７のみを導通状態とする。この時電流はバイア
ス電源Ｂ９→垂直ＦＥＴスイッチ４７→測温手段６１→
ダイオード６３→水平ＦＥＴスイッチ６５→ＦＥＴ５５
→グランドの順に流れる。

【００３８】そして、ＦＥＴ５５のソースとグランドの
間の電圧が各有効画素Ａ〜Ｄ（３７〜４０）又は測温手
段６１の温度に対応する電気信号としてプリアンプ１３
に入力される。尚、バイアス電源Ｂ９から通電するバイ
アス電流の大きさはプリアンプ１３以降の電子回路の動
作レベル範囲を考慮してバイアス電源Ａ７の電圧により
定める。

【００３９】図４を用いてその出力の様子を説明する。
図４は図２に示す撮像素子１００における出力の経時変
化を示す図である。図において、横軸は時間、縦軸はプ
リアンプ１３に入力される撮像素子１００の出力であ
る。この図では、測温手段６１→有効画素Ａ３７→有効
画素Ｂ３８→有効画素Ｃ３９→有効画素Ｄ４０の順に出
力した場合を表している。

【００４０】ここで、この撮像素子１００の出力の内、
有効画素Ａ〜Ｄ（３７〜４０）の出力は、プリアンプ１
３で増幅された後、Ａ／Ｄ変換器１５でＡ／Ｄ変換され
る。続いて、Ａ／Ｄ変換された出力は、信号処理回路１
７ａにおいて、オフセット補正、感度補正、欠陥補正等
の画像表示のための信号処理が行われる。この信号処理
が行なわれた出力は更にＤ／Ａ変換され、ビデオ信号と
して出力される（ビデオ信号２１）。

【００４１】一方、測温手段６１の出力も有効画素Ａ〜
Ｄ（３７〜４０）の出力と同様、プリアンプ１３で増幅
された後、Ａ／Ｄ変換器１５でＡ／Ｄ変換される。しか
し、その後は信号処理回路１７ａ内において撮像素子１
００の安定化温度の目標値に相当する値と比較される。
そして、この目標値との差に応じた電力がパワーアンプ
３３を介してペルチェ素子３５にフィ−ドバックされ、
撮像素子１００を一定温度に安定化させる。即ち、ペル
チェ素子３５は、プリアンプ１３の出力に含まれる測温
手段６１の検出結果に基づいて制御される。

【００４２】この実施の形態では上述のように構成した
ので、撮像素子１００の温度に対応する出力を有効画素
Ａ〜Ｄ（３７〜４０）の出力とともに共通の回路を用い
て読み出し、撮像素子１００の温度安定化を図ることが
できる。このため、従来に比べ回路構成の簡単化を行な
うことができる。また、図４において読み出しの周期は
１／６０秒程度であり、温度デ−タの更新レ−トはペル
チェ素子３５と撮像素子１００で構成される系の熱時定
数よりも十分短い。このため、撮像素子１００の温度安
定化についてはその程度の周期で十分である。上記のよ
うな構成と動作により、従来は撮像素子１００の温度安
定化のために専用に設置していた素子温度検出回路２３
を削除してコストの低減を図ることが出来る。

【００４３】なお、上述の実施の形態では水平走査回路
５１と垂直走査回路５３とが順次有効画素Ａ〜Ｄ（３７
〜４０）及び測温手段６１の出力を読み出す際、全ての
有効画素Ａ〜Ｄ（３７〜４０）と測温手段６１とを平等
に読み出す場合について説明した。しかし、この発明は
これに限定されるものではなく、各有効画素Ａ〜Ｄ（３
７〜４０）の出力が複数回読み出される毎に１回測温手
段６１の出力を読み出すこととしても良い。

【００４４】また、図を簡略化するためこの実施の形態
においては２×２画素の場合について説明したが、有効
画素の数は実際には３２０×２４０程度以上である。こ
のように多くの有効画素を有する実際の撮像素子１００
においては、基板１上において複数の有効画素が集合し
た領域３が形成される。この様な場合、測温手段６１は
この有効画素が集合した領域の縁部に形成される。この
ような構成とすることにより、複数の有効画素が集合し
た領域３からの出力によって形成される画像に欠損部分
を有することなく、撮像素子１００の温度安定化を図る
ことができる。

【００４５】実施の形態２．実施の形態１では、測温手
段が１つの場合について説明した。この実施の形態２で
は測温手段が複数ある場合について説明する。図５はこ
の発明の実施の形態２にかかる撮像素子の要部を示す機
能ブロック図である。図において、７１は基板１に形成
される測温手段Ａ、７３も基板１に形成される測温手段
Ｂである。７５はアノードをこの測温手段Ａ７１に接続
されたダイオードである。このダイオード７５のカソー
ドはダイオード４１及び４３と同様に水平ＦＥＴスイッ
チ４５のドレインに接続される。同様に、７７はアノー
ドを測温手段Ｂ７３に接続されたダイオードである。こ
のダイオード７７のカソードはダイオード４２及び４４
と同様に水平ＦＥＴスイッチ４６のドレインに接続され
る。また、７９は垂直ＦＥＴスイッチである。この垂直
ＦＥＴスイッチ７９のゲートは垂直ＦＥＴスイッチ４７
及び４８と同様に垂直走査回路５３に接続される。ま
た、この垂直ＦＥＴスイッチ７９のソースも垂直ＦＥＴ
スイッチ４７及び４８と同様にバイアス電源Ｂ９に接続
される。さらにこの垂直ＦＥＴスイッチ７９のドレイン
は測温手段Ａ７１及び測温手段Ｂ７３に接続される。即
ち、各測温手段Ａ７１及びＢ７３はダイオード７５及び
７７、水平ＦＥＴスイッチ４５、４６及び垂直ＦＥＴス
イッチ７９等を介して、複数の有効画素Ａ〜Ｄ（３７〜
４０）と等価な関係となるように水平走査回路５１及び
垂直走査回路５３に接続される。

【００４６】この実施の形態にかかる撮像素子１００は
上述のように構成され、実施の形態１と同様に測温手段
Ａ７１、Ｂ７３の出力を有効画素Ａ〜Ｄ（３７〜４０）
の出力と合わせてプリアンプ１３に入力する。その様子
を図６に示す。図６は図５に示す撮像素子１００におけ
る出力の経時変化を示す図である。図において、横軸は
時間、縦軸はプリアンプ１３に入力される撮像素子１０
０の出力である。

【００４７】即ち、実施の形態１と同様に、垂直走査回
路５３及び水平走査回路５１は、複数の有効画素Ａ〜Ｄ
（３７〜４０）及び測温手段Ａ７１、Ｂ７３の内から、
出力を読み出すための有効画素Ａ〜Ｄ（３７〜４０）ま
たは測温手段Ａ７１、Ｂ７３を順次選択する。選択され
た有効画素Ａ〜Ｄ（３７〜４０）及び測温手段Ａ７１、
Ｂ７３の出力はともに、順次プリアンプ１３に出力さ
れ、Ａ／Ｄ変換器１５でＡ／Ｄ変換される。この図６で
は、測温手段Ａ７１→測温手段Ｂ７３→有効画素Ａ３７
→有効画素Ｂ３８→有効画素Ｃ３９→有効画素Ｄ４０の
順に出力した場合を表している。

【００４８】有効画素Ａ〜Ｄ（３７〜４０）の出力につ
いての取扱いは実施の形態１と同様である。一方、測温
手段Ａ７１及びＢ７３の出力は、信号処理回路１７ａ内
で加算平均等により平均化される。この平均化された出
力がその読み出し周期における撮像素子１００の温度デ
ータとして用いられる。この温度データは、信号処理回
路１７ａ内において撮像素子１００の安定化温度の目標
値に相当する値と比較される。そして、この目標値との
差に応じた電力がパワーアンプ３３を介してペルチェ素
子３５にフィ−ドバックされ、撮像素子１００を一定温
度に安定化させる。このように複数の測温手段を用いる
ことにより、撮像素子１００の温度の測定精度、撮像素
子１００の温度安定性を向上させることができる。即
ち、測温手段Ａ７１、Ｂ７３、プリアンプ１３、Ａ／Ｄ
変換器１５の雑音の影響を低減し、撮像素子１００の温
度安定性を向上させることができる。

【００４９】尚、水平走査回路５１及び垂直走査回路５
３に対して有効画素Ａ〜Ｄ（３７〜４０）と等価な接続
になるような位置での設置であれば、複数の測温手段の
設置数については任意である。

【００５０】尚、図を簡略化するためこの実施の形態に
おいては２×２画素に対し、測温手段を２つ用いた場合
について説明した。しかし、撮像素子１００に用いられ
る有効画素の数は実際には３２０×２４０程度以上であ
る事は上述の通りである。このように多くの有効画素を
有する実際の撮像素子１００においては、基板１上にお
いて複数の有効画素が集合した領域３が形成される。こ
の実施の形態のように複数の測温手段が存在する場合に
は、例えばその有効画素が集合した領域３の縁部に数箇
所、１列又は数列（一行又は数行）の測温手段が形成さ
れ得る。このような構成とすることにより、複数の有効
画素が集合した領域からの出力によって形成される画像
に欠損部分を有することなく、撮像素子１００の温度安
定化を図ることができる。

【００５１】尚、この実施の形態では実施の形態１と同
一又は相当する部分については説明を省略した。

【００５２】実施の形態３．図７はこの発明の実施の形
態３にかかる有効画素の様子を示す概略図である。図７
では図５に示す有効画素Ａ〜Ｄ（３７〜４０）のそれぞ
れの構造について、有効画素Ａ３７を例として説明す
る。図において、１は上述のシリコンの基板、８１はこ
の基板１の表面にエッチング等により形成された凹部で
ある。有効画素Ａ３７はこの凹部８１の存在によって、
後述するダイオード８９と基板１との間に中空断熱構造
を確保することができる。また、８３はこの凹部８１及
び基板１の上面に形成された構造支持体である。この構
造支持体８３は例えば窒化シリコン等により形成され
る。また、８５はこの構造支持体８３上に設けられたＮ
型半導体、８７は同様に構造支持体８３上に設けられた
Ｐ型半導体である。これら、Ｎ型半導体８５及びＰ型半
導体８７はそれぞれ、例えば多結晶シリコンに砒素また
はボロンをドープすることによって形成される。８９は
このＮ型半導体８５とＰ型半導体８７との境界によって
形成されたダイオードである。また、９１はＮ型半導体
８５、Ｐ型半導体８７及びダイオード８９の上面に形成
された保護膜である。この保護膜としては例えば窒化シ
リコン膜等が用いられ、膜厚方向の熱伝導性を損なわな
いよう十分薄く形成される。更に、９３はこの保護膜９
１の上面において、上記ダイオード８９及び凹部８１の
位置に対応して設けられた金黒等の吸収膜である。

【００５３】また、図８はこの発明の実施の形態３にか
かる測温手段の様子を示す概略図である。図８では図５
に示す測温手段Ａ７１、Ｂ７３のそれぞれの構造につい
て、測温手段Ａ７１を例として説明する。

【００５４】図において、１は上述のシリコンの基板、
９５はこの基板１の上面に設けれられた平坦部である。
この平坦部９５は、例えば、図７に示す有効画素Ａ３７
の凹部８１が設けられる位置において、エッチング処理
を行なわず、基板１の表面を平坦なまま維持することに
より得ることができる。このように、測温手段Ａ７１は
凹部８１を有さず、代わりに平坦部９５を有する。この
ため、吸収膜９３と基板１との間に中空断熱構造有さな
い。

【００５５】他の点は図７に示す有効画素Ａ３７の構造
と同様である。即ち、８３はこの平坦部９５及び基板１
の上面に形成された構造支持体である。この構造支持体
８３は例えば窒化シリコン等により形成される。また、
８５はこの構造支持体８３上に設けられたＮ型半導体、
８７は同様に構造支持体８３上に設けられたＰ型半導体
である。これら、Ｎ型半導体８５及びＰ型半導体８７は
それぞれ、例えば多結晶シリコンに砒素またはボロンを
ドープすることによって形成される。８９はこのＮ型半
導体８５とＰ型半導体８７との境界によって形成された
ダイオードである。また、９１はＮ型半導体８５、Ｐ型
半導体８７及びダイオード８９の上面に形成された保護
膜である。この保護膜としては例えば窒化シリコン膜等
が用いられ、膜厚方向の熱伝導性を損なわないよう十分
薄く形成される。更に、９３はこの保護膜９１の上面に
おいて、上記ダイオード８９及び平坦部９５の位置に対
応して設けられた金黒等の吸収膜である。

【００５６】即ち、この実施の形態において、測温手段
Ａ７１は、上述の図７に示した有効画素Ａ３７と同一の
材料で構成される。但し、測温手段Ａ７１は、有効画素
Ａ３７と異なり凹部８１を有さず、基板１の上面は平端
面９５を備える。従って、測温手段Ａ７１は有効画素Ａ
３７と異なり、吸収膜９３と基板１との間に中空断熱構
造を有さない。このように有効画素Ａ３７と同一の材料
で構成されるが中空断熱構造を有しない画素をＯＰＢ
（Optical Black）と称する。

【００５７】別言すれば、この実施の形態では基板１に
対する中空断熱構造を有する第１の画素と、基板に対す
る中空断熱構造を有しない第２の画素（ＯＰＢ）とを共
に撮像素子内１００に有する。そして、この第１の画素
を有効画素Ａ３７として利用し、第２の画素（ＯＰＢ）
を測温手段Ａ７１として利用するのである。

【００５８】図９は実施の形態３の撮像素子１００にお
ける出力の経時変化を示す図である。図において、横軸
は時間、縦軸はプリアンプ１３に入力される撮像素子１
００の出力である。ＯＰＢは有効画素Ａ３７とは異な
り、被写体の放射赤外線の吸収による熱エネルギーは基
板１側に流れるため、温度上昇は生じない。このため、
基板１の測温手段Ａ７１として用いることが出来る。さ
らにＯＰＢは有効画素Ａ３７に対して電気的に同一であ
る。このため、実施の形態２の測温手段Ａ７１及びＢ７
３をＯＰＢで構成した場合には、撮像素子１００の出力
は図９に示すようになる。

【００５９】即ち、測温手段Ａ７１及びＢ７３としての
ＯＰＢの出力と有効画素Ａ〜Ｄ（３７〜４０）の出力と
の差は別の材料、構造により形成した実施の形態２の場
合よりも小さくすることが容易である。一方、測温手段
Ａ７１及びＢ７３や有効画素Ａ〜Ｄ（３７〜４０）の出
力を精度良く読み出すには撮像素子出力１００からＡ／
Ｄ変換器１５までの回路ゲインをある程度高く設定する
必要がある。このような要求に対してこの実施の形態に
かかる撮像素子１００はプリアンプ１３以降の回路を飽
和させることなく回路ゲインを高く設定して動作させる
ことが可能である。このため、撮像素子１００の温度の
測定精度、撮像素子１００の温度安定度、有効画素Ａ〜
Ｄ（３７〜４０）の読み出し精度を更に向上させること
が出来る。

【００６０】尚、上述の実施の形態では、ダイオード方
式の撮像素子１００について説明した。しかし、この発
明はこれに限定されることなく、ボロメータ方式、サー
モバイル方式、強誘電体／焦電体方式等の撮像素子１０
０においてもＯＰＢを測温手段として利用することによ
り適用することができる。尚、この実施の形態では上記
実施の形態と同一又は相当する部分については説明を省
略した。

【００６１】

【発明の効果】この発明にかかる撮像素子は、基板と、
この基板に形成された複数の有効画素と、この複数の有
効画素のそれぞれに接続された選択手段と、複数の有効
画素のそれぞれと等価な関係となるように選択手段に接
続された測温手段とを有して構成されたものであり、回
路構成を簡素化することができ、原価を低減することが
できる。

【図面の簡単な説明】

【図１】この発明の実施の形態１にかかる撮像装置の構
成を示す機能ブロック図である。

【図２】図１に示す撮像素子の要部を示す機能ブロック
図である。

【図３】図２に示す測温手段６１の様子を示す断面図で
ある。

【図４】図２に示す撮像素子１００における出力の経時
変化を示す図である。

【図５】この発明の実施の形態２にかかる撮像素子の要
部を示す機能ブロック図である。

【図６】図５に示す撮像素子１００における出力の経時
変化を示す図である。

【図７】この発明の実施の形態３にかかる有効画素の様
子を示す概略図である。

【図８】この発明の実施の形態３にかかる測温手段の様
子を示す概略図である。

【図９】この発明の実施の形態３の撮像素子１００にお
ける出力の経時変化を示す図である。

【図１０】従来の撮像素子を用いた撮像装置を示す機能
ブロック図である。

【図１１】従来の撮像素子の要部を示す機能ブロック図
である。

【図１２】従来の撮像素子における出力の経時変化を示
す図である。

【符号の説明】１シリコン等の基板、３有効画素の集合した領域、
７バイアス電源Ａ、９バイアス電源Ｂ、１１ドライ
バ回路、１３プリアンプ、１５Ａ／Ｄ変換器、１７
ａ信号処理回路、１９Ｄ／Ａ変換器、３３パワー
アンプ、３５ペルチェ素子、３７〜４０有効画素Ａ〜
Ｄ、４１〜４４ダイオード、４５水平ＦＥＴスイッ
チ、４６水平ＦＥＴスイッチ、４７垂直ＦＥＴスイ
ッチ、４８垂直ＦＥＴスイッチ、５１水平走査回
路、５３垂直走査回路、５５ＦＥＴ、６１測温手
段、６３ダイオード、６５水平ＦＥＴスイッチ、１
００撮像素子

Claims

【特許請求の範囲】

【請求項１】基板と、この基板に形成された複数の有効
画素と、この複数の有効画素のそれぞれに接続された選
択手段と、前記複数の有効画素のそれぞれと等価な関係
となるように前記選択手段に接続された測温手段とを有
したことを特徴とする撮像素子。
【請求項２】基板と、この基板に形成された複数の有効
画素と、前記基板に形成された測温手段と、前記複数の
有効画素のそれぞれ及び前記測温手段に接続された選択
手段とを有し、前記選択手段は、前記複数の有効画素及
び前記測温手段の内から、出力を読み出すための前記有
効画素又は前記測温手段を順次選択することを特徴とす
る撮像素子。
【請求項３】撮像素子とこの撮像素子に接続された増幅
器とを有した撮像装置であって、前記撮像素子は基板
と、この基板に形成された複数の有効画素と、前記基板
に形成された測温手段と、前記複数の有効画素のそれぞ
れ及び前記測温手段に接続された選択手段とを有し、前
記選択手段は、前記複数の有効画素及び前記測温手段の
内から、出力を読み出すための前記有効画素又は前記測
温手段を順次選択し、前記増幅器は、前記選択手段によって選択された前記有
効画素又は前記測温手段の出力を増幅することを特徴と
する撮像装置。
【請求項４】撮像素子の温度を調整する温度調整素子を
有し、この温度調整素子は増幅器の出力に含まれる測温
手段の検出結果に基づいて制御されることを特徴とした
請求項３に記載の撮像装置。
【請求項５】複数の測温手段と、撮像素子の温度を調整
する温度調整素子とを有し、増幅器によって増幅された
前記複数の測温手段の検出結果を平均化し、この平均化
した結果に基づいて前記温度調整素子を制御することを
特徴とした請求項３に記載の撮像装置。
【請求項６】測温手段は、基板上に形成された金属の蒸
着被膜であることを特徴とする請求項１又は２に記載の
撮像素子。
【請求項７】測温手段は、基板上に形成された金属の蒸
着被膜であることを特徴とする請求項３〜５のいずれか
１項に記載の撮像装置。
【請求項８】基板に対する中空断熱構造を有する第１の
画素と、前記基板に対する中空断熱構造を有さない第２
の画素とを有し、前記第１の画素を有効画素として利用
し、前記第２の画素を測温手段として利用することを特
徴とした請求項１又は２に記載の撮像素子。
【請求項９】基板に対する中空断熱構造を有する第１の
画素と、前記基板に対する中空断熱構造を有さない第２
の画素とを有し、前記第１の画素を有効画素として利用
し、前記第２の画素を測温手段として利用することを特
徴とした請求項３〜５のいずれか１項に記載の撮像装
置。
【請求項１０】複数の有効画素が集合した領域の縁部に
測温手段を形成したことを特徴とする請求項１、２、
６、８のいずれか１項に記載の撮像素子。
【請求項１１】複数の有効画素が集合した領域の縁部に
測温手段を形成したことを特徴とする請求項３、４、
５、７、９のいずれか１項に記載の撮像装置。