JP2003197858A - Power semiconductor device and its manufacturing method - Google Patents

Power semiconductor device and its manufacturing method

Info

Publication number
JP2003197858A
JP2003197858A JP2001392213A JP2001392213A JP2003197858A JP 2003197858 A JP2003197858 A JP 2003197858A JP 2001392213 A JP2001392213 A JP 2001392213A JP 2001392213 A JP2001392213 A JP 2001392213A JP 2003197858 A JP2003197858 A JP 2003197858A
Authority
JP
Japan
Prior art keywords
power semiconductor
switching circuit
external connection
base plate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001392213A
Other languages
Japanese (ja)
Other versions
JP3769228B2 (en
Inventor
Futoshi Sasaki
太志 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001392213A priority Critical patent/JP3769228B2/en
Publication of JP2003197858A publication Critical patent/JP2003197858A/en
Application granted granted Critical
Publication of JP3769228B2 publication Critical patent/JP3769228B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power semiconductor device is reduce in mount area for power semiconductor elements and external connection terminals. <P>SOLUTION: The power semiconductor device is equipped with a couple of low-side and high-side series-connected switching circuits and further equipped with a base plate 2, an insulating substrate 3 which is provided on the base plate and has a circuit pattern 4 formed, a plurality of power semiconductor elements 5 which are mounted on the circuit pattern and constitute the low-side and high-side switching circuits, external connection terminals comprising a low-side input terminal 6a and a high-side input terminal 6c, and an output terminal 6b; and the external connection terminals are stacked on the base plate while vertically having specified gaps so that at least portions of projection components of the respective terminals on the base plate overlap with one another. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、電力半導体素子を
備えた電力半導体装置及びその製造方法に関する。特に
パワーモジュールに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor device having a power semiconductor element and a method for manufacturing the same. Particularly, it relates to a power module.

【０００２】[0002]

【従来の技術】直列接続された一対のハイサイド側スイ
ッチング回路とローサイド側スイッチング回路とを有す
る電力半導体素子を備えた従来の電力半導体装置として
は、例えば、図６に示すものがある。図６の（ａ）は平
面図であり、（ｂ）は（ａ）のＤ−Ｄ’線に沿った断面
図である。この従来の電力半導体装置５０は、金属ベー
ス板５２上に、回路パターン５４が形成された絶縁基板
５３上で、直列接続された一対のローサイド側スイッチ
ング回路とハイサイド側スイッチング回路とを備え、さ
らにローサイド側スイッチング回路へのローサイド側入
力端子５６ａと、ハイサイド側スイッチング回路へのハ
イサイド側入力端子５６ｃと、出力端子５６ｂとからな
る外部接続端子を備えている。各端子のうち、ローサイ
ド側及びハイサイド側スイッチング回路の間に出力端子
５６ｃが配置されている。また、ローサイド側入力端子
５６ａは、ローサイド側スイッチング回路を挟んで出力
端子５６ｃと平行に配置されている。さらに、ハイサイ
ド側入力端子５６ｂは、ハイサイド側スイッチング回路
を挟んで出力端子５６ｃと平行に配置されている。各端
子は、それぞれローサイド側及びハイサイド側スイッチ
ング回路とワイヤ５８で接続されている。2. Description of the Related Art A conventional power semiconductor device including a power semiconductor element having a pair of high-side switching circuit and low-side switching circuit connected in series is shown in FIG. 6, for example. 6A is a plan view, and FIG. 6B is a cross-sectional view taken along the line DD ′ of FIG. The conventional power semiconductor device 50 includes a pair of low-side switching circuit and high-side switching circuit connected in series on an insulating substrate 53 having a circuit pattern 54 formed on a metal base plate 52. The external connection terminal includes a low-side input terminal 56a to the low-side switching circuit, a high-side input terminal 56c to the high-side switching circuit, and an output terminal 56b. Among the terminals, the output terminal 56c is arranged between the low side switching circuit and the high side switching circuit. The low-side input terminal 56a is arranged in parallel with the output terminal 56c with the low-side switching circuit interposed therebetween. Further, the high side input terminal 56b is arranged in parallel with the output terminal 56c with the high side switching circuit interposed therebetween. Each terminal is connected to the low side switching circuit and the high side switching circuit by a wire 58, respectively.

【０００３】なお、特開平１１−４５８４号公報には、
２つのＩＧＢＴに共通する端子を２つのＩＧＢＴの間に
延在させ、複数の端子を積層したインバータ装置が記載
されている。さらに、特開２０００−２３４６２号公報
には、主回路配線を階層状に平行に形成した電力変換器
が記載されている。Incidentally, Japanese Patent Laid-Open No. 11-4584 discloses that
There is described an inverter device in which a terminal common to two IGBTs is extended between two IGBTs and a plurality of terminals are stacked. Further, Japanese Patent Laid-Open No. 2000-23462 describes a power converter in which main circuit wirings are formed in parallel in a hierarchical manner.

【０００４】[0004]

【発明が解決しようとする課題】しかし、図６に示すよ
うな従来の電力半導体装置では、各端子とローサイド側
及びハイサイド側スイッチング回路との間でワイヤボン
ディングを行う場合に、ワイヤボンディングマシンのボ
ンディングヘッドを挿入する大きな開口を必要とする。
また、各端子を並列して配置しているので、大電流を流
すために各端子を幅広にすると、ローサイド側入力端子
５６ａからハイサイド側入力端子５６ｃの下部の絶縁基
板５３ａ、５３ｂ間の幅寸法Ｗｕは大きくなり、金属ベ
ース板５２の面積も大きくなってしまう。このため、高
性能化を実現しながら電力半導体装置を小型化すること
が困難となっていた。However, in the conventional power semiconductor device as shown in FIG. 6, when wire bonding is performed between each terminal and the low side switching circuit and the high side switching circuit, a wire bonding machine is used. It requires a large opening to insert the bonding head.
Further, since the terminals are arranged in parallel, when the terminals are widened to allow a large current to flow, the width between the insulating substrates 53a and 53b below the low side input terminal 56a to the high side input terminal 56c is reduced. The dimension Wu becomes large, and the area of the metal base plate 52 also becomes large. Therefore, it is difficult to reduce the size of the power semiconductor device while achieving high performance.

【０００５】そこで、本発明の目的は、電力半導体素子
及び外部接続端子の実装面積を小型化させた電力半導体
装置を提供することである。Therefore, an object of the present invention is to provide a power semiconductor device in which the mounting areas of the power semiconductor element and the external connection terminal are reduced.

【０００６】[0006]

【課題を解決するための手段】本発明に係る電力半導体
装置は、直列接続された一対のローサイド側スイッチン
グ回路とハイサイド側スイッチング回路とを備えた電力
半導体装置であって、該電力半導体装置は、ベース板
と、前記ベース板の上に設けられ、回路パターンが形成
された絶縁基板と、前記絶縁基板の前記回路パターン上
に実装された複数の電力半導体素子を含むローサイド側
スイッチング回路及びハイサイド側スイッチング回路
と、前記ローサイド側スイッチング回路に接続されたロ
ーサイド側入力端子と、前記ハイサイド側スイッチング
回路に接続されたハイサイド側入力端子と、前記ローサ
イド側及びハイサイド側スイッチング回路とに接続され
た出力端子とからなる外部接続端子とを備え、前記外部
接続端子の前記各端子を前記ベース板への射影成分の少
なくとも一部が互いに重なるように、前記ベース板に垂
直方向に所定の間隙を空けて積み重ね、前記ハイサイド
側スイッチング回路と前記ローサイド側スイッチング回
路との間に延在していることを特徴とする。A power semiconductor device according to the present invention is a power semiconductor device including a pair of a low side switching circuit and a high side switching circuit connected in series. A low side switching circuit and a high side including a base plate, an insulating substrate provided on the base plate and having a circuit pattern formed thereon, and a plurality of power semiconductor elements mounted on the circuit pattern of the insulating substrate. Side switching circuit, a low side input terminal connected to the low side switching circuit, a high side input terminal connected to the high side switching circuit, and a low side and a high side switching circuit. And an external connection terminal consisting of an output terminal, and each of the terminals of the external connection terminal The base plate is stacked with a predetermined gap in the vertical direction so that at least some of the components projected onto the base plate overlap each other, and extends between the high-side switching circuit and the low-side switching circuit. It is characterized by doing.

【０００７】また、本発明に係る電力半導体装置は、前
記電力半導体装置であって、前記外部接続端子は、実質
的に同一幅を有する前記各端子を前記ベース板への射影
成分が相互に重なり合うように、積み重ねられたことを
特徴とする。Also, the power semiconductor device according to the present invention is the power semiconductor device, wherein the external connection terminals are such that the projection components on the base plate overlap each other of the terminals having substantially the same width. As described above, it is characterized by being stacked.

【０００８】さらに、本発明に係る電力半導体装置は、
前記電力半導体装置であって、前記外部接続端子の前記
各端子を絶縁体を介して積重ねられたことを特徴とす
る。Further, the power semiconductor device according to the present invention is
The power semiconductor device is characterized in that the terminals of the external connection terminals are stacked via an insulator.

【０００９】またさらに、本発明に係る電力半導体装置
は、前記電力半導体装置であって、前記外部接続端子
は、前記ベース板と前記絶縁基板を介して対向するよう
に配置されていることを特徴とする。Furthermore, the power semiconductor device according to the present invention is the power semiconductor device, wherein the external connection terminal is arranged so as to face the base plate with the insulating substrate interposed therebetween. And

【００１０】また、本発明に係る電力半導体装置は、前
記電力半導体装置であって、前記外部接続端子は、前記
ローサイド側又はハイサイド側スイッチング回路の回路
パターン上に配置されていることを特徴とする。Further, the power semiconductor device according to the present invention is the power semiconductor device, wherein the external connection terminal is arranged on a circuit pattern of the low side switching circuit or the high side switching circuit. To do.

【００１１】本発明に係る電力半導体装置の製造方法
は、ベース板を準備するベース板準備工程と、回路パタ
ーンが形成された絶縁基板を前記ベース板に配置する絶
縁基板配置工程と、複数の電力半導体素子をローサイド
側及びハイサイド側の２群に分けて、所定間隔を空けて
それぞれ前記回路パターン上に実装し、ローサイド側ス
イッチング回路及びハイサイド側スイッチング回路をそ
れぞれ構成させる電力半導体素子実装工程と、第１外部
接続端子を前記ローサイド側及びハイサイド側スイッチ
ング回路の間に、間隙を介して前記金属ベース板と対向
するように配置し、前記第１外部接続端子と対応する前
記ローサイド側又はハイサイド側スイッチング回路に含
まれる前記電力半導体素子とを電気的に接続する第１外
部接続端子配置工程と、第２外部接続端子を、間隙を介
して前記第１外部接続端子と対向させ、少なくとも一部
分が重なるように配置し、前記第２外部接続端子と対応
する前記ローサイド側又はハイサイド側スイッチング回
路に含まれる前記電力半導体素子とを電気的に接続する
第２外部接続端子配置工程と、第３外部接続端子を、間
隙を介して前記第２外部接続端子と対向させ、少なくと
も一部分が重なるように配置し、前記第３外部接続端子
と対応する前記ローサイド側又はハイサイド側スイッチ
ング回路に含まれる前記電力半導体素子とを電気的に接
続する第３外部接続端子配置工程とを含むことを特徴と
する。A method of manufacturing a power semiconductor device according to the present invention comprises a base plate preparing step of preparing a base plate, an insulating substrate arranging step of arranging an insulating substrate on which a circuit pattern is formed on the base plate, and a plurality of power sources. A power semiconductor element mounting step in which the semiconductor elements are divided into two groups, a low side side and a high side side, and are mounted on the circuit pattern at predetermined intervals to form a low side switching circuit and a high side switching circuit, respectively. A first external connection terminal is disposed between the low-side switching circuit and the high-side switching circuit so as to face the metal base plate with a gap, and the low-side or high side corresponding to the first external connection terminal. First external connection terminal placement step for electrically connecting to the power semiconductor element included in the side-side switching circuit A second external connection terminal is arranged to face the first external connection terminal with a gap therebetween so that at least a part of the second external connection terminal overlaps, and the second side external connection terminal corresponds to the low-side side or high-side side switching circuit. A second external connection terminal arranging step of electrically connecting the included power semiconductor element and a third external connection terminal are arranged so as to oppose the second external connection terminal with a gap, and at least a part of them overlap each other. And a third external connection terminal placement step of electrically connecting the third external connection terminal and the corresponding power semiconductor element included in the low-side or high-side switching circuit corresponding thereto.

【００１２】[0012]

【発明の実施の形態】本発明の実施の形態に係る電力半
導体装置について、添付図面を用いて以下に説明する。
なお、実質的に同一の部材には同一符号を付している。DETAILED DESCRIPTION OF THE INVENTION A power semiconductor device according to an embodiment of the present invention will be described below with reference to the accompanying drawings.
Note that the substantially same members are designated by the same reference numerals.

【００１３】実施の形態１．本発明の実施の形態１に係
る電力半導体装置について図１を用いて説明する。この
電力半導体装置１０は、金属ベース板２上に回路パター
ン４が形成された絶縁基板３上で、直列接続された一対
のローサイド側スイッチング回路とハイサイド側スイッ
チング回路とを備え、さらにローサイド側スイッチング
回路へのローサイド側入力端子６ａと、ハイサイド側ス
イッチング回路へのハイサイド側入力端子６ｃと、出力
端子６ｂとからなる外部接続端子を備えている。この外
部接続端子は、各端子の金属ベース板への射影成分の少
なくとも一部が互いに重なるように所定間隔を空けて積
重ねられている。また、各端子６は細長平板形状であ
り、その長手方向がローサイド側及びハイサイド側スイ
ッチング回路の間に延在している。このように、各端子
６を金属ベース板２に垂直方向に積重ねる立体構造とす
ることによって金属ベース板２の面積を小さくでき、金
属ベース板２の周囲を囲む枠体１を小型化できる。これ
によって、小型、高性能の電力半導体装置を提供するこ
とができる。Embodiment 1. A power semiconductor device according to the first embodiment of the present invention will be described with reference to FIG. This power semiconductor device 10 includes a pair of low-side switching circuits and high-side switching circuits connected in series on an insulating substrate 3 having a circuit pattern 4 formed on a metal base plate 2, and further includes low-side switching circuits. It has an external connection terminal including a low-side input terminal 6a to the circuit, a high-side input terminal 6c to the high-side switching circuit, and an output terminal 6b. The external connection terminals are stacked at a predetermined interval so that at least some of the projected components of the terminals on the metal base plate overlap each other. Each terminal 6 has an elongated flat plate shape, and its longitudinal direction extends between the low-side switching circuit and the high-side switching circuit. As described above, by forming the terminals 6 in the three-dimensional structure in which the terminals 6 are vertically stacked on the metal base plate 2, the area of the metal base plate 2 can be reduced, and the frame 1 surrounding the metal base plate 2 can be downsized. This makes it possible to provide a small-sized and high-performance power semiconductor device.

【００１４】さらに、この電力半導体装置１０の具体的
な構成について、図１を用いて説明する。この電力半導
体装置１０は、図１の（ａ）及び（ｂ）に示すように、
金属ベース板２と、該金属ベース板２上に配置された回
路パターンが形成されたローサイド側の絶縁基板３ａと
ハイサイド側の絶縁基板３ｂと、各絶縁基板３ａ、３ｂ
の回路パターン４ａ、４ｂ上に実装され、ローサイド側
及びハイサイド側スイッチング回路をそれぞれ構成する
複数の電力半導体素子５ａ、５ｂと、ローサイド側入力
端子６ａと、ハイサイド側入力端子６ｃと、出力端子６
ｂとからなる外部接続端子とを備えている。以下に、各
構成部材について説明する。まず、この金属ベース板２
は、周囲を樹脂製の枠体１で囲んでいる。また、ローサ
イド側及びハイサイド側でそれぞれ回路パターン４ａ、
４ｂが形成されている絶縁基板３ａ、３ｂの裏面を金属
ベース板２の内側主面上に固着している。さらに、ロー
サイド側の回路パターン４ａの上には電力半導体素子５
ａが実装されてローサイド側スイッチング回路が構成さ
れ、一方、ハイサイド側の回路パターン４ｂ上には電力
半導体素子５ｂが実装されてハイサイド側スイッチング
回路が構成されている。また、この電力半導体素子５
ａ、５ｂとしては、ＩＧＢＴ及びフライホイールダイオ
ードから構成されている。なお、この電力半導体装置１
０の回路図の一例を図２に示す。Further, a specific structure of the power semiconductor device 10 will be described with reference to FIG. This power semiconductor device 10 has, as shown in FIGS.
The metal base plate 2, the low-side insulating substrate 3a and the high-side insulating substrate 3b on which the circuit patterns arranged on the metal base plate 2 are formed, and the insulating substrates 3a and 3b.
A plurality of power semiconductor elements 5a and 5b, which are mounted on the circuit patterns 4a and 4b, and which respectively constitute a low side switching circuit and a high side switching circuit, a low side input terminal 6a, a high side input terminal 6c, and an output terminal. 6
and an external connection terminal composed of b. Below, each component will be described. First, this metal base plate 2
Is surrounded by a frame 1 made of resin. The circuit patterns 4a on the low side and the high side, respectively.
The back surfaces of the insulating substrates 3a and 3b on which 4b is formed are fixed to the inner main surface of the metal base plate 2. Further, the power semiconductor element 5 is provided on the circuit pattern 4a on the low side.
a is mounted to configure a low-side switching circuit, while the power semiconductor element 5b is mounted on the high-side circuit pattern 4b to configure a high-side switching circuit. In addition, this power semiconductor element 5
Each of a and 5b is composed of an IGBT and a flywheel diode. In addition, this power semiconductor device 1
An example of the circuit diagram of 0 is shown in FIG.

【００１５】次に、この電力半導体装置１０における外
部接続端子について説明する。この外部接続端子は、ロ
ーサイド側入力端子（Ｎ端子）６ａと、ハイサイド側入
力端子（Ｐ端子）６ｃと、出力端子（Ｕ，Ｖ，Ｗ端子の
いずれか）６ｂの３つの端子からなる。各端子６ａ、６
ｂ、６ｃは細長平板形状であって、その長手方向はハイ
サイド側及びローサイド側スイッチング回路間に延在さ
せている。また、各端子６ａ、６ｂ、６ｃは、金属ベー
ス板２への射影成分の少なくとも一部が互いに重なるよ
うに金属ベース板２に垂直方向に所定の間隙を空けて積
重ねられている。それぞれの端子間には絶縁体としての
樹脂層９が充填されている。また、各端子６ａ、６ｂ、
６ｃは、電力半導体素子５ａ、５ｂとワイヤ８でボンデ
ィングされ、電気的に接続されている。さらに、各端子
６ａ、６ｂ、６ｃは、枠体１から外側に露出させた接続
用端部７ａ、７ｂ、７ｃで外部との接続をとることがで
きる。Next, the external connection terminals in this power semiconductor device 10 will be described. The external connection terminals are composed of three terminals, a low-side input terminal (N terminal) 6a, a high-side input terminal (P terminal) 6c, and an output terminal (any one of U, V, W terminals) 6b. Each terminal 6a, 6
Reference characters b and 6c are elongated flat plates, and their longitudinal directions extend between the high-side switching circuit and the low-side switching circuit. The terminals 6a, 6b, 6c are vertically stacked on the metal base plate 2 with a predetermined gap so that at least some of the projected components on the metal base plate 2 overlap each other. A resin layer 9 as an insulator is filled between the terminals. In addition, each terminal 6a, 6b,
6c is electrically connected to the power semiconductor elements 5a and 5b by bonding with a wire 8. Further, each of the terminals 6a, 6b, 6c can be connected to the outside by the connecting end portions 7a, 7b, 7c exposed from the frame body 1 to the outside.

【００１６】このように、外部接続端子の各端子を立体
的に構成することによって、各端子６ａ、６ｂ、６ｃが
大電流を流すことのできる比較的大きな断面積とした場
合にも、金属ベース板２上に占める面積を抑制すること
ができる。具体的には、この電力半導体装置の幅寸法Ｗ
１は、図５の（ａ）に示すように、ローサイド側及びハ
イサイド側の絶縁基板３ａ、３ｂ間の幅寸法として表わ
され、従来の電力半導体装置の幅寸法Ｗｕと比較して、
Ｗ１＜Ｗｕとなり、大幅に縮小することができる。これ
によって金属ベース板の面積を縮小でき、枠体を小型化
できる。さらに、各端子を立体的に配置したので、漏洩
インダクタンスを低減できる。そこで、小型、高性能の
電力半導体装置を提供できる。As described above, by constructing each of the external connection terminals three-dimensionally, even if each terminal 6a, 6b, 6c has a relatively large cross-sectional area through which a large current can flow, the metal base The area occupied on the plate 2 can be suppressed. Specifically, the width dimension W of this power semiconductor device
As shown in FIG. 5A, 1 is represented as a width dimension between the low-side insulating substrate 3a and the high-side insulating substrate 3b, which is larger than the width dimension Wu of the conventional power semiconductor device.
Since W1 <Wu, the size can be greatly reduced. As a result, the area of the metal base plate can be reduced, and the frame body can be downsized. Further, since the terminals are three-dimensionally arranged, the leakage inductance can be reduced. Therefore, a compact and high-performance power semiconductor device can be provided.

【００１７】なお、各電力半導体素子５ａ、５ｂやワイ
ヤ８をシリコンゲルやエポキシ樹脂等で封止してもよ
い。これによって電力半導体素子５ａ、５ｂやその他の
電子部材（図示せす）等の気密性、耐湿性、電気的絶縁
性等を改善することができる。The power semiconductor elements 5a, 5b and the wires 8 may be sealed with silicon gel, epoxy resin or the like. As a result, the airtightness, moisture resistance, electrical insulation, etc. of the power semiconductor elements 5a, 5b and other electronic members (not shown) can be improved.

【００１８】次に、この電力半導体装置の製造方法につ
いて説明する。この電力半導体装置１０は、次の各工程
によって得られる。 （１）金属ベース板２を準備する。この金属ベース板２
は、樹脂製の枠体１に組み込んだものを用いている。 （２）回路パターン４が形成された絶縁基板３を金属ベ
ース板２に配置する。この場合、絶縁基板３ａ、３ｂ
は、ローサイド側とハイサイド側のそれぞれに配置す
る。なお、別個の絶縁基板とせず、共通の絶縁基板とし
てもよい。 （３）複数の電力半導体素子５ａ、５ｂをローサイド側
及びハイサイド側の２群に分けて、所定間隔を空けてそ
れぞれ前記回路パターン上に実装する。これによって、
ローサイド側スイッチング回路及びハイサイド側スイッ
チング回路をそれぞれ構成させる。 （４）３つの細長平板形状の端子６ａ、６ｂ、６ｃから
なる外部接続端子を、各端子の金属ベース板２への射影
部分の少なくとも一部が互いに重なるように金属ベース
板２の垂直方向に積重ねて、ローサイド側及びハイサイ
ド側スイッチング回路の間に配置する。また、各端子６
ａ、６ｂ、６ｃは、枠体１の成型時に組み込んで一体と
して成型してもよい。この場合に、各端子６ａ、６ｂ、
６ｃ間のそれぞれの間隙と、端子６ａと金属ベース板２
との間には樹脂層９が充填される。なお、外部接続端子
の積重ね構造は図１の場合に限られず、種々の形状とす
ることができる。 （５）ローサイド側スイッチング回路及びハイサイド側
スイッチング回路と外部接続端子の各端子６ａ、６ｂ、
６ｃとをワイヤ８で電気的に接続する。Next, a method of manufacturing this power semiconductor device will be described. This power semiconductor device 10 is obtained by the following steps. (1) Prepare the metal base plate 2. This metal base plate 2
Uses the one that is incorporated in the resin frame 1. (2) The insulating substrate 3 on which the circuit pattern 4 is formed is arranged on the metal base plate 2. In this case, the insulating substrates 3a, 3b
Are placed on the low side and the high side, respectively. Note that a common insulating substrate may be used instead of separate insulating substrates. (3) The plurality of power semiconductor elements 5a and 5b are divided into two groups, that is, the low side and the high side, and are mounted on the circuit pattern at predetermined intervals. by this,
A low-side switching circuit and a high-side switching circuit are configured respectively. (4) The external connection terminals composed of three elongated flat plate-shaped terminals 6a, 6b, 6c are arranged in the vertical direction of the metal base plate 2 so that at least parts of the projected portions of the terminals onto the metal base plate 2 overlap each other. They are stacked and placed between the low side switching circuit and the high side switching circuit. Also, each terminal 6
The a, 6b, and 6c may be incorporated at the time of molding the frame body 1 and integrally molded. In this case, the terminals 6a, 6b,
6c, the respective gaps between the terminals 6a and the metal base plate 2
A resin layer 9 is filled in between. The stacking structure of the external connection terminals is not limited to the case of FIG. 1 and may have various shapes. (5) Low-side switching circuit, high-side switching circuit, and external connection terminals 6a, 6b,
6c is electrically connected with a wire 8.

【００１９】なお、電力半導体素子５ａ、５ｂ等を封止
する場合には、枠体１と絶縁基板３ａ、３ｂとで区画さ
れる枠体１の内部領域に電力半導体素子５ａ、５ｂやワ
イヤ８を覆うようにシリコンゲルやエポキシ系封止樹脂
を充填し、他方の開口部を樹脂材の蓋で覆ってもよい。
これによって電力半導体素子等に対する気密性、耐湿
性、電気的絶縁性を向上させることができる。When encapsulating the power semiconductor elements 5a, 5b, etc., the power semiconductor elements 5a, 5b and the wires 8 are provided in the inner region of the frame 1 defined by the frame 1 and the insulating substrates 3a, 3b. May be filled with a silicone gel or an epoxy-based encapsulating resin, and the other opening may be covered with a lid made of a resin material.
As a result, the airtightness, the moisture resistance, and the electrical insulation of the power semiconductor element or the like can be improved.

【００２０】実施の形態２．本発明の実施の形態２に係
る電力半導体装置について、図３を用いて説明する。こ
の電力半導体装置は、実施の形態１に係る電力半導体装
置と比較すると、図３の（ａ）の平面図及び（ｂ）の断
面図に示すように、外部接続端子の各端子６ａ、６ｂ、
６ｃの幅を実質的に同一にし、金属ベース板２への射影
成分が相互に重なり合うように、各端子間に所定の空隙
を空けて積み重ねている点で相違する。なお、この場合
にも端子６ａは、樹脂層９を介して金属ベース板２の上
に設けられている。これによって、さらに金属ベース板
２の面積を縮小し、枠体を小型化できる。そこで、小
型、高性能の電力半導体装置を提供することができる。Embodiment 2. A power semiconductor device according to the second embodiment of the present invention will be described with reference to FIG. Compared with the power semiconductor device according to the first embodiment, this power semiconductor device has terminals 6a, 6b of external connection terminals, as shown in the plan view of FIG. 3A and the sectional view of FIG.
The difference is that the widths of 6c are substantially the same, and the terminals are stacked with a predetermined gap between the terminals so that the projected components on the metal base plate 2 overlap each other. In this case as well, the terminal 6a is provided on the metal base plate 2 via the resin layer 9. As a result, the area of the metal base plate 2 can be further reduced, and the frame body can be downsized. Therefore, a compact and high-performance power semiconductor device can be provided.

【００２１】具体的には、この電力半導体装置の絶縁基
板３ａと絶縁基板３ｂとの幅寸法Ｗ２は、実施の形態１
に係る電力半導体装置の幅寸法Ｗ１と比較すると、Ｗ２
＜Ｗ１と、さらに小さい。そこで、金属ベース板２の面
積を縮小することができる。Specifically, the width W2 between the insulating substrate 3a and the insulating substrate 3b of this power semiconductor device is the same as in the first embodiment.
Compared with the width dimension W1 of the power semiconductor device according to
<W1, which is even smaller. Therefore, the area of the metal base plate 2 can be reduced.

【００２２】実施の形態３．本発明の実施の形態３に係
る電力半導体装置について、図４を用いて説明する。こ
の電力半導体装置は、実施の形態２に係る電力半導体装
置と比較すると、図４の（ａ）の平面図及び（ｂ）の断
面図に示すように、外部接続端子のうち、ローサイド側
入力端子６ａと金属ベース板２との間にも樹脂層を設け
ることなく空隙部としている点で相違する。これによっ
て、金属ベース板２上での沿面放電を抑え、電極間の間
隙を短くすることができる。これによって、信頼性の高
い小型化された電力半導体装置を提供することができ
る。Embodiment 3. A power semiconductor device according to the third embodiment of the present invention will be described with reference to FIG. Compared to the power semiconductor device according to the second embodiment, this power semiconductor device has low-side input terminals among external connection terminals as shown in the plan view of FIG. 4A and the sectional view of FIG. 4B. It is different in that a resin layer is not provided between 6a and the metal base plate 2 to form a gap. Thereby, creeping discharge on the metal base plate 2 can be suppressed and the gap between the electrodes can be shortened. This makes it possible to provide a highly reliable and downsized power semiconductor device.

【００２３】実施の形態４．本発明の実施の形態４に係
る電力半導体装置について、図５（ｄ）を用いて説明す
る。この電力半導体装置は、実施の形態３に係る電力半
導体装置と比較すると、図５の（ｄ）の断面図に示すよ
うに、ローサイド側及びハイサイド側の絶縁基板を共通
の絶縁基板とし、ローサイド側とハイサイド側との間の
外部接続端子の積重ね構造体を共通の絶縁基板３上に配
置している点で相違する。これによって、部品点数を減
らすことができるので、製造工程を簡略化できる。ま
た、電力半導体装置の絶縁基板３の幅寸法Ｗ４は、実施
の形態３に係る電力半導体装置における幅寸法Ｗ３と比
較すると、ほぼ同程度であり、従来に比べて金属ベース
板２の面積を縮小でき、枠体１を小型化できる。Fourth Embodiment A power semiconductor device according to the fourth embodiment of the present invention will be described with reference to FIG. Compared to the power semiconductor device according to the third embodiment, this power semiconductor device uses a common insulating substrate for the low side and the high side as shown in the sectional view of FIG. The difference is that the stacked structure of the external connection terminals between the high side and the high side is arranged on the common insulating substrate 3. As a result, the number of parts can be reduced, and the manufacturing process can be simplified. Further, the width dimension W4 of the insulating substrate 3 of the power semiconductor device is approximately the same as the width dimension W3 of the power semiconductor device according to the third embodiment, and the area of the metal base plate 2 is reduced as compared with the conventional one. Therefore, the frame 1 can be downsized.

【００２４】実施の形態５．本発明の実施の形態５に係
る電力半導体装置について、図５（ｅ）を用いて説明す
る。この電力半導体装置は、実施の形態４に係る電力半
導体装置と比較すると、図５の（ｅ）の断面図に示すよ
うに、ローサイド側の回路パターン４ａ上に外部接続端
子６ａ、６ｂ、６ｃの積重ね構造体を設けている点で相
違する。このように回路パターン４ａと外部接続端子６
ａとを直接接続するので、ワイヤボンディングが不要と
なり、製造工程を簡略化できる。Embodiment 5. A power semiconductor device according to the fifth embodiment of the present invention will be described with reference to FIG. Compared to the power semiconductor device according to the fourth embodiment, this power semiconductor device has external connection terminals 6a, 6b, 6c on the circuit pattern 4a on the low side as shown in the cross-sectional view of FIG. The difference is that a stacked structure is provided. In this way, the circuit pattern 4a and the external connection terminal 6
Since it is directly connected to a, wire bonding is not necessary, and the manufacturing process can be simplified.

【００２５】具体的には、図５の（ｅ）に示すように、
ローサイド側とハイサイド側の絶縁基板との間の幅寸法
Ｗ５は、実施の形態４に係る電力半導体装置における幅
寸法Ｗ４と比較するとさらに小さい。これによって、金
属ベース板２の面積を小さくでき、枠体１を小型化し、
小型で高性能、且つ安価な電力半導体装置を得ることが
できる。Specifically, as shown in (e) of FIG.
The width W5 between the low-side insulating substrate and the high-side insulating substrate is smaller than the width W4 in the power semiconductor device according to the fourth embodiment. As a result, the area of the metal base plate 2 can be reduced, the frame 1 can be downsized,
It is possible to obtain a small-sized, high-performance and inexpensive power semiconductor device.

【００２６】[0026]

【発明の効果】本発明に係る電力半導体装置によれば、
外部接続端子を各端子のベース板への射影成分の少なく
とも一部が互いに重なるように所定間隔を空けて積重ね
られている。また、各端子は細長平板形状であり、その
長手方向がローサイド側及びハイサイド側スイッチング
回路の間に延在している。このように、各端子をベース
板に垂直方向に積重ねる立体構造とすることによってベ
ース板の面積を小さくでき、ベース板の周囲を囲む枠体
を小型化できる。また、立体的に配置することで漏洩イ
ンダクタンスを低減できる。これによって、小型、高性
能の電力半導体装置を提供することができる。According to the power semiconductor device of the present invention,
The external connection terminals are stacked at a predetermined interval so that at least some of the projection components of the terminals on the base plate overlap each other. Each terminal has an elongated flat plate shape, and the longitudinal direction thereof extends between the low-side switching circuit and the high-side switching circuit. As described above, the three-dimensional structure in which the terminals are vertically stacked on the base plate can reduce the area of the base plate and can reduce the size of the frame surrounding the base plate. In addition, the leakage inductance can be reduced by arranging in three dimensions. This makes it possible to provide a small-sized and high-performance power semiconductor device.

【００２７】また、本発明に係る電力半導体装置によれ
ば、外部接続端子の各端子の幅を実質的に同一にし、ベ
ース板への射影成分が相互に重なり合うように、各端子
間に所定の空隙を空けて積み重ねている点で相違する。
これによって、さらに金属ベース板の面積を縮小し、枠
体を小型化できる。そこで、小型、高性能の電力半導体
装置を提供することができる。Further, according to the power semiconductor device of the present invention, the width of each terminal of the external connection terminals is made substantially the same, and the predetermined components are provided between the terminals so that the projection components on the base plate overlap each other. The difference is that they are stacked with a gap.
As a result, the area of the metal base plate can be further reduced, and the frame body can be downsized. Therefore, a compact and high-performance power semiconductor device can be provided.

【００２８】さらに、本発明に係る電力半導体装置によ
れば、外部接続端子の各端子は絶縁体を介して積み重ね
られているので、沿面放電を抑え、電極間の間隙を短く
することができる。また、各端子に大電流が流れた場合
でも互いに接触することなく、電気的絶縁を確保でき
る。Further, according to the power semiconductor device of the present invention, since each terminal of the external connection terminals is stacked via the insulator, creeping discharge can be suppressed and the gap between the electrodes can be shortened. Moreover, even if a large current flows through each terminal, electrical insulation can be secured without making contact with each other.

【００２９】またさらに、本発明に係る電力半導体装置
によれば、ローサイド側及びハイサイド側の絶縁基板を
共通の絶縁基板とし、ローサイド側とハイサイド側との
間の外部接続端子は、金属ベース板と絶縁基板を介して
対向するように配置されている。これによって、部品点
数を減らすことができるので製造工程を簡略化できる。
しかも、各端子と金属ベース板との間に絶縁体を充填し
たり、間隙を設けたりすることなく絶縁を確保できる。Further, according to the power semiconductor device of the present invention, the low-side and high-side insulating substrates are used as a common insulating substrate, and the external connection terminals between the low-side side and the high-side side are metallic bases. The plate and the insulating substrate are arranged so as to face each other. As a result, the number of parts can be reduced and the manufacturing process can be simplified.
Moreover, the insulation can be secured without filling an insulator or providing a gap between each terminal and the metal base plate.

【００３０】また、本発明に係る電力半導体装置によれ
ば、ローサイド側又はハイサイド側の回路パターン上に
外部接続端子の積重ね構造体を設けている点で相違す
る。このように回路パターンと外部接続端子とを直接接
続するので、ワイヤボンディングが不要となり、製造工
程を簡略化できる。Further, the power semiconductor device according to the present invention is different in that a stacked structure of external connection terminals is provided on the circuit pattern on the low side or the high side. Since the circuit pattern and the external connection terminal are directly connected in this manner, wire bonding is unnecessary and the manufacturing process can be simplified.

【００３１】本発明に係る電力半導体装置の製造方法に
よれば、外部接続端子の各端子をベース板に垂直方向に
積重ねる立体構造とすることによってベース板の面積を
小さくでき、ベース板の周囲を囲む枠体を小型化でき
る。また、立体的に配置することで漏洩インダクタンス
を低減できる。これによって、小型、高性能の電力半導
体装置を提供することができる。According to the method of manufacturing the power semiconductor device of the present invention, the area of the base plate can be reduced by forming the external connection terminals so that each terminal is vertically stacked on the base plate, and the area of the base plate can be reduced. The frame surrounding the can be miniaturized. In addition, the leakage inductance can be reduced by arranging in three dimensions. This makes it possible to provide a small-sized and high-performance power semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図１】 （ａ）は、本発明の実施の形態１に係る電力
半導体装置の平面図であり、（ｂ）は、（ａ）における
Ａ−Ａ’線に沿った断面図である。1A is a plan view of a power semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along the line AA ′ in FIG.

【図２】 本発明の実施の形態１に係る電力半導体装置
の回路図である。FIG. 2 is a circuit diagram of the power semiconductor device according to the first embodiment of the present invention.

【図３】 （ａ）は、本発明の実施の形態２に係る電力
半導体装置の平面図であり、（ｂ）は、（ａ）における
Ｂ−Ｂ’線に沿った断面図である。3A is a plan view of a power semiconductor device according to a second embodiment of the present invention, and FIG. 3B is a sectional view taken along line BB ′ in FIG.

【図４】 （ａ）は、本発明の実施の形態３に係る電力
半導体装置の平面図であり、（ｂ）は、（ａ）における
Ｃ−Ｃ’線に沿った断面図である。FIG. 4A is a plan view of a power semiconductor device according to a third embodiment of the present invention, and FIG. 4B is a sectional view taken along line CC ′ in FIG.

【図５】 （ａ）は、本発明の実施の形態１に係る電力
半導体装置の断面図であり、（ｂ）は、本発明の実施の
形態２に係る電力半導体装置の断面図であり、（ｃ）
は、本発明の実施の形態３に係る電力半導体装置の断面
図であり、（ｄ）は、本発明の実施の形態４に係る電力
半導体装置の断面図であり、（ｅ）は、本発明の実施の
形態５に係る電力半導体装置の断面図である。5A is a sectional view of the power semiconductor device according to the first embodiment of the present invention, and FIG. 5B is a sectional view of the power semiconductor device according to the second embodiment of the present invention; (C)
FIG. 4A is a sectional view of a power semiconductor device according to a third embodiment of the present invention, FIG. 8D is a sectional view of a power semiconductor device according to a fourth embodiment of the present invention, and FIG. FIG. 11 is a cross-sectional view of the power semiconductor device according to the fifth embodiment of the present invention.

【図６】 （ａ）は、従来の電力半導体装置の平面図で
あり、（ｂ）は、（ａ）におけるＤ−Ｄ’線に沿った断
面図である。FIG. 6A is a plan view of a conventional power semiconductor device, and FIG. 6B is a sectional view taken along line DD ′ in FIG.

【符号の説明】[Explanation of symbols]

１ 枠体、２ 金属ベース板、３ａ、３ｂ 絶縁基板、
４ａ、４ｂ 回路パターン、５ａ、５ｂ 電力半導体素
子、６ａ 第１外部接続端子（ローサイド側入力端
子）、６ｂ 第２外部接続端子（出力端子）、６ｃ 第
３外部接続端子（ハイサイド側入力端子）、７ａ 第１
接続端部、７ｂ 第２接続端部、７ｃ 第３接続端部、
８ ワイヤ、９ 絶縁体、１０ 電力半導体装置、５０
電力半導体装置、５１ 枠体、５２ 金属ベース板、
５３ａ、５３ｂ 絶縁基板、５４ａ、５４ｂ 回路パタ
ーン、５５ａ、５５ｂ 電力半導体素子、５６ａ 第１
外部接続端子、５６ｂ 第２外部接続端子、５６ｃ 第
３外部接続端子、５７ａ 第１接続端部、５７ｂ 第２
接続端部、５７ｃ 第３接続端部、５８ ワイヤ1 frame body, 2 metal base plate, 3a, 3b insulating substrate,
4a, 4b circuit pattern, 5a, 5b power semiconductor element, 6a first external connection terminal (low side input terminal), 6b second external connection terminal (output terminal), 6c third external connection terminal (high side input terminal) , 7a 1st
Connection end, 7b second connection end, 7c third connection end,
8 wires, 9 insulators, 10 power semiconductor devices, 50
Power semiconductor device, 51 frame, 52 metal base plate,
53a, 53b insulating substrate, 54a, 54b circuit pattern, 55a, 55b power semiconductor element, 56a first
External connection terminal, 56b second external connection terminal, 56c third external connection terminal, 57a first connection end portion, 57b second
Connection end, 57c third connection end, 58 wire

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 直列接続された一対のローサイド側スイ
ッチング回路とハイサイド側スイッチング回路とを備え
た電力半導体装置であって、該電力半導体装置は、 ベース板と、 前記ベース板の上に設けられ、回路パターンが形成され
た絶縁基板と、 前記絶縁基板の前記回路パターン上に実装された複数の
電力半導体素子を含むローサイド側スイッチング回路及
びハイサイド側スイッチング回路と、 前記ローサイド側スイッチング回路に接続されたローサ
イド側入力端子と、前記ハイサイド側スイッチング回路
に接続されたハイサイド側入力端子と、前記ローサイド
側及びハイサイド側スイッチング回路とに接続された出
力端子とからなる外部接続端子とを備え、 前記外部接続端子の前記各端子を前記ベース板への射影
成分の少なくとも一部が互いに重なるように、前記ベー
ス板に垂直方向に所定の間隙を空けて積み重ね、前記ハ
イサイド側スイッチング回路と前記ローサイド側スイッ
チング回路との間に延在していることを特徴とする電力
半導体装置。1. A power semiconductor device comprising a pair of a low side switching circuit and a high side switching circuit connected in series, the power semiconductor device being provided on a base plate and on the base plate. A low-side switching circuit and a high-side switching circuit including a plurality of power semiconductor elements mounted on the circuit pattern of the insulating substrate, and an insulating substrate having a circuit pattern formed thereon, and connected to the low-side switching circuit. A low-side input terminal, a high-side input terminal connected to the high-side switching circuit, and an external connection terminal including an output terminal connected to the low-side and high-side switching circuits, At least a part of the projection component of each of the external connection terminals on the base plate So as to overlap each other, stacking with a predetermined gap in the direction perpendicular to the base plate, wherein the power semiconductor device, characterized in that extending between the high-side switching circuit and the low-side switching circuit. 【請求項２】 前記外部接続端子は、実質的に同一幅を
有する前記各端子を前記ベース板への射影成分が相互に
重なり合うように、積み重ねられたことを特徴とする請
求項１に記載の電力半導体装置。2. The external connection terminal according to claim 1, wherein the external connection terminals are stacked such that the terminals having substantially the same width overlap each other with respect to the components projected onto the base plate. Power semiconductor device. 【請求項３】 前記外部接続端子の前記各端子を絶縁体
を介して積重ねたことを特徴とする請求項１又は２に記
載の電力半導体装置。3. The power semiconductor device according to claim 1, wherein the respective terminals of the external connection terminals are stacked with an insulator interposed therebetween. 【請求項４】 前記外部接続端子は、前記ベース板と前
記絶縁基板を介して対向するように配置されていること
を特徴とする請求項１から３のいずれか一項に記載の電
力半導体装置。4. The power semiconductor device according to claim 1, wherein the external connection terminal is arranged so as to face the base plate with the insulating substrate interposed therebetween. . 【請求項５】 前記外部接続端子は、前記ローサイド側
又はハイサイド側スイッチング回路の回路パターン上に
配置されていることを特徴とする請求項１から４のいず
れか一項に記載の電力半導体装置。5. The power semiconductor device according to claim 1, wherein the external connection terminal is arranged on a circuit pattern of the low side switching circuit or the high side switching circuit. . 【請求項６】 ベース板を準備するベース板準備工程
と、 回路パターンが形成された絶縁基板を前記ベース板に配
置する絶縁基板配置工程と、 複数の電力半導体素子をローサイド側及びハイサイド側
の２群に分けて、所定間隔を空けてそれぞれ前記回路パ
ターン上に実装し、ローサイド側スイッチング回路及び
ハイサイド側スイッチング回路をそれぞれ構成させる電
力半導体素子実装工程と、 第１外部接続端子を前記ローサイド側及びハイサイド側
スイッチング回路の間に、間隙を介して前記金属ベース
板と対向するように配置し、前記第１外部接続端子と、
対応する前記ローサイド側又はハイサイド側スイッチン
グ回路に含まれる前記電力半導体素子とを電気的に接続
する第１外部接続端子配置工程と、 第２外部接続端子を、間隙を介して前記第１外部接続端
子と対向させ、少なくとも一部分が重なるように配置
し、前記第２外部接続端子と、対応する前記ローサイド
側又はハイサイド側スイッチング回路に含まれる前記電
力半導体素子とを電気的に接続する第２外部接続端子配
置工程と、 第３外部接続端子を、間隙を介して前記第２外部接続端
子と対向させ、少なくとも一部分が重なるように配置
し、前記第３外部接続端子と、対応する前記ローサイド
側又はハイサイド側スイッチング回路に含まれる前記電
力半導体素子とを電気的に接続する第３外部接続端子配
置工程とを含むことを特徴とする電力半導体装置の製造
方法。6. A base plate preparing step of preparing a base plate, an insulating substrate arranging step of arranging an insulating substrate having a circuit pattern formed on the base plate, and a plurality of power semiconductor elements on the low side and the high side. A power semiconductor element mounting step of dividing into two groups, each of which is mounted on the circuit pattern at a predetermined interval to form a low-side switching circuit and a high-side switching circuit, and a first external connection terminal is connected to the low-side side. And a high-side switching circuit, the first external connection terminal is disposed so as to face the metal base plate with a gap therebetween.
A first external connection terminal arranging step of electrically connecting the power semiconductor element included in the corresponding low-side side or high-side switching circuit, and a second external connection terminal with the first external connection via a gap. A second external device that is arranged so as to face the terminal and at least partially overlap with each other, and electrically connects the second external connection terminal and the corresponding power semiconductor element included in the corresponding low-side or high-side switching circuit. The connecting terminal arranging step and the third external connecting terminal are arranged so as to be opposed to the second external connecting terminal with a gap therebetween and at least partially overlap each other, and the third external connecting terminal and the corresponding low side or A third external connection terminal arranging step of electrically connecting to the power semiconductor element included in the high side switching circuit. Method of manufacturing that the power semiconductor device.
JP2001392213A 2001-12-25 2001-12-25 Power semiconductor device Expired - Lifetime JP3769228B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001392213A JP3769228B2 (en) 2001-12-25 2001-12-25 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001392213A JP3769228B2 (en) 2001-12-25 2001-12-25 Power semiconductor device

Publications (2)

Publication Number Publication Date
JP2003197858A true JP2003197858A (en) 2003-07-11
JP3769228B2 JP3769228B2 (en) 2006-04-19

Family

ID=27599602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001392213A Expired - Lifetime JP3769228B2 (en) 2001-12-25 2001-12-25 Power semiconductor device

Country Status (1)

Country Link
JP (1) JP3769228B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005130542A (en) * 2003-10-21 2005-05-19 Hitachi Ltd Inverter
JP2006319095A (en) * 2005-05-12 2006-11-24 Kyosan Electric Mfg Co Ltd Power module
EP1758440A2 (en) 2005-08-26 2007-02-28 Hitachi, Ltd. Semiconductor device and power conversion apparatus using the same
WO2007094508A1 (en) * 2006-02-17 2007-08-23 Toyota Jidosha Kabushiki Kaisha Semiconductor module and drive device for hybrid vehicle having the same
JP2010199628A (en) * 2010-06-14 2010-09-09 Hitachi Automotive Systems Ltd Semiconductor device and electric power conversion device using the same
JP2012004543A (en) * 2010-05-17 2012-01-05 Fuji Electric Co Ltd Semiconductor unit, and semiconductor device using the same
JP2013118336A (en) * 2011-12-05 2013-06-13 Rohm Co Ltd Semiconductor device
JPWO2012039116A1 (en) * 2010-09-24 2014-02-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Circuit equipment
JP2014103739A (en) * 2012-11-19 2014-06-05 Toyota Industries Corp Power conversion device
JP2016054330A (en) * 2016-01-13 2016-04-14 富士電機株式会社 Semiconductor device and manufacturing method of the same
KR101766953B1 (en) 2014-04-23 2017-08-09 니혼도꾸슈도교 가부시키가이샤 Control device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112017011713B1 (en) * 2014-12-03 2022-03-03 Nissan Motor Co., Ltd power conversion device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005130542A (en) * 2003-10-21 2005-05-19 Hitachi Ltd Inverter
JP4695918B2 (en) * 2005-05-12 2011-06-08 株式会社京三製作所 Power module
JP2006319095A (en) * 2005-05-12 2006-11-24 Kyosan Electric Mfg Co Ltd Power module
EP1758440A2 (en) 2005-08-26 2007-02-28 Hitachi, Ltd. Semiconductor device and power conversion apparatus using the same
EP2568787A1 (en) 2005-08-26 2013-03-13 Hitachi Ltd. Semiconductor device and power conversion apparatus using the same
US7542317B2 (en) 2005-08-26 2009-06-02 Hitachi, Ltd. Semiconductor device and power conversion apparatus using the same
EP1758440A3 (en) * 2005-08-26 2012-01-11 Hitachi, Ltd. Semiconductor device and power conversion apparatus using the same
JP2007220976A (en) * 2006-02-17 2007-08-30 Toyota Motor Corp Semiconductor module and driving device for hybrid vehicle equipped with it
US7932624B2 (en) 2006-02-17 2011-04-26 Toyota Jidosha Kabushiki Kaisha Semiconductor module, and hybrid vehicle drive device including the same
WO2007094508A1 (en) * 2006-02-17 2007-08-23 Toyota Jidosha Kabushiki Kaisha Semiconductor module and drive device for hybrid vehicle having the same
JP2012004543A (en) * 2010-05-17 2012-01-05 Fuji Electric Co Ltd Semiconductor unit, and semiconductor device using the same
JP2010199628A (en) * 2010-06-14 2010-09-09 Hitachi Automotive Systems Ltd Semiconductor device and electric power conversion device using the same
JPWO2012039116A1 (en) * 2010-09-24 2014-02-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Circuit equipment
JP2015144289A (en) * 2010-09-24 2015-08-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー circuit device
JP2013118336A (en) * 2011-12-05 2013-06-13 Rohm Co Ltd Semiconductor device
JP2014103739A (en) * 2012-11-19 2014-06-05 Toyota Industries Corp Power conversion device
KR101766953B1 (en) 2014-04-23 2017-08-09 니혼도꾸슈도교 가부시키가이샤 Control device
JP2016054330A (en) * 2016-01-13 2016-04-14 富士電機株式会社 Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP3769228B2 (en) 2006-04-19

Similar Documents

Publication Publication Date Title
US8497572B2 (en) Semiconductor module and method of manufacturing the same
JP3847676B2 (en) Power semiconductor device
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US10262948B2 (en) Semiconductor module having outflow prevention external terminals
KR101513961B1 (en) Power semiconductor module and method of manufacturing the same
JP6028592B2 (en) Semiconductor device
EP1193761A2 (en) Semiconductor device including intermediate wiring element
KR20110094126A (en) Semiconductor die package with clip interconnection
JP3769228B2 (en) Power semiconductor device
JP2010287737A (en) Semiconductor device
JP4218243B2 (en) Semiconductor device
CN114551372A (en) Package with electrically insulating carrier and at least one step on encapsulation material
JP4628337B2 (en) Power semiconductor module
US10950526B2 (en) Semiconductor device
CN109841598B (en) Multiphase half-bridge driver package and method of manufacture
JP2605506B2 (en) Semiconductor device
US20200098673A1 (en) Semiconductor device
JP2004022968A (en) Semiconductor device and method of manufacturing the same
JP2021082794A (en) Electronic component and electronic device
JP2001144251A (en) Composite semiconductor device
CN110858577B (en) Semiconductor device with a plurality of semiconductor chips
JP2003243608A (en) Module for electric power
JP7448038B2 (en) Semiconductor units and semiconductor devices
CN219917172U (en) Electronic device and power electronic module
JP3097842B2 (en) Lead frame for resin-sealed semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060203

R150 Certificate of patent or registration of utility model

Ref document number: 3769228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term