JP2003188926A - イーサーネット装置及びイーサーネットｆｉｆｏバッファを拡張する方法 - Google Patents
イーサーネット装置及びイーサーネットｆｉｆｏバッファを拡張する方法Info
- Publication number
- JP2003188926A JP2003188926A JP2002289923A JP2002289923A JP2003188926A JP 2003188926 A JP2003188926 A JP 2003188926A JP 2002289923 A JP2002289923 A JP 2002289923A JP 2002289923 A JP2002289923 A JP 2002289923A JP 2003188926 A JP2003188926 A JP 2003188926A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- independent interface
- fifo buffer
- media independent
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/005—Correction by an elastic buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 イーサーネットシステムにおいて使用される
拡張型ＦＩＦＯバッファを提供する。 【解決手段】 本発明によれば、拡張型ＦＩＦＯバッフ
ァを有するイーサーネット装置及び方法が提供される。
イーサーネットシステム内のリンクパートナーがデータ
ターミナル装置（ＤＴＥ）と通信状態にある。リンクパ
ートナーの速度をＦＩＦＯバッファにおいて受取られた
第一パケットを使用して決定する。リンクパートナーの
決定した速度に基づいてその後のＦＩＦＯバッファの読
取動作を最適化させ、それによりパケット間ギャップ空
間の利用を向上させる。
拡張型ＦＩＦＯバッファを提供する。 【解決手段】 本発明によれば、拡張型ＦＩＦＯバッフ
ァを有するイーサーネット装置及び方法が提供される。
イーサーネットシステム内のリンクパートナーがデータ
ターミナル装置（ＤＴＥ）と通信状態にある。リンクパ
ートナーの速度をＦＩＦＯバッファにおいて受取られた
第一パケットを使用して決定する。リンクパートナーの
決定した速度に基づいてその後のＦＩＦＯバッファの読
取動作を最適化させ、それによりパケット間ギャップ空
間の利用を向上させる。
Description
【０００１】
【発明の属する技術分野】本発明はイーサーネットシス
テムの分野に関するものであって、更に詳細には、イー
サーネットシステム及び装置において使用される拡張型
ＦＩＦＯバッファに関するものである。
テムの分野に関するものであって、更に詳細には、イー
サーネットシステム及び装置において使用される拡張型
ＦＩＦＯバッファに関するものである。
【０００２】
【従来の技術】イーサーネットローカルエリアネットワ
ーク（ＬＡＮ）システムは益々ポピュラーなものとなっ
ている。何故ならば、イーサーネットシステムに関連す
るオープンなスタンダードはこのネットワークをネット
ワーク型のコンピュータシステムとすることを所望する
殆ど全ての人に対して使用可能なものとしているからで
ある。イーサーネットインターフェースは、通常、１０
メガビット／秒（Ｍｂｐｓ）で動作することが可能であ
り、且つ高速のイーサーネット速度において、インター
フェースは１００Ｍｂｐｓで動作し、多様な適用例に対
して適切なものとしている。異なるコンピュータをベン
ダー中立性ネットワーク技術でリンクさせることが可能
である。イーサーネットスタンダードは米国電気電子学
会によって開発され且つ国際標準化機構（ＩＳＯ）によ
って採用されている物理レイヤー仕様のＩＥＥＥ８０
２．３キャリア検知多重アクセス衝突検出（ＣＳＭＡ／
ＣＤ）アクセス方法として定型化されている。イーサー
ネットシステムは、コンピュータ間においてイーサーネ
ットパケット信号を担持するための物理的媒体、各イー
サーネットインターフェースにおいて埋設されている１
組のメディアアクセス制御規則、システムにわたってデ
ータを担持するための標準化した１組のビットであるイ
ーサーネットフレーム又はパケットを包含している。
ーク（ＬＡＮ）システムは益々ポピュラーなものとなっ
ている。何故ならば、イーサーネットシステムに関連す
るオープンなスタンダードはこのネットワークをネット
ワーク型のコンピュータシステムとすることを所望する
殆ど全ての人に対して使用可能なものとしているからで
ある。イーサーネットインターフェースは、通常、１０
メガビット／秒（Ｍｂｐｓ）で動作することが可能であ
り、且つ高速のイーサーネット速度において、インター
フェースは１００Ｍｂｐｓで動作し、多様な適用例に対
して適切なものとしている。異なるコンピュータをベン
ダー中立性ネットワーク技術でリンクさせることが可能
である。イーサーネットスタンダードは米国電気電子学
会によって開発され且つ国際標準化機構（ＩＳＯ）によ
って採用されている物理レイヤー仕様のＩＥＥＥ８０
２．３キャリア検知多重アクセス衝突検出（ＣＳＭＡ／
ＣＤ）アクセス方法として定型化されている。イーサー
ネットシステムは、コンピュータ間においてイーサーネ
ットパケット信号を担持するための物理的媒体、各イー
サーネットインターフェースにおいて埋設されている１
組のメディアアクセス制御規則、システムにわたってデ
ータを担持するための標準化した１組のビットであるイ
ーサーネットフレーム又はパケットを包含している。
【０００３】イーサーネットシステムはネットワーク内
に接続されており典型的にコンピュータである多数のデ
ータターミナル装置（ＤＴＥ）を有している。各データ
ターミナル装置は物理レイヤーを具備すると共に、当業
者にとって公知の如く、トランシーバー等の物理レイヤ
ー装置（ＰＨＹ）へメディア独立性インターフェース
（ＭＩＩ）を介してｎピンコネクタ（例えば、４０ピン
コネクタ）によって典型的に接続されているメディアア
クセス制御（ＭＡＣ）を具備しているポートを有してい
る。このイーサーネット装置は先入先出（ＦＩＦＯ）バ
ッファを有しており、それも例えばツイスト対コネクタ
又は光ファイバーコネクタ等のメディア従属性インター
フェース（ＭＤＩ）で動作可能である。典型的なコネク
タはイーサーネット信号を担持する物理的媒体へ接続し
ているＲＪ−４５コネクタを包含している。その他の光
学的コネクタもデザインに依存して使用することも可能
である。
に接続されており典型的にコンピュータである多数のデ
ータターミナル装置（ＤＴＥ）を有している。各データ
ターミナル装置は物理レイヤーを具備すると共に、当業
者にとって公知の如く、トランシーバー等の物理レイヤ
ー装置（ＰＨＹ）へメディア独立性インターフェース
（ＭＩＩ）を介してｎピンコネクタ（例えば、４０ピン
コネクタ）によって典型的に接続されているメディアア
クセス制御（ＭＡＣ）を具備しているポートを有してい
る。このイーサーネット装置は先入先出（ＦＩＦＯ）バ
ッファを有しており、それも例えばツイスト対コネクタ
又は光ファイバーコネクタ等のメディア従属性インター
フェース（ＭＤＩ）で動作可能である。典型的なコネク
タはイーサーネット信号を担持する物理的媒体へ接続し
ているＲＪ−４５コネクタを包含している。その他の光
学的コネクタもデザインに依存して使用することも可能
である。
【０００４】当業者にとって公知の如く、ＦＩＦＯバッ
ファがパケットからデータを受取り且つ空にさせる場合
にパケット間ギャップ（ＩＰＧ）空間が必要とされる。
物理的な大きなＦＩＦＯバッファはイーサーネット適用
例において使用することは不可能である。何故ならば、
より大きなＦＩＦＯバッファは、該バッファがパケット
を受取る場合に可及的に最小のパケット間ギャップ（Ｉ
ＰＧ）空間を侵害するからである。ＦＩＦＯバッファ
は、シリアルモード独立性インターフェース（ＳＭＩ
Ｉ）及び縮小メディア独立性インターフェース（ＲＭＩ
Ｉ）を包含するメディア独立性インターフェース（ＭＩ
Ｉ）と共に使用される場合に必要なものである。スタン
ダードのシステムクロックが２つのクロックドメインを
実現するメディアアクセス制御（ＭＡＣ）から駆動され
る。従って、データはＦＩＦＯバッファを介してバッフ
ァ動作される。クロックドメイン間の時間的な分離は小
さいので、イーサーネットシステムにおいて使用される
ＦＩＦＯバッファは大きなものではなく約６４ビットで
ある場合がある。
ファがパケットからデータを受取り且つ空にさせる場合
にパケット間ギャップ（ＩＰＧ）空間が必要とされる。
物理的な大きなＦＩＦＯバッファはイーサーネット適用
例において使用することは不可能である。何故ならば、
より大きなＦＩＦＯバッファは、該バッファがパケット
を受取る場合に可及的に最小のパケット間ギャップ（Ｉ
ＰＧ）空間を侵害するからである。ＦＩＦＯバッファ
は、シリアルモード独立性インターフェース（ＳＭＩ
Ｉ）及び縮小メディア独立性インターフェース（ＲＭＩ
Ｉ）を包含するメディア独立性インターフェース（ＭＩ
Ｉ）と共に使用される場合に必要なものである。スタン
ダードのシステムクロックが２つのクロックドメインを
実現するメディアアクセス制御（ＭＡＣ）から駆動され
る。従って、データはＦＩＦＯバッファを介してバッフ
ァ動作される。クロックドメイン間の時間的な分離は小
さいので、イーサーネットシステムにおいて使用される
ＦＩＦＯバッファは大きなものではなく約６４ビットで
ある場合がある。
【０００５】従来の装置においては、ＦＩＦＯバッファ
は、それがハーフフル即ち半満杯となるまで常にデータ
を受取り、且つハーフフル（半満杯）ポインタと共に動
作すべく構成されている。従って、ＦＩＦＯバッファの
かなりの部分は未使用のままであり、且つパケット間ギ
ャップ（ＩＰＧ）空間寸法は効率的に設定されるもので
はなかった。
は、それがハーフフル即ち半満杯となるまで常にデータ
を受取り、且つハーフフル（半満杯）ポインタと共に動
作すべく構成されている。従って、ＦＩＦＯバッファの
かなりの部分は未使用のままであり、且つパケット間ギ
ャップ（ＩＰＧ）空間寸法は効率的に設定されるもので
はなかった。
【０００６】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、改良したイーサーネットシステムを提供す
ることを目的とする。本発明の別の目的とするところ
は、イーサーネットシステム及び装置において使用され
る拡張型ＦＩＦＯバッファを改良することである。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、改良したイーサーネットシステムを提供す
ることを目的とする。本発明の別の目的とするところ
は、イーサーネットシステム及び装置において使用され
る拡張型ＦＩＦＯバッファを改良することである。
【０００７】
【課題を解決するための手段】本発明は、典型的なイー
サーネット適用例において使用されるより大型のＦＩＦ
Ｏ構成と関連する制限を回避しながらそれがより大型の
ものと見えるような拡張型モードで動作させることが可
能であるようにイーサーネットＦＩＦＯバッファを効果
的に拡張させる。大型のＦＩＦＯバッファは、可及的に
最小のパケット間ギャップ空間を侵害することなしにリ
ンクパートナー及びローカル装置周波数偏差を取扱うた
めのより大きなトリランス即ち許容度を有している。従
って、本発明は、空にさせることを開始する前にＦＩＦ
Ｏバッファがハーフフル即ち半満杯状態となるまで待機
していたスタンダードの従来のイーサーネットＦＩＦＯ
バッファと比較して有益的な改良を提供している。従来
のシステムにおいては、リンクパートナーがより速いか
又はより遅いかが不知であったためにこのことが必要と
されていた。本発明の拡張型動作モードにおいては、Ｆ
ＩＦＯバッファはリンクパートナーの速度を決定するた
めに第一パケット転送を使用し且つ該リンクパートナー
の速度に基づいて読取制御を最適化させるために動的に
それ自身を再設定させる。例えば、リンクパートナーが
より速く動作している場合には、１つの例として、最初
のニブル、即ち４ビットが書込まれた後にその後のＦＩ
ＦＯバッファの読取動作を開始させることが可能であ
る。従って、ＦＩＦＯバッファはデータをバッファ処理
するためにその完全な寸法の殆どを使用することが可能
であり且つより大きなトリランス定格を得且つパケット
間ギャップ空間利用を向上させるために物理的により小
さなＦＩＦＯバッファの能力を増加させることが可能で
ある。
サーネット適用例において使用されるより大型のＦＩＦ
Ｏ構成と関連する制限を回避しながらそれがより大型の
ものと見えるような拡張型モードで動作させることが可
能であるようにイーサーネットＦＩＦＯバッファを効果
的に拡張させる。大型のＦＩＦＯバッファは、可及的に
最小のパケット間ギャップ空間を侵害することなしにリ
ンクパートナー及びローカル装置周波数偏差を取扱うた
めのより大きなトリランス即ち許容度を有している。従
って、本発明は、空にさせることを開始する前にＦＩＦ
Ｏバッファがハーフフル即ち半満杯状態となるまで待機
していたスタンダードの従来のイーサーネットＦＩＦＯ
バッファと比較して有益的な改良を提供している。従来
のシステムにおいては、リンクパートナーがより速いか
又はより遅いかが不知であったためにこのことが必要と
されていた。本発明の拡張型動作モードにおいては、Ｆ
ＩＦＯバッファはリンクパートナーの速度を決定するた
めに第一パケット転送を使用し且つ該リンクパートナー
の速度に基づいて読取制御を最適化させるために動的に
それ自身を再設定させる。例えば、リンクパートナーが
より速く動作している場合には、１つの例として、最初
のニブル、即ち４ビットが書込まれた後にその後のＦＩ
ＦＯバッファの読取動作を開始させることが可能であ
る。従って、ＦＩＦＯバッファはデータをバッファ処理
するためにその完全な寸法の殆どを使用することが可能
であり且つより大きなトリランス定格を得且つパケット
間ギャップ空間利用を向上させるために物理的により小
さなＦＩＦＯバッファの能力を増加させることが可能で
ある。
【０００８】本発明によれば、本方法はデータターミナ
ル装置（ＤＴＥ）及びメディア（媒体）アクセス制御
（ＭＡＣ）を具備しており且つメディア独立性インター
フェース（ＭＩＩ）によって物理レイヤー装置へ接続さ
れているイーサーネットシステムの物理レイヤー装置内
のイーサーネットＦＩＦＯバッファを拡張させる。デー
タターミナル装置（ＤＴＥ）と通信しているリンクパー
トナーの速度は、ＦＩＦＯバッファ内に受取られる第一
パケットを使用して決定される。その後のＦＩＦＯバッ
ファの読取は、リンクパートナーの決定した速度に基づ
いて最適化され、従ってパケット間ギャップの空間の利
用を向上させる。
ル装置（ＤＴＥ）及びメディア（媒体）アクセス制御
（ＭＡＣ）を具備しており且つメディア独立性インター
フェース（ＭＩＩ）によって物理レイヤー装置へ接続さ
れているイーサーネットシステムの物理レイヤー装置内
のイーサーネットＦＩＦＯバッファを拡張させる。デー
タターミナル装置（ＤＴＥ）と通信しているリンクパー
トナーの速度は、ＦＩＦＯバッファ内に受取られる第一
パケットを使用して決定される。その後のＦＩＦＯバッ
ファの読取は、リンクパートナーの決定した速度に基づ
いて最適化され、従ってパケット間ギャップの空間の利
用を向上させる。
【０００９】本発明の１つの側面においては、ＦＩＦＯ
バッファのその後の読取を最適化させる場合に、ＦＩＦ
Ｏバッファと共に使用するハーフフル（半満杯）ポイン
ターを再設定させる。ＦＩＦＯバッファの読取動作は、
最初のパケットの後に受取られる次に続くパケットにお
いて発生することが可能である。ＦＩＦＯバッファは、
リンクパートナーがより速く稼動していることが決定さ
れた場合に、４ビットのうちの最初のニブルのみがその
中に書込まれた後に読取ることが可能である。
バッファのその後の読取を最適化させる場合に、ＦＩＦ
Ｏバッファと共に使用するハーフフル（半満杯）ポイン
ターを再設定させる。ＦＩＦＯバッファの読取動作は、
最初のパケットの後に受取られる次に続くパケットにお
いて発生することが可能である。ＦＩＦＯバッファは、
リンクパートナーがより速く稼動していることが決定さ
れた場合に、４ビットのうちの最初のニブルのみがその
中に書込まれた後に読取ることが可能である。
【００１０】本発明の更に別の側面においては、メディ
ア（媒体）独立性インターフェース（ＭＩＩ）は、シリ
アルメディア独立性インターフェース（ＳＭＩＩ）又は
縮小メディア独立性インターフェース（ＲＭＩＩ）のう
ちの１つを有している。該パケット及びメディア独立性
インターフェースデータと関連しているトグルビット
を、ＦＩＦＯバッファ内のスロットが有効であるか否か
を識別するための制御ビットとして使用することが可能
である。例えば、入力してくるパケットが有効なパケッ
トであるとして識別するために制御ビットを使用するこ
とが可能である。このタイプのイーサーネット適用例に
おいては、メディアアクセス制御（ＭＡＣ）が基準クロ
ックで動作され、且つメディア独立性インターフェース
（ＭＩＩ）が回復されたクロックで動作される。４０ピ
ン又はその他のコネクタ等のｎピンコネクタがメディア
独立性インターフェース（ＭＩＩ）を、当業者にとって
公知の如く、メディアアクセス制御（ＭＡＣ）へ接続す
ることが可能である。
ア（媒体）独立性インターフェース（ＭＩＩ）は、シリ
アルメディア独立性インターフェース（ＳＭＩＩ）又は
縮小メディア独立性インターフェース（ＲＭＩＩ）のう
ちの１つを有している。該パケット及びメディア独立性
インターフェースデータと関連しているトグルビット
を、ＦＩＦＯバッファ内のスロットが有効であるか否か
を識別するための制御ビットとして使用することが可能
である。例えば、入力してくるパケットが有効なパケッ
トであるとして識別するために制御ビットを使用するこ
とが可能である。このタイプのイーサーネット適用例に
おいては、メディアアクセス制御（ＭＡＣ）が基準クロ
ックで動作され、且つメディア独立性インターフェース
（ＭＩＩ）が回復されたクロックで動作される。４０ピ
ン又はその他のコネクタ等のｎピンコネクタがメディア
独立性インターフェース（ＭＩＩ）を、当業者にとって
公知の如く、メディアアクセス制御（ＭＡＣ）へ接続す
ることが可能である。
【００１１】本発明の更に別の側面においては、ＦＩＦ
Ｏバッファは、ＦＩＦＯバッファ内において受取られる
最初のパケットでハーフフル即ち半満杯の位置へ充填さ
れる。このことは、ＦＩＦＯバッファ内において受取ら
れる最初のパケットのトグルビットを評価することによ
って行うことが可能である。ＦＩＦＯバッファが空とな
る前に読取られるべき残存するスロットの数を決定する
ことが可能である。このことはそれと通信状態にあるリ
ンクパートナーの速度を決定することを可能とさせる。
このリンクパートナーの決定された速度に基づいて、本
発明の１つの側面においては、ハーフフル（半満杯）ポ
インターはＦＩＦＯバッファのその後の読取動作を最適
化するために再設定される。
Ｏバッファは、ＦＩＦＯバッファ内において受取られる
最初のパケットでハーフフル即ち半満杯の位置へ充填さ
れる。このことは、ＦＩＦＯバッファ内において受取ら
れる最初のパケットのトグルビットを評価することによ
って行うことが可能である。ＦＩＦＯバッファが空とな
る前に読取られるべき残存するスロットの数を決定する
ことが可能である。このことはそれと通信状態にあるリ
ンクパートナーの速度を決定することを可能とさせる。
このリンクパートナーの決定された速度に基づいて、本
発明の１つの側面においては、ハーフフル（半満杯）ポ
インターはＦＩＦＯバッファのその後の読取動作を最適
化するために再設定される。
【００１２】本発明の更に別の側面においては、イーサ
ーネット装置がＦＩＦＯバッファとメディアアクセス制
御（ＭＡＣ）への接続するメディア独立性インターフェ
ース（ＭＩＩ）を具備する物理レイヤー装置を有してい
る。ＦＩＦＯ読取／書込メカニズムがＦＩＦＯバッファ
に対してのデータの読取及び書込を行い、即ち、ＦＩＦ
Ｏバッファはそれと通信しているリンクパートナーの決
定された速度に基づいて読取られ、従ってパケット間ギ
ャップの空間の利用を向上させる。１つの側面において
は、リンクパートナーの速度がより速いものであること
が決定される場合に、ＦＩＦＯバッファは受取られたパ
ケットの始めにおいて読取られる。ＦＩＦＯバッファ
は、又、向上させたパケット間ギャップ空間利用のため
にリンクパートナーの決定した速度に基づいて再設定さ
れるハーフフル（半満杯）ポインターを有している。
ーネット装置がＦＩＦＯバッファとメディアアクセス制
御（ＭＡＣ）への接続するメディア独立性インターフェ
ース（ＭＩＩ）を具備する物理レイヤー装置を有してい
る。ＦＩＦＯ読取／書込メカニズムがＦＩＦＯバッファ
に対してのデータの読取及び書込を行い、即ち、ＦＩＦ
Ｏバッファはそれと通信しているリンクパートナーの決
定された速度に基づいて読取られ、従ってパケット間ギ
ャップの空間の利用を向上させる。１つの側面において
は、リンクパートナーの速度がより速いものであること
が決定される場合に、ＦＩＦＯバッファは受取られたパ
ケットの始めにおいて読取られる。ＦＩＦＯバッファ
は、又、向上させたパケット間ギャップ空間利用のため
にリンクパートナーの決定した速度に基づいて再設定さ
れるハーフフル（半満杯）ポインターを有している。
【００１３】
【発明の実施の形態】以下、本発明の好適実施例を示し
た添付の図面を参照してより詳細に説明を行う。然しな
がら、本発明は、多くの異なる形態で実現することが可
能であり、以下に説明する実施例にのみ制限されるべき
ものではない。これらの実施例は、本発明の開示が完全
なものであるように提供されるものであり、本発明の実
施例は単に例示的なものであるに過ぎない。尚、同一の
構成要素には図面全体にわたって同一の参照番号を付し
てある。
た添付の図面を参照してより詳細に説明を行う。然しな
がら、本発明は、多くの異なる形態で実現することが可
能であり、以下に説明する実施例にのみ制限されるべき
ものではない。これらの実施例は、本発明の開示が完全
なものであるように提供されるものであり、本発明の実
施例は単に例示的なものであるに過ぎない。尚、同一の
構成要素には図面全体にわたって同一の参照番号を付し
てある。
【００１４】本発明は、データターミナル装置（ＤＴ
Ｅ）及びメディアアクセス制御（ＭＡＣ）を具備してお
り且つ物理レイヤー装置へメディア独立性インターフェ
ース（ＭＩＩ）によって接続されているイーサーネット
システムの物理レイヤー装置（ＰＨＹ）において使用さ
れるようなイーサーネットＦＩＦＯバッファを有益的に
拡張させる。本発明は、パケット間ギャップの空間の利
用を向上させる。データターミナル装置（ＤＴＥ）と通
信しているリンクパートナーの速度がＦＩＦＯバッファ
内において受取られる第一パケットを使用して決定され
る。この速度決定に基づいて、ＦＩＦＯバッファの最適
化した読取が行われ、向上されたパケット間ギャップの
空間利用を可能とさせる。
Ｅ）及びメディアアクセス制御（ＭＡＣ）を具備してお
り且つ物理レイヤー装置へメディア独立性インターフェ
ース（ＭＩＩ）によって接続されているイーサーネット
システムの物理レイヤー装置（ＰＨＹ）において使用さ
れるようなイーサーネットＦＩＦＯバッファを有益的に
拡張させる。本発明は、パケット間ギャップの空間の利
用を向上させる。データターミナル装置（ＤＴＥ）と通
信しているリンクパートナーの速度がＦＩＦＯバッファ
内において受取られる第一パケットを使用して決定され
る。この速度決定に基づいて、ＦＩＦＯバッファの最適
化した読取が行われ、向上されたパケット間ギャップの
空間利用を可能とさせる。
【００１５】図１はイーサーネットシステムのハイレベ
ルのブロック図１０を示しており、それはイーサーネッ
トインターフェース１４を介してイーサーネットシステ
ムへ接続されている例えばパソコン等のデータターミナ
ル装置（ＤＴＥ）１２（点線で示してある）としてブロ
ック形態で物理的装置ハードウエアを示している。デー
タターミナル装置１２はポート１６（点線で示してあ
る）を有しており、それは、当業者にとって公知の如
く、物理レイヤー（層）１８及びメディア（媒体）アク
セス制御（ＭＡＣ）２０を具備している。バッファ２２
を、当業者にとって公知の如く、ターミナル装置の一部
としてＭＡＣへ接続させることが可能である。
ルのブロック図１０を示しており、それはイーサーネッ
トインターフェース１４を介してイーサーネットシステ
ムへ接続されている例えばパソコン等のデータターミナ
ル装置（ＤＴＥ）１２（点線で示してある）としてブロ
ック形態で物理的装置ハードウエアを示している。デー
タターミナル装置１２はポート１６（点線で示してあ
る）を有しており、それは、当業者にとって公知の如
く、物理レイヤー（層）１８及びメディア（媒体）アク
セス制御（ＭＡＣ）２０を具備している。バッファ２２
を、当業者にとって公知の如く、ターミナル装置の一部
としてＭＡＣへ接続させることが可能である。
【００１６】メディア独立性インターフェース２４は関
連するイーサーネットコンポーネント間における１つの
タイプのデータバスを形成している。それは、例えば当
業者によって使用されるような４０ピンコネクタ等のｎ
ピンコネクタ２６（点線で示してある）を包含する異な
るコネクタ装置によってデータターミナル装置（ＤＴ
Ｅ）１２へ接続させることが可能である。メディア独立
性インターフェース（ＭＩＩ）はイーサーネットインタ
ーフェースへ接続しており、それは当業者にとって公知
の如く通常はトランシーバーの一部であるような物理レ
イヤー装置（ＰＨＹ）２８を有しており、且つ送信ＦＩ
ＦＯ３０ａ及び受信ＦＩＦＯ３０ｂを包含する送信及び
受信先入先出（ＦＩＦＯ）バッファ３０を具備してい
る。読取／書込制御回路３６がＦＩＦＯバッファ３０か
らのデータの読取及びその中へのデータの書込に関して
の制御を提供する。この物理レイヤー装置２８はメディ
ア従属性インターフェース（ＭＤＩ）３２で動作可能で
あり、該インターフェースは当業者にとって公知の如
く、ツイスト型コネクタ、光ファイバーコネクタ又はそ
の他のコネクタとして形成することが可能である。当業
者によって使用される１つのコネクタの例は媒体従属性
インターフェースとして使用されるＲＪ−４５コネクタ
である。物理的媒体３４はイーサーネットデータを担持
し且つ媒体従属性インターフェース３２で動作可能であ
る。一方、媒体独立性インターフェース（ＭＩＩ）はシ
リアルメディア独立性インターフェース（ＳＭＩＩ）又
は縮小メディア独立性インターフェース（ＲＭＩＩ）と
することが可能である。
連するイーサーネットコンポーネント間における１つの
タイプのデータバスを形成している。それは、例えば当
業者によって使用されるような４０ピンコネクタ等のｎ
ピンコネクタ２６（点線で示してある）を包含する異な
るコネクタ装置によってデータターミナル装置（ＤＴ
Ｅ）１２へ接続させることが可能である。メディア独立
性インターフェース（ＭＩＩ）はイーサーネットインタ
ーフェースへ接続しており、それは当業者にとって公知
の如く通常はトランシーバーの一部であるような物理レ
イヤー装置（ＰＨＹ）２８を有しており、且つ送信ＦＩ
ＦＯ３０ａ及び受信ＦＩＦＯ３０ｂを包含する送信及び
受信先入先出（ＦＩＦＯ）バッファ３０を具備してい
る。読取／書込制御回路３６がＦＩＦＯバッファ３０か
らのデータの読取及びその中へのデータの書込に関して
の制御を提供する。この物理レイヤー装置２８はメディ
ア従属性インターフェース（ＭＤＩ）３２で動作可能で
あり、該インターフェースは当業者にとって公知の如
く、ツイスト型コネクタ、光ファイバーコネクタ又はそ
の他のコネクタとして形成することが可能である。当業
者によって使用される１つのコネクタの例は媒体従属性
インターフェースとして使用されるＲＪ−４５コネクタ
である。物理的媒体３４はイーサーネットデータを担持
し且つ媒体従属性インターフェース３２で動作可能であ
る。一方、媒体独立性インターフェース（ＭＩＩ）はシ
リアルメディア独立性インターフェース（ＳＭＩＩ）又
は縮小メディア独立性インターフェース（ＲＭＩＩ）と
することが可能である。
【００１７】メディア（媒体）独立性インターフェース
（ＭＩＩ）２４は、イーサーネットパケット信号をネッ
トワーク物理的媒体上へ送信するために、ネットワーク
装置内のイーサーネットメディアアクセス制御機能を物
理レイヤー装置（ＰＨＹ）とリンクさせるための手段を
提供するエレクトロニクスを包含している。媒体独立性
インターフェース２４は、オプションとして、１０Ｍｂ
ｐｓ及び１００Ｍｂｐｓの両方の動作をサポートするこ
とが可能である。媒体独立性インターフェース２４のた
めに、信号上の差異はトランスペアレント即ち透明であ
る。ライン信号がデジタル信号へ変換され、該デジタル
信号は種々のイーサーネットネットワーク装置において
使用されるイーサーネットチップへ送信される。
（ＭＩＩ）２４は、イーサーネットパケット信号をネッ
トワーク物理的媒体上へ送信するために、ネットワーク
装置内のイーサーネットメディアアクセス制御機能を物
理レイヤー装置（ＰＨＹ）とリンクさせるための手段を
提供するエレクトロニクスを包含している。媒体独立性
インターフェース２４は、オプションとして、１０Ｍｂ
ｐｓ及び１００Ｍｂｐｓの両方の動作をサポートするこ
とが可能である。媒体独立性インターフェース２４のた
めに、信号上の差異はトランスペアレント即ち透明であ
る。ライン信号がデジタル信号へ変換され、該デジタル
信号は種々のイーサーネットネットワーク装置において
使用されるイーサーネットチップへ送信される。
【００１８】当業者にとって公知の如く、シリアルメデ
ィア（媒体）独立性インターフェース（ＳＭＩＩ）及び
縮小メディア独立性インターフェース（ＲＭＩＩ）は、
両方共、スタンダードのメディア独立性インターフェー
スから縮小させたインターフェースである。メディア
（媒体）独立性インターフェースをサポートする多数の
ＦＩＦＯバッファ装置が存在している。現在、より少な
い数の装置が縮小メディア独立性インターフェースをサ
ポートしており、一方シリアルメディア独立性インター
フェースは比較的新しいものである。縮小メディア独立
性インターフェース及びシリアルメディア独立性インタ
ーフェースは、クロック周波数を増加させることによっ
てコネクタピンの数を減少させるので、有益的である。
ィア（媒体）独立性インターフェース（ＳＭＩＩ）及び
縮小メディア独立性インターフェース（ＲＭＩＩ）は、
両方共、スタンダードのメディア独立性インターフェー
スから縮小させたインターフェースである。メディア
（媒体）独立性インターフェースをサポートする多数の
ＦＩＦＯバッファ装置が存在している。現在、より少な
い数の装置が縮小メディア独立性インターフェースをサ
ポートしており、一方シリアルメディア独立性インター
フェースは比較的新しいものである。縮小メディア独立
性インターフェース及びシリアルメディア独立性インタ
ーフェースは、クロック周波数を増加させることによっ
てコネクタピンの数を減少させるので、有益的である。
【００１９】これらのインターフェースはメディアアク
セス制御（ＭＡＣ）２０から駆動されるスタンダードの
システムクロック上で動作可能である。例えば、縮小メ
ディア独立性インターフェース（ＲＭＩＩ）において
は、クロック速度を２倍とすることが可能である。シリ
アルメディア独立性インターフェース（ＳＭＩＩ）にお
いては、クロック速度を４倍にすることが可能であり、
このことはイーサーネットネットワーク装置へ入るメデ
ィア独立性インターフェースデータのタイムスライス動
作を可能とさせる。１つの例においては、縮小メディア
独立性インターフェースはシステム速度の半分の速度を
有しており、一方、別の例においては、シリアルメディ
ア独立性インターフェースはクロック速度の５分の１の
速度を有している。データは、例えば、４個のピンから
２個のピンへ、又は幾つかの例においては、１個のピン
へタイムスライスされ、ピンの数を減少させる。
セス制御（ＭＡＣ）２０から駆動されるスタンダードの
システムクロック上で動作可能である。例えば、縮小メ
ディア独立性インターフェース（ＲＭＩＩ）において
は、クロック速度を２倍とすることが可能である。シリ
アルメディア独立性インターフェース（ＳＭＩＩ）にお
いては、クロック速度を４倍にすることが可能であり、
このことはイーサーネットネットワーク装置へ入るメデ
ィア独立性インターフェースデータのタイムスライス動
作を可能とさせる。１つの例においては、縮小メディア
独立性インターフェースはシステム速度の半分の速度を
有しており、一方、別の例においては、シリアルメディ
ア独立性インターフェースはクロック速度の５分の１の
速度を有している。データは、例えば、４個のピンから
２個のピンへ、又は幾つかの例においては、１個のピン
へタイムスライスされ、ピンの数を減少させる。
【００２０】インターフェースが実現され且つ減少され
る場合に、当業者にとって公知の如く、２つのクロック
ドメインが導入される。メディア独立性インターフェー
ス（ＭＩＩ）は非制限的な例として、回復された２０メ
ガヘルツクロック上で動作することが可能である。それ
は通信状態にあるリンクパートナーからのデータストリ
ームから回復される。ネットワーク装置は、より速い周
波数で稼動しながら、メディアアクセス制御（ＭＡＣ）
からスタンダードの基準クロック上にある縮小メディア
インターフェースプロトコルへデータをブリッジ即ち架
橋させることが可能である。従って、同期されていない
２つのクロックが存在している。メディア独立性インタ
ーフェースは１つの例においては約２５メガヘルツにあ
るものと仮定されるが、それは、多分、僅かに遅いか又
は僅かに速いものであり、その結果、直接的なラッチア
ップ及び該装置への送信を実施することは不可能であ
る。従って、データはＦＩＦＯバッファを介してバッフ
ァ処理されねばならない。
る場合に、当業者にとって公知の如く、２つのクロック
ドメインが導入される。メディア独立性インターフェー
ス（ＭＩＩ）は非制限的な例として、回復された２０メ
ガヘルツクロック上で動作することが可能である。それ
は通信状態にあるリンクパートナーからのデータストリ
ームから回復される。ネットワーク装置は、より速い周
波数で稼動しながら、メディアアクセス制御（ＭＡＣ）
からスタンダードの基準クロック上にある縮小メディア
インターフェースプロトコルへデータをブリッジ即ち架
橋させることが可能である。従って、同期されていない
２つのクロックが存在している。メディア独立性インタ
ーフェースは１つの例においては約２５メガヘルツにあ
るものと仮定されるが、それは、多分、僅かに遅いか又
は僅かに速いものであり、その結果、直接的なラッチア
ップ及び該装置への送信を実施することは不可能であ
る。従って、データはＦＩＦＯバッファを介してバッフ
ァ処理されねばならない。
【００２１】このタイプのシステムにおけるＦＩＦＯバ
ッファにおいては、ＦＩＦＯバッファがハーフフル即ち
半満杯状態となることを許容することが慣用されてい
る。適宜のＦＩＦＯ読取／書込制御回路を介してＦＩＦ
Ｏバッファからの読取を開始するのはこの時点において
である。この例においては、パケットの全体的な部分が
ＦＩＦＯバッファへバッファ処理されるものではない。
２つのクロックドメインの間にはクロックタイミング差
の最小量が存在している。従って、ＦＩＦＯバッファは
これらのクロックの間の差の大きさをバッファするのに
充分に大きなものであることが必要であるに過ぎないこ
とが明らかである。その結果、その差は小さいものであ
るので、ＦＩＦＯバッファは、典型的に、非制限的な例
として約６４ビットとすることが可能である。
ッファにおいては、ＦＩＦＯバッファがハーフフル即ち
半満杯状態となることを許容することが慣用されてい
る。適宜のＦＩＦＯ読取／書込制御回路を介してＦＩＦ
Ｏバッファからの読取を開始するのはこの時点において
である。この例においては、パケットの全体的な部分が
ＦＩＦＯバッファへバッファ処理されるものではない。
２つのクロックドメインの間にはクロックタイミング差
の最小量が存在している。従って、ＦＩＦＯバッファは
これらのクロックの間の差の大きさをバッファするのに
充分に大きなものであることが必要であるに過ぎないこ
とが明らかである。その結果、その差は小さいものであ
るので、ＦＩＦＯバッファは、典型的に、非制限的な例
として約６４ビットとすることが可能である。
【００２２】前述した如く、従来のＦＩＦＯバッファ
は、通常、ネットワークイーサーネット装置がＦＩＦＯ
バッファの読取を開始する前に、ハーフフル即ち半満杯
状態となることが許容される。従来の装置においては、
ＦＩＦＯ読取／書込制御回路は、それと通信状態にある
リンクパートナーが多少より速く又は多少より遅く稼動
しているか否かを知得するものではない。ＦＩＦＯバッ
ファがハーフフル即ち半満杯状態となることを許容する
ことによって、それを更に充填させることが可能である
か、又はパケットの終わり（ＥＯＰ）に到達する時まで
により少ない満杯状態となることが可能である。従っ
て、ＦＩＦＯバッファの満杯寸法が使用されることはな
く且つＦＩＦＯバッファの半分のみが現実的に使用され
る。
は、通常、ネットワークイーサーネット装置がＦＩＦＯ
バッファの読取を開始する前に、ハーフフル即ち半満杯
状態となることが許容される。従来の装置においては、
ＦＩＦＯ読取／書込制御回路は、それと通信状態にある
リンクパートナーが多少より速く又は多少より遅く稼動
しているか否かを知得するものではない。ＦＩＦＯバッ
ファがハーフフル即ち半満杯状態となることを許容する
ことによって、それを更に充填させることが可能である
か、又はパケットの終わり（ＥＯＰ）に到達する時まで
により少ない満杯状態となることが可能である。従っ
て、ＦＩＦＯバッファの満杯寸法が使用されることはな
く且つＦＩＦＯバッファの半分のみが現実的に使用され
る。
【００２３】本発明は拡張モードにおいて動作するＦＩ
ＦＯバッファ３０を拡張させる。ＦＩＦＯバッファ３０
はより大きなＦＩＦＯバッファ構成の制限を回避しなが
ら、より大きなものに見える。より大きなＦＩＦＯバッ
ファ３０はリンクパートナー及びローカル装置の周波数
差を取扱うのにより大きなトリランス即ち許容度を有し
ている。然しながら、物理的に大きなＦＩＦＯバッファ
はイーサーネット適用例において使用することは不可能
である。何故ならば、それが受取ったパケットをバッフ
ァ処理する場合に可及的に最小のパケット間ギャップ
（ＩＰＧ）空間を侵害するからである。本発明において
は、この動作モードをシリアルメディア独立性インター
フェース又は縮小メディア独立性インターフェースの両
方の動作モードに対して有効なものとさせるためにソフ
トウエアレジスタを非制限的な例として０ｘ１０ビット
へ設定することが可能である。
ＦＯバッファ３０を拡張させる。ＦＩＦＯバッファ３０
はより大きなＦＩＦＯバッファ構成の制限を回避しなが
ら、より大きなものに見える。より大きなＦＩＦＯバッ
ファ３０はリンクパートナー及びローカル装置の周波数
差を取扱うのにより大きなトリランス即ち許容度を有し
ている。然しながら、物理的に大きなＦＩＦＯバッファ
はイーサーネット適用例において使用することは不可能
である。何故ならば、それが受取ったパケットをバッフ
ァ処理する場合に可及的に最小のパケット間ギャップ
（ＩＰＧ）空間を侵害するからである。本発明において
は、この動作モードをシリアルメディア独立性インター
フェース又は縮小メディア独立性インターフェースの両
方の動作モードに対して有効なものとさせるためにソフ
トウエアレジスタを非制限的な例として０ｘ１０ビット
へ設定することが可能である。
【００２４】最初に、ＦＩＦＯバッファ３０はリンクパ
ートナーの速度を決定するために第一パケット転送を使
用する。それは、リンクパートナー速度に基づいてＦＩ
ＦＯバッファ３６の読取動作に関する制御を最適化する
ためにそれ自身動的に再設定を行う。例えば、リンクパ
ートナーが一層速く稼動しているものと決定される場合
には、ＦＩＦＯバッファ読取動作は、非制限的な例とし
て、最初のデータニブル、即ち４ビットが書込まれた後
に開始する。従って、ＦＩＦＯバッファはデータをバッ
ファするためにほぼ完全にバッファの寸法を使用し且つ
物理的により小さなＦＩＦＯバッファの能力をより大き
なトリランス（許容度）の定格を獲得するために動的に
増加させる。
ートナーの速度を決定するために第一パケット転送を使
用する。それは、リンクパートナー速度に基づいてＦＩ
ＦＯバッファ３６の読取動作に関する制御を最適化する
ためにそれ自身動的に再設定を行う。例えば、リンクパ
ートナーが一層速く稼動しているものと決定される場合
には、ＦＩＦＯバッファ読取動作は、非制限的な例とし
て、最初のデータニブル、即ち４ビットが書込まれた後
に開始する。従って、ＦＩＦＯバッファはデータをバッ
ファするためにほぼ完全にバッファの寸法を使用し且つ
物理的により小さなＦＩＦＯバッファの能力をより大き
なトリランス（許容度）の定格を獲得するために動的に
増加させる。
【００２５】図２の簡単化したフローチャートに示した
ように、本発明方法はＦＩＦＯバッファ２２において第
一パケットを受取り（ブロック１００）、且つその第一
パケットに基づいて、それと通信状態にあるリンクパー
トナーの速度を決定する（ブロック１０２）。この第一
パケットを使用してリンクパートナーの速度を決定した
後にＦＩＦＯバッファは再設定される（ブロック１０
４）。該バッファが第一パケットで半分充填されている
初期的モードでＦＩＦＯバッファ２２が開始することが
明らかである。次いで、ＦＩＦＯバッファはそれ自身動
的に再設定する。例えば、リンクパートナーがより速い
ものであると決定される場合には、ＦＩＦＯ読取／書込
制御回路３６は、第二又はその後のパケットが初期的に
到着する場合、例えば４ビットの最初のニブルがその中
に書込まれた後にＦＩＦＯバッファの読取動作を開始す
ることが可能である。
ように、本発明方法はＦＩＦＯバッファ２２において第
一パケットを受取り（ブロック１００）、且つその第一
パケットに基づいて、それと通信状態にあるリンクパー
トナーの速度を決定する（ブロック１０２）。この第一
パケットを使用してリンクパートナーの速度を決定した
後にＦＩＦＯバッファは再設定される（ブロック１０
４）。該バッファが第一パケットで半分充填されている
初期的モードでＦＩＦＯバッファ２２が開始することが
明らかである。次いで、ＦＩＦＯバッファはそれ自身動
的に再設定する。例えば、リンクパートナーがより速い
ものであると決定される場合には、ＦＩＦＯ読取／書込
制御回路３６は、第二又はその後のパケットが初期的に
到着する場合、例えば４ビットの最初のニブルがその中
に書込まれた後にＦＩＦＯバッファの読取動作を開始す
ることが可能である。
【００２６】このＦＩＦＯバッファのその後の読取動作
の最適化は、例えば、当業者にとって公知の技術により
ＦＩＦＯバッファと共に使用されるハーフフル（半満
杯）ポインターを再設定することにより発生させること
が可能である。ＦＩＦＯバッファの寸法が、イーサーネ
ットインターフェースにおいてどの程度大きなパケット
間ギャップ空間を処理することが可能であるかを決定す
ることは公知である。このことが有効である理由は、パ
ケットの終わり（ＥＯＰ）において、ＦＩＦＯバッファ
がどの程度満杯であったとしても、ＦＩＦＯバッファを
空にし且つそれを次のパケットに対して準備させるのに
必要な多数のサイクルが存在しているからである。従っ
て、ＦＩＦＯバッファはフレーム間（即ち、パケット
間）のイーサーネット環境内におけるこのパケット間ギ
ャップ空間内にデータを空とさせる。従って、より小さ
なＦＩＦＯバッファが存在している場合には、それはよ
り少ない数のバイトを空とさせ、その結果、より込み合
った環境を処理するためにより小さなパケット間ギャッ
プ空間において空にすることが可能である。従って、よ
り大きなトラフィックが存在する場合であっても、より
多くの情報をイーサーネット環境上に配置させることが
可能である。
の最適化は、例えば、当業者にとって公知の技術により
ＦＩＦＯバッファと共に使用されるハーフフル（半満
杯）ポインターを再設定することにより発生させること
が可能である。ＦＩＦＯバッファの寸法が、イーサーネ
ットインターフェースにおいてどの程度大きなパケット
間ギャップ空間を処理することが可能であるかを決定す
ることは公知である。このことが有効である理由は、パ
ケットの終わり（ＥＯＰ）において、ＦＩＦＯバッファ
がどの程度満杯であったとしても、ＦＩＦＯバッファを
空にし且つそれを次のパケットに対して準備させるのに
必要な多数のサイクルが存在しているからである。従っ
て、ＦＩＦＯバッファはフレーム間（即ち、パケット
間）のイーサーネット環境内におけるこのパケット間ギ
ャップ空間内にデータを空とさせる。従って、より小さ
なＦＩＦＯバッファが存在している場合には、それはよ
り少ない数のバイトを空とさせ、その結果、より込み合
った環境を処理するためにより小さなパケット間ギャッ
プ空間において空にすることが可能である。従って、よ
り大きなトラフィックが存在する場合であっても、より
多くの情報をイーサーネット環境上に配置させることが
可能である。
【００２７】図３はリンクパートナーがより速いもので
あることが判明した場合の拡張型シリアルメディア独立
性インターフェースＦＩＦＯ「読取開始」線図を示して
いる。この断片的な線図は、ＳＣＬＫドメイン、即ちク
ロックと同期したドメイン等の２つのクロックドメイン
の１つの例を与えており、それはメディアアクセス制御
２０でのシステムクロック（即ち基準クロック）に対応
している。ＲＸＣドメインは回復されたクロックドメイ
ンであり、それはメディア独立性インターフェース（Ｍ
ＩＩ）クロックと関連している。該線図は、リンクパー
トナーが速いか又は遅いかのいずれかを検知した後にど
のようにしてＦＩＦＯバッファ３０がそれ自身を再設定
することが可能であるかを例示している。読取及び書込
トグル（ｗｒ ｔｇｇｌ ｉｎ；ｒｄ ｔｇｇｌ ｉ
ｎ）は、非制限的な例として、１つのタイプの構成に対
して特定的なものであり、且つ各スロットが有効である
か否かを識別するための制御ビットとしてどのようにし
てトグルビットが使用されるかを例示している。小さな
フレーム又はスロットからなる連続的なストリームは、
送信媒体へのアクセスを構成することが可能な種々の装
置及び濃度によって使用するために使用可能なものとす
ることが可能である。典型的に、スロットは数十又は数
百ビットの長さとして知られており且つ満杯又は空とし
てマーク付けすることが可能である。該装置は空のスロ
ットを受取り且つそれをデータで充填し、ソース（発信
元）及びデスティネーション（宛先）アドレスを設定
し、且つそれを満杯としてマーク付けすることが可能で
ある。弾性バッファも書込及び読取ポインターと共に読
取及び書込の一部として例示してある。ＷＯから開始し
且つＲ２で終了する水平ラインは、当業者にとって公知
の如く、書込（Ｗ）、バッファ（Ｂ）、読取（Ｒ）を包
含するアドレスコンポーネントを例示している。
あることが判明した場合の拡張型シリアルメディア独立
性インターフェースＦＩＦＯ「読取開始」線図を示して
いる。この断片的な線図は、ＳＣＬＫドメイン、即ちク
ロックと同期したドメイン等の２つのクロックドメイン
の１つの例を与えており、それはメディアアクセス制御
２０でのシステムクロック（即ち基準クロック）に対応
している。ＲＸＣドメインは回復されたクロックドメイ
ンであり、それはメディア独立性インターフェース（Ｍ
ＩＩ）クロックと関連している。該線図は、リンクパー
トナーが速いか又は遅いかのいずれかを検知した後にど
のようにしてＦＩＦＯバッファ３０がそれ自身を再設定
することが可能であるかを例示している。読取及び書込
トグル（ｗｒ ｔｇｇｌ ｉｎ；ｒｄ ｔｇｇｌ ｉ
ｎ）は、非制限的な例として、１つのタイプの構成に対
して特定的なものであり、且つ各スロットが有効である
か否かを識別するための制御ビットとしてどのようにし
てトグルビットが使用されるかを例示している。小さな
フレーム又はスロットからなる連続的なストリームは、
送信媒体へのアクセスを構成することが可能な種々の装
置及び濃度によって使用するために使用可能なものとす
ることが可能である。典型的に、スロットは数十又は数
百ビットの長さとして知られており且つ満杯又は空とし
てマーク付けすることが可能である。該装置は空のスロ
ットを受取り且つそれをデータで充填し、ソース（発信
元）及びデスティネーション（宛先）アドレスを設定
し、且つそれを満杯としてマーク付けすることが可能で
ある。弾性バッファも書込及び読取ポインターと共に読
取及び書込の一部として例示してある。ＷＯから開始し
且つＲ２で終了する水平ラインは、当業者にとって公知
の如く、書込（Ｗ）、バッファ（Ｂ）、読取（Ｒ）を包
含するアドレスコンポーネントを例示している。
【００２８】図４は、クロックと同期したドメイン（Ｓ
ＣＬＫ）を上側の水平線上に示しており、それより下側
に、例えば、基本的に入力してくるパケットが有効なパ
ケットであるとして識別する制御ビットであるｒｘ ｄ
ｖ（有効）に対する２番目のラインを包含する水平方向
に延在している種々のタイミングラインを示したタイミ
ング線図を例示している。
ＣＬＫ）を上側の水平線上に示しており、それより下側
に、例えば、基本的に入力してくるパケットが有効なパ
ケットであるとして識別する制御ビットであるｒｘ ｄ
ｖ（有効）に対する２番目のラインを包含する水平方向
に延在している種々のタイミングラインを示したタイミ
ング線図を例示している。
【００２９】ライン３及び４は書込及び読取トグルバッ
ファ（ｗｒ ｔｇｇｌ ｂｕｆｆ；ｒｄ ｔｇｇｌｅ
ｂｕｆｆ）を示している。ライン５はリンクパートナー
がこの特定の例においてはより速いものであるとして検
知されたことを表わす制御信号である高速ｒｘｄであ
る。次に、ハーフフル（半満杯）ポインター（ｈａｌｆ
ｆｕｌｌ ｐｔｒ［３：０］）が示されている。
ファ（ｗｒ ｔｇｇｌ ｂｕｆｆ；ｒｄ ｔｇｇｌｅ
ｂｕｆｆ）を示している。ライン５はリンクパートナー
がこの特定の例においてはより速いものであるとして検
知されたことを表わす制御信号である高速ｒｘｄであ
る。次に、ハーフフル（半満杯）ポインター（ｈａｌｆ
ｆｕｌｌ ｐｔｒ［３：０］）が示されている。
【００３０】本発明はデータターミナル装置（ＤＴＥ）
及びメディアアクセス制御（ＭＡＣ）を具備するイーサ
ーネットシステムの物理レイヤー装置におけるＦＩＦＯ
バッファを、物理レイヤー装置へのメディア独立性イン
ターフェース（ＭＩＩ）で動作可能である場合に拡張さ
せることが可能であることが明らかである。１つの側面
においては、リンクパートナーの速度を決定し且つＦＩ
ＦＯバッファのその後の読取動作をリンクパートナーの
決定した速度に基づいて最適化させてパケット間ギャッ
プ空間を向上させ、そのことはハーフフル（半満杯）ポ
インターを使用したＦＩＦＯバッファを再設定すること
によって発生させることが可能である。
及びメディアアクセス制御（ＭＡＣ）を具備するイーサ
ーネットシステムの物理レイヤー装置におけるＦＩＦＯ
バッファを、物理レイヤー装置へのメディア独立性イン
ターフェース（ＭＩＩ）で動作可能である場合に拡張さ
せることが可能であることが明らかである。１つの側面
においては、リンクパートナーの速度を決定し且つＦＩ
ＦＯバッファのその後の読取動作をリンクパートナーの
決定した速度に基づいて最適化させてパケット間ギャッ
プ空間を向上させ、そのことはハーフフル（半満杯）ポ
インターを使用したＦＩＦＯバッファを再設定すること
によって発生させることが可能である。
【００３１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 データターミナル装置（ＤＴＥ）のポート及
びトランシーバー等の物理レイヤー装置（ＰＨＹ）を具
備するイーサーネットインターフェースを示すと共に、
メディア独立性インターフェース（ＭＩＩ）及びそれと
関連するコンポーネントを示しているイーサーネットシ
ステムの一部を示した概略ブロック図。
びトランシーバー等の物理レイヤー装置（ＰＨＹ）を具
備するイーサーネットインターフェースを示すと共に、
メディア独立性インターフェース（ＭＩＩ）及びそれと
関連するコンポーネントを示しているイーサーネットシ
ステムの一部を示した概略ブロック図。
【図２】 本発明方法の１つの例を示したハイレベルの
フローチャート。
フローチャート。
【図３】 拡張型シリアルメディア独立性インターフェ
ース（ＳＭＩＩ）ＦＩＦＯに対する「読取開始」を示し
た概略図。
ース（ＳＭＩＩ）ＦＩＦＯに対する「読取開始」を示し
た概略図。
【図４】 拡張型ＦＩＦＯバッファ制御メカニズムの１
つの例がどのようにして動作するかを示したタイミング
線図。
つの例がどのようにして動作するかを示したタイミング
線図。
１０ イーサーネットシステム
１２ データターミナル装置（ＤＴＥ）
１４ イーサーネットインターフェース
１６ ポート
１８ 物理レイヤー（層）
２０ メディアアクセス制御（ＭＳＣ）
２２ バッファ
２４ メディア独立性インターフェース
２６ ｎピンコネクタ
２８ 物理レイヤー装置（ＰＨＹ）
３０ 先入先出（ＦＩＦＯ）バッファ
３０ａ 送信ＦＩＦＯ
３０ｂ 受信ＦＩＦＯ
３２ メディア従属性インターフェース（ＭＤＩ）
３４ 物理的媒体
３６ 読取／書込制御回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ケントン ジー． デハート
アメリカ合衆国， アリゾナ 85382，
ピオリア， ノース セブンティーセカン
ド レーン 25055
Ｆターム(参考） 5K034 AA01 AA17 HH23 HH46 HH48
MM08 SS01
Claims (31)
- 【請求項１】 データターミナル装置（ＤＴＥ）とメデ
ィアアクセス制御（ＭＡＣ）とを具備しており且つメデ
ィア独立性インターフェース（ＭＩＩ）によって物理レ
イヤー装置へ接続されているイーサーネットシステムの
物理レイヤー装置におけるＦＩＦＯバッファを拡張する
方法において、 前記ＦＩＦＯバッファ内において受取られた第一パケッ
トを使用してデータターミナル装置（ＤＴＥ）と通信し
ている前記イーサーネットシステム内のリンクパートナ
ーの速度を決定し、 パケット間ギャップ空間の利用を向上させるために前記
リンクパートナーの決定した速度に基づいて前記ＦＩＦ
Ｏバッファのその後の読取を最適化する、上記各ステッ
プを有していることを特徴とする方法。 - 【請求項２】 請求項１において、前記ＦＩＦＯバッフ
ァのその後の読取を最適化させる場合に、前記ＦＩＦＯ
バッファで使用されるハーフフルポインターを再設定す
ることを特徴とする方法。 - 【請求項３】 請求項１において、更に、前記第一パケ
ットの後に受取られる次に続くパケットにおいて前記Ｆ
ＩＦＯバッファの読取を最適化させるステップを有して
いることを特徴とする方法。 - 【請求項４】 請求項１において、更に、前記リンクパ
ートナーがより速く稼動していることが決定された場合
に４ビットのうちの最初のニブルがその中に書込まれた
後に前記ＦＩＦＯバッファを読取るステップを有してい
ることを特徴とする方法。 - 【請求項５】 請求項１において、前記メディア独立性
インターフェース（ＭＩＩ）がシリアルメディア独立性
インターフェース（ＳＭＩＩ）又は縮小メディア独立性
インターフェース（ＲＭＩＩ）のうちの１つを有してい
ることを特徴とする方法。 - 【請求項６】 請求項１において、更に、前記ＦＩＦＯ
バッファ内のスロットが有効であるか否かを識別するた
めの制御ビットとしてトグルビットを使用するステップ
を有していることを特徴とする方法。 - 【請求項７】 請求項１において、更に、入力してくる
パケットが有効なパケットとして識別するために制御ビ
ットを使用するステップを有していることを特徴とする
方法。 - 【請求項８】 請求項１において、更に、前記メディア
アクセス制御（ＭＡＣ）を基準クロックで動作させ且つ
前記メディア独立性インターフェース（ＭＩＩ）を回復
したクロックで動作させるステップを有していることを
特徴とする方法。 - 【請求項９】 請求項１において、更に、前記メディア
独立性インターフェース（ＭＩＩ）をｎピンコネクタで
前記メディアアクセス制御（ＭＡＣ）ヘ接続させるステ
ップを有していることを特徴とする方法。 - 【請求項１０】 データターミナル装置（ＤＴＥ）とメ
ディアアクセス制御（ＭＡＣ）とを具備しておりメディ
ア独立性インターフェース（ＭＩＩ）によって物理レイ
ヤー装置へ接続されているイーサーネットシステムの物
理レイヤー装置におけるＦＩＦＯバッファを拡張する方
法において、 前記ＦＩＦＯバッファ内において受取られた第一パケッ
トで前記ＦＩＦＯバッファを半満杯位置へ充填した後に
データターミナル装置（ＤＴＥ）と通信している前記イ
ーサーネットシステム内のリンクパートナーの速度を決
定し、 パケット間ギャップの空間の利用を向上するために前記
リンクパートナーの決定した速度に基づいて前記ＦＩＦ
Ｏバッファのその後の読取を最適化させる、上記各ステ
ップを有していることを特徴とする方法。 - 【請求項１１】 請求項１０において、前記ＦＩＦＯバ
ッファのその後の読取を最適化させる場合に、前記ＦＩ
ＦＯバッファと共に使用されているハーフフルポインタ
ーを再設定することを特徴とする方法。 - 【請求項１２】 請求項１０において、更に、前記第一
パケットの後に受取った次に続くパケットにおいて前記
ＦＩＦＯバッファの読取を最適化させるステップを有し
ていることを特徴とする方法。 - 【請求項１３】 請求項１０において、更に、前記リン
クパートナーがより速く稼動していることが決定された
場合に４ビットのうちの最初のニブルがその中に書込ま
れた後に前記ＦＩＦＯバッファを読取るステップを有し
ていることを特徴とする方法。 - 【請求項１４】 請求項１０において、前記メディア独
立性インターフェース（ＭＩＩ）がシリアルメディア独
立性インターフェース（ＳＭＩＩ）又は縮小メディア独
立性インターフェース（ＲＭＩＩ）のうちの１つを有し
ていることを特徴とする方法。 - 【請求項１５】 請求項１０において、更に、前記ＦＩ
ＦＯバッファ内のスロットが有効であるか否かを識別す
るための制御ビットとしてトグルビットを使用するステ
ップを有していることを特徴とする方法。 - 【請求項１６】 請求項１０において、更に、入力して
くるパケットを有効なパケットとして識別するために制
御ビットを使用するステップを有していることを特徴と
する方法。 - 【請求項１７】 請求項１０において、更に、前記メデ
ィアアクセス制御（ＭＡＣ）を基準クロックで動作させ
且つ前記メディア独立性インターフェース（ＭＩＩ）を
回復したクロックで動作させるステップを有しているこ
とを特徴とする方法。 - 【請求項１８】 請求項１０において、更に、前記メデ
ィア独立性インターフェース（ＭＩＩ）をｎピンコネク
タで前記メディアアクセス制御（ＭＡＣ）ヘ接続するス
テップを有していることを特徴とする方法。 - 【請求項１９】 データターミナル装置（ＤＴＥ）及び
メディアアクセス制御（ＭＡＣ）を具備しており且つメ
ディア独立性インターフェース（ＭＩＩ）によって物理
レイヤー装置へ接続しているイーサーネットシステムの
物理レイヤー装置内のＦＩＦＯバッファを拡張する方法
において、 前記ＦＩＦＯバッファ内において受取られた第一パケッ
トのトグルビットを評価し、 前記ＦＩＦＯバッファが空となる前に読取られるべき残
存するスロットの数を決定し、 それと通信しているリンクパートナーの速度を決定し、 前記リンクパートナーの決定した速度に基づいて前記Ｆ
ＩＦＯバッファのその後の読取を最適化し且つパケット
間ギャップの空間の利用を向上させるために前記ＦＩＦ
Ｏバッファと共に使用されるハーフフルポインターを再
設定する、上記各ステップを有していることを特徴とす
る方法。 - 【請求項２０】 請求項１９において、更に、前記第一
パケットの後に受取られる次に続くパケットにおいて前
記ＦＩＦＯバッファのその後の読取を最適化させるステ
ップを有していることを特徴とする方法。 - 【請求項２１】 請求項１９において、更に、前記リン
クパートナーがより速く稼動していることが決定された
場合に４ビットのうちの最初のニブルがその中に書込ま
れた後に前記ＦＩＦＯバッファを読取るステップを有し
ていることを特徴とする方法。 - 【請求項２２】 請求項１９において、前記メディア独
立性インターフェース（ＭＩＩ）がシリアルメディア独
立性インターフェース（ＳＭＩＩ）又は縮小メディア独
立性インターフェース（ＭＩＩ）のうちの１つを有して
いることを特徴とする方法。 - 【請求項２３】 請求項１９において、更に、前記ＦＩ
ＦＯバッファ内のスロットが有効であるか否かを識別す
るための制御ビットとしてトグルビットを使用するステ
ップを有していることを特徴とする方法。 - 【請求項２４】 請求項１９において、更に、入力して
くるパケットを有効なパケットとして識別するために制
御ビットを使用するステップを有していることを特徴と
する方法。 - 【請求項２５】 請求項１９において、更に、前記メデ
ィアアクセス制御（ＭＡＣ）を基準クロックで動作させ
且つ前記メディア独立性インターフェース（ＭＩＩ）を
回復したクロックで動作させるステップを有しているこ
とを特徴とする方法。 - 【請求項２６】 請求項１９において、更に、前記メデ
ィア独立性インターフェース（ＭＩＩ）をｎピンコネク
タで前記メディアアクセス制御（ＭＡＣ）ヘ接続するス
テップを有していることを特徴とする方法。 - 【請求項２７】 イーサーネット装置において、 ＦＩＦＯバッファと、メディアアクセス制御（ＭＡＣ）
への接続のメディア独立性インターフェース（ＭＩＩ）
とを具備している物理レイヤー装置、 パケット間ギャップの空間の利用を向上させるためにそ
れと通信しているリンクパートナーの決定した速度に基
づいて前記ＦＩＦＯバッファが読取られるように前記Ｆ
ＩＦＯバッファに対するデータの読取及び書込のための
ＦＩＦＯ読取／書込制御回路、を有していることを特徴
とするイーサーネット装置。 - 【請求項２８】 請求項２７において、前記リンクパー
トナーの速度がより速いものであることが決定される場
合に前記ＦＩＦＯバッファが受取ったパケットの始めに
おいて読取られることを特徴とするイーサーネット装
置。 - 【請求項２９】 請求項２７において、前記ＦＩＦＯバ
ッファが、更に、向上させたパケット間ギャップの空間
の利用のためにリンクパートナーの決定した速度に基づ
いて再設定されるハーフフルポインターを有しているこ
とを特徴とするイーサーネット装置。 - 【請求項３０】 請求項２７において、前記メディア独
立性インターフェース（ＭＩＩ）がシリアルメディア独
立性インターフェース（ＳＭＩＩ）又は縮小メディア独
立性インターフェース（ＲＭＩＩ）のうちの１つを有し
ていることを特徴とするイーサーネット装置。 - 【請求項３１】 請求項２７において、更に、前記メデ
ィアアクセス制御（ＭＡＣ）と関連しているシステムク
ロックに基づいて前記メディア独立性インターフェース
（ＭＩＩ）に対する回復したクロックを有していること
を特徴とするイーサーネット装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/969137 | 2001-10-02 | ||
| US09/969,137 US7072349B2 (en) | 2001-10-02 | 2001-10-02 | Ethernet device and method for extending ethernet FIFO buffer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003188926A true JP2003188926A (ja) | 2003-07-04 |
Family
ID=25515232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002289923A Pending JP2003188926A (ja) | 2001-10-02 | 2002-10-02 | イーサーネット装置及びイーサーネットｆｉｆｏバッファを拡張する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7072349B2 (ja) |
| EP (1) | EP1304850B1 (ja) |
| JP (1) | JP2003188926A (ja) |
| DE (1) | DE60210896D1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7283481B2 (en) * | 2002-03-21 | 2007-10-16 | Broadcom Corporation | Auto detection of copper and fiber mode |
| US7151813B2 (en) * | 2002-07-17 | 2006-12-19 | Intel Corporation | Techniques to reduce transmitted jitter |
| US7397768B1 (en) | 2002-09-11 | 2008-07-08 | Qlogic, Corporation | Zone management in a multi-module fibre channel switch |
| US6886141B1 (en) * | 2002-10-07 | 2005-04-26 | Qlogic Corporation | Method and system for reducing congestion in computer networks |
| US7525910B2 (en) * | 2003-07-16 | 2009-04-28 | Qlogic, Corporation | Method and system for non-disruptive data capture in networks |
| US7620059B2 (en) * | 2003-07-16 | 2009-11-17 | Qlogic, Corporation | Method and apparatus for accelerating receive-modify-send frames in a fibre channel network |
| US7583597B2 (en) * | 2003-07-21 | 2009-09-01 | Qlogic Corporation | Method and system for improving bandwidth and reducing idles in fibre channel switches |
| US7558281B2 (en) * | 2003-07-21 | 2009-07-07 | Qlogic, Corporation | Method and system for configuring fibre channel ports |
| US7525983B2 (en) * | 2003-07-21 | 2009-04-28 | Qlogic, Corporation | Method and system for selecting virtual lanes in fibre channel switches |
| US7477655B2 (en) | 2003-07-21 | 2009-01-13 | Qlogic, Corporation | Method and system for power control of fibre channel switches |
| US7430175B2 (en) * | 2003-07-21 | 2008-09-30 | Qlogic, Corporation | Method and system for managing traffic in fibre channel systems |
| US7406092B2 (en) * | 2003-07-21 | 2008-07-29 | Qlogic, Corporation | Programmable pseudo virtual lanes for fibre channel systems |
| US7646767B2 (en) * | 2003-07-21 | 2010-01-12 | Qlogic, Corporation | Method and system for programmable data dependant network routing |
| US7447224B2 (en) * | 2003-07-21 | 2008-11-04 | Qlogic, Corporation | Method and system for routing fibre channel frames |
| US7630384B2 (en) * | 2003-07-21 | 2009-12-08 | Qlogic, Corporation | Method and system for distributing credit in fibre channel systems |
| US7684401B2 (en) * | 2003-07-21 | 2010-03-23 | Qlogic, Corporation | Method and system for using extended fabric features with fibre channel switch elements |
| US7522529B2 (en) * | 2003-07-21 | 2009-04-21 | Qlogic, Corporation | Method and system for detecting congestion and over subscription in a fibre channel network |
| US7894348B2 (en) * | 2003-07-21 | 2011-02-22 | Qlogic, Corporation | Method and system for congestion control in a fibre channel switch |
| US7573909B2 (en) * | 2003-07-21 | 2009-08-11 | Qlogic, Corporation | Method and system for programmable data dependant network routing |
| US7420982B2 (en) * | 2003-07-21 | 2008-09-02 | Qlogic, Corporation | Method and system for keeping a fibre channel arbitrated loop open during frame gaps |
| US7792115B2 (en) * | 2003-07-21 | 2010-09-07 | Qlogic, Corporation | Method and system for routing and filtering network data packets in fibre channel systems |
| US7564789B2 (en) * | 2004-02-05 | 2009-07-21 | Qlogic, Corporation | Method and system for reducing deadlock in fibre channel fabrics using virtual lanes |
| US7340167B2 (en) * | 2004-04-23 | 2008-03-04 | Qlogic, Corporation | Fibre channel transparent switch for mixed switch fabrics |
| US7930377B2 (en) * | 2004-04-23 | 2011-04-19 | Qlogic, Corporation | Method and system for using boot servers in networks |
| US8295299B2 (en) * | 2004-10-01 | 2012-10-23 | Qlogic, Corporation | High speed fibre channel switch element |
| US7593997B2 (en) * | 2004-10-01 | 2009-09-22 | Qlogic, Corporation | Method and system for LUN remapping in fibre channel networks |
| US7392954B2 (en) * | 2006-09-11 | 2008-07-01 | Utstarcom, Inc. | Method and apparatus for reducing pin count for connection of a miniaturized form factor card in a mobile information device |
| US10103776B2 (en) | 2013-03-11 | 2018-10-16 | Entropic Communications, Llc | Synchronized multi-channel access system |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5450549A (en) | 1992-04-09 | 1995-09-12 | International Business Machines Corporation | Multi-channel image array buffer and switching network |
| US5548796A (en) | 1993-11-02 | 1996-08-20 | National Semiconductor Corporation | Method of automatic retransmission of frames in a local area network |
| US5546385A (en) | 1995-01-19 | 1996-08-13 | Intel Corporation | Flexible switching hub for a communication network |
| US5754540A (en) | 1995-07-18 | 1998-05-19 | Macronix International Co., Ltd. | Expandable integrated circuit multiport repeater controller with multiple media independent interfaces and mixed media connections |
| US5784559A (en) * | 1995-11-06 | 1998-07-21 | Sun Microsystems, Inc. | Full duplex flow control for ethernet networks |
| US6023338A (en) | 1996-07-12 | 2000-02-08 | Bareket; Noah | Overlay alignment measurement of wafers |
| US5982778A (en) * | 1996-08-30 | 1999-11-09 | Advanced Micro Devices, Inc. | Arrangement for regulating packet flow rate in shared-medium, point-to-point, and switched networks |
| US5892768A (en) | 1996-09-12 | 1999-04-06 | Etherwan System, Inc. | 10/100-base ethernet to T1/E1 HDSL converter and method of operation |
| US6097705A (en) | 1997-01-06 | 2000-08-01 | Cabletron Systems, Inc. | Buffered repeater with independent ethernet collision domains |
| US6222852B1 (en) | 1997-10-10 | 2001-04-24 | Nortel Networks Limited | Method and apparatus for transmitting dual speed ethernet information (10BASE-T and 100BASE-TX) across a physical layer device service interface |
| US6385208B1 (en) * | 1998-06-02 | 2002-05-07 | Cisco Technology, Inc. | Serial media independent interface |
| US6975637B1 (en) * | 1999-01-27 | 2005-12-13 | Broadcom Corporation | Apparatus for ethernet PHY/MAC communication |
| GB2349296B (en) | 1999-04-21 | 2001-04-04 | 3Com Corp | Reduction of imbalance in transmit traffic queues in a network switch |
| US6760338B1 (en) * | 2000-02-14 | 2004-07-06 | Advanced Micro Devices, Inc. | Apparatus and method for monitoring data frames by a shared switching logic during simultaneous accessing of multiple network switch buffers |
| TW490951B (en) * | 2000-05-17 | 2002-06-11 | Via Tech Inc | Method and apparatus for compensating the difference of clock between switch and peripheral apparatus |
| US20020159460A1 (en) * | 2001-04-30 | 2002-10-31 | Carrafiello Michael W. | Flow control system to reduce memory buffer requirements and to establish priority servicing between networks |
-
2001
- 2001-10-02 US US09/969,137 patent/US7072349B2/en not_active Expired - Lifetime
-
2002
- 2002-10-01 EP EP02256817A patent/EP1304850B1/en not_active Expired - Lifetime
- 2002-10-01 DE DE60210896T patent/DE60210896D1/de not_active Expired - Lifetime
- 2002-10-02 JP JP2002289923A patent/JP2003188926A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1304850B1 (en) | 2006-04-26 |
| EP1304850A2 (en) | 2003-04-23 |
| EP1304850A3 (en) | 2004-03-03 |
| US20030063567A1 (en) | 2003-04-03 |
| US7072349B2 (en) | 2006-07-04 |
| DE60210896D1 (de) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003188926A (ja) | イーサーネット装置及びイーサーネットｆｉｆｏバッファを拡張する方法 | |
| JP3827332B2 (ja) | 高度統合イーサネット・ネットワーク要素 | |
| EP0980612B1 (en) | Physical layer device having a media independent interface for connecting to either media access control entities or other physical layer devices | |
| JP3485932B2 (ja) | 多数の媒体独立インターフェイス及び混合媒体接続を有する拡張可能な集積回路マルチポート中継装置コントローラ | |
| US6516352B1 (en) | Network interface system and method for dynamically switching between different physical layer devices | |
| JP4427214B2 (ja) | 非同期転送モードにおけるホスト・プロセッサおよびディジタル信号プロセッサ間転送用インターフェース・ユニット、およびこれを用いたデータ処理システム | |
| US6065073A (en) | Auto-polling unit for interrupt generation in a network interface device | |
| US5905874A (en) | Method and system for reducing data transfer latency when transferring data from a network to a computer system | |
| US6154796A (en) | Apparatus and method in a network interface device for storing receiving frame status in a holding register | |
| US6581113B1 (en) | Apparatus and method for transferring frame data between a host system memory and a network interface buffer memory employing transmit descriptors without transmit status information | |
| US5811995A (en) | Circuit for switching between different frequency clock domains that are out of phase | |
| US6229817B1 (en) | System and method for programming late collision slot time | |
| US6061768A (en) | Apparatus and method in a network interface device for storing tracking information indicating stored data status between contending memory controllers | |
| EP1401155A1 (en) | Method and system for wakeup packet detection at gigabit speeds | |
| JP2005018768A (ja) | 単一ポートセルメモリ装置のための二重ポート機能 | |
| US6473818B1 (en) | Apparatus and method in a network interface device for asynchronously generating SRAM full and empty flags using coded read and write pointer values | |
| US6622183B1 (en) | Data transmission buffer having frame counter feedback for re-transmitting aborted data frames | |
| WO1997041514A1 (en) | Qualified burst buffer | |
| US6865189B2 (en) | Minimal latency serial media independent interface to media independent interface converter | |
| US6795881B1 (en) | Physical layer and data link interface with ethernet pre-negotiation | |
| WO2001017166A9 (en) | Ethernet 10/100 media access controller core | |
| EP1361777B1 (en) | A synchronous communication protocol for asynchronous devices | |
| US6128308A (en) | Apparatus and method for determining a presence of a stored data frame in a random access memory independent of read and write clock domains | |
| US6782001B1 (en) | Physical layer and data link interface with reset/sync sharing | |
| US6853645B1 (en) | PCI and MII compatible home phoneline networking alliance (HPNA) interface device |