JP2003188688A - Ring oscillator - Google Patents
Ring oscillatorInfo
- Publication number
- JP2003188688A JP2003188688A JP2001384198A JP2001384198A JP2003188688A JP 2003188688 A JP2003188688 A JP 2003188688A JP 2001384198 A JP2001384198 A JP 2001384198A JP 2001384198 A JP2001384198 A JP 2001384198A JP 2003188688 A JP2003188688 A JP 2003188688A
- Authority
- JP
- Japan
- Prior art keywords
- ring oscillator
- emitter
- emitter follower
- pair
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、クロック回路に広
く用いられる発振器に関し、特に集積化に向き高周波で
の発振が可能なリング発振器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillator widely used in clock circuits, and more particularly to a ring oscillator suitable for integration and capable of oscillating at high frequency.
【0002】[0002]
【従来の技術】図13は、従来のリング発振器の構成例
のブロック図である(参考文献:S.Finocchiaro他「Des
ign of bipolar RF ring oscillators」Proceedings of
1999International Conference on Electronics, Circ
uits and Systems,p.35l-358)。この回路は、単位増幅
器1d、単位増幅器2d、出力バッファ3dから構成さ
れている。単位増幅器の数、すなわちリング発振器の段
数は2段である場合を示しており、単位増幅器1d,2
dは差動信号入力/差動信号出力タイプを例示してい
る。発振周波数制御端子4dは各単位増幅器1d,2d
の電流源に接続されており、その電流源の電流値を制御
することによりリング発振器の発振周波数を制御するこ
とが可能である。5d,6dはCLK出力端子である。2. Description of the Related Art FIG. 13 is a block diagram of a configuration example of a conventional ring oscillator (reference document: S. Finocchiaro et al.
ign of bipolar RF ring oscillators '' Proceedings of
1999International Conference on Electronics, Circ
uits and Systems, p. 35l-358). This circuit is composed of a unit amplifier 1d, a unit amplifier 2d, and an output buffer 3d. The number of unit amplifiers, that is, the number of stages of the ring oscillator is two, and the unit amplifiers 1d and 2 are shown.
d illustrates a differential signal input / differential signal output type. The oscillation frequency control terminal 4d is used for each unit amplifier 1d, 2d.
It is possible to control the oscillation frequency of the ring oscillator by controlling the current value of the current source. 5d and 6d are CLK output terminals.
【0003】図14は、図13で示したリング発振器を
構成する従来の単位増幅器の回路図である。図14にお
いてトランジスタ11d及び電流源13dはエミッタフ
ォロア回路を構成しており、トランジスタ12d及び電
流源14dは別のエミッタフォロア回路を構成してい
る。一方、トランジスタ15d、トランジスタ16d、
抵抗器18d、抵抗器19d及び可変電流源17dは差
動増幅器を構成している。両エミッタフォロア回路のエ
ミッタ出力は差動増幅器の両トランジスタ15d,16
dのべースに入力されている。20d,21dは入力端
子、22d,23dは出力端子、24dは発振周波数制
御端子、25dは電源端子である。FIG. 14 is a circuit diagram of a conventional unit amplifier which constitutes the ring oscillator shown in FIG. In FIG. 14, the transistor 11d and the current source 13d form an emitter follower circuit, and the transistor 12d and the current source 14d form another emitter follower circuit. On the other hand, the transistor 15d, the transistor 16d,
The resistor 18d, the resistor 19d and the variable current source 17d form a differential amplifier. The emitter outputs of both emitter follower circuits are both transistors 15d and 16 of the differential amplifier.
It is entered in the base of d. Reference numerals 20d and 21d are input terminals, 22d and 23d are output terminals, 24d is an oscillation frequency control terminal, and 25d is a power supply terminal.
【0004】図15は、図14で示した従来の単位増幅
器の回路機能をモデル化した模式図である。図15にお
いて、入力端子20d,21dからの入力信号は、エミ
ッタフォロア回路5ld,52dに入力され、差動増幅
器53dに送出される。なお、エミッタフォロア回路5
ld,52dの反転出力は図14におけるトランジスタ
11d、12dのコレクタ端子を意味している。従来例
では、トランジスタ11d,12dのコレクタ端子は接
地されており、エミッタフォロア回路5ld,52dの
反転出力は差動増幅器53dの動作に何ら影響を及ぼさ
ない。なお、図15では説明のため抵抗器18d,19
dを独立に記載したが、図14で説明したようにこの抵
抗器18d,19dも差動増幅器53dの構成要素であ
る。FIG. 15 is a schematic diagram modeling the circuit function of the conventional unit amplifier shown in FIG. In FIG. 15, input signals from the input terminals 20d and 21d are input to the emitter follower circuits 5ld and 52d and sent to the differential amplifier 53d. In addition, the emitter follower circuit 5
The inverted outputs of Id and 52d mean the collector terminals of the transistors 11d and 12d in FIG. In the conventional example, the collector terminals of the transistors 11d and 12d are grounded, and the inverted outputs of the emitter follower circuits 5ld and 52d have no influence on the operation of the differential amplifier 53d. In FIG. 15, resistors 18d and 19 are provided for the sake of explanation.
Although d is described independently, the resistors 18d and 19d are also components of the differential amplifier 53d as described with reference to FIG.
【0005】図16は、図14に示した従来の単位増幅
器の各部の動作を示すタイムチャートである。図13に
示した差動信号入力/差動信号出力タイプの単位増幅器
を用いた2段のリング発振器では、信号は単位増幅器1
dから単位増幅器2dへ通過した後、単位増幅器1dの
反転入力側に入力され単位増幅器2dを通過し、再び単
位増幅器1dの非反転入力側に入力され一周する。従っ
て、ある時刻での各部(ノードA〜C)の位相を観測す
ると、単位増幅器一つでπ/2(90度)位相が回転す
ることになる。エミッタフォロア回路5ld,52dの
遅延時間をt1、差動増幅器53dの遅延時間をt2と
すると、従来のリング発振器の発振周波数fは、
f=0.25/(t1+t2)
となる。発振周波数を高周波化したい場合には、t1ま
たはt2(あるいは両方)を短くすれば良い。FIG. 16 is a time chart showing the operation of each part of the conventional unit amplifier shown in FIG. In the two-stage ring oscillator using the differential signal input / differential signal output type unit amplifier shown in FIG.
After passing from d to the unit amplifier 2d, it is input to the inverting input side of the unit amplifier 1d, passes through the unit amplifier 2d, and is again input to the non-inverting input side of the unit amplifier 1d to make one round. Therefore, observing the phase of each part (nodes A to C) at a certain time, the unit amplifier rotates the phase by π / 2 (90 degrees). When the delay time of the emitter follower circuits 5ld and 52d is t1 and the delay time of the differential amplifier 53d is t2, the oscillation frequency f of the conventional ring oscillator is f = 0.25 / (t1 + t2). When it is desired to increase the oscillation frequency, t1 or t2 (or both) may be shortened.
【0006】[0006]
【発明が解決しようとする課題】このように、従来のリ
ング発振器の発振周波数を高周波化するには、t1また
はt2(あるいは両方)を短くすれば良い。t1,t2
を短くするためには、各デバイスに流す電流を増加させ
るか、または振幅を小さくする方法が一般に知られてい
る。しかしながら、各デバイスに流す電流値は、デバイ
スの信頼性を確保するために制限されるため、上限が存
在する。また、負荷抵抗を小さくするなどにより振幅を
小さくすることにより高周波化が可能であるが、振幅を
小さくすると出力バッファの増幅率を増加させる必要が
あり位相雑音が悪化してしまう。As described above, in order to increase the oscillation frequency of the conventional ring oscillator, it is sufficient to shorten t1 or t2 (or both). t1, t2
In order to shorten the voltage, it is generally known that the current flowing through each device is increased or the amplitude is decreased. However, the value of the current passed through each device is limited in order to ensure the reliability of the device, so there is an upper limit. Further, it is possible to increase the frequency by reducing the amplitude by reducing the load resistance. However, if the amplitude is reduced, it is necessary to increase the amplification factor of the output buffer and the phase noise deteriorates.
【0007】本発明の目的は、このような従来のリング
発振器の発振周波数の高周波化に際しての制限を緩和
し、振幅を大きく保ったまま高周波化することが可能な
リング発振器を提供することにある。An object of the present invention is to provide a ring oscillator capable of relaxing the limitation when increasing the oscillation frequency of such a conventional ring oscillator and increasing the frequency while keeping the amplitude large. .
【0008】[0008]
【課題を解決するための手段】請求項1に係る発明は、
複数の単位増幅器を多段に環状に接続してなるリング発
振器であって、前記単位増幅器が、前段からの出力をベ
ースに入力する一対のトランジスタからなり該各トラン
ジスタのエミッタに電流源が接続された一対のエミッタ
フォロア回路と、前記一対のエミッタフォロア回路のエ
ミッタ出力をベースに入力し共通エミッタに電流源が接
続された一対のトランジスタおよび該各トランジスタの
コレクタにそれぞれ接続され中間ノードをもつ負荷抵抗
器を具備する差動増幅器とを有し、前記一対のエミッタ
フォロア回路の各コレクタを、前記差動増幅器の前記各
負荷抵抗器の中間ノードにそれぞれ接続したことを特徴
とするリング発振器とした。The invention according to claim 1 is
A ring oscillator comprising a plurality of unit amplifiers connected in a loop in multiple stages, wherein the unit amplifiers are composed of a pair of transistors inputting the output from the previous stage to the base, and a current source is connected to the emitter of each transistor. A pair of emitter follower circuits, a pair of transistors whose emitter outputs of the pair of emitter follower circuits are input to a base and a current source is connected to a common emitter, and a load resistor having an intermediate node connected to the collectors of the respective transistors. And a collector of the emitter follower circuit of the pair is connected to an intermediate node of each of the load resistors of the differential amplifier.
【0009】請求項2に係る発明は、複数の単位増幅器
を多段に環状に接続してなるリング発振器であって、前
記単位増幅器が、前段からの出力をベースに入力する一
対のトランジスタからなり該各トランジスタのエミッタ
に電流源が接続された一対のエミッタフォロア回路と、
前記一対のエミッタフォロア回路のエミッタ出力をベー
スに入力し、共通エミッタに電流源が接続された一対の
トランジスタおよび該各トランジスタのコレクタにそれ
ぞれ接続された負荷抵抗器を具備する差動増幅器とを有
し、前記一対のエミッタフォロア回路の各コレクタを、
前記差動増幅器の各トランジスタのコレクタと前記各負
荷抵抗器の共通接続点にそれぞれ接続したことを特徴と
するリング発振器とした。According to a second aspect of the present invention, there is provided a ring oscillator in which a plurality of unit amplifiers are connected in multiple stages in a ring shape, wherein the unit amplifier comprises a pair of transistors for inputting an output from the preceding stage to a base. A pair of emitter follower circuits in which a current source is connected to the emitter of each transistor,
A differential amplifier having a pair of transistors each having a common emitter connected to a current source and a load resistor connected to a collector of each of the transistors, the emitter outputs of the pair of emitter follower circuits being input to a base; The collectors of the pair of emitter follower circuits,
The ring oscillator is characterized in that the collectors of the respective transistors of the differential amplifier are connected to the common connection points of the respective load resistors.
【0010】請求項3に係る発明は、請求項1又は2に
係る発明において、前記差動増幅器の電流源が、電流値
を外部から制御可能な可変電流源であることを特徴とす
るリング発振器とした。According to a third aspect of the invention, in the invention according to the first or second aspect, the current source of the differential amplifier is a variable current source whose current value can be controlled from the outside. And
【0011】請求項4に係る発明は、請求項1又は2に
係る発明において、前記差動増幅器の電流源及び前記各
エミッタフォロア回路の電流源が、電流値を外部から制
御可能な可変電流源であることを特徴とするリング発振
器。A fourth aspect of the present invention is the variable current source according to the first or second aspect, wherein the current source of the differential amplifier and the current source of each of the emitter follower circuits can control the current value from the outside. A ring oscillator characterized in that.
【0012】請求項5に係る発明は、請求項1、2、3
又は4に係る発明において、前記単位増幅器の各トラン
ジスタを、前記ベースをゲート、前記コレクタをドレイ
ン、前記エミッタをソースに代えた電界効果トランジス
タに置換したことを特徴とするリング発振器とした。The invention according to claim 5 relates to claims 1, 2, and 3.
Alternatively, in the invention according to 4, the ring oscillator is characterized in that each transistor of the unit amplifier is replaced with a field effect transistor in which the base is a gate, the collector is a drain, and the emitter is a source.
【0013】[0013]
【発明の実施の形態】[第1の実施形態]図1は、リン
グ発振器の第1の実施形態のブロック図である。この回
路は、単位増幅器1a、単位増幅器2a、出力バッファ
3aから構成されている。単位増幅器の数、すなわちリ
ング発振器の段数は2段であり、単位増幅器1a,2a
は差動信号入力/差動信号出力タイプである。発振周波
数制御端子4aは各単位増幅器1a,2aの電流源に接
続されており、その電流値を制御することによりリング
発振器の発振周波数を制御することが可能である。5
a,6aはCLK出力端子である。ここまでは従来のリ
ング発振器と同じである。BEST MODE FOR CARRYING OUT THE INVENTION [First Embodiment] FIG. 1 is a block diagram of a first embodiment of a ring oscillator. This circuit is composed of a unit amplifier 1a, a unit amplifier 2a, and an output buffer 3a. The number of unit amplifiers, that is, the number of stages of the ring oscillator is 2, and the unit amplifiers 1a and 2a are
Is a differential signal input / differential signal output type. The oscillation frequency control terminal 4a is connected to the current source of each unit amplifier 1a, 2a, and the oscillation frequency of the ring oscillator can be controlled by controlling the current value. 5
Reference characters a and 6a are CLK output terminals. Up to this point, it is the same as the conventional ring oscillator.
【0014】図2は、図1に示したリング発振器を構成
する単位増幅器の回路図である。図2において、トラン
ジスタ11a及び電流源13aはエミッタフォロア回路
を構成しており、トランジスタ12a及び電流源14a
は別のエミッタフォロア回路を構成している。一方、ト
ランジスタ15a、トランジスタ16a、抵抗器26
a,27a,28a,29a及び可変電流源17aは差
動増幅器を構成している。20a,21aは入力端子、
22a,23aは出力端子、24aは発振周波数制御端
子、25aは電源端子である。従来のリング発振器と異
なり、第1の実施形態の差動増幅器の負荷抵抗は、抵抗
器26a,27aの直列接続と、抵抗器28a,29a
の直列接続とから構成されており、その直列接続の各負
荷抵抗の中間ノードには前段のエミッタフォロア回路の
トランジスタ11a,12aのコレクタ端子が接続され
る構成となっている。FIG. 2 is a circuit diagram of a unit amplifier constituting the ring oscillator shown in FIG. In FIG. 2, the transistor 11a and the current source 13a constitute an emitter follower circuit, and the transistor 12a and the current source 14a.
Constitutes another emitter follower circuit. On the other hand, the transistor 15a, the transistor 16a, and the resistor 26
a, 27a, 28a, 29a and the variable current source 17a form a differential amplifier. 20a and 21a are input terminals,
22a and 23a are output terminals, 24a is an oscillation frequency control terminal, and 25a is a power supply terminal. Unlike the conventional ring oscillator, the load resistance of the differential amplifier of the first embodiment is the series connection of the resistors 26a and 27a and the resistors 28a and 29a.
In series connection, and the collector terminals of the transistors 11a and 12a of the emitter follower circuit in the preceding stage are connected to the intermediate node of each load resistance in the series connection.
【0015】図3は、図2の単位増幅器の回路機能をモ
デル化した模式図である。図3において、入力端子20
a,21aからの入力信号は、エミッタフォロア回路5
la,52aに入力され、差動増幅器53aに送出され
る。なお、エミッタフォロア回路5la,52aの反転
出力は図2におけるトランジスタ11a,12aのコレ
クタ端子を意味している。従来例では、トランジスタ1
1d,12dのコレクタ端子は接地されており、エミッ
タフォロア回路5ld,52dの反転出力は差動増幅器
53dの動作に何ら影響を及ぼさなかった。これに対し
て、第1の実施形態では、トランジスタ11a,12a
のコレクタ端子は差動増幅器53aの負荷抵抗(抵抗器
26a,27a)、負荷抵抗(抵抗器28a,29a)
の各々の中間ノードに接続されるため、エミッタフォロ
ア回路5la,52aの反転出力は差動増幅器53aの
動作に影響を及ぼすことになる。次にこれを説明する。FIG. 3 is a schematic diagram modeling the circuit function of the unit amplifier of FIG. In FIG. 3, the input terminal 20
The input signals from a and 21a are the emitter follower circuit 5
la, 52a, and is sent to the differential amplifier 53a. The inverted output of the emitter follower circuits 5la and 52a means the collector terminals of the transistors 11a and 12a in FIG. In the conventional example, the transistor 1
The collector terminals of 1d and 12d are grounded, and the inverted outputs of the emitter follower circuits 5ld and 52d have no influence on the operation of the differential amplifier 53d. On the other hand, in the first embodiment, the transistors 11a and 12a are
Of the differential amplifier 53a has load resistors (resistors 26a and 27a) and load resistors (resistors 28a and 29a).
, The inverted outputs of the emitter follower circuits 5la and 52a affect the operation of the differential amplifier 53a. This will be explained next.
【0016】図4は、図2の単位増幅器の各部の動作を
示すタイムチャートである。図1に示した差動信号入力
/差動信号出力タイプの単位増幅器を用いた2段のリン
グ発振器では、信号は単位増幅器1aから単位増幅器2
aへ通過した後、単位増幅器1aの反転入力側に入力さ
れ単位増幅器2aを通過し、再び単位増幅器1aの非反
転入力側に入力され一周する。従って、ある時刻での各
部(ノードA〜C)の位相を観測すると、単位増幅器一
つでπ/2(90度)位相が回転することになる。エミ
ッタフォロア回路51a,52aの遅延時間をt3、差
動増幅器53aの遅延時間をt4とすると、第1の実施
形態の発振周波数fは、
f=0.25/(t3+t4)
となる。FIG. 4 is a time chart showing the operation of each unit of the unit amplifier of FIG. In the two-stage ring oscillator using the differential signal input / differential signal output type unit amplifiers shown in FIG. 1, signals are transmitted from the unit amplifier 1a to the unit amplifier 2
After passing to a, it is input to the inverting input side of the unit amplifier 1a, passes through the unit amplifier 2a, and is again input to the non-inverting input side of the unit amplifier 1a to make one round. Therefore, observing the phase of each part (nodes A to C) at a certain time, the unit amplifier rotates the phase by π / 2 (90 degrees). When the delay time of the emitter follower circuits 51a and 52a is t3 and the delay time of the differential amplifier 53a is t4, the oscillation frequency f of the first embodiment is f = 0.25 / (t3 + t4).
【0017】ここで、エミッタフォロア回路51a,5
2aの遅延時間t3は従来のリング発振器での遅延時間
t1とほぼ等しい(t1=t3)。これに対して、差動
増幅器53aの出力には、エミッタフォロア回路51
a,52aの反転出力の一部が負荷抵抗の抵抗分割経由
で加算される。例えばノードC(差動増幅器53a出
力)における位相関係に着目すると、位相が先行するノ
ードB(エミッタフォロア回路5la出力=エミッタフ
ォロア回路52a反転出力)の信号が一部ノードCに加
算される。このため、本来の差動増幅器53aの遅延時
間が従来例と同じt2であるのに対して、第1の実施形
態での差動増幅器53aの遅延時間はt4に短縮される
(t2>t4)。結果として、第1の実施形態の発振周
波数は、従来のリング発振器と比較して同じ電流条件に
てより高周波化されることになる。なお、従来のリング
発振器において差動増幅器53dの負荷抵抗を小さくし
て高周波化する場合にはこれに比例して振幅が小さくな
ってしまう問題を生ずるが、第1の実施形態では負荷抵
抗を小さくせずに高周波化が可能であるため、高周波化
による振幅の減少を抑圧することが可能である。Here, the emitter follower circuits 51a, 5a
The delay time t3 of 2a is almost equal to the delay time t1 in the conventional ring oscillator (t1 = t3). On the other hand, the output of the differential amplifier 53a includes the emitter follower circuit 51
A part of the inverted outputs of a and 52a is added via the resistance division of the load resistance. For example, paying attention to the phase relationship at the node C (output of the differential amplifier 53a), a part of the signal of the node B (output of the emitter follower circuit 5la = inverted output of the emitter follower circuit 52a) having a preceding phase is added to the node C. Therefore, the delay time of the original differential amplifier 53a is t2, which is the same as the conventional example, whereas the delay time of the differential amplifier 53a in the first embodiment is shortened to t4 (t2> t4). . As a result, the oscillation frequency of the first embodiment becomes higher than that of the conventional ring oscillator under the same current condition. In the conventional ring oscillator, when the load resistance of the differential amplifier 53d is reduced to increase the frequency, there arises a problem that the amplitude decreases in proportion to this, but in the first embodiment, the load resistance is reduced. Since it is possible to increase the frequency without doing so, it is possible to suppress the decrease in amplitude due to the increase in frequency.
【0018】図5は、リング発振器の第1の実施形態の
振幅と発振周波数の関係を示す図である。計算には実際
のデバイスのパラメータを使用し、エミッタフォロア回
路51a,52a及び差動増幅器53aの電流値は一定
とした。抵抗器26a,28aの抵抗値をR1、抵抗器
27a,28aの抵抗値をR2とし、抵抗分割比(FF
率)を、
FF率=(R1/(R1+R2))×100
で定義する。従来のリング発振器ではFF率=0%であ
り、第1の実施形態でR1=R2と選んだ場合にはFF
率=50%となる。図5にはそれぞれのFF率について
負荷抵抗を変化させた場合の振幅と発振周波数をプロッ
トしている。図5に示すように、発振周波数を高くする
と振幅が小さくなるトレードオフ関係が見られるが、第
1の実施形態(FF率50%)では、従来例(FF率0
%)と比較してこのトレードオフ関係が緩和されてお
り、発振周波数を高く設計しても振幅を大きく保つこと
が可能であることがわかる。また、第1の実施形態で
は、FF率を設計することにより、発振周波数と振幅と
を用途に合致するように設計することが可能である。FIG. 5 is a diagram showing the relationship between the amplitude and the oscillation frequency of the first embodiment of the ring oscillator. The parameters of the actual device were used for the calculation, and the current values of the emitter follower circuits 51a and 52a and the differential amplifier 53a were constant. The resistance value of the resistors 26a and 28a is R1, the resistance value of the resistors 27a and 28a is R2, and the resistance division ratio (FF
FF rate = (R1 / (R1 + R2)) × 100. In the conventional ring oscillator, the FF ratio is 0%, and when R1 = R2 is selected in the first embodiment, the FF ratio is FF.
The rate is 50%. FIG. 5 plots the amplitude and the oscillation frequency when the load resistance is changed for each FF rate. As shown in FIG. 5, there is a trade-off relationship in which the amplitude decreases as the oscillation frequency increases, but in the first embodiment (FF ratio 50%), the conventional example (FF ratio 0
%), This trade-off relationship is relaxed, and it is understood that the amplitude can be kept large even if the oscillation frequency is designed to be high. Further, in the first embodiment, by designing the FF ratio, it is possible to design the oscillation frequency and the amplitude so as to match the application.
【0019】[第2の実施形態]図6は、リング発振器
の第2の実施形態を示すブロック図である。この回路
は、単位増幅器1b、単位増幅器2b、出力バッファ3
bから構成されている。単位増幅器の数、すなわちリン
グ発振器の段数は2段であり、単位増幅器1b,2bは
差動信号入力/差動信号出力タイプである。発振周波数
制御端子4bは各単位増幅器1b,2bの電流源に接続
されており、その電流値を制御することによりリング発
振器の発振周波数を制御することが可能である。5b,
6bはCLK出力端子である。ここまでは第1の実施形
態と同じである。[Second Embodiment] FIG. 6 is a block diagram showing a second embodiment of the ring oscillator. This circuit includes a unit amplifier 1b, a unit amplifier 2b, an output buffer 3
b. The number of unit amplifiers, that is, the number of stages of the ring oscillator is 2, and the unit amplifiers 1b and 2b are of a differential signal input / differential signal output type. The oscillation frequency control terminal 4b is connected to the current source of each unit amplifier 1b, 2b, and the oscillation frequency of the ring oscillator can be controlled by controlling the current value. 5b,
6b is a CLK output terminal. The process up to this point is the same as in the first embodiment.
【0020】図7は、図6に示したリング発振器を構成
する単位増幅器の回路図である。図7において、トラン
ジスタ11b及び電流源13bはエミッタフォロア回路
を構成しており、トランジスタ12b及び電流源14b
は別のエミッタフォロア回路を構成している。一方、ト
ランジスタ15b、トランジスタ16b、抵抗器26
b,28b及び可変電流源17bは差動増幅器を構成し
ている。20b,21bは入力端子、22b,23bは
出力端子、24bは発振周波数制御端子、25bは電源
端子である。前記した第1の実施形態と異なり、第2の
実施形態では、差動増幅器の負荷抵抗(抵抗器26b,
28b)とトランジスタ15b,16bのコレクタが接
続されるノードに前段のエミッタフォロア回路のトラン
ジスタ11b,12bのコレクタ端子が接続される構成
となっている。言い換えると、第2の実施形態は、第1
の実施形態における抵抗分割比(FF率)を100%と
した場合に相当する。FIG. 7 is a circuit diagram of a unit amplifier constituting the ring oscillator shown in FIG. In FIG. 7, the transistor 11b and the current source 13b form an emitter follower circuit, and the transistor 12b and the current source 14b.
Constitutes another emitter follower circuit. On the other hand, the transistor 15b, the transistor 16b, and the resistor 26
b, 28b and the variable current source 17b constitute a differential amplifier. Reference numerals 20b and 21b are input terminals, 22b and 23b are output terminals, 24b is an oscillation frequency control terminal, and 25b is a power supply terminal. Unlike the above-described first embodiment, in the second embodiment, the load resistance of the differential amplifier (resistor 26b,
28b) and the collectors of the transistors 15b and 16b are connected to the collector terminals of the transistors 11b and 12b of the preceding emitter follower circuit. In other words, the second embodiment is the first
This corresponds to the case where the resistance division ratio (FF rate) in the above embodiment is set to 100%.
【0021】図8は、図7に示した単位増幅器の回路機
能をモデル化した模式図である。図8において、入力端
子20b,21bからの入力信号は、エミッタフォロア
回路51b,52bに入力され、差動増幅器53bに送
出される。なお、エミッタフォロア回路51b,52b
の反転出力は図7におけるトランジスタ11b,12b
のコレクタ端子を意味している。第1の実施形態では、
エミッタフォロア回路51b,52bの反転出力は負荷
抵抗の中間ノードに接続されていたが、第2の実施形態
では、エミッタフォロア回路51b,52bの反転出力
は負荷抵抗(抵抗器26b,28b)の出力端子(22
b,23b)側に接続されている。この結果、エミッタ
フォロア回路51b,52bの反転出力が差動増幅器5
3bの動作に影響を及ぼす影響を最大にできる。FIG. 8 is a schematic diagram modeling the circuit function of the unit amplifier shown in FIG. In FIG. 8, input signals from the input terminals 20b and 21b are input to the emitter follower circuits 51b and 52b and sent to the differential amplifier 53b. In addition, the emitter follower circuits 51b and 52b
Is the inverted output of the transistors 11b and 12b in FIG.
Means the collector terminal of. In the first embodiment,
The inverted outputs of the emitter follower circuits 51b and 52b were connected to the intermediate node of the load resistor, but in the second embodiment, the inverted outputs of the emitter follower circuits 51b and 52b are the outputs of the load resistors (resistors 26b and 28b). Terminal (22
b, 23b) side. As a result, the inverted outputs of the emitter follower circuits 51b and 52b are changed to the differential amplifier 5
The influence that affects the operation of 3b can be maximized.
【0022】図9は、図7に示した単位増幅器の各部の
動作を示すタイムチャートである。図6に示した差動信
号入力/差動信号出力タイプの単位増幅器を用いた2段
のリング発振器では、信号は単位増幅器1bから単位増
幅器2bへ通過した後、単位増幅器1bの反転入力側に
入力され単位増幅器2bを通過し、再び単位増幅器1b
の非反転入力側に入力され一周する。従って、ある時刻
での各部(ノードA〜C)の位相を観測すると、単位増
幅器一つでπ/2(90度)位相が回転することにな
る。エミッタフォロア回路51b,52bの遅延時間を
t5、差動増幅器53bの遅延時間をt6とすると、第
2の実施形態の発振周波数fは、
t=0.25/(t5+t6)
となる。FIG. 9 is a time chart showing the operation of each part of the unit amplifier shown in FIG. In the two-stage ring oscillator using the differential signal input / differential signal output type unit amplifiers shown in FIG. 6, the signal passes from the unit amplifier 1b to the unit amplifier 2b, and then to the inverting input side of the unit amplifier 1b. The input signal passes through the unit amplifier 2b, and again the unit amplifier 1b.
It is input to the non-inverting input side of and goes around. Therefore, observing the phase of each part (nodes A to C) at a certain time, the unit amplifier rotates the phase by π / 2 (90 degrees). When the delay time of the emitter follower circuits 51b and 52b is t5 and the delay time of the differential amplifier 53b is t6, the oscillation frequency f of the second embodiment is t = 0.25 / (t5 + t6).
【0023】ここで、エミッタフォロア回路51b,5
2bの遅延時間t5は第1の実施形態での遅延時間t3
とほぼ等しい(t3=t5)。これに対して、差動増幅
器53bの出力には、エミッタフォロア回路51b,5
2bの反転出力が直接加算される。例えばノードC(差
動増幅器53b出力)における位相関係に着目すると、
位相が先行するノードB(エミッタフォロア回路51b
出力=エミッタフォロア回路52b反転出力)の信号が
Cに電流加算される。このため、本来の差動増幅器53
bの遅延時間が従来例と同じt2であるのに対して、第
2の実施形態の差動増幅器53bの遅延時間はt6に短
縮される(t2>t6)。結果として、第2の実施形態
の発振周波数は、従来のリング発振器と比較して同じ電
流条件にてより高周波化されることになる。Here, the emitter follower circuits 51b, 5
The delay time t5 of 2b is the delay time t3 in the first embodiment.
Is approximately equal to (t3 = t5). On the other hand, the output of the differential amplifier 53b includes the emitter follower circuits 51b and 5b.
The inverted output of 2b is directly added. For example, focusing on the phase relationship at the node C (output of the differential amplifier 53b),
Node B (emitter follower circuit 51b) that precedes in phase
The signal of (output = emitter follower circuit 52b inverted output) is current added to C. Therefore, the original differential amplifier 53
While the delay time of b is t2, which is the same as that of the conventional example, the delay time of the differential amplifier 53b of the second embodiment is shortened to t6 (t2> t6). As a result, the oscillation frequency of the second embodiment is higher than that of the conventional ring oscillator under the same current condition.
【0024】従来のリング発振器においては差動増幅器
53dの負荷抵抗を小さくして高周波化する場合にはこ
れに比例して振幅が小さくなってしまう問題を生ずる
が、第2の実施形態では負荷抵抗を小さくせずに高周波
化が可能であるため、高周波化による振幅の減少を抑圧
することが可能である。In the conventional ring oscillator, when the load resistance of the differential amplifier 53d is reduced to increase the frequency, there arises a problem that the amplitude decreases in proportion to this, but in the second embodiment, the load resistance is reduced. Since it is possible to increase the frequency without decreasing the value, it is possible to suppress the decrease in amplitude due to the increase in frequency.
【0025】図10は、リング発振器の第2の実施形態
の振幅と発振周波数の関係を示す図である。計算には実
際のデバイスのパラメータを使用し、エミッタフォロア
回路5lb,52b及び差動増幅器53bの電流値は一
定とした。第2の実施形態は、FF率100%と示した
プロットに対応する。比較のため、従来のリング発振器
(FF率=0%)、第1の実施形態でR1=R2と選ん
だ場合(FF率=50%)も掲載した。図10に示すよ
うに、発振周波数を高くすると振幅が小さくなるトレー
ドオフ関係が見られるが、第2の実施形態(FF率10
0%)では、従来例(FF率0%)及び第1の実施形態
(FF率50%)と比較してこのトレードオフ関係が緩
和されており、発振周波数を高く設計しても振幅を大き
く保つことが可能であることがわかる。ただし、大きい
振幅を得ることが優先する応用に対しては、第1の実施
形態が適当な場合も考えられる。FIG. 10 is a diagram showing the relationship between the amplitude and the oscillation frequency of the second embodiment of the ring oscillator. The parameters of the actual device were used for the calculation, and the current values of the emitter follower circuits 5lb and 52b and the differential amplifier 53b were constant. The second embodiment corresponds to the plot showing that the FF rate is 100%. For comparison, the conventional ring oscillator (FF rate = 0%) and the case where R1 = R2 is selected in the first embodiment (FF rate = 50%) are also shown. As shown in FIG. 10, there is a trade-off relationship in which the amplitude decreases as the oscillation frequency increases, but the second embodiment (FF ratio 10
0%), this trade-off relationship is relaxed compared to the conventional example (FF ratio 0%) and the first embodiment (FF ratio 50%), and the amplitude is large even if the oscillation frequency is designed to be high. It turns out that it is possible to keep. However, the first embodiment may be suitable for applications in which obtaining a large amplitude is a priority.
【0026】[第3の実施形態]図11は、リング発振
器の第3の実施形態のブロック図である。この回路は、
単位増幅器1c、単位増幅器2c、出力バッファ3cか
ら構成されている。単位増幅器の数、すなわちリング発
振器の段数は2段であり、単位増幅器1c,2cは差動
信号入力/差動信号出力タイプである。発振周波数制御
端子4cは各単位増幅器1c,2cの電流源に接続され
ており、その電流値を制御することによりリング発振器
の発振周波数を制御することが可能である。5c,6c
はCLK出力端子である。ここまでは第1、第2の実施
形態と同じである。[Third Embodiment] FIG. 11 is a block diagram of a ring oscillator according to a third embodiment. This circuit
It is composed of a unit amplifier 1c, a unit amplifier 2c, and an output buffer 3c. The number of unit amplifiers, that is, the number of stages of the ring oscillator is 2, and the unit amplifiers 1c and 2c are of a differential signal input / differential signal output type. The oscillation frequency control terminal 4c is connected to the current source of each unit amplifier 1c, 2c, and the oscillation frequency of the ring oscillator can be controlled by controlling the current value. 5c, 6c
Is a CLK output terminal. The process up to this point is the same as in the first and second embodiments.
【0027】図12は、図11に示したリング発振器を
構成する単位増幅器の回路図である。第3の実施形態
は、第1の実施形態におけるエミッタフォロア回路の電
流源13a,14aを可変電流源41c,42cに置き
換えた構成である。第1の実施形態ではリング発振器の
発振周波数は可変電流源17aで制御されるのに対し
て、第2の実施形態では可変電流源17c,41c,4
2cで制御される。第1の実施形態では、エミッタフォ
ロア回路の遅延時間t3は従来例の遅延時間t1と等し
いが、第3の実施形態では、エミッタフォロア回路の遅
延時間を可変電流源41c,42cの調整により変化さ
せることができる。この結果、第3の実施形態では、発
振周波数の可変範囲を第1の実施形態よりも拡大するこ
とができる。FIG. 12 is a circuit diagram of a unit amplifier constituting the ring oscillator shown in FIG. The third embodiment has a configuration in which the current sources 13a and 14a of the emitter follower circuit in the first embodiment are replaced with variable current sources 41c and 42c. In the first embodiment, the oscillation frequency of the ring oscillator is controlled by the variable current source 17a, while in the second embodiment, the variable current sources 17c, 41c, 4 are used.
2c controlled. In the first embodiment, the delay time t3 of the emitter follower circuit is equal to the delay time t1 of the conventional example, but in the third embodiment, the delay time of the emitter follower circuit is changed by adjusting the variable current sources 41c and 42c. be able to. As a result, in the third embodiment, the variable range of the oscillation frequency can be expanded as compared with the first embodiment.
【0028】[その他の実施形態]なお、以上の第1〜
第3の実施形態では、トランジスタとしてバイポーラト
ランジスタを使用したが、電界効果トランジスタを使用
することもできる。この場合は、バイポーラトランジス
タのベース、エミッタ、コレクタの接続点に、電界効果
トランジスタのゲート、ソース、ドレインをそれぞれ接
続すればよい。[Other Embodiments] The above first to first embodiments
Although the bipolar transistor is used as the transistor in the third embodiment, a field effect transistor can also be used. In this case, the gate, source and drain of the field effect transistor may be connected to the connection points of the base, emitter and collector of the bipolar transistor, respectively.
【0029】[0029]
【発明の効果】以上説明したように、本発明のリング発
振器は、振幅を維持したまま、発振周波数を高周波化す
ることができるという利点がある。As described above, the ring oscillator of the present invention has an advantage that the oscillation frequency can be increased while maintaining the amplitude.
【図1】 リング発振器の第1の実施形態のブロック図
である。FIG. 1 is a block diagram of a first embodiment of a ring oscillator.
【図2】 図1のリング発振器を構成する単位増幅器の
回路図である。FIG. 2 is a circuit diagram of a unit amplifier included in the ring oscillator of FIG.
【図3】 図2の単位増幅器の回路機能をモデル化した
模式図である。FIG. 3 is a schematic diagram modeling the circuit function of the unit amplifier of FIG.
【図4】 図2の単位増幅器の各部の動作を示すタイム
チャートである。FIG. 4 is a time chart showing the operation of each unit of the unit amplifier of FIG.
【図5】 図1のリング発振器の振幅と発振周波数の関
係を示す図である。5 is a diagram showing the relationship between the amplitude and the oscillation frequency of the ring oscillator of FIG.
【図6】 リング発振器の第2の実施形態のブロック図
である。FIG. 6 is a block diagram of a second embodiment of a ring oscillator.
【図7】 図6のリング発振器を構成する単位増幅器の
回路図である。FIG. 7 is a circuit diagram of a unit amplifier included in the ring oscillator of FIG.
【図8】 図7の単位増幅器の回路機能をモデル化した
模式図である。8 is a schematic diagram modeling the circuit function of the unit amplifier of FIG. 7. FIG.
【図9】 図7の単位増幅器の各部の動作を示すタイム
チャートである。9 is a time chart showing the operation of each unit of the unit amplifier of FIG.
【図10】 図6のリング発振器の振幅と発振周波数の
関係を示す図である。10 is a diagram showing the relationship between the amplitude and the oscillation frequency of the ring oscillator shown in FIG.
【図11】 リング発振器の第3の実施形態のブロック
図である。FIG. 11 is a block diagram of a third embodiment of a ring oscillator.
【図12】 図11のリング発振器を構成する単位増幅
器の回路図である。12 is a circuit diagram of a unit amplifier forming the ring oscillator of FIG.
【図13】 従来のリング発振器のブロック図である。FIG. 13 is a block diagram of a conventional ring oscillator.
【図14】 図13のリング発振器を構成する単位増幅
器の回路図である。FIG. 14 is a circuit diagram of a unit amplifier included in the ring oscillator of FIG.
【図15】 図13の単位増幅器の回路機能をモデル化
した模式図である。FIG. 15 is a schematic diagram modeling the circuit function of the unit amplifier of FIG.
【図16】 図13の単位増幅器の各部の動作を示すタ
イムチャートである。16 is a time chart showing the operation of each unit of the unit amplifier of FIG.
1a,1b,1c,1d:単位増幅器
2a,2b,2c,2d:単位増幅器
3a,3b,3c,3d:出力バッファ
4a,4b,4c,4d:発振周波数制御端子
5a,5b,5c,5d:CLK出力端子
6a,6b、6c,6d:CLK出力端子
11a,11b,11c,11d:トランジスタ
12a,12b,12c,12d:トランジスタ
13a,13b,13d:電流源
14a,14b,14d:電流源
15a,15b,15c,15d:トランジスタ
16a,16b,16c,16d:トランジスタ
17a,17b,17c,17d:可変電流源
18d:抵抗器
19d:抵抗器
20a,20b,20c,20d:入力端子
21a,21b,21c,21d:入力端子
22a,22b,22c,22d:出力端子
23a,23b,23c,23d:出力端子
24a,24b,24c,24d:発振周波数制御端子
25a,25b,25c,25d:電源端子
26a,26b,26c:抵抗器
27a,27c:抵抗器
28a,28b,28c:抵抗器
29a,29c:抵抗器
41c:可変電流源
42c:可変電流源
51a,51b,51c,51d:エミッタフォロア回
路
52a,52b,52c,52d:エミッタフォロア回
路
53a,53b,53c,53d:差動増幅器1a, 1b, 1c, 1d: unit amplifiers 2a, 2b, 2c, 2d: unit amplifiers 3a, 3b, 3c, 3d: output buffers 4a, 4b, 4c, 4d: oscillation frequency control terminals 5a, 5b, 5c, 5d: CLK output terminals 6a, 6b, 6c, 6d: CLK output terminals 11a, 11b, 11c, 11d: transistors 12a, 12b, 12c, 12d: transistors 13a, 13b, 13d: current sources 14a, 14b, 14d: current source 15a, 15b, 15c, 15d: Transistors 16a, 16b, 16c, 16d: Transistors 17a, 17b, 17c, 17d: Variable current source 18d: Resistor 19d: Resistors 20a, 20b, 20c, 20d: Input terminals 21a, 21b, 21c , 21d: input terminals 22a, 22b, 22c, 22d: output terminals 23a, 23b, 2 c, 23d: output terminals 24a, 24b, 24c, 24d: oscillation frequency control terminals 25a, 25b, 25c, 25d: power supply terminals 26a, 26b, 26c: resistors 27a, 27c: resistors 28a, 28b, 28c: resistors 29a, 29c: Resistor 41c: Variable current source 42c: Variable current sources 51a, 51b, 51c, 51d: Emitter follower circuits 52a, 52b, 52c, 52d: Emitter follower circuits 53a, 53b, 53c, 53d: Differential amplifier
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 随道 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 Fターム(参考) 5J043 AA04 FF03 GG02 GG08 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Shibata 2-3-1, Otemachi, Chiyoda-ku, Tokyo Inside Telegraph and Telephone Corporation F term (reference) 5J043 AA04 FF03 GG02 GG08
Claims (5)
なるリング発振器であって、 前記単位増幅器が、前段からの出力をベースに入力する
一対のトランジスタからなり該各トランジスタのエミッ
タに電流源が接続された一対のエミッタフォロア回路
と、前記一対のエミッタフォロア回路のエミッタ出力を
ベースに入力し共通エミッタに電流源が接続された一対
のトランジスタおよび該各トランジスタのコレクタにそ
れぞれ接続され中間ノードをもつ負荷抵抗器を具備する
差動増幅器とを有し、 前記一対のエミッタフォロア回路の各コレクタを、前記
差動増幅器の前記各負荷抵抗器の中間ノードにそれぞれ
接続したことを特徴とするリング発振器。1. A ring oscillator comprising a plurality of unit amplifiers connected in a loop in multiple stages, wherein the unit amplifier comprises a pair of transistors for inputting an output from the previous stage to a base, and a current is supplied to an emitter of each of the transistors. A pair of emitter follower circuits to which a source is connected, a pair of transistors to which the emitter outputs of the pair of emitter follower circuits are input at their bases and a current source is connected to a common emitter, and an intermediate node connected to the collectors of the respective transistors. A differential amplifier including a load resistor having a ring, wherein each collector of the pair of emitter follower circuits is connected to an intermediate node of each load resistor of the differential amplifier. Oscillator.
なるリング発振器であって、 前記単位増幅器が、前段からの出力をベースに入力する
一対のトランジスタからなり該各トランジスタのエミッ
タに電流源が接続された一対のエミッタフォロア回路
と、前記一対のエミッタフォロア回路のエミッタ出力を
ベースに入力し共通エミッタに電流源が接続された一対
のトランジスタおよび該各トランジスタのコレクタにそ
れぞれ接続された負荷抵抗器を具備する差動増幅器とを
有し、 前記一対のエミッタフォロア回路の各コレクタを、前記
差動増幅器の各トランジスタのコレクタと前記各負荷抵
抗器の共通接続点にそれぞれ接続したことを特徴とする
リング発振器。2. A ring oscillator in which a plurality of unit amplifiers are connected in a loop in multiple stages, wherein the unit amplifier comprises a pair of transistors for inputting the output from the previous stage to a base, and a current is supplied to an emitter of each of the transistors. A pair of emitter follower circuits to which a source is connected, a pair of transistors to which the emitter outputs of the pair of emitter follower circuits are input to the base and a current source is connected to the common emitter, and loads connected to the collectors of the respective transistors. A differential amplifier including a resistor, wherein each collector of the pair of emitter follower circuits is connected to a common connection point of the collector of each transistor of the differential amplifier and each load resistor. And ring oscillator.
いて、 前記差動増幅器の電流源は、電流値を外部から制御可能
な可変電流源であることを特徴とするリング発振器。3. The ring oscillator according to claim 1, wherein the current source of the differential amplifier is a variable current source whose current value can be controlled from the outside.
いて、 前記差動増幅器の電流源及び前記各エミッタフォロア回
路の電流源は、電流値を外部から制御可能な可変電流源
であることを特徴とするリング発振器。4. The ring oscillator according to claim 1, wherein the current source of the differential amplifier and the current source of each of the emitter follower circuits are variable current sources whose current values can be controlled externally. Characteristic ring oscillator.
振器において、 前記単位増幅器の各トランジスタを、前記ベースをゲー
ト、前記コレクタをドレイン、前記エミッタをソースに
代えた電界効果トランジスタに置換したことを特徴とす
るリング発振器。5. The ring oscillator according to claim 1, 2, 3, or 4, wherein each transistor of the unit amplifier is a field effect transistor in which the base is a gate, the collector is a drain, and the emitter is a source. A ring oscillator characterized by being replaced.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001384198A JP3717845B2 (en) | 2001-12-18 | 2001-12-18 | Ring oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001384198A JP3717845B2 (en) | 2001-12-18 | 2001-12-18 | Ring oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003188688A true JP2003188688A (en) | 2003-07-04 |
JP3717845B2 JP3717845B2 (en) | 2005-11-16 |
Family
ID=27593985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001384198A Expired - Fee Related JP3717845B2 (en) | 2001-12-18 | 2001-12-18 | Ring oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3717845B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004107575A1 (en) * | 2003-05-28 | 2004-12-09 | Rohm Co., Ltd. | Oscillation circuit |
US7362189B2 (en) | 2004-05-28 | 2008-04-22 | Rohm Co., Ltd. | Oscillator circuit with regulated V-I output stage |
-
2001
- 2001-12-18 JP JP2001384198A patent/JP3717845B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004107575A1 (en) * | 2003-05-28 | 2004-12-09 | Rohm Co., Ltd. | Oscillation circuit |
US7205855B2 (en) | 2003-05-28 | 2007-04-17 | Rohm Co., Ltd. | Oscillator that oscillates signals of a predetermined frequency |
US7362189B2 (en) | 2004-05-28 | 2008-04-22 | Rohm Co., Ltd. | Oscillator circuit with regulated V-I output stage |
Also Published As
Publication number | Publication date |
---|---|
JP3717845B2 (en) | 2005-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3047913B2 (en) | Voltage controlled ring oscillator | |
US6690242B2 (en) | Delay circuit with current steering output symmetry and supply voltage insensitivity | |
JPH05243990A (en) | Voltage controlled oscillator | |
US6501317B2 (en) | High speed, low-power CMOS circuit with constant output swing and variable time delay for a voltage controlled oscillator | |
JPH0879068A (en) | Voltage controlled oscillator and phase locked loop circuit | |
JP3550030B2 (en) | Oscillator, phase locked loop, phase interpolator, phase adjuster, and phase coupler | |
EP1587211A1 (en) | Quartz oscillation circuit | |
JP2000232340A (en) | Delay circuit for ring oscillator | |
US5783953A (en) | CMOS current controlled delay element using cascoded complementary differential amplifiers with replicated bias clamp | |
JP4391976B2 (en) | Clock distribution circuit | |
US20020067215A1 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
JP3717845B2 (en) | Ring oscillator | |
US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
US6529036B1 (en) | Low noise, reduced swing differential output buffer design | |
KR940007972B1 (en) | Variable frequency oscillator | |
KR100636472B1 (en) | Single stage voltage controlled ring oscillator | |
CN117498804B (en) | Two-stage differential annular voltage-controlled oscillator and radio frequency chip module | |
JP2600479B2 (en) | Voltage controlled oscillator | |
JP2001244797A (en) | Clock delay generating circuit | |
US6593820B2 (en) | High frequency voltage controlled oscillator | |
JP3341702B2 (en) | Frequency divider | |
JP2007088885A (en) | Delay circuit and voltage-controlled oscillator employing same | |
JPH04329022A (en) | Oscillation circuit | |
JP3284926B2 (en) | Voltage controlled oscillator | |
KR100808076B1 (en) | Clock distribution circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |