JP2003188474A - Semiconductor laser - Google Patents

Semiconductor laser

Info

Publication number
JP2003188474A
JP2003188474A JP2001389181A JP2001389181A JP2003188474A JP 2003188474 A JP2003188474 A JP 2003188474A JP 2001389181 A JP2001389181 A JP 2001389181A JP 2001389181 A JP2001389181 A JP 2001389181A JP 2003188474 A JP2003188474 A JP 2003188474A
Authority
JP
Japan
Prior art keywords
layer
conductivity type
semiconductor laser
type
upper cladding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001389181A
Other languages
Japanese (ja)
Inventor
Tadashi Takeoka
忠士 竹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001389181A priority Critical patent/JP2003188474A/en
Publication of JP2003188474A publication Critical patent/JP2003188474A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor laser capable of increasing the response speed of output light to an injection current and quickly modulating the output light. <P>SOLUTION: A p type AlInP capacity reduced layer 100 of which the impurity concentration is lower than that of a p type AlGaInP 1st upper clad layer 14 is formed between the layer 14 and an n type AlInP current block layer 102. An AlInP capacity reduced layer 101 of which the impurity concentration is lower than that of the layer 102 is formed between both the layers 100, 102. Consequently a parasitic capacity generated between the layers 14, 102 can be reduced. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体レーザに関す
る。
TECHNICAL FIELD The present invention relates to a semiconductor laser.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】近年、
AlGaInP系の半導体レーザは、光磁気ディスクや
光ディスク等の光情報処理システムなどの記録及び読み
出しの光源として使用されている。特に650nmの波
長の出射光の半導体レーザはDVD(デジタル万能ディ
スク)−R/RW,DVD+R/RW,DVD−RAM
を初めとする高密度光磁気ディスクを実現するためのキ
ーデバイスとして重要な位置をしめている。
2. Description of the Related Art In recent years,
The AlGaInP-based semiconductor laser is used as a light source for recording and reading in optical information processing systems such as magneto-optical disks and optical disks. Particularly, the semiconductor laser of the emitted light of the wavelength of 650 nm is DVD (Digital Universal Disc) -R / RW, DVD + R / RW, DVD-RAM.
It has an important position as a key device for realizing a high-density magneto-optical disk such as.

【0003】このような光情報処理システムの光源とし
て半導体レーザを使用する場合、高密度化のためには短
波長化、書き換えを高速に行なうためには高出力化と共
に高速度での変調が必要とされる。特にDVD−R/R
Wは書き込みをパルス変調で行い、しかも、書き込み、
書き換えの速度が、1倍速から2倍速、4倍速へと上昇
するに従い、必要とされるパルス幅も小さくなってい
く。
When a semiconductor laser is used as a light source of such an optical information processing system, a shorter wavelength is required for higher density and higher output and higher speed modulation are required for faster rewriting. It is said that Especially DVD-R / R
W performs writing by pulse modulation, and
As the rewriting speed increases from 1 × speed to 2 × speed and 4 × speed, the required pulse width also becomes smaller.

【0004】以下、従来の屈折率導波路型半導体レーザ
をその製造方法と共に説明する。
A conventional refractive index waveguide type semiconductor laser will be described below together with its manufacturing method.

【0005】図6〜図9に、上記半導体レーザの製造方
法の工程図を示している。
6 to 9 are process diagrams of the method for manufacturing the semiconductor laser.

【0006】上記半導体レーザの製造方法では、まず、
図6に示すように、n型GaAs基板11上に、MBE
法によりn型AlGaInP下クラッド層12、AlG
aInP第1光ガイド層43、多重量子井戸活性層4
1、AlGaInP第2光ガイド層42、p型AlGa
InP第1上クラッド層14及びp型GaInPエッチ
ングストップ層15、p型AlGaInP第2上クラッ
ド層16、p型GaInP中間バンドギャップ層17、
p型GaAs第1コンタクト層18を順次積層する。
In the method of manufacturing a semiconductor laser described above, first,
As shown in FIG. 6, MBE is formed on the n-type GaAs substrate 11.
N-type AlGaInP lower clad layer 12, AlG
aInP first optical guide layer 43, multiple quantum well active layer 4
1, AlGaInP second optical guide layer 42, p-type AlGa
An InP first upper clad layer 14, a p-type GaInP etching stop layer 15, a p-type AlGaInP second upper clad layer 16, a p-type GaInP intermediate bandgap layer 17,
The p-type GaAs first contact layer 18 is sequentially laminated.

【0007】n型AlGaInP下クラッド層12は、
Siが1×1018cm-3ドーピングされるように設定さ
れ、また、p型AlGaInP第1上クラッド層14及
びp型AlGaInP第2上クラッド層16は、Beが
1×1018cm-3ドーピングされるように設定される。
通常、Beドープ量を1×1018cm-3と設定すると、
実際のBe濃度は0.8×1018cm-3〜1.5×10
18cm-3程度の範囲内でばらつく。また、上記AlGa
InP第1光ガイド層43、多重量子井戸活性層41及
びAlGaInP第2光ガイド層42はノンドープであ
る。
The n-type AlGaInP lower cladding layer 12 is
Si is set to be doped at 1 × 10 18 cm −3 , and the p-type AlGaInP first upper cladding layer 14 and the p-type AlGaInP second upper cladding layer 16 are doped with Be at 1 × 10 18 cm −3. Is set to be done.
Usually, when the Be doping amount is set to 1 × 10 18 cm −3 ,
The actual Be concentration is 0.8 × 10 18 cm −3 to 1.5 × 10.
It varies within the range of about 18 cm -3 . In addition, the above AlGa
The InP first light guide layer 43, the multiple quantum well active layer 41, and the AlGaInP second light guide layer 42 are non-doped.

【0008】次に、p型GaAs第1コンタクト層18
上にマスク層としてAl膜19を蒸着し、このA
膜19をフォトリソグラフィでストライプ状に
パターン加工する。
Next, the p-type GaAs first contact layer 18
An Al 2 O 3 film 19 is vapor-deposited as a mask layer on the
The l 2 O 3 film 19 is patterned into a stripe shape by photolithography.

【0009】その後、ストライプ状のAl23膜19を
マスクとして湿式エッチングを行う。そうすると、p型
AlGaInP第2上クラッド層16、p型GaInP
中間バンドギャップ層17及びp型GaAs第1コンタ
クト層18のうちAl23膜19の両側に相当する部分
を除去して、Al23膜19の直下にメサ部31が形成
される。このメサ部31は、p型AlGaInP第2上
クラッド層16、p型GaInP中間バンドギャップ層
17及びp型GaAs第1コンタクト層18で構成され
る。
After that, wet etching is performed using the striped Al 2 O 3 film 19 as a mask. Then, the p-type AlGaInP second upper cladding layer 16 and the p-type GaInP are formed.
The portions corresponding to both sides of the Al 2 O 3 film 19 of the intermediate band gap layer 17 and the p-type GaAs first contact layer 18 are removed, and the mesa portion 31 is formed immediately below the Al 2 O 3 film 19. The mesa portion 31 is composed of a p-type AlGaInP second upper cladding layer 16, a p-type GaInP intermediate bandgap layer 17, and a p-type GaAs first contact layer 18.

【0010】なお、p型AlGaInPクラッド層16
の一部を除去する時は、p型GaInPエッチングスト
ップ層15との選択エッチングを行って、エッチングを
確実に停止させる。
The p-type AlGaInP clad layer 16
When a part of is removed, selective etching with the p-type GaInP etching stop layer 15 is performed to surely stop the etching.

【0011】次に、第2回目のMBE成長を行うことに
より、メサ部31の両側にn型AlInP電流ブロック
層20を設ける。このn型AlInP電流ブロック層2
0の成長と共に、n型AlInPからなるストライプ2
1がAl23膜19上に成長する。
Next, the n-type AlInP current blocking layer 20 is provided on both sides of the mesa portion 31 by performing the second MBE growth. This n-type AlInP current blocking layer 2
Stripe 2 made of n-type AlInP with 0 growth
1 grows on the Al 2 O 3 film 19.

【0012】次に、n型AlInP電流ブロック層20
及びストライプ21上にフォトレジストを塗付し、フォ
トリソグラフィを行って、図7に示すように、フォトレ
ジスト32に開口23を設ける。これにより、上記フォ
トレジスト23の開口23からストライプ21の上面が
露出する。
Next, the n-type AlInP current blocking layer 20 is formed.
A photoresist is applied on the stripes 21 and the stripes 21 and photolithography is performed to form openings 23 in the photoresist 32 as shown in FIG. As a result, the upper surface of the stripe 21 is exposed through the opening 23 of the photoresist 23.

【0013】次に、Al23膜19に対してストライプ
21を、図8に示すように、硫酸系エッチング液を用い
て選択エッチングして除去する。続いて、上記フォトレ
ジスト32を除去する。そして、フッ酸系エッチング液
を用いて、Al23膜19をエッチングして除去する。
Next, as shown in FIG. 8, the stripes 21 on the Al 2 O 3 film 19 are removed by selective etching using a sulfuric acid type etching solution. Then, the photoresist 32 is removed. Then, the Al 2 O 3 film 19 is etched and removed using a hydrofluoric acid-based etching solution.

【0014】その後、図9に示すように、p型GaAs
第1コンタクト層18及び電流ブロック層20の上面に
p型GaAs第2コンタクト層104を2μm成長させ
る。
Thereafter, as shown in FIG. 9, p-type GaAs
The p-type GaAs second contact layer 104 is grown to a thickness of 2 μm on the upper surfaces of the first contact layer 18 and the current blocking layer 20.

【0015】次に、p型GaAs第2コンタクト層10
4の表面と、基板11の表面とのそれぞれに電極(図示
せず)を設ける。
Next, the p-type GaAs second contact layer 10
Electrodes (not shown) are provided on the surface of substrate 4 and the surface of substrate 11, respectively.

【0016】以上のような工程を経て得られる半導体レ
ーザの出力光をパルス状に動作させるには、半導体レー
ザに流す電流をパルス状にON/OFFする(直接変
調)。その際、上記半導体レーザに流す電流が十分高速
であっても、半導体レーザの応答速度が悪いと、半導体
レーザの出力光が高速に変調されない。
In order to operate the output light of the semiconductor laser obtained through the above steps in a pulsed manner, the current flowing through the semiconductor laser is turned on / off in a pulsed manner (direct modulation). At this time, even if the current supplied to the semiconductor laser is sufficiently high, the output light of the semiconductor laser is not modulated at high speed if the response speed of the semiconductor laser is poor.

【0017】上記半導体レーザの高速応答特性を阻害し
ている要因は、半導体レ−ザの直列抵抗,寄生容量であ
る。この半導体レーザの寄生容量は、p型AlGaIn
P第1上クラッド層14とp型GaAs第2コンタクト
層104との間で発生する。このような状況で、上記メ
サ部31の幅3μmに対してチップの幅が230μmと
大きいため、p型AlGaInP第1上クラッド層14
とp型GaAs第2コンタクト層104との対向面積が
大きく、寄生容量も大きくなっている。具体的には、上
記寄生容量は50pF〜90pFとなっている。その結
果、上記半導体レーザの変調スピードが遅くなり、レー
ザ出力光の立ち上がり時間及び立下り時間が長くなって
しまうという問題がある。従来例で光出力の立上り時間
(10%〜90%)は約1.0nsであった。
The factors that hinder the high-speed response characteristics of the semiconductor laser are the series resistance and parasitic capacitance of the semiconductor laser. The parasitic capacitance of this semiconductor laser is p-type AlGaIn.
It occurs between the P first upper cladding layer 14 and the p-type GaAs second contact layer 104. In such a situation, since the width of the chip is as large as 230 μm with respect to the width of 3 μm of the mesa portion 31, the p-type AlGaInP first upper cladding layer 14 is formed.
And the p-type GaAs second contact layer 104 have a large opposing area, and the parasitic capacitance is also large. Specifically, the parasitic capacitance is 50 pF to 90 pF. As a result, there is a problem that the modulation speed of the semiconductor laser becomes slow and the rise time and the fall time of the laser output light become long. In the conventional example, the rise time (10% to 90%) of the light output was about 1.0 ns.

【0018】上記寄生容量は、主に、n型AlInP電
流ブロック層20とp型AlGaInP第1上クラッド
層14との間におけるp−n接合の容量で決定する。こ
のn型AlInP電流ブロック層20,p型AlGaI
nP第1上クラッド層14の不純物濃度が高いほど空乏
層幅が狭くなり、寄生容量が増大してしまう。
The parasitic capacitance is mainly determined by the capacitance of the pn junction between the n-type AlInP current blocking layer 20 and the p-type AlGaInP first upper cladding layer 14. This n-type AlInP current blocking layer 20, p-type AlGaI
The higher the impurity concentration of the nP first upper cladding layer 14, the narrower the depletion layer width, and the parasitic capacitance increases.

【0019】したがって、上記寄生容量を減らすには、
p型AlGaInP第1上クラッド層14,n型AlI
nP電流ブロック層20の不純物濃度を減らすことが考
えられる。しかし、p型AlGaInP第1上クラッド
層14の不純物濃度を減らすと、電子の多重量子井戸活
性層41からのオーバーフローが増大し、温度特性が悪
くなるので、その不純物濃度を減らすことはできない。
また、n型AlInP電流ブロック層20の不純物濃度
を減らすと、電流阻止の効果が低下するので、n型Al
InP電流ブロック層20の不純物濃度を減らすことは
できない。
Therefore, in order to reduce the parasitic capacitance,
p-type AlGaInP first upper cladding layer 14, n-type AlI
It can be considered to reduce the impurity concentration of the nP current blocking layer 20. However, if the impurity concentration of the p-type AlGaInP first upper clad layer 14 is reduced, the overflow of electrons from the multiple quantum well active layer 41 increases and the temperature characteristics deteriorate, so that the impurity concentration cannot be reduced.
Further, if the impurity concentration of the n-type AlInP current blocking layer 20 is reduced, the effect of blocking the current is reduced, so
The impurity concentration of the InP current blocking layer 20 cannot be reduced.

【0020】そこで、本発明の課題は、注入電流に対す
る出力光の応答速度が速く、出力光を高速変調できる半
導体レーザを提供することにある。
Therefore, an object of the present invention is to provide a semiconductor laser in which the response speed of output light with respect to the injection current is fast and the output light can be modulated at high speed.

【0021】[0021]

【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体レーザは、第1導電型基板上に、第
1導電型下クラッド層、活性層、第2導電型第1上クラ
ッド層及びリッジストライプ形状の第2導電型第2上ク
ラッド層が順次積層され、この第2導電型第2上クラッ
ド層の両側に電流ブロック層が設けられた半導体レーザ
において、上記第2導電型第1上クラッド層と上記電流
ブロック層との間に設けられ、上記第2導電型第1上ク
ラッド層より不純物濃度が低い第2導電型容量低減層
と、上記第2導電型容量低減層と上記電流ブロック層と
の間に設けられ、上記電流ブロック層より不純物濃度が
低い第1導電型容量低減層とを備えたことを特徴として
いる。
In order to solve the above-mentioned problems, a semiconductor laser of the present invention comprises a first conductivity type lower clad layer, an active layer, and a second conductivity type first upper clad on a first conductivity type substrate. Layer and a ridge-stripe-shaped second upper conductivity type second upper cladding layer are sequentially laminated, and a current blocking layer is provided on both sides of this second conductivity type second upper cladding layer. 1 a second conductivity type capacitance reducing layer which is provided between the upper cladding layer and the current blocking layer and has an impurity concentration lower than that of the second conductivity type first upper cladding layer; It is characterized in that it is provided between the current blocking layer and a first conductivity type capacitance reducing layer having an impurity concentration lower than that of the current blocking layer.

【0022】上記構成の半導体レーザによれば、第2導
電型第1上クラッド層と電流ブロック層との間では、第
1導電型容量低減層と第2導電型容量低減層とが設けら
れている。つまり、上記第2導電型第1上クラッド層と
電流ブロック層との間において、キャリア濃度の低いp
−n接合が存在する。その結果、上記第2導電型第1上
クラッド層と電流ブロック層との間において、空乏層の
広がりが増えて、寄生容量が減少する。したがって、注
入電流に対する出力光の応答速度が速くなり、出力光を
高速変調することができる。
In the semiconductor laser having the above structure, the first conductivity type capacitance reducing layer and the second conductivity type capacitance reducing layer are provided between the second conductivity type first upper cladding layer and the current blocking layer. There is. That is, between the second conductivity type first upper clad layer and the current blocking layer, p with a low carrier concentration is used.
-There is an n-junction. As a result, the spread of the depletion layer increases between the second conductivity type first upper cladding layer and the current blocking layer, and the parasitic capacitance decreases. Therefore, the response speed of the output light with respect to the injection current is increased, and the output light can be modulated at high speed.

【0023】また、上記構成の半導体発光素子は、出力
光を高速変調することができるので、例えばDVD−R
/RWなどのドライブ装置に使用することができる。
Further, since the semiconductor light emitting device having the above structure can modulate the output light at a high speed, for example, the DVD-R.
It can be used for drive devices such as / RW.

【0024】本明細書において、第1導電型とは、P型
またはN型を意味する。また、第2導電型とは、第1導
電型がP型の場合はN型、N型の場合はP型を意味す
る。
In the present specification, the first conductivity type means P type or N type. The second conductivity type means N type when the first conductivity type is P type and P type when the first conductivity type is N type.

【0025】一実施形態の半導体レーザにおいて、上記
第2導電型容量低減層の抵抗率は上記第2導電型第2上
クラッド層の抵抗率より高くなっている。
In the semiconductor laser of one embodiment, the resistivity of the second conductivity type capacitance reducing layer is higher than the resistivity of the second conductivity type second upper cladding layer.

【0026】上記実施形態の半導体レーザによれば、上
記第2導電型容量低減層の抵抗率が第2導電型第2上ク
ラッド層の抵抗率より高いので、第2導電型第2上クラ
ッド層から第2導電型容量低減層に電流が流れるのを阻
止することができる。
According to the semiconductor laser of the above embodiment, since the resistivity of the second conductivity type capacitance reducing layer is higher than the resistivity of the second conductivity type second upper clad layer, the second conductivity type second upper clad layer is formed. Therefore, it is possible to prevent a current from flowing to the second conductivity type capacitance reducing layer.

【0027】一実施形態の半導体レーザにおいて、上記
第2導電型容量低減層と上記第2導電型第2上クラッド
層とは材料が異なり、上記第2導電型容量低減層の価電
子帯の頂上と上記第2導電型第2上クラッド層の価電子
帯の頂上とのエネルギー差が約26meVより大きくな
っている。
In the semiconductor laser of one embodiment, the second conductivity type capacitance reducing layer and the second conductivity type second upper clad layer are made of different materials, and the top of the valence band of the second conductivity type capacitance reducing layer is different. And the energy difference between the top of the valence band of the second conductivity type second upper cladding layer is larger than about 26 meV.

【0028】上記実施形態の半導体レーザによれば、上
記第2導電型容量低減層の価電子帯の頂上と第2導電型
第2上クラッド層の価電子帯の頂上とのエネルギー差が
約26meVより大きいので、第2導電型第2上クラッ
ド層から第2導電型容量低減層に電流が流れるのを阻止
することができる。
According to the semiconductor laser of the above embodiment, the energy difference between the top of the valence band of the second conductivity type capacitance reducing layer and the top of the valence band of the second conductivity type second upper cladding layer is about 26 meV. Since it is larger, it is possible to prevent current from flowing from the second conductivity type second upper cladding layer to the second conductivity type capacitance reducing layer.

【0029】一実施形態の半導体レーザにおいて、上記
第2導電型第1上クラッド層は(AlxGa1-x)InP
(0<x<1)からなり、上記第2導電型容量低減層
は、AlInP、GaAs及びAlGaAsのいずれか
からなっている。
In the semiconductor laser of one embodiment, the second conductivity type first upper clad layer is (Al x Ga 1 -x ) InP.
(0 <x <1), and the second conductivity type capacitance reducing layer is made of AlInP, GaAs or AlGaAs.

【0030】一実施形態の半導体レーザは、上記第2導
電型第1上クラッド層の不純物濃度が0.8×1018
-3〜1.5×1018cm-3である。
In the semiconductor laser of one embodiment, the impurity concentration of the second conductivity type first upper clad layer is 0.8 × 10 18 c.
m −3 to 1.5 × 10 18 cm −3 .

【0031】一実施形態の半導体レーザは、上記第2導
電型第1上クラッド層の不純物がBeである。
In the semiconductor laser of one embodiment, the impurity of the second conductivity type first upper cladding layer is Be.

【0032】上記実施形態の半導体レーザによれば、上
記第2導電型第1上クラッド層の不純物がBeであるか
ら、Beは成長中に拡散をほとんど起こさず、第2導電
型第1上クラッド層の不純物が第2導電型容量低減層に
拡散しない。したがって、上記第2導電型容量低減層の
ドーピング濃度が高くなるのを防げる。
According to the semiconductor laser of the above embodiment, since the impurity of the second conductivity type first upper clad layer is Be, Be hardly diffuses during growth, and the second conductivity type first upper clad layer is not diffused. Impurities of the layer do not diffuse into the second conductivity type capacitance reducing layer. Therefore, it is possible to prevent the doping concentration of the second conductivity type capacitance reducing layer from increasing.

【0033】一実施形態の半導体レーザは、上記層の結
晶成長が分子線エピキャシタル法で行われている。
In the semiconductor laser of one embodiment, the crystal growth of the above layer is carried out by the molecular beam epicapital method.

【0034】一実施形態の半導体レーザは、上記電流ブ
ロック層の導電型が第1導電型であり、上記第2導電型
第1上クラッド層と上記電流ブロック層との対向面積を
Sとし、寄生容量をCとした時、C/Sが250pF/
mm2以下であることを特徴とする半導体レーザ。
In the semiconductor laser of one embodiment, the conductivity type of the current block layer is the first conductivity type, the opposing area between the second conductivity type first upper cladding layer and the current block layer is S, and the parasitic When the capacity is C, C / S is 250 pF /
A semiconductor laser having a size of mm 2 or less.

【0035】[0035]

【発明の実施の形態】図1〜図4は、本発明の実施の一
形態の屈折率導波路型半導体レーザの製造方法の工程図
である。
1 to 4 are process diagrams of a method of manufacturing a refractive index waveguide type semiconductor laser according to an embodiment of the present invention.

【0036】以下、上記半導体レーザの製造方法につい
て図1〜図4を用いて説明する。
A method of manufacturing the above semiconductor laser will be described below with reference to FIGS.

【0037】まず、図1に示すように、MBE法によ
り、第1導電型基板の一例としてのn型GaAs基板1
1上に、第1導電型下クラッド層の一例としてのn型A
lGaInP下クラッド層12、AlGaInP第1光
ガイド層43、活性層の一例としての多重量子井戸活性
層41、AlGaInP第2光ガイド層42、第2導電
型第1上クラッド層の一例としてのp型AlGaInP
第1上クラッド層14及びp型GaInPエッチングス
トップ層15を順次積層する。引き続き、p型GaIn
Pエッチングストップ層15上に、p型AlGaInP
第2上クラッド層16、p型GaInP中間バンドギャ
ップ層17及びp型GaAs第1コンタクト層18を順
次積層する。
First, as shown in FIG. 1, an n-type GaAs substrate 1 as an example of the first conductivity type substrate is formed by the MBE method.
N-type A as an example of the first conductivity type lower clad layer
lGaInP lower clad layer 12, AlGaInP first optical guide layer 43, multiple quantum well active layer 41 as an example of active layer, AlGaInP second optical guide layer 42, p-type as an example of second conductivity type first upper clad layer AlGaInP
The first upper cladding layer 14 and the p-type GaInP etching stop layer 15 are sequentially stacked. Continued p-type GaIn
On the P etching stop layer 15, p-type AlGaInP is formed.
The second upper cladding layer 16, the p-type GaInP intermediate bandgap layer 17, and the p-type GaAs first contact layer 18 are sequentially stacked.

【0038】次に、p型GaAs第1コンタクト層上に
Al23膜を蒸着し、フォトリソグラフィによってその
Al23膜をストライプ状にパターン加工する。これに
より、p型GaAs第1コンタクト層上にストライプ状
のAl23膜19が得られる。
Next, by depositing an Al 2 O 3 film on the p-type GaAs first contact layer, is patterned the the Al 2 O 3 film into stripes by photolithography. As a result, a striped Al 2 O 3 film 19 is obtained on the p-type GaAs first contact layer.

【0039】その後、Al23膜19をマスクとして湿
式エッチングを行って、p型AlGaInP第2上クラ
ッド層、p型GaInP中間バンドギャップ層及びp型
GaAs第1コンタクト層の一部を除去する。そうする
と、上記Al23膜19の直下にメサ部31が得られ
る。このメサ部31は、リッジストライプ形状の第2導
電型第2上クラッド層の一例としてのp型AlGaIn
P第2上クラッド層16、p型GaInP中間バンドギ
ャップ層17及びp型GaAs第1コンタクト層18か
らなる。
Then, wet etching is performed using the Al 2 O 3 film 19 as a mask to remove parts of the p-type AlGaInP second upper cladding layer, the p-type GaInP intermediate bandgap layer and the p-type GaAs first contact layer. . Then, the mesa portion 31 is obtained immediately below the Al 2 O 3 film 19. The mesa portion 31 is a p-type AlGaIn layer as an example of a ridge stripe-shaped second conductivity type second upper cladding layer.
It comprises a P second upper cladding layer 16, a p-type GaInP intermediate bandgap layer 17 and a p-type GaAs first contact layer 18.

【0040】n型AlGaInP下クラッド層12は、
Siが1×1018cm-3ドーピングされるように設定さ
れ、また、p型AlGaInP第1上クラッド層14及
びp型AlGaInP第2上クラッド層16は、Beが
1×1018cm-3ドーピングされるように設定される。
通常、Beドープ量を1×1018cm-3と設定すると、
実際のBe濃度は0.8×1018cm-3〜1.5×10
18cm-3程度の範囲内でばらつく。また、上記AlGa
InP第1光ガイド層43、多重量子井戸活性層41及
びAlGaInP第2光ガイド層42はノンドープであ
る。
The n-type AlGaInP lower cladding layer 12 is
Si is set to be doped at 1 × 10 18 cm −3 , and the p-type AlGaInP first upper cladding layer 14 and the p-type AlGaInP second upper cladding layer 16 are doped with Be at 1 × 10 18 cm −3. Is set to be done.
Usually, when the Be doping amount is set to 1 × 10 18 cm −3 ,
The actual Be concentration is 0.8 × 10 18 cm −3 to 1.5 × 10.
It varies within the range of about 18 cm -3 . In addition, the above AlGa
The InP first light guide layer 43, the multiple quantum well active layer 41, and the AlGaInP second light guide layer 42 are non-doped.

【0041】なお、p型AlGaInP第2上クラッド
層の一部を除去する時はp型GaInPエッチングスト
ップ層15との選択エッチングを行って、エッチングを
確実に停止させる。
When part of the p-type AlGaInP second upper clad layer is removed, selective etching with the p-type GaInP etching stop layer 15 is performed to surely stop the etching.

【0042】次に、第2回目のMBE成長を行ってメサ
部31の両側に、第2導電型容量低減層の一例としての
p型AlInP容量低減層100を0.15μm積層す
る。そして、p型AlInP容量低減層100上に、第
1導電型容量低減層の一例としての厚さ0.15μmの
n型AlInP容量低減層101を設ける。さらに、n
型AlInP容量低減層101上に、電流ブロック層の
一例としてのn型AlInP電流ブロック層102を形
成する。このとき、Al23膜19上には、p型AlI
nP容量低減層100、n型AlInP容量低減層10
1及びn型AlInP電流ブロック層102の材料が積
層する。このように、Al23膜19上に積層した層を
不要層103と定義する。
Next, the second MBE growth is performed to stack a p-type AlInP capacitance reducing layer 100 as an example of the second conductivity type capacitance reducing layer 0.15 μm on both sides of the mesa portion 31. Then, on the p-type AlInP capacitance reducing layer 100, an n-type AlInP capacitance reducing layer 101 having a thickness of 0.15 μm is provided as an example of the first conductivity type capacitance reducing layer. Furthermore, n
An n-type AlInP current blocking layer 102 as an example of a current blocking layer is formed on the type AlInP capacitance reducing layer 101. At this time, p-type AlI is formed on the Al 2 O 3 film 19.
nP capacitance reduction layer 100, n-type AlInP capacitance reduction layer 10
The 1 and n-type AlInP current blocking layer 102 materials are stacked. The layer stacked on the Al 2 O 3 film 19 in this way is defined as the unnecessary layer 103.

【0043】p型AlInP容量低減層100にはp型
不純物としてBeを2×1017cm -3ドーピングし、n
型AlInP容量低減層101にはSiを2×1017
-3ドーピングしている。また、n型AlInP電流ブ
ロック層102にはSiを1×1018cm-3ドーピング
している。
The p-type AlInP capacitance reducing layer 100 has a p-type
2 × 10 Be as an impurity17cm -3Doped, n
2 × 10 of Si is used for the AlInP capacitance reduction layer 101.17c
m-3Doping. In addition, the n-type AlInP current block
The lock layer 102 is made of Si of 1 × 10.18cm-3doping
is doing.

【0044】次に、n型AlInP電流ブロック層10
2及び不要層103上にフォトレジストを塗付し、フォ
トリソグラフィを行って、図2に示すように、フォトレ
ジスト32に開口23を設ける。これにより、上記フォ
トレジスト23の開口23から不要層103の上面が露
出する。
Next, the n-type AlInP current blocking layer 10
2 and the unnecessary layer 103, a photoresist is applied and photolithography is performed to form an opening 23 in the photoresist 32 as shown in FIG. As a result, the upper surface of the unnecessary layer 103 is exposed through the opening 23 of the photoresist 23.

【0045】次に、図3に示すように、硫酸系エッチン
グ液を用いてAl23膜19に対して不要層103を選
択エッチングして除去する。続いて、フォトレジスト3
2を除去する。
Next, as shown in FIG. 3, the unnecessary layer 103 is removed by selective etching with respect to the Al 2 O 3 film 19 using a sulfuric acid-based etching solution. Then, photoresist 3
Remove 2.

【0046】そして、図4に示すように、フッ酸系エッ
チング液を用いてAl23膜19をエッチングして除去
する。その後、p型GaAs第1コンタクト層18、p
型AlInP容量低減層100、n型AlInP容量低
減層101及びn型AlInP電流ブロック層102上
に、p型GaAs第2コンタクト層104を2μm成長
する。
Then, as shown in FIG. 4, the Al 2 O 3 film 19 is removed by etching using a hydrofluoric acid type etching solution. After that, the p-type GaAs first contact layer 18, p
A p-type GaAs second contact layer 104 is grown to a thickness of 2 μm on the n-type AlInP capacitance reducing layer 100, the n-type AlInP capacitance reducing layer 101, and the n-type AlInP current blocking layer 102.

【0047】次に、p型GaAs第2コンタクト層10
4の表面と、基板11の表面とのそれぞれに電極(図示
せず)を形成する。ここまでで、ウエハー状態での加工
は終了する。
Next, the p-type GaAs second contact layer 10 is formed.
An electrode (not shown) is formed on each of the surface of No. 4 and the surface of the substrate 11. Up to this point, the processing in the wafer state is completed.

【0048】次に、完成したウエハーをメサ部31に平
行な方向の長さ(=共振器長)800μmに分割する。そ
して、このような分割で得られるレーザバーの前面及び
後面に端面コートを施す。
Next, the completed wafer is divided into a length (= resonator length) of 800 μm in a direction parallel to the mesa portion 31. Then, an end face coating is applied to the front surface and the rear surface of the laser bar obtained by such division.

【0049】次に、上記レーザバーをメサ部31に垂直
な方向の長さ(=チップ幅)230μmに分割する。つま
り、上記レーザバーチップ状態に分割する。この分割に
より得られたレーザチップをステムに固定すると、半導
体レーザが完成する。
Next, the laser bar is divided into a length (= chip width) of 230 μm in the direction perpendicular to the mesa portion 31. That is, it is divided into the above laser bar chip states. A semiconductor laser is completed by fixing the laser chip obtained by this division to the stem.

【0050】下表1に、本実施の形態の半導体レーザ
(表1内では単に「本実施例」と記載)の特性を示す。
また、下表1には、図9の従来例の半導体レーザ(表1
内では単に「従来例」と記載)の特性も示している。
Table 1 below shows the characteristics of the semiconductor laser of the present embodiment (in Table 1, simply referred to as "this example").
Table 1 below shows the conventional semiconductor laser of FIG.
The characteristics of "conventional example" are also shown inside.

【0051】[0051]

【表1】 [Table 1]

【0052】表1から判るように、本実施の形態の半導
体レーザにおける容量は、図9の従来例の半導体レーザ
と比較して格段に低下している。これは、p型AlIn
P容量低減層100とn型AlInP容量低減層101
とが形成されていることで、n型AlInP電流ブロッ
ク層102とp型AlGaInP第1上クラッド層14
との間の容量が、図9の従来例の半導体レーザでの容量
成分と比較して低下していることを意味する。又、光出
力の立上り時間も0.6nsと改善された。
As can be seen from Table 1, the capacitance of the semiconductor laser of this embodiment is much lower than that of the conventional semiconductor laser of FIG. This is p-type AlIn
P capacitance reduction layer 100 and n-type AlInP capacitance reduction layer 101
Are formed, the n-type AlInP current blocking layer 102 and the p-type AlGaInP first upper cladding layer 14 are formed.
It means that the capacitance between and is lower than the capacitance component in the conventional semiconductor laser of FIG. Also, the rise time of the light output was improved to 0.6 ns.

【0053】また、本実施の形態のような半導体レーザ
の構成の場合、駆動電流の一部がp型AlGaInP第
2上クラッド層16からp型AlInP容量低減層10
0を通じて流れ、発振に寄与しない無効電流になる可能
性が考えられる。しかし、本実施例の場合は、p型Al
InP容量低減層100の抵抗率(=10Ω・cm)
が、p型AlGaInP第2上クラッド層16の抵抗率
(=2Ω・cm)より高いので、無効電流はほとんど流
れない。その結果、本実の形態の半導体レーザの特性の
一つである発振開始電流(Ith)は、図9の従来例の
半導体レーザとほとんど変わらない。
Further, in the case of the structure of the semiconductor laser as in this embodiment, part of the driving current is from the p-type AlGaInP second upper cladding layer 16 to the p-type AlInP capacitance reducing layer 10.
It is conceivable that the reactive current may flow through 0 and do not contribute to oscillation. However, in the case of this embodiment, p-type Al
Resistivity of InP capacitance reduction layer 100 (= 10 Ω · cm)
However, since it is higher than the resistivity (= 2Ω · cm) of the p-type AlGaInP second upper cladding layer 16, almost no reactive current flows. As a result, the oscillation start current (Ith), which is one of the characteristics of the semiconductor laser of the present embodiment, is almost the same as that of the conventional semiconductor laser of FIG.

【0054】また、本実の形態において、結晶成長は全
て分子線エピキャシタル法(MBE法)により成長を行
っている。MBE成長法は、他の方法、例えば有機金属
気相成長法(MOCVD法)に比較して成長温度が低い
こと、そして、P型ドーパントとして理想的なBeを使
用できることに特徴がある。
Further, in the present embodiment, all crystal growth is performed by the molecular beam epicapital method (MBE method). The MBE growth method is characterized by a lower growth temperature than other methods, for example, a metal organic chemical vapor deposition method (MOCVD method), and that Be, which is ideal as a P-type dopant, can be used.

【0055】また、本実施の形態によれば、p型AlG
aInP第1上クラッド層14は1×1018cm-3と比
較的高濃度にドーピングしているが、Beは成長中に拡
散をほとんど起こさない。具体的には、Beの拡散は5
00Å以下である。このため、p型AlGaInP第1
上クラッド層14のBeはp型AlInP容量低減層1
00に拡散せずに、p型AlInP容量低減層1000
のドーピング濃度は低く保たれ、寄生容量を低減でき
る。MBE成長法は、成長温度が低い為、Beの成長中
の拡散が少ない。
Further, according to the present embodiment, p-type AlG
The aInP first upper clad layer 14 is doped at a relatively high concentration of 1 × 10 18 cm −3 , but Be hardly diffuses during growth. Specifically, the diffusion of Be is 5
It is less than 00Å. Therefore, the p-type AlGaInP first
Be of the upper clad layer 14 is a p-type AlInP capacitance reducing layer 1
P-type AlInP capacitance reducing layer 1000 without diffusing into
The doping concentration of is kept low, and the parasitic capacitance can be reduced. In the MBE growth method, since the growth temperature is low, diffusion of Be during growth is small.

【0056】もし、不純物としてZn又はMgなどのド
ーパントを使用した場合は、ドーパントは拡散し、p型
AlInP容量低減層100は、拡散したドーパントに
より空乏層は広がらず、寄生容量も低減しない。MOC
VD成長法は、MBE成長法に比較して成長温度が〜6
00℃と高く、不純物のZn又はMgが拡散しやすい。
If a dopant such as Zn or Mg is used as an impurity, the dopant diffuses, and the p-type AlInP capacitance reducing layer 100 does not expand the depletion layer due to the diffused dopant and the parasitic capacitance is not reduced. MOC
The VD growth method has a growth temperature of ~ 6 as compared with the MBE growth method.
The temperature is as high as 00 ° C., and the impurities Zn or Mg easily diffuse.

【0057】また、上記半導体レーザの寄生容量Cはチ
ップ面積に比例する。したがって、寄生容量の低減は面
積あたりいくらの低下が可能かで考慮する必要がある。
The parasitic capacitance C of the semiconductor laser is proportional to the chip area. Therefore, it is necessary to consider how much the parasitic capacitance can be reduced per area.

【0058】図5に、上記半導体レーザの寄生容量Cと
面積Sとの関係を示す。上記面積Sは、p型AlGaI
nP第1上クラッド層14とn型AlInP電流ブロッ
ク層102との対向面積である。
FIG. 5 shows the relationship between the parasitic capacitance C and the area S of the semiconductor laser. The area S is p-type AlGaI.
This is an area where the nP first upper cladding layer 14 and the n-type AlInP current blocking layer 102 face each other.

【0059】図5によれば、本実施の形態の半導体レー
ザのC/Sは、250pF/mm2以下となっている。
これに対して、図9の従来例の半導体レーザのC/S
は、250pF/mm2を越えている。すなわち、本実
施の形態の半導体レーザのC/Sは、図9の従来例の半
導体レーザのC/Sより小さくなっている。
According to FIG. 5, the C / S of the semiconductor laser of this embodiment is 250 pF / mm 2 or less.
On the other hand, the C / S of the conventional semiconductor laser shown in FIG.
Exceeds 250 pF / mm 2 . That is, the C / S of the semiconductor laser of this embodiment is smaller than the C / S of the conventional semiconductor laser of FIG.

【0060】上記実施の形態では、寄生容量を低減する
ために、p型AlInP容量低減層100,n型AlI
nP容量低減層101を用いていたが、p型AlInP
容量低減層100の代わりに0.15μmのp型GaA
s容量低減層を用いると共に、n型AlInP容量低減
層101の代わりに0.15μmのn型GaAs容量低
減層を用いてもよい。この場合、p型AlGaInP第
2上クラッド層16の価電子帯の頂上と、p型GaAs
容量低減層の価電子帯の頂上とのエネルギー差△Evが
ホールの分布幅(約26meV)より大きいため、ホール
に対して接合面でのバリアとなる。その結果、p型Al
GaInP第2上クラッド層16とp型GaAs容量低
減層との間に電流が流れず、発振に寄与しない無効電流
の発生を阻止できる。
In the above embodiment, in order to reduce the parasitic capacitance, the p-type AlInP capacitance reducing layer 100 and the n-type AlI are formed.
Although the nP capacitance reducing layer 101 was used, p-type AlInP
0.15 μm p-type GaA instead of the capacitance reducing layer 100
In addition to using the s capacitance reducing layer, an n-type GaAs capacitance reducing layer having a thickness of 0.15 μm may be used instead of the n-type AlInP capacitance reducing layer 101. In this case, the top of the valence band of the p-type AlGaInP second upper cladding layer 16 and the p-type GaAs
Since the energy difference ΔEv from the top of the valence band of the capacitance reducing layer is larger than the distribution width of holes (about 26 meV), it becomes a barrier at the junction surface against holes. As a result, p-type Al
A current does not flow between the GaInP second upper cladding layer 16 and the p-type GaAs capacitance reducing layer, and the generation of a reactive current that does not contribute to oscillation can be prevented.

【0061】また、p型GaAs容量低減層とn型Ga
As容量低減層とを用いる場合は、n型GaAs容量低
減層上にn型GaAs電流ブロック層を設ける。
Further, the p-type GaAs capacitance reducing layer and the n-type Ga
When using the As capacitance reducing layer, an n type GaAs current blocking layer is provided on the n type GaAs capacitance reducing layer.

【0062】上記実施の形態では、n型GaAs基板1
1を用いたが、p型基板を用いて、各層の導電型を上述
と反対にしてもよい。この場合、上記実施の形態と同様
なさ用、効果を得ることができる。
In the above embodiment, the n-type GaAs substrate 1 is used.
Although 1 is used, a p-type substrate may be used and the conductivity type of each layer may be opposite to the above. In this case, the same effects and advantages as those of the above embodiment can be obtained.

【0063】また、第2導電型第1上クラッド層とし
て、(AlxGa1-x)InP(0<x<1)からなるp型
第1上クラッド層を用いてもよい。
The p-type first upper clad layer made of (Al x Ga 1 -x ) InP (0 <x <1) may be used as the second conductivity type first upper clad layer.

【0064】また、第2導電型容量低減層として、Al
InP、GaAs及びAlGaAsのいずれかからなる
p型容量低減層を用いてもよい。
As the second conductivity type capacitance reducing layer, Al is used.
A p-type capacitance reducing layer made of any of InP, GaAs and AlGaAs may be used.

【0065】[0065]

【発明の効果】以上より明らかなように、本発明の半導
体レーザは、第2導電型第1上クラッド層と電流ブロッ
ク層との間に、第2導電型第1上クラッド層より不純物
濃度が低い第2導電型容量低減層を設け、第2導電型容
量低減層と電流ブロック層との間に、電流ブロック層よ
り不純物濃度が低い第1導電型容量低減層を設けている
ので、第2導電型第1上クラッド層と電流ブロック層と
の間の寄生容量が減少する。したがって、注入電流に対
する出力光の応答速度が速くなり、出力光を高速変調す
ることができる。
As is apparent from the above, the semiconductor laser of the present invention has an impurity concentration higher than that of the second conductivity type first upper cladding layer between the second conductivity type first upper cladding layer and the current blocking layer. Since the second conductivity type capacitance reducing layer having a low concentration is provided, and the first conductivity type capacitance reducing layer having an impurity concentration lower than that of the current blocking layer is provided between the second conductivity type capacitance reducing layer and the current blocking layer, The parasitic capacitance between the conductivity type first upper cladding layer and the current blocking layer is reduced. Therefore, the response speed of the output light with respect to the injection current is increased, and the output light can be modulated at high speed.

【図面の簡単な説明】[Brief description of drawings]

【図1】 図1は本発明の実施の一形態の半導体レーザ
の概略製造工程図である。
FIG. 1 is a schematic manufacturing process diagram of a semiconductor laser according to an embodiment of the present invention.

【図2】 図2は上記半導体レーザの概略製造工程図で
ある。
FIG. 2 is a schematic manufacturing process diagram of the semiconductor laser.

【図3】 図3は上記半導体レーザの概略製造工程図で
ある。
FIG. 3 is a schematic manufacturing process diagram of the semiconductor laser.

【図4】 図4は上記半導体レーザの概略製造工程図で
ある。
FIG. 4 is a schematic manufacturing process diagram of the semiconductor laser.

【図5】 図5は上記半導体レーザの寄生容量と面積と
の関係のグラフを示す図である。
FIG. 5 is a graph showing the relationship between the parasitic capacitance and the area of the semiconductor laser.

【図6】 図6は従来の半導体レーザの概略製造工程図
である。
FIG. 6 is a schematic manufacturing process diagram of a conventional semiconductor laser.

【図7】 図7は上記従来の半導体レーザの概略製造工
程図である。
FIG. 7 is a schematic manufacturing process diagram of the conventional semiconductor laser.

【図8】 図8は上記従来の半導体レーザの概略製造工
程図である。
FIG. 8 is a schematic manufacturing process diagram of the conventional semiconductor laser.

【図9】 図9は上記従来の半導体レーザの概略製造工
程図である。
FIG. 9 is a schematic manufacturing process diagram of the conventional semiconductor laser.

【符号の説明】[Explanation of symbols]

11 n型GaAs基板 12 n型AlGaInPクラッド層 14 p型AlGaInP第1上クラッド層 16 p型AlGaInP第2上クラッド層 41 多重量子井戸活性層 100 p型AlInP容量低減層 101 n型AlInP容量低減層 102 n型AlInP電流ブロック層 110 p型GaAs容量低減層 111 n型GaAs容量低減層 11 n-type GaAs substrate 12 n-type AlGaInP clad layer 14 p-type AlGaInP first upper cladding layer 16 p-type AlGaInP second upper cladding layer 41 Multiple quantum well active layer 100 p-type AlInP capacitance reduction layer 101 n-type AlInP capacitance reduction layer 102 n-type AlInP current blocking layer 110 p-type GaAs capacitance reduction layer 111 n-type GaAs capacitance reduction layer

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型基板上に、第1導電型下クラ
ッド層、活性層、第2導電型第1上クラッド層及びリッ
ジストライプ形状の第2導電型第2上クラッド層が順次
積層され、この第2導電型第2上クラッド層の両側に電
流ブロック層が設けられた半導体レーザにおいて、 上記第2導電型第1上クラッド層と上記電流ブロック層
との間に設けられ、上記第2導電型第1上クラッド層よ
り不純物濃度が低い第2導電型容量低減層と、 上記第2導電型容量低減層と上記電流ブロック層との間
に設けられ、上記電流ブロック層より不純物濃度が低い
第1導電型容量低減層とを備えたことを特徴とする半導
体レーザ。
1. A first conductivity type lower clad layer, an active layer, a second conductivity type first upper clad layer, and a ridge stripe-shaped second conductivity type second upper clad layer are sequentially laminated on a first conductivity type substrate. In the semiconductor laser in which the current blocking layers are provided on both sides of the second conductivity type second upper cladding layer, the second laser diode is provided between the second conductivity type first upper cladding layer and the current blocking layer. The second conductivity type capacitance reducing layer having an impurity concentration lower than that of the second conductivity type first upper cladding layer, and the impurity concentration higher than that of the current blocking layer are provided between the second conductivity type capacitance reducing layer and the current blocking layer. A semiconductor laser having a low first conductivity type capacitance reducing layer.
【請求項2】 請求項1に記載の半導体レーザにおい
て、 上記第2導電型容量低減層の抵抗率は上記第2導電型第
2上クラッド層の抵抗率より高いことを特徴とする半導
体レーザ。
2. The semiconductor laser according to claim 1, wherein the resistivity of the second conductivity type capacitance reducing layer is higher than the resistivity of the second conductivity type second upper clad layer.
【請求項3】 請求項1に記載の半導体レーザにおい
て、 上記第2導電型容量低減層と上記第2導電型第2上クラ
ッド層とは材料が異なり、 上記第2導電型容量低減層の価電子帯の頂上と上記第2
導電型第2上クラッド層の価電子帯の頂上とのエネルギ
ー差が約26meVより大きいことを特徴とする半導体
レーザ。
3. The semiconductor laser according to claim 1, wherein the second conductivity type capacitance reducing layer and the second conductivity type second upper cladding layer are made of different materials, and the value of the second conductivity type capacitance reducing layer is different. The top of the electronic band and the second above
A semiconductor laser, wherein the energy difference between the conductivity type second upper cladding layer and the top of the valence band is larger than about 26 meV.
【請求項4】 請求項1乃至3のいずれか1つに記載の
半導体レーザにおいて、 上記第2導電型第1上クラッド層は(AlxGa1-x)In
P(0<x<1)からなり、 上記第2導電型容量低減層は、AlInP、GaAs及
びAlGaAsのいずれかからなることを特徴とする半
導体レーザ。
4. The semiconductor laser according to claim 1, wherein the second conductivity type first upper cladding layer is (Al x Ga 1 -x ) In.
P (0 <x <1), and the second conductivity type capacitance reducing layer is made of any one of AlInP, GaAs and AlGaAs.
【請求項5】 請求項1乃至4のいずれか1つに記載の
半導体レーザにおいて、 上記第2導電型第1上クラッド層の不純物濃度が0.8
×1018cm-3〜1.5×1018cm-3であることを特
徴とする半導体レーザ。
5. The semiconductor laser according to claim 1, wherein the impurity concentration of the second conductivity type first upper cladding layer is 0.8.
A semiconductor laser having a size of × 10 18 cm -3 to 1.5 × 10 18 cm -3 .
【請求項6】 請求項1乃至5のいずれか1つに記載の
半導体レーザにおいて、 上記第2導電型第1上クラッド層の不純物がBeである
ことを特徴とする半導体レーザ。
6. The semiconductor laser according to claim 1, wherein the impurity of the second conductivity type first upper cladding layer is Be.
【請求項7】 請求項1乃至6のいずれか1つに記載の
半導体レーザにおいて、 上記層の結晶成長が分子線エピキャシタル法で行われた
ことを特徴とする半導体レーザ。
7. The semiconductor laser according to claim 1, wherein crystal growth of the layer is performed by a molecular beam epi-capital method.
【請求項8】 請求項1乃至7のいずれか1つに記載の
半導体レーザにおいて、 上記電流ブロック層の導電型が第1導電型であり、 上記第2導電型第1上クラッド層と上記電流ブロック層
との対向面積をSとし、寄生容量をCとした時、C/S
が250pF/mm2以下であることを特徴とする半導
体レーザ。
8. The semiconductor laser according to claim 1, wherein the conductivity type of the current blocking layer is a first conductivity type, the second conductivity type first upper clad layer and the current. When the area facing the block layer is S and the parasitic capacitance is C, C / S
Is 250 pF / mm 2 or less, a semiconductor laser.
JP2001389181A 2001-12-21 2001-12-21 Semiconductor laser Pending JP2003188474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001389181A JP2003188474A (en) 2001-12-21 2001-12-21 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001389181A JP2003188474A (en) 2001-12-21 2001-12-21 Semiconductor laser

Publications (1)

Publication Number Publication Date
JP2003188474A true JP2003188474A (en) 2003-07-04

Family

ID=27597477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001389181A Pending JP2003188474A (en) 2001-12-21 2001-12-21 Semiconductor laser

Country Status (1)

Country Link
JP (1) JP2003188474A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139298B2 (en) 2003-11-25 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method of manufacturing the same
JP2007103783A (en) * 2005-10-06 2007-04-19 Sharp Corp Semiconductor laser

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139298B2 (en) 2003-11-25 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method of manufacturing the same
JP2007103783A (en) * 2005-10-06 2007-04-19 Sharp Corp Semiconductor laser

Similar Documents

Publication Publication Date Title
US20070091955A1 (en) Semiconductor laser device and optical pickup apparatus using the same
JP2007158195A (en) Semiconductor laser element and manufacturing method therefor
JPH11135879A (en) Ridge-waveguide semiconductor laser
JP4472278B2 (en) Semiconductor laser element
KR100486470B1 (en) Semiconductor laser element
JP2003229635A (en) Semiconductor optical integrated element
JP3718952B2 (en) Semiconductor laser
JP4170679B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2005286192A (en) Optically integrated device
JP3521793B2 (en) Manufacturing method of semiconductor laser
JP2003309329A (en) Method for manufacturing semiconductor laser element
JP2003188474A (en) Semiconductor laser
JP3763708B2 (en) Manufacturing method of semiconductor laser
JP2004172199A (en) Semiconductor laser device and its manufacturing method
US20050058170A1 (en) Semiconductor laser element and semiconductor laser element manufacturing method
JP2010056331A (en) Semiconductor laser device and method for manufacturing the same
JPH09214058A (en) Semiconductor laser device
JP3795332B2 (en) Semiconductor laser device and manufacturing method thereof
JP2855887B2 (en) Semiconductor laser and method of manufacturing the same
JP2004134786A (en) Semiconductor laser device and manufacturing method therefor
JP3410959B2 (en) Semiconductor laser device and method of manufacturing the same
JP4125937B2 (en) Semiconductor laser device and manufacturing method thereof
JP2010016118A (en) Semiconductor laser device and fabrication process therefor
JP3422365B2 (en) Ridge stripe type semiconductor laser device
JPH1140897A (en) Semiconductor laser element and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Effective date: 20070402

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Effective date: 20070827

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20080108

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20080305

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310