JP2003188165A - 集積回路装置を平坦化及びパッシベーションするためのフルオロポリマーのコーティングの使用 - Google Patents

集積回路装置を平坦化及びパッシベーションするためのフルオロポリマーのコーティングの使用

Info

Publication number
JP2003188165A
JP2003188165A JP2002348280A JP2002348280A JP2003188165A JP 2003188165 A JP2003188165 A JP 2003188165A JP 2002348280 A JP2002348280 A JP 2002348280A JP 2002348280 A JP2002348280 A JP 2002348280A JP 2003188165 A JP2003188165 A JP 2003188165A
Authority
JP
Japan
Prior art keywords
fluorocarbon polymer
polymer
physical interface
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002348280A
Other languages
English (en)
Inventor
Harry M Siegel
エム. シーゲル ハリー
Fred P Lane
ピー. レーン フレッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRONICS Inc
STMicroelectronics lnc USA
Original Assignee
ST MICROELECTRONICS Inc
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRONICS Inc, STMicroelectronics lnc USA filed Critical ST MICROELECTRONICS Inc
Publication of JP2003188165A publication Critical patent/JP2003188165A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3127Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 集積回路等の半導体装置の環境に露出された
物理的インターフェースの耐久性を向上させる。 【解決手段】 本発明によれば、環境に露出された物理
的インターフェースを具備するタッチ感受性半導体チッ
プが提供され、該物理的インターフェースの表面はフル
オロカーボンポリマーでコーティングされている。該ポ
リマーは高度に引っ掻き耐久性があり且つ電界に対する
減衰が低い低誘電率を有している。該ポリマーは従来の
パッシベーションの代わりに使用することが可能であ
り、それにより該物理的インターフェースにタッチする
物体と該ポリマーの下側に存在する容量性検知回路との
間に薄く低い誘電率の層を設けることを可能としてい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、大略、半導体装置
及び処理方法に関するものであって、更に詳細には、環
境に露出された表面を具備する半導体チップ上に有機ポ
リマー保護コーティングを使用することに関するもので
ある。
【0002】
【従来の技術】集積回路は、機械的損傷、化学的劣化、
電磁的及び静電的侵襲、及び多数のその他の障害原因に
対しての保護を必要とする多数の異なる環境において使
用される。従来の集積回路はウエハの上に製造され、そ
の各々は、主に、単結晶シリコン基板から構成されてい
る。製造処理が完了すると、ウエハは別個の正方形又は
矩形状のチップへスライスされ、各チップは完全な集積
回路を有しており、それは、次いで、最終的な装置を形
成するために封止される。
【0003】集積回路が製造され且つパッケージングさ
れる態様は、多くの場合に、チップがどの程度良好に環
境効果から保護されるかを決定する。集積回路の外側パ
ッケージは、機械的保護を与えることを意図されてお
り、且つある程度湿気に対する保護を与えることが意図
されている。集積回路チップ自身は、半導体チップのア
クティブ回路内へのイオン拡散(特に、ナトリウムイオ
ン)を包含する多数の環境攻撃からの緻密な保護を与え
るために種々のパッシベーション層と共に製造される。
半導体チップのパッシベーションに対する業界標準は、
チップの表面上に無機窒化シリコン物質を付着形成させ
ることである。このパッシベーション物質は優れたバリ
アを提供し且つ湿気、ナトリウム及びその他の同様のイ
オンの悪影響からアクティブな回路を保護する。
【0004】集積回路は、従来、プラスチック、セラミ
ック又はチップに対して機械的及び湿気に対する保護を
与えるためにその他のタイプの封止物質でパッケージン
グされている。パッケージングされたチップのピン即ち
接触パッドは、チップの回路への電気的アクセスを与え
るためにアクセス可能である。このことは一般的なパッ
ケージング技術である。何故ならば、チップに対して必
要とされる唯一のアクセスは電気信号によるものだから
である。
【0005】チップへの機械的即ち物理的入力が必要と
される新しい世代の集積回路チップが開発されている。
このような1つのタイプの集積回路は、生物測定分野に
おいて使用されるものであり、その場合に、例えばチッ
プに対するフィンガータッチ即ち指による接触等の物理
的入力が使用され、対応する信号がチップによって処理
されてタッチ即ち接触に関連した出力を発生することが
可能である。集積回路チップの1つのファミリィにおい
ては、チップの表面即ち物理的インターフェースは従来
の態様で容器に入れられたり封止されたりすることはな
く、チップの回路によって指紋画像が電気的に発生され
るように指先によるタッチのためにアクセス可能であ
る。指紋の山及び谷を検知するためにチップの露出され
た表面近くに検知用コンデンサからなるアレイが形成さ
れる。このようなタイプの集積回路は本願出願人に譲渡
されており発明者Tartagni et al.の米
国特許第6,114,862号において開示されてい
る。集積回路がタッチ即ち触れられた場合に人の指紋を
再生するための集積回路においてその他の検知技術を使
用することが可能である。
【0006】集積回路チップと環境との間に物理的イン
ターフェースが必要とされる場合には、従来の封止を使
用することはオプションではないことがしばしばである
ので特別の予防策をとらねばならない。該物理的インタ
ーフェースは、それが指紋等の物体のテクスチャ、チッ
プインターフェースと物理的に接触する物品の温度、光
学的入力等に拘わらずに、環境とチップとの間の相互作
用と干渉するものであってはならない。集積回路チップ
が環境に露出されている物理的インターフェースを具備
している場合には、このようなインターフェースが充分
に堅牢なものであって下側に存在する回路を充分に保護
するものであるかどうかが常に懸念事項である。従来、
生物測定指紋センサーに対する物理的インターフェース
は窒化シリコンパッシベーション層を被覆する非常に薄
い炭化珪素層を使用するものである。炭化珪素はその耐
久性があることは周知であり、それは非常に硬質の物質
である。コンデンサ型指紋センサーと共に使用される場
合に、パッシベーション層及び物理的保護層の厚さは、
指紋の山(肉体)及び谷(空隙)との間に存在する物理
的特性における差異に対する検知回路の感度に悪影響を
与えないように非常に薄いものとすべきである。物理的
インターフェース用に薄い炭化珪素層を使用する場合に
は、非常に耐久性があり且つ高度に耐摩耗性があるもの
であるが集中負荷を受けた場合に亀裂を発生したり破断
する場合があることが判明している。炭化珪素物質は非
常に硬質な物理的インターフェースを提供するものであ
るが、このような物質の脆性特性は、特に、鋭い又は尖
った物体によって発生される衝撃力を受ける場合には不
利なものである。
【0007】図1は環境に対しての物理的インターフェ
ースを有するタイプの従来の半導体チップの物質層を例
示している。このタイプの集積回路においては、ネット
ワークを形成するメタル層10が中間層の上に付着形成
され、且つパターン形成されて指紋の山及び谷を検知す
るためのフリンジングコンデンサ(fringingc
apacitor)からなるマトリクスを形成してい
る。このようなタイプの集積回路の動作原理は上掲した
米国特許第6,114,862号においてより詳細に記
載されている。その基本的な構成はこのようなピクセル
からなるアレイの各センサーセル即ちピクセルにおいて
2個の並置したコンデンサプレートを有している。ユー
ザの指の皮膚表面が検知表面即ち物理的インターフェー
スに押付けられた場合に、各ピクセルにおける並置され
たプレートと共通のコンデンサプレートを形成し且つ該
プレート間のフリンジング容量を実効的に変化させる。
フリンジング容量における変化が検知されて特定のピク
セル位置においての指紋の山又は谷の存在を決定する。
従って、マトリクスの形態に配列されている複数個のピ
クセルが指紋の完全な画像を与える。
【0008】フリンジングコンデンサ接触感受性チップ
の構成において、誘電体層12がシリコンウエハ即ち基
板14の上に付着形成されている。相互接続メタル16
が誘電体層12の上側に付着形成され且つパターン形成
されて基板14内のシリコン物質内に形成されている回
路間の相互接続を与える。この点において、パターン形
成したメタル16の上側に物質18を付着形成し且つ物
質18を平坦化させることによって装置構造を平坦化さ
せる。装置の平坦化させた表面上に1つ又はそれ以上の
中間層20及び22を形成することが可能である。フリ
ンジングコンデンサのプレートを形成するメタルネット
ワーク10が中間層20及び22の上に形成され、且つ
再度、例えば従来のFOXスピンオンガラス、又はその
他の適宜の物質等の物質24を使用して平坦化させる。
【0009】チップのタッチ(接触)感受性部分の表面
上に機械的及び化学的保護コーティングを与えるため
に、例えば窒化シリコン26及び/又は炭化珪素28等
の硬質且つ化学的に耐久性のある物質からなる1つ又は
それ以上のパッシベーション層を形成することが慣用さ
れている。多くの場合において、炭化珪素パッシベーシ
ョン層が使用される場合であっても、その優れたパッシ
ベーション特性のために業界において広く受け入れられ
ているので下側の存在する窒化シリコン層も使用され
る。換言すると、新たなチップのパッシベーションが少
なくとも幾等かの窒化シリコンを構成する場合には、従
来の半導体処理基準に従ってチップはより容易に受け入
れられる。半導体業界の基準は、窒化シリコンはイオン
拡散及び湿気摂取に対する優れたバリアを提供するもの
であることを認識している。これらのパッシベーション
物質は標準的な半導体チップに対して適したものである
が、このような物質は上述したような多くの欠点を有し
ている。
【0010】環境表面を必要とする半導体チップに対す
るパッシベーション物質の選択は誘電率に関する限り重
要である。このことは、特に、タッチ即ち接触感受性チ
ップが関係する場合にそうである。このタイプのチップ
においては、容量性電界における擾乱が検知されてチッ
プの物理的インターフェースにタッチ即ち接触する物体
の輪郭を決定する。チップと接触する物体と下側に存在
するフリンジングコンデンサネットワークとの間の電界
はそれらの間の物質層の誘電率の関数である。その結
果、このような層が比較的低い誘電率を有している場合
には、パッシベーション層がタッチ感受性チップに対し
て適したものであることが判明している。窒化シリコン
等の無機シリコンを基礎としたパッシベーション物質は
約8乃至9の範囲内の比較的高い誘電率を有しているこ
とは公知である。炭化珪素は約9.7の誘電率を有して
いる。例えばポリイミド物質からなる有機ファミリィ等
のその他の誘電体物質は約3乃至8の範囲内の比較的高
い誘電率を有している。
【0011】タッチ感受性チップに対する物理的インタ
ーフェースの構成における重要な考慮事項は「ゴース
ト」である。物理的インターフェース用に選択された物
質の特性はゴーストを悪化させる場合があり、その場合
に、指をはずした後に前の指紋の油及び/又は水分が残
存する。これらの残留物は、指が存在しない場合であっ
ても、チップに対する潜像を生成する場合がある。この
ことはセキュリテー装置の場合に問題を発生し且つ現在
の指紋画像の正しい認識と干渉する場合がある。
【0012】タッチ感受性チップに対するパッシベーシ
ョン層として使用するための物質のタイプを選択する場
合に、パッシベーション層の厚さも考慮事項である。厚
い層は化学的侵入及び機械的衝撃に対してより良いバリ
アを与えるものであるが、物体とフリンジング容量ネッ
トワークとの間の容量的作用の感度は、パッシベーショ
ン層がより厚くなると、減少される。従って、タッチ感
受性フリンジング容量チップの最適な性能のためには、
パッシベーション層は高度に堅牢であり且つ衝撃及び引
っ掻きに対して耐久性があり、化学的侵入にたいしてバ
リアを提供し、疎水性及び疎油性であり、比較的低い誘
電率を有しており、且つ薄い層としてチップ表面上に付
着形成させることが可能なものとすべきである。
【0013】有機フルオロポリマーが半導体チップに使
用するために最近開発されている。このポリマーはイ
ー.アイ.デュポンデゥヌモールアンドカンパニー(デ
ュポン)に対して発行されるSquireの米国特許第
4,977,297号及び第4,982,056号に開
示されている。この物質は約2.1の低い誘電率を有し
ており、多層回路基板における回路層間等の電気的及び
電子的適用例に使用するのに適したものとしている。該
Squire特許において、該ポリマーは、又、溶液コ
ーティング処理を使用して電子回路をコーティング及び
封止するのに有用なものとして示されている。
【0014】テフロン(登録商標)非晶質フルオロポリ
マー(テフロン(登録商標)AF)が半導体回路と共に
使用するのに入手可能である。このテフロン(登録商
標)AFは1.89乃至1.93の誘電率を有してお
り、従って、パッシベーション層として使用するため及
びハイブリッド即ちサンドイッチ集積回路パッケージン
グの封止用の良好な候補者としている。該テフロン(登
録商標)AF物質はミクロンレベルで薄いコーティング
に適用することが可能である。テフロン(登録商標)は
フッ素化エチレンプロピレンに対するデュポンの登録商
標であり、多様な低摩擦高耐久性製品に関連して使用さ
れる。
【0015】前述したことから理解されるように、堅牢
であり、耐久性があり且つ点接触負荷等がかけられた場
合に破断する可能性の低い集積回路の物理的インターフ
ェースに対する必要性が存在している。従来の窒化シリ
コン及び炭化珪素層を置換させることが可能であり、そ
れにより検知回路の感度を増加させることが可能な集積
回路上の単一の薄い物理層に対する必要性が存在してい
る。堅牢であるが幾分柔軟性があり、それにより物理的
インターフェースが亀裂発生又は破断する傾向を減少さ
せる有機パッシベーション層に対する別の必要性が存在
している。集積回路チップの物理的インターフェースが
レイテンシー効果を減少させ且つ湿気、油等に対する過
敏性を減少させる物理的インターフェースに対する必要
性が存在している。
【0016】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、改良した半導体装置及びその製造方法を提
供することを目的とする。本発明の別の目的とするとこ
ろは、環境に露出された表面を具備する半導体チップ上
に有機ポリマー保護コーティングを設けた半導体装置及
びその製造方法を提供することである。
【0017】
【課題を解決するための手段】本発明の1つの側面によ
れば、環境に対する物理的インターフェースを具備する
タイプの集積回路をパッシベーションする方法を提供し
ている。本発明の原理によれば、本方法は、物理的イン
ターフェースの外側の層としてフルオロカーボンポリマ
ーを付着形成するステップを有している。このタイプの
物理的インターフェースは、強靭で、柔軟性があり、摩
擦、引っ掻き及びその他の形態の機械的損傷に対して耐
久性があるように低摩擦係数を示す薄い層として集積化
チップへ適用することが可能である。フルオロカーボン
ポリマーの低誘電率特性は、それをフリンジング容量型
生物測定センサーにおいて使用するのに適したものとし
ている。
【0018】フルオロカーボンポリマーがタッチ即ち接
触感受性チップに対する物理的インターフェースとして
使用される場合には、残留画像の待ち時間(指が外され
てから)が実質的に減少される。
【0019】本発明の別の形態においては、フルオロカ
ーボンポリマーを、従来の窒化シリコン及び炭化珪素パ
ッシベーション層の代わりにパッシベーション層として
集積回路の外側表面上に付着形成させることが可能であ
る。フルオロカーボンポリマーは封止体のウインドウ区
域において半導体装置のアクティブな回路の上にスプレ
イ技術によって適用し、環境に対する物理的インターフ
ェースを提供することが可能である。
【0020】本発明の別の側面においては、集積回路の
従来の平坦化及び上側に存在するパッシベーション層
を、フルオロカーボンポリマーの有機層で置換させるこ
とが可能であり、それを平坦化させることが可能であ
り、且つそれは、又、チップに対するパッシベーション
層として機能する。更に、ナトリウムイオン等の有害イ
オンを不動化させるためにフルオロカーボンポリマー物
質内にゲッタリング物質を注入させることが可能であ
る。
【0021】本発明の更に別の側面においては、タッチ
(接触)感受性集積回路のフリンジングコンデンサによ
って発生される静電界において変化を発生させるために
フルオロカーボンポリマーの表面内にパーティクル即ち
粒子を注入させることが可能である。パーティクル即ち
粒子のタイプ、濃度、及びその位置に基づいて、このよ
うなパーティクルは電界の形状及び強度を所望の態様で
影響を与えることが可能である。
【0022】
【発明の実施の形態】本発明の好適実施例及びその他の
実施例について以下に説明する。然しながら、理解すべ
きことであるが、本発明の原理及び概念は多くのその他
の適用例において使用することが可能であり且つフィン
ガータッチ即ち指による接触等の物理的励起が入力され
るタッチ感受性装置に制限されるものではない。本発明
の特徴をタッチ感受性集積回路に関連して説明するが、
このような特徴はチップへの物理的入力が物理的インタ
ーフェースに対して摺動又は拭き取りタッチを包含する
チップを含む多くのその他の集積回路において使用する
ことが可能である。後者のタイプのタッチ感受性チップ
においては、下側に存在する回路が物理的インターフェ
ースを横断して移動される物体の画像をラスタライズす
るためにスキャニング技術を使用する。以下の説明にお
いては、添付の図面は縮尺通りに装置を示すものではな
く、特に種々の物質の層の厚さについてそうである。
【0023】図2を参照すると、物理的インターフェー
ス30が環境に対して露出されており、従って物理的な
刺激がチップへ入力することが可能な本発明の実施例が
示されている。上述したように、この状態に遭遇する場
合には、物理的インターフェース30は化学物質に対し
て耐久性を有するものでなければならず且つ物理的イン
ターフェース30の表面を引っ掻いたり衝撃を与えたり
する物体によって損傷されることがないように耐久性の
あるものではければならない。物理的インターフェース
30を与える基板14上に集積回路を形成する場合に、
装置のその他の部分はプラスチック、セラミック又はそ
の他の適宜の封止物質で封止することが可能である。
【0024】物理的インターフェースを形成することが
可能な理想的な物質はフルオロカーボンポリマー32で
あることが判明した。本発明に関連して使用するのに適
しているものと思われ且つ以下に説明するように1つの
ポリマー32は両方共Squireの米国特許第4,9
77,297号及び第4,982,056号において詳
細に説明されているように、非公式的にテフロン(登録
商標)AF非晶質フルオロポリマーとして識別される。
これらの特許の開示内容を引用によって本明細書に取込
む。このタイプのポリマーは半導体製造プロセスにおい
て使用するのに適しており、特にスピンオン物質として
適しており、機械的に耐久性があり且つ多くの化学物質
に対して耐久性がある。
【0025】図2のタッチ感受性集積回路は物理的イン
ターフェース30を有しており、フルオロカーボンポリ
マー32がそれに対する保護カバーとして薄い膜を与え
ている。ポリマー膜32はフリンジングコンデンサを形
成する下側に存在するメタルパターン10に対する環境
保護を与えている。各フリンジングコンデンサは、物理
的インターフェースにタッチ即ち接触する物体の誘電特
性によって影響される電界を発生するピクセルを画定し
ている。人間の肉体の誘電率は約30乃至80の範囲内
にあり、且つ空気の誘電率は1である。センサーチップ
の回路が肉体である指紋の山と空気である指紋のギャッ
プの誘電率における差異を区別する。電界における変化
を検知するコンデンサメタルパターン10へ接続してい
る検知回路は、Tartagni et al.の米国
特許第6,114,862号に開示されているタイプの
ものとすることが可能である。多くのフリンジングコン
デンサ及び対応するメタルパターンが、図3に示したよ
うに、半導体チップの表面近くに形成されることが理解
される。
【0026】実際に、図4に示したタッチ感受性集積回
路においては、物理的インターフェース30の面積は約
12.8mm×18.0mm(0.504インチ×0.
708インチ)である場合がある。この構成の場合に
は、物理的インターフェース30は指先によってタッチ
即ち接触することを受付けるのに充分に大きいものであ
る。指紋の山及び谷はフリンジングコンデンサのマトリ
クスによって検知されて、従って指紋はデジタル形態で
画像として特性づけることが可能であり、且つ処理シス
テムによって基準プリントと容易に比較することが可能
である。その目的のために、薄膜ポリマー32は約2.
0以下の低い誘電率を有しており、従って低い減衰で指
紋を検知用コンデンサへ電気的に結合させることを可能
としている。ポリマー膜32は柔軟性があり、且つ炭化
珪素及び窒化シリコン等のように脆性なものではなく、
それによりシャープな即ち尖った物体がポリマー膜32
と接触するか又は衝突される場合に引っ掻き、亀裂又は
破断に対して耐性がある機械的に耐久性のある物質を提
供している。ポリマー膜32が柔軟性がある性質は、物
体のパーティクル即ち粒子によって発生されるもののよ
うな表面負荷がより大きな面積にわたって再分布される
ことを可能とし、それにより下側に存在する回路構造に
与える応力の強度を減少させる。
【0027】フルオロカーボンポリマー膜32は異なる
タイプのポリマーとすることが可能であり、且つ種々の
手段によって物理的インターフェース30の表面上に付
与することが可能である。例えば、フルオロカーボンポ
リマー32は、デュポンによって推薦されているマスク
物質及びエッチャントを使用して、スタンダードな半導
体処理スピンオン技術によって付与することが可能であ
る。デュポンから入手可能なテフロン(登録商標)AF
1601Sタイプのポリマーは、1ミクロン程度の薄い
膜を付着形成するためのスピンオン物質として適してい
る。スピンオンフルオロカーボンポリマーは、好適に
は、スタンダードのシリコンを基礎としたパッシベーシ
ョン層の代わりに使用する場合に使用される。この特定
のポリマーは約1.89乃至1.93の範囲内の低い誘
電率を有している。本適用例においては、該ポリマー
は、約1乃至25ミクロン、好適には1乃至8ミクロン
の間の範囲における厚さにスピンオン技術によって付着
形成させることが可能である。スピンオンポリマーの厚
さは、又、その層が保護コーティングとして使用される
か、又は平坦化層として使用されるかに依存する。約2
5ミクロンの厚さを超える場合には、信号の減衰が顕著
なものとなる。公知の如く、半導体ウエハ上に物質を付
着形成するためのスピンオン技術は製造プロセスの「フ
ロントエンド」において実施される。半導体処理施設の
フロントエンドは、通常、クリーンルーム雰囲気中に維
持され、それは温度、室内空気、ガス成分等の体積当た
りの粒子数によるクリーン度に関して高度に制御されて
いる。
【0028】スピンオン技術によるフルオロカーボンポ
リマーの付着形成が効率的でないか又は実際的でない場
合がある。あるフルオロカーボンポリマーはスプレイオ
ン膜として適していることが判明している。典型的にデ
ュポン954−100として知られるポリマーは、注意
深く制御したスプレイとして100ミクロンの程度の種
々の厚さに付着形成させることが可能である。このポリ
マーは、特に、それが優れた且つクリアな画像を提供す
る場合に適用可能である。その他のデュポンによって供
給されるテフロン(登録商標)Sシリーズポリマーも使
用することが可能である。タイプ958−203として
識別されるフルオロカーボンポリマーは高い利得を示す
が、バックグラウンドノイズを発生する場合がある。ス
プレイオンポリマーは物理的インターフェース30とし
てチップへ適用することが可能であり且つスプレイシー
ルド、マスキングテープ、精密スプレイ装置等のスタン
ダードなスプレイコーティング技術を使用することによ
ってチップのその他の区域へ適用させないことが可能で
ある。これらの技術を使用する場合には、フルオロポリ
マーに対するエッチャントは必要ではない。マスキング
が使用される場合には、開口を具備するマスキングテー
プをチップへ適用することが可能であり、従ってポリマ
ーをそのポリマーで被覆することが所望されるチップの
区域のみにスプレイさせることが可能である。チップが
キュアリング即ち硬化する準備がなされると、テープを
除去することが可能である。
【0029】スプレイオンポリマーは、チップレベルか
又はウエハレベルのいずれかで物理的インターフェース
30上に適用することが可能である。使用するポリマー
のタイプに依存して、約5乃至数百ミクロンの範囲内に
おける厚さで薄いスプレイオン膜を形成することが可能
であると予測される。約8乃至約25ミクロンの範囲内
の厚さが望ましいものと考えられる。本発明と共に使用
すべく適合されたスプレイオン装置は、加圧スプレイ装
置、ノズル及び浮遊粒子がスプレイオン処理を汚染する
ことを防止するための適宜の包囲体を包含することが可
能である。所望の膜厚さを達成するためのノズルの選択
はスプレイコーティング技術に精通した当業者に自明な
ものである。典型的に、スプレイオンステーションを介
してチップ又はウエハをキュアリングステーションへ移
動させるために従来のタイプのコンベアを使用すること
が可能である。スプレイオンポリマーは、湿潤膜を適宜
の時間期間にわたり乾燥空気温度に露呈させることによ
ってキュアリング即ち硬化される。湿潤膜をキュアリン
グするための時間/温度条件は、好適には、使用するポ
リマーの特定のタイプの製造業者によって特定されたも
のである。キュアリングされたポリマー膜がパターニン
グ即ちパターン形成を必要とする場合には、このような
物質は従来のエッチャントによってエッチングすること
が可能である。
【0030】スプレイオン技術の利点は、その技術を多
くのクリーンルームの場合に必要とされるものよりも厳
格性が著しく少ない雰囲気において実施することが可能
であるということである。液体フルオロカーボンポリマ
ーは従来の室環境においてチップの物理的インターフェ
ース30上へスプレイさせることが可能である。スプレ
イオンポリマーの別の利点は、それが自己平坦化性であ
り且つ滑らかな外側表面を達成するために付加的な処理
を必要とすることがないということである。存在するピ
ーク又は谷が物理的インターフェース30とタッチ即ち
接触する物体における特徴として解釈されることがない
ように物理的インターフェース30の滑らかな外部表面
が必要とされる。
【0031】フルオロカーボンポリマーの製造後のクリ
ーンルーム適用例は、又、チップ又はウエハ上に液滴の
分配、液体ポリマーのプール内へのチップの浸漬等を包
含する場合がある。適用方法に拘わらずに、フルオロカ
ーボンポリマー32がフリンジングコンデンサメタルネ
ットワーク上に直接的に付着形成される場合には、薄い
誘電体がチップにタッチする物体を該物体の輪郭を検知
するフリンジングコンデンサから分離する唯一の物質層
である。従って、ポリマー32の薄い誘電体層の場合で
低い誘電率の場合には、高度に敏感な電気的インターフ
ェースが実現されることが明らかである。タッチ感受性
チップ適用例における優れた電気的特性に加えて、フル
オロカーボンポリマーは亀裂及び引っ掻きに対する耐久
性があり且つ商業的及び軍事的使用において典型的に遭
遇する多くの化学物質に対して高度に耐久性を有してい
る。
【0032】当業者がチップを被覆する炭化珪素及び/
又は窒化シリコンのパッシベーション層を維持すること
を所望する場合には、このような層を物理的インターフ
ェース30の区域においてチップ上に従来の態様で適用
することが可能であり、次いでその上にフルオロカーボ
ンポリマー32を付着形成させることが可能である。該
ポリマーの利点は、従来のパッシベーション層の上に該
フィルムを付着形成することによって影響されることが
ないことである。然しながら、パッシベーション層とポ
リマー層32との組合わせが使用される場合には、これ
らの層の複合厚さが増加され、従って特にフリンジング
コンデンサ回路を使用する場合には、装置の感度を減少
させる。好適には、フルオロカーボンポリマー膜32が
それ自身優れたパッシベーション層を提供し、従って、
付加的なパッシベーション層なしで使用される場合に、
フリンジングコンデンサ構成と物理的インターフェース
30にタッチする物体との間の全体的な物質厚さを最小
とさせる。従って、最適な感度は、物体とフリンジング
コンデンサ構造との間の容量結合における減衰を減少さ
せることによって達成される。更に、従来のパッシベー
ション層を除去することによって、物質のコストが減少
され且つ労務コストも減少される。
【0033】本発明の別の特徴によれば、処理期間中に
ウエハの種々の表面を平坦化させるためにフルオロカー
ボンポリマーを使用することが可能である。デュポンA
F1106及びAF2400として識別されるポリマー
は、スタンダードの半導体処理方法に従って使用するこ
とが可能な平坦化物質として適しているものと考えられ
る。その他の有機フルオロカーボンポリマーも同様に平
坦化物質と使用するのに適している場合がある。図1に
示したように、FOX物質層24を使用する代わりに、
フリンジングコンデンサメタルが形成される層を平坦化
するために、その代わりにポリマーを使用することが可
能である。スタンダードのパッシベーション層のみなら
ずスタンダードのFOX平坦化物質を1つのフルオロカ
ーボンポリマー層で置換させることが可能である。
【0034】図5は上述したスタンダード物質層が有機
ポリマー40の単一の層で置換された場合の半導体ウエ
ハの一部の断面を示している。この場合には、ポリマー
層40が表面を平坦化させ且つそれを滑らかとさせ且つ
特徴のないものとさせるためにパターン形成したメタル
層10の上に付着形成されている。充分な厚さのポリマ
ー40が付着形成されており、従ってポリマーの上側部
分はメタル層10に対してパッシベーション層として機
能している。ポリマー層40の全体的な厚さは約7ミク
ロンの範囲内とすることが可能であるものと予測され
る。ポリマー層40の厚さはメタル層10の厚さの関数
である。典型的にフリンジングコンデンサとして機能す
るメタル層は約2ミクロンの厚さである。好適には、メ
タルパターン10の上に位置されているパリマー40の
厚さは約5ミクロンである。
【0035】上述したように、ポリマーの有機フルオロ
カーボンファミリィは半導体処理に適しているばかり
か、このようなポリマーは自己平坦化性である。このこ
とは、平坦化した上部表面を達成するためにその他の処
理が必要ではないことを意味している。フルオロカーボ
ンポリマーがウエハ表面上にスピンオンされるか又はス
プレイされるかに拘わらず、このような物質は初期的に
液体の形態であり、従って、滑らかな上部表面を設定す
る。滑らかな表面が該有機物質に設定された後に、該ポ
リマーは上述した態様でソフトベークされる。
【0036】図5に示した構造は、薄く、機械的に耐久
性があり、柔軟性があり且つ化学物質に耐久性のある効
率的で且つ低コストの物理的インターフェース30を発
生させる。ポリマー40の上部表面と下側に存在するコ
ンデンサメタルネットワーク10との間の小さな距離
は、物体とフリンジングコンデンサとの間の電界の結合
に対して低い減衰を与える。この電界の低い減衰及びフ
ルオロカーボンポリマーによって示される低い誘電率
は、高感度コンデンサセンサーに対する優れた特性の組
合わせとさせる。
【0037】次に、図6を参照すると、図5のウエハに
おいてポリマー物理的インターフェース40の表面内に
ゲッタリング物質42を配設した状態が示されている。
好適には、ゲッタリング物質42は有害なイオンを不動
化即ちピニングするのに適した電子又はその他のイオン
とすることが可能である。ナトリウムイオンをゲッタリ
ングするために燐を注入することが可能である。ゲッタ
リング用の電子又はイオンは従来のイオン注入装置によ
ってポリマー40の表面内に注入させることが可能であ
る。電子又はイオンがポリマー40の表面下側に配設さ
れる深さは、その電子又はイオンがポリマー40内にド
ライブされるエネルギの関数である。マイクとして使用
するためにポリマー内への電子注入はHsieh et
al.のカルフォルニア州アナハイムで1999年2
月にネプコンウエストで発表された「マイクロマシン薄
膜テフロン(登録商標)エレクトレットマイク(A M
icromachined Thin−film Te
flon Electret Microphon
e)」という題名の刊行物に開示されている。その刊行
物の開示内容を引用によって本明細書に取込む。
【0038】ゲッタリング物質42がポリマー40にお
ける所望の位置に選択的に注入されるべき場合には、物
理的なブロック又はフォトレジスト物質等の注入マスク
を使用することが可能である。このマスキング物質は従
来の手段によってウエハの表面上に付着形成させ且つパ
ターン形成してゲッタリング物質を注入すべき区域を開
口させることが可能である。ウエハのマスクされた区域
においては、ゲッタリング物質はそれを貫通して侵入す
ることはなく、従って、下側に存在するポリマー40内
に付着形成されることはない。
【0039】タッチ感受性チップの場合に使用されるフ
リンジングコンデンサタイプ等の電界の使用が関与する
タイプの集積回路においては、物質の選択、物質の形状
及び形態、及びその他のパラメータが重要な考慮事項で
ある。タッチ感受性チップの動作原理は、物体とフリン
ジングコンデンサネットワークを有するセンサー回路と
の間の電界の特性に直接的に関連している。上述したよ
うに、誘電体のタイプ、その厚さ、及びその他の物理的
特性がその電界の特性を決定する。指紋を検知すべく適
合されている種々のタイプのセンサーにおいて、指紋の
山と谷との間の誘電率の差異が電界において対応する変
化を発生し、従って下側に存在するフリンジングコンデ
ンサネットワークに影響を与える。電界の強度即ち強さ
はセンサーコンデンサによって検知され且つその後の処
理において使用するためにデジタル形態へ変換された指
紋パターンを再生するか、又はそれを1つ又はそれ以上
の基準(参照)プリントと比較する。
【0040】本発明の別の特徴によれば、物体とその下
側に存在する回路との間に存在する電界の特性を修正す
るか又はその他の態様で影響を与えるために選択的注入
を行うためにフルオロカーボンポリマーは適している。
図7は従来の窒化シリコン層26及び炭化珪素層28の
上にフルオロカーボン保護層50を付着形成させた本発
明の実施例を例示している。上述したように、この組合
わせのみで2つのシリコンを基礎とした層26及び28
を従来行われているよりもより薄くさせることを可能と
している。ポリマー層50内に注入させるか又はその他
の方法で付着させたパーティクル(粒子)52の蓄積体
が電子、イオン、又は電界に影響を与えることが可能な
その他の物質を包含している。好適実施例においては、
パーティクル即ち粒子52は所望の態様で電界に影響を
与える濃度を達成するのに適したエネルギ及びドーズで
注入され、種々の極性及び濃度のパーティクル即ち粒子
が異なる態様で電界に影響を与えるものである。
【0041】図7は、又、パーティクル即ち粒子52の
濃度が1つの位置から別の位置に変化するようにパーテ
ィクル即ち粒子52がポリマー50内に選択的に付着形
成されている。ここで、パーティクル(粒子)52の濃
度はポリマー50内のその他の領域におけるよりもメタ
ル経路54の上側に存在する位置において一層高くなっ
ている。それが電子、イオン又はその他の物質であるか
否かに拘わらず、パーティクル即ち粒子の選択的付着は
例えばフォトレジストタイプマスク等のマスクをウエハ
上に形成し且つそのマスクをパターン形成してメタル経
路54上方の区域を開口させることによって達成するこ
とが可能である。ウエハを注入処理すると、パーティク
ル即ち粒子が該開口を貫通して露出されたポリマー内へ
進入する。マスク物質で被覆されているポリマーのその
他の区域においては、該パーティクル即ち粒子は該マス
クを貫通して通過することはなく、従って、下側に存在
するポリマーは注入されることはない。注入技術以外の
付着処理及び異なるタイプの粒子に対して種々のその他
のマスク物質を使用することが可能である。幾つかの区
域は他の区域と比較して異なる深さで注入させ及び/又
は異なる濃度又はタイプの粒子で注入させることが可能
であるように種々のマスキングステップを順次実施する
ことが可能である。
【0042】ポリマー50内に埋め込まれた粒子を使用
することによって、電界に所望の態様で影響を与えるこ
とが可能である。電界をある区域においてはより敏感な
ものとさせ、且つその他の区域においてはより鈍感なも
のとさせることが可能である。電界が最小とされる回路
区域においては、上側に存在するポリマー区域をその位
置において電界を相殺する傾向のあるタイプの粒子で注
入させることが可能である。一方、電界を向上させる粒
子を埋込むことによってある区域における電界を強調さ
せるように電界に影響を与えることが可能である。電界
の影響に加えて、該粒子は、又、上述した如く有害なイ
オンをゲッタリングするべく機能することが可能であ
る。
【0043】図8は図5に示したものと非常に似た半導
体構造であるがこのような構造の特性を示す電界56を
有する構造を示している。電界56の形状は単に例示的
なものであり、実際の形状は著しく複雑なものであるこ
とを理解すべきである。いずれの場合においても、物体
とコンデンサセンサー回路との間に存在する電界56は
特定の形状のものであり且つ従ってセンサー回路に影響
を与える。ポリマー40が図9に示したようにパーティ
クル(粒子)58で注入されると、その形状が図8に示
したものとは異なるように電界60が影響を受ける。ポ
リマー40における異なる区域がその中に埋め込まれて
いるパーティクル即ち粒子を有している場合に、夫々の
電界の相互作用が個々の電界とは異なる実効電界を発生
する。当業者は、実験により、電界に所望の影響を与え
るのに必要なウエハの区域及びパーティクル(粒子)の
ドーズ及びタイプを決定することが可能である。
【0044】タッチ感受性チップのコントラストの点で
の画像品質は物理的インターフェースにタッチ即ち接触
する人の指の皮膚上の湿気量に比例する。湿気が高けれ
ば高い程、山及び谷の間の画像コントラストは一層高
い。湿った指紋の画像は乾いた指紋よりもコントラスト
が一層暗くなる。このことを図10a及び10bに示し
てあり、図10aにおける人の指は湿っており且つ図1
0bにおける人の指は乾いている。過剰な湿気及び/又
は油は指紋の画像形成と干渉する場合があり、このよう
な液体は指紋の山の間の谷の中に溜まる場合があり且つ
指紋の独特の特徴の間のコントラストを劣化させる場合
がある。人の指の上における過剰な湿気及び/又は油
は、又、物理的インターフェース上に残留物を残す場合
があり、それは画像形成処理期間中にゴーストを発生さ
せる場合がある。従って、皮膚の湿り気のレベルは画像
のコントラストレベルと相関する場合があることを理解
することが可能である。従って、皮膚の湿気量を測定す
ることが可能なアルゴリズムを開発することが可能であ
る。それは、又、手の平、鼻又は腕に関してより感度が
あるか否かを決定するために指先以外のその他の皮膚の
区域を見ることが可能である。従って、それは手の処置
に対しての湿気レベルを診断するのに有用な場合があ
る。充分に感度がある場合には、本システムは医学的診
断のための脱水レベル等を測定することが可能であり、
又その他の皮膚問題を診断することが可能である。
【0045】一般的に、指紋読取器及び、特に、タッチ
感受性チップは非常に湿った指を対応する画像へ変換す
る問題を有している。その場合の問題は、指からの湿気
が直接的に画像をオーバードライブし、潜在的なプリン
トを残すことを容易なものとさせるということである。
「潜在的なプリント」は、物理的インターフェース30
から指を取り外した後の画像の残差である。潜在的な指
紋の感度はセンサーのインターフェース表面上に残存す
る物質及び表面状態の関数である。
【0046】多数のタッチ感受性チップは、人の指を取
り外した後に物理的インターフェースの表面上に残存す
る例えば石鹸及びハンドローション等の残留物に対して
過敏性を示す。一般的に、センサーは残留湿気及び油に
対して過剰に敏感になる場合がある。過敏性の極端な場
合においては、回路が使用可能な画像をキャプチャ即ち
捕獲することが不可能である。
【0047】実際問題として、フルオロカーボンポリマ
ー物理的インターフェースを使用することはこの過敏性
を示すものではないことが判明している。1つの例を図
11a及び11bにおいて見ることが可能である。図1
1aは従来技術に基づいて作成した物理的インターフェ
ース上の指紋の潜像を示している。この物理的表面に対
して指紋を適用する前に、センサー回路は単調な灰色の
画像を供給していた。該物理的インターフェースに対し
て指紋を適用し且つ取り外した後に、実効的に検知され
た残留指紋は図11aに示したものであった。
【0048】対照的に、物理的インターフェースがフル
オロカーボンポリマーで構成されている場合には、人の
指によってタッチされた後にセンサー回路によって検知
される「画像」のバックグラウンドはランダムな種類と
して特性付けられた。何等残留プリントは検知されなか
った。本発明のこの特徴は物理的インターフェースに対
して適用される物体の高解像度画像形成を容易化させ
る。
【0049】フルオロカーボンポリマー上での指紋の潜
像における実質的な減少はその疎水性及び疎油性特性に
関連しているものと考えられる。湿気、皮膚の油、ハン
ドローション等の分極された液体の存在は指紋の山の間
の谷を充填する場合があることが知られている。フルオ
ロカーボンポリマーの表面等の疎水性及び疎油性の表面
はこのような液体の指紋の谷からの分散を容易なものと
させ、それにより潜像による悪影響を減少させるか又は
取除く。フルオロカーボンポリマーの表面は毛細管作用
により指紋の山の間の湿気分を除去することに貢献す
る。従って、「湿った指」の問題は実質的に減少され
る。
【0050】上述した実施例のいずれにおいても、当業
者は静電放電電流及び電圧による損傷又は破壊に対して
タッチ感受性チップを保護するために種々の手段を使用
することが可能である。種々のメタルESDグリッド及
びパターンをセンサーコンデンサマトリクスの周辺部に
形成することが可能であり且つ接地へ接続することが可
能である。この構成の場合には、物体からESDグリッ
ドへの静電放電が容量性検知回路を介してではなく接地
へ流される。
【0051】堅牢な物理的インターフェースを提供する
ためにフルオロカーボンポリマーを集積回路と共に使用
することが可能な本発明の多数の実施例について説明し
た。該ポリマーは従来のパッシベーション層に加えて又
はその代わりに使用することが可能である。更に、該ポ
リマーは有害なイオンに対するゲッタリング物質を与え
るため又は電界に影響を与えるため、又はその両方のた
めに全区域にわたって又は選択した区域においてパーテ
ィクル即ち粒子を埋め込ませることが可能である。
【0052】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図1】 従来のパッシベーション層を示したタッチ感
受性半導体チップを示した概略断面図。
【図2】 チップの物理的インターフェースとして有機
ポリマーを使用した場合を示したタッチ感受性半導体ウ
エハの一部を示した概略断面図。
【図3】 図2に示したチップの一部を示した概略平面
図。
【図4】 物理的インターフェースを具備するタッチ感
受性集積回路の1実施例を示した概略平面図。
【図5】 スタンダードの平坦化及びパッシベーション
物質層を有機ポリマー層によって置換した場合の本発明
の別の実施例に基づいて構成したタッチ感受性チップを
示した概略断面図。
【図6】 ポリマー物理的インターフェースの表面内に
ゲッタリング物質を配設させた図5のウエハを示した概
略断面図。
【図7】 電界に影響を与えるためにパーティクル(粒
子)がポリマー層内に埋め込まれておりポリマー層が従
来のパッシベーション層を被覆している集積回路の一部
を示した概略断面図。
【図8】 電界の形状の1例を示した図5のものと同様
な概略断面図。
【図9】 ポリマー層内にパーティクル(粒子)が埋め
込まれており且つその結果得られる電界の形状を示した
図8の集積回路を示した概略図。
【図10】 (a)及び(b)はタッチ感受性チップの
物理的インターフェースに適用した湿った指及び乾いた
指の夫々の感度を示した各拡大写真図。
【図11】 (a)及び(b)は従来の物理的インター
フェースとフルオロカーボンポリマーを使用して構成し
た物理的インターフェースにおける指の潜像を夫々示し
た各拡大写真図。
【符号の説明】
10 メタル層 12 誘電体層 14 基板 16 相互接続メタル 20,22 中間層 26 窒化シリコン 28 炭化珪素 30 物理的インターフェース 32 フルオロカーボンポリマー(膜)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハリー エム. シーゲル アメリカ合衆国, テキサス 76053, ハースト, ウィールウッド ドライブ 825 (72)発明者 フレッド ピー. レーン アメリカ合衆国, テキサス 75077, ハイランド ビレッジ, パトリシア レ ーン 419 Fターム(参考) 5F058 AA04 AC10 AF04 AH03

Claims (25)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置の製造方法において、 半導体装置の半導体物質内に回路を形成し、 フルオロカーボンポリマーを使用して前記回路の少なく
    とも一部の上にパッシベーション層を形成し、 その上表面を平坦化させるために前記フルオロカーボン
    パッシベーション層を使用する、ことを特徴とする方
    法。
  2. 【請求項2】 請求項1において、更に、前記半導体装
    置上に液体の状態でフルオロカーボンポリマーを付着さ
    せその上表面を滑らか且つ平坦状とさせることを特徴と
    する方法。
  3. 【請求項3】 請求項2において、更に、前記フルオロ
    カーボンポリマーを所定時間の間加熱することにより前
    記フルオロカーボンポリマーをキュアリングさせること
    を特徴とする方法。
  4. 【請求項4】 請求項1において、更に、前記半導体装
    置上にパターニングしたメタルを形成し且つ前記パター
    ニングしたメタルの上に前記フルオロカーボンポリマー
    を付着させて平坦な上表面を与えることを特徴とする方
    法。
  5. 【請求項5】 請求項4において、前記フルオロカーボ
    ンポリマーの外部表面が使用期間中環境に露出され、且
    つ前記フルオロカーボンポリマーと前記パターニングし
    たメタルとの間にその他の物質層が存在しないことを特
    徴とする方法。
  6. 【請求項6】 請求項4において、前記フルオロカーボ
    ンポリマーの外部表面が使用期間中に環境に露出され、
    且つ前記フルオロカーボンポリマーを前記パターニング
    したメタルの上にスプレイさせることによって付与する
    ことを特徴とする方法。
  7. 【請求項7】 請求項1において、更に、前記半導体装
    置に物理的インターフェースを形成し、且つ前記物理的
    インターフェースの上に前記フルオロカーボンポリマー
    を付着させ、且つ前記半導体装置を前記物理的インター
    フェースを除いてその複数個の表面上を封止することを
    特徴とする方法。
  8. 【請求項8】 請求項1において、更に、前記フルオロ
    カーボンポリマー内にパーティクルを埋込むことを特徴
    とする方法。
  9. 【請求項9】 請求項8において、更に、注入技術を使
    用して前記フルオロカーボンポリマー内にパーティクル
    を埋込むことを特徴とする方法。
  10. 【請求項10】 請求項8において、更に、前記フルオ
    ロカーボンポリマーをゲッタリングし且つ下側に存在す
    る回路を有害なイオンから保護するべく機能するタイプ
    のパーティクルを埋込むことを特徴とする方法。
  11. 【請求項11】 請求項8において、更に、前記フルオ
    ロカーボンポリマーを介して通過する電界に影響を与え
    るべく機能するタイプのパーティクルを埋込むことを特
    徴とする方法。
  12. 【請求項12】 請求項1において、更に、前記半導体
    物質上にコンデンサプレートを形成し、且つ前記フルオ
    ロカーボンポリマーを約2.1未満の誘電率を有する誘
    電体として使用することを特徴とする方法。
  13. 【請求項13】 請求項1において、前記回路が電界が
    結合されるコンデンサプレートを包含していることを特
    徴とする方法。
  14. 【請求項14】 請求項13において、前記電界の減衰
    を減少させるために前記コンデンサプレートの上に約
    2.1未満の誘電率を具備するフルオロカーボンポリマ
    ーを形成することを特徴とする方法。
  15. 【請求項15】 請求項1の方法に基づいて製造された
    半導体装置。
  16. 【請求項16】 半導体装置の製造方法において、 容量性回路によって発生される信号を処理するためのセ
    ンサー回路のマトリクスを半導体物質内に形成し、 前記半導体物質上に各々が少なくとも1個の導電性プレ
    ートを具備しており且つ夫々の前記センサー回路へ結合
    されている前記容量性回路のマトリクスを形成し、 液体の状態でフルオロカーボンポリマーの層を付着形成
    させることにより前記容量性回路の上側に誘電体層を形
    成し所定時間にわたり固まることが許容される場合に前
    記フルオロカーボンポリマーの上表面が平坦状となる、
    ことを特徴とする方法。
  17. 【請求項17】 請求項16において、更に、約2.1
    未満の誘電率を有するフルオロカーボンポリマーを使用
    することを特徴とする方法。
  18. 【請求項18】 請求項16において、更に、前記半導
    体装置上に前記フルオロカーボンポリマーをスプレイさ
    せることによって前記誘電体層を形成することを特徴と
    する方法。
  19. 【請求項19】 請求項16において、更に、CVD技
    術によって付着させることにより前記誘電体層を形成す
    ることを特徴とする方法。
  20. 【請求項20】 請求項16において、更に、前記容量
    性回路と前記フルオロカーボンポリマーとの間にシリコ
    ンを基礎としたパッシベーション層を形成することを特
    徴とする方法。
  21. 【請求項21】 請求項16において、更に、約20ミ
    クロンの厚さで前記誘電体層を形成することを特徴とす
    る方法。
  22. 【請求項22】 請求項16において、更に、指紋の山
    及び谷に応答するように前記容量性回路を形成すること
    を特徴とする方法。
  23. 【請求項23】 請求項22において、更に、前記容量
    性回路に対してタッチ入力を許容するために前記半導体
    装置に物理的インターフェースを形成することを特徴と
    する方法。
  24. 【請求項24】 請求項23において、更に、前記誘電
    体層に環境に露出された表面を形成することを特徴とす
    る方法。
  25. 【請求項25】 請求項16の方法に従って製造された
    半導体装置。
JP2002348280A 2001-11-30 2002-11-29 集積回路装置を平坦化及びパッシベーションするためのフルオロポリマーのコーティングの使用 Pending JP2003188165A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/998,503 US20030104693A1 (en) 2001-11-30 2001-11-30 Use of fluoropolymer coating for planarizing and passivating integrated circuit devices
US09/998503 2001-11-30

Publications (1)

Publication Number Publication Date
JP2003188165A true JP2003188165A (ja) 2003-07-04

Family

ID=25545296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002348280A Pending JP2003188165A (ja) 2001-11-30 2002-11-29 集積回路装置を平坦化及びパッシベーションするためのフルオロポリマーのコーティングの使用

Country Status (3)

Country Link
US (2) US20030104693A1 (ja)
EP (1) EP1316994A2 (ja)
JP (1) JP2003188165A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164597A (ja) * 2007-12-31 2009-07-23 Hynix Semiconductor Inc 半導体素子の製造方法
US9252064B2 (en) 2014-02-24 2016-02-02 Dynacard Co., Ltd. Fingerprint module and manufacturing method for same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881606B2 (en) * 2003-03-18 2005-04-19 Micron Technology, Inc. Method for forming a protective layer for use in packaging a semiconductor die
US7150904B2 (en) * 2004-07-27 2006-12-19 Ut-Battelle, Llc Composite, ordered material having sharp surface features
US7405861B2 (en) * 2004-09-27 2008-07-29 Idc, Llc Method and device for protecting interferometric modulators from electrostatic discharge
DE102005020806A1 (de) * 2005-05-04 2006-11-23 Infineon Technologies Ag Strukturierter Halbleiter-Chip mit wenigstens einer Passivierungsschicht
US7795061B2 (en) * 2005-12-29 2010-09-14 Qualcomm Mems Technologies, Inc. Method of creating MEMS device cavities by a non-etching process
US7450295B2 (en) * 2006-03-02 2008-11-11 Qualcomm Mems Technologies, Inc. Methods for producing MEMS with protective coatings using multi-component sacrificial layers
US7706042B2 (en) * 2006-12-20 2010-04-27 Qualcomm Mems Technologies, Inc. MEMS device and interconnects for same
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US7864403B2 (en) 2009-03-27 2011-01-04 Qualcomm Mems Technologies, Inc. Post-release adjustment of interferometric modulator reflectivity
US20130194198A1 (en) * 2012-02-01 2013-08-01 David Brent GUARD Thin Dielectric Layer For Touch Sensor Stack
US9098152B2 (en) 2012-07-24 2015-08-04 Atmel Corporation Dielectric layer for touch sensor stack
US9116584B2 (en) 2012-07-24 2015-08-25 Atmel Corporation Dielectric layer for touch sensor stack
US9828284B2 (en) 2014-03-28 2017-11-28 Ut-Battelle, Llc Thermal history-based etching
IT201700082600A1 (it) * 2017-07-20 2019-01-20 Eltek Spa Dispositivo per la rilevazione del livello di un mezzo
IT201700082457A1 (it) * 2017-07-20 2019-01-20 Eltek Spa Dispositivo per la rilevazione del livello di un mezzo
IT201700082500A1 (it) 2017-07-20 2019-01-20 Eltek Spa Dispositivo per la rilevazione del livello di un mezzo

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639816A (en) * 1970-08-10 1972-02-01 Itt Vacuum capacitor with solid dielectric
US4358677A (en) * 1980-05-22 1982-11-09 Siemens Corporation Transducer for fingerprints and apparatus for analyzing fingerprints
US4977297A (en) * 1981-08-20 1990-12-11 E. I. Du Pont De Nemours And Company Amorphous copolymers of perfluoro-2,2-dimethyl-1,3-dioxole
FR2640156B1 (fr) * 1988-12-09 1991-01-25 Air Ind Systemes Sa Dispositif de lavage d'un gaz pollue
US5956415A (en) * 1996-01-26 1999-09-21 Harris Corporation Enhanced security fingerprint sensor package and related methods
US6114862A (en) * 1996-02-14 2000-09-05 Stmicroelectronics, Inc. Capacitive distance sensor
FR2749955B1 (fr) * 1996-06-14 1998-09-11 Thomson Csf Systeme de lecture d'empreintes digitales
FR2755526B1 (fr) * 1996-11-05 1999-01-22 Thomson Csf Systeme de lecture d'empreintes digitales avec resistances de chauffage integrees
US6017829A (en) * 1997-04-01 2000-01-25 Micron Technology, Inc. Implanted conductor and methods of making
US6121159A (en) * 1997-06-19 2000-09-19 Lsi Logic Corporation Polymeric dielectric layers having low dielectric constants and improved adhesion to metal lines
US6130472A (en) * 1998-07-24 2000-10-10 International Business Machines Corporation Moisture and ion barrier for protection of devices and interconnect structures
DE19936322C2 (de) * 1999-08-02 2001-08-09 Infineon Technologies Ag Halbleiterbauelement mit kratzfester Beschichtung
KR100661944B1 (ko) * 2000-05-22 2006-12-28 제이에스알 가부시끼가이샤 막 형성용 조성물, 막 형성용 조성물의 제조 방법, 막의형성 방법 및 실리카계 막

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164597A (ja) * 2007-12-31 2009-07-23 Hynix Semiconductor Inc 半導体素子の製造方法
US9252064B2 (en) 2014-02-24 2016-02-02 Dynacard Co., Ltd. Fingerprint module and manufacturing method for same

Also Published As

Publication number Publication date
US20030199147A1 (en) 2003-10-23
US20030104693A1 (en) 2003-06-05
EP1316994A2 (en) 2003-06-04

Similar Documents

Publication Publication Date Title
US6762470B2 (en) Fingerprint sensor having a portion of the fluorocarbon polymer physical interface layer amorphized
JP2003188165A (ja) 集積回路装置を平坦化及びパッシベーションするためのフルオロポリマーのコーティングの使用
US6478976B1 (en) Apparatus and method for contacting a conductive layer
US6707093B2 (en) Selective ionic implantation of fluoropolymer film to modify the sensitivity of underlying sensing capacitors
US6346739B1 (en) Static charge dissipation pads for sensors
US6686546B2 (en) Static charge dissipation for an active circuit surface
US6518083B2 (en) Surface shape recognition sensor and method of manufacturing the same
US6555888B2 (en) Electrostatic discharge protection for sensors
EP1017009B1 (en) Apparatus and method for contacting a sensor conductive layer
US6326227B1 (en) Topographical electrostatic protection grid for sensors
EP0789334A2 (en) Integrated circuit device having an opening exposing the integrated circuit die and related methods
KR20010012636A (ko) 이방성 유전 코팅을 포함하는 지문 센서 및 그 제조방법
KR20010012633A (ko) 필터링 및 파워 보존 특성을 가지는 지문 센서 및 그 제조방법
Sato et al. Novel surface structure and its fabrication process for MEMS fingerprint sensor
US6091132A (en) Passivation for integrated circuit sensors
JP3516944B2 (ja) 表面形状認識用センサおよびこの製造方法