JP2003179225A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2003179225A
JP2003179225A JP2001378245A JP2001378245A JP2003179225A JP 2003179225 A JP2003179225 A JP 2003179225A JP 2001378245 A JP2001378245 A JP 2001378245A JP 2001378245 A JP2001378245 A JP 2001378245A JP 2003179225 A JP2003179225 A JP 2003179225A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
nitride film
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001378245A
Other languages
Japanese (ja)
Other versions
JP3840965B2 (en
Inventor
Yoshiyuki Tanaka
嘉幸 田中
Shigeru Fujita
繁 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001378245A priority Critical patent/JP3840965B2/en
Publication of JP2003179225A publication Critical patent/JP2003179225A/en
Application granted granted Critical
Publication of JP3840965B2 publication Critical patent/JP3840965B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the punch through of boron to a silicon substrate that is generated in the activation RTA treatment of a transistor without increasing the number of processes. <P>SOLUTION: In the semiconductor device, at least one of an offset film 14 formed on a gate electrode 13, a sidewall film 15 formed at the sidewall section of the gate electrode 13, and an etching stopper film 18 used when forming a connection hole 22 for connecting a wiring layer that is not illustrated and a silicon substrate 11 is formed by a silicon nitride film. For the amount of combination hydrogen in the silicon nitride film, when the amount is determined by a peak area value obtained from an infrared absorption spectrum, the peak area ratio of Si-H combination to Si-N bonding is preferably 0.3% or less. In addition, for the nitride silicon film, the ratio of nitride to silicon is preferably 1:1 or more and 1:3 or less. Further, the nitride silicon film is preferably formed at a film-forming temperature of 200°C or more and 600°C or less. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、詳しくはゲート電極部のP + 型多
結晶シリコン膜からシリコン基板側へのホウ素の突き抜
けを起こさないようにする窒化シリコン膜を備えた半導
体装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and
For details of the manufacturing method, refer to P of the gate electrode portion. +Type
Penetration of boron from the crystalline silicon film to the silicon substrate side
Semiconductor with a silicon nitride film to prevent scratches
A body device and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、半導体装置の高集積化および微細
化の要求にともない、特にデュアルゲート型MISFE
T(金属−絶縁体−半導体FET)において、ゲート絶
縁膜の薄膜化が進行し、ゲート電極部のP+ 型多結晶シ
リコン膜中のホウ素がゲート絶縁膜を突き抜けてシリコ
ン基板中にまで拡散し、PMOSトランジスタの電流駆
動能力が低下するという課題が顕在化している。ホウ素
がシリコン基板にまで拡散する現象の詳細なメカニズム
はまだ解明されていないが、ホウ素の突き抜け抑制技術
の必要性が急速に高まっている。
2. Description of the Related Art In recent years, the demand for higher integration and miniaturization of semiconductor devices has led to a dual gate type MISFE.
In T (metal-insulator-semiconductor FET), thinning of the gate insulating film progresses, and boron in the P + -type polycrystalline silicon film of the gate electrode portion penetrates through the gate insulating film and diffuses into the silicon substrate. , The problem that the current drive capability of the PMOS transistor is lowered has become apparent. Although the detailed mechanism of the diffusion of boron into the silicon substrate has not yet been clarified, the need for a technique for suppressing boron penetration is rapidly increasing.

【0003】このホウ素突き抜けの課題を解決するため
に、例えば特開2000−216156号公報に開示さ
れているように、800℃以上の酸化窒素ガス雰囲気中
で酸化シリコン膜を窒化処理して形成した窒化酸化シリ
コン膜をゲート絶縁膜として用いる技術がある。この技
術では、高温の熱処理を行うので、しきい値電圧調整用
としてチャネル領域にドーピングした不純物を再分布さ
せてしまうという課題が残る。また窒化酸化シリコン膜
とシリコン基板との界面側の窒素濃度が高いので、NB
T(Negative Bias Temperature)特性等の信頼性が劣
化するという課題が生じる。このため、ホウ素の突き抜
けの抑制と信頼性とが両立できるゲート絶縁膜の形成技
術の開発が求められている。
In order to solve this problem of boron penetration, for example, as disclosed in Japanese Patent Laid-Open No. 2000-216156, a silicon oxide film is formed by nitriding a silicon oxide film in a nitrogen oxide gas atmosphere at 800 ° C. or higher. There is a technique of using a silicon nitride oxide film as a gate insulating film. In this technique, since high-temperature heat treatment is performed, there remains a problem that the impurities doped in the channel region for adjusting the threshold voltage are redistributed. Moreover, since the nitrogen concentration on the interface side between the silicon oxynitride film and the silicon substrate is high, NB
There arises a problem that reliability such as T (Negative Bias Temperature) characteristics deteriorates. Therefore, there is a demand for development of a technique for forming a gate insulating film capable of achieving both suppression of boron penetration and reliability.

【0004】一方、ホウ素の突き抜けは、窒化シリコン
膜の形成工程(例えば、ゲート電極のオフセット膜の形
成工程、サイドウォール膜の形成工程、基板に達する接
続孔を形成するエッチングの際に用いるエッチングスト
ッパの形成工程)に起因しているといわれている。窒化
シリコン膜の形成工程における熱ストレス(すなわち、
成膜温度)を低減させ、いわゆるas−deposit
ed時におけるホウ素の突き抜けの課題を解決しようと
する試みが種々実施されている。例えば、減圧CVD法
によってハロゲン系のシリコン原料ガスを用い、成膜温
度を低温化したり減圧CVD装置を枚葉化したりする事
例が報告されているが、いずれの場合も、1000℃の
RTA(Rapid Thermal Annealing)処理を行うと、ホ
ウ素の突き抜けが発生してしまい、窒化シリコン膜の形
成技術としてトランジスタの活性化RTA処理後におけ
るホウ素の突き抜けの課題を解決できる技術は確立され
ていない。
On the other hand, the penetration of boron is caused by an etching stopper used in the step of forming a silicon nitride film (eg, the step of forming a gate electrode offset film, the step of forming a sidewall film, and the step of forming a contact hole reaching a substrate). It is said that it is caused by the formation process). Thermal stress (that is,
Film forming temperature) is reduced, so-called as-deposit
Various attempts have been made to solve the problem of boron penetration during ed. For example, it has been reported that a low pressure CVD method uses a halogen-based silicon source gas to lower the film formation temperature or single-wafer the low pressure CVD apparatus. In either case, RTA (Rapid of 1000 ° C.) is used. When thermal annealing is performed, boron penetration occurs, and as a technique for forming a silicon nitride film, a technique capable of solving the problem of boron penetration after activation RTA treatment of a transistor has not been established.

【0005】[0005]

【発明が解決しようとする課題】トランジスタの活性化
RTA処理を行うとホウ素の突き抜けが起こることは、
公知の知見として、窒化シリコン膜中の水素に起因して
いるといわれている。しかしながら、窒化シリコン膜中
に含まれる水素量を厳密に定量化して、ホウ素の突き抜
けの解決手段とした事例は未だ開示も示唆もなされてい
ない。なお、特開2000−315791号公報には、
重水素を含む原料ガスを用いて窒化シリコン膜を形成す
る技術が開示されているが、この技術では製造コストが
高くなり、実用的ではない。また特開平10−2239
6号公報には窒化シリコン膜中にホウ素を添加した後、
熱処理を施して膜中の水素を除去する技術が開示されて
いるが、この方法では、工程数が増加するという課題を
有している。
When the activation RTA process of the transistor is performed, the penetration of boron occurs.
As a known finding, it is said that it is caused by hydrogen in the silicon nitride film. However, there is no disclosure or suggestion of a case in which the amount of hydrogen contained in the silicon nitride film is rigorously quantified and used as a solution to the penetration of boron. In addition, in Japanese Patent Laid-Open No. 2000-315791,
A technique for forming a silicon nitride film using a source gas containing deuterium has been disclosed, but this technique results in high manufacturing cost and is not practical. Also, JP-A-10-2239
No. 6, after adding boron into the silicon nitride film,
Although a technique of removing hydrogen in the film by performing heat treatment is disclosed, this method has a problem that the number of steps is increased.

【0006】[0006]

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置およびその製造方法で
ある。
SUMMARY OF THE INVENTION The present invention is a semiconductor device and a method of manufacturing the same which are made to solve the above problems.

【0007】本発明の半導体装置は、ゲート電極上に形
成されたオフセット膜、前記ゲート電極側壁部に形成さ
れたサイドウォール膜、および配線層と基板とを接続す
る接続孔を形成する際に用いられるエッチングストッパ
膜のうちの少なくとも一つが窒化シリコン膜で形成され
ている半導体装置において、前記窒化シリコン膜中の結
合水素量は、赤外線吸収スペクトルから得たピーク面積
値によって定量化したとき、Si−H結合のSi−N結
合に対するピーク面積比が0.3%以下となっているも
のである。
The semiconductor device of the present invention is used for forming the offset film formed on the gate electrode, the sidewall film formed on the side wall of the gate electrode, and the connection hole for connecting the wiring layer and the substrate. In a semiconductor device in which at least one of the etching stopper films is formed of a silicon nitride film, the amount of bound hydrogen in the silicon nitride film is Si-when quantified by a peak area value obtained from an infrared absorption spectrum. The peak area ratio of H bond to Si—N bond is 0.3% or less.

【0008】上記半導体装置では、窒化シリコン膜中の
結合水素量は、赤外線吸収スペクトルから得たピーク面
積値によって定量化したとき、Si−H結合のSi−N
結合に対するピーク面積比が0.3%となっていること
から、トランジスタの活性化のために1000℃のRT
A処理を行ってもホウ素の突き抜けが抑制される。な
お、Si−H結合のSi−N結合に対するピーク面積比
を0.3%を超えると、トランジスタの活性化のために
1000℃のRTA処理を行うとホウ素の突き抜けが発
生しやすくなる。
In the above semiconductor device, the amount of bonded hydrogen in the silicon nitride film is quantified by the peak area value obtained from the infrared absorption spectrum, and Si-N of Si-H bond is contained.
Since the peak area ratio to the coupling is 0.3%, the RT of 1000 ° C. is required for activation of the transistor.
Even if the A treatment is performed, the penetration of boron is suppressed. If the peak area ratio of Si—H bond to Si—N bond exceeds 0.3%, boron penetration is likely to occur when RTA treatment at 1000 ° C. is performed to activate the transistor.

【0009】本発明の半導体装置の製造方法は、ゲート
電極上に形成されたオフセット膜、前記ゲート電極側壁
部に形成されたサイドウォール膜、および配線層と基板
とを接続する接続孔を形成する際に用いられるエッチン
グストッパ膜のうちの少なくとも一つを窒化シリコン膜
で形成する半導体装置の製造方法において、前記窒化シ
リコン膜中の結合水素量を赤外線吸収スペクトルから得
たピーク面積値によって定量化したとき、Si−H結合
のSi−N結合に対するピーク面積比を0.3%以下と
する。
According to the method of manufacturing a semiconductor device of the present invention, an offset film formed on the gate electrode, a sidewall film formed on the side wall of the gate electrode, and a connection hole for connecting the wiring layer and the substrate are formed. In the method for manufacturing a semiconductor device in which at least one of the etching stopper films used in the case is formed of a silicon nitride film, the amount of bonded hydrogen in the silicon nitride film was quantified by a peak area value obtained from an infrared absorption spectrum. At this time, the peak area ratio of Si—H bond to Si—N bond is set to 0.3% or less.

【0010】上記半導体装置の製造方法では、窒化シリ
コン膜中の結合水素量を赤外線吸収スペクトルから得た
ピーク面積値によって定量化したとき、Si−H結合の
Si−N結合に対するピーク面積比を0.3%以下とな
るように、窒化シリコン膜を形成することから、トラン
ジスタの活性化のために1000℃のRTA処理を行っ
てもホウ素の突き抜けが抑制される。なお、Si−H結
合のSi−N結合に対するピーク面積比を0.3%を超
えると、トランジスタの活性化のために1000℃のR
TA処理を行うとホウ素の突き抜けが発生しやすくな
る。
In the method of manufacturing a semiconductor device described above, when the amount of bonded hydrogen in the silicon nitride film is quantified by the peak area value obtained from the infrared absorption spectrum, the peak area ratio of Si--H bond to Si--N bond is 0. Since the silicon nitride film is formed so as to have a content of 0.3% or less, boron penetration is suppressed even if the RTA treatment at 1000 ° C. is performed for activation of the transistor. Note that when the peak area ratio of Si—H bond to Si—N bond exceeds 0.3%, the R of 1000 ° C. is increased for transistor activation.
When TA treatment is performed, boron penetration easily occurs.

【0011】[0011]

【発明の実施の形態】本発明の半導体装置に係る実施の
形態の一例を、図1の概略構成断面図によって説明す
る。図1ではデュアルゲート型MISFETのPMOS
トランジスタを示す。
BEST MODE FOR CARRYING OUT THE INVENTION An example of an embodiment of a semiconductor device of the present invention will be described with reference to the schematic cross-sectional view of FIG. In FIG. 1, the PMOS of the dual gate type MISFET is shown.
Shows a transistor.

【0012】図1に示すように、シリコン基板11上に
はゲート絶縁膜12を介してゲート電極13が形成さ
れ、その上部にはオフセット膜14が形成されている。
またげ電極13の側壁部にはサイドウォール膜15が形
成されている。さらにゲート電極13の両側におけるシ
リコン基板11にはソース・ドレイン領域16、17が
形成されている。さらに、シリコン基板11上には上記
オフセット膜14を覆うように層間絶縁膜18が形成さ
れ、この層間絶縁膜21上に形成される配線31とシリ
コン基板11(ソース・ドレイン領域17)とを接続す
る接続孔22を形成する際のエッチングストッパとなる
エッチングストッパ膜18が層間絶縁膜21と半導体基
板11との間に形成されている。
As shown in FIG. 1, a gate electrode 13 is formed on a silicon substrate 11 via a gate insulating film 12, and an offset film 14 is formed on the gate electrode 13.
Further, a sidewall film 15 is formed on the sidewall of the stripped electrode 13. Further, source / drain regions 16 and 17 are formed on the silicon substrate 11 on both sides of the gate electrode 13. Further, an interlayer insulating film 18 is formed on the silicon substrate 11 so as to cover the offset film 14, and the wiring 31 formed on the interlayer insulating film 21 and the silicon substrate 11 (source / drain regions 17) are connected. An etching stopper film 18 serving as an etching stopper when forming the connection hole 22 is formed between the interlayer insulating film 21 and the semiconductor substrate 11.

【0013】上記オフセット膜14、サイドウォール膜
15、エッチングストッパ膜18は、少なくとも一つが
窒化シリコン膜で形成されている。この窒化シリコン膜
は、膜中の結合水素量が、赤外線吸収スペクトルから得
たピーク面積値によって定量化したとき、Si−H結合
のSi−N結合に対するピーク面積比が0.3%以下と
なっているものである。なお、Si−H結合のSi−N
結合に対するピーク面積比が0.3%を超えると、後に
説明するように、1000℃、10秒の活性化RTA処
理を行った後、シリコン基板11へのホウ素の突き抜け
が発生するようになる。なお、理想的には、Si−H結
合が0であることである。しかしながら、原料ガス成分
に水素が入っているため、窒化シリコン膜中のSi−H
結合を0とすることは困難である。
At least one of the offset film 14, the sidewall film 15 and the etching stopper film 18 is formed of a silicon nitride film. In this silicon nitride film, when the amount of bonded hydrogen in the film was quantified by the peak area value obtained from the infrared absorption spectrum, the peak area ratio of Si—H bond to Si—N bond was 0.3% or less. It is what In addition, Si-N of Si-H bond
If the peak area ratio to the bond exceeds 0.3%, boron will penetrate into the silicon substrate 11 after the activation RTA treatment at 1000 ° C. for 10 seconds, as will be described later. Note that, ideally, the Si-H bond is 0. However, since hydrogen is contained in the source gas component, Si--H in the silicon nitride film is
It is difficult to set the bond to 0.

【0014】また、上記窒化シリコン膜は、窒素:シリ
コンとの比が1:1以上1:3以下であることが好まし
く、さらに、200℃以上600℃以下の成膜温度で形
成されたものからなることが好ましい。なお、窒素:シ
リコンとの比が上記範囲外の場合には、窒化シリコン膜
としての性能が十分に発揮されない。また成膜温度が2
00℃よりも低いと成膜時間がかかりすぎ、また成膜状
態が劣化した状態になるもしくは成膜が成されない。一
方、成膜温度が600℃を超えると、ホウ素の突き抜け
が発生しやすくなる。
The silicon nitride film preferably has a nitrogen: silicon ratio of 1: 1 or more and 1: 3 or less, and is formed at a film forming temperature of 200 ° C. or more and 600 ° C. or less. It is preferable that If the ratio of nitrogen: silicon is out of the above range, the performance as a silicon nitride film is not sufficiently exhibited. The film forming temperature is 2
If the temperature is lower than 00 ° C., it takes a long time to form the film, and the film forming state is deteriorated or the film is not formed. On the other hand, when the film forming temperature exceeds 600 ° C., boron penetration is likely to occur.

【0015】次に、1000℃、10秒のRTA処理後
におけるホウ素の突き抜け量と、窒化シリコン膜中のS
i−H結合量との相関を図2によって示す。図2では、
黒塗りの丸印が本発明を示し、その他の印は従来の技術
を示す。なお、ホウ素の突き抜け量(単位はatoms
/cm2 )は、基板裏面のSIMS(二次イオン質量分
析)測定によるシリコン基板中のホウ素の濃度分布から
想定されるSiO/Si界面を決定して面積積分で求め
た値である。また、Si−H結合量とは、窒化シリコン
膜の赤外吸収スペクトルから得たSi−H結合ピーク
(2200cm-2付近)のピーク面積をSi−N結合ピ
ーク(830cm-2付近)のピーク面積で割って規格化
した値(単位は%)である。
Next, the amount of boron penetrated after the RTA treatment at 1000 ° C. for 10 seconds and the S content in the silicon nitride film.
The correlation with the i-H binding amount is shown by FIG. In Figure 2,
Black circles indicate the present invention, and other marks indicate conventional art. The amount of boron penetration (unit: atoms)
/ Cm 2 ) is a value obtained by determining the SiO / Si interface assumed from the concentration distribution of boron in the silicon substrate by SIMS (Secondary Ion Mass Spectroscopy) measurement on the back surface of the substrate and performing area integration. Further, the Si-H bond amount means the peak area of the Si-H bond peak (near 2200 cm -2 ) obtained from the infrared absorption spectrum of the silicon nitride film, and the peak area of the Si-N bond peak (near 830 cm -2 ). The value is standardized by dividing by (unit is%).

【0016】上記図2に示すように、Si−H結合量が
0.3%以下で窒化シリコン膜を形成すれば、トランジ
スタの活性化のために1000℃のRTA処理を行って
もホウ素の突き抜けを抑制することができることがわか
る。Si−H基がホウ素の突き抜け現象に及ぼす影響に
ついて詳細なメカニズムは必ずしも明らかではないが、
Si−H基は高温のRTA処理後に反応活性な水素ラジ
カルを生成し、それがゲート絶縁膜中のホウ素の拡散速
度を増速させる原因と推測される。なお、窒化シリコン
膜中には、昇温脱離しやすい未結合の遊離水素が通常は
存在している。この遊離水素はホウ素突き抜けの現象と
は関係が薄いと推測される。
As shown in FIG. 2, if a silicon nitride film is formed with a Si--H bond amount of 0.3% or less, boron penetration will occur even if RTA treatment is performed at 1000 ° C. for activation of the transistor. It can be seen that can be suppressed. Although the detailed mechanism of the effect of the Si-H group on the boron penetration phenomenon is not clear,
It is presumed that the Si-H group produces a reactive hydrogen radical after the RTA treatment at high temperature, which causes the diffusion rate of boron in the gate insulating film to be accelerated. In the silicon nitride film, unbonded free hydrogen, which is easily desorbed by heating, is usually present. It is speculated that this free hydrogen has little relation to the phenomenon of boron penetration.

【0017】また、窒化シリコン膜において、窒素:シ
リコンは1:1以上1:3以下とする。このようになる
成膜条件を選択することによって、屈折率を所望の約
2.0に合わせこむことが可能になり、窒素の過剰な窒
化シリコン膜は、良好な電気的特性や加工性が得られる
ので、ゲート電極のオフセット膜やサイドウォール膜、
および配線層と基板とを接続する接続孔を形成する際に
用いるエッチングストッパ膜として、エッチング工程や
その後の処理工程の加工マージンを損なうことなく適用
することができる。
In the silicon nitride film, nitrogen: silicon is set to 1: 1 or more and 1: 3 or less. By selecting the film formation conditions as described above, it becomes possible to adjust the refractive index to a desired value of about 2.0, and a silicon nitride film with excess nitrogen can obtain good electrical characteristics and workability. Therefore, the offset film of the gate electrode and the sidewall film,
Also, it can be applied as an etching stopper film used when forming a connection hole that connects a wiring layer and a substrate without impairing the processing margin of the etching step and the subsequent processing steps.

【0018】次に、as−deposited時のホウ
素の突き抜け量と窒化シリコン膜の成膜温度との関係を
図3によって説明する。図3では、黒塗りの丸印が本発
明を示し、その他の印は従来の技術を示す。
Next, the relationship between the amount of penetration of boron and the film formation temperature of the silicon nitride film at the time of as-deposited will be described with reference to FIG. In FIG. 3, black circles indicate the present invention, and other marks indicate the prior art.

【0019】図3に示すように、窒化シリコン膜を、2
00℃以上600℃以下の成膜温度で形成することによ
り、as−deposited時のホウ素の突き抜けが
抑制されることがわかる。このように窒化シリコン膜を
低温形成する手段としては、減圧CVD法(もしくは熱
CVD法:原料ガスはラジカルに分解・活性化した後に
供給してもよい)、プラズマCVD法、いわゆる触媒C
VD法、ADL(Atomic Layer Deposition)法等のい
ずれの成膜方法を用いてもよい。
As shown in FIG. 3, the silicon nitride film is
It can be seen that by forming at a film forming temperature of 00 ° C. or more and 600 ° C. or less, penetration of boron during as-deposited is suppressed. As a means for forming the silicon nitride film at a low temperature in this way, a low pressure CVD method (or a thermal CVD method: the source gas may be supplied after decomposing and activating radicals), a plasma CVD method, a so-called catalyst C
Any film forming method such as a VD method or an ADL (Atomic Layer Deposition) method may be used.

【0020】以上、説明したように、本発明によれば、
ホウ素の突き抜け原因の一つとされる窒化シリコン膜を
Si−H結合量が0.3%以下となるような膜構造に
し、また窒素:シリコンの比は1:1以上1:3以下と
なるような組成とし、成膜温度は200℃以上600℃
以下とすることにより、as−deposited時
も、トランジスタの活性化RTA処理後もホウ素の突き
抜けが発生することが無くなり、PMOSトランジスタ
の電流駆動能力を低下させることなく高性能でばらつき
の小さいデュアルゲート型MISFETを容易に形成す
ることが可能になる。
As described above, according to the present invention,
The silicon nitride film, which is one of the causes of boron penetration, has a film structure such that the Si-H bond amount is 0.3% or less, and the nitrogen: silicon ratio is 1: 1 or more and 1: 3 or less. Film composition temperature is 200 ° C to 600 ° C
By the following, boron penetration does not occur during as-deposited or after the activation RTA process of the transistor, and the dual gate type with high performance and small variation without lowering the current drive capability of the PMOS transistor. It becomes possible to easily form the MISFET.

【0021】次に、本発明の製造方法を実現する一例と
して、図4の概略構成断面図に示すような触媒CVD
(ホットワイヤCVDともいう)装置を用いた窒化シリ
コン膜の製造方法を以下に説明する。
Next, as one example for realizing the manufacturing method of the present invention, catalytic CVD as shown in the schematic sectional view of FIG.
A method for manufacturing a silicon nitride film using an apparatus (also referred to as hot wire CVD) will be described below.

【0022】図4に示すように、触媒CVD装置101
は、チャンバ111内に、触媒体119であるタングス
テンワイヤを基板117と対向するように設置したCV
D装置であり、原料ガス120が1800℃〜2000
℃に加熱された触媒体119と接触することによりラジ
カル等の反応活性種が生成され、基板117に損傷を与
えることなく、低温で成膜が行われることが特徴であ
る。
As shown in FIG. 4, the catalytic CVD apparatus 101
Is a CV in which a tungsten wire, which is a catalyst body 119, is installed in the chamber 111 so as to face the substrate 117.
D device, the raw material gas 120 is 1800 ° C to 2000
It is characterized in that reaction active species such as radicals are generated by coming into contact with the catalyst body 119 heated to ° C, and film formation is performed at a low temperature without damaging the substrate 117.

【0023】上記チャンバ111は、枚葉式のチャンバ
であり、その内部は圧力を調整するスロットルバルブ
(図示せず)を介してターボ分子ポンプ(図示せず)に
よって排気部113より排気され、例えば0.1Pa以
下の低圧雰囲気に保たれる。この状態で成膜を行うこと
が可能となっている。
The chamber 111 is a single-wafer type chamber, and the inside of the chamber 111 is exhausted from the exhaust unit 113 by a turbo molecular pump (not shown) via a throttle valve (not shown) for adjusting pressure. It is kept in a low pressure atmosphere of 0.1 Pa or less. It is possible to form a film in this state.

【0024】上記チャンバ111内に設置されるサセプ
タ115は、例えばシリンダ駆動により昇降可能となっ
ており、チャンバ111に設けられたスリットバルブ1
2を開けて基板117を搬送する際にはサセプタ115
の基板載置面上にリフトピン116が立ち上がるよう
に、またスリットバルブ112を閉じて成膜する際には
サセプタ115の基板載置面より下方にリフトピン11
6が引っ込むように、上記サセプタ15が駆動する。さ
らに成膜時には、基板17は、サセプタ15内に埋設さ
れたヒータ114により加熱され、その際、基板117
の裏面温度を光ファイバ温度計(図示せず)によって測
定することにより、基板温度をモニタするようになって
いる。
The susceptor 115 installed in the chamber 111 can be moved up and down by, for example, driving a cylinder, and the slit valve 1 provided in the chamber 111 can be moved.
2 is opened and the substrate 117 is transferred, the susceptor 115 is
When the film is formed by closing the slit valve 112 so that the lift pin 116 rises above the substrate mounting surface of the lift pin 11 below the substrate mounting surface of the susceptor 115.
The susceptor 15 is driven so that 6 is retracted. Further, during film formation, the substrate 17 is heated by the heater 114 embedded in the susceptor 15, and at that time, the substrate 117 is heated.
The substrate temperature is monitored by measuring the backside temperature of the substrate using an optical fiber thermometer (not shown).

【0025】上記チャンバ111の上部には原料ガス2
0を吹き出すためのブロッカープレート122とタング
ステンワイヤからなる触媒体119が設置されている。
この触媒体119は交流電源118から供給される電力
により1800℃〜2000℃に加熱され、その温度は
例えば赤外放射温度計(図示せず)によりモニタされて
いる。また、原料ガス120は、流量調整バルブ121
を介して上記ブロッカープレート122上方に供給さ
れ、ブロッカープレート122に設けられた複数の孔を
通って触媒体119に吹き付けられるようになってい
る。
The source gas 2 is provided above the chamber 111.
A blocker plate 122 for blowing out 0 and a catalyst body 119 made of a tungsten wire are installed.
The catalyst body 119 is heated to 1800 ° C. to 2000 ° C. by the electric power supplied from the AC power source 118, and the temperature thereof is monitored by, for example, an infrared radiation thermometer (not shown). Further, the raw material gas 120 has a flow rate adjusting valve 121.
It is supplied above the blocker plate 122 via a through hole and is sprayed onto the catalyst body 119 through a plurality of holes provided in the blocker plate 122.

【0026】次に、上記触媒CVD装置101を用い
て、本発明の製造方法により窒化シリコン膜を成膜する
一例を以下に説明する。
Next, an example of forming a silicon nitride film by the manufacturing method of the present invention using the above catalytic CVD apparatus 101 will be described below.

【0027】例えば、ゲート電流のオフセット膜として
用いる窒化シリコン膜の場合の膜厚は170nmとし、
エッチングストッパ膜として用いる場合の膜厚は25n
mとした。
For example, when the silicon nitride film used as the gate current offset film has a thickness of 170 nm,
The film thickness when used as an etching stopper film is 25 n
m.

【0028】成膜条件は、一例として、原料ガスにはア
ンモニア(NH3 )とモノシラン(SiH4 )とを用
い、その流量比はNH3 :SiH4 =1:261とし
た。またチャンバ内の圧力を1.1Pa、触媒体と基板
との距離を40mm、触媒体の温度を2000℃、基板
温度を405℃に設定した。
As an example of film forming conditions, ammonia (NH 3 ) and monosilane (SiH 4 ) were used as source gases, and the flow rate ratio was NH 3 : SiH 4 = 1: 261. The pressure inside the chamber was set to 1.1 Pa, the distance between the catalyst body and the substrate was set to 40 mm, the temperature of the catalyst body was set to 2000 ° C, and the substrate temperature was set to 405 ° C.

【0029】上記条件により窒化シリコン膜の成膜を行
ったところ、N/Siが1.22で屈折率が1.95の
窒化シリコン膜が得られた。また、基板温度が405℃
と低いので、as−deposited時のホウ素の突
き抜けは発生しなかった。さらに膜注入のSi−H結合
量は0.1%と低く、1000℃、10秒のRTA処理
後もホウ素の突き抜けは発生しなかった。
When a silicon nitride film was formed under the above conditions, a silicon nitride film having N / Si of 1.22 and a refractive index of 1.95 was obtained. Also, the substrate temperature is 405 ° C.
Since it was low, penetration of boron did not occur at the time of as-deposited. Furthermore, the Si—H bond amount of the film injection was as low as 0.1%, and no boron penetration occurred even after RTA treatment at 1000 ° C. for 10 seconds.

【0030】したがって、本発明の製造方法で形成され
た窒化シリコン膜を用いて形成される、例えば0.18
μm世代のPMOSトランジスタは、ゲート絶縁膜とし
て形成した窒化酸化シリコン膜中の窒素濃度を高濃度化
しなくとも、高い電流駆動能力を有するとともに、しき
い値電圧のばらつきが小さい高性能なトランジスタとな
る。よって、このPMOSトランジスタを用いることに
よって、高性能なデュアルゲート型MISFETを作製
することができる。
Therefore, for example, 0.18 is formed by using the silicon nitride film formed by the manufacturing method of the present invention.
The μm generation PMOS transistor becomes a high-performance transistor that has a high current driving capability and a small variation in threshold voltage without increasing the concentration of nitrogen in the silicon nitride oxide film formed as the gate insulating film. . Therefore, by using this PMOS transistor, a high performance dual gate type MISFET can be manufactured.

【0031】以上、説明したように、ホウ素の突き抜け
原因の一つとされる窒化シリコン膜を200℃以上60
0℃以下の低温で成膜しているので、as−depos
ited時のホウ素の突き抜けを確実に阻止できる。ま
た、Si−H結合量が0.3%以下となるような膜構造
を有しているので、トランジスタの活性化RTA処理
を、例えば1000℃、10秒の条件で行っても、ホウ
素の突き抜けは確実に阻止される。したがって、トラン
ジスタの活性化RTA処理を低温化してデュアルゲート
型MISFETのNMOSトランジスタの能力を犠牲に
することなく、さらにホウ素の突き抜けに対して高い阻
止能力を保持したゲート絶縁膜(例えば、高窒素濃度の
窒化酸化シリコン膜もしくは酸化シリコン膜よりも誘電
率の高い絶縁膜)を用いなくとも、PMOSトランジス
タの電流駆動能力が低下するという課題を回避して、ゲ
ート電極のオフセット膜やサイドウォール膜、エッチン
グストッパ膜等の形成工程に広く用いることができる。
As described above, the silicon nitride film, which is one of the causes for the penetration of boron, is formed at a temperature of 200 ° C. or higher 60
Since the film is formed at a low temperature of 0 ° C. or less, as-depos
It is possible to reliably prevent the penetration of boron during iteding. Further, since it has a film structure such that the Si—H bond amount is 0.3% or less, even if the activation RTA process of the transistor is performed at, for example, 1000 ° C. for 10 seconds, penetration of boron occurs. Is definitely blocked. Therefore, without lowering the temperature of the activation RTA process of the transistor and sacrificing the capability of the NMOS transistor of the dual gate type MISFET, a gate insulating film (for example, a high nitrogen concentration) that retains a high blocking capability against the penetration of boron is obtained. Even if the silicon nitride oxide film or the insulating film having a higher dielectric constant than the silicon oxide film) is not used, the problem that the current driving capability of the PMOS transistor is deteriorated is avoided, and the offset film of the gate electrode, the sidewall film, and the etching film are removed. It can be widely used in the step of forming a stopper film and the like.

【0032】よって、従来よりも高性能で信頼性の高い
デュアルゲート型MISFETを低コストで作製するこ
とが可能になり、半導体装置の高集積化および高性能化
に寄与するところが大きくなる。
Therefore, it becomes possible to manufacture a dual gate type MISFET having higher performance and higher reliability than conventional ones at low cost, which greatly contributes to higher integration and higher performance of semiconductor devices.

【0033】[0033]

【発明の効果】以上、説明したように本発明の半導体装
置によれば、PMOSトランジスタの電流駆動能力が低
下するという課題を回避して、ゲート電極のオフセット
膜やサイドウォール膜、エッチングストッパ膜等に窒化
シリコン膜を用いた構成とすることが可能になる。よっ
て、従来よりも高い性能と信頼性を得ることができる。
As described above, according to the semiconductor device of the present invention, the problem that the current driving capability of the PMOS transistor is lowered is avoided, and the offset film of the gate electrode, the sidewall film, the etching stopper film, etc. A silicon nitride film can be used for the structure. Therefore, it is possible to obtain higher performance and reliability than ever before.

【0034】本発明の半導体装置およびその製造方法に
よれば、PMOSトランジスタの電流駆動能力が低下す
るという課題を回避して、ゲート電極のオフセット膜や
サイドウォール膜、エッチングストッパ膜等に窒化シリ
コン膜を用いて形成することが可能になる。よって、従
来よりも高い性能と信頼性を有する半導体装置を形成す
ることができる。
According to the semiconductor device and the method of manufacturing the same of the present invention, the problem that the current driving capability of the PMOS transistor is lowered is avoided, and the silicon nitride film is used as the offset film of the gate electrode, the sidewall film, the etching stopper film and the like. Can be formed by using. Therefore, a semiconductor device having higher performance and reliability than ever before can be formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置に係る実施の形態の一例を
示す概略構成断面図である。
FIG. 1 is a schematic sectional view showing an example of an embodiment of a semiconductor device of the present invention.

【図2】1000℃、10秒のRTA処理後におけるホ
ウ素の突き抜け量と、窒化シリコン膜中のSi−H結合
量との関係を示す図である。
FIG. 2 is a diagram showing a relationship between a penetration amount of boron and a Si—H bond amount in a silicon nitride film after RTA treatment at 1000 ° C. for 10 seconds.

【図3】as−deposited時のホウ素の突き抜
け量と窒化シリコン膜の成膜温度との関係を示す図であ
る。
FIG. 3 is a diagram showing a relationship between a penetration amount of boron and a deposition temperature of a silicon nitride film at the time of as-deposited.

【図4】本発明の製造方法を実現する触媒CVD装置例
を示す概略構成断面図である。
FIG. 4 is a schematic cross-sectional view showing an example of a catalytic CVD apparatus that realizes the manufacturing method of the present invention.

【符号の説明】[Explanation of symbols]

11…シリコン基板、13…ゲート電極、14…オフセ
ット膜、15…サイドウォール膜、18…エッチングス
トッパ膜
11 ... Silicon substrate, 13 ... Gate electrode, 14 ... Offset film, 15 ... Sidewall film, 18 ... Etching stopper film

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F058 BC08 BF02 BF04 BF07 BF23 BF30 BJ01 BJ02 BJ07 5F140 AA28 AB03 AC01 BA01 BD09 BG14 BG22 BG52 BK21 BK26 CC01 CC08 CC12 CC13    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5F058 BC08 BF02 BF04 BF07 BF23                       BF30 BJ01 BJ02 BJ07                 5F140 AA28 AB03 AC01 BA01 BD09                       BG14 BG22 BG52 BK21 BK26                       CC01 CC08 CC12 CC13

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ゲート電極上に形成されたオフセット
膜、前記ゲート電極側壁部に形成されたサイドウォール
膜、および配線層と基板とを接続する接続孔を形成する
際に用いられるエッチングストッパ膜のうちの少なくと
も一つが窒化シリコン膜で形成されている半導体装置に
おいて、 前記窒化シリコン膜中の結合水素量は、赤外線吸収スペ
クトルから得たピーク面積値によって定量化したとき、
Si−H結合のSi−N結合に対するピーク面積比が
0.3%以下であることを特徴とする半導体装置。
1. An offset film formed on a gate electrode, a sidewall film formed on the side wall portion of the gate electrode, and an etching stopper film used when forming a connection hole connecting a wiring layer and a substrate. In a semiconductor device in which at least one of them is formed of a silicon nitride film, the amount of bound hydrogen in the silicon nitride film is quantified by a peak area value obtained from an infrared absorption spectrum,
A semiconductor device having a peak area ratio of Si-H bonds to Si-N bonds of 0.3% or less.
【請求項2】 前記窒化シリコン膜において、窒素:シ
リコンの比は1:1以上1:3以下であることを特徴と
する請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the nitrogen: silicon ratio in the silicon nitride film is 1: 1 or more and 1: 3 or less.
【請求項3】 前記窒化シリコン膜は、200℃以上6
00℃以下の成膜温度で形成されたものからなることを
特徴とする請求項1記載の半導体装置。
3. The silicon nitride film has a temperature of 200.degree.
The semiconductor device according to claim 1, wherein the semiconductor device is formed at a film forming temperature of 00 ° C. or less.
【請求項4】 ゲート電極上に形成されたオフセット
膜、前記ゲート電極側壁部に形成されたサイドウォール
膜、および配線層と基板とを接続する接続孔を形成する
際に用いられるエッチングストッパ膜のうちの少なくと
も一つを窒化シリコン膜で形成する半導体装置の製造方
法において、 前記窒化シリコン膜中の結合水素量を赤外線吸収スペク
トルから得たピーク面積値によって定量化したとき、S
i−H結合のSi−N結合に対するピーク面積比が0.
3%以下となるように、前記窒化シリコン膜を成膜する
ことを特徴とする半導体装置の製造方法。
4. An offset film formed on a gate electrode, a sidewall film formed on the side wall portion of the gate electrode, and an etching stopper film used when forming a connection hole connecting a wiring layer and a substrate. In a method of manufacturing a semiconductor device in which at least one of them is formed of a silicon nitride film, when the amount of bound hydrogen in the silicon nitride film is quantified by a peak area value obtained from an infrared absorption spectrum, S
The peak area ratio of the i-H bond to the Si-N bond is 0.
A method of manufacturing a semiconductor device, characterized in that the silicon nitride film is formed so as to be 3% or less.
【請求項5】 前記窒化シリコン膜を、窒素:シリコン
の比が1:1以上1:3以下に形成することを特徴とす
る請求項4記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 4, wherein the silicon nitride film is formed with a nitrogen: silicon ratio of 1: 1 or more and 1: 3 or less.
【請求項6】 前記窒化シリコン膜を、200℃以上6
00℃以下の成膜温度で形成することを特徴とする請求
項4記載の半導体装置の製造方法。
6. The silicon nitride film is formed at a temperature of 200.degree.
The method of manufacturing a semiconductor device according to claim 4, wherein the film is formed at a film forming temperature of 00 ° C. or less.
JP2001378245A 2001-12-12 2001-12-12 Manufacturing method of semiconductor device Expired - Fee Related JP3840965B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001378245A JP3840965B2 (en) 2001-12-12 2001-12-12 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001378245A JP3840965B2 (en) 2001-12-12 2001-12-12 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2003179225A true JP2003179225A (en) 2003-06-27
JP3840965B2 JP3840965B2 (en) 2006-11-01

Family

ID=19186020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001378245A Expired - Fee Related JP3840965B2 (en) 2001-12-12 2001-12-12 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3840965B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269673A (en) * 2005-03-23 2006-10-05 Nec Electronics Corp Semiconductor device and its manufacturing method
US7297584B2 (en) 2005-10-07 2007-11-20 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having a dual stress liner

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269673A (en) * 2005-03-23 2006-10-05 Nec Electronics Corp Semiconductor device and its manufacturing method
US7297584B2 (en) 2005-10-07 2007-11-20 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having a dual stress liner

Also Published As

Publication number Publication date
JP3840965B2 (en) 2006-11-01

Similar Documents

Publication Publication Date Title
KR100237798B1 (en) Method for manufacturing semiconductor device
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US8809141B2 (en) High performance CMOS transistors using PMD liner stress
US7960764B2 (en) Semiconductor device manufacturing method and semiconductor device
WO2007118031A2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
JP2000164716A (en) Semiconductor device and manufacture thereof
JP2002198526A (en) Method of manufacturing semiconductor device
US20090258505A1 (en) Semiconductor device manufacturing method
KR100788361B1 (en) Method of forming mosfet device
US7202187B2 (en) Method of forming sidewall spacer using dual-frequency plasma enhanced CVD
JP3125781B2 (en) Semiconductor device manufacturing method
JP2021073735A (en) Integrated circuit including chemically-modified spacer surface
JP3050165B2 (en) Semiconductor device and manufacturing method thereof
JP3840965B2 (en) Manufacturing method of semiconductor device
JP2914282B2 (en) Method for manufacturing semiconductor device
US7037858B2 (en) Method for manufacturing semiconductor device including an ozone process
JP2003060198A (en) Semiconductor device and manufacturing method therefor
JPH11261065A (en) Manufacture of silicon gate fet
KR100532741B1 (en) Method for forming an etch stop layer of semiconductor device
KR100332124B1 (en) Method for forming gate electrode in semiconductor device
Wang et al. Hydrogen Concentration Analysis in Pecvd and Rtcvd Silicon Nitride Thin Films and It's Impact on Device Performance
KR100380980B1 (en) Method of Forming Tungsten Gate
JP2000188290A (en) Semiconductor device and its manufacture
KR20020002905A (en) Method for forming gate electrode of semiconductor device
KR20020002901A (en) Method for forming gate electrode of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20060718

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060731

LAPS Cancellation because of no payment of annual fees