JP2003179107A - Inspection system and inspection method - Google Patents

Inspection system and inspection method

Info

Publication number
JP2003179107A
JP2003179107A JP2001379843A JP2001379843A JP2003179107A JP 2003179107 A JP2003179107 A JP 2003179107A JP 2001379843 A JP2001379843 A JP 2001379843A JP 2001379843 A JP2001379843 A JP 2001379843A JP 2003179107 A JP2003179107 A JP 2003179107A
Authority
JP
Japan
Prior art keywords
inspection
data
lot
defect
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001379843A
Other languages
Japanese (ja)
Inventor
Yasukazu Mukogawa
泰和 向川
Michio Kuniie
三智雄 國家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001379843A priority Critical patent/JP2003179107A/en
Publication of JP2003179107A publication Critical patent/JP2003179107A/en
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection system and an inspection method, where an inspection result and an inspection frequency are well balanced with each other by automatically changing the inspection frequency, corresponding to the state of the inspection result. <P>SOLUTION: A decision unit 50 receives data RA to RC, which are outputted as inspection results from inspection devices 1A to 1C and has a function to determine the inspection rate of lots (inspection lot) to be inspected hereafter and the inspection rate of semiconductor wafers (inspection semiconductor wafer) contained in each lot and to be inspected hereafter by data processing carried out on the basis of the data RA to RC. That is, the decision unit 50 has a function to automatically change the inspection frequency of the lots and the wafers on the basis of the past inspection results. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、検査システム及
び検査方法に関し、特に、半導体ウェハの欠陥検査シス
テム及び、該システムを用いた欠陥検査方法に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection system and an inspection method, and more particularly to a semiconductor wafer defect inspection system and a defect inspection method using the system.

【0002】[0002]

【従来の技術】図10は、従来の半導体検査システムを
概念的に示すブロック図である。従来の半導体検査シス
テムは、複数の検査装置101A〜101Cと、生産管
理装置102とを備えている。図10では、代表的に3
つの検査装置101A〜101Cのみを示している。検
査装置101Aは、図示しない第1の半導体製造装置に
よって半導体製造プロセス(以下「製造プロセスA」と
称する)が実行された後に、半導体ウェハの検査(以下
「検査プロセスA」と称する)を実行するものである。
また、検査装置101Bは、検査プロセスAが終了し、
図示しない第2の半導体製造装置によって半導体製造プ
ロセス(以下「製造プロセスB」と称する)が実行され
た後に、半導体ウェハの検査(以下「検査プロセスB」
と称する)を実行するものである。さらに、検査装置1
01Cは、検査プロセスBが終了し、図示しない第3の
半導体製造装置によって半導体製造プロセス(以下「製
造プロセスC」と称する)が実行された後に、半導体ウ
ェハの検査(以下「検査プロセスC」と称する)を実行
するものである。例えば検査プロセスA〜Cでは、半導
体ウェハの欠陥を検査する欠陥検査が行われる。
2. Description of the Related Art FIG. 10 is a block diagram conceptually showing a conventional semiconductor inspection system. The conventional semiconductor inspection system includes a plurality of inspection devices 101A to 101C and a production management device 102. In FIG. 10, typically 3
Only one inspection device 101A-101C is shown. The inspection apparatus 101A executes a semiconductor wafer inspection (hereinafter referred to as "inspection process A") after a semiconductor manufacturing process (hereinafter referred to as "manufacturing process A") is performed by a first semiconductor manufacturing apparatus (not shown). It is a thing.
Further, in the inspection device 101B, the inspection process A is completed,
After a semiconductor manufacturing process (hereinafter referred to as “manufacturing process B”) is executed by a second semiconductor manufacturing apparatus (not shown), a semiconductor wafer is inspected (hereinafter referred to as “inspection process B”).
Referred to as). Furthermore, the inspection device 1
In 01C, after the inspection process B is completed and the semiconductor manufacturing process (hereinafter referred to as “manufacturing process C”) is executed by the third semiconductor manufacturing apparatus (not shown), the semiconductor wafer is inspected (hereinafter referred to as “inspection process C”). This is performed. For example, in the inspection processes A to C, a defect inspection for inspecting a semiconductor wafer for defects is performed.

【0003】ところで、半導体装置の生産過程では、生
産管理上の理由等により、複数枚の半導体ウェハを一つ
の単位(ロット)として各種の処理が行われることが多
い。そして、上記の例では、製造プロセスA〜Cは全て
のロットに対して実行されるが、検査プロセスA〜C
は、全てのロットに対して実行されるのではなく、一部
のロットに対してのみ実行される。どのロットに対して
検査プロセスA〜Cを実行するかは、作業者によって指
定され、生産管理装置102によって統括的に管理され
ている。
By the way, in the process of manufacturing semiconductor devices, various processes are often carried out for a plurality of semiconductor wafers as one unit (lot) due to reasons such as production management. In the above example, the manufacturing processes A to C are executed for all lots, but the inspection processes A to C are executed.
Is not performed for all lots, but only for some lots. Which lot the inspection processes A to C are to be executed is designated by the operator and is comprehensively managed by the production management apparatus 102.

【0004】図11,12は、それぞれロットL1,L
2に関する工程管理表を示す図である。これらの工程管
理表は、生産管理装置102によって管理されている。
工程管理表には、「実行の要否」「プロセス」「完了の
有無」の項目が設けられている。「プロセス」の項目に
は、製造プロセスA〜C及び検査プロセスA〜Cが、例
えば実行される順に予め記載されている。「完了の有
無」の項目には、初期状態において全て「未」が表示さ
れている。「実行の要否」の項目には、キーボード等の
入力装置を用いた作業者による入力操作によって、各検
査プロセスA〜Cに関して「要」又は「否」の表示
(「フラグ」とも呼ばれている)が予め入力される。図
11,12に示した例では、ロットL1は検査プロセス
A〜Cを実行すべきロットであり、ロットL2は検査プ
ロセスA〜Cを実行しないロットということになる。図
10を参照して、生産管理装置102は、図11,12
に示した工程管理表の内容に基づいて、各検査プロセス
A〜Cの実行が「要」と指定されたロットに関する情報
を、データSA〜SCとして各検査装置101A〜10
1Cに入力する。
11 and 12 show lots L1 and L, respectively.
It is a figure which shows the process control table regarding 2. These process management tables are managed by the production management device 102.
The process management table is provided with items of “whether execution is required”, “process”, and “completion of completion”. In the item “process”, the manufacturing processes A to C and the inspection processes A to C are described in advance in the order of execution, for example. In the item of "presence or absence of completion", "not yet" is displayed in the initial state. In the item of “necessity of execution”, an operator's input operation using an input device such as a keyboard indicates “necessary” or “no” for each inspection process A to C (also called “flag”). Is entered in advance. In the examples shown in FIGS. 11 and 12, the lot L1 is a lot in which the inspection processes A to C should be executed, and the lot L2 is a lot in which the inspection processes A to C are not executed. With reference to FIG. 10, the production management apparatus 102 is configured as shown in FIGS.
Based on the contents of the process control table shown in FIG. 1, information regarding the lots designated as “necessary” for execution of the inspection processes A to C is used as data SA to SC, and the inspection devices 101A to 101A to 10C are used.
Enter in 1C.

【0005】また、検査プロセスA〜Cは、各検査プロ
セスA〜Cの実行が「要」と指定されたロット内に含ま
れる全ての半導体ウェハに対して実行されるのではな
く、一部の半導体ウェハに対してのみ実行される。ロッ
ト内の何枚の半導体ウェハ(あるいはどの半導体ウェ
ハ)に対して検査プロセスA〜Cを実行するかは、作業
者によって指定され、生産管理装置102によって統括
的に管理されている。図10を参照して、生産管理装置
102は、ロット内で各検査プロセスA〜Cを実行すべ
き半導体ウェハの枚数に関する情報を、データTA〜T
Cとして各検査装置101A〜101Cに入力する。な
お、データTA〜TCには、上記半導体ウェハの枚数に
関する情報のほかに、その他の検査条件に関する情報が
含まれている場合もある。
Further, the inspection processes A to C are not executed on all the semiconductor wafers included in the lot designated as "necessary", but a part of the inspection processes A to C is executed. Only performed on semiconductor wafers. The number of semiconductor wafers (or which semiconductor wafers) in the lot to execute the inspection processes A to C is designated by the operator and is comprehensively controlled by the production control device 102. With reference to FIG. 10, the production management apparatus 102 provides information on the number of semiconductor wafers in the lot to execute each of the inspection processes A to C as data TA to T.
It is input as C into each of the inspection devices 101A to 101C. The data TA to TC may include information on other inspection conditions in addition to the information on the number of semiconductor wafers.

【0006】図10を参照して、検査装置101A〜1
01Cでの検査プロセスA〜Cが完了すると、各検査装
置101A〜101Cから検査完了信号UA〜UCがそ
れぞれ出力され、生産管理装置102に入力される。ま
た、図10には示していないが、上記第1〜第3の半導
体製造装置での製造プロセスA〜Cが完了すると、上記
第1〜第3の半導体製造装置から検査完了信号がそれぞ
れ出力され、生産管理装置102に入力される。図1
1,12を参照して、生産管理装置102は、これらの
検査完了信号を受け取ると、工程管理表の「完了の有
無」の項目の表示を、逐次「未」から「済」に変更す
る。
Referring to FIG. 10, inspection devices 101A-1
When the inspection processes A to C in 01C are completed, the inspection completion signals UA to UC are output from the inspection devices 101A to 101C, respectively, and are input to the production control device 102. Although not shown in FIG. 10, when the manufacturing processes A to C in the first to third semiconductor manufacturing apparatuses are completed, inspection completion signals are output from the first to third semiconductor manufacturing apparatuses, respectively. , Is input to the production control device 102. Figure 1
With reference to Nos. 1 and 12, when the production control device 102 receives these inspection completion signals, the production control device 102 sequentially changes the display of the item “presence / absence of completion” of the process control table from “not completed” to “completed”.

【0007】[0007]

【発明が解決しようとする課題】上記の通り、従来の半
導体検査システムでは、全てのロットのうちのどのロッ
トに対して検査プロセスを実行するか(以下「ロット頻
度」とも称する)は、予め作業者によって指定されて、
生産管理装置102で管理されている。また、ロット内
に含まれる全ての半導体ウェハのうちの何枚の半導体ウ
ェハに対して検査プロセスを実行するか(以下「ウェハ
頻度」とも称する)も、予め作業者によって指定され
て、生産管理装置102で管理されている。従って、ロ
ット頻度やウェハ頻度(以下両者を包括して「検査頻
度」とも称する)は、作業者の入力操作によって変更さ
れない限り常に一定であり、検査結果との対応がとれて
いないという問題があった。
As described above, in the conventional semiconductor inspection system, it is necessary to determine in advance which lot of all lots the inspection process should be executed (hereinafter, also referred to as "lot frequency"). Specified by the person
It is managed by the production management device 102. Further, the number of semiconductor wafers out of all the semiconductor wafers included in the lot to be subjected to the inspection process (hereinafter also referred to as “wafer frequency”) is designated in advance by the operator, and the production management apparatus It is managed by 102. Therefore, the lot frequency and the wafer frequency (hereinafter collectively referred to as “inspection frequency”) are always constant unless changed by an operator's input operation, and there is a problem that they do not correspond to inspection results. It was

【0008】例えば、良好な検査結果が連続的に得られ
ている場合には、複数ロットのトータルの生産所要期間
を短縮するために検査頻度を下げることが望ましく、逆
に、劣悪な検査結果が連続的に得られている場合には、
原因解析に利用する等のために検査頻度を上げることが
望ましい。しかしながら、従来の半導体検査システムで
は、検査結果の状況に応じて検査頻度を自動的に変更す
る機能がないため、例えばロット頻度に関しては、工程
管理表の「実行の要否」の項目を書き換えることによっ
て対応するしかない。
For example, when good inspection results are continuously obtained, it is desirable to reduce the inspection frequency in order to shorten the total production required period of a plurality of lots, and conversely, inferior inspection results can be obtained. If obtained continuously,
It is desirable to increase the inspection frequency for use in cause analysis. However, since the conventional semiconductor inspection system does not have a function of automatically changing the inspection frequency according to the status of the inspection result, for example, regarding the lot frequency, the item "whether or not to execute" in the process control table should be rewritten. There is no choice but to deal with.

【0009】本発明はかかる問題を解決するために成さ
れたものであり、検査結果の状況に応じて検査頻度を自
動的に変更することにより、検査結果と検査頻度との対
応がとられた検査システム及び検査方法を得ることを目
的とするものである。
The present invention has been made to solve such a problem, and the inspection frequency and the inspection frequency are corresponded by automatically changing the inspection frequency according to the situation of the inspection result. The purpose is to obtain an inspection system and an inspection method.

【0010】[0010]

【課題を解決するための手段】この発明のうち請求項1
に記載の検査システムは、検査対象の検査を実行する検
査装置と、検査装置から検査の結果に関する結果データ
を入力し、結果データに基づいて、複数の検査対象のう
ち以降検査を実行すべき検査対象の割合をデータ処理に
よって決定する決定部とを備えるものである。
[Means for Solving the Problems] Claim 1 of the present invention
The inspection system described in 1. inputs the inspection device that executes the inspection of the inspection target and the result data regarding the result of the inspection from the inspection device, and based on the result data, the inspection that should perform the inspection thereafter among the plurality of inspection targets. And a determination unit that determines the target ratio by data processing.

【0011】また、この発明のうち請求項2に記載の検
査システムは、請求項1に記載の検査システムであっ
て、検査対象は半導体ウェハであり、決定部は、複数の
ロットのうち、検査を実行すべき半導体ウェハが含まれ
る検査ロットの割合を決定することを特徴とするもので
ある。
The inspection system according to a second aspect of the present invention is the inspection system according to the first aspect, in which the inspection target is a semiconductor wafer, and the determining unit inspects a plurality of lots. It is characterized in that the ratio of the inspection lot containing the semiconductor wafer to be executed is determined.

【0012】また、この発明のうち請求項3に記載の検
査システムは、請求項2に記載の検査システムであっ
て、決定部は、結果データに基づいて、検査ロットに関
し結果データを代表させる値であるロット値を計算する
データ計算部と、ロット値と所定の判定条件テーブルと
に基づいて、複数のロットのうちの検査ロットの割合を
判定する判定部とを含むデータ処理装置を有することを
特徴とするものである。
The inspection system according to a third aspect of the present invention is the inspection system according to the second aspect, wherein the determining unit is a value that represents the result data regarding the inspection lot based on the result data. And a data processing unit that includes a data calculation unit that calculates a lot value and a determination unit that determines the proportion of inspection lots among a plurality of lots based on the lot value and a predetermined determination condition table. It is a feature.

【0013】また、この発明のうち請求項4に記載の検
査システムは、請求項2に記載の検査システムであっ
て、決定部は、さらに、各ロット内に含まれる複数の半
導体ウェハのうち、検査を実行すべき検査ウェハの割合
を決定することを特徴とするものである。
The inspection system according to a fourth aspect of the present invention is the inspection system according to the second aspect, wherein the determination unit further includes a plurality of semiconductor wafers included in each lot. The method is characterized in that the proportion of inspection wafers to be inspected is determined.

【0014】また、この発明のうち請求項5に記載の検
査システムは、請求項4に記載の検査システムであっ
て、決定部は、結果データに基づいて、検査ロットに関
し結果データを代表させる値であるロット値を計算する
データ計算部と、ロット値と所定の判定条件テーブルと
に基づいて、複数のロットのうちの検査ロットの割合
と、複数の半導体ウェハのうちの検査ウェハの割合とを
判定する判定部とを含むデータ処理装置を有することを
特徴とするものである。
The inspection system according to a fifth aspect of the present invention is the inspection system according to the fourth aspect, wherein the deciding unit represents the result data for the inspection lot based on the result data. Based on the data calculation unit that calculates the lot value and the lot value and the predetermined determination condition table, the ratio of the inspection lot of the plurality of lots and the ratio of the inspection wafer of the plurality of semiconductor wafers are calculated. It is characterized by having a data processing device including a determination unit for determination.

【0015】また、この発明のうち請求項6に記載の検
査システムは、請求項1に記載の検査システムであっ
て、検査対象は半導体ウェハであり、決定部は、ロット
内に含まれる複数の半導体ウェハのうち、検査を実行す
べき検査ウェハの割合を決定することを特徴とするもの
である。
The inspection system according to a sixth aspect of the present invention is the inspection system according to the first aspect, wherein the inspection target is a semiconductor wafer, and the determination unit includes a plurality of determination units included in a lot. It is characterized in that the ratio of inspection wafers to be inspected among the semiconductor wafers is determined.

【0016】また、この発明のうち請求項7に記載の検
査システムは、請求項6に記載の検査システムであっ
て、決定部は、結果データに基づいて、検査が実行され
た半導体ウェハを含むロットに関し結果データを代表さ
せる値であるロット値を計算するデータ計算部と、ロッ
ト値と所定の判定条件テーブルとに基づいて、複数の半
導体ウェハのうちの検査ウェハの割合を判定する判定部
とを含むデータ処理装置を有することを特徴とするもの
である。
[0016] The inspection system according to claim 7 of the present invention is the inspection system according to claim 6, wherein the determination unit includes a semiconductor wafer on which inspection is performed based on the result data. A data calculation unit that calculates a lot value that is a value representing the result data regarding the lot, and a determination unit that determines the proportion of the inspection wafers among the plurality of semiconductor wafers based on the lot value and a predetermined determination condition table. And a data processing device including

【0017】また、この発明のうち請求項8に記載の検
査システムは、請求項3,5,7のうちのいずれか一つ
に記載の検査システムであって、検査装置は、半導体ウ
ェハ上の欠陥をこの順に検査する第1及び第2の欠陥検
査装置を含み、結果データは、第1の欠陥検査装置によ
る欠陥検査によって発見された、半導体ウェハのウェハ
面内における欠陥の位置に関する第1の座標データと、
第2の欠陥検査装置による欠陥検査によって発見され
た、半導体ウェハのウェハ面内における欠陥の位置に関
する第2の座標データとを含み、決定部は、第2の欠陥
検査装置に係る処理において、第2の座標データのうち
第1の座標データと重複するものを差し引いて得られた
結果データをデータ計算部に入力するデータ処理部をさ
らに有することを特徴とするものである。
An inspection system according to claim 8 of the present invention is the inspection system according to any one of claims 3, 5 and 7, wherein the inspection device is on a semiconductor wafer. It includes first and second defect inspection devices for inspecting defects in this order, and the result data is a first data regarding a position of the defect in the wafer surface of the semiconductor wafer discovered by the defect inspection by the first defect inspection device. Coordinate data,
And a second coordinate data regarding the position of the defect in the wafer surface of the semiconductor wafer, which is found by the defect inspection by the second defect inspection device, It is characterized by further comprising a data processing section for inputting result data obtained by subtracting the one overlapping the first coordinate data from the second coordinate data to the data calculation section.

【0018】また、この発明のうち請求項9に記載の検
査方法は、(a)検査装置によって検査対象の検査を実
行する工程と、(b)検査装置から検査の結果に関する
結果データを入力し、結果データに基づいて、複数の検
査対象のうち以降検査を実行すべき検査対象の割合をデ
ータ処理によって決定する工程とを備えるものである。
According to a ninth aspect of the present invention, an inspection method includes: (a) a step of executing an inspection of an inspection target by an inspection apparatus; and (b) inputting result data regarding an inspection result from the inspection apparatus. And a step of determining, by data processing, a ratio of the inspection target to be subsequently subjected to the inspection based on the result data.

【0019】また、この発明のうち請求項10に記載の
検査方法は、請求項9に記載の検査方法であって、検査
対象は半導体ウェハであり、工程(b)においては、複
数のロットのうち、検査を実行すべき半導体ウェハが含
まれる検査ロットの割合が決定されることを特徴とする
ものである。
The inspection method according to a tenth aspect of the present invention is the inspection method according to the ninth aspect, wherein the inspection object is a semiconductor wafer, and in the step (b), a plurality of lots are processed. Among them, the ratio of the inspection lot including the semiconductor wafer to be inspected is determined.

【0020】また、この発明のうち請求項11に記載の
検査方法は、請求項10に記載の検査方法であって、工
程(b)においては、さらに、各ロット内に含まれる複
数の半導体ウェハのうち、検査を実行すべき検査ウェハ
の割合が決定されることを特徴とするものである。
Further, the inspection method according to claim 11 of the present invention is the inspection method according to claim 10, wherein in the step (b), a plurality of semiconductor wafers included in each lot are further included. Among them, the ratio of inspection wafers to be inspected is determined.

【0021】また、この発明のうち請求項12に記載の
検査方法は、請求項9に記載の検査方法であって、検査
対象は半導体ウェハであり、工程(b)においては、ロ
ット内に含まれる複数の半導体ウェハのうち、検査を実
行すべき検査ウェハの割合が決定されることを特徴とす
るものである。
The inspection method according to a twelfth aspect of the present invention is the inspection method according to the ninth aspect, wherein the inspection target is a semiconductor wafer, and in the step (b), it is included in the lot. The ratio of inspection wafers to be inspected among a plurality of semiconductor wafers to be inspected is determined.

【0022】また、この発明のうち請求項13に記載の
検査方法は、請求項9に記載の検査方法であって、検査
対象は半導体ウェハであり、検査装置は、半導体ウェハ
上の欠陥をこの順に検査する第1及び第2の欠陥検査装
置を含み、結果データは、第1の欠陥検査装置による欠
陥検査によって発見された、半導体ウェハのウェハ面内
における欠陥の位置に関する第1の座標データと、第2
の欠陥検査装置による欠陥検査によって発見された、半
導体ウェハのウェハ面内における欠陥の位置に関する第
2の座標データとを含み、工程(b)の第2の検査装置
に係る処理においては、第2の座標データのうち第1の
座標データと重複するものを差し引いて得られた結果デ
ータが利用されることを特徴とするものである。
The inspection method according to a thirteenth aspect of the present invention is the inspection method according to the ninth aspect, wherein the inspection target is a semiconductor wafer, and the inspection device detects a defect on the semiconductor wafer. The first and second defect inspection devices for inspecting in order are included, and the result data is the first coordinate data regarding the position of the defect in the wafer surface of the semiconductor wafer discovered by the defect inspection by the first defect inspection device. , Second
And the second coordinate data on the position of the defect in the wafer surface of the semiconductor wafer, which is found by the defect inspection by the defect inspection apparatus of 1. The result data obtained by subtracting the coordinate data that overlaps the first coordinate data is used.

【0023】[0023]

【発明の実施の形態】実施の形態1.図1は、本発明の
実施の形態1に係る半導体検査システムを概念的に示す
ブロック図である。本実施の形態1に係る半導体検査シ
ステムは、複数の検査装置1A〜1Cと決定部50とを
備えている。図1では、代表的に3つの検査装置1A〜
1Cのみを示している。検査装置1Aは、図示しない第
1の半導体製造装置(例えばCVD装置やエッチング装
置)によって半導体製造プロセス(以下「製造プロセス
A」と称する)が実行された後に、半導体ウェハの検査
(以下「検査プロセスA」と称する)を実行するもので
ある。また、検査装置1Bは、検査プロセスAが終了
し、図示しない第2の半導体製造装置によって半導体製
造プロセス(以下「製造プロセスB」と称する)が実行
された後に、半導体ウェハの検査(以下「検査プロセス
B」と称する)を実行するものである。さらに、検査装
置1Cは、検査プロセスBが終了し、図示しない第3の
半導体製造装置によって半導体製造プロセス(以下「製
造プロセスC」と称する)が実行された後に、半導体ウ
ェハの検査(以下「検査プロセスC」と称する)を実行
するものである。例えば検査プロセスA〜Cでは、半導
体ウェハの欠陥(ウェハ面上への異物の付着等)を検査
する欠陥検査が行われる。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. 1 is a block diagram conceptually showing a semiconductor inspection system according to a first embodiment of the present invention. The semiconductor inspection system according to the first embodiment includes a plurality of inspection devices 1A to 1C and a determination unit 50. In FIG. 1, typically three inspection devices 1A to
Only 1C is shown. The inspection apparatus 1A performs an inspection of a semiconductor wafer (hereinafter referred to as “inspection process”) after a semiconductor manufacturing process (hereinafter referred to as “manufacturing process A”) is executed by a first semiconductor manufacturing apparatus (not shown) (for example, a CVD apparatus or an etching apparatus). "A"). Further, the inspection apparatus 1B inspects a semiconductor wafer (hereinafter, referred to as “inspection”) after the inspection process A is completed and a semiconductor manufacturing process (hereinafter referred to as “manufacturing process B”) is executed by a second semiconductor manufacturing apparatus (not shown). Process B ”). Further, the inspection apparatus 1C inspects a semiconductor wafer (hereinafter referred to as “inspection”) after the inspection process B is completed and a semiconductor manufacturing process (hereinafter referred to as “manufacturing process C”) is executed by a third semiconductor manufacturing apparatus (not shown). Process C "). For example, in the inspection processes A to C, a defect inspection for inspecting a semiconductor wafer for defects (such as adhesion of foreign matter on the wafer surface) is performed.

【0024】また、決定部50は、検査装置1A〜1C
から検査結果に関するデータRA〜RCをそれぞれ入力
し、データRA〜RCに基づいて、複数のロットのう
ち、以降の検査を実行すべきロット(検査ロット)の割
合、及び各ロット内に含まれる複数の半導体ウェハのう
ち、以降の検査を実行すべき半導体ウェハ(検査ウェ
ハ)の割合を、データ処理によって決定する機能を有し
ている。即ち、決定部50は、過去の検査結果に基づい
て、以降のロット頻度及びウェハ頻度を自動的に変更す
る機能を有している。かかる機能を実現するために、決
定部50は、生産管理装置2とデータ処理装置3とを備
えている。
Further, the decision unit 50 includes the inspection devices 1A to 1C.
The data RA to RC relating to the inspection results are input respectively, and based on the data RA to RC, the ratio of lots (inspection lots) to be subjected to subsequent inspections among a plurality of lots, and the plurality of lots included in each lot. The semiconductor wafer has a function of determining the ratio of semiconductor wafers (inspection wafers) to be subjected to subsequent inspections by data processing. That is, the determination unit 50 has a function of automatically changing the subsequent lot frequency and wafer frequency based on the past inspection results. In order to realize such a function, the determination unit 50 includes the production management device 2 and the data processing device 3.

【0025】生産管理装置2は、図10に示した従来の
生産管理装置102と同様に、検査装置1A〜1Cから
入力した検査完了信号UA〜UC、及び上記第1〜第3
の半導体製造装置から入力した検査完了信号に基づい
て、図11,12に示した工程管理表の「完了の有無」
の項目を管理する。また、生産管理装置2は、ロット頻
度に関わる情報をデータSA〜SCとして検査装置1A
〜1Cにそれぞれ入力するとともに、ウェハ頻度に関わ
る情報をデータTA〜TCとして検査装置1A〜1Cに
それぞれ入力する。従来の半導体検査システムと同様
に、ロット頻度の初期値は、品種及び検査プロセスの組
み合わせに応じて、システムの初期設定時に作業者によ
って所望の値に設定される。
The production control device 2 is similar to the conventional production control device 102 shown in FIG. 10, and the inspection completion signals UA to UC input from the inspection devices 1A to 1C and the first to third items.
Based on the inspection completion signal input from the semiconductor manufacturing equipment of the above, "presence or absence of completion" of the process control table shown in FIGS.
Manage items. Further, the production control device 2 uses the information relating to the lot frequency as the data SA to SC and inspects the inspection device 1A.
.. to 1C, and information on the wafer frequency is input to the inspection devices 1A to 1C as data TA to TC. Similar to the conventional semiconductor inspection system, the initial value of the lot frequency is set to a desired value by the operator at the time of initial setting of the system according to the combination of the product type and the inspection process.

【0026】データ処理装置3は、検査装置1A〜1C
から入力した検査結果に関するデータRA〜RCに基づ
いて、ロット頻度に関するデータDmA〜DmC、及び
ウェハ頻度に関するデータDnA〜DnCを生成して出
力する。そして、生産管理装置2は、データ処理装置3
から入力したデータDmA〜DmC,DnA〜DnCに
基づいて、データSA〜SC,TA〜TCを自動的に更
新して出力する。
The data processing device 3 includes inspection devices 1A to 1C.
Based on the data RA to RC related to the inspection result input from the above, data DmA to DmC related to the lot frequency and data DnA to DnC related to the wafer frequency are generated and output. Then, the production control device 2 is connected to the data processing device 3
The data SA to SC and TA to TC are automatically updated and output based on the data DmA to DmC and DnA to DnC input from

【0027】以下の説明では、データSA〜SC、デー
タTA〜TC、検査完了信号UA〜UC、データRA〜
RC、データDmA〜DmC、及びデータDnA〜Dn
Cを包括して表す場合は、それぞれデータS、データ
T、検査完了信号U、データR、データDm、及びデー
タDnと表記する。また、検査装置1A〜1Cを包括し
て表す場合は検査装置1と表記する。
In the following description, the data SA to SC, the data TA to TC, the inspection completion signals UA to UC, and the data RA to.
RC, data DmA to DmC, and data DnA to Dn
When C is comprehensively represented, it is represented as data S, data T, inspection completion signal U, data R, data Dm, and data Dn, respectively. Further, when the inspection devices 1A to 1C are comprehensively represented, they are referred to as the inspection device 1.

【0028】図2は、生産管理装置2の具体的な構成を
示すブロック図である。生産管理装置2は、検査装置1
及びデータ処理装置3の各出力に接続された入力を有す
る管理部21と、管理部21の出力に接続された入力、
及び検査装置1の入力に接続された出力を有する送信部
22と、ウェハ頻度設定テーブル24が記憶され、管理
部21の入力に接続された出力を有する記憶部23とを
備えている。
FIG. 2 is a block diagram showing a concrete configuration of the production control device 2. The production control device 2 is the inspection device 1.
And a management unit 21 having an input connected to each output of the data processing device 3, and an input connected to an output of the management unit 21,
And a transmitter 22 having an output connected to the input of the inspection apparatus 1, and a storage unit 23 having a wafer frequency setting table 24 stored therein and having an output connected to the input of the management unit 21.

【0029】図3は、データ処理装置3の具体的な構成
を示すブロック図である。データ処理装置3は、検査結
果35、計算式テーブル36、及び判定条件テーブル3
7が記憶され、検査装置1の出力に接続された入力を有
する記憶部31と、記憶部31の出力に接続された入力
を有するデータ計算部32と、記憶部31及びデータ計
算部32の各出力に接続された入力を有する判定部33
と、判定部33の出力に接続された入力、及び生産管理
装置2の入力に接続された出力を有する送信部34とを
備えている。
FIG. 3 is a block diagram showing a specific configuration of the data processing device 3. The data processing device 3 includes the inspection result 35, the calculation formula table 36, and the determination condition table 3.
7 is stored and has a storage unit 31 having an input connected to the output of the inspection apparatus 1, a data calculation unit 32 having an input connected to the output of the storage unit 31, and each of the storage unit 31 and the data calculation unit 32. Judgment unit 33 having an input connected to the output
And a transmission unit 34 having an input connected to the output of the determination unit 33 and an output connected to the input of the production control device 2.

【0030】図4は、ウェハ頻度設定テーブル24の一
例を示す図である。品種及び検査プロセスの組み合わせ
に応じて、複数(図4に示した例では3種類)のウェハ
頻度条件J〜Lが設けられている。例えば、品種H1の
検査プロセスBに関してウェハ頻度条件Kが設定されて
いる場合は、1ロット内に含まれる25枚の半導体ウェ
ハのうち、13枚の半導体ウェハに関して検査プロセス
Bが実行されることになる。システムの初期設定時に
は、品種及び検査プロセスの組み合わせに拘わらず、最
低割合のウェハ頻度条件Jが設定されている。
FIG. 4 is a diagram showing an example of the wafer frequency setting table 24. A plurality of (three types in the example shown in FIG. 4) wafer frequency conditions J to L are provided according to the combination of the type and the inspection process. For example, when the wafer frequency condition K is set for the inspection process B of the product type H1, the inspection process B is executed for 13 semiconductor wafers out of 25 semiconductor wafers included in one lot. Become. At the time of initial setting of the system, the minimum frequency wafer frequency condition J is set regardless of the combination of product type and inspection process.

【0031】図5は、検査結果35の一例を示す図であ
る。図5では、1ロット内に含まれる25枚の半導体ウ
ェハのうち、ウェハ番号がW01,W11,W21の3
枚の半導体ウェハに関して欠陥検査が実行された場合の
検査結果が示されている。例えば、ロット番号がL00
のロット内の、ウェハ番号がW11の半導体ウェハに関
しては、29個の欠陥が発見されたことが示されてい
る。
FIG. 5 is a diagram showing an example of the inspection result 35. In FIG. 5, among the 25 semiconductor wafers included in one lot, the wafer numbers 3 are W01, W11, and W21.
The inspection result when the defect inspection is performed on one semiconductor wafer is shown. For example, the lot number is L00
It is shown that 29 defects were found regarding the semiconductor wafer with the wafer number W11 in the lot of.

【0032】図6は、判定条件テーブル37の一例を示
す図である。判定条件テーブル37には、欠陥の致命度
が大きく、早急な対策を要する欠陥判定の順に、規格外
判定、SPC(Static Process Control)判定、Cp
(工程指数)判定の3種類の判定条件が記述されてい
る。
FIG. 6 is a diagram showing an example of the judgment condition table 37. In the determination condition table 37, non-standard determination, SPC (Static Process Control) determination, and Cp are performed in the order of defect determination having a high degree of defect fatality and requiring immediate countermeasures.
Three types of determination conditions for (process index) determination are described.

【0033】規格外判定では、欠陥数が30個以下が規
格内と判定され、欠陥数が31個以上が規格外と判定さ
れる。そして、欠陥数が31〜49個の場合は、m=
3、n=Kに設定され、欠陥数が50個以上の場合は、
m=1、n=Lに設定される。「m」はロット頻度に関
する値であり、ロット番号をmで割った場合に余りがゼ
ロとなるロットが検査ロットとなることを意味してい
る。mの初期値は、品種及び検査プロセスの組み合わせ
に応じて、作業者によって4以上の値に設定されてい
る。「n」はウェハ頻度に関する値であり、例えばn=
Kの場合は、図4に示したウェハ頻度設定テーブル24
のウェハ頻度条件Kが採用されることを意味している。
In the non-standard judgment, it is judged that the number of defects is 30 or less, and that the number of defects is 31 or more is non-standard. When the number of defects is 31 to 49, m =
3, when n = K is set and the number of defects is 50 or more,
It is set to m = 1 and n = L. “M” is a value related to the lot frequency, and means that a lot with a remainder of zero when the lot number is divided by m is an inspection lot. The initial value of m is set to a value of 4 or more by the operator according to the combination of the product type and the inspection process. “N” is a value related to the wafer frequency, for example, n =
In the case of K, the wafer frequency setting table 24 shown in FIG.
It means that the wafer frequency condition K is adopted.

【0034】SPC判定では、連続7点上昇傾向にある
場合、又はUclオーバーとなる場合に、mの値が1だ
け減算される。また、Cp判定では、Cp値が1.33
よりも大きい場合はmの値が1だけ加算され、Cp値が
1以上1.33以下の場合はmの値が現状維持され、C
p値が1よりも小さい場合はmの値が1だけ減算され
る。
In the SPC determination, the value of m is decremented by 1 when there is a continuous upward trend of 7 points or when Ucl is exceeded. Moreover, in the Cp determination, the Cp value is 1.33.
If the Cp value is greater than or equal to 1 and less than or equal to 1.33, the value of m is maintained and C
When the p value is smaller than 1, the value of m is subtracted by 1.

【0035】図7は、データ処理装置3の動作を説明す
るためのフローチャートである。以下、図3及び図7を
参照して、データ処理装置3の動作について説明する。
ステップSP1において、データ計算部32は、検査結
果35に関するデータRと、計算式テーブル36に関す
るデータD2とを、記憶部31から入力する。計算式テ
ーブル36には、平均値や中央値等の各種計算式がテー
ブル形式で記述されており、いずれの計算式を採用する
かは、作業者によって選択可能である。そして、データ
計算部32は、入力したデータR及びデータD2に基づ
いて、そのロットに関する複数の検査結果を代表させる
値(ロット値)を算出する。平均値が採用されている場
合、例えば、図5に示したロット番号がL00のロット
のロット値は「28」となる。データ計算部32は、算
出したロット値をデータD3として出力する。
FIG. 7 is a flow chart for explaining the operation of the data processing device 3. The operation of the data processing device 3 will be described below with reference to FIGS. 3 and 7.
In step SP1, the data calculation unit 32 inputs the data R regarding the inspection result 35 and the data D2 regarding the calculation formula table 36 from the storage unit 31. In the calculation formula table 36, various calculation formulas such as an average value and a median value are described in a table format, and it is possible for an operator to select which calculation formula to use. Then, the data calculation unit 32 calculates a value (lot value) that represents a plurality of inspection results regarding the lot based on the input data R and data D2. When the average value is adopted, for example, the lot value of the lot with the lot number L00 shown in FIG. 5 is “28”. The data calculator 32 outputs the calculated lot value as data D3.

【0036】次に、判定部33は、データ計算部32か
らデータD3を入力するとともに、記憶部31から判定
条件テーブル37に関するデータD4を入力する。そし
て、ステップSP2において、ロット値が規格内にある
か規格外にあるかの判定を行う。ステップSP2におい
て規格外にあると判定された場合(NG)はステップS
P3に進み、図6に示した条件の通りにmの値及びnの
値が変更され、その情報がデータDm,Dnとして送信
部34に入力される。これにより、以降の検査におい
て、ロット頻度及びウェハ頻度がともに上昇する方向に
補正される。
Next, the determination unit 33 inputs the data D3 from the data calculation unit 32 and the data D4 related to the determination condition table 37 from the storage unit 31. Then, in step SP2, it is determined whether the lot value is within the standard or outside the standard. If it is determined in step SP2 that it is out of the standard (NG), step S
Proceeding to P3, the value of m and the value of n are changed according to the conditions shown in FIG. 6, and the information is input to the transmission unit 34 as data Dm and Dn. As a result, in subsequent inspections, the lot frequency and the wafer frequency are both corrected to increase.

【0037】一方、ステップSP2において規格内にあ
ると判定された場合(OK)はステップSP4に進み、
判定部33は続いてSPC判定を行う。記憶部31に
は、同一の検査プロセスに係る過去数回分(例えば過去
20ロット分)の検査結果に関するデータRが蓄積され
ており、判定部33は、これらの蓄積データに基づいて
SPC判定を実行する。ステップSP4において連続7
点上昇傾向にあるか、又はUclオーバーと判定された
場合(NG)はステップSP5に進み、図6に示した条
件の通りにmの値が減算され、その情報がデータDmと
して送信部34に入力される。これにより、以降の検査
において、ロット頻度が上昇する方向に補正される。但
し、ウェハ頻度は現状維持のままである。
On the other hand, if it is determined in step SP2 that the standard is satisfied (OK), the process proceeds to step SP4.
The determination unit 33 subsequently makes an SPC determination. Data R relating to the inspection results of the past several times (for example, the past 20 lots) related to the same inspection process are accumulated in the storage unit 31, and the determination unit 33 executes the SPC determination based on these accumulated data. To do. Continuous 7 in step SP4
If it is determined that there is a tendency to increase the points or if Ucl is exceeded (NG), the process proceeds to step SP5, the value of m is subtracted according to the conditions shown in FIG. 6, and the information is sent to the transmission unit 34 as data Dm. Is entered. As a result, in subsequent inspections, the lot frequency is corrected to increase. However, the wafer frequency remains unchanged.

【0038】一方、ステップSP4において連続7点上
昇傾向になく、かつUclオーバーでもないと判定され
た場合(OK)はステップSP6に進み、判定部33は
続いてCp判定を行う。ステップSP6においてCp値
が1.33以下と判定された場合(NG)はステップS
P7に進み、図6に示した条件の通りにmの値が維持又
は減算され、その情報がデータDmとして送信部34に
入力される。具体的に、Cp値が1未満の場合はロット
頻度が上昇する方向に補正され、Cp値が1以上1.3
3以下の場合はロット頻度は現状維持のままである。な
お、いずれの場合もウェハ頻度は現状維持のままであ
る。
On the other hand, if it is determined in step SP4 that there is no tendency for a continuous 7-point increase and that Ucl is not exceeded (OK), the process proceeds to step SP6, and the determination unit 33 subsequently performs the Cp determination. When it is determined that the Cp value is 1.33 or less in step SP6 (NG), step S
Proceeding to P7, the value of m is maintained or subtracted according to the condition shown in FIG. 6, and the information is input to the transmission unit 34 as the data Dm. Specifically, when the Cp value is less than 1, the lot frequency is corrected to increase, and the Cp value is 1 or more and 1.3 or more.
When the number is 3 or less, the lot frequency remains unchanged. In any case, the wafer frequency remains unchanged.

【0039】一方、ステップSP6においてCp値が
1.33よりも大きいと判定された場合(OK)はステ
ップSP8に進み、図6に示した条件の通りにmの値が
加算される。但し、ステップSP6の判定結果が「O
K」となる状況が所定回数以上連続して発生した場合
に、ステップSP8に進むような処理を行ってもよい。
On the other hand, if it is determined in step SP6 that the Cp value is larger than 1.33 (OK), the process proceeds to step SP8, and the value of m is added according to the condition shown in FIG. However, the determination result of step SP6 is "O.
When the situation of "K" occurs continuously a predetermined number of times or more, the process may proceed to step SP8.

【0040】次に、ステップSP9において、判定部3
3は、ステップSP8で加算された後のmの値が所定の
上限値(例えば20)をオーバーするか否かを判定す
る。所定の上限値は、品種及び検査プロセスの組み合わ
せに応じて、初期設定時に判定部33に予め教示されて
いる。ステップSP9における判定の結果が「YES」
の場合、即ち上限値をオーバーする場合はステップSP
10に進み、その上限値がmの値として採用される。そ
して、その情報がデータDmとして送信部34に入力さ
れる。
Next, in step SP9, the determination unit 3
3 determines whether or not the value of m after addition in step SP8 exceeds a predetermined upper limit value (for example, 20). The predetermined upper limit value is taught in advance to the determination unit 33 at the time of initial setting according to the combination of the product type and the inspection process. The result of the determination in step SP9 is "YES".
If, that is, if the upper limit is exceeded, step SP
Proceeding to 10, the upper limit value is adopted as the value of m. Then, the information is input to the transmission unit 34 as the data Dm.

【0041】一方、ステップSP9における判定の結果
が「NO」の場合は、ステップSP8で加算された後の
mの値がそのまま採用され、その情報がデータDmとし
て送信部34に入力される。これにより、以降の検査に
おいてロット頻度が減少する方向に補正される。
On the other hand, when the result of the determination in step SP9 is "NO", the value of m after addition in step SP8 is adopted as it is, and the information is input to the transmission section 34 as data Dm. Thereby, the lot frequency is corrected in the subsequent inspection.

【0042】図2を参照して、データDm,Dnは、デ
ータ処理装置3の送信部34から生産管理装置2の管理
部21に入力される。管理部21は、ウェハ頻度設定テ
ーブル24の中から、入力されたデータDnに対応する
ウェハ頻度条件J〜Kを読み出し、ウェハ頻度に関する
データTとして送信部22に入力する。また、管理部2
1は、入力されたデータDmに基づいて、工程管理表の
「実行の要否」の項目を維持又は書き換えることにより
ロット頻度を維持又は増減し、データSとして送信部2
2に入力する。そして、データS,Tは送信部22から
検査装置1に入力される。
With reference to FIG. 2, the data Dm and Dn are input from the transmission unit 34 of the data processing device 3 to the management unit 21 of the production management device 2. The management unit 21 reads the wafer frequency conditions J to K corresponding to the input data Dn from the wafer frequency setting table 24, and inputs the wafer frequency conditions J to K to the transmission unit 22 as data T regarding the wafer frequency. In addition, the management unit 2
1, the lot frequency is maintained or increased or decreased by maintaining or rewriting the item "whether or not to execute" in the process control table based on the input data Dm, and the transmitting unit 2 stores the data S as data S.
Enter 2. Then, the data S and T are input from the transmission unit 22 to the inspection device 1.

【0043】このように本実施の形態1に係る半導体検
査システムによれば、決定部50は、過去の検査結果に
基づいて、以降のロット頻度及びウェハ頻度を自動的に
変更する。従って、検査結果と検査頻度との適切な対応
がとられた検査システム及び検査方法を得ることができ
る。
As described above, according to the semiconductor inspection system of the first embodiment, the determination unit 50 automatically changes the subsequent lot frequency and wafer frequency based on the past inspection results. Therefore, it is possible to obtain the inspection system and the inspection method in which the inspection result and the inspection frequency are appropriately associated with each other.

【0044】実施の形態2.図8は、半導体ウェハに欠
陥が発生している状況を示す上面図である。図8(A)
は、検査プロセスAによって検出された欠陥P1〜P3
を示しており、図8(B)は、検査プロセスBによって
検出された欠陥P1,P3〜P5を示している。欠陥検
査では、後の検査プロセスBでの検査結果が、その検査
プロセスBに対応する製造プロセスBよりも以前の製造
プロセスAで発生した欠陥の影響を受ける場合がある。
図8に示した例では、製造プロセスAで発生した欠陥P
1,P3が、検査プロセスAのみならず検査プロセスB
でも検出されている。従って、検査プロセスBにおいて
欠陥P1,P3を判定対象から除外することにより、製
造プロセスBの不具合をより正確に評価することができ
る。
Embodiment 2. FIG. 8 is a top view showing a situation in which a semiconductor wafer has a defect. FIG. 8 (A)
Are defects P1 to P3 detected by the inspection process A.
8B shows defects P1 and P3 to P5 detected by the inspection process B. In the defect inspection, the inspection result in the subsequent inspection process B may be affected by the defect generated in the manufacturing process A earlier than the manufacturing process B corresponding to the inspection process B.
In the example shown in FIG. 8, the defect P generated in the manufacturing process A
1, P3 is not only inspection process A but inspection process B
But it has been detected. Therefore, by excluding the defects P1 and P3 from the determination target in the inspection process B, the defect in the manufacturing process B can be evaluated more accurately.

【0045】図9は、本発明の実施の形態2に係るデー
タ処理装置3の構成を具体的に示すブロック図である。
本実施の形態2に係るデータ処理装置3において、記憶
部31には、図5に示したような欠陥数ではなく、ウェ
ハ面内における全ての欠陥の位置座表に関するデータR
が、検査プロセス毎に検査結果35として記憶されてい
る。図8に示した例では、検査プロセスAに関する検査
結果35として、3つの欠陥P1〜P3の各位置座標
(x1,y1)(x2,y2)(x3,y3)が記憶さ
れており、検査プロセスBに関する検査結果35とし
て、4つの欠陥P1,P3〜P5の各位置座標(x1,
y1)(x3,y3)(x4,y4)(x5,y5)が
記憶されている。
FIG. 9 is a block diagram specifically showing the configuration of the data processing device 3 according to the second embodiment of the present invention.
In the data processing device 3 according to the second embodiment, the storage unit 31 does not store the number R of defects as shown in FIG.
Is stored as an inspection result 35 for each inspection process. In the example shown in FIG. 8, the position coordinates (x1, y1) (x2, y2) (x3, y3) of the three defects P1 to P3 are stored as the inspection result 35 related to the inspection process A. As the inspection result 35 regarding B, the position coordinates (x1, x1) of the four defects P1, P3 to P5 are
y1) (x3, y3) (x4, y4) (x5, y5) are stored.

【0046】また、本実施の形態2に係るデータ処理装
置3は、記憶部31の出力に接続された入力を有するデ
ータ処理部38を備えており、データ計算部32の入力
は、データ処理部38の出力に接続されている。
Further, the data processing device 3 according to the second embodiment includes a data processing unit 38 having an input connected to the output of the storage unit 31, and the input of the data calculation unit 32 is the data processing unit. 38 output.

【0047】上記の例で検査プロセスBに係る処理にお
いて、データ処理部38は、検査プロセスAの検査結果
である位置座標(x1,y1)(x2,y2)(x3,
y3)と、検査プロセスBの検査結果である位置座標
(x1,y1)(x3,y3)(x4,y4)(x5,
y5)とを、データRとして記憶部31から読み出す。
そして、検査プロセスBに関する位置座標のうち、検査
プロセスAに関する位置座標と重複するものを差し引い
て得られた残りの欠陥の個数(上記の例では2個)を、
データR1としてデータ計算部32に入力する。データ
計算部32は、このデータR1を用いて、上記実施の形
態1と同様の処理を行う。
In the processing related to the inspection process B in the above example, the data processing unit 38 causes the position coordinate (x1, y1) (x2, y2) (x3, which is the inspection result of the inspection process A to be obtained.
y3) and the position coordinates (x1, y1) (x3, y3) (x4, y4) (x5, which are the inspection results of the inspection process B.
y5) is read from the storage unit 31 as data R.
Then, among the position coordinates related to the inspection process B, the number of remaining defects (two in the above example) obtained by subtracting the position coordinates overlapping the position coordinates related to the inspection process A is
The data R1 is input to the data calculator 32. The data calculation unit 32 uses this data R1 to perform the same processing as that in the first embodiment.

【0048】このように本実施の形態2に係る半導体検
査システムによれば、データ処理装置3は、検査プロセ
スBに係る処理において、検査プロセスBに関する位置
座標のうち、検査プロセスAに関する位置座標と重複す
るものを差し引いて得られた残りの欠陥の個数を、デー
タR1としてデータ計算部32に入力する。従って、検
査プロセスBにおいて欠陥P1,P3を判定対象から除
外することができ、製造プロセスBの不具合をより正確
に評価することが可能となる。
As described above, according to the semiconductor inspection system of the second embodiment, the data processing apparatus 3 detects the position coordinates of the inspection process A among the position coordinates of the inspection process B in the process of the inspection process B. The number of remaining defects obtained by subtracting the overlapping ones is input to the data calculation unit 32 as the data R1. Therefore, the defects P1 and P3 can be excluded from the determination target in the inspection process B, and the defect in the manufacturing process B can be evaluated more accurately.

【0049】[0049]

【発明の効果】この発明のうち請求項1に係るものによ
れば、決定部は、過去の検査結果に基づいて、以降の検
査頻度を自動的に変更する。従って、検査結果と検査頻
度との適切な対応がとられた検査システムを得ることが
できる。
According to the first aspect of the present invention, the determining section automatically changes the subsequent inspection frequency based on the past inspection results. Therefore, it is possible to obtain the inspection system in which the inspection result and the inspection frequency are appropriately associated with each other.

【0050】また、この発明のうち請求項2に係るもの
によれば、半導体ウェハを検査対象とする検査システム
において、決定部は、過去の検査結果に基づいて、以降
のロット頻度を自動的に変更することができる。
Further, according to the second aspect of the present invention, in the inspection system for inspecting a semiconductor wafer, the determination section automatically determines the lot frequency thereafter based on the past inspection result. Can be changed.

【0051】また、この発明のうち請求項3に係るもの
によれば、判定条件テーブルを用いたテーブル処理によ
って、ロット頻度を適切に決定することができる。
According to the third aspect of the present invention, the lot frequency can be appropriately determined by the table processing using the determination condition table.

【0052】また、この発明のうち請求項4に係るもの
によれば、決定部は、過去の検査結果に基づいて、以降
のウェハ頻度をも自動的に変更することができる。
According to the fourth aspect of the present invention, the determining unit can automatically change the subsequent wafer frequency based on the past inspection result.

【0053】また、この発明のうち請求項5に係るもの
によれば、判定条件テーブルを用いたテーブル処理によ
って、ロット頻度及びウェハ頻度を適切に決定すること
ができる。
According to the fifth aspect of the present invention, the lot frequency and the wafer frequency can be appropriately determined by the table processing using the determination condition table.

【0054】また、この発明のうち請求項6に係るもの
によれば、半導体ウェハを検査対象とする検査システム
において、決定部は、過去の検査結果に基づいて、以降
のウェハ頻度を自動的に変更することができる。
According to the sixth aspect of the present invention, in the inspection system for inspecting a semiconductor wafer, the determining section automatically determines the subsequent wafer frequency based on the past inspection result. Can be changed.

【0055】また、この発明のうち請求項7に係るもの
によれば、判定条件テーブルを用いたテーブル処理によ
って、ウェハ頻度を適切に決定することができる。
According to the seventh aspect of the present invention, the wafer frequency can be appropriately determined by the table processing using the determination condition table.

【0056】また、この発明のうち請求項8に係るもの
によれば、第2の欠陥検査装置に係る処理において、そ
れに対応する製造プロセスよりも以前の製造プロセスで
発生していた欠陥を判定対象から除外することができ、
各製造プロセスの不具合をより正確に評価することが可
能となる。
According to the eighth aspect of the present invention, in the process relating to the second defect inspection apparatus, a defect which has occurred in a manufacturing process prior to the corresponding manufacturing process is to be judged. Can be excluded from
It is possible to more accurately evaluate defects in each manufacturing process.

【0057】また、この発明のうち請求項9に係るもの
によれば、過去の検査結果に基づいて、以降の検査頻度
が自動的に変更される。従って、検査結果と検査頻度と
の適切な対応がとられた検査方法を得ることができる。
According to the ninth aspect of the present invention, the subsequent inspection frequency is automatically changed based on the past inspection results. Therefore, it is possible to obtain the inspection method in which the inspection result and the inspection frequency are appropriately associated with each other.

【0058】また、この発明のうち請求項10に係るも
のによれば、半導体ウェハを検査対象とする検査方法に
おいて、過去の検査結果に基づいて、以降のロット頻度
を自動的に変更することができる。
According to the tenth aspect of the present invention, in the inspection method for inspecting a semiconductor wafer, the subsequent lot frequency can be automatically changed based on the past inspection result. it can.

【0059】また、この発明のうち請求項11に係るも
のによれば、過去の検査結果に基づいて、以降のウェハ
頻度をも自動的に変更することができる。
According to the eleventh aspect of the present invention, the subsequent wafer frequency can be automatically changed based on the past inspection result.

【0060】また、この発明のうち請求項12に係るも
のによれば、半導体ウェハを検査対象とする検査方法に
おいて、過去の検査結果に基づいて、以降のウェハ頻度
を自動的に変更することができる。
According to the twelfth aspect of the present invention, in the inspection method for inspecting a semiconductor wafer, the subsequent wafer frequency can be automatically changed based on the past inspection result. it can.

【0061】また、この発明のうち請求項13に係るも
のによれば、第2の欠陥検査装置に係る処理において、
それに対応する製造プロセスよりも以前の製造プロセス
で発生していた欠陥を判定対象から除外することがで
き、各製造プロセスの不具合をより正確に評価すること
が可能となる。
According to the thirteenth aspect of the present invention, in the processing relating to the second defect inspection apparatus,
Defects that have occurred in a manufacturing process prior to the corresponding manufacturing process can be excluded from the determination targets, and defects in each manufacturing process can be evaluated more accurately.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施の形態1に係る半導体検査シス
テムを概念的に示すブロック図である。
FIG. 1 is a block diagram conceptually showing a semiconductor inspection system according to a first embodiment of the present invention.

【図2】 生産管理装置の具体的な構成を示すブロック
図である。
FIG. 2 is a block diagram showing a specific configuration of a production management device.

【図3】 データ処理装置の具体的な構成を示すブロッ
ク図である。
FIG. 3 is a block diagram showing a specific configuration of a data processing device.

【図4】 ウェハ頻度設定テーブルの一例を示す図であ
る。
FIG. 4 is a diagram showing an example of a wafer frequency setting table.

【図5】 検査結果の一例を示す図である。FIG. 5 is a diagram showing an example of inspection results.

【図6】 判定条件テーブルの一例を示す図である。FIG. 6 is a diagram showing an example of a determination condition table.

【図7】 データ処理装置の動作を説明するためのフロ
ーチャートである。
FIG. 7 is a flowchart for explaining the operation of the data processing device.

【図8】 半導体ウェハに欠陥が発生している状況を示
す上面図である。
FIG. 8 is a top view showing a situation in which a semiconductor wafer has a defect.

【図9】 本発明の実施の形態2に係るデータ処理装置
の構成を具体的に示すブロック図である。
FIG. 9 is a block diagram specifically showing a configuration of a data processing device according to a second embodiment of the present invention.

【図10】 従来の半導体検査システムを概念的に示す
ブロック図である。
FIG. 10 is a block diagram conceptually showing a conventional semiconductor inspection system.

【図11】 ロットL1に関する工程管理表を示す図で
ある。
FIG. 11 is a diagram showing a process control table for lot L1.

【図12】 ロットL2に関する工程管理表を示す図で
ある。
FIG. 12 is a diagram showing a process control table for lot L2.

【符号の説明】[Explanation of symbols]

1,1A〜1C 検査装置、2 生産管理装置、3 デ
ータ処理装置、21管理部、23,31 記憶部、24
ウェハ頻度設定テーブル、32 データ計算部、33
判定部、35 検査結果、37 判定条件テーブル、
38 データ処理部、50 決定部。
1, 1A to 1C inspection device, 2 production management device, 3 data processing device, 21 management unit, 23, 31 storage unit, 24
Wafer frequency setting table, 32 data calculator, 33
Determination unit, 35 inspection results, 37 determination condition table,
38 data processing unit, 50 decision unit.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G051 AA51 AB02 EA12 EA14 EA21 EC02 4M106 AA01 CA38 CA42 DJ18 DJ20 DJ21 DJ38    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 2G051 AA51 AB02 EA12 EA14 EA21                       EC02                 4M106 AA01 CA38 CA42 DJ18 DJ20                       DJ21 DJ38

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 検査対象の検査を実行する検査装置と、 前記検査装置から前記検査の結果に関する結果データを
入力し、前記結果データに基づいて、複数の前記検査対
象のうち以降前記検査を実行すべき前記検査対象の割合
をデータ処理によって決定する決定部とを備える検査シ
ステム。
1. An inspection apparatus that executes an inspection of an inspection object, and result data regarding the result of the inspection is input from the inspection apparatus, and the inspection is executed subsequently among a plurality of the inspection objects based on the result data. An inspection system comprising: a determination unit that determines the ratio of the inspection target to be processed by data processing.
【請求項2】 前記検査対象は半導体ウェハであり、 前記決定部は、複数のロットのうち、前記検査を実行す
べき前記半導体ウェハが含まれる検査ロットの割合を決
定する、請求項1に記載の検査システム。
2. The inspection target is a semiconductor wafer, and the determination unit determines a ratio of an inspection lot including the semiconductor wafer to be inspected among a plurality of lots. Inspection system.
【請求項3】 前記決定部は、 前記結果データに基づいて、前記検査ロットに関し前記
結果データを代表させる値であるロット値を計算するデ
ータ計算部と、 前記ロット値と所定の判定条件テーブルとに基づいて、
前記複数のロットのうちの前記検査ロットの前記割合を
判定する判定部とを含むデータ処理装置を有する、請求
項2に記載の検査システム。
3. The determination unit, based on the result data, a data calculation unit that calculates a lot value that is a value representing the result data for the inspection lot, the lot value and a predetermined determination condition table. On the basis of,
The inspection system according to claim 2, further comprising a data processing device including a determination unit that determines the ratio of the inspection lot of the plurality of lots.
【請求項4】 前記決定部は、さらに、各前記ロット内
に含まれる複数の半導体ウェハのうち、前記検査を実行
すべき検査ウェハの割合を決定する、請求項2に記載の
検査システム。
4. The inspection system according to claim 2, wherein the determination unit further determines a ratio of inspection wafers to be subjected to the inspection among a plurality of semiconductor wafers included in each lot.
【請求項5】 前記決定部は、 前記結果データに基づいて、前記検査ロットに関し前記
結果データを代表させる値であるロット値を計算するデ
ータ計算部と、 前記ロット値と所定の判定条件テーブルとに基づいて、
前記複数のロットのうちの前記検査ロットの前記割合
と、前記複数の半導体ウェハのうちの前記検査ウェハの
割合とを判定する判定部とを含むデータ処理装置を有す
る、請求項4に記載の検査システム。
5. The determination unit, based on the result data, a data calculation unit that calculates a lot value that is a value representing the result data for the inspection lot, the lot value and a predetermined determination condition table. On the basis of,
The inspection according to claim 4, further comprising a data processing device including a determination unit that determines the ratio of the inspection lot of the plurality of lots and the ratio of the inspection wafer of the plurality of semiconductor wafers. system.
【請求項6】 前記検査対象は半導体ウェハであり、 前記決定部は、ロット内に含まれる複数の半導体ウェハ
のうち、前記検査を実行すべき検査ウェハの割合を決定
する、請求項1に記載の検査システム。
6. The inspection target is a semiconductor wafer, and the determination unit determines a ratio of inspection wafers to be subjected to the inspection among a plurality of semiconductor wafers included in a lot. Inspection system.
【請求項7】 前記決定部は、 前記結果データに基づいて、前記検査が実行された前記
半導体ウェハを含む前記ロットに関し前記結果データを
代表させる値であるロット値を計算するデータ計算部
と、 前記ロット値と所定の判定条件テーブルとに基づいて、
前記複数の半導体ウェハのうちの前記検査ウェハの割合
を判定する判定部とを含むデータ処理装置を有する、請
求項6に記載の検査システム。
7. The data calculation unit, wherein the determination unit calculates a lot value that is a value representing the result data for the lot including the semiconductor wafer on which the inspection is performed, based on the result data, Based on the lot value and a predetermined determination condition table,
The inspection system according to claim 6, further comprising a data processing device including a determination unit that determines a ratio of the inspection wafer among the plurality of semiconductor wafers.
【請求項8】 前記検査装置は、前記半導体ウェハ上の
欠陥をこの順に検査する第1及び第2の欠陥検査装置を
含み、 前記結果データは、 前記第1の欠陥検査装置による欠陥検査によって発見さ
れた、前記半導体ウェハのウェハ面内における欠陥の位
置に関する第1の座標データと、 前記第2の欠陥検査装置による欠陥検査によって発見さ
れた、前記半導体ウェハの前記ウェハ面内における欠陥
の位置に関する第2の座標データとを含み、 前記決定部は、前記第2の欠陥検査装置に係る処理にお
いて、前記第2の座標データのうち前記第1の座標デー
タと重複するものを差し引いて得られた前記結果データ
を前記データ計算部に入力するデータ処理部をさらに有
する、請求項3,5,7のうちのいずれか一つに記載の
検査システム。
8. The inspection apparatus includes first and second defect inspection apparatuses for inspecting defects on the semiconductor wafer in this order, and the result data is found by a defect inspection by the first defect inspection apparatus. The first coordinate data regarding the position of the defect in the wafer surface of the semiconductor wafer, and the position of the defect in the wafer surface of the semiconductor wafer, which are found by the defect inspection by the second defect inspection apparatus. And a second coordinate data, wherein the determination unit is obtained by subtracting, from the second coordinate inspection data, data overlapping with the first coordinate data in the process related to the second defect inspection device. The inspection system according to claim 3, further comprising a data processing unit that inputs the result data to the data calculation unit.
【請求項9】 (a)検査装置によって検査対象の検査
を実行する工程と、 (b)前記検査装置から前記検査の結果に関する結果デ
ータを入力し、前記結果データに基づいて、複数の前記
検査対象のうち以降前記検査を実行すべき前記検査対象
の割合をデータ処理によって決定する工程とを備える検
査方法。
9. (a) performing an inspection of an inspection target by an inspection device; (b) inputting result data relating to the result of the inspection from the inspection device, and based on the result data, a plurality of the inspections An inspection method, comprising the step of deciding a ratio of the inspection target to be subsequently subjected to the inspection by data processing.
【請求項10】 前記検査対象は半導体ウェハであり、 前記工程(b)においては、複数のロットのうち、前記
検査を実行すべき前記半導体ウェハが含まれる検査ロッ
トの割合が決定される、請求項9に記載の検査方法。
10. The inspection target is a semiconductor wafer, and in the step (b), a ratio of an inspection lot including the semiconductor wafer to be subjected to the inspection is determined in a plurality of lots. Item 9. The inspection method according to Item 9.
【請求項11】 前記工程(b)においては、さらに、
各前記ロット内に含まれる複数の半導体ウェハのうち、
前記検査を実行すべき検査ウェハの割合が決定される、
請求項10に記載の検査方法。
11. In the step (b), further,
Of the plurality of semiconductor wafers included in each of the lots,
A percentage of the inspection wafers to perform the inspection is determined,
The inspection method according to claim 10.
【請求項12】 前記検査対象は半導体ウェハであり、 前記工程(b)においては、ロット内に含まれる複数の
半導体ウェハのうち、前記検査を実行すべき検査ウェハ
の割合が決定される、請求項9に記載の検査方法。
12. The inspection target is a semiconductor wafer, and in the step (b), a ratio of inspection wafers to be inspected among a plurality of semiconductor wafers included in a lot is determined. Item 9. The inspection method according to Item 9.
【請求項13】 前記検査対象は半導体ウェハであり、 前記検査装置は、前記半導体ウェハ上の欠陥をこの順に
検査する第1及び第2の欠陥検査装置を含み、 前記結果データは、 前記第1の欠陥検査装置による欠陥検査によって発見さ
れた、前記半導体ウェハのウェハ面内における欠陥の位
置に関する第1の座標データと、 前記第2の欠陥検査装置による欠陥検査によって発見さ
れた、前記半導体ウェハの前記ウェハ面内における欠陥
の位置に関する第2の座標データとを含み、 前記工程(b)の前記第2の検査装置に係る処理におい
ては、前記第2の座標データのうち前記第1の座標デー
タと重複するものを差し引いて得られた前記結果データ
が利用される、請求項9に記載の検査方法。
13. The inspection target is a semiconductor wafer, the inspection apparatus includes first and second defect inspection apparatuses that inspect defects on the semiconductor wafer in this order, and the result data includes the first defect. Of the semiconductor wafer, which is found by the defect inspection by the defect inspection apparatus, and is detected by the defect inspection by the second defect inspection apparatus, and the first coordinate data regarding the position of the defect in the wafer surface of the semiconductor wafer. The second coordinate data regarding the position of the defect in the wafer surface, and in the process of the second inspection apparatus in the step (b), the first coordinate data among the second coordinate data. 10. The inspection method according to claim 9, wherein the result data obtained by subtracting those overlapping with is used.
JP2001379843A 2001-12-13 2001-12-13 Inspection system and inspection method Pending JP2003179107A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001379843A JP2003179107A (en) 2001-12-13 2001-12-13 Inspection system and inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001379843A JP2003179107A (en) 2001-12-13 2001-12-13 Inspection system and inspection method

Publications (1)

Publication Number Publication Date
JP2003179107A true JP2003179107A (en) 2003-06-27

Family

ID=19186998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001379843A Pending JP2003179107A (en) 2001-12-13 2001-12-13 Inspection system and inspection method

Country Status (1)

Country Link
JP (1) JP2003179107A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302952A (en) * 2005-04-15 2006-11-02 Toshiba Corp Pattern measurement system and method of manufacturing semiconductor apparatus
WO2012073558A1 (en) * 2010-11-29 2012-06-07 大日本印刷株式会社 Substrate for evaluation, defect inspection method and defect inspection apparatus
CN103346105A (en) * 2013-06-27 2013-10-09 上海华力微电子有限公司 Defect casual inspection method capable of dynamically adjusting according to technology wafer number load

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302952A (en) * 2005-04-15 2006-11-02 Toshiba Corp Pattern measurement system and method of manufacturing semiconductor apparatus
WO2012073558A1 (en) * 2010-11-29 2012-06-07 大日本印刷株式会社 Substrate for evaluation, defect inspection method and defect inspection apparatus
JP5223998B2 (en) * 2010-11-29 2013-06-26 大日本印刷株式会社 Evaluation board
US9176073B2 (en) 2010-11-29 2015-11-03 Dai Nippon Printing Co., Ltd. Evaluation substrate, defect examination method and defect detection device
CN103346105A (en) * 2013-06-27 2013-10-09 上海华力微电子有限公司 Defect casual inspection method capable of dynamically adjusting according to technology wafer number load

Similar Documents

Publication Publication Date Title
US20070192064A1 (en) Process fault analyzer and system, program and method thereof
TWI441277B (en) Vacuum processing devices and programs
KR102490646B1 (en) Control device of substrate processing apparatus and substrate processing display method
US20140099176A1 (en) Vacuum processing apparatus and vacuum processing method
KR20050026099A (en) Method, system, and medium for handling misrepresentative metrology data within an advanced process control system
US20090304259A1 (en) System for Specifying Equipment Causing Failure
JP3948827B2 (en) Real-time control method for semiconductor equipment
US8588962B2 (en) Vacuum processing device and method of transporting process subject member
JP7214417B2 (en) Data processing method and data processing program
US7340320B2 (en) Method of recipe control operation
JP2008181373A (en) Production management method and production management system
US8812151B2 (en) Vacuum process device and vacuum process method
JP2007233579A (en) Production management method and production management system
JP2003179107A (en) Inspection system and inspection method
US8862441B2 (en) Processing support device, method and computer readable storage medium, and semiconductor fabrication support device and method
JP2009111165A (en) Data processing and management equipment and method for data inspection/analysis of particle in surface processing treatment device or film forming treatment device
Wang et al. An empirical study of bio manufacturing for the scheduling of hepatitis in vitro diagnostic device with constrained process time window
US7123975B2 (en) Manufacturing management system and method
JP5574530B2 (en) Mounting board inspection apparatus and mounting board inspection method
US7847270B2 (en) Semiconductor manufacturing apparatus and method thereof
US20030216819A1 (en) Production management system using order adjustable information contained in process flow
JP2000237937A (en) Design support method of production system
TWI385589B (en) System and method for multi-objective capacity planning in panel
JP2005301566A (en) Process management device and method
JP4897097B1 (en) Shelf management system and shelf management program in semiconductor production line

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041025

A977 Report on retrieval

Effective date: 20051117

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060404