JP2003178902A - Resistor and its manufacturing method - Google Patents

Resistor and its manufacturing method

Info

Publication number
JP2003178902A
JP2003178902A JP2002367968A JP2002367968A JP2003178902A JP 2003178902 A JP2003178902 A JP 2003178902A JP 2002367968 A JP2002367968 A JP 2002367968A JP 2002367968 A JP2002367968 A JP 2002367968A JP 2003178902 A JP2003178902 A JP 2003178902A
Authority
JP
Japan
Prior art keywords
surface electrode
thin film
pairs
substrate
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002367968A
Other languages
Japanese (ja)
Other versions
JP3636190B2 (en
Inventor
Toshiki Matsukawa
俊樹 松川
Akio Fukuoka
章夫 福岡
Masato Hashimoto
正人 橋本
Hiroyuki Saikawa
博之 斉川
Tsutomu Nakanishi
努 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002367968A priority Critical patent/JP3636190B2/en
Publication of JP2003178902A publication Critical patent/JP2003178902A/en
Application granted granted Critical
Publication of JP3636190B2 publication Critical patent/JP3636190B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resistor in which the reliability of electrical connections between upper-surface electrodes and side-face electrodes can be improved. <P>SOLUTION: A pair of upper-surface electrodes 12 formed on one main surface of a substrate 11 is constituted in double-layered structures each consisting of a first upper-surface electrode layer 14, a second lower-surface electrode layer 15 formed to overlap the electrode layer 14 at least partially, and a contact layer 16 lying upon the electrode layers 14 and 15. Consequently, the reliability of the electrical connections between the upper-surface electrodes 12 and side-face electrodes can be improved. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は抵抗器およびその製
造方法に関するものであり、特に微細な抵抗器およびそ
の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistor and its manufacturing method, and more particularly to a fine resistor and its manufacturing method.

【0002】[0002]

【従来の技術】従来のこの種の抵抗器としては、特許文
献1に開示された「側面電極を4層構造とした抵抗器」
が知られている。
2. Description of the Related Art As a conventional resistor of this type, a resistor having a four-layer structure on a side surface electrode disclosed in Patent Document 1 is disclosed.
It has been known.

【0003】この抵抗器は、図26に示すように、基板
1の上面の両端部に位置して基板1の端面より内側に設
けた一対の上面電極膜2を跨ぐように抵抗層3を設ける
とともに、前記基板1の端面に一対の上面電極膜2と電
気的に接続される一対のコ字型の側面電極4を設けてい
る。そして前記側面電極4は、最下層に上面電極膜2と
電気的に接続されるNiCr薄膜、Ti薄膜またはCr
薄膜からなるコ字型の第1の金属薄膜5と、この第1の
金属薄膜5に重畳する低抵抗のCu薄膜からなる第2の
金属薄膜6と、この第2の金属薄膜6に重畳するNiめ
っき膜からなる第1の金属めっき膜7と、さらにこの第
1の金属めっき膜7に重畳するPb−Snめっき膜また
はSnめっき膜からなる第2の金属めっき膜8の4層構
造となっていた。
In this resistor, as shown in FIG. 26, a resistance layer 3 is provided so as to straddle a pair of upper surface electrode films 2 provided at both ends of the upper surface of the substrate 1 and inside the end surface of the substrate 1. At the same time, a pair of U-shaped side surface electrodes 4 electrically connected to the pair of upper surface electrode films 2 are provided on the end surface of the substrate 1. The side surface electrode 4 has a NiCr thin film, a Ti thin film, or a Cr thin film electrically connected to the upper surface electrode film 2 at the lowermost layer.
A U-shaped first metal thin film 5 made of a thin film, a second metal thin film 6 made of a low-resistance Cu thin film which is superposed on the first metal thin film 5, and a second metal thin film 6 being superposed on the second metal thin film 6. It has a four-layer structure of a first metal plating film 7 made of a Ni plating film, and a second metal plating film 8 made of a Pb-Sn plating film or a Sn plating film, which overlaps the first metal plating film 7. Was there.

【0004】[0004]

【特許文献1】特開平3−80501号公報[Patent Document 1] Japanese Unexamined Patent Publication No. 3-80501

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記し
た従来の抵抗器においては、基板1の上面の両端部に位
置して基板1の端面より内側に、一対の上面電極膜2を
設けただけの構成であるため、4層構造からなる側面電
極4における第1の金属薄膜5と前記上面電極膜2との
接続面積が小さく、その結果、上面電極膜2と側面電極
4との電気的接続信頼性が低いという課題を有してい
た。
However, in the above-described conventional resistor, the pair of upper surface electrode films 2 are simply provided at both ends of the upper surface of the substrate 1 and inside the end surface of the substrate 1. Because of the structure, the connection area between the first metal thin film 5 and the upper surface electrode film 2 in the side surface electrode 4 having a four-layer structure is small, and as a result, the electrical connection reliability between the upper surface electrode film 2 and the side surface electrode 4 is improved. It had a problem of low productivity.

【0006】本発明は上記従来の課題を解決するもの
で、上面電極と側面電極との電気的接続信頼性を高める
ことができる抵抗器およびその製造方法を提供すること
を目的とするものである。
The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide a resistor capable of improving the reliability of electrical connection between an upper surface electrode and a side surface electrode, and a method for manufacturing the same. .

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に本発明は、以下の構成を有するものである。
In order to achieve the above object, the present invention has the following constitution.

【0008】本発明の請求項1に記載の発明は、基板
と、この基板の一主面に形成した一対の上面電極と、こ
の一対の上面電極と電気的に接続されるように設けた抵
抗体と、少なくとも前記抵抗体を覆うように設けられた
保護層とを備え、前記一対の上面電極を、第1の上面電
極層と、この第1の上面電極層に少なくとも一部が重な
るように設けられた第2の上面電極層と、前記第1の上
面電極層および第2の上面電極層に重なる密着層の複層
構造により構成したもので、この構成によれば、基板の
一主面に形成した一対の上面電極を、第1の上面電極層
と、この第1の上面電極層に少なくとも一部が重なるよ
うに設けられた第2の上面電極層と、前記第1の上面電
極層および第2の上面電極層に重なる密着層の複層構造
により構成しているため、多数個取りのシート状の基板
で抵抗器を製造する際、一対の上面電極間の抵抗値を修
正するためのトリミング時の抵抗値測定においては、第
1の上面電極層の存在により、当該の第2の上面電極層
の他に、隣接する抵抗器の第2の上面電極層に検針を接
触させることができ、特に小形の抵抗器を製造する上で
有利になる。また基板の端縁に側面電極を形成する場
合、この側面電極を薄膜技術で形成する際には、第1の
上面電極層および第2の上面電極層に重なる密着層の存
在により、側面電極と上面電極との接続面積を大きくす
ることができ、これにより、上面電極と側面電極との電
気的接続信頼性を高めることができるという作用を有す
るものである。
According to a first aspect of the present invention, there is provided a substrate, a pair of upper surface electrodes formed on one main surface of the substrate, and a resistor provided so as to be electrically connected to the pair of upper surface electrodes. A body and a protective layer provided so as to cover at least the resistor, and the pair of upper surface electrodes are formed so as to at least partially overlap the first upper surface electrode layer and the first upper surface electrode layer. It has a multi-layer structure of a second upper surface electrode layer provided and an adhesion layer overlapping the first upper surface electrode layer and the second upper surface electrode layer. According to this structure, one main surface of the substrate is formed. A pair of upper surface electrodes formed on the first upper surface electrode layer, a second upper surface electrode layer provided so as to at least partially overlap the first upper surface electrode layer, and the first upper surface electrode layer. And a multilayer structure of an adhesion layer that overlaps the second upper surface electrode layer. Therefore, when manufacturing a resistor with a multi-sheet sheet substrate, in the resistance value measurement at the time of trimming to correct the resistance value between the pair of upper surface electrodes, the presence of the first upper surface electrode layer causes In addition to the second upper surface electrode layer, the probe can be brought into contact with the second upper surface electrode layer of the adjacent resistor, which is particularly advantageous in manufacturing a small-sized resistor. Further, when the side surface electrode is formed on the edge of the substrate, when the side surface electrode is formed by the thin film technique, the side surface electrode and the side surface electrode are formed due to the presence of the adhesion layer overlapping the first upper surface electrode layer and the second upper surface electrode layer. The connection area with the upper surface electrode can be increased, which has the effect of improving the electrical connection reliability between the upper surface electrode and the side surface electrode.

【0009】請求項2に記載の発明は、特に、第2の上
面電極層を、基板の上面の端縁よりも内側に設けたもの
で、この構成によれば、第2の上面電極層を、基板の上
面の端縁よりも内側に設けているため、多数個取りのシ
ート状の基板を個片あるいは短冊状に分割する際には、
分割部に第2の上面電極層が存在せず、その結果、第2
の上面電極層の剥離やバリ等が発生しないという作用を
有するものである。
According to a second aspect of the invention, in particular, the second upper surface electrode layer is provided inside the edge of the upper surface of the substrate. According to this configuration, the second upper surface electrode layer is formed. , Since it is provided inside the edge of the upper surface of the substrate, when dividing a multi-sheet sheet substrate into individual pieces or strips,
The second top electrode layer is not present in the division, and as a result,
It has an effect that peeling and burrs of the upper electrode layer do not occur.

【0010】請求項3に記載の発明は、特に、上面電極
を構成する第1の上面電極層と密着層を、基板の端縁に
おいて面一となるように構成したもので、この構成によ
れば、上面電極を構成する第1の上面電極層と密着層
を、基板の端縁において面一となるように構成している
ため、基板の端縁に側面電極を薄膜技術により形成する
場合、基板の端縁と第1の上面電極層および密着層の基
板端縁側に薄膜からなる側面電極を連続して安定した状
態に形成することができるという作用を有するものであ
る。
According to a third aspect of the present invention, in particular, the first upper surface electrode layer forming the upper surface electrode and the adhesion layer are flush with each other at the edge of the substrate. For example, since the first upper surface electrode layer and the adhesion layer forming the upper surface electrode are configured to be flush with the edge of the substrate, when the side surface electrode is formed on the edge of the substrate by the thin film technique, This has the effect that the side surface electrode made of a thin film can be continuously and stably formed on the edge of the substrate and the edge of the first upper surface electrode layer and the adhesion layer on the edge of the substrate.

【0011】請求項4に記載の発明は、特に、上面電極
を構成する第1の上面電極層、第2の上面電極層および
密着層のうち、第2の上面電極層のみが抵抗体と電気的
に接続される構成としたもので、この構成によれば、上
面電極を構成する第1の上面電極層、第2の上面電極層
および密着層のうち、第2の上面電極層のみが抵抗体と
電気的に接続される構成としているため、密着層を形成
しても抵抗値が変化することはなく、これにより、オー
ミックコンタクトを良好に保つことができるため、抵抗
値修正後の抵抗値変化がない信頼性の高い抵抗器が得ら
れるという作用を有するものである。
According to a fourth aspect of the present invention, in particular, of the first upper surface electrode layer, the second upper surface electrode layer, and the adhesion layer which form the upper surface electrode, only the second upper surface electrode layer is electrically connected to the resistor. According to this configuration, only the second upper surface electrode layer of the first upper surface electrode layer, the second upper surface electrode layer, and the adhesion layer forming the upper surface electrode has the resistance. Since it is configured to be electrically connected to the body, the resistance value does not change even if the adhesion layer is formed, and this allows good ohmic contact to be maintained. This has the effect of obtaining a highly reliable resistor that does not change.

【0012】請求項5に記載の発明は、特に、上面電極
を構成する第1の上面電極層、第2の上面電極層および
密着層のうち、密着層の厚み方向における最大の高さを
第1の上面電極層の厚み方向における最大の高さよりも
高くなるように構成したもので、この構成によれば、上
面電極を構成する第1の上面電極層、第2の上面電極層
および密着層のうち、密着層の厚み方向における最大の
高さを第1の上面電極層の厚み方向における最大の高さ
よりも高くなるように構成しているため、基板の端縁に
側面電極を薄膜技術で形成する場合、密着層の存在によ
り、上面電極と薄膜からなる側面電極の接触面積を大き
くすることができ、これにより、上面電極と側面電極の
電気的接続信頼性を高めることができるという作用を有
するものである。
According to a fifth aspect of the present invention, in particular, among the first upper surface electrode layer, the second upper surface electrode layer and the adhesive layer which form the upper surface electrode, the maximum height in the thickness direction of the adhesive layer is The first upper surface electrode layer, the second upper surface electrode layer and the adhesion layer constituting the upper surface electrode are configured to be higher than the maximum height in the thickness direction of the first upper surface electrode layer. Among these, since the maximum height in the thickness direction of the adhesion layer is configured to be higher than the maximum height in the thickness direction of the first upper surface electrode layer, the side surface electrode is formed on the edge of the substrate by thin film technology. When formed, the presence of the adhesion layer can increase the contact area between the upper surface electrode and the side surface electrode made of a thin film, which can improve the electrical connection reliability between the upper surface electrode and the side surface electrode. I have.

【0013】請求項6に記載の発明は、特に、基板の端
縁に、少なくとも第1の上面電極層および密着層と電気
的に接続される略コの字型の一対の側面電極を備えたも
ので、この構成によれば、基板の端縁に、少なくとも第
1の上面電極層および密着層と電気的に接続される略コ
の字型の一対の側面電極を備えているため、上面電極と
側面電極とは安定した状態で電気的接続が行われること
になり、これにより、信頼性の高い抵抗器が得られると
いう作用を有するものである。
According to a sixth aspect of the present invention, in particular, a pair of substantially U-shaped side surface electrodes electrically connected to at least the first upper surface electrode layer and the adhesion layer are provided on the edge of the substrate. According to this structure, since a pair of side electrodes of a substantially U-shape that are electrically connected to at least the first upper surface electrode layer and the adhesion layer are provided at the edge of the substrate, the upper surface electrode The side electrode and the side electrode are electrically connected in a stable state, which has the effect of obtaining a highly reliable resistor.

【0014】請求項7に記載の発明は、特に、側面電極
を、基板の端縁側に位置し、かつ基板への付着性の良い
Cr薄膜、Ti薄膜、Cr系合金薄膜、Ti系合金薄膜
のいずれかからなる第1の薄膜と、この第1の薄膜と電
気的に接続されるCu系の合金薄膜からなる第2の薄膜
と、少なくとも前記第2の薄膜を覆うニッケルめっきか
らなる第1のめっき膜と、少なくとも前記第1のめっき
膜を覆う第2のめっき膜の複層構造により構成したもの
で、この構成によれば、第1の薄膜と電気的に接続され
る第2の薄膜をCu系の合金薄膜で構成しているため、
Cu系の合金薄膜を構成する添加金属と第1の薄膜の構
成金属とは第1の薄膜と第2の薄膜との界面において全
率固溶体を構成することになり、これにより、第1の薄
膜と第2の薄膜の密着力が向上するという作用を有する
ものである。
According to a seventh aspect of the present invention, in particular, the side surface electrode is formed of a Cr thin film, a Ti thin film, a Cr-based alloy thin film, or a Ti-based alloy thin film which is located on the edge side of the substrate and has good adhesion to the substrate. A first thin film made of any one of the above, a second thin film made of a Cu-based alloy thin film electrically connected to the first thin film, and a first thin film made of nickel plating covering at least the second thin film. The multi-layered structure includes a plating film and a second plating film that covers at least the first plating film. According to this structure, the second thin film electrically connected to the first thin film is formed. Since it is composed of a Cu-based alloy thin film,
The additive metal forming the Cu-based alloy thin film and the constituent metal of the first thin film form a total solid solution at the interface between the first thin film and the second thin film, whereby the first thin film is formed. And has the effect of improving the adhesion of the second thin film.

【0015】請求項8に記載の発明は、特に、側面電極
を構成する第2の薄膜を、CuにNiを1.6重量%以
上含有させたCu−Ni合金薄膜で構成したもので、こ
の構成によれば、側面電極を構成する第2の薄膜を、C
uにNiを1.6重量%以上含有させたCu−Ni合金
薄膜で構成しているため、Cu−Ni合金薄膜のNi成
分と第1の薄膜の構成金属とが全率固溶体を構成するこ
とになり、これにより、第1の薄膜と第2の薄膜の密着
力が向上するという作用を有するものである。
In the invention described in claim 8, in particular, the second thin film forming the side surface electrode is formed of a Cu-Ni alloy thin film in which Cu is contained in an amount of 1.6 wt% or more. According to the configuration, the second thin film forming the side surface electrode is C
Since it is composed of a Cu-Ni alloy thin film in which u contains 1.6% by weight or more of Ni, the Ni component of the Cu-Ni alloy thin film and the constituent metal of the first thin film should form a solid solution at all rates. This has the effect of improving the adhesion between the first thin film and the second thin film.

【0016】請求項9に記載の発明は、特に、側面電極
を構成する第1の薄膜および第2の薄膜を、基板の裏面
から側面にかけて略L字型に構成したもので、この構成
によれば、側面電極を構成する第1の薄膜および第2の
薄膜を、基板の裏面から側面にかけて略L字型に構成し
ているため、第1の薄膜と第2の薄膜を薄膜技術により
形成する場合、基板の裏面側のみから基板の上面側に向
けて容易に形成することができ、これにより、生産性が
向上するという作用を有するものである。
According to a ninth aspect of the present invention, in particular, the first thin film and the second thin film forming the side surface electrode are formed in a substantially L shape from the back surface to the side surface of the substrate. For example, since the first thin film and the second thin film forming the side surface electrode are formed in a substantially L shape from the back surface of the substrate to the side surface, the first thin film and the second thin film are formed by the thin film technique. In this case, it can be easily formed from only the rear surface side of the substrate toward the upper surface side of the substrate, which has the effect of improving productivity.

【0017】請求項10に記載の発明は、シート状の基
板の上面に複数対の第1の上面電極層を設ける工程と、
前記複数対の第1の上面電極層と電気的に接続される複
数対の第2の上面電極層を設ける工程と、前記複数対の
第2の上面電極層と電気的に接続される複数の抵抗体を
設ける工程と、少なくとも前記複数の抵抗体を覆うよう
に複数の保護層を設ける工程と、前記複数の抵抗体にお
ける前記複数対の第2の上面電極層間に抵抗値を修正す
るためにトリミングを行う工程と、前記複数対の第1の
上面電極層および第2の上面電極層に重なるように複数
対の密着層を設ける工程と、前記シート状の基板に、前
記複数対の第1の上面電極層、第2の上面電極層および
複数対の密着層を分離して複数の短冊状基板に分割する
ためのスリット状の第1の分割部を複数形成する工程
と、前記シート状の基板における複数の短冊状基板に、
前記複数の抵抗体が個々に分離されて個片状基板に分割
されるように前記スリット状の第1の分割部と直交する
方向に複数の第2の分割部を形成する工程とを備えたも
ので、この製造方法によれば、シート状の基板の上面に
複数対の第1の上面電極層を設ける工程と、前記複数対
の第1の上面電極層と電気的に接続される複数対の第2
の上面電極層を設ける工程と、前記複数対の第1の上面
電極層および第2の上面電極層に重なるように複数対の
密着層を設ける工程とを備えているため、多数個取りの
シート状の基板で抵抗器を製造する際、複数対の第2の
上面電極層間の抵抗値を修正するためにトリミング時の
抵抗値測定においては、第1の上面電極層の存在によ
り、当該の第2の上面電極層の他に、隣接する抵抗器の
第2の上面電極層に検針を接触させることができ、特に
小形の抵抗器を製造する上で有利になる。また基板の端
縁に側面電極を形成する場合、この側面電極を薄膜技術
で形成する際には、第1の上面電極層および第2の上面
電極層に重なる密着層の存在により、側面電極と、第1
の上面電極層、第2の上面電極層、密着層により構成さ
れる上面電極との接続面積を大きくすることができ、こ
れにより、上面電極と側面電極との電気的接続信頼性を
高めることができるという作用を有するものである。
According to a tenth aspect of the invention, a step of providing a plurality of pairs of first upper surface electrode layers on the upper surface of the sheet-shaped substrate,
Providing a plurality of pairs of second upper surface electrode layers electrically connected to the plurality of pairs of first upper surface electrode layers; and a plurality of plurality of electrically connected to the plurality of pairs of second upper surface electrode layers. A step of providing a resistor, a step of providing a plurality of protective layers so as to cover at least the plurality of resistors, and a step of correcting a resistance value between the plurality of pairs of second upper surface electrode layers in the plurality of resistors. A step of trimming, a step of providing a plurality of pairs of adhesion layers so as to overlap the plurality of pairs of the first upper surface electrode layers and the second upper surface electrode layers, and a plurality of the plurality of pairs of first layers on the sheet-like substrate. Forming a plurality of slit-shaped first dividing portions for separating the upper surface electrode layer, the second upper surface electrode layer, and the plurality of pairs of adhesion layers into a plurality of strip-shaped substrates; On multiple strip-shaped substrates on the substrate,
And a step of forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portion so that the plurality of resistors are individually separated and divided into individual substrates. According to this manufacturing method, the step of providing a plurality of pairs of first upper surface electrode layers on the upper surface of the sheet-shaped substrate, and the plurality of pairs electrically connected to the plurality of pairs of first upper surface electrode layers Second
The step of providing a plurality of pairs of adhesion layers so as to overlap the plurality of pairs of the first upper surface electrode layers and the plurality of pairs of the second upper surface electrode layers. When a resistor is manufactured on a strip-shaped substrate, in the resistance value measurement at the time of trimming in order to correct the resistance value between the plurality of pairs of second upper surface electrode layers, the presence of the first upper surface electrode layer causes In addition to the two upper surface electrode layers, the probe can be brought into contact with the second upper surface electrode layer of the adjacent resistor, which is particularly advantageous in manufacturing a small-sized resistor. Further, when the side surface electrode is formed on the edge of the substrate, when the side surface electrode is formed by the thin film technique, the side surface electrode and the side surface electrode are formed due to the presence of the adhesion layer overlapping the first upper surface electrode layer and the second upper surface electrode layer. , First
It is possible to increase the connection area between the upper surface electrode layer, the second upper surface electrode layer, and the upper surface electrode formed of the adhesion layer, and thereby improve the reliability of electrical connection between the upper surface electrode and the side surface electrode. It has the effect of being able to.

【0018】請求項11に記載の発明は、特に、複数の
スリット状の第1の分割部をダイシングにより形成した
もので、この製造方法によれば、個片状基板の寸法分類
が不要であるため、工程の煩雑さをなくすることができ
るとともに、ダイシングも半導体等で一般的なダイシン
グ設備を用いて容易に行うことができるという作用を有
するものである。
According to the eleventh aspect of the present invention, in particular, the plurality of slit-shaped first divided portions are formed by dicing, and according to this manufacturing method, it is not necessary to classify the individual substrates. Therefore, the process is not complicated, and the dicing can be easily performed using general dicing equipment for semiconductors and the like.

【0019】請求項12に記載の発明は、特に、複数の
第2の分割部をダイシングにより形成したもので、この
製造方法によれば、個片状基板の寸法分類が不要である
ため、工程の煩雑さをなくすることができるとともに、
ダイシングも半導体等で一般的なダイシング設備を用い
て容易に行うことができるという作用を有するものであ
る。
According to a twelfth aspect of the present invention, in particular, a plurality of second divided portions are formed by dicing. According to this manufacturing method, it is not necessary to classify the individual substrate, so that the steps can be performed. It is possible to eliminate the complexity of
The dicing also has an effect that it can be easily performed using general dicing equipment for semiconductors and the like.

【0020】請求項13に記載の発明は、特に、複数の
第2の分割部をレーザーにより形成し、その後、この第
2の分割部を分割して個片状基板に分割するようにした
もので、この製造方法によれば、第2の分割部を形成す
る毎に個片化されるのではなく、2段階で個片化される
という作用を有するとともに、個片状基板の分割はチッ
プ抵抗器で一般的な分割設備を用いて行うことができる
という作用を有するものである。
In a thirteenth aspect of the present invention, in particular, a plurality of second divided portions are formed by a laser, and then the second divided portions are divided into individual substrates. Thus, according to this manufacturing method, there is an effect that the second divided portion is not singulated each time it is formed, but it is singulated in two steps. The resistor has an effect that it can be performed by using a general dividing facility.

【0021】請求項14に記載の発明は、特に、シート
状の基板の端部に不要領域部を形成し、かつ複数のスリ
ット状の第1の分割部は複数の短冊状基板が前記不要領
域部につながった状態となるようにシート状の基板に形
成したもので、この製造方法によれば、複数のスリット
状の第1の分割部を形成した後も複数の短冊状基板は不
要領域部につながっているため、シート状の基板が複数
の短冊状基板に細かく分離されるということはなく、し
たがって、複数のスリット状の第1の分割部を形成した
後も、不要領域部を有するシート状の基板の状態で後工
程を行うことができるため、工法設計が簡略化できると
いう作用を有するものである。
According to a fourteenth aspect of the present invention, in particular, an unnecessary area portion is formed at an end portion of a sheet-shaped substrate, and a plurality of slit-shaped first divided portions are formed by a plurality of strip-shaped substrates. The strip-shaped substrate is formed so as to be in a state in which the strip-shaped substrates are connected to each other. According to this manufacturing method, the plurality of strip-shaped substrates are unnecessary regions even after the plurality of slit-shaped first divided portions are formed. Since the sheet-shaped substrate is not divided into a plurality of strip-shaped substrates, the sheet having an unnecessary area portion is formed even after the plurality of slit-shaped first divided portions are formed. Since the post-process can be performed in the state of the substrate having a striped shape, it has the effect of simplifying the design of the manufacturing method.

【0022】請求項15に記載の発明は、シート状の基
板の上面に複数対の第1の上面電極層を設ける工程と、
前記複数対の第1の上面電極層と電気的に接続される複
数対の第2の上面電極層を設ける工程と、前記複数対の
第2の上面電極層と電気的に接続される複数の抵抗体を
設ける工程と、前記複数の抵抗体を覆うようにガラスを
主成分とする複数の第1の保護層を設ける工程と、前記
複数の抵抗体における前記複数対の第2の上面電極層間
の抵抗値を修正するためにトリミングを行う工程と、前
記複数対の第1の上面電極層および第2の上面電極層に
重なるように複数対の密着層を設ける工程と、少なくと
も前記ガラスを主成分とする複数の第1の保護層を覆う
ように樹脂層からなる複数の第2の保護層を設ける工程
と、前記シート状の基板に、前記複数対の第1の上面電
極層、第2の上面電極層および密着層を分離して複数の
短冊状基板に分割するためのスリット状の第1の分割部
を複数形成する工程と、前記シート状の基板における複
数の短冊状基板に、前記複数の抵抗体が個々に分離され
て個片状基板に分割されるように前記スリット状の第1
の分割部と直交する方向に複数の第2の分割部を形成す
る工程とを備えたもので、この製造方法によれば、シー
ト状の基板の上面に複数対の第1の上面電極層を設ける
工程と、前記複数対の第1の上面電極層と電気的に接続
される複数対の第2の上面電極層を設ける工程と、前記
複数対の第1の上面電極層および第2の上面電極層に重
なるように複数対の密着層を設ける工程とを備えている
ため、多数個取りのシート状の基板で抵抗器を製造する
際、複数対の第2の上面電極層間の抵抗値を修正するた
めのトリミング時の抵抗値測定においては、第1の上面
電極層の存在により、当該の第2の上面電極層の他に、
隣接する抵抗器の第2の上面電極層に検針を接触させる
ことができ、特に小形の抵抗器を製造する上で有利にな
る。また基板の端縁に側面電極を形成する場合、この側
面電極を薄膜技術で形成する際には、第1の上面電極層
および第2の上面電極層に重なる密着層の存在により、
側面電極と、第1の上面電極層、第2の上面電極層、密
着層により構成される上面電極との接続面積を大きくす
ることができ、これにより、上面電極と側面電極との電
気的接続信頼性を高めることができる。さらに複数の抵
抗体を覆うようにガラスを主成分とする複数の第1の保
護層を設ける工程と、少なくとも前記ガラスを主成分と
する複数の第1の保護層を覆うように樹脂層からなる複
数の第2の保護層を設ける工程とを備えているため、ガ
ラスを主成分とする第1の保護層でレーザートリミング
時のクラックの発生を防止することができ、これによ
り、電流雑音を小さくできるとともに、樹脂層からなる
第2の保護層で抵抗体全体が覆われることにより、耐湿
特性に優れた抵抗特性を確保できるという作用を有する
ものである。
According to a fifteenth aspect of the present invention, a step of providing a plurality of pairs of first upper surface electrode layers on the upper surface of the sheet-like substrate,
Providing a plurality of pairs of second upper surface electrode layers electrically connected to the plurality of pairs of first upper surface electrode layers; and a plurality of plurality of electrically connected to the plurality of pairs of second upper surface electrode layers. A step of providing a resistor, a step of providing a plurality of first protective layers containing glass as a main component so as to cover the plurality of resistors, and a plurality of pairs of second upper surface electrode layers in the plurality of resistors. Trimming in order to correct the resistance value of the above, a step of providing a plurality of pairs of adhesion layers so as to overlap the plurality of pairs of the first upper surface electrode layer and the second upper surface electrode layer, and at least the glass A step of providing a plurality of second protective layers made of a resin layer so as to cover the plurality of first protective layers as a component, and the plurality of pairs of the first upper surface electrode layers, the second Separate the top electrode layer and adhesion layer of the A plurality of slit-shaped first dividing portions for forming a plurality of strip-shaped substrates, and the plurality of strip-shaped substrates in the sheet-shaped substrate are individually divided into the plurality of resistors to be divided into individual substrates. So that the slit-shaped first
And a step of forming a plurality of second divided portions in a direction orthogonal to the divided portions. According to this manufacturing method, a plurality of pairs of first upper surface electrode layers are formed on the upper surface of the sheet-shaped substrate. Providing, providing a plurality of pairs of second upper surface electrode layers electrically connected to the plurality of pairs of first upper surface electrode layers, and providing a plurality of pairs of the first upper surface electrode layers and second upper surfaces Since a step of providing a plurality of pairs of adhesion layers so as to overlap with the electrode layers is provided, when a resistor is manufactured using a plurality of sheet-like substrates, the resistance value between the plurality of pairs of second upper surface electrode layers is In the resistance value measurement at the time of trimming for correction, the presence of the first upper surface electrode layer causes the presence of the first upper surface electrode layer,
The probe can be brought into contact with the second upper electrode layer of the adjacent resistor, which is particularly advantageous in manufacturing a small resistor. Further, when the side surface electrode is formed on the edge of the substrate, when the side surface electrode is formed by the thin film technique, the presence of the adhesion layer overlapping the first upper surface electrode layer and the second upper surface electrode layer causes
It is possible to increase the connection area between the side surface electrode and the upper surface electrode composed of the first upper surface electrode layer, the second upper surface electrode layer, and the adhesion layer, and thereby to electrically connect the upper surface electrode and the side surface electrode. The reliability can be increased. And a step of providing a plurality of first protective layers containing glass as a main component so as to cover the plurality of resistors, and a resin layer so as to cover at least the plurality of first protective layers containing glass as a main component. Since a step of providing a plurality of second protective layers is provided, it is possible to prevent cracks from occurring during laser trimming in the first protective layer containing glass as a main component, thereby reducing current noise. In addition to that, by covering the entire resistor with the second protective layer made of a resin layer, it is possible to secure the resistance characteristic excellent in the moisture resistance characteristic.

【0023】請求項16に記載の発明は、特に、複数対
の第1の上面電極層および第2の上面電極層に重なるよ
うに導電性樹脂からなる複数対の密着層を設ける工程
を、複数の抵抗体を覆うようにガラスを主成分とする複
数の第1の保護層を設ける工程と、前記複数の抵抗体に
おける複数対の第2の上面電極層間の抵抗値を修正する
ためにトリミングを行う工程とを実施した後に実施する
ようにしたもので、この製造方法によれば、ガラスを主
成分とする第1の保護層の形成温度が600℃以上で、
かつ導電性樹脂からなる密着層の形成温度が200℃前
後となるため、トリミングを行って抵抗値修正を行った
後の抵抗値変化が発生することはないという作用を有す
るものである。
According to a sixteenth aspect of the present invention, in particular, a plurality of pairs of adhesion layers made of a conductive resin are provided so as to overlap the plurality of pairs of the first upper surface electrode layer and the second upper surface electrode layer. The step of providing a plurality of first protective layers containing glass as a main component so as to cover the resistors, and trimming in order to correct the resistance value between the plurality of pairs of second upper surface electrode layers in the plurality of resistors. According to this manufacturing method, the formation temperature of the first protective layer containing glass as a main component is 600 ° C. or higher.
Moreover, since the formation temperature of the adhesive layer made of a conductive resin is around 200 ° C., the resistance value does not change after trimming and resistance value correction.

【0024】請求項17に記載の発明は、特に、複数対
の第1の上面電極層および第2の上面電極層に重なるよ
うに導電性樹脂からなる複数対の密着層を設ける工程
を、複数の抵抗体を覆うようにガラスを主成分とする複
数の第1の保護層を設ける工程と、前記複数の抵抗体に
おける複数対の第2の上面電極層間の抵抗値を修正する
ためにトリミングを行う工程と、少なくとも前記ガラス
を主成分とする複数の第1の保護層を覆うように樹脂層
からなる複数の第2の保護層を設ける工程とを実施した
後に実施するようにしたもので、この製造方法によれ
ば、ガラスを主成分とする第1の保護層の形成温度が6
00℃以上で、かつ樹脂層からなる第2の保護層と、導
電性樹脂からなる密着層の形成温度が200℃前後とな
るため、トリミングを行って抵抗値修正を行った後の抵
抗値変化が発生することはないという作用を有するもの
である。
According to a seventeenth aspect of the present invention, in particular, a plurality of pairs of adhesion layers made of a conductive resin are provided so as to overlap the plurality of pairs of the first upper surface electrode layer and the second upper surface electrode layer. The step of providing a plurality of first protective layers containing glass as a main component so as to cover the resistors, and trimming in order to correct the resistance value between the plurality of pairs of second upper surface electrode layers in the plurality of resistors. And a step of providing a plurality of second protective layers made of a resin layer so as to cover at least the plurality of first protective layers containing glass as a main component, According to this manufacturing method, the formation temperature of the first protective layer containing glass as a main component is 6
Since the formation temperature of the second protective layer made of a resin layer and the adhesion layer made of a conductive resin is about 200 ° C. at a temperature of 00 ° C. or higher, the resistance value change after trimming and resistance value correction Has the effect of never occurring.

【0025】請求項18に記載の発明は、特に、複数の
スリット状の第1の分割部をダイシングにより形成した
もので、この製造方法によれば、個片状基板の寸法分類
が不要であるため、工程の煩雑さをなくすることができ
るとともに、ダイシングも半導体等で一般的なダイシン
グ設備を用いて容易に行うことができるという作用を有
するものである。
According to the eighteenth aspect of the present invention, in particular, a plurality of slit-shaped first divided portions are formed by dicing, and according to this manufacturing method, it is not necessary to classify the individual substrates. Therefore, the process is not complicated, and the dicing can be easily performed using general dicing equipment for semiconductors and the like.

【0026】請求項19に記載の発明は、特に、複数の
第2の分割部をダイシングにより形成したもので、この
製造方法によれば、個片状基板の寸法分類が不要である
ため、工程の煩雑さをなくすることができるとともに、
ダイシングも半導体等で一般的なダイシング設備を用い
て容易に行うことができるという作用を有するものであ
る。
According to the nineteenth aspect of the present invention, in particular, a plurality of second divided portions are formed by dicing. According to this manufacturing method, the size classification of the individual substrate is not necessary, and therefore the process is performed. It is possible to eliminate the complexity of
The dicing also has an effect that it can be easily performed using general dicing equipment for semiconductors and the like.

【0027】請求項20に記載の発明は、特に、複数の
第2の分割部をレーザーにより形成し、その後、この第
2の分割部を分割して個片状基板に分割するようにした
もので、この製造方法によれば、第2の分割部を形成す
る毎に個片化されるのではなく、2段階で個片化される
という作用を有するとともに、個片状基板の分割はチッ
プ抵抗器で一般的な分割設備を用いて行うことができる
という作用を有するものである。
In the invention as set forth in claim 20, in particular, a plurality of second divided portions are formed by a laser, and then the second divided portions are divided and divided into individual substrates. Thus, according to this manufacturing method, there is an effect that the second divided portion is not singulated each time it is formed, but it is singulated in two steps. The resistor has an effect that it can be performed by using a general dividing facility.

【0028】請求項21に記載の発明は、特に、シート
状の基板の端部に不要領域部を形成し、かつ複数のスリ
ット状の第1の分割部は複数の短冊状基板が前記不要領
域部につながった状態となるようにシート状の基板に形
成したもので、この製造方法によれば、複数のスリット
状の第1の分割部を形成した後も複数の短冊状基板は不
要領域部につながっているため、シート状の基板が複数
の短冊状基板に細かく分離されるということはなく、し
たがって、複数のスリット状の第1の分割部を形成した
後も、不要領域部を有するシート状の基板の状態で後工
程を行うことができるため、工法設計が簡略化できると
いう作用を有するものである。
According to a twenty-first aspect of the present invention, in particular, an unnecessary area portion is formed at an end of a sheet-shaped substrate, and a plurality of slit-shaped first divided portions are formed by a plurality of strip-shaped substrates. The strip-shaped substrate is formed so as to be in a state in which the strip-shaped substrates are connected to each other. According to this manufacturing method, the plurality of strip-shaped substrates are unnecessary regions even after the plurality of slit-shaped first divided portions are formed. Since the sheet-shaped substrate is not divided into a plurality of strip-shaped substrates, the sheet having an unnecessary area portion is formed even after the plurality of slit-shaped first divided portions are formed. Since the post-process can be performed in the state of the substrate having a striped shape, it has the effect of simplifying the design of the manufacturing method.

【0029】[0029]

【発明の実施の形態】以下、本発明の一実施の形態にお
ける抵抗器について、図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE INVENTION A resistor according to an embodiment of the present invention will be described below with reference to the drawings.

【0030】図1は本発明の一実施の形態における抵抗
器の断面図、図2は同抵抗器の側面電極を除いた上面図
である。
FIG. 1 is a sectional view of a resistor according to an embodiment of the present invention, and FIG. 2 is a top view of the same resistor excluding side electrodes.

【0031】図1および図2に示すように本発明の一実
施の形態における抵抗器は、基板11の上面に一対の上
面電極12を有するとともに、この一対の上面電極12
間に抵抗体13を有することにより構成される。
As shown in FIGS. 1 and 2, the resistor according to the embodiment of the present invention has a pair of upper surface electrodes 12 on the upper surface of a substrate 11, and the pair of upper surface electrodes 12 is provided.
It is configured by having a resistor 13 between them.

【0032】アルミナ等からなる基板11の上面に設け
られる一対の上面電極12は、基板11側から順次形成
される第1の上面電極層14と、第2の上面電極層15
と、密着層16との複層構造により構成される。第1の
上面電極層14は、基板11の上面の長手方向の端縁一
杯から中央に向かって設けられているもので、これはA
u、樹脂等からなり、少なくとも抵抗値修正(レーザー
トリミング)時の検針接触領域を大きくするためのもの
である。第2の上面電極層15は、基板11の上面の長
手方向の端縁より中央側に離れた位置から中央に向か
い、その一部が第1の上面電極層14と重畳するように
形成されているもので、これはAg等からなる。さら
に、密着層16は、第1、第2の上面電極層14,15
に重畳し、そして基板11の端縁において第1の上面電
極層14と面一となるように構成されているもので、こ
れはAg、樹脂等からなり、少なくとも後述する側面電
極と上面電極12の電気的接続を良好にするために設け
られるものである。この場合、密着層16の厚み方向に
おける最大の高さは、第1の上面電極層14の厚み方向
における最大の高さより高くなるように構成されてお
り、これは側面電極と上面電極12の接触面積を大きく
するためである。
The pair of upper surface electrodes 12 provided on the upper surface of the substrate 11 made of alumina or the like includes a first upper surface electrode layer 14 and a second upper surface electrode layer 15 which are sequentially formed from the substrate 11 side.
And the adhesion layer 16 have a multilayer structure. The first upper surface electrode layer 14 is provided from the entire edge of the upper surface of the substrate 11 in the longitudinal direction toward the center thereof.
It is made of u, resin, or the like, and is for increasing at least the probe contact area when the resistance value is corrected (laser trimming). The second upper surface electrode layer 15 is formed so that a part thereof overlaps with the first upper surface electrode layer 14 from a position distant from the longitudinal edge of the upper surface of the substrate 11 toward the center side toward the center. It is made of Ag and the like. Further, the adhesion layer 16 is formed of the first and second upper surface electrode layers 14, 15
And is formed so as to be flush with the first upper surface electrode layer 14 at the edge of the substrate 11, which is made of Ag, resin or the like, and is composed of at least the side surface electrode and the upper surface electrode 12 which will be described later. It is provided to improve the electrical connection of the. In this case, the maximum height of the adhesion layer 16 in the thickness direction is configured to be higher than the maximum height of the first upper surface electrode layer 14 in the thickness direction, which is the contact between the side surface electrode and the upper surface electrode 12. This is to increase the area.

【0033】抵抗体13は、一対の上面電極12間に跨
るように設けられるもので、酸化ルテニウム等からな
る。この場合、オーミックコンタクトを良好に保ち、抵
抗値が安定した信頼性の高い抵抗器を得るため、上面電
極12における第2の上面電極層15のみが抵抗体13
と電気的に接続される構成とすることが好ましい。
The resistor 13 is provided so as to extend between the pair of upper surface electrodes 12, and is made of ruthenium oxide or the like. In this case, in order to maintain a good ohmic contact and obtain a highly reliable resistor having a stable resistance value, only the second upper surface electrode layer 15 of the upper surface electrode 12 has the resistor 13
It is preferable to be configured to be electrically connected to.

【0034】次に上記抵抗体を所望とする抵抗値に修正
するために、抵抗体13の上面にガラス等からなる第1
の保護層17を設け、そしてこの第1の保護層17およ
び抵抗体13にレーザー等によりトリミング溝18を設
けて抵抗値を修正する。その後、少なくとも前記抵抗体
13を、好ましくは一対の上面電極12における第2の
上面電極層15間を重畳して跨ぐ抵抗体13と、第1の
保護層17およびトリミング溝18を覆うように樹脂ま
たはガラス等からなる第2の保護層19を備える。
Next, in order to correct the resistance value to the desired resistance value, the first surface made of glass or the like is formed on the upper surface of the resistance element 13.
The protective layer 17 is provided, and the trimming groove 18 is provided on the first protective layer 17 and the resistor 13 by a laser or the like to correct the resistance value. After that, a resin is formed so as to cover at least the resistor 13, preferably the resistor 13 that straddles the second upper surface electrode layers 15 of the pair of upper surface electrodes 12 so as to overlap, the first protective layer 17, and the trimming groove 18. Alternatively, the second protective layer 19 made of glass or the like is provided.

【0035】また、基板11の端縁に、上面電極12と
電気的に接続されるように略コ字型に囲む一対の側面電
極20を備える。この側面電極20は、基板11の端縁
側から順次形成される第1の薄膜21と、第2の薄膜2
2と、第1のめっき膜23および第2のめっき膜24の
複層構造により構成される。第1の薄膜21は、基板1
1の裏面から側面にかけて略L字型に、基板11への付
着性の良いCr,Cr系合金薄膜、Ti,Ti系合金薄
膜またはNiCr合金薄膜のいずれかをスパッタ、真空
蒸着、イオンプレーティング、P−CVD等の薄膜技術
により形成する。第2の薄膜22は、基板11の裏面か
ら側面にかけて略L字型に、かつ、第1の薄膜21と重
畳して電気的に接続されるようにCu系の合金薄膜をス
パッタ、真空蒸着、イオンプレーティング、P−CVD
等の薄膜技術により形成する。
At the edge of the substrate 11, a pair of side-surface electrodes 20 are provided so as to be electrically connected to the upper surface electrode 12 and surround in a substantially U shape. The side surface electrode 20 includes a first thin film 21 and a second thin film 2 which are sequentially formed from the edge side of the substrate 11.
2 and a first plating film 23 and a second plating film 24. The first thin film 21 is the substrate 1
From the back surface to the side surface of 1, a Cr, Cr-based alloy thin film, Ti, Ti-based alloy thin film, or NiCr alloy thin film having good adhesion to the substrate 11 is sputtered, vacuum-deposited, ion-plated, It is formed by a thin film technique such as P-CVD. The second thin film 22 is formed in a substantially L-shape from the back surface to the side surface of the substrate 11 and is a Cu-based alloy thin film that is sputtered, vacuum-deposited so as to be electrically connected so as to overlap with the first thin film 21. Ion plating, P-CVD
It is formed by a thin film technique such as.

【0036】第1のめっき膜23は、露出する上面電極
12および第2の薄膜22を覆うようにはんだの拡散防
止または耐熱性に優れるNiめっき膜により形成する。
さらに、第2のめっき膜24は、第1のめっき膜23を
覆うようにはんだ付着性の良いPb−Snめっき膜また
はSnめっき膜により形成する。
The first plating film 23 is formed of a Ni plating film having excellent heat resistance and solder diffusion prevention so as to cover the exposed upper surface electrode 12 and the second thin film 22.
Further, the second plating film 24 is formed of a Pb-Sn plating film or Sn plating film having good solder adhesion so as to cover the first plating film 23.

【0037】以上のように構成された本発明の一実施の
形態における抵抗器について、次にその製造方法を図面
を参照しながら説明する。
The manufacturing method of the resistor according to the embodiment of the present invention having the above-described structure will be described with reference to the drawings.

【0038】図3は本発明の一実施の形態における抵抗
器を製造する場合に用いられるシート状の基板の全周囲
の端部に不要領域部を形成した状態を示す上面図、図4
(a)(b)、図6(a)(b)、図8(a)(b)、
図10(a)(b)、図12(a)(b)、図14、図
16(a)(b)および図18(a)(b)は本発明の
一実施の形態における抵抗器の製造工程を示す断面図、
図5(a)(b)、図7(a)(b)、図9(a)
(b)、図11(a)(b)、図13(a)(b)、図
15、図17(a)(b)および図19(a)(b)は
本発明の一実施の形態における抵抗器の製造工程を示す
上面図である。
FIG. 3 is a top view showing a state in which an unnecessary region is formed at the edge of the entire circumference of a sheet-like substrate used when manufacturing a resistor according to an embodiment of the present invention, and FIG.
(A) (b), FIG.6 (a) (b), FIG.8 (a) (b),
10 (a) (b), FIG. 12 (a) (b), FIG. 14, FIG. 16 (a) (b) and FIG. 18 (a) (b) show a resistor according to an embodiment of the present invention. Cross-sectional view showing the manufacturing process,
5 (a) (b), FIG. 7 (a) (b), FIG. 9 (a)
(B), FIG. 11 (a) (b), FIG. 13 (a) (b), FIG. 15, FIG. 17 (a) (b) and FIG. 19 (a) (b) are one embodiment of the present invention. 4 is a top view showing the manufacturing process of the resistor in FIG.

【0039】まず、図3、図4(a)、図5(a)に示
すように、焼成済みの96%純度のアルミナからなる厚
み0.2mmの絶縁性を有するシート状の基板31を準
備する。この場合、シート状の基板31は、図3に示す
ように、全周囲の端部に最終的には製品とならない不要
領域部31aを有しているものである。そしてこの不要
領域部31aは略ロ字状に構成されているものである。
First, as shown in FIGS. 3, 4 (a) and 5 (a), a 0.2 mm-thick insulating sheet-like substrate 31 made of calcined 96% pure alumina is prepared. To do. In this case, as shown in FIG. 3, the sheet-shaped substrate 31 has an unnecessary region portion 31a which does not become a product in the end at the entire peripheral edge portion. The unnecessary area portion 31a is formed in a substantially square shape.

【0040】次に、図3、図4(b)、図5(b)に示
すように、シート状の基板31の上面にスクリーン印刷
工法によりAu系の導電性ペーストからなる複数対の第
1の上面電極層32を形成し、ピーク温度850℃の焼
成プロファイルで焼成することにより、第1の上面電極
層32を安定な膜とした。
Next, as shown in FIGS. 3, 4 (b) and 5 (b), a plurality of pairs of first conductive pastes of Au series are formed on the upper surface of the sheet-like substrate 31 by the screen printing method. The upper surface electrode layer 32 was formed and baked with a baking profile having a peak temperature of 850 ° C., thereby forming the first upper surface electrode layer 32 as a stable film.

【0041】次に、図3、図6(a)、図7(a)に示
すように、前記第1の上面電極層32に少なくとも一部
が重なるように、シート状の基板31の上面にスクリー
ン印刷工法により銀を主成分とする複数対の第2の上面
電極層33を形成し、ピーク温度850℃の焼成プロフ
ァイルで焼成することにより、第2の上面電極層33を
安定な膜とした。
Next, as shown in FIGS. 3, 6 (a) and 7 (a), the upper surface of the sheet-like substrate 31 is overlapped with at least a part of the first upper surface electrode layer 32. A plurality of pairs of second upper surface electrode layers 33 containing silver as a main component were formed by a screen printing method, and the second upper surface electrode layers 33 were formed into a stable film by baking with a baking profile having a peak temperature of 850 ° C. .

【0042】次に、図3、図6(b)、図7(b)に示
すように、複数対の第2の上面電極層33を跨ぐよう
に、スクリーン印刷工法により酸化ルテニウム系の複数
の抵抗体34を形成し、ピーク温度850℃の焼成プロ
ファイルで焼成することにより、抵抗体34を安定な膜
とした。
Next, as shown in FIGS. 3, 6B, and 7B, a plurality of ruthenium oxide-based ruthenium oxide-based materials are formed by a screen printing method so as to straddle a plurality of pairs of second upper surface electrode layers 33. The resistor 34 was formed and fired with a firing profile having a peak temperature of 850 ° C., thereby forming the resistor 34 as a stable film.

【0043】次に、図8(a)、図9(a)に示すよう
に、複数の抵抗体34を覆うように、スクリーン印刷工
法によりガラスを主成分とする複数の第1の保護層35
を形成し、ピーク温度600℃の焼成プロファイルで焼
成することにより、ガラスを主成分とする第1の保護層
35を安定な膜とした。
Next, as shown in FIGS. 8A and 9A, a plurality of first protective layers 35 containing glass as a main component are formed by screen printing so as to cover the plurality of resistors 34.
Was formed and baked in a baking profile having a peak temperature of 600 ° C., whereby the first protective layer 35 containing glass as a main component was formed into a stable film.

【0044】次に、図8(b)、図9(b)に示すよう
に、複数対の第2の上面電極層33間の抵抗体34の抵
抗値を一定の値に修正するために、レーザートリミング
工法によりトリミングを行い、複数のトリミング溝36
を形成した。
Next, as shown in FIGS. 8B and 9B, in order to correct the resistance value of the resistor 34 between the plurality of pairs of second upper surface electrode layers 33 to a constant value, Trimming is performed by the laser trimming method, and a plurality of trimming grooves 36 are formed.
Was formed.

【0045】次に、図10(a)、図11(a)に示す
ように、複数対の第1の上面電極層32の一部および第
2の上面電極層33の一部に重なるように、スクリーン
印刷工法により銀系の導電性樹脂からなる複数対の密着
層37を形成し、ピーク温度200℃の硬化プロファイ
ルで硬化することにより、密着層37を安定な膜とし
た。
Next, as shown in FIGS. 10A and 11A, so as to overlap a part of the plurality of pairs of the first upper surface electrode layers 32 and a part of the second upper surface electrode layers 33. A plurality of pairs of adhesive layers 37 made of a silver-based conductive resin were formed by the screen printing method, and the adhesive layers 37 were cured with a curing profile having a peak temperature of 200 ° C. to form a stable film.

【0046】次に、図10(b)、図11(b)に示す
ように、図面上の縦方向に並ぶガラスを主成分とする複
数の第1の保護層35を覆うとともに、抵抗体34の一
部および第2の上面電極層33の一部を覆うように、ス
クリーン印刷工法により樹脂を主成分とする複数の第2
の保護層38を形成し、ピーク温度200℃の硬化プロ
ファイルで硬化することにより、第2の保護層38を安
定な膜とした。
Next, as shown in FIGS. 10 (b) and 11 (b), while covering the plurality of first protective layers 35 mainly composed of glass arranged in the vertical direction in the drawing, the resistor 34 is also provided. Part of the second upper surface electrode layer 33 and a part of the second upper surface electrode layer 33 are screen-printed to form a plurality of second resin-based components.
The protective layer 38 of No. 2 was formed, and the second protective layer 38 was formed into a stable film by curing with a curing profile having a peak temperature of 200 ° C.

【0047】次に、図3、図12(a)、図13(a)
に示すように、第2の保護層38を形成したシート状の
基板31の全周囲の端部に形成された不要領域部31a
を除いて、複数対の第1の上面電極層32および密着層
37を分離して複数の短冊状基板31bを分割するため
のスリット状の第1の分割部39をダイシング工法によ
り複数形成する。この場合、複数のスリット状の第1の
分割部39は700μmピッチで形成されており、かつ
このスリット状の第1の分割部39の幅は120μm幅
となっている。また前記複数のスリット状の第1の分割
部39は、シート状の基板31を上下方向に貫通する貫
通孔で形成されているものである。そしてまた前記シー
ト状の基板31は、不要領域部31aを除いてダイシン
グ工法により複数のスリット状の第1の分割部39を形
成しているため、スリット状の第1の分割部39を形成
した後も複数の短冊状基板31bは不要領域部31aに
つながっているため、シート状態を呈しているものであ
る。
Next, FIG. 3, FIG. 12 (a) and FIG. 13 (a)
As shown in FIG. 5, the unnecessary region portion 31a formed at the end portion of the entire circumference of the sheet-like substrate 31 on which the second protective layer 38 is formed.
Except for the above, a plurality of pairs of first upper surface electrode layers 32 and adhesion layers 37 are separated to form a plurality of slit-shaped first dividing portions 39 for dividing the plurality of strip-shaped substrates 31b by a dicing method. In this case, the plurality of slit-shaped first divided portions 39 are formed at a pitch of 700 μm, and the width of the slit-shaped first divided portions 39 is 120 μm. The plurality of slit-shaped first dividing portions 39 are formed by through holes that vertically penetrate the sheet-shaped substrate 31. Further, since the sheet-shaped substrate 31 is formed with the plurality of slit-shaped first divided portions 39 by the dicing method except the unnecessary region portion 31a, the slit-shaped first divided portions 39 are formed. Since the plurality of strip-shaped substrates 31b are still connected to the unnecessary area 31a after that, they are in a sheet state.

【0048】次に、図12(b)、図13(b)に示す
ように、マスク(図示せず)を用いてスパッタ工法によ
り、シート状の基板31の裏面側から、基板31の裏面
の一部と複数のスリット状の第1の分割部39の内面に
おける基板31の端面、第1の上面電極層32の端面お
よび密着層37の端面に、側面電極40の一部を構成す
る基板31への付着性が良いCr薄膜からなる複数対の
第1の薄膜41を略L字型に形成する。
Next, as shown in FIGS. 12B and 13B, a mask (not shown) is used to perform a sputtering method from the back surface side of the sheet-shaped substrate 31 to the back surface of the substrate 31. The substrate 31 forming a part of the side surface electrode 40 on the end surface of the substrate 31 on the inner surface of the part and the plurality of slit-shaped first divided portions 39, the end surface of the first upper electrode layer 32, and the end surface of the adhesion layer 37. A plurality of pairs of first thin films 41 made of a Cr thin film having good adhesion to are formed in a substantially L shape.

【0049】次に、図14、図15に示すように、マス
ク(図示せず)を用いたスパッタ工法により、シート状
の基板31の裏面側から、複数対の第1の薄膜41に重
なるように、側面電極40の一部を構成するCu−Ni
合金薄膜からなる複数対の第2の薄膜42を略L字型に
形成する。
Next, as shown in FIGS. 14 and 15, by a sputtering method using a mask (not shown), the plurality of pairs of first thin films 41 are overlapped from the back surface side of the sheet-shaped substrate 31. And Cu-Ni forming a part of the side surface electrode 40.
A plurality of pairs of second thin films 42 made of an alloy thin film are formed in a substantially L shape.

【0050】次に、図3、図16(a)(b)、図17
(a)(b)に示すように、シート状の基板31の全周
囲の端部に形成された不要領域部31aを除いて、シー
ト状の基板31における複数の短冊状基板31bに、複
数の抵抗体34が個々に分離されて個片状基板31cに
分割されるようにスリット状の第1の分割部39と直交
する方向に複数の第2の分割部43を形成する。この場
合、複数の第2の分割部43は400μmピッチで形成
されるため、第2の分割部43の幅は100μm幅とな
っている。またこの複数の第2の分割部43はレーザー
スクライブにより形成しているもので、まず、図16
(a)、図17(a)に示すようにレーザーにより分割
溝を形成し、その後、図16(b)、図17(b)に示
すように一般的な分割設備により分割溝の部分を分割し
て個片状基板31cに分割するようにしている。すなわ
ち、この分割方法は、第2の分割部43を形成する毎に
個片化されるのではなく、2段階で個片化されるという
作用を有するものである。そしてまたこの複数の第2の
分割部43は不要領域部31aを除いて複数の短冊状基
板31bにレーザースクライブにより形成するようにし
ているため、この複数の第2の分割部43を形成する毎
に個片状基板31cに分割され、そしてこの個片状基板
31cは不要領域部31aから分離されるものである。
Next, FIG. 3, FIG. 16 (a) (b), and FIG.
As shown in (a) and (b), a plurality of strip-shaped substrates 31b in the sheet-shaped substrate 31 are provided with a plurality of strip-shaped substrates 31b except for the unnecessary region portions 31a formed at the ends of the entire periphery of the sheet-shaped substrate 31. A plurality of second divided portions 43 is formed in a direction orthogonal to the slit-shaped first divided portion 39 so that the resistor 34 is individually separated and divided into the individual substrate 31c. In this case, since the plurality of second divided portions 43 are formed with a pitch of 400 μm, the width of the second divided portions 43 is 100 μm. The plurality of second divided portions 43 are formed by laser scribing.
(A), as shown in FIG. 17 (a), a dividing groove is formed by a laser, and then, as shown in FIGS. 16 (b) and 17 (b), the dividing groove portion is divided by general dividing equipment. Then, the individual substrate 31c is divided. That is, this dividing method has an effect that it is not divided into pieces each time the second dividing portion 43 is formed, but is divided into two pieces. Further, since the plurality of second divided portions 43 are formed by laser scribing on the plurality of strip-shaped substrates 31b except the unnecessary area portion 31a, each of the plurality of second divided portions 43 is formed. Is divided into individual pieces of substrate 31c, and this individual piece of substrate 31c is separated from the unnecessary area portion 31a.

【0051】次に、図18(a)、図19(a)に示す
ように、電気めっき工法を用いて、側面電極40の一部
を構成する第2の薄膜42を覆うとともに、露出してい
る密着層37の端面および第2の上面電極層33の上面
を覆うように、厚みが約2〜6μmで、かつはんだの拡
散防止または耐熱性に優れるニッケルめっきからなる第
1のめっき膜44を形成する。
Next, as shown in FIGS. 18 (a) and 19 (a), the second thin film 42 forming a part of the side surface electrode 40 is covered and exposed by an electroplating method. A first plating film 44 made of nickel plating having a thickness of about 2 to 6 μm and excellent in solder diffusion prevention and heat resistance is formed so as to cover the end surface of the adhesion layer 37 and the upper surface of the second upper surface electrode layer 33. Form.

【0052】最後に、図18(b)、図19(b)に示
すように、電気めっき工法を用いて、ニッケルめっきか
らなる第1のめっき膜44を覆うように、厚みが約3〜
8μmで、かつはんだ付着性の良いスズめっきからなる
第2のめっき膜45を形成する。
Finally, as shown in FIGS. 18 (b) and 19 (b), an electroplating method is used to cover the first plating film 44 made of nickel plating with a thickness of about 3 to
A second plating film 45 having a thickness of 8 μm and made of tin plating having good solder adhesion is formed.

【0053】以上の製造工程により、本発明の一実施の
形態における抵抗器は製造されるものである。
The resistor according to the embodiment of the present invention is manufactured by the above manufacturing steps.

【0054】なお、上記製造工程においては、第2のめ
っき膜45をスズめっきで構成しているが、これに限定
されるものではなく、スズ合金系の材料、例えば、はん
だ等からなるめっきでもよく、これらの材料で構成した
場合は、リフローはんだ付け時に安定したはんだ付けが
できるものである。
In the above manufacturing process, the second plating film 45 is made of tin plating, but the present invention is not limited to this. It is also possible to use a tin alloy material such as solder plating. Often, when these materials are used, stable soldering can be performed during reflow soldering.

【0055】また上記製造工程においては、抵抗体34
等を覆う保護層を、抵抗体34を覆うガラスを主成分と
する第1の保護層35と、この第1の保護層35を覆う
とともにトリミング溝36を覆う樹脂を主成分とする第
2の保護層38の2層で構成しているため、前記第1の
保護層35でレーザートリミング時のクラックの発生を
防止して電流雑音を小さくできるとともに、前記樹脂を
主成分とする第2の保護層38で抵抗体34全体が覆わ
れるため、耐湿性に優れた抵抗特性を確保できるもので
ある。
In the above manufacturing process, the resistor 34
And the like, a first protective layer 35 containing glass as a main component for covering the resistor 34, and a second protective layer 35 as a main component for covering the first protective layer 35 and the trimming groove 36. Since the protective layer 38 is composed of two layers, the first protective layer 35 can prevent the occurrence of cracks during laser trimming to reduce the current noise, and the second protective layer containing the resin as a main component. Since the entire resistor 34 is covered with the layer 38, it is possible to secure resistance characteristics having excellent moisture resistance.

【0056】そしてまた上記製造工程により製造した抵
抗器は、ダイシング工法により形成されたスリット状の
第1の分割部39およびレーザースクライブにより形成
された第2の分割部43の間隔が正確(±0.005m
m以内)であるとともに、側面電極40を構成する第1
の薄膜41、第2の薄膜42の厚みおよび第1のめっき
膜44、第2のめっき膜45の厚みも正確であるため、
製品である抵抗器の全長および全幅は、正確に長さ0.
6mm×幅0.3mmとなるものである。また第1の上
面電極層32および抵抗体34のパターン精度も個片状
基板の寸法ランク分類が不要であるとともに同一の個片
状基板の寸法ランク内での寸法バラツキを考慮する必要
がないため、抵抗体34の有効面積も従来品に比べて大
きくとることができるものである。すなわち、従来品に
おける抵抗体は長さ約0.20mm×幅0.19mmで
あったのに対し、本発明の一実施の形態における抵抗器
の抵抗体34は長さ約0.25mm×幅0.24mmと
なって面積では約1.6倍以上となるものである。
Further, in the resistor manufactured by the above manufacturing process, the interval between the slit-shaped first divided portion 39 formed by the dicing method and the second divided portion 43 formed by laser scribing is accurate (± 0. .005m
m)) and the first side electrode 40
Since the thicknesses of the thin film 41 and the second thin film 42 and the thicknesses of the first plated film 44 and the second plated film 45 are accurate,
The total length and width of the product resistor is exactly 0.
6 mm × width 0.3 mm. Further, the pattern accuracy of the first upper surface electrode layer 32 and the resistor 34 does not need to be classified into the dimensional rank of the individual substrates, and it is not necessary to consider the dimensional variation within the dimensional rank of the same individual substrate. The effective area of the resistor 34 can be made larger than that of the conventional product. That is, the resistor in the conventional product had a length of about 0.20 mm and a width of 0.19 mm, whereas the resistor 34 of the resistor in the embodiment of the present invention had a length of about 0.25 mm and a width of 0. The area becomes 0.24 mm, which is about 1.6 times or more in area.

【0057】さらに上記製造工程においては、複数のス
リット状の第1の分割部39をダイシング工法を用いて
形成するとともに、個片状基板の寸法分類が不要なシー
ト状の基板31を用いているため、従来のような個片状
基板の寸法分類は不要となり、これにより工程の煩雑さ
をなくすることができるとともに、ダイシングも半導体
等で一般的なダイシング設備を用いて容易に行うことが
できるものである。
Further, in the above manufacturing process, the plurality of slit-shaped first divided portions 39 are formed by using the dicing method, and the sheet-shaped substrate 31 which does not require the dimensional classification of individual substrates is used. Therefore, it is not necessary to perform dimensional classification of the individual substrate as in the conventional case, thereby making it possible to eliminate the complexity of the process, and the dicing can be easily performed using general dicing equipment such as semiconductors. It is a thing.

【0058】さらにまた上記製造工程においては、シー
ト状の基板31は全周囲の端部に最終的には製品となら
ない不要領域部31aを形成し、かつ複数のスリット状
の第1の分割部39は複数の短冊状基板31bが前記不
要領域部31aにつながった状態となるようにシート状
の基板31に形成しているため、複数のスリット状の第
1の分割部39を形成した後も複数の短冊状基板31b
は不要領域部31aにつながっており、そのため、シー
ト状の基板31が複数の短冊状基板31bに細かく分離
されるということはなく、したがって、複数のスリット
状の第1の分割部39を形成した後も、不要領域部31
aを有するシート状の基板31の状態で後工程を行うこ
とができるため、工法設計が簡略化できるものである。
Further, in the above manufacturing process, the sheet-like substrate 31 has unnecessary regions 31a which will not be the final products at the end portions of the entire periphery thereof, and has a plurality of slit-like first dividing portions 39. Is formed on the sheet-shaped substrate 31 so that the plurality of strip-shaped substrates 31b are connected to the unnecessary region portion 31a, and therefore a plurality of slit-shaped first divided portions 39 are formed even after the plurality of strip-shaped substrates 31b are formed. Strip-shaped substrate 31b
Is connected to the unnecessary area portion 31a, so that the sheet-shaped substrate 31 is not finely separated into the plurality of strip-shaped substrates 31b. Therefore, the plurality of slit-shaped first divided portions 39 are formed. After that, the unnecessary area portion 31
Since the post-process can be performed in the state of the sheet-shaped substrate 31 having a, the method design can be simplified.

【0059】また上記製造工程においては、側面電極4
0を構成する第1の薄膜41と第2の薄膜42をマスク
(図示せず)を用いたスパッタ工法により形成している
が、これに限定されるものではなく、上記マスク(図示
せず)を用いずに、シート状の基板の裏面全体にもスパ
ッタ工法により薄膜を形成し、その後、裏面全体に形成
された薄膜の不要部分、すなわち裏面の略中央部分をレ
ーザー照射により剥離除去して側面電極40における裏
面部分を形成するようにしてもよいものである。
In the above manufacturing process, the side electrode 4
The first thin film 41 and the second thin film 42 forming 0 are formed by a sputtering method using a mask (not shown), but the present invention is not limited to this, and the mask (not shown) is used. Without using, the thin film is also formed on the entire back surface of the sheet-like substrate by the sputtering method, and thereafter, unnecessary portions of the thin film formed on the entire back surface, that is, the substantially central portion of the back surface is peeled off by laser irradiation to remove the side surface. The back surface portion of the electrode 40 may be formed.

【0060】次に、上記製造工程における側面電極40
の一部を構成する第2の薄膜42について詳述する。
Next, the side surface electrode 40 in the above manufacturing process
The second thin film 42 forming a part of the above will be described in detail.

【0061】第2の薄膜42の材料はCu系の合金薄膜
のうち、特にCu−Ni合金薄膜が好ましい。
Of the Cu-based alloy thin films, the material of the second thin film 42 is preferably a Cu-Ni alloy thin film.

【0062】Cu−Ni合金薄膜は、添加材料のNiが
合金薄膜主元素のCuおよび第1の薄膜41に対してC
uの全組成比率(範囲)においてNiが均一に溶け合う
という「全率固溶体」を構成する。そのため、Cu−N
i合金薄膜からなる第2の薄膜42と第1の薄膜41と
の界面にはNiが拡散することになって強固な密着層を
形成することになり、これにより、密着性の向上が図れ
る。また、第2の薄膜42の最表面に存在するNiは、
第1のめっき膜44に用いられるニッケルめっきを形成
するためのめっき浴で第2の薄膜42の表面に対して防
食性を高める効果があるため、第1のめっき膜44と第
2の薄膜42の界面における密着性についても向上が図
れる。
In the Cu-Ni alloy thin film, the additive material Ni is C with respect to Cu which is the main element of the alloy thin film and the first thin film 41.
This constitutes a “total solid solution” in which Ni is uniformly dissolved in the entire composition ratio (range) of u. Therefore, Cu-N
Ni diffuses into the interface between the second thin film 42 made of an i alloy thin film and the first thin film 41 to form a strong adhesion layer, which improves the adhesion. Further, Ni existing on the outermost surface of the second thin film 42 is
Since the plating bath for forming the nickel plating used for the first plating film 44 has the effect of enhancing the anticorrosion property on the surface of the second thin film 42, the first plating film 44 and the second thin film 42 are formed. The adhesiveness at the interface of can be improved.

【0063】ここで、本発明の一実施の形態における
「全率固溶体」とは、図20に示す第2の薄膜を構成す
るCu−Ni合金薄膜の平衡状態図の通りである。図2
0において、横軸にNi金属の添加量を、縦軸に温度を
とると、実線で示す液相線より高い温度では液相状態で
あり、点線で示す固相線より低い温度では固相状態であ
り、これらの実線および点線で囲まれた領域は固相と液
相とが混じり合った状態、つまり「全率固溶体」であ
る。すなわち、本発明の一実施の形態におけるCu−N
i合金薄膜からなる第2の薄膜42は、母体金属である
面心立方格子のCu金属中に、同じ面心立方格子の結晶
構造を有するNi金属原子が溶け込んで一つの相である
面心立方格子構造の置換型固溶体を全組識範囲に亘って
形成するものである。
Here, the “total rate solid solution” in one embodiment of the present invention is as shown in the equilibrium state diagram of the Cu—Ni alloy thin film forming the second thin film shown in FIG. Figure 2
In FIG. 0, when the addition amount of Ni metal is plotted on the horizontal axis and the temperature is plotted on the vertical axis, it is in a liquid phase state at a temperature higher than the liquidus line shown by the solid line and in a solid state at a temperature lower than the solidus line shown by the dotted line. The region surrounded by these solid lines and dotted lines is a state in which the solid phase and the liquid phase are mixed, that is, "total solid solution". That is, Cu-N in the embodiment of the present invention
The second thin film 42 made of an i alloy thin film is a face-centered cubic structure in which Ni metal atoms having a crystal structure of the same face-centered cubic lattice are dissolved in Cu metal of a face-centered cubic lattice, which is a base metal, to form one phase. The substitutional solid solution having a lattice structure is formed over the entire tissue range.

【0064】また、図21はCr薄膜からなる第1の薄
膜41とCu−Ni合金薄膜からなる第2の薄膜42の
SIMSによる組成分析結果を示したものである。この
時の第2の薄膜42のNi添加量は6.2wt%であ
る。図21は横軸にCu−Ni合金薄膜の表面からの膜
厚をスパッタリング時間で示し、かつ縦軸は各層でのC
u,Ni,Cr等の原子数を示したものである。この図
21から明らかなように、Cu−Ni合金薄膜層とCr
薄膜層との界面にはCu,NiおよびCrが各々存在す
る拡散層があるものの、Cu−Ni合金薄膜層の表面か
らCr薄膜層との界面までの間においては、Cu金属中
にNi金属が均一に存在しているものである。これは、
Cu−Ni合金薄膜からなる第2の薄膜42が、Cu金
属中にNi金属が完全に溶け込んで一つの相を形成する
「全固溶体」であることを示しているものである。また
この図21では、Ni添加量を6.2wt%としたが、
Ni添加量は全組成範囲において図21に示したものと
同一の結果が得られるものである。
FIG. 21 shows the results of composition analysis by SIMS of the first thin film 41 made of a Cr thin film and the second thin film 42 made of a Cu—Ni alloy thin film. At this time, the amount of Ni added to the second thin film 42 is 6.2 wt%. In FIG. 21, the horizontal axis represents the film thickness from the surface of the Cu—Ni alloy thin film by the sputtering time, and the vertical axis represents the C in each layer.
It shows the number of atoms of u, Ni, Cr and the like. As is clear from FIG. 21, the Cu—Ni alloy thin film layer and the Cr
Although there is a diffusion layer containing Cu, Ni and Cr respectively at the interface with the thin film layer, Ni metal is contained in the Cu metal between the surface of the Cu-Ni alloy thin film layer and the interface with the Cr thin film layer. It exists uniformly. this is,
It shows that the second thin film 42 made of a Cu-Ni alloy thin film is a "total solid solution" in which Ni metal is completely melted in Cu metal to form one phase. Further, in FIG. 21, the amount of Ni added is set to 6.2 wt%,
The added amount of Ni is the same as that shown in FIG. 21 in the entire composition range.

【0065】次に、上記のように構成された本発明の一
実施の形態における抵抗器において、Cu−Ni合金薄
膜を第2の薄膜42として用いた特性について説明す
る。
Next, in the resistor according to the embodiment of the present invention configured as described above, the characteristics of using the Cu—Ni alloy thin film as the second thin film 42 will be described.

【0066】特性を説明する試験方法としては、「めっ
きの密着性試験方法/JIS H8504C」に規定さ
れた方法により実施し、試験用テープには図22(a)
(b)に示すように、「セロハン粘着テープ/JIS
Z 1522」に規定された幅18mmの粘着テープ4
6を使用した。この時、粘着テープ46の引き剥がし方
向は、「JIS H 8504」に記載の図22(a)
(b)に示すように、アルミナ基板47に対して垂直方
向または傾斜する方向とした。
As a test method for explaining the characteristics, the test is performed by the method defined in "Plating adhesion test method / JIS H8504C", and the test tape is shown in FIG.
As shown in (b), "Cellophane adhesive tape / JIS
Adhesive tape 4 with a width of 18 mm specified in "Z 1522"
6 was used. At this time, the peeling direction of the adhesive tape 46 is as shown in “JIS H 8504” shown in FIG.
As shown in (b), it was set in a direction perpendicular to or inclined with respect to the alumina substrate 47.

【0067】すなわち、この試験方法は、試験片として
アルミナ基板47を用い、このアルミナ基板47の側面
部分に第1の薄膜41としてCr薄膜をスパッタ工法で
形成し、次に、この第1の薄膜41の上に第2の薄膜4
2としてCu−Ni合金薄膜を第1の薄膜41と同様、
スパッタ工法で構成する。その後、レーザーを用いてパ
ターン幅0.3mmのパターンを形成する。
That is, in this test method, an alumina substrate 47 is used as a test piece, a Cr thin film is formed as a first thin film 41 on the side surface of the alumina substrate 47 by a sputtering method, and then the first thin film is formed. Second thin film 4 on 41
The Cu-Ni alloy thin film as 2 is similar to the first thin film 41.
The sputtering method is used. Then, a pattern having a pattern width of 0.3 mm is formed using a laser.

【0068】その後、温度65℃で湿度95%の条件に
おける加速試験を行い、次に、第2の薄膜42の表面に
粘着テープ46を密着させた後、この粘着テープ46を
一気に引き剥がし、全パターン数に対して第2の薄膜4
2が剥離したパターン数の比率を求め、密着性の評価を
行った。
After that, an acceleration test is performed under the conditions of a temperature of 65 ° C. and a humidity of 95%, and then an adhesive tape 46 is brought into close contact with the surface of the second thin film 42. Then, the adhesive tape 46 is peeled off at once and the whole is removed. Second thin film 4 with respect to the number of patterns
The ratio of the number of patterns in which No. 2 was peeled off was determined and the adhesion was evaluated.

【0069】また第1のめっき膜44と第2の薄膜42
の界面の密着性の評価用試験片については、第2の薄膜
42を形成した後、第1のめっき膜44としてニッケル
めっきを、さらに第2のめっき膜45としてはんだめっ
きを電解めっきで形成したものを用いた。
Further, the first plating film 44 and the second thin film 42
Regarding the test piece for evaluating the adhesiveness of the interface of No. 1, after forming the second thin film 42, nickel plating was formed as the first plating film 44, and solder plating was further formed as the second plating film 45 by electrolytic plating. I used one.

【0070】評価は、Cu−Ni合金薄膜中のNi添加
量が「1.6wt%」「6.2wt%」「12.6wt
%」であるものと、Ni添加量が「0wt%」であるも
のについて行った。
The evaluation was carried out when the amount of Ni added in the Cu—Ni alloy thin film was “1.6 wt%”, “6.2 wt%”, and “12.6 wt%”.
% ”And the amount of Ni added was“ 0 wt% ”.

【0071】(表1)は、加速試験500時間後の第2
の薄膜42と第1の薄膜41の界面における剥離率の評
価結果を示したものである。
Table 1 shows the second test after 500 hours from the acceleration test.
3 shows the evaluation results of the peeling rate at the interface between the thin film 42 and the first thin film 41.

【0072】[0072]

【表1】 [Table 1]

【0073】(表1)から明らかなように、Cu薄膜中
にNiを添加することにより、第2の薄膜42と第1の
薄膜41の界面における密着性が大幅に向上するもので
ある。
As is clear from (Table 1), by adding Ni to the Cu thin film, the adhesiveness at the interface between the second thin film 42 and the first thin film 41 is significantly improved.

【0074】(表2)は、加速試験500時間後の第1
のめっき膜44と第2の薄膜42の界面における剥離率
の評価結果を示したものである。
Table 2 shows the first test after 500 hours from the acceleration test.
3 shows the evaluation results of the peeling rate at the interface between the plated film 44 and the second thin film 42.

【0075】[0075]

【表2】 [Table 2]

【0076】(表2)から明らかなように、Cu薄膜中に
Niを添加することにより、第1のめっき膜44と第2
の薄膜42の界面における密着性が大幅に向上するもの
である。
As is clear from Table 2, by adding Ni to the Cu thin film, the first plated film 44 and the second plated film 44
The adhesiveness at the interface of the thin film 42 is significantly improved.

【0077】なお、上記本発明の一実施の形態において
は、第1の薄膜41と第2の薄膜42をスパッタ工法を
用いて形成したものについて説明したが、このスパッタ
工法に限定されるものではなく、その他の工法である真
空蒸着法、イオンプレーティング法、P−CVD等の薄
膜技術により第1の薄膜41と第2の薄膜42を形成し
た場合においても、本発明の一実施の形態と同様の効果
が得られるものである。
In the embodiment of the present invention described above, the first thin film 41 and the second thin film 42 are formed by using the sputtering method. However, the present invention is not limited to this sputtering method. Alternatively, even when the first thin film 41 and the second thin film 42 are formed by a thin film technique such as a vacuum deposition method, an ion plating method, or P-CVD, which is another construction method, The same effect can be obtained.

【0078】また上記本発明の一実施の形態において
は、第1の薄膜41をCr薄膜で形成したものについて
説明したが、このCr薄膜に限定されるものではなく、
基板への付着性が良いその他のCr−Si合金薄膜、N
i−Cr合金薄膜、Ti薄膜、Ti系合金薄膜等の材料
で第1の薄膜41を形成した場合においても、本発明の
一実施の形態と同様の効果が得られるものである。
Further, in the above-mentioned one embodiment of the present invention, the first thin film 41 is formed of the Cr thin film, but the present invention is not limited to this Cr thin film.
Other Cr-Si alloy thin films with good adhesion to the substrate, N
Even when the first thin film 41 is formed of a material such as an i-Cr alloy thin film, a Ti thin film, or a Ti-based alloy thin film, the same effect as that of the embodiment of the present invention can be obtained.

【0079】そしてまた上記本発明の一実施の形態にお
いては、最終的には製品とならない不要領域部31aを
シート状の基板31の全周囲の端部に形成して略ロ字状
に構成したものについて説明したが、この不要領域部3
1aはシート状の基板31の全周囲の端部に必ずしも形
成する必要はなく、例えば、図23に示すようにシート
状の基板31の一端部に不要領域部31dを形成した場
合、図24に示すようにシート状の基板31の両端部に
不要領域部31eを形成した場合、図25に示すように
シート状の基板31の3つの端部に不要領域部31fを
形成した場合においても、上記本発明の一実施の形態と
同様の効果が得られるものである。
Further, in the above-described embodiment of the present invention, the unnecessary area portion 31a which does not become a final product is formed in the end portion of the entire periphery of the sheet-shaped substrate 31 to have a substantially square shape. I explained the thing, but this unnecessary area part 3
1a does not necessarily have to be formed on the edge of the entire periphery of the sheet-shaped substrate 31, and for example, when the unnecessary region portion 31d is formed on one end of the sheet-shaped substrate 31 as shown in FIG. Even when the unnecessary area portions 31e are formed at both ends of the sheet-shaped substrate 31 as shown in FIG. 25, even when the unnecessary area portions 31f are formed at three ends of the sheet-shaped substrate 31 as shown in FIG. The same effect as that of the embodiment of the present invention can be obtained.

【0080】さらに上記本発明の一実施の形態において
は、複数の第2の分割部43をレーザースクライブによ
り形成したものについて説明したが、この第2の分割部
43は、スリット状の第1の分割部39と同様にダイシ
ング工法を用いて形成するようにしてもよいものであ
る。この場合、ダイシングは半導体等で一般的なダイシ
ング設備を用いて容易に行うことができるものである。
Furthermore, in the above-described one embodiment of the present invention, the case where the plurality of second divided portions 43 are formed by laser scribing has been described, but the second divided portions 43 are formed in the slit-shaped first portion. Similar to the dividing portion 39, it may be formed by using a dicing method. In this case, dicing can be easily performed using general dicing equipment for semiconductors and the like.

【0081】さらにまた上記本発明の一実施の形態にお
ける抵抗器の製造工程においては、複数対の第1の上面
電極層32および第2の上面電極層33に重なるように
導電性樹脂からなる複数対の密着層37を設ける工程
を、複数の抵抗体34を覆うようにガラスを主成分とす
る複数の第1の保護層35を設ける工程と、前記複数の
抵抗体34における複数対の第2の上面電極層33間の
抵抗値を修正するためにトリミングを行う工程とを実施
した後に実施するようにしているが、順番を変えて、複
数の抵抗体34を覆うようにガラスを主成分とする複数
の第1の保護層35を設ける工程と、前記複数の抵抗体
34における複数対の第2の上面電極層33間の抵抗値
を修正するためにトリミングを行う工程と、少なくとも
前記ガラスを主成分とする複数の第1の保護層35を覆
うように樹脂層からなる第2の保護層38を設ける工程
とを実施した後に、複数対の第1の上面電極層32およ
び第2の上面電極層33に重なるように導電性樹脂から
なる複数対の密着層37を設ける工程を実施するように
してもよいもので、この製造方法においても、上記本発
明の一実施の形態と同様の作用効果を有するものであ
る。
Furthermore, in the manufacturing process of the resistor according to the embodiment of the present invention, the plurality of pairs of the first upper electrode layer 32 and the second upper electrode layer 33 are made of a conductive resin so as to overlap with each other. The step of providing a pair of adhesion layers 37, the step of providing a plurality of first protective layers 35 containing glass as a main component so as to cover the plurality of resistors 34, and the plurality of pairs of second resistors in the plurality of resistors 34. This is performed after performing the step of trimming in order to correct the resistance value between the upper surface electrode layers 33, but the order is changed and glass is used as a main component so as to cover the plurality of resistors 34. The step of providing a plurality of first protective layers 35, and a step of trimming in order to correct the resistance value between the plurality of pairs of second upper surface electrode layers 33 in the plurality of resistors 34, and at least the glass. Main component And the step of providing the second protective layer 38 made of a resin layer so as to cover the plurality of first protective layers 35, and then the plurality of pairs of the first upper surface electrode layer 32 and the second upper surface electrode layer 33. The step of providing a plurality of pairs of adhesion layers 37 made of a conductive resin so as to overlap with each other may be carried out, and this manufacturing method also has the same effect as that of the embodiment of the present invention. It is a thing.

【0082】すなわち、上記本発明の一実施の形態で示
した製造方法では、ガラスを主成分とする第1の保護層
35の形成温度が600℃以上で、かつ導電性樹脂から
なる密着層37の形成温度が200℃前後となるため、
トリミングを行って抵抗値修正を行った後の抵抗値変化
が発生することはないものである。一方、順番を変えた
場合でも、ガラスを主成分とする第1の保護層35の形
成温度が600℃以上で、かつ樹脂層からなる第2の保
護層38と、導電性樹脂からなる密着層37の形成温度
が200℃前後となるため、トリミングを行って抵抗値
修正を行った後の抵抗値変化が発生することはないもの
である。
That is, in the manufacturing method shown in the embodiment of the present invention, the adhesion layer 37 made of a conductive resin, in which the formation temperature of the first protective layer 35 containing glass as a main component is 600 ° C. or higher, and which is made of a conductive resin. Since the formation temperature of is around 200 ℃,
The resistance value does not change after trimming to correct the resistance value. On the other hand, even when the order is changed, the formation temperature of the first protective layer 35 containing glass as a main component is 600 ° C. or higher, and the second protective layer 38 made of a resin layer and the adhesion layer made of a conductive resin. Since the formation temperature of 37 is about 200 ° C., the resistance value does not change after trimming and resistance value correction.

【0083】上記したように本発明の一実施の形態にお
いては、図1に示すように、基板11の一主面(上面)
に形成した一対の上面電極12を、第1の上面電極層1
4と、この第1の上面電極層14に少なくとも一部が重
なるように設けられた第2の上面電極層15と、前記第
1の上面電極層14および第2の上面電極層15に重な
る密着層16の複層構造により構成しているため、多数
個取りのシート状の基板で抵抗器を製造する際、一対の
上面電極12間の抵抗値を修正するためのトリミング時
の抵抗値測定においては、第1の上面電極層14の存在
により、当該の第2の上面電極層15の他に、隣接する
抵抗器の第2の上面電極層15に検針を接触させること
ができ、特に小形の抵抗器を製造する上で有利になる。
また基板11の端縁に側面電極20を形成する場合、こ
の側面電極20を薄膜技術で形成する際には、第1の上
面電極層14および第2の上面電極層15に重なる密着
層16の存在により、側面電極20と上面電極12との
接続面積を大きくすることができ、これにより、上面電
極12と側面電極20との電気的接続信頼性を高めるこ
とができるという作用を有するものである。
As described above, in the embodiment of the present invention, as shown in FIG. 1, one main surface (upper surface) of the substrate 11 is used.
The pair of upper surface electrodes 12 formed on the first upper electrode layer 1
4, a second upper surface electrode layer 15 provided so as to at least partially overlap the first upper surface electrode layer 14, and an adhesion that overlaps the first upper surface electrode layer 14 and the second upper surface electrode layer 15. Since the layer 16 has a multi-layered structure, it is possible to measure the resistance value at the time of trimming to correct the resistance value between the pair of upper surface electrodes 12 when manufacturing a resistor with a multi-sheet sheet substrate. With the presence of the first upper surface electrode layer 14, the meter can be brought into contact with the second upper surface electrode layer 15 of the adjacent resistor in addition to the second upper surface electrode layer 15 in question. This is advantageous in manufacturing a resistor.
When the side surface electrode 20 is formed on the edge of the substrate 11, when the side surface electrode 20 is formed by the thin film technique, the adhesion layer 16 overlapping the first upper surface electrode layer 14 and the second upper surface electrode layer 15 is formed. Due to the presence, the connection area between the side surface electrode 20 and the top surface electrode 12 can be increased, and thus, the electrical connection reliability between the top surface electrode 12 and the side surface electrode 20 can be improved. .

【0084】また、第2の上面電極層15は、基板11
の上面の端縁よりも内側に設けているため、多数個取り
のシート状の基板を個片あるいは短冊状に分割する際に
は、分割部に第2の上面電極層15が存在せず、その結
果、第2の上面電極層15の剥離やバリ等が発生しない
という作用を有するものである。
The second upper electrode layer 15 is formed on the substrate 11
Since it is provided on the inner side of the edge of the upper surface of, the second upper surface electrode layer 15 does not exist in the dividing portion when dividing a multi-sheet sheet substrate into individual pieces or strips, As a result, the second upper surface electrode layer 15 has a function of preventing peeling, burr, or the like.

【0085】そしてまた上面電極12を構成する第1の
上面電極層14と密着層16を、基板11の端縁におい
て面一となるように構成しているため、基板11の端縁
に側面電極20を薄膜技術で形成する場合、基板11の
端縁と第1の上面電極層14および密着層16の基板端
縁側に薄膜からなる側面電極20を連続して安定した状
態に形成することができるという作用を有するものであ
る。
Further, since the first upper surface electrode layer 14 and the adhesion layer 16 forming the upper surface electrode 12 are formed so as to be flush with the edge of the substrate 11, the side surface electrode is formed on the edge of the substrate 11. When the thin film 20 is formed by the thin film technique, the side surface electrode 20 made of a thin film can be continuously formed in a stable state on the edge of the substrate 11 and the substrate edge side of the first upper surface electrode layer 14 and the adhesion layer 16. It has the action.

【0086】さらに上面電極12を構成する第1の上面
電極層14、第2の上面電極層15および密着層16の
うち、第2の上面電極層15のみが抵抗体13と電気的
に接続される構成としているため、密着層16を形成し
ても抵抗値が変化することはなく、これにより、オーミ
ックコンタクトを良好に保つことができるため、抵抗値
修正後の抵抗値変化がない信頼性の高い抵抗器が得られ
るという作用を有するものである。
Further, of the first upper surface electrode layer 14, the second upper surface electrode layer 15 and the adhesion layer 16 forming the upper surface electrode 12, only the second upper surface electrode layer 15 is electrically connected to the resistor 13. Therefore, the resistance value does not change even when the adhesion layer 16 is formed. As a result, the ohmic contact can be favorably maintained, so that the resistance value does not change after the resistance value is corrected. It has an effect of obtaining a high resistor.

【0087】さらにまた上面電極12を構成する第1の
上面電極層14、第2の上面電極層15および密着層1
6のうち、密着層16の厚み方向における最大の高さを
第1の上面電極層14の厚み方向における最大の高さよ
りも高くなるように構成しているため、基板11の端縁
に側面電極20を薄膜技術で形成する場合、密着層16
の存在により、上面電極12と薄膜からなる側面電極2
0の接触面積を大きくすることができ、これにより、上
面電極12と側面電極20の電気的接続信頼性を高める
ことができるという作用を有するものである。
Furthermore, the first upper surface electrode layer 14, the second upper surface electrode layer 15 and the adhesion layer 1 which form the upper surface electrode 12
6, the maximum height of the adhesion layer 16 in the thickness direction is higher than the maximum height of the first upper surface electrode layer 14 in the thickness direction. When 20 is formed by thin film technology, the adhesion layer 16
Due to the presence of the
The contact area of 0 can be increased, which has the effect of improving the electrical connection reliability of the upper surface electrode 12 and the side surface electrode 20.

【0088】また、上面電極12を構成する第1の上面
電極層14は、導電性ペーストにより構成しているた
め、多数個取りのシート状の基板を個片あるいは短冊状
に分割する際、第1の上面電極層14の分割加工がしや
すくなり、これにより、第1の上面電極層14の剥離や
バリ等が発生しにくいという作用を有するものである。
Further, since the first upper surface electrode layer 14 constituting the upper surface electrode 12 is composed of the conductive paste, when dividing a multi-piece sheet-like substrate into pieces or strips, This makes it easier to divide the first upper surface electrode layer 14 into pieces, which makes it less likely that peeling, burr, or the like of the first upper surface electrode layer 14 will occur.

【0089】そしてまた基板11の端縁に、少なくとも
第1の上面電極層14および密着層16と電気的に接続
される略コの字型の一対の側面電極20を備えているた
め、上面電極12と側面電極20とは安定した状態で電
気的接続が行われることになり、これにより、信頼性の
高い抵抗器が得られるという作用を有するものである。
Since the substrate 11 is provided with a pair of substantially U-shaped side surface electrodes 20 electrically connected to at least the first upper surface electrode layer 14 and the adhesion layer 16 on the edge of the substrate 11, the upper surface electrode is formed. The 12 and the side electrode 20 are electrically connected in a stable state, which has the effect of providing a highly reliable resistor.

【0090】さらに第1の薄膜21と電気的に接続され
る第2の薄膜22をCu系の合金薄膜で構成しているた
め、Cu系の合金薄膜を構成する添加金属と第1の薄膜
21の構成金属とは第1の薄膜21と第2の薄膜22と
の界面において全率固溶体を構成することになり、これ
により、第1の薄膜21と第2の薄膜22の密着力が向
上するという作用を有するものである。
Further, since the second thin film 22 electrically connected to the first thin film 21 is made of a Cu-based alloy thin film, the additive metal and the first thin film 21 which form the Cu-based alloy thin film are formed. The constituent metal forms a solid solution at the interface between the first thin film 21 and the second thin film 22, thereby improving the adhesion between the first thin film 21 and the second thin film 22. It has the action.

【0091】さらにまた側面電極20を構成する第2の
薄膜22を、CuにNiを1.6重量%以上含有させた
Cu−Ni合金薄膜で構成しているため、Cu−Ni合
金薄膜のNi成分と第1の薄膜21の構成金属とが全率
固溶体を構成することになり、これにより、第1の薄膜
21と第2の薄膜22の密着力が向上するという効果を
有するものである。
Furthermore, since the second thin film 22 constituting the side surface electrode 20 is made of a Cu-Ni alloy thin film containing Cu in an amount of 1.6 wt% or more, the Ni of the Cu-Ni alloy thin film is formed. The components and the constituent metals of the first thin film 21 form a solid solution at all rates, which has the effect of improving the adhesion between the first thin film 21 and the second thin film 22.

【0092】また側面電極20を構成する第1の薄膜2
1および第2の薄膜22を、基板11の裏面から側面に
かけて略L字型に構成しているため、第1の薄膜21と
第2の薄膜22を薄膜技術により形成する場合、基板1
1の裏面側のみから基板11の上面側に向けて容易に形
成することができ、これにより、生産性が向上するとい
う効果を有するものである。
The first thin film 2 which constitutes the side electrode 20
Since the first and second thin films 22 are formed in a substantially L-shape from the back surface to the side surface of the substrate 11, when the first thin film 21 and the second thin film 22 are formed by the thin film technique, the substrate 1
It can be easily formed from only the rear surface side of the substrate 1 toward the upper surface side of the substrate 11, which has the effect of improving the productivity.

【0093】[0093]

【発明の効果】以上のように本発明の抵抗器は、基板の
一主面上に形成した一対の上面電極を、第1の上面電極
層と、この第1の上面電極層に少なくとも一部が重なる
ように設けられた第2の上面電極層と、前記第1の上面
電極層および第2の上面電極層に重なる密着層の複層構
造により構成しているため、多数個取りのシート状の基
板で抵抗器を製造する際、一対の上面電極間の抵抗値を
修正するためのトリミング時の抵抗値測定においては、
第1の上面電極層の存在により、当該の第2の上面電極
層の他に、隣接する抵抗器の第2の上面電極層に検針を
接触させることができ、特に小形の抵抗器を製造する上
で有利になる。また基板の端縁に側面電極を形成する場
合、この側面電極を薄膜技術で形成する際には、第1の
上面電極層および第2の上面電極層に重なる密着層の存
在により、側面電極と上面電極との接続面積を大きくす
ることができ、これにより、上面電極と側面電極との電
気的接続信頼性を高めることができるという効果を有す
るものである。
As described above, according to the resistor of the present invention, the pair of upper surface electrodes formed on the one main surface of the substrate is provided with at least a part of the first upper surface electrode layer and the first upper surface electrode layer. Since it has a multi-layer structure of a second upper surface electrode layer provided so as to overlap with each other and an adhesion layer overlapping the first upper surface electrode layer and the second upper surface electrode layer, a multi-sheet sheet shape When manufacturing a resistor with the substrate of, in the resistance value measurement at the time of trimming to correct the resistance value between the pair of upper surface electrodes,
Due to the presence of the first upper electrode layer, the meter can be brought into contact with the second upper electrode layer of the adjacent resistor in addition to the second upper electrode layer in question, and a particularly small resistor is manufactured. It will be advantageous in above. Further, when the side surface electrode is formed on the edge of the substrate, when the side surface electrode is formed by the thin film technique, the side surface electrode and the side surface electrode are formed due to the presence of the adhesion layer overlapping the first upper surface electrode layer and the second upper surface electrode layer. The connection area with the upper surface electrode can be increased, which has the effect of improving the electrical connection reliability between the upper surface electrode and the side surface electrode.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態における抵抗器の断面図FIG. 1 is a sectional view of a resistor according to an embodiment of the present invention.

【図2】同抵抗器の側面電極を除いた上面図FIG. 2 is a top view of the same resistor without side electrodes.

【図3】同抵抗器を製造する場合に用いられるシート状
の基板の全周囲の端部に不要領域部を形成した状態を示
す上面図
FIG. 3 is a top view showing a state in which an unnecessary region portion is formed at an end portion of the entire circumference of a sheet-shaped substrate used for manufacturing the same resistor.

【図4】(a)(b)同抵抗器の製造工程を示す断面図4A and 4B are cross-sectional views showing a manufacturing process of the same resistor.

【図5】(a)(b)同抵抗器の製造工程を示す平面図5A and 5B are plan views showing a manufacturing process of the same resistor.

【図6】(a)(b)同抵抗器の製造工程を示す断面図6A and 6B are cross-sectional views showing a manufacturing process of the same resistor.

【図7】(a)(b)同抵抗器の製造工程を示す平面図7A and 7B are plan views showing a manufacturing process of the same resistor.

【図8】(a)(b)同抵抗器の製造工程を示す断面図8A and 8B are cross-sectional views showing a manufacturing process of the same resistor.

【図9】(a)(b)同抵抗器の製造工程を示す平面図9A and 9B are plan views showing a manufacturing process of the same resistor.

【図10】(a)(b)同抵抗器の製造工程を示す断面
10A and 10B are cross-sectional views showing a manufacturing process of the same resistor.

【図11】(a)(b)同抵抗器の製造工程を示す平面
11A and 11B are plan views showing manufacturing steps of the same resistor.

【図12】(a)(b)同抵抗器の製造工程を示す断面
12A and 12B are cross-sectional views showing a manufacturing process of the same resistor.

【図13】(a)(b)同抵抗器の製造工程を示す平面
13A and 13B are plan views showing a manufacturing process of the same resistor.

【図14】同抵抗器の製造工程を示す断面図FIG. 14 is a sectional view showing a manufacturing process of the same resistor.

【図15】同抵抗器の製造工程を示す平面図FIG. 15 is a plan view showing a manufacturing process of the same resistor.

【図16】(a)(b)同抵抗器の製造工程を示す断面
16 (a) and 16 (b) are sectional views showing a manufacturing process of the same resistor.

【図17】(a)(b)同抵抗器の製造工程を示す平面
17A and 17B are plan views showing a manufacturing process of the same resistor.

【図18】(a)(b)同抵抗器の製造工程を示す断面
18 (a) and 18 (b) are sectional views showing a manufacturing process of the same resistor.

【図19】(a)(b)同抵抗器の製造工程を示す平面
19 (a) and 19 (b) are plan views showing a manufacturing process of the same resistor.

【図20】同抵抗器の第2の薄膜を構成するCu−Ni
合金薄膜の平衡状態図
FIG. 20: Cu-Ni forming the second thin film of the same resistor
Equilibrium diagram of alloy thin film

【図21】同抵抗器の第1の薄膜と第2の薄膜のSIM
Sによる組成分析結果の説明図
FIG. 21 is a SIM of the first thin film and the second thin film of the same resistor.
Explanatory drawing of composition analysis result by S

【図22】(a)(b)特性を説明する試験方法を示す
FIG. 22 is a diagram showing a test method for explaining characteristics (a) and (b).

【図23】同抵抗器を製造する場合に用いられるシート
状の基板の一端部に不要領域部を形成した状態を示す上
面図
FIG. 23 is a top view showing a state in which an unnecessary region portion is formed at one end portion of a sheet-shaped substrate used for manufacturing the same resistor.

【図24】同抵抗器を製造する場合に用いられるシート
状の基板の両端部に不要領域部を形成した状態を示す上
面図
FIG. 24 is a top view showing a state where unnecessary regions are formed at both ends of a sheet-shaped substrate used for manufacturing the same resistor.

【図25】同抵抗器を製造する場合に用いられるシート
状の基板の3つの端部に不要領域部を形成した状態を示
す上面図
FIG. 25 is a top view showing a state in which unnecessary area portions are formed at three end portions of a sheet-shaped substrate used for manufacturing the same resistor.

【図26】従来の抵抗器の断面図FIG. 26 is a sectional view of a conventional resistor.

【符号の説明】[Explanation of symbols]

11 基板 12 上面電極 13 抵抗体 14 第1の上面電極層 15 第2の上面電極層 16 密着層 17 第1の保護層 18 トリミング溝 19 第2の保護層 20 側面電極 21 第1の薄膜 22 第2の薄膜 23 第1のめっき膜 24 第2のめっき膜 31 シート状の基板 31a,31d〜31f 不要領域部 31b 短冊状基板 31c 個片状基板 32 第1の上面電極層 33 第2の上面電極層 34 抵抗体 35 第1の保護層 36 トリミング溝 37 密着層 38 第2の保護層 39 第1の分割部 40 側面電極 41 第1の薄膜 42 第2の薄膜 43 第2の分割部 44 第1のめっき膜 45 第2のめっき膜 11 board 12 Top electrode 13 resistor 14 First upper electrode layer 15 Second upper electrode layer 16 Adhesion layer 17 First protective layer 18 Trimming groove 19 Second protective layer 20 Side electrode 21 First thin film 22 Second thin film 23 First plating film 24 Second plating film 31 sheet-like substrate 31a, 31d to 31f unnecessary area portion 31b Strip substrate 31c piece-shaped substrate 32 First Top Electrode Layer 33 Second upper electrode layer 34 resistor 35 First Protective Layer 36 Trimming groove 37 Adhesion layer 38 Second protective layer 39 First division 40 side electrode 41 First thin film 42 Second thin film 43 Second division 44 First plating film 45 Second plating film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 正人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 斉川 博之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中西 努 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E032 BA03 BB01 CA01 CB01 CC03 TA13 TB02 5E033 AA02 BA01 BB02 BC01 BD01 BE01 BE04 BH01    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Masato Hashimoto             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. (72) Inventor Hiroyuki Saikawa             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. (72) Inventor Tsutomu Nakanishi             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. F term (reference) 5E032 BA03 BB01 CA01 CB01 CC03                       TA13 TB02                 5E033 AA02 BA01 BB02 BC01 BD01                       BE01 BE04 BH01

Claims (21)

【特許請求の範囲】[Claims] 【請求項1】 基板と、この基板の一主面に形成した一
対の上面電極と、この一対の上面電極と電気的に接続さ
れるように設けた抵抗体と、少なくとも前記抵抗体を覆
うように設けられた保護層とを備え、前記一対の上面電
極を、第1の上面電極層と、この第1の上面電極層に少
なくとも一部が重なるように設けられた第2の上面電極
層と、前記第1の上面電極層および第2の上面電極層に
重なる密着層の複層構造により構成した抵抗器。
1. A substrate, a pair of upper surface electrodes formed on one main surface of the substrate, a resistor provided so as to be electrically connected to the pair of upper surface electrodes, and at least covering the resistor. A pair of upper surface electrodes, a first upper surface electrode layer, and a second upper surface electrode layer provided so as to at least partially overlap with the first upper surface electrode layer. A resistor having a multi-layer structure of an adhesion layer overlapping the first upper surface electrode layer and the second upper surface electrode layer.
【請求項2】 第2の上面電極層を、基板の上面の端縁
よりも内側に設けた請求項1記載の抵抗器。
2. The resistor according to claim 1, wherein the second upper surface electrode layer is provided inside an edge of the upper surface of the substrate.
【請求項3】 上面電極を構成する第1の上面電極層と
密着層を、基板の端縁において面一となるように構成し
た請求項1記載の抵抗器。
3. The resistor according to claim 1, wherein the first upper surface electrode layer and the adhesion layer forming the upper surface electrode are flush with each other at the edge of the substrate.
【請求項4】 上面電極を構成する第1の上面電極層、
第2の上面電極層および密着層のうち、第2の上面電極
層のみが抵抗体と電気的に接続される構成とした請求項
1記載の抵抗器。
4. A first upper surface electrode layer constituting an upper surface electrode,
The resistor according to claim 1, wherein only the second upper surface electrode layer of the second upper surface electrode layer and the adhesion layer is electrically connected to the resistor.
【請求項5】 上面電極を構成する第1の上面電極層、
第2の上面電極層および密着層のうち、密着層の厚み方
向における最大の高さを第1の上面電極層の厚み方向に
おける最大の高さよりも高くなるように構成した請求項
1記載の抵抗器。
5. A first upper surface electrode layer forming an upper surface electrode,
The resistance according to claim 1, wherein the maximum height of the second upper surface electrode layer and the adhesion layer in the thickness direction of the adhesion layer is higher than the maximum height of the first upper surface electrode layer in the thickness direction. vessel.
【請求項6】 基板の端縁に、少なくとも第1の上面電
極層および密着層と電気的に接続される略コ字型の一対
の側面電極を備えた請求項1記載の抵抗器。
6. The resistor according to claim 1, further comprising a pair of substantially U-shaped side electrodes electrically connected to at least the first upper surface electrode layer and the adhesion layer on the edge of the substrate.
【請求項7】 側面電極を、基板の端縁側に位置し、か
つ基板への付着性の良いCr薄膜、Ti薄膜、Cr系合
金薄膜、Ti系合金薄膜のいずれかからなる第1の薄膜
と、この第1の薄膜と電気的に接続されるCu系の合金
薄膜からなる第2の薄膜と、少なくとも前記第2の薄膜
を覆うニッケルめっきからなる第1のめっき膜と、少な
くとも前記第1のめっき膜を覆う第2のめっき膜の複層
構造により構成した請求項6記載の抵抗器。
7. A first thin film, wherein the side electrode is located on the edge side of the substrate and is made of any one of a Cr thin film, a Ti thin film, a Cr-based alloy thin film, and a Ti-based alloy thin film, which has good adhesion to the substrate. A second thin film made of a Cu-based alloy thin film electrically connected to the first thin film, a first plating film made of nickel plating covering at least the second thin film, and at least the first thin film. 7. The resistor according to claim 6, which has a multi-layer structure of a second plating film which covers the plating film.
【請求項8】 側面電極を構成する第2の薄膜を、Cu
にNiを1.6重量%以上含有させたCu−Ni合金薄
膜で構成した請求項7記載の抵抗器。
8. The second thin film forming the side surface electrode is made of Cu.
The resistor according to claim 7, which is composed of a Cu-Ni alloy thin film containing Ni in an amount of 1.6% by weight or more.
【請求項9】 側面電極を構成する第1の薄膜および第
2の薄膜を、基板の裏面から側面にかけて略L字型に構
成した請求項7記載の抵抗器。
9. The resistor according to claim 7, wherein the first thin film and the second thin film forming the side surface electrode are formed in a substantially L shape from the back surface to the side surface of the substrate.
【請求項10】 シート状の基板の上面に複数対の第1
の上面電極層を設ける工程と、前記複数対の第1の上面
電極層と電気的に接続される複数対の第2の上面電極層
を設ける工程と、前記複数対の第2の上面電極層と電気
的に接続される複数の抵抗体を設ける工程と、少なくと
も前記複数の抵抗体を覆うように複数の保護層を設ける
工程と、前記複数の抵抗体における前記複数対の第2の
上面電極層間に抵抗値を修正するためにトリミングを行
う工程と、前記複数対の第1の上面電極層および第2の
上面電極層に重なるように複数対の密着層を設ける工程
と、前記シート状の基板に、前記複数対の第1の上面電
極層、第2の上面電極層および複数対の密着層を分離し
て複数の短冊状基板に分割するためのスリット状の第1
の分割部を複数形成する工程と、前記シート状の基板に
おける複数の短冊状基板に、前記複数の抵抗体が個々に
分離されて個片状基板に分割されるように前記スリット
状の第1の分割部と直交する方向に複数の第2の分割部
を形成する工程とを備えた抵抗器の製造方法。
10. A plurality of pairs of first members are formed on the upper surface of a sheet-shaped substrate.
Providing a plurality of pairs of second top surface electrode layers, a plurality of pairs of second top surface electrode layers electrically connected to the plurality of pairs of first top surface electrode layers, and the plurality of pairs of second top surface electrode layers. A plurality of resistors electrically connected to the plurality of resistors, a plurality of protective layers covering at least the plurality of resistors, and a plurality of pairs of the second upper surface electrodes of the plurality of resistors. Trimming to correct the resistance value between the layers; providing a plurality of pairs of adhesion layers so as to overlap the plurality of pairs of the first upper surface electrode layer and the second upper surface electrode layer; A first slit-shaped substrate for separating the plurality of pairs of the first upper surface electrode layers, the second upper surface electrode layers, and the plurality of pairs of adhesion layers into a plurality of strip-shaped substrates on the substrate.
And a plurality of strip-shaped substrates in the sheet-shaped substrate, the first slit-shaped substrate is formed so that the resistors are individually separated and divided into individual substrates. And a step of forming a plurality of second divided parts in a direction orthogonal to the divided parts.
【請求項11】 複数のスリット状の第1の分割部をダ
イシングにより形成した請求項10記載の抵抗器の製造
方法。
11. The method of manufacturing a resistor according to claim 10, wherein the plurality of slit-shaped first divided portions are formed by dicing.
【請求項12】 複数の第2の分割部をダイシングによ
り形成した請求項10記載の抵抗器の製造方法。
12. The method of manufacturing a resistor according to claim 10, wherein the plurality of second divided portions are formed by dicing.
【請求項13】 複数の第2の分割部をレーザーにより
形成し、その後、この第2の分割部を分割して個片状基
板に分割するようにした請求項10記載の抵抗器の製造
方法。
13. The method of manufacturing a resistor according to claim 10, wherein a plurality of second divided portions are formed by a laser and then the second divided portions are divided into individual substrates. .
【請求項14】 シート状の基板の端部に不要領域部を
形成し、かつ複数のスリット状の第1の分割部は複数の
短冊状基板が前記不要領域部につながった状態となるよ
うにシート状の基板に形成した請求項10記載の抵抗器
の製造方法。
14. A sheet-shaped substrate is formed with an unnecessary area portion at an end portion thereof, and a plurality of slit-shaped first divided portions are configured such that a plurality of strip-shaped substrates are connected to the unnecessary area portion. The method for manufacturing a resistor according to claim 10, wherein the resistor is formed on a sheet-shaped substrate.
【請求項15】 シート状の基板の上面に複数対の第1
の上面電極層を設ける工程と、前記複数対の第1の上面
電極層と電気的に接続される複数対の第2の上面電極層
を設ける工程と、前記複数対の第2の上面電極層と電気
的に接続される複数の抵抗体を設ける工程と、前記複数
の抵抗体を覆うようにガラスを主成分とする複数の第1
の保護層を設ける工程と、前記複数の抵抗体における前
記複数対の第2の上面電極層間の抵抗値を修正するため
にトリミングを行う工程と、前記複数対の第1の上面電
極層および第2の上面電極層に重なるように複数対の密
着層を設ける工程と、少なくとも前記ガラスを主成分と
する複数の第1の保護層を覆うように樹脂層からなる複
数の第2の保護層を設ける工程と、前記シート状の基板
に、前記複数対の第1の上面電極層、第2の上面電極層
および密着層を分離して複数の短冊状基板に分割するた
めのスリット状の第1の分割部を複数形成する工程と、
前記シート状の基板における複数の短冊状基板に、前記
複数の抵抗体が個々に分離されて個片状基板に分割され
るように前記スリット状の第1の分割部と直交する方向
に複数の第2の分割部を形成する工程とを備えた抵抗器
の製造方法。
15. A plurality of pairs of first members are formed on the upper surface of a sheet-like substrate.
Providing a plurality of pairs of second top surface electrode layers, a plurality of pairs of second top surface electrode layers electrically connected to the plurality of pairs of first top surface electrode layers, and the plurality of pairs of second top surface electrode layers. A step of providing a plurality of resistors electrically connected to the plurality of resistors, and a plurality of first glass-based main components so as to cover the plurality of resistors.
A protective layer, a trimming process for correcting the resistance value between the plurality of pairs of second upper surface electrode layers in the plurality of resistors, a plurality of pairs of the first upper surface electrode layers and the plurality of pairs of first upper surface electrode layers. The step of providing a plurality of pairs of adhesion layers so as to overlap the second upper surface electrode layer, and a plurality of second protective layers made of a resin layer so as to cover at least the plurality of first protective layers containing glass as a main component. The step of providing and slit-shaped first for separating the plurality of pairs of the first upper surface electrode layer, the second upper surface electrode layer and the adhesion layer into a plurality of strip-shaped substrates on the sheet-shaped substrate Forming a plurality of divided parts of
A plurality of strip-shaped substrates in the sheet-shaped substrate are divided into a plurality of strip-shaped substrates in a direction orthogonal to the slit-shaped first dividing portion so that the resistors are individually separated and divided into individual substrates. And a step of forming a second divided portion.
【請求項16】 複数対の第1の上面電極層および第2
の上面電極層に重なるように導電性樹脂からなる複数対
の密着層を設ける工程を、複数の抵抗体を覆うようにガ
ラスを主成分とする複数の第1の保護層を設ける工程
と、前記複数の抵抗体における複数対の第2の上面電極
層間の抵抗値を修正するためにトリミングを行う工程と
を実施した後に実施するようにした請求項15記載の抵
抗器の製造方法。
16. A plurality of pairs of first upper surface electrode layers and second pairs.
A step of providing a plurality of pairs of adhesion layers made of a conductive resin so as to overlap the upper surface electrode layer, a step of providing a plurality of first protective layers containing glass as a main component so as to cover a plurality of resistors, 16. The method of manufacturing a resistor according to claim 15, wherein the trimming is performed to correct the resistance value between the plurality of pairs of second upper surface electrode layers in the plurality of resistors, and the trimming step is performed.
【請求項17】 複数対の第1の上面電極層および第2
の上面電極層に重なるように導電性樹脂からなる複数対
の密着層を設ける工程を、複数の抵抗体を覆うようにガ
ラスを主成分とする複数の第1の保護層を設ける工程
と、前記複数の抵抗体における複数対の第2の上面電極
層間の抵抗値を修正するためにトリミングを行う工程
と、少なくとも前記ガラスを主成分とする複数の第1の
保護層を覆うように樹脂層からなる複数の第2の保護層
を設ける工程とを実施した後に実施するようにした請求
項15記載の抵抗器の製造方法。
17. A plurality of pairs of first upper surface electrode layers and second pairs.
A step of providing a plurality of pairs of adhesion layers made of a conductive resin so as to overlap the upper surface electrode layer, a step of providing a plurality of first protective layers containing glass as a main component so as to cover a plurality of resistors, A step of trimming in order to correct the resistance value between a plurality of pairs of second upper surface electrode layers in a plurality of resistors, and a resin layer so as to cover at least the plurality of first protective layers containing glass as a main component. 16. The method of manufacturing a resistor according to claim 15, wherein the method is performed after performing the step of providing a plurality of second protective layers.
【請求項18】 複数のスリット状の第1の分割部をダ
イシングにより形成した請求項15記載の抵抗器の製造
方法。
18. The method of manufacturing a resistor according to claim 15, wherein the plurality of slit-shaped first divided portions are formed by dicing.
【請求項19】 複数の第2の分割部をダイシングによ
り形成した請求項15記載の抵抗器の製造方法。
19. The method of manufacturing a resistor according to claim 15, wherein the plurality of second divided portions are formed by dicing.
【請求項20】 複数の第2の分割部をレーザーにより
形成し、その後、この第2の分割部において個片状基板
に分割するようにした請求項15記載の抵抗器の製造方
法。
20. The method of manufacturing a resistor according to claim 15, wherein a plurality of second divided portions are formed by a laser, and thereafter, the second divided portions are divided into individual substrates.
【請求項21】 シート状の基板の端部に不要領域部を
形成し、かつ複数のスリット状の第1の分割部は複数の
短冊状基板が前記不要領域部につながった状態となるよ
うにシート状の基板に形成した請求項15記載の抵抗器
の製造方法。
21. An unnecessary area portion is formed at an end portion of a sheet-shaped substrate, and a plurality of slit-shaped first divided portions are arranged so that a plurality of strip-shaped substrates are connected to the unnecessary area portion. The method of manufacturing a resistor according to claim 15, wherein the resistor is formed on a sheet-shaped substrate.
JP2002367968A 2000-08-30 2002-12-19 Resistor and manufacturing method thereof Expired - Lifetime JP3636190B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002367968A JP3636190B2 (en) 2000-08-30 2002-12-19 Resistor and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-260401 2000-08-30
JP2000260401 2000-08-30
JP2002367968A JP3636190B2 (en) 2000-08-30 2002-12-19 Resistor and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001072242A Division JP2002151302A (en) 2000-08-30 2001-03-14 Resistor and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2003178902A true JP2003178902A (en) 2003-06-27
JP3636190B2 JP3636190B2 (en) 2005-04-06

Family

ID=26598749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002367968A Expired - Lifetime JP3636190B2 (en) 2000-08-30 2002-12-19 Resistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3636190B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005110237A (en) * 2003-09-12 2005-04-21 Koa Corp Lr composite component and its manufacturing method
JP2012231051A (en) * 2011-04-27 2012-11-22 Panasonic Corp Chip resistor and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005110237A (en) * 2003-09-12 2005-04-21 Koa Corp Lr composite component and its manufacturing method
JP2012231051A (en) * 2011-04-27 2012-11-22 Panasonic Corp Chip resistor and manufacturing method of the same

Also Published As

Publication number Publication date
JP3636190B2 (en) 2005-04-06

Similar Documents

Publication Publication Date Title
US7334318B2 (en) Method for fabricating a resistor
KR100501559B1 (en) Resistor and production method therefor
JP2017123456A (en) Chip resistor element
WO2002071418A1 (en) Resistor
JP2003178902A (en) Resistor and its manufacturing method
JP2003045703A (en) Chip resistor and manufacturing method therefor
JP2000306711A (en) Multiple chip resistor and production thereof
JP2006019323A (en) Resistance composition, chip resistor and their manufacturing method
JP2002151302A (en) Resistor and its manufacturing method
JP2002110401A (en) Resistor and its manufacturing method
JP4415502B2 (en) Resistor and manufacturing method thereof
JP4530024B2 (en) Resistor and manufacturing method thereof
JP2000138102A (en) Resistor and its manufacture
JP2000077253A (en) Electronic component, electronic component chip, and component manufacturing method
JPH0380501A (en) Chip resistor and manufacture thereof
JP2002270401A (en) Resistor and its manufacturing method
JP2018110201A (en) Laminated ceramic capacitor
JP2000106302A (en) Low-resistance chip resistor and its manufacture
JP3767084B2 (en) Resistor manufacturing method
JP2003282302A (en) Chip resistor
JP2009088368A (en) Method of manufacturing low-resistance chip resistor
JP2976048B2 (en) Manufacturing method of chip-type ceramic electronic component
JP2940144B2 (en) Chip type semiconductor parts
JP2004288808A (en) Manufacturing method for resistor
JP4310852B2 (en) Electronic components

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041227

R151 Written notification of patent or utility model registration

Ref document number: 3636190

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

EXPY Cancellation because of completion of term