JP2003174356A - Overvoltage protection circuit, semiconductor device provided with the protection circuit and packaging substrate - Google Patents

Overvoltage protection circuit, semiconductor device provided with the protection circuit and packaging substrate

Info

Publication number
JP2003174356A
JP2003174356A JP2001372763A JP2001372763A JP2003174356A JP 2003174356 A JP2003174356 A JP 2003174356A JP 2001372763 A JP2001372763 A JP 2001372763A JP 2001372763 A JP2001372763 A JP 2001372763A JP 2003174356 A JP2003174356 A JP 2003174356A
Authority
JP
Japan
Prior art keywords
protection circuit
power supply
overvoltage protection
supply terminal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001372763A
Other languages
Japanese (ja)
Inventor
Koji Sakata
浩司 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001372763A priority Critical patent/JP2003174356A/en
Publication of JP2003174356A publication Critical patent/JP2003174356A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a protection circuit having simple constitution and capable of preventing the supply of voltage of a level more than a prescribed value to a function circuit by the simple constitution. <P>SOLUTION: The protection circuit is provided with a switch means connected between a power supply terminal of a succeeding circuit and a ground terminal, and capable of short-circuiting between the power supply terminal and the ground terminal by turning on the switch means itself; and a switch control unit for switching the switch means to ON when the voltage of a level higher than a prescribed value is impressed to the power supply terminal. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、後段の回路にサー
ジ電圧等の過電圧が印加されることを防止する過電圧保
護回路に関し、特には、CMOSインバータ等のトラン
ジスタを含む後段の回路にサージ電圧等の過電圧が印加
されることを防止する過電圧保護回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an overvoltage protection circuit for preventing an overvoltage such as a surge voltage from being applied to a circuit at a subsequent stage, and more particularly to a surge voltage or the like at a circuit at a subsequent stage including a transistor such as a CMOS inverter. The present invention relates to an overvoltage protection circuit for preventing overvoltage from being applied.

【0002】[0002]

【従来の技術】半導体チップをパッケージングして成る
半導体装置の電源端子には、当該半導体装置を実装する
基板の備える定電圧回路から定電圧Vccが印加され
る。周知のように、定電圧回路は、どのような負荷が印
加されても常に一定の電圧を供給する回路である。
2. Description of the Related Art A constant voltage Vcc is applied to a power supply terminal of a semiconductor device formed by packaging a semiconductor chip from a constant voltage circuit provided on a substrate on which the semiconductor device is mounted. As is well known, the constant voltage circuit is a circuit that always supplies a constant voltage regardless of what load is applied.

【0003】[0003]

【発明が解決しようとする課題】ところが、同一の基板
に実装する各半導体装置の相互干渉や外来ノイズ信号等
が原因で上記定電圧回路から供給される電圧にサージ電
圧が加えられる場合がある。例えば、半導体装置にパッ
ケージングされる半導体チップのCMOSインバータに
通常よりも高いレベルの電圧が継続的に供給されると、
ラッチアップ現象を起こし、出力が常時Highレベル
に固定されてしまう。これにより当該CMOSインバー
タを含む半導体チップが誤動作する。また、ラッチアッ
プ耐量の低いトランジスタで構成されるCMOSインバ
ータの場合、壊れることもある。
However, a surge voltage may be added to the voltage supplied from the constant voltage circuit due to mutual interference between semiconductor devices mounted on the same substrate, an external noise signal, or the like. For example, when a CMOS inverter of a semiconductor chip packaged in a semiconductor device is continuously supplied with a voltage higher than usual,
The latch-up phenomenon occurs, and the output is always fixed at the high level. This causes the semiconductor chip including the CMOS inverter to malfunction. Further, in the case of a CMOS inverter composed of a transistor having a low latch-up resistance, it may be broken.

【0004】そこで、本発明は、簡単な構成で、後段の
回路に所定値以上のレベルの電圧が供給されることを防
止する過電圧保護回路、当該過電圧保護回路を備える半
導体装置及び実装基板を提供することを目的とする。
Therefore, the present invention provides an overvoltage protection circuit, a semiconductor device and a mounting board having the overvoltage protection circuit, which has a simple structure and prevents a voltage of a predetermined level or more from being supplied to a circuit in a subsequent stage. The purpose is to do.

【0005】[0005]

【課題を解決するための手段】本発明の第1の過電圧保
護回路は、後段の回路の電源端子と接地端子の間に設け
られ、オンすることで上記電源端子と接地端子間を短絡
させるスイッチ手段と、上記電源端子に所定値以上の高
いレベルの電圧が印加された際に上記スイッチ手段をオ
ンに切り換えるスイッチ制御部とを備えることを特徴と
する。
A first overvoltage protection circuit according to the present invention is provided between a power supply terminal and a ground terminal of a circuit in a subsequent stage, and is turned on to short-circuit the power supply terminal and the ground terminal. Means and a switch controller for turning on the switch means when a high level voltage of a predetermined value or more is applied to the power supply terminal.

【0006】本発明の第2の過電圧保護回路は、上記第
1の過電圧保護回路であって、上記スイッチ手段は、電
源端子にドレインが接続され、接地端子にソースが接続
されたnチャンネルMOSトランジスタであり、上記ス
イッチ制御部は、上記電源端子に所定値以上の高いレベ
ルの電圧が印加された際に上記トランジスタがオンする
ように、上記電源端子に印加される電圧を所定の比率で
分けて上記トランジスタのゲートに印加する抵抗分割回
路であることを特徴とする。
A second overvoltage protection circuit of the present invention is the above-mentioned first overvoltage protection circuit, wherein the switch means is an n-channel MOS transistor having a power supply terminal connected to a drain and a ground terminal connected to a source. The switch control unit divides the voltage applied to the power supply terminal at a predetermined ratio so that the transistor is turned on when a high level voltage of a predetermined value or higher is applied to the power supply terminal. It is a resistance division circuit applied to the gate of the transistor.

【0007】本発明の第3の過電圧保護回路は、上記第
1の過電圧保護回路であって、上記スイッチ手段は、電
源端子にソースが接続され、接地端子にドレインが接続
されたpチャンネルMOSトランジスタであり、上記ス
イッチ制御部は、上記電源端子に所定値以上の高いレベ
ルの電圧が印加された際に上記トランジスタがオンする
ように、上記電源端子に印加される電圧を所定の比率で
分けて上記トランジスタのゲートに印加する抵抗分割回
路であることを特徴とする。
A third overvoltage protection circuit of the present invention is the above-mentioned first overvoltage protection circuit, wherein the switch means is a p-channel MOS transistor having a source connected to a power supply terminal and a drain connected to a ground terminal. The switch control unit divides the voltage applied to the power supply terminal at a predetermined ratio so that the transistor is turned on when a high level voltage of a predetermined value or higher is applied to the power supply terminal. It is a resistance division circuit applied to the gate of the transistor.

【0008】本発明の第4の過電圧保護回路は、上記第
1の過電圧保護回路であって、上記スイッチ手段は、電
源端子にコレクタが接続され、接地端子にエミッタが接
続されたnpn接合トランジスタであり、上記スイッチ
制御部は、上記電源端子に所定値以上の高いレベルの電
圧が印加された際に上記トランジスタがオンするよう
に、上記電源端子に印加される電圧を所定の比率で分け
て上記トランジスタのゲートに印加する抵抗分割回路で
あることを特徴とする。
A fourth overvoltage protection circuit of the present invention is the first overvoltage protection circuit, wherein the switch means is an npn junction transistor having a collector connected to a power supply terminal and an emitter connected to a ground terminal. The switch controller divides the voltage applied to the power supply terminal at a predetermined ratio so that the transistor is turned on when a high level voltage of a predetermined value or more is applied to the power supply terminal. It is characterized in that it is a resistance division circuit applied to the gate of the transistor.

【0009】本発明の第5の過電圧保護回路は、上記第
1の過電圧保護回路であって、上記スイッチ手段は、電
源端子にエミッタが接続され、接地端子にコレクタが接
続されたpnp接合トランジスタであり、上記スイッチ
制御部は、上記電源端子に所定値以上の高いレベルの電
圧が印加された際に上記トランジスタがオンするよう
に、上記電源端子に印加される電圧を所定の比率で分け
て上記トランジスタのベースに印加する抵抗分割回路で
あることを特徴とする。
A fifth overvoltage protection circuit of the present invention is the first overvoltage protection circuit, wherein the switch means is a pnp junction transistor having an emitter connected to a power supply terminal and a collector connected to a ground terminal. The switch controller divides the voltage applied to the power supply terminal at a predetermined ratio so that the transistor is turned on when a high level voltage of a predetermined value or more is applied to the power supply terminal. It is characterized in that it is a resistance division circuit applied to the base of the transistor.

【0010】本発明の第6の過電圧保護回路は、上記第
2乃至第5の何れかの過電圧保護回路であって、スイッ
チ制御部である抵抗分割回路は、負荷としてダイオード
を利用する。
The sixth overvoltage protection circuit of the present invention is any one of the above-mentioned second to fifth overvoltage protection circuits, and the resistance division circuit which is the switch control section uses a diode as a load.

【0011】本発明の第7の過電圧保護回路は、上記第
1の過電圧保護回路であって、上記スイッチ手段は、電
源端子にドレインが接続され、接地端子にソースが接続
された1又は多段接続されたnチャンネルMOSトラン
ジスタであり、上記スイッチ制御部は、1のダイオード
又は直列接続された複数のダイオードであって、端部に
位置するダイオードのカソードが上記電源端子に接続さ
れ、反対側の端部に位置するダイオードのアノードが上
記1のnチャンネルMOSトランジスタのゲート、又
は、上記多段接続されたnチャンネルMOSトランジス
タの内の初段のトランジスタのゲートに接続されている
1又は直列接続された複数のダイオードで構成されるこ
とを特徴とする。
A seventh overvoltage protection circuit of the present invention is the above-mentioned first overvoltage protection circuit, wherein the switch means is a one- or multi-stage connection in which a drain is connected to a power supply terminal and a source is connected to a ground terminal. The switch control unit is one diode or a plurality of diodes connected in series, the cathode of the diode located at the end is connected to the power supply terminal, and the opposite end is provided. One or a plurality of series-connected diodes whose anodes are connected to the gate of the n-channel MOS transistor described above or to the gate of the first-stage transistor of the n-channel MOS transistors connected in multiple stages. It is characterized by being composed of a diode.

【0012】本発明の第8の過電圧保護回路は、上記第
1の過電圧保護回路であって、上記スイッチ手段は、電
源端子にソースが接続され、接地端子にドレインが接続
された1又は多段接続されたpチャンネルMOSトラン
ジスタであり、上記スイッチ制御部は、1のダイオード
又は直列接続された複数のダイオードであって、端部に
位置するダイオードのアノードが上記接地端子に接続さ
れ、反対側の端部に位置するダイオードのカソードが上
記1のpチャンネルMOSトランジスタのゲート、又
は、上記多段接続されたpチャンネルMOSトランジス
タの内の初段のトランジスタのゲートに接続されている
1又は直列接続されている複数のダイオードで構成され
ることを特徴とする。
An eighth overvoltage protection circuit of the present invention is the above-mentioned first overvoltage protection circuit, wherein the switch means is a one- or multi-stage connection in which a source is connected to a power supply terminal and a drain is connected to a ground terminal. The switch controller is a diode or a plurality of diodes connected in series, the anode of the diode located at the end is connected to the ground terminal, and the opposite end is provided. The cathode of the diode located in the section is connected to the gate of the above-mentioned p-channel MOS transistor or the gate of the first-stage transistor of the above-mentioned p-channel MOS transistors connected in multiple stages, or one or a plurality of which are connected in series. It is characterized by being composed of a diode.

【0013】本発明の第9の過電圧保護回路は、上記第
1の過電圧保護回路であって、上記スイッチ手段は、電
源端子にコレクタが接続され、接地端子にエミッタが接
続された1又は多段接続されたnpn接合トランジスタ
であり、上記スイッチ制御部は、1のダイオード又は直
列接続された複数のダイオードであって、端部に位置す
るダイオードのカソードが上記電源端子に接続され、反
対側の端部に位置するダイオードのアノードが上記1の
npn接合トランジスタのベース、又は、上記多段接続
されたnpn接合トランジスタの内の初段のトランジス
タのベースに接続されている1又は直列接続されている
複数のダイオードで構成されることを特徴とする。
A ninth overvoltage protection circuit of the present invention is the above-mentioned first overvoltage protection circuit, wherein the switch means is a one- or multi-stage connection in which a collector is connected to a power supply terminal and an emitter is connected to a ground terminal. Npn junction transistor, wherein the switch controller is one diode or a plurality of diodes connected in series, the cathode of the diode located at the end is connected to the power supply terminal, and the opposite end The anode of the diode located at 1 is connected to the base of the npn junction transistor of 1 above or one of a plurality of diodes connected in series connected to the base of the first stage transistor of the npn junction transistors connected in multiple stages. It is characterized by being configured.

【0014】本発明の第10の過電圧保護回路は、上記
第1の過電圧保護回路であって、上記スイッチ手段は、
電源端子にエミッタが接続され、接地端子にコレクタが
接続された1又は多段接続されたpnp接合トランジス
タであり、上記スイッチ制御部は、1のダイオード又は
直列接続された複数のダイオードであって、端部に位置
するダイオードのアノードが上記接地端子に接続され、
反対側の端部に位置するダイオードのカソードが上記1
のpnp接合トランジスタのベース、又は、上記多段接
続されたpnp接合トランジスタの内の初段のトランジ
スタのベースに接続されている1又は直列接続されてい
る複数のダイオードで構成されることを特徴とする。
A tenth overvoltage protection circuit of the present invention is the first overvoltage protection circuit, wherein the switch means is
It is a pnp junction transistor having a power supply terminal connected to an emitter and a ground terminal connected to a collector, and the switch control unit is one diode or a plurality of diodes connected in series, The anode of the diode located in the section is connected to the ground terminal,
The cathode of the diode located at the opposite end is 1 above.
Of the pnp junction transistor, or one of a plurality of diodes connected in series, which is connected to the base of the first-stage transistor of the multistage-connected pnp junction transistors.

【0015】本発明の半導体装置は、上記何れかの過電
圧保護回路を備えることを特徴とする。
The semiconductor device of the present invention is characterized by including any of the above-mentioned overvoltage protection circuits.

【0016】本発明の実装基板は、上記何れかの過電圧
保護回路を基板上に備えることを特徴とする。
The mounting board of the present invention is characterized in that any of the above-mentioned overvoltage protection circuits is provided on the board.

【0017】[0017]

【発明の実施の形態】(1)発明の概要 本発明の過電圧保護回路は、例えば、トランジスタを含
む後段の回路の駆動電源Vccの電源端子と接地端子の
間に設けられ、オンすることで上記電源端子と接地端子
間を短絡させるスイッチ手段と、上記後段の回路が誤動
作又は壊れる虞れのある所定値を超える高いレベルの電
圧が印加された際に上記スイッチ手段をオンに切り換え
るスイッチ制御部とを備えることを特徴とする。
BEST MODE FOR CARRYING OUT THE INVENTION (1) Outline of the Invention An overvoltage protection circuit of the present invention is provided, for example, between a power supply terminal and a ground terminal of a drive power supply Vcc of a circuit in the subsequent stage including a transistor, and is turned on to turn on the above. A switch means for short-circuiting the power supply terminal and the ground terminal; and a switch control section for turning on the switch means when a high level voltage exceeding a predetermined value that may malfunction or destroy the circuit at the subsequent stage is applied. It is characterized by including.

【0018】上記構成を採用することで、簡単な構成で
ありながらサージ電圧の影響を低減することが可能とな
る。以下、当該過電圧保護回路の実施の形態1〜5につ
いて添付の図面を用いて説明する。
By adopting the above structure, it is possible to reduce the influence of the surge voltage with a simple structure. Embodiments 1 to 5 of the overvoltage protection circuit will be described below with reference to the accompanying drawings.

【0019】(2)実施の形態1 図1は、実施の形態1に係る過電圧保護回路4の構成を
示す図である。過電圧保護回路4は、半導体装置100
に内蔵される。より正確には、過電圧保護回路4は、半
導体装置100の内包する半導体チップ内に設けられ
る。過電圧保護回路4は、機能回路50の電源端子5と
接地端子6の間に設けられる。機能回路50は、CMO
Sインバータ等の多数の論理ゲートで構成され、外部か
ら端子8に入力されるデータ信号を処理し、処理後のデ
ータを端子9から後段の回路200に出力する。回路2
00は、例えば、IGBTなどのスイッチング素子を備
える。
(2) First Embodiment FIG. 1 is a diagram showing a configuration of an overvoltage protection circuit 4 according to the first embodiment. The overvoltage protection circuit 4 is provided in the semiconductor device 100.
Built into. To be more precise, the overvoltage protection circuit 4 is provided in the semiconductor chip included in the semiconductor device 100. The overvoltage protection circuit 4 is provided between the power supply terminal 5 and the ground terminal 6 of the functional circuit 50. The functional circuit 50 is a CMO.
It is composed of a large number of logic gates such as an S inverter, processes a data signal input to the terminal 8 from the outside, and outputs the processed data from the terminal 9 to the circuit 200 in the subsequent stage. Circuit 2
00 includes a switching element such as an IGBT.

【0020】過電圧保護回路4は、機能回路50の電源
端子5と接地端子6の間に設けられ、オンに切り換わる
ことで上記電源端子5と接地端子6とを短絡させるスイ
ッチ手段として、電源端子5にドレインが接続され、接
地端子6にソースが接続されたnチャンネルMOSトラ
ンジスタ1を備える。
The overvoltage protection circuit 4 is provided between the power supply terminal 5 and the ground terminal 6 of the functional circuit 50, and serves as a switch means for short-circuiting the power supply terminal 5 and the ground terminal 6 by switching on. An n-channel MOS transistor 1 having a drain connected to 5 and a source connected to the ground terminal 6 is provided.

【0021】また、過電圧保護回路4は、機能回路50
が誤動作又は壊れる虞の有る所定値を超える高いレベル
の電圧が印加された際に上記スイッチ手段であるトラン
ジスタ1をオンに切り換えるスイッチ制御部として、電
源端子5及び接地端子6の間に抵抗2と抵抗3を直列接
続して成り、抵抗2及び抵抗3の中間点P1が上記トラ
ンジスタ1のゲートに接続されている抵抗分割回路7を
備える。
Further, the overvoltage protection circuit 4 includes a functional circuit 50.
As a switch control unit for switching on the transistor 1 which is the switch means when a high level voltage exceeding a predetermined value that may cause malfunction or damage is applied, a resistor 2 is provided between the power supply terminal 5 and the ground terminal 6. A resistor divider circuit 7 is formed by connecting resistors 3 in series, and a midpoint P1 between the resistors 2 and 3 is connected to the gate of the transistor 1.

【0022】なお、抵抗分割回路7の抵抗2及び抵抗3
の値は、後段の機能回路50が誤動作又は壊れる虞のあ
る高いレベルの電圧が印加された際に、トランジスタ1
がオンに切り換る電圧をゲートに印加するように設定す
る。
Incidentally, the resistors 2 and 3 of the resistor division circuit 7
Is a value of the transistor 1 when a high level voltage that may cause malfunction or damage of the functional circuit 50 in the subsequent stage is applied.
Set to apply to the gate a voltage that turns on.

【0023】例えば、電源電圧Vccが15vであっ
て、nチャンネルMOSトランジスタ1のゲートのしき
い値電圧VTHが1.0vの場合、抵抗2を39KΩに
設定し、抵抗3を1KΩに設定する。
[0023] For example, a power supply voltage Vcc is 15v, when the threshold voltage V TH of the gate of n-channel MOS transistor 1 is 1.0 v, and sets the resistance 2 in 39Keiomega, setting the resistance 3 to 1KΩ .

【0024】当該構成において、トランジスタ1は、サ
ージ電圧により機能回路50に印加される電圧が40v
を超えた場合にオンに切り換り、電源端子5と接地端子
6を短絡する。これにより、40vよりも大きなサージ
電圧が継続的に機能回路50に印加され当該機能回路5
0が壊れるのを防止する。
In the structure, the voltage applied to the functional circuit 50 by the surge voltage is 40V in the transistor 1.
When it exceeds, it is switched on and the power supply terminal 5 and the ground terminal 6 are short-circuited. As a result, a surge voltage larger than 40 V is continuously applied to the functional circuit 50 and the functional circuit 5
Prevent 0 from breaking.

【0025】なお、過電圧保護回路4は、半導体装置1
00に内包される半導体チップに設けるが、これには限
定されず、当該過電圧保護回路4を備えていない従来の
半導体チップをワイヤボンディングするリードフレーム
上に設けても良い。これにより、一層の汎用性を確保す
ることができる。この他、過電圧保護回路単体の半導体
装置を用意しても良いし、複数の半導体装置を実装する
基板上の電源端子と接地端子の間に設けても良い。以下
に説明する実施の形態2〜5の半導体装置110,12
0,130,140についても同じである。
The overvoltage protection circuit 4 is used in the semiconductor device 1
However, the present invention is not limited to this, and a conventional semiconductor chip not including the overvoltage protection circuit 4 may be provided on a lead frame for wire bonding. Thereby, further versatility can be secured. In addition, a semiconductor device having a single overvoltage protection circuit may be prepared, or may be provided between a power supply terminal and a ground terminal on a substrate on which a plurality of semiconductor devices are mounted. The semiconductor devices 110 and 12 of the second to fifth embodiments described below
The same applies to 0, 130 and 140.

【0026】(3)実施の形態2 図2は、実施の形態2に係る過電圧保護回路10の構成
を示す図である。半導体装置110の構成は、図1に示
した半導体装置100の過電圧保護回路4を過電圧保護
回路10に交換したものと同じであり、同じ構成物は同
じ参照番号を付して表し、ここでの重複した説明は省
く。
(3) Second Embodiment FIG. 2 is a diagram showing a configuration of an overvoltage protection circuit 10 according to the second embodiment. The configuration of the semiconductor device 110 is the same as that of the semiconductor device 100 shown in FIG. 1 in which the overvoltage protection circuit 4 is replaced with the overvoltage protection circuit 10, and the same components are denoted by the same reference numerals. The duplicate explanation is omitted.

【0027】過電圧保護回路10は、過電圧保護回路4
と同じ機能をpチャンネルMOSトランジスタを用いて
実現したものである。具体的には、過電圧保護回路10
は、機能回路50の電源端子5と接地端子6の間に設け
られ、オンに切り換わることで上記電源端子5と接地端
子6とを短絡させるスイッチ手段として、電源端子5に
ソースが接続され、接地端子6にドレインが接続された
pチャンネルMOSトランジスタ11を備える。
The overvoltage protection circuit 10 includes an overvoltage protection circuit 4
The same function as the above is realized by using a p-channel MOS transistor. Specifically, the overvoltage protection circuit 10
Is provided between the power supply terminal 5 and the ground terminal 6 of the functional circuit 50, and a source is connected to the power supply terminal 5 as a switch means for short-circuiting the power supply terminal 5 and the ground terminal 6 by switching on. A p-channel MOS transistor 11 having a drain connected to the ground terminal 6 is provided.

【0028】また、過電圧保護回路10は、機能回路5
0が誤動作又は壊れる虞のある所定値を超える高いレベ
ルの電圧が印加された際に上記スイッチ手段であるトラ
ンジスタ11をオンに切りかえるスイッチ制御部とし
て、電源端子5及び接地端子6の間に抵抗12と抵抗1
3を直列接続して成り、抵抗12及び抵抗13の中間点
P2が上記トランジスタ1のゲートに接続されている抵
抗分割回路14を備える。
Further, the overvoltage protection circuit 10 includes a functional circuit 5
As a switch control unit for switching on the transistor 11 which is the switch means when a voltage of a high level exceeding 0, which may cause malfunction or breakage, is applied, a resistor 12 is provided between the power supply terminal 5 and the ground terminal 6. And resistance 1
3 is connected in series, and the resistance division circuit 14 is provided in which the midpoint P2 of the resistance 12 and the resistance 13 is connected to the gate of the transistor 1.

【0029】なお、上記抵抗分割回路14の抵抗12及
び抵抗13の値は、後段の機能回路50が誤動作する高
いレベルの電圧が印加された際に、トランジスタ11が
オンに切り換る電圧をゲートに印加するように設定す
る。
Note that the values of the resistors 12 and 13 of the resistance division circuit 14 are such that the transistor 11 turns on when a high level voltage is applied which causes the functional circuit 50 in the subsequent stage to malfunction. Is set to be applied to.

【0030】例えば、電源電圧Vccが15vであっ
て、pチャンネルMOSトランジスタ11のゲートのし
きい値電圧VTHが−1.0vの場合、抵抗12を1K
Ωに設定し、抵抗13を39KΩに設定する。
[0030] For example, a power supply voltage Vcc is 15v, when the threshold voltage V TH of the gate of the p-channel MOS transistor 11 is -1.0 V, the resistance 12 1K
Ω and the resistor 13 to 39 KΩ.

【0031】当該構成において、トランジスタ11は、
サージ電圧により機能回路50に印加される電圧が40
vを超えた場合にオンに切り換り、電源端子5と接地端
子6を短絡する。これにより、40vよりも大きなサー
ジ電圧が継続的に機能回路50に印加され当該機能回路
50が壊れるのを防止する。
In this structure, the transistor 11 is
The voltage applied to the functional circuit 50 by the surge voltage is 40
When it exceeds v, it is switched on and the power supply terminal 5 and the ground terminal 6 are short-circuited. This prevents the surge voltage larger than 40 V from being continuously applied to the functional circuit 50 and damaging the functional circuit 50.

【0032】(4)実施の形態3 図3は、実施の形態3に係る過電圧保護回路20の構成
を示す図である。半導体装置120の構成は、図1に示
した半導体装置100の過電圧保護回路4を過電圧保護
回路20に交換したものと同じであり、同じ構成物は同
じ参照番号を付して表し、ここでの重複した説明は省
く。
(4) Third Embodiment FIG. 3 is a diagram showing the configuration of the overvoltage protection circuit 20 according to the third embodiment. The configuration of the semiconductor device 120 is the same as that of the semiconductor device 100 shown in FIG. 1 in which the overvoltage protection circuit 4 is replaced with the overvoltage protection circuit 20, and the same components are denoted by the same reference numerals. The duplicate explanation is omitted.

【0033】過電圧保護回路20は、過電圧保護回路4
と同じ機能をnpn接合をもつバイポーラトランジスタ
で実現したものである。具体的には、過電圧保護回路2
0は、機能回路50の電源端子5と接地端子6との間に
設けられ、オンに切り換わることで上記電源端子5と接
地端子6とを短絡させるスイッチ手段として、電源端子
5にコレクタが接続され、接地端子6にエミッタが接続
されたnpn接合トランジスタ21を備える。
The overvoltage protection circuit 20 includes an overvoltage protection circuit 4
The same function as the above is realized by a bipolar transistor having an npn junction. Specifically, the overvoltage protection circuit 2
0 is provided between the power supply terminal 5 and the ground terminal 6 of the functional circuit 50, and a collector is connected to the power supply terminal 5 as a switch means for short-circuiting the power supply terminal 5 and the ground terminal 6 by switching on. And an npn junction transistor 21 having an emitter connected to the ground terminal 6.

【0034】また、過電圧保護回路20は、機能回路5
が誤動作又は壊れる虞のある所定値を超える高いレベル
の電圧が印加された際に上記スイッチ手段であるトラン
ジスタ21をオンに切り換えるスイッチ制御部として、
電源端子5及び接地端子6の間に抵抗22と抵抗23を
直列接続して成り、抵抗22及び抵抗23の中間点P3
が上記トランジスタ21のベースに接続されている抵抗
分割回路24を備える。
Further, the overvoltage protection circuit 20 includes the functional circuit 5
As a switch control unit that turns on the transistor 21 that is the switching means when a high level voltage exceeding a predetermined value that may cause malfunction or damage is applied.
The resistor 22 and the resistor 23 are connected in series between the power supply terminal 5 and the ground terminal 6, and the intermediate point P3 of the resistor 22 and the resistor 23 is formed.
Includes a resistance divider circuit 24 connected to the base of the transistor 21.

【0035】なお、上記抵抗分割回路24の抵抗22及
び抵抗23の値は、後段の機能回路50が誤動作する高
いレベルの電圧が印加された際に、トランジスタ21が
オンに切り換る電圧をベースに印加するように設定す
る。
The values of the resistors 22 and 23 of the resistance division circuit 24 are based on the voltage at which the transistor 21 is turned on when a high level voltage is applied which causes the functional circuit 50 in the subsequent stage to malfunction. Is set to be applied to.

【0036】例えば、電源電圧Vccが15vであっ
て、npn接合トランジスタ21のベースのしきい値電
圧VBEが0.7vの場合、抵抗22を39.3KΩに
設定し、抵抗23を0.7KΩに設定する。
For example, when the power supply voltage Vcc is 15 v and the threshold voltage V BE of the base of the npn junction transistor 21 is 0.7 v, the resistor 22 is set to 39.3 KΩ and the resistor 23 is 0.7 KΩ. Set to.

【0037】当該構成において、トランジスタ21は、
サージ電圧により機能回路50に印加される電圧が40
vを超えた場合にオンに切り換り、電源端子5と接地端
子6を短絡する。これにより、40vよりも大きなサー
ジ電圧が継続的に機能回路50に印加され当該機能回路
50が崩壊するのを防止する。
In this structure, the transistor 21 is
The voltage applied to the functional circuit 50 by the surge voltage is 40
When it exceeds v, it is switched on and the power supply terminal 5 and the ground terminal 6 are short-circuited. This prevents a surge voltage larger than 40 V from being continuously applied to the functional circuit 50 and causing the functional circuit 50 to collapse.

【0038】なお、npn接合トランジスタ21の代わ
りに、pnp接合トランジスタを用いて同じ機能の保護
回路を構成することもできる。
Note that instead of the npn junction transistor 21, a pnp junction transistor may be used to form a protection circuit having the same function.

【0039】(5)実施の形態4 図4は、実施の形態4に係る過電圧保護回路30の構成
を示す図である。半導体装置130の構成は、図1に示
した半導体装置100の過電圧保護回路4を過電圧保護
回路30に交換したものと同じであり、同じ構成物は同
じ参照番号を付して表し、ここでの重複した説明は省
く。
(5) Fourth Embodiment FIG. 4 is a diagram showing the structure of the overvoltage protection circuit 30 according to the fourth embodiment. The configuration of the semiconductor device 130 is the same as that of the semiconductor device 100 shown in FIG. 1 in which the overvoltage protection circuit 4 is replaced with the overvoltage protection circuit 30, and the same components are denoted by the same reference numerals. The duplicate explanation is omitted.

【0040】保護回路30は、過電圧保護回路4の抵抗
分割回路7の備える抵抗2の代わりに、逆バイアスが印
加されるように直列に逆接続されたn個のpinダイオ
ードZ1,Z2…Znを負荷32として用いることを特
徴とする。各pinダイオードZ1,Z2…Znは、そ
れぞれ所定の電圧が印加されることでツェナー崩壊を起
こし次段に電流を流す。
The protection circuit 30 includes n pin diodes Z1, Z2 ... Zn which are reverse-connected in series so that a reverse bias is applied, instead of the resistor 2 provided in the resistance division circuit 7 of the overvoltage protection circuit 4. It is characterized in that it is used as the load 32. Each of the pin diodes Z1, Z2 ... Zn causes Zener collapse when a predetermined voltage is applied, and causes a current to flow to the next stage.

【0041】より詳しくは、過電圧保護回路30は、機
能回路50の電源端子5と接地端子6の間に設けられ、
オンに切り換わることで上記電源端子5と接地端子6と
を短絡させるスイッチ手段として、電源端子5にソース
が接続され、接地端子6にドレインが接続されたnチャ
ンネルMOSトランジスタ31を備える。
More specifically, the overvoltage protection circuit 30 is provided between the power supply terminal 5 and the ground terminal 6 of the functional circuit 50.
An n-channel MOS transistor 31 having a source connected to the power supply terminal 5 and a drain connected to the ground terminal 6 is provided as switch means for short-circuiting the power supply terminal 5 and the ground terminal 6 by switching on.

【0042】また、過電圧保護回路30は、機能回路5
0が誤動作又は壊れる虞のある所定値を超える高いレベ
ルの電圧が印加された際に上記スイッチ手段であるトラ
ンジスタ31をオンに切り換えるスイッチ制御部とし
て、電源端子5及び接地端子6の間に負荷32と抵抗3
3を直列接続して成り、負荷32及び抵抗33の中間点
P4が上記トランジスタ31のゲートに接続されている
抵抗分割回路34を備える。
Further, the overvoltage protection circuit 30 includes the functional circuit 5
As a switch control unit for turning on the transistor 31 which is the switch means when a high level voltage exceeding a predetermined value that causes malfunction or destruction of 0 is applied, the load 32 is connected between the power supply terminal 5 and the ground terminal 6. And resistance 3
3 is connected in series, and includes a resistance dividing circuit 34 in which the intermediate point P4 of the load 32 and the resistor 33 is connected to the gate of the transistor 31.

【0043】上記抵抗分割回路34の負荷32及び抵抗
33の値は、後段の機能回路50が誤動作する高いレベ
ルの電圧が印加された際に、トランジスタ31がオンに
切り換る電圧をゲートに印加するように設定する。
The values of the load 32 and the resistor 33 of the resistance dividing circuit 34 are applied to the gate so that the transistor 31 is turned on when a high level voltage is applied which causes the functional circuit 50 in the subsequent stage to malfunction. Set to do.

【0044】例えば、電源電圧Vccが15vであっ
て、nチャンネルMOSトランジスタ31のゲートのし
きい値電圧VTHが1.0vの場合、負荷32のツェナ
ー電圧Vzを40vに設定しておき、抵抗33を1.0
KΩに設定する。
[0044] For example, a power supply voltage Vcc is 15v, when the threshold voltage V TH of the gate of n-channel MOS transistor 31 is 1.0 v, have configured the Zener voltage Vz of the load 32 to 40v, resistance 33 to 1.0
Set to KΩ.

【0045】当該構成において、トランジスタ31は、
サージ電圧により機能回路50に印加される電圧が40
vを超えた場合にオンに切り換り、電源端子5と接地端
子6を短絡する。これにより、40vよりも大きなサー
ジ電圧が継続的に機能回路50に印加され当該機能回路
50が壊れるのを防止する。
In this structure, the transistor 31 is
The voltage applied to the functional circuit 50 by the surge voltage is 40
When it exceeds v, it is switched on and the power supply terminal 5 and the ground terminal 6 are short-circuited. This prevents the surge voltage larger than 40 V from being continuously applied to the functional circuit 50 and damaging the functional circuit 50.

【0046】なお、過電圧保護回路30では、負荷32
が導通するまで抵抗分割回路34で電流が消費されない
という利点を持つ。
In the overvoltage protection circuit 30, the load 32
This has the advantage that the current is not consumed in the resistance division circuit 34 until it becomes conductive.

【0047】なお、過電圧保護回路30のnチャンネル
MOSトランジスタ31の代わりに、pチャンネルMO
Sトランジスタ、npn接合トランジスタ、pnp接合
トランジスタの何れを使用してもよい。
In place of the n-channel MOS transistor 31 of the overvoltage protection circuit 30, a p-channel MO transistor is used.
Any of an S transistor, an npn junction transistor, and a pnp junction transistor may be used.

【0048】但し、pチャンネルMOSトランジスタ、
及び、pnp接合トランジスタを使用する場合、負荷3
2及び抵抗33の配置を入れかえると共にその値を適宜
変更しなければならない。より具体的には、負荷32を
構成するダイオードZ1のアノードを接地端子6に接続
し、ダイオードZnのカソードをトランジスタのゲート
又はベースに接続する。また、抵抗33の一端を電源端
子5に接続し、他端をトランジスタのゲート又はベース
に接続する。
However, a p-channel MOS transistor,
And when using a pnp junction transistor, load 3
2 and the arrangement of the resistor 33 must be changed and their values must be changed appropriately. More specifically, the anode of the diode Z1 forming the load 32 is connected to the ground terminal 6, and the cathode of the diode Zn is connected to the gate or base of the transistor. Further, one end of the resistor 33 is connected to the power supply terminal 5, and the other end is connected to the gate or base of the transistor.

【0049】(6)実施の形態5図5は、実施の形態5
に係る過電圧保護回路40の構成を示す図である。半導
体装置140の構成は、図1に示した半導体装置100
の過電圧保護回路4を過電圧保護回路40に交換したも
のと同じであり、同じ構成物は同じ参照番号を付して表
し、ここでの重複した説明は省く。
(6) Fifth Embodiment FIG. 5 shows the fifth embodiment.
It is a figure which shows the structure of the overvoltage protection circuit 40 which concerns on. The configuration of the semiconductor device 140 is the same as the semiconductor device 100 shown in FIG.
The same components as those in which the overvoltage protection circuit 4 is replaced with the overvoltage protection circuit 40, and the same components are denoted by the same reference numerals, and a duplicate description thereof will be omitted.

【0050】過電圧保護回路40は、機能回路50の電
源端子5と接地端子6の間に設けられ、オンに切り換わ
ることで上記電源端子5と接地端子6とを短絡させるス
イッチ手段として、2段に接続(ダーリントン接続)し
たnpn接合トランジスタ41,42を備える。なお、
過電圧保護回路40で2段接続(ダーリントン接続)し
たnpn接合トランジスタを採用するのは、最終段のト
ランジスタ(本例ではトランジスタ41に相当する。)
が電源端子5と接地端子6を短絡した際の電流の流れを
良くするためであり、同様に3段、4段と接続数を多く
しても良い。
The overvoltage protection circuit 40 is provided between the power supply terminal 5 and the ground terminal 6 of the functional circuit 50, and has two stages as a switch means for short-circuiting the power supply terminal 5 and the ground terminal 6 by switching on. And npn junction transistors 41 and 42 connected to each other (Darlington connection). In addition,
In the overvoltage protection circuit 40, the npn junction transistor connected in two stages (Darlington connection) is adopted as the final stage transistor (corresponding to the transistor 41 in this example).
Is to improve the flow of current when the power supply terminal 5 and the ground terminal 6 are short-circuited, and similarly, the number of connections may be increased to three or four.

【0051】また、過電圧保護回路40は、機能回路5
0が誤動作又は壊れる虞のある所定値を超える高いレベ
ルの電圧が印加された際に上記スイッチ手段であるトラ
ンジスタ41,42をオンに切り換えるスイッチ制御部
として、逆バイアスが印加されるように逆方向に直列接
続された複数のpinダイオード43〜47であって、
ダイオード43のカソードを電源端子5に接続し、反対
側の端にあるダイオード47のアノードをトランジスタ
42のベースに接続したものを備える。
Further, the overvoltage protection circuit 40 includes the functional circuit 5
As a switch control unit that turns on the transistors 41 and 42 that are the above-mentioned switch means when a voltage of a high level exceeding 0 that malfunctions or is destroyed is applied, a reverse bias is applied in the reverse direction. A plurality of pin diodes 43 to 47 connected in series to
The diode 43 has a cathode connected to the power supply terminal 5, and an anode of the diode 47 at the opposite end connected to the base of the transistor 42.

【0052】今、5個のダイオード43〜47のツェナ
ー電圧の合計をVzとすると、電源端子5に印加される
電圧VccがVzの超えた場合に、ツェナー崩壊が起
り、トランジスタ42のベースに電流が流れ始める。こ
れに応じてトランジスタ42、41が連続してオンし、
トランジスタ41が電源端子5と接地端子6を短絡す
る。
Now, assuming that the total of the Zener voltages of the five diodes 43 to 47 is Vz, when the voltage Vcc applied to the power supply terminal 5 exceeds Vz, Zener collapse occurs and a current flows to the base of the transistor 42. Begins to flow. In response to this, the transistors 42 and 41 are continuously turned on,
The transistor 41 short-circuits the power supply terminal 5 and the ground terminal 6.

【0053】例えば、電源電圧Vccが15vであっ
て、npn接合トランジスタ42のベースのしきい値電
圧VBEが0.7vの場合、5個のダイオード43〜4
7のツェナー電圧の合計をVz=40Vに設定する。
[0053] For example, the power supply voltage Vcc is a 15v, when the base of the threshold voltage V BE of the npn junction transistor 42 is 0.7 v, 5 diodes 43-4
The total of the Zener voltage of 7 is set to Vz = 40V.

【0054】当該構成において、トランジスタ42は、
サージ電圧により機能回路50に印加される電圧が40
vを超えた場合にオンに切り換り、電源端子5と接地端
子6を短絡する。これにより、40vよりも大きなサー
ジ電圧が継続的に機能回路50に印加され当該機能回路
50が崩壊するのを防止する。
In this structure, the transistor 42 is
The voltage applied to the functional circuit 50 by the surge voltage is 40
When it exceeds v, it is switched on and the power supply terminal 5 and the ground terminal 6 are short-circuited. This prevents a surge voltage larger than 40 V from being continuously applied to the functional circuit 50 and causing the functional circuit 50 to collapse.

【0055】なお、過電圧保護回路40のnpn接合ト
ランジスタ41,42の代わりに、それぞれ2段接続さ
れたnチャンネルMOSトランジスタ、pチャンネルM
OSトランジスタ、pnp接合トランジスタの何れを使
用してもよい。
In place of the npn junction transistors 41 and 42 of the overvoltage protection circuit 40, an n-channel MOS transistor and a p-channel M connected in two stages respectively.
Either an OS transistor or a pnp junction transistor may be used.

【0056】但し、pnp接合トランジスタ、及び、p
チャンネルMOSトランジスタを使用する場合、直列接
続したダイオード43〜47で成る負荷回路の配置を変
更する。具体的には、上記負荷回路のダイオード43の
カソードを初段のトランジスタのベース又はゲートに接
続すると共に、ダイオード47のアノードを接地端子5
に接続する。
However, pnp junction transistor and p
When using a channel MOS transistor, the arrangement of the load circuit composed of the diodes 43 to 47 connected in series is changed. Specifically, the cathode of the diode 43 of the load circuit is connected to the base or gate of the first-stage transistor, and the anode of the diode 47 is connected to the ground terminal 5.
Connect to.

【0057】[0057]

【発明の効果】本発明の第1の過電圧保護回路は、後段
の被保護回路に所定値を越える高いレベルの電圧が印加
された場合、被保護回路の電源端子と接地端子の間を短
絡し、被保護回路に上記高いレベルの電圧が印加され、
回路が誤動作したり壊れるのを防止する。
The first overvoltage protection circuit of the present invention short-circuits the power supply terminal and the ground terminal of the protected circuit when a high level voltage exceeding a predetermined value is applied to the protected circuit in the subsequent stage. , The high level voltage is applied to the protected circuit,
Prevent circuits from malfunctioning or breaking.

【0058】本発明の第2の過電圧保護回路は、後段の
被保護回路に所定値を越える高いレベルの電圧が印加さ
れた場合、スイッチ手段であるnチャンネルMOSトラ
ンジスタがオンとなり、被保護回路の電源端子と接地端
子の間を短絡し、被保護回路に上記高いレベルの電圧が
印加され、回路が誤動作したり壊れるのを防止する。
In the second overvoltage protection circuit of the present invention, when a high level voltage exceeding a predetermined value is applied to the circuit to be protected in the subsequent stage, the n-channel MOS transistor which is the switch means is turned on and the circuit to be protected is turned on. The power supply terminal and the ground terminal are short-circuited to prevent the above-mentioned high level voltage from being applied to the protected circuit, thereby preventing the circuit from malfunctioning or breaking.

【0059】本発明の第3の過電圧保護回路は、後段の
被保護回路に所定値を越える高いレベルの電圧が印加さ
れた場合、スイッチ手段であるpチャンネルMOSトラ
ンジスタがオンとなり、被保護回路の電源端子と接地端
子の間を短絡し、被保護回路に上記高いレベルの電圧が
印加され、回路が誤動作したり壊れるのを防止する。
In the third overvoltage protection circuit of the present invention, when a high level voltage exceeding a predetermined value is applied to the circuit to be protected in the subsequent stage, the p-channel MOS transistor which is the switching means is turned on and the circuit to be protected is turned on. The power supply terminal and the ground terminal are short-circuited to prevent the above-mentioned high level voltage from being applied to the protected circuit, thereby preventing the circuit from malfunctioning or breaking.

【0060】本発明の第4の過電圧保護回路は、後段の
被保護回路に所定値を越える高いレベルの電圧が印加さ
れた場合、スイッチ手段であるnpn接合トランジスタ
がオンとなり、被保護回路の電源端子と接地端子の間を
短絡し、被保護回路に上記高いレベルの電圧が印加さ
れ、回路が誤動作したり壊れるのを防止する。
In the fourth overvoltage protection circuit of the present invention, when a high level voltage exceeding a predetermined value is applied to the protected circuit in the subsequent stage, the npn junction transistor which is the switch means is turned on, and the power supply of the protected circuit is turned on. A short circuit is made between the terminal and the ground terminal to prevent the above-mentioned high level voltage from being applied to the protected circuit and prevent the circuit from malfunctioning or breaking.

【0061】本発明の第5の過電圧保護回路は、後段の
被保護回路に所定値を越える高いレベルの電圧が印加さ
れた場合、スイッチ手段であるpnp接合トランジスタ
がオンとなり、被保護回路の電源端子と接地端子の間を
短絡し、被保護回路に上記高いレベルの電圧が印加さ
れ、回路が誤動作したり壊れるのを防止する。
In the fifth overvoltage protection circuit of the present invention, when a high level voltage exceeding a predetermined value is applied to the circuit to be protected in the subsequent stage, the pnp junction transistor which is the switch means is turned on, and the power supply of the circuit to be protected is turned on. A short circuit is made between the terminal and the ground terminal to prevent the above-mentioned high level voltage from being applied to the protected circuit and prevent the circuit from malfunctioning or breaking.

【0062】本発明の第6の過電圧保護回路は、逆接続
したダイオードが示す電圧抵抗特性を利用して、被保護
回路の電源端子と接地端子の間を短絡し、被保護回路に
上記高いレベルの電圧が印加され、回路が誤動作したり
壊れるのを防止する。また、上記大きなレベルの電圧が
印加されるまでの間、全く動作していないため、無駄な
電力の消費が無く経済的である。
The sixth overvoltage protection circuit of the present invention utilizes the voltage resistance characteristic of the reversely connected diode to short-circuit between the power supply terminal and the ground terminal of the protected circuit, and to protect the protected circuit from the high level. Voltage is applied to prevent the circuit from malfunctioning or breaking. Moreover, since no operation is performed until the voltage of the above-mentioned large level is applied, there is no waste of power consumption and it is economical.

【0063】本発明の第7の過電圧保護回路は、スイッ
チ制御部として、所定数だけ直列に接続されたダイオー
ドであって、端部のカソードを電源端子に接続すると共
に、残りの端部のアノードをnチャンネルMOSトラン
ジスタのゲートに接続した物を採用する。これにより、
被保護回路に高いレベルの電圧が印加され、回路が誤動
作したり壊れるのを防止することができる。また、大き
なレベルの電圧が印加されるまでの間、回路は、全く動
作しないため、無駄な電力の消費が無く経済的である。
A seventh overvoltage protection circuit of the present invention is a switch control unit, which is a diode connected in a predetermined number in series, in which a cathode at an end is connected to a power supply terminal and an anode at the remaining end is connected. Is connected to the gate of an n-channel MOS transistor. This allows
A high level voltage can be applied to the protected circuit to prevent the circuit from malfunctioning or breaking. In addition, the circuit does not operate at all until a high level voltage is applied, which is economical without wasteful consumption of electric power.

【0064】本発明の第8の過電圧保護回路は、スイッ
チ制御部として、所定数だけ直列に接続されたダイオー
ドであって、端部のアノードを接地端子に接続すると共
に、残りの端部のカソードをpチャンネルMOSトラン
ジスタのゲートに接続した物を採用する。これにより、
被保護回路に高いレベルの電圧が印加され、回路が誤動
作したり壊れるのを防止することができる。また、大き
なレベルの電圧が印加されるまでの間、回路は、全く動
作しないため、無駄な電力の消費が無く経済的である。
The eighth overvoltage protection circuit of the present invention is a switch control unit, which is a diode connected in a predetermined number in series, in which the anode of the end is connected to the ground terminal and the cathode of the remaining end is connected. Is connected to the gate of a p-channel MOS transistor. This allows
A high level voltage can be applied to the protected circuit to prevent the circuit from malfunctioning or breaking. In addition, the circuit does not operate at all until a high level voltage is applied, which is economical without wasteful consumption of electric power.

【0065】本発明の第9の過電圧保護回路は、スイッ
チ制御部として、所定数だけ直列に接続されたダイオー
ドであって、端部のカソードを電源端子に接続すると共
に、残りの端部のアノードをnpn接合トランジスタの
ベースに接続した物を採用する。これにより、被保護回
路に高いレベルの電圧が印加され、回路が誤動作したり
壊れるのを防止することができる。また、大きなレベル
の電圧が印加されるまでの間、回路は、全く動作しない
ため、無駄な電力の消費が無く経済的である。
The ninth overvoltage protection circuit of the present invention is a switch control section, which is a diode connected in a predetermined number in series, in which the cathode of the end is connected to the power supply terminal and the anode of the remaining end is connected. Is connected to the base of an npn junction transistor. As a result, a high level voltage is applied to the protected circuit, and it is possible to prevent the circuit from malfunctioning or breaking. In addition, the circuit does not operate at all until a high level voltage is applied, which is economical without wasteful consumption of electric power.

【0066】本発明の第10の過電圧保護回路は、スイ
ッチ制御部として、所定数だけ直列に接続されたダイオ
ードであって、端部のアノードを接地端子に接続すると
共に、残りの端部のカソードをpnp接合トランジスタ
のベースに接続した物を採用する。これにより、被保護
回路に高いレベルの電圧が印加され、回路が誤動作した
り壊れるのを防止することができる。また、大きなレベ
ルの電圧が印加されるまでの間、回路は、全く動作しな
いため、無駄な電力の消費が無く経済的である。
A tenth overvoltage protection circuit of the present invention is a switch control section, which is a diode connected in a predetermined number in series, in which an anode at an end is connected to a ground terminal and a cathode at the remaining end is connected. Is connected to the base of a pnp junction transistor. As a result, a high level voltage is applied to the protected circuit, and it is possible to prevent the circuit from malfunctioning or breaking. In addition, the circuit does not operate at all until a high level voltage is applied, which is economical without wasteful consumption of electric power.

【0067】本発明の半導体装置は、上記何れかの過電
圧保護回路を内蔵することで、過電圧に対する耐性の強
い半導体装置として流通させることができる。
The semiconductor device of the present invention can be distributed as a semiconductor device having high resistance to overvoltage by incorporating any of the above-mentioned overvoltage protection circuits.

【0068】本発明の実装基板は、上記何れかの過電圧
保護回路を備えることで、過電圧から実装する半導体装
置を保護する機能を備えた実装基板として流通させるこ
とができる。
The mounting board of the present invention can be distributed as a mounting board having a function of protecting a semiconductor device mounted from an overvoltage by including any one of the overvoltage protection circuits described above.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施の形態1の保護回路を備える半導体集積
回路の構成を示す図である。
FIG. 1 is a diagram showing a configuration of a semiconductor integrated circuit including a protection circuit according to a first embodiment.

【図2】 実施の形態2の保護回路を備える半導体集積
回路の構成を示す図である。
FIG. 2 is a diagram showing a configuration of a semiconductor integrated circuit including a protection circuit according to a second embodiment.

【図3】 実施の形態3の保護回路を備える半導体集積
回路の構成を示す図である。
FIG. 3 is a diagram showing a configuration of a semiconductor integrated circuit including a protection circuit according to a third embodiment.

【図4】 実施の形態4の保護回路を備える半導体主席
回路の構成を示す図である。
FIG. 4 is a diagram showing a configuration of a semiconductor main circuit including a protection circuit according to a fourth embodiment.

【図5】 実施の形態5の保護回路を備える半導体集積
回路の構成を示す図である。
FIG. 5 is a diagram showing a configuration of a semiconductor integrated circuit including a protection circuit according to a fifth embodiment.

【符号の説明】[Explanation of symbols]

1,31 nチャンネルMOSトランジスタ、2,3,
12,13,22,23,33 抵抗、 4,10,2
0,30,40 過電圧保護回路、5 電源端子、6
接地端子、8 データ入力端子、9 データ出力端子、
11 pチャンネルMOSトランジスタ、21,41,
42 npn接合トランジスタ、43〜47,Z1〜Z
n ツェナーダイオード、50 機能回路。
1,31 n-channel MOS transistor, 2,3
12, 13, 22, 23, 33 Resistance, 4, 10, 2
0, 30, 40 Overvoltage protection circuit, 5 power supply terminals, 6
Ground terminal, 8 data input terminals, 9 data output terminals,
11 p-channel MOS transistors 21, 41,
42 npn junction transistor, 43-47, Z1-Z
n Zener diode, 50 functional circuit.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 後段の回路の電源端子と接地端子の間に
設けられ、オンすることで上記電源端子と接地端子間を
短絡させるスイッチ手段と、 上記電源端子に所定値以上の高いレベルの電圧が印加さ
れた際に上記スイッチ手段をオンに切り換えるスイッチ
制御部とを備えることを特徴とする過電圧保護回路。
1. A switch means which is provided between a power supply terminal and a ground terminal of a circuit in a subsequent stage and short-circuits between the power supply terminal and the ground terminal when turned on, and a high level voltage of a predetermined value or more at the power supply terminal. An overvoltage protection circuit, comprising: a switch control unit that turns on the switch means when a voltage is applied.
【請求項2】 請求項1に記載の過電圧保護回路であっ
て、 上記スイッチ手段は、電源端子にドレインが接続され、
接地端子にソースが接続されたnチャンネルMOSトラ
ンジスタであり、 上記スイッチ制御部は、上記電源端子に所定値以上の高
いレベルの電圧が印加された際に上記トランジスタがオ
ンするように、上記電源端子に印加される電圧を所定の
比率で分けて上記トランジスタのゲートに印加する抵抗
分割回路であることを特徴とする過電圧保護回路。
2. The overvoltage protection circuit according to claim 1, wherein the switch means has a drain connected to a power supply terminal,
An n-channel MOS transistor having a source connected to a ground terminal, wherein the switch control unit controls the power supply terminal so that the transistor is turned on when a high level voltage higher than a predetermined value is applied to the power supply terminal. An overvoltage protection circuit, wherein the overvoltage protection circuit is a resistance divider circuit that divides a voltage applied to the transistor at a predetermined ratio and applies the divided voltage to the gate of the transistor.
【請求項3】 請求項1に記載の過電圧保護回路であっ
て、 上記スイッチ手段は、電源端子にソースが接続され、接
地端子にドレインが接続されたpチャンネルMOSトラ
ンジスタであり、 上記スイッチ制御部は、上記電源端子に所定値以上の高
いレベルの電圧が印加された際に上記トランジスタがオ
ンするように、上記電源端子に印加される電圧を所定の
比率で分けて上記トランジスタのゲートに印加する抵抗
分割回路であることを特徴とする過電圧保護回路。
3. The overvoltage protection circuit according to claim 1, wherein the switch means is a p-channel MOS transistor having a source connected to a power supply terminal and a drain connected to a ground terminal, and the switch control unit. Applies the voltage applied to the power supply terminal to the gate of the transistor in a predetermined ratio so that the transistor is turned on when a high level voltage of a predetermined value or more is applied to the power supply terminal. An overvoltage protection circuit characterized by being a resistance division circuit.
【請求項4】 請求項1に記載の過電圧保護回路であっ
て、 上記スイッチ手段は、電源端子にコレクタが接続され、
接地端子にエミッタが接続されたnpn接合トランジス
タであり、 上記スイッチ制御部は、上記電源端子に所定値以上の高
いレベルの電圧が印加された際に上記トランジスタがオ
ンするように、上記電源端子に印加される電圧を所定の
比率で分けて上記トランジスタのベースに印加する抵抗
分割回路であることを特徴とする過電圧保護回路。
4. The overvoltage protection circuit according to claim 1, wherein the switch means has a collector connected to a power supply terminal,
An npn junction transistor having an emitter connected to a ground terminal, wherein the switch control unit connects to the power supply terminal so that the transistor is turned on when a high level voltage of a predetermined value or more is applied to the power supply terminal. An overvoltage protection circuit, which is a resistance division circuit that divides an applied voltage at a predetermined ratio and applies the divided voltage to the base of the transistor.
【請求項5】 請求項1に記載の過電圧保護回路であっ
て、 上記スイッチ手段は、電源端子にエミッタが接続され、
接地端子にコレクタが接続されたpnp接合トランジス
タであり、 上記スイッチ制御部は、上記電源端子に所定値以上の高
いレベルの電圧が印加された際に上記トランジスタがオ
ンするように、上記電源端子に印加される電圧を所定の
比率で分けて上記トランジスタのベースに印加する抵抗
分割回路であることを特徴とする過電圧保護回路。
5. The overvoltage protection circuit according to claim 1, wherein the switch means has an emitter connected to a power supply terminal,
A pnp junction transistor having a collector connected to a ground terminal, wherein the switch control unit applies power to the power supply terminal so that the transistor is turned on when a high level voltage of a predetermined value or higher is applied to the power supply terminal. An overvoltage protection circuit, which is a resistance division circuit that divides an applied voltage at a predetermined ratio and applies the divided voltage to the base of the transistor.
【請求項6】 請求項2乃至請求項4の何れか1つに記
載の過電圧保護回路であって、 スイッチ制御部である抵抗分割回路は、負荷としてダイ
オードを利用することを特徴とする過電圧保護回路。
6. The overvoltage protection circuit according to claim 2, wherein the resistance division circuit, which is a switch control unit, uses a diode as a load. circuit.
【請求項7】 請求項1に記載の過電圧保護回路であっ
て、 上記スイッチ手段は、電源端子にドレインが接続され、
接地端子にソースが接続された1又は多段接続されたn
チャンネルMOSトランジスタであり、 上記スイッチ制御部は、1のダイオード又は直列接続さ
れた複数のダイオードであって、端部に位置するダイオ
ードのカソードが上記電源端子に接続され、反対側の端
部に位置するダイオードのアノードが上記1のnチャン
ネルMOSトランジスタのゲート、又は、上記多段接続
されたnチャンネルMOSトランジスタの内の初段のト
ランジスタのゲートに接続されている1又は直列接続さ
れた複数のダイオードで構成されることを特徴とする過
電圧保護回路。
7. The overvoltage protection circuit according to claim 1, wherein the switch means has a drain connected to a power supply terminal,
Source connected to ground terminal or n connected in multiple stages
A channel MOS transistor, wherein the switch control unit is one diode or a plurality of diodes connected in series, the cathode of the diode located at the end is connected to the power supply terminal, and the switch control unit is located at the opposite end. The anode of the diode is composed of one or a plurality of diodes connected in series whose gate is connected to the gate of the n-channel MOS transistor described above or the gate of the first-stage transistor among the n-channel MOS transistors connected in multiple stages. An overvoltage protection circuit characterized by being provided.
【請求項8】 請求項1に記載の過電圧保護回路であっ
て、 上記スイッチ手段は、電源端子にソースが接続され、接
地端子にドレインが接続された1又は多段接続されたp
チャンネルMOSトランジスタであり、 上記スイッチ制御部は、1のダイオード又は直列接続さ
れた複数のダイオードであって、端部に位置するダイオ
ードのアノードが上記接地端子に接続され、反対側の端
部に位置するダイオードのカソードが上記1のpチャン
ネルMOSトランジスタのゲート、又は、上記多段接続
されたpチャンネルMOSトランジスタの内の初段のト
ランジスタのゲートに接続されている1又は直列接続さ
れている複数のダイオードで構成されることを特徴とす
る過電圧保護回路。
8. The overvoltage protection circuit according to claim 1, wherein the switch means has one or more p-stages in which a source is connected to a power supply terminal and a drain is connected to a ground terminal.
A channel MOS transistor, wherein the switch control unit is one diode or a plurality of diodes connected in series, the anode of the diode located at the end is connected to the ground terminal, and the switch control unit is located at the opposite end. The diode has a cathode connected to the gate of the p-channel MOS transistor described above or to the gate of the first-stage transistor of the p-channel MOS transistors connected in multiple stages, or a plurality of diodes connected in series. An overvoltage protection circuit characterized by being configured.
【請求項9】 請求項1に記載の過電圧保護回路であっ
て、 上記スイッチ手段は、電源端子にコレクタが接続され、
接地端子にエミッタが接続された1又は多段接続された
npn接合トランジスタであり、 上記スイッチ制御部は、1のダイオード又は直列接続さ
れた複数のダイオードであって、端部に位置するダイオ
ードのカソードが上記電源端子に接続され、反対側の端
部に位置するダイオードのアノードが上記1のnpn接
合トランジスタのベース、又は、上記多段接続されたn
pn接合トランジスタの内の初段のトランジスタのベー
スに接続されている1又は直列接続されている複数のダ
イオードで構成されることを特徴とする過電圧保護回
路。
9. The overvoltage protection circuit according to claim 1, wherein the switch means has a collector connected to a power supply terminal,
The switch control unit is one diode or a plurality of diodes connected in series, wherein the cathode of the diode located at the end is The anode of the diode, which is connected to the power supply terminal and is located at the opposite end, is the base of the npn junction transistor described in 1 above, or the n connected in multiple stages.
An overvoltage protection circuit comprising one or a plurality of diodes connected in series connected to the base of a first-stage transistor of the pn junction transistors.
【請求項10】 請求項1に記載の過電圧保護回路であ
って、 上記スイッチ手段は、電源端子にエミッタが接続され、
接地端子にコレクタが接続された1又は多段接続された
pnp接合トランジスタであり、 上記スイッチ制御部は、1のダイオード又は直列接続さ
れた複数のダイオードであって、端部に位置するダイオ
ードのアノードが上記接地端子に接続され、反対側の端
部に位置するダイオードのカソードが上記1のpnp接
合トランジスタのベース、又は、上記多段接続されたp
np接合トランジスタの内の初段のトランジスタのベー
スに接続されている1又は直列接続されている複数のダ
イオードで構成されることを特徴とする過電圧保護回
路。
10. The overvoltage protection circuit according to claim 1, wherein the switch means has an emitter connected to a power supply terminal,
It is a pnp junction transistor in which a collector is connected to a ground terminal or is connected in multiple stages, and the switch control unit is one diode or a plurality of diodes connected in series, and the anode of the diode located at the end is The cathode of the diode connected to the ground terminal and located at the opposite end is the base of the pnp junction transistor described in 1 above, or the p connected in multiple stages.
An overvoltage protection circuit comprising one or a plurality of diodes connected in series connected to the base of a first-stage transistor of the np junction transistors.
【請求項11】 請求項1乃至請求項10の何れかに記
載の過電圧保護回路を備えることを特徴とする半導体装
置。
11. A semiconductor device comprising the overvoltage protection circuit according to any one of claims 1 to 10.
【請求項12】 請求項1乃至請求項10の何れかに記
載の過電圧保護回路を基板上に備えることを特徴とする
実装基板。
12. A mounting board comprising the overvoltage protection circuit according to claim 1 on a board.
JP2001372763A 2001-12-06 2001-12-06 Overvoltage protection circuit, semiconductor device provided with the protection circuit and packaging substrate Pending JP2003174356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001372763A JP2003174356A (en) 2001-12-06 2001-12-06 Overvoltage protection circuit, semiconductor device provided with the protection circuit and packaging substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001372763A JP2003174356A (en) 2001-12-06 2001-12-06 Overvoltage protection circuit, semiconductor device provided with the protection circuit and packaging substrate

Publications (1)

Publication Number Publication Date
JP2003174356A true JP2003174356A (en) 2003-06-20

Family

ID=19181595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001372763A Pending JP2003174356A (en) 2001-12-06 2001-12-06 Overvoltage protection circuit, semiconductor device provided with the protection circuit and packaging substrate

Country Status (1)

Country Link
JP (1) JP2003174356A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166210A (en) * 2011-12-19 2013-06-19 隆达电子股份有限公司 Overvoltage protection circuit and drive circuit
WO2014132188A1 (en) * 2013-02-27 2014-09-04 Koninklijke Philips N.V. Detection of a hazard condition of a load

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166210A (en) * 2011-12-19 2013-06-19 隆达电子股份有限公司 Overvoltage protection circuit and drive circuit
JP2013128386A (en) * 2011-12-19 2013-06-27 Lextar Electronics Corp Overvoltage protection circuit and driver circuit using the same
TWI449287B (en) * 2011-12-19 2014-08-11 Lextar Electronics Corp Over voltage protection circuit and driver circuit using the same
WO2014132188A1 (en) * 2013-02-27 2014-09-04 Koninklijke Philips N.V. Detection of a hazard condition of a load
US9750109B2 (en) 2013-02-27 2017-08-29 Oledworks Gmbh Detection of a hazard condition of a load

Similar Documents

Publication Publication Date Title
US7924539B2 (en) Semiconductor integrated circuit
US7643258B2 (en) Methods and apparatus for electrostatic discharge protection in a semiconductor circuit
JP2007234718A (en) Semiconductor integrated circuit device
JPH0748652B2 (en) Input protection device for semiconductor circuit device
US11876089B2 (en) Electrostatic discharge (ESD) protection for CMOS circuits
JPH0213115A (en) Field effect power transistor driving circuit
JP4479570B2 (en) Switching circuit with protection function and protection circuit
US7768753B2 (en) Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges
JP2010003982A (en) Electrical circuit
JP2589938B2 (en) ESD protection circuit for semiconductor integrated circuit device
JP2004222119A (en) Semiconductor integrated circuit
JP2003174356A (en) Overvoltage protection circuit, semiconductor device provided with the protection circuit and packaging substrate
CN112310067B (en) Electrostatic protection circuit
EP0735686B1 (en) Three-state CMOS output buffer circuit
US5107143A (en) Signal output circuit included in bus driving integrated circuit
JP2001177387A (en) Load driver
JPH10257671A (en) Electronic circuit device
JPH11113169A (en) Protection device for semiconductor circuit
JP3258869B2 (en) Static electricity protection circuit for integrated circuits
US8806229B1 (en) Power reduction circuits and methods
JPH10214905A (en) Signal input circuit
JP2004193474A (en) Semiconductor device
JP3821899B2 (en) BiCMOS / CMOS switching circuit
JP2005191896A (en) Semiconductor integrated circuit provided with output drive circuit
JPH05152530A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050913