JP2003174250A - Printed wiring board, and method for manufacturing the printed wiring board - Google Patents

Printed wiring board, and method for manufacturing the printed wiring board

Info

Publication number
JP2003174250A
JP2003174250A JP2002282086A JP2002282086A JP2003174250A JP 2003174250 A JP2003174250 A JP 2003174250A JP 2002282086 A JP2002282086 A JP 2002282086A JP 2002282086 A JP2002282086 A JP 2002282086A JP 2003174250 A JP2003174250 A JP 2003174250A
Authority
JP
Japan
Prior art keywords
layer
wiring board
printed wiring
conductor circuit
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002282086A
Other languages
Japanese (ja)
Inventor
Toru Nakai
通 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2002282086A priority Critical patent/JP2003174250A/en
Publication of JP2003174250A publication Critical patent/JP2003174250A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Abstract

<P>PROBLEM TO BE SOLVED: To provide a printed wiring board including an electrically conductive connection pin and being excellent in high frequency characteristics. <P>SOLUTION: A single tin layer 74 is applied on a conductor circuit 158 and a via 160, on which a conductive connection pin 98 is mounted through a conductive bonding agent 95. It is hereby possible to more raise a signal transmission speed than a prior art printed wiring board where two metal layers are formed. Further, since there is no nickel layer, the manufacturing cost can be reduced to improve electrical characteristics. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、パッケージ基板
として好適に用い得るプリント配線板に関し、特に、有
機樹脂絶縁層(ソルダーレジスト層)を開口して露出さ
せた導体回路に、導電性接着剤を介在させて導電性接続
ピンを取り付けるプリント配線板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board that can be suitably used as a package substrate, and more particularly, to a conductive circuit exposed by opening an organic resin insulating layer (solder resist layer) with a conductive adhesive. The present invention relates to a printed wiring board on which conductive connecting pins are attached.

【0002】[0002]

【従来の技術】パッケージ基板として用いられるプリン
ト配線板は、例えば、特開平9−130050号に開示
される方法にて製造されている。プリント配線板の導体
回路の表面に無電解めっきやエッチングにより、粗化層
を形成させる。その後、ロールーコーターや印刷により
層間絶縁樹脂を塗布、露光、現像して、層間導通のため
のバイアホール開口部を形成させて、UV硬化、本硬化
を経て層間樹脂絶縁層を形成する。さらに、その層間絶
縁層に酸や酸化剤などにより粗化処理を施した粗化面に
パラジウムなどの触媒を付ける。そして、薄い無電解め
っき膜を形成し、そのめっき膜上にドライフィルムにて
パターンを形成し、電解めっきで厚付けしたのち、アル
カリでドライフィルムを剥離除去し、エッチングして導
体回路を作り出させる。これを繰り返すことにより、ビ
ルドアップ多層プリント配線板が得られる。また、プリ
ント配線板の最外層は、導体回路を保護するために、ソ
ルダーレジスト層を施す。
2. Description of the Related Art A printed wiring board used as a package substrate is manufactured, for example, by the method disclosed in JP-A-9-130050. A roughened layer is formed on the surface of the conductor circuit of the printed wiring board by electroless plating or etching. Thereafter, an interlayer insulating resin is applied by a roll coater or printing, exposed and developed to form a via hole opening for interlayer conduction, and UV curing and main curing are performed to form an interlayer resin insulating layer. Further, a catalyst such as palladium is attached to the roughened surface obtained by roughening the interlayer insulating layer with an acid or an oxidizing agent. Then, a thin electroless plating film is formed, a pattern is formed on the plating film with a dry film, and after thickening with electrolytic plating, the dry film is peeled off with an alkali and etched to create a conductor circuit. . By repeating this, a build-up multilayer printed wiring board is obtained. Further, a solder resist layer is applied to the outermost layer of the printed wiring board in order to protect the conductor circuit.

【0003】図16に示すように、導電性接続ピン39
8を配設する際には、ソルダーレジスト層370の一部
を開口し、露出させた導体回路(ビア)358上にニッ
ケル層372、金層374を施して半田パッド373を
形成する。そして、該半田パッド373に、導電性接着
剤となる半田ペーストを印刷して、リフローを行うこと
で導電性接着剤395を介して導電性接着剤395を取
り付けている。ここで、導体回路358上にニッケル層
272を介在させて金層374を形成させている理由
は、ニッケル層上で無電解めっきにより金層を形成させ
ると、ニッケル層が金層の形成を安定化させる。つま
り、金層の拡散などが起きないからである。
As shown in FIG. 16, a conductive connecting pin 39 is provided.
8 is provided, a part of the solder resist layer 370 is opened, and a nickel layer 372 and a gold layer 374 are formed on the exposed conductor circuit (via) 358 to form a solder pad 373. Then, a solder paste serving as a conductive adhesive is printed on the solder pad 373, and reflow is performed to attach the conductive adhesive 395 via the conductive adhesive 395. Here, the reason why the gold layer 374 is formed on the conductor circuit 358 with the nickel layer 272 interposed therebetween is that when the gold layer is formed by electroless plating on the nickel layer, the nickel layer stabilizes the formation of the gold layer. Turn into That is, the diffusion of the gold layer does not occur.

【0004】[0004]

【発明が解決しようとする課題】ICチップのパッケー
ジ基板として用いられるプリント配線板は、周波数特性
を高めることが求められている。ここで、図16を参照
して上述した構成のプリント配線板では、ICチップの
周波数が1GHzを越えると、信号伝搬の遅れから誤動作
が生じ易くなる。さらに、3GHzを越えると、その傾
向は顕著に表れる。この原因を本発明者が検討したこと
ろ、導体回路358上にニッケル層372、金層374
を施して半田パッド373を構成しているためであるこ
とが判明した。即ち、ニッケル層372と金層374と
の2層構造を採用するため、各層の界面において信号の
伝搬遅れや抵抗値の増加などが発生していることが分か
った。特にニッケル層における信号遅延が起きやすく、
他の金属に比べても差異があることが分かった。
A printed wiring board used as a package substrate for an IC chip is required to have improved frequency characteristics. Here, in the printed wiring board having the configuration described above with reference to FIG. 16, if the frequency of the IC chip exceeds 1 GHz, a malfunction easily occurs due to a delay in signal propagation. Further, when the frequency exceeds 3 GHz, the tendency becomes remarkable. The present inventor has studied the cause of this, and the nickel layer 372 and the gold layer 374 are formed on the conductor circuit 358.
It was found that this is because the solder pad 373 is formed by applying the above. That is, it has been found that since the two-layer structure of the nickel layer 372 and the gold layer 374 is adopted, signal propagation delay and increase in resistance value occur at the interface of each layer. Especially, signal delay easily occurs in the nickel layer,
It was found that there are differences compared to other metals.

【0005】更に、ニッケルは開口径が小さくなるとめ
っきによる析出に不具合が起き易い。また、ニッケル層
372が、プリント配線板の製造コストを上昇させてい
た。更に、ニッケル層372は、電気抵抗が高いため、
プリント配線板の電気特性を低下させていた。接続され
た配線が電源層であると、高周波領域である1GHzを
越えると、ICチップへの電源供給量が増加し、瞬間的
にも大容量を供給することから、ニッケル層によりその
伝達を阻害してしまうこともあると考えられている。
Further, when the opening diameter of nickel is small, problems are likely to occur in the deposition by plating. Further, the nickel layer 372 increases the manufacturing cost of the printed wiring board. Furthermore, since the nickel layer 372 has high electric resistance,
It deteriorated the electrical characteristics of the printed wiring board. If the connected wiring is in the power supply layer, the amount of power supply to the IC chip increases when the frequency exceeds 1 GHz, which is a high frequency region, and a large capacity is instantaneously supplied. Therefore, the nickel layer hinders the transmission. It is believed that there are times when it does.

【0006】本発明は、上述した課題を解決するために
なされたものであり、その目的は、導電性接続ピンを備
え、高周波数特性に優れるプリント配線板及びプリント
配線板の製造方法を提供することにある。
The present invention has been made to solve the above problems, and an object thereof is to provide a printed wiring board having conductive connecting pins and excellent in high frequency characteristics, and a method for manufacturing the printed wiring board. Especially.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明では、有機樹脂絶縁層の一部を開口
して露出させた導体回路に、導電性接着剤を介在させて
導電性接続ピンを取り付けるプリント配線板において、
前記露出した導体回路上に、スズ、又は、貴金属の単層
の金属層を施して導電性接着剤を介在させて導電性接続
ピンを取り付けたことを技術的特徴とする。
In order to achieve the above object, in the invention of claim 1, a conductive circuit is formed by exposing a part of the organic resin insulating layer by exposing it by interposing a conductive adhesive. Printed wiring board to attach the sex connection pin,
A technical feature is that a single-layer metal layer of tin or a noble metal is formed on the exposed conductor circuit, and a conductive connecting pin is attached with a conductive adhesive interposed.

【0008】請求項1では、導体回路上に単層の金属層
を施して導電性接着剤を介在さ導電性接続ピンを取り付
けるため、2層の金属層を形成する従来技術のプリント
配線板よりも、信号の伝搬速度を高めることができる。
また、ニッケル層がないため、製造コストを低減でき、
電気特性を高めることができる。さらに、ドータボード
等の外部基板からの電源供給に対しても、電源を阻害し
ないことから、ドータボードから所望の電源が供給され
ていることから、初期動作における誤動作や遅延などが
抑えられる。さらに半田との密着性も向上させることが
できる。
According to the first aspect of the present invention, since a single metal layer is formed on a conductor circuit and conductive connecting pins are attached with a conductive adhesive interposed, a printed wiring board of the prior art in which two metal layers are formed is used. Also, the propagation speed of the signal can be increased.
Also, since there is no nickel layer, the manufacturing cost can be reduced,
The electrical characteristics can be improved. Further, the power supply is not disturbed even when the power is supplied from the external board such as the daughter board, and the desired power is supplied from the daughter board, so that malfunctions and delays in the initial operation can be suppressed. Further, the adhesion with the solder can be improved.

【0009】本願発明におけるプリント配線板とは、コ
ア基板として、厚みが0.4〜1mm程度で補強芯材が
含浸した樹脂基板上に厚みが30μm程度で、補強芯材
が含浸されていない層間絶縁樹脂層に、非貫通孔である
バイアホールを形成して、C4からなる半田を介して、
フリップチップを実装させるものである。一方、外部端
子である導電性接続ピンを介してドータボード等の外部
基板に接続される。
The printed wiring board in the present invention refers to a core substrate, which is an interlayer having a thickness of about 0.4 to 1 mm and a reinforcing core material impregnated on a resin substrate having a thickness of about 30 μm and not impregnated with the reinforcing core material. A via hole, which is a non-through hole, is formed in the insulating resin layer, and through a solder made of C4,
A flip chip is mounted. On the other hand, it is connected to an external board such as a daughter board via a conductive connection pin which is an external terminal.

【0010】請求項2において、貴金属は、金、銀、白
金、パラジウムであるため、耐食性に優れ、表面が酸
化、変質され難い。また、これらの金属は、粗化した導
体回路上に形成したときに、従来の2層構成(ニッケル
−金)と比べると抵抗などの電気特性が向上するのであ
る。ニッケル層という阻害する層がないからと考えられ
る。有機樹脂絶縁層の一部を露出した導体回路上に金を
形成させることにより、腐食性に優れる導体回路である
導電性接続ピン接続用のパッドを得られるだけでなく、
ドータボード〜導電性接続ピン〜導体層における金属抵
抗値を低下させることができる。電源供給を阻害しにく
くなる。電源の電圧降下量を小さくすることができる。
さらに、リフローして一旦溶解した半田が再固形したと
きに、パッドとの密着性および結合性を向上させること
ができる。そのために、信頼性試験を行っても、引張強
度の低下が小さくなる。
In the second aspect, since the noble metal is gold, silver, platinum, or palladium, it has excellent corrosion resistance, and the surface is not easily oxidized or altered. Moreover, when these metals are formed on the roughened conductor circuit, the electrical characteristics such as resistance are improved as compared with the conventional two-layer structure (nickel-gold). It is considered that there is no blocking layer called the nickel layer. By forming gold on the conductor circuit where a part of the organic resin insulating layer is exposed, not only a pad for connecting the conductive connection pin, which is a conductor circuit having excellent corrosiveness, can be obtained,
The metal resistance value in the daughter board, the conductive connection pin, and the conductor layer can be reduced. It becomes difficult to interrupt the power supply. The amount of voltage drop of the power supply can be reduced.
Further, when the solder that has been reflowed and once melted is solidified again, the adhesion and bondability with the pad can be improved. Therefore, even if the reliability test is performed, the decrease in tensile strength is small.

【0011】有機樹脂絶縁層の一部を露出した導体回路
上に銀を形成させることにより、腐食性に優れる導体回
路である導電性接続ピン接続用のパッドを得られるだけ
でなく、銀自体は電気伝達性に優れることからドータボ
ード〜導電性接続ピン〜導体層における金属抵抗値を低
下させることができる。電源供給を阻害しにくくなる。
電源の電圧降下量を小さくすることができる。さらに、
リフローして一旦溶解した半田が再固形したときに、パ
ッドとの密着性および結合性を向上させることができ
る。そのために、信頼性試験を行っても、引張強度の低
下が小さくなる。
By forming silver on the conductor circuit in which a part of the organic resin insulating layer is exposed, not only a pad for connecting a conductive connecting pin, which is a conductor circuit having excellent corrosiveness, can be obtained, but also silver itself can be formed. Since the electrical conductivity is excellent, the metal resistance value in the daughter board, the conductive connection pin, and the conductor layer can be reduced. It becomes difficult to interrupt the power supply.
The amount of voltage drop of the power supply can be reduced. further,
When the reflowed and once melted solder is solidified again, the adhesiveness and bondability with the pad can be improved. Therefore, even if the reliability test is performed, the decrease in tensile strength is small.

【0012】有機樹脂絶縁層の一部を露出した導体回路
上にスズを形成させることにより、腐食性に優れる導体
回路である導電性接続ピン接続用のパッドを得られるだ
けでなく、ドータボード〜導電性接続ピン〜導体層にお
ける金属抵抗値を低下させることができる。電源供給を
阻害しにくくなる。電源の電圧降下量を小さくすること
ができる。さらに、リフローして一旦溶解した半田が再
固形したときに、パッドとの密着性および結合性を向上
させることができる。そのために、信頼性試験を行って
も、引張強度の低下が小さくなる。特に、半田にスズが
含有されているものを用いるとリフロー結晶した際に、
導電性接着剤とパッドとの合金が形成されるから、引張
強度を向上させることができるのである。
By forming tin on the conductor circuit in which a part of the organic resin insulating layer is exposed, not only a pad for connecting a conductive connecting pin, which is a conductor circuit excellent in corrosiveness, can be obtained, but also a daughter board to a conductive board can be used. The metal resistance value between the sexual connection pin and the conductor layer can be reduced. It becomes difficult to interrupt the power supply. The amount of voltage drop of the power supply can be reduced. Further, when the solder that has been reflowed and once melted is solidified again, the adhesion and bondability with the pad can be improved. Therefore, even if the reliability test is performed, the decrease in tensile strength is small. In particular, when reflow crystallization is carried out when solder containing tin is used,
Since the alloy of the conductive adhesive and the pad is formed, the tensile strength can be improved.

【0013】請求項3において、金属層の厚みは0.0
1〜3μmである。0.01μm未満では、導体回路を
完全に被覆できない部分ができ、強度、耐食性に問題を
起こす。特に粗化層を形成した導体回路に金属層を施す
とき、粗化面が露出してしまうからである。電気特性、
強度でも向上が確認できないのである。反対に、3μm
を越えると、耐食性、強度などの向上がなく、高価にな
りすぎるため経済性を損なう。さらに厚みのバラツキも
生じやすくなり、場合によってはパッドごとの特性の差
異も生じてしまい、電気特性での不具合を生じることが
ある。望ましいのは0.05〜1μmである。更に望ま
しいのは0.1〜0.5μmの範囲である。その間であ
れば、厚みにばらつきを生じたとしても、不具合の生じ
ないレベルに収まる。
In claim 3, the thickness of the metal layer is 0.0
It is 1 to 3 μm. If the thickness is less than 0.01 μm, a portion that cannot completely cover the conductor circuit is formed, which causes problems in strength and corrosion resistance. This is because the roughened surface is exposed when the metal layer is applied to the conductor circuit on which the roughened layer is formed. Electrical characteristics,
The improvement cannot be confirmed even in strength. On the contrary, 3 μm
If it exceeds, the corrosion resistance and strength are not improved, and the cost becomes too high, which impairs the economical efficiency. Furthermore, variations in thickness are likely to occur, and in some cases differences in characteristics between pads may occur, which may result in defects in electrical characteristics. Desirable thickness is 0.05 to 1 μm. A more desirable range is 0.1 to 0.5 μm. In the meantime, even if the thickness varies, it is within a level at which no problem occurs.

【0014】請求項4において、導体回路の表面および
側面には、粗化層が形成されている。このため、導体回
路と有機樹脂絶縁層との密着性が高い。
In claim 4, a roughening layer is formed on the surface and the side surface of the conductor circuit. Therefore, the adhesion between the conductor circuit and the organic resin insulating layer is high.

【0015】導電性接着剤は、Sn/Pb、Sn/S
b、Sn/Ag、Sn/Ag/Cuのいずれかの共晶金
属であることを望ましい。また、導電性接着剤の融点は
180〜280℃の間での半田であることが望ましい。
その温度の範囲であれば、リフローをしても、その温度
により樹脂基板が溶解するといったことが起きないから
である。これらの半田であれば、該金属層との密着性が
よい。溶解後の再固化したときに、半田と単層金属との
合金を確実に形成されやすくなるので、強度が劣化する
ことがない。接続性と電気接続性という点でも問題を起
こしにくい。従来のニッケル−金層においては、下地で
あるニッケル層での形成不良の影響を受けて、金層の変
質してしまい、その結果半田との合金形成を阻害してし
まった。そのために、接合強度を劣化させるのである。
また、Sn/Cuという共晶金属を用いても同様な結果
が得られた。
The conductive adhesive is Sn / Pb, Sn / S
It is desirable that the eutectic metal is any one of b, Sn / Ag, and Sn / Ag / Cu. Further, it is desirable that the melting point of the conductive adhesive is solder in the range of 180 to 280 ° C.
This is because, within the temperature range, even if the reflow is performed, the resin substrate does not melt due to the temperature. These solders have good adhesion with the metal layer. When re-solidified after melting, the alloy of solder and single-layer metal is easily formed with certainty, so that the strength is not deteriorated. It is less likely to cause problems in terms of connectivity and electrical connectivity. In the conventional nickel-gold layer, the gold layer is altered due to the formation failure of the nickel layer as the base, and as a result, the alloy formation with the solder is hindered. Therefore, the bonding strength is deteriorated.
Similar results were also obtained using a eutectic metal of Sn / Cu.

【0016】請求項6において、導電性接着剤は、Sn
/Pb、Sn/Sb、Sn/Ag、Sn/Ag/Cuの
いずれかの共晶金属でありスズが含まれるため、スズか
らなる金属層(半田パッド)との密着性が高い。
In claim 6, the conductive adhesive is Sn
Since it is a eutectic metal of any of / Pb, Sn / Sb, Sn / Ag, or Sn / Ag / Cu and contains tin, it has high adhesion to a metal layer (solder pad) made of tin.

【0017】請求項7のプリント配線板の製造方法で
は、少なくとも(a)〜(c)工程を経ることにより、
有機樹脂絶縁層の一部を開口して露出させた銅を主とし
てなる導体回路上に、単層の金属層を施し、導電性接着
剤を介在させて導電性接続ピンを取り付けることを技術
的特徴とする: (a)前記導体回路が有機樹脂絶縁層から露出したプリ
ント配線板を、硫酸−過酸化水素水、塩化第二銅、塩化
第二鉄のいずれかのエッチング液に浸漬する工程、
(b)酸による活性化工程、(c)すず、又は、貴金属
の置換めっき工程。
In the method of manufacturing a printed wiring board according to claim 7, at least steps (a) to (c) are performed,
A technical feature of applying a single-layer metal layer on a conductor circuit consisting mainly of copper exposed by opening a part of the organic resin insulating layer and attaching a conductive connecting pin with a conductive adhesive interposed. And (a) a step of immersing the printed wiring board in which the conductor circuit is exposed from the organic resin insulation layer in an etching solution of sulfuric acid-hydrogen peroxide solution, cupric chloride or ferric chloride.
(B) Acid activation step, (c) Tin or noble metal displacement plating step.

【0018】請求項7では、銅を主としてなる導体回路
をエッチングし、酸により活性化するため、置換めっき
によりすず、又は、貴金属からなる単層の金属膜を、導
体回路の形状、大きさに関わらず、薄く均一の厚みに形
成することができる。
According to a seventh aspect of the present invention, since the conductor circuit mainly made of copper is etched and activated by an acid, a single layer metal film made of tin or a noble metal is formed by displacement plating into a shape and size of the conductor circuit. Regardless, it can be formed to be thin and uniform in thickness.

【0019】請求項8では、金属層を構成する貴金属
は、軟質金であるため、ニッケルを介在させることな
く、銅に拡散することなく導体回路上に単層の金属膜を
形成することができる。即ち、従来技術では、金とし
て、金線へのワイヤーボンディングを行い得る硬質金
が、導電性接続ピンによって接続を取る際にも引き続き
用いられていた。硬質金は、無電解めっきで、銅からな
る導体回路中に拡散するために、ニッケル層を介在させ
ねば被膜を形成できなかった。また、ボンディングに対
する強度を設ける必要があった。これに対して、請求項
8では、銅からなる導体回路上に直接形成することがで
きる。導電性接続ピンは、柱状の接続部と板状の固定部
とからなり、銅、銅合金、ニッケル、スズ、亜鉛、アル
ミニウム、貴金属から選ばれる金属で形成されている。
In the eighth aspect, since the noble metal forming the metal layer is soft gold, a single-layer metal film can be formed on the conductor circuit without interposing nickel and without diffusing into copper. . That is, in the prior art, hard gold, which can be wire-bonded to a gold wire, has been continuously used as gold when making a connection by a conductive connection pin. Since hard gold is electroless plated and diffuses into a conductor circuit made of copper, a coating cannot be formed without a nickel layer. Further, it is necessary to provide strength for bonding. On the other hand, in the eighth aspect, it can be directly formed on the conductor circuit made of copper. The conductive connecting pin includes a columnar connecting portion and a plate-like fixing portion, and is made of a metal selected from copper, copper alloy, nickel, tin, zinc, aluminum, and noble metal.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施例について図
を参照して説明する。先ず、本発明の第1実施例に係る
プリント配線板の構成について、図6〜図8を参照して
説明する。図6はプリント配線板10の断面を示し、図
7は、図6に示すプリント配線板10にICチップ90
を搭載した状態を示している。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. First, the structure of the printed wiring board according to the first embodiment of the present invention will be described with reference to FIGS. 6 shows a cross section of the printed wiring board 10, and FIG. 7 shows an IC chip 90 on the printed wiring board 10 shown in FIG.
It shows a state where is mounted.

【0021】図6に示すようにプリント配線板10は、
コア基板30の表面及び裏面にビルドアップ配線層80
A、80Bが形成されている。ビルドアップ配線層80
A、80Bは、導体回路58及びビア60の形成された
層間樹脂絶縁層50と、導体回路158及びビア160
の形成された層間樹脂絶縁層150とからなる。ビルド
アップ配線層80Aとビルドアップ配線層80Bとは、
コア基板30に形成されたスルーホール36を介して接
続されている。層間樹脂絶縁層150の上にはソルダー
レジスト層70が形成されており、ソルダーレジスト7
0の上側の開口部71Uを介して導体回路158及びビ
ア160に半田バンプ76が形成され、下側の開口部7
1Dを介して導体回路158及びビア160に導電性接
続ピン98が取り付けられている。
The printed wiring board 10 as shown in FIG.
The build-up wiring layer 80 is formed on the front surface and the back surface of the core substrate 30.
A and 80B are formed. Build-up wiring layer 80
A and 80B are the interlayer resin insulation layer 50 in which the conductor circuit 58 and the via 60 are formed, and the conductor circuit 158 and the via 160.
And the inter-layer resin insulation layer 150 formed with. The buildup wiring layer 80A and the buildup wiring layer 80B are
Connection is made via a through hole 36 formed in the core substrate 30. The solder resist layer 70 is formed on the interlayer resin insulation layer 150.
0, the solder bumps 76 are formed on the conductor circuit 158 and the vias 160 via the upper opening 71U, and the lower opening 7 is formed.
The conductive connection pin 98 is attached to the conductor circuit 158 and the via 160 via 1D.

【0022】図7に示すように、プリント配線板10の
上側の半田バンプ76は、ICチップ90のパッド92
に接続され、また、下側の導電性接続ピン95は、図示
しないドータボードのソケットへ接続される。
As shown in FIG. 7, the solder bumps 76 on the upper side of the printed wiring board 10 are the pads 92 of the IC chip 90.
The lower conductive connection pin 95 is connected to a socket of a daughter board (not shown).

【0023】図6中の楕円Cに囲まれた部位の拡大図で
ある図8(C)に示すように、ソルダーレジスト70の
開口部71Dを介して露出した導体回路158、ビア1
60上にスズ層(単層の金属層)74が配設されて、半
田パッド73が形成されている。該半田パッド73上に
導電性接着剤75を介して導電性接続ピン98が取り付
けられている。
As shown in FIG. 8C, which is an enlarged view of a portion surrounded by an ellipse C in FIG. 6, the conductor circuit 158 and the via 1 exposed through the opening 71D of the solder resist 70.
A tin layer (single-layer metal layer) 74 is disposed on 60, and a solder pad 73 is formed. A conductive connecting pin 98 is attached on the solder pad 73 via a conductive adhesive 75.

【0024】第1実施例のプリント配線板10では、導
体回路158、ビア160上に単層のスズ層74を施し
て導電性接着剤75を形成するため、図16を参照して
上述した2層の金属層を形成する従来技術のプリント配
線板よりも、信号の伝搬速度を高めることができる。ま
た、ニッケル層がないため、製造コストや電源を低減で
きる。
In the printed wiring board 10 of the first embodiment, the single-layer tin layer 74 is formed on the conductor circuit 158 and the via 160 to form the conductive adhesive 75. Therefore, as described above with reference to FIG. The signal propagation speed can be increased as compared with the prior art printed wiring board in which the metal layers of the layers are formed. Further, since there is no nickel layer, the manufacturing cost and the power source can be reduced.

【0025】ここで、スズ層74の厚みは0.01〜
3.0μmであることが望ましい。0.01μm未満で
は、導体回路158、ビア160を完全に被覆できない
部分ができ、強度、耐食性に問題を起こす。反対に、
3.0μmを越えても、耐食性の向上がない。膜内での
剥がれが起きて、強度が劣化してしまう。それにスズ層
を1.0μm以上に形成することは置換めっきでは難し
い。さらに0.05〜0.5μmで形成されること望ま
しい。その範囲であれば多少のばらつきが生じたとして
も問題が発生しない。
Here, the tin layer 74 has a thickness of 0.01 to
It is preferably 3.0 μm. If the thickness is less than 0.01 μm, the conductor circuit 158 and the via 160 cannot be completely covered, resulting in problems in strength and corrosion resistance. Conversely,
Even if it exceeds 3.0 μm, there is no improvement in corrosion resistance. Peeling occurs in the film and the strength deteriorates. It is difficult to form the tin layer to have a thickness of 1.0 μm or more by displacement plating. Further, it is desirable that the thickness is 0.05 to 0.5 μm. Within that range, no problem occurs even if some variation occurs.

【0026】本実施例のプリント配線板10では、図8
(C)に示すように導体回路158、ビア160の表面
には、粗化層158αが形成されている。このため、導
体回路158、ビア160とソルダーレジスト層70と
の密着性が高い。
In the printed wiring board 10 of this embodiment, as shown in FIG.
As shown in (C), a roughened layer 158α is formed on the surfaces of the conductor circuit 158 and the via 160. Therefore, the adhesion between the conductor circuit 158, the via 160 and the solder resist layer 70 is high.

【0027】また、第1実施例で、半田バンプ76及び
導電性接着剤75は、Sn/Pb、Sn/Sb、Sn/
Ag、Sn/Ag/Cuのいずれかの共晶金属であり、
スズが含まれるため、スズ層74を備える半田パッド7
3との密着性が高い。
In the first embodiment, the solder bumps 76 and the conductive adhesive 75 are made of Sn / Pb, Sn / Sb, Sn / Pb.
A eutectic metal of Ag or Sn / Ag / Cu,
Solder pad 7 having a tin layer 74 because it contains tin
High adhesion with 3.

【0028】引き続き、図6を参照して上述したプリン
ト配線板の製造方法について、図1〜図5を参照して説
明する。
Next, the method of manufacturing the printed wiring board described above with reference to FIG. 6 will be described with reference to FIGS.

【0029】(1)厚さ0.8mmのガラスエポキシ樹
脂またはBT(ビスマレイミド−トリアジン)樹脂から
なる基板30の両面に18μmの銅箔32がラミネート
されている銅張積層板30Aを出発材料とする(図1
(A)参照)。該樹脂内にはシリカなどの無機粒子が1
0−40%配合されている。まず、この銅張積層板30
Aをドリル削孔し、続いてめっきレジストを形成した
後、この基板30に無電解銅めっき処理を施してスルー
ホール36を形成し、さらに、銅箔を常法に従いパター
ン状にエッチングすることにより、基板30の両面に下
層導体回路34を形成する(図1(B)参照)。
(1) A copper clad laminate 30A having 18 μm of copper foil 32 laminated on both surfaces of a substrate 30 made of glass epoxy resin or BT (bismaleimide-triazine) resin having a thickness of 0.8 mm is used as a starting material. Yes (Fig. 1
(See (A)). There are 1 inorganic particles such as silica in the resin.
0-40% is included. First, this copper clad laminate 30
After A is drilled and a plating resist is subsequently formed, the substrate 30 is subjected to electroless copper plating to form a through hole 36, and the copper foil is etched in a pattern according to a conventional method. The lower conductor circuits 34 are formed on both surfaces of the substrate 30 (see FIG. 1B).

【0030】(2)下層導体回路34を形成した基板3
0を水洗いし、乾燥した後、エッチング液を基板30の
両面にスプレイで吹きつけて、下層導体回路34の表面
とスルーホール36のランド表面36aとをエッチング
することにより、下層導体回路34の全表面に粗化面3
4αを形成する(図1(C)参照)。エッチング液とし
て、イミダゾール銅(II)錯体10重量部、グリコール
酸7重量部、塩化カリウム5重量部およびイオン交換水
78重量部を混合したものを使用する。
(2) Substrate 3 on which the lower conductor circuit 34 is formed
0 is washed with water and dried, and then an etching solution is sprayed onto both surfaces of the substrate 30 to etch the surface of the lower conductor circuit 34 and the land surface 36a of the through hole 36, thereby removing the entire lower conductor circuit 34. Roughened surface 3
4α is formed (see FIG. 1C). As the etching solution, a mixture of 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, 5 parts by weight of potassium chloride and 78 parts by weight of ion-exchanged water is used.

【0031】(3)シクロオレフィン系樹脂もしくはエ
ポキシ系樹脂を主成分とする樹脂充填剤40を、基板3
0の両面に印刷機を用いて塗布することにより、下層導
体回路34間またはスルーホール36内に充填し、加熱
乾燥を行う(図1(D)参照)。即ち、この工程によ
り、樹脂充填剤40が下層導体回路34の間あるいはス
ルーホール36内に充填される。その後、ベルト研磨紙
(三共理化学社製)を用いたベルトサンダー研磨によ
り、下層導体回路34の表面やスルーホール36のラン
ド表面36aに樹脂充填剤40が残らないように研磨
し、ついで、上記ベルトサンダー研磨による傷を取り除
くためのバフ研磨を行う。このような一連の研磨を基板
30の他方の面についても同様に行う。そして、充填し
た樹脂充填剤40を加熱硬化させる(図2(A)参
照)。
(3) The resin filler 40 containing a cycloolefin resin or an epoxy resin as a main component is applied to the substrate 3
By applying it to both surfaces of No. 0 using a printing machine, it is filled between the lower layer conductor circuits 34 or in the through holes 36, and heated and dried (see FIG. 1D). That is, by this step, the resin filler 40 is filled between the lower layer conductor circuits 34 or in the through holes 36. After that, by belt sander polishing using a belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.), the surface of the lower conductor circuit 34 and the land surface 36a of the through hole 36 are polished so that the resin filler 40 does not remain. Buffing is performed to remove scratches caused by sanding. Such a series of polishing is similarly performed on the other surface of the substrate 30. Then, the filled resin filler 40 is cured by heating (see FIG. 2A).

【0032】(4)次に、上記(3)の処理を終えた基
板30の両面に、上記(2)で用いたエッチング液と同
じエッチング液をスプレイで吹きつけ、一旦平坦化され
た下層導体回路34の表面とスルーホール36のランド
表面36aとをライトエッチングすることにより、下層
導体回路34の全表面に粗化面34βを形成する(図2
(B)参照)。
(4) Next, the same etching solution as used in (2) above is sprayed onto both surfaces of the substrate 30 that has been subjected to (3) above to spray the lower layer conductor. By light etching the surface of the circuit 34 and the land surface 36a of the through hole 36, a roughened surface 34β is formed on the entire surface of the lower conductor circuit 34 (FIG. 2).
(See (B)).

【0033】(5)次に、上記工程を経た基板の両面
に、厚さ50μmの熱硬化型シクロオレフィン系樹脂シ
ートを温度50〜150℃まで昇温しながら圧力5kg
/cm2で真空圧着ラミネートし、シクロオレフィン系
樹脂からなる層間樹脂絶縁層50を設ける(図2(C)
参照)。真空圧着時の真空度は、10mmHgである。
(5) Next, a thermosetting cycloolefin resin sheet having a thickness of 50 μm is heated to a temperature of 50 to 150 ° C. and pressure of 5 kg on both surfaces of the substrate which has undergone the above steps.
/ Cm 2 under vacuum pressure bonding to provide an interlayer resin insulation layer 50 made of cycloolefin resin (FIG. 2C).
reference). The degree of vacuum during vacuum pressure bonding is 10 mmHg.

【0034】(6)次に、開口49aの形成されたマス
ク49を載置し、炭酸ガスレーザにより層間樹脂絶縁層
50にビア用開口52を形成する(図2(D)参照)。
ここでは、レーザを用いるが、露光・現像処理によりビ
ア用開口51を形成することもできる。
(6) Next, the mask 49 having the opening 49a is placed, and the via opening 52 is formed in the interlayer resin insulation layer 50 by the carbon dioxide laser (see FIG. 2D).
Although a laser is used here, the via opening 51 can also be formed by exposure / development processing.

【0035】(7)次に、酸あるいは酸化剤(クロム
酸、過マンガン酸など)により絶縁層に粗化面を形成す
る。あるいは、日本真空技術株式会社製のSV−454
0を用いてプラズマ処理を行い、層間樹脂絶縁層50の
表面に粗化面50αを形成する(図3(A)参照)。こ
の際、不活性ガスとしてはアルゴンガスを使用し、電力
200W、ガス圧0.6Pa、温度70℃の条件で、2
分間プラズマ処理を実施する。
(7) Next, a roughened surface is formed on the insulating layer with an acid or an oxidizing agent (chromic acid, permanganate, etc.). Alternatively, SV-454 manufactured by Nippon Vacuum Technology Co., Ltd.
Plasma treatment is performed using 0 to form a roughened surface 50α on the surface of the interlayer resin insulation layer 50 (see FIG. 3A). At this time, argon gas was used as the inert gas, and the power was 200 W, the gas pressure was 0.6 Pa, and the temperature was 70 ° C.
Plasma treatment is performed for a minute.

【0036】(8)その後、Ni及びCuをターゲット
にしたスパッタリングを行い、Ni/Cu金属層52を
層間樹脂絶縁層50の表面に形成する(図3(B)参
照)。ここでは、スパッタを用いているが、無電解めっ
きにより、銅、ニッケル等の金属層を形成してもよい。
また、場合によってはスパッタで形成した後に、無電解
めっき膜を形成させてもよい。
(8) After that, sputtering targeting Ni and Cu is performed to form a Ni / Cu metal layer 52 on the surface of the interlayer resin insulation layer 50 (see FIG. 3B). Although sputtering is used here, a metal layer of copper, nickel, or the like may be formed by electroless plating.
In some cases, the electroless plated film may be formed after forming by sputtering.

【0037】(9)次に、金属層52の表面に感光性ド
ライフィルムを貼り付け、マスクを載置して、露光・現
像処理し、所定パターンのレジスト54を形成する。そ
して、電解めっき液にコア基板30を浸漬し、Ni/C
u金属層52を介して電流を流し、レジスト54非形成
部に以下の条件で電解めっきを施し、電解めっき56を
析出させる(図3(C)参照)。
(9) Next, a photosensitive dry film is attached to the surface of the metal layer 52, a mask is placed, and exposure and development processing is performed to form a resist 54 having a predetermined pattern. Then, the core substrate 30 is dipped in the electrolytic plating solution to remove Ni / C.
A current is caused to flow through the u metal layer 52, electrolytic plating is performed on the resist 54 non-forming portion under the following conditions, and electrolytic plating 56 is deposited (see FIG. 3C).

【0038】 〔電解めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤(アトテックジャパン製、カパラシドHL) 19.5 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 120分 温度 22±2℃[Electrolytic plating aqueous solution] Sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l Additive (manufactured by Atotech Japan, Kaparaside HL) 19.5 ml / l [Electrolytic plating conditions] Current density 1 A / dm 2 Time 120 minutes Temperature 22 ± 2 ℃

【0039】(10)ついで、めっきレジスト54を5
%NaOHで剥離除去した後、そのめっきレジスト54
下のNi/Cu金属層52を硫酸と過酸化水素の混合液
でエッチング処理して溶解除去し、Ni/Cu金属層5
2と電解銅めっき56とからなる導体回路58及びビア
60を形成する(図3(D))。そして、基板30の両
面にエッチング液をスプレイで吹きつけ、導体回路5
8、ビア60の表面をエッチングすることにより、表面
に粗化層58αを形成する(図4(A)参照)。
(10) Then, the plating resist 54 is changed to 5
After stripping off with% NaOH, the plating resist 54
The Ni / Cu metal layer 52 below is etched and removed by a mixed solution of sulfuric acid and hydrogen peroxide to remove the Ni / Cu metal layer 5
A conductor circuit 58 and a via 60, which are composed of 2 and electrolytic copper plating 56, are formed (FIG. 3D). Then, the etching solution is sprayed onto both surfaces of the substrate 30 to form the conductor circuit 5
8. By etching the surface of the via 60, a roughened layer 58α is formed on the surface (see FIG. 4A).

【0040】(11)上記(5)〜(9)工程を繰り返
し、層間樹脂絶縁層150、導体回路158及びビア1
60を形成する。そして、エッチング液を基板の両面に
スプレイで吹きつけて、導体回路158、ビア160の
表面をエッチングすることにより、全表面に粗化層15
8αを形成する(図4(B)参照)。エッチング液とし
て、イミダゾール銅(II)錯体10重量部、グリコー
ル酸7重量部、塩化カリウム5重量部およびイオン交換
水78重量部を混合したものを使用する。
(11) The above steps (5) to (9) are repeated to obtain the interlayer resin insulation layer 150, the conductor circuit 158 and the via 1.
Form 60. Then, the etching liquid is sprayed on both surfaces of the substrate to etch the surfaces of the conductor circuits 158 and the vias 160, whereby the roughened layer 15 is formed on the entire surface.
8α is formed (see FIG. 4B). As the etching solution, a mixture of 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, 5 parts by weight of potassium chloride and 78 parts by weight of ion-exchanged water is used.

【0041】(12)次に、ジエチレングリコールジメ
チルエーテル(DMDG)に60重量%の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量4000)46.67
重量部、メチルエチルケトンに溶解させた80重量%の
ビスフェノールA型エポキシ樹脂(油化シェル社製、商
品名:エピコート1001)15重量部、イミダゾール
硬化剤(四国化成社製、商品名:2E4MZ−CN)
1.6重量部、感光性モノマーである多官能アクリルモ
ノマー(共栄化学社製、商品名:R604)3重量部、
同じく多価アクリルモノマー(共栄化学社製、商品名:
DPE6A)1.5重量部、分散系消泡剤(サンノプコ
社製、商品名:S−65)0.71重量部を容器にと
り、攪拌、混合して混合組成物を調整し、この混合組成
物に対して光重量開始剤としてベンゾフェノン(関東化
学社製)2.0重量部、光増感剤としてのミヒラーケト
ン(関東化学社製)0.2重量部を加えて、粘度を25
℃で2.0Pa・sに調整したソルダーレジスト組成物
(有機樹脂絶縁材料)を得る。なお、粘度測定は、B型
粘度計(東京計器社製、DVL−B型)で60rpmの
場合はローターNo.4、6rpmの場合はローターN
o.3によった。
(12) Next, a cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.), which was dissolved in diethylene glycol dimethyl ether (DMDG) to a concentration of 60% by weight, was acrylated with 50% of epoxy groups. Oligomer (molecular weight 4000) 46.67
15 parts by weight of bisphenol A type epoxy resin (manufactured by Yuka Shell Co., trade name: Epicoat 1001) of 80% by weight dissolved in methyl ethyl ketone, imidazole curing agent (manufactured by Shikoku Kasei Co., trade name: 2E4MZ-CN)
1.6 parts by weight, 3 parts by weight of a polyfunctional acrylic monomer which is a photosensitive monomer (manufactured by Kyoei Chemical Co., Ltd., trade name: R604)
Similarly, polyvalent acrylic monomer (Kyoei Chemical Co., Ltd., trade name:
DPE6A) 1.5 parts by weight, dispersion type antifoaming agent (manufactured by San Nopco, trade name: S-65) 0.71 parts by weight are put in a container, stirred and mixed to prepare a mixed composition, and this mixed composition To the composition, 2.0 parts by weight of benzophenone (manufactured by Kanto Chemical Co., Inc.) as a photogravimetric initiator and 0.2 part by weight of Michler's ketone (manufactured by Kanto Chemical Co., Inc.) as a photosensitizer were added to give a viscosity of 25.
A solder resist composition (organic resin insulating material) adjusted to 2.0 Pa · s at 0 ° C. is obtained. The viscosity was measured with a B type viscometer (DVL-B type manufactured by Tokyo Keiki Co., Ltd.) at 60 rpm, rotor No. 4, and at 6 rpm, rotor N.
According to o.3.

【0042】(13)次に、基板30の両面に、上記ソ
ルダーレジスト組成物を20μmの厚さで塗布し、70
℃で20分間、70℃で30分間の条件で乾燥処理を行
った後、ソルダーレジスト開口部71U、71Dのパタ
ーンが描画された厚さ5mmのフォトマスクをソルダー
レジスト層70に密着させて1000mJ/cm2 の紫
外線で露光し、DMTG溶液で現像処理し、200μm
の直径の開口部71U、71Dを形成する。そして、さ
らに、80℃で1時間、100℃で1時間、120℃で
1時間、150℃で3時間の条件でそれぞれ加熱処理を
行ってソルダーレジスト層70を硬化させ、開口部71
U、71Dを有する、その厚さが20μmのソルダーレ
ジスト層70を形成する(図4(C)参照)。図4
(C)の楕円C中に示す開口71Dを拡大して図8
(A)に示す。
(13) Next, the solder resist composition is applied to both surfaces of the substrate 30 to a thickness of 20 μm, and 70
After performing a drying process under conditions of 20 ° C. for 20 minutes and 70 ° C. for 30 minutes, a photomask having a thickness of 5 mm on which patterns of the solder resist openings 71U and 71D are drawn is brought into close contact with the solder resist layer 70 to 1000 mJ / exposed to UV light of cm 2 , developed with DMTG solution, 200μm
The openings 71U and 71D having the diameter of are formed. Then, heat treatment is further performed under the conditions of 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours to cure the solder resist layer 70, thereby opening the opening 71.
A solder resist layer 70 having U and 71D and having a thickness of 20 μm is formed (see FIG. 4C). Figure 4
FIG. 8 is an enlarged view of the opening 71D shown in the ellipse C of FIG.
It shows in (A).

【0043】(14)次に、ソルダーレジスト層(有機
樹脂絶縁層)70を形成した基板をアルカリ脱脂により
脱脂する。ここで、アルカリ脱脂を用いるが、中性脱
脂、酸性脱脂を行うことも可能である。
(14) Next, the substrate on which the solder resist layer (organic resin insulating layer) 70 is formed is degreased by alkali degreasing. Although alkaline degreasing is used here, neutral degreasing and acidic degreasing can also be performed.

【0044】(15)ソルダーレジスト層70を形成し
た基板を、硫酸−過酸化水素水、塩化第二銅、塩化第二
鉄のいずれかのエッチング液に浸漬し、ソルダーレジス
ト層70の開口71U、71Dから露出する導体回路1
58、ビア160の表層を削る(図5(A)参照)。
(15) The substrate on which the solder resist layer 70 is formed is dipped in an etching solution of sulfuric acid / hydrogen peroxide solution, cupric chloride or ferric chloride to form openings 71U in the solder resist layer 70. Conductor circuit 1 exposed from 71D
58, the surface layer of the via 160 is removed (see FIG. 5A).

【0045】(16)ソルダーレジスト層70を形成し
た基板を、硫酸、塩酸等の酸に浸漬し、ソルダーレジス
ト層70の開口71U、71Dから露出する導体回路1
58、ビア160の表面電位を調整すると共に、酸化膜
を削る(図5(B)参照)。
(16) Conductor circuit 1 exposed from openings 71U and 71D of solder resist layer 70 by immersing the substrate on which solder resist layer 70 is formed in acid such as sulfuric acid or hydrochloric acid.
58, the surface potential of the via 160 is adjusted, and the oxide film is removed (see FIG. 5B).

【0046】(17)基板を、下記組成のスズ置換めっ
き液に浸漬し、ソルダーレジストから開口71U、71
Dを介して露出した導体回路158、ビア160の表面
に厚み0.6μmのスズ層74を形成することで、半田
パッド73を形成する(図5(C)、及び、図5(C)
中の楕円Cに囲まれた部位を拡大して示す図8(B)参
照)。開口径は、600〜1000μmの間で行った。
ここでは、スズ置換めっき液に、ホウフッ化スズ化合物
を用いるが、この代わりに塩化スズを用いることもでき
る。第1実施例では、銅を主としてなる導体回路15
8、ビア160をエッチングし、酸により活性化するた
め、置換めっきによりすずからなる単層の金属膜74を
形成することができる。半田バンプ形成部、外部端子部
の両方に単層の金属を形成した。 スズ置換めっき液 チオ尿素 20g/l ホウフッ化スズ(濃度35体積%) 80ml/l 安定剤(PEG) 5ml/l 温度60℃ 浸漬時間10分
(17) The substrate is dipped in a tin displacement plating solution having the following composition, and openings 71U, 71 are formed from the solder resist.
By forming a tin layer 74 having a thickness of 0.6 μm on the surfaces of the conductor circuit 158 and the via 160 exposed through D, the solder pad 73 is formed (FIGS. 5C and 5C).
FIG. 8B is an enlarged view of a portion surrounded by an ellipse C in the inside. The opening diameter was 600 to 1000 μm.
Here, a tin borofluoride compound is used as the tin displacement plating solution, but tin chloride may be used instead. In the first embodiment, the conductor circuit 15 mainly made of copper is used.
8. Since the via 160 is etched and activated by acid, a single-layer metal film 74 made of tin can be formed by displacement plating. A single-layer metal was formed on both the solder bump forming portion and the external terminal portion. Tin displacement plating solution Thiourea 20 g / l Tin borofluoride (concentration 35% by volume) 80 ml / l Stabilizer (PEG) 5 ml / l Temperature 60 ° C Immersion time 10 minutes

【0047】(18)この後、基板のICチップを載置
する面のソルダーレジスト層70の上側の開口71Uに
Sn/Pb、Sn/Sb、Sn/Ag、Sn/Ag/C
u、Sn/Cuのいずれかの共晶金属からなるはんだ半
田ペーストを印刷する。さらに、下側の開口部71D内
に導電性接着剤75としてSn/Pb、Sn/Sb、S
n/Ag、Sn/Ag/Cuのいずれかの共晶金属から
なる半田ペーストを印刷する。次に、導電性接続ピン9
8を適当なピン保持装置に取り付けて支持し、導電性接
続ピン98の固定部98Aを開口部71D内の導電性接
着剤75に当接させる。そしてリフローを行い、上側の
開口71Uに半田バンプ76を形成すると共に、下側の
開口71Dを介し、導電性接続ピン98を導電性接着剤
75に固定する(図6参照)。第1実施例で、半田バン
プ76及び導電性接着剤75は、Sn/Pb、Sn/S
b、Sn/Ag、Sn/Ag/Cu、Sn/Cuのいず
れかの共晶金属であり、スズが含まれるため、スズ層7
4を備える半田パッド73との密着性が高い。なお、導
電性接続ピン98の取り付け方法としては、導電性接着
剤75をボール状等に形成したものを開口部71D内に
入れる、あるいは、固定部98Aに導電性接着剤75を
接合させて導電性接続ピン98を取り付け、その後にリ
フローさせてもよい。
(18) Thereafter, Sn / Pb, Sn / Sb, Sn / Ag, Sn / Ag / C are provided in the opening 71U above the solder resist layer 70 on the surface of the substrate on which the IC chip is mounted.
A solder solder paste made of u or Sn / Cu eutectic metal is printed. Further, Sn / Pb, Sn / Sb, S as the conductive adhesive 75 is provided in the lower opening 71D.
A solder paste made of a eutectic metal of either n / Ag or Sn / Ag / Cu is printed. Next, the conductive connection pin 9
8 is attached to and supported by a suitable pin holding device, and the fixing portion 98A of the conductive connecting pin 98 is brought into contact with the conductive adhesive 75 in the opening 71D. Then, reflow is performed to form the solder bumps 76 in the upper openings 71U and fix the conductive connection pins 98 to the conductive adhesive 75 through the lower openings 71D (see FIG. 6). In the first embodiment, the solder bumps 76 and the conductive adhesive 75 are Sn / Pb, Sn / S.
b, Sn / Ag, Sn / Ag / Cu, Sn / Cu, which is a eutectic metal and contains tin.
The adhesiveness with the solder pad 73 provided with No. 4 is high. As a method of attaching the conductive connecting pin 98, a conductive adhesive 75 formed in a ball shape or the like is placed in the opening 71D, or the conductive adhesive 75 is bonded to the fixing portion 98A to be conductive. The sex connection pin 98 may be attached and then reflowed.

【0048】その後、プリント配線板20の上側の開口
71Uの半田バンプ76にICチップ90の半田パッド
92が対応するように、ICチップ90を載置し、リフ
ローを行うことでICチップ90の取り付けを行う(図
7参照)。
After that, the IC chip 90 is placed so that the solder bumps 76 of the opening 71U on the upper side of the printed wiring board 20 correspond to the solder pads 92 of the IC chip 90, and the IC chip 90 is attached by reflowing. (See FIG. 7).

【0049】上述した実施例では、層間樹脂絶縁層5
0、150として、シクロオレフィン系樹脂を用いた。
シクロオレフィン系樹脂以外にもエポキシ系樹脂を用い
ることもできる。該エポキシ系樹脂には、難溶性樹脂、
可溶性粒子、硬化剤、その他の成分が含有されている。
それぞれについて以下に説明する。
In the above-described embodiment, the interlayer resin insulation layer 5
As 0 and 150, a cycloolefin resin was used.
Epoxy resins can be used in addition to cycloolefin resins. The epoxy resin includes a sparingly soluble resin,
It contains soluble particles, a curing agent, and other components.
Each will be described below.

【0050】本発明の製造方法において使用可能なエポ
キシ系樹脂は、酸または酸化剤に可溶性の粒子(以下、
可溶性粒子という)が酸または酸化剤に難溶性の樹脂
(以下、難溶性樹脂という)中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語
は、同一の酸または酸化剤からなる溶液に同一時間浸漬
した場合に、相対的に溶解速度の早いものを便宜上「可
溶性」と呼び、相対的に溶解速度の遅いものを便宜上
「難溶性」と呼ぶ。
The epoxy resin which can be used in the production method of the present invention includes particles soluble in an acid or an oxidizing agent (hereinafter,
Soluble particles) are dispersed in a resin that is hardly soluble in an acid or an oxidant (hereinafter referred to as a hardly soluble resin).
The terms "poorly soluble" and "soluble" used in the present invention are referred to as "soluble" for the sake of convenience, those having a relatively high dissolution rate when immersed in a solution containing the same acid or oxidizing agent for the same time. For convenience, those having a relatively slow dissolution rate are called "poorly soluble".

【0051】上記可溶性粒子としては、例えば、酸また
は酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒
子)、酸または酸化剤に可溶性の無機粒子(以下、可溶
性無機粒子)、酸または酸化剤に可溶性の金属粒子(以
下、可溶性金属粒子)等が挙げられる。これらの可溶性
粒子は、単独で用いても良いし、2種以上併用してもよ
い。
Examples of the soluble particles include resin particles soluble in an acid or an oxidizing agent (hereinafter, soluble resin particles), inorganic particles soluble in an acid or an oxidizing agent (hereinafter, soluble inorganic particles), acid or an oxidizing agent. Examples thereof include soluble metal particles (hereinafter, soluble metal particles). These soluble particles may be used alone or in combination of two or more kinds.

【0052】上記可溶性粒子の形状は特に限定されず、
球状、破砕状等が挙げられる。また、上記可溶性粒子の
形状は、一様な形状であることが望ましい。均一な粗さ
の凹凸を有する粗化面を形成することができるからであ
る。
The shape of the soluble particles is not particularly limited,
Examples thereof include spherical shapes and crushed shapes. Further, it is desirable that the soluble particles have a uniform shape. This is because it is possible to form a roughened surface having unevenness with a uniform roughness.

【0053】上記可溶性粒子の平均粒径としては、0.
1〜10μmが望ましい。この粒径の範囲であれば、2
種類以上の異なる粒径のものを含有してもよい。すなわ
ち、平均粒径が0.1〜0.5μmの可溶性粒子と平均
粒径が1〜3μmの可溶性粒子とを含有する等である。
これにより、より複雑な粗化面を形成することができ、
導体回路との密着性にも優れる。なお、本発明におい
て、可溶性粒子の粒径とは、可溶性粒子の一番長い部分
の長さである。
The average particle diameter of the soluble particles is 0.
1-10 micrometers is desirable. Within this particle size range, 2
You may contain the thing of different particle diameters more than a kind. That is, it contains soluble particles having an average particle size of 0.1 to 0.5 μm and soluble particles having an average particle size of 1 to 3 μm.
This makes it possible to form a more complicated roughened surface,
Excellent adhesion with conductor circuits. In addition, in this invention, the particle diameter of a soluble particle is the length of the longest part of a soluble particle.

【0054】上記可溶性樹脂粒子としては、熱硬化性樹
脂、熱可塑性樹脂等からなるものが挙げられ、酸あるい
は酸化剤からなる溶液に浸漬した場合に、上記難溶性樹
脂よりも溶解速度が速いものであれば特に限定されな
い。上記可溶性樹脂粒子の具体例としては、例えば、エ
ポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフ
ェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等から
なるものが挙げられ、これらの樹脂の一種からなるもの
であってもよいし、2種以上の樹脂の混合物からなるも
のであってもよい。
Examples of the soluble resin particles include thermosetting resins, thermoplastic resins, and the like, which have a faster dissolution rate than the hardly soluble resin when immersed in a solution containing an acid or an oxidizing agent. It is not particularly limited as long as it is. Specific examples of the soluble resin particles include, for example, those made of epoxy resin, phenol resin, polyimide resin, polyphenylene resin, polyolefin resin, fluororesin, and the like, and may be one of these resins. However, it may be composed of a mixture of two or more kinds of resins.

【0055】また、上記可溶性樹脂粒子としては、ゴム
からなる樹脂粒子を用いることもできる。上記ゴムとし
ては、例えば、ポリブタジエンゴム、エポキシ変性、ウ
レタン変性、(メタ)アクリロニトリル変性等の各種変
性ポリブタジエンゴム、カルボキシル基を含有した(メ
タ)アクリロニトリル・ブタジエンゴム等が挙げられ
る。これらのゴムを使用することにより、可溶性樹脂粒
子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸
を用いて可溶性樹脂粒子を溶解する際には、強酸以外の
酸でも溶解することができ、酸化剤を用いて可溶性樹脂
粒子を溶解する際には、比較的酸化力の弱い過マンガン
酸塩でも溶解することができる。また、クロム酸を用い
た場合でも、低濃度で溶解することができる。そのた
め、酸や酸化剤が樹脂表面に残留することがなく、後述
するように、粗化面形成後、塩化パラジウム等の触媒を
付与する際に、触媒が付与されなたかったり、触媒が酸
化されたりすることがない。
As the soluble resin particles, resin particles made of rubber may be used. Examples of the rubber include polybutadiene rubber, various modified polybutadiene rubbers such as epoxy-modified, urethane-modified, (meth) acrylonitrile-modified, and (meth) acrylonitrile-butadiene rubber containing a carboxyl group. By using these rubbers, the soluble resin particles are easily dissolved in the acid or the oxidizing agent. That is, when dissolving soluble resin particles using an acid, it is possible to dissolve an acid other than a strong acid, and when dissolving soluble resin particles using an oxidizing agent, permanganese, which has a relatively weak oxidizing power, is dissolved. The acid salt can also be dissolved. Even when chromic acid is used, it can be dissolved at a low concentration. Therefore, the acid and the oxidizing agent do not remain on the resin surface, and as described later, when the catalyst such as palladium chloride is applied after the roughened surface is formed, the catalyst is not applied or the catalyst is oxidized. There is nothing to do.

【0056】上記可溶性無機粒子としては、例えば、ア
ルミニウム化合物、カルシウム化合物、カリウム化合
物、マグネシウム化合物およびケイ素化合物からなる群
より選択される少なくとも一種からなる粒子等が挙げら
れる。
Examples of the soluble inorganic particles include particles of at least one selected from the group consisting of aluminum compounds, calcium compounds, potassium compounds, magnesium compounds and silicon compounds.

【0057】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、炭酸カリウム等が挙げられ、上記マグネシウム
化合物としては、マグネシア、ドロマイト、塩基性炭酸
マグネシウム等が挙げられ、上記ケイ素化合物として
は、シリカ、ゼオライト等が挙げられる。これらは単独
で用いても良いし、2種以上併用してもよい。
Examples of the aluminum compound include alumina and aluminum hydroxide, and examples of the calcium compound include calcium carbonate and
Examples include calcium hydroxide and the like, examples of the potassium compound include potassium carbonate and the like, examples of the magnesium compound include magnesia, dolomite, basic magnesium carbonate and the like, and examples of the silicon compound include silica and zeolite. Is mentioned. These may be used alone or in combination of two or more.

【0058】上記可溶性金属粒子としては、例えば、
銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、
マグネシウム、カルシウムおよびケイ素からなる群より
選択される少なくとも一種からなる粒子等が挙げられ
る。また、これらの可溶性金属粒子は、絶縁性を確保す
るために、表層が樹脂等により被覆されていてもよい。
Examples of the soluble metal particles include, for example,
Copper, nickel, iron, zinc, lead, gold, silver, aluminum,
Examples thereof include particles made of at least one selected from the group consisting of magnesium, calcium and silicon. The surface layer of these soluble metal particles may be coated with a resin or the like in order to ensure insulation.

【0059】上記可溶性粒子を、2種以上混合して用い
る場合、混合する2種の可溶性粒子の組み合わせとして
は、樹脂粒子と無機粒子との組み合わせが望ましい。両
者とも導電性が低くいため樹脂フィルムの絶縁性を確保
することができるとともに、難溶性樹脂との間で熱膨張
の調整が図りやすく、樹脂フィルムからなる層間樹脂絶
縁層にクラックが発生せず、層間樹脂絶縁層と導体回路
との間で剥離が発生しないからである。
When two or more kinds of the above soluble particles are mixed and used, the combination of the two kinds of soluble particles to be mixed is preferably a combination of resin particles and inorganic particles. Both can ensure the insulation of the resin film because the conductivity is low, it is easy to adjust the thermal expansion with the poorly soluble resin, cracks do not occur in the interlayer resin insulation layer made of the resin film, This is because peeling does not occur between the interlayer resin insulation layer and the conductor circuit.

【0060】上記難溶性樹脂としては、層間樹脂絶縁層
に酸または酸化剤を用いて粗化面を形成する際に、粗化
面の形状を保持できるものであれば特に限定されず、例
えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等
が挙げられる。また、これらの樹脂に感光性を付与した
感光性樹脂であってもよい。感光性樹脂を用いることに
より、層間樹脂絶縁層に露光、現像処理を用いてビア用
開口を形成することできる。これらのなかでは、熱硬化
性樹脂を含有しているものが望ましい。それにより、め
っき液あるいは種々の加熱処理によっても粗化面の形状
を保持することができるからである。
The sparingly soluble resin is not particularly limited as long as it can retain the shape of the roughened surface when the roughened surface is formed in the interlayer resin insulating layer using an acid or an oxidizing agent. Examples thereof include thermosetting resins, thermoplastic resins, and composites thereof. Further, it may be a photosensitive resin obtained by imparting photosensitivity to these resins. By using the photosensitive resin, the via opening can be formed in the interlayer resin insulation layer by exposure and development processing. Among these, those containing a thermosetting resin are desirable. This is because the shape of the roughened surface can be maintained by the plating solution or various heat treatments.

【0061】上記難溶性樹脂の具体例としては、例え
ば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、
ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂
等が挙げられる。これらの樹脂は単独で用いてもよい
し、2種以上を併用してもよい。さらには、1分子中
に、2個以上のエポキシ基を有するエポキシ樹脂がより
望ましい。前述の粗化面を形成することができるばかり
でなく、耐熱性等にも優れてるため、ヒートサイクル条
件下においても、金属層に応力の集中が発生せず、金属
層の剥離などが起きにくいからである。
Specific examples of the hardly soluble resin include epoxy resin, phenol resin, polyimide resin,
Examples thereof include polyphenylene resin, polyolefin resin and fluororesin. These resins may be used alone or in combination of two or more. Furthermore, an epoxy resin having two or more epoxy groups in one molecule is more desirable. Not only can the roughened surface described above be formed, but also because it has excellent heat resistance, stress concentration does not occur in the metal layer even under heat cycle conditions, and peeling of the metal layer does not easily occur. Because.

【0062】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールA型
エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールF型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、2種
以上を併用してもよい。それにより、耐熱性等に優れる
ものとなる。
Examples of the epoxy resin include cresol novolac type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolac type epoxy resin, alkylphenol novolac type epoxy resin, biphenol F type epoxy resin, naphthalene type epoxy resin. Resin, dicyclopentadiene type epoxy resin, epoxidized product of a condensation product of a phenol and an aromatic aldehyde having a phenolic hydroxyl group,
Examples thereof include triglycidyl isocyanurate and alicyclic epoxy resin. These may be used alone or in combination of two or more. As a result, the heat resistance is excellent.

【0063】本発明で用いる樹脂フィルムにおいて、上
記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散さ
れていることが望ましい。均一な粗さの凹凸を有する粗
化面を形成することができ、樹脂フィルムにビアやスル
ーホールを形成しても、その上に形成する導体回路の金
属層の密着性を確保することができるからである。ま
た、粗化面を形成する表層部だけに可溶性粒子を含有す
る樹脂フィルムを用いてもよい。それによって、樹脂フ
ィルムの表層部以外は酸または酸化剤にさらされること
がないため、層間樹脂絶縁層を介した導体回路間の絶縁
性が確実に保たれる。
In the resin film used in the present invention, it is desirable that the soluble particles are substantially uniformly dispersed in the sparingly soluble resin. A roughened surface having irregularities of uniform roughness can be formed, and even if a via or a through hole is formed in the resin film, the adhesion of the metal layer of the conductor circuit formed thereon can be secured. Because. Moreover, you may use the resin film which contains a soluble particle only in the surface layer part which forms a roughened surface. As a result, the parts other than the surface layer of the resin film are not exposed to the acid or the oxidizing agent, so that the insulating property between the conductor circuits via the interlayer resin insulating layer is reliably maintained.

【0064】上記樹脂フィルムにおいて、難溶性樹脂中
に分散している可溶性粒子の配合量は、樹脂フィルムに
対して、3〜40重量%が望ましい。可溶性粒子の配合
量が3重量%未満では、所望の凹凸を有する粗化面を形
成することができない場合があり、40重量%を超える
と、酸または酸化剤を用いて可溶性粒子を溶解した際
に、樹脂フィルムの深部まで溶解してしまい、樹脂フィ
ルムからなる層間樹脂絶縁層を介した導体回路間の絶縁
性を維持できず、短絡の原因となる場合がある。
In the above resin film, the compounding amount of the soluble particles dispersed in the poorly soluble resin is preferably 3 to 40% by weight based on the resin film. If the content of the soluble particles is less than 3% by weight, it may not be possible to form a roughened surface having desired irregularities, and if it exceeds 40% by weight, when the soluble particles are dissolved using an acid or an oxidizing agent. In addition, the resin film may be dissolved to a deep portion, and the insulation between the conductor circuits via the interlayer resin insulation layer made of the resin film cannot be maintained, which may cause a short circuit.

【0065】上記樹脂フィルムは、上記可溶性粒子、上
記難溶性樹脂以外に、硬化剤、その他の成分等を含有し
ていることが望ましい。上記硬化剤としては、例えば、
イミダゾール系硬化剤、アミン系硬化剤、グアニジン系
硬化剤、これらの硬化剤のエポキシアダクトやこれらの
硬化剤をマイクロカプセル化したもの、トリフェニルホ
スフィン、テトラフェニルホスフォニウム・テトラフェ
ニルボレート等の有機ホスフィン系化合物等が挙げられ
る。
It is desirable that the resin film contains a curing agent and other components in addition to the soluble particles and the poorly soluble resin. As the curing agent, for example,
Imidazole-based curing agents, amine-based curing agents, guanidine-based curing agents, epoxy adducts of these curing agents, microencapsulations of these curing agents, organics such as triphenylphosphine, tetraphenylphosphonium / tetraphenylborate, etc. Examples thereof include phosphine compounds.

【0066】上記硬化剤の含有量は、樹脂フィルムに対
して0.05〜10重量%であることが望ましい。0.
05重量%未満では、樹脂フィルムの硬化が不十分であ
るため、酸や酸化剤が樹脂フィルムに侵入する度合いが
大きくなり、樹脂フィルムの絶縁性が損なわれることが
ある。一方、10重量%を超えると、過剰な硬化剤成分
が樹脂の組成を変性させることがあり、信頼性の低下を
招いたりしてしまうことがある。
The content of the above curing agent is preferably 0.05 to 10% by weight based on the resin film. 0.
If it is less than 05% by weight, the resin film is insufficiently cured, so that the degree of penetration of the acid or the oxidant into the resin film becomes large, and the insulating property of the resin film may be impaired. On the other hand, if it exceeds 10% by weight, an excessive amount of the curing agent component may modify the composition of the resin, which may lead to a decrease in reliability.

【0067】上記その他の成分としては、例えば、粗化
面の形成に影響しない無機化合物あるいは樹脂等のフィ
ラーが挙げられる。上記無機化合物としては、例えば、
シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂
としては、例えば、ポリイミド樹脂、ポリアクリル樹
脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラ
ニン樹脂、オレフィン系樹脂等が挙げられる。これらの
フィラーを含有させることによって、熱膨脹係数の整合
や耐熱性、耐薬品性の向上などを図りプリント配線板の
性能を向上させることができる。
As the above-mentioned other components, for example, a filler such as an inorganic compound or a resin which does not influence the formation of the roughened surface can be mentioned. As the inorganic compound, for example,
Examples of the resin include silica, alumina, dolomite, and the like. Examples of the resin include polyimide resin, polyacrylic resin, polyamideimide resin, polyphenylene resin, melanin resin, and olefin resin. By including these fillers, it is possible to improve the performance of the printed wiring board by matching the coefficient of thermal expansion, improving heat resistance and chemical resistance.

【0068】また、上記樹脂フィルムは、溶剤を含有し
ていてもよい。上記溶剤としては、例えば、アセトン、
メチルエチルケトン、シクロヘキサノン等のケトン類、
酢酸エチル、酢酸ブチル、セロソルブアセテートやトル
エン、キシレン等の芳香族炭化水素等が挙げられる。こ
れらは単独で用いてもよいし、2種類以上併用してもよ
い。
Further, the resin film may contain a solvent. Examples of the solvent include acetone,
Ketones such as methyl ethyl ketone and cyclohexanone,
Aromatic hydrocarbons such as ethyl acetate, butyl acetate, cellosolve acetate, toluene, xylene and the like can be mentioned. These may be used alone or in combination of two or more.

【0069】引き続き、本発明の第2実施例に係るプリ
ント配線板110について、図14を参照して説明す
る。上述した第1実施例では、半田パッド73が導体回
路158、ビア160の上に形成されたスズ層74から
構成された。これに対して、第2実施例では、半田パッ
ド73が、導体回路158、ビア160の上に形成され
た金層174から構成される。この第2実施例では、貴
金属を用いて導体回路158、ビア160を被覆するた
め、半田パッド73の耐食性に優れる。また、スズより
も抵抗の低い金を用いるため、第1実施例と比較して更
に高周波数特性を高めることができる。
Next, a printed wiring board 110 according to the second embodiment of the present invention will be described with reference to FIG. In the above-described first embodiment, the solder pad 73 is composed of the conductor circuit 158 and the tin layer 74 formed on the via 160. On the other hand, in the second embodiment, the solder pad 73 is composed of the conductor circuit 158 and the gold layer 174 formed on the via 160. In the second embodiment, since the conductor circuit 158 and the via 160 are covered with the noble metal, the solder pad 73 has excellent corrosion resistance. Further, since gold, which has a lower resistance than tin, is used, it is possible to further improve high frequency characteristics as compared with the first embodiment.

【0070】ここで、金層174の厚みは0.01〜3
μmであることが望ましい。0.01μm未満では、導
体回路158、ビア160を完全に被覆できない部分が
でき、強度、耐食性に問題を起こす。反対に、3μmを
越えると、耐食性の向上がなく、膜内で剥がれが起きて
強度が劣化し、高価になりすぎるため経済性を損なう。
望ましいのは0.05〜2μmである。更に望ましいの
は0.1〜1μmの範囲である。その間であれば、厚み
にばらつきを生じたとしても、不具合の生じないレベル
に収まる。
Here, the thickness of the gold layer 174 is 0.01 to 3
μm is desirable. If the thickness is less than 0.01 μm, the conductor circuit 158 and the via 160 cannot be completely covered, resulting in problems in strength and corrosion resistance. On the other hand, if the thickness exceeds 3 μm, the corrosion resistance is not improved, peeling occurs in the film, the strength deteriorates, and the cost becomes too expensive, which impairs the economical efficiency.
Desirable thickness is 0.05 to 2 μm. A more desirable range is 0.1 to 1 μm. In the meantime, even if the thickness varies, it is within a level at which no problem occurs.

【0071】次に、本発明の第2実施例のプリント配線
板の製造方法に用いるA.層間樹脂絶縁層用樹脂フィル
ム、B.樹脂充填剤について説明する。
Next, A.8 used in the method of manufacturing the printed wiring board according to the second embodiment of the present invention. Resin film for interlayer resin insulation layer, B. The resin filler will be described.

【0072】A.層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールA型エポキシ樹脂(エポキシ当量46
9、油化シェルエポキシ社製エピコート1001)30
重量部、クレゾールノボラック型エポキシ樹脂(エポキ
シ当量215、大日本インキ化学工業社製 エピクロン
N−673)40重量部、トリアジン構造含有フェノー
ルノボラック樹脂(フェノール性水酸基当量120、大
日本インキ化学工業社製 フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部、ソルベントナフサ20重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製 デナレックスR−45EPT)
15重量部と2−フェニル−4、5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部、微粉砕シリ
カ2重量部、シリコン系消泡剤0.5重量部を添加しエ
ポキシ樹脂組成物を調製する。得られたエポキシ樹脂組
成物を厚さ38μmのPETフィルム上に乾燥後の厚さ
が50μmとなるようにロールコーターを用いて塗布し
た後、80〜120℃で10分間乾燥させることによ
り、層間樹脂絶縁層用樹脂フィルムを作製する。
A. Preparation of resin film for interlayer resin insulation layer Bisphenol A type epoxy resin (epoxy equivalent 46
9, Epicort 1001) 30 manufactured by Yuka Shell Epoxy Co., Ltd.
40 parts by weight, cresol novolac type epoxy resin (epoxy equivalent 215, Epicron N-673 manufactured by Dainippon Ink and Chemicals, Inc.), triazine structure-containing phenol novolac resin (phenolic hydroxyl equivalent 120, Dainippon Ink and Chemicals Feno Light KA-705
2) 30 parts by weight of 20 parts by weight of ethyl diglycol acetate and 20 parts by weight of solvent naphtha were dissolved by heating while stirring, and epoxidized polybutadiene rubber having a terminal end (Denalex R-45 EPT manufactured by Nagase Kasei Kogyo Co., Ltd.)
Epoxy resin composition containing 15 parts by weight, 1.5 parts by weight of 2-phenyl-4,5-bis (hydroxymethyl) imidazole pulverized product, 2 parts by weight of finely pulverized silica, and 0.5 parts by weight of silicon-based defoaming agent. To prepare. The obtained epoxy resin composition was applied onto a PET film having a thickness of 38 μm by a roll coater so that the thickness after drying was 50 μm, and then dried at 80 to 120 ° C. for 10 minutes to obtain an interlayer resin. A resin film for an insulating layer is produced.

【0073】B.樹脂充填剤の調製 ビスフェノールF型エポキシモノマー(油化シェル社
製、分子量:310、YL983U)100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が1.6μmで、最大粒子の直径が15μm以下のS
iO2 球状粒子(アドテック社製、CRS 1101−
CE)170重量部およびレベリング剤(サンノプコ社
製 ペレノールS4)1.5重量部を容器にとり、攪拌
混合することにより、その粘度が23±1℃で45〜4
9Pa・sの樹脂充填剤を調製する。なお、硬化剤とし
て、イミダゾール硬化剤(四国化成社製、2E4MZ−
CN)6.5重量部を用いる。
B. Preparation of Resin Filler 100 parts by weight of bisphenol F type epoxy monomer (Yukaka Shell Co., molecular weight: 310, YL983U), the surface of which is coated with a silane coupling agent has an average particle diameter of 1.6 μm and a maximum particle diameter. Is less than 15 μm
iO 2 spherical particles (manufactured by Adtech, CRS 1101-
170 parts by weight of CE) and 1.5 parts by weight of a leveling agent (Perenol S4 manufactured by San Nopco Co.) were placed in a container and mixed by stirring to have a viscosity of 45 to 4 at 23 ± 1 ° C.
A resin filler of 9 Pa · s is prepared. As a curing agent, an imidazole curing agent (2E4MZ-manufactured by Shikoku Kasei Co., Ltd.
CN) 6.5 parts by weight are used.

【0074】続いて、図14を参照して上述したプリン
ト配線板の製造方法について、図9〜図13を参照して
説明する。
Next, the method of manufacturing the printed wiring board described above with reference to FIG. 14 will be described with reference to FIGS.

【0075】(1)厚さ0.8mmのガラスエポキシ樹
脂またはBT(ビスマレイミドトリアジン)樹脂からな
る基板30の両面に18μmの銅箔32がラミネートさ
れている銅張積層板30Aを出発材料とする(図9
(A)参照)。該樹脂には10〜40%シリカなどの無
機粒子が配合されている。まず、この銅貼積層板30A
をドリル削孔し、無電解めっき処理を施し、パターン状
にエッチングすることにより、基板30の両面に下層導
体回路34とスルーホール36を形成する(図9(B)
参照)。
(1) The starting material is a copper clad laminate 30A in which a copper foil 32 of 18 μm is laminated on both sides of a substrate 30 made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 0.8 mm. (Fig. 9
(See (A)). The resin is blended with inorganic particles such as 10 to 40% silica. First, this copper-clad laminate 30A
Is drilled, electroless plated, and patterned to form lower conductor circuits 34 and through holes 36 on both surfaces of the substrate 30 (FIG. 9B).
reference).

【0076】(2)スルーホール36および下層導体回
路34を形成した基板30を水洗いし、乾燥した後、N
aOH(10g/l)、NaClO2 (40g/l)、
Na3PO4 (6g/l)を含む水溶液を黒化浴(酸化
浴)とする黒化処理、および、NaOH(10g/
l)、NaBH4 (6g/l)を含む水溶液を還元浴と
する還元処理を行い、スルーホール36を含む下層導体
回路34の全表面に粗化面34αを形成する(図9
(C)参照)。
(2) The substrate 30 on which the through holes 36 and the lower conductor circuits 34 are formed is washed with water and dried, and then N
aOH (10 g / l), NaClO 2 (40 g / l),
Blackening treatment using an aqueous solution containing Na 3 PO 4 (6 g / l) as a blackening bath (oxidizing bath), and NaOH (10 g / l)
l) and NaBH 4 (6 g / l) are used as a reducing bath to carry out a reduction treatment to form a roughened surface 34α on the entire surface of the lower conductor circuit 34 including the through holes 36 (FIG. 9).
(See (C)).

【0077】(3)上記Bに記載した樹脂充填剤を調製
した後、下記の方法により調製後24時間以内に、スル
ーホール36内、および、基板30の片面の下層導体回
路34非形成部に樹脂充填剤40の層を形成する(図9
(D)参照)。すなわち、まず、スキージを用いてスル
ーホール36内に樹脂充填剤40を押し込んだ後、10
0℃、20分の条件で乾燥させる。次に、下層導体回路
34非形成部に相当する部分が開口したマスクを基板3
0上に載置し、スキージを用いて凹部となっている下層
導体回路34非形成部に樹脂充填剤40の層を形成し、
100℃、20分の条件で乾燥させる。その後、基板3
0の片面を、#600のベルト研磨紙(三共理化学製)
を用いたベルトサンダー研磨により、下層導体回路34
の表面やスルーホール36のランド36a表面に樹脂充
填剤40が残らないように研磨し、次いで、上記ベルト
サンダー研磨による傷を取り除くためのバフ研磨を行
う。このような一連の研磨を基板30の他方の面につい
ても同様に行う。次いで、100℃で1時間、150℃
で1時間の加熱処理を行って樹脂充填剤40を硬化させ
る(図10(A)参照)。
(3) After the resin filler described in the above B is prepared, within 24 hours after preparation by the following method, in the through hole 36 and on the non-formation part of the lower layer conductor circuit 34 on one surface of the substrate 30. A layer of resin filler 40 is formed (FIG. 9).
(D)). That is, first, the resin filler 40 is pushed into the through hole 36 using a squeegee, and then 10
It is dried at 0 ° C. for 20 minutes. Next, a mask in which a portion corresponding to the lower layer conductor circuit 34 non-formation portion is opened is provided on the substrate 3
0, and a squeegee is used to form a layer of the resin filler 40 on the lower layer conductor circuit 34 non-forming portion which is a concave portion,
It is dried at 100 ° C. for 20 minutes. Then substrate 3
One side of 0, # 600 belt sanding paper (Sankyo Rikagaku)
By belt sander polishing using
And the land 36a of the through hole 36 are polished so that the resin filler 40 does not remain, and then buffing is performed to remove scratches due to the belt sander polishing. Such a series of polishing is similarly performed on the other surface of the substrate 30. Then, at 100 ℃ for 1 hour, 150 ℃
The resin filler 40 is cured by heating for 1 hour (see FIG. 10A).

【0078】(4)上記基板30を水洗、酸性脱脂した
後、エッチング液を基板30の両面にスプレイで吹きつ
けて、下層導体回路34の表面とスルーホール36のラ
ンド36a表面とをライトエッチングすることにより、
下層導体回路34の全表面に粗化面34βを形成する
(図10(B)参照)。エッチング液としては、イミダ
ゾール銅(II)錯体10重量部、グリコール酸7重量
部、塩化カリウム5重量部からなるエッチング液(メッ
ク社製、メックエッチボンド)を使用する。
(4) After the substrate 30 is washed with water and acid degreased, an etching solution is sprayed on both surfaces of the substrate 30 to light-etch the surface of the lower conductor circuit 34 and the surface of the land 36a of the through hole 36. By
A roughened surface 34β is formed on the entire surface of the lower layer conductor circuit 34 (see FIG. 10B). As the etching solution, an etching solution (Mec Etch Bond, manufactured by Mec Co., Ltd.) containing 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride is used.

【0079】(5)基板30の両面に、Aで作製した基
板30より少し大きめの層間樹脂絶縁層用樹脂フィルム
を基板30上に載置し、圧力4kgf/cm2 、温度8
0℃、圧着時間10秒の条件で仮圧着して裁断した後、
さらに、以下の方法により真空ラミネーター装置を用い
て貼り付けることにより層間樹脂絶縁層50を形成する
(図10(C)参照)。すなわち、層間樹脂絶縁層用樹
脂フィルムを基板30上に、真空度0.5Torr、圧
力4kgf/cm2 、温度80℃、圧着時間60秒の条
件で本圧着し、その後、170℃で30分間熱硬化させ
る。
(5) On both sides of the substrate 30, a resin film for the interlayer resin insulation layer, which is slightly larger than the substrate 30 prepared in A, is placed on the substrate 30, and the pressure is 4 kgf / cm 2 and the temperature is 8
After temporary pressure bonding and cutting at 0 ° C and pressure bonding time of 10 seconds,
Further, the interlayer resin insulation layer 50 is formed by sticking using a vacuum laminator device by the following method (see FIG. 10C). That is, the resin film for the interlayer resin insulation layer is permanently pressure-bonded onto the substrate 30 under the conditions of a vacuum degree of 0.5 Torr, a pressure of 4 kgf / cm 2 , a temperature of 80 ° C. and a pressure bonding time of 60 seconds, and then heat-bonded at 170 ° C. for 30 minutes. Let it harden.

【0080】(6)次に、通孔49aの形成されたマス
ク49を載置し、炭酸ガスレーザにより層間樹脂絶縁層
50にビア用開口51を形成する(図10(D)参
照)。レーザの代わりに露光・現像処理によっても開口
51を形成し得る。
(6) Next, the mask 49 having the through holes 49a formed therein is placed, and the via openings 51 are formed in the interlayer resin insulating layer 50 by the carbon dioxide laser (see FIG. 10D). The opening 51 may be formed by exposure / development processing instead of the laser.

【0081】(7)ビア用開口51を形成した基板30
を、60g/lの過マンガン酸を含む80℃の溶液に1
0分間浸漬し、層間樹脂絶縁層50の表面に存在するエ
ポキシ樹脂粒子を溶解除去することにより、ビア用開口
51の内壁を含む層間樹脂絶縁層50の表面に粗化面5
0αを形成する(図11(A)参照)。
(7) Substrate 30 with Via Opening 51 Formed
1 to 80 g of a solution containing 60 g / l of permanganate.
The surface of the interlayer resin insulation layer 50 including the inner wall of the via opening 51 is roughened 5 by immersing it for 0 minute to dissolve and remove the epoxy resin particles existing on the surface of the interlayer resin insulation layer 50.
0α is formed (see FIG. 11A).

【0082】(8)次に、上記処理を終えた基板30
を、中和溶液(シプレイ社製)に浸漬してから水洗いす
る。さらに、粗面化処理(粗化深さ3μm)した該基板
30の表面に、パラジウム触媒を付与することにより、
層間樹脂絶縁層50の表面および大きなビア用開口51
の内壁面に触媒核を付着させる。
(8) Next, the substrate 30 that has undergone the above processing
Is immersed in a neutralizing solution (made by Shipley) and then washed with water. Further, by applying a palladium catalyst to the surface of the substrate 30 that has been roughened (roughening depth 3 μm),
Surface of interlayer resin insulation layer 50 and large via opening 51
The catalyst nucleus is attached to the inner wall surface of the.

【0083】(9)次に、以下の組成の無電解銅めっき
水溶液中に基板30を浸漬して、粗化面50α全体に厚
さ0.6〜3.0μmの無電解銅めっき膜53を形成す
る(図11(B)参照)。 〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 40 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 35℃の液温度で40分
(9) Next, the substrate 30 is immersed in an electroless copper plating solution having the following composition to form an electroless copper plating film 53 having a thickness of 0.6 to 3.0 μm on the entire roughened surface 50α. It is formed (see FIG. 11B). [Electroless plating aqueous solution] NiSO 4 0.003 mol / l Tartaric acid 0.200 mol / l Copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α′-bipyridyl 40 mg / l polyethylene glycol (PEG) 0.10 g / l [electroless plating conditions] 40 minutes at a liquid temperature of 35 ° C

【0084】(10)次いで、基板30に所定パターン
のレジスト54を形成した後、以下の条件で電解めっき
を施して、電解めっき膜56を形成する(図11(C)
参照)。 〔電解めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドHL) 〔電解めっき条件〕 電流密度 1 A/dm2 時間 65 分 温度 22±2 ℃
(10) Next, after forming a resist 54 having a predetermined pattern on the substrate 30, electrolytic plating is performed under the following conditions to form an electrolytic plated film 56 (FIG. 11C).
reference). [Electrolytic plating aqueous solution] Sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l Additive 19.5 ml / l (Atotech Japan Co., Caparaside HL) [Electrolytic plating conditions] Current density 1 A / dm 2 hours 65 minutes temperature 22 ± 2 ℃

【0085】(11)その後、レジスト54を剥離後、
レジスト54下の無電解めっき膜53をエッチングで除
くことにより、無電解めっき膜53と電解めっき膜56
とからなる導体回路58及びビア60を形成する(図1
1(D)参照)。その後、エッチング液を基板30の両
面に吹きつけ、導体回路58、ビア60の表面をエッチ
ングすることにより、表面に粗化層58αを形成する
(図12(A)参照)。
(11) After removing the resist 54,
By removing the electroless plated film 53 under the resist 54 by etching, the electroless plated film 53 and the electrolytic plated film 56 are removed.
To form a conductor circuit 58 and a via 60 (FIG. 1).
1 (D)). After that, the etching liquid is sprayed on both surfaces of the substrate 30 to etch the surfaces of the conductor circuits 58 and the vias 60, thereby forming a roughened layer 58α on the surfaces (see FIG. 12A).

【0086】(12)上記(5)〜(11)工程を繰り
返し、層間樹脂絶縁層150、導体回路158及びビア
160を形成する。そして、エッチング液を基板の両面
にスプレイで吹きつけて、導体回路158、ビア160
の表面をエッチングすることにより、全表面に粗化層1
58αを形成する(図12(B)参照)。エッチング液
として、イミダゾール銅(II)錯体10重量部、グリ
コール酸7重量部、塩化カリウム5重量部およびイオン
交換水78重量部を混合したものを使用する。
(12) The above steps (5) to (11) are repeated to form the interlayer resin insulation layer 150, the conductor circuit 158 and the via 160. Then, the etching liquid is sprayed on both surfaces of the substrate to form the conductor circuit 158 and the via 160.
By etching the surface of the roughened layer 1 on the entire surface
58α is formed (see FIG. 12B). As the etching solution, a mixture of 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, 5 parts by weight of potassium chloride and 78 parts by weight of ion-exchanged water is used.

【0087】(13)次に、ジエチレングリコールジメ
チルエーテル(DMDG)に60重量%の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量4000)46.67
重量部、メチルエチルケトンに溶解させた80重量%の
ビスフェノールA型エポキシ樹脂(油化シェル社製、商
品名:エピコート1001)15重量部、イミダゾール
硬化剤(四国化成社製、商品名:2E4MZ−CN)
1.6重量部、感光性モノマーである2官能アクリルモ
ノマー(共栄化学社製、商品名:R604)4.5重量
部、同じく多価アクリルモノマー(共栄化学社製、商品
名:DPE6A)1.5重量部、分散系消泡剤(サンノ
プコ社製、商品名:S−65)0.71重量部を容器に
とり、攪拌、混合して混合組成物を調整し、この混合組
成物に対して光重量開始剤としてベンゾフェノン(関東
化学社製)2.0重量部、光増感剤としてのミヒラーケ
トン(関東化学社製)0.2重量部を加えて、粘度を2
5℃で2.0Pa・sに調整したソルダーレジスト組成
物(有機樹脂絶縁材料)を得る。なお、粘度測定は、B
型粘度計(東京計器社製、DVL−B型)で60rpm
の場合はローターNo.4、6rpmの場合はローター
No.3によった。
(13) Next, a cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) to a concentration of 60% by weight was acrylated with 50% epoxy groups. Oligomer (molecular weight 4000) 46.67
15 parts by weight of bisphenol A type epoxy resin (manufactured by Yuka Shell Co., trade name: Epicoat 1001) of 80% by weight dissolved in methyl ethyl ketone, imidazole curing agent (manufactured by Shikoku Kasei Co., trade name: 2E4MZ-CN)
1.6 parts by weight, 4.5 parts by weight of a bifunctional acrylic monomer which is a photosensitive monomer (manufactured by Kyoei Chemical Co., Ltd., trade name: R604), and a polyvalent acrylic monomer (manufactured by Kyoei Chemical Co., Ltd., trade name: DPE6A) 1. 5 parts by weight and 0.71 part by weight of a dispersion type antifoaming agent (manufactured by San Nopco Ltd., trade name: S-65) were placed in a container, stirred and mixed to prepare a mixed composition, and light was applied to the mixed composition. 2.0 parts by weight of benzophenone (manufactured by Kanto Chemical Co., Inc.) as a weight initiator and 0.2 part by weight of Michler's ketone (manufactured by Kanto Chemical Co., Ltd.) as a photosensitizer were added to adjust the viscosity to 2
A solder resist composition (organic resin insulating material) adjusted to 2.0 Pa · s at 5 ° C. is obtained. The viscosity is measured by B
Type viscometer (Tokyo Keiki Co., Ltd., DVL-B type) 60 rpm
In the case of, the rotor No. 4 was used, and in the case of 6 rpm, the rotor No. 3 was used.

【0088】(14)次に、多層配線基板の両面に、
(13)で調製したソルダーレジスト組成物を20μm
の厚さで塗布する。その後、70℃で20分間、70℃
で30分間の条件で乾燥処理を行った後、ソルダーレジ
スト開口部のパターンが描画された厚さ5mmのフォト
マスクをソルダーレジスト組成物に密着させて1000
mJ/cm2の紫外線で露光し、DMTG溶液で現像処
理し、開口71U、71Dを形成する。そして、さら
に、80℃で1時間、100℃で1時間、120℃で1
時間、150℃で3時間の条件でそれぞれ加熱処理を行
ってソルダーレジスト組成物を硬化させ、開口71U、
71Dを有する、厚さ20μmのソルダーレジスト層7
0を形成する(図12(C)参照)。上記ソルダーレジ
スト組成物としては、市販のソルダーレジスト組成物を
使用することもできる。開口径は600〜1000μm
の間で形成した。
(14) Next, on both surfaces of the multilayer wiring board,
20 μm of the solder resist composition prepared in (13)
Apply with the thickness of. Then, at 70 ℃ for 20 minutes, 70 ℃
After performing a drying process for 30 minutes under a condition of, a photomask having a thickness of 5 mm on which a pattern of a solder resist opening is drawn is brought into close contact with the solder resist composition to 1000
It is exposed to ultraviolet rays of mJ / cm 2 and developed with a DMTG solution to form openings 71U and 71D. Then, at 80 ° C for 1 hour, 100 ° C for 1 hour, and 120 ° C for 1 hour.
Heat treatment under the conditions of 150 ° C. for 3 hours to cure the solder resist composition, and the opening 71U,
20 μm thick solder resist layer 7 having 71D
0 is formed (see FIG. 12C). As the solder resist composition, a commercially available solder resist composition can also be used. Opening diameter is 600-1000μm
Formed between.

【0089】(15)次に、ソルダーレジスト層(有機
樹脂絶縁層)70を形成した基板をアルカリ脱脂により
脱脂する。ここで、アルカリ脱脂を用いるが、中性脱
脂、酸性脱脂を行うことも可能である。
(15) Next, the substrate on which the solder resist layer (organic resin insulating layer) 70 is formed is degreased by alkaline degreasing. Although alkaline degreasing is used here, neutral degreasing and acidic degreasing can also be performed.

【0090】(16)ソルダーレジスト層70を形成し
た基板を、硫酸−過酸化水素水、塩化第二銅、塩化第二
鉄のいずれかのエッチング液に浸漬し、導体回路15
8、ビア160の表層を削る(図13(A)参照)。
(16) The substrate on which the solder resist layer 70 is formed is dipped in an etching solution of sulfuric acid / hydrogen peroxide solution, cupric chloride or ferric chloride to form the conductor circuit 15
8. The surface layer of the via 160 is removed (see FIG. 13A).

【0091】(17)ソルダーレジスト層70を形成し
た基板を、硫酸、塩酸等の酸に浸漬し、導体回路15
8、ビア160の表面電位を調整すると共に、酸化膜を
削る(図13(B)参照)。
(17) The substrate on which the solder resist layer 70 is formed is immersed in an acid such as sulfuric acid or hydrochloric acid to form the conductor circuit 15
8. The surface potential of the via 160 is adjusted and the oxide film is removed (see FIG. 13B).

【0092】(18)基板を、下記組成の金置換めっき
液に浸漬し、ソルダーレジストから開口71U、71D
を介して露出した導体回路158、ビア160の表面に
厚み0.03〜0.05μmの金層174を形成するこ
とで、半田パッド73を形成する(図13(C)参
照)。第2実施例では、金置換めっき液にシアン化金を
用いる。半田バンプ部、外部端子部ともに金層を形成し
た。 金置換めっき液 シアン化カリウム 6g/l テトラヒドロホウ酸 40ml/l 温度 70℃ 浸漬時間 3分
(18) The substrate is dipped in a gold displacement plating solution having the following composition, and openings 71U and 71D are formed from the solder resist.
The solder pad 73 is formed by forming a gold layer 174 having a thickness of 0.03 to 0.05 μm on the surfaces of the conductor circuit 158 and the via 160 exposed through the via (see FIG. 13C). In the second embodiment, gold cyanide is used as the gold displacement plating solution. Gold layers were formed on both the solder bumps and the external terminals. Gold displacement plating solution Potassium cyanide 6g / l Tetrahydroboric acid 40ml / l Temperature 70 ° C Immersion time 3 minutes

【0093】(18)この後、基板のICチップを載置
する面のソルダーレジスト層70の開口71UにSn/
Pb、Sn/Sb、Sn/Ag、Sn/Ag/Cu、S
n/Cuのいずれかの共晶金属からなるはんだ半田ペー
ストを印刷する。さらに、他方の面の開口部71D内に
導電性接着剤75としてSn/Pb、Sn/Sb、Sn
/Ag、Sn/Ag/Cu、Sn/Cuのいずれかの共
晶金属からなる半田ペーストを印刷する。次に、導電性
接続ピン98を適当なピン保持装置に取り付けて支持
し、導電性接続ピン98の固定部98Aを開口部71D
内の導電性接着剤75に当接させる。そしてリフローを
行い、上側の開口71Uに半田バンプ76を形成すると
共に、下側の開口71Dを介し導電性接続ピン98を導
電性接着剤75に固定する(図14参照)。
(18) After that, Sn / Sn is formed in the opening 71U of the solder resist layer 70 on the surface of the substrate on which the IC chip is mounted.
Pb, Sn / Sb, Sn / Ag, Sn / Ag / Cu, S
A solder solder paste made of any eutectic metal of n / Cu is printed. Further, Sn / Pb, Sn / Sb, Sn as the conductive adhesive 75 is provided in the opening 71D on the other surface.
/ Ag, Sn / Ag / Cu, or Sn / Cu. Next, the conductive connecting pin 98 is attached to and supported by a suitable pin holding device, and the fixing portion 98A of the conductive connecting pin 98 is fixed to the opening 71D.
It is brought into contact with the conductive adhesive 75 inside. Then, reflow is performed to form the solder bumps 76 in the upper opening 71U and fix the conductive connecting pin 98 to the conductive adhesive 75 through the lower opening 71D (see FIG. 14).

【0094】第2実施例では、金属層174を構成する
貴金属は、軟質金であるため、ニッケルを介在させるこ
となく、銅に拡散することなく導体回路158、ビア1
60上に単層の金膜174を形成することができる。即
ち、従来技術では、金として、金線へのワイヤーボンデ
ィングを行い得る硬質金が、導電性接続ピンによって接
続を取る際にも引き続き用いられていた。硬質金は、無
電解めっきで、銅からなる導体回路中に拡散するため
に、ニッケル層を介在させねば被膜を形成できなかっ
た。これに対して、第2実施例では、銅からなる導体回
路158、ビア160上に直接形成することができる。
なおここでは、金を用いたが、白金、パラジウムを用い
ることも可能である。
In the second embodiment, since the noble metal forming the metal layer 174 is soft gold, the conductor circuit 158 and the via 1 do not diffuse into copper without interposing nickel.
A single-layer gold film 174 can be formed on 60. That is, in the prior art, hard gold, which can be wire-bonded to a gold wire, has been continuously used as gold when making a connection by a conductive connection pin. Since hard gold is electroless plated and diffuses into a conductor circuit made of copper, a coating cannot be formed without a nickel layer. On the other hand, in the second embodiment, it can be directly formed on the conductor circuit 158 and the via 160 made of copper.
Although gold is used here, platinum or palladium can also be used.

【0095】引き続き、本発明の第3実施例に係るプリ
ント配線板210について、図15を参照して説明す
る。上述した第1実施例では、半田パッド73が導体回
路158、ビア160の上に形成されたスズ層74から
構成された。これに対して、第3実施例では、半田パッ
ド73が、導体回路158、ビア160の上に形成され
た銀層274から構成される。第3実施例では、貴金属
を用いて導体回路158、ビア160を被覆するため、
半田パッド73の耐食性に優れる。また、最も抵抗の低
い銀を用いるため、第1、第2実施例と比較して更に高
周波数特性を高めることができる。
Next, a printed wiring board 210 according to the third embodiment of the present invention will be described with reference to FIG. In the above-described first embodiment, the solder pad 73 is composed of the conductor circuit 158 and the tin layer 74 formed on the via 160. On the other hand, in the third embodiment, the solder pad 73 is composed of the conductor circuit 158 and the silver layer 274 formed on the via 160. In the third embodiment, since the conductor circuit 158 and the via 160 are covered with the noble metal,
The corrosion resistance of the solder pad 73 is excellent. Further, since silver having the lowest resistance is used, it is possible to further improve high frequency characteristics as compared with the first and second embodiments.

【0096】引き続き、第3実施例のプリント配線板の
製造工程について説明する。この第3実施例の製造工程
(1)〜(17)は、図9〜図13を参照して上述した
第2実施例と同様であるため、工程(18)から説明を
行う。
Next, the manufacturing process of the printed wiring board of the third embodiment will be described. Since the manufacturing steps (1) to (17) of the third embodiment are the same as those of the second embodiment described above with reference to FIGS. 9 to 13, description will be given from step (18).

【0097】(18)基板を、下記組成の銀置換めっき
液に浸漬し、ソルダーレジストから開口71U、71D
を介して露出した導体回路158、ビア160の表面に
厚み0.07〜0.11μmの銀層274を配設して、
半田パッド73を形成する(図15参照)。第3実施例
では、銀置換めっき液に硝酸銀を用いる。開口径は60
0〜1000μmの間であった。半田バンプ形成部、外
部端子部ともの銀層を形成した。 銀置換めっき液 硝酸銀 8g/l アンモニウム化合物 30ml/l 亜硝酸ナトリウム・5水和物 60ml/l 温度 70℃ 浸漬時間 5分
(18) The substrate is dipped in a silver displacement plating solution having the following composition, and the openings 71U and 71D are opened from the solder resist.
A silver layer 274 having a thickness of 0.07 to 0.11 μm is disposed on the surfaces of the conductor circuit 158 and the via 160 exposed through
The solder pad 73 is formed (see FIG. 15). In the third embodiment, silver nitrate is used as the silver displacement plating solution. Opening diameter is 60
It was between 0 and 1000 μm. A silver layer was formed on both the solder bump forming portion and the external terminal portion. Silver displacement plating solution Silver nitrate 8 g / l Ammonium compound 30 ml / l Sodium nitrite pentahydrate 60 ml / l Temperature 70 ° C Immersion time 5 minutes

【0098】(19)この後、ソルダーレジスト層70
の表面に付着した銀を洗い流す処理を施す。
(19) After this, the solder resist layer 70
The silver adhering to the surface of the is washed away.

【0099】(20)この後、この後、基板のICチッ
プを載置する面のソルダーレジスト層70の開口71U
にSn/Ag、Sn/Ag/Cu、Sn/Cuのいずれ
かの共晶金属からなるはんだ半田ペーストを印刷する。
さらに、他方の面の開口部71D内に導電性接着剤75
としてSn/Ag、Sn/Ag/Cuのいずれかの共晶
金属からなる半田ペーストを印刷する。次に、導電性接
続ピン98を適当なピン保持装置に取り付けて支持し、
導電性接続ピン98の固定部98Aを開口部71D内の
導電性接着剤75に当接させる。そして200〜250
℃でリフローを行い、上側の開口71Uに半田バンプ7
6を形成すると共に、下側の開口71Dを介し導電性接
続ピン98を導電性接着剤75に固定する(図15参
照)。
(20) Then, thereafter, the opening 71U of the solder resist layer 70 on the surface of the substrate on which the IC chip is mounted.
A solder solder paste made of a eutectic metal of Sn / Ag, Sn / Ag / Cu, or Sn / Cu is printed on.
Further, the conductive adhesive 75 is placed in the opening 71D on the other surface.
As a step, a solder paste made of a eutectic metal of Sn / Ag or Sn / Ag / Cu is printed. The conductive connecting pins 98 are then mounted and supported on a suitable pin retainer,
The fixed portion 98A of the conductive connecting pin 98 is brought into contact with the conductive adhesive 75 in the opening 71D. And 200-250
Reflow is performed at ℃ and solder bumps 7 are placed in the upper opening 71U.
6 is formed, and the conductive connecting pin 98 is fixed to the conductive adhesive 75 through the lower opening 71D (see FIG. 15).

【0100】また、第3実施例では、半田バンプ76及
び導電性接着剤75は、Sn/Ag、Sn/Ag/C
u、Sn/Cuのいずれかの共晶金属であり、銀が含ま
れるため、銀層274を備える半田パッド73との密着
性が高い。第3実施例では、鉛を用いない半田(Sn/
Ag、Sn/Ag/Cu)との相性がよく、これら半田
を好適に用いることができる。
In the third embodiment, the solder bumps 76 and the conductive adhesive 75 are made of Sn / Ag, Sn / Ag / C.
Since it is a eutectic metal of either u or Sn / Cu and contains silver, it has high adhesion to the solder pad 73 having the silver layer 274. In the third embodiment, lead-free solder (Sn /
It has good compatibility with Ag and Sn / Ag / Cu), and these solders can be preferably used.

【0101】なお、上述した第1〜第3実施例では、半
田パッドの金属層を置換めっきにより形成したが、触媒
を介在させて無電解めっきで形成することもできる。但
し、無電解めっきは、廉価である反面、触媒が付与され
ていないと未反応となり易く、また、膜厚の制御が困難
である。
In the first to third embodiments described above, the metal layer of the solder pad is formed by displacement plating, but it may be formed by electroless plating with a catalyst interposed. However, while electroless plating is inexpensive, it tends to be unreacted unless a catalyst is applied, and it is difficult to control the film thickness.

【0102】比較例として、第1実施例とほぼ同じであ
る露出した導体回路の金属パッドととして、ニッケル層
(厚み5μm)を形成した上に金層(厚み0.03μ
m)を形成した。
As a comparative example, a nickel layer (thickness: 5 μm) was formed on a gold layer (thickness: 0.03 μm) as an exposed metal pad of a conductor circuit which is almost the same as that of the first embodiment.
m) was formed.

【0103】第1実施例、第2実施例、第3実施例、比
較例をそれぞれ信頼性試験の前後で導電性接続ピンの引
っ張り強度を測定して、ダミーICを実装して電源の電
圧降下量を測定した結果を比較して図18に図表として
示す。また、図17(A)に、金における厚みと強度の
相関図を示す。0.03μmぐらいから強度が12.0
N/pinに近づき、3μmを越えると膜内での剥がれを引
き起こし、強度劣化が始まる。その他の金属(銀、ス
ズ、白金、パラジウム)も同様な傾向が見られた。
The tensile strengths of the conductive connection pins were measured before and after the reliability test of the first, second, third, and comparative examples, respectively, and dummy ICs were mounted to drop the voltage of the power supply. The results of measuring the amounts are compared and shown as a chart in FIG. Further, FIG. 17A shows a correlation diagram between thickness and strength of gold. Strength is about 12.0 from 0.03μm
When it approaches the N / pin and exceeds 3 μm, peeling occurs in the film and strength deterioration begins. Similar trends were seen for other metals (silver, tin, platinum, palladium).

【0104】引張強度は、導電性接続ピンの直接先端部
分を挟み込み、鉛直方向に引っ張り、破断したときの強
度を測定した。その結果、実施例においては、半田の組
成に関わらず、引張強度、動作試験およびそのときの電
圧降下量においても問題が確認されなかった。それに、
電圧降下量も誤動作が起こり得る数値である0.1
(V)以上の降下がなかったので誤動作が発生しなかっ
たものと判断している。また、信頼性試験を行った後の
引張強度の降下量も2−4%であったために、その強度
という点でも問題がなかった。これに対して、比較例に
おいては、引張強度が実施例に比べて低くなり、信頼性
試験後の低下量も12%程度であった。導電性接続ピン
と半田パッドの密着強度という点で問題があった。電圧
降下量も0.1(V)を越えることがあり、誤動作を誘
発することもあった。
The tensile strength was measured by sandwiching the direct tip end of the conductive connecting pin, pulling in the vertical direction, and breaking. As a result, in the examples, no problems were found in the tensile strength, the operation test, and the voltage drop amount at that time, regardless of the composition of the solder. in addition,
The amount of voltage drop is also a numerical value at which malfunction may occur.
Since there was no drop above (V), it is determined that no malfunction occurred. Further, since the amount of decrease in tensile strength after the reliability test was also 2-4%, there was no problem in terms of strength. On the other hand, in the comparative example, the tensile strength was lower than that in the example, and the decrease amount after the reliability test was about 12%. There was a problem in terms of adhesion strength between the conductive connection pin and the solder pad. The amount of voltage drop may exceed 0.1 (V), which may cause malfunction.

【0105】[0105]

【発明の効果】本発明では上述したように、導体回路上
に単層の金属層を施して半田パッドを形成するため、2
層の金属層を形成する従来技術のプリント配線板より
も、信号の伝搬速度を高めることができる。また、ニッ
ケル層がないため、製造コストを低減でき、電気特性を
高めることができる。
As described above, according to the present invention, since a single metal layer is formed on the conductor circuit to form the solder pad, 2
The signal propagation speed can be increased as compared with the prior art printed wiring board in which the metal layers of the layers are formed. Moreover, since there is no nickel layer, the manufacturing cost can be reduced and the electrical characteristics can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)、(B)、(C)、(D)は、本発明の
第1実施例に係るプリント配線板の製造工程図である。
1A, 1B, 1C and 1D are manufacturing process diagrams of a printed wiring board according to a first embodiment of the present invention.

【図2】(A)、(B)、(C)、(D)は、本発明の
第1実施例に係るプリント配線板の製造工程図である。
2 (A), (B), (C), and (D) are manufacturing process diagrams of a printed wiring board according to the first embodiment of the present invention.

【図3】(A)、(B)、(C)、(D)は、本発明の
第1実施例に係るプリント配線板の製造工程図である。
3 (A), (B), (C), and (D) are manufacturing process diagrams of a printed wiring board according to the first embodiment of the present invention.

【図4】(A)、(B)、(C)は、本発明の第1実施
例に係るプリント配線板の製造工程図である。
4 (A), (B) and (C) are manufacturing process diagrams of a printed wiring board according to the first embodiment of the present invention.

【図5】(A)、(B)、(C)は、本発明の第1実施
例に係るプリント配線板の製造工程図である。
5 (A), (B), and (C) are manufacturing process diagrams of a printed wiring board according to the first embodiment of the present invention.

【図6】本発明の第1実施例に係るプリント配線板の断
面図である。
FIG. 6 is a cross-sectional view of a printed wiring board according to the first embodiment of the present invention.

【図7】本発明の第1実施例に係るプリント配線板にI
Cチップを搭載した状態を示す断面図である。
FIG. 7 shows a printed wiring board according to the first embodiment of the present invention, which is I
It is sectional drawing which shows the state which mounted the C chip.

【図8】(A)、(B)、(C)は、プリント配線板の
半田パッド部分を拡大して示す断面図である。
8A, 8B, and 8C are enlarged cross-sectional views of a solder pad portion of a printed wiring board.

【図9】(A)、(B)、(C)、(D)は、本発明の
第2実施例に係るプリント配線板の製造工程図である。
9 (A), (B), (C), and (D) are manufacturing process diagrams of a printed wiring board according to a second embodiment of the present invention.

【図10】(A)、(B)、(C)、(D)は、本発明
の第2実施例に係るプリント配線板の製造工程図であ
る。
10A, 10B, 10C, and 10D are manufacturing process diagrams of a printed wiring board according to a second embodiment of the present invention.

【図11】(A)、(B)、(C)、(D)は、本発明
の第2実施例に係るプリント配線板の製造工程図であ
る。
11 (A), (B), (C) and (D) are manufacturing process diagrams of a printed wiring board according to a second embodiment of the present invention.

【図12】(A)、(B)、(C)は、本発明の第2実
施例に係るプリント配線板の製造工程図である。
12A, 12B, and 12C are manufacturing process diagrams of a printed wiring board according to a second embodiment of the present invention.

【図13】(A)、(B)、(C)は、本発明の第2実
施例に係るプリント配線板の製造工程図である。
13 (A), (B), and (C) are manufacturing process diagrams of a printed wiring board according to a second embodiment of the present invention.

【図14】本発明の第2実施例に係るプリント配線板の
断面図である。
FIG. 14 is a sectional view of a printed wiring board according to a second embodiment of the present invention.

【図15】本発明の第3実施例に係るプリント配線板の
断面図である。
FIG. 15 is a sectional view of a printed wiring board according to a third embodiment of the present invention.

【図16】従来技術のプリント配線板の導電性接続ピン
の接続部分の断面図である。
FIG. 16 is a cross-sectional view of a connection portion of a conductive connection pin of a conventional printed wiring board.

【図17】(A)は引張強度を示すグラフであり、
(B)は電圧降下を示すグラフである。
FIG. 17 (A) is a graph showing tensile strength,
(B) is a graph showing a voltage drop.

【図18】実施例と比較例との引張強度、電圧降下量を
比較した図表である。
FIG. 18 is a chart comparing the tensile strength and the voltage drop amount of the example and the comparative example.

【符号の説明】[Explanation of symbols]

30 コア基板 34 下層導体回路 36 スルーホール 40 樹脂充填剤 50 層間樹脂絶縁層 58 導体回路 60 ビア 70 ソルダーレジスト層 71U、71D 開口部 73 半田パッド 74 スズ層(金属層) 75 導電性接着剤 76 半田バンプ 80A、80B ビルドアップ配線層 90 ICチップ 92 半田パッド 94 ドータボード 98 導電性接続ピン 150 層間樹脂絶縁層 158 導体回路 158α 粗化層 160 ビア 174 金層(金属層) 274 銀層(金属層) 30 core substrate 34 Lower layer conductor circuit 36 through hole 40 resin filler 50 interlayer resin insulation layer 58 Conductor circuit 60 vias 70 Solder resist layer 71U, 71D opening 73 Solder pad 74 Tin layer (metal layer) 75 Conductive adhesive 76 Solder bump 80A, 80B Build-up wiring layer 90 IC chip 92 Solder pad 94 Daughter Board 98 Conductive connection pin 150 interlayer resin insulation layer 158 Conductor circuit 158α roughening layer 160 vias 174 Gold layer (metal layer) 274 Silver layer (metal layer)

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 有機樹脂絶縁層の一部を開口して露出さ
せた導体回路に、導電性接着剤を介在させて導電性接続
ピンを取り付けるプリント配線板において、 前記露出した導体回路上に、スズ、又は、貴金属の単層
の金属層を施して導電性接着剤を介在させて導電性接続
ピンを取り付けたことを特徴とするプリント配線板。
1. A printed wiring board for mounting a conductive connection pin on a conductor circuit, which is exposed by opening a part of an organic resin insulating layer, with a conductive adhesive interposed, in the exposed conductor circuit, A printed wiring board, characterized in that a single metal layer of tin or a noble metal is applied and conductive connecting pins are attached with a conductive adhesive interposed.
【請求項2】 前記貴金属は、金、銀、白金、パラジウ
ムのいずれかであることを特徴とする請求項1に記載の
プリント配線板。
2. The printed wiring board according to claim 1, wherein the noble metal is any one of gold, silver, platinum, and palladium.
【請求項3】 前記金属層の厚みは0.01〜3μmで
あることを特徴とする請求項1又は請求項2のプリント
配線板。
3. The printed wiring board according to claim 1, wherein the metal layer has a thickness of 0.01 to 3 μm.
【請求項4】 前記導体回路の表面には、粗化層が形成
されていることを特徴とする請求項1〜3のいずれか1
のプリント配線板。
4. The roughened layer is formed on the surface of the conductor circuit, according to claim 1.
Printed wiring board.
【請求項5】 前記導電性接着剤は、Sn/Pb、Sn
/Sb、Sn/Ag、Sn/Ag/Cuのいずれかの共
晶金属であることを特徴とする請求項1〜4のいずれか
1のプリント配線板。
5. The conductive adhesive is Sn / Pb, Sn
The eutectic metal of any one of / Sb, Sn / Ag, and Sn / Ag / Cu.
【請求項6】 前記導電性接着剤は、Sn/Pb、Sn
/Sb、Sn/Ag、Sn/Ag/Cuのいずれかの共
晶金属であり、前記金属層がスズであることを特徴とす
る請求項1〜4のいずれか1のプリント配線板。
6. The conductive adhesive is Sn / Pb, Sn
The eutectic metal of any one of / Sb, Sn / Ag, and Sn / Ag / Cu, and the metal layer is tin. The printed wiring board according to claim 1, wherein the metal layer is tin.
【請求項7】 前記導電性接着剤は、Sn/Ag、Sn
/Ag/Cuのいずれかの共晶金属であり、前記金属層
が銀であることを特徴とする請求項1のプリント配線
板。
7. The conductive adhesive is Sn / Ag, Sn
The eutectic metal of any one of / Ag / Cu and the metal layer is silver, the printed wiring board according to claim 1.
【請求項8】 少なくとも(a)〜(c)工程を経るこ
とにより、有機樹脂絶縁層の一部を開口して露出させた
銅を主としてなる導体回路上に、単層の金属層を施し、
導電性接着剤を介在させて導電性接続ピンを取り付ける
プリント配線板の製造方法: (a)前記導体回路が有機樹脂絶縁層から露出したプリ
ント配線板を、硫酸−過酸化水素水、塩化第二銅、塩化
第二鉄のいずれかのエッチング液に浸漬する工程、
(b)酸による活性化工程、(c)すず、又は、貴金属
の置換めっきにより前記単層の金属層を前記導体回路上
に施す工程。
8. A single-layer metal layer is formed on a conductor circuit mainly made of copper, which is exposed by opening a part of the organic resin insulating layer, through at least steps (a) to (c).
Manufacturing method of printed wiring board to which conductive connecting pin is attached with conductive adhesive interposed: (a) The printed wiring board in which the conductor circuit is exposed from the organic resin insulating layer is treated with sulfuric acid-hydrogen peroxide solution, second chloride. A step of immersing in an etching solution of either copper or ferric chloride,
(B) acid activation step, (c) tin or noble metal displacement plating to apply the single metal layer on the conductor circuit.
【請求項9】 前記金属層を構成する貴金属は、軟質金
であることを特徴とする請求項8のプリント配線板の製
造方法。
9. The method of manufacturing a printed wiring board according to claim 8, wherein the noble metal forming the metal layer is soft gold.
JP2002282086A 2001-09-28 2002-09-27 Printed wiring board, and method for manufacturing the printed wiring board Pending JP2003174250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002282086A JP2003174250A (en) 2001-09-28 2002-09-27 Printed wiring board, and method for manufacturing the printed wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001299670 2001-09-28
JP2001-299670 2001-09-28
JP2002282086A JP2003174250A (en) 2001-09-28 2002-09-27 Printed wiring board, and method for manufacturing the printed wiring board

Publications (1)

Publication Number Publication Date
JP2003174250A true JP2003174250A (en) 2003-06-20

Family

ID=26623232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002282086A Pending JP2003174250A (en) 2001-09-28 2002-09-27 Printed wiring board, and method for manufacturing the printed wiring board

Country Status (1)

Country Link
JP (1) JP2003174250A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157718A (en) * 2008-12-29 2010-07-15 Ibiden Co Ltd Printed wiring board and method for manufacturing printed wiring board
US8507806B2 (en) 2006-05-02 2013-08-13 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507806B2 (en) 2006-05-02 2013-08-13 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US8541691B2 (en) 2006-05-02 2013-09-24 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP2010157718A (en) * 2008-12-29 2010-07-15 Ibiden Co Ltd Printed wiring board and method for manufacturing printed wiring board

Similar Documents

Publication Publication Date Title
US8013256B2 (en) Printed wiring board
JP2001352141A (en) Printed wiring board and method for manufacturing the same
JP4508380B2 (en) Manufacturing method of multilayer printed wiring board
JP4968404B2 (en) Printed wiring board
JP4863546B2 (en) Capacitor-embedded printed wiring board and manufacturing method of capacitor-embedded printed wiring board
JP4641588B2 (en) Capacitor and multilayer printed wiring board
JP4282190B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2002151841A (en) Method of manufacturing multilayer printed wiring board
JP2003101244A (en) Multilayer printed wiring board and method of manufacturing the same
JP4707273B2 (en) Manufacturing method of multilayer printed wiring board
JP4535598B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2003179335A (en) Printed wiring board and manufacturing method for printed wiring board
JP4360737B2 (en) Printed wiring board and printed wiring board manufacturing method
JP3916946B2 (en) Method for evaluating electrolytic plating solution and method for producing multilayer printed wiring board
JP4566335B2 (en) Multilayer printed wiring board
JP4605888B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2003174250A (en) Printed wiring board, and method for manufacturing the printed wiring board
JP4521947B2 (en) Pretreatment solution for electroless plating, treatment solution for electroless plating, and method for producing multilayer printed wiring board
JP3219396B2 (en) Manufacturing method of multilayer printed wiring board
JP4666332B2 (en) Manufacturing method of multilayer printed wiring board
JP4748889B2 (en) Manufacturing method of multilayer printed wiring board
JP2003179334A (en) Printed wiring board and manufacturing method for printed wiring board
JP4832621B2 (en) Multilayer printed wiring board
JP3219395B2 (en) Manufacturing method of multilayer printed wiring board
JP2002204075A (en) Method of manufacturing multilayer printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050809

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080527