JP2003158253A - Photoelectric conversion device and x-ray detection device using the same - Google Patents

Photoelectric conversion device and x-ray detection device using the same

Info

Publication number
JP2003158253A
JP2003158253A JP2002208368A JP2002208368A JP2003158253A JP 2003158253 A JP2003158253 A JP 2003158253A JP 2002208368 A JP2002208368 A JP 2002208368A JP 2002208368 A JP2002208368 A JP 2002208368A JP 2003158253 A JP2003158253 A JP 2003158253A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
thin film
film transistor
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002208368A
Other languages
Japanese (ja)
Other versions
JP3814568B2 (en
Inventor
Kazuaki Tashiro
和昭 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002208368A priority Critical patent/JP3814568B2/en
Publication of JP2003158253A publication Critical patent/JP2003158253A/en
Application granted granted Critical
Publication of JP3814568B2 publication Critical patent/JP3814568B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a photoelectric conversion device which is kept high in pattern accuracy, improved in sensitivity, and manufactured at a low cost with high yield through a simple process by improving itself in rate of hole area. SOLUTION: A MIS sensor S11 and a thin film transistor T11 are combined on a substrate for the formation of a two-dimensional photoelectric conversion device. The MIS sensor S11 is laminated on the thin film transistor T11, and a semiconductor layer 507 provided to the MIS sensor S11 is extended on the thin film transistor T11. By this constitution, the full area of a pixel is utilized as a window, and the photoelectric conversion device can be improved in rate of hole area and made simple in manufacturing process.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ファクシミリ、ス
キャナ等に用いられる光電変換装置に係わり、特に、X
線等の放射線画像を読み取るために用いられる高性能大
面積の2次元光電変換装置及びそれを用いたX線検出装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device used in facsimiles, scanners, etc.
The present invention relates to a high-performance large-area two-dimensional photoelectric conversion device used for reading a radiation image such as a line and an X-ray detection device using the same.

【0002】[0002]

【従来の技術】光電変換装置は、従来コンピューターな
どのスキャナ等に用いられているが、特に、最近では新
たな応用として、大面積2次元の光電変換装置が医療用
に提案され、開発されてきている。例えば、胸部撮影用
のX線検出装置を作製する場合、2次元の光電変換装置
にX線を可視光に変換するための蛍光板を組み合わせて
大判のデジタルX線検出装置などが提案されている。
2. Description of the Related Art Photoelectric conversion devices have been conventionally used in scanners for computers and the like, but recently, as a new application, large-area two-dimensional photoelectric conversion devices have been proposed and developed for medical purposes. ing. For example, when manufacturing an X-ray detection device for chest imaging, a large-format digital X-ray detection device has been proposed in which a two-dimensional photoelectric conversion device is combined with a fluorescent plate for converting X-rays into visible light.

【0003】このような大面積2次元の光電変換装置と
しては、非晶質シリコンからなるMIS型センサやホト
ダイオード型センサ、また薄膜トランジスタ等を基板上
に、2次元に配置したものが使われる。なお、非単結晶
シリコンとは、非晶質シリコン、微結晶シリコン、多結
晶シリコンを含んだものである。
As such a large-area two-dimensional photoelectric conversion device, a MIS type sensor or a photodiode type sensor made of amorphous silicon, or a thin film transistor arranged two-dimensionally on a substrate is used. Note that non-single-crystal silicon includes amorphous silicon, microcrystalline silicon, and polycrystalline silicon.

【0004】図6(a)は、従来の光電変換装置の1画
素分の平面図を示す。図6(b)は図6(a)のA−B
線の断面図を示し、MIS型光センサS、スイッチング
部としての駆動薄膜トランジスタTで構成されている。
FIG. 6A shows a plan view of one pixel of a conventional photoelectric conversion device. FIG. 6B is AB of FIG. 6A.
A cross-sectional view of the line is shown, which is composed of a MIS type optical sensor S and a driving thin film transistor T as a switching unit.

【0005】図6において、1101はガラス基板、1
102はセンサ下電極、1103はゲート電極、110
4はゲート絶縁膜、1105は半導体層、1106はN
+型層、1107はドレイン電極、1108はソース電
極、1109は絶縁層、Sは光電変換素子、Tは薄膜ト
ランジスタである。
In FIG. 6, reference numeral 1101 denotes a glass substrate, 1
102 is a sensor lower electrode, 1103 is a gate electrode, 110
4 is a gate insulating film, 1105 is a semiconductor layer, 1106 is N
A + type layer, 1107 is a drain electrode, 1108 is a source electrode, 1109 is an insulating layer, S is a photoelectric conversion element, and T is a thin film transistor.

【0006】更に、SIGは信号配線、gは薄膜トラン
ジスタのゲート線、D,GはそれぞれMISセンサの上
電極、下電極を示す。光によりセンサSで発生した電荷
は、薄膜トランジスタを通して、不図示の読み出し回路
で読み出される。センサSと薄膜トランジスタTは同一
の半導体層を利用しているので、画素中、薄膜トランジ
スタ領域は、センサの開口率を減らす原因となってい
る。
Further, SIG is a signal line, g is a gate line of a thin film transistor, and D and G are an upper electrode and a lower electrode of the MIS sensor, respectively. The charges generated in the sensor S by light are read out by a reading circuit (not shown) through the thin film transistor. Since the sensor S and the thin film transistor T use the same semiconductor layer, the thin film transistor region in the pixel is a cause of reducing the aperture ratio of the sensor.

【0007】また、図7(a)は、別の従来の光電変換
装置の1画素分の平面図を示し、図7(b)は、図7
(a)のA−B線の断面図を示す。図中、センサとして
水素化非晶質シリコンのPIN型ホトダイオードS、ス
イッチング部としての水素化非晶質シリコン半導体層を
用いた薄膜トランジスタTで構成されている。
Further, FIG. 7A shows a plan view of one pixel of another conventional photoelectric conversion device, and FIG. 7B shows FIG.
The sectional view of the A-B line of (a) is shown. In the figure, a PIN photodiode S of hydrogenated amorphous silicon is used as a sensor, and a thin film transistor T using a hydrogenated amorphous silicon semiconductor layer is used as a switching unit.

【0008】図7において、1201はガラス基板、1
202はセンサ下電極、1203,1212はN+
層、1204,1211は半導体層、1205はP+
層、1206はITO、1207は層間絶縁層、120
8は共通配線、1210はゲート絶縁膜、1213はド
レイン電極、1214はソース電極、Sは光電変換素
子、Tは薄膜トランジスタである。
In FIG. 7, reference numeral 1201 denotes a glass substrate, 1
202 is a sensor lower electrode, 1203, 1212 are N + type layers, 1204, 1211 are semiconductor layers, 1205 are P + type layers, 1206 is ITO, 1207 is an interlayer insulating layer, 120
Reference numeral 8 is a common wiring, 1210 is a gate insulating film, 1213 is a drain electrode, 1214 is a source electrode, S is a photoelectric conversion element, and T is a thin film transistor.

【0009】更に、SIGは信号配線、gは薄膜トラン
ジスタのゲート配線、Eはホトダイオードの共通電極を
示す。光によりホトダイオードSで発生した電荷は、薄
膜トランジスタTを通して、不図示の読み出し回路で、
読み出される。
Further, SIG is a signal wiring, g is a gate wiring of a thin film transistor, and E is a common electrode of a photodiode. The charges generated in the photodiode S by the light pass through the thin film transistor T in a readout circuit (not shown),
Read out.

【0010】この従来例では、まず薄膜トランジスタを
作製したのち、PIN型のセンサを積層する形で作製す
る。そのため半導体層の成膜回数が多くなる。また電極
層も薄膜トランジスタのゲート電極層、ソース・ドレイ
ン電極とセンサ下電極層、センサ上の透明電極層、セン
サ共通電極層と4層の電極層が必要になっていた。
In this conventional example, first, a thin film transistor is manufactured, and then a PIN type sensor is stacked. Therefore, the number of times of forming the semiconductor layer increases. Further, the electrode layers also required the gate electrode layer of the thin film transistor, the source / drain electrodes and the sensor lower electrode layer, the transparent electrode layer on the sensor, the sensor common electrode layer and the four electrode layers.

【0011】[0011]

【発明が解決しようとする課題】従来の光電変換装置で
は、センサと薄膜トランジスタを一画素内に配列するの
で、パターン精度や、歩留を確保しつつ50%以上の開
口率を稼ぐことが難しく、その結果、感度をより向上さ
せることができなかった。
In the conventional photoelectric conversion device, since the sensor and the thin film transistor are arranged in one pixel, it is difficult to obtain an aperture ratio of 50% or more while securing the pattern accuracy and the yield. As a result, the sensitivity could not be further improved.

【0012】また、従来の光電変換素子にPIN型ホト
ダイオードを採用し、これと薄膜トランジスタを組み合
わせた構造では積層構造が避けられず、工程が複雑にな
りコストが嵩むなどの問題があった。
Further, in a structure in which a PIN type photodiode is adopted as a conventional photoelectric conversion element and a thin film transistor is combined with the PIN type photodiode, there is a problem that a laminated structure cannot be avoided, the process becomes complicated and the cost increases.

【0013】本発明は、上記従来の問題点に鑑みなされ
たもので、その目的は、パターン精度や、歩留を確保し
つつ50%以上の開口率を稼ぐことにより、感度をより
向上でき、しかも、簡単な工程で、低コストで作製する
ことが可能な光電変換装置及びそれを用いたX線検出装
置を提供することにある。
The present invention has been made in view of the above-mentioned conventional problems, and an object thereof is to improve the sensitivity by increasing the aperture ratio of 50% or more while securing the pattern accuracy and the yield. Moreover, it is an object of the present invention to provide a photoelectric conversion device that can be manufactured at a low cost by a simple process and an X-ray detection device using the photoelectric conversion device.

【0014】[0014]

【課題を解決するための手段】本発明の光電変換装置
は、上記目的を達成するため、基板上にMIS型センサ
と薄膜トランジスタを組み合わせて形成した2二次元の
光電変換装置であって、前記薄膜トランジスタ上に前記
MIS型センサが積層して設けられ、前記MIS型セン
サの半導体層が前記薄膜トランジスタ上に延在している
ことを特徴とする。
In order to achieve the above-mentioned object, a photoelectric conversion device of the present invention is a two-dimensional photoelectric conversion device formed by combining a MIS type sensor and a thin film transistor on a substrate. It is characterized in that the MIS type sensor is laminated on the semiconductor device, and a semiconductor layer of the MIS type sensor extends over the thin film transistor.

【0015】また、本発明のX線検出装置は、上記光電
変換装置を有することを特徴とする。
Further, an X-ray detection device of the present invention is characterized by including the photoelectric conversion device described above.

【0016】[0016]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0017】(第1の実施形態)図1(a)は本発明の
光電変換装置の第1の実施形態を示す平面図、図1
(b)はそのA−B線における断面図である。なお、図
1は1画素分の構成を示す。また、第1の実施形態で
は、MIS型センサと薄膜トランジスタを組み合わせた
2次元の光電変換装置に本発明を適用した場合の形態に
ついて説明する。
(First Embodiment) FIG. 1A is a plan view showing a first embodiment of a photoelectric conversion device of the present invention.
(B) is sectional drawing in the AB line. Note that FIG. 1 shows a configuration for one pixel. Further, in the first embodiment, a mode in which the present invention is applied to a two-dimensional photoelectric conversion device in which a MIS type sensor and a thin film transistor are combined will be described.

【0018】図1において、501はガラス基板、50
2はゲート電極、503はゲート絶縁膜、504,50
7は半導体層、505,509はN+型層、506,5
10は層間絶縁層、508は絶縁層、511は共通配
線、512は信号線、S11は光電変換素子、T11は
薄膜トランジスタ、SIGは信号線、gnはゲート線で
ある。
In FIG. 1, 501 is a glass substrate and 50
2 is a gate electrode, 503 is a gate insulating film, 504, 50
7 is a semiconductor layer, 505 and 509 are N + type layers, and 506 and 5
Reference numeral 10 is an interlayer insulating layer, 508 is an insulating layer, 511 is a common wiring, 512 is a signal line, S11 is a photoelectric conversion element, T11 is a thin film transistor, SIG is a signal line, and gn is a gate line.

【0019】本実施形態では薄膜トランジスタを作製し
た基板上にMISセンサを積層する。このとき、薄膜ト
ランジスタのN+型層505でMIS型センサの下電極
をも構成する。金属層の成膜とパターニングは2回行え
ばよい。
In this embodiment, the MIS sensor is laminated on the substrate on which the thin film transistor is manufactured. At this time, the N + type layer 505 of the thin film transistor also constitutes the lower electrode of the MIS type sensor. The formation and patterning of the metal layer may be performed twice.

【0020】図1中、MIS型光電変換素子の509
は、N+型水素化微結晶シリコン層であり、窓層として
機能している。後述するように、このN+型水素化微結
晶シリコン層は注入阻止層(ブロッキング層)、電極層
としても機能している。また半導体層については、適宜
非単結晶シリコンあるいはその化合物などから材料を選
んで作製することができる。
In FIG. 1, a MIS photoelectric conversion element 509 is provided.
Is an N + -type hydrogenated microcrystalline silicon layer and functions as a window layer. As will be described later, this N + -type hydrogenated microcrystalline silicon layer also functions as an injection blocking layer (blocking layer) and an electrode layer. Further, the semiconductor layer can be manufactured by appropriately selecting a material from non-single-crystal silicon or a compound thereof.

【0021】図2はこの光電変換装置1画素の等価回路
を示す。MIS型光センサS11、スイッチング部とし
ての薄膜トランジスタT11で構成されている。SIG
は信号配線である。g1は薄膜トランジスタのゲート
線、D,GはそれぞれMISセンサの上電極、下電極を
示す。Cgs,Cgdは薄膜トランジスタのゲート電極
とソース電極、ドレイン電極との重なりによる容量であ
る。光によりS11で発生した電荷は、薄膜トランジス
タT11を通して、Cgs,Cgdに蓄えられた後、不
図示の読み出し回路で、この電荷を読み出す。ここでは
1ビットについての場合であるが、実際にはこのCg
s,Cgdは、このゲート線につながった他の薄膜トラ
ンジスタのものとの合計である。このように蓄積容量は
Cgs,Cgdを利用している。
FIG. 2 shows an equivalent circuit of one pixel of this photoelectric conversion device. It is composed of a MIS type optical sensor S11 and a thin film transistor T11 as a switching unit. SIG
Is a signal wiring. Reference numeral g1 indicates a gate line of the thin film transistor, and D and G indicate upper and lower electrodes of the MIS sensor, respectively. Cgs and Cgd are capacitors due to the overlap of the gate electrode, the source electrode, and the drain electrode of the thin film transistor. The electric charge generated in S11 by light is stored in Cgs and Cgd through the thin film transistor T11, and then the electric charge is read by a reading circuit (not shown). This is the case for 1 bit, but in reality this Cg
s and Cgd are the sum of those of other thin film transistors connected to this gate line. As described above, the storage capacitors use Cgs and Cgd.

【0022】次に、MIS型センサの動作説明を、図3
を用いて行う。図3(a),(b)はそれぞれリフレッ
シュモード、光電変換モードの動作を示す光電変換素子
のエネルギーバンド図である。図中の1〜5は各層の厚
さ方向の状態を示している。
Next, the operation of the MIS type sensor will be described with reference to FIG.
Using. 3A and 3B are energy band diagrams of the photoelectric conversion element showing the operation in the refresh mode and the photoelectric conversion mode, respectively. Reference numerals 1 to 5 in the figure show the states of the respective layers in the thickness direction.

【0023】リフレッシュモード(a)において、D電
極はG電極に対して負の電位が与えられているために、
イントリンシック水素化非晶質シリコン層3内の黒丸で
示されたホールは電界によりD電極に導かれる。同時に
白丸で示された電子はイントリンシック水素化非晶質シ
リコン層3に注入される。このとき一部のホールと電子
はN+型水素化微結晶シリコン層2、イントリンシック
水素化非晶質シリコン層3中において再結合して消滅す
る。充分に長い時間この状態が続けば、イントリンシッ
ク水素化非晶質シリコン層3内のホールはイントリンシ
ック水素化非晶質シリコン層3から掃き出される。
In the refresh mode (a), since the D electrode is given a negative potential with respect to the G electrode,
The holes indicated by black circles in the intrinsic hydrogenated amorphous silicon layer 3 are guided to the D electrode by the electric field. At the same time, the electrons indicated by white circles are injected into the intrinsic hydrogenated amorphous silicon layer 3. At this time, some holes and electrons are recombined and disappear in the N + -type hydrogenated microcrystalline silicon layer 2 and the intrinsic hydrogenated amorphous silicon layer 3. If this state continues for a sufficiently long time, the holes in the intrinsic hydrogenated amorphous silicon layer 3 are swept out from the intrinsic hydrogenated amorphous silicon layer 3.

【0024】この状態で、光電変換モード(b)になる
と、D電極はG電極に対して正の電位が与えられるため
に、イントリンシック水素化非晶質シリコン層3中の電
子は瞬時にD電極に導かれる。しかしホールはN+型水
素化微結晶シリコン層2が注入阻止層として働くため
に、イントリンシック水素化非晶質シリコン層3中に導
かれることはない。この状態でイントリンシック水素化
非晶質シリコン層3内に光が入射すると、光は吸収され
電子、ホール対が発生する。この電子は電界により電極
に導かれ、ホールはイントリンシック水素化非晶質シリ
コン層3内を移動し水素化非晶質窒化シリコン層4の界
面に達するが、ここで阻止されイントリンシック水素化
非晶質シリコン層3内に留まることになる。このとき電
子はD電極に移動し、ホールはイントリンシック水素化
非晶質シリコン層3内の水素化非晶質窒化シリコン層4
界面に移動するため、素子内の電気的中性を保つため
に、電流がG電極から流れる。この電流は光により発生
した電子、ホール対に対応するので、入射した光に比例
する。
In this state, in the photoelectric conversion mode (b), since the D electrode is given a positive potential with respect to the G electrode, the electrons in the intrinsic hydrogenated amorphous silicon layer 3 are instantly D Led to the electrodes. However, holes are not introduced into the intrinsic hydrogenated amorphous silicon layer 3 because the N + -type hydrogenated microcrystalline silicon layer 2 functions as an injection blocking layer. When light is incident on the intrinsic hydrogenated amorphous silicon layer 3 in this state, the light is absorbed and electron-hole pairs are generated. The electrons are guided to the electrode by the electric field, and the holes move in the intrinsic hydrogenated amorphous silicon layer 3 and reach the interface of the hydrogenated amorphous silicon nitride layer 4. It will remain in the crystalline silicon layer 3. At this time, the electrons move to the D electrode, and the holes form the hydrogenated amorphous silicon nitride layer 4 in the intrinsic hydrogenated amorphous silicon layer 3.
Since it moves to the interface, a current flows from the G electrode in order to maintain electrical neutrality in the device. This current corresponds to a pair of electrons and holes generated by light, and thus is proportional to the incident light.

【0025】図4は光電変換装置の全体回路を示す。光
電変換素子、駆動用薄膜トランジスタ、配線等は同一プ
ロセスにより、同一基板上に形成することができる。回
路図中S11〜S33は光電変換素子を表している。T
11〜T33は薄膜トランジスタである。Vsは読みだ
し用電源、Vgはリフレッシュ用電源であり、それぞれ
スイッチSWs、SWgを介して全光電変換素子S11
〜S33の下電極Gに接続されている。スイッチSWs
はインバータを介して、スイッチSWgは直接にリフレ
ッシュ制御回路RFに接続されており、リフレッシュ期
間はスイッチSWgがON、その他の期間はスイッチS
WsがONするように制御されている。信号出力は信号
配線SIGにより検出用集積回路ICに接続されてい
る。図4では9個の画素を3個のブロックに分け、1ブ
ロックあたり3画素の出力を同時に転送し、この信号が
検出用集積回路によって順次出力に変換され出力され
る。説明しやすいように9画素の2次元画像入力部とし
たが、実際にはさらに高密度の画素構成となっている。
たとえば画素サイズを150μm角の大きさで、20c
m角の光電変換装置を作製した場合、画素数はおよそ1
80万画素となる。
FIG. 4 shows the entire circuit of the photoelectric conversion device. The photoelectric conversion element, the driving thin film transistor, the wiring, and the like can be formed on the same substrate by the same process. In the circuit diagram, S11 to S33 represent photoelectric conversion elements. T
11 to T33 are thin film transistors. Vs is a reading power supply, and Vg is a refreshing power supply, and all photoelectric conversion elements S11 are supplied via switches SWs and SWg, respectively.
~ S33 is connected to the lower electrode G. Switch SWs
Is directly connected to the refresh control circuit RF via an inverter, the switch SWg is ON during the refresh period, and the switch Sg is in other periods.
It is controlled so that Ws is turned on. The signal output is connected to the detection integrated circuit IC by a signal wiring SIG. In FIG. 4, nine pixels are divided into three blocks, and the outputs of three pixels are simultaneously transferred per block, and this signal is sequentially converted into an output by the detection integrated circuit and output. Although a two-dimensional image input unit of 9 pixels is used for ease of explanation, the pixel configuration is actually higher.
For example, if the pixel size is 150 μm square,
When an m-square photoelectric conversion device is manufactured, the number of pixels is approximately 1.
It has 800,000 pixels.

【0026】このような光電変換装置を以下の製造工程
により作製した。
Such a photoelectric conversion device was manufactured by the following manufacturing process.

【0027】1.洗浄ガラス基板(図1の501)上
に、スパッタによりクロムを500Å成膜する。このク
ロム上に所望の形状にフォトレジストのパターンを形成
して、これをマスクにエッチングを行い、その後フォト
レジストを剥離洗浄後、各画素の薄膜トランジスタのゲ
ート電極502とした。
1. On the cleaned glass substrate (501 in FIG. 1), chromium is deposited to a thickness of 500 Å by sputtering. A pattern of a photoresist was formed in a desired shape on the chrome, etching was performed using this as a mask, and then the photoresist was peeled off and washed to form a gate electrode 502 of the thin film transistor of each pixel.

【0028】2.次にこの上に、SiH4 ガス、NH3
ガス、H2 ガスを使ってプラズマCVDにより水素化非
晶質窒化シリコン層503を形成した。引き続きSiH
4 ガス、H2 ガスを使いプラズマCVDにより水素化非
晶質シリコン層504を形成した。さらにSiH4
ス、PH3 ガス、H2 ガスを使ってプラズマCVDによ
りN+型水素化微結晶シリコン層505を形成した。
2. Next, on this, SiH 4 gas, NH 3
A hydrogenated amorphous silicon nitride layer 503 was formed by plasma CVD using gas and H 2 gas. Continued SiH
A hydrogenated amorphous silicon layer 504 was formed by plasma CVD using 4 gas and H 2 gas. Further, an N + -type hydrogenated microcrystalline silicon layer 505 was formed by plasma CVD using SiH 4 gas, PH 3 gas, and H 2 gas.

【0029】3.ホトリソ工程により薄膜トランジスタ
アイソレーションのフォトレジストパターンを作製し、
これをマスクにドライエッチングにより水素化非晶質窒
化シリコン層、水素化非晶質シリコン層、N+型水素化
微結晶シリコン層を一部除去し、フォトレジスト剥離洗
浄後アイソレーションを行った。
3. Photoresist pattern for thin film transistor isolation is made by photolithography process,
Using this as a mask, the hydrogenated amorphous silicon nitride layer, the hydrogenated amorphous silicon layer, and the N + -type hydrogenated microcrystalline silicon layer were partially removed by dry etching, and the photoresist was peeled off and washed for isolation.

【0030】4.然る後、このアルミ上に、所望の形状
にフォトレジストパターンを形成し、これをマスクに薄
膜トランジスタのチャネル部のN+型水素化微結晶シリ
コン層のエッチングを行い、フォトレジスト剥離洗浄
後、チャネルを形成した。
4. After that, a photoresist pattern having a desired shape is formed on this aluminum, and the N + -type hydrogenated microcrystalline silicon layer in the channel portion of the thin film transistor is etched by using this as a mask. Was formed.

【0031】5.次にこの上に、SiH4 ガス、NH3
ガス、H2 ガスを使ってプラズマCVDにより水素化非
晶質窒化シリコン層506を形成した。
5. Next, on this, SiH 4 gas, NH 3
A hydrogenated amorphous silicon nitride layer 506 was formed by plasma CVD using gas and H 2 gas.

【0032】6.ホトリソ工程により薄膜トランジスタ
電極、センサ下電極用コンタクトホールのフォトレジス
トパターンを作製し、これをマスクにドライエッチング
により水素化非晶質窒化シリコン層を一部除去し、コン
タクトホールを形成した。
6. Photoresist patterns of contact holes for thin film transistor electrodes and under-sensor electrodes were formed by a photolithography process, and the hydrogenated amorphous silicon nitride layer was partially removed by dry etching using this as a mask to form contact holes.

【0033】7.この上に、SiH4 ガス、H2 ガスを
使いプラズマCVDにより水素化非晶質シリコン層50
7を形成した。さらにSiH4 ガス、NH3 ガス、H2
ガスを使ってプラズマCVDにより水素化非晶質窒化シ
リコン層508を形成した。引き続きSiH4 ガス、P
3 ガス、H2 ガスを使ってプラズマCVDによりN +
型水素化微結晶シリコン層509を形成した。本実施形
態ではN+型水素化微結晶シリコン509が電極層と窓
層を兼ね備えている。
7. On top of this, SiHFour Gas, H2 Gas
Hydrogenated amorphous silicon layer 50 by plasma CVD using
Formed 7. Further SiHFour Gas, NH3 Gas, H2 
Hydrogenated amorphous silicon nitride by plasma CVD using gas
The recon layer 508 was formed. Continued SiHFour Gas, P
H3 Gas, H2 N by plasma CVD using gas +
A hydrogenated microcrystalline silicon layer 509 was formed. This embodiment
N in the state+-Type hydrogenated microcrystalline silicon 509 is an electrode layer and a window
Combines layers.

【0034】8.ホトリソ工程によりセンサ部アイソレ
ーションのフォトレジストパターンを作製し、これをマ
スクにドライエッチングにより水素化非晶質窒化シリコ
ン層、水素化非晶質シリコン層、N+型水素化微結晶シ
リコン層を一部除去し、フォトレジスト剥離洗浄後、ア
イソレーションを行った。
8. A photoresist pattern for sensor isolation is formed by a photolithography process, and using this as a mask, a hydrogenated amorphous silicon nitride layer, a hydrogenated amorphous silicon layer, and an N + -type hydrogenated microcrystalline silicon layer are formed as one layer. After removing the portion and washing and removing the photoresist, isolation was performed.

【0035】9.SiH4 ガス、NH3 ガス、H2 ガス
を使ってプラズマCVDにより層間絶縁層としての水素
化非晶質窒化シリコン層510を5000Å形成した。
9. A hydrogenated amorphous silicon nitride layer 510 as an interlayer insulating layer was formed by plasma CVD using SiH 4 gas, NH 3 gas, and H 2 gas to a thickness of 5000 Å.

【0036】10.ホトリソ工程によりコンタクトホー
ル用のフォトレジストパターンを作製し、ドライエッチ
ングにより層間絶縁層の水素化非晶質窒化シリコン層を
一部除去し、フォトレジスト剥離洗浄後、コンタクトホ
ールの形成を行った。本実施形態では、材料の性質によ
り敏感にエッチング特性を制御できるケミカルドライエ
ッチングを用い、コンタクトホールを作製した。水素化
非晶質窒化シリコン層とN+型層のエッチングの選択性
を用いて、センサ上部でのオーバーエッチングを極力減
らすことができた。
10. A photoresist pattern for a contact hole was formed by a photolithography process, a part of the hydrogenated amorphous silicon nitride layer of the interlayer insulating layer was removed by dry etching, and the photoresist was peeled off and washed, and then a contact hole was formed. In the present embodiment, the contact hole is formed by using chemical dry etching that can control the etching characteristics sensitively depending on the material properties. By using the etching selectivity of the hydrogenated amorphous silicon nitride layer and the N + -type layer, the over-etching on the sensor can be reduced as much as possible.

【0037】11.その上にスパッタ法によりアルミ
(Al)を1um(μm)成膜した。
11. An aluminum (Al) film having a thickness of 1 μm (μm) was formed thereon by a sputtering method.

【0038】12.然る後、このアルミ(Al)上に、
所望の形状にフォトレジストパターンを形成し、これを
マスクにエッチングを行い、フォトレジスト剥離洗浄
後、センサの共通配線511、信号線512とした。
12. After that, on this aluminum (Al),
A photoresist pattern was formed in a desired shape, etching was performed using this as a mask, and after the photoresist was peeled off and washed, a common wiring 511 and a signal line 512 of the sensor were formed.

【0039】13.最後に保護層(不図示)を設けた。13. Finally, a protective layer (not shown) was provided.

【0040】本実施形態ではセンサとしてMIS型のセ
ンサを薄膜トランジスタ上に積層する。かつ薄膜トラン
ジスタの電極をN+型水素化微結晶シリコン層505で
代用させ、さらにこのN+型水素化微結晶シリコン層5
05にホトセンサの下電極層の機能を持たせた。
In this embodiment, a MIS type sensor as a sensor is laminated on the thin film transistor. Moreover, the electrode of the thin film transistor is substituted with the N + -type hydrogenated microcrystalline silicon layer 505, and the N + -type hydrogenated microcrystalline silicon layer 5 is further substituted.
05 was given the function of the lower electrode layer of the photosensor.

【0041】この構造をとることにより、従来電極とし
ての金属層を3層作製する必要があったのが2層に減ら
すことができた。
By adopting this structure, it was possible to reduce the number of metal layers as the conventional electrodes required to be three to two.

【0042】また、本実施形態では、積層型であるので
薄膜トランジスタとセンサの最適設計を行うことができ
るので、特性向上を実現できた。
Further, in this embodiment, since the thin film transistor and the sensor can be optimally designed because they are of the laminated type, the characteristics can be improved.

【0043】これらの構造により、従来50%以下だっ
た開口率は70%以上を確保することができるようにな
り、その結果、感度は1.4倍以上になった。本実施形
態においては、薄膜トランジスタ上に延在する半導体層
で吸収された光によって発生したキャリアは、センサの
光キャリアとして十分利用されているものと思われる。
感度が向上したために、この光電変換装置を医療用X線
検出装置に利用する場合、より少ないX線線量で、良質
の画像を得ることができるようになった。さらに入射し
た光は半導体層で完全に吸収されるので、実質的に薄膜
トランジスタは完全に遮光された形になり、光入射によ
る薄膜トランジスタのリーク電流増加はなくなった。そ
の結果、クロストークを低減し、良質な画像を得ること
ができた。
With these structures, an aperture ratio of 70% or more, which was conventionally 50% or less, can be secured, and as a result, the sensitivity is 1.4 times or more. In the present embodiment, it is considered that the carriers generated by the light absorbed by the semiconductor layer extending on the thin film transistor are sufficiently used as the optical carriers of the sensor.
Since the sensitivity is improved, when this photoelectric conversion device is used for a medical X-ray detection device, it becomes possible to obtain a high-quality image with a smaller X-ray dose. Further, since the incident light is completely absorbed by the semiconductor layer, the thin film transistor is substantially completely shielded from light, and the increase in leak current of the thin film transistor due to the incident light is eliminated. As a result, it was possible to reduce crosstalk and obtain a high quality image.

【0044】また、本実施形態の構造と製造方法により
製造上のコストの上昇を押さえつつ、より高品質な光電
変換装置を作製することができた。
Further, with the structure and the manufacturing method of this embodiment, it is possible to manufacture a higher quality photoelectric conversion device while suppressing an increase in manufacturing cost.

【0045】本実施形態では、N+型水素化微結晶シリ
コン505をセンサと薄膜トランジスタで兼用する構成
をとったが、薄膜トランジスタの構造を電子ではなくホ
ールを利用する構造として、P+型水素化微結晶化シリ
コンをセンサと共用する構成とすることもできる。また
十分な特性を得られるならば、これら水素化微結晶シリ
コンを用いることに限定されない。
In this embodiment, the sensor and the thin film transistor are made to use the N + -type hydrogenated microcrystalline silicon 505, but the P + -type hydrogenated microcrystalline silicon 505 has a structure in which holes are used instead of electrons. Alternatively, the crystallized silicon may be shared with the sensor. Further, as long as sufficient characteristics can be obtained, it is not limited to using these hydrogenated microcrystalline silicon.

【0046】(第2の実施形態)次に、本発明の第2の
実施形態について説明する。本実施形態ではMIS型セ
ンサと薄膜トランジスタを組み合わせた2次元光電変換
装置の別の実施形態として、工程を簡略化した形態を示
す。
(Second Embodiment) Next, a second embodiment of the present invention will be described. In this embodiment, a simplified process is shown as another embodiment of a two-dimensional photoelectric conversion device in which a MIS sensor and a thin film transistor are combined.

【0047】図5(a)は本実施形態の光電変換装置の
1画素分の平面図、図5(b)は図5(a)のA−B線
における断面図を示す。
FIG. 5A is a plan view of one pixel of the photoelectric conversion device of this embodiment, and FIG. 5B is a sectional view taken along the line AB of FIG. 5A.

【0048】図5において、901はガラス基板、90
2はゲート電極、903はゲート絶縁膜、904,90
7は半導体層、905、908はN+型層、906は絶
縁層、909は層間絶縁層、910は共通配線、911
は信号線である。
In FIG. 5, reference numeral 901 denotes a glass substrate, and 90
2 is a gate electrode, 903 is a gate insulating film, 904, 90
7 is a semiconductor layer, 905 and 908 are N + type layers, 906 is an insulating layer, 909 is an interlayer insulating layer, 910 is a common wiring, and 911.
Is a signal line.

【0049】本実施形態では、水素化非晶質窒化シリコ
ン層に接した電極から信号を読み出すようになってい
る。MIS型光センサS11、光電変換素子駆動部とし
ての薄膜トランジスタT11で構成されている。さらに
SIGは信号配線である。g1は薄膜トランジスタのゲ
ート線である。
In this embodiment, a signal is read from the electrode in contact with the hydrogenated amorphous silicon nitride layer. It is composed of a MIS type optical sensor S11 and a thin film transistor T11 as a photoelectric conversion element driving unit. Further, SIG is a signal wiring. g1 is a gate line of the thin film transistor.

【0050】本実施形態の動作は、基本的に第1の実施
形態と同様である。
The operation of this embodiment is basically the same as that of the first embodiment.

【0051】また、光電変換装置の半導体層、薄膜トラ
ンジスタの半導体層には基本的に水素化非晶質シリコン
を用いたが、半導体層としては非単結晶シリコンあるい
はその化合物などから適宜選択することができる。
Although hydrogenated amorphous silicon is basically used for the semiconductor layer of the photoelectric conversion device and the semiconductor layer of the thin film transistor, the semiconductor layer may be appropriately selected from non-single crystal silicon or its compound. it can.

【0052】このような光電変換装置を以下の製造工程
により作製した。
Such a photoelectric conversion device was manufactured by the following manufacturing process.

【0053】1.洗浄ガラス基板(図5の901)上
に、スパッタによりクロムを500Å成膜する。このク
ロム上に所望の形状にフォトレジストのパターンを形成
して、これをマスクにエッチングを行い、その後フォト
レジストを剥離洗浄後、各画素の薄膜トランジスタのゲ
ート電極902とした。
1. On the cleaned glass substrate (901 in FIG. 5), chromium is formed into a 500 l film by sputtering. A photoresist pattern having a desired shape was formed on the chrome, etching was performed using this as a mask, and then the photoresist was peeled off and washed to form a gate electrode 902 of the thin film transistor of each pixel.

【0054】2.次にこの上に、SiH4 ガス、NH3
ガス、H2 ガスを使ってプラズマCVDにより水素化非
晶質窒化シリコン層903を形成した。引き続きSiH
4 ガス、H2 ガスを使いプラズマCVDにより水素化非
晶質シリコン層904を形成した。さらにSiH4
ス、PH3 ガス、H2 ガスを使ってプラズマCVDによ
りN+型水素化微結晶シリコン層905を形成した。
2. Next, on this, SiH 4 gas, NH 3
A hydrogenated amorphous silicon nitride layer 903 was formed by plasma CVD using gas and H 2 gas. Continued SiH
A hydrogenated amorphous silicon layer 904 was formed by plasma CVD using 4 gas and H 2 gas. Further, an N + -type hydrogenated microcrystalline silicon layer 905 was formed by plasma CVD using SiH 4 gas, PH 3 gas and H 2 gas.

【0055】3.ホソリソ工程により薄膜トランジスタ
アイソレーションのフォトレジストパターンを作製し、
これをマスクにドライエッチングにより水素化非晶質窒
化シリコン層、水素化非晶質シリコン層、N+型水素化
微結晶シリコン層を一部除去し、フォトレジスト剥離洗
浄後、アイソレーションを行った。
3. A photoresist pattern for thin film transistor isolation is manufactured by a litho process,
Using this as a mask, the hydrogenated amorphous silicon nitride layer, the hydrogenated amorphous silicon layer, and the N + -type hydrogenated microcrystalline silicon layer were partially removed by dry etching, and the photoresist was peeled off and washed, followed by isolation. .

【0056】4.然る後、所望の形状にフォトレジスト
のパターンを形成し、これをマスクに薄膜トランジスタ
のチャネル部のN+型水素化微結晶シリコン層905の
エッチングを行い、フォトレジスト剥離洗浄後、チャネ
ルを形成した。
4. After that, a photoresist pattern is formed in a desired shape, the N + -type hydrogenated microcrystalline silicon layer 905 in the channel portion of the thin film transistor is etched using this as a mask, and the photoresist is peeled off and washed to form a channel. .

【0057】5.次にこの上に、SiH4 ガス、NH3
ガス、H2 ガスを使ってプラズマCVDにより水素化非
晶質窒化シリコン層906を形成した。本実施形態にお
いては、この水素化非晶質窒化シリコン層906は、光
電変換素子の絶縁層としての機能と、薄膜トランジスタ
と光電変換素子との層間絶縁層の機能を持っている。
5. Next, on this, SiH 4 gas, NH 3
A hydrogenated amorphous silicon nitride layer 906 was formed by plasma CVD using gas and H 2 gas. In this embodiment, the hydrogenated amorphous silicon nitride layer 906 has a function as an insulating layer of the photoelectric conversion element and a function of an interlayer insulating layer between the thin film transistor and the photoelectric conversion element.

【0058】次に、SiH4 ガス、H2 ガスを使いプラ
ズマCVDにより水素化非晶質シリコン層907を形成
した。さらにSiH4 ガス、PH3 ガス、H2 ガスを使
ってプラズマCVDによりN+型水素化微結晶シリコン
層908を形成した。
Next, a hydrogenated amorphous silicon layer 907 was formed by plasma CVD using SiH 4 gas and H 2 gas. Further, an N + -type hydrogenated microcrystalline silicon layer 908 was formed by plasma CVD using SiH 4 gas, PH 3 gas and H 2 gas.

【0059】本実施形態ではN+型水素化微結晶シリコ
ン層908がオーミック層と電極層と窓層を兼ね備えて
いる。
In this embodiment, the N + -type hydrogenated microcrystalline silicon layer 908 serves as an ohmic layer, an electrode layer and a window layer.

【0060】6.ホトリソ工程によりセンサ部アイソレ
ーションのフォトレジストパターンを作製し、これをマ
スクにドライエッチングにより水素化非晶質窒化シリコ
ン層、水素化非晶質シリコン層、N+型水素化微結晶シ
リコン層を一部除去し、フォトレジスト剥離洗浄後、ア
イソレーションを行った。
6. A photoresist pattern for sensor isolation is formed by a photolithography process, and using this as a mask, a hydrogenated amorphous silicon nitride layer, a hydrogenated amorphous silicon layer, and an N + -type hydrogenated microcrystalline silicon layer are formed as one layer. After removing the portion and washing and removing the photoresist, isolation was performed.

【0061】7.SiH4 ガス、NH3 ガス、H2 ガス
を使ってプラズマCVDにより層間絶縁層としての水素
化非晶質窒化シリコン層909:5000Åを形成し
た。
7. A hydrogenated amorphous silicon nitride layer 909: 5000Å as an interlayer insulating layer was formed by plasma CVD using SiH 4 gas, NH 3 gas, and H 2 gas.

【0062】8.ホトリソ工程によりコンタクトホール
用のフォトレジストパターンを作製し、ドライエッチン
グにより層間絶縁層の水素化非晶質窒化シリコン層90
9を一部除去し、フォトレジスト剥離洗浄後、コンタク
トホールの形成を行った。
8. A photoresist pattern for a contact hole is formed by a photolithography process, and a hydrogenated amorphous silicon nitride layer 90 of an interlayer insulating layer is formed by dry etching.
A part of 9 was removed, and after removing and washing the photoresist, a contact hole was formed.

【0063】9.その上にスパッタ法によりアルミ(A
l)を1μm成膜した。
9. Aluminum (A
1) was formed into a film having a thickness of 1 μm.

【0064】10.然る後、このアルミ(Al)上に、
所望の形状にフォトレジストのパターンを形成し、これ
をマスクにエッチングを行い、フォトレジスト剥離洗浄
後、センサの共通配線910、信号線911とした。
10. After that, on this aluminum (Al),
A photoresist pattern was formed into a desired shape, etching was performed using this as a mask, and after photoresist removal and cleaning, a common wiring 910 and a signal line 911 of the sensor were formed.

【0065】11.最後に保護層(不図示)を設けた。11. Finally, a protective layer (not shown) was provided.

【0066】本実施形態では薄膜トランジスタを作製し
た基板上にMISセンサを積層する。このとき、薄膜ト
ランジスタのN+型微結晶シリコン層905でMIS型
センサの下電極をも構成する。金属層の成膜とパターニ
ングは2回行えばよい。
In this embodiment, the MIS sensor is laminated on the substrate on which the thin film transistor is manufactured. At this time, the N + type microcrystalline silicon layer 905 of the thin film transistor also constitutes the lower electrode of the MIS type sensor. The formation and patterning of the metal layer may be performed twice.

【0067】本実施形態ではセンサとしてMIS型のセ
ンサS11を薄膜トランジスタT11上に積層する。か
つ薄膜トランジスタの電極をN+型水素化微結晶シリコ
ン層905で代用させ、さらにこのN+型微結晶シリコ
ン層905をセンサの下電極層の機能を持たせた。この
構造をとることにより、従来電極としての金属層を3層
作製する必要があったのが2層に減らすことができ、ま
た積層型であるので薄膜トランジスタとセンサの最適設
計を行うことができるので、特性向上を実現できた。
In this embodiment, a MIS type sensor S11 is laminated as a sensor on the thin film transistor T11. In addition, the electrode of the thin film transistor was replaced with the N + -type hydrogenated microcrystalline silicon layer 905, and the N + -type microcrystalline silicon layer 905 also had the function of the lower electrode layer of the sensor. By adopting this structure, it was necessary to prepare three metal layers as electrodes in the related art, but it was possible to reduce the number to two, and since it was a laminated type, the thin film transistor and the sensor could be optimally designed. It was possible to improve the characteristics.

【0068】これらの構造により、従来50%以下だっ
た開口率は70%以上を確保することができるようにな
り、その結果、感度は1.4倍以上になった。本実施形
態においても、薄膜トランジスタ上に延在する半導体層
907で吸収された光によって発生したキャリアは、セ
ンサの光キャリアとして十分利用されているものと思わ
れる。感度が向上したために、この光電変換装置を医療
用X線検出装置に利用する場合、より少ないX線線量
で、良質の画像を得ることができるようになった。さら
に入射した光は半導体層907で完全に吸収されるの
で、実質的に薄膜トランジスタは完全に遮光された形に
なり、光入射による薄膜トランジスタのリーク電流増加
はなくなった。その結果、クロストークを低減し、良質
な画像を得ることができた。
With these structures, it is possible to secure an aperture ratio of 70% or more, which was conventionally 50% or less, and as a result, the sensitivity is 1.4 times or more. Also in this embodiment, it is considered that the carriers generated by the light absorbed by the semiconductor layer 907 extending on the thin film transistor are sufficiently used as the optical carriers of the sensor. Since the sensitivity is improved, when this photoelectric conversion device is used for a medical X-ray detection device, it becomes possible to obtain a high-quality image with a smaller X-ray dose. Further, the incident light is completely absorbed by the semiconductor layer 907, so that the thin film transistor is substantially completely shielded from light, and an increase in leak current of the thin film transistor due to light incidence is eliminated. As a result, it was possible to reduce crosstalk and obtain a high quality image.

【0069】また、本実施形態の構造と製造方法により
製造上のコストの上昇を押さえつつ、より高品質な光電
変換装置を作製することができた。
Further, the structure and manufacturing method of the present embodiment made it possible to manufacture a higher quality photoelectric conversion device while suppressing an increase in manufacturing cost.

【0070】本実施形態ではN+型水素化微結晶シリコ
ン層905をセンサと薄膜トランジスタで兼用する構成
をとったが、薄膜トランジスタの構造を電子ではなくホ
ールを利用する構造として、P+型水素化微結晶化シリ
コンをセンサと共用する構成とすることもできる。また
十分な特性を得られるならば、これら水素化微結晶シリ
コンを用いることに限定されない。
[0070] In the present embodiment taking the configuration that also serves as a N + -type hydrogenated microcrystalline silicon layer 905 by a sensor and a thin film transistor, the structure of a thin film transistor as a structure using a hole rather than electronic, P + -type hydrogenated microcrystalline Alternatively, the crystallized silicon may be shared with the sensor. Further, as long as sufficient characteristics can be obtained, it is not limited to using these hydrogenated microcrystalline silicon.

【0071】[0071]

【発明の効果】以上説明したように本発明によれば、光
の利用を最大限にするため、MIS型センサを薄膜しト
ランジスタ上に積層し、画素一杯の面積を窓として利用
することで開口率を向上することができる。また、薄膜
トランジスタはMIS型センサの半導体層を遮光材とし
て兼用し、同一のプロセスで作製でき、効果的に安価に
実現できる。更に、共通の半導体層をMIS型センサと
薄膜トランジスタの電極に適用し、工程の簡略化を行う
ことで安価に作製することができる。
As described above, according to the present invention, in order to maximize the utilization of light, the MIS type sensor is thinned and laminated on the transistor, and the area of one pixel is used as a window. The rate can be improved. Further, the thin film transistor can be manufactured by the same process by using the semiconductor layer of the MIS type sensor as a light shielding material, and can be effectively realized at low cost. Further, the common semiconductor layer is applied to the electrodes of the MIS type sensor and the thin film transistor, and the process is simplified, so that it can be manufactured at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の光電変換装置の第1の実施形態を示す
平面図及び断面図である。
FIG. 1 is a plan view and a cross-sectional view showing a first embodiment of a photoelectric conversion device of the present invention.

【図2】第1の実施形態の1画素の等価回路図である。FIG. 2 is an equivalent circuit diagram of one pixel according to the first embodiment.

【図3】第1の実施形態のMIS型センサの動作を説明
する図である。
FIG. 3 is a diagram illustrating an operation of the MIS type sensor according to the first embodiment.

【図4】第1の実施形態の光電変換装置の全体回路を示
す回路図である。
FIG. 4 is a circuit diagram showing an entire circuit of the photoelectric conversion device according to the first embodiment.

【図5】本発明の第2の実施形態を示す平面図及び断面
図である。
FIG. 5 is a plan view and a sectional view showing a second embodiment of the present invention.

【図6】従来例の光電変換装置を示す平面図及び断面図
である。
6A and 6B are a plan view and a cross-sectional view showing a conventional photoelectric conversion device.

【図7】他の従来例の光電変換装置を示す平面図及び断
面図である。
FIG. 7 is a plan view and a cross-sectional view showing another conventional photoelectric conversion device.

【符号の説明】[Explanation of symbols]

501,901 ガラス基板 502,902 ゲート電極 503,903 ゲート絶縁膜 504,507,904,907 半導体層 505,509,905,908 N+型層 506,510,909 層間絶縁層 508,906 絶縁層 511,910 共通配線 512,911,SIG 信号線 Cgs,Cgd配線容量 S,S11 光電変換素子 T,T11 薄膜トランジスタ gn,g,g1 ゲート線501, 901 Glass substrate 502, 902 Gate electrode 503, 903 Gate insulating film 504, 507, 904, 907 Semiconductor layer 505, 509, 905, 908 N + type layer 506, 510, 909 Interlayer insulating layer 508, 906 Insulating layer 511 , 910 common wiring 512, 911, SIG signal line Cgs, Cgd wiring capacitance S, S11 photoelectric conversion element T, T11 thin film transistor gn, g, g1 gate line

フロントページの続き Fターム(参考) 4M118 AA01 AA10 AB01 BA04 BA05 CA07 CA11 CB06 CB14 DD02 DD09 DD12 FB03 FB09 FB13 FB16 GA10 HA21 HA22 HA26 5C024 AX11 CX41 GX07 GY31 5F049 MA15 MB04 MB05 NA01 NA18 NA20 NB10 PA05 PA07 PA14 QA09 RA04 RA08 SS01 UA01 UA20 WA07 5F110 AA30 BB10 BB11 CC07 DD02 DD14 EE04 EE44 FF03 FF30 GG02 GG15 GG45 HK09 HK16 HK35 HL03 HM12 HM20 NN02 NN04 NN24 NN35 NN71 QQ21 QQ23 Continued front page    F-term (reference) 4M118 AA01 AA10 AB01 BA04 BA05                       CA07 CA11 CB06 CB14 DD02                       DD09 DD12 FB03 FB09 FB13                       FB16 GA10 HA21 HA22 HA26                 5C024 AX11 CX41 GX07 GY31                 5F049 MA15 MB04 MB05 NA01 NA18                       NA20 NB10 PA05 PA07 PA14                       QA09 RA04 RA08 SS01 UA01                       UA20 WA07                 5F110 AA30 BB10 BB11 CC07 DD02                       DD14 EE04 EE44 FF03 FF30                       GG02 GG15 GG45 HK09 HK16                       HK35 HL03 HM12 HM20 NN02                       NN04 NN24 NN35 NN71 QQ21                       QQ23

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板上にMIS型センサと薄膜トランジ
スタを組み合わせて形成した2二次元の光電変換装置で
あって、前記薄膜トランジスタ上に前記MIS型センサ
が積層して設けられ、前記MIS型センサの半導体層が
前記薄膜トランジスタ上に延在していることを特徴とす
る光電変換装置。
1. A two-dimensional photoelectric conversion device formed by combining a MIS type sensor and a thin film transistor on a substrate, wherein the MIS type sensor is laminated on the thin film transistor, and a semiconductor of the MIS type sensor. A photoelectric conversion device, wherein a layer extends on the thin film transistor.
【請求項2】 前記薄膜トランジスタ上に、前記MIS
型センサの第1電極、半導体層、絶縁層、第2電極がこ
の順で積層されていることを特徴とする請求項1に記載
の光電変換装置。
2. The MIS on the thin film transistor
The photoelectric conversion device according to claim 1, wherein the first electrode, the semiconductor layer, the insulating layer, and the second electrode of the type sensor are stacked in this order.
【請求項3】 前記薄膜トランジスタ上に、前記MIS
型センサの第2電極、絶縁層、半導体層、第1電極がこ
の順で積層されていることを特徴とする請求項1に記載
の光電変換装置。
3. The MIS on the thin film transistor
The photoelectric conversion device according to claim 1, wherein the second electrode, the insulating layer, the semiconductor layer, and the first electrode of the type sensor are stacked in this order.
【請求項4】 前記絶縁層が第1導電型のキャリアおよ
び前記第1導電型と異なる第2導電型のキャリアの通過
を阻止する層で、前記半導体層が光電変換のための層で
あり、更に、前記MIS型センサが前記半導体層への前
記第1導電型のキャリアの注入を阻止する注入阻止層を
有し、前記薄膜トランジスタが、前記MIS型センサの
リフレッシュ動作では、前記第1導電型のキャリアを前
記半導体層から前記第1の電極に導く方向に電界を与
え、光電変換動作では、前記半導体層に入射した光によ
り発生した前記第1導電型のキャリアを前記半導体層内
に留まらせ、前記第2導電型のキャリアを前記第1の電
極に導く方向に電界を与え、前記光電変換動作により前
記半導体層に蓄積される前記第1導電型のキャリアもし
くは前記第1の電極に導かれた前記第2導電型のキャリ
アを光信号として検出するように制御することを特徴と
する請求項1〜3のいずれか1項に記載の光電変換装
置。
4. The insulating layer is a layer that blocks passage of carriers of a first conductivity type and carriers of a second conductivity type different from the first conductivity type, and the semiconductor layer is a layer for photoelectric conversion, Further, the MIS type sensor has an injection blocking layer that blocks the injection of the first conductivity type carriers into the semiconductor layer, and the thin film transistor is of the first conductivity type in the refresh operation of the MIS type sensor. An electric field is applied in the direction of guiding the carriers from the semiconductor layer to the first electrode, and in the photoelectric conversion operation, the carriers of the first conductivity type generated by the light incident on the semiconductor layer are retained in the semiconductor layer, An electric field is applied in a direction in which the second conductive type carrier is guided to the first electrode, and the first conductive type carrier or the first electrode accumulated in the semiconductor layer by the photoelectric conversion operation is applied to the first conductive type carrier or the first electrode. The photoelectric conversion device according to claim 1, wherein the photoelectric conversion device is controlled so as to detect the guided second conductivity type carrier as an optical signal.
【請求項5】 前記第1の電極もしくは第2の電極と、
前記薄膜トランジスタの電極とが同一工程で作製した同
一部材により構成されていることを特徴とする請求項2
〜4のいずれか1項に記載の光電変換装置。
5. The first electrode or the second electrode,
3. The electrode of the thin film transistor is composed of the same member manufactured in the same step.
The photoelectric conversion device according to any one of items 1 to 4.
【請求項6】 前記第1の電極と、前記注入阻止層が同
一層により構成されていることを特徴とする請求項4に
記載の光電変換装置。
6. The photoelectric conversion device according to claim 4, wherein the first electrode and the injection blocking layer are formed of the same layer.
【請求項7】 前記絶縁層が、前記MIS型センサの絶
縁層としての機能と、前記薄膜トランジスタとMIS型
センサの層間絶縁層との機能を兼用していることを特徴
とする請求項4に記載の光電変換装置。
7. The insulating layer has a function as an insulating layer of the MIS type sensor and a function as an interlayer insulating layer of the thin film transistor and the MIS type sensor. Photoelectric conversion device.
【請求項8】 請求項1〜7に記載の光電変換装置を有
するX線検出装置。
8. An X-ray detection device having the photoelectric conversion device according to claim 1.
JP2002208368A 2002-07-17 2002-07-17 Photoelectric conversion device and X-ray detection device using the same Expired - Fee Related JP3814568B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002208368A JP3814568B2 (en) 2002-07-17 2002-07-17 Photoelectric conversion device and X-ray detection device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002208368A JP3814568B2 (en) 2002-07-17 2002-07-17 Photoelectric conversion device and X-ray detection device using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10329888A Division JP2000156522A (en) 1998-11-19 1998-11-19 Photoelectric converter

Publications (2)

Publication Number Publication Date
JP2003158253A true JP2003158253A (en) 2003-05-30
JP3814568B2 JP3814568B2 (en) 2006-08-30

Family

ID=19195830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002208368A Expired - Fee Related JP3814568B2 (en) 2002-07-17 2002-07-17 Photoelectric conversion device and X-ray detection device using the same

Country Status (1)

Country Link
JP (1) JP3814568B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088463A (en) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi Photosensor and method of manufacturing the same
JP2009088462A (en) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi Optical sensor and method of manufacturing the same
CN102790067A (en) * 2012-07-26 2012-11-21 北京京东方光电科技有限公司 Sensor and manufacturing method thereof
US9419150B2 (en) 2007-05-14 2016-08-16 Mitsubishi Electric Corporation Photosensor
US10141357B2 (en) 2015-04-10 2018-11-27 Sharp Kabushiki Kaisha Photosensor substrate
CN111968994A (en) * 2020-08-07 2020-11-20 武汉华星光电技术有限公司 Array substrate and preparation method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851667B (en) 2015-06-04 2021-03-23 夏普株式会社 Active matrix substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419150B2 (en) 2007-05-14 2016-08-16 Mitsubishi Electric Corporation Photosensor
JP2009088463A (en) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi Photosensor and method of manufacturing the same
JP2009088462A (en) * 2007-09-28 2009-04-23 Genta Kagi Kogyo Kofun Yugenkoshi Optical sensor and method of manufacturing the same
CN102790067A (en) * 2012-07-26 2012-11-21 北京京东方光电科技有限公司 Sensor and manufacturing method thereof
US10141357B2 (en) 2015-04-10 2018-11-27 Sharp Kabushiki Kaisha Photosensor substrate
CN111968994A (en) * 2020-08-07 2020-11-20 武汉华星光电技术有限公司 Array substrate and preparation method thereof
CN111968994B (en) * 2020-08-07 2024-03-05 武汉华星光电技术有限公司 Array substrate and preparation method thereof

Also Published As

Publication number Publication date
JP3814568B2 (en) 2006-08-30

Similar Documents

Publication Publication Date Title
EP0660421B1 (en) Photoelectric converter, its driving method, and system including the photoelectric converter
JP4183990B2 (en) Thin film phototransistor, active matrix substrate using the same, and image reading apparatus using the same
KR101318052B1 (en) Photo Diode For Detecting X Ray and Method for fabricating the same
KR20130132860A (en) High charge capacity pixel architecture, photoelectric conversion apparatus, radiation image pickup system and methods for same
JP2000156522A (en) Photoelectric converter
US11978747B2 (en) Touch screen panel for sensing touch using TFT photodetectors integrated thereon
WO2013078941A1 (en) Sensor manufacturing method
JP2000058808A (en) Two-dimensional image detector
JP3685446B2 (en) Photoelectric conversion device
CN110047859A (en) Sensor and preparation method thereof
CN101494256B (en) X ray sensor and manufacturing method thereof
TWI734051B (en) Array substrate, digital x-ray detector including the same, and method for manufacturing the same
JP3814568B2 (en) Photoelectric conversion device and X-ray detection device using the same
KR101686676B1 (en) Array substrate of X Ray Detector and Method for fabricating the same
JP2004296654A (en) Radiation imaging device
JP3544075B2 (en) Method for manufacturing photoelectric conversion device
TW202105714A (en) Image-sensor matrix-array device comprising thin-film transistors and organic photodiodes
JP2002111008A (en) Thin film transistor array
JPH0730084A (en) Two-dimensional contact image sensor
US20050082492A1 (en) Image detector with tandem-gate TFT
JP2001326340A (en) Photoelectric converter and radiation imaging system
JP2007165737A (en) Solid-state imaging apparatus
JP2007057535A (en) Converter and x-ray detection system
JP2000208750A (en) Photoelectric converter and its manufacture
JP2001326356A (en) Tft matrix panel, image display unit using the same and photoelectric conversion equipment

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees