JP2003151474A - Wiring substrate, method for manufacturing the same, and image display device - Google Patents

Wiring substrate, method for manufacturing the same, and image display device

Info

Publication number
JP2003151474A
JP2003151474A JP2002238711A JP2002238711A JP2003151474A JP 2003151474 A JP2003151474 A JP 2003151474A JP 2002238711 A JP2002238711 A JP 2002238711A JP 2002238711 A JP2002238711 A JP 2002238711A JP 2003151474 A JP2003151474 A JP 2003151474A
Authority
JP
Japan
Prior art keywords
wiring
substrate
wiring board
image forming
frame member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002238711A
Other languages
Japanese (ja)
Other versions
JP3697232B2 (en
Inventor
Yasuyuki Watabe
泰之 渡部
Shinsaku Kubo
晋作 久保
Kazuya Ishiwatari
和也 石渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002238711A priority Critical patent/JP3697232B2/en
Publication of JP2003151474A publication Critical patent/JP2003151474A/en
Application granted granted Critical
Publication of JP3697232B2 publication Critical patent/JP3697232B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a higher quality image by materializing an airtight vessel capable of retaining vacuum atmosphere or the like while making an image display device or an image forming device using a wiring substrate brighter and finer. SOLUTION: This wiring substrate for a display panel has plural wiring electrodes on the substrates, an airtight vessel formed by arranging opposing substrates on substrate surfaces having the wiring electrodes via a frame member, and an image forming member in the airtight vessel. Average angles between sections of wires 24, 26 in an orthogonal projection area onto the wiring substrate of the image forming member forms and the wiring substrate are obtuse angles, and average angles between sections of wires 11, 12 in a area where a frame member 13 is arranged and the wiring substrate are acute angles.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、容器の内側から外
側に複数の配線電極を引き出し、該配線を介して駆動信
号を印加する表示パネル用基板、及びそれを用いた表示
装置等の画像形成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display panel substrate in which a plurality of wiring electrodes are drawn from the inside to the outside of a container and drive signals are applied through the wiring, and image formation of a display device using the same. Regarding the device.

【0002】[0002]

【従来の技術】従来、表示装置としては、PDP(プラ
ズマディスプレイパネル)のようなガス放電型のもの
と、FED(フィールドエミッションディスプレイ)の
ような発光部材を電子線で照射するタイプ(電子線照射
型)のものが知られている。電子線照射型ディスプレイ
の電子放出素子としては熱電子源と冷陰極電子源の2種
類が知られている。
2. Description of the Related Art Conventionally, as a display device, a gas discharge type device such as a PDP (plasma display panel) and a type (electron beam irradiation) of irradiating a light emitting member such as an FED (field emission display) with an electron beam. Type) is known. There are known two types of electron-emitting devices for electron beam irradiation-type displays, a thermoelectron source and a cold cathode electron source.

【0003】冷陰極電子源には電界放出型素子(FE型
素子)、金属/絶縁層/金属型素子(MIM素子)、表
面伝導型電子放出素子等がある。
Cold cathode electron sources include field emission type elements (FE type elements), metal / insulating layer / metal type elements (MIM elements), surface conduction type electron emitting elements and the like.

【0004】上述の表面伝導型電子放出素子は構造が単
純で製造も容易であることから、それを大面積にわたり
多数形成できるという利点を有している。そこでこの特
徴を生かすべく各種の応用が研究されている。たとえば
荷電ビーム源、画像形成装置等の表示装置等への応用で
ある。一例として、本出願人による特開2000−25
1778や特開2000−251802では、多数の電
子放出素子をマトリクス状の配線に接続してなる電子源
基板と、蛍光体を配置した対向基板とを張り合わせて高
真空容器(表示パネル)とした画像形成装置を開示して
いる。
Since the surface conduction electron-emitting device described above has a simple structure and is easy to manufacture, it has an advantage that a large number of it can be formed over a large area. Therefore, various applications have been studied to make full use of this feature. For example, it is applied to a charged beam source, a display device such as an image forming device, and the like. As an example, Japanese Patent Laid-Open No. 2000-25 by the present applicant
In 1778 and Japanese Patent Laid-Open No. 2000-251802, an image is formed as a high vacuum container (display panel) by bonding an electron source substrate formed by connecting a large number of electron-emitting devices to wiring in a matrix and a counter substrate on which a phosphor is arranged. A forming apparatus is disclosed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら上述した
ような、多数の電子放出素子をマトリクス配線接続して
なる電子源基板と、蛍光体を配置した対向基板とを張り
合わせて高真空容器(表示パネル)とした画像形成装置
を構成する際、その大面積化・高品質化にあたり以下の
ような問題点がある。
However, as described above, the electron source substrate formed by connecting a large number of electron-emitting devices in matrix wiring and the counter substrate on which the phosphor is arranged are bonded together to form a high vacuum container (display panel). When configuring the image forming apparatus described above, there are the following problems in increasing the area and quality of the image forming apparatus.

【0006】まず配線材料として、求められる配線抵抗
を満たすために金属とガラス系材料からなる厚膜ペース
トを用いるが、画像形成装置の高品質化のために高精細
化を推し進めると、表示領域内においては配線幅を十分
に小さくする必要がある。表示装置の使用目的等による
が、一般的な用途に十分活用できる高精細な表示装置と
しては、その配線幅を70μm以下程度にする事が望ま
しい。
First, as a wiring material, a thick film paste made of a metal and a glass-based material is used to satisfy the required wiring resistance. However, if high definition is promoted in order to improve the quality of the image forming apparatus, within the display area. In, it is necessary to make the wiring width sufficiently small. Although it depends on the purpose of use of the display device, it is desirable to set the wiring width to about 70 μm or less for a high-definition display device that can be sufficiently utilized for general purposes.

【0007】また、上述特開2000−251778に
記載の表面伝導型放出素子のように、電極対(素子電
極)の対向する間隙を列(Y)方向配線(下配線)と平
行に配置し、電子放出部がY方向配線(下配線)2と略
平行にライン状に形成されるように構成された電子源基
板を用いる場合、放出電子の軌道制御の要求から、表示
領域内においてはY方向配線のエッジ高さを十分高く
(例えば14μm程度)にすることが求められる。
Further, as in the surface conduction electron-emitting device described in JP-A-2000-251778, the opposing gaps between the electrode pairs (device electrodes) are arranged parallel to the row (Y) direction wiring (lower wiring), When an electron source substrate configured such that the electron emitting portion is formed in a line shape substantially parallel to the Y-direction wiring (lower wiring) 2 is used, in the display area, in the Y-direction, due to the requirement of controlling the trajectory of the emitted electrons. The edge height of the wiring is required to be sufficiently high (for example, about 14 μm).

【0008】また、上述のとおり、配線の抵抗値を十分
低減するためにも、十分な高さが必要となる。
Further, as described above, a sufficient height is necessary to sufficiently reduce the resistance value of the wiring.

【0009】尚、「表示領域」とは、蛍光等の画像形成
部材の配線基板への正射影領域を意味し、上述のような
電子源基板と蛍光体を形成した透明基板とを対向配置し
て表示パネルを構成した場合は、電子源基板(配線基
板)上の該蛍光体と対向する領域が画像形成部材(蛍光
体)の配線基板への正射影領域と等しくなる。
The "display area" means an orthogonal projection area of an image forming member such as fluorescent light onto the wiring board, and the electron source board and the transparent board on which the phosphor is formed are arranged so as to face each other. When the display panel is configured by the above, the area of the electron source substrate (wiring board) facing the phosphor is equal to the orthogonal projection area of the image forming member (phosphor) on the wiring board.

【0010】我々は、上記表示領域内におけるマトリク
ス配線の高精細化及び低抵抗化を両立するための、最小
線幅及び十分な高さ(厚み)の配線形成を実現する具体
的手段を検討した結果、配線形成方法として従来のスク
リーン印刷法からフォトペースト材料を用いたフォトリ
ソ法への移行が好ましいことを見出した。つまり、従来
の印刷配線では、その断面形状がなだらかな半円形状に
なるため、十分な高さを有しながら、高精細な配線幅を
実現するのは困難である。幅が狭く十分な高さ(厚さ)
を両立した配線形状としては、エッジの切り立った矩形
の配線が好ましく、この形状の配線を形成するには、フ
ォトペーストを用いたフォトリソ法が好ましいと考え
た。
We have studied a specific means for realizing the formation of a wiring having a minimum line width and a sufficient height (thickness) in order to achieve both high definition and low resistance of the matrix wiring in the display area. As a result, they have found that it is preferable to shift from a conventional screen printing method to a photolithography method using a photo paste material as a wiring forming method. That is, since the conventional printed wiring has a gentle semicircular cross section, it is difficult to realize a high-definition wiring width while having a sufficient height. Narrow width and sufficient height (thickness)
It is considered that a rectangular wiring having a sharp edge is preferable as a wiring shape that satisfies both requirements, and a photolithography method using a photo paste is preferable for forming a wiring having this shape.

【0011】ところが上述のような、配線抵抗の低減
や、電子放出素子の電子軌道の制御等の目的からフォト
ペースト材料において配線のエッジ高さを確保するため
に厚みを増していくとパターンエッジがカール(パター
ンエッジのえぐれ)すると共に基板にクラックが発生し
易くなり、表示領域外周のパネル封着部の気密性が低下
(リークパスが発生)するという問題が発生する場合が
ある。
However, for the purpose of reducing the wiring resistance and controlling the electron trajectories of the electron-emitting devices as described above, the pattern edge is increased as the thickness of the photopaste material is increased to secure the edge height of the wiring. There is a problem that the substrate is likely to be curled as well as curled (drilling of the pattern edge), and the airtightness of the panel sealing portion on the outer periphery of the display area is deteriorated (a leak path is generated).

【0012】本発明の主たる目的は、このような欠点を
改善するものであり、配線基板を用いた画像表示装置、
画像形成装置の高輝度・高精細化を図りつつ、真空雰囲
気等を維持可能な気密容器を実現し、より高品位な画像
を得られるようにすることにある。
The main object of the present invention is to remedy such drawbacks. An image display device using a wiring board,
An object of the present invention is to realize an airtight container capable of maintaining a vacuum atmosphere and the like while achieving high brightness and high definition of an image forming apparatus so that a higher quality image can be obtained.

【0013】[0013]

【課題を解決するための手段】即ち、本発明の配線基板
は、基板上に複数の配線電極を有し、該配線電極を有す
る基板表面に枠部材を介して対向基板を配置することに
よって気密容器を形成し、該気密容器内に画像形成部材
を有する表示パネル用の配線基板であって、前記画像形
成部材の前記配線基板上への正射影領域における前記配
線の断面が前記配線基板と形成する平均角度が鈍角であ
り、前記枠部材が配置された領域における前記配線の断
面が前記配線基板と形成する平均角度が鋭角であること
を特徴とする。
That is, the wiring board of the present invention has a plurality of wiring electrodes on the board, and is hermetically sealed by arranging a counter substrate via a frame member on the surface of the board having the wiring electrodes. A wiring board for a display panel forming a container and having an image forming member in the airtight container, wherein a cross section of the wiring in an orthogonal projection region of the image forming member onto the wiring board is formed with the wiring board. The average angle formed is an obtuse angle, and the average angle formed by the cross section of the wiring with the wiring board in the region where the frame member is arranged is an acute angle.

【0014】尚、上記本発明は、配線の厚みが8μm以
上である場合に特に効果的である。
The present invention is particularly effective when the wiring has a thickness of 8 μm or more.

【0015】また、前記本発明は、気密容器内部の雰囲
気が減圧雰囲気である場合に特に効果的である。
The present invention is particularly effective when the atmosphere inside the airtight container is a reduced pressure atmosphere.

【0016】また、前記本発明は、前記画像形成部材の
前記配線基板上への正射影領域における前記配線の幅
が、前記枠部材が配置された領域における前記配線の幅
よりも小さい構成が好ましい。
Further, in the invention, it is preferable that a width of the wiring in an orthogonal projection area of the image forming member on the wiring board is smaller than a width of the wiring in an area where the frame member is arranged. .

【0017】また、本発明の製造方法は、基板上に複数
の配線電極を有し、該配線電極を有する基板表面に枠部
材を介して対向基板を配置することによって気密容器を
形成し、該気密容器内に画像形成部材を有する表示パネ
ル用の配線基板の製造方法であって、前記画像形成部材
の前記配線基板上への正射影領域にフォトペーストを用
いたフォトリソ法により配線を形成する工程と、前記枠
部材の配置される領域に、印刷用ペーストインキを用い
たパターン印刷で配線を形成する工程とを有することを
特徴とする。
Further, in the manufacturing method of the present invention, a plurality of wiring electrodes are provided on the substrate, and the counter substrate is arranged on the surface of the substrate having the wiring electrodes via a frame member to form an airtight container. A method of manufacturing a wiring board for a display panel having an image forming member in an airtight container, the method comprising forming a wiring by a photolithography method using a photo paste in an orthogonal projection region of the image forming member on the wiring board. And a step of forming wiring in a region where the frame member is arranged by pattern printing using a printing paste ink.

【0018】また、本発明の別の製造方法は、基板上に
複数の配線電極を有し、該配線電極を有する基板表面に
枠部材を介して対向基板を配置することによって気密容
器を形成し、該気密容器内に画像形成部材を有する表示
パネル用の配線基板の製造方法であって、前記画像形成
部材の前記配線基板上への正射影領域及び前記枠部材の
配置される領域にフォトペーストを用いたフォトリソ法
により配線パターンを形成する工程と、前記枠部材の配
置される領域の配線パターン上に、前記フォトペースト
中の有機成分の焼失温度より高温でかつ無機成分の軟化
点より低温で焼失するオーバーコート層を形成する工程
と、配線パターンとオーバーコート層を同時に焼成する
工程とを有することを特徴とする。
Further, according to another manufacturing method of the present invention, a plurality of wiring electrodes are provided on a substrate, and a counter substrate is arranged on the surface of the substrate having the wiring electrodes via a frame member to form an airtight container. A method for manufacturing a wiring board for a display panel having an image forming member in the hermetic container, wherein a photo paste is provided in an area where the image forming member is orthographically projected onto the wiring board and the frame member is arranged. A step of forming a wiring pattern by a photolithography method using, on the wiring pattern in the region where the frame member is arranged, at a temperature higher than the burning temperature of the organic component in the photopaste and lower than the softening point of the inorganic component. The method is characterized by including a step of forming an overcoat layer that is burnt down and a step of simultaneously firing the wiring pattern and the overcoat layer.

【0019】また、本発明の別の製造方法は、基板上に
複数の配線電極を有し、該配線電極を有する基板表面に
枠部材を介して対向基板を配置することによって気密容
器を形成し、該気密容器内に画像形成部材を有する表示
パネル用の配線基板の製造方法であって、前記画像形成
部材の前記配線基板上への正射影領域及び前記枠部材の
配置される領域にフォトペーストを用いたフォトリソ法
により第一の配線を形成する工程と、前記枠部材の配置
される領域の前記第一の配線上に、印刷用ペーストイン
キを用いたパターン印刷で第二の配線を形成する工程と
を有することを特徴とする。
Further, according to another manufacturing method of the present invention, a plurality of wiring electrodes are provided on a substrate, and an opposing substrate is arranged on the surface of the substrate having the wiring electrodes via a frame member to form an airtight container. A method for manufacturing a wiring board for a display panel having an image forming member in the hermetic container, wherein a photo paste is provided in an area where the image forming member is orthographically projected onto the wiring board and the frame member is arranged. Forming a first wiring by a photolithography method using, and forming a second wiring on the first wiring in the region where the frame member is arranged by pattern printing using a printing paste ink And a process.

【0020】また、本発明の画像表示装置は、上述発明
のいずれかに記載の配線基板を用いたことを特徴とす
る。
An image display device of the present invention is characterized by using the wiring board according to any one of the above inventions.

【0021】本発明によれば、表示領域内においては所
望の配線の高さを確保して配線抵抗の低減を図るととも
に、電子放出素子への信号供給用の配線として本発明の
構成を用いた場合、放出電子の軌道制御を良好に行え
る。また、表示領域外の封着部においては配線のエッジ
カール及びサイドクラックがない配線基板を実現でき
る。
According to the present invention, in the display area, a desired wiring height is secured to reduce wiring resistance, and the structure of the present invention is used as wiring for supplying a signal to the electron-emitting device. In this case, the orbital control of the emitted electrons can be favorably performed. Further, it is possible to realize a wiring board having no edge curl or side crack of the wiring in the sealed portion outside the display area.

【0022】また、かかる配線基板を用いた画像表示装
置等の画像形成装置においては、発光効率の向上と共
に、真空等を維持しえる、気密性、信頼性の高い画像形
成装置を実現できる。
Further, in an image forming apparatus such as an image display apparatus using such a wiring board, it is possible to realize a highly airtight and highly reliable image forming apparatus capable of maintaining a vacuum or the like while improving the luminous efficiency.

【0023】[0023]

【発明の実施の形態】以下に本発明の実施形態を詳述す
るが、それに先立ち、封着部における配線形状と気密性
の関係について図面を用いて詳述する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below. Prior to that, the relationship between the wiring shape and the airtightness in the sealing portion will be described in detail with reference to the drawings.

【0024】図16は、X方向配線とY方向配線を間に
絶縁層を介して交差させた、通称マトリクス配線基板に
おいて、画像表示領域から基板端部まで配線を引き出し
た構成における、引き出し部の一部である封着部の配線
形状にエッジカールがある場合の部分拡大図であり、Y
方向引出し配線12のパターンエッジのえぐれと基板に
発生するクラック(サイドクラックと呼ぶ)に起因し、
配線に沿って形成されるリークパス(124、126)
を模式的に表した図である。
FIG. 16 shows a lead-out portion in a structure in which a wiring is drawn from the image display area to the end of the board in a so-called matrix wiring board in which the X-direction wiring and the Y-direction wiring are crossed with an insulating layer interposed therebetween. FIG. 7 is a partially enlarged view of a case where the wiring shape of a part of the sealing portion has an edge curl, and Y
Due to the cut-out of the pattern edge of the direction-leading wiring 12 and the crack (called a side crack) generated in the substrate,
Leak paths (124, 126) formed along the wiring
It is the figure which represented typically.

【0025】本発明者の検討によると、このような基板
に発生するクラックについては絶縁層の形成により抑制
されることが明らかになった。したがって、かかるクラ
ックの発生を防止するには、例えばマトリクス配線部の
交差部の絶縁層形成時にパネル封着部にも絶縁層を同時
に形成することが考えられる。この絶縁層パターンは配
線パターンによる凹凸を緩和する効果もあるため、真空
容器形成部材13として樹脂製Oリングを介した真空形
成の場合にも効果的である。
According to the study by the present inventor, it has been clarified that the cracks generated in such a substrate are suppressed by the formation of the insulating layer. Therefore, in order to prevent the occurrence of such cracks, it is conceivable to form the insulating layer at the panel sealing portion at the same time as forming the insulating layer at the intersection of the matrix wiring portions. Since this insulating layer pattern also has the effect of alleviating irregularities due to the wiring pattern, it is also effective in the case of vacuum formation through a resin O-ring as the vacuum container forming member 13.

【0026】ところが、パターンエッジのえぐれがある
と、この絶縁層との間にマウスホール124と呼ぶリー
クパスを作ってしまい、基板に発生するクラックによる
リークパスと同様に真空気密性が低下する。
However, if the pattern edge is carved, a leak path called a mouse hole 124 is created between the pattern edge and the insulating layer, and the vacuum hermeticity is deteriorated like the leak path due to a crack generated in the substrate.

【0027】一方、パターンエッジのえぐれによるマウ
スホールついては、真空容器形成部材13としてフリッ
トガラスを用いることでリークパスを無くすことができ
る。しかしながら、フリットガラスを用いても、基板に
発生したクラックによる真空リークに対応できない。ま
た、真空容器形成部材13として樹脂製Oリングを用い
る場合を考慮すると、封着部における配線断面の基板と
形成する角度が少なくとも鋭角でなければリークパスを
無くすことができない。
On the other hand, regarding the mouse hole due to the carving of the pattern edge, a leak path can be eliminated by using frit glass as the vacuum container forming member 13. However, even if the frit glass is used, it is not possible to deal with the vacuum leak due to the crack generated in the substrate. Further, considering the case where a resin O-ring is used as the vacuum container forming member 13, the leak path cannot be eliminated unless the angle of the wiring section of the sealing portion formed with the substrate is at least an acute angle.

【0028】また本発明者の検討によると、配線のエッ
ジカールと基板クラックの発生には、膜厚依存性のほか
に、パターン幅依存性があることが判っている。すなわ
ち、ある程度の高さ(厚み)がある配線においては、そ
の配線の幅が大きくなると基板にクラックを生じやす
く、またエッジカールも起こりやすい。したがって、配
線幅を狭くすることによって、エッジカール及び基板ク
ラックの発生自体を防止することもある程度可能であ
る。
Further, according to the study by the present inventor, it has been found that the occurrence of the edge curl of the wiring and the crack of the substrate has the dependence on the pattern width in addition to the dependence on the film thickness. That is, in a wiring having a certain height (thickness), when the width of the wiring becomes large, the substrate is likely to be cracked and edge curl is likely to occur. Therefore, the occurrence of edge curl and substrate crack itself can be prevented to some extent by reducing the wiring width.

【0029】しかしながら、前述のように引出し配線お
よび実装端子部においては配線抵抗の要求から表示領域
内よりも線幅を広く取らなければならないのが実情であ
る。
However, as described above, in the lead-out wiring and the mounting terminal portion, the line width has to be set wider than in the display area due to the requirement of wiring resistance.

【0030】よって配線抵抗の低減と、配線パターンの
高精細化を両立する矩形配線も、気密容器の実現には解
決すべき問題があり、配線抵抗の低減、高精細パターン
の実現、及び気密容器の形成をすべて満たすには、更な
る改良が必要である。
Therefore, there is a problem to be solved in the realization of the airtight container even for the rectangular wiring that achieves both the reduction of the wiring resistance and the high definition of the wiring pattern, and the reduction of the wiring resistance, the realization of the high definition pattern, and the airtight container. Further improvement is required to satisfy all the formation of

【0031】上述のように表示パネル用の配線基板とし
て要求される様々な条件を総合的に考察した結果、表示
領域内において配線形状を矩形とし、封着部において配
線形状をなまらせるという本発明に至った。つまり換言
するならば、表示領域内においては配線の断面が基板と
形成する平均角度が鈍角であり、枠部材が配置された封
着部における配線の断面が基板と形成する平均角度が鋭
角となる配線形状とすることで、上述の配線の低抵抗
化、高精細化、及び気密容器の実現を可能にする。尚、
ここで、配線の断面が基板と形成する平均角度が鈍角と
は、図18に例示されているような断面形状を有する配
線と基板面との関係であり、配線の断面が基板と形成す
る平均角度が鋭角とは図17に例示されているような断
面形状を有する配線と基板面との関係である。
As a result of comprehensively considering various conditions required for the wiring substrate for the display panel as described above, the present invention that the wiring shape is rectangular in the display area and the wiring shape is blunted in the sealing portion. Came to. That is, in other words, in the display area, the average angle formed by the cross section of the wiring with the substrate is an obtuse angle, and the average angle formed by the cross section of the wiring in the sealing portion where the frame member is arranged with the substrate is the acute angle. With the wiring shape, it is possible to realize the above-described wiring with low resistance, high definition, and an airtight container. still,
Here, the obtuse average angle that the cross section of the wiring forms with the substrate is the relationship between the wiring having the cross-sectional shape as illustrated in FIG. 18 and the substrate surface, and the average angle that the cross section of the wiring forms with the substrate. The acute angle is the relationship between the wiring having the cross-sectional shape as illustrated in FIG. 17 and the substrate surface.

【0032】また、ここで、本発明を更に詳述すべく、
封着部における配線の断面形状と基板のクラック及びリ
ークパスとの関係を説明する。
In order to further elaborate the present invention,
The relationship between the cross-sectional shape of the wiring in the sealed portion and the cracks and leak paths of the substrate will be described.

【0033】図17及び図18は配線断面が基板と形成
する平均角度を模式的に表したものである。この平均角
度が図17のように鋭角であると基板クラックは発生し
にくく、反対に図18のように鈍角であると基板クラッ
クは発生しやすくなる。また平均角度が鋭角であること
はエッジカールと反対の方向であり、真空気密性を実現
する上でも効果がある。
17 and 18 schematically show the average angle formed by the wiring cross section with the substrate. If the average angle is an acute angle as shown in FIG. 17, substrate cracking is unlikely to occur, and if the average angle is an obtuse angle as shown in FIG. 18, substrate cracking is likely to occur. In addition, the fact that the average angle is acute is in the direction opposite to the edge curl, which is also effective in achieving vacuum tightness.

【0034】さらにパターン安定性、抵抗値及びその抵
抗値が得られるプロセス条件の観点から現在使用可能な
配線形成方法においては、フォトリソ工程でパターンエ
ッジの平均角度を鈍角としやすく、スクリーン印刷工程
ではパターンエッジの平均角度を容易に鋭角とできる。
またこの組み合わせとしてフォトリソ工程でパターンエ
ッジの平均角度が大きくない鈍角の配線上に、スクリー
ン印刷工程でパターンエッジの平均角度が鋭角の配線を
重ねることで、実質パターンエッジの平均角度が鋭角の
厚膜配線が得られることを見出した。
Further, from the viewpoint of pattern stability, resistance value, and process conditions for obtaining the resistance value, in the currently available wiring forming method, it is easy to make the average angle of the pattern edges obtuse in the photolithography process and The average angle of the edges can easily be made acute.
In addition, as a combination of this, a pattern film whose average angle of pattern edges is not large in the photolithography process is overlapped with a wire whose average angle of pattern edges is acute in the screen printing process. It was found that wiring can be obtained.

【0035】本発明は以上の知見に基づいて成されたも
のであり、以下、その構成を具体的に詳述する。尚、以
下の記述においては、画像表示領域(画像形成部材の配
線が形成された基板面への正射影領域)と、封着部を包
含する画像表示領域外とで配線の断面形状を異ならせる
形態を記載するが、これは製造等の観点を考慮した特に
好ましい形態であり、画像表示領域と封着部とで配線の
断面形状がそれぞれ所望の形状となっていれば十分であ
る。以下、本発明の実施の形態について説明する。
The present invention was made on the basis of the above findings, and its configuration will be specifically described below. In the following description, the cross-sectional shape of the wiring is made different between the image display area (the orthogonal projection area on the substrate surface on which the wiring of the image forming member is formed) and the outside of the image display area including the sealing portion. Although the form will be described, this is a particularly preferable form in consideration of manufacturing and the like, and it is sufficient if the cross-sectional shapes of the wiring in the image display region and the sealing portion are respectively desired shapes. Hereinafter, embodiments of the present invention will be described.

【0036】本出願人は、電子放出素子とその応用に関
しこれまで多数の提案を行っており、以下、その一部と
して表面伝導型放出素子を用いた画像形成装置等の応用
例を紹介する。
The present applicant has made many proposals so far regarding the electron-emitting device and its application, and the application examples of the image forming apparatus using the surface conduction electron-emitting device will be introduced as a part thereof.

【0037】インクジェット方式による素子作成に関し
ては特開平9−102271号公報や特開2000−2
51665号公報に、これらの素子をXYマトリクス形
状に配置した例として、特開昭64−031332号公
報、特開平7−326311号公報に詳述されている。
更には配線形成方法に関しては特開平8−185818
号公報や、特開平9−50757号公報に、駆動方法に
ついては特開平6−342636号公報等に詳述されて
いる。
Regarding the element production by the ink jet method, JP-A-9-102271 and 2000-2
Japanese Patent Application Laid-Open No. 64-0313332 and Japanese Patent Application Laid-Open No. 7-326311 describe in detail, as examples of arranging these elements in an XY matrix shape, in Japanese Patent No. 51665.
Further, regarding the wiring forming method, Japanese Patent Laid-Open No. 8-185818
JP-A-9-50757 and the driving method are described in detail in JP-A-6-342636.

【0038】また、更には例えば特開平7−23525
5号公報、特登録2903295号公報に詳述されてい
る。
Further, for example, JP-A-7-23525
It is described in detail in Japanese Patent No. 5 and Japanese Patent No. 2903295.

【0039】以下に、上記公報に開示されている表面伝
導型電子放出素子の概略を簡単に説明する。
The outline of the surface conduction electron-emitting device disclosed in the above publication will be briefly described below.

【0040】上記の表面伝導型電子放出素子は、図15
に模式的に示すように、基板1上に対向する一対の素子
電極2,3と、該素子電極に接続されその一部に電子放
出部5を有する導電性膜4とを有してなる。
The above surface conduction electron-emitting device is shown in FIG.
As schematically shown in FIG. 1, it has a pair of device electrodes 2 and 3 facing each other on a substrate 1 and a conductive film 4 connected to the device electrodes and having an electron emitting portion 5 in a part thereof.

【0041】電子放出部5は、導電性膜4の一部が、破
壊・変形ないし変質され、間隙が形成された部分を含
み、間隙内部及びその近傍の導電性膜上には、活性化と
呼ばれる工程を行うことにより、炭素及び/または炭素
化合物を主成分とする堆積物が形成されている。なお、
この堆積物は上記導電性膜に形成された間隙よりもさら
に狭い間隙部をもって対峙した形状となっている。
The electron-emitting portion 5 includes a portion in which a part of the conductive film 4 is destroyed / deformed or altered to form a gap, and activation is performed on the inside of the gap and on the conductive film in the vicinity thereof. By performing the so-called process, a deposit containing carbon and / or a carbon compound as a main component is formed. In addition,
The deposits have a shape facing each other with a gap portion that is narrower than the gap formed in the conductive film.

【0042】また、多数の表面伝導型電子放出素子をマ
トリクス状に配線接続した電子源基板の構成例を図2に
示す。図2中、21は基板、2と3は素子電極、4は導
電性膜(素子膜)、5は電子放出部、24はY方向配線
(下配線)、25は絶縁層、26はX方向配線(上配
線)である。
FIG. 2 shows an example of the structure of an electron source substrate in which a large number of surface conduction electron-emitting devices are connected by wiring in a matrix. In FIG. 2, 21 is a substrate, 2 and 3 are element electrodes, 4 is a conductive film (element film), 5 is an electron emitting portion, 24 is a Y-direction wiring (lower wiring), 25 is an insulating layer, and 26 is an X direction. Wiring (upper wiring).

【0043】上記電子源基板は、基板21上に、複数の
Y方向配線(下配線)24と、該Y方向配線24の上に
絶縁層25を介して複数のX方向配線(上配線)26が
形成され、該両方向配線の交差部近傍にそれぞれ、電極
対(素子電極2,3)を含む電子放出素子が配設され、
該電極対の一方(素子電極3)がY方向配線24と、他
方(素子電極2)が絶縁層25に設けられたコンタクト
ホールを介してX方向配線26と接続された構成を有し
ている。
The electron source substrate has a plurality of Y-direction wirings (lower wirings) 24 on the substrate 21, and a plurality of X-direction wirings (upper wirings) 26 on the Y-direction wirings 24 via an insulating layer 25. And an electron-emitting device including an electrode pair (device electrodes 2 and 3) is disposed near the intersection of the bidirectional wirings,
One of the electrode pairs (element electrode 3) is connected to the Y-direction wiring 24, and the other (element electrode 2) is connected to the X-direction wiring 26 through a contact hole provided in the insulating layer 25. .

【0044】以下、この電子源基板の製造方法の一例
を、図3乃至図6を参照しつつ簡単に説明する。
An example of the method of manufacturing the electron source substrate will be briefly described below with reference to FIGS. 3 to 6.

【0045】先ず、基板21上に複数の電極対(素子電
極2,3)を形成する(図3参照)。
First, a plurality of electrode pairs (element electrodes 2 and 3) are formed on the substrate 21 (see FIG. 3).

【0046】次に、一方の素子電極(素子電極3)に接
して、かつそれらを連結するようにライン状のパターン
で複数のY方向配線(下配線)24を形成する(図4参
照)。図示していないが、Y方向配線(下配線)24の
終端部は外部駆動回路への引出し配線として使うため
に、線幅をより大きくしている。このY方向配線(下配
線)24は、本電子源基板を用いて画像形成装置として
パネル化した後は信号電極として作用する。
Next, a plurality of Y-direction wirings (lower wirings) 24 are formed in a linear pattern so as to be in contact with one of the device electrodes (device electrode 3) and to connect them (see FIG. 4). Although not shown, the terminal portion of the Y-direction wiring (lower wiring) 24 has a larger line width for use as a lead-out wiring to the external drive circuit. The Y-direction wiring (lower wiring) 24 functions as a signal electrode after being formed into a panel as an image forming apparatus using the present electron source substrate.

【0047】次に、上下配線を絶縁するために、絶縁層
25を形成する(図5参照)。この絶縁層25は、後述
のX方向配線(上配線)下に、先に形成したY方向配線
(下配線)24との交差部を覆うように、かつX方向配
線(上配線)と他方の素子電極(素子電極2)との電気
的接続が可能なように、各素子に対応した接続部にコン
タクトホール27を開けて形成する。
Next, an insulating layer 25 is formed to insulate the upper and lower wirings (see FIG. 5). This insulating layer 25 covers the intersection of the previously formed Y-direction wiring (lower wiring) 24 below the X-direction wiring (upper wiring), which will be described later. A contact hole 27 is formed at a connection portion corresponding to each element so that the element electrode (element electrode 2) can be electrically connected.

【0048】次に、先に形成した絶縁層25の上に、X
方向配線(上配線)26を形成する(図6参照)。X方
向配線26は、絶縁層25を挟んでY方向配線24と交
差しており、絶縁層25に設けたコンタクトホール27
部分で素子電極2と接続される。図示していないが、外
部駆動回路への引出し配線もこれと同様の方法で形成す
る。X方向配線26は画像形成装置としてパネル化した
後は走査電極として作用し、信号電極として作用するY
方向配線24よりも低い配線抵抗を要求されるため、線
幅を太くするか膜厚を厚くする設計がなされる。
Next, X is formed on the insulating layer 25 previously formed.
Direction wiring (upper wiring) 26 is formed (see FIG. 6). The X-direction wiring 26 intersects with the Y-direction wiring 24 with the insulating layer 25 interposed therebetween, and a contact hole 27 provided in the insulating layer 25.
The part is connected to the device electrode 2. Although not shown, the lead wiring to the external drive circuit is also formed by the same method. The X-direction wiring 26 acts as a scanning electrode and a Y acting as a signal electrode after being formed into a panel as an image forming apparatus.
Since a wiring resistance lower than that of the directional wiring 24 is required, the line width or the film thickness is designed to be thick.

【0049】次に、素子電極2,3間に、例えば特開平
9−102271号公報や特開2000−251665
号公報に記載のインクジェット方式によって導電性膜4
を形成する(図2、図7参照)。
Next, between the device electrodes 2 and 3, for example, JP-A-9-102271 or 2000-251665.
Conductive film 4 by the inkjet method described in Japanese Patent Publication No.
Are formed (see FIGS. 2 and 7).

【0050】次に、両方向配線24,26間にパルス電
圧を印加し、素子電極2,3間に通電することによっ
て、導電性膜4を局所的に破壊、変形もしくは変質させ
ることにより、電気的に高抵抗な状態の電子放出部(間
隙)を形成する(フォーミング工程)。パルス電圧波形
の一例を図8に示す。この時、図2及び図15に示すよ
うに、電子放出部(間隙)5は素子電極2,3の対向す
る間隙部分に該間隙と略平行に形成される。
Next, a pulse voltage is applied between the bidirectional wirings 24 and 26, and a current is applied between the device electrodes 2 and 3 to locally break, deform or change the quality of the conductive film 4, thereby electrically. An electron-emitting portion (gap) having a high resistance is formed on the surface (forming step). An example of the pulse voltage waveform is shown in FIG. At this time, as shown in FIGS. 2 and 15, the electron emission portion (gap) 5 is formed in the gap portion between the device electrodes 2 and 3 facing each other substantially parallel to the gap.

【0051】次に、炭素原子を含むガスの雰囲気下で、
上記のフォーミングと同様、両方向配線24,26間に
パルス電圧を印加し、素子電極2,3間に通電すること
によって、炭素あるいは炭素化合物を、前記間隙近傍に
カーボン膜として堆積させる(活性化工程)。活性化に
用いる電圧波形の一例を図11に示す。
Next, in an atmosphere of a gas containing carbon atoms,
Similar to the above-mentioned forming, by applying a pulse voltage between the bidirectional wirings 24 and 26 and energizing between the device electrodes 2 and 3, carbon or a carbon compound is deposited as a carbon film in the vicinity of the gap (activating step). ). FIG. 11 shows an example of a voltage waveform used for activation.

【0052】以上の工程により、基板上に多数の表面伝
導型電子放出素子をマトリクス配線接続してなる電子源
基板が作製される。
Through the above steps, an electron source substrate having a large number of surface conduction electron-emitting devices connected in matrix wiring on the substrate is manufactured.

【0053】次に、上述のような素子構成と製造方法に
よって作製された電子放出素子の基本特性について図
9、図10を用いて説明する。
Next, the basic characteristics of the electron-emitting device manufactured by the above device structure and manufacturing method will be described with reference to FIGS. 9 and 10.

【0054】図9は、前述した構成を有する電子放出素
子の電子放出特性を測定するための測定評価装置の概略
図である。図9において、51は素子に素子電圧Vfを
印加するための電源、50は素子の電極部を流れる素子
電流Ifを測定するための電流計、54は素子の電子放
出部より放出される放出電流Ieを捕捉するためのアノ
ード電極、53はアノード電極54に電圧を印加するた
めの高圧電源、52は素子の電子放出部より放出される
放出電流Ieを測定するための電流計である。
FIG. 9 is a schematic diagram of a measurement / evaluation apparatus for measuring electron emission characteristics of the electron-emitting device having the above-described structure. In FIG. 9, reference numeral 51 is a power supply for applying a device voltage Vf to the device, 50 is an ammeter for measuring a device current If flowing through the electrode portion of the device, and 54 is an emission current emitted from an electron emitting portion of the device. An anode electrode for capturing Ie, 53 is a high-voltage power supply for applying a voltage to the anode electrode 54, and 52 is an ammeter for measuring the emission current Ie emitted from the electron emission portion of the device.

【0055】電子放出素子の素子電極2,3間を流れる
素子電流If、及びアノードへの放出電流Ieの測定に
あたっては、素子電極2,3に電源51と電流計50と
を接続し、該電子放出素子の上方に電源53と電流計5
2とを接続したアノード電極54を配置している。
To measure the device current If flowing between the device electrodes 2 and 3 of the electron-emitting device and the emission current Ie to the anode, a power source 51 and an ammeter 50 are connected to the device electrodes 2 and 3, and the electron A power source 53 and an ammeter 5 above the emitting element
The anode electrode 54 connected to 2 is arranged.

【0056】また、本電子放出素子およびアノード電極
54は真空装置55内に設置され、その真空装置には排
気ポンプ56および真空計等の真空装置に必要な機器が
具備されており、所望の真空下で本素子の測定評価を行
えるようになっている。なお、アノード電極54の電圧
は1kV〜10kV、アノード電極と電子放出素子との
距離Hは2mm〜8mmの範囲で測定した。
The electron-emitting device and the anode electrode 54 are installed in a vacuum device 55, and the vacuum device is equipped with equipment necessary for the vacuum device such as an exhaust pump 56 and a vacuum gauge. The device can be measured and evaluated below. The voltage of the anode electrode 54 was 1 kV to 10 kV, and the distance H between the anode electrode and the electron-emitting device was measured in the range of 2 mm to 8 mm.

【0057】図9に示した測定評価装置により測定され
た放出電流Ieおよび素子電流Ifと素子電圧Vfの関
係の典型的な例を図10に示す。なお、放出電流Ieと
素子電流Ifは大きさが著しく異なるが、図10ではI
f、Ieの変化の定性的な比較検討のために、リニアス
ケールで縦軸を任意単位で表記した。
FIG. 10 shows a typical example of the relationship between the emission current Ie and the device current If and the device voltage Vf measured by the measurement / evaluation apparatus shown in FIG. Although the emission current Ie and the device current If are significantly different in magnitude, in FIG.
For a qualitative comparative examination of changes in f and Ie, the vertical axis is expressed in arbitrary units on a linear scale.

【0058】本電子放出素子は放出電流Ieに対する三
つの特徴を有する。
This electron-emitting device has three characteristics with respect to the emission current Ie.

【0059】まず第一に、図10からも明らかなよう
に、本素子はある電圧(しきい値電圧と呼ぶ、図10中
のVth)以上の素子電圧を印加すると急激に放出電流
Ieが増加し、一方しきい値電圧Vth以下では放出電
流Ieがほとんど検出されない。すなわち、放出電流I
eに対する明確なしきい値電圧Vthを持った非線形素
子としての特性を示しているのが判る。
First, as is apparent from FIG. 10, in the present device, when a device voltage higher than a certain voltage (called threshold voltage, Vth in FIG. 10) is applied, the emission current Ie rapidly increases. On the other hand, at the threshold voltage Vth or lower, the emission current Ie is hardly detected. That is, the emission current I
It can be seen that the characteristics as a non-linear element having a clear threshold voltage Vth with respect to e are exhibited.

【0060】第二に、放出電流Ieが素子電圧Vfに依
存するため、放出電流Ieは素子電圧Vfで制御でき
る。
Secondly, since the emission current Ie depends on the element voltage Vf, the emission current Ie can be controlled by the element voltage Vf.

【0061】第三に、アノード電極54に捕捉される放
出電荷は、素子電圧Vfを印加する時間に依存する。す
なわち、アノード電極54に捕捉される電荷量は、素子
電圧Vfを印加する時間により制御できる。
Thirdly, the emitted charges captured by the anode electrode 54 depend on the time for which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time for which the device voltage Vf is applied.

【0062】次に、本発明に係る電子源基板及び画像形
成装置について説明する。
Next, the electron source substrate and the image forming apparatus according to the present invention will be described.

【0063】本発明の電子源基板の基本構成としては、
図2に例示したような構成が挙げられる。
The basic structure of the electron source substrate of the present invention is as follows.
The configuration illustrated in FIG. 2 can be given.

【0064】本発明の電子源基板は、基板21上に、複
数のY方向配線(下配線)24と、この列方向配線24
の上に絶縁層25を介して複数のX方向配線(上配線)
26が形成され、該両方向配線の交差部近傍にそれぞ
れ、電極対(素子電極2,3)を含む電子放出素子が配
設されているものであり、特に、図2に示されるように
素子電極2,3の対向する間隙部分がY方向配線(下配
線)と略平行に配置されているものである。
In the electron source substrate of the present invention, a plurality of Y-direction wirings (lower wirings) 24 and the column-direction wirings 24 are provided on the substrate 21.
Wiring in the X direction (upper wiring) through the insulating layer 25 on
26 is formed, and electron-emitting devices including electrode pairs (device electrodes 2 and 3) are arranged near the intersections of the bidirectional wirings. In particular, as shown in FIG. The gaps between the two and the three facing each other are arranged substantially parallel to the Y-direction wiring (lower wiring).

【0065】本発明の一実施形態に係る電子源基板にお
ける特徴を図1を参照して説明すると、発光材料が形成
された透明基板と対向配置することによって表示パネル
を構成する際、発光材料が形成された領域に対向する表
示領域内においては、少なくともY方向配線24は、基
板と形成する平均角度が鈍角となる図18に例示したよ
うな断面形状を有し、表示領域外においては、XY両方
向配線、即ちX方向引出し配線11及びY方向引出し配
線12は、基板と形成する平均角度が鋭角となる図17
に例示したような断面形状を有する点である。
The characteristics of the electron source substrate according to one embodiment of the present invention will be described with reference to FIG. 1. When a display panel is constructed by disposing a transparent substrate on which a light emitting material is formed so as to face the light emitting material, In the display region facing the formed region, at least the Y-direction wiring 24 has a cross-sectional shape as illustrated in FIG. 18 in which the average angle formed with the substrate is an obtuse angle, and outside the display region, XY. The bidirectional wiring, that is, the X-direction lead-out wiring 11 and the Y-direction lead-out wiring 12 forms an acute angle with the substrate as shown in FIG.
The point is to have a cross-sectional shape as illustrated in FIG.

【0066】尚、本発明で言う、平均角度とは、配線断
面の外形線を合成して得た直線(合成線)と基板表面と
のなす角度を意味し、この合成線は、配線の幅が基板か
ら離れる方向に向かって狭くなるような配線形状の場合
には、基板面と鋭角を形成し、配線の幅が基板から離れ
る方向に向かって広くなるような配線形状の場合には、
基板面と鈍角を形成する。
The average angle referred to in the present invention means the angle formed by a straight line (composite line) obtained by synthesizing the contour lines of the wiring cross section and the surface of the substrate, and this synthetic line is the width of the wiring. In the case of a wiring shape in which becomes narrower in the direction away from the substrate, an acute angle is formed with the substrate surface, and in the case of a wiring shape in which the width of the wiring becomes wider in the direction away from the substrate,
Form an obtuse angle with the substrate surface.

【0067】尚、付言するならば、配線が基板と形成す
る平均角度が鋭角の場合、配線の基板との接触部におけ
るエッジにかかる応力の方向も、基板面に対して鋭角と
なり、また、配線が基板と形成する平均角度が鈍角の場
合には、配線の基板との接触部におけるエッジにかかる
応力の方向も、基板面に対して鈍角となる。
It should be noted that, if the average angle formed by the wiring with the substrate is an acute angle, the direction of stress applied to the edge at the contact portion of the wiring with the substrate also becomes an acute angle with respect to the substrate surface. When the average angle formed with the substrate is an obtuse angle, the direction of stress applied to the edge at the contact portion of the wiring with the substrate is also an obtuse angle with respect to the substrate surface.

【0068】上記のような断面形状を有する各配線の具
体的な形成方法は後述の実施例において詳しく説明する
が、 (1)表示領域内においては少なくともY方向配線24
をフォトペーストを用いたフォトリソ法により形成し、
表示領域外においてはXY両方向引出し配線11,12
ともスクリーン印刷法によるパターン印刷で形成する方
法。 (2)表示領域内においては少なくともY方向配線24
を、表示領域外においてはXY両方向引出し配線11,
12ともフォトペーストを用いたフォトリソ法によりパ
ターン形成した後、少なくとも表示領域外においては前
記フォトペースト中の有機成分の焼失温度より高温でか
つ無機成分の軟化点より低温で焼失するオーバーコート
層と同時に焼成する方法。が好適である。
A specific method of forming each wiring having the above-mentioned cross-sectional shape will be described in detail in the embodiments described later. (1) At least the Y-direction wiring 24 in the display area
Is formed by a photolithography method using a photo paste,
Outside the display area, XY bidirectional lead wires 11 and 12
Both are methods of forming by pattern printing by screen printing. (2) At least the Y-direction wiring 24 in the display area
Outside the display area, the XY bidirectional lead wires 11,
After forming a pattern by a photolithography method using a photo paste, both 12 and the overcoat layer are burned out at a temperature higher than the burning temperature of the organic component in the photo paste and a temperature lower than the softening point of the inorganic component at least outside the display area. How to bake. Is preferred.

【0069】尚、上記オーバーコート層としては、感光
性アクリル樹脂等の感光性樹脂を用いることができる。
A photosensitive resin such as a photosensitive acrylic resin can be used as the overcoat layer.

【0070】以上のように表示領域内および表示領域外
における各配線の断面形状をそれぞれ制御することによ
り、表示領域内においては所望のY方向配線の高さを確
保して放出電子の軌道制御を良好に行え、表示領域外に
おいては両方向配線ともエッジカール及びサイドクラッ
クがない電子源基板を得ることができる。
By controlling the cross-sectional shape of each wiring in the display area and outside the display area as described above, the desired height of the wiring in the Y direction can be secured in the display area to control the trajectory of the emitted electrons. The electron source substrate can be satisfactorily processed, and an electron source substrate having no edge curl and side cracks in the bidirectional wiring outside the display region can be obtained.

【0071】次に、上記のような単純マトリクス配置の
電子源基板を用いた本発明の画像形成装置の一例につい
て、図12を用いて説明する。
Next, an example of the image forming apparatus of the present invention using the electron source substrate having the above-mentioned simple matrix arrangement will be described with reference to FIG.

【0072】図12において、21は上記の電子源基
板、82はガラス基板83の内面に蛍光膜84とメタル
バック85等が形成されたフェースプレート、86は支
持枠である。電子源基板21、支持枠86及びフェース
プレート82をフリットガラスによって接着し、400
〜500℃で、10分以上焼成することで、封着して、
外囲器90を構成する。
In FIG. 12, 21 is the electron source substrate, 82 is a face plate having a fluorescent film 84, a metal back 85 and the like formed on the inner surface of a glass substrate 83, and 86 is a supporting frame. The electron source substrate 21, the support frame 86, and the face plate 82 are bonded by frit glass, and 400
By firing at ~ 500 ° C for 10 minutes or more, it seals and
The envelope 90 is configured.

【0073】尚、フェースプレート82と電子源基板2
1との間に、スペーサーと呼ばれる不図示の支持体を設
置することにより、大面積パネルの場合にも大気圧に対
して十分な強度を持つ外囲器90を構成することもでき
る。
The face plate 82 and the electron source substrate 2
By installing a support body (not shown) called a spacer between the outer case 1 and the case 1, it is possible to configure the envelope 90 having sufficient strength against atmospheric pressure even in the case of a large area panel.

【0074】図13はフェースプレート82上に設ける
蛍光膜84の説明図である。蛍光膜84は、モノクロー
ムの場合は蛍光体のみから成るが、カラーの蛍光膜の場
合は、蛍光体の配列によりブラックストライプあるいは
ブラックマトリクスなどと呼ばれる黒色導電体91と蛍
光体92とで構成される。ブラックストライプ、ブラッ
クマトリクスが設けられる目的は、カラー表示の場合必
要となる三原色蛍光体の、各蛍光体92間の塗り分け部
を黒くすることで混色等を目立たなくすることと、蛍光
膜84における外光反射によるコントラストの低下を抑
制することである。
FIG. 13 is an explanatory view of the fluorescent film 84 provided on the face plate 82. In the case of monochrome, the fluorescent film 84 is composed of only the phosphor, but in the case of a color fluorescent film, it is composed of a black conductor 91 and a phosphor 92 called a black stripe or a black matrix depending on the arrangement of the phosphors. . The purpose of providing the black stripes and the black matrix is to make the color mixture or the like inconspicuous by making the portions of the three primary color phosphors, which are required for color display, between the respective phosphors 92 black, and to make the phosphor film 84 inconspicuous. This is to suppress a decrease in contrast due to reflection of external light.

【0075】また、蛍光膜84の内面側には通常メタル
バック85が設けられる。メタルバックの目的は、蛍光
体の発光のうち内面側への光をフェースプレート82側
へ鏡面反射することにより輝度を向上すること、電子ビ
ーム加速電圧を印加するためのアノード電極として作用
すること等である。メタルバックは、蛍光膜作製後、蛍
光膜の内面側表面の平滑化処理(通常フィルミングと呼
ばれる)を行い、その後Alを真空蒸着等で堆積するこ
とで作製できる。
A metal back 85 is usually provided on the inner surface side of the fluorescent film 84. The purpose of the metal back is to improve the brightness by specularly reflecting the light toward the inner surface side of the light emitted from the phosphor toward the face plate 82 side, and to act as an anode electrode for applying an electron beam accelerating voltage. Is. The metal back can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al by vacuum evaporation or the like.

【0076】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、上下基板の突き当て法などで十分な位置合わせを行
う必要がある。
When the above-mentioned sealing is performed, in the case of color, it is necessary to make the respective color phosphors correspond to the electron-emitting devices, so that it is necessary to perform sufficient alignment by a butting method of the upper and lower substrates.

【0077】封着時の真空度は10-5Pa程度の真空度
が要求される他、外囲器90の封止後の真空度を維持す
るために、ゲッター処理を行なう場合もある。これは、
外囲器90の封止を行なう直前あるいは封止後に、抵抗
加熱あるいは高周波加熱等の加熱法により、外囲器内の
所定の位置(不図示)に配置されたゲッターを加熱し、
蒸着膜を形成する処理である。ゲッターは通常Ba等が
主成分であり、該蒸着膜の吸着作用により、真空度を維
持するものである。
The degree of vacuum at the time of sealing is required to be about 10.sup.-5 Pa, and in some cases, a getter process is performed to maintain the degree of vacuum after the envelope 90 is sealed. this is,
Immediately before or after sealing the envelope 90, a getter arranged at a predetermined position (not shown) in the envelope is heated by a heating method such as resistance heating or high frequency heating.
This is a process of forming a vapor deposition film. The getter usually has Ba or the like as a main component, and maintains the degree of vacuum by the adsorption action of the vapor deposition film.

【0078】この時、本発明の電子源基板では表示領域
外の両方向引出し配線ともエッジカール及びサイドクラ
ックを無くすことができるため、図16に示したような
リークパスの発生を防ぎ、真空信頼性の高い画像形成装
置を実現できる。
At this time, in the electron source substrate of the present invention, the edge curl and the side crack can be eliminated in the bidirectionally drawn wiring outside the display area, so that the generation of the leak path as shown in FIG. 16 is prevented and the vacuum reliability is improved. A high image forming apparatus can be realized.

【0079】[0079]

【実施例】以下、本発明の実施例を説明するが、本発明
はこれらの実施例に限定されるものではない。
EXAMPLES Examples of the present invention will be described below, but the present invention is not limited to these examples.

【0080】[実施例1]本実施例は、図2に示したよ
うな多数の表面伝導型電子放出素子をマトリクス配線接
続してなる電子源基板を製造した例である。図2中、2
1は基板、2と3は素子電極、4は導電性膜(素子
膜)、5は電子放出部、24はY方向配線(下配線)、
25は絶縁層、26はX方向配線(上配線)である。
[Embodiment 1] This embodiment is an example of manufacturing an electron source substrate in which a large number of surface conduction electron-emitting devices as shown in FIG. 2 are connected in matrix wiring. 2 in FIG.
1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive film (device film), 5 is an electron emitting portion, 24 is a Y-direction wiring (lower wiring),
Reference numeral 25 is an insulating layer, and 26 is an X-direction wiring (upper wiring).

【0081】尚、図2は電子源基板の表示領域内のみを
示しており、実際に製造した電子源基板では図1に示し
たように、表示領域内に形成されたY方向配線24は表
示領域外のY方向引出し配線12と接続され、同じくX
方向配線26はX方向引出し配線11と接続されてい
る。X方向配線26はパネル化した後走査電極として作
用し、信号電極として作用するY方向配線24よりも低
い配線抵抗を要求されるため、線幅を太くするか膜厚を
厚くする設計がなされる。
FIG. 2 shows only the inside of the display area of the electron source substrate. In the actually manufactured electron source substrate, as shown in FIG. 1, the Y-direction wiring 24 formed in the display area is displayed. Connected to the Y-direction lead wire 12 outside the area
The direction wiring 26 is connected to the X-direction leading wiring 11. Since the X-direction wiring 26 functions as a scanning electrode after being formed into a panel and requires a wiring resistance lower than that of the Y-direction wiring 24 functioning as a signal electrode, a design is made to make the line width thicker or thicker. .

【0082】以下、本実施例の電子源基板の製造方法
を、図2乃至図7等を参照しつつ説明する。
Hereinafter, a method of manufacturing the electron source substrate of this embodiment will be described with reference to FIGS.

【0083】(素子電極の形成)基板21としてアルカ
リ成分が少ないPD−200(旭硝子(株)製)の2.
8mm厚ガラス上にナトリウムブロック層としてSiO
2膜100nmを塗付焼成したものを用いた。
(Formation of device electrode) As the substrate 21, PD-200 (manufactured by Asahi Glass Co., Ltd.) containing a small amount of alkali components was used.
SiO as a sodium block layer on 8 mm thick glass
Two films having 100 nm applied and baked were used.

【0084】そして、このガラス基板21上に、スパッ
タ法によってまず下引き層としてチタニウムTi(厚さ
5nm)、その上にルテニウムRu(厚さ40nm)を
成膜した後、ホトレジストを塗布し、露光、現像、エッ
チングという一連のフォトリソグラフィー法によってパ
ターニングして素子電極2,3を形成した(図3参
照)。なお、本実施例では素子電極の間隔L=10μ
m、対向する長さW=100μmとした。
Then, titanium Ti (thickness: 5 nm) was formed as an undercoat layer on the glass substrate 21 by a sputtering method, and ruthenium Ru (thickness: 40 nm) was formed thereon, and then a photoresist was applied and exposed. The device electrodes 2 and 3 were formed by patterning by a series of photolithography methods of developing, etching and etching (see FIG. 3). In this embodiment, the distance L between the device electrodes is L = 10 μm.
m, and the opposing length W = 100 μm.

【0085】(Y方向配線の形成)共通配線としてのX
方向配線26とY方向配線24の配線材料に関しては、
多数の表面伝導型電子放出素子にほぼ均等な電圧が供給
されるように低抵抗である事が望まれ、材料、膜厚、配
線巾等が適宜設定される。
(Formation of Y Direction Wiring) X as Common Wiring
Regarding the wiring material of the directional wiring 26 and the Y-directional wiring 24,
A low resistance is desired so that a substantially uniform voltage is supplied to a large number of surface conduction electron-emitting devices, and the material, film thickness, wiring width, etc. are appropriately set.

【0086】信号配線としてのY方向配線(下配線)2
4は、フォトペースト材料を用いたフォトリソ法によ
り、一方の素子電極3に接して、かつそれらを連結する
ようにライン状のパターンで形成した。材料には銀Ag
フォトぺーストインキDC−206(Dupont社
製)を用い、スクリーン印刷した後、乾燥させてから、
所定のパターンに露光し現像した。この後480℃前後
の温度で焼成してY方向配線24を形成した(図4参
照)。このY方向配線24の厚さは約15μm、線幅は
約50μmである。
Y-direction wiring (lower wiring) 2 as signal wiring
4 was formed by a photolithography method using a photopaste material in a linear pattern so as to be in contact with one of the device electrodes 3 and to connect them. Material is silver Ag
Photopaste ink DC-206 (manufactured by Dupont) was screen-printed and then dried,
The pattern was exposed to light and developed. Then, the Y-direction wiring 24 was formed by firing at a temperature of about 480 ° C. (see FIG. 4). The Y-direction wiring 24 has a thickness of about 15 μm and a line width of about 50 μm.

【0087】(絶縁層の形成)上下配線を絶縁するため
に、絶縁層25を形成する。後述のX方向配線(上配
線)下に、先に形成したY方向配線(下配線)24との
交差部を覆うように、かつX方向配線(上配線)と素子
電極2との電気的接続が可能なように、各素子に対応し
た接続部にコンタクトホール27を開けて形成した(図
5参照)。
(Formation of Insulating Layer) An insulating layer 25 is formed to insulate the upper and lower wirings. Electrical connection between the X-direction wiring (upper wiring) and the element electrode 2 is provided under the X-direction wiring (upper wiring) described later so as to cover the intersection with the previously formed Y-direction wiring (lower wiring) 24. In order to enable the above, a contact hole 27 was formed in the connection portion corresponding to each element (see FIG. 5).

【0088】具体的には、PbOを主成分とする感光性
のガラスペーストJ1345(Dupont社製)をス
クリーン印刷した後、露光−現像した。これを4回繰り
返し、最後に480℃前後の温度で焼成した。この絶縁
層25の厚みは、全体で約30μmであり、幅は150
μmである。
Specifically, a photosensitive glass paste J1345 (manufactured by Dupont) containing PbO as a main component was screen-printed, and then exposed and developed. This was repeated 4 times, and finally firing was performed at a temperature of around 480 ° C. The insulating layer 25 has a total thickness of about 30 μm and a width of 150 μm.
μm.

【0089】(X方向配線の形成)先に形成した絶縁層
25の上に、Agぺーストインキをスクリーン印刷した
後乾燥させ、この上に再度同様なことを行い2度塗りし
てから、420℃前後の温度で焼成してX方向配線(上
配線)26を形成した(図6参照)。X方向配線26
は、絶縁層25を挟んでY方向配線24と交差してお
り、絶縁層25に設けたコンタクトホール27部分で素
子電極22と接続されている。
(Formation of X-direction wiring) On the insulating layer 25 formed previously, Ag paste ink is screen-printed and dried, and the same operation is again performed twice and then 420 times. The X-direction wiring (upper wiring) 26 was formed by baking at a temperature of around ℃ (see FIG. 6). X-direction wiring 26
Intersect with the Y-direction wiring 24 with the insulating layer 25 interposed therebetween, and are connected to the device electrode 22 at the contact hole 27 portion provided in the insulating layer 25.

【0090】このX方向配線26はパネル化した後は走
査電極として作用する。尚、X方向配線26の厚さは約
15μm、線幅は約300μmである。
The X-direction wiring 26 functions as a scanning electrode after being formed into a panel. The X-direction wiring 26 has a thickness of about 15 μm and a line width of about 300 μm.

【0091】(引出し配線の形成)外部駆動回路と接続
するためのX・Y両方向の引出し配線11,12は、前
述したX方向配線(上配線)26と同様の方法で形成し
た(図1参照)。尚、引き出し配線11,12は線幅を
より大きくとり、場所により100μm〜500μmで
ある。
(Formation of Lead-Out Wiring) Lead-out wirings 11 and 12 in both X and Y directions for connecting to an external drive circuit are formed by the same method as the above-mentioned X-direction wiring (upper wiring) 26 (see FIG. 1). ). The lead wires 11 and 12 have a larger line width and are 100 μm to 500 μm depending on the location.

【0092】このように本実施例では、表示領域内のY
方向配線24をフォトペーストを用いたフォトリソ法に
より形成し、表示領域外のXY両方向配線(引出し配線
11,12)ともスクリーン印刷法により形成すること
により、表示領域内のY方向配線24の断面は図18
(a)のように基板と形成する平均角度が鈍角、表示領
域外のXY両方向配線(引出し配線11,12)の断面
は図17(a)のように基板と形成する平均角度が鋭角
であるXYマトリクス配線を有する基板が形成された。
As described above, in this embodiment, Y in the display area is
The directional wiring 24 is formed by a photolithography method using a photo paste, and the XY bidirectional wirings (lead-out wirings 11 and 12) outside the display area are also formed by a screen printing method. FIG.
As shown in FIG. 17A, the average angle formed with the substrate is an obtuse angle, and the cross section of the XY bidirectional wirings (lead-out wirings 11 and 12) outside the display region is an acute angle formed with the substrate as shown in FIG. 17A. A substrate having XY matrix wiring was formed.

【0093】(導電性膜の形成)次に、上記基板を十分
にクリーニングした後、撥水剤を含む溶液で表面を処理
し、表面が疎水性になるようにした。これはこの後塗布
する導電性膜形成用の水溶液が、素子電極上に適度な広
がりをもって配置されるようにするためである。用いた
撥水剤は、ジメチルジエトキシシランをスプレー法にて
基板上に散布し、120℃にて温風乾燥した。
(Formation of Conductive Film) Next, after thoroughly cleaning the substrate, the surface was treated with a solution containing a water repellent so that the surface became hydrophobic. This is because the aqueous solution for forming the conductive film, which is applied thereafter, is arranged on the device electrode with a proper spread. As the water repellent used, dimethyldiethoxysilane was sprayed on the substrate by a spray method, and dried at 120 ° C. with warm air.

【0094】その後、素子電極2,3間に導電性膜4を
形成した。本工程を図7の模式図を用いて説明する。
尚、基板21上における個々の素子電極の平面的ばらつ
きを補償するために、基板上の数箇所に於いてパターン
の配置ずれを観測し、観測点間のポイントのずれ量は直
線近似して位置補完し、導電性膜形成材料を塗付する事
によって、全画素の位置ずれをなくして、対応した位置
に的確に塗付するようにした。
After that, the conductive film 4 was formed between the device electrodes 2 and 3. This step will be described with reference to the schematic diagram of FIG. 7.
In order to compensate for the planar variations of the individual device electrodes on the substrate 21, pattern displacements are observed at several points on the substrate, and the displacement amount of the points between the observation points is linearly approximated to the position. By complementing the above, by applying the conductive film forming material, it is possible to eliminate the positional deviation of all the pixels and to apply it to the corresponding positions accurately.

【0095】本実施例では、導電性膜4としてパラジウ
ム膜を得る目的で、先ず水85:イソプロピルアルコー
ル(IPA)15からなる水溶液に、パラジウム−プロ
リン錯体0.15重量%を溶解し、有機パラジウム含有
溶液を得た。この他若干の添加剤を加えた。この溶液の
液滴を、液滴付与手段71として、ピエゾ素子を用いた
インクジェット噴射装置を用い、ドット径が60μmと
なるように調整して素子電極間に付与した(図7
(a))。
In this example, for the purpose of obtaining a palladium film as the conductive film 4, 0.15% by weight of palladium-proline complex was first dissolved in an aqueous solution of water 85: isopropyl alcohol (IPA) 15 to prepare an organic palladium film. A containing solution was obtained. Besides this, some additives were added. A droplet of this solution was applied between the element electrodes by adjusting the dot diameter to 60 μm using an inkjet ejecting device using a piezo element as the droplet applying means 71 (FIG. 7).
(A)).

【0096】その後、この基板を空気中にて、350℃
で10分間の加熱焼成処理をして酸化パラジウム(Pd
O)からなる導電性膜4’が形成された(図7
(b))。ドットの直径は約60μm、厚みは最大で1
0nmの膜が得られた。
Thereafter, this substrate was placed in air at 350 ° C.
After heating and baking for 10 minutes, palladium oxide (Pd
A conductive film 4 ′ made of O) was formed (FIG. 7).
(B)). The dot diameter is about 60 μm and the maximum thickness is 1
A 0 nm film was obtained.

【0097】(フォーミング工程)次に、フォーミング
と呼ばれる本工程に於いて、上記導電性膜4’を通電処
理して内部に亀裂を生じさせ、電子放出部5を形成する
(図7(c))。
(Forming Step) Next, in this step called forming, the conductive film 4'is energized to cause cracks therein to form the electron emitting portion 5 (FIG. 7C). ).

【0098】具体的な方法は、上記基板21の周囲の引
出し配線部を残して、基板全体を覆うようにフード状の
蓋をかぶせて基板21との間で内部に真空空間を作り、
外部電源よりこの引出し配線の端子部から両方向配線2
4,26間に電圧を印加し、素子電極2,3間に通電す
ることによって、導電性膜4’を局所的に破壊、変形も
しくは変質させることにより、電気的に高抵抗な状態の
電子放出部5を形成する。フード状の蓋と基板21とは
樹脂製のOリングを介して当接することで、気密容器を
形成している。
As a specific method, a hood-like lid is covered so as to cover the entire substrate, leaving the lead-out wiring portion around the substrate 21, and a vacuum space is created inside the substrate 21.
Two-way wiring from the terminal of this lead wiring from the external power supply 2
By applying a voltage between the electrodes 4 and 26 and energizing the device electrodes 2 and 3, the conductive film 4 ′ is locally destroyed, deformed or altered to emit electrons in an electrically high resistance state. Form part 5. The hood-shaped lid and the substrate 21 are in contact with each other via a resin O-ring to form an airtight container.

【0099】この時若干の水素ガスを含む真空雰囲気下
で通電加熱すると、水素によって還元が促進され酸化パ
ラジウムPdOからなる導電性膜4’がパラジウムPd
からなる導電性膜4に変化する。
At this time, if current is heated in a vacuum atmosphere containing a slight amount of hydrogen gas, the reduction is promoted by hydrogen and the conductive film 4'made of palladium oxide PdO forms palladium Pd.
To the conductive film 4.

【0100】この変化時に膜の還元収縮によって、一部
に亀裂(間隙)が生じるが、この亀裂発生位置、及びそ
の形状は元の膜の均一性に大きく影響される。多数の素
子の特性ばらつきを抑えるには、上記亀裂は導電性膜4
の中央部に起こり、かつなるべく直線状になることがな
によりも望ましい。
At the time of this change, cracks (gaps) are partially generated due to the reduction contraction of the film, and the position where this crack is generated and its shape are greatly affected by the uniformity of the original film. In order to suppress variations in the characteristics of many elements, the cracks should be formed in the conductive film 4
It is most desirable that it occurs in the central part of and is as linear as possible.

【0101】なおこのフォーミングにより形成した亀裂
付近からも、所定の電圧下では電子放出が起こるが、現
状の条件ではまだ発生効率が非常に低いものである。
Electrons are emitted from the vicinity of the crack formed by this forming under a predetermined voltage, but the generation efficiency is still very low under the current conditions.

【0102】また得られた導電性膜4の抵抗値Rsは、
102から107Ωの値である。
The resistance value Rs of the obtained conductive film 4 is
It is a value of 10 2 to 10 7 Ω.

【0103】本実施例ではフォーミング処理に図8
(b)に示した様なパルス波形を用い、T1を0.1m
sec、T2を50msecとした。印加した電圧は
0.1Vから始めて5秒ごとに0.1Vステップ程度ず
つ増加させた。通電フォーミング処理の終了は、パルス
電圧印加時に素子に流れる電流を測定して抵抗値を求
め、フォーミング処理前の抵抗に対して1000倍以上
の抵抗を示した時点でフォーミングを終了した。
In this embodiment, the forming process is performed as shown in FIG.
Using the pulse waveform as shown in (b), T1 is 0.1 m
sec and T2 were set to 50 msec. The applied voltage started from 0.1 V and was increased by about 0.1 V step every 5 seconds. The energization forming process was completed by measuring the current flowing through the element when a pulse voltage was applied to obtain the resistance value, and ending the forming process when the resistance was 1000 times or more the resistance before the forming process.

【0104】(活性化工程)前記のフォーミングと同様
にフード状の蓋をかぶせて基板21との間で内部に真空
空間を作り、外部から両方向配線24,26を通じてパ
ルス電圧を素子電極2,3間に繰り返し印加することに
よって行う。そして炭素原子を含むガスを導入し、それ
に由来する炭素あるいは炭素化合物を、前記亀裂近傍に
カーボン膜として堆積させる。
(Activation Step) As in the above-described forming, a hood-like lid is put on to form a vacuum space inside with the substrate 21, and a pulse voltage is applied from the outside through the bidirectional wirings 24, 26 to the device electrodes 2, 3. It is performed by repeatedly applying the voltage between them. Then, a gas containing carbon atoms is introduced, and carbon or a carbon compound derived therefrom is deposited as a carbon film in the vicinity of the crack.

【0105】本実施例ではカーボン源としてトリニトリ
ルを用い、スローリークバルブを通して真空空間内に導
入し、1.3×10-4Paを維持した。
In this example, trinitrile was used as the carbon source and introduced into the vacuum space through the slow leak valve to maintain 1.3 × 10 -4 Pa.

【0106】図11に、活性化工程で用いられる電圧印
加の好ましい一例を示した。印加する最大電圧値は、1
0〜20Vの範囲で適宜選択される。
FIG. 11 shows a preferred example of voltage application used in the activation step. Maximum applied voltage value is 1
It is appropriately selected within the range of 0 to 20V.

【0107】図11(a)に於いて、T1は電圧波形の
正と負のパルス幅、T2はパルス間隔であり、電圧値は
正負の絶対値が等しく設定されている。また、図11
(b)に於いて、T1およびT1’はそれぞれ電圧波形
の正と負のパルス幅、T2はパルス間隔であり、T1>
T1’、電圧値は正負の絶対値が等しく設定されてい
る。
In FIG. 11A, T1 is the positive and negative pulse width of the voltage waveform, T2 is the pulse interval, and the voltage values are set to have the same positive and negative absolute values. In addition, FIG.
In (b), T1 and T1 ′ are positive and negative pulse widths of the voltage waveform, T2 is a pulse interval, and T1>
The positive and negative absolute values of T1 'and the voltage value are set equal.

【0108】このとき、素子電極3に与える電圧を正と
しており、素子電流Ifは、素子電極3から素子電極2
へ流れる方向が正である。約60分後に放出電流Ieが
ほぼ飽和に達した時点で通電を停止し、スローリークバ
ルブを閉め、活性化処理を終了した。尚上述のフォーミ
ング、活性化工程において、Oリングを介したフード状
の蓋との気密容器形成は十分良好であり、フォーミング
時の真空雰囲気、活性化時の活性化雰囲気(炭素雰囲
気)は十分に維持されていた。
At this time, the voltage applied to the element electrode 3 is positive, and the element current If is from the element electrode 3 to the element electrode 2
The direction of flow to is positive. After about 60 minutes, when the emission current Ie reached almost saturation, the energization was stopped, the slow leak valve was closed, and the activation treatment was completed. In the forming and activation steps described above, the formation of the airtight container with the hood-shaped lid through the O-ring is sufficiently good, and the vacuum atmosphere during forming and the activation atmosphere (carbon atmosphere) during activation are sufficiently It was maintained.

【0109】以上の工程で、基板上に多数の電子放出素
子をマトリクス配線接続してなる電子源基板を作製する
ことができた。
Through the above steps, an electron source substrate in which a large number of electron-emitting devices are connected in matrix wiring on the substrate can be manufactured.

【0110】(電子源基板の特性評価)上述のような素
子構成と製造方法によって作製された電子源基板の電子
放出特性を、図9に示したような装置を用いて測定し
た。その結果、素子電極間に印加する電圧12Vにおけ
る放出電流Ieを測定したところ平均0.6μA、電子
放出効率は平均0.15%を得た。また素子間の均一性
もよく、各素子間でのIeのばらつきは5%と良好であ
った。
(Characteristic Evaluation of Electron Source Substrate) The electron emission characteristic of the electron source substrate manufactured by the above-mentioned element structure and manufacturing method was measured using the apparatus shown in FIG. As a result, when the emission current Ie at a voltage of 12 V applied between the device electrodes was measured, an average of 0.6 μA and an electron emission efficiency of 0.15% were obtained. In addition, the uniformity between the elements was good, and the variation in Ie between the elements was as good as 5%.

【0111】次に、以上のようにして製造した単純マト
リクス配置の電子源基板を用いて図12に示したような
画像形成装置(表示パネル)を製造した。尚、図12は
内部を表現するために部分的に切り欠いて表している。
Next, an image forming apparatus (display panel) as shown in FIG. 12 was manufactured using the electron source substrate having the simple matrix arrangement manufactured as described above. Note that FIG. 12 is partially cut away to represent the inside.

【0112】本実施例では、電子源基板21、支持枠8
6及びフェースプレート82をフリットガラスによって
接着し、480℃で、30分焼成することで、封着し
て、外囲器90を得た。
In this embodiment, the electron source substrate 21 and the support frame 8
6 and the face plate 82 were adhered by frit glass, and baked by heating at 480 ° C. for 30 minutes to obtain an envelope 90.

【0113】尚、この一連の工程を全て真空チャンバー
中で行うことで、同時に外囲器90内部を最初から真空
にすることが可能となり、かつ工程もシンプルにするこ
とができた。
By performing all of this series of steps in the vacuum chamber, the inside of the envelope 90 can be evacuated from the beginning, and the steps can be simplified.

【0114】このようにして図12に示されるような表
示パネルを製造し、図14の走査回路・制御回路・変調
回路・直流電圧源などからなる駆動回路を接続し、パネ
ル状の画像表示装置を製造した。
In this way, a display panel as shown in FIG. 12 is manufactured, and a drive circuit composed of the scanning circuit, the control circuit, the modulation circuit, the DC voltage source, etc. of FIG. 14 is connected to the panel-shaped image display device. Was manufactured.

【0115】以上のようにして製造した画像表示装置に
おいて、X方向端子とY方向端子を通じて、各電子放出
素子に時分割で所定電圧を印加することにより電子放出
させ、高圧端子Hvを通じ、アノード電極であるメタル
バック85に高圧を印加し、発生した電子ビームを加速
し、蛍光膜84に衝突させることによって、画像を表示
した。
In the image display device manufactured as described above, electrons are emitted by applying a predetermined voltage in a time-division manner to each electron-emitting device through the X-direction terminal and the Y-direction terminal, and the anode electrode through the high-voltage terminal Hv. An image is displayed by applying a high voltage to the metal back 85, which accelerates the generated electron beam, and collides it with the fluorescent film 84.

【0116】本実施例では、ライン状の電子放出部5と
略平行に配置されているY方向配線24の高さを十分確
保して放出電子の軌道制御を良好に行えるため、発光効
率が高く、また、表示領域外のXY両方向配線(引出し
配線11,12)の断面が基板と形成する平均角度が鋭
角となるようにしたことにより、表示領域外において両
方向配線ともエッジカール及びサイドクラックが発生し
ておらず、真空信頼性の高い画像形成装置が得られた。
In this embodiment, since the height of the Y-direction wiring 24 arranged substantially parallel to the line-shaped electron emitting portion 5 is sufficiently secured and the trajectory of emitted electrons can be controlled well, the luminous efficiency is high. Further, since the cross section of the XY bidirectional wirings (lead-out wirings 11 and 12) outside the display area is formed so that the average angle formed with the substrate is an acute angle, edge curl and side cracks occur in the bidirectional wiring outside the display area. As a result, an image forming apparatus having high vacuum reliability was obtained.

【0117】[実施例2]本実施例は、表示領域内のY
方向配線形成時に、表示領域外のX・Y両方向引出し配
線も同時に形成し、このX・Y両方向引出し配線には更
にアクリル樹脂をコートして同時に焼成した以外は実施
例1と同様に電子源基板を作製した。以下に配線形成部
分のみ説明する。
[Embodiment 2] In this embodiment, Y in the display area is
An electron source substrate similar to that of Example 1 except that the X / Y bidirectionally drawn wiring outside the display area was simultaneously formed when the directional wiring was formed, and the X / Y bidirectionally drawn wiring was further coated with an acrylic resin and simultaneously baked. Was produced. Only the wiring forming portion will be described below.

【0118】(Y方向配線の形成)Y方向配線(下配
線)24は、フォトペースト材料を用いたフォトリソ法
により、一方の素子電極3に接して、かつそれらを連結
するようにライン状のパターンで形成した。材料には銀
AgフォトぺーストインキDC−206(Dupont
社製)を用い、スクリーン印刷した後、乾燥させてか
ら、所定のパターンに露光し現像した。この後480℃
前後の温度で焼成してY方向配線24を形成した(図4
参照)。このY方向配線24の厚さは約15μm、線幅
は約50μmである。
(Formation of Y-direction wiring) The Y-direction wiring (lower wiring) 24 is in a linear pattern so as to be in contact with one of the device electrodes 3 and to connect them by a photolithography method using a photopaste material. Formed by. Silver Ag photo paste ink DC-206 (Dupont)
(Manufactured by K.K.), screen-printed, dried, and then exposed and developed in a predetermined pattern. After this 480 ℃
The Y-direction wiring 24 is formed by baking at the temperature around (FIG. 4).
reference). The Y-direction wiring 24 has a thickness of about 15 μm and a line width of about 50 μm.

【0119】また、このY方向配線の形成と同時に、図
1に示すX・Y両方向引出し配線11,12も形成し
た。X・Y両方向引出し配線11,12の線幅は場所に
より異なるが60μm〜300μmである。但し、配線
のパターニング後、感光性アクリル樹脂を用い表示領域
外に部分コーティングし、配線と同時に焼成した。
Simultaneously with the formation of the Y-direction wiring, the X-Y bidirectional lead wirings 11 and 12 shown in FIG. 1 were also formed. The line width of the X / Y bidirectionally drawn wirings 11 and 12 is 60 μm to 300 μm, although it varies depending on the location. However, after patterning the wiring, a photosensitive acrylic resin was used to partially coat the outside of the display area, and the wiring was baked at the same time.

【0120】(絶縁層の形成)上下配線を絶縁するため
に、絶縁層25を形成する。後述のX方向配線(上配
線)下に、先に形成したY方向配線(下配線)24との
交差部を覆うように、かつX方向配線(上配線)と素子
電極2との電気的接続が可能なように、各素子に対応し
た接続部にコンタクトホール27を開けて形成した(図
5参照)。
(Formation of Insulating Layer) An insulating layer 25 is formed to insulate the upper and lower wirings. Electrical connection between the X-direction wiring (upper wiring) and the element electrode 2 is provided under the X-direction wiring (upper wiring) described later so as to cover the intersection with the previously formed Y-direction wiring (lower wiring) 24. In order to enable the above, a contact hole 27 was formed in the connection portion corresponding to each element (see FIG. 5).

【0121】具体的には、PbOを主成分とする感光性
のガラスペーストJ1345(Dupont社製)をス
クリーン印刷した後、露光−現像した。これを4回繰り
返し、最後に480℃前後の温度で焼成した。この絶縁
層25の厚みは、全体で約30μmであり、幅は150
μmである。
Specifically, a photosensitive glass paste J1345 containing PbO as a main component (manufactured by Dupont) was screen printed, and then exposed and developed. This was repeated 4 times, and finally firing was performed at a temperature of around 480 ° C. The insulating layer 25 has a total thickness of about 30 μm and a width of 150 μm.
μm.

【0122】(X方向配線の形成)先に形成した絶縁層
25の上に、Agぺーストインキをスクリーン印刷した
後乾燥させ、この上に再度同様なことを行い2度塗りし
てから、420℃前後の温度で焼成してX方向配線(上
配線)26を形成した(図6参照)。X方向配線26
は、絶縁層25を挟んでY方向配線24と交差してお
り、絶縁層25に設けたコンタクトホール27部分で素
子電極22と接続されている。このX方向配線26の厚
さは約15μm、線幅は約300μmである。
(Formation of X-direction wiring) Ag paste ink is screen-printed on the insulating layer 25 previously formed and then dried, and the same operation is again performed twice, and then 420 times. The X-direction wiring (upper wiring) 26 was formed by baking at a temperature of around ℃ (see FIG. 6). X-direction wiring 26
Intersect with the Y-direction wiring 24 with the insulating layer 25 interposed therebetween, and are connected to the device electrode 22 at the contact hole 27 portion provided in the insulating layer 25. The X-direction wiring 26 has a thickness of about 15 μm and a line width of about 300 μm.

【0123】本実施例では、表示領域内のY方向配線2
4及び表示領域外のXY両方向引出し配線11,12と
もフォトペーストを用いたフォトリソ法により露光、現
像してパターン形成した後、表示領域外においては前記
フォトペースト(銀AgフォトぺーストインキDC−2
06)中の有機成分の焼失温度より高温でかつ無機成分
の軟化点より低温で焼失するオーバーコート層(感光性
アクリル樹脂)を、配線パターン上に形成し、配線パタ
ーンとオーバーコート層とを同時に焼成することで、表
示領域内のY方向配線24の断面は図18(a)のよう
に基板と形成する平均角度が鈍角、表示領域外のXY両
方向配線(引出し配線11,12)の断面は全体的には
基板と形成する平均角度が鋭角であるXYマトリクス配
線を有する基板が形成された。
In this embodiment, the Y-direction wiring 2 in the display area
4 and the XY bidirectional lead wirings 11 and 12 outside the display area are exposed and developed by a photolithography method using a photo paste to form a pattern, and then outside the display area, the photo paste (silver Ag photo paste ink DC-2
06) an overcoat layer (photosensitive acrylic resin) which is burned out at a temperature higher than the burning temperature of the organic component and a temperature lower than the softening point of the inorganic component is formed on the wiring pattern, and the wiring pattern and the overcoat layer are simultaneously formed. By firing, the cross section of the Y-direction wiring 24 in the display area has an obtuse average angle with the substrate as shown in FIG. 18A, and the cross section of the XY bidirectional wiring (lead-out wirings 11 and 12) outside the display area is As a whole, a substrate having XY matrix wiring having an acute average angle with the substrate was formed.

【0124】本実施例の電子源基板においても、実施例
1と同様に発光効率向上を確保しつつ、電子源基板の素
子作成工程及びこれを用いた画像形成装置の真空信頼性
の向上を実現でき、それに加え、外部駆動回路と接続さ
れる引出し配線部分も高密度にして、画像表示領域に対
する外形をよりコンパクトにすることができた。
Also in the electron source substrate of this embodiment, as in the first embodiment, the improvement of the luminous efficiency is ensured and the improvement of the vacuum reliability of the electron source substrate element manufacturing process and the image forming apparatus using the same is realized. In addition to this, the lead-out wiring portion connected to the external drive circuit can be made high in density, and the outer shape with respect to the image display area can be made more compact.

【0125】[実施例3]本実施例は、第一の配線とし
て表示領域外のX及びY方向引き出し配線をフォトペー
ストを用いたフォトリソ法で形成し、更に第二の配線と
して、表示領域外のX及びY方向引出し配線(第一の配
線)上に非フォトリソペーストである印刷用ペーストイ
ンキを用いてスクリーン印刷法で2層目の引き出し配線
を形成した以外は実施例1と同様に電子源基板を作製し
た。以下に配線形成部分のみ説明する。
[Embodiment 3] In this embodiment, as the first wiring, the X and Y direction lead wirings outside the display area are formed by the photolithography method using photo paste, and as the second wiring, outside the display area. The electron source is the same as in Example 1 except that a second-layer lead-out wiring is formed on the X- and Y-direction lead-out wiring (first wiring) by a screen printing method using a printing paste ink which is a non-photolitho paste. A substrate was produced. Only the wiring forming portion will be described below.

【0126】(Y方向配線の形成)Y方向配線(下配
線)24は、フォトペースト材料を用いたフォトリソ法
により、一方の素子電極3に接して、かつそれらを連結
するようにライン状のパターンで形成した。材料には銀
AgフォトぺーストインキDC−206(Dupont
社製)を用い、スクリーン印刷した後、乾燥させてか
ら、所定のパターンに露光し現像した。この後480℃
前後の温度で焼成してY方向配線24を形成した(図4
参照)。このY方向配線24の厚さは約15μm、線幅
は約50μmである。
(Formation of Y-direction wiring) The Y-direction wiring (lower wiring) 24 is in a line pattern so as to be in contact with one of the device electrodes 3 and to connect them by a photolithography method using a photopaste material. Formed by. Silver Ag photo paste ink DC-206 (Dupont)
(Manufactured by K.K.), screen-printed, dried, and then exposed and developed in a predetermined pattern. After this 480 ℃
The Y-direction wiring 24 is formed by baking at the temperature around (FIG. 4).
reference). The Y-direction wiring 24 has a thickness of about 15 μm and a line width of about 50 μm.

【0127】また、このY方向配線の形成と同時に、図
1に示すY方向引出し配線12も形成した。Y方向引出
し配線12の線幅は場所により異なるが100μm以下
である。
Simultaneously with the formation of the Y-direction wiring, the Y-direction leading wiring 12 shown in FIG. 1 was also formed. The line width of the Y-direction lead wiring 12 is 100 μm or less, although it varies depending on the place.

【0128】(絶縁層の形成)上下配線を絶縁するため
に、絶縁層25を形成する。後述のX方向配線(上配
線)下に、先に形成したY方向配線(下配線)24との
交差部を覆うように、かつX方向配線(上配線)と素子
電極2との電気的接続が可能なように、各素子に対応し
た接続部にコンタクトホール27を開けて形成した(図
5参照)。
(Formation of Insulating Layer) An insulating layer 25 is formed to insulate the upper and lower wirings. Electrical connection between the X-direction wiring (upper wiring) and the element electrode 2 is provided under the X-direction wiring (upper wiring) described later so as to cover the intersection with the previously formed Y-direction wiring (lower wiring) 24. In order to enable the above, a contact hole 27 was formed in the connection portion corresponding to each element (see FIG. 5).

【0129】具体的には、PbOを主成分とする感光性
のガラスペーストJ1345(Dupont社製)をス
クリーン印刷した後、露光−現像した。これを4回繰り
返し、最後に480℃前後の温度で焼成した。この絶縁
層25の厚みは、全体で約30μmであり、幅は150
μmである。
Specifically, a photosensitive glass paste J1345 containing PbO as a main component (manufactured by Dupont) was screen printed, and then exposed and developed. This was repeated 4 times, and finally firing was performed at a temperature of around 480 ° C. The insulating layer 25 has a total thickness of about 30 μm and a width of 150 μm.
μm.

【0130】(X方向配線の形成)図1に示す表示領域
外のX方向引出し配線11をフォトペースト材料を用い
たフォトリソ法で先に形成した。材料には銀Agフォト
ぺーストインキDC−206(Dupont社製)を用
い、スクリーン印刷した後、乾燥させてから、所定のパ
ターンに露光し現像した。この後480℃前後の温度で
焼成した。
(Formation of X-Direction Wiring) The X-direction lead-out wiring 11 outside the display area shown in FIG. 1 was first formed by a photolithography method using a photopaste material. Silver Ag photopaste ink DC-206 (manufactured by Dupont) was used as a material, screen-printed, dried, and then exposed and developed in a predetermined pattern. After that, firing was performed at a temperature of around 480 ° C.

【0131】次に、先に形成した絶縁層25およびX方
向引出し配線11の上に、さらにAgぺーストインキを
スクリーン印刷した後乾燥させ、この上に再度同様なこ
とを行い2度塗りしてから、420℃前後の温度で焼成
した。次にY方向引き出し配線の上にもさらにAgぺー
ストインキをスクリーン印刷した後乾燥させ、この上に
再度同様なことを行い2度塗りしてから、420℃前後
の温度で焼成した。尚、これにより形成されたX方向配
線26は、絶縁層25を挟んでY方向配線24と交差し
ており、絶縁層25に設けたコンタクトホール27部分
で素子電極22と接続されている。
Then, Ag paste ink is screen-printed on the previously formed insulating layer 25 and the X-direction lead-out wiring 11 and then dried, and the same operation is performed again and twice applied. Therefore, it was fired at a temperature of around 420 ° C. Next, Ag paste ink was screen-printed on the Y-direction lead-out wiring, dried, and the same procedure was repeated to apply twice, and then the paste was baked at a temperature of about 420 ° C. The X-direction wiring 26 thus formed intersects the Y-direction wiring 24 with the insulating layer 25 in between, and is connected to the element electrode 22 at the contact hole 27 portion provided in the insulating layer 25.

【0132】表示領域内のX方向配線26の厚さは約1
5μm、表示領域外のX方向引出し配線11は約30μ
mであり、線幅は100μm以下である。
The thickness of the X-direction wiring 26 in the display area is about 1
5 μm, X-direction extraction wiring 11 outside the display area is about 30 μm
m, and the line width is 100 μm or less.

【0133】本実施例では、表示領域内においてはY方
向配線24の断面が図18(a)のように基板と形成す
る平均角度が鈍角であり、表示領域外においては、X及
び方向引出し配線の断面が基板と形成する平均角度が鋭
角であるXYマトリクス配線を有する基板が形成され
た。
In this embodiment, the cross section of the Y-direction wiring 24 in the display area forms an obtuse angle with the substrate as shown in FIG. 18A, and outside the display area, the X and direction lead-out wirings are formed. A substrate having XY matrix wiring whose cross-section with the substrate forms an acute angle with the substrate was formed.

【0134】本実施例の電子源基板においても、実施例
1と同様に発光効率向上を確保しつつ、フォーミング、
活性化時おいては樹脂製Oリングによる気密性は十分満
足できた。
Also in the electron source substrate of this embodiment, as in the first embodiment, while improving the luminous efficiency, the forming,
At the time of activation, the airtightness of the resin O-ring was sufficiently satisfied.

【0135】以上、本発明の好ましい実施例を説明し
た。尚、本発明は、表面伝導型放出素子を用いた表示装
置に限らず、FE型素子、MIM型素子等、様々な電子
放出素子を用いた表示装置に適用可能である。また、電
子放出素子を用いた電子線励起型の表示装置に限らず、
PDP等をはじめとする気密容器を用いた表示装置に適
用可能である。例えば、PDPの場合、特開2001−
189136号公報に記載のアドレス電極及び引出し部
に上述の実施例を適用してバックパネルを形成すること
も可能であり、また表示電極及び引出し部に上述の実施
例を適用してフロントパネルを形成することも可能であ
る。尚、PDPでは、封着部のフリットガラスが枠部材
を兼ねるものと理解されたい。また、PDPのパネル形
式についても、特開2001−189136号公報に記
載のような面放電型に限らず、対向放電型にも適用可能
であり、駆動方法も、AC型、DC型のどちらにも応用
可能である。
The preferred embodiments of the present invention have been described above. The present invention can be applied not only to the display device using the surface conduction electron-emitting device but also to the display device using various electron-emitting devices such as the FE type device and the MIM type device. Further, not limited to the electron beam excitation type display device using the electron emitting element,
It is applicable to a display device using an airtight container such as a PDP. For example, in the case of PDP, Japanese Patent Laid-Open No. 2001-2001
It is also possible to form the back panel by applying the above-mentioned embodiment to the address electrode and the lead-out portion described in Japanese Patent No. 189136, and form the front panel by applying the above-mentioned embodiment to the display electrode and the lead-out portion. It is also possible to do so. It should be understood that in the PDP, the frit glass of the sealing portion also serves as the frame member. Further, the panel type of the PDP is not limited to the surface discharge type as described in JP 2001-189136 A, but can be applied to the opposed discharge type, and the driving method can be either AC type or DC type. Is also applicable.

【0136】[0136]

【発明の効果】以上説明したように、本発明の配線基板
によれば、表示領域内においては所望の配線のエッジ高
さを十分確保しつつ、表示領域内および表示領域外にお
ける各配線の断面形状をそれぞれ制御することにより、
配線抵抗の低減を達成しつつ表示領域外(封着部)にお
いては配線のエッジカール及び基板のサイドクラックが
ない気密容器を実現可能な表示装置用の配線基板を提供
できる。
As described above, according to the wiring board of the present invention, the cross-section of each wiring in the display area and outside the display area is ensured while the desired edge height of the wiring is secured in the display area. By controlling each shape,
It is possible to provide a wiring board for a display device, which can realize an airtight container in which the wiring resistance is reduced and the edge curl of the wiring and the side cracks of the board are not present outside the display area (sealing portion).

【0137】そして、かかる配線基板を電子源基板とし
てを用いた画像形成装置においては、発光効率の向上と
共に、真空信頼性の高い画像形成装置を実現でき、より
高密度な画素配列による高品位な画像を得ることができ
る。
In the image forming apparatus using such a wiring substrate as the electron source substrate, it is possible to improve the luminous efficiency and to realize an image forming apparatus having high vacuum reliability, and to realize high quality due to a higher density pixel arrangement. Images can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電子源基板の配線構成を説明する為の
模式的平面図である。
FIG. 1 is a schematic plan view for explaining a wiring configuration of an electron source substrate of the present invention.

【図2】電子源基板の表示領域における基本的構成を示
す平面図である。
FIG. 2 is a plan view showing a basic configuration of a display area of an electron source substrate.

【図3】図2の電子源基板の製造工程を説明するための
図である。
FIG. 3 is a diagram for explaining a manufacturing process of the electron source substrate of FIG.

【図4】図2の電子源基板の製造工程を説明するための
図である。
FIG. 4 is a diagram for explaining a manufacturing process of the electron source substrate of FIG.

【図5】図2の電子源基板の製造工程を説明するための
図である。
FIG. 5 is a diagram for explaining a manufacturing process of the electron source substrate of FIG.

【図6】図2の電子源基板の製造工程を説明するための
図である。
6A and 6B are views for explaining a manufacturing process of the electron source substrate of FIG.

【図7】図2の電子源基板の製造工程を説明するための
図である。
FIG. 7 is a diagram for explaining a manufacturing process of the electron source substrate of FIG.

【図8】フォーミング電圧の例を示す図である。FIG. 8 is a diagram showing an example of forming voltage.

【図9】本発明に係る電子放出素子の特性を測定するた
めの装置を模式的に示す図である。
FIG. 9 is a diagram schematically showing an apparatus for measuring characteristics of an electron-emitting device according to the present invention.

【図10】本発明に係る表面伝導型電子放出素子の素子
電流及び放出電流と素子電圧との関係を示す図である。
FIG. 10 is a diagram showing the device current of the surface conduction electron-emitting device according to the present invention and the relationship between the emission current and the device voltage.

【図11】活性化電圧の例を示す図である。FIG. 11 is a diagram showing an example of an activation voltage.

【図12】本発明に係る画像形成装置の一構成例を模式
的に示す斜視図である。
FIG. 12 is a perspective view schematically showing a configuration example of an image forming apparatus according to the present invention.

【図13】本発明に係る画像形成装置における蛍光膜の
例を模式的に示す図である。
FIG. 13 is a diagram schematically showing an example of a fluorescent film in the image forming apparatus according to the present invention.

【図14】本発明に係る画像形成装置の駆動回路図であ
る。
FIG. 14 is a drive circuit diagram of the image forming apparatus according to the present invention.

【図15】表面伝導型電子放出素子の一構成例を示す模
式図である。
FIG. 15 is a schematic diagram showing a configuration example of a surface conduction electron-emitting device.

【図16】リークパスの形成とその原因を示す模式図で
ある。
FIG. 16 is a schematic diagram showing formation of a leak path and its cause.

【図17】配線の断面形状が基板と形成する平均角度を
説明するための模式図である。
FIG. 17 is a schematic diagram for explaining an average angle formed by the cross-sectional shape of the wiring and the substrate.

【図18】配線の断面形状が基板と形成する平均角度を
説明するための模式図である。
FIG. 18 is a schematic diagram for explaining the average angle formed by the cross-sectional shape of the wiring and the substrate.

【符号の説明】[Explanation of symbols]

1 基板 2 素子電極 3 素子電極 4 導電性膜(素子膜) 5 電子放出部 11 X方向引出し配線 12 Y方向引出し配線 13 真空容器形成用部材(封着部材) 21 基板(電子源基板) 24 Y方向配線 25 絶縁層 26 X方向配線 27 コンタクトホール 50 素子電流Ifを測定するための電流計 51 素子に素子電圧Vfを印加するための電源 52 放出電流Ieを測定するための電流計 53 アノード電極に電圧を印加するための高圧電源 54 放出電流Ieを捕捉するためのアノード電極 55 真空装置 56 排気ポンプ 71 液滴付与手段 82 フェースプレート 83 ガラス基板 84 蛍光膜 85 メタルバック 86 支持枠 90 外囲器(表示パネル) 91 黒色導電体 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 情報信号発生器 122 リークパス 123 真空容器形成用絶縁層 124 マウスホール 125 フリットシール(フリットガラス) 126 サイドクラック 1 substrate 2 element electrodes 3 element electrodes 4 Conductive film (element film) 5 Electron emission part 11 X direction drawing wiring 12 Y direction lead wiring 13 Vacuum container forming member (sealing member) 21 Substrate (electron source substrate) 24 Y direction wiring 25 insulating layer 26 X-direction wiring 27 contact holes 50 Ammeter for measuring device current If 51 Power supply for applying element voltage Vf to element 52 Ammeter for measuring emission current Ie 53 High voltage power supply for applying voltage to anode electrode 54 Anode electrode for trapping emission current Ie 55 Vacuum device 56 Exhaust pump 71 Droplet application means 82 face plate 83 glass substrate 84 Fluorescent film 85 metal back 86 Support frame 90 Enclosure (display panel) 91 black conductor 92 phosphor 101 display panel 102 scanning circuit 103 control circuit 104 shift register 105 line memory 106 Sync signal separation circuit 107 information signal generator 122 leak path 123 Insulation layer for forming vacuum container 124 mouse hole 125 frit seal (frit glass) 126 Side crack

フロントページの続き (72)発明者 石渡 和也 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5C012 AA05 5C036 EE14 EE17 EF01 EF06 EF09 EG12 EH01 EH06 EH08 5C127 AA01 CC11 CC51 CC53 DD18 EE20 5C135 BB03 BB20 FF11 HH07 HH20Continued front page    (72) Inventor Kazuya Ishiwata             3-30-2 Shimomaruko, Ota-ku, Tokyo             Non non corporation F-term (reference) 5C012 AA05                 5C036 EE14 EE17 EF01 EF06 EF09                       EG12 EH01 EH06 EH08                 5C127 AA01 CC11 CC51 CC53 DD18                       EE20                 5C135 BB03 BB20 FF11 HH07 HH20

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板上に複数の配線電極を有し、該配線
電極を有する基板表面に枠部材を介して対向基板を配置
することによって気密容器を形成し、該気密容器内に画
像形成部材を有する表示パネル用の配線基板であって、
前記画像形成部材の前記配線基板上への正射影領域にお
ける前記配線の断面が前記配線基板と形成する平均角度
が鈍角であり、前記枠部材が配置された領域における前
記配線の断面が前記配線基板と形成する平均角度が鋭角
であることを特徴とする配線基板。
1. An airtight container is formed by arranging a plurality of wiring electrodes on a substrate, and a counter substrate is arranged on the surface of the substrate having the wiring electrodes via a frame member, and an image forming member is formed in the airtight container. A wiring board for a display panel having:
The average angle formed by the cross section of the wiring in the orthogonal projection area of the image forming member on the wiring board and the wiring board is an obtuse angle, and the cross section of the wiring in the area where the frame member is arranged is the wiring board. A wiring board characterized in that the average angle formed with is an acute angle.
【請求項2】 前記配線の厚みが8μm以上であること
を特徴とする請求項1に記載の配線基板。
2. The wiring board according to claim 1, wherein the wiring has a thickness of 8 μm or more.
【請求項3】 前記気密容器内部の雰囲気が減圧雰囲気
であることを特徴とする請求項1又は2に記載の配線基
板。
3. The wiring board according to claim 1, wherein the atmosphere inside the airtight container is a reduced pressure atmosphere.
【請求項4】 前記画像形成部材の前記配線基板上への
正射影領域における前記配線の幅が、前記枠部材が配置
された領域における前記配線の幅よりも小さいことを特
徴とする請求項1乃至3のいずれかに記載の配線基板。
4. The width of the wiring in an orthogonal projection area of the image forming member on the wiring board is smaller than the width of the wiring in an area in which the frame member is arranged. 4. The wiring board according to any one of 3 to 3.
【請求項5】 基板上に複数の配線電極を有し、該配線
電極を有する基板表面に枠部材を介して対向基板を配置
することによって気密容器を形成し、該気密容器内に画
像形成部材を有する表示パネル用の配線基板の製造方法
であって、前記画像形成部材の前記配線基板上への正射
影領域にフォトペーストを用いたフォトリソ法により配
線を形成する工程と、 前記枠部材の配置される領域に、印刷用ペーストインキ
を用いたパターン印刷で配線を形成する工程とを有する
ことを特徴とする配線基板の製造方法。
5. An airtight container is formed by disposing a counter substrate having a plurality of wiring electrodes on a substrate and a frame member on the surface of the substrate having the wiring electrodes, and an image forming member is provided in the airtight container. A method of manufacturing a wiring board for a display panel, comprising: forming wiring in a photolithographic method using a photo paste in an orthogonal projection area of the image forming member onto the wiring board; and arranging the frame member. And a step of forming wiring in a region to be formed by pattern printing using a printing paste ink.
【請求項6】 基板上に複数の配線電極を有し、該配線
電極を有する基板表面に枠部材を介して対向基板を配置
することによって気密容器を形成し、該気密容器内に画
像形成部材を有する表示パネル用の配線基板の製造方法
であって、 前記画像形成部材の前記配線基板上への正射影領域及び
前記枠部材の配置される領域にフォトペーストを用いた
フォトリソ法により配線パターンを形成する工程と、 前記枠部材の配置される領域の配線パターン上に、前記
フォトペースト中の有機成分の焼失温度より高温でかつ
無機成分の軟化点より低温で焼失するオーバーコート層
を形成する工程と、 配線パターンとオーバーコート層を同時に焼成する工程
とを有することを特徴とする配線基板の製造方法。
6. An airtight container is formed by arranging a plurality of wiring electrodes on a substrate and disposing a counter substrate on the surface of the substrate having the wiring electrodes via a frame member, and an image forming member is provided in the airtight container. A method of manufacturing a wiring board for a display panel, comprising: a wiring pattern by a photolithography method using a photo paste in an area where the image forming member is orthogonally projected onto the wiring board and the frame member is arranged. And a step of forming an overcoat layer on the wiring pattern in the region where the frame member is arranged, which burns out at a temperature higher than the burning temperature of the organic component in the photo paste and lower than the softening point of the inorganic component in the photo paste. And a step of simultaneously firing the wiring pattern and the overcoat layer.
【請求項7】 基板上に複数の配線電極を有し、該配線
電極を有する基板表面に枠部材を介して対向基板を配置
することによって気密容器を形成し、該気密容器内に画
像形成部材を有する表示パネル用の配線基板の製造方法
であって、 前記画像形成部材の前記配線基板上への正射影領域及び
前記枠部材の配置される領域にフォトペーストを用いた
フォトリソ法により第一の配線を形成する工程と、 前記枠部材の配置される領域の前記第一の配線上に、印
刷用ペーストインキを用いたパターン印刷で第二の配線
を形成する工程とを有することを特徴とする配線基板の
製造方法。
7. An airtight container is formed by arranging a plurality of wiring electrodes on a substrate, and a counter substrate is arranged on the surface of the substrate having the wiring electrodes via a frame member, and an image forming member is formed in the airtight container. A method of manufacturing a wiring board for a display panel, comprising: a first photolithographic method using a photo paste in an area where the orthogonal projection area of the image forming member onto the wiring board and the frame member are arranged; And a step of forming a second wiring by pattern printing using a printing paste ink on the first wiring in a region where the frame member is arranged. Wiring board manufacturing method.
【請求項8】 請求項1乃至4のいずれかに記載の配線
基板を用いた画像表示装置。
8. An image display device using the wiring board according to claim 1.
JP2002238711A 2001-08-27 2002-08-20 Display device Expired - Fee Related JP3697232B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002238711A JP3697232B2 (en) 2001-08-27 2002-08-20 Display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-255466 2001-08-27
JP2001255466 2001-08-27
JP2002238711A JP3697232B2 (en) 2001-08-27 2002-08-20 Display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005149427A Division JP3870213B2 (en) 2001-08-27 2005-05-23 Manufacturing method of display device

Publications (2)

Publication Number Publication Date
JP2003151474A true JP2003151474A (en) 2003-05-23
JP3697232B2 JP3697232B2 (en) 2005-09-21

Family

ID=26620991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002238711A Expired - Fee Related JP3697232B2 (en) 2001-08-27 2002-08-20 Display device

Country Status (1)

Country Link
JP (1) JP3697232B2 (en)

Also Published As

Publication number Publication date
JP3697232B2 (en) 2005-09-21

Similar Documents

Publication Publication Date Title
US7559819B2 (en) Image display apparatus and production method thereof
KR100553429B1 (en) Image display device and method of manufacturing the same
JP4886184B2 (en) Image display device
KR100498740B1 (en) Wiring substrate, manufacturing method therefor, and image display device
JP4393257B2 (en) Envelope manufacturing method and image forming apparatus
US6902455B2 (en) Method of manufacturing member pattern, electron source, and image display device
KR100664571B1 (en) Manufacturing method of airtight container, manufacturing method of image display device, and bonding method
JP3870213B2 (en) Manufacturing method of display device
JP3944026B2 (en) Envelope and manufacturing method thereof
JP3780239B2 (en) Image display device and manufacturing method thereof
JP2003068192A (en) Image forming device and manufacturing method thereof
JP3697232B2 (en) Display device
JP3740479B2 (en) Image display device and manufacturing method thereof
JP2005190769A (en) Electron source substrate, image display device using this, and manufacturing method of these
JP2004342546A (en) Manufacturing method of electron source, and manufacturing method of image display apparatus
JP2003109521A (en) Display panel and its sealing method and image display device having the same
JP3450565B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP2004335170A (en) Wiring structure, wiring board equipped with the same, and image forming device using the same
JP2003178670A (en) Method of manufacturing member pattern, method of manufacturing electron source, and method of manufacturing image display device
JP2003109502A (en) Sealing method of display panel, display panel, and image display device having the same
JP2003059433A (en) Image display device
JP2004192809A (en) Envelope
JP2010010017A (en) Electron emitting element, electron source and manufacturing method of them, and image display device
JP2003077387A (en) Electron source substrate and its manufacturing method as well as image forming device using the electron source substrate
JP2003308777A (en) Electron source, image forming device, and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees