【０００１】
【発明の属する技術分野】
本発明は、外囲器及びその製造方法に関し、特に対向配置された基板の間のギャップ内部を真空に維持された外囲器に関する。より詳しくは、外囲器は画像を表示する画像形成装置であり、その封着方法と装置に関し、特に冷陰極電子放出源を用いた平面型画像表示装置をシール材を用いて封着する画像形成装置に関する。
【０００２】
【従来の技術】
従来、例えば、画像表示装置の分野において、対向配置された２枚の基板間の空間が真空にされた外囲器が用いられている。基板には、主に透明な支持体としてガラス基板が用いられる。特に電子放出素子から放出された電子を蛍光体に衝突させ発光させて表示させる画像表示装置の分野では、内部に高い真空度が求められる。電子放出素子としては熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型素子（以下ＦＥ型素子と略す）、金属／絶縁層／金属型素子（以下ＭＩＭ素子と略す）、表面伝導型電子放出素子（以下ＳＣＥ素子と略す）等がある。
【０００３】
これら技術について本出願人による先行技術の一部を紹介すると、
・インクジェット形成方式による素子作成に関しては特開平０９−１０２２７１号公報や特開２０００−２５１６６５号公報に、
・これらの素子をＸＹマトリクス形状に配置した例として、特開昭６４−０３１３３２号公報、特開平０７−３２６３１１号公報に詳述されている。
・更には配線形成方法に関しては特開平０８−１８５８１８号公報や、特開平０９−０５０７５７号公報に、
・駆動方法については特開平０６−３４２６３６号公報等に詳述されている。
【０００４】
また、従来、内部を真空維持する画像表示装置を製造する際には、ガラス部材の間にシール材であるフリットガラスを塗布または載置して、電気炉等の封着炉に入れ、またはホットプレートヒータに載せ（上下からホットプレートヒータで挟む場合もある）、画像表示装置全体を封着温度に加熱して、封着部分のガラス部材を封着ガラスで融着する封着方法が取られている。
【０００５】
また、電子源を用いた平面型画像表示装置は、冷陰極電子放出素子等を安定に長時間動作させるために、超高真空を必要とするため、複数の電子放出素子を有する基板とこれに対向する位置に蛍光体を有する基板を枠を挟んでフリットガラスにより封着され、放出ガスを吸着して真空維持するゲッタが具備されている。
【０００６】
【発明が解決しようとする課題】
上述のゲッタには蒸着型と非蒸発型があり、蒸着型ゲッタはＢａ等を主成分とする合金を、真空ガラス外囲器内で通電あるいは高周波により加熱し、容器内壁に蒸着膜を形成（ゲッタフラッシュ）し、活性なゲッタ金属面により内部で発生したガスを吸着して高真空を維持している。
【０００７】
一方、非蒸発型ゲッタは、Ｔｉ，Ｚｒ，Ｖ、Ａｌ，Ｆｅ等のゲッタ材を配置し、真空中で加熱して、ガス吸着特性を得る「ゲッタ活性化」を行うことにより、放出ガスを吸着することができる。
【０００８】
一般に、平面型画像表示装置は、薄いために真空を維持する蒸着型ゲッタの設置領域や瞬時放電のためのフラッシュ領域が十分確保できず、画像表示エリア外の支持枠近傍にそれらを設置している。よって、画像表示の中央部とゲッタ設置領域とのコンダクタンスが小さくなり、電子放出素子や蛍光体の中央部での実効排気速度が小さくなってしまう。電子源と画像表示部材を有する画像表示装置において、好ましくないガスを発生させる部分は、主に電子ビームにより照射される画像表示領域である。そのため、蛍光体及び電子源を高真空で保持したい場合には、放出ガスの発生源である蛍光体や電子源近傍に非蒸発型ゲッタを配置する必要がある。
【０００９】
これらの電子放出素子をマトリクス上に配置した電子源基板を用いてパネルを形成した模式図を図８に示す。図８において、８０は電子放出素子が多数配置された電子源基板を指し、電子源基板８０を片面に持つ８１はガラス基板であって、リアプレートと呼ぶ。８２はガラス基板８３の内面に蛍光膜８４とメタルバック８５等が形成されたフェースプレートである。８６は支持枠であり、リアプレート８１と支持枠８６フリットガラスによって接着予め接合させておく。次に、パネル接合材料として不図示のＩｎ膜９３を半田付けにて、支持枠８６とフェースプレート８２に予め設けておく。支持枠８６とフェースプレート８２へのＩｎ膜９３の接合強度を高めるために、同じく不図示の下地層９４として銀ペースト膜を設けることが望ましい。さらに、超音波半田ごてを用いて半田付けは行うことで、充分な接合強度が得られる。その後、真空チャンバー中で、Ｉｎ融点以上の温度でＩｎ膜９３を介して支持枠８６とフェースプレート８２を接合することで、封着して、外囲器９０を構成する。
【００１０】
図８において、８７は本発明の電子放出素子に相当する。８８、８９は、表面伝導型電子放出素子の一対の素子電極と接続されたＸ方向配線及びＹ方向配線である。
【００１１】
一方、フェースプレート８２、リアプレート８１間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器９０を構成することもできる。
【００１２】
図８において、非蒸発型ゲッタは、フェースプレート８２の画像表示エリア、又は、リアプレートの電子源基板８０、或いは両方のガラス基板上に、形成されている（不図示）。
【００１３】
さらに低コストの製造プロセスを目的としてフリットガラスによる接着も低融点金属であるＩｎで行う構成も検討されている。Ｉｎは、融点が１５６℃と比較的低く、かつ軟化点＝融点での放出ガスが少ない材料である。フリットガラスを用いた場合５００℃前後まで加熱する必要があるが、Ｉｎであれば２００℃までの加熱で充分なためプロセスが簡素化される効果がある。さらに、フリットガラスに含まれる鉛（Ｐｂ）を減らす事が環境対策上望ましいとも言える。しかし、検討を行った支持枠８６とリアプレート８１、フェースプレート８２とをＩｎにより各々を接合させる従来の画像表示装置の封着方法では、以下の様な問題点があった。
【００１４】
２ヶ所の封着箇所を同じＩｎ材料で封着する場合、同じ温度で融けてしまうので中間に挟まれた支持枠８６が固定されないために位置ズレが起こりやすい。特に、両ガラス基板を重ねた状態で横置きにした場合、重力の影響で下基板側に支持枠８６が移動してしまうため、接合材料のＩｎ膜９３の膜厚が変化する。問題は上基板側のＩｎ膜が厚くなった場合に真空気密性が損なわれる恐れが発生する点である。０〜数十μｍの表面凹凸のある基板を接合するために必要なＩｎ厚は２００〜４００μｍであることが、経験的に判っている。さらに、所定のＩｎ厚の接合を得るには、封着前に必要なＩｎ量の倍ぐらいのＩｎ膜を接合面の両側に超音波半田により予め形成しておく。しかし、支持枠８６が重力により移動し、Ｉｎ厚み方向に支持枠が偏在し上基板側のＩｎ膜が見かけ上厚くなると、予め設けておいたＩｎ量では真空気密性を保つのに不足してしまうことになる。
【００１５】
また、２つ目の問題として材料コストの問題がある。Ｉｎを接合材料として用いる場合の材料コストが、フリットガラスを用いない場合、フリットガラスに比べると２桁程度Ｉｎの材料コストが高いため、接合材料コストが実質２倍となってしまうという問題がある。低温プロセスにすることで、プロセスコストを下げても、材料コストが上がっては意味がない。真空気密性を確保したまま、使用するＩｎ材料を減らす必要がある。
【００１６】
これらの問題は、接合材料としてＩｎ以外の低融点の金属、或は、合金材料を用いる場合も同じように大きな問題となりうる。よって、本明細書では、代表的な接合材料としてＩｎを用いて説明を行っているが、他の金属、或は、合金の接合材料でも同じように本発明が実現される。
【００１７】
（発明の目的）
本発明の目的は、このような従来技術の欠点を改善するものであり、高真空な外囲器を小型な製造装置を用いた簡便で廉価な製造方法にて提供することにある。また結果として、表示品位の良い画像表示装置を廉価に提供することにある。
【００１８】
【課題を解決するための手段】
本発明の外囲器は、対向配置された第一の基板と第二の基板が周縁部において側壁が両基板に挟まれた状態にて配設され、前記側壁を介して前記第一の基板と前記第二の基板の各々が低融点金属材料よりなる接合部材により封着された外囲器であって、前記第一の基板と前記第二の基板のいずれか一方と前記側壁とが側壁端面エッジ部で接合されるように前記接合部材を設けたことを特徴とするものである。
【００１９】
さらに、前記一方の基板とエッジにて接合される前記側壁端面が、面取りされたエッジ形状を有することが望ましい。
【００２０】
さらに、前記一方の基板とエッジにて接合される前記側壁端面と該基板の接合箇所に接合部材の濡れ性を高める処置を施したことが望ましい。
【００２１】
さらに、前記側壁端面と該基板の接合箇所に施した接合部材の濡れ性を高める処置とは、濡れ性の良い下引き層をパターン形成したことが望ましい。
【００２２】
さらに、前記側壁端面とエッジにて接合される前記一方の基板の接合箇所周辺部に接合部材の流れ防止パターンを形成したことが望ましい。
【００２３】
さらに、前記第一の基板がマトリクス配線された複数の電子放出素子が配置された電子源基板であり、前記第二の基板が蛍光膜と該蛍光膜を被覆するメタルバック及び該蛍光膜の間に黒色導電材を有する画像形成部材よりなる対向基板であり、電子放出素子から放出された電子が蛍光膜に衝突することによる発光に基づいて表示を行うことが望ましい。
【００２４】
前記電子源は、横型の電界放出型電子放出素子を有することが望ましい。
【００２５】
以下、本発明による外囲器の特徴について説明する。
【００２６】
【発明の実施の形態】
以下に本発明の実施例を示す。
【００２７】
（実施例１）
図１は、本発明による第一の実施例における、Ｉｎ膜９３を介して支持枠８６とリアプレート８１、フェースプレート８２各々を接合した外囲器９０の周辺部の概略断面構造を示す図である。図１において、電子源を片面に持つ８１はガラス基板であって、リアプレートと呼ぶ。８２はガラス基板８３の内面に蛍光膜とメタルバックが形成されたフェースプレートである。フェースプレート８２、リアプレート８１間に、スペーサー２０５と呼ばれる支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器９０を構成することができる。スペーサー２０５はリアプレート８１に接着剤２０６によって部分的に接着され、空気乾燥させることで固定されている。リアプレート８１に設けられた支持枠８６の高さに比べて、スペーサー２０５の高さが僅かに高くなるよう、それぞれの高さ形状を設定することで、接合後の支持枠８６とフェースプレート８２間のＩｎ膜９３の厚みが決まるようになっている。よって、スペーサー２０５は、接合後の支持枠８６とフェースプレート８２間のＩｎ膜９３の厚み規定部材としても機能している。
【００２８】
支持枠８６はリアプレート８１上部に設置され重力によって略、固定されている。支持枠外周部の端面リアプレート側は面取りされており、接合部材であるＩｎ膜９３が保持されやすい形状を有している。支持枠８６の面取りされた面とそれに対向するリアプレート８１の接合箇所には、予めＩｎの濡れ性を良くするために下引き層２０４がパターン形成されている。下引き層２０４は、ＡｇやＴｉ、Ｎｉなどが用いられる。Ａｇの下引き層２０４は、銀ペーストをスクリーン印刷などにより容易にパターニングが可能である。図１で示すように、支持枠８６とリアプレート８１の接合を支持枠８６の外周エッジ部分にて行うことで、接合に用いられるＩｎ膜９３の量を相当量抑えることが可能となる。
【００２９】
Ｉｎ膜９３は、高温でもガス放出が少なく、低温の融点を持つために金属Ｉｎを用いている。金属、或いは合金を接合部材として用いた場合、溶媒やバインダを含んでいないため、融点で溶け出した時の放出ガスは非常に少ないので接合部材として望ましい。まず、支持枠８６とフェースプレート８２を接合する。図１２で示すように、各々の下引き層２０４部分に超音波半田ゴテによりＩｎ膜９３を形成する。この処理により支持枠８６とリアプレート８１が略、固定される程度でこの接合は充分である。次に、全体を真空装置内で行うプロセスを、本実施例による画像表示装置の封着方法として図１３を用いて説明する。支持枠８６とフェースプレート８２を接合する部分に予めＩｎ膜９３を、図１２で説明したのと同様の手法にてパターニング形成しておく。まず、対向させたフェースプレート８２とリアプレート８１の間に一定の間隔を設けた状態で、両基板を保持し真空加熱を行う。基板からガスが放出され、その後室温に戻った時にパネル内部が充分な真空度となるよう、３００℃以上の高温で基板真空ベークを行う。この時点で、Ｉｎ膜９３は融けた状態であり、融けたＩｎが流れ出さないよう両基板とも充分な水準出しを行っている。基板真空ベークの際には、前述の下引き層２０４へのＩｎの含浸が一層進み、充分なシール性能を備えた接合界面を形成する。真空ベークの後、Ｉｎの融点近傍まで温度を下げた上で、位置決め装置２００により、フェースプレート８２とリアプレート８１との間隔を徐々に縮めていき、両基板の接合、すなわち封着を行う。融点近傍まで温度を下げるのは、融けた状態の液体Ｉｎの流動性を抑えて、接合時に不要な流れやはみ出しを防止するためである。
【００３０】
図１２で説明したリアプレート８１と支持枠８６の接合部分のＩｎ膜９３も同時に融けることで、単に固定された状態であった接合状態が変化し、この接合部分の気密性が確保されることになる。従来ならリアプレート８１と支持枠８６を接触面全体をＩｎにより接合させていたために、真空加熱時にＩｎが融け出し支持枠８６の重みにより圧迫され流れ出してしまい、Ｉｎ厚が薄くなってしまう。さらに融け出す際に支持枠８６の横方向位置も移動してしまう。しかし、本発明では、支持枠８６とリアプレート８１が直接接する構成であるため、支持枠８６の高さ位置が変わることもありえないし、さらに、重力による接触面の摩擦力のために支持枠８６が移動することがない。
【００３１】
次に、本実施例の各構成要素の形成プロセスについて、以下に説明する。まず、リアプレート８１の電子源基板８０面に、電子放出素子として図１１に示すタイプの電子放出素子を作成した。図１１（ａ）は本素子の平面図を、図１１（ｂ）は断面図を示している。
【００３２】
これらの表面伝導型電子放出素子の典型的な素子構成として前述のＭ．ハートウェルの素子構成を、図１１に示した模式図をもとに説明する。
【００３３】
図１１において１はガラス等からなる基板であり、その大きさおよびその厚みは、その上に設置される電子放出素子の個数、および個々の素子の設計形状、および電子源の使用時に容器の一部を構成する場合には、その容器を真空に保持するための耐大気圧構造等の力学的条件等に依存して適宜設定される。
【００３４】
ガラスの材質としては、廉価な青板ガラスを使う事が一般的であるが、この上にナトリウムブロック層として、厚さ０．５μｍのシリコン酸化膜をスパッタ法で形成した基板等を用いる必要がある。この他にナトリウムが少ないガラスや、石英基板でも作成可能である。本実施例ではプラズマディスプレイ用電気ガラスであるアルカリ成分が少ないＰＤ−２００（旭硝子（株）社製）の材料を用いている。
【００３５】
また素子電極２、３の材料としては、一般的な導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｐｔ、Ｔｉ等の金属やＰｄ−Ａｇ等の金属が好適であり、あるいは金属酸化物とガラス等から構成される印刷導体や、ＩＴＯ等の透明導電体等から適宜選択され、その膜厚は、好ましくは数百Åから数μｍの範囲が適当である。
【００３６】
この時の素子電極間隔Ｌ、素子電極長さＷ、素子電極２、３の形状等は、実素子が応用される形態等に応じて適宜設計されるが、間隔Ｌは好ましくは数千Åから１ｍｍであり、より好ましくは素子電極間に印加する電圧等を考慮して１μｍから１００μｍの範囲である。また、素子電極長さＷは、好ましくは電極の抵抗値、電子放出特性を考慮して、数μｍから数百μｍの範囲である。
【００３７】
さらにこの素子電極には、市販の白金Ｐｔ等の金属粒子を含有したペーストを、オフセット印刷等の印刷法によって塗布形成する事も可能である。
【００３８】
またより精密なパターンを得る目的で、白金Ｐｔ等を含有する感光性ペーストを、スクリーン印刷等の印刷法で塗布し、フォトマスクを用いて露光、現像するという工程でも形成可能である。
【００３９】
この後、素子電極２、３を跨ぐ形で、電子源となる導電性薄膜４を作成する。導電性薄膜としては、良好な電子放出特性を得るために、微粒子で構成された微粒子膜が特に好ましい。またその膜厚は、素子電極２、３へのステップカバレージ、素子電極間の抵抗値、および後述するフォーミング処理条件等を考慮して適宜設定されるが、好ましくは数Åから数千Åであり、特に好ましくは１０Åから５００Åの範囲とするのが良い。
【００４０】
本出願人らの研究によると導電性膜材料には、一般にはパラジウムＰｄが適しているが、これに限ったものではない。また成膜形成方法も、スパッタ法、溶液塗布後に焼成する方法などが適宜用いられる。
【００４１】
ここでは有機パラジウム溶液を塗付後、焼成して酸化パラジウムＰｄＯ膜を形成する方法を選んだ。その後水素が共存する還元雰囲気下で通電加熱し、パラジウムＰｄ膜とし、同時に亀裂部を形成した。これが電子放出部５を形成することになる。
【００４２】
尚、図示の便宜から、電子放出部５は導電性薄膜４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【００４３】
次に、図２でマトリクス状に電子放出素子を有する基板の平面図を示す。
【００４４】
（図２−ｅ）図において、２１は電子源基板、２２、２３は素子電極、２４はＹ方向配線、２５は絶縁性膜、２６はＸ方向配線、２７は表面伝導型電子放出素子膜であり、電子放出部を形成している。
【００４５】
以下この素子の作成方法を、（図２−ａ）から（図２−ｅ）を用いて説明する。
【００４６】
（ガラス基板 素子電極形成）
（図２−ａ）の説明
（図２−ａ）で素子電極２２，２３は、ガラス基板２１上に、スパッタ法によってまず下引き層としてチタニウムＴｉ５ｎｍ、その上に白金Ｐｔ４０ｎｍを成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した。
本実施例では素子電極の間隔Ｌ＝１０μｍ、対応する長さＷ＝１００μｍとした。
【００４７】
（下配線形成と絶縁膜形成）
（図２−ｂ）の説明
Ｘ配線とＹ配線の配線材料に関しては、多数の表面伝導型素子にほぼ均等な電圧が供給されるように低抵抗である事が望まれ、材料、膜厚、配線巾等が適宜設定される。
【００４８】
共通配線としてのＹ方向配線（下配線）は、素子電極の一方に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀Ａｇフォトぺ一ストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後４８０℃前後の温度で焼成して配線を形成した。
【００４９】
配線の厚さ約１０μ、幅幅５０μｍである。なお終端部は配線取り出し電極として使うために、線幅をより大きくした。
【００５０】
（絶縁膜形成）
（図２−ｃ）の説明
上下配線を絶縁するために、層間絶縁層を配置する。後述のＸ配線（上配線）下に、先に形成したＹ配線（下配線）との交差部を覆うように、かつ上配線（Ｘ配線）と素子電極の他方との電気的接続が可能なように、接続部にコンタクトホールを開けて形成した。
【００５１】
工程はＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。この層間絶縁層の厚みは、全体で約３０μｍであり、幅は１５０μｍである。
【００５２】
（上配線形成）
（図２−ｄ）の説明
Ｘ方向配線（上配線）は、先に形成した絶縁膜の上に、Ａｇぺ一ストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃前後の温度で焼成した。上記絶縁膜を挟んでＹ方向配線（下配線）と交差しており、絶縁膜のコンタクトホール部分で素子電極の他方とも接続されている。
【００５３】
この配線によって他方の素子電極は連結されており、パネル化した後は走査電極として作用する。
【００５４】
このＸ方向配線の厚さは、約１５μｍである。外部駆動回路との引出し配線もこれと同様の方法で形成した。
【００５５】
図示していないが、外部駆動回路への引出し端子もこれと同様の方法で形成した。
【００５６】
このようにしてＸＹマトリクス配線を有する基板が形成された。
【００５７】
（素子膜形成）
（図２−ｅ）の説明
上記基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これはこの後塗布する素子膜形成用の水溶液が、素子電極上に適度な広がりをもって配置されるようにする事が目的である。
【００５８】
用いた撥水剤は、ＤＤＳ（ジメチルジエトキシシラン）溶液をスプレー法にて基板上に散布し、１２０℃にて温風乾燥した。
【００５９】
その後素子電極間にインクジェット塗布方法により、素子膜４を形成した。
【００６０】
本工程の模式図を図３に示す。実際の工程では、基板上における個々の素子電極の平面的ばらつきを補償するために、基板上の数箇所に於いてパターンの配置ずれを観測し、観測点間のポイントのずれ量は直線近似して位置補完し、塗付する事によって、全画素の位置ずれをなくして、対応した位置に的確に塗付するように努めた。
【００６１】
本実施例では、素子膜としてパラジウム膜を得る目的で、先ず水８５：イソプロピルアルコール（ＩＰＡ）１５からなる水溶液に、パラジウム−プロリン錯体０．１５重量％を溶解し、有機パラジウム含有溶液を得た。この他若干の添加剤を加えた。
【００６２】
この溶液の液滴を、液滴付与手段７として、ピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように調整して電極間に付与した。その後この基板を空気中にて、３５０℃で１０分間の加熱焼成処理をして酸化パラジウム（ＰｄＯ）とした。ドットの直径は約６０μｍ、厚みは最大で１０ｎｍの膜が得られた。
【００６３】
このとき得られた酸化パラジウム膜の平面性、及び均一性が、その後の素子特性に大きく影響する事になる。
【００６４】
以上の工程により、素子部分に酸化パラジウム ＰｄＯ膜が形成された。
【００６５】
（還元フォーミング）
《（図３−ｃ）（図４）の説明》：フードフォーミング
フォーミングと呼ばれる本工程に於いて、上記導電性薄膜を通電処理して内部に亀裂を生じさせ、電子放出部を形成する。
【００６６】
具体的な方法は、上記基板の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部電源より電極端子部からＸＹ配線間に電圧を印加し、素子電極間に通電する事によって、導電性薄膜を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部を形成する。
【００６７】
この時若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され酸化パラジウムＰｄＯがパラジウムＰｄ膜に変化する。
【００６８】
この変化時に膜の還元収縮によって、一部に亀裂が生じるが、この亀裂発生位置、及びその形状は元の膜の均一性に大きく影響される。
【００６９】
多数の素子の特性ばらつきを抑えるのに、上記亀裂は中央部に起こり、かつなるべく直線状になることがなによりも望ましい。
【００７０】
なおこのフォーミングにより形成した亀裂付近からも、所定の電圧下では電子放出が起こるが、現状の条件ではまだ発生効率が非常に低いものである。
【００７１】
また得られた導電性薄膜４の抵抗値Ｒｓは、１０２から１０７Ωの値である。
【００７２】
フォーミング処理に用いた電圧波形について簡単に紹介する。
【００７３】
（図４）にこの説明図を示す。
【００７４】
印加した電圧はパルス波形を用いたが、パルス波高値が定電圧のパルスを印加する場合（図４−ａ）と、パルス波高値を増加させながら印加する場合（図４−ｂ）とがある。
【００７５】
（図４−ａ）に於いて、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜１００ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）は適宜選択する。
【００７６】
（図４−ｂ）では、Ｔ１及びＴ２の大きさは同様にとり、三角波の波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度ずつ増加させる。
【００７７】
なお、フォーミング処理の終了は、フォーミング用パルスの間に、導電性膜４を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で、フォーミングを終了とした。
【００７８】
（活性化−カーボン堆積）
《フード活性化と図７の説明》
先に述べたように、この状態では電子発生効率は非常に低いものである。
【００７９】
よって電子放出効率を上げるために、上記素子に活性化と呼ばれる処理を行うことが望ましい。
【００８０】
この処理は有機化合物が存在する適当な真空度のもとで、前記のフォーミングと同様にフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部からＸＹ配線を通じてパルス電圧を素子電極に繰り返し印加することによって行う。そして炭素原子を含むガスを導入し、それに由来する炭素あるいは炭素化合物を、前記亀裂近傍にカーボン膜として堆積させる工程である。
【００８１】
本工程ではカーボン源としてトリニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０−４Ｐａを維持した。導入するトリニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、１×１０−５Ｐａ〜１×１０−２Ｐａ程度が好適である。
【００８２】
図７の（ａ）、（ｂ）に、活性化工程で用いられる電圧印加の好ましい一例を示した。印加する最大電圧値は、１０〜２０Ｖの範囲で適宜選択される。図７の（ａ）中、Ｔ１は、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図７の（ｂ）中、Ｔ１およびＴ１’はそれぞれ、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値が等しく設定されている。
【００８３】
このとき、素子電極３に与える電圧を正としており、素子電流Ｉｆは、素子電極３から素子電極２へ流れる方向が正である。約６０分後に放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。
【００８４】
以上の工程で、電子源素子を有する基板を作成する事ができた。
【００８５】
（基板特性）
《（図５）（図６）の説明》
上述のような素子構成と製造方法によって作成された本発明に係る電子放出素子の基本特性について図５、図６を用いて説明する。
【００８６】
図５は、前述した構成を有する素子の電子放出特性を測定するための測定評価装置の概略図である。
【００８７】
電子放出素子の素子電極間を流れる素子電流Ｉｆ、及びアノードへの放出電流Ｉｅの測定にあたっては、素子電極２、３に電源３１と電流計３０とを接続し、該電子放出素子の上方に電源３３と電流計３２とを接続したアノード電極３４を配置している。図５において、１はガラス基板、２、３は素子電極、４は電子放出部を含む薄膜、５は電子放出部を示す。また、５１は素子に素子電圧Ｖｆを印加するための電源、５０は素子電極２、３間の電子放出部を含む導電性薄膜４を流れる素子電流Ｉｆを測定するための電流計、５４は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極、５３はアノード電極５４に電圧を印加するための高圧電源、５２は素子の電子放出部５より放出される放出電流Ｉｅを測定するための電流計である。
【００８８】
また、本電子放出素子およびアノード電極５４は真空装置内に設置され、その真空装置には不図示の排気ポンプおよび真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。なお、アノード電極の電圧は１ｋＶ〜１０ｋＶ、アノード電極と電子放出素子との距離Ｈは２ｍｍ〜８ｍｍの範囲で測定した。
【００８９】
図５に示した測定評価装置により測定された放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を図６に示す。なお、放出電流Ｉｅと素子電流Ｉｆは大きさが著しく異なるが、図６ではＩｆ、Ｉｅの変化の定性的な比較検討のために、リニアスケールで縦軸を任意単位で表記した。
【００９０】
素子電極間に印加する電圧１２Ｖにおける放出電流Ｉｅを測定した結果平均０．６μＡ、電子放出効率は平均０．１５％を得た。また素子間の均一性もよく、各素子間でのＩｅのばらつきは５％と良好な値が得られた。
【００９１】
本電子放出素子は放出電流Ｉｅに対する三つの特徴を有する。
【００９２】
まず第一に、図６からも明らかなように、本素子はある電圧（しきい値電圧と呼ぶ、図６中のＶｔｈ）以上の素子電圧を印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子としての特性を示しているのが判る。
【００９３】
第二に、放出電流Ｉｅが素子電圧Ｖｆに依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
【００９４】
第三に、アノード電極５４に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。すなわち、アノード電極５４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【００９５】
（パネル）
上記のような単純マトリクス配置の電子源基板を用いた電子源、及び、表示等に用いる画像形成装置の一例について、図１と図９を用いて説明する。
【００９６】
前述の封着プロセスにより外囲器９０を構成した。
【００９７】
図９はフェースプレート上に設ける蛍光膜の説明図である。蛍光膜８４は、モノクロームの場合は蛍光体のみから成るが、カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電材９１と蛍光体９２とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色蛍光体の、各蛍光体９２間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜８４における外光反射によるコントラストの低下を抑制することである。
【００９８】
また、蛍光膜８４の内面側には通常メタルバック８５が設けられる。メタルバックの目的は、蛍光体の発光のうち内面側への光をフェースプレート８６側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するためのアノード電極として作用すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後Ａ１を真空蒸着等で堆積することで作製できる。
【００９９】
フェースプレート８２にはリアプレート８１と同じくプラズマディスプレイ用電気ガラスであるアルカリ成分が少ないＰＤ−２００（旭硝子（株）社製）の材料を用いている。このガラス材料の場合、ガラスの着色現象は起きないし、板厚を３ｍｍ程度にすれば、１０ｋＶ以上の加速電圧で駆動した場合でも、２次的に発生する軟Ｘ線の漏れを抑える遮蔽効果も充分である。
【０１００】
前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはいけないため、上下基板の突き当て法などで十分な位置合わせを行う必要がある。
【０１０１】
封着時の真空度は１０のマイナス６乗トール以下の真空度が要求される他、外囲器９０の封止後の真空度を維持するために、ゲッター処理を行なう場合もある。これは、外囲器９０の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、たとえば１Ｘ１０マイナス５乗ないしは１Ｘ１０マイナス７乗［Ｔｏｒｒ］の真空度を維持するものである。
【０１０２】
（画像表示素子）
《図１０の説明》
前述した本発明にかかわる表面伝導型電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する素子電極間に印加するパルス状電圧の波高値と巾によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【０１０３】
また多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加する事が可能となり、各素子をＯＮすることができる。
【０１０４】
また中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。
【０１０５】
以下に具体的な駆動装置について図１０に概要を述べる。
【０１０６】
単純マトリクス配置の電子源を用いて構成した表示パネルを利用した、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示用の画像表示装置の構成例を、図１０に示す。
【０１０７】
図１０において、１０１は画像表示パネル、１０２は走査回路、１０３は制御回路、１０４はシフトレジスタ、１０５はラインメモリ、１０６は同期信号分離回路、１０７は情報信号発生器、Ｖｘ及びＶａは直流電圧源である。
【０１０８】
電子放出素子を用いた画像表示パネル１０１のＸ配線には、走査線信号を印加するＸドライバー１０２が、Ｙ配線には情報信号が印加されるＹドライバーの情報信号発生器１０７が接続されている。
【０１０９】
電圧変調方式を実施するには、情報信号発生器１０７として、一定の長さの電圧パルスを発生するが入力されるデータに応じて、適宜パルスの波高値を変調するような回路を用いる。また、パルス幅変調方式を実施するには、情報信号発生器１０７としては、一定の波高値の電圧パルスを発生するが入力されるデータに応じて、適宜電圧パルスの幅を変調するような回路を用いる
制御回路１０３は、同期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ 及びＴｍｒｙ の各制御信号を発生する。
【０１１０】
同期信号分離回路１０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路である。この輝度信号成分は、同期信号に同期してシフトレジスタ１０４に入力される。
【０１１１】
シフトレジスタ１０４は、時系列的にシリアルに入力される前記輝度信号を、画像の１ライン毎にシリアル／パラレル変換して、制御回路１０３より送られるシフトクロックに基づいて動作する。シリアル／パラレル変換された画像１ライン分のデータ（電子放出素子ｎ素子分の駆動データに相当）は、ｎ個の並列信号として前記シフトレジスタ１０４より出力される。
【０１１２】
ラインメモリ１０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、記憶された内容は、情報信号発生器１０７に入力される。
【０１１３】
情報信号発生器１０７は、各々の輝度信号に応じて、電子放出素子の各々を適切に駆動する為の信号源であり、その出力信号はＹ配線を通じて表示パネル１０１内に入り、Ｘ配線によって選択中の走査ラインとの交点にある各々の電子放出素子に印加される。
【０１１４】
Ｘ配線を順次走査する事によって、パネル全面の電子放出素子を駆動する事が可能になる。
【０１１５】
以上のように本発明による画像表示装置において、こうして各電子放出素子に、パネル内のＸＹ配線を通じ、電圧を印加することにより電子放出させ、高圧端子Ｈｖを通じ、アノード電極であるメタルバック８５に高圧を印加し、発生した電子ビームを加速し、蛍光膜８４に衝突させることによって、画像を表示することができる。
【０１１６】
ここで述べた画像形成装置の構成は、本発明の画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号についてはＮＴＳＣ方式を挙げたが、入力信号はこれに限られるものではなく、ＰＡＬ、ＨＤＴＶなどでも同じである。
【０１１７】
（実施例２）
図１４に、本発明によるもう一つの実施例を示す。外囲器周辺部の接合部の概略断面構造を示している。本実施例では、図１２で説明したように、外囲器全体を真空加熱する前に予めＩｎ膜９３を支持枠８６とリアプレート８１間に形成していない。ワイヤ状のＩｎをリアプレート８１上に配置させるだけである。リアプレート８１の外周部には、溶け出したＩｎ膜９３が流れ出さないように接着剤２０６にて流れ止めパターンを形成してある。
【０１１８】
本実施例では、外囲器全体を真空加熱する際に、融け出したＩｎが支持枠８６とリアプレート８１の接合部材として機能する。接合時に支持枠８６が動くことがないために、リアプレート８１上に精度良く支持枠８６を設置しておくだけで良い。
【０１１９】
【発明の効果】
以上説明したように、本発明の方法に従い外囲器を作製するならば、小型な製造装置を用いた簡便で廉価な方法により高真空な外囲器を提供することができる。
【０１２０】
また外囲器を画像表示装置として使用するならば結果として、表示品位の良い画像表示素子を形成する事ができる。
【図面の簡単な説明】
【図１】本発明による外囲器９０の周辺部の概略断面構造を示す図である。
【図２】マトリクス状に電子放出素子を有する基板の平面図である。
【図３】工程の模式図である。
【図４】フォーミング処理に用いた電圧波形の説明図である。
【図５】本発明に係る電子放出素子の基本特性について説明する図である。
【図６】本発明に係る電子放出素子の基本特性について説明する図である。
【図７】活性化工程で用いられる電圧印加の好ましい一例を示した図である。
【図８】電子放出素子をマトリクス上に配置した電子源基板を用いてパネルを形成した模式図である。
【図９】単純マトリクス配置の電子源基板を用いた電子源、及び、表示等に用いる画像形成装置の一例である。
【図１０】単純マトリクス配置の電子源を用いて構成した表示パネルを利用した、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示用の画像表示装置の構成例である。
【図１１】（ａ）は本素子の平面図である。
（ｂ）は断面図である。
【図１２】下引き層部分に超音波半田ゴテによりＩｎ膜を形成した図である。
【図１３】本発明による封着方法の一例を示す概略構成図である。
【図１４】外囲器周辺部の接合部の概略断面構造を示す図である。
【符号の説明】
８１ リアプレート
８２ フェースプレート
８６ 支持枠
９３ Ｉｎ膜
２０４ 下引き層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an envelope and a method for manufacturing the same, and more particularly, to an envelope in which the inside of a gap between opposed substrates is maintained at a vacuum. More specifically, the envelope is an image forming apparatus for displaying an image, and relates to a sealing method and apparatus for the image forming apparatus. In particular, an image for sealing a flat-type image display device using a cold cathode electron emission source using a sealing material. It relates to a forming apparatus.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, for example, in the field of an image display device, an envelope in which a space between two substrates arranged opposite to each other is evacuated has been used. As the substrate, a glass substrate is mainly used as a transparent support. In particular, in the field of an image display device in which electrons emitted from an electron-emitting device collide with a phosphor to emit light and display, a high degree of vacuum is required inside. Two types of electron-emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission element (hereinafter abbreviated as an FE element), a metal / insulating layer / metal element (hereinafter abbreviated as an MIM element), a surface conduction electron emission element (hereinafter abbreviated as an SCE element), and the like. is there.
[0003]
To introduce some of the prior art by the present applicant regarding these technologies,
-Regarding the element creation by the ink jet forming method, JP-A-09-102271 and JP-A-2000-251665 disclose
Examples of arranging these elements in an XY matrix shape are described in detail in JP-A-64-031332 and JP-A-07-32631.
-Further, regarding the wiring forming method, JP-A-08-185818 and JP-A-09-050575 disclose
The driving method is described in detail in JP-A-06-342636.
[0004]
Further, conventionally, when manufacturing an image display device that maintains the interior in a vacuum, frit glass as a sealing material is applied or placed between glass members and placed in a sealing furnace such as an electric furnace or hot. A sealing method is adopted in which the entire image display device is heated to a sealing temperature and the glass member at the sealing portion is fused with sealing glass by placing the glass member on a plate heater (sometimes sandwiched by a hot plate heater from above and below). ing.
[0005]
In addition, since a flat-panel image display device using an electron source requires an ultra-high vacuum to stably operate a cold cathode electron-emitting device and the like for a long time, a substrate having a plurality of electron-emitting devices and a A getter that seals a substrate having a phosphor at an opposing position with frit glass with a frame interposed therebetween, adsorbs emitted gas, and maintains a vacuum is provided.
[0006]
[Problems to be solved by the invention]
There are two types of getters: a deposition type and a non-evaporation type. The deposition type getter heats an alloy containing Ba or the like as a main component in a vacuum glass envelope by energizing or high frequency to form a deposition film on the inner wall of the container ( The getter flash is performed, and the gas generated inside is absorbed by the active getter metal surface to maintain a high vacuum.
[0007]
On the other hand, the non-evaporable getter arranges a getter material such as Ti, Zr, V, Al, Fe, etc. and heats it in a vacuum to perform "getter activation" for obtaining gas adsorption characteristics, thereby releasing the emitted gas. Can be adsorbed.
[0008]
In general, a flat-panel image display device cannot secure a sufficient area for installing a vapor deposition type getter for maintaining a vacuum or a flash area for instantaneous discharge because of its thinness, and install them near a support frame outside the image display area. I have. Therefore, the conductance between the central portion of the image display and the getter installation region becomes small, and the effective pumping speed at the central portion of the electron-emitting device or the phosphor becomes small. In an image display apparatus having an electron source and an image display member, a portion that generates an undesirable gas is an image display area mainly irradiated with an electron beam. Therefore, when it is desired to hold the phosphor and the electron source in a high vacuum, it is necessary to arrange a non-evaporable getter near the phosphor and the electron source that are the source of the emitted gas.
[0009]
FIG. 8 is a schematic diagram in which a panel is formed using an electron source substrate in which these electron-emitting devices are arranged on a matrix. In FIG. 8, reference numeral 80 denotes an electron source substrate on which a large number of electron-emitting devices are arranged, and 81, which has the electron source substrate 80 on one surface, is a glass substrate and is called a rear plate. Reference numeral 82 denotes a face plate in which a fluorescent film 84 and a metal back 85 are formed on the inner surface of a glass substrate 83. Reference numeral 86 denotes a support frame, and the rear plate 81 and the support frame 86 are bonded and bonded in advance by frit glass. Next, an In film 93 (not shown) is provided in advance on the support frame 86 and the face plate 82 by soldering as a panel bonding material. In order to increase the bonding strength of the In film 93 to the support frame 86 and the face plate 82, it is desirable to provide a silver paste film as the underlayer 94 also not shown. Further, by performing soldering using an ultrasonic soldering iron, sufficient bonding strength can be obtained. Thereafter, in a vacuum chamber, the support frame 86 and the face plate 82 are joined together via the In film 93 at a temperature equal to or higher than the In melting point, thereby sealing and forming the envelope 90.
[0010]
In FIG. 8, 87 corresponds to the electron-emitting device of the present invention. Reference numerals 88 and 89 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.
[0011]
On the other hand, by installing a support (not shown) called a spacer between the face plate 82 and the rear plate 81, an envelope 90 having sufficient strength against atmospheric pressure is formed even in the case of a large-area panel. You can also.
[0012]
In FIG. 8, the non-evaporable getter is formed on the image display area of the face plate 82, the electron source substrate 80 of the rear plate, or both glass substrates (not shown).
[0013]
Further, for the purpose of a low-cost manufacturing process, a configuration in which bonding with frit glass is performed using In, which is a low-melting metal, is also being studied. In is a material having a relatively low melting point of 156 ° C. and a small amount of outgassing at the softening point = melting point. When frit glass is used, it is necessary to heat up to about 500 ° C., but in the case of In, heating up to 200 ° C. is sufficient, which has the effect of simplifying the process. Furthermore, it can be said that reducing lead (Pb) contained in the frit glass is desirable from an environmental measure. However, the conventional method of sealing the image display device in which the studied support frame 86 and the rear plate 81 and the face plate 82 are joined to each other by In has the following problems.
[0014]
When two sealing portions are sealed with the same In material, they are melted at the same temperature, so that the support frame 86 sandwiched in the middle is not fixed, so that a positional shift is likely to occur. In particular, when the two glass substrates are placed side by side in an overlapping state, the thickness of the In film 93 of the bonding material changes because the support frame 86 moves toward the lower substrate due to the effect of gravity. The problem is that when the thickness of the In film on the upper substrate side is increased, there is a possibility that vacuum airtightness may be impaired. It has been empirically known that the In thickness required for bonding a substrate having a surface unevenness of 0 to several tens of μm is 200 to 400 μm. Further, in order to obtain a junction with a predetermined In thickness, an In film having a thickness of about twice the necessary In amount before sealing is formed on both sides of the bonding surface in advance by ultrasonic soldering. However, when the support frame 86 moves due to gravity and the support frame is unevenly distributed in the thickness direction of In and the In film on the upper substrate side is apparently thick, the amount of In provided in advance is insufficient to maintain vacuum tightness. Will be lost.
[0015]
The second problem is a problem of material cost. In the case where In is used as the bonding material, the material cost is substantially double when the frit glass is not used, because the material cost of In is approximately two orders of magnitude higher than that of frit glass. . Even if the process cost is reduced by using a low-temperature process, there is no point in increasing the material cost. It is necessary to reduce the amount of In material to be used while maintaining vacuum tightness.
[0016]
These problems can be equally serious when a low-melting-point metal other than In or an alloy material is used as the bonding material. Therefore, in the present specification, the description is made using In as a typical bonding material, but the present invention can be similarly realized with a bonding material of another metal or an alloy.
[0017]
(Object of the invention)
An object of the present invention is to improve such disadvantages of the prior art, and to provide a high vacuum envelope by a simple and inexpensive manufacturing method using a small manufacturing apparatus. As a result, an object of the present invention is to provide an image display device with good display quality at low cost.
[0018]
[Means for Solving the Problems]
The envelope of the present invention is arranged such that the first substrate and the second substrate disposed opposite to each other are arranged such that a side wall is sandwiched between both substrates at a peripheral portion, and the first substrate is disposed via the side wall. And an envelope in which each of the second substrates is sealed by a joining member made of a low-melting metal material, wherein one of the first substrate and the second substrate and the sidewall are sidewalls. The joint member is provided so as to be joined at an end face edge portion.
[0019]
Further, it is desirable that the side wall end face joined to the one substrate at an edge has a chamfered edge shape.
[0020]
Further, it is preferable that a treatment for increasing the wettability of a joining member is performed on a joining portion between the side wall end face joined to the one substrate at an edge and the substrate.
[0021]
Further, in the treatment for increasing the wettability of the joining member applied to the joint portion between the side wall end face and the substrate, it is preferable that an undercoat layer having good wettability is formed by patterning.
[0022]
Further, it is preferable that a flow preventing pattern of the joining member is formed around a joining portion of the one substrate joined at the edge of the side wall and the edge.
[0023]
Further, the first substrate is an electron source substrate in which a plurality of electron-emitting devices arranged in a matrix are arranged, and the second substrate is a fluorescent film, a metal back covering the fluorescent film, and a fluorescent film. It is preferable that the display is performed based on light emission caused by collision of electrons emitted from the electron-emitting devices with the fluorescent film.
[0024]
The electron source preferably has a horizontal field emission type electron emission element.
[0025]
Hereinafter, features of the envelope according to the present invention will be described.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Examples of the present invention will be described below.
[0027]
(Example 1)
FIG. 1 is a diagram showing a schematic cross-sectional structure of a peripheral portion of an envelope 90 in which a support frame 86 is bonded to a rear plate 81 and a face plate 82 via an In film 93 in the first embodiment of the present invention. is there. In FIG. 1, reference numeral 81 having an electron source on one side is a glass substrate, which is called a rear plate. Reference numeral 82 denotes a face plate in which a fluorescent film and a metal back are formed on the inner surface of a glass substrate 83. By installing a support called a spacer 205 between the face plate 82 and the rear plate 81, the envelope 90 having sufficient strength against atmospheric pressure can be formed even in the case of a large-area panel. The spacer 205 is partially adhered to the rear plate 81 with an adhesive 206, and is fixed by air drying. The height of the spacer 205 is slightly higher than the height of the support frame 86 provided on the rear plate 81, and the height of the spacer 205 is set so that the support frame 86 and the face plate 82 after bonding are set. The thickness of the In film 93 between them is determined. Therefore, the spacer 205 also functions as a thickness regulating member of the In film 93 between the support frame 86 and the face plate 82 after the joining.
[0028]
The support frame 86 is installed above the rear plate 81 and is substantially fixed by gravity. The end face rear plate side of the outer peripheral portion of the support frame is chamfered, and has a shape in which the In film 93 as a joining member is easily held. An undercoat layer 204 is previously formed in a pattern at the joint between the chamfered surface of the support frame 86 and the rear plate 81 facing the chamfered surface in order to improve the wettability of In. The undercoat layer 204 is made of Ag, Ti, Ni, or the like. The Ag undercoat layer 204 can be easily patterned by screen printing or the like of a silver paste. As shown in FIG. 1, by joining the support frame 86 and the rear plate 81 at the outer peripheral edge portion of the support frame 86, the amount of the In film 93 used for joining can be considerably reduced.
[0029]
The In film 93 uses metal In because it emits little gas even at high temperatures and has a low melting point. When a metal or an alloy is used as a joining member, it does not contain a solvent or a binder and emits a very small amount of gas when melting at a melting point. First, the support frame 86 and the face plate 82 are joined. As shown in FIG. 12, an In film 93 is formed on each undercoat layer 204 by an ultrasonic soldering iron. This bonding is sufficient to the extent that the support frame 86 and the rear plate 81 are substantially fixed by this processing. Next, a process performed entirely in a vacuum device will be described with reference to FIG. 13 as a method of sealing the image display device according to the present embodiment. At a portion where the support frame 86 and the face plate 82 are joined, an In film 93 is previously formed by patterning in the same manner as described with reference to FIG. First, both substrates are held and vacuum-heated in a state where a certain interval is provided between the face plate 82 and the rear plate 81 facing each other. Vacuum baking is performed at a high temperature of 300 ° C. or more so that the inside of the panel has a sufficient degree of vacuum when the gas is released from the substrate and then returns to room temperature. At this point, the In film 93 is in a molten state, and both substrates are sufficiently leveled so that the molten In does not flow out. During the vacuum baking of the substrate, the impregnation of the undercoat layer 204 with In further progresses to form a bonding interface having a sufficient sealing performance. After the vacuum baking, the temperature is lowered to near the melting point of In, and then the distance between the face plate 82 and the rear plate 81 is gradually reduced by the positioning device 200, so that the two substrates are joined, that is, sealed. The reason for lowering the temperature to the vicinity of the melting point is to suppress the fluidity of the liquid In in a molten state and to prevent unnecessary flow or protrusion during bonding.
[0030]
By simultaneously melting the In film 93 at the joint between the rear plate 81 and the support frame 86 described with reference to FIG. 12, the joint state, which was simply fixed, is changed, and the airtightness of this joint is ensured. become. In the related art, since the rear plate 81 and the support frame 86 are bonded together by In on the entire contact surface, In melts at the time of vacuum heating and is pressed by the weight of the support frame 86 to flow out, so that the In thickness becomes thin. Further, when melting, the lateral position of the support frame 86 also moves. However, in the present invention, since the support frame 86 and the rear plate 81 are in direct contact with each other, the height position of the support frame 86 cannot be changed. Never move.
[0031]
Next, a forming process of each component of the present embodiment will be described below. First, an electron-emitting device of the type shown in FIG. 11 was formed as an electron-emitting device on the surface of the rear plate 81 on the electron source substrate 80. FIG. 11A is a plan view of the device, and FIG. 11B is a cross-sectional view.
[0032]
As a typical device configuration of these surface conduction electron-emitting devices, the aforementioned M.I. The element configuration of the Hartwell will be described with reference to the schematic diagram shown in FIG.
[0033]
In FIG. 11, reference numeral 1 denotes a substrate made of glass or the like, the size and thickness of which are determined by the number of electron-emitting devices provided thereon, the design shape of each device, and the size of the container when the electron source is used. In the case of configuring the unit, it is appropriately set depending on mechanical conditions such as an anti-atmospheric structure for maintaining the container in a vacuum.
[0034]
In general, inexpensive blue plate glass is used as the material of the glass, but it is necessary to use a substrate or the like on which a 0.5 μm thick silicon oxide film is formed by a sputtering method as a sodium block layer. . In addition, it can also be made of glass containing less sodium or a quartz substrate. In the present embodiment, a material of PD-200 (manufactured by Asahi Glass Co., Ltd.), which has a small alkali component, which is an electric glass for a plasma display, is used.
[0035]
As a material for the element electrodes 2 and 3, a general conductor material is used, and for example, a metal such as Ni, Cr, Au, Mo, Pt, Ti, or a metal such as Pd-Ag is preferable, or a metal oxide is used. It is appropriately selected from a printed conductor composed of an object and glass, a transparent conductor such as ITO, and the like, and the thickness thereof is preferably in the range of several hundreds of mm to several μm.
[0036]
At this time, the element electrode interval L, the element electrode length W, the shape of the element electrodes 2 and 3, and the like are appropriately designed according to the form to which the actual element is applied. It is 1 mm, more preferably in the range of 1 μm to 100 μm in consideration of the voltage applied between the device electrodes. The element electrode length W is preferably in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics.
[0037]
Further, a paste containing commercially available metal particles such as platinum Pt can be applied to the device electrode by a printing method such as offset printing.
[0038]
For the purpose of obtaining a more precise pattern, a photosensitive paste containing platinum Pt or the like may be applied by a printing method such as screen printing or the like, and then exposed and developed using a photomask.
[0039]
Thereafter, a conductive thin film 4 serving as an electron source is formed across the device electrodes 2 and 3. As the conductive thin film, a fine particle film composed of fine particles is particularly preferable in order to obtain good electron emission characteristics. Further, the film thickness is appropriately set in consideration of the step coverage to the device electrodes 2 and 3, the resistance value between the device electrodes, the forming processing conditions described later, and the like, but is preferably several to several thousand. It is particularly preferable that the angle be in the range of 10 ° to 500 °.
[0040]
According to the study by the present applicants, palladium Pd is generally suitable for the conductive film material, but is not limited thereto. As a film formation method, a sputtering method, a method of baking after applying a solution, or the like is appropriately used.
[0041]
Here, a method of forming a palladium oxide PdO film by applying an organic palladium solution and baking it was selected. Thereafter, heating was performed under a reducing atmosphere in which hydrogen coexists to form a palladium Pd film, and at the same time, a crack was formed. This forms the electron emission portion 5.
[0042]
For convenience of illustration, the electron emitting portion 5 is shown in a rectangular shape at the center of the conductive thin film 4, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. It is not.
[0043]
Next, FIG. 2 shows a plan view of a substrate having electron-emitting devices in a matrix.
[0044]
In FIG. 2E, 21 is an electron source substrate, 22 and 23 are device electrodes, 24 is a Y-direction wiring, 25 is an insulating film, 26 is an X-direction wiring, and 27 is a surface conduction electron-emitting device film. Yes, forming an electron emission portion.
[0045]
Hereinafter, a method for fabricating this element will be described with reference to FIGS.
[0046]
(Glass substrate element electrode formation)
Description of (FIG. 2-a)
In FIG. 2A, the device electrodes 22 and 23 are formed on a glass substrate 21 by depositing titanium Ti 5 nm as a subbing layer and platinum Pt 40 nm thereon by sputtering, then applying a photoresist, exposing and developing. It was formed by patterning by a series of photolithography methods called etching.
In this embodiment, the interval L between the device electrodes is set to 10 μm, and the corresponding length W is set to 100 μm.
[0047]
(Formation of lower wiring and formation of insulating film)
Description of (FIG. 2-b)
Regarding the wiring material of the X wiring and the Y wiring, it is desired that the resistance is low so that a substantially uniform voltage is supplied to a large number of surface conduction elements, and the material, film thickness, wiring width, etc. are appropriately set. .
[0048]
The Y-direction wiring (lower wiring) as a common wiring was formed in a linear pattern so as to be in contact with one of the element electrodes and to connect them. A silver Ag photo-paste ink was used as a material, which was screen-printed, dried, exposed to a predetermined pattern, and developed. Thereafter, firing was performed at a temperature of about 480 ° C. to form a wiring.
[0049]
The wiring has a thickness of about 10 μm and a width of 50 μm. In addition, the line width of the terminal portion was further increased in order to use it as a wiring extraction electrode.
[0050]
(Insulation film formation)
Description of (FIG. 2-c)
In order to insulate the upper and lower wirings, an interlayer insulating layer is provided. Electrical connection between the upper wiring (X wiring) and the other of the element electrodes is possible under the below-described X wiring (upper wiring) so as to cover the intersection with the previously formed Y wiring (lower wiring). Thus, a contact hole was formed in the connection portion.
[0051]
In the process, a photosensitive glass paste containing PbO as a main component was screen-printed and then exposed and developed. This was repeated four times, and finally baked at a temperature around 480 ° C. The thickness of the interlayer insulating layer is about 30 μm as a whole, and the width is 150 μm.
[0052]
(Upper wiring formation)
Description of (FIG. 2-d)
The X-direction wiring (upper wiring) is obtained by screen-printing the Ag-list ink on the insulating film previously formed, drying it, and then applying the same operation again thereon, and then applying twice, and then at about 480 ° C. At a temperature of It intersects with the Y-direction wiring (lower wiring) with the insulating film interposed therebetween, and is connected to the other of the element electrodes at the contact hole portion of the insulating film.
[0053]
The other element electrode is connected by this wiring, and functions as a scanning electrode after paneling.
[0054]
The thickness of the X-direction wiring is about 15 μm. The lead wiring to the external drive circuit was formed in the same manner.
[0055]
Although not shown, the lead-out terminal to the external drive circuit was formed in the same manner.
[0056]
Thus, a substrate having XY matrix wiring was formed.
[0057]
(Element film formation)
Description of (FIG. 2-e)
After the substrate was sufficiently cleaned, the surface was treated with a solution containing a water repellent so that the surface became hydrophobic. The purpose of this is to ensure that an aqueous solution for forming an element film to be applied thereafter is appropriately spread on the element electrodes.
[0058]
As the water repellent used, a DDS (dimethyldiethoxysilane) solution was sprayed on the substrate by a spray method, and dried with hot air at 120 ° C.
[0059]
Thereafter, an element film 4 was formed between the element electrodes by an inkjet coating method.
[0060]
FIG. 3 shows a schematic diagram of this step. In the actual process, in order to compensate for the planar variation of the individual device electrodes on the substrate, pattern displacements were observed at several points on the substrate, and the amount of point displacement between observation points was approximated by a straight line. By compensating for the position and applying the paint, we tried to eliminate the misalignment of all pixels and to apply the paint to the corresponding position accurately.
[0061]
In this example, in order to obtain a palladium film as an element film, first, 0.15% by weight of a palladium-proline complex was dissolved in an aqueous solution composed of water 85: isopropyl alcohol (IPA) 15 to obtain an organic palladium-containing solution. . In addition, some additives were added.
[0062]
Droplets of this solution were applied between the electrodes by using an inkjet ejector using a piezo element as the droplet applying means 7, adjusting the dot diameter to 60 μm. Thereafter, the substrate was heated and baked at 350 ° C. for 10 minutes in air to obtain palladium oxide (PdO). A film having a dot diameter of about 60 μm and a maximum thickness of 10 nm was obtained.
[0063]
The flatness and uniformity of the palladium oxide film obtained at this time greatly affect the subsequent device characteristics.
[0064]
Through the above steps, a palladium oxide PdO film was formed on the element portion.
[0065]
(Reduction forming)
<< Description of (FIG. 3-c) (FIG. 4) >>: Food forming
In this step called forming, the conductive thin film is subjected to an electric current treatment to generate a crack therein, thereby forming an electron emission portion.
[0066]
The specific method is to leave a take-out electrode part around the above-mentioned substrate, cover it with a hood-like cover so as to cover the entire substrate, create a vacuum space inside with the substrate, and use an external power supply from the electrode terminal part. By applying a voltage between the XY wirings and energizing between the device electrodes, the conductive thin film is locally destroyed, deformed or deteriorated, thereby forming an electron emitting portion having a high electrical resistance.
[0067]
At this time, when heating is carried out in a vacuum atmosphere containing a slight amount of hydrogen gas, reduction is promoted by hydrogen and palladium oxide PdO is changed to a palladium Pd film.
[0068]
At the time of this change, a crack is partially generated due to the reduction shrinkage of the film, and the position of the crack and its shape are greatly affected by the uniformity of the original film.
[0069]
In order to suppress the variation in the characteristics of a large number of elements, it is most desirable that the crack be formed at the center and be as linear as possible.
[0070]
Electrons are also emitted from the vicinity of the crack formed by this forming under a predetermined voltage, but the generation efficiency is still very low under the current conditions.
[0071]
The resistance value Rs of the obtained conductive thin film 4 is 10 2 From 10 7 Is the value of Ω.
[0072]
The voltage waveform used for the forming process is briefly introduced.
[0073]
FIG. 4 shows this explanatory diagram.
[0074]
The applied voltage uses a pulse waveform. There are a case where a pulse having a constant pulse height is applied (FIG. 4-a) and a case where the pulse is applied while increasing the pulse peak value (FIG. 4-b). .
[0075]
In FIG. 4A, T1 and T2 are the pulse width and pulse interval of the voltage waveform, T1 is 1 μsec to 10 msec, T2 is 10 μsec to 100 msec, and the peak value of the triangular wave (peak voltage during forming) is Select as appropriate.
[0076]
In FIG. 4B, the magnitudes of T1 and T2 are similarly set, and the peak value (peak voltage during forming) of the triangular wave is increased by, for example, about 0.1 V steps.
[0077]
The forming process is terminated by inserting a voltage that does not locally destroy or deform the conductive film 4, for example, a pulse voltage of about 0.1 V, between the forming pulses, and measuring the element current. The value was determined. For example, when the resistance was 1000 times or more the resistance before the forming process, the forming was terminated.
[0078]
(Activation-carbon deposition)
《Food activation and explanation of FIG. 7》
As described above, in this state, the electron generation efficiency is very low.
[0079]
Therefore, in order to increase the electron emission efficiency, it is desirable to perform a process called activation on the device.
[0080]
In this treatment, under an appropriate degree of vacuum in which an organic compound is present, a hood-shaped lid is placed on the substrate to form a vacuum space between the substrate and the substrate, and a pulse voltage is applied from the outside through XY wiring. This is performed by repeatedly applying the voltage to the device electrode. Then, a gas containing a carbon atom is introduced, and carbon or a carbon compound derived therefrom is deposited as a carbon film near the crack.
[0081]
In this step, trinitrile was used as a carbon source and introduced into a vacuum space through a slow leak valve to maintain 1.3 × 10 −4 Pa. The pressure of the trinitrile to be introduced is slightly affected by the shape of the vacuum device, the members used in the vacuum device, and the like, but is preferably about 1 × 10 −5 Pa to 1 × 10 −2 Pa.
[0082]
FIGS. 7A and 7B show a preferred example of the voltage application used in the activation step. The maximum voltage value to be applied is appropriately selected in the range of 10 to 20 V. In FIG. 7A, T1 is the positive and negative pulse widths of the voltage waveform, T2 is the pulse interval, and the positive and negative absolute values of the voltage value are set equal. Also, in FIG. 7B, T1 and T1 'are the positive and negative pulse widths of the voltage waveform, T2 is the pulse interval, and T1>T1', and the positive and negative absolute values of the voltage value are set equal. ing.
[0083]
At this time, the voltage applied to the device electrode 3 is positive, and the direction of the device current If flowing from the device electrode 3 to the device electrode 2 is positive. After about 60 minutes, when the emission current Ie almost reached saturation, the energization was stopped, the slow leak valve was closed, and the activation process was terminated.
[0084]
Through the above steps, a substrate having an electron source element could be produced.
[0085]
(Substrate characteristics)
<< Description of (FIG. 5) and (FIG. 6) >>
The basic characteristics of the electron-emitting device according to the present invention manufactured by the above-described device configuration and manufacturing method will be described with reference to FIGS.
[0086]
FIG. 5 is a schematic diagram of a measurement and evaluation device for measuring the electron emission characteristics of the device having the above-described configuration.
[0087]
In measuring the device current If flowing between the device electrodes of the electron-emitting device and the emission current Ie to the anode, a power source 31 and an ammeter 30 are connected to the device electrodes 2 and 3, and a power source is provided above the electron-emitting device. An anode electrode 34 that connects 33 and the ammeter 32 is arranged. In FIG. 5, 1 is a glass substrate, 2 and 3 are device electrodes, 4 is a thin film including an electron emitting portion, and 5 is an electron emitting portion. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the device, 50 denotes an ammeter for measuring a device current If flowing through the conductive thin film 4 including the electron-emitting portion between the device electrodes 2 and 3, and 54 denotes a device. , An anode electrode 53 for capturing an emission current Ie emitted from the electron emission portion, a high voltage power supply 53 for applying a voltage to the anode electrode 54, and an emission electrode Ie emitted from the electron emission portion 5 of the element. It is an ammeter for measuring.
[0088]
The electron-emitting device and the anode electrode 54 are installed in a vacuum device, and the vacuum device is provided with equipment necessary for a vacuum device such as an exhaust pump (not shown) and a vacuum gauge. The device can be measured and evaluated. The voltage of the anode electrode was measured in the range of 1 kV to 10 kV, and the distance H between the anode electrode and the electron-emitting device was measured in the range of 2 mm to 8 mm.
[0089]
FIG. 6 shows a typical example of the relationship between the emission current Ie, the device current If, and the device voltage Vf measured by the measurement evaluation device shown in FIG. Although the emission current Ie and the device current If are remarkably different in magnitude, in FIG. 6, the ordinate is expressed in arbitrary units on a linear scale for qualitative comparison of changes in If and Ie.
[0090]
As a result of measuring the emission current Ie at a voltage of 12 V applied between the device electrodes, an average of 0.6 μA and an average of electron emission efficiency of 0.15% were obtained. The uniformity between the elements was also good, and the variation in Ie between the elements was as good as 5%.
[0091]
The electron-emitting device has three characteristics with respect to the emission current Ie.
[0092]
First, as is clear from FIG. 6, when an element voltage higher than a certain voltage (referred to as a threshold voltage, Vth in FIG. 6) is applied to the present element, the emission current Ie sharply increases. Below the threshold voltage Vth, the emission current Ie is hardly detected. That is, it can be seen that the device exhibits characteristics as a nonlinear device having a clear threshold voltage Vth with respect to the emission current Ie.
[0093]
Second, since the emission current Ie depends on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.
[0094]
Third, the emission charge captured by the anode electrode 54 depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.
[0095]
(panel)
An example of an electron source using an electron source substrate having a simple matrix arrangement as described above and an image forming apparatus used for display and the like will be described with reference to FIGS.
[0096]
The envelope 90 was formed by the sealing process described above.
[0097]
FIG. 9 is an explanatory diagram of the fluorescent film provided on the face plate. The fluorescent film 84 is composed of only a phosphor in the case of monochrome, but is composed of a black conductive material 91 called a black stripe or a black matrix and a phosphor 92 depending on the arrangement of the phosphor in the case of a color fluorescent film. . The purpose of providing the black stripes and the black matrix is to make the three primary color phosphors necessary for color display black by separating the coating portions between the phosphors 92 so that color mixing and the like become inconspicuous. The purpose is to suppress a decrease in contrast due to external light reflection.
[0098]
A metal back 85 is usually provided on the inner surface side of the fluorescent film 84. The purpose of the metal back is to improve the brightness by mirror-reflecting the light emitted from the phosphor toward the inner surface side to the face plate 86 side, to act as an anode electrode for applying an electron beam acceleration voltage, and the like. It is. The metal back can be produced by performing a smoothing process (usually called filming) on the inner surface of the phosphor film after producing the phosphor film, and then depositing A1 by vacuum deposition or the like.
[0099]
Like the rear plate 81, the face plate 82 is made of PD-200 (manufactured by Asahi Glass Co., Ltd.), which is an electrical glass for a plasma display and has a low alkali component. In the case of this glass material, the coloring phenomenon of the glass does not occur, and when the plate thickness is set to about 3 mm, the shielding effect of suppressing the leakage of the soft X-ray which occurs secondarily even when driven at an acceleration voltage of 10 kV or more is also obtained. Is enough.
[0100]
When performing the above-described sealing, in the case of color, since the phosphors of each color must correspond to the electron-emitting devices, it is necessary to perform sufficient alignment by a method of abutting the upper and lower substrates.
[0101]
The degree of vacuum at the time of sealing is required to be not more than 10 −6 Torr, or a getter process may be performed in order to maintain the degree of vacuum after the envelope 90 is sealed. This is to heat the getter disposed at a predetermined position (not shown) in the envelope by a heating method such as resistance heating or high-frequency heating immediately before or after sealing the envelope 90, This is a process for forming a deposition film. The getter is usually composed mainly of Ba or the like, and maintains a degree of vacuum of, for example, 1 × 10 −5 or 1 × 10 −7 [Torr] by the adsorption action of the deposited film.
[0102]
(Image display device)
<< Description of FIG. 10 >>
According to the above-described basic characteristics of the surface conduction electron-emitting device according to the present invention, the electrons emitted from the electron-emitting portion have a peak value of the pulse-like voltage applied between the opposing device electrodes at a threshold voltage or higher. The width is controlled, and the amount of current is also controlled by the intermediate value, so that halftone display is possible.
[0103]
In the case where a large number of electron-emitting devices are arranged, a selection line is determined by a scanning line signal of each line, and the pulse-like voltage is appropriately applied to each device through each information signal line, so that a voltage is appropriately applied to any device. Can be applied, and each element can be turned ON.
[0104]
As a method of modulating the electron-emitting device according to an input signal having a halftone, there are a voltage modulation method and a pulse width modulation method.
[0105]
FIG. 10 outlines a specific driving device.
[0106]
FIG. 10 shows a configuration example of an image display device for television display based on an NTSC television signal, using a display panel configured using electron sources in a simple matrix arrangement.
[0107]
In FIG. 10, 101 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register, 105 is a line memory, 106 is a synchronization signal separation circuit, 107 is an information signal generator, and Vx and Va are DC voltages. Source.
[0108]
An X driver 102 for applying a scanning line signal is connected to an X wiring of the image display panel 101 using the electron-emitting device, and an information signal generator 107 of a Y driver to which an information signal is applied is connected to a Y wiring. .
[0109]
In order to implement the voltage modulation method, a circuit that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the information signal generator 107. In order to implement the pulse width modulation method, the information signal generator 107 generates a voltage pulse having a constant peak value, but appropriately modulates the width of the voltage pulse according to input data. Use
The control circuit 103 generates control signals Tscan, Tsft and Tmry for each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit 106.
[0110]
The synchronization signal separation circuit 106 is a circuit for separating a synchronization signal component and a luminance signal component from an NTSC television signal input from the outside. This luminance signal component is input to the shift register 104 in synchronization with the synchronization signal.
[0111]
The shift register 104 performs serial / parallel conversion of the luminance signal input serially in time series for each line of an image, and operates based on a shift clock sent from the control circuit 103. The data for one line of the image that has been subjected to the serial / parallel conversion (corresponding to the drive data for n electron-emitting devices) is output from the shift register 104 as n parallel signals.
[0112]
The line memory 105 is a storage device for storing data of one line of an image only for a required time, and the stored content is input to the information signal generator 107.
[0113]
The information signal generator 107 is a signal source for appropriately driving each of the electron-emitting devices according to each luminance signal, and its output signal enters the display panel 101 through the Y wiring and is selected by the X wiring. It is applied to each electron-emitting device at the intersection with the middle scan line.
[0114]
By sequentially scanning the X wiring, it becomes possible to drive the electron-emitting devices on the entire surface of the panel.
[0115]
As described above, in the image display device according to the present invention, electrons are emitted by applying a voltage to the respective electron-emitting devices through the XY wiring in the panel, and a high voltage is applied to the metal back 85 as the anode electrode through the high-voltage terminal Hv. Is applied, and the generated electron beam is accelerated to collide with the fluorescent film 84, whereby an image can be displayed.
[0116]
The configuration of the image forming apparatus described here is an example of the image forming apparatus of the present invention, and various modifications are possible based on the technical idea of the present invention. Although the NTSC system has been described as the input signal, the input signal is not limited to this, and the same applies to PAL, HDTV, and the like.
[0117]
(Example 2)
FIG. 14 shows another embodiment according to the present invention. 3 shows a schematic cross-sectional structure of a joint around an envelope. In this embodiment, as described with reference to FIG. 12, the In film 93 is not formed between the support frame 86 and the rear plate 81 before the entire envelope is heated in vacuum. It is only necessary to arrange the wire-like In on the rear plate 81. A flow stop pattern is formed on the outer peripheral portion of the rear plate 81 with an adhesive 206 so that the melted In film 93 does not flow out.
[0118]
In this embodiment, when vacuum heating is performed on the entire envelope, the melted In functions as a joining member between the support frame 86 and the rear plate 81. Since the support frame 86 does not move at the time of joining, it is only necessary to accurately set the support frame 86 on the rear plate 81.
[0119]
【The invention's effect】
As described above, if an envelope is manufactured according to the method of the present invention, a high-vacuum envelope can be provided by a simple and inexpensive method using a small manufacturing apparatus.
[0120]
Also, if the envelope is used as an image display device, as a result, an image display element with good display quality can be formed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic sectional structure of a peripheral portion of an envelope 90 according to the present invention.
FIG. 2 is a plan view of a substrate having electron-emitting devices in a matrix.
FIG. 3 is a schematic view of a process.
FIG. 4 is an explanatory diagram of a voltage waveform used for forming processing.
FIG. 5 is a diagram illustrating basic characteristics of an electron-emitting device according to the present invention.
FIG. 6 is a diagram illustrating basic characteristics of an electron-emitting device according to the present invention.
FIG. 7 is a diagram showing a preferred example of voltage application used in the activation step.
FIG. 8 is a schematic diagram in which a panel is formed using an electron source substrate in which electron-emitting devices are arranged on a matrix.
FIG. 9 illustrates an example of an electron source using an electron source substrate having a simple matrix arrangement and an image forming apparatus used for display and the like.
FIG. 10 is a configuration example of an image display apparatus for television display based on an NTSC television signal using a display panel configured using electron sources in a simple matrix arrangement.
FIG. 11A is a plan view of the present element.
(B) is a sectional view.
FIG. 12 is a diagram in which an In film is formed on an undercoat layer by an ultrasonic soldering iron.
FIG. 13 is a schematic configuration diagram showing an example of a sealing method according to the present invention.
FIG. 14 is a diagram showing a schematic cross-sectional structure of a joint around an envelope.
[Explanation of symbols]
81 Rear plate
82 face plate
86 support frame
93 In film
204 Undercoat layer
