JP2003142987A - トランスコンダクタンスアンプ調整回路 - Google Patents
トランスコンダクタンスアンプ調整回路Info
- Publication number
- JP2003142987A JP2003142987A JP2001340544A JP2001340544A JP2003142987A JP 2003142987 A JP2003142987 A JP 2003142987A JP 2001340544 A JP2001340544 A JP 2001340544A JP 2001340544 A JP2001340544 A JP 2001340544A JP 2003142987 A JP2003142987 A JP 2003142987A
- Authority
- JP
- Japan
- Prior art keywords
- transconductance amplifier
- output terminal
- amplifier
- input terminals
- transconductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 消費電力の小さいトランスコンダクタンスア
ンプ調整回路を提供する。 【解決手段】 基準周波数信号が入力される２つの基準
信号入力端子と、２つの基準信号入力端子に接続されて
おり、２つのトランスコンダクタンスアンプ及び２つの
容量から構成されるＲＣ移相器と、ＲＣ移相器の２つの
出力端子及び２つの基準信号入力端子に入力端子がそれ
ぞれ接続された掛け算器と、掛け算器の２つの出力端子
に２つの差動入力端子が接続されており、その出力端子
が２つのトランスコンダクタンスアンプの制御入力端子
に接続された演算増幅器とを備えており、入力された基
準周波数信号に対してＲＣ移相器が常に９０度の移相を
行うように２つのトランスコンダクタンスアンプのゲイ
ンをフィードバック制御する。
ンプ調整回路を提供する。 【解決手段】 基準周波数信号が入力される２つの基準
信号入力端子と、２つの基準信号入力端子に接続されて
おり、２つのトランスコンダクタンスアンプ及び２つの
容量から構成されるＲＣ移相器と、ＲＣ移相器の２つの
出力端子及び２つの基準信号入力端子に入力端子がそれ
ぞれ接続された掛け算器と、掛け算器の２つの出力端子
に２つの差動入力端子が接続されており、その出力端子
が２つのトランスコンダクタンスアンプの制御入力端子
に接続された演算増幅器とを備えており、入力された基
準周波数信号に対してＲＣ移相器が常に９０度の移相を
行うように２つのトランスコンダクタンスアンプのゲイ
ンをフィードバック制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ上に構成し
たフィルタ内のトランスコンダクタンスアンプのゲイン
を調整するためのトランスコンダクタンスアンプ調整回
路に関する。このトランスコンダクタンスアンプ調整回
路は、外付けフィルタを不要にした低電力の携帯無線用
ＬＳＩに好適である。
たフィルタ内のトランスコンダクタンスアンプのゲイン
を調整するためのトランスコンダクタンスアンプ調整回
路に関する。このトランスコンダクタンスアンプ調整回
路は、外付けフィルタを不要にした低電力の携帯無線用
ＬＳＩに好適である。
【０００２】
【従来の技術】近年の携帯無線機器の普及に伴い、より
小型のかつより低コストの携帯無線機器が要求されてき
ている。このような要求を満たすためには、これまで外
付け素子で構成されていたフィルタをトランスコンダク
タンスアンプと容量との組み合わせによりオンチップ化
することにより、無線用ＬＳＩの実装面積及び実装コス
トの低減を図ることが重要となってきている。
小型のかつより低コストの携帯無線機器が要求されてき
ている。このような要求を満たすためには、これまで外
付け素子で構成されていたフィルタをトランスコンダク
タンスアンプと容量との組み合わせによりオンチップ化
することにより、無線用ＬＳＩの実装面積及び実装コス
トの低減を図ることが重要となってきている。
【０００３】このようにＬＳＩ上にオンチップ化された
フィルタにおけるトランスコンダクタンスアンプのゲイ
ン及び容量は、通常、そのＬＳＩのウエハ毎又は製造ロ
ット毎に１０〜２０％のばらつきを持っている。従っ
て、この種のフィルタが所望のフィルタ特性を有するよ
うにするためには、製造上のばらつきに依存せずコンダ
クタンスＧｍとキャパシタンスＣとの比率Ｇｍ／Ｃが、
いずれのフィルタにおいても一定の値となるように、ト
ランスコンダクタンスアンプのゲイン（コンダクタンス
Ｇｍ）を調整する必要がある。このゲイン調整を行うの
がトランスコンダクタンスアンプ調整回路である。
フィルタにおけるトランスコンダクタンスアンプのゲイ
ン及び容量は、通常、そのＬＳＩのウエハ毎又は製造ロ
ット毎に１０〜２０％のばらつきを持っている。従っ
て、この種のフィルタが所望のフィルタ特性を有するよ
うにするためには、製造上のばらつきに依存せずコンダ
クタンスＧｍとキャパシタンスＣとの比率Ｇｍ／Ｃが、
いずれのフィルタにおいても一定の値となるように、ト
ランスコンダクタンスアンプのゲイン（コンダクタンス
Ｇｍ）を調整する必要がある。このゲイン調整を行うの
がトランスコンダクタンスアンプ調整回路である。
【０００４】図４は従来のトランスコンダクタンスアン
プ調整回路の構成を示すブロック図であり、図５はその
ローパスフィルタ及びハイパスフィルタ部分の等価回路
図である。このトランスコンダクタンスアンプ調整回路
は、Ｋｙｅｏｎｇｈｏ Ｌｅｅｅｔ ａｌ、“Ａ ｓｉ
ｎｇｌｅ−Ｃｈｉｐ ２．４ ＧＨｚ Ｄｉｒｅｃｔ−
Ｃｏｎｖｅｒｓｉｏｎ ＣＭＯＳ Ｒｅｃｅｉｖｅｒ
ｆｏｒ Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ｌｏｏｐ ｕ
ｓｉｎｇ Ｏｎｅ−ｔｈｉｒｄ Ｆｒｅｑｕｅｎｃｙ
Ｌｏｃａｌ Ｏｓｃｉｌｌａｔｏｒ”、２０００ Ｓｙ
ｍｐｏｓｉｕｍｏｎ ＶＬＳＩ ｃｉｒｃｕｉｔｓ、 ｐ
ｐ．４２−４５に記載されている。
プ調整回路の構成を示すブロック図であり、図５はその
ローパスフィルタ及びハイパスフィルタ部分の等価回路
図である。このトランスコンダクタンスアンプ調整回路
は、Ｋｙｅｏｎｇｈｏ Ｌｅｅｅｔ ａｌ、“Ａ ｓｉ
ｎｇｌｅ−Ｃｈｉｐ ２．４ ＧＨｚ Ｄｉｒｅｃｔ−
Ｃｏｎｖｅｒｓｉｏｎ ＣＭＯＳ Ｒｅｃｅｉｖｅｒ
ｆｏｒ Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ｌｏｏｐ ｕ
ｓｉｎｇ Ｏｎｅ−ｔｈｉｒｄ Ｆｒｅｑｕｅｎｃｙ
Ｌｏｃａｌ Ｏｓｃｉｌｌａｔｏｒ”、２０００ Ｓｙ
ｍｐｏｓｉｕｍｏｎ ＶＬＳＩ ｃｉｒｃｕｉｔｓ、 ｐ
ｐ．４２−４５に記載されている。
【０００５】図４において、４０及び４１は外部から基
準周波数信号の入力される２つの基準信号入力端子、４
２〜４５は４つのトランスコンダクタンスアンプ、４６
〜４９は４つの容量を示している。これらトランスコン
ダクタンスアンプ４２〜４５及び容量４６〜４９からな
る回路５０は、図５に示すようなＲＣローパスフィルタ
及びＣＲハイパスフィルタを２セット構成している。
準周波数信号の入力される２つの基準信号入力端子、４
２〜４５は４つのトランスコンダクタンスアンプ、４６
〜４９は４つの容量を示している。これらトランスコン
ダクタンスアンプ４２〜４５及び容量４６〜４９からな
る回路５０は、図５に示すようなＲＣローパスフィルタ
及びＣＲハイパスフィルタを２セット構成している。
【０００６】２つのＲＣローパスフィルタの出力端子は
整流器５１の入力端子に、２つのＣＲハイパスフィルタ
の出力端子は整流器５２の入力端子にそれぞれ接続され
ており、これら整流器５１及び５２の出力端子は電圧−
電流変換回路５３の入力端子に接続されている。電圧−
電流変換回路５３の出力端子は、トランスコンダクタン
スアンプ４２〜４５の制御入力端子に接続されていると
共に制御信号出力端子５４に接続されている。
整流器５１の入力端子に、２つのＣＲハイパスフィルタ
の出力端子は整流器５２の入力端子にそれぞれ接続され
ており、これら整流器５１及び５２の出力端子は電圧−
電流変換回路５３の入力端子に接続されている。電圧−
電流変換回路５３の出力端子は、トランスコンダクタン
スアンプ４２〜４５の制御入力端子に接続されていると
共に制御信号出力端子５４に接続されている。
【０００７】入力された基準周波数信号は４つのトラン
スコンダクタアンプ４２〜４５と容量４６〜４９とによ
りそれぞれ形成したＲＣローパスフィルタ及びＣＲハイ
パスフィルタに印加され、その出力信号の振幅が整流器
５１及び５２によって検出され、それぞれの信号振幅が
等しくなるように４つのトランスコンダクタアンプ４２
〜４５にフィードバックされる。
スコンダクタアンプ４２〜４５と容量４６〜４９とによ
りそれぞれ形成したＲＣローパスフィルタ及びＣＲハイ
パスフィルタに印加され、その出力信号の振幅が整流器
５１及び５２によって検出され、それぞれの信号振幅が
等しくなるように４つのトランスコンダクタアンプ４２
〜４５にフィードバックされる。
【０００８】
【発明が解決しようとする課題】このように、図４に示
す従来のトランスコンダクタンスアンプ調整回路は、Ｒ
Ｃ−ＣＲのローパス及びハイパスフィルタを形成するた
めにトランスコンダクタアンプが４個必要であり、消費
電力及びチップ面積が増大するという問題を有してい
た。
す従来のトランスコンダクタンスアンプ調整回路は、Ｒ
Ｃ−ＣＲのローパス及びハイパスフィルタを形成するた
めにトランスコンダクタアンプが４個必要であり、消費
電力及びチップ面積が増大するという問題を有してい
た。
【０００９】従って本発明の目的は、消費電力の小さい
トランスコンダクタンスアンプ調整回路を提供すること
にある。
トランスコンダクタンスアンプ調整回路を提供すること
にある。
【００１０】
【課題を解決するための手段】本発明によれば、基準周
波数信号が入力される２つの基準信号入力端子と、２つ
の基準信号入力端子に接続されており、２つのトランス
コンダクタンスアンプ及び２つの容量から構成されるＲ
Ｃ移相器と、ＲＣ移相器の２つの出力端子及び２つの基
準信号入力端子に入力端子がそれぞれ接続された掛け算
器と、掛け算器の２つの出力端子に２つの差動入力端子
が接続されており、その出力端子が２つのトランスコン
ダクタンスアンプの制御入力端子に接続された演算増幅
器とを備えており、入力された基準周波数信号に対して
ＲＣ移相器が常に９０度の移相を行うように２つのトラ
ンスコンダクタンスアンプのゲインをフィードバック制
御するトランスコンダクタンスアンプ調整回路が提供さ
れる。
波数信号が入力される２つの基準信号入力端子と、２つ
の基準信号入力端子に接続されており、２つのトランス
コンダクタンスアンプ及び２つの容量から構成されるＲ
Ｃ移相器と、ＲＣ移相器の２つの出力端子及び２つの基
準信号入力端子に入力端子がそれぞれ接続された掛け算
器と、掛け算器の２つの出力端子に２つの差動入力端子
が接続されており、その出力端子が２つのトランスコン
ダクタンスアンプの制御入力端子に接続された演算増幅
器とを備えており、入力された基準周波数信号に対して
ＲＣ移相器が常に９０度の移相を行うように２つのトラ
ンスコンダクタンスアンプのゲインをフィードバック制
御するトランスコンダクタンスアンプ調整回路が提供さ
れる。
【００１１】９０度の移相を行うＲＣ移相器と掛け算器
と差動演算増幅器とによって構成されており、この９０
度の移相を行うＲＣ移相器が２つのトランスコンダクタ
ンスアンプと２つの容量とによって構成可能であるた
め、消費電力が小さくなり、しかもチップ面積も小さく
て済む。
と差動演算増幅器とによって構成されており、この９０
度の移相を行うＲＣ移相器が２つのトランスコンダクタ
ンスアンプと２つの容量とによって構成可能であるた
め、消費電力が小さくなり、しかもチップ面積も小さく
て済む。
【００１２】ＲＣ移相器が、２つの基準信号入力端子に
第１及び第２の入力端子がそれぞれ接続された第１のト
ランスコンダクタンスアンプと、第１のトランスコンダ
クタンスアンプの第１の入力端子と第１のトランスコン
ダクタンスアンプの第２の出力端子との間に接続された
第１の容量と、第１のトランスコンダクタンスアンプの
第２の入力端子と第１のトランスコンダクタンスアンプ
の第１の出力端子との間に接続された第２の容量と、第
１のトランスコンダクタンスアンプの第１の出力端子に
第２の出力端子が、第１のトランスコンダクタンスアン
プの第２の出力端子に第１の出力端子がそれぞれ接続さ
れた第２のトランスコンダクタンスアンプとを備えてお
り、第２のトランスコンダクタンスアンプの第１の入力
端子と第２のトランスコンダクタンスアンプの第２の出
力端子とが接続されており、第２のトランスコンダクタ
ンスアンプの第２の入力端子と第２のトランスコンダク
タンスアンプの第１の出力端子とが接続されていること
が好ましい。
第１及び第２の入力端子がそれぞれ接続された第１のト
ランスコンダクタンスアンプと、第１のトランスコンダ
クタンスアンプの第１の入力端子と第１のトランスコン
ダクタンスアンプの第２の出力端子との間に接続された
第１の容量と、第１のトランスコンダクタンスアンプの
第２の入力端子と第１のトランスコンダクタンスアンプ
の第１の出力端子との間に接続された第２の容量と、第
１のトランスコンダクタンスアンプの第１の出力端子に
第２の出力端子が、第１のトランスコンダクタンスアン
プの第２の出力端子に第１の出力端子がそれぞれ接続さ
れた第２のトランスコンダクタンスアンプとを備えてお
り、第２のトランスコンダクタンスアンプの第１の入力
端子と第２のトランスコンダクタンスアンプの第２の出
力端子とが接続されており、第２のトランスコンダクタ
ンスアンプの第２の入力端子と第２のトランスコンダク
タンスアンプの第１の出力端子とが接続されていること
が好ましい。
【００１３】掛け算器が、２つの基準信号入力端子が第
１の２つの入力端子に接続されており、第１のトランス
コンダクタンスアンプの第１及び第２の出力端子が第２
の２つの入力端子に接続されているミキサ回路であるこ
とが好ましい。
１の２つの入力端子に接続されており、第１のトランス
コンダクタンスアンプの第１及び第２の出力端子が第２
の２つの入力端子に接続されているミキサ回路であるこ
とが好ましい。
【００１４】演算増幅器の出力端子に接続されており制
御信号を外部に出力するための制御信号出力端子をさら
に備えていることも好ましい。
御信号を外部に出力するための制御信号出力端子をさら
に備えていることも好ましい。
【００１５】制御信号出力端子と接地端子との間に接続
された平滑用の第３の容量をさらに備えていることが好
ましい。
された平滑用の第３の容量をさらに備えていることが好
ましい。
【００１６】本発明によれば、さらに、基準周波数信号
を入力する第１及び第２の基準信号入力端子と、制御信
号を外部に出力するための制御信号出力端子と、第１及
び第２のトランスコンダクタンスアンプと、第１及び第
２の容量と、ミキサ回路と、演算増幅器とを備えてお
り、第１及び第２の基準信号入力端子が、第１のトラン
スコンダクタンスアンプの第１及び第２の入力端子にそ
れぞれ接続されており、第１のトランスコンダクタンス
アンプの第１の入力端子と第１のトランスコンダクタン
スアンプの第２の出力端子とが第１の容量を介して接続
されており、第１のトランスコンダクタンスアンプの第
２の入力端子と第１のトランスコンダクタンスアンプの
第１の出力端子とが第２の容量を介して接続されてお
り、第１のトランスコンダクタンスアンプの第１の出力
端子と第２のトランスコンダクタンスアンプの第２の出
力端子とが接続されており、第１のトランスコンダクタ
ンスアンプの第２の出力端子と第２のトランスコンダク
タンスアンプの第１の出力端子とが接続されており、第
２のトランスコンダクタンスアンプの第１の入力端子と
第２のトランスコンダクタンスアンプの第２の出力端子
とが接続されており、第２のトランスコンダクタンスア
ンプの第２の入力端子と第２のトランスコンダクタンス
アンプの第１の出力端子とが接続されており、第１及び
第２の基準信号入力端子がミキサ回路の第１の２つの入
力端子に接続されており、第１のトランスコンダクタン
スアンプの第１及び第２の出力端子がミキサ回路の第２
の２つの入力端子に接続されており、ミキサ回路の２つ
の出力端子が演算増幅器の２つの差動入力端子に接続さ
れており、演算増幅器の出力端子が制御信号出力端子と
第１及び第２のトランスコンダクタンスアンプの制御信
号入力端子とに接続されており、第１及び第２のトラン
スコンダクタンスアンプ及び第１及び第２の容量によっ
てＲＣ移相器を構成し、ミキサ回路及び演算増幅器によ
って、ＲＣ移相器が基準周波数信号に対して９０度の移
相を行うようにフィードバック制御するトランスコンダ
クタンスアンプ調整回路が提供される。
を入力する第１及び第２の基準信号入力端子と、制御信
号を外部に出力するための制御信号出力端子と、第１及
び第２のトランスコンダクタンスアンプと、第１及び第
２の容量と、ミキサ回路と、演算増幅器とを備えてお
り、第１及び第２の基準信号入力端子が、第１のトラン
スコンダクタンスアンプの第１及び第２の入力端子にそ
れぞれ接続されており、第１のトランスコンダクタンス
アンプの第１の入力端子と第１のトランスコンダクタン
スアンプの第２の出力端子とが第１の容量を介して接続
されており、第１のトランスコンダクタンスアンプの第
２の入力端子と第１のトランスコンダクタンスアンプの
第１の出力端子とが第２の容量を介して接続されてお
り、第１のトランスコンダクタンスアンプの第１の出力
端子と第２のトランスコンダクタンスアンプの第２の出
力端子とが接続されており、第１のトランスコンダクタ
ンスアンプの第２の出力端子と第２のトランスコンダク
タンスアンプの第１の出力端子とが接続されており、第
２のトランスコンダクタンスアンプの第１の入力端子と
第２のトランスコンダクタンスアンプの第２の出力端子
とが接続されており、第２のトランスコンダクタンスア
ンプの第２の入力端子と第２のトランスコンダクタンス
アンプの第１の出力端子とが接続されており、第１及び
第２の基準信号入力端子がミキサ回路の第１の２つの入
力端子に接続されており、第１のトランスコンダクタン
スアンプの第１及び第２の出力端子がミキサ回路の第２
の２つの入力端子に接続されており、ミキサ回路の２つ
の出力端子が演算増幅器の２つの差動入力端子に接続さ
れており、演算増幅器の出力端子が制御信号出力端子と
第１及び第２のトランスコンダクタンスアンプの制御信
号入力端子とに接続されており、第１及び第２のトラン
スコンダクタンスアンプ及び第１及び第２の容量によっ
てＲＣ移相器を構成し、ミキサ回路及び演算増幅器によ
って、ＲＣ移相器が基準周波数信号に対して９０度の移
相を行うようにフィードバック制御するトランスコンダ
クタンスアンプ調整回路が提供される。
【００１７】９０度の移相を行うＲＣ移相器とミキサ回
路と差動の演算増幅器とによって構成されており、この
９０度の移相を行うＲＣ移相器が２つのトランスコンダ
クタンスアンプと２つの容量とによって構成可能である
ため、消費電力が小さくなり、しかもチップ面積も小さ
くて済む。
路と差動の演算増幅器とによって構成されており、この
９０度の移相を行うＲＣ移相器が２つのトランスコンダ
クタンスアンプと２つの容量とによって構成可能である
ため、消費電力が小さくなり、しかもチップ面積も小さ
くて済む。
【００１８】制御信号出力端子と接地端子との間に接続
された平滑用の第３の容量をさらに備えていることが好
ましい。
された平滑用の第３の容量をさらに備えていることが好
ましい。
【００１９】
【発明の実施の形態】図１は本発明の一実施形態におけ
るトランスコンダクタンスアンプ調整回路の構成を示す
ブロック図であり、図２はそのＲＣ移相器部分の等価回
路図である。
るトランスコンダクタンスアンプ調整回路の構成を示す
ブロック図であり、図２はそのＲＣ移相器部分の等価回
路図である。
【００２０】図１において、１０及び１１は外部から基
準周波数信号の入力される２つの基準信号入力端子、１
２及び１３は２つのトランスコンダクタンスアンプ、１
４及び１５は２つの容量を示している。これらトランス
コンダクタンスアンプ１２及び１３並びに容量１４及び
１５からなる回路１６は、図２に示すようなＲＣ移相器
を構成している。
準周波数信号の入力される２つの基準信号入力端子、１
２及び１３は２つのトランスコンダクタンスアンプ、１
４及び１５は２つの容量を示している。これらトランス
コンダクタンスアンプ１２及び１３並びに容量１４及び
１５からなる回路１６は、図２に示すようなＲＣ移相器
を構成している。
【００２１】このＲＣ移相器１６の２つの出力端子は掛
け算器であるミキサ回路１７の２つの入力端子に接続さ
れている。このミキサ回路１７の他の２つの入力端子
は、基準信号入力端子１０及び１１に接続されている。
け算器であるミキサ回路１７の２つの入力端子に接続さ
れている。このミキサ回路１７の他の２つの入力端子
は、基準信号入力端子１０及び１１に接続されている。
【００２２】ミキサ回路１７の２つの出力端子は演算増
幅器１８の差動入力端子にそれぞれ接続されており、こ
の演算増幅器１８の出力端子は制御信号出力端子１９並
びにトランスコンダクタンスアンプ１２及び１３の制御
入力端子に接続されている。
幅器１８の差動入力端子にそれぞれ接続されており、こ
の演算増幅器１８の出力端子は制御信号出力端子１９並
びにトランスコンダクタンスアンプ１２及び１３の制御
入力端子に接続されている。
【００２３】制御信号出力端子１９と接地端子との間に
は平滑用の容量２０が接続されている。
は平滑用の容量２０が接続されている。
【００２４】ＲＣ移相器１６内において、トランスコン
ダクタンスアンプ１２の２つの入力端子は基準信号入力
端子１０及び１１にそれぞれ接続されている。このトラ
ンスコンダクタンスアンプ１２において、その一方の入
力端子とその他方の出力端子とが容量１４を介して接続
されており、その他方の入力端子とその一方の出力端子
とが容量１５を介して接続されている。このトランスコ
ンダクタンスアンプ１２の一方の出力端子とトランスコ
ンダクタンスアンプ１３の他方の出力端子とが直接接続
されており、トランスコンダクタンスアンプ１２の他方
の出力端子とトランスコンダクタンスアンプ１３の一方
の出力端子とが直接接続されている。トランスコンダク
タンスアンプ１３において、その一方の入力端子と他方
の出力端子とが直接接続されており、その他方の入力端
子と一方の出力端子とが直接接続されている。トランス
コンダクタンスアンプ１２及び１３の２つの出力端子
は、ＲＣ移相器１６の２つの出力端子としてミキサ回路
１７の２つの入力端子に接続されている。
ダクタンスアンプ１２の２つの入力端子は基準信号入力
端子１０及び１１にそれぞれ接続されている。このトラ
ンスコンダクタンスアンプ１２において、その一方の入
力端子とその他方の出力端子とが容量１４を介して接続
されており、その他方の入力端子とその一方の出力端子
とが容量１５を介して接続されている。このトランスコ
ンダクタンスアンプ１２の一方の出力端子とトランスコ
ンダクタンスアンプ１３の他方の出力端子とが直接接続
されており、トランスコンダクタンスアンプ１２の他方
の出力端子とトランスコンダクタンスアンプ１３の一方
の出力端子とが直接接続されている。トランスコンダク
タンスアンプ１３において、その一方の入力端子と他方
の出力端子とが直接接続されており、その他方の入力端
子と一方の出力端子とが直接接続されている。トランス
コンダクタンスアンプ１２及び１３の２つの出力端子
は、ＲＣ移相器１６の２つの出力端子としてミキサ回路
１７の２つの入力端子に接続されている。
【００２５】入力された基準周波数信号はこのように構
成されたＲＣ移相器１６に印加されて望ましくは９０度
移相された後、ミキサ回路１７に印加される。即ち、Ｒ
Ｃ移相器１６は、本来は、そのＲＣの時定数が基準周波
数信号の周波数に一致すると９０度移相するように構成
されている。一方、入力された基準周波数信号はミキサ
回路１７に直接的に印加される。
成されたＲＣ移相器１６に印加されて望ましくは９０度
移相された後、ミキサ回路１７に印加される。即ち、Ｒ
Ｃ移相器１６は、本来は、そのＲＣの時定数が基準周波
数信号の周波数に一致すると９０度移相するように構成
されている。一方、入力された基準周波数信号はミキサ
回路１７に直接的に印加される。
【００２６】従って、ミキサ回路１７では両信号の掛け
算がなされ、その結果が、演算増幅器１８の差動入力端
子に印加される。ミキサ回路１７に印加される両信号の
位相差が９０度であれば演算増幅器１８からはＤＣレベ
ルが生じない。しかしながら、製造上の問題からトラン
スコンダクタンスアンプ１２及び１３のゲイン（コンダ
クタンスＧｍ）と容量１４及び１５のキャパシタンスＣ
との少なくとも一方に、ばらつきが生じると、ＲＣ移相
器１６の移相量が９０度とはならないため、ミキサ回路
１７に印加される両信号の位相差が９０度とはならな
い。その結果、演算増幅器１８の出力端子からはＤＣレ
ベルが発生し、これが制御信号として、トランスコンダ
クタンスアンプ１２及び１３の制御入力端子に印加され
それらのゲインがフィードバック制御されることによ
り、最終的にＲＣ移相器１６の移相量が９０度に調整さ
れる。この制御信号は、制御信号出力端子１９から外部
へフィルタ制御信号として出力される。
算がなされ、その結果が、演算増幅器１８の差動入力端
子に印加される。ミキサ回路１７に印加される両信号の
位相差が９０度であれば演算増幅器１８からはＤＣレベ
ルが生じない。しかしながら、製造上の問題からトラン
スコンダクタンスアンプ１２及び１３のゲイン（コンダ
クタンスＧｍ）と容量１４及び１５のキャパシタンスＣ
との少なくとも一方に、ばらつきが生じると、ＲＣ移相
器１６の移相量が９０度とはならないため、ミキサ回路
１７に印加される両信号の位相差が９０度とはならな
い。その結果、演算増幅器１８の出力端子からはＤＣレ
ベルが発生し、これが制御信号として、トランスコンダ
クタンスアンプ１２及び１３の制御入力端子に印加され
それらのゲインがフィードバック制御されることによ
り、最終的にＲＣ移相器１６の移相量が９０度に調整さ
れる。この制御信号は、制御信号出力端子１９から外部
へフィルタ制御信号として出力される。
【００２７】図３はこのようなトランスコンダクタンス
アンプ調整回路の実際の使用形態の一例を概略的に示す
ブロック図である。
アンプ調整回路の実際の使用形態の一例を概略的に示す
ブロック図である。
【００２８】同図において、３０は本実施形態のごとき
トランスコンダクタンスアンプ調整回路、３１はトラン
スコンダクタンスアンプと容量とを用いて形成したフィ
ルタ（Ｇｍ−Ｃフィルタ）である。この例では、４つの
トランスコンダクタンスアンプ３１ａ〜３１ｄと、６つ
の容量３１ｅ〜３１ｊとから構成されている。トランス
コンダクタンスアンプ調整回路３０の制御信号出力端子
は、Ｇｍ−Ｃフィルタ３１における各トランスコンダク
タンスアンプ３１ａ〜３１ｄの制御入力端子に接続され
ている。
トランスコンダクタンスアンプ調整回路、３１はトラン
スコンダクタンスアンプと容量とを用いて形成したフィ
ルタ（Ｇｍ−Ｃフィルタ）である。この例では、４つの
トランスコンダクタンスアンプ３１ａ〜３１ｄと、６つ
の容量３１ｅ〜３１ｊとから構成されている。トランス
コンダクタンスアンプ調整回路３０の制御信号出力端子
は、Ｇｍ−Ｃフィルタ３１における各トランスコンダク
タンスアンプ３１ａ〜３１ｄの制御入力端子に接続され
ている。
【００２９】トランスコンダクタンスアンプ調整回路３
０とＧｍ−Ｃフィルタ３１とは、同じＬＳＩ上に形成さ
れており、従って、トランスコンダクタンスアンプ調整
回路３０における各トランスコンダクタンスアンプのゲ
イン（コンダクタンスＧｍ）と各容量のキャパシタンス
Ｃの製造上のばらつきは、Ｇｍ−Ｃフィルタ３１におけ
るそれらの製造上のばらつきにほぼ等しい。
０とＧｍ−Ｃフィルタ３１とは、同じＬＳＩ上に形成さ
れており、従って、トランスコンダクタンスアンプ調整
回路３０における各トランスコンダクタンスアンプのゲ
イン（コンダクタンスＧｍ）と各容量のキャパシタンス
Ｃの製造上のばらつきは、Ｇｍ−Ｃフィルタ３１におけ
るそれらの製造上のばらつきにほぼ等しい。
【００３０】それゆえ、トランスコンダクタンスアンプ
調整回路３０において各トランスコンダクタンスアンプ
のゲインをフィードバック制御するために用いた制御信
号で、Ｇｍ−Ｃフィルタ３１の各トランスコンダクタン
スアンプのゲインを制御すれば、前述した製造上のばら
つきを補償でき、コンダクタンスＧｍとキャパシタンス
Ｃとの比率Ｇｍ／Ｃを一定の値に調整することができ、
製造ばらつきに関係なく所望のフィルタ特性を得ること
が可能となる。
調整回路３０において各トランスコンダクタンスアンプ
のゲインをフィードバック制御するために用いた制御信
号で、Ｇｍ−Ｃフィルタ３１の各トランスコンダクタン
スアンプのゲインを制御すれば、前述した製造上のばら
つきを補償でき、コンダクタンスＧｍとキャパシタンス
Ｃとの比率Ｇｍ／Ｃを一定の値に調整することができ、
製造ばらつきに関係なく所望のフィルタ特性を得ること
が可能となる。
【００３１】本実施形態においては、このようなトラン
スコンダクタンスアンプ調整回路を、９０度の移相を行
うＲＣ移相器１６とミキサ回路１７と差動の演算増幅器
１８とによって構成しているため、必要となるトランス
コンダクタンスアンプは２つのみとなり、従って、消費
電力が小さくしかもチップ面積も小さくなる。
スコンダクタンスアンプ調整回路を、９０度の移相を行
うＲＣ移相器１６とミキサ回路１７と差動の演算増幅器
１８とによって構成しているため、必要となるトランス
コンダクタンスアンプは２つのみとなり、従って、消費
電力が小さくしかもチップ面積も小さくなる。
【００３２】なお、トランスコンダクタンスアンプ調整
回路に接続されるＧｍ−Ｃフィルタの構成及び数は上述
した例に限定されるものでないことは明らかである。
回路に接続されるＧｍ−Ｃフィルタの構成及び数は上述
した例に限定されるものでないことは明らかである。
【００３３】以上述べた実施形態は全て本発明を例示的
に示すものであって限定的に示すものではなく、本発明
は他の種々の変形態様及び変更態様で実施することがで
きる。従って本発明の範囲は特許請求の範囲及びその均
等範囲によってのみ規定されるものである。
に示すものであって限定的に示すものではなく、本発明
は他の種々の変形態様及び変更態様で実施することがで
きる。従って本発明の範囲は特許請求の範囲及びその均
等範囲によってのみ規定されるものである。
【００３４】
【発明の効果】以上詳細に説明したように本発明によれ
ば、９０度の移相を行うＲＣ移相器と掛け算器と差動演
算増幅器とによって構成されており、この９０度の移相
を行うＲＣ移相器が２つのトランスコンダクタンスアン
プと２つの容量とによって構成可能であるため、消費電
力が小さくなり、しかもチップ面積も小さくて済む。こ
のように、消費電力の小さいトランスコンダクタンスア
ンプ調整回路により消費電力の小さいオンチップフィル
タを構成できるため、外付けフィルタを不要にした低電
力の携帯無線用ＬＳＩが実現可能となる。
ば、９０度の移相を行うＲＣ移相器と掛け算器と差動演
算増幅器とによって構成されており、この９０度の移相
を行うＲＣ移相器が２つのトランスコンダクタンスアン
プと２つの容量とによって構成可能であるため、消費電
力が小さくなり、しかもチップ面積も小さくて済む。こ
のように、消費電力の小さいトランスコンダクタンスア
ンプ調整回路により消費電力の小さいオンチップフィル
タを構成できるため、外付けフィルタを不要にした低電
力の携帯無線用ＬＳＩが実現可能となる。
【図１】本発明の一実施形態におけるトランスコンダク
タンスアンプ調整回路の構成を示すブロック図である。
タンスアンプ調整回路の構成を示すブロック図である。
【図２】図１のＲＣ移相器部分の等価回路図である。
【図３】トランスコンダクタンスアンプ調整回路の実際
の使用形態の一例を概略的に示すブロック図である。
の使用形態の一例を概略的に示すブロック図である。
【図４】従来のトランスコンダクタンスアンプ調整回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図５】図４のローパスフィルタ及びハイパスフィルタ
部分の等価回路図である。
部分の等価回路図である。
１０、１１ 基準信号入力端子
１２、１３、３１ａ〜３１ｄ トランスコンダクタンス
アンプ １４、１５、２０、３１ｅ〜３１ｊ 容量 １６ ＲＣ移相器 １７ ミキサ回路 １８ 演算増幅器 １９ 制御信号出力端子 ３０ トランスコンダクタンスアンプ調整回路 ３１ Ｇｍ−Ｃフィルタ
アンプ １４、１５、２０、３１ｅ〜３１ｊ 容量 １６ ＲＣ移相器 １７ ミキサ回路 １８ 演算増幅器 １９ 制御信号出力端子 ３０ トランスコンダクタンスアンプ調整回路 ３１ Ｇｍ−Ｃフィルタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J066 AA01 AA12 CA36 CA92 CA98
FA17 FA19 HA25 HA29 KA00
KA01 KA16 KA42 KA46 KA51
MA08 MA11 SA13 TA01
5J069 AA01 AA12 CA36 CA92 CA98
FA17 FA19 HA25 HA29 KA00
KA01 KA16 KA42 KA46 KA51
MA08 MA11 SA13 TA01
5J092 AA01 AA12 CA36 CA92 CA98
FA17 FA19 HA25 HA29 KA00
KA01 KA16 KA42 KA46 KA51
MA08 MA11 SA13 TA01
5J098 AB03 AB25 AB32 AC05 AC09
AC13 AD24 AD26 CA03 CB08
5J500 AA01 AA12 AC36 AC92 AC98
AF17 AF19 AH25 AH29 AK00
AK01 AK16 AK42 AK46 AK51
AM08 AM11 AS13 AT01
Claims (7)
- 【請求項１】 基準周波数信号が入力される２つの基準
信号入力端子と、該２つの基準信号入力端子に接続され
ており、２つのトランスコンダクタンスアンプ及び２つ
の容量から構成されるＲＣ移相器と、該ＲＣ移相器の２
つの出力端子及び前記２つの基準信号入力端子に入力端
子がそれぞれ接続された掛け算器と、該掛け算器の２つ
の出力端子に２つの差動入力端子が接続されており、そ
の出力端子が前記２つのトランスコンダクタンスアンプ
の制御入力端子に接続された演算増幅器とを備えてお
り、入力された基準周波数信号に対して前記ＲＣ移相器
が常に９０度の移相を行うように前記２つのトランスコ
ンダクタンスアンプのゲインをフィードバック制御する
ことを特徴とするトランスコンダクタンスアンプ調整回
路。 - 【請求項２】 前記ＲＣ移相器が、前記２つの基準信号
入力端子に第１及び第２の入力端子がそれぞれ接続され
た第１のトランスコンダクタンスアンプと、該第１のト
ランスコンダクタンスアンプの前記第１の入力端子と該
第１のトランスコンダクタンスアンプの第２の出力端子
との間に接続された第１の容量と、前記第１のトランス
コンダクタンスアンプの前記第２の入力端子と該第１の
トランスコンダクタンスアンプの第１の出力端子との間
に接続された第２の容量と、前記第１のトランスコンダ
クタンスアンプの前記第１の出力端子に第２の出力端子
が、該第１のトランスコンダクタンスアンプの前記第２
の出力端子に第１の出力端子がそれぞれ接続された第２
のトランスコンダクタンスアンプとを備えており、前記
第２のトランスコンダクタンスアンプの第１の入力端子
と該第２のトランスコンダクタンスアンプの前記第２の
出力端子とが接続されており、該第２のトランスコンダ
クタンスアンプの第２の入力端子と該第２のトランスコ
ンダクタンスアンプの前記第１の出力端子とが接続され
ていることを特徴とする請求項１に記載のトランスコン
ダクタンスアンプ調整回路。 - 【請求項３】 前記掛け算器が、前記２つの基準信号入
力端子が第１の２つの入力端子に接続されており、前記
第１のトランスコンダクタンスアンプの前記第１及び第
２の出力端子が第２の２つの入力端子に接続されている
ミキサ回路であることを特徴とする請求項２に記載のト
ランスコンダクタンスアンプ調整回路。 - 【請求項４】 前記演算増幅器の前記出力端子に接続さ
れており制御信号を外部に出力するための制御信号出力
端子をさらに備えたことを特徴とする請求項１から３の
いずれか１項に記載のトランスコンダクタンスアンプ調
整回路。 - 【請求項５】 前記制御信号出力端子と接地端子との間
に接続された平滑用の第３の容量をさらに備えているこ
とを特徴とする請求項４に記載のトランスコンダクタン
スアンプ調整回路。 - 【請求項６】 基準周波数信号を入力する第１及び第２
の基準信号入力端子と、制御信号を外部に出力するため
の制御信号出力端子と、第１及び第２のトランスコンダ
クタンスアンプと、第１及び第２の容量と、ミキサ回路
と、演算増幅器とを備えており、 前記第１及び第２の
基準信号入力端子が、前記第１のトランスコンダクタン
スアンプの第１及び第２の入力端子にそれぞれ接続され
ており、 前記第１のトランスコンダクタンスアンプの前記第１の
入力端子と該第１のトランスコンダクタンスアンプの第
２の出力端子とが第１の容量を介して接続されており、
前記第１のトランスコンダクタンスアンプの前記第２の
入力端子と該第１のトランスコンダクタンスアンプの第
１の出力端子とが第２の容量を介して接続されており、 前記第１のトランスコンダクタンスアンプの前記第１の
出力端子と前記第２のトランスコンダクタンスアンプの
第２の出力端子とが接続されており、前記第１のトラン
スコンダクタンスアンプの前記第２の出力端子と前記第
２のトランスコンダクタンスアンプの第１の出力端子と
が接続されており、 前記第２のトランスコンダクタンスアンプの第１の入力
端子と該第２のトランスコンダクタンスアンプの前記第
２の出力端子とが接続されており、該第２のトランスコ
ンダクタンスアンプの第２の入力端子と該第２のトラン
スコンダクタンスアンプの前記第１の出力端子とが接続
されており、 前記第１及び第２の基準信号入力端子が
前記ミキサ回路の第１の２つの入力端子に接続されてお
り、前記第１のトランスコンダクタンスアンプの前記第
１及び第２の出力端子が前記ミキサ回路の第２の２つの
入力端子に接続されており、 該ミキサ回路の２つの出
力端子が前記演算増幅器の２つの差動入力端子に接続さ
れており、 該演算増幅器の出力端子が前記制御信号出力端子と前記
第１及び第２のトランスコンダクタンスアンプの制御信
号入力端子とに接続されており、 前記第１及び第２の
トランスコンダクタンスアンプ及び前記第１及び第２の
容量によってＲＣ移相器を構成し、前記ミキサ回路及び
前記演算増幅器によって、前記ＲＣ移相器が基準周波数
信号に対して９０度の移相を行うようにフィードバック
制御することを特徴とするトランスコンダクタンスアン
プ調整回路。 - 【請求項７】 前記制御信号出力端子と接地端子との間
に接続された平滑用の第３の容量をさらに備えているこ
とを特徴とする請求項６に記載のトランスコンダクタン
スアンプ調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340544A JP3578133B2 (ja) | 2001-11-06 | 2001-11-06 | トランスコンダクタンスアンプ調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340544A JP3578133B2 (ja) | 2001-11-06 | 2001-11-06 | トランスコンダクタンスアンプ調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142987A true JP2003142987A (ja) | 2003-05-16 |
| JP3578133B2 JP3578133B2 (ja) | 2004-10-20 |
Family
ID=19154724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001340544A Expired - Lifetime JP3578133B2 (ja) | 2001-11-06 | 2001-11-06 | トランスコンダクタンスアンプ調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3578133B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101197951B1 (ko) | 2009-04-20 | 2012-11-05 | 충 위엔 크리스찬 유니버시티 | Ｎ차 임의-위상-시프트 사인파 발진기 구조 및 이를 제조하는 해석적 합성 방법 |
| KR101404917B1 (ko) | 2012-10-02 | 2014-06-10 | 한양대학교 산학협력단 | 복수개의 입력 스테이지들을 가지는 오티에이 회로 |
| US9013234B2 (en) | 2012-04-10 | 2015-04-21 | Seiko Epson Corporation | Transconductance adjustment circuit, circuit device, and electronic apparatus |
-
2001
- 2001-11-06 JP JP2001340544A patent/JP3578133B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101197951B1 (ko) | 2009-04-20 | 2012-11-05 | 충 위엔 크리스찬 유니버시티 | Ｎ차 임의-위상-시프트 사인파 발진기 구조 및 이를 제조하는 해석적 합성 방법 |
| US9013234B2 (en) | 2012-04-10 | 2015-04-21 | Seiko Epson Corporation | Transconductance adjustment circuit, circuit device, and electronic apparatus |
| KR101404917B1 (ko) | 2012-10-02 | 2014-06-10 | 한양대학교 산학협력단 | 복수개의 입력 스테이지들을 가지는 오티에이 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3578133B2 (ja) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180364B2 (en) | Filter apparatus including slave gm-C filter with frequency characteristics automatically tuned by master circuit | |
| Behbahani et al. | A broad-band tunable CMOS channel-select filter for a low-IF wireless receiver | |
| JP4871590B2 (ja) | トランスコンダクタを用いた積分器及びフィルタ回路 | |
| JP2003298355A (ja) | ミキサおよび差動アンプ | |
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| Li | Electronically tunable current-mode biquadratic filter and four-phase quadrature oscillator | |
| Kumngern et al. | Voltage-mode multifunction biquadratic filters using new ultra-low-power differential difference current conveyors | |
| US9013234B2 (en) | Transconductance adjustment circuit, circuit device, and electronic apparatus | |
| Yesil et al. | Electronically controllable bandpass filters with high quality factor and reduced capacitor value: An additional approach | |
| Alzaher et al. | A CMOS fully balanced four-terminal floating nullor | |
| US6504436B2 (en) | Transconductance tuning circuit with independent frequency and amplitude control | |
| JP2005204204A (ja) | 周波数設定回路 | |
| Krummenacher | Design considerations in high-frequency CMOS transconductance amplifier capacitor (TAC) filters | |
| JP2003142987A (ja) | トランスコンダクタンスアンプ調整回路 | |
| Delshadpour | A low power CMOS gm-C polyphase filter for low-IF GPS receiver | |
| US20050030092A1 (en) | Active filter circuit with operational amplifier | |
| JP4768186B2 (ja) | 位相補償型インピーダンス変換器 | |
| US8150352B1 (en) | Feedback LNA with image filtering | |
| KR19990008229A (ko) | 주파수 의존 저항기 | |
| JPH09500254A (ja) | 制御回路を備える可調整抵抗装置 | |
| Briem et al. | Fully integrated high quality factor G m C bandpass filter stage with highly linear operational transconductance amplifier | |
| Biolek et al. | Universal current-mode Gm-C biquad | |
| Chang et al. | An inductorless active notch filter for RF image rejection | |
| Sotner et al. | Applications of novel behavioral implementation of a controllable generalized current conveyor | |
| Cathelin et al. | A multiple-shape channel selection filter for multimode zero-IF receiver using capacitor over active device implementation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3578133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |