JP2003142357A - Method for manufacturing semiconductor device, method for measuring thickness of epitaxial film and semiconductor device - Google Patents

Method for manufacturing semiconductor device, method for measuring thickness of epitaxial film and semiconductor device

Info

Publication number
JP2003142357A
JP2003142357A JP2001339351A JP2001339351A JP2003142357A JP 2003142357 A JP2003142357 A JP 2003142357A JP 2001339351 A JP2001339351 A JP 2001339351A JP 2001339351 A JP2001339351 A JP 2001339351A JP 2003142357 A JP2003142357 A JP 2003142357A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor substrate
manufacturing
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001339351A
Other languages
Japanese (ja)
Other versions
JP4218235B2 (en
Inventor
Yuichi Takeuchi
有一 竹内
Hideo Matsuki
英夫 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001339351A priority Critical patent/JP4218235B2/en
Publication of JP2003142357A publication Critical patent/JP2003142357A/en
Application granted granted Critical
Publication of JP4218235B2 publication Critical patent/JP4218235B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To facilitate the measurement of the thickness of an epitaxial film, even on the way of a manufacturing step. SOLUTION: The method for manufacturing the semiconductor device comprises the steps of forming a recess 5 or a protrusion on the upper surface of a semiconductor substrate 1, then performing a homoepitaxy on the upper surface of the substrate 1 to form a homoepitaxial film 4 and a defect layer 6, and measuring the thickness of the film 4 based on the measurement of the length dimension of the layer 6 in the off direction.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、オフ角のある半導
体基板の上面に形成されたホモエピタキシャル膜を備え
てなる半導体装置の製造方法、ホモエピタキシャル膜の
膜厚測定方法及び半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a homoepitaxial film formed on the upper surface of a semiconductor substrate having an off angle, a method for measuring the film thickness of the homoepitaxial film, and the semiconductor device.

【0002】[0002]

【従来の技術】一般的なSi半導体装置を製造する場合
において、Si基板の上面に形成されたエピタキシャル
膜の膜厚を評価(測定)する従来技術として、SIMS
法や断面SEMやショットキー法(MOSダイオード
法)やFTIR法が使用されていた。
2. Description of the Related Art When manufacturing a general Si semiconductor device, SIMS is a conventional technique for evaluating (measuring) the film thickness of an epitaxial film formed on the upper surface of a Si substrate.
Method, cross-section SEM, Schottky method (MOS diode method), and FTIR method were used.

【0003】[0003]

【発明が解決しようとする課題】しかし、SIMS法
は、1つの地点の膜厚評価に時間がかかるという問題点
があった。また、断面SEMは、エピタキシャル膜の導
電型が下地の導電型と異なっている場合にしか適用でき
ないという不具合と、基板断面の観察が必要なため、基
板を破壊しなければならないという問題点があった。
However, the SIMS method has a problem that it takes time to evaluate the film thickness at one point. Further, the cross-section SEM has a problem that it can be applied only when the conductivity type of the epitaxial film is different from the conductivity type of the underlying film, and there is a problem that the substrate must be broken because the cross-section of the substrate needs to be observed. It was

【0004】更に、ショットキー法やMOSダイオード
法においては、エピタキシャル膜の不純物濃度が高い場
合、電圧印加時に電界が破壊電界強度に達し、空乏層が
基板まで達するまでにブレークダウンが発生し、膜厚評
価ができないという問題点があった。その上、ショット
キー法やMOSダイオード法の場合、測定用の電極を別
途設けなければならないという不具合もあった。
Further, in the Schottky method and the MOS diode method, when the impurity concentration of the epitaxial film is high, the electric field reaches a breakdown electric field strength when a voltage is applied, and a breakdown occurs until the depletion layer reaches the substrate. There was a problem that the thickness could not be evaluated. In addition, in the case of the Schottky method and the MOS diode method, there is a problem that an electrode for measurement needs to be additionally provided.

【0005】また、FTIR法は、非破壊で光学的にエ
ピタキシャル膜の膜厚を測定することができる方法であ
る。しかし、測定可能となるエピタキシャル膜の不純物
濃度及び膜厚に制限があるため、不純物濃度が大きかっ
たり、膜厚が薄かったりすると、測定できないという問
題点があった。
The FTIR method is a method capable of nondestructively and optically measuring the film thickness of an epitaxial film. However, since the impurity concentration and the film thickness of the epitaxial film that can be measured are limited, there is a problem that the measurement cannot be performed if the impurity concentration is high or the film thickness is thin.

【0006】一方、SiC(炭化珪素)半導体装置(例
えばEC−FET)を製造する場合も、チャネルエピタ
キシャル膜の膜厚制御が極めて重要であるが、製造工程
の途中においてエピタキシャル膜の膜厚を測定すること
は、1つの地点でもできなかった。もちろん、数地点の
膜厚を測定することが必要なSiC基板面内でのチャネ
ルエピタキシャル膜(n−層)の膜厚分布の確認は不可
能であった。
On the other hand, when manufacturing a SiC (silicon carbide) semiconductor device (for example, an EC-FET), it is very important to control the film thickness of the channel epitaxial film, but the film thickness of the epitaxial film is measured during the manufacturing process. I couldn't do it at one point. Of course, it was not possible to confirm the film thickness distribution of the channel epitaxial film (n-layer) in the surface of the SiC substrate, which requires measuring the film thickness at several points.

【0007】そこで、本発明の目的は、製造工程の途中
においても、エピタキシャル膜の膜厚の測定が容易に可
能となる半導体装置の製造方法、エピタキシャル膜の膜
厚測定方法及び半導体装置を提供することにある。
Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor device, a method for measuring the thickness of an epitaxial film, and a semiconductor device, in which the film thickness of the epitaxial film can be easily measured even during the manufacturing process. Especially.

【0008】[0008]

【課題を解決するための手段】請求項1の発明によれ
ば、半導体基板の上面に凹部または凸部を形成する工程
と、前記半導体基板の上面にホモエピタキシーを実行し
てホモエピタキシャル膜と欠陥層とを形成する工程と、
前記欠陥層のオフ方向の長さ寸法を測定することに基づ
いて前記ホモエピタキシャル膜の膜厚を測定する工程と
を備えたので、製造工程の途中においても、ホモエピタ
キシャル膜の膜厚の測定が容易に可能となる。ここで、
前記欠陥層のオフ方向の長さ寸法に基づいて前記ホモエ
ピタキシャル膜の膜厚を計算により求めることが可能で
あるということは、本発明が実験的及び理論的に発見し
たことである。
According to the invention of claim 1, a step of forming a concave portion or a convex portion on the upper surface of the semiconductor substrate, and homoepitaxy on the upper surface of the semiconductor substrate to carry out homoepitaxial film and defects. Forming a layer and
Since it has a step of measuring the film thickness of the homoepitaxial film based on measuring the length dimension of the defect layer in the off direction, it is possible to measure the film thickness of the homoepitaxial film even during the manufacturing process. It is easily possible. here,
The fact that the thickness of the homoepitaxial film can be calculated based on the length dimension of the defect layer in the off direction is an experimental and theoretical finding of the present invention.

【0009】請求項2の発明によれば、前記半導体基板
のオフ角を、前記半導体基板のC軸に対して1度以上1
0度以下に設定したので、前記半導体基板の上面に欠陥
層を確実に形成することができる。
According to the second aspect of the present invention, the off angle of the semiconductor substrate is 1 degree or more and 1 with respect to the C axis of the semiconductor substrate.
Since it is set to 0 degrees or less, the defect layer can be reliably formed on the upper surface of the semiconductor substrate.

【0010】この場合、請求項3の発明のように、前記
半導体基板を結晶形が4H、6H、15RのSiC基板
で構成することが好ましい。
In this case, it is preferable that the semiconductor substrate is a SiC substrate having a crystal form of 4H, 6H, 15R, as in the invention of claim 3.

【0011】請求項4の発明によれば、前記凹部の深さ
寸法または凸部の高さ寸法を0.1μm以上に設定した
ので、前記半導体基板の上面に測定可能な欠陥層を確実
に形成することができる。
According to the invention of claim 4, the depth dimension of the concave portion or the height dimension of the convex portion is set to 0.1 μm or more, so that a measurable defect layer is reliably formed on the upper surface of the semiconductor substrate. can do.

【0012】請求項5の発明によれば、前記凹部または
凸部のパターン形状を、長方形に設定したので、前記半
導体基板の上面において無駄なスペースの発生を防止す
ることができる。
According to the fifth aspect of the present invention, since the pattern shape of the concave portion or the convex portion is set to be rectangular, it is possible to prevent the useless space from being generated on the upper surface of the semiconductor substrate.

【0013】請求項6の発明によれば、前記凹部または
凸部の長方形のパターン形状の長辺の方向が、前記半導
体基板のオフ方向に対して45〜135度の範囲に収ま
るように構成したので、前記半導体基板の上面に欠陥層
を確実に形成することができる。
According to the invention of claim 6, the direction of the long side of the rectangular pattern shape of the concave portion or the convex portion is set within the range of 45 to 135 degrees with respect to the off direction of the semiconductor substrate. Therefore, the defect layer can be reliably formed on the upper surface of the semiconductor substrate.

【0014】請求項7の発明によれば、前記凹部または
凸部の長方形のパターン形状の長辺の方向が、前記半導
体基板のオフ方向に対してほぼ垂直となるように構成し
たので、欠陥層のパターン形状が台形状となり、前記凹
部または凸部の段差部に対して垂直方向に延びる欠陥層
の長さを測定すれば、この測定した長さに基づいて、ホ
モエピタキシャル膜の膜厚を算出(測定)することがで
きる。
According to the invention of claim 7, the direction of the long side of the rectangular pattern shape of the concave portion or the convex portion is configured to be substantially perpendicular to the off direction of the semiconductor substrate. When the length of the defect layer having a trapezoidal pattern and extending in a direction perpendicular to the stepped portion of the concave or convex portion is measured, the film thickness of the homoepitaxial film is calculated based on the measured length. Can be (measured).

【0015】請求項8の発明によれば、前記凹部または
凸部のパターン形状を、円形に設定したので、ホモエピ
タキシャル膜の膜厚を測定できると共に、半導体基板の
オフ方向を判別することができる。
According to the invention of claim 8, since the pattern shape of the concave portion or the convex portion is set to be circular, the film thickness of the homoepitaxial film can be measured and the off direction of the semiconductor substrate can be determined. .

【0016】請求項9の発明によれば、前記凹部または
凸部を前記半導体基板の上面に複数形成するように構成
したので、ホモエピタキシャル膜の複数の地点の膜厚を
測定できる。
According to the ninth aspect of the present invention, since the plurality of recesses or protrusions are formed on the upper surface of the semiconductor substrate, the film thickness of the homoepitaxial film at a plurality of points can be measured.

【0017】請求項10の発明においては、前記複数の
凹部または凸部のパターン形状を長方形に形成すると共
に、これら複数の凹部または凸部の長方形の長辺の長さ
を異ならせ且つ近接させて配置するように構成したの
で、複数の欠陥層の各パターン形状を視認することによ
ってホモエピタキシャル膜の膜厚をほぼ推定することが
できる。というのは、長方形の長辺の長さが短いと、欠
陥層のパターン形状が三角形となり、長方形の長辺の長
さが長いと、欠陥層のパターン形状が台形となることか
ら、上記したように構成すれば、欠陥層の長さを測定し
なくても、複数の欠陥層の各パターン形状によってホモ
エピタキシャル膜の膜厚をほぼ推定することができる。
In a tenth aspect of the present invention, the pattern shape of the plurality of recesses or protrusions is formed in a rectangular shape, and the long sides of the rectangles of the plurality of recesses or protrusions are made different and close to each other. Since the layers are arranged, the film thickness of the homoepitaxial film can be roughly estimated by visually recognizing the pattern shapes of the plurality of defect layers. This is because if the length of the long side of the rectangle is short, the pattern shape of the defect layer becomes a triangle, and if the length of the long side of the rectangle is long, the pattern shape of the defect layer becomes a trapezoid. With this configuration, the film thickness of the homoepitaxial film can be approximately estimated from the pattern shapes of the plurality of defect layers without measuring the length of the defect layer.

【0018】請求項11の発明によれば、前記複数の凹
部または凸部のパターン形状を長方形に形成すると共
に、これら複数の凹部または凸部を異なる間隔で配置し
たので、欠陥層の長さを測定しなくても、隣接する凹部
または凸部に欠陥層が接触するか否かを視認することに
よってホモエピタキシャル膜の膜厚をほぼ推定すること
ができる。
According to the eleventh aspect of the present invention, since the pattern shape of the plurality of recesses or protrusions is formed in a rectangular shape and the plurality of recesses or protrusions are arranged at different intervals, the length of the defect layer can be reduced. The thickness of the homoepitaxial film can be almost estimated by visually observing whether or not the defective layer is in contact with the adjacent concave portion or convex portion, even if it is not measured.

【0019】請求項12の発明によれば、前記ホモエピ
タキシャル膜の膜厚を、50nm以上に設定したので、
前記半導体基板の上面に測定可能な欠陥層を確実に形成
することができる。
According to the twelfth aspect of the invention, since the thickness of the homoepitaxial film is set to 50 nm or more,
A measurable defect layer can be reliably formed on the upper surface of the semiconductor substrate.

【0020】請求項13の発明によれば、請求項1の発
明とほぼ同じ作用効果を得ることができる。
According to the thirteenth aspect of the present invention, it is possible to obtain substantially the same operational effect as the first aspect of the invention.

【0021】請求項14の発明によれば、半導体基板の
上面に凹部を形成する工程と、前記半導体基板の上面に
ホモエピタキシーを実行してホモエピタキシャル膜と欠
陥層とを形成すると共に、前記ホモエピタキシャル膜で
前記凹部を埋める工程と、前記欠陥層が消失するまで前
記半導体基板の上面を研磨する工程とを備えたので、ホ
モエピタキシャル膜で前記凹部の埋め込みが完了したか
否かを容易に判定することができ、且つ、欠陥層が研磨
量の膜厚モニタとなるため、研磨量のオーバーエッチン
グを防止することができる。
According to the fourteenth aspect of the present invention, the step of forming a recess in the upper surface of the semiconductor substrate, and the step of performing homoepitaxy on the upper surface of the semiconductor substrate to form a homoepitaxial film and a defect layer, Since it comprises a step of filling the recess with an epitaxial film and a step of polishing the upper surface of the semiconductor substrate until the defect layer disappears, it is easy to determine whether or not the filling of the recess with the homoepitaxial film is completed. In addition, since the defective layer serves as a film thickness monitor of the polishing amount, it is possible to prevent over-etching of the polishing amount.

【0022】請求項15、16の発明によれば、請求項
2、3の発明とほぼ同じ作用効果を得ることができる。
According to the fifteenth and sixteenth aspects of the invention, it is possible to obtain substantially the same operational effects as those of the second and third aspects of the invention.

【0023】請求項17の発明によれば、前記半導体基
板の構造をn−/n+構造とした場合、n−層の面内膜
厚異常を製造工程の途中で判別することができる。
According to the seventeenth aspect of the present invention, when the structure of the semiconductor substrate is an n− / n + structure, an abnormal in-plane film thickness of the n− layer can be determined during the manufacturing process.

【0024】請求項18の発明によれば、前記凹部の深
さ寸法を0.5μm以上に設定したので、研磨後に埋込
み層を残すことができる。
According to the eighteenth aspect of the invention, since the depth dimension of the recess is set to 0.5 μm or more, the buried layer can be left after polishing.

【0025】請求項19、20、21、22の発明によ
れば、請求項5、7、8、9の発明とほぼ同じ作用効果
を得ることができる。
According to the nineteenth, twenty, twenty-first and twenty-second aspects of the present invention, it is possible to obtain substantially the same operational effects as those of the fifth, seventh, eighth and ninth aspects.

【0026】また、請求項23、24の発明によれば、
請求項1の発明とほぼ同じ作用効果を得ることができ
る。
According to the invention of claims 23 and 24,
It is possible to obtain substantially the same operational effect as the invention of claim 1.

【0027】更にまた、請求項25、26、27、2
8、29、30、31の発明によれば、請求項2、3、
4、5、8、6、7の発明とほぼ同じ作用効果を得るこ
とができる。
Furthermore, the claims 25, 26, 27 and 2 are
According to the inventions of 8, 29, 30, 31, claims 2, 3,
It is possible to obtain substantially the same operational effects as the inventions of 4, 5, 8, 6, and 7.

【0028】[0028]

【発明の実施の形態】以下、本発明をSiC半導体装置
に適用した第1の実施例について、図1ないし図3を参
照しながら説明する。本実施例においては、図1及び図
2に示すように、半導体基板として例えばSiC基板
(SiCウエハ)1を使用しており、このSiC基板1
は結晶形が例えば4HのSiC基板であり、所定のオフ
角θを有している。
BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment in which the present invention is applied to a SiC semiconductor device will be described below with reference to FIGS. 1 to 3. In this embodiment, as shown in FIGS. 1 and 2, for example, a SiC substrate (SiC wafer) 1 is used as a semiconductor substrate.
Is a SiC substrate having a crystal form of 4H, for example, and has a predetermined off angle θ.

【0029】ここで、オフ角θを構成する一方の軸2が
C軸であり、このC軸2は、SiC基板1の(000
1)結晶面(図1及び図2中の破線参照)に対する法線
である。オフ角θを構成する他方の軸3は、SiC基板
1の表面(上面)に対する法線である。そして、本実施
例の場合、上記オフ角θは、SiC基板1のC軸2に対
して例えば1度以上10度以下となるように設定されて
いる。
Here, one axis 2 forming the off angle θ is the C axis, and this C axis 2 is (000
1) A normal to the crystal plane (see the broken line in FIGS. 1 and 2). The other axis 3 forming the off angle θ is a normal line to the surface (upper surface) of the SiC substrate 1. In the case of the present embodiment, the off angle θ is set to be, for example, 1 degree or more and 10 degrees or less with respect to the C axis 2 of the SiC substrate 1.

【0030】さて、SiC基板1の上面に所定のデバイ
ス(チップ)を製造する半導体プロセスを実行する場合
において、SiC基板1の上面にホモエピタキシャル膜
4(図1(c)及び図2参照)を形成する必要があると
きには、次に述べるようにして、ホモエピタキシャル膜
4の膜厚tを測定する。
Now, in the case where a semiconductor process for manufacturing a predetermined device (chip) on the upper surface of the SiC substrate 1 is performed, the homoepitaxial film 4 (see FIGS. 1C and 2) is formed on the upper surface of the SiC substrate 1. When it is necessary to form the film, the film thickness t of the homoepitaxial film 4 is measured as described below.

【0031】この場合、ホモエピタキシャル膜4を形成
する前に、図1(a)及び(b)に示すように、オフ角
θが判明しているSiC基板1の上面に凹部5を例えば
RIE等の加工方法によって形成する(工程1)。尚、
上記凹部5を形成する位置は、SiC基板1(即ち、S
iCウエハ)の上面であれば任意の位置で良く、デバイ
ス(チップ)を作り込む領域の外部であっても良いし、
内部であっても良い。また、上記凹部5のパターン形状
は、図3に示すように、細長い長方形(即ち、溝状)で
ある。そして、この長方形のパターン形状の長辺の方向
が、SiC基板1のオフ方向Aに対してほぼ垂直となる
ように構成されている。
In this case, before forming the homoepitaxial film 4, as shown in FIGS. 1A and 1B, a recess 5 is formed on the upper surface of the SiC substrate 1 whose off-angle θ is known, for example, RIE. It is formed by the processing method of (Step 1). still,
The position where the recess 5 is formed is the SiC substrate 1 (that is, S
Any position may be used as long as it is the upper surface of the iC wafer), and it may be outside the region where the device (chip) is formed.
It may be inside. Further, the pattern shape of the recess 5 is an elongated rectangle (that is, a groove shape) as shown in FIG. The long side of the rectangular pattern is arranged to be substantially perpendicular to the off direction A of the SiC substrate 1.

【0032】更に、上記凹部5の深さ寸法は、例えば
0.1μm以上に設定すれば良い。ここで、上記凹部5
の深さ寸法は、例えば0.5μm以上に設定することが
一層好ましい構成である。
Further, the depth dimension of the recess 5 may be set to, for example, 0.1 μm or more. Here, the recess 5
The depth dimension is more preferably set to 0.5 μm or more, for example.

【0033】次に、SiC基板1の上面にホモエピタキ
シーを実行して,ホモエピタキシャル膜4と欠陥層6と
を形成する(工程2)。この場合、ホモエピタキシャル
膜4と同時に欠陥層6が形成される理由は、凹部5の図
1中の左の角部(段差部)には、a面情報がないため、
(0001)ファセット面(オフ角がない面)が発生
し、その上に欠陥層6が発生するためである。この欠陥
層6は、結晶形が例えば3CのSiCである。この構成
の場合、凹部5の図1中の左の段差部は、ステップフロ
ー下流側が高くなる段差であると呼ぶこともでき、この
段差から欠陥層6が発生するということができる。
Next, homoepitaxy is performed on the upper surface of the SiC substrate 1 to form the homoepitaxial film 4 and the defect layer 6 (step 2). In this case, the reason why the defect layer 6 is formed at the same time as the homoepitaxial film 4 is that there is no a-plane information in the left corner (step) of the recess 5 in FIG.
This is because the (0001) facet surface (the surface having no off angle) is generated and the defect layer 6 is generated thereon. The defect layer 6 is SiC having a crystal form of 3C, for example. In the case of this configuration, the stepped portion on the left side of the recess 5 in FIG. 1 can be called a stepped portion that becomes higher on the downstream side of the step flow, and it can be said that the defect layer 6 is generated from this stepped portion.

【0034】また、上記ホモエピタキシャル膜4は、例
えば1200〜1700℃程度の範囲でCVD成長させ
て形成されたものである。この場合、1200℃以下に
設定すると、上記段差部以外からも欠陥層が発生するこ
とが実験により確認されており、また、1700℃以上
に設定すると、上記段差部から欠陥層が発生し難くなる
ことが実験により確認されている。
The homoepitaxial film 4 is formed by CVD growth in the range of 1200 to 1700 ° C., for example. In this case, it has been experimentally confirmed that when the temperature is set to 1200 ° C. or lower, the defective layer is generated also in the portions other than the step portion, and when the temperature is set to 1700 ° C. or higher, the defect layer is hard to generate from the step portion. It has been confirmed by experiments.

【0035】更に、上記SiC基板1の上面の顕微鏡写
真を撮影すると、欠陥層6の領域の表面凹凸は、ホモエ
ピタキシャル膜4の領域の凹凸と異なる。即ち、欠陥層
6は、表面凹凸が大となるため、例えばSEMや光学顕
微鏡等で容易に視認することが可能である。
Furthermore, when a micrograph of the upper surface of the SiC substrate 1 is taken, the surface irregularities in the region of the defect layer 6 are different from the irregularities in the region of the homoepitaxial film 4. That is, since the defect layer 6 has large surface irregularities, it can be easily visually recognized by, for example, an SEM or an optical microscope.

【0036】尚、ホモエピタキシーを実行してホモエピ
タキシャル膜4を形成する場合、ホモエピタキシャル膜
4の膜厚を50nm以上に設定することが好ましい。こ
のように構成すると、オフ角θが8度の場合、欠陥層6
の寸法L(オフ方向Aに沿う方向の長さ寸法)が366
nm以上となり、SEMで欠陥層6を測定可能となる。
また、ホモエピタキシャル膜4の膜厚を300nm以上
に設定すると、オフ角θが8度の場合、欠陥層6の寸法
Lが2.1μm以上となり、光学顕微鏡で欠陥層6を測
定可能となる。
When the homoepitaxial film is formed by performing homoepitaxy, the film thickness of the homoepitaxial film 4 is preferably set to 50 nm or more. With this structure, when the off angle θ is 8 degrees, the defect layer 6
Has a dimension L (length in the direction along the off direction A) of 366
Since it becomes nm or more, the defect layer 6 can be measured by SEM.
Further, when the film thickness of the homoepitaxial film 4 is set to 300 nm or more, when the off angle θ is 8 degrees, the dimension L of the defect layer 6 becomes 2.1 μm or more, and the defect layer 6 can be measured with an optical microscope.

【0037】そして、本実施例においては、欠陥層6の
オフ方向Aの長さ寸法Lを測定することに基づいて、ホ
モエピタキシャル膜4の膜厚tを後述する演算により求
める(測定する)(工程3)。この場合、欠陥層6のオ
フ方向Aの長さ寸法Lのうちの、凹部5の開口部からオ
フ方向Aへ延びる長さ寸法をL´とすると、この長さ寸
法L´と、ホモエピタキシャル膜4の膜厚tと、オフ角
θとの間には、次の関係式が理論的に成り立つ。
Then, in this embodiment, the thickness t of the homoepitaxial film 4 is obtained (measured) by the calculation described later based on the measurement of the length dimension L of the defect layer 6 in the off direction A ( Step 3). In this case, of the length dimension L of the defect layer 6 in the off-direction A, if the length dimension extending from the opening of the recess 5 in the off-direction A is L ', this length dimension L'and the homoepitaxial film. The following relational expression holds theoretically between the film thickness t of 4 and the off angle θ.

【0038】tanθ=t/L´ 従って、次の式 t=L´×tanθ で、膜厚tを計算することができる。Tan θ = t / L ' Therefore, t = L ′ × tan θ Then, the film thickness t can be calculated.

【0039】ここで、欠陥層6のオフ方向Aの長さ寸法
Lと、凹部5の開口部からオフ方向Aへ延びる長さ寸法
をL´とを、顕微鏡(写真)で区別することは実際には
かなり困難である。また、凹部5のオフ方向の幅寸法が
小さいときや、凹部5の深さ寸法が浅いときには、Lと
L´との差αはある値以上大きくならないことがわかっ
ている。更に、オフ角θが例えば8度の場合、LとL´
との差αは、最大でも15%程度であることがわかって
いる。
Here, it is actually possible to distinguish the length dimension L of the defect layer 6 in the off direction A from the length dimension L'extending from the opening of the recess 5 in the off direction A with a microscope (photograph). Is quite difficult to do. Further, it is known that when the width dimension of the recess 5 in the off direction is small or when the depth dimension of the recess 5 is shallow, the difference α between L and L ′ does not become larger than a certain value. Further, when the off angle θ is, for example, 8 degrees, L and L '
It has been found that the difference α between and is about 15% at the maximum.

【0040】従って、現実的には、L´の代わりにLを
用いて、即ち、次の式 t=L×tanθ で膜厚tを計算しても支障がないことが、実験等によっ
て確認されている。
Therefore, practically, it was confirmed by experiments that there is no problem even if the film thickness t is calculated by using L instead of L ′, that is, by the following equation t = L × tan θ. ing.

【0041】そこで、本実施例においては、欠陥層6の
上記寸法Lを測定した後、次の式 t=L×tanθ によってホモエピタキシャル膜4の膜厚tを算出するよ
うにしている。
Therefore, in this embodiment, after the dimension L of the defect layer 6 is measured, the film thickness t of the homoepitaxial film 4 is calculated by the following formula t = L × tan θ.

【0042】このような構成の本実施例によれば、Si
C基板1の上面に凹部5を形成した後、SiC基板1の
上面にホモエピタキシーを実行してホモエピタキシャル
膜4と欠陥層6とを形成し、そして、欠陥層6のオフ方
向の長さ寸法Lを測定することに基づいてホモエピタキ
シャル膜4の膜厚tを算出して求める、即ち、測定する
ように構成したので、製造工程(半導体プロセス)の途
中においても、ホモエピタキシャル膜4の膜厚tの測定
が容易に且つ速やかに可能となる。
According to this embodiment having such a structure, Si
After forming the recess 5 on the upper surface of the C substrate 1, homoepitaxy is performed on the upper surface of the SiC substrate 1 to form the homoepitaxial film 4 and the defect layer 6, and the length dimension of the defect layer 6 in the off direction. Since the film thickness t of the homoepitaxial film 4 is calculated based on the measurement of L, that is, the film thickness t is measured, the film thickness t of the homoepitaxial film 4 is measured even during the manufacturing process (semiconductor process). The t can be measured easily and quickly.

【0043】また、上記実施例においては、SiC基板
1のオフ角θを、SiC基板1のC軸3に対して1度以
上10度以下に設定したので、SiC基板1の上面に欠
陥層6を確実に形成することができる。尚、オフ角θを
1度未満または10度を越えるように設定すると、欠陥
層が良好には発生しないことを実験によって確認してい
る。
Further, in the above embodiment, the off angle θ of the SiC substrate 1 is set to 1 degree or more and 10 degrees or less with respect to the C axis 3 of the SiC substrate 1, so that the defect layer 6 is formed on the upper surface of the SiC substrate 1. Can be reliably formed. It has been confirmed by experiments that if the off angle θ is set to be less than 1 degree or more than 10 degrees, the defect layer is not properly generated.

【0044】更に、上記実施例では、凹部5の深さ寸法
を0.1μm以上に設定したので、SiC基板1の上面
に測定可能な欠陥層6を確実に形成することができる。
この場合、例えばSEMによって欠陥層6の寸法Lを測
定することが可能である。ここで、凹部5の深さ寸法を
0.5μm以上に設定すれば、光学顕微鏡によって欠陥
層6の寸法Lを測定することが可能となる。
Further, in the above embodiment, since the depth dimension of the recess 5 is set to 0.1 μm or more, the measurable defect layer 6 can be reliably formed on the upper surface of the SiC substrate 1.
In this case, the dimension L of the defect layer 6 can be measured by SEM, for example. Here, if the depth dimension of the recess 5 is set to 0.5 μm or more, the dimension L of the defect layer 6 can be measured by an optical microscope.

【0045】また、上記実施例では、図3に示すよう
に、凹部5のパターン形状を長方形としたので、欠陥層
6のパターン形状が台形となり、凹部5の大きさ及び欠
陥層6の大きさを必要最小の大きさとすることができ
る。これにより、SiC基板1の上面において無駄なス
ペース(膜厚t測定専用のスペース)の発生を極力防止
することができ、デバイス(チップ)作成に有利とな
る。
Further, in the above embodiment, as shown in FIG. 3, since the pattern shape of the recess 5 is rectangular, the pattern shape of the defect layer 6 becomes trapezoidal, and the size of the recess 5 and the size of the defect layer 6 are formed. Can be the minimum required size. As a result, it is possible to prevent the useless space (the space dedicated to the measurement of the film thickness t) from being generated on the upper surface of the SiC substrate 1 as much as possible, which is advantageous for device (chip) production.

【0046】更に、上記実施例では、凹部5の長方形の
パターン形状の長辺の方向が、SiC基板1のオフ方向
Aに対してほぼ垂直となるように構成したので、欠陥層
6のパターン形状が台形状となり、凹部5の段差部に対
して垂直方向に延びる欠陥層6の長さLを測定すれば、
この測定した長さLに基づいて、ホモエピタキシャル膜
4の膜厚tを算出(測定)することができる。
Further, in the above embodiment, the long side of the rectangular pattern shape of the recess 5 is arranged to be substantially perpendicular to the off direction A of the SiC substrate 1, so that the pattern shape of the defect layer 6 is formed. Is a trapezoid, and the length L of the defect layer 6 extending in the direction perpendicular to the step of the recess 5 is measured,
The film thickness t of the homoepitaxial film 4 can be calculated (measured) based on the measured length L.

【0047】図4は、本発明の第2の実施例を示すもの
である。第1の実施例と同一部分には、同一符号を付し
ている。この第2の実施例では、凹部7のパターン形状
を三角形とし、この三角形の長い一辺の方向を、SiC
基板1のオフ方向Aに対してほぼ垂直となるように構成
した。これにより、第2の実施例においても、第1の実
施例とほぼ同じパターン形状(即ち、台形状)の欠陥層
6が発生する。
FIG. 4 shows a second embodiment of the present invention. The same parts as those in the first embodiment are designated by the same reference numerals. In the second embodiment, the pattern shape of the concave portion 7 is a triangle, and the long side of the triangle is SiC.
It was configured to be substantially perpendicular to the off direction A of the substrate 1. As a result, also in the second embodiment, the defect layer 6 having substantially the same pattern shape (that is, trapezoidal shape) as in the first embodiment is generated.

【0048】そして、上述した以外の第2の実施例の構
成は、第1の実施例の構成と同じ構成となっている。従
って、第2の実施例においても、第1の実施例と同様な
作用効果を得ることができる。尚、凹部5、7のパター
ン形状は、長方形や三角形に限られるものではなく、他
の形状、例えば多角形としても良い。
The structure of the second embodiment other than that described above is the same as the structure of the first embodiment. Therefore, also in the second embodiment, it is possible to obtain the same effect as that of the first embodiment. The pattern shape of the recesses 5 and 7 is not limited to a rectangle or a triangle, but may be another shape such as a polygon.

【0049】図5は、本発明の第3の実施例を示すもの
である。第1の実施例と同一部分には、同一符号を付し
ている。この第3の実施例では、凹部5の長方形のパタ
ーン形状の長辺の方向を、SiC基板1のオフ方向Aに
対して傾けるように構成した。具体的には、上記長辺の
方向とSiC基板1のオフ方向Aとがなす角度をφとし
たときに、45度<φ<135度となるように構成し
た。このように構成すると、良好な欠陥層8を確実に形
成できることを実験により確認している。尚、角度φを
45度以下または135度以上に設定すると、欠陥層が
良好に形成されないことを実験により確認している。
FIG. 5 shows a third embodiment of the present invention. The same parts as those in the first embodiment are designated by the same reference numerals. In the third embodiment, the direction of the long side of the rectangular pattern of the recess 5 is tilted with respect to the off direction A of the SiC substrate 1. Specifically, when the angle formed by the direction of the long side and the off direction A of the SiC substrate 1 is φ, it is configured such that 45 ° <φ <135 °. It has been confirmed by an experiment that such a structure can surely form a good defect layer 8. It has been confirmed by experiments that if the angle φ is set to 45 degrees or less or 135 degrees or more, the defect layer is not formed well.

【0050】そして、上記構成の場合も、図3に示す欠
陥層8の寸法Lを測定することにより、ホモエピタキシ
ャル膜4の膜厚tを算出することができる。尚、上述し
た以外の第3の実施例の構成は、第1の実施例の構成と
同じ構成となっている。従って、第3の実施例において
も、第1の実施例と同様な作用効果を得ることができ
る。
Also in the case of the above structure, the film thickness t of the homoepitaxial film 4 can be calculated by measuring the dimension L of the defect layer 8 shown in FIG. The configuration of the third embodiment other than the above is the same as the configuration of the first embodiment. Therefore, also in the third embodiment, it is possible to obtain the same effect as that of the first embodiment.

【0051】図6は、本発明の第4の実施例を示すもの
である。第1の実施例と同一部分には、同一符号を付し
ている。この第4の実施例では、凹部9のパターン形状
を、円形に設定した。この構成によれば、SiC基板1
のオフ方向Aが不明であっても、オフ方向Aと反対方向
に欠陥層10が発生する。このため、SiC基板1のオ
フ方向が判明する。そして、欠陥層10のオフ方向Aに
沿う方向の長さ寸法Lを測定し、この寸法Lに基づいて
ホモエピタキシャル膜4の膜厚を算出(測定)すること
ができる。
FIG. 6 shows a fourth embodiment of the present invention. The same parts as those in the first embodiment are designated by the same reference numerals. In the fourth embodiment, the pattern shape of the recess 9 is set to be circular. According to this configuration, the SiC substrate 1
Even if the off direction A is unknown, the defect layer 10 is generated in the direction opposite to the off direction A. Therefore, the off direction of SiC substrate 1 is known. Then, the length dimension L of the defect layer 10 in the direction along the off direction A can be measured, and the film thickness of the homoepitaxial film 4 can be calculated (measured) based on this dimension L.

【0052】尚、上述した以外の第4の実施例の構成
は、第1の実施例の構成と同じ構成となっている。従っ
て、第4の実施例においても、第1の実施例と同様な作
用効果を得ることができる。
The structure of the fourth embodiment other than the above is the same as the structure of the first embodiment. Therefore, also in the fourth embodiment, it is possible to obtain the same effect as that of the first embodiment.

【0053】図7は、本発明の第5の実施例を示すもの
である。第1の実施例と同一部分には、同一符号を付し
ている。この第5の実施例では、図7に示すように、S
iC基板(SiCウエハ)1上に複数例えば4個の凹部
5を形成するように構成したものである。上述した以外
の第5の実施例の構成は、第1の実施例の構成と同じ構
成となっている。
FIG. 7 shows a fifth embodiment of the present invention. The same parts as those in the first embodiment are designated by the same reference numerals. In the fifth embodiment, as shown in FIG.
A plurality of, for example, four recesses 5 are formed on the iC substrate (SiC wafer) 1. The configuration of the fifth embodiment other than the above is the same as the configuration of the first embodiment.

【0054】従って、第5の実施例においても、第1の
実施例と同様な作用効果を得ることができる。特に、第
5の実施例によれば、凹部5をSiC基板1の上面に複
数個形成したので、製造工程の途中で、ホモエピタキシ
ャル膜4の複数の地点の膜厚を測定することができ、ホ
モエピタキシャル膜4の膜厚の分布異常を検知すること
が可能となる。
Therefore, also in the fifth embodiment, it is possible to obtain the same effect as that of the first embodiment. In particular, according to the fifth embodiment, since the plurality of recesses 5 are formed on the upper surface of the SiC substrate 1, it is possible to measure the film thickness of the homoepitaxial film 4 at a plurality of points during the manufacturing process. It is possible to detect the abnormal distribution of the thickness of the homoepitaxial film 4.

【0055】図8は、本発明の第6の実施例を示すもの
である。第1の実施例と同一部分には、同一符号を付し
ている。この第6の実施例では、図8に示すように、S
iC基板(SiCウエハ)1上におけるデバイスパター
ン以外の領域に、複数例えば5個の凹部5を形成するよ
うに構成したものである。上述した以外の第6の実施例
の構成は、第1の実施例の構成と同じ構成となってい
る。
FIG. 8 shows a sixth embodiment of the present invention. The same parts as those in the first embodiment are designated by the same reference numerals. In the sixth embodiment, as shown in FIG.
A plurality of, for example, five recesses 5 are formed in a region other than the device pattern on the iC substrate (SiC wafer) 1. The configuration of the sixth embodiment other than the above is the same as the configuration of the first embodiment.

【0056】従って、第6の実施例においても、第1の
実施例と同様な作用効果を得ることができる。特に、第
6の実施例によれば、製造工程の途中で、ホモエピタキ
シャル膜4の複数の地点の膜厚を測定することができ、
膜厚の分布異常を検知することができると共に、デバイ
スパターンに悪影響を与えることを防止できる。
Therefore, also in the sixth embodiment, it is possible to obtain the same effect as that of the first embodiment. Particularly, according to the sixth embodiment, it is possible to measure the film thickness of the homoepitaxial film 4 at a plurality of points during the manufacturing process,
It is possible to detect an abnormal film thickness distribution and prevent the device pattern from being adversely affected.

【0057】図9及び図10は、本発明の第7の実施例
を示すものである。第1の実施例と同一部分には、同一
符号を付している。この第7の実施例では、図9に示す
ように、SiC基板1上に、複数例えば3個の長方形の
凹部5a、5b、5cを形成すると共に、これら複数の
凹部5a、5b、5cの長方形の長辺の長さを異ならせ
且つ近接させて配置するように構成した。この構成の場
合、3個の欠陥層6a、6b、6cの各パターン形状を
視認することによってホモエピタキシャル膜4の膜厚t
をほぼ推定することができる。
9 and 10 show a seventh embodiment of the present invention. The same parts as those in the first embodiment are designated by the same reference numerals. In the seventh embodiment, as shown in FIG. 9, a plurality of, for example, three rectangular recesses 5a, 5b, 5c are formed on the SiC substrate 1, and the plurality of recesses 5a, 5b, 5c are rectangular. The lengths of the long sides of the are different from each other and are arranged close to each other. In the case of this structure, the film thickness t of the homoepitaxial film 4 can be obtained by visually recognizing the respective pattern shapes of the three defect layers 6a, 6b, 6c.
Can be roughly estimated.

【0058】具体的には、まず、オフ角θが8度のSi
C基板1について、欠陥層6の長さ寸法Lと、ホモエピ
タキシャル膜4の膜厚tとの関係を調べ、下記の表1を
作成しておく。この場合、tanθ=t/Lが成り立
つ。
Specifically, first, Si having an off angle θ of 8 degrees
For the C substrate 1, the relationship between the length dimension L of the defect layer 6 and the film thickness t of the homoepitaxial film 4 is investigated, and Table 1 below is prepared. In this case, tan θ = t / L holds.

【0059】[0059]

【表1】 [Table 1]

【0060】次に、ホモエピタキシャル膜4の膜厚tが
1.0μmのときに、欠陥層6のパターン形状が三角形
となる場合の凹部5の長さ寸法K(図10参照)を求め
る。この長さ寸法Kは、次の式で計算できる。
Next, when the film thickness t of the homoepitaxial film 4 is 1.0 μm, the length dimension K (see FIG. 10) of the recess 5 when the pattern shape of the defect layer 6 is a triangle is obtained. The length dimension K can be calculated by the following formula.

【0061】K=2×L×tanβ ここで、図10に示す角度βは、CVD成長条件で変化
するが、本出願人の実験の場合、例えば22度であった
ため、この条件でKを算出してみた。また、上記表1か
ら、膜厚tが1.0μmの場合、欠陥層6の長さ寸法L
は7.1μmとなる。従って、K=5.7μmが算出さ
れた。続いて、膜厚tが2.0μm、3.0μmの場合
の各Kをそれぞれ算出し、下記の表2を作成した。
K = 2 × L × tan β Here, the angle β shown in FIG. 10 changes depending on the CVD growth condition, but in the experiment by the applicant, it was, for example, 22 degrees, so K was calculated under this condition. I tried to. Further, from Table 1 above, when the film thickness t is 1.0 μm, the length dimension L of the defect layer 6 is
Is 7.1 μm. Therefore, K = 5.7 μm was calculated. Subsequently, each K when the film thickness t was 2.0 μm and 3.0 μm was calculated, and Table 2 below was created.

【0062】[0062]

【表2】 [Table 2]

【0063】そして、図9に示す3個の凹部5a、5
b、5cの各長さ寸法K1、K2、K3を、それぞれ1
7.2μm、11.5μm、5.7μmとすると、上記
表2から、下記の表3、即ち、判定表が得られる。
Then, the three recesses 5a, 5 shown in FIG.
Set the length dimensions K1, K2, and K3 of b and 5c to 1
Assuming that the thickness is 7.2 μm, 11.5 μm, and 5.7 μm, the following table 3, that is, the determination table, can be obtained from the above table 2.

【0064】[0064]

【表3】 [Table 3]

【0065】従って、図9に示す状態の場合には、ホモ
エピタキシャル膜4の膜厚tは、1.0μmより大き
く、2.0μm未満であることが見るだけで判明する。
即ち、このように構成すると、欠陥層6a、6b、6c
の長さを測定しなくても、複数の欠陥層6a、6b、6
cの各パターン形状によってホモエピタキシャル膜4の
膜厚tをほぼ正確に推定することができる。
Therefore, in the case of the state shown in FIG. 9, it can be seen simply that the film thickness t of the homoepitaxial film 4 is more than 1.0 μm and less than 2.0 μm.
That is, with this configuration, the defect layers 6a, 6b, 6c
Of the plurality of defect layers 6a, 6b, 6 without measuring the length of
The film thickness t of the homoepitaxial film 4 can be estimated almost accurately by each pattern shape of c.

【0066】一方、図11に示す本発明の第8の実施例
のように、複数例えば4個の凹部5d、5e、5f、5
gのパターン形状を長方形に形成すると共に、これら4
個の凹部5d、5e、5f、5gを異なる間隔で配置し
ても、欠陥層6d、6e、6f、6gの長さを測定しな
くても、隣接する凹部に欠陥層が接触するか否かを視認
することによってホモエピタキシャル膜4の膜厚tをほ
ぼ正確に推定することができる。
On the other hand, like the eighth embodiment of the present invention shown in FIG. 11, a plurality of, for example, four recesses 5d, 5e, 5f, 5 are formed.
The pattern shape of g is formed into a rectangle, and these 4
Whether or not the individual recesses 5d, 5e, 5f, and 5g are arranged at different intervals and whether the defect layers contact adjacent recesses without measuring the lengths of the defect layers 6d, 6e, 6f, and 6g. By visually observing, it is possible to estimate the film thickness t of the homoepitaxial film 4 almost accurately.

【0067】その理由は、図11に示す4個の凹部5
d、5e、5f、5gの各間隔寸法d1、d2、d3
を、それぞれ7.1μm、14.2μm、21.3μm
とすると、上記表2から、下記の表4、即ち、判定表が
得られる。
The reason is that the four recesses 5 shown in FIG.
Intervals d1, d2, d3 of d, 5e, 5f, 5g
Are 7.1 μm, 14.2 μm and 21.3 μm, respectively.
Then, from Table 2 above, the following Table 4, that is, the determination table is obtained.

【0068】[0068]

【表4】 [Table 4]

【0069】従って、図11に示す状態の場合には、ホ
モエピタキシャル膜4の膜厚tは、1.0μmより大き
く、2.0μm未満であることが見るだけで判明する。
即ち、このように構成すると、欠陥層6d、6e、6
f、6gの長さを測定しなくても、複数の欠陥層6d、
6e、6f、6gの各パターン形状を視認することによ
ってホモエピタキシャル膜4の膜厚tをほぼ正確に推定
することができる。
Therefore, in the case of the state shown in FIG. 11, it can be seen simply that the film thickness t of the homoepitaxial film 4 is more than 1.0 μm and less than 2.0 μm.
That is, with this structure, the defect layers 6d, 6e, 6
Even if the lengths of f and 6g are not measured, a plurality of defect layers 6d,
By visually recognizing each pattern shape of 6e, 6f, and 6g, the film thickness t of the homoepitaxial film 4 can be estimated almost accurately.

【0070】尚、上記各実施例においては、SiC基板
1の上面にホモエピタキシャル膜4の膜厚測定用の凹部
5、7、9等を形成するように構成したが、これに限ら
れるものではなく、膜厚測定用の凸部を形成するように
構成しても良い。この凸部を形成しても、凹部の場合と
同様にして、欠陥層が発生し、この欠陥層の長さ寸法L
を測定することに基づいてホモエピタキシャル膜4の膜
厚tを測定することができる。上記凸部のパターン形状
や突出寸法等は、凹部のパターン形状や深さ寸法等とほ
ぼ同様にして設定すれば良い。
In each of the above embodiments, the recesses 5, 7, 9 for measuring the thickness of the homoepitaxial film 4 are formed on the upper surface of the SiC substrate 1, but the present invention is not limited to this. Instead, a convex portion for film thickness measurement may be formed. Even if this convex portion is formed, a defect layer is generated as in the case of the concave portion, and the length dimension L of this defective layer is
The film thickness t of the homoepitaxial film 4 can be measured based on the measurement of. The pattern shape, protrusion size, etc. of the convex portion may be set in substantially the same manner as the pattern shape, depth dimension, etc. of the concave portion.

【0071】また、上記各実施例においては、結晶形が
4HのSiC基板1に適用したが、これに限られるもの
ではなく、結晶形が6Hまたは15RのSiC基板に適
用しても良い。更に、SiC基板の構造をn−/n+構
造とした場合において、n−層をエピタキシーで形成す
るときに、上記膜厚測定用の凹部を形成しておけば、n
−層の面内膜厚異常を製造工程の途中で判別することが
可能となる。
Further, in each of the above embodiments, the crystal form is applied to the SiC substrate 1 of 4H, but the present invention is not limited to this, and it may be applied to the SiC substrate of the crystal form of 6H or 15R. Further, in the case where the structure of the SiC substrate is an n− / n + structure, when the n− layer is formed by epitaxy, if the above-mentioned concave portion for film thickness measurement is formed, n
-It becomes possible to determine the in-plane film thickness abnormality of the layer during the manufacturing process.

【0072】図12及び図13は、本発明の第9の実施
例を示すものである。第1の実施例と同一部分には、同
一符号を付している。この第9の実施例では、凹部5の
内部にホモエピタキシャル膜を埋め込むように構成して
いる。
12 and 13 show a ninth embodiment of the present invention. The same parts as those in the first embodiment are designated by the same reference numerals. In the ninth embodiment, the homoepitaxial film is embedded in the recess 5.

【0073】具体的には、図12(a)、(b)に示す
ように、例えばn−/n+構造のSiC基板11を用意
し、このSiC基板11(のn−層)の上面に凹部5を
形成する(工程1)。この場合、凹部5は、図13に示
すように、正方形状のパターン形状のものが複数個形成
されている。そして、正方形の凹部5の一辺の方向が、
SiC基板11のオフ方向Aとほぼ垂直となるように構
成されている。
Specifically, as shown in FIGS. 12A and 12B, a SiC substrate 11 having, for example, an n− / n + structure is prepared, and a recess is formed on the upper surface of (the n− layer of) this SiC substrate 11. 5 is formed (step 1). In this case, as shown in FIG. 13, the recess 5 has a plurality of square pattern shapes. The direction of one side of the square recess 5 is
It is configured to be substantially perpendicular to the off direction A of the SiC substrate 11.

【0074】続いて、図12(c)に示すように、Si
C基板11の上面にホモエピタキシーを実行して、例え
ばP型のホモエピタキシャル膜4と欠陥層6とを形成す
ると共に、上記ホモエピタキシャル膜4で凹部5を埋め
込む(工程2)。この場合、ホモエピタキシーの条件
は、第1の実施例の場合とほぼ同じであり(欠陥層6を
発生させるCVD成長条件)、膜厚だけを凹部5を埋め
込むことが可能な程度に設定している。
Then, as shown in FIG.
Homoepitaxy is performed on the upper surface of the C substrate 11 to form, for example, a P-type homoepitaxial film 4 and a defect layer 6, and the recess 5 is filled with the homoepitaxial film 4 (step 2). In this case, the homoepitaxy conditions are almost the same as in the case of the first embodiment (the CVD growth conditions for generating the defect layer 6), and only the film thickness is set to such an extent that the recess 5 can be filled. There is.

【0075】そして、上記欠陥層6の長さ寸法Lを測定
することにより、ホモエピタキシャル膜(即ち、埋め込
みエピ層)4の膜厚を測定する。そして、この膜厚の測
定により、凹部5内への埋め込みが完了しているか否か
を正確に判断することができる。
Then, by measuring the length dimension L of the defect layer 6, the film thickness of the homoepitaxial film (that is, the buried epitaxial layer) 4 is measured. Then, by measuring this film thickness, it is possible to accurately determine whether or not the filling into the recess 5 is completed.

【0076】続いて、図12(d)に示すように、欠陥
層6が消失するまで,SiC基板11の上面を研磨(エ
ッチング)する(工程3)。この場合、欠陥層6が研磨
量の膜厚モニタとなるから、研磨量の制御が容易とな
る。これにより、オーバーエッチングを防止することが
できる。また、研磨のストップマークを形成する工程を
省略することができる。
Subsequently, as shown in FIG. 12D, the upper surface of the SiC substrate 11 is polished (etched) until the defect layer 6 disappears (step 3). In this case, since the defect layer 6 serves as a film thickness monitor of the polishing amount, it becomes easy to control the polishing amount. As a result, overetching can be prevented. Further, the step of forming the polishing stop mark can be omitted.

【0077】尚、上述した以外の第9の実施例の構成
は、第1の実施例の構成と同じ構成となっている。従っ
て、第9の実施例においても、第1の実施例とほぼ同様
な作用効果を得ることができる。
The structure of the ninth embodiment other than that described above is the same as the structure of the first embodiment. Therefore, also in the ninth embodiment, it is possible to obtain substantially the same operational effects as in the first embodiment.

【0078】図14は、本発明の第10の実施例を示す
ものである。第9の実施例と同一部分には、同一符号を
付している。この第10の実施例では、凹部5のパター
ン形状をほぼ6角形としたものである。そして、この6
角形の凹部5の一辺の方向が、SiC基板11のオフ方
向Aとほぼ垂直となるように構成している。上述した以
外の第10の実施例の構成は、第9の実施例の構成と同
じ構成となっている。従って、第10の実施例において
も、第9の実施例とほぼ同様な作用効果を得ることがで
きる。
FIG. 14 shows a tenth embodiment of the present invention. The same parts as those in the ninth embodiment are designated by the same reference numerals. In the tenth embodiment, the pattern shape of the recess 5 is substantially hexagonal. And this 6
The direction of one side of the rectangular recess 5 is configured to be substantially perpendicular to the off direction A of the SiC substrate 11. The configuration of the tenth embodiment other than the above is the same as the configuration of the ninth embodiment. Therefore, also in the tenth embodiment, it is possible to obtain substantially the same operational effects as those of the ninth embodiment.

【0079】図15は、本発明の第11の実施例を示す
ものである。第9の実施例と同一部分には、同一符号を
付している。この第11の実施例では、凹部5のパター
ン形状を円形としたものである。この構成の場合、Si
C基板11のオフ方向が不明であっても、欠陥層6を確
実に発生させることができる。
FIG. 15 shows the 11th embodiment of the present invention. The same parts as those in the ninth embodiment are designated by the same reference numerals. In the eleventh embodiment, the pattern shape of the recess 5 is circular. With this configuration, Si
Even if the off direction of the C substrate 11 is unknown, the defect layer 6 can be surely generated.

【0080】尚、上述した以外の第11の実施例の構成
は、第9の実施例の構成と同じ構成となっている。従っ
て、第11の実施例においても、第9の実施例とほぼ同
様な作用効果を得ることができる。
The structure of the eleventh embodiment other than the above is the same as the structure of the ninth embodiment. Therefore, also in the eleventh embodiment, it is possible to obtain substantially the same operational effects as those of the ninth embodiment.

【0081】また、上記各実施例においては、半導体基
板として例えばSiC基板(即ち、SiC半導体装置)
に適用したが、これに代えて、通常のSi基板(即ち、
Si半導体装置)に適用しても良い。
In each of the above embodiments, the semiconductor substrate is, for example, a SiC substrate (that is, a SiC semiconductor device).
However, instead of this, an ordinary Si substrate (ie,
Si semiconductor device).

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す半導体装置の製造
工程を示す図
FIG. 1 is a view showing a manufacturing process of a semiconductor device showing a first embodiment of the present invention.

【図2】SiC基板の破断斜視図FIG. 2 is a cutaway perspective view of a SiC substrate.

【図3】SiC基板の部分上面図FIG. 3 is a partial top view of a SiC substrate.

【図4】本発明の第2の実施例を示す図3相当図FIG. 4 is a diagram corresponding to FIG. 3 showing a second embodiment of the present invention.

【図5】本発明の第3の実施例を示す図3相当図FIG. 5 is a view corresponding to FIG. 3 showing a third embodiment of the present invention.

【図6】本発明の第4の実施例を示す図3相当図FIG. 6 is a view corresponding to FIG. 3 showing a fourth embodiment of the present invention.

【図7】本発明の第5の実施例を示すSiC基板全体の
上面図
FIG. 7 is a top view of the entire SiC substrate showing the fifth embodiment of the present invention.

【図8】本発明の第6の実施例を示す図7相当図FIG. 8 is a view corresponding to FIG. 7 showing a sixth embodiment of the present invention.

【図9】本発明の第7の実施例を示す図3相当図FIG. 9 is a view corresponding to FIG. 3 showing a seventh embodiment of the present invention.

【図10】図3相当図FIG. 10 is a view corresponding to FIG.

【図11】本発明の第8の実施例を示す図9相当図FIG. 11 is a view corresponding to FIG. 9 showing an eighth embodiment of the present invention.

【図12】本発明の第9の実施例を示す図1相当図FIG. 12 is a view corresponding to FIG. 1 showing a ninth embodiment of the present invention.

【図13】SiC基板の上面図FIG. 13 is a top view of a SiC substrate

【図14】本発明の第10の実施例を示す図13相当図FIG. 14 is a view corresponding to FIG. 13 showing a tenth embodiment of the present invention.

【図15】本発明の第11の実施例を示す図13相当図FIG. 15 is a view corresponding to FIG. 13 showing an eleventh embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1はSiC基板(半導体基板)、2はC軸、4はホモエ
ピタキシャル膜、5は凹部、6は欠陥層、7は凹部、8
は欠陥層、9は凹部、10は欠陥層、11はSiC基板
を示す。
1 is a SiC substrate (semiconductor substrate), 2 is a C-axis, 4 is a homoepitaxial film, 5 is a recess, 6 is a defect layer, 7 is a recess, 8
Indicates a defect layer, 9 indicates a concave portion, 10 indicates a defect layer, and 11 indicates a SiC substrate.

Claims (31)

【特許請求の範囲】[Claims] 【請求項1】 オフ角のある半導体基板の上面にホモエ
ピタキシャル膜を形成する構成を備えた半導体装置の製
造方法において、 前記半導体基板の上面に凹部または凸部を形成する工程
と、 前記半導体基板の上面にホモエピタキシーを実行してホ
モエピタキシャル膜と欠陥層とを形成する工程と、 前記欠陥層のオフ方向の長さ寸法を測定することに基づ
いて前記ホモエピタキシャル膜の膜厚を測定する工程と
を備えたことを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device having a structure in which a homoepitaxial film is formed on an upper surface of a semiconductor substrate having an off-angle, the step of forming a concave portion or a convex portion on the upper surface of the semiconductor substrate; Forming a homoepitaxial film and a defect layer by performing homoepitaxy on the upper surface of the substrate, and measuring the thickness of the homoepitaxial film based on measuring the length dimension of the defect layer in the off direction. A method of manufacturing a semiconductor device, comprising:
【請求項2】 前記半導体基板のオフ角を、前記半導体
基板のC軸に対して1度以上10度以下に設定したこと
を特徴とする請求項1記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the off-angle of the semiconductor substrate is set to 1 degree or more and 10 degrees or less with respect to the C axis of the semiconductor substrate.
【請求項3】 前記半導体基板は、結晶形が4H、6
H、15RのSiC基板であることを特徴とする請求項
1または2記載の半導体装置の製造方法。
3. The semiconductor substrate has a crystal form of 4H, 6
3. The method for manufacturing a semiconductor device according to claim 1, wherein the H, 15R SiC substrate is used.
【請求項4】 前記凹部の深さ寸法または凸部の高さ寸
法を0.1μm以上に設定したことを特徴とする請求項
1ないし3のいずれかに記載の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the depth dimension of the concave portion or the height dimension of the convex portion is set to 0.1 μm or more.
【請求項5】 前記凹部または凸部のパターン形状を、
長方形に設定したことを特徴とする請求項1ないし4の
いずれかに記載の半導体装置の製造方法。
5. The pattern shape of the concave portion or the convex portion,
5. The method for manufacturing a semiconductor device according to claim 1, wherein the method is set to be rectangular.
【請求項6】 前記凹部または凸部の長方形のパターン
形状の長辺の方向が、前記半導体基板のオフ方向に対し
て45〜135度の範囲に収まるように構成したことを
特徴とする請求項5記載の半導体装置の製造方法。
6. A structure in which the long side of the rectangular pattern shape of the concave or convex is within the range of 45 to 135 degrees with respect to the off direction of the semiconductor substrate. 5. The method for manufacturing a semiconductor device according to 5.
【請求項7】 前記凹部または凸部の長方形のパターン
形状の長辺の方向が、前記半導体基板のオフ方向に対し
てほぼ垂直となるように構成したことを特徴とする請求
項6記載の半導体装置の製造方法。
7. The semiconductor according to claim 6, wherein the direction of the long side of the rectangular pattern shape of the concave portion or the convex portion is substantially perpendicular to the off direction of the semiconductor substrate. Device manufacturing method.
【請求項8】 前記凹部または凸部のパターン形状を、
円形に設定したことを特徴とする請求項1ないし4のい
ずれかに記載の半導体装置の製造方法。
8. The pattern shape of the concave portion or the convex portion,
5. The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is formed in a circular shape.
【請求項9】 前記凹部または凸部が、前記半導体基板
の上面に複数形成されていることを特徴とする請求項1
ないし8のいずれかに記載の半導体装置の製造方法。
9. The plurality of recesses or protrusions are formed on the upper surface of the semiconductor substrate.
9. A method of manufacturing a semiconductor device according to any one of items 8 to 8.
【請求項10】 前記複数の凹部または凸部のパターン
形状を長方形に形成すると共に、これら複数の凹部また
は凸部の長方形の長辺の長さを異ならせ且つ近接させて
配置したことを特徴とする請求項9記載の半導体装置の
製造方法。
10. The pattern shape of the plurality of recesses or protrusions is formed in a rectangular shape, and the lengths of the long sides of the rectangles of the plurality of recesses or protrusions are arranged differently and close to each other. The method for manufacturing a semiconductor device according to claim 9.
【請求項11】 前記複数の凹部または凸部のパターン
形状を長方形に形成すると共に、これら複数の凹部また
は凸部を異なる間隔で配置したことを特徴とする請求項
9記載の半導体装置の製造方法。
11. The method for manufacturing a semiconductor device according to claim 9, wherein the plurality of recesses or protrusions are formed in a rectangular pattern shape, and the plurality of recesses or protrusions are arranged at different intervals. .
【請求項12】 前記ホモエピタキシャル膜の膜厚を、
50nm以上に設定したことを特徴とする請求項1ない
し11のいずれかに記載の半導体装置の製造方法。
12. The film thickness of the homoepitaxial film is:
The method for manufacturing a semiconductor device according to claim 1, wherein the thickness is set to 50 nm or more.
【請求項13】 オフ角のある半導体基板の上面に凹部
または凸部を形成する工程と、 前記半導体基板の上面にホモエピタキシーを実行してホ
モエピタキシャル膜と欠陥層とを形成する工程と、 前記欠陥層のオフ方向の長さ寸法を測定することに基づ
いて前記ホモエピタキシャル膜の膜厚を測定する工程と
を備えてなるエピタキシャル膜の膜厚測定方法。
13. A step of forming a concave portion or a convex portion on an upper surface of a semiconductor substrate having an off angle, a step of performing homoepitaxy on the upper surface of the semiconductor substrate to form a homoepitaxial film and a defect layer, And a step of measuring the film thickness of the homoepitaxial film based on measuring the length dimension of the defect layer in the off direction.
【請求項14】 オフ角のある半導体基板の上面にホモ
エピタキシャル膜を形成する構成を備えた半導体装置の
製造方法において、 前記半導体基板の上面に凹部を形成する工程と、 前記半導体基板の上面にホモエピタキシーを実行してホ
モエピタキシャル膜と欠陥層とを形成すると共に、前記
ホモエピタキシャル膜で前記凹部を埋める工程と、 前記欠陥層が消失するまで前記半導体基板の上面を研磨
する工程とを備えたことを特徴とする半導体装置の製造
方法。
14. A method of manufacturing a semiconductor device having a structure of forming a homoepitaxial film on an upper surface of a semiconductor substrate having an off angle, comprising: forming a recess on the upper surface of the semiconductor substrate; The method comprises performing homoepitaxy to form a homoepitaxial film and a defect layer, filling the recess with the homoepitaxial film, and polishing the upper surface of the semiconductor substrate until the defect layer disappears. A method of manufacturing a semiconductor device, comprising:
【請求項15】 前記半導体基板のオフ角を、前記半導
体基板のC軸に対して1度以上10度以下に設定したこ
とを特徴とする請求項14記載の半導体装置の製造方
法。
15. The method of manufacturing a semiconductor device according to claim 14, wherein the off-angle of the semiconductor substrate is set to 1 degree or more and 10 degrees or less with respect to the C-axis of the semiconductor substrate.
【請求項16】 前記半導体基板は、結晶形が4H、6
H、15RのSiC基板であることを特徴とする請求項
14または15記載の半導体装置の製造方法。
16. The semiconductor substrate has a crystalline form of 4H, 6
16. The method of manufacturing a semiconductor device according to claim 14, wherein the H, 15R SiC substrate is used.
【請求項17】 前記半導体基板の構造は、n−/n+
構造であることを特徴とする請求項16記載の半導体装
置の製造方法。
17. The structure of the semiconductor substrate is n− / n +.
The method of manufacturing a semiconductor device according to claim 16, wherein the method is a structure.
【請求項18】 前記凹部の深さ寸法を0.5μm以上
に設定したことを特徴とする請求項14ないし17のい
ずれかに記載の半導体装置の製造方法。
18. The method of manufacturing a semiconductor device according to claim 14, wherein the depth of the recess is set to 0.5 μm or more.
【請求項19】 前記凹部のパターン形状を、多角形に
設定したことを特徴とする請求項14ないし18のいず
れかに記載の半導体装置の製造方法。
19. The method for manufacturing a semiconductor device according to claim 14, wherein the pattern shape of the recess is set to be a polygon.
【請求項20】 前記凹部の多角形のパターン形状の1
つの辺の方向が、前記半導体基板のオフ方向に対してほ
ぼ垂直となるように構成したことを特徴とする請求項1
9記載の半導体装置の製造方法。
20. One of the polygonal pattern shapes of the recesses
2. A structure in which the direction of one side is substantially perpendicular to the off direction of the semiconductor substrate.
9. The method for manufacturing a semiconductor device according to 9.
【請求項21】 前記凹部のパターン形状を、円形に設
定したことを特徴とする請求項14ないし18のいずれ
かに記載の半導体装置の製造方法。
21. The method for manufacturing a semiconductor device according to claim 14, wherein the pattern shape of the recess is set to be circular.
【請求項22】 前記凹部が、前記半導体基板の上面に
複数形成されていることを特徴とする請求項14ないし
21のいずれかに記載の半導体装置の製造方法。
22. The method of manufacturing a semiconductor device according to claim 14, wherein a plurality of the recesses are formed on the upper surface of the semiconductor substrate.
【請求項23】 オフ角のある半導体基板の上面に形成
されたホモエピタキシャル膜を備えてなる半導体装置に
おいて、 前記半導体基板の上面にステップフロー下流側が高くな
るように形成された段差部と、 前記半導体基板の上面にホモエピタキシーを実行するこ
とにより、形成されたホモエピタキシャル膜及び前記段
差部から発生するように形成された欠陥層とを備えたこ
とを特徴とする半導体装置。
23. A semiconductor device comprising a homoepitaxial film formed on an upper surface of a semiconductor substrate having an off angle, wherein a step portion formed on the upper surface of the semiconductor substrate so that a step flow downstream side becomes higher, A semiconductor device comprising: a homoepitaxial film formed by performing homoepitaxy on an upper surface of a semiconductor substrate; and a defect layer formed so as to be generated from the step portion.
【請求項24】 前記段差部は、前記半導体基板の上面
に形成された凹部または凸部によって構成されているこ
とを特徴とする請求項23記載の半導体装置。
24. The semiconductor device according to claim 23, wherein the step portion is formed by a concave portion or a convex portion formed on the upper surface of the semiconductor substrate.
【請求項25】 前記半導体基板のオフ角を、前記半導
体基板のC軸に対して1度以上10度以下に設定したこ
とを特徴とする請求項23または24記載の半導体装
置。
25. The semiconductor device according to claim 23, wherein the off-angle of the semiconductor substrate is set to 1 degree or more and 10 degrees or less with respect to the C axis of the semiconductor substrate.
【請求項26】 前記半導体基板は、結晶形が4H、6
H、15RのSiC基板であることを特徴とする請求項
23ないし25のいずれかに記載の半導体装置。
26. The semiconductor substrate has a crystal form of 4H or 6
26. The semiconductor device according to claim 23, which is a H, 15R SiC substrate.
【請求項27】 前記凹部の深さ寸法または凸部の高さ
寸法を0.1μm以上に設定したことを特徴とする請求
項23ないし26のいずれかに記載の半導体装置。
27. The semiconductor device according to claim 23, wherein the depth dimension of the concave portion or the height dimension of the convex portion is set to 0.1 μm or more.
【請求項28】 前記凹部または凸部のパターン形状
を、長方形に設定したことを特徴とする請求項23ない
し27のいずれかに記載の半導体装置。
28. The semiconductor device according to claim 23, wherein the pattern shape of the concave portion or the convex portion is set to a rectangle.
【請求項29】 前記凹部または凸部のパターン形状
を、円形に設定したことを特徴とする請求項23ないし
27のいずれかに記載の半導体装置。
29. The semiconductor device according to claim 23, wherein the pattern shape of the concave portion or the convex portion is set to be circular.
【請求項30】 前記段差部の方向は、前記半導体基板
のオフ方向に対して45〜135度の範囲に収まるよう
に構成したことを特徴とする請求項23ないし27のい
ずれかに記載の半導体装置。
30. The semiconductor according to claim 23, wherein a direction of the step portion is configured to be within a range of 45 to 135 degrees with respect to an off direction of the semiconductor substrate. apparatus.
【請求項31】 前記段差部の方向が、前記半導体基板
のオフ方向に対してほぼ垂直の範囲となるように構成し
たことを特徴とする請求項23ないし27のいずれかに
記載の半導体装置。
31. The semiconductor device according to claim 23, wherein a direction of the step portion is configured to be in a range substantially perpendicular to an off direction of the semiconductor substrate.
JP2001339351A 2001-11-05 2001-11-05 Semiconductor device manufacturing method and epitaxial film thickness measuring method Expired - Fee Related JP4218235B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001339351A JP4218235B2 (en) 2001-11-05 2001-11-05 Semiconductor device manufacturing method and epitaxial film thickness measuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001339351A JP4218235B2 (en) 2001-11-05 2001-11-05 Semiconductor device manufacturing method and epitaxial film thickness measuring method

Publications (2)

Publication Number Publication Date
JP2003142357A true JP2003142357A (en) 2003-05-16
JP4218235B2 JP4218235B2 (en) 2009-02-04

Family

ID=19153709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001339351A Expired - Fee Related JP4218235B2 (en) 2001-11-05 2001-11-05 Semiconductor device manufacturing method and epitaxial film thickness measuring method

Country Status (1)

Country Link
JP (1) JP4218235B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007280978A (en) * 2006-04-03 2007-10-25 Mitsubishi Electric Corp Method of manufacturing semiconductor device
JP2010212581A (en) * 2009-03-12 2010-09-24 Denso Corp Method of manufacturing silicon carbide semiconductor device
WO2013161450A1 (en) * 2012-04-27 2013-10-31 富士電機株式会社 Method for manufacturing silicon carbide semiconductor element
US9966437B2 (en) 2013-06-12 2018-05-08 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
WO2019059102A1 (en) * 2017-09-19 2019-03-28 株式会社デンソー Method for producing semiconductor device using silicon carbide semiconductor substrate
JP2021165229A (en) * 2015-05-18 2021-10-14 住友電気工業株式会社 Silicon carbide epitaxial substrate, manufacturing method of silicon carbide semiconductor device, and silicon carbide semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007280978A (en) * 2006-04-03 2007-10-25 Mitsubishi Electric Corp Method of manufacturing semiconductor device
JP2010212581A (en) * 2009-03-12 2010-09-24 Denso Corp Method of manufacturing silicon carbide semiconductor device
US7989231B2 (en) 2009-03-12 2011-08-02 Denso Corporation Method of manufacturing silicon carbide semiconductor device
WO2013161450A1 (en) * 2012-04-27 2013-10-31 富士電機株式会社 Method for manufacturing silicon carbide semiconductor element
US9236248B2 (en) 2012-04-27 2016-01-12 Fuji Electric Co., Ltd. Fabrication method of silicon carbide semiconductor element
US9966437B2 (en) 2013-06-12 2018-05-08 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
JP2021165229A (en) * 2015-05-18 2021-10-14 住友電気工業株式会社 Silicon carbide epitaxial substrate, manufacturing method of silicon carbide semiconductor device, and silicon carbide semiconductor device
JP7211456B2 (en) 2015-05-18 2023-01-24 住友電気工業株式会社 Silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
WO2019059102A1 (en) * 2017-09-19 2019-03-28 株式会社デンソー Method for producing semiconductor device using silicon carbide semiconductor substrate

Also Published As

Publication number Publication date
JP4218235B2 (en) 2009-02-04

Similar Documents

Publication Publication Date Title
JP6690282B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US7029977B2 (en) Fabrication method of semiconductor wafer
CN102576666B (en) SiC epitaxial wafer and manufacture method thereof
JP5194912B2 (en) Manufacturing method of semiconductor device having super junction structure
JP4939038B2 (en) Group III nitride semiconductor substrate
US8012837B2 (en) Method of manufacturing semiconductor device
JP6107453B2 (en) Method for manufacturing silicon carbide semiconductor device
US9691608B2 (en) Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device
JP2007129115A (en) Manufacturing method for semiconductor device
US20080211063A1 (en) Semiconductor wafer and manufacturing method of semiconductor device
US9431348B2 (en) Semiconductor device manufacturing method and manufacturing device for marking a crystal defect
US20160020156A1 (en) Method for manufacturing silicon carbide semiconductor device
WO2010079543A1 (en) Semiconductor device producing method
JP2003142357A (en) Method for manufacturing semiconductor device, method for measuring thickness of epitaxial film and semiconductor device
JP7017021B2 (en) Silicon Carbide Semiconductor Substrate, Crystal Axis Alignment Method of Silicon Carbide Semiconductor Substrate, and Manufacturing Method of Silicon Carbide Semiconductor Device
JP2020114796A (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP2010118536A (en) Method of manufacturing semiconductor device
JP2004063894A (en) Method of manufacturing semiconductor substrate
JP2019046859A (en) SiC EPITAXIAL WAFER AND MANUFACTURING METHOD THEREOF
JP2008010818A (en) Substrate, substrate inspecting method and methods of manufacturing element and substrate
US10395924B2 (en) Semiconductor stack
JP7056515B2 (en) Manufacturing method of silicon carbide semiconductor device
JP2018206928A (en) Semiconductor substrate manufacturing method
US20230275033A1 (en) Semiconductor substrate having an alignment structure
US20230369411A1 (en) Method of manufacturing silicon carbide substrate, silicon carbide single-crystal substrate and silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081103

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees