JP2003124241A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003124241A JP2003124241A JP2001320709A JP2001320709A JP2003124241A JP 2003124241 A JP2003124241 A JP 2003124241A JP 2001320709 A JP2001320709 A JP 2001320709A JP 2001320709 A JP2001320709 A JP 2001320709A JP 2003124241 A JP2003124241 A JP 2003124241A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- wiring board
- manufacturing
- circuit component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 金型を用いずに、樹脂層を薄い厚さで、寸法
精度よく、繰り返し同じ形に形成することができ、ま
た、基板上に熱的に弱い部品が搭載されている場合でも
適用可能で、さらに同一基板上で選択された部品だけを
樹脂層により被覆することができる半導体装置の製造方
法を提供する。 【解決手段】 基板１１ａ上に半導体チップ１２ａ、１
２ｃを載置する工程と、半導体チップ１２ａ、１２ｃを
載置した基板１１ａを未硬化の液状の光硬化性樹脂１６
中に浸す工程と、光を照射して光硬化性樹脂１６を硬化
させ、硬化させた光硬化性樹脂１６ｂにより基板１１ａ
上の半導体チップ１２ａ、１２ｃを被覆する工程とを有
する。
精度よく、繰り返し同じ形に形成することができ、ま
た、基板上に熱的に弱い部品が搭載されている場合でも
適用可能で、さらに同一基板上で選択された部品だけを
樹脂層により被覆することができる半導体装置の製造方
法を提供する。 【解決手段】 基板１１ａ上に半導体チップ１２ａ、１
２ｃを載置する工程と、半導体チップ１２ａ、１２ｃを
載置した基板１１ａを未硬化の液状の光硬化性樹脂１６
中に浸す工程と、光を照射して光硬化性樹脂１６を硬化
させ、硬化させた光硬化性樹脂１６ｂにより基板１１ａ
上の半導体チップ１２ａ、１２ｃを被覆する工程とを有
する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳しくは、配線基板上の半導体
素子を含む回路部品を樹脂層により被覆してなる半導体
装置及びその製造方法に関する。
の製造方法に関し、より詳しくは、配線基板上の半導体
素子を含む回路部品を樹脂層により被覆してなる半導体
装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体応用装置では、高密度実装の進展
により、ＢＧＡ（ボールグリッドアレイ）、ＣＳＰ（チ
ップサイズパッケージ）、又はＭＣＭ（マルチチップモ
ジュール）等表面実装型の半導体装置が用いられてい
る。
により、ＢＧＡ（ボールグリッドアレイ）、ＣＳＰ（チ
ップサイズパッケージ）、又はＭＣＭ（マルチチップモ
ジュール）等表面実装型の半導体装置が用いられてい
る。
【０００３】これらの半導体装置でも、半導体素子を保
護するため、半導体素子を樹脂層により被覆している。
これらの半導体装置では、特に薄い厚さの樹脂層を精度
よく形成することが必要である。
護するため、半導体素子を樹脂層により被覆している。
これらの半導体装置では、特に薄い厚さの樹脂層を精度
よく形成することが必要である。
【０００４】図５（ａ）、（ｂ）は、よく知られた金型
１１１を用いた樹脂成形方法により樹脂層７を形成する
例である。図中、１は配線基板、２は配線基板１上に搭
載した半導体素子、３は半導体素子２と配線基板１との
電気的接続をとるボンディングワイヤ、４は金型基材、
５はキャビティ、６はキャビティ５への樹脂注入口であ
る。
１１１を用いた樹脂成形方法により樹脂層７を形成する
例である。図中、１は配線基板、２は配線基板１上に搭
載した半導体素子、３は半導体素子２と配線基板１との
電気的接続をとるボンディングワイヤ、４は金型基材、
５はキャビティ、６はキャビティ５への樹脂注入口であ
る。
【０００５】また、図６（ａ）、（ｂ）は、同じくよく
知られたポッティングにより樹脂層９ａを形成する例で
ある。図中、８はポッティング装置、９はポッティング
用樹脂である。
知られたポッティングにより樹脂層９ａを形成する例で
ある。図中、８はポッティング装置、９はポッティング
用樹脂である。
【０００６】上記の樹脂層による被覆工程を含む半導体
装置の製造方法においては、配線基板１上に半導体素子
２を搭載し、半導体素子２を被覆するように樹脂層７、
９ａを形成した後、樹脂層７、９ａを加熱して硬化させ
ている。
装置の製造方法においては、配線基板１上に半導体素子
２を搭載し、半導体素子２を被覆するように樹脂層７、
９ａを形成した後、樹脂層７、９ａを加熱して硬化させ
ている。
【０００７】
【発明が解決しようとする課題】ところで、金型１１１
を用いた樹脂成形方法では、樹脂層７を薄い厚さで、か
つ寸法精度よく形成することができるが、高価な金型を
必要とする。また、ＭＣＭのように、配線基板に半導体
素子やその他の回路部品を搭載した回路モジュールなど
で、半導体素子だけを選択的に樹脂層により被覆する必
要がある場合には金型１１１を用いた樹脂成形方法の適
用は困難である。
を用いた樹脂成形方法では、樹脂層７を薄い厚さで、か
つ寸法精度よく形成することができるが、高価な金型を
必要とする。また、ＭＣＭのように、配線基板に半導体
素子やその他の回路部品を搭載した回路モジュールなど
で、半導体素子だけを選択的に樹脂層により被覆する必
要がある場合には金型１１１を用いた樹脂成形方法の適
用は困難である。
【０００８】また、ポッティングによる樹脂形成方法で
は、簡易な製造設備を用いることができるが、薄い厚さ
の樹脂層９ａを精度よく作成すること、及び繰り返して
同じ形の外形を得ることが難しい。
は、簡易な製造設備を用いることができるが、薄い厚さ
の樹脂層９ａを精度よく作成すること、及び繰り返して
同じ形の外形を得ることが難しい。
【０００９】さらに、いずれの方法においても、樹脂を
硬化させるための加熱が必要であり、熱的に弱い部品が
配線基板上に搭載されている場合には適用できない。
硬化させるための加熱が必要であり、熱的に弱い部品が
配線基板上に搭載されている場合には適用できない。
【００１０】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、金型を用いずに、樹脂層を薄い
厚さで、寸法精度よく、繰り返し同じ形に形成すること
ができ、また、配線基板上に熱的に弱い部品が搭載され
ている場合でも適用可能で、さらに同一配線基板上で選
択された部品だけを樹脂層により被覆することができる
半導体装置の製造方法及び半導体装置を提供するもので
ある。
創作されたものであり、金型を用いずに、樹脂層を薄い
厚さで、寸法精度よく、繰り返し同じ形に形成すること
ができ、また、配線基板上に熱的に弱い部品が搭載され
ている場合でも適用可能で、さらに同一配線基板上で選
択された部品だけを樹脂層により被覆することができる
半導体装置の製造方法及び半導体装置を提供するもので
ある。
【００１１】
【課題を解決するための手段】上記した課題は、第１の
発明である、配線基板上に回路部品を搭載する工程と、
前記回路部品を搭載した配線基板を未硬化の液状の光硬
化性樹脂中に浸す工程と、光を照射して光硬化性樹脂を
硬化させ、前記硬化させた光硬化性樹脂により前記配線
基板上の回路部品を被覆する工程とを有することを特徴
とする半導体装置の製造方法によって解決する。
発明である、配線基板上に回路部品を搭載する工程と、
前記回路部品を搭載した配線基板を未硬化の液状の光硬
化性樹脂中に浸す工程と、光を照射して光硬化性樹脂を
硬化させ、前記硬化させた光硬化性樹脂により前記配線
基板上の回路部品を被覆する工程とを有することを特徴
とする半導体装置の製造方法によって解決する。
【００１２】または、第２の発明である、(i)配線基板
上に回路部品を搭載する工程と、(ii)前記回路部品を液
状の光硬化性樹脂中に部分的に浸す工程と、(iii)光を
照射して前記回路部品の周りの光硬化性樹脂を硬化させ
る工程と、(iv)前記(ii)の工程及び(iii)の工程を繰り
返すことにより、前記光硬化性樹脂を層状に硬化させて
前記回路部品を被覆する工程とを有することを特徴とす
る半導体装置の製造方法によって解決する。
上に回路部品を搭載する工程と、(ii)前記回路部品を液
状の光硬化性樹脂中に部分的に浸す工程と、(iii)光を
照射して前記回路部品の周りの光硬化性樹脂を硬化させ
る工程と、(iv)前記(ii)の工程及び(iii)の工程を繰り
返すことにより、前記光硬化性樹脂を層状に硬化させて
前記回路部品を被覆する工程とを有することを特徴とす
る半導体装置の製造方法によって解決する。
【００１３】または、第３の発明である、前記回路部品
は半導体素子であることを特徴とする第１の発明又は第
２の発明に記載の半導体装置の製造方法によって解決す
る。
は半導体素子であることを特徴とする第１の発明又は第
２の発明に記載の半導体装置の製造方法によって解決す
る。
【００１４】または、第４の発明である、前記回路部品
が複数個あり、該複数個のうちから選択された回路部品
だけを前記硬化させた光硬化性樹脂により被覆すること
を特徴とする第１の発明又は第２の発明に記載の半導体
装置の製造方法によって解決する。
が複数個あり、該複数個のうちから選択された回路部品
だけを前記硬化させた光硬化性樹脂により被覆すること
を特徴とする第１の発明又は第２の発明に記載の半導体
装置の製造方法によって解決する。
【００１５】または、第５の発明である、前記選択され
た回路部品は半導体素子であることを特徴とする第４の
発明に記載の半導体装置の製造方法によって解決する。
た回路部品は半導体素子であることを特徴とする第４の
発明に記載の半導体装置の製造方法によって解決する。
【００１６】または、第６の発明である、第１の発明乃
至第５の発明の何れか一の発明に記載の半導体装置の製
造方法により製造された半導体装置によって解決する。
至第５の発明の何れか一の発明に記載の半導体装置の製
造方法により製造された半導体装置によって解決する。
【００１７】次に、本発明の作用を説明する。
【００１８】この発明の半導体装置の製造方法では、配
線基板上の回路部品の表面を覆う未硬化の液状の光硬化
性樹脂に光を照射して光硬化性樹脂を硬化させ、樹脂層
を形成している。
線基板上の回路部品の表面を覆う未硬化の液状の光硬化
性樹脂に光を照射して光硬化性樹脂を硬化させ、樹脂層
を形成している。
【００１９】光を用いて光硬化性樹脂を硬化させている
ので、硬化の厚さを相当薄いところまで制御することが
できる。また、硬化の厚さを決める光照射の強度や、平
面形状を決める光照射の範囲は、例えばＣＡＤ（Comput
er Aided Design）データに基づいて制御することがで
きる。従って、金型を用いずに、薄い厚さの樹脂層を寸
法精度よく、かつ繰り返し同じ形で形成することができ
る。
ので、硬化の厚さを相当薄いところまで制御することが
できる。また、硬化の厚さを決める光照射の強度や、平
面形状を決める光照射の範囲は、例えばＣＡＤ（Comput
er Aided Design）データに基づいて制御することがで
きる。従って、金型を用いずに、薄い厚さの樹脂層を寸
法精度よく、かつ繰り返し同じ形で形成することができ
る。
【００２０】さらに、光エネルギによる化学反応により
光硬化性樹脂を硬化させることができるので、配線基板
上に熱的に弱い部品が搭載されている場合でも適用可能
である。
光硬化性樹脂を硬化させることができるので、配線基板
上に熱的に弱い部品が搭載されている場合でも適用可能
である。
【００２１】また、別の半導体装置の製造方法では、光
を照射して光硬化性樹脂を硬化させ、前記硬化させた光
硬化性樹脂により前記配線基板上の回路部品を被覆する
工程で、回路部品を部分的に光硬化性樹脂に浸して、回
路部品の周りの光硬化性樹脂を順次層状に硬化させるこ
とにより、回路部品を被覆している。所謂積層造形法を
適用している。
を照射して光硬化性樹脂を硬化させ、前記硬化させた光
硬化性樹脂により前記配線基板上の回路部品を被覆する
工程で、回路部品を部分的に光硬化性樹脂に浸して、回
路部品の周りの光硬化性樹脂を順次層状に硬化させるこ
とにより、回路部品を被覆している。所謂積層造形法を
適用している。
【００２２】通常、回路部品を被覆する樹脂層は３次元
的に厚みがあるので、所謂積層造形法が適している。特
に、この方法を用いて、順次、異なる平面形状の硬化樹
脂層を形成し、多層に積み重ねることにより、回路部品
を被覆しつつ、３次元的に複雑な構造の樹脂層を形成す
ることができる。
的に厚みがあるので、所謂積層造形法が適している。特
に、この方法を用いて、順次、異なる平面形状の硬化樹
脂層を形成し、多層に積み重ねることにより、回路部品
を被覆しつつ、３次元的に複雑な構造の樹脂層を形成す
ることができる。
【００２３】さらに、別の半導体装置の製造方法では、
同一配線基板上に複数の半導体素子を含む回路部品を搭
載し、光硬化性樹脂を硬化させた樹脂層により回路部品
のうちから選択された回路部品、例えば半導体素子だけ
を被覆している。
同一配線基板上に複数の半導体素子を含む回路部品を搭
載し、光硬化性樹脂を硬化させた樹脂層により回路部品
のうちから選択された回路部品、例えば半導体素子だけ
を被覆している。
【００２４】光造形法では任意の大きさの領域に光を照
射できるので、同一の配線基板上において樹脂層の選択
形成を容易に行うことができる。即ち、半導体素子と抵
抗やコンデンサなどが混載されている場合など、樹脂被
覆の必要な半導体素子だけに容易に樹脂被覆を行うこと
ができるので、製造時間の短縮を図ることができる。
射できるので、同一の配線基板上において樹脂層の選択
形成を容易に行うことができる。即ち、半導体素子と抵
抗やコンデンサなどが混載されている場合など、樹脂被
覆の必要な半導体素子だけに容易に樹脂被覆を行うこと
ができるので、製造時間の短縮を図ることができる。
【００２５】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。
いて図面を参照しながら説明する。
【００２６】（第１の実施の形態）図１（ａ）乃至
（ｄ）は、本発明の第１の実施の形態に係る半導体装置
の製造方法を示す断面図である。
（ｄ）は、本発明の第１の実施の形態に係る半導体装置
の製造方法を示す断面図である。
【００２７】図１（ａ）は、配線基板１１ａ上に、複数
の半導体素子１２ａ、１２ｃと、抵抗やコンデンサなど
のその他の回路部品１２ｂとが混載された状態を示す。
図中、符号１３ａは配線基板１１ａと半導体素子１２
ａ、１２ｃの電極とを接続するＡｕなどからなるボンデ
ィングワイヤである。このような半導体装置の例とし
て、ＭＣＭや回路モジュールがある。
の半導体素子１２ａ、１２ｃと、抵抗やコンデンサなど
のその他の回路部品１２ｂとが混載された状態を示す。
図中、符号１３ａは配線基板１１ａと半導体素子１２
ａ、１２ｃの電極とを接続するＡｕなどからなるボンデ
ィングワイヤである。このような半導体装置の例とし
て、ＭＣＭや回路モジュールがある。
【００２８】図１（ａ）の後に、光造形法により半導体
素子１２ａ、１２ｃを被覆する樹脂層１６ａ、１６ｂを
選択的に形成する。半導体素子１２ａ上には断面が矩形
状の樹脂層１６ａを形成し、半導体素子１２ｃ上には断
面が台形状の樹脂層１６ｂを形成する。
素子１２ａ、１２ｃを被覆する樹脂層１６ａ、１６ｂを
選択的に形成する。半導体素子１２ａ上には断面が矩形
状の樹脂層１６ａを形成し、半導体素子１２ｃ上には断
面が台形状の樹脂層１６ｂを形成する。
【００２９】この場合、３次元の構造である樹脂層１６
ａ、１６ｂを配線基板１１ａ表面に平行な複数の薄層に
分割し、数値化してスライスデータ（ＣＡＤデータ）を
作成し、そのスライスデータに基づいて積層造形法を行
う。即ち、スライスデータを予め制御手段に記憶させて
おき、一つの薄層毎に、このスライスデータに従ってレ
ーザビームを走査させる。
ａ、１６ｂを配線基板１１ａ表面に平行な複数の薄層に
分割し、数値化してスライスデータ（ＣＡＤデータ）を
作成し、そのスライスデータに基づいて積層造形法を行
う。即ち、スライスデータを予め制御手段に記憶させて
おき、一つの薄層毎に、このスライスデータに従ってレ
ーザビームを走査させる。
【００３０】所謂積層造形法を用いた光造形法では、ま
ず、図２に示すように、配線基板１１ａを昇降手段１５
に載せて、容器１４内の未硬化の液状の光硬化性樹脂１
６に浸す。
ず、図２に示すように、配線基板１１ａを昇降手段１５
に載せて、容器１４内の未硬化の液状の光硬化性樹脂１
６に浸す。
【００３１】未硬化の液状の光硬化性樹脂１６として、
エポキシ系樹脂を主成分とする光重合性プレポリマー
と、カチオン系光重合開始剤とを含むものを用いる。エ
ポキシ系樹脂としてビスフェノール型エポキシ樹脂、ノ
ボラック型エポキシ樹脂、脂環型エポキシ樹脂、脂肪族
型エポキシ樹脂などが用いられる。
エポキシ系樹脂を主成分とする光重合性プレポリマー
と、カチオン系光重合開始剤とを含むものを用いる。エ
ポキシ系樹脂としてビスフェノール型エポキシ樹脂、ノ
ボラック型エポキシ樹脂、脂環型エポキシ樹脂、脂肪族
型エポキシ樹脂などが用いられる。
【００３２】次いで、昇降手段１５により配線基板１１
ａの位置を調節する。このとき、半導体素子１２ａ、１
２ｃの周辺部の配線基板１１ａ表面が、一回の光照射に
より硬化するだけの適量の未硬化の光硬化性樹脂１６で
覆われるようにする。一回の照射で硬化させることがで
きる量は、レーザビームの強度や照射時間などを調節す
ることにより適当に調整することが可能である。
ａの位置を調節する。このとき、半導体素子１２ａ、１
２ｃの周辺部の配線基板１１ａ表面が、一回の光照射に
より硬化するだけの適量の未硬化の光硬化性樹脂１６で
覆われるようにする。一回の照射で硬化させることがで
きる量は、レーザビームの強度や照射時間などを調節す
ることにより適当に調整することが可能である。
【００３３】次に、液面が平坦になるのを待って、制御
手段１７の制御信号に従って、レーザビーム照射手段１
８からレーザビーム１９を照射するとともに、第１層目
のスライスデータに基づき、レーザビーム１９を走査す
る。レーザビーム１９は一つとし、半導体素子１２ａ周
辺部の配線基板１１ａ表面上にレーザビーム１９を照射
する。光硬化性樹脂１６中のカチオン系光重合開始剤は
光エネルギを吸収してカチオン重合を開始させる触媒成
分を放出する。光硬化性樹脂１６の主成分であるエポキ
シ樹脂はその触媒成分により開環重合する。
手段１７の制御信号に従って、レーザビーム照射手段１
８からレーザビーム１９を照射するとともに、第１層目
のスライスデータに基づき、レーザビーム１９を走査す
る。レーザビーム１９は一つとし、半導体素子１２ａ周
辺部の配線基板１１ａ表面上にレーザビーム１９を照射
する。光硬化性樹脂１６中のカチオン系光重合開始剤は
光エネルギを吸収してカチオン重合を開始させる触媒成
分を放出する。光硬化性樹脂１６の主成分であるエポキ
シ樹脂はその触媒成分により開環重合する。
【００３４】半導体素子１２ａ周辺部での硬化の後、半
導体素子１２ｃ周辺部での硬化に移る。これにより、図
１（ｂ）に示すように、半導体素子１２ａ、１２ｃの周
辺部の配線基板１１ａ表面に各々第１層目の硬化樹脂層
を得る。
導体素子１２ｃ周辺部での硬化に移る。これにより、図
１（ｂ）に示すように、半導体素子１２ａ、１２ｃの周
辺部の配線基板１１ａ表面に各々第１層目の硬化樹脂層
を得る。
【００３５】次いで、第１層目の硬化処理の終了後に、
昇降手段１５を所望の距離だけ下にずらす。これによ
り、第１層目の硬化樹脂層の上に新たな未硬化の液状の
光硬化性樹脂１６が流れ込み、第１層目の硬化樹脂層は
一回の光照射により硬化するだけの適量の光硬化性樹脂
１６で覆われる。続いて、第２層目のスライスデータに
基づき、レーザビーム１９を走査して照射し、第２層目
の硬化樹脂層を形成する。
昇降手段１５を所望の距離だけ下にずらす。これによ
り、第１層目の硬化樹脂層の上に新たな未硬化の液状の
光硬化性樹脂１６が流れ込み、第１層目の硬化樹脂層は
一回の光照射により硬化するだけの適量の光硬化性樹脂
１６で覆われる。続いて、第２層目のスライスデータに
基づき、レーザビーム１９を走査して照射し、第２層目
の硬化樹脂層を形成する。
【００３６】以降、一層の硬化毎に昇降手段１５を段階
的に下にずらし、その層に対応するスライスデータに基
づき、レーザビーム１９を走査して、図１（ｃ）に示す
ように、順次、光硬化性樹脂を光硬化させて硬化樹脂層
を形成していく。なお、半導体素子１２ａ、１２ｃ周辺
部の配線基板１１ａ表面に積層された硬化樹脂層の最上
部表面が半導体素子１２ａ、１２ｃの表面とほぼ同じ高
さに達したときに、半導体素子１２ａ、１２ｃの表面で
の硬化を行う。
的に下にずらし、その層に対応するスライスデータに基
づき、レーザビーム１９を走査して、図１（ｃ）に示す
ように、順次、光硬化性樹脂を光硬化させて硬化樹脂層
を形成していく。なお、半導体素子１２ａ、１２ｃ周辺
部の配線基板１１ａ表面に積層された硬化樹脂層の最上
部表面が半導体素子１２ａ、１２ｃの表面とほぼ同じ高
さに達したときに、半導体素子１２ａ、１２ｃの表面で
の硬化を行う。
【００３７】所定の数の硬化樹脂層を積層することによ
り、図１（ｄ）に示すように、半導体素子１２ａ、１２
ｃの表面及び側部を被覆する最終的な形状の樹脂層１６
ａ、１６ｂを得る。
り、図１（ｄ）に示すように、半導体素子１２ａ、１２
ｃの表面及び側部を被覆する最終的な形状の樹脂層１６
ａ、１６ｂを得る。
【００３８】以上のように、第１の実施の形態によれ
ば、配線基板１１ａに搭載した半導体素子１２ａ、１２
ｃを光硬化性樹脂１６を硬化させた樹脂層１６ａ、１６
ｂにより被覆しているので、配線基板１１ａに搭載した
半導体素子１２ａ、１２ｃを保護することができる。
ば、配線基板１１ａに搭載した半導体素子１２ａ、１２
ｃを光硬化性樹脂１６を硬化させた樹脂層１６ａ、１６
ｂにより被覆しているので、配線基板１１ａに搭載した
半導体素子１２ａ、１２ｃを保護することができる。
【００３９】また、光を用いているので、硬化厚さを相
当に薄い厚さまで制御することができる。また、硬化の
厚さを決める光照射の強度や、平面形状を決める光照射
の範囲は、ＣＡＤデータに基づいて制御することができ
る。従って、金型を用いずに、薄い厚さの樹脂層１６
ａ、１６ｂを寸法精度よく、繰り返し同じ形に形成する
ことができる。
当に薄い厚さまで制御することができる。また、硬化の
厚さを決める光照射の強度や、平面形状を決める光照射
の範囲は、ＣＡＤデータに基づいて制御することができ
る。従って、金型を用いずに、薄い厚さの樹脂層１６
ａ、１６ｂを寸法精度よく、繰り返し同じ形に形成する
ことができる。
【００４０】さらに、光エネルギによる化学反応により
光硬化性樹脂１６を硬化させることができるので、配線
基板１１ａ上に熱的に弱い部品が搭載されている場合で
も適用可能である。
光硬化性樹脂１６を硬化させることができるので、配線
基板１１ａ上に熱的に弱い部品が搭載されている場合で
も適用可能である。
【００４１】また、所謂積層造形法を用いて、順次、異
なる平面形状の層状の硬化樹脂層を形成し、積み重ねて
いるので、３次元的に複雑な構造の樹脂層１６ａ、１６
ｂにも対応することが可能である。
なる平面形状の層状の硬化樹脂層を形成し、積み重ねて
いるので、３次元的に複雑な構造の樹脂層１６ａ、１６
ｂにも対応することが可能である。
【００４２】さらに、光造形法では任意の大きさの領域
に光を照射できるので、同一の配線基板１１ａ上におい
て半導体素子１２ａ、１２ｃ、及び回路部品１２ｂを混
載した場合にも、半導体素子１２ａ、１２ｃのみに樹脂
層１６ａ、１６ｂを選択的に形成することが容易であ
る。これにより、製造時間の短縮を図ることができる。
に光を照射できるので、同一の配線基板１１ａ上におい
て半導体素子１２ａ、１２ｃ、及び回路部品１２ｂを混
載した場合にも、半導体素子１２ａ、１２ｃのみに樹脂
層１６ａ、１６ｂを選択的に形成することが容易であ
る。これにより、製造時間の短縮を図ることができる。
【００４３】（第２の実施の形態）次に、図３を参照し
て第２の実施の形態の半導体装置について説明する。
て第２の実施の形態の半導体装置について説明する。
【００４４】第１の実施の形態と異なるところは、半導
体素子１２ａ、１２ｃ、及びその他の回路部品１２ｂす
べてを樹脂層１６ｃにより被覆している点である。
体素子１２ａ、１２ｃ、及びその他の回路部品１２ｂす
べてを樹脂層１６ｃにより被覆している点である。
【００４５】この場合も、第１の実施の形態と同様にし
て、所謂積層造形法に従った光造形法を用いて樹脂層１
６ｃを形成することができる。
て、所謂積層造形法に従った光造形法を用いて樹脂層１
６ｃを形成することができる。
【００４６】従って、第２の実施の形態によっても、第
１の実施の形態と同様な効果が得られる。
１の実施の形態と同様な効果が得られる。
【００４７】（第３の実施の形態）次に、図４を参照し
て第３の実施の形態の半導体装置について説明する。
て第３の実施の形態の半導体装置について説明する。
【００４８】第１及び第２の実施の形態と異なるところ
は、ＢＧＡタイプの半導体装置に本発明を適用している
点である。
は、ＢＧＡタイプの半導体装置に本発明を適用している
点である。
【００４９】図中、１１ｂは配線基板、１３ｂは半導体
素子１２ｄの電極と配線基板１１ｂとを電気的に接続す
るボンディングワイヤである。また、２０は、この半導
体装置を実装基板（不図示）に電気的かつ機械的に接続
するためのはんだバンプ等の金属バンプである。そし
て、半導体素子１２ｄが、上述の方法により樹脂層１６
ｃで被覆される。
素子１２ｄの電極と配線基板１１ｂとを電気的に接続す
るボンディングワイヤである。また、２０は、この半導
体装置を実装基板（不図示）に電気的かつ機械的に接続
するためのはんだバンプ等の金属バンプである。そし
て、半導体素子１２ｄが、上述の方法により樹脂層１６
ｃで被覆される。
【００５０】この場合も、第１の実施の形態と同様にし
て、所謂積層造形法に従った光造形法を用いて樹脂層１
６ｄを形成することができる。
て、所謂積層造形法に従った光造形法を用いて樹脂層１
６ｄを形成することができる。
【００５１】従って、第３の実施の形態によっても、第
１の実施の形態と同様な効果が得られる。
１の実施の形態と同様な効果が得られる。
【００５２】以上、実施の形態によりこの発明を詳細に
説明したが、この発明の範囲は上記実施の形態に具体的
に示した例に限られるものではなく、この発明の要旨を
逸脱しない範囲の上記実施の形態の変更はこの発明の範
囲に含まれる。
説明したが、この発明の範囲は上記実施の形態に具体的
に示した例に限られるものではなく、この発明の要旨を
逸脱しない範囲の上記実施の形態の変更はこの発明の範
囲に含まれる。
【００５３】例えば、光硬化性樹脂として、エポキシ系
樹脂を主成分とするプレポリマーとカチオン系光重合開
始剤を含むものを用いているが、これに限られない。
樹脂を主成分とするプレポリマーとカチオン系光重合開
始剤を含むものを用いているが、これに限られない。
【００５４】また、第１の実施の形態では、レーザビー
ムを一つ用いているが、２つ以上のレーザビームを用い
て、複数の半導体素子を一度に硬化樹脂層により被覆し
てもよい。
ムを一つ用いているが、２つ以上のレーザビームを用い
て、複数の半導体素子を一度に硬化樹脂層により被覆し
てもよい。
【００５５】さらに、ＭＣＭ、ＢＧＡに本発明を適用し
ているが、これに限られない。ＣＳＰや半導体素子及び
抵抗やコンデンサ等その他の回路部品が搭載された回路
モジュールに適用できる。
ているが、これに限られない。ＣＳＰや半導体素子及び
抵抗やコンデンサ等その他の回路部品が搭載された回路
モジュールに適用できる。
【００５６】
【発明の効果】以上のように、本発明によれば、配線基
板上の回路部品の表面を覆う未硬化の液状の光硬化性樹
脂に光を照射して光硬化性樹脂を硬化させ、硬化させた
光硬化性樹脂により回路部品を被覆している。
板上の回路部品の表面を覆う未硬化の液状の光硬化性樹
脂に光を照射して光硬化性樹脂を硬化させ、硬化させた
光硬化性樹脂により回路部品を被覆している。
【００５７】光を用いて光硬化性樹脂を硬化させている
ので、硬化厚さを薄い厚さまで制御することができる。
また、硬化の厚さを決める光照射の強度や、平面形状を
決める光照射の範囲は、ＣＡＤデータに基づいて制御す
ることができる。従って、金型を用いずに、薄い厚さの
樹脂層を寸法精度よく、かつ繰り返し同じ形に形成する
ことができる。
ので、硬化厚さを薄い厚さまで制御することができる。
また、硬化の厚さを決める光照射の強度や、平面形状を
決める光照射の範囲は、ＣＡＤデータに基づいて制御す
ることができる。従って、金型を用いずに、薄い厚さの
樹脂層を寸法精度よく、かつ繰り返し同じ形に形成する
ことができる。
【００５８】さらに、光エネルギによる化学反応により
光硬化性樹脂を硬化させることができるので、配線基板
上に熱的に弱い部品が搭載されている場合でも適用可能
である。
光硬化性樹脂を硬化させることができるので、配線基板
上に熱的に弱い部品が搭載されている場合でも適用可能
である。
【００５９】また、所謂積層造形法を用いて、順次、異
なる平面形状の層状の硬化樹脂層を形成し、積み重ねる
ことにより、回路部品を被覆しつつ、３次元的に複雑な
構造の樹脂層を形成することができる。
なる平面形状の層状の硬化樹脂層を形成し、積み重ねる
ことにより、回路部品を被覆しつつ、３次元的に複雑な
構造の樹脂層を形成することができる。
【００６０】さらに、所謂光造形法では任意の大きさの
領域に光を照射できるので、同一の配線基板上において
樹脂層の選択形成を容易に行うことができる。
領域に光を照射できるので、同一の配線基板上において
樹脂層の選択形成を容易に行うことができる。
【図１】（ａ）乃至（ｄ）は、本発明の第１の実施の形
態である半導体装置の製造方法について示す断面図であ
る。
態である半導体装置の製造方法について示す断面図であ
る。
【図２】本発明の第１の実施の形態である半導体装置の
製造方法に用いられる樹脂層の形成方法について示す側
面図である。
製造方法に用いられる樹脂層の形成方法について示す側
面図である。
【図３】本発明の第２の実施の形態である半導体装置に
ついて示す断面図である。
ついて示す断面図である。
【図４】本発明の第３の実施の形態である半導体装置に
ついて示す断面図である。
ついて示す断面図である。
【図５】従来例の半導体装置の製造方法について示す側
面図である。
面図である。
【図６】従来例の他の半導体装置の製造方法について示
す側面図である。
す側面図である。
１１ａ、１１ｂ 配線基板
１２ａ〜１２ｄ 半導体素子
１３ａ、１３ｂ ボンディングワイヤ
１４ 容器
１５ 昇降手段
１６ 未硬化の液状の光硬化性樹脂
１６ａ〜１６ｄ 樹脂層
１７ 制御手段
１８ レーザビーム照射手段
１９ レーザビーム
２０ 金属バンプ
１０２ 半導体装置
１１２ 積層造形システム
Claims (6)
- 【請求項１】 配線基板上に回路部品を搭載する工程
と、 前記回路部品を搭載した配線基板を未硬化の液状の光硬
化性樹脂中に浸す工程と、 光を照射して前記光硬化性樹脂を硬化させ、前記硬化さ
せた光硬化性樹脂により前記配線基板上の回路部品を被
覆する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項２】 (i)配線基板上に回路部品を搭載する工
程と、 (ii)前記回路部品を液状の光硬化性樹脂中に部分的に浸
す工程と、 (iii)光を照射して前記回路部品の周りの光硬化性樹脂
を硬化させる工程と、 (iv)前記(ii)の工程及び(iii)の工程を繰り返すことに
より、前記光硬化性樹脂を層状に硬化させて前記回路部
品を被覆する工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項３】 前記回路部品が半導体素子であることを
特徴とする請求項１又は２記載の半導体装置の製造方
法。 - 【請求項４】 前記回路部品が複数個あり、該複数個の
うちから選択された回路部品だけを前記硬化させた光硬
化性樹脂により被覆することを特徴とする請求項１又は
２記載の半導体装置の製造方法。 - 【請求項５】 前記選択された回路部品が半導体素子で
あることを特徴とする請求項４記載の半導体装置の製造
方法。 - 【請求項６】 請求項１乃至請求項５の何れか一項に記
載の半導体装置の製造方法により製造された半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001320709A JP2003124241A (ja) | 2001-10-18 | 2001-10-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001320709A JP2003124241A (ja) | 2001-10-18 | 2001-10-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003124241A true JP2003124241A (ja) | 2003-04-25 |
Family
ID=19138054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001320709A Pending JP2003124241A (ja) | 2001-10-18 | 2001-10-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003124241A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351737A (ja) * | 2005-06-15 | 2006-12-28 | Hitachi Ltd | 半導体パワーモジュール |
| JP4896010B2 (ja) * | 2005-03-31 | 2012-03-14 | スパンション エルエルシー | 積層型半導体装置及びその製造方法 |
| CN113140467A (zh) * | 2019-07-31 | 2021-07-20 | 深圳宏芯宇电子股份有限公司 | 集成电路封装方法及半导体器件 |
-
2001
- 2001-10-18 JP JP2001320709A patent/JP2003124241A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4896010B2 (ja) * | 2005-03-31 | 2012-03-14 | スパンション エルエルシー | 積層型半導体装置及びその製造方法 |
| JP2006351737A (ja) * | 2005-06-15 | 2006-12-28 | Hitachi Ltd | 半導体パワーモジュール |
| JP4492448B2 (ja) * | 2005-06-15 | 2010-06-30 | 株式会社日立製作所 | 半導体パワーモジュール |
| CN113140467A (zh) * | 2019-07-31 | 2021-07-20 | 深圳宏芯宇电子股份有限公司 | 集成电路封装方法及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537482B1 (en) | Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography | |
| US6911173B2 (en) | Methods for stereolithographic processing of components and assemblies | |
| US6524346B1 (en) | Stereolithographic method for applying materials to electronic component substrates and resulting structures | |
| US6913988B2 (en) | Methods for fabricating semiconductor device test apparatus that include protective structures for intermediate conductive elements | |
| US11388824B2 (en) | Component carrier having a three dimensionally printed wiring structure | |
| US8789271B2 (en) | Method for integrating an electronic component into a printed circuit board | |
| US6794224B2 (en) | Semiconductor device including leads in communication with contact pads thereof and a stereolithographically fabricated package substantially encapsulating the leads and methods for fabricating the same | |
| US20050268847A1 (en) | Selective deposition system and method for initiating deposition at a defined starting surface | |
| US20210151551A1 (en) | 3d printed semiconductor package | |
| US20040043515A1 (en) | Universal semiconductor housing with precrosslinked plastic embedding compounds, and method of producing the semiconductor housing | |
| JP2003124241A (ja) | 半導体装置及びその製造方法 | |
| CN110544639B (zh) | 集成电路晶粒贴装方法及半导体器件 | |
| US11417540B2 (en) | 3D printed semiconductor package | |
| US20240071776A1 (en) | Chip package structure and method for fabricating the same | |
| JPH08293509A (ja) | 半導体装置製造方法およびそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051018 |