JP2003115519A - Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, load lock chamber, substrate storage case and stocker - Google Patents

Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, load lock chamber, substrate storage case and stocker

Info

Publication number
JP2003115519A
JP2003115519A JP2001308438A JP2001308438A JP2003115519A JP 2003115519 A JP2003115519 A JP 2003115519A JP 2001308438 A JP2001308438 A JP 2001308438A JP 2001308438 A JP2001308438 A JP 2001308438A JP 2003115519 A JP2003115519 A JP 2003115519A
Authority
JP
Japan
Prior art keywords
substrate
lock chamber
load lock
wafer
storage case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001308438A
Other languages
Japanese (ja)
Inventor
Atsuhiro Fujii
淳弘 藤井
Tsuneo Yasuda
恒雄 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001308438A priority Critical patent/JP2003115519A/en
Publication of JP2003115519A publication Critical patent/JP2003115519A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device which has little amount of foreign matters with fine grain diameters on a substrate such as a processed wafer and has little defects of a pattern formed on a substrate, a semiconductor manufacturing device, a load lock chamber, a substrate storage case and a stocker. SOLUTION: The semiconductor device has a pressure reduction process for reducing pressure inside a load lock chamber 1 after a substrate 10 is carried into the load lock chamber 1. The manufacturing method of the semiconductor device has a process for mounting the substrate 10 on a heating table 6 inside the load lock chamber 1 and a heating process for heating the substrate 10 by the heating table 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、基板処理室への
ウエハ、液晶基板等の基板の搬入に係わる半導体装置の
製造方法、半導体製造装置、ロードロック室、基板収納
ケース、ストッカに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method, a semiconductor manufacturing apparatus, a load lock chamber, a substrate storage case, and a stocker for loading a substrate such as a wafer or a liquid crystal substrate into a substrate processing chamber. .

【0002】[0002]

【従来の技術】以下、図9にて、従来の半導体製造装置
について簡単に説明する。図9は、従来の半導体製造装
置を示す概略図である。同図において、1はウエハ処理
室内の圧力と同等に調整可能なロードロック室、3はウ
エハをロードロック室1内へ搬出入するために外部との
境界に設けられたゲートバルブ(第2のゲートバル
ブ)、4はウエハをウエハ処理室内へ搬出入するために
ロードロック室1との境界に設けられたゲートバルブ
(第1のゲートバルブ)、7はパージ弁や管等からなり
ロードロック室1に不活性ガス等を供給して室内を大気
圧に戻すためのパージライン、8はロードロック室1内
を真空引きするための真空排気システム、10はロード
ロック室1を介してウエハ処理室に搬入されるウエハ
(基板)、11は複数のウエハ10を収納するカセッ
ト、15はウエハ10の加工、成膜、不純物拡散等のプ
ロセス処理を行うウエハ処理室(基板処理室)、16は
ウエハ処理室15内にてウエハ10を保持するためのウ
エハ保持台、18はウエハ処理室15内を真空引きする
ための真空排気システムを示す。
2. Description of the Related Art A conventional semiconductor manufacturing apparatus will be briefly described below with reference to FIG. FIG. 9 is a schematic diagram showing a conventional semiconductor manufacturing apparatus. In the figure, 1 is a load lock chamber that can be adjusted to be equal to the pressure in the wafer processing chamber, and 3 is a gate valve (second valve) provided at the boundary with the outside for loading / unloading the wafer into / from the load lock chamber 1. (Gate valve), 4 is a gate valve (first gate valve) provided at the boundary with the load lock chamber 1 for loading / unloading the wafer into / from the wafer processing chamber, and 7 is a load lock chamber including a purge valve and a pipe. 1 is a purge line for supplying an inert gas or the like to return the chamber to atmospheric pressure, 8 is a vacuum exhaust system for evacuating the load lock chamber 1, and 10 is a wafer processing chamber via the load lock chamber 1. Wafers (substrates) that are carried into the wafer, 11 is a cassette that stores a plurality of wafers 10, 15 is a wafer processing chamber (substrate processing chamber) that performs process processing such as processing, film formation, and impurity diffusion of the wafers 10, 16 Wafer holder for holding the wafer 10 by the wafer processing chamber 15, 18 denotes a vacuum pumping system for evacuating the wafer processing chamber 15.

【0003】以上のように構成された半導体製造装置に
おいて、ウエハ10は、以下の手順で装置内に搬出入さ
れる。まず、複数のウエハ10を収納したカセット11
が、図示せぬ搬送装置によりロードロック室1のゲート
バルブ3近傍に搬送される。そして、ゲートバルブ3が
開放され、カセット11内の1つのウエハ10がロード
ロック室1内に搬入される。その後、ゲートバルブ3が
閉鎖されて、密閉状態のロードロック室1の圧力は真空
排気システム8にて、ウエハ処理室15内の圧力と同等
になるまで減圧される。ここで、ウエハ処理室15の室
内は、真空排気システム18にて所定の圧力に維持され
ている。また、ロードロック室1の室内は、室内におけ
る異物の舞い上がりの防止を目的として、いわゆるスロ
ーベントにより、ゆるやかに減圧される。
In the semiconductor manufacturing apparatus configured as described above, the wafer 10 is carried in and out of the apparatus in the following procedure. First, a cassette 11 containing a plurality of wafers 10
Are transported to the vicinity of the gate valve 3 in the load lock chamber 1 by a transport device (not shown). Then, the gate valve 3 is opened, and one wafer 10 in the cassette 11 is loaded into the load lock chamber 1. Thereafter, the gate valve 3 is closed, and the pressure in the sealed load lock chamber 1 is reduced by the vacuum exhaust system 8 until it becomes equal to the pressure in the wafer processing chamber 15. Here, the inside of the wafer processing chamber 15 is maintained at a predetermined pressure by the vacuum exhaust system 18. Further, the interior of the load lock chamber 1 is gently decompressed by a so-called slow vent for the purpose of preventing the foreign matter from rising in the interior.

【0004】次に、ウエハ処理室15内の圧力と同等に
なるまで減圧されたロードロック室1のゲートバルブ4
が開放される。そして、ウエハ10は、図示せぬ搬送装
置によって、ウエハ処理室15のウエハ保持台16上に
移送される。そして、ゲートバルブ4が閉鎖された後
に、ウエハ処理室15内にて、ウエハ10に対する所望
のプロセス処理が行われる。
Next, the gate valve 4 of the load lock chamber 1 is depressurized to the same pressure as the wafer processing chamber 15.
Is released. Then, the wafer 10 is transferred onto the wafer holder 16 in the wafer processing chamber 15 by a transfer device (not shown). Then, after the gate valve 4 is closed, a desired process treatment is performed on the wafer 10 in the wafer treatment chamber 15.

【0005】所望のプロセス処理を終えたウエハ10
は、その後、ゲートバルブ4の開閉により、再びロード
ロック室1に移送される。そして、パージライン7のパ
ージ弁を開放してロードロック室1内に不活性ガスを供
給することで、密閉状態のロードロック室1内の圧力
を、大気圧(初期圧)に戻す。その後、ゲートバルブ3
を開放して、ウエハ10をカセット11の所定段に戻
す。そして、さらに別のウエハ10について、上述と同
様の工程を行うことになる。
Wafer 10 that has undergone the desired process treatment
After that, the gate valve 4 is opened and closed to be transferred to the load lock chamber 1 again. Then, by opening the purge valve of the purge line 7 and supplying an inert gas into the load lock chamber 1, the pressure in the sealed load lock chamber 1 is returned to the atmospheric pressure (initial pressure). After that, the gate valve 3
Is opened and the wafer 10 is returned to the predetermined stage of the cassette 11. Then, the same process as described above is performed on still another wafer 10.

【0006】[0006]

【発明が解決しようとする課題】上述の従来技術におい
ては、ウエハ表面に異物が付着して、その後にウエハ上
にパターンを形成する際に、その異物がパターン欠陥の
原因となっていた。通常、プロセス処理を経たウエハ上
には、種々の粒径の異物が付着する。そして、形成され
るパターンの最小加工寸法に対して半分以上の粒径を有
する異物は、パターン欠陥の原因となっていた。そのた
めに、例えば、ゲート長が0.13μmのパターンを形
成する場合であれば、0.065μm以上の粒径を有す
る異物がウエハ上に付着しないように注意する必要があ
った。
In the above-mentioned prior art, when a foreign substance adheres to the surface of the wafer and a pattern is subsequently formed on the wafer, the foreign substance causes a pattern defect. In general, foreign substances having various particle sizes are attached to the processed wafer. Then, the foreign matter having a grain size which is more than half of the minimum processing dimension of the formed pattern causes the pattern defect. Therefore, for example, when forming a pattern having a gate length of 0.13 μm, it is necessary to take care so that foreign matter having a particle size of 0.065 μm or more does not adhere to the wafer.

【0007】ところが、近年、半導体装置の高集積化を
目的として、半導体装置に係わる加工の微細化が進めら
れており、パターン欠陥の対象となる異物の粒径が益々
小さくなってきている。具体的には、0.1μmのパタ
ーン加工寸法を有する半導体装置の開発が盛んに進めら
れており、従来はそれ程問題となっていなかった0.0
5μm程度の異物のウエハ上への付着が問題視されるよ
うになってきた。
However, in recent years, the miniaturization of the processing relating to the semiconductor device has been promoted for the purpose of high integration of the semiconductor device, and the particle size of the foreign matter to be the target of the pattern defect is becoming smaller and smaller. Specifically, development of a semiconductor device having a pattern processing dimension of 0.1 μm has been actively pursued, and 0.0 which has not been a problem so far in the past.
Adhesion of foreign matter of about 5 μm onto the wafer has become a problem.

【0008】この発明は、上述のような課題を解決する
ためになされたもので、プロセス処理を終えたウエハ等
の基板上に、特に、0.05μm以上の粒径を有する異
物が少なく、基板上に形成されるパターンの欠陥の少な
い半導体装置の製造方法、半導体製造装置、ロードロッ
ク室、基板収納ケース、ストッカを提供することにあ
る。
The present invention has been made in order to solve the above problems, and in particular, a substrate such as a wafer which has been subjected to a process treatment has a small amount of foreign matter having a particle size of 0.05 μm or more, An object of the present invention is to provide a semiconductor device manufacturing method, a semiconductor manufacturing apparatus, a load lock chamber, a substrate storage case, and a stocker, in which the pattern formed on the semiconductor substrate has few defects.

【0009】[0009]

【課題を解決するための手段】本願発明者は、上記課題
を解決するために研究を重ねた結果、次の事項を知るに
至った。すなわち、減圧状態、特に、真空状態に近いロ
ードロック室内において、基板の表面に付着している水
分子や有機物分子(アルコール等である。)が凝結し
て、基板表面に氷状に付着する。そして、このロードロ
ック室の減圧工程にて、基板上に形成された氷状の水分
子等が異物核となって、また、表面の極めて少ない汚染
源を集めてその残渣が核となって、その後の成膜等のプ
ロセス処理が行われることになる。そして、プロセス処
理終了後に、この異物核自身がウエハ上の異物となった
り、異物核が残渣により成長してウエハ上の異物とな
る。このウエハ上に形成される異物の粒径は、0.05
μm程度のものである。
The inventor of the present application has come to know the following matters as a result of repeated research for solving the above problems. That is, water molecules or organic molecules (such as alcohol) attached to the surface of the substrate are condensed and attached in the form of ice on the substrate surface in a depressurized state, particularly in a load lock chamber close to a vacuum state. Then, in the depressurization step of the load lock chamber, ice-like water molecules and the like formed on the substrate become foreign matter nuclei, and the contaminants with extremely few surfaces are collected and the residue becomes nuclei. Process processing such as film formation is performed. Then, after the processing is completed, the foreign matter nucleus itself becomes a foreign matter on the wafer, or the foreign matter nucleus grows due to the residue and becomes a foreign matter on the wafer. The particle size of foreign matter formed on this wafer is 0.05.
It is about μm.

【0010】本発明は上記研究結果より、上述の課題を
解決するためになされたものであり、すなわち、この発
明の請求項1記載の発明にかかる半導体装置の製造方法
は、基板をロードロック室内に搬入した後に該ロードロ
ック室内を減圧する減圧工程を備える半導体装置の製造
方法であって、前記基板を前記ロードロック室内の加熱
台上に載置する工程と、前記加熱台により前記基板を加
熱する加熱工程とを備えるものである。
The present invention has been made in order to solve the above problems based on the above research results. That is, in the method for manufacturing a semiconductor device according to the first aspect of the present invention, the substrate is placed in the load lock chamber. A method of manufacturing a semiconductor device, comprising: a depressurizing step of depressurizing the load-lock chamber after loading the substrate onto a heating table in the load-lock chamber; and heating the substrate by the heating table. And a heating step to perform.

【0011】また、請求項2記載の発明にかかる半導体
装置の製造方法は、上記請求項1記載の発明において、
前記基板を前記ロードロック室に搬入する前に、該基板
に付着した異物を除去する除去工程をさらに備えるもの
である。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect of the present invention.
The method further comprises a removing step of removing foreign matter adhering to the substrate before the substrate is carried into the load lock chamber.

【0012】また、請求項3記載の発明にかかる半導体
装置の製造方法は、上記請求項2に記載の発明におい
て、前記除去工程を、エアーカーテンで前記基板に付着
した異物を除去する工程とするものである。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the second aspect, the removing step is a step of removing foreign matter adhering to the substrate with an air curtain. It is a thing.

【0013】また、請求項4記載の発明にかかる半導体
装置の製造方法は、上記請求項2に記載の発明におい
て、前記除去工程を、前記基板を内部に保持した基板収
納ケース内にて前記基板に付着した異物を除去する工程
とするものである。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the second aspect, wherein the removing step is performed in the substrate storage case having the substrate held therein. This is a step of removing foreign matter adhering to the.

【0014】また、請求項5記載の発明にかかる半導体
装置の製造方法は、上記請求項1〜請求項4のいずれか
に記載の発明において、前記加熱工程における前記基板
の加熱温度を、80〜150度とするものである。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect, wherein the heating temperature of the substrate in the heating step is 80 to 80. It is set to 150 degrees.

【0015】また、この発明の請求項6記載の発明にか
かるロードロック室は、基板をプロセス処理するための
基板処理室に第1のゲートバルブを介して並設され、室
内の圧力を該基板処理室内の圧力と同等に調整可能なロ
ードロック室であって、前記基板を単数又は複数載置す
るとともに該基板を加熱する加熱台を備えたものであ
る。
Further, the load lock chamber according to the invention of claim 6 is arranged in parallel with the substrate processing chamber for processing the substrate through the first gate valve, and the pressure in the chamber is controlled by the substrate. A load lock chamber that can be adjusted to a pressure equal to the pressure in the processing chamber, and is provided with a single or a plurality of substrates and a heating table for heating the substrates.

【0016】また、請求項7記載の発明にかかるロード
ロック室は、上記請求項6に記載の発明において、複数
の前記基板を収納するカセットを室内に搬出入可能に形
成したものである。
The load lock chamber according to a seventh aspect of the present invention is the load lock chamber according to the sixth aspect of the present invention, in which a cassette accommodating a plurality of the substrates can be carried in and out of the chamber.

【0017】また、請求項8記載の発明にかかるロード
ロック室は、上記請求項6に記載の発明において、前記
基板を室内に搬出入するための第2のゲートバルブを備
え、前記第2のゲートバルブの室外側に近接してエアー
カーテンを設置したものである。
Further, a load lock chamber according to the invention of claim 8 is the load lock chamber according to the invention of claim 6, further comprising a second gate valve for loading / unloading the substrate into / from the chamber. An air curtain is installed near the outside of the gate valve.

【0018】また、請求項9記載の発明にかかるロード
ロック室は、上記請求項6〜請求項8のいずれかに記載
の発明において、前記基板を室内に搬出入するための第
2のゲートバルブを備え、前記第2のゲートバルブは、
複数の前記基板を収納するカセットを内部に保持する基
板収納ケースのドアと対向する位置に設けられたもので
ある。
A load lock chamber according to a ninth aspect of the present invention is the load gate chamber according to any one of the sixth to eighth aspects, in which a second gate valve for loading / unloading the substrate into / from the chamber is used. And the second gate valve is
It is provided at a position facing a door of a substrate storage case that internally holds a cassette that stores a plurality of the substrates.

【0019】また、請求項10記載の発明にかかるロー
ドロック室は、上記請求項9に記載の発明において、前
記基板収納ケースは、前記基板の表面を浄化する浄化用
気体を外部から導入可能に形成されたものである。
According to a tenth aspect of the present invention, in the load lock chamber according to the ninth aspect of the invention, the substrate storage case can introduce a cleaning gas for cleaning the surface of the substrate from the outside. It was formed.

【0020】また、請求項11記載の発明にかかるロー
ドロック室は、上記請求項9又は請求項10に記載の発
明において、前記第2のゲートバルブと前記基板収納ケ
ースの前記ドアとを対向させたときに、前記第2のゲー
トバルブ及び前記ドアの周辺領域を密閉可能に形成され
たものである。
Further, in the load lock chamber according to the invention of claim 11, in the invention of claim 9 or 10, the second gate valve and the door of the substrate storage case are opposed to each other. In this case, the peripheral area of the second gate valve and the door can be sealed.

【0021】また、この発明の請求項12記載の発明に
かかる半導体製造装置は、請求項6〜請求項11のいず
れかに記載のロードロック室を備えたものである。
A semiconductor manufacturing apparatus according to a twelfth aspect of the present invention includes the load lock chamber according to any one of the sixth to eleventh aspects.

【0022】また、この発明の請求項13記載の発明に
かかる基板収納ケースは、複数の基板を収納するカセッ
トを内部に保持する基板収納ケースであって、前記基板
の表面を浄化する浄化用気体を外部から導入可能なポー
トを備えたものである。
A substrate storage case according to a thirteenth aspect of the present invention is a substrate storage case which internally holds a cassette for storing a plurality of substrates, wherein the cleaning gas purifies the surface of the substrate. Is equipped with a port that can be introduced from the outside.

【0023】また、請求項14記載の発明にかかる基板
収納ケースは、上記請求項13に記載の発明において、
前記ポートは、前記浄化用気体を導入可能なフィルタ
と、前記浄化用気体を供給するガス供給装置に設けられ
た前記浄化用気体の排出を規制するバルブと係合する係
合部とを備え、前記ガス供給装置上に載置することで前
記バルブが開放して前記浄化用気体が前記フィルタを介
して内部に導入されるものである。
Further, the board storage case according to the invention of claim 14 is the same as that of the invention of claim 13,
The port includes a filter capable of introducing the purification gas, and an engagement portion that engages with a valve that restricts discharge of the purification gas provided in a gas supply device that supplies the purification gas, By mounting on the gas supply device, the valve is opened and the cleaning gas is introduced into the inside through the filter.

【0024】また、請求項15記載の発明にかかる基板
収納ケースは、上記請求項14に記載の発明において、
前記ガス供給装置を、ストッカ内に設けたものである。
The board storage case according to the invention of claim 15 is the same as the invention according to claim 14,
The gas supply device is provided in the stocker.

【0025】また、この発明の請求項16記載の発明に
かかるストッカは、複数の基板を収納するカセットを内
部に保持する基板収納ケースを載置、保管する棚を備え
たストッカであって、前記棚に前記基板収納ケースが載
置されたときに、前記基板収納ケース内の前記基板の表
面を浄化する浄化用気体を前記基板収納ケース内に供給
するものである。
A stocker according to a sixteenth aspect of the present invention is a stocker having a shelf for mounting and storing a substrate storage case for internally holding a cassette for storing a plurality of substrates, the stocker comprising: Purification gas for purifying the surface of the substrate in the substrate storage case is supplied into the substrate storage case when the substrate storage case is placed on the shelf.

【0026】また、請求項17記載の発明にかかるスト
ッカは、上記請求項16に記載の発明において、前記浄
化用気体を前記基板収納ケースの載置面側まで導く管部
と、前記基板収納ケースの載置に連動して開放するバル
ブとを備えたものである。
The stocker according to a seventeenth aspect of the present invention is the stocker according to the sixteenth aspect of the present invention, wherein a pipe portion for guiding the cleaning gas to the mounting surface side of the substrate storage case and the substrate storage case. And a valve that opens in tandem with the placement of.

【0027】[0027]

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して詳細に説明する。なお、各図中、同
一または相当する部分には同一の符号を付しており、そ
の重複説明は適宜に簡略化ないし省略する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will now be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are designated by the same reference numerals, and the duplicate description thereof will be appropriately simplified or omitted.

【0028】実施の形態1.以下、図1〜図3にて、こ
の発明の実施の形態1を詳細に説明する。図1は、この
発明の実施の形態1を示す半導体製造装置の概略図であ
る。図1において、1はウエハ処理室内の圧力と同等に
調整可能なロードロック室、3はウエハをロードロック
室1内へ搬出入するために外部との境界に設けられたゲ
ートバルブ(第2のゲートバルブ)、4はウエハをウエ
ハ処理室内へ搬出入するためにロードロック室1との境
界に設けられたゲートバルブ(第1のゲートバルブ)、
6はウエハを載置するとともにウエハを加熱する加熱台
(加熱装置)、7はパージ弁、管、ブレークフィルタ等
からなりロードロック室1に不活性ガス等を供給して室
内を大気圧に戻すためのパージライン、8はロードロッ
ク室1内を真空引きするための真空排気システム、10
はロードロック室1を介してウエハ処理室に搬入される
ウエハ(基板)、11は複数のウエハ10を収納するカ
セット、15はウエハ10の加工、成膜、不純物拡散等
のプロセス処理を行うウエハ処理室(基板処理室)、1
6はウエハ処理室15内にてウエハ10を保持するため
のウエハ保持台、18はウエハ処理室15内を真空引き
するための真空排気システムを示す。
Embodiment 1. Hereinafter, Embodiment 1 of the present invention will be described in detail with reference to FIGS. First Embodiment FIG. 1 is a schematic diagram of a semiconductor manufacturing apparatus showing a first embodiment of the present invention. In FIG. 1, 1 is a load lock chamber that can be adjusted to be equal to the pressure in the wafer processing chamber, and 3 is a gate valve (second valve) provided at the boundary with the outside for loading / unloading the wafer into / from the load lock chamber 1. Gate valve) 4 is a gate valve (first gate valve) provided at the boundary with the load lock chamber 1 for loading / unloading the wafer into / from the wafer processing chamber,
Reference numeral 6 denotes a heating table (heating device) for mounting the wafer and heating the wafer, and 7 denotes a purge valve, a pipe, a break filter, etc., and supplies an inert gas or the like to the load lock chamber 1 to return the chamber to atmospheric pressure. Purge line, 8 is a vacuum exhaust system for evacuating the load lock chamber 1,
Is a wafer (substrate) that is loaded into the wafer processing chamber through the load lock chamber 1, 11 is a cassette that stores a plurality of wafers 10, and 15 is a wafer that performs process processing such as processing, film formation, and impurity diffusion of the wafer 10. Processing room (substrate processing room), 1
Reference numeral 6 denotes a wafer holder for holding the wafer 10 in the wafer processing chamber 15, and 18 denotes a vacuum exhaust system for evacuating the inside of the wafer processing chamber 15.

【0029】ここで、加熱台6は、ランプ、ヒーター等
の発熱体を内部に備えている。さらに、加熱台6におけ
るウエハ10を載置する面は、熱伝導性の良好な材料で
形成されている。このように構成された加熱台6は、発
熱体から発する熱により、加熱台6に載置されたウエハ
10を、例えば、80〜150度の範囲で加熱すること
になる。なお、ウエハ10上の温度は、例えば、ウエハ
表面に接触させてその表面温度を検出するサーモメータ
と、サーモメータの検出値から発熱体の出力を変動する
制御部とにより、制御することができる。
Here, the heating table 6 is internally provided with a heating element such as a lamp or a heater. Further, the surface of the heating table 6 on which the wafer 10 is placed is formed of a material having good thermal conductivity. The heating table 6 configured in this way heats the wafer 10 placed on the heating table 6 in the range of, for example, 80 to 150 degrees by the heat generated from the heating element. The temperature on the wafer 10 can be controlled by, for example, a thermometer that contacts the wafer surface to detect the surface temperature and a control unit that changes the output of the heating element based on the detection value of the thermometer. .

【0030】以上のように構成された半導体製造装置に
おいて、ウエハ10は、以下の手順で装置内に搬出入さ
れる。まず、複数のウエハ10を収納したカセット11
が、図示せぬ搬送装置によりロードロック室1のゲート
バルブ3近傍の所定位置に搬送される。そして、ゲート
バルブ3が開放され、カセット11内のウエハ10がロ
ードロック室1内に搬入された後に、加熱台6上に載置
される。
In the semiconductor manufacturing apparatus configured as described above, the wafer 10 is carried in and out of the apparatus in the following procedure. First, a cassette 11 containing a plurality of wafers 10
Is transported to a predetermined position near the gate valve 3 in the load lock chamber 1 by a transport device (not shown). Then, the gate valve 3 is opened, the wafer 10 in the cassette 11 is loaded into the load lock chamber 1, and then placed on the heating table 6.

【0031】このとき、加熱台6上に載置されたウエハ
10は、上述した発熱体の熱を受けて所定の温度に加熱
される。そのため、ウエハ10上に付着した水分や有機
物は、蒸発してウエハ10表面から除去される。さら
に、パージライン7のパージ弁は開放され、ロードロッ
ク室1内に窒素や乾燥空気等の気体が供給される。これ
により、ロードロック室1内は、外部よりも高い圧力
(陽圧)となり、外部の空気が室内に入り込むのを防止
する。
At this time, the wafer 10 placed on the heating table 6 is heated to a predetermined temperature by receiving the heat of the heating element described above. Therefore, water and organic substances attached to the wafer 10 are evaporated and removed from the surface of the wafer 10. Further, the purge valve of the purge line 7 is opened, and a gas such as nitrogen or dry air is supplied into the load lock chamber 1. As a result, the pressure inside the load lock chamber 1 becomes higher than that of the outside (positive pressure), and the outside air is prevented from entering the chamber.

【0032】その後、ゲートバルブ3が閉鎖されて、真
空排気システム8にて、ロードロック室1の真空引きを
開始する。このとき、パージライン7のパージ弁を閉鎖
して、室内への窒素や乾燥空気の供給を遮断する。そし
て、真空排気システム8により、ロードロック室1の圧
力が、ウエハ処理室15内の圧力と同等になるまで減圧
する。
After that, the gate valve 3 is closed, and the evacuation system 8 starts the evacuation of the load lock chamber 1. At this time, the purge valve of the purge line 7 is closed to shut off the supply of nitrogen and dry air into the room. Then, the vacuum exhaust system 8 reduces the pressure in the load lock chamber 1 until it becomes equal to the pressure in the wafer processing chamber 15.

【0033】ここで、加熱台6上のウエハ10は、ロー
ドロック室1の減圧工程中も継続して加熱される。その
ため、ウエハ10の表面には水分等が付着することな
く、低圧環境におけるウエハ10上への微細な異物の形
成を防止することができる。
Here, the wafer 10 on the heating table 6 is continuously heated even during the depressurization process of the load lock chamber 1. Therefore, moisture or the like does not adhere to the surface of the wafer 10, and it is possible to prevent the formation of fine foreign matter on the wafer 10 in a low pressure environment.

【0034】次に、ウエハ処理室15内の圧力と同等に
なるまで減圧されたロードロック室1のゲートバルブ4
が開放される。そして、ウエハ10は、図示せぬ搬送装
置によって、ウエハ処理室15のウエハ保持台16上に
移送される。そして、ゲートバルブ4が閉鎖された後
に、ウエハ処理室15内にて、ウエハ10に対する所望
のプロセス処理が行われる。
Next, the gate valve 4 of the load lock chamber 1 is depressurized to a pressure equal to the pressure in the wafer processing chamber 15.
Is released. Then, the wafer 10 is transferred onto the wafer holder 16 in the wafer processing chamber 15 by a transfer device (not shown). Then, after the gate valve 4 is closed, a desired process treatment is performed on the wafer 10 in the wafer treatment chamber 15.

【0035】所望のプロセス処理を終えたウエハ10
は、その後、ゲートバルブ4の開閉により、再びロード
ロック室1に移送される。そして、パージライン7のパ
ージ弁を開放してロードロック室1内に気体を供給する
ことで、密閉状態のロードロック室1内の圧力を、大気
圧(初期圧)に戻す。その後、ゲートバルブ3を開放し
て、ウエハ10をカセット11の所定段に戻す。そし
て、さらに別のウエハ10について、上述と同様の工程
を行うことになる。なお、別のウエハ10をロードロッ
ク室1に搬入する際も、パージライン7から室内に気体
が供給されて、室内での異物の巻上げが防止されてい
る。
Wafer 10 that has undergone desired process processing
After that, the gate valve 4 is opened and closed to be transferred to the load lock chamber 1 again. Then, by opening the purge valve of the purge line 7 and supplying gas into the load lock chamber 1, the pressure inside the load lock chamber 1 in the sealed state is returned to the atmospheric pressure (initial pressure). After that, the gate valve 3 is opened and the wafer 10 is returned to the predetermined stage of the cassette 11. Then, the same process as described above is performed on still another wafer 10. Even when another wafer 10 is loaded into the load lock chamber 1, gas is supplied into the chamber from the purge line 7 to prevent foreign matter from being rolled up in the chamber.

【0036】次に、図2、図3にて、本実施の形態1の
半導体製造装置により製造されたウエハ10表面の異物
について説明する。図2(a)は、従来の半導体製造装
置で製造されたウエハ表面の異物の状態を示す概略状態
図であり、図2(b)は、図1の半導体製造装置で製造
されたウエハ表面の異物の状態を示す概略状態図であ
る。ここで、図2(a)、図2(b)において、半導体
製造装置に搬入されるウエハ10として、予めその表面
に100個程度の異物Cが付着したものを用いた。ま
た、図中の異物Cは、粒径が0.065μm以上のもの
である。
Next, with reference to FIGS. 2 and 3, foreign substances on the surface of the wafer 10 manufactured by the semiconductor manufacturing apparatus according to the first embodiment will be described. 2A is a schematic state diagram showing the state of foreign matter on the wafer surface manufactured by the conventional semiconductor manufacturing apparatus, and FIG. 2B is a schematic state diagram of the wafer surface manufactured by the semiconductor manufacturing apparatus of FIG. It is a schematic state diagram which shows the state of a foreign material. Here, in FIGS. 2A and 2B, as the wafer 10 to be loaded into the semiconductor manufacturing apparatus, a wafer having about 100 foreign matters C adhered to its surface in advance was used. The foreign material C in the figure has a particle size of 0.065 μm or more.

【0037】図2(a)、図2(b)に示すように、従
来の半導体製造装置により製造されたウエハ10の表面
には約500個の異物Cがあるのに対して、図1の半導
体製造装置により製造されたウエハ10の表面には約1
00個の異物Cがある。上述したように、それぞれのウ
エハ10の表面には、装置に搬入する前に予め100個
程度の異物Cが付着していたので、それぞれのウエハ1
0における異物Cの増加分は、従来のものが400個程
度で、本実施の形態1のものがほぼ0個となる。このよ
うに、本実施の形態1によれば、ウエハ10上に形成さ
れる異物Cが、大きく減少することになる。
As shown in FIGS. 2 (a) and 2 (b), there are about 500 foreign substances C on the surface of the wafer 10 manufactured by the conventional semiconductor manufacturing apparatus, whereas in FIG. The surface of the wafer 10 manufactured by the semiconductor manufacturing apparatus has about 1
There are 00 foreign substances C. As described above, the surface of each wafer 10 had about 100 foreign matter C adhered thereto in advance before being loaded into the apparatus.
In the case of 0, the increase of the foreign matter C is about 400 in the conventional case, and is almost 0 in the first embodiment. As described above, according to the first embodiment, the foreign matter C formed on the wafer 10 is greatly reduced.

【0038】図3は、図1の半導体製造装置で製造され
たウエハ表面の異物における粒径と数との関係を示す概
略グラフである。図3において、横軸は異物の粒径を示
し、縦軸は異物の累積数(粒径の大きいものから順次累
積加算した数である。)を示す。また、同図中の破線K
は従来の半導体製造装置で製造されたウエハ表面の異物
における粒径と数との関係を示し、実線Lは図1の半導
体製造装置で製造されたウエハ表面の異物における粒径
と数との関係を示す。
FIG. 3 is a schematic graph showing the relationship between the particle size and the number of foreign particles on the surface of the wafer manufactured by the semiconductor manufacturing apparatus of FIG. In FIG. 3, the horizontal axis represents the particle size of the foreign matter, and the vertical axis represents the cumulative number of the foreign matter (the cumulative number is sequentially added from the largest particle size). Also, a broken line K in FIG.
Indicates the relationship between the particle size and the number of foreign particles on the wafer surface manufactured by the conventional semiconductor manufacturing apparatus, and the solid line L indicates the relationship between the particle size and the number of foreign particles on the wafer surface manufactured by the semiconductor manufacturing apparatus of FIG. Indicates.

【0039】図3に示すように、破線Kで示す従来のも
のは、異物粒径が0.1μm以下になると、累積異物数
が急激に増加するのに対して、実線Lで示す本実施の形
態1のものは、異物粒径が0.05μm程度まで累積異
物数はなだらかに増加する。このように、本実施の形態
1によれば、ウエハ10上に形成される異物が、大きく
減少することになる。
As shown in FIG. 3, in the conventional device shown by the broken line K, the cumulative number of foreign particles sharply increases when the particle size of the foreign particles becomes 0.1 μm or less, whereas in the present embodiment shown by the solid line L. In the case of form 1, the cumulative number of foreign particles gradually increases until the particle size of the foreign particles is about 0.05 μm. As described above, according to the first embodiment, the foreign matters formed on the wafer 10 are greatly reduced.

【0040】以上説明したように、本実施の形態1のよ
うに構成された半導体製造装置においては、プロセス処
理を終えたウエハ10上に、特に、0.05μm以上の
粒径の異物がほとんど形成されないため、ウエハ10上
に形成されるパターンの欠陥の少ない半導体装置を提供
することができる。
As described above, in the semiconductor manufacturing apparatus configured as in the first embodiment, almost all foreign matters having a grain size of 0.05 μm or more are formed on the wafer 10 which has been processed. Therefore, it is possible to provide a semiconductor device in which the pattern formed on the wafer 10 has few defects.

【0041】なお、本実施の形態1では、基板としてウ
エハ10を用いたが、ウエハ10以外の基板、例えば、
液晶基板等であっても本発明を適用することができる。
その場合にも、本実施の形態1と同様の効果を奏するこ
とになる。
Although the wafer 10 is used as the substrate in the first embodiment, a substrate other than the wafer 10, for example,
The present invention can be applied to a liquid crystal substrate or the like.
Even in that case, the same effect as that of the first embodiment can be obtained.

【0042】実施の形態2.以下、図4にて、この発明
の実施の形態2を詳細に説明する。図4は、この発明の
実施の形態2を示す半導体製造装置の概略図である。本
実施の形態2は、主としてロードロック室内にカセット
を収納できる点が、前記実施の形態1と相違する。図4
において、1はロードロック室、3、4はゲートバル
ブ、6は加熱台、7はパージライン、8、18は真空排
気システム、10はウエハ、11はカセット、15はウ
エハ処理室、16はウエハ保持台を示す。ここで、ロー
ドロック室1は、ゲートバルブ3を開放して、カセット
11を外部から搬入して保持できるように形成されてい
る。
Embodiment 2. Hereinafter, the second embodiment of the present invention will be described in detail with reference to FIG. Second Embodiment FIG. 4 is a schematic diagram of a semiconductor manufacturing apparatus showing a second embodiment of the present invention. The second embodiment differs from the first embodiment in that the cassette can be housed mainly in the load lock chamber. Figure 4
In FIG. 1, 1 is a load lock chamber, 3 and 4 are gate valves, 6 is a heating table, 7 is a purge line, 8 and 18 are vacuum exhaust systems, 10 is a wafer, 11 is a cassette, 15 is a wafer processing chamber, and 16 is a wafer. A holding stand is shown. Here, the load lock chamber 1 is formed so that the gate valve 3 can be opened and the cassette 11 can be loaded and held from the outside.

【0043】以上のように構成された半導体製造装置に
おいて、ウエハ10は、以下の手順で装置内に搬出入さ
れる。まず、ゲートバルブ3が開放され、複数のウエハ
10を収納したカセット11が、図示せぬ搬送装置によ
りロードロック室1内の加熱台6近傍の所定位置に搬送
される。そして、カセット11内の複数のウエハ10
が、加熱台6上に載置される。その後、ゲートバルブ3
は閉鎖される。
In the semiconductor manufacturing apparatus configured as described above, the wafer 10 is carried in and out of the apparatus in the following procedure. First, the gate valve 3 is opened, and the cassette 11 containing a plurality of wafers 10 is transferred to a predetermined position near the heating table 6 in the load lock chamber 1 by a transfer device (not shown). Then, the plurality of wafers 10 in the cassette 11
Are placed on the heating table 6. After that, the gate valve 3
Will be closed.

【0044】このとき、加熱台6上に載置された複数の
ウエハ10は、所定の温度に加熱される。そのため、ウ
エハ10上に付着した水分や有機物は、蒸発してウエハ
10表面から除去される。さらに、パージライン7のパ
ージ弁は開放され、ロードロック室1内に窒素等の気体
を供給するとともに、真空排気システム8にて室内の蒸
発した水分、有機物を室外に追い出す。
At this time, the plurality of wafers 10 placed on the heating table 6 are heated to a predetermined temperature. Therefore, water and organic substances attached to the wafer 10 are evaporated and removed from the surface of the wafer 10. Further, the purge valve of the purge line 7 is opened, gas such as nitrogen is supplied into the load lock chamber 1, and the evaporated water and organic substances in the chamber are expelled to the outside by the vacuum exhaust system 8.

【0045】その後、真空排気システム8にて、ロード
ロック室1の圧力が、ウエハ処理室15内の圧力と同等
になるまで減圧する。ここで、加熱台6上のウエハ10
は、ロードロック室1の減圧工程中も継続して加熱され
る。そのため、ウエハ10の表面には水分等が付着する
ことなく、低圧環境におけるウエハ10上への異物の形
成を防止することができる。
Thereafter, the vacuum exhaust system 8 reduces the pressure in the load lock chamber 1 until it becomes equal to the pressure in the wafer processing chamber 15. Here, the wafer 10 on the heating table 6
Is continuously heated even during the depressurization process of the load lock chamber 1. Therefore, it is possible to prevent the formation of foreign matter on the wafer 10 in a low pressure environment without adhering moisture or the like to the surface of the wafer 10.

【0046】次に、ウエハ処理室15内の圧力と同等に
なるまで減圧されたロードロック室1のゲートバルブ4
が開放される。そして、加熱台6上の複数のウエハ10
のうちの1つが、図示せぬ搬送装置によって、ウエハ処
理室15のウエハ保持台16上に移送される。そして、
ゲートバルブ4が閉鎖された後に、ウエハ処理室15内
にて、ウエハ10に対する所望のプロセス処理が行われ
る。所望のプロセス処理を終えたウエハ10は、その
後、ゲートバルブ4の開閉により、再びロードロック室
1に移送される。
Next, the gate valve 4 of the load-lock chamber 1 is depressurized to the same pressure as the wafer processing chamber 15.
Is released. Then, the plurality of wafers 10 on the heating table 6
One of them is transferred onto the wafer holder 16 in the wafer processing chamber 15 by a transfer device (not shown). And
After the gate valve 4 is closed, a desired process treatment is performed on the wafer 10 in the wafer treatment chamber 15. The wafer 10 that has undergone the desired process is then transferred to the load lock chamber 1 again by opening and closing the gate valve 4.

【0047】このプロセス処理は、加熱台6上に載置さ
れた複数のウエハ10のすべてについて行われるととも
に、プロセス処理を終えたウエハ10はロードロック室
1内のカセット11に収納される。そして、パージライ
ン7のパージ弁を開放してロードロック室1内に気体を
供給することで、密閉状態のロードロック室1内の圧力
を大気圧に戻す。その後、ゲートバルブ3を開放して、
カセット11をロードロック室1外に搬出する。
This process treatment is performed on all of the plurality of wafers 10 placed on the heating table 6, and the wafers 10 that have undergone the process treatment are stored in the cassette 11 in the load lock chamber 1. Then, by opening the purge valve of the purge line 7 and supplying gas into the load lock chamber 1, the pressure in the sealed load lock chamber 1 is returned to the atmospheric pressure. After that, open the gate valve 3,
The cassette 11 is carried out of the load lock chamber 1.

【0048】以上説明したように、本実施の形態2のよ
うに構成された半導体製造装置においては、前記実施の
形態1と同様に、プロセス処理を終えたウエハ10上
に、微細な異物がほとんど形成されないため、ウエハ1
0上に形成されるパターンの欠陥の少ない半導体装置を
提供することができる。
As described above, in the semiconductor manufacturing apparatus configured as in the second embodiment, as in the case of the first embodiment, almost no fine foreign matter is present on the wafer 10 after the process treatment. Wafer 1 because it is not formed
It is possible to provide a semiconductor device with few defects in the pattern formed on the substrate.

【0049】なお、本実施の形態2では、真空排気シス
テム8によりロードロック室1の減圧を開始する前か
ら、加熱台6によりウエハ10を加熱した。このウエハ
10の加熱工程のタイミングは、これに限定されること
なく、例えば、ロードロック室1の減圧を開始した後
に、加熱台6によるウエハ10の加熱を行うこともでき
る。この場合にも、本実施の形態2とほぼ同等の効果を
奏することになる。
In the second embodiment, the wafer 10 is heated by the heating table 6 before the decompression of the load lock chamber 1 is started by the vacuum exhaust system 8. The timing of the heating process of the wafer 10 is not limited to this, and for example, the wafer 10 may be heated by the heating table 6 after the pressure reduction of the load lock chamber 1 is started. Also in this case, the same effect as that of the second embodiment can be obtained.

【0050】実施の形態3.以下、図5にて、この発明
の実施の形態3を詳細に説明する。図5は、この発明の
実施の形態3を示す半導体製造装置の概略図である。本
実施の形態3は、主としてロードロック室のゲートバル
ブに近傍してエアーカーテンが設置されている点が、前
記実施の形態1と相違する。図5において、20はエア
ーカーテンを示す。ここで、エアーカーテン20は、ゲ
ートバルブ3のロードロック室1外側に近接して設けら
れている。そして、浄化された空気が、ゲートバルブ3
を開放したときの開口部を覆うように、エアーカーテン
20から噴出される。
Embodiment 3. Hereinafter, the third embodiment of the present invention will be described in detail with reference to FIG. FIG. 5 is a schematic diagram of a semiconductor manufacturing apparatus showing a third embodiment of the present invention. The third embodiment differs from the first embodiment in that an air curtain is installed mainly near the gate valve of the load lock chamber. In FIG. 5, 20 indicates an air curtain. Here, the air curtain 20 is provided near the outside of the load lock chamber 1 of the gate valve 3. Then, the purified air is supplied to the gate valve 3
Is jetted from the air curtain 20 so as to cover the opening when the is opened.

【0051】以上のように構成された半導体製造装置に
おいて、ウエハ10は、以下の手順で装置内に搬出入さ
れる。まず、複数のウエハ10を収納したカセット11
が、図示せぬ搬送装置によりエアーカーテン20が近設
されたゲートバルブ3近傍の所定位置に搬送される。そ
して、ゲートバルブ3が開放され、カセット11内のウ
エハ10がロードロック室1内に搬入されて、加熱台6
上に載置される。
In the semiconductor manufacturing apparatus configured as described above, the wafer 10 is carried in and out of the apparatus in the following procedure. First, a cassette 11 containing a plurality of wafers 10
However, it is transported to a predetermined position near the gate valve 3 near which the air curtain 20 is provided by a transport device (not shown). Then, the gate valve 3 is opened, the wafer 10 in the cassette 11 is loaded into the load lock chamber 1, and the heating table 6
Placed on top.

【0052】このとき、カセット11内のウエハ10
は、エアーカーテン20から噴出された空気流(図中の
破線で示した部分である。)を横切って、ロードロック
室1内に搬入されることになる。この空気流により、ウ
エハ10表面に付着した水分や有機物は、ある程度吹き
飛ばされる。したがって、ウエハ10は、ロードロック
室1内に搬入される前に、その表面上の水分等がある程
度除去されることになる。
At this time, the wafer 10 in the cassette 11 is
Will be carried into the load lock chamber 1 across the air flow ejected from the air curtain 20 (the portion shown by the broken line in the figure). Due to this air flow, water and organic substances attached to the surface of the wafer 10 are blown off to some extent. Therefore, before the wafer 10 is loaded into the load lock chamber 1, the water and the like on its surface are removed to some extent.

【0053】そして、ウエハ10が加熱台6に載置され
た後、ゲートバルブ3が閉鎖される。そして、前記実施
の形態1と同様に、ウエハ10の加熱を行いながら、ロ
ードロック室1の減圧が行われる。その後、前記実施の
形態1と同様に、ウエハ10をウエハ処理室15に搬入
して、所望のプロセス処理を行い、その後、再びロード
ロック室1にウエハ10を移送する。
After the wafer 10 is placed on the heating table 6, the gate valve 3 is closed. Then, as in the first embodiment, the load lock chamber 1 is depressurized while heating the wafer 10. Then, as in the case of the first embodiment, the wafer 10 is loaded into the wafer processing chamber 15 to perform a desired process, and then the wafer 10 is transferred to the load lock chamber 1 again.

【0054】以上説明したように、本実施の形態3のよ
うに構成された半導体製造装置においては、前記各実施
の形態と同様に、プロセス処理を終えたウエハ10上
に、微細な異物がほとんど形成されないため、ウエハ1
0上に形成されるパターンの欠陥の少ない半導体装置を
提供することができる。さらに、本実施の形態3に特有
の効果としては、ウエハ10をロードロック室1内に搬
入する前に、ウエハ10上の水分等の異物を除去してい
るので、加熱台6によるウエハ10上の水分等の除去工
程を短時間に効率よく行うことができる。
As described above, in the semiconductor manufacturing apparatus configured as in the third embodiment, as in the above-described respective embodiments, almost no fine foreign matter is present on the wafer 10 after the process treatment. Wafer 1 because it is not formed
It is possible to provide a semiconductor device with few defects in the pattern formed on the substrate. Further, as an effect peculiar to the third embodiment, since foreign matters such as water on the wafer 10 are removed before the wafer 10 is loaded into the load lock chamber 1, the heating table 6 is used to remove the foreign matter on the wafer 10. The step of removing water and the like can be efficiently performed in a short time.

【0055】なお、本実施の形態3において、ゲートバ
ルブ3近傍に設置されるエアーカーテン20は、気体の
流れにより物体表面を浄化する装置全般を意味するもの
であり、例えば、クリーントンネル等の装置も含むもの
である。
In the third embodiment, the air curtain 20 installed in the vicinity of the gate valve 3 means all devices for purifying the surface of an object by the flow of gas, for example, a device such as a clean tunnel. It also includes.

【0056】実施の形態4.以下、図6、図7にて、こ
の発明の実施の形態4を詳細に説明する。図6は、この
発明の実施の形態4を示す半導体製造装置の概略図であ
る。また、図7は、図6の半導体製造装置における基板
収納ケース及びストッカの近傍を示す概略図である。な
お、図7(a)は、基板収納ケースがストッカ内の棚上
に載置される前の状態を示す概略図であり、図7(b)
は、基板収納ケースがストッカ内の棚上に載置された状
態を示す概略図である。本実施の形態4は、ロードロッ
ク室内にウエハを搬入する前にウエハ表面の異物を除去
するものとして、エアーカーテンの代わりに基板収納ケ
ースを用いている点が、前記実施の形態3と相違する。
Fourth Embodiment Hereinafter, the fourth embodiment of the present invention will be described in detail with reference to FIGS. 6 is a schematic diagram of a semiconductor manufacturing apparatus showing a fourth embodiment of the present invention. Further, FIG. 7 is a schematic diagram showing the vicinity of the substrate storage case and the stocker in the semiconductor manufacturing apparatus of FIG. 7A is a schematic diagram showing a state before the substrate storage case is placed on the shelf in the stocker, and FIG.
[Fig. 4] is a schematic view showing a state in which a substrate storage case is placed on a shelf in a stocker. The fourth embodiment differs from the third embodiment in that a substrate storage case is used instead of the air curtain to remove foreign matter on the wafer surface before loading the wafer into the load lock chamber. .

【0057】図6、図7において、10はウエハ、11
はカセット、23はカセット11を内部に保持して概密
閉する基板収納ケース、23aは浄化用気体を外部から
導入するために基板収納ケース23の底面に設けられた
ポート、25は基板収納ケース23内にカセット11を
搬出入するためのドア、26は浄化用気体を導入するた
めにポート23aに設けられたフィルタ、26aはスト
ッカ30のバルブと係合するためにポート23aに設け
られた係合部、30aは浄化用気体を基板収納ケースに
供給するガス供給装置としてのストッカ30の棚(保管
棚)、32は基板収納ケース23の載置に連動して開放
するようにストッカ30に設けられたバルブ、32aは
基板収納ケース23の係合部26aと係合するバルブ3
2に設けられた突出部、35は浄化用気体を基板収納ケ
ース23の載置面側(棚30a)まで導くためにストッ
カ30に設けられた管部、36は基板収納ケース23が
載置されたときにバルブ32を収納するとともに浄化用
気体を流出するためにストッカ30に設けられた気体流
出部を示す。
6 and 7, 10 is a wafer and 11 is a wafer.
Is a cassette, 23 is a substrate storage case that holds the cassette 11 inside and is substantially sealed, 23a is a port provided on the bottom surface of the substrate storage case 23 for introducing a cleaning gas from the outside, and 25 is a substrate storage case 23. A door for loading / unloading the cassette 11 therein, 26 is a filter provided in the port 23a for introducing the cleaning gas, and 26a is an engagement provided in the port 23a for engaging with the valve of the stocker 30. And 30a are shelves (storage shelves) of the stocker 30 as a gas supply device for supplying the purifying gas to the substrate storage case, and 32 is provided in the stocker 30 so as to open in association with the placement of the substrate storage case 23. Valve 32a is a valve 3 that engages with the engaging portion 26a of the substrate storage case 23.
2 is a protruding portion, 35 is a pipe portion provided on the stocker 30 for guiding the cleaning gas to the mounting surface side (shelf 30a) of the substrate storage case 23, and 36 is the substrate storage case 23 mounted. 3 shows a gas outflow portion provided in the stocker 30 for accommodating the valve 32 and outflowing the purifying gas at the time.

【0058】ここで、図7に示すように、ストッカ30
の棚30aは、バルブ32、管部35、気体流出部36
を備えている。他方、基板収納ケース23のポート23
aは、フィルタ26と係合部26aとを備えている。そ
して、図7(a)に示すように、基板収納ケース23が
棚30a上に載置されていないときには、ストッカ30
のバルブ32は、気体流出部36の開口部を塞いでい
る。これにより、管部35に導かれた窒素や乾燥空気等
の浄化用気体(図中の矢印方向への流れである。)は、
ストッカ30の外部に流出することなく、ストッカ30
内に保持されている。
Here, as shown in FIG.
The shelf 30a has a valve 32, a pipe 35, and a gas outlet 36.
Is equipped with. On the other hand, the port 23 of the board storage case 23
The a includes a filter 26 and an engaging portion 26a. Then, as shown in FIG. 7A, when the substrate storage case 23 is not placed on the shelf 30a, the stocker 30
Valve 32 closes the opening of the gas outlet 36. As a result, the purifying gas (the flow in the direction of the arrow in the figure) such as nitrogen or dry air introduced into the pipe portion 35 is generated.
The stocker 30 does not flow out of the stocker 30.
Held in.

【0059】一方、図7(b)に示すように、基板収納
ケース23が棚30a上に載置されると、バルブ32の
突出部32aと、ポート23aの係合部26aとが、係
合する。このとき、カセット11を収納した基板収納ケ
ース23の重量により、バルブ32は押し下げられて、
ストッカ30の開口部が開口される。これにより、管部
35に導かれたストッカ30内の浄化用気体は、気体流
出部36とバルブ32との隙間を通過して、フィルタ2
6を介して、基板収納ケース23内に供給される。そし
て、基板収納ケース23内に浄化用気体が供給される
と、この浄化用気体により汚染源が基板収納ケース23
外(系外)へ追い出されるために、基板収納ケース23
内のウエハ10表面及び基板収納ケース23内が浄化さ
れることになる。なお、このとき概密閉(雰囲気遮断)
状態にある基板収納ケース23内に供給される浄化用気
体の流量は、例えば、1リットル/分程度である。この
際、導入された浄化用気体は、基板収納ケース23の隙
間より、基板収納ケース23外に排出されるために、基
板収納ケース23内の急激な圧力上昇が抑えられる。
On the other hand, as shown in FIG. 7B, when the substrate storage case 23 is placed on the shelf 30a, the protrusion 32a of the valve 32 and the engaging portion 26a of the port 23a are engaged with each other. To do. At this time, the valve 32 is pushed down by the weight of the substrate storage case 23 storing the cassette 11,
The opening of the stocker 30 is opened. As a result, the cleaning gas in the stocker 30 guided to the pipe portion 35 passes through the gap between the gas outflow portion 36 and the valve 32, and the filter 2
It is supplied into the substrate storage case 23 via 6. Then, when the cleaning gas is supplied into the substrate storage case 23, the cleaning gas causes a pollution source to become a substrate storage case 23.
In order to be ejected to the outside (outside the system), the board storage case 23
The surface of the wafer 10 inside and the inside of the substrate storage case 23 are cleaned. At this time, it is almost sealed (atmosphere is shut off)
The flow rate of the cleaning gas supplied into the substrate storage case 23 in the state is, for example, about 1 liter / minute. At this time, the introduced purification gas is discharged to the outside of the substrate storage case 23 through the gap of the substrate storage case 23, so that a rapid pressure increase in the substrate storage case 23 is suppressed.

【0060】以上のように構成された半導体製造装置に
おいて、図6を参照して、ウエハ10は、以下の手順で
装置内に搬出入される。まず、上述したように、棚30
a上に載置され、カセット11内の複数のウエハ10が
浄化された基板収納ケース23は、図示せぬ搬送装置に
より、ゲートバルブ3近傍の所定位置に搬送される。こ
こで、基板収納ケース23のドア25と、ロードロック
室1のゲートバルブ3とは、対向する位置関係にある。
そして、ドア25とゲートバルブ3とが開放され、カセ
ット11内のウエハ10が基板収納ケース23からロー
ドロック室1内に搬入されて、加熱台6上に載置され
る。ここで、ウエハ10は、ロードロック室1内に搬入
される前に、基板収納ケース23内でその表面上の水分
等の異物がある程度除去されていることになる。
In the semiconductor manufacturing apparatus configured as described above, referring to FIG. 6, wafer 10 is carried in and out of the apparatus in the following procedure. First, as described above, the shelf 30
The substrate storage case 23 placed on a and cleaned of the plurality of wafers 10 in the cassette 11 is transferred to a predetermined position near the gate valve 3 by a transfer device (not shown). Here, the door 25 of the substrate storage case 23 and the gate valve 3 of the load lock chamber 1 are in a positional relationship of facing each other.
Then, the door 25 and the gate valve 3 are opened, the wafer 10 in the cassette 11 is carried into the load lock chamber 1 from the substrate storage case 23, and placed on the heating table 6. Here, before the wafer 10 is loaded into the load lock chamber 1, foreign substances such as moisture on the surface of the wafer 10 are removed to some extent in the substrate storage case 23.

【0061】そして、ウエハ10が加熱台6に載置され
た後、ドア25とゲートバルブ3とが閉鎖される。そし
て、前記実施の形態1と同様に、ウエハ10の加熱を行
いながら、ロードロック室1の減圧が行われる。その
後、前記実施の形態1と同様に、ウエハ10をウエハ処
理室15に搬入して、所望のプロセス処理を行い、その
後、再びロードロック室1にウエハ10を移送する。
Then, after the wafer 10 is placed on the heating table 6, the door 25 and the gate valve 3 are closed. Then, as in the first embodiment, the load lock chamber 1 is depressurized while heating the wafer 10. Then, as in the case of the first embodiment, the wafer 10 is loaded into the wafer processing chamber 15 to perform a desired process, and then the wafer 10 is transferred to the load lock chamber 1 again.

【0062】以上説明したように、本実施の形態4のよ
うに構成された半導体製造装置においては、前記各実施
の形態と同様に、プロセス処理を終えたウエハ10上
に、微細な異物がほとんど形成されないため、ウエハ1
0上に形成されるパターンの欠陥の少ない半導体装置を
提供することができる。さらに、本実施の形態4に特有
の効果としては、ウエハ10をロードロック室1内に搬
入する前に、ウエハ10上の水分等を除去しているの
で、加熱台6によるウエハ10上の水分等の除去工程を
短時間に効率よく行うことができる。
As described above, in the semiconductor manufacturing apparatus configured as in the fourth embodiment, as in the above-described respective embodiments, almost no fine foreign matter is present on the wafer 10 after the process treatment. Wafer 1 because it is not formed
It is possible to provide a semiconductor device with few defects in the pattern formed on the substrate. Further, as an effect peculiar to the fourth embodiment, since the water or the like on the wafer 10 is removed before the wafer 10 is loaded into the load lock chamber 1, the water on the wafer 10 by the heating table 6 is removed. And the like can be efficiently performed in a short time.

【0063】また、本実施の形態4におけるストッカ3
0は、写真製版工程、洗浄工程等の種々の工程を行う際
に、前工程から次工程への待機時に、カセット11を一
時保管するためのものである。その際、ストッカ30か
ら基板収納ケース23への浄化用気体の供給により、ウ
エハ10表面に付着する、写真製版工程による有機汚染
物質や、洗浄工程による水分等を、追い出して除去する
ものである。さらに、基板収納ケース23内の汚染も減
少するために、各工程間で行うケース洗浄等の手間が軽
減されることになる。
The stocker 3 in the fourth embodiment is also used.
0 is for temporarily storing the cassette 11 when waiting from the previous step to the next step when performing various steps such as a photoengraving step and a washing step. At that time, by supplying the cleaning gas from the stocker 30 to the substrate storage case 23, organic contaminants adhering to the surface of the wafer 10 by the photoengraving process, water by the cleaning process, etc. are expelled and removed. Further, since the contamination in the substrate storage case 23 is also reduced, the time and effort required for cleaning the case between the steps can be reduced.

【0064】なお、本実施の形態4において、基板収納
ケース23に浄化用気体を供給するガス供給装置とし
て、ストッカ30を用いた。しかし、ガス供給装置は、
ストッカ30に限定されることなく、例えば、基板収納
ケース23を搬送するための搬送ロボットやロードポー
ト等にバルブ32や管部35を設けてガス供給装置とす
ることもできる。
In the fourth embodiment, the stocker 30 is used as the gas supply device for supplying the cleaning gas to the substrate storage case 23. However, the gas supply device
The gas supply device is not limited to the stocker 30, and for example, a valve 32 or a pipe portion 35 may be provided in a transfer robot or a load port for transferring the substrate storage case 23.

【0065】実施の形態5.以下、図8にて、この発明
の実施の形態5を詳細に説明する。図8は、この発明の
実施の形態5を示す半導体製造装置の概略図である。本
実施の形態5は、主として、基板収納ケースのドア位置
とロードロック室のゲートバルブ位置とが、前記実施の
形態4と相違する。図8において、10はウエハ、11
はカセット、23は雰囲気遮断された基板収納ケース、
23aはポート、25はドア、37はロードロック室1
のゲートバルブ3の周囲に設けられた密閉壁を示す。
Embodiment 5. Hereinafter, the fifth embodiment of the present invention will be described in detail with reference to FIG. FIG. 8 is a schematic diagram of a semiconductor manufacturing apparatus showing a fifth embodiment of the present invention. The fifth embodiment mainly differs from the fourth embodiment in the door position of the substrate storage case and the gate valve position of the load lock chamber. In FIG. 8, 10 is a wafer, and 11
Is a cassette, 23 is an atmosphere-shielded substrate storage case,
23a is a port, 25 is a door, 37 is a load lock chamber 1
3 shows a sealing wall provided around the gate valve 3 of FIG.

【0066】ここで、図8に示すように、基板収納ケー
ス23の底面には、浄化用気体のガス供給装置から浄化
用気体を導入するためのポート23aと、カセット11
をロードロック室1内に搬出入するためのドア25と
が、同一面内に並設されている。一方、ロードロック室
1の天井面には、基板収納ケース23のドア25と対向
可能な位置に、ゲートバルブ3が設けられている。そし
て、ゲートバルブ3の周囲には、密閉壁37が設けられ
ている。この密閉壁37に、基板収納ケース23の壁面
を接触させることで、ゲートバルブ3及びドア25の周
辺領域を密閉することができる。なお、この密閉壁37
は、ゲートバルブ3及びドア25の開閉を妨げないよう
に形成されている。
Here, as shown in FIG. 8, on the bottom surface of the substrate housing case 23, a port 23a for introducing the cleaning gas from the cleaning gas supply device and the cassette 11 are provided.
A door 25 for loading and unloading into and from the load lock chamber 1 is provided side by side in the same plane. On the other hand, on the ceiling surface of the load lock chamber 1, a gate valve 3 is provided at a position where it can face the door 25 of the substrate storage case 23. A sealing wall 37 is provided around the gate valve 3. By bringing the wall surface of the substrate storage case 23 into contact with the sealing wall 37, the peripheral region of the gate valve 3 and the door 25 can be sealed. The sealing wall 37
Are formed so as not to interfere with the opening and closing of the gate valve 3 and the door 25.

【0067】以上のように構成された半導体製造装置に
おいて、ウエハ10は、以下の手順で装置内に搬出入さ
れる。まず、前記実施の形態4と同様に、ガス供給装置
上に載置され、カセット11内の複数のウエハ10が浄
化された基板収納ケース23は、図示せぬ搬送装置によ
り、密閉壁37に密接するように搬送される(図中の矢
印方向の移送である。)。そして、ドア25とゲートバ
ルブ3とが開放され、基板収納ケース23内のカセット
11がロードロック室1の所定位置に搬送される。そし
て、カセット11内のウエハ10が、加熱台6上に載置
される。その後、前記実施の形態2で述べた工程と同様
の工程にて、ウエハ10をウエハ処理室15に搬入し
て、所望のプロセス処理を行い、その後、再びロードロ
ック室1にウエハ10を移送する。
In the semiconductor manufacturing apparatus configured as described above, the wafer 10 is carried in and out of the apparatus by the following procedure. First, as in the case of the fourth embodiment, the substrate storage case 23 placed on the gas supply device and cleaned of the plurality of wafers 10 in the cassette 11 is brought into close contact with the sealing wall 37 by the transfer device (not shown). Is conveyed as shown in FIG. Then, the door 25 and the gate valve 3 are opened, and the cassette 11 in the substrate storage case 23 is transported to a predetermined position in the load lock chamber 1. Then, the wafer 10 in the cassette 11 is placed on the heating table 6. Then, in the same process as the process described in the second embodiment, the wafer 10 is loaded into the wafer processing chamber 15 and a desired process is performed, and then the wafer 10 is transferred to the load lock chamber 1 again. .

【0068】以上説明したように、本実施の形態5のよ
うに構成された半導体製造装置においては、前記各実施
の形態と同様に、プロセス処理を終えたウエハ10上
に、微細な異物がほとんど形成されないため、ウエハ1
0上に形成されるパターンの欠陥の少ない半導体装置を
提供することができる。さらに、本実施の形態5に特有
の効果としては、ウエハ10をロードロック室1内に搬
入する前に、ウエハ10上の異物を除去する。そして、
密閉壁37によって外気にウエハ10をさらすことな
く、浄化された状態を維持しながらウエハ10をロード
ロック室1に搬入しているので、加熱台6によるウエハ
10上の異物の除去工程を短時間に効率よく行うことが
できる。
As described above, in the semiconductor manufacturing apparatus configured as in the fifth embodiment, as in the above-described respective embodiments, almost no fine foreign matter is present on the wafer 10 after the process treatment. Wafer 1 because it is not formed
It is possible to provide a semiconductor device with few defects in the pattern formed on the substrate. Further, as an effect peculiar to the fifth embodiment, foreign matter on the wafer 10 is removed before the wafer 10 is loaded into the load lock chamber 1. And
Since the wafer 10 is carried into the load lock chamber 1 while maintaining the cleaned state without exposing the wafer 10 to the outside air by the sealing wall 37, the step of removing foreign matters on the wafer 10 by the heating table 6 can be performed in a short time. Can be done efficiently.

【0069】なお、本実施の形態5において、密閉壁3
7をロードロック室1側に設けたが、密閉壁37を基板
収納ケース23側に設けることもできる。また、前記実
施の形態4のようにゲートバルブ3及びドア25がロー
ドロック室1及び基板収納ケース23の側面に設けられ
ている場合であっても、本実施の形態5における密閉壁
37の設置をすることができる。そして、これらの場合
にも、本実施の形態5と同様の効果を奏することにな
る。
In the fifth embodiment, the sealing wall 3
Although 7 is provided on the load lock chamber 1 side, the sealing wall 37 may be provided on the substrate storage case 23 side. Even when the gate valve 3 and the door 25 are provided on the side surfaces of the load lock chamber 1 and the substrate storage case 23 as in the fourth embodiment, the sealing wall 37 is installed in the fifth embodiment. You can Then, also in these cases, the same effect as that of the fifth embodiment is obtained.

【0070】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態の中で示唆した以外にも、各実施の形態は適宜変更さ
れ得ることは明らかである。また、上記構成部材の数、
位置、形状等は上記実施の形態に限定されず、本発明を
実施する上で好適な数、位置、形状等にすることができ
る。
It should be noted that the present invention is not limited to the above-described embodiments, and each embodiment may be appropriately modified within the scope of the technical idea of the invention, in addition to what is suggested in each embodiment. That is clear. Also, the number of the above-mentioned constituent members,
The position, shape, etc. are not limited to those in the above-described embodiment, and can be any number, position, shape, etc. suitable for carrying out the present invention.

【0071】[0071]

【発明の効果】本発明は以上のように構成されているの
で、プロセス処理を終えたウエハ等の基板上に、パター
ン欠陥の原因となる微小な粒径を有する異物の少ない半
導体装置の製造方法、半導体製造装置、ロードロック
室、基板収納ケース、ストッカを提供することができ
る。
Since the present invention is constituted as described above, a method of manufacturing a semiconductor device having a small particle size and causing a pattern defect on a substrate such as a wafer which has been subjected to a process treatment and having a small particle diameter. , A semiconductor manufacturing apparatus, a load lock chamber, a substrate storage case, and a stocker can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施の形態1を示す半導体製造装
置の概略図である。
FIG. 1 is a schematic diagram of a semiconductor manufacturing apparatus showing a first embodiment of the present invention.

【図2】 図1の半導体製造装置で製造されたウエハ表
面の異物の状態を示す概略状態図である。
FIG. 2 is a schematic state diagram showing the state of foreign matter on the surface of a wafer manufactured by the semiconductor manufacturing apparatus of FIG.

【図3】 図1の半導体製造装置で製造されたウエハ表
面の異物における粒径と数との関係を示す概略グラフで
ある。
FIG. 3 is a schematic graph showing the relationship between the particle size and the number of foreign particles on the surface of a wafer manufactured by the semiconductor manufacturing apparatus of FIG.

【図4】 この発明の実施の形態2を示す半導体製造装
置の概略図である。
FIG. 4 is a schematic diagram of a semiconductor manufacturing apparatus showing a second embodiment of the present invention.

【図5】 この発明の実施の形態3を示す半導体製造装
置の概略図である。
FIG. 5 is a schematic diagram of a semiconductor manufacturing apparatus showing a third embodiment of the present invention.

【図6】 この発明の実施の形態4を示す半導体製造装
置の概略図である。
FIG. 6 is a schematic diagram of a semiconductor manufacturing apparatus showing a fourth embodiment of the present invention.

【図7】 図6の半導体製造装置における基板収納ケー
ス及びストッカの近傍を示す概略図である。
7 is a schematic diagram showing the vicinity of a substrate storage case and a stocker in the semiconductor manufacturing apparatus of FIG.

【図8】 この発明の実施の形態5を示す半導体製造装
置の概略図である。
FIG. 8 is a schematic diagram of a semiconductor manufacturing apparatus showing a fifth embodiment of the present invention.

【図9】 従来の半導体製造装置を示す概略図である。FIG. 9 is a schematic view showing a conventional semiconductor manufacturing apparatus.

【符号の説明】[Explanation of symbols]

1 ロードロック室、 3 ゲートバルブ(第2のゲ
ートバルブ)、 4ゲートバルブ(第1のゲートバル
ブ)、 6 加熱台、 7 パージライン、
8、18 真空排気システム、 10 ウエハ(基
板)、 11カセット、 15 ウエハ処理室(基
板処理室)、 16 ウエハ保持台、20 エアーカ
ーテン、 23 基板収納ケース、 23a ポー
ト、25 ドア、 26 フィルタ、 26a 係
合部、 30 ストッカ(ガス供給装置)、 30
a 棚、 32 バルブ、 32a 突出部、
35 管部、 36 気体流出部、 37 密閉
壁。
1 load lock chamber, 3 gate valve (second gate valve), 4 gate valve (first gate valve), 6 heating table, 7 purge line,
8, 18 Vacuum exhaust system, 10 wafers (substrate), 11 cassettes, 15 wafer processing chamber (substrate processing chamber), 16 wafer holding table, 20 air curtain, 23 substrate storage case, 23a port, 25 door, 26 filter, 26a Engagement part, 30 Stocker (gas supply device), 30
a shelf, 32 valves, 32a protrusion,
35 pipe part, 36 gas outflow part, 37 sealing wall.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F031 CA02 CA05 DA01 DA09 DA17 EA14 EA18 FA01 FA03 FA07 FA11 FA15 JA08 JA46 MA11 MA15 NA02 NA04 NA07 NA15 NA17 PA23    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5F031 CA02 CA05 DA01 DA09 DA17                       EA14 EA18 FA01 FA03 FA07                       FA11 FA15 JA08 JA46 MA11                       MA15 NA02 NA04 NA07 NA15                       NA17 PA23

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 基板をロードロック室内に搬入した後に
該ロードロック室内を減圧する減圧工程を備える半導体
装置の製造方法であって、 前記基板を前記ロードロック室内の加熱台上に載置する
工程と、 前記加熱台により前記基板を加熱する加熱工程とを備え
ることを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: a decompressing step of decompressing a load lock chamber after the substrate is loaded into the load lock chamber, wherein the substrate is placed on a heating table in the load lock chamber. And a heating step of heating the substrate by the heating table, the method for manufacturing a semiconductor device.
【請求項2】 前記基板を前記ロードロック室に搬入す
る前に、該基板に付着した異物を除去する除去工程をさ
らに備えることを特徴とする請求項1に記載の半導体装
置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, further comprising a removing step of removing foreign matter attached to the substrate before the substrate is carried into the load lock chamber.
【請求項3】 前記除去工程は、エアーカーテンで前記
基板に付着した異物を除去する工程であることを特徴と
する請求項2に記載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 2, wherein the removing step is a step of removing foreign matter attached to the substrate with an air curtain.
【請求項4】 前記除去工程は、前記基板を内部に保持
した基板収納ケース内にて前記基板に付着した異物を除
去する工程であることを特徴とする請求項2に記載の半
導体装置の製造方法。
4. The manufacturing of a semiconductor device according to claim 2, wherein the removing step is a step of removing foreign matter adhering to the substrate in a substrate storage case holding the substrate therein. Method.
【請求項5】 前記加熱工程における前記基板の加熱温
度を、80〜150度とすることを特徴とする請求項1
〜請求項4のいずれかに記載の半導体装置の製造方法。
5. The heating temperature of the substrate in the heating step is set to 80 to 150 degrees.
A method of manufacturing a semiconductor device according to claim 4.
【請求項6】 基板をプロセス処理するための基板処理
室に第1のゲートバルブを介して並設され、室内の圧力
を該基板処理室内の圧力と同等に調整可能なロードロッ
ク室であって、 前記基板を単数又は複数載置するとともに該基板を加熱
する加熱台を備えたことを特徴とするロードロック室。
6. A load lock chamber, which is arranged in parallel in a substrate processing chamber for processing a substrate via a first gate valve and is capable of adjusting the pressure in the chamber to be equal to the pressure in the substrate processing chamber. A load-lock chamber comprising a single or a plurality of substrates and a heating table for heating the substrates.
【請求項7】 複数の前記基板を収納するカセットを室
内に搬出入可能に形成したことを特徴とする請求項6に
記載のロードロック室。
7. The load lock chamber according to claim 6, wherein a cassette for accommodating a plurality of the substrates is formed so as to be carried in and out of the chamber.
【請求項8】 前記基板を室内に搬出入するための第2
のゲートバルブを備え、 前記第2のゲートバルブの室外側に近接してエアーカー
テンを設置したことを特徴とする請求項6に記載のロー
ドロック室。
8. A second device for loading / unloading the substrate into / from the room.
7. The load lock chamber according to claim 6, further comprising a gate valve, wherein an air curtain is installed in the vicinity of the outdoor side of the second gate valve.
【請求項9】 前記基板を室内に搬出入するための第2
のゲートバルブを備え、 前記第2のゲートバルブは、複数の前記基板を収納する
カセットを内部に保持する基板収納ケースのドアと対向
する位置に設けられたことを特徴とする請求項6〜請求
項8のいずれかに記載のロードロック室。
9. A second device for loading / unloading the substrate into / from the room.
7. The gate valve according to claim 6, wherein the second gate valve is provided at a position facing a door of a substrate storage case that internally holds a cassette that stores a plurality of the substrates. Item 9. The load lock chamber according to any one of items 8.
【請求項10】 前記基板収納ケースは、前記基板の表
面を浄化する浄化用気体を外部から導入可能に形成され
たことを特徴とする請求項9に記載のロードロック室。
10. The load lock chamber according to claim 9, wherein the substrate storage case is formed so that a cleaning gas for cleaning the surface of the substrate can be introduced from the outside.
【請求項11】 前記第2のゲートバルブと前記基板収
納ケースの前記ドアとを対向させたときに、前記第2の
ゲートバルブ及び前記ドアの周辺領域を密閉可能に形成
されたことを特徴とする請求項9又は請求項10に記載
のロードロック室。
11. The peripheral region of the second gate valve and the door is formed so as to be hermetically sealed when the second gate valve and the door of the substrate housing case are opposed to each other. The load lock chamber according to claim 9 or 10.
【請求項12】 請求項6〜請求項11のいずれかに記
載のロードロック室を備えたことを特徴とする半導体製
造装置。
12. A semiconductor manufacturing apparatus comprising the load lock chamber according to any one of claims 6 to 11.
【請求項13】 複数の基板を収納するカセットを内部
に保持する基板収納ケースであって、 前記基板の表面を浄化する浄化用気体を外部から導入可
能なポートを備えたことを特徴とする基板収納ケース。
13. A substrate storage case for internally holding a cassette for storing a plurality of substrates, comprising a port capable of introducing a cleaning gas for cleaning the surface of the substrate from the outside. Storage case.
【請求項14】 前記ポートは、前記浄化用気体を導入
可能なフィルタと、前記浄化用気体を供給するガス供給
装置に設けられた前記浄化用気体の排出を規制するバル
ブと係合する係合部とを備え、 前記ガス供給装置上に載置することで前記バルブが開放
して前記浄化用気体が前記フィルタを介して内部に導入
されることを特徴とする請求項13に記載の基板収納ケ
ース。
14. The engagement, wherein the port engages with a filter capable of introducing the cleaning gas and a valve provided in a gas supply device for supplying the cleaning gas to restrict the discharge of the cleaning gas. 14. The substrate accommodating apparatus according to claim 13, wherein the valve is opened by placing the cleaning gas on the gas supply device, and the cleaning gas is introduced into the inside through the filter. Case.
【請求項15】 前記ガス供給装置は、ストッカ内に設
けられたことを特徴とする請求項14に記載の基板収納
ケース。
15. The substrate storage case according to claim 14, wherein the gas supply device is provided in a stocker.
【請求項16】 複数の基板を収納するカセットを内部
に保持する基板収納ケースを載置、保管する棚を備えた
ストッカであって、 前記棚に前記基板収納ケースが載置されたときに、前記
基板収納ケース内の前記基板の表面を浄化する浄化用気
体を前記基板収納ケース内に供給することを特徴とする
ストッカ。
16. A stocker having a shelf for mounting and storing a substrate storage case for holding a cassette for storing a plurality of substrates therein, wherein the substrate storage case is mounted on the shelf. A stocker, wherein a purifying gas for purifying the surface of the substrate in the substrate storage case is supplied into the substrate storage case.
【請求項17】 前記浄化用気体を前記基板収納ケース
の載置面側まで導く管部と、前記基板収納ケースの載置
に連動して開放するバルブとを備えたことを特徴とする
請求項16に記載のストッカ。
17. A pipe section for guiding the cleaning gas to the mounting surface side of the substrate storage case, and a valve that opens in conjunction with the mounting of the substrate storage case. The stocker according to 16.
JP2001308438A 2001-10-04 2001-10-04 Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, load lock chamber, substrate storage case and stocker Withdrawn JP2003115519A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001308438A JP2003115519A (en) 2001-10-04 2001-10-04 Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, load lock chamber, substrate storage case and stocker

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001308438A JP2003115519A (en) 2001-10-04 2001-10-04 Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, load lock chamber, substrate storage case and stocker

Publications (1)

Publication Number Publication Date
JP2003115519A true JP2003115519A (en) 2003-04-18

Family

ID=19127751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001308438A Withdrawn JP2003115519A (en) 2001-10-04 2001-10-04 Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, load lock chamber, substrate storage case and stocker

Country Status (1)

Country Link
JP (1) JP2003115519A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005599A (en) * 2005-06-24 2007-01-11 Kondo Kogyo Kk Shuttered press filter device, shutter pushing-up rod for use therein, and nozzle with shutter pushing-up rod
JP2007165644A (en) * 2005-12-14 2007-06-28 Tokyo Electron Ltd Vacuum processing apparatus and strip-like air flow forming device
KR100951353B1 (en) 2003-07-03 2010-04-08 삼성전자주식회사 Treatment system for liquid crystal display
JP2010161169A (en) * 2009-01-07 2010-07-22 Ulvac Japan Ltd Vacuum processing apparatus and vacuum processing method
JP2010202890A (en) * 2009-02-27 2010-09-16 Shincron:Kk Film deposition method and film deposition system
CN102299048A (en) * 2010-06-22 2011-12-28 硅绝缘体技术有限公司 Apparatus for manufacturing semiconductor devices
JP2012233263A (en) * 2012-07-20 2012-11-29 Shincron:Kk Film deposition method and film deposition apparatus
US8794896B2 (en) 2005-12-14 2014-08-05 Tokyo Electron Limited Vacuum processing apparatus and zonal airflow generating unit

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951353B1 (en) 2003-07-03 2010-04-08 삼성전자주식회사 Treatment system for liquid crystal display
JP2007005599A (en) * 2005-06-24 2007-01-11 Kondo Kogyo Kk Shuttered press filter device, shutter pushing-up rod for use therein, and nozzle with shutter pushing-up rod
JP4558594B2 (en) * 2005-06-24 2010-10-06 近藤工業株式会社 Breath filter device with shutter, shutter push-up rod used in the device, and nozzle with shutter push-up rod
JP4584821B2 (en) * 2005-12-14 2010-11-24 東京エレクトロン株式会社 Vacuum processing apparatus and belt-like airflow forming apparatus
JP2007165644A (en) * 2005-12-14 2007-06-28 Tokyo Electron Ltd Vacuum processing apparatus and strip-like air flow forming device
US8794896B2 (en) 2005-12-14 2014-08-05 Tokyo Electron Limited Vacuum processing apparatus and zonal airflow generating unit
JP2010161169A (en) * 2009-01-07 2010-07-22 Ulvac Japan Ltd Vacuum processing apparatus and vacuum processing method
JP2010202890A (en) * 2009-02-27 2010-09-16 Shincron:Kk Film deposition method and film deposition system
CN102299048A (en) * 2010-06-22 2011-12-28 硅绝缘体技术有限公司 Apparatus for manufacturing semiconductor devices
JP2012039089A (en) * 2010-06-22 2012-02-23 Soytec Apparatus for manufacturing semiconductor device
US9138980B2 (en) 2010-06-22 2015-09-22 Soitec Apparatus for manufacturing semiconductor devices
CN105428285A (en) * 2010-06-22 2016-03-23 硅绝缘体技术有限公司 Apparatus for manufacturing semiconductor devices
JP2012233263A (en) * 2012-07-20 2012-11-29 Shincron:Kk Film deposition method and film deposition apparatus

Similar Documents

Publication Publication Date Title
US9312152B2 (en) Recirculation substrate container purging systems and methods
KR20180045316A (en) Equipment front end module and semiconductor manufacturing apparatus including the same
JP2000286226A (en) Semiconductor wafer manufacturing apparatus
JP2007035874A (en) Vacuum processing system
US10971382B2 (en) Loadlock module and semiconductor manufacturing apparatus including the same
US20190096702A1 (en) Substrate processing apparatus, substrate processing method, and computer storage medium
TWI829726B (en) Particle removal method for substrate processing device and substrate processing device
JP2007165644A (en) Vacuum processing apparatus and strip-like air flow forming device
JP2004266212A (en) Processing system of substrate
JP2003115519A (en) Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, load lock chamber, substrate storage case and stocker
JP2009200142A (en) Film forming device and film forming method
JP2007142284A (en) Substrate treatment apparatus
JP2006093188A (en) Deposition system and deposition method
JP3066691B2 (en) Multi-chamber processing apparatus and cleaning method thereof
US6406553B1 (en) Method to reduce contaminants from semiconductor wafers
JP3058909B2 (en) Cleaning method
KR20020081730A (en) Semiconductor production device for removing hume
WO2012008439A1 (en) Substrate processing method and substrate processing system
JP2002100574A (en) System for processing substrate
JPH11354514A (en) Cluster tool device and film formation method
JP2004079682A (en) Substrate processing apparatus
JP2007096103A (en) Method and apparatus for treating substrate
JPH07130722A (en) Board processing apparatus
KR20180078886A (en) Substrate unloading method of substrate processing apparatus
JPH0864666A (en) Substrate container and processing method for substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207