JP2003115471A - Backside grounding method and system for semiconductor chip - Google Patents

Backside grounding method and system for semiconductor chip

Info

Publication number
JP2003115471A
JP2003115471A JP2001307958A JP2001307958A JP2003115471A JP 2003115471 A JP2003115471 A JP 2003115471A JP 2001307958 A JP2001307958 A JP 2001307958A JP 2001307958 A JP2001307958 A JP 2001307958A JP 2003115471 A JP2003115471 A JP 2003115471A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor chip
tape
back surface
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001307958A
Other languages
Japanese (ja)
Inventor
Satoshi Sakauchi
敏 坂内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001307958A priority Critical patent/JP2003115471A/en
Publication of JP2003115471A publication Critical patent/JP2003115471A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To grind the backside of a semiconductor chip in the same handling manner as a wafer. SOLUTION: A plurality of semiconductor chips 2 are arranged with their surfaces upward on a tape mounting tray 4 in conformity with the shape of a wafer. A protective adhesive tape 1 having the same shape as the wafer is pasted to the chips 2 to form a dummy wafer 3 having a wafer shape with the chips' backsides exposed and hence the dummy wafer 3 is set in an existing wafer back grounder to grind the backside of the chip 2. After grinding the backside of the chips 2, the wafer 3 is mounted on a frame 14 with a dicing tape 16, the protective adhesive tape 1 is peeled off and the individual semiconductor chips 2 are picked from the dicing tape 16.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ウェハーをダイシ
ングすることで得られる半導体チップの厚みを薄くする
ための半導体チップの裏面研削方法および裏面研削シス
テムに関する。詳しくは、ウェハーと同じ形状を持つテ
ープ状部材に複数枚の半導体チップを貼り付けること
で、ウェハーと同等の扱いで、半導体チップの裏面を研
削できるようにしたものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a backside grinding method and a backside grinding system for a semiconductor chip for reducing the thickness of a semiconductor chip obtained by dicing a wafer. More specifically, a plurality of semiconductor chips are attached to a tape-shaped member having the same shape as a wafer so that the back surface of the semiconductor chip can be ground in the same manner as a wafer.

【0002】[0002]

【従来の技術】各種素子が構成されたウェハーは、その
ままの厚みでは抵抗が大きい等の問題があるため、ウェ
ハーを半導体チップにダイシングする前の工程として、
ウェハーの裏面を研削して、ウェハーの厚みを必要とさ
れる値にする裏面研削(バックグラインド)工程と呼ば
れる工程がある。
2. Description of the Related Art Since a wafer on which various elements are formed has a problem that the resistance is large with the thickness as it is, as a process before dicing the wafer into semiconductor chips,
There is a process called back-grinding process in which the back surface of the wafer is ground to bring the thickness of the wafer to a required value.

【0003】図10〜図12はウェハーの裏面研削工程
の例を示す説明図である。まず図10に示す例は、ウェ
ハー厚が150μm以上の場合に主として用いられてい
る方法である。すなわち、まず、図10(a)に示すよ
うに、ウェハー30の表面に押し付けローラ31等によ
り保護粘着テープ32を貼り付けた後、図10(b)に
示すように、ウェハー30の裏面をパッド33で研削す
る。
10 to 12 are explanatory views showing an example of a wafer backside grinding process. First, the example shown in FIG. 10 is a method mainly used when the wafer thickness is 150 μm or more. That is, first, as shown in FIG. 10A, a protective adhesive tape 32 is attached to the front surface of the wafer 30 by a pressing roller 31, etc., and then the back surface of the wafer 30 is padded as shown in FIG. 10B. Grind at 33.

【0004】裏面研削工程が終了したウェハー30は、
図10(c)に示すように、剥離テープ34により保護
粘着テープ32を剥離した後、図10(d)に示すよう
に、押し付けローラ35等によりリング状のフレーム3
6にダイシングテープ37によってマウントされ、図1
0(e)に示すように、ウェハー30をブレード38に
より半導体チップとして切り分けるダイシングを行うも
のである。
The wafer 30 that has undergone the backside grinding process is
After the protective adhesive tape 32 is peeled off by the peeling tape 34 as shown in FIG. 10C, the ring-shaped frame 3 is pressed by the pressing roller 35 as shown in FIG. 10D.
6 is mounted by the dicing tape 37, as shown in FIG.
As shown in 0 (e), the wafer 30 is diced by a blade 38 into semiconductor chips.

【0005】図11および図12に示す例は、ウェハー
厚が150μm以下の場合に用いられている方法であ
る。まず、図11に示す例では、図11(a)に示すよ
うに、ウェハー30をブレード38でハーフカットす
る。このハーフカットとは、ウェハー30を半導体チッ
プとして切り分けるにあたり、ウェハー30の厚み方向
において、その表面から途中までカットするダイシング
方法である。
The example shown in FIGS. 11 and 12 is a method used when the wafer thickness is 150 μm or less. First, in the example shown in FIG. 11, the wafer 30 is half-cut by the blade 38 as shown in FIG. The half-cutting is a dicing method in which the wafer 30 is cut into semiconductor chips in the thickness direction of the wafer 30 from the surface to the middle.

【0006】次に、図11(b)に示すように、このハ
ーフカットしたウェハー30の表面に、押し付けローラ
31等により保護粘着テープ32を貼り付けた後、図1
1(c)に示すように、ウェハー30の裏面をパッド3
3で研削する。ウェハー30は、その表面側からハーフ
カットされているので、この裏面研削工程で半導体チッ
プとして切り分けられる。
Next, as shown in FIG. 11B, a protective adhesive tape 32 is attached to the surface of the half-cut wafer 30 by a pressing roller 31 or the like, and then, as shown in FIG.
As shown in FIG. 1 (c), the back surface of the wafer 30 is pad 3
Grind at 3. Since the wafer 30 is half-cut from the front surface side, it is cut into semiconductor chips in this back surface grinding step.

【0007】そして、裏面研削工程が終了したウェハー
30を、図11(d)に示すように、押し付けローラ3
5等によりリング状のフレーム36にダイシングテープ
37によってマウントした後、図11(e)に示すよう
に、剥離テープ34により保護粘着テープ32を剥離す
る。
Then, as shown in FIG. 11 (d), the wafer 30 after the back surface grinding step is pressed against the pressing roller 3
After being mounted on the ring-shaped frame 36 by the dicing tape 37 by 5 or the like, the protective adhesive tape 32 is peeled off by the peeling tape 34 as shown in FIG.

【0008】図12に示す例は、まず、図12(a)に
示すように、ウェハー30の表面に押し付けローラ31
等により保護粘着テープ32を貼り付けた後、図12
(b)に示すように、ウェハー30の裏面をパッド33
で研削する。
In the example shown in FIG. 12, first, as shown in FIG. 12A, a pressing roller 31 is pressed against the surface of the wafer 30.
After attaching the protective adhesive tape 32 by using the
As shown in (b), the back surface of the wafer 30 is attached to the pad 33.
Grind with.

【0009】そして、裏面研削工程が終了したウェハー
30を、図12(c)に示すように、押し付けローラ3
5等によりリング状のフレーム36にダイシングテープ
37によってマウントした後、図12(d)に示すよう
に、剥離テープ34により保護粘着テープ32を剥離し
て、図12(e)に示すように、ウェハー30をブレー
ド38により半導体チップとして切り分けるダイシング
を行うものである。
Then, the wafer 30 which has undergone the back surface grinding step is pressed against the pressing roller 3 as shown in FIG. 12 (c).
After being mounted on the ring-shaped frame 36 by the dicing tape 37 by 5 or the like, the protective adhesive tape 32 is peeled off by the peeling tape 34 as shown in FIG. 12 (d), and as shown in FIG. The wafer 30 is diced by a blade 38 into semiconductor chips.

【0010】このようなウェハー単位での裏面研削工程
に対して、近年、ダイシング後の半導体チップ単位で裏
面研削を行う必要が生じている。すなわち、半導体チッ
プを購入して半導体装置を製作する場合、半導体チップ
の搬送中の割れを防止する等の目的で、購入できる半導
体チップはその厚みが所望とする厚みより厚い場合が多
い。このため、購入した半導体チップの裏面を研削する
必要がある。図13は半導体チップの従来の裏面研削方
法を示す説明図である。
With respect to such a wafer-based back grinding process, in recent years, it has become necessary to carry out back grinding on a semiconductor chip unit after dicing. That is, in the case of purchasing a semiconductor chip and manufacturing a semiconductor device, the thickness of the semiconductor chip that can be purchased is often thicker than a desired thickness in order to prevent cracking during transportation of the semiconductor chip. Therefore, it is necessary to grind the back surface of the purchased semiconductor chip. FIG. 13 is an explanatory view showing a conventional backside grinding method for semiconductor chips.

【0011】従来は、図13(a)に示すようにリング
状のチップ研削用フレーム39に粘着テープ40により
研削高さ調整用のダミーウェハー41をマウントした
後、オペレータが手で半導体チップ42を一枚ずつ貼り
付け、図13(b)に示すようにパッド43で各半導体
チップ42の裏面研削を行っていた。
Conventionally, as shown in FIG. 13A, a dummy wafer 41 for adjusting a grinding height is mounted on a ring-shaped chip grinding frame 39 with an adhesive tape 40, and then an operator manually holds the semiconductor chip 42. The semiconductor chips 42 were attached one by one, and the back surface of each semiconductor chip 42 was ground by the pads 43 as shown in FIG. 13B.

【0012】[0012]

【発明が解決しようとする課題】従来より、ウェハー単
位での裏面研削工程は自動化されているが、上述したよ
うに、半導体チップ単位での裏面研削は手動で行う工程
が必要であり、手間と時間がかかるという問題があっ
た。
Conventionally, the back surface grinding process for each wafer has been automated, but as described above, the back surface grinding for each semiconductor chip requires a manual process, which is troublesome. There was a problem that it took time.

【0013】本発明は、このような課題を解決するため
になされたもので、ウェハーと同等の扱いで半導体チッ
プの裏面研削をできるようにした半導体チップの裏面研
削方法および裏面研削システムを提供することを目的と
する。
The present invention has been made to solve the above problems, and provides a backside grinding method and a backside grinding system for a semiconductor chip, which enables the backside grinding of a semiconductor chip in the same manner as a wafer. The purpose is to

【0014】[0014]

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る半導体チップの裏面研削方法は、ウ
ェハーの形状を持つテープ状部材に複数枚の半導体チッ
プをその裏面が露出した状態で貼り付けて擬似ウェハー
を作成し、この擬似ウェハー上に並ぶ各半導体チップの
裏面を研削するものである。
In order to solve the above-mentioned problems, a method for grinding a back surface of a semiconductor chip according to the present invention is a state in which a plurality of semiconductor chips are exposed on a tape-shaped member having a wafer shape. Is attached to form a pseudo wafer, and the back surface of each semiconductor chip arranged on the pseudo wafer is ground.

【0015】上述した本発明に係る半導体チップの裏面
研削方法では、テープ状部材に複数の半導体チップを貼
り付けることで、複数の半導体チップを一体物として扱
えるようになる。そして、テープ状部材の形状がウェハ
ーの形状と合わせてあるので、ウェハーと同等の扱い
で、各半導体チップの裏面を研削することができること
になり、ウェハーを扱うことを前提とした既存の装置を
使って、半導体チップの裏面研削が自動的に行える。
In the above-described method for grinding a back surface of a semiconductor chip according to the present invention, a plurality of semiconductor chips can be handled as an integrated body by attaching the plurality of semiconductor chips to the tape-shaped member. And since the shape of the tape-shaped member matches the shape of the wafer, the back surface of each semiconductor chip can be ground in the same way as a wafer, and existing devices that handle wafers can be used. Using this, the backside grinding of semiconductor chips can be performed automatically.

【0016】本発明に係る半導体チップの裏面研削シス
テムは、ウェハーの形状を持つテープ状部材に複数枚の
半導体チップをその裏面が露出した状態で貼り付けて擬
似ウェハーを作成する擬似ウェハー作成装置と、この擬
似ウェハー作成装置で作成された擬似ウェハー上の各半
導体チップの裏面を研削する研削装置とを備えたもので
ある。
A back surface grinding system for semiconductor chips according to the present invention is a pseudo wafer forming apparatus for forming a pseudo wafer by adhering a plurality of semiconductor chips to a tape-shaped member having a wafer shape with its back surface exposed. And a grinding device that grinds the back surface of each semiconductor chip on the pseudo wafer created by this pseudo wafer creation device.

【0017】上述した本発明に係る半導体チップの裏面
研削システムでは、ウェハーの形状を持つテープ状部材
に複数枚の半導体チップをその裏面が露出するように貼
り付けて擬似ウェハーを作成し、この擬似ウェハーを研
削装置に送って、各半導体チップの裏面を研削する。
In the above-described semiconductor chip backside grinding system according to the present invention, a plurality of semiconductor chips are attached to a tape-shaped member having a wafer shape so that the backside thereof is exposed to create a pseudo wafer. The wafer is sent to a grinding machine and the back surface of each semiconductor chip is ground.

【0018】ここで、擬似ウェハーは、ウェハーと同じ
形状を持つので、半導体チップの裏面を研削するにあた
り、ウェハーの裏面を研削する既存の研削装置を用いる
ことができる。
Since the pseudo wafer has the same shape as the wafer, an existing grinding device for grinding the back surface of the wafer can be used for grinding the back surface of the semiconductor chip.

【0019】[0019]

【発明の実施の形態】以下、図面を参照して本発明の半
導体チップの裏面研削方法の実施の形態および本発明の
半導体チップの裏面研削システムの実施の形態を説明す
る。すなわち、図1は本実施の形態の半導体チップの裏
面研削方法を示すフローチャート、図2は本実施の形態
の半導体チップの裏面研削システムで実施される各工程
での処理を示す説明図である。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a backside grinding method for a semiconductor chip and a backside grinding system for a semiconductor chip according to the present invention will be described below with reference to the drawings. That is, FIG. 1 is a flow chart showing the method for grinding the back surface of the semiconductor chip of the present embodiment, and FIG. 2 is an explanatory diagram showing the processing in each step performed in the back surface grinding system for the semiconductor chip of the present embodiment.

【0020】本実施の形態の半導体チップの裏面研削方
法は、ウェハーの形状を持つテープ状部材としての保護
粘着テープ1に複数枚の半導体チップ2を貼り付けるこ
とで擬似ウェハー3を作成し(ステップ1)、ウェハー
を処理するための既存の装置で半導体チップ2の裏面研
削および擬似ウェハー3を半導体チップ2に戻す処理を
行うものである(ステップ2〜ステップ5)。
In the method for grinding the back surface of a semiconductor chip according to this embodiment, a plurality of semiconductor chips 2 are attached to a protective adhesive tape 1 as a tape-shaped member having a wafer shape to create a pseudo wafer 3 (step 1) In the existing apparatus for processing a wafer, the rear surface of the semiconductor chip 2 is ground and the pseudo wafer 3 is returned to the semiconductor chip 2 (steps 2 to 5).

【0021】また、本実施の形態の半導体チップの裏面
研削システムは、ウェハーの形状を持つテープ状部材と
しての保護粘着テープ1に複数枚の半導体チップ2をそ
の裏面を露出させて貼り付けて擬似ウェハー3を作成す
る擬似ウェハー作成装置と、半導体チップ2の裏面を研
削する研削装置とを少なくとも備えて、上述した本実施
の形態の半導体チップの裏面研削方法を実施するもので
ある。
Further, in the semiconductor chip backside grinding system of this embodiment, a plurality of semiconductor chips 2 are attached to the protective adhesive tape 1 as a tape-shaped member having a wafer shape with the backside thereof exposed and simulated. The semiconductor wafer backside grinding method of the present embodiment described above is implemented by including at least a pseudo wafer forming apparatus for forming the wafer 3 and a grinding apparatus for grinding the backside of the semiconductor chip 2.

【0022】以下に、図1に示すフローチャートの各工
程の詳細を説明する。まず、図1にステップ1で示され
る擬似ウェハー3の作成工程の説明を行う。この擬似ウ
ェハー3の作成工程は、複数枚の半導体チップ2をウェ
ハーの形状に合わせて並べる工程と、このように並べら
れた複数枚の半導体チップ2に保護粘着テープ1を貼り
付ける工程からなる。
The details of each step of the flowchart shown in FIG. 1 will be described below. First, the process of forming the pseudo wafer 3 shown in step 1 in FIG. 1 will be described. The process of creating the pseudo wafer 3 includes a process of arranging a plurality of semiconductor chips 2 according to the shape of the wafer and a process of attaching the protective adhesive tape 1 to the plurality of semiconductor chips 2 arranged in this way.

【0023】そして、この擬似ウェハー3の作成工程で
は、裏面研削システムを構成する擬似ウェハー作成装置
が使用される。この擬似ウェハー作成装置は、例えば、
複数枚の半導体チップ2をウェハーの形状に合わせて並
べる工程で使用されるテープマウント用トレイ4、反転
アーム6および移し替えアーム7と、複数枚の半導体チ
ップ2に保護粘着テープ1を貼り付ける工程で使用され
る図示しないテープマウンター装置から構成されるもの
とする。
Then, in the process of producing the pseudo wafer 3, a pseudo wafer producing device which constitutes a backside grinding system is used. This pseudo wafer making device is, for example,
A tape mounting tray 4, a reversing arm 6 and a transfer arm 7 used in a step of arranging a plurality of semiconductor chips 2 according to the shape of a wafer, and a step of attaching a protective adhesive tape 1 to the plurality of semiconductor chips 2. The tape mounter device (not shown) used in.

【0024】まず、図2(a)は本実施の形態の半導体
チップの裏面研削システムで実施される本実施の形態の
半導体チップ裏面研削方法において、半導体チップ2を
ウェハーの形状に合わせて並べるチップの移し替えの工
程を示している。テープマウント用トレイ4は、所定の
径のウェハーと合致する形状を有し、複数枚の半導体チ
ップ2が載せられる。なお、このテープマウント用トレ
イ4は、図示しない真空吸着装置を備えて、半導体チッ
プ2を保持できる構成とするとよい。
First, FIG. 2A shows a chip in which the semiconductor chips 2 are arranged according to the shape of the wafer in the semiconductor chip back grinding method of the present embodiment carried out by the semiconductor chip back grinding system of the present embodiment. The transfer process of is shown. The tape mounting tray 4 has a shape that matches a wafer having a predetermined diameter, and has a plurality of semiconductor chips 2 mounted thereon. The tape mounting tray 4 may include a vacuum suction device (not shown) so that the semiconductor chip 2 can be held.

【0025】半導体チップ2はチップトレイ5に載せら
れて供給される。チップトレイ5上では、半導体チップ
2はその表面を下向きにした状態で並べられている。こ
のチップトレイ5からテープマウント用トレイ4への半
導体チップ2の移し変えは、ロボットハンドにより行
う。
The semiconductor chip 2 is mounted on the chip tray 5 and supplied. On the chip tray 5, the semiconductor chips 2 are arranged with the surface thereof facing downward. The transfer of the semiconductor chips 2 from the chip tray 5 to the tape mounting tray 4 is performed by a robot hand.

【0026】図3は半導体チップをテープマウント用ト
レイ4に移し替える機構の概略を示す説明図である。反
転アーム6は、一方の端部に吸着コレット6aを備える
とともに、他方の端部側に設けられる軸6bを支点に1
80度回転する構成を有する。そして、反転アーム6
は、図3(a)に示すように、チップトレイ5に載せら
れた半導体チップ2を吸着コレット6aで吸着し、図3
(b)に示すように、軸6bを支点に180度回転する
ことで、吸着コレット6aで保持している半導体チップ
2を、その裏面が下を向く状態とする。
FIG. 3 is an explanatory view showing the outline of the mechanism for transferring the semiconductor chips to the tape mounting tray 4. The reversing arm 6 is provided with a suction collet 6a at one end thereof, and has a shaft 6b provided on the other end side as a fulcrum.
It has a configuration of rotating 80 degrees. And the reversing arm 6
3A, the semiconductor chip 2 placed on the chip tray 5 is sucked by the suction collet 6a as shown in FIG.
As shown in (b), the semiconductor chip 2 held by the suction collet 6a is turned 180 degrees about the shaft 6b as a fulcrum so that the back surface of the semiconductor chip 2 faces downward.

【0027】移し替えヘッド7は、反転アーム6で保持
している半導体チップ2をテープマウント用トレイ4に
移し替える。この移し替えヘッド7は、先端側に吸着コ
レット7aを備えるとともに、図示しない機構により、
上下および水平方向に移動する。そして、反転アーム6
で裏面を上向きに保持している半導体チップ2を移し替
えヘッド7の吸着コレット7aで保持するとともに、反
転アーム6の吸着コレット6aによる保持は解除し、移
し替えヘッド7を所望の位置へ移動させて、吸着コレッ
ト7aで保持している半導体チップ2をテープマウント
用トレイ4に載せる。これにより、テープマウント用ト
レイ4上では、半導体チップ2はその表面が上を向いた
状態で並べられる。
The transfer head 7 transfers the semiconductor chip 2 held by the reversing arm 6 to the tape mounting tray 4. This transfer head 7 is provided with a suction collet 7a on the tip side, and by a mechanism not shown,
Move up and down and horizontally. And the reversing arm 6
The semiconductor chip 2 whose back surface is held upward is held by the suction collet 7a of the transfer head 7, and the holding of the reversing arm 6 by the suction collet 6a is released to move the transfer head 7 to a desired position. Then, the semiconductor chip 2 held by the suction collet 7a is placed on the tape mounting tray 4. As a result, the semiconductor chips 2 are arranged on the tape mounting tray 4 with their surfaces facing upward.

【0028】そして、テープマウント用トレイ4は、ウ
ェハーの形状に合わせた形状を持つので、移し替えヘッ
ド7でこのテープマウント用トレイ4上に半導体チップ
2を並べていけば、半導体チップ2はウェハーの形状に
合わせて並ぶことになる。
Since the tape mounting tray 4 has a shape matching the shape of the wafer, if the semiconductor chips 2 are lined up on the tape mounting tray 4 by the transfer head 7, the semiconductor chips 2 can be mounted on the wafer. It will be lined up according to the shape.

【0029】なお、チップトレイ5上で半導体チップ2
がその裏面を下向きに並べられている場合は、移し替え
ヘッド7でチップトレイ5からテープマウント用トレイ
4に直接半導体チップ2を移し替えるだけで、テープマ
ウント用トレイ4上では、半導体チップ2はその表面が
上を向いた状態で並べられるので、反転アーム6は不要
である。
The semiconductor chip 2 is placed on the chip tray 5.
When the rear surface of the semiconductor chip 2 is arranged downward, the semiconductor chips 2 are directly transferred onto the tape mounting tray 4 by simply transferring the semiconductor chips 2 from the chip tray 5 to the tape mounting tray 4 by the transfer head 7. The reversing arm 6 is not necessary because the surfaces are lined up.

【0030】また、サイズの異なる半導体チップ2を収
納している複数のチップトレイ5を用意しておき、それ
ぞれのチップトレイ5から反転アーム6で半導体チップ
2をピックアップできるようにすれば、サイズの異なる
半導体チップ2をテープマウント用トレイ4上に並べる
ことができる。
If a plurality of chip trays 5 accommodating semiconductor chips 2 of different sizes are prepared and the semiconductor chips 2 can be picked up from each of the chip trays 5 by the reversing arms 6, the size of the semiconductor chips 2 can be increased. Different semiconductor chips 2 can be arranged on the tape mounting tray 4.

【0031】図2(b)は本実施の形態の半導体チップ
の裏面研削システムで実施される本実施の形態の半導体
チップの裏面研削方法において、半導体チップ2に保護
粘着テープ1を貼り付ける工程を示している。テープマ
ウント用トレイ4に半導体チップ2を並べた後、このテ
ープマウント用トレイ4を擬似ウェハー作成装置を構成
する図示しないテープマウンター装置に送り、半導体チ
ップ2に保護粘着テープ1を貼り付ける。
FIG. 2B shows a step of attaching the protective adhesive tape 1 to the semiconductor chip 2 in the method of grinding the back surface of the semiconductor chip of the present embodiment which is carried out by the back surface grinding system of the semiconductor chip of the present embodiment. Shows. After arranging the semiconductor chips 2 on the tape mounting tray 4, the tape mounting tray 4 is sent to a tape mounter device (not shown) constituting the pseudo wafer forming apparatus, and the protective adhesive tape 1 is attached to the semiconductor chip 2.

【0032】この保護粘着テープ1は、PET(ポリエ
チレンテレフタラート)材等の硬めの材質からなり、ウ
ェハーの形状を有する。図4は保護粘着テープ1の供給
状態を示す斜視図で、保護粘着テープ1は、長尺のテー
プをロール状に巻いた状態で供給される。そして、あら
かじめウェハーの形状にあわせてカットされることで、
ウェハーの形状を持つ保護粘着テープ1が構成される。
The protective adhesive tape 1 is made of a hard material such as PET (polyethylene terephthalate) material and has a wafer shape. FIG. 4 is a perspective view showing a supply state of the protective adhesive tape 1, and the protective adhesive tape 1 is supplied in a state in which a long tape is wound in a roll shape. And by cutting according to the shape of the wafer in advance,
A protective adhesive tape 1 having a wafer shape is constructed.

【0033】なお、ウェハーの裏面研削工程では、ウェ
ハーの表面を保護する目的で、保護粘着テープを貼り付
ける場合があり、このウェハー用の保護粘着テープを流
用しても良い。また、上述したテープマウンター装置
は、ウェハーに保護粘着テープを貼り付ける装置を流用
しても良い。
In the back surface grinding process of the wafer, a protective adhesive tape may be attached for the purpose of protecting the front surface of the wafer, and the protective adhesive tape for the wafer may be used. Further, as the tape mounter device described above, a device for attaching a protective adhesive tape to a wafer may be diverted.

【0034】保護粘着テープ1の一方の面には図示しな
い粘着剤層が設けられる。そして、図2(b)に示すよ
うに、この粘着剤層が下を向くようにして、保護粘着テ
ープ1はテープマウント用トレイ4上に供給され、押し
付けローラ8等によりテープマウント用トレイ4に押し
付けられる。これにより、テープマウント用トレイ4上
に並んでいる複数枚の半導体チップ2が保護粘着テープ
1に一括して貼り付けられる。そして、複数枚の半導体
チップ2が貼り付けられた保護粘着テープ1をテープマ
ウント用トレイ4からハンドリングすることで、複数枚
の半導体チップ2をウェハーの形状を持つ保護粘着テー
プ1により一体とした擬似ウェハー3が形成される。
An adhesive layer (not shown) is provided on one surface of the protective adhesive tape 1. Then, as shown in FIG. 2 (b), the protective adhesive tape 1 is supplied onto the tape mounting tray 4 with the pressure-sensitive adhesive layer facing downward, and is pressed onto the tape mounting tray 4 by the pressing roller 8 or the like. It is pressed. As a result, the plurality of semiconductor chips 2 arranged on the tape mounting tray 4 are collectively attached to the protective adhesive tape 1. Then, by handling the protective adhesive tape 1 having the plurality of semiconductor chips 2 attached thereto from the tape mounting tray 4, the plurality of semiconductor chips 2 are integrated with the protective adhesive tape 1 having the shape of a wafer. The wafer 3 is formed.

【0035】さて、テープマウント用トレイ4上では、
半導体チップ2はその表面が上を向いた状態で並べられ
ているので、保護粘着テープ1を貼り付けることで、半
導体チップ2はその裏面が露出する。
Now, on the tape mounting tray 4,
Since the semiconductor chips 2 are arranged with their front surfaces facing upward, the back surface of the semiconductor chips 2 is exposed by attaching the protective adhesive tape 1.

【0036】ここで、保護粘着テープ1としてPET材
等の硬めの材質を用いることで、図示しないロボットハ
ンド等によりこの擬似ウェハー3をハンドリングする
際、大きく撓むことがなく、ウェハーと同等に扱うこと
が可能となる。
Here, by using a hard material such as PET material as the protective adhesive tape 1, when handling this pseudo wafer 3 with a robot hand (not shown) or the like, the pseudo wafer 3 does not bend significantly and is treated like a wafer. It becomes possible.

【0037】また、保護粘着テープ1はあらかじめウェ
ハーの形状にあわせてカットされているので、保護粘着
テープ1の貼り付けるときに、これをカットする装置は
不要である。
Further, since the protective pressure-sensitive adhesive tape 1 is cut beforehand according to the shape of the wafer, a device for cutting the protective pressure-sensitive adhesive tape 1 when the protective pressure-sensitive adhesive tape 1 is attached is not necessary.

【0038】次に、図1にステップ2で示される半導体
チップ2の裏面研削工程の説明を行う。すなわち、図2
(c)は本実施の形態の半導体チップの裏面研削システ
ムにおいて実施される本実施の形態の半導体チップの裏
面研削方法において、半導体チップ2の裏面研削を行う
工程を示している。複数枚の半導体チップ2をウェハー
の形状を持つ保護粘着テープ1により一体として作成し
た擬似ウェハー3は、裏面研削システムを構成する研削
装置の一例である、ウェハーの裏面研削を行う既存のバ
ックグラインダー装置に送られ、各半導体チップ2の裏
面研削が行われる。
Next, the back surface grinding process of the semiconductor chip 2 shown in step 2 of FIG. 1 will be described. That is, FIG.
(C) shows a step of performing back surface grinding of the semiconductor chip 2 in the back surface grinding method for a semiconductor chip according to the present embodiment, which is carried out in the back surface grinding system for a semiconductor chip according to the present embodiment. A pseudo wafer 3 in which a plurality of semiconductor chips 2 are integrally formed with a protective adhesive tape 1 having a wafer shape is an existing back grinder device that performs back surface grinding of a wafer, which is an example of a grinding device that constitutes a back surface grinding system. And the back surface of each semiconductor chip 2 is ground.

【0039】図5は既存のバックグラインダー装置の概
略構成を示す斜視図である。バックグラインダー装置
は、裏面研削前のウェハー9の供給と裏面研削後のウェ
ハー9の格納を行うローダーアンローダー10と、ウェ
ハー9の裏面を研削するパッド11や、このパッド11
を回転させるモータ11a、ウェハー9を載せるテーブ
ル11b等を備えた裏面研削部12と、ローダーアンロ
ーダー10と裏面研削部12との間でウェハー9を搬送
するロボットハンド13等から構成される。
FIG. 5 is a perspective view showing a schematic structure of an existing back grinder device. The back grinder device includes a loader unloader 10 for supplying the wafer 9 before the back surface grinding and storing the wafer 9 after the back surface grinding, a pad 11 for grinding the back surface of the wafer 9, and this pad 11.
The back grinding unit 12 includes a motor 11a for rotating the wafer, a table 11b for mounting the wafer 9, and the like, and a robot hand 13 for transferring the wafer 9 between the loader unloader 10 and the back grinding unit 12.

【0040】擬似ウェハー3は、このような既存のバッ
クグラインダー装置で裏面研削されるウェハー9と同じ
形状を持ち、かつ、ロボットハンド13による搬送が可
能である。さらに、擬似ウェハー3においては、半導体
チップ2の裏面が露出している。
The pseudo wafer 3 has the same shape as the wafer 9 whose back surface is ground by such an existing back grinder device, and can be carried by the robot hand 13. Further, in the pseudo wafer 3, the back surface of the semiconductor chip 2 is exposed.

【0041】よって、ローダーアンローダー10にウェ
ハー9に代えて擬似ウェハー3を収納し、この擬似ウェ
ハー3をロボットハンド13により搬送して裏面研削部
12のテーブル11bにセットする。そして、テーブル
11bを水平移動させるとともに、パッド11を回転さ
せることで、図2(c)に示すように保護粘着テープ1
で一体物となっている複数枚の半導体チップ2のそれぞ
れの裏面をパッド11で研削することができる。
Therefore, the pseudo wafer 3 is stored in the loader / unloader 10 instead of the wafer 9, and the pseudo wafer 3 is conveyed by the robot hand 13 and set on the table 11b of the back surface grinding unit 12. Then, by horizontally moving the table 11b and rotating the pad 11, as shown in FIG. 2 (c), the protective adhesive tape 1
The back surface of each of the plurality of semiconductor chips 2 that are integrated with each other can be ground with the pad 11.

【0042】また、各半導体チップ2の裏面研削が終了
した擬似ウェハー3は、裏面研削部12から図5に示す
ロボットハンド13で搬送されてローダーアンローダー
10に格納される。
Further, the pseudo wafer 3 on which the back surface grinding of each semiconductor chip 2 is completed is transferred from the back surface grinding section 12 by the robot hand 13 shown in FIG. 5 and stored in the loader / unloader 10.

【0043】以上のように、半導体チップ2の裏面研削
の終了した擬似ウェハー3を、既存の装置を使用して半
導体チップ2に戻すため、図1のステップ3からステッ
プ5の工程が必要となる。
As described above, in order to return the pseudo wafer 3 whose back surface has been ground to the semiconductor chip 2 to the semiconductor chip 2 by using the existing apparatus, steps 3 to 5 in FIG. 1 are required. .

【0044】まず、図1にステップ3で示されるダイシ
ングテープへのマウント工程の説明を行う。すなわち、
図2(d)は本実施の形態の半導体チップの裏面研削シ
ステムで実施される本実施の形態の半導体チップの裏面
研削方法において、擬似ウェハー3をダイシングテープ
にマウントする工程を示している。各半導体チップ2の
裏面研削が終了した擬似ウェハー3は、裏面研削システ
ムを構成するテープマウンター装置の一例である、ウェ
ハーにダイシングテープを貼り付ける既存のテープマウ
ンター装置に送られ、ダイシングテープによりフレーム
にマウントされる。
First, the mounting process on the dicing tape shown in step 3 of FIG. 1 will be described. That is,
FIG. 2D shows a step of mounting the pseudo wafer 3 on the dicing tape in the method of grinding the back surface of the semiconductor chip of the present embodiment which is carried out by the back surface grinding system of the semiconductor chip of the present embodiment. The pseudo wafer 3 after the back surface grinding of each semiconductor chip 2 is sent to an existing tape mounter device that attaches a dicing tape to a wafer, which is an example of a tape mounter device that constitutes a back surface grinding system, and is then framed by the dicing tape. Mounted.

【0045】図6は既存のテープマウンター装置の概略
構成を示す斜視図である。テープマウンター装置は、リ
ング状のフレーム14へのマウント前のウェハー9の供
給とマウント後のウェハー9の格納を行うローダーアン
ローダー15と、押し付けローラ17や擬似ウェハー3
を載せたテーブル17aを移動させる機構等、ダイシン
グテープ16の供給および貼り付けを行う機構を備えた
ウェハーマウント部17と、ローダーアンローダー15
とウェハーマウント部17との間でウェハー9を搬送す
るロボットハンド18、フレーム14を供給する機構等
から構成される。
FIG. 6 is a perspective view showing a schematic structure of an existing tape mounter device. The tape mounter device includes a loader unloader 15 that supplies the wafer 9 before mounting to the ring-shaped frame 14 and stores the wafer 9 after mounting, a pressing roller 17 and a pseudo wafer 3.
Wafer mount unit 17 having a mechanism for supplying and attaching dicing tape 16, such as a mechanism for moving table 17a on which a load is placed, and a loader unloader 15
The robot hand 18 for transporting the wafer 9 and the mechanism for supplying the frame 14 and the like.

【0046】上述したように、擬似ウェハー3はウェハ
ー9と同様に扱うことができるので、ローダーアンロー
ダー15にウェハー9に代えて擬似ウェハー3を収納
し、この擬似ウェハー3をロボットハンド18により搬
送してウェハーマウント部17のテーブル17aにセッ
トするとともに、フレーム14をウェハーマウント部1
7のテーブル17aにセットする。そして、ダイシング
テープ16の送りに同期させてテーブル17aを矢印方
向に移動させることで、図2(d)に示すように、押し
行けローラ17aにより、擬似ウェハー3をダイシング
テープ16によってフレーム14にマウントすることが
できる。
As described above, since the pseudo wafer 3 can be handled in the same manner as the wafer 9, the pseudo wafer 3 is stored in the loader / unloader 15 instead of the wafer 9, and the pseudo wafer 3 is transferred by the robot hand 18. Then, the frame 14 is set on the table 17a of the wafer mount unit 17, and the frame 14 is mounted on the wafer mount unit 1.
7 table 17a. Then, the table 17a is moved in the direction of the arrow in synchronism with the feeding of the dicing tape 16, so that the dummy wafer 3 is mounted on the frame 14 by the dicing tape 16 by the pushing roller 17a as shown in FIG. 2 (d). can do.

【0047】すなわち、図6に示すテーブル17aに載
せたリング状のフレーム14の中央に、擬似ウェハー3
を半導体チップ2が貼り付けられている側を上向きにし
て載せる。そして、フレーム14の内径より大きくかつ
フレーム14の外形より小さいサイズにカットされたダ
イシングテープ16を、擬似ウェハー3の半導体チップ
2が貼り付けられている面とフレーム14に貼り付ける
ことで、擬似ウェハー3をフレーム14にマウントす
る。なお、この状態では、半導体チップ2は保護粘着テ
ープ1とダイシングテープ16の間に挟まれている。
That is, the pseudo wafer 3 is placed at the center of the ring-shaped frame 14 placed on the table 17a shown in FIG.
Is placed with the side to which the semiconductor chip 2 is attached facing upward. Then, the dicing tape 16 cut into a size larger than the inner diameter of the frame 14 and smaller than the outer shape of the frame 14 is attached to the surface of the pseudo wafer 3 on which the semiconductor chip 2 is attached and the frame 14 to obtain the pseudo wafer. 3 is mounted on the frame 14. In this state, the semiconductor chip 2 is sandwiched between the protective adhesive tape 1 and the dicing tape 16.

【0048】このフレーム14にマウントされた擬似ウ
ェハー3は、ウェハーマウント部17から図6に示すロ
ボットハンド18で搬送されてローダーアンローダー1
5に格納される。
The pseudo wafer 3 mounted on the frame 14 is transferred from the wafer mounting section 17 by the robot hand 18 shown in FIG.
Stored in 5.

【0049】次に、図1にステップ4で示される保護テ
ープ剥離工程の説明を行う。すなわち、図2(e)は本
実施の形態の半導体チップの裏面研削システムで実施さ
れる本実施の形態の半導体チップの裏面研削方法におい
て、保護粘着テープ1を剥離する工程を示している。ダ
イシングテープ16によりフレーム14にマウントされ
た擬似ウェハー3は、裏面研削システムを構成する剥離
装置の一例である、ウェハーから保護粘着テープを剥離
する既存の保護テープ剥離装置に送られ、保護粘着テー
プ1が剥離される。
Next, the protective tape peeling process shown in step 4 of FIG. 1 will be described. That is, FIG. 2E shows a step of peeling the protective pressure-sensitive adhesive tape 1 in the method of grinding the back surface of the semiconductor chip of the present embodiment carried out by the back surface grinding system of the semiconductor chip of the present embodiment. The pseudo wafer 3 mounted on the frame 14 by the dicing tape 16 is sent to an existing protective tape peeling device that peels the protective adhesive tape from the wafer, which is an example of a peeling device that constitutes the backside grinding system, and the protective adhesive tape 1 Is peeled off.

【0050】図7は既存の保護テープ剥離装置の概略構
成を示す斜視図である。保護テープ剥離装置は、保護粘
着テープ1を剥離する前のウェハー9の供給と保護粘着
テープ1を剥離した後のウェハー9の格納を行うローダ
ーアンローダー19と、保護粘着テープ1を剥離する剥
離テープ20とフレーム14にマウントされたウェハー
9を載せるテーブル21a等を備えた保護粘着テープ剥
離部21と、ローダーアンローダー19と保護粘着テー
プ剥離部21との間でウェハー9を搬送するロボットハ
ンド22等から構成される。
FIG. 7 is a perspective view showing a schematic structure of an existing protective tape peeling device. The protective tape peeling device includes a loader unloader 19 for supplying the wafer 9 before peeling the protective adhesive tape 1 and storing the wafer 9 after peeling the protective adhesive tape 1, and a peeling tape for peeling the protective adhesive tape 1. 20 and a protective adhesive tape peeling unit 21 including a table 21a for mounting the wafer 9 mounted on the frame 14, a robot hand 22 for transferring the wafer 9 between the loader unloader 19 and the protective adhesive tape peeling unit 21, and the like. Composed of.

【0051】上述したように擬似ウェハー3をフレーム
14にマウントすることで、ダイシング後のウェハー9
と同様に扱うことができる。よって、ローダーアンロー
ダー19にウェハー9に代えて擬似ウェハー3を収納
し、この擬似ウェハー3をロボットハンド22により搬
送して、保護粘着テープ1が貼り付けられている面を上
向きにして保護粘着テープ剥離部21のテーブル21a
にセットする。そして、剥離テープ20の送りに同期さ
せてテーブル21aを矢印方向に移動させることで、図
2(e)に示すように保護粘着テープ1に剥離テープ2
0を貼り付け、この剥離テープ20により保護粘着テー
プ1を半導体チップ2から剥離することができる。な
お、擬似ウェハー3から保護粘着テープ1を剥離した段
階では、半導体チップ2はその表面を露出させた状態で
ダイシングテープ16に貼り付いているので、一般的な
ウェハーのダイシング工程におけるダイシング後のウェ
ハーと同様の状態となる。
By mounting the pseudo wafer 3 on the frame 14 as described above, the wafer 9 after dicing is mounted.
Can be treated like. Therefore, the pseudo wafer 3 is stored in the loader / unloader 19 in place of the wafer 9, and the pseudo wafer 3 is transported by the robot hand 22 so that the surface to which the protective adhesive tape 1 is attached faces upward. Table 21a of peeling section 21
Set to. Then, the table 21a is moved in the arrow direction in synchronism with the feeding of the peeling tape 20, whereby the protective adhesive tape 1 and the peeling tape 2 are moved as shown in FIG.
0 is attached, and the protective adhesive tape 1 can be peeled from the semiconductor chip 2 by the peeling tape 20. When the protective adhesive tape 1 is peeled from the pseudo wafer 3, the semiconductor chip 2 is attached to the dicing tape 16 with its surface exposed, so that the wafer after dicing in a general wafer dicing process It becomes the same state as.

【0052】そして、保護粘着テープ1が剥離されてダ
イシングテープ16によりフレーム14にマウントされ
ている半導体チップ2は、保護粘着テープ剥離部21か
ら図7に示すロボットハンド22により搬送されてロー
ダーアンローダー19に格納される。
The protective adhesive tape 1 is peeled off and the semiconductor chip 2 mounted on the frame 14 by the dicing tape 16 is conveyed from the protective adhesive tape peeling section 21 by the robot hand 22 shown in FIG. 19 are stored.

【0053】次に、図1にステップ5で示される半導体
チップ2のピックアップ工程の説明を行う。すなわち、
図2(f)は本実施の形態の半導体チップの裏面研削シ
ステムで実施される本実施の形態の半導体チップ裏面研
削方法において、裏面研削の終了した半導体チップ2を
チップトレイ5に戻すチップの移し替えの工程を示して
いる。
Next, the step of picking up the semiconductor chip 2 shown in step 5 of FIG. 1 will be described. That is,
FIG. 2F shows a semiconductor chip back surface grinding method of the present embodiment implemented by the semiconductor chip back surface grinding system of the present embodiment, in which the semiconductor chip 2 whose back surface grinding has been completed is transferred to the chip tray 5. The replacement process is shown.

【0054】半導体チップ2のピックアップ工程では裏
面研削システムを構成するピックアップ装置が使用され
る。このピックアップ装置は、例えば、フレーム14が
セットされる図示しないテーブル、反転アーム6および
移し替えヘッド7から構成される。
In the step of picking up the semiconductor chip 2, a pickup device which constitutes a backside grinding system is used. This pickup device is composed of, for example, a table (not shown) on which the frame 14 is set, a reversing arm 6 and a transfer head 7.

【0055】裏面研削が終了し、保護粘着テープ1が剥
離された半導体チップ2は、ダイシングテープ16に貼
り付けられてフレーム14にマウントされている。この
半導体チップ2がマウントされたフレーム14は、半導
体チップ2をピックアップするための図示しないテーブ
ルにセットされる。このテーブルには、半導体チップ2
を押し上げる図示しないニードル昇降機構が備えられ
る。このニードル昇降機構は、ダイシングテープ16の
裏面側から図示しないニードルを突出させることで、ダ
イシングテープ16の表面側に貼り付いている半導体チ
ップ2を押し上げて、半導体チップ2をダイシングテー
プ16から剥離させる。
The semiconductor chip 2 from which the protective pressure-sensitive adhesive tape 1 has been peeled off after the back surface grinding is completed is attached to the dicing tape 16 and mounted on the frame 14. The frame 14 on which the semiconductor chip 2 is mounted is set on a table (not shown) for picking up the semiconductor chip 2. This table shows the semiconductor chips 2
A needle elevating mechanism (not shown) for pushing up is provided. This needle lifting mechanism pushes up the semiconductor chip 2 attached to the front surface side of the dicing tape 16 by causing a needle (not shown) to project from the back surface side of the dicing tape 16 and separates the semiconductor chip 2 from the dicing tape 16. .

【0056】なお、ダイシングテープ16の図示しない
粘着剤層は紫外線硬化型の粘着剤が用いられている場合
が多い。この紫外線硬化型の粘着剤は、紫外線の照射を
受けると、硬化してその粘着力が弱まる性質を持つの
で、半導体チップ2のピックアップの前に、ダイシング
テープ16に紫外線を照射することで、その粘着力を弱
め、半導体チップ2のダイシングテープ16からの剥離
を促進している。
The adhesive layer (not shown) of the dicing tape 16 is often made of an ultraviolet curable adhesive. This UV-curable adhesive has the property of being cured and weakening its adhesive force when it is irradiated with UV rays. Therefore, by irradiating the dicing tape 16 with UV rays before picking up the semiconductor chip 2, The adhesive force is weakened and the peeling of the semiconductor chip 2 from the dicing tape 16 is promoted.

【0057】半導体チップ2のチップトレイ5への移し
替えは、ロボットハンドにより行う。図8は半導体チッ
プをチップトレイ5に移し替える機構の概略を示す説明
図である。
The transfer of the semiconductor chips 2 to the chip tray 5 is performed by a robot hand. FIG. 8 is an explanatory view showing the outline of the mechanism for transferring the semiconductor chips to the chip tray 5.

【0058】移し替えヘッド7は、先端側に吸着コレッ
ト7aを備えるとともに、図示しない機構により、上下
および水平方向に移動する。そして、移し替えヘッド7
は、図示しないニードルによりダイシングテープ16か
ら押し上げられた半導体チップ2を吸着コレット7aで
吸着し、図示しない機構により上昇することで、図8
(a)に示すように、半導体チップ2をダイシングテー
プ16からピックアップする。
The transfer head 7 is provided with a suction collet 7a on the tip side and moves vertically and horizontally by a mechanism (not shown). And the transfer head 7
8 sucks the semiconductor chip 2 pushed up from the dicing tape 16 by the needle (not shown) by the suction collet 7a and raises it by the mechanism (not shown).
As shown in (a), the semiconductor chip 2 is picked up from the dicing tape 16.

【0059】半導体チップ2は、チップトレイ5にその
表面を下向きにした状態で並べられる。これに対して、
ダイシングテープ16に貼り付けられている半導体チッ
プ2は、その表面を上向きにした状態となっている。こ
のため、移し替えヘッド7でピックアップした半導体チ
ップ2をそのままチップトレイ5に載せると、その表面
が上向きの状態となる。そこで、半導体チップ2の表裏
を反転させるため、反転アーム6を用いる。
The semiconductor chips 2 are arranged on the chip tray 5 with the surface thereof facing downward. On the contrary,
The semiconductor chip 2 attached to the dicing tape 16 is in a state in which the surface thereof faces upward. Therefore, when the semiconductor chip 2 picked up by the transfer head 7 is placed on the chip tray 5 as it is, the surface thereof faces upward. Therefore, the reversing arm 6 is used to reverse the front and back of the semiconductor chip 2.

【0060】この反転アーム6は、一方の端部に吸着コ
レット6aを備えるとともに、他方の端部側に設けられ
る軸6bを支点に180度回転する構成を有する。そし
て、移し替えヘッド7で保持している半導体チップ2を
反転アーム6の吸着コレット6aで保持するとともに、
移し替えヘッド7の吸着コレット7aによる保持は解除
し、反転アーム6を軸6bを支点に180度回転させる
ことで、図8(b)に示すように、吸着コレット6aで
保持している半導体チップ2を、その裏面が下を向く状
態として、チップトレイ5に並べて行く。なお、チップ
トレイ5上で半導体チップ2をその裏面を下向きにして
並べる場合は、反転アーム6は不要である。
The reversing arm 6 has a suction collet 6a at one end, and is rotated by 180 degrees about a shaft 6b provided at the other end as a fulcrum. The semiconductor chip 2 held by the transfer head 7 is held by the suction collet 6a of the reversing arm 6, and
The holding of the transfer head 7 by the suction collet 7a is released, and the reversing arm 6 is rotated 180 degrees about the shaft 6b as a fulcrum, so that the semiconductor chip held by the suction collet 6a as shown in FIG. 8B. 2 are arranged on the chip tray 5 with the back surface thereof facing downward. When the semiconductor chips 2 are arranged on the chip tray 5 with the back surface thereof facing downward, the reversing arm 6 is unnecessary.

【0061】なお、擬似ウェハー3の作成時にサイズの
異なる半導体チップ2を混在させた場合は、チップトレ
イ5を複数用意しておき、半導体チップ2の種類に応じ
て収納先のチップトレイ5を切り替える。
When semiconductor chips 2 having different sizes are mixed when the pseudo wafer 3 is created, a plurality of chip trays 5 are prepared and the storage destination chip trays 5 are switched according to the type of the semiconductor chips 2. .

【0062】以上のように、チップトレイ5に収納して
いた半導体チップ2の裏面研削を行い、チップトレイ5
に戻すまでの一連の動作を、既存の装置を用いて行うこ
とができる。ここで、例えば図5に示すバックグライン
ダー装置から図6に示すテープマウンター装置に擬似ウ
ェハー3を搬送する際には、複数枚の擬似ウェハー3を
収納可能なキャリアが使用される。そして、擬似ウェハ
ー3の反りを考慮して、以下に示すような収納キャリア
を使用することとする。すなわち、図9は本実施の形態
の半導体チップの裏面研削方法で用いられる擬似ウェハ
ーの収納キャリアーの斜視図である。
As described above, the back surface of the semiconductor chip 2 stored in the chip tray 5 is ground, and the chip tray 5 is removed.
A series of operations until returning to can be performed using the existing device. Here, for example, when the pseudo wafer 3 is transferred from the back grinder device shown in FIG. 5 to the tape mounter device shown in FIG. 6, a carrier that can store a plurality of pseudo wafers 3 is used. Then, in consideration of the warpage of the pseudo wafer 3, the following storage carrier is used. That is, FIG. 9 is a perspective view of a pseudo wafer storage carrier used in the semiconductor chip back surface grinding method of the present embodiment.

【0063】収納キャリアー24は、複数枚の擬似ウェ
ハー3を間隔を開けて積層した状態で収納するものであ
り、積層する擬似ウェハー3の三側面を覆う壁面25を
備えるとともに、一側面が開口して擬似ウェハー3の出
し入れ口26となっている。
The accommodating carrier 24 accommodates a plurality of pseudo wafers 3 in a stacked state with a space provided therebetween. The storage carrier 24 has wall surfaces 25 that cover the three side surfaces of the pseudo wafers 3 to be stacked and one side surface is open. And serves as a loading / unloading port 26 for the pseudo wafer 3.

【0064】壁面25には、複数枚の擬似ウェハー3を
間隔を開けて支持するための溝部25aが設けられ、こ
れにより、擬似ウェハー3はその周囲を支持されること
になる。アシスト板27は、擬似ウェハー3の底面の中
央付近を保持するために設けられ、周囲を支持される擬
似ウェハー3の反りを防ぐ。このような収納キャリアー
24を使用することで、擬似ウェハー3の装置間での搬
送が可能となり、既存の装置を用いて、半導体チップの
裏面研削を自動で行うことができる。
The wall surface 25 is provided with a groove portion 25a for supporting a plurality of pseudo wafers 3 with a space therebetween, whereby the pseudo wafers 3 are supported around the periphery thereof. The assist plate 27 is provided to hold the vicinity of the center of the bottom surface of the pseudo wafer 3, and prevents the pseudo wafer 3 supported around the periphery from warping. By using such a storage carrier 24, it becomes possible to transfer the pseudo wafer 3 between the devices, and the back surface grinding of the semiconductor chip can be automatically performed using the existing device.

【0065】[0065]

【発明の効果】以上説明したように、本発明は、ウェハ
ーの形状を持つテープ状部材に複数枚の半導体チップを
その裏面が露出した状態で貼り付けて擬似ウェハーを作
成し、この擬似ウェハー上に並ぶ各半導体チップの裏面
を研削するものである。
As described above, according to the present invention, a plurality of semiconductor chips are attached to a tape-shaped member having a wafer shape with its back surface exposed to form a pseudo wafer. The back surface of each of the semiconductor chips arranged in line is ground.

【0066】これによれば、複数の半導体チップをウェ
ハーと同等の一体物として扱えるので、ウェハーと同等
の扱いで、各半導体チップの裏面を研削することがで
き、ウェハーを扱うことを前提とした既存の装置を使っ
て、半導体チップの裏面研削が自動的に行える。よっ
て、オペレータの手間を増やすことなく、短時間で半導
体チップの裏面研削を行うことができる。
According to this, since a plurality of semiconductor chips can be handled as an integrated body equivalent to a wafer, the back surface of each semiconductor chip can be ground in the same manner as a wafer, and it is premised that the wafer is handled. Backside grinding of semiconductor chips can be performed automatically using existing equipment. Therefore, the back surface of the semiconductor chip can be ground in a short time without increasing the labor of the operator.

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施の形態の半導体チップの裏面研削方法を
示すフローチャートである。
FIG. 1 is a flowchart showing a method of grinding a back surface of a semiconductor chip according to the present embodiment.

【図2】本実施の形態の半導体チップの裏面研削システ
ムで実施される各工程での処理を示す説明図である。
FIG. 2 is an explanatory diagram showing a process in each step performed in the back surface grinding system for a semiconductor chip according to the present embodiment.

【図3】半導体チップをテープマウント用トレイに移し
替える機構の概略を示す説明図である。
FIG. 3 is an explanatory diagram showing an outline of a mechanism for transferring a semiconductor chip to a tape mounting tray.

【図4】保護粘着テープの供給状態を示す斜視図であ
る。
FIG. 4 is a perspective view showing a supply state of a protective adhesive tape.

【図5】既存のバックグラインダー装置の概略構成を示
す斜視図である。
FIG. 5 is a perspective view showing a schematic configuration of an existing back grinder device.

【図6】既存のテープマウンター装置の概略構成を示す
斜視図である。
FIG. 6 is a perspective view showing a schematic configuration of an existing tape mounter device.

【図7】既存の保護テープ剥離装置の概略構成を示す斜
視図である。
FIG. 7 is a perspective view showing a schematic configuration of an existing protective tape peeling device.

【図8】半導体チップをチップトレイに移し替える機構
の概略を示す説明図である。
FIG. 8 is an explanatory diagram showing an outline of a mechanism for transferring a semiconductor chip to a chip tray.

【図9】本実施の形態の半導体チップの裏面研削方法で
用いられる擬似ウェハーの収納キャリアーの斜視図であ
る。
FIG. 9 is a perspective view of a pseudo wafer storage carrier used in the semiconductor chip back surface grinding method of the present embodiment.

【図10】ウェハーの裏面研削工程の例を示す説明図で
ある。
FIG. 10 is an explanatory view showing an example of a wafer backside grinding step.

【図11】ウェハーの裏面研削工程の例を示す説明図で
ある。
FIG. 11 is an explanatory diagram showing an example of a wafer backside grinding step.

【図12】ウェハーの裏面研削工程の例を示す説明図で
ある。
FIG. 12 is an explanatory view showing an example of a wafer backside grinding step.

【図13】半導体チップの従来の裏面研削方法を示す説
明図である。
FIG. 13 is an explanatory diagram showing a conventional backside grinding method for a semiconductor chip.

【符号の説明】[Explanation of symbols]

1・・・保護粘着テープ、2・・・半導体チップ、3・
・・擬似ウェハー、4・・・テープマウント用トレイ、
5・・・チップトレイ、6・・・反転アーム、7・・・
移し替えヘッド、8・・・押し付けローラ、10・・・
ローダーアンローダー、11・・・パッド、12・・・
裏面研削部、13・・・ロボットハンド、14・・・フ
レーム、15・・・ローダーアンローダー、16・・・
ダイシングテープ、17・・・ウェハーマウント部、1
8・・・ロボットハンド、19・・・ローダーアンロー
ダー、20・・・剥離テープ、21・・・保護粘着テー
プ剥離部、22・・・ロボットハンド、24・・・収納
キャリアー、25・・・壁面、26・・・出し入れ口、
27・・・アシスト板
1 ... Protective adhesive tape, 2 ... Semiconductor chip, 3 ...
..Pseudo wafers, 4 ... Tape mounting trays,
5 ... Chip tray, 6 ... Inverting arm, 7 ...
Transfer head, 8 ... pressing roller, 10 ...
Loader unloader, 11 ... Pad, 12 ...
Back grinding section, 13 ... Robot hand, 14 ... Frame, 15 ... Loader / unloader, 16 ...
Dicing tape, 17 ... Wafer mount part, 1
8 ... Robot hand, 19 ... Loader unloader, 20 ... Peeling tape, 21 ... Protective adhesive tape peeling section, 22 ... Robot hand, 24 ... Storage carrier, 25 ... Wall, 26 ... entrance / exit,
27 ... Assist plate

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ウェハーの形状を持つテープ状部材に複
数枚の半導体チップをその裏面が露出した状態で貼り付
けて擬似ウェハーを作成し、 この擬似ウェハー上に並ぶ前記各半導体チップの裏面を
研削することを特徴とする半導体チップの裏面研削方
法。
1. A pseudo wafer is prepared by sticking a plurality of semiconductor chips to a tape-shaped member having a wafer shape with the back surface thereof exposed, and grinding the back surface of each of the semiconductor chips arranged on the pseudo wafer. A method for grinding a back surface of a semiconductor chip, comprising:
【請求項2】 前記各半導体チップの裏面研削の終了し
た前記擬似ウェハーを、ダイシングテープによりリング
状のフレームに取り付け、 このフレームに前記ダイシングテープで支持された前記
擬似ウェハーから前記テープ状部材を剥離した後、個々
の前記半導体チップを前記ダイシングテープからピック
アップすることを特徴とする請求項1記載の半導体チッ
プの裏面研削方法。
2. The pseudo wafer on which backside grinding of each semiconductor chip has been completed is attached to a ring-shaped frame by a dicing tape, and the tape-shaped member is peeled from the pseudo wafer supported by the dicing tape on the frame. After that, the individual semiconductor chips are picked up from the dicing tape, and the back surface grinding method of the semiconductor chip according to claim 1.
【請求項3】 前記テープ状部材は、ウェハーの裏面研
削時に該ウェハーの表面に貼り付けられる保護粘着テー
プであることを特徴とする請求項1記載の半導体チップ
の裏面研削方法。
3. The method of grinding a back surface of a semiconductor chip according to claim 1, wherein the tape-shaped member is a protective adhesive tape which is attached to a front surface of the wafer when the back surface of the wafer is ground.
【請求項4】 ウェハーの形状を持つテープ状部材に複
数枚の半導体チップをその裏面が露出した状態で貼り付
けて擬似ウェハーを作成する擬似ウェハー作成装置と、 前記擬似ウェハー作成装置で作成された前記擬似ウェハ
ー上の前記各半導体チップの裏面を研削する研削装置と
を備えたことを特徴とする半導体チップの裏面研削シス
テム。
4. A pseudo wafer forming device for forming a pseudo wafer by attaching a plurality of semiconductor chips to a tape-shaped member having a wafer shape with the back surface thereof exposed, and a pseudo wafer forming device. And a grinding device for grinding the back surface of each of the semiconductor chips on the pseudo wafer.
【請求項5】 前記擬似ウェハーの前記半導体チップが
貼り付けられている面にダイシングテープを貼り付け
て、前記擬似ウェハーをリング状のフレームに取り付け
るテープマウンター装置と、 前記半導体チップに貼り付けた前記テープ状部材を剥離
する剥離装置と、 前記ダイシングテープから前記半導体チップをピックア
ップするピックアップ装置とを備えたことを特徴とする
請求項4記載の半導体チップの裏面研削システム。
5. A tape mounter device for attaching a dicing tape to the surface of the pseudo wafer on which the semiconductor chip is attached and attaching the pseudo wafer to a ring-shaped frame; and the tape mounter attached to the semiconductor chip. The back surface grinding system for a semiconductor chip according to claim 4, further comprising: a peeling device for peeling the tape-shaped member, and a pickup device for picking up the semiconductor chip from the dicing tape.
【請求項6】 前記研削装置は、ウェハーの裏面を研削
する装置が使用されることを特徴とする請求項4記載の
半導体チップの裏面研削システム。
6. The back surface grinding system for a semiconductor chip according to claim 4, wherein the grinding apparatus is an apparatus for grinding a back surface of a wafer.
JP2001307958A 2001-10-03 2001-10-03 Backside grounding method and system for semiconductor chip Pending JP2003115471A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001307958A JP2003115471A (en) 2001-10-03 2001-10-03 Backside grounding method and system for semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001307958A JP2003115471A (en) 2001-10-03 2001-10-03 Backside grounding method and system for semiconductor chip

Publications (1)

Publication Number Publication Date
JP2003115471A true JP2003115471A (en) 2003-04-18

Family

ID=19127336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001307958A Pending JP2003115471A (en) 2001-10-03 2001-10-03 Backside grounding method and system for semiconductor chip

Country Status (1)

Country Link
JP (1) JP2003115471A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094538A (en) * 2003-12-09 2009-04-30 Renesas Technology Corp Method of transporting semiconductor device and method of manufacturing semiconductor device
JP2013026247A (en) * 2011-07-15 2013-02-04 Sumitomo Electric Ind Ltd Manufacturing method of semiconductor device
JP2018060912A (en) * 2016-10-05 2018-04-12 株式会社ディスコ Processing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094538A (en) * 2003-12-09 2009-04-30 Renesas Technology Corp Method of transporting semiconductor device and method of manufacturing semiconductor device
JP2013026247A (en) * 2011-07-15 2013-02-04 Sumitomo Electric Ind Ltd Manufacturing method of semiconductor device
JP2018060912A (en) * 2016-10-05 2018-04-12 株式会社ディスコ Processing method

Similar Documents

Publication Publication Date Title
US5310442A (en) Apparatus for applying and removing protective adhesive tape to/from semiconductor wafer surfaces
JP2539447B2 (en) Production method by single-wafer carrier
JP4698519B2 (en) Semiconductor wafer mount equipment
JP2004047823A (en) Dicing tape sticking device and back grind dicing tape sticking system
JP2001291683A (en) Method for manufacturing semiconductor chip
JP3993918B2 (en) Manufacturing method of semiconductor device
JP6877207B2 (en) Wafer processing system
JP7042944B2 (en) Transport equipment and board processing system
JP2002025961A (en) Method of grinding semiconductor wafer
JP2014116461A (en) Dividing device
TWI709168B (en) Wafer Processing System
JP2003243483A (en) Plate conveying mechanism and dicing device equipped with the conveying mechanism
TWI338318B (en) Transport method and transport apparatus for semiconductor wafer
JP2005086074A (en) Method for transferring semiconductor wafer
JP2001284303A (en) Polishing apparatus
JP6879807B2 (en) Processing equipment
JP2003203887A (en) Cutter
JP2003086543A (en) Carrying mechanism of plate-like object and dicing device with carrying mechanism
JP2003115471A (en) Backside grounding method and system for semiconductor chip
JP2000331963A (en) Method and device for mounting wafer to wafer frame and facing device incorporating mounting device
JP2003077869A (en) Working method of semiconductor wafer and retaining substrate used for the method
JP2002353170A (en) Dividing system, dividing method and dicing device for semiconductor wafer
TW201810408A (en) Wafer processing method
JP4026680B2 (en) Plate support member and method of using the same
US11929256B2 (en) Wafer processing method and grinding apparatus