JP2003110060A - Interposer board and manufacturing method thereof, and semiconductor device - Google Patents

Interposer board and manufacturing method thereof, and semiconductor device

Info

Publication number
JP2003110060A
JP2003110060A JP2001302638A JP2001302638A JP2003110060A JP 2003110060 A JP2003110060 A JP 2003110060A JP 2001302638 A JP2001302638 A JP 2001302638A JP 2001302638 A JP2001302638 A JP 2001302638A JP 2003110060 A JP2003110060 A JP 2003110060A
Authority
JP
Japan
Prior art keywords
interposer substrate
semiconductor chip
regular
shape
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001302638A
Other languages
Japanese (ja)
Inventor
Masayuki Hoshino
正行 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001302638A priority Critical patent/JP2003110060A/en
Publication of JP2003110060A publication Critical patent/JP2003110060A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an interposer board that prevents the solder in the electrode land of the interposer board that is joined to a circuit board from being broken by thermal shock, to provide a method for manufacturing the interposer board, and to provide a semiconductor device. SOLUTION: A square interposer board 32 is manufactured. In the square interposer board 32, a number of electrode lands 29 are arranged in a ring- shaped region that is demarcated on one surface by allowing the center to nearly coincide with a square semiconductor chip 1a that is fitted onto the other surface. The square interposer board 32 is joined to a circuit board 12 by solder 10 as a semiconductor device 31. Additionally, an equilateral hexagonal semiconductor chip 1c is fitted to an equilateral hexagonal interposer board 82 where a number of electrode lands 29 are arranged in the ring-shaped region for packaging on the circuit board 12. Further, a circular semiconductor chip 1d is fitted to a circular interposer board 92 where a number of the electrode lands 29 are arranged in the ring-shaped region for packaging on the circuit board 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はインターポーザ基
板、その製造方法、および半導体装置に関するものであ
り、更に詳しくは、一方の面に半導体チップが装着され
他方の面に回路基板が接合されるインターポーザ基板と
その製造方法、および半導体チップが装着されたインタ
ーポーザ基板を回路基板に接合して構成される半導体装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interposer substrate, a method for manufacturing the same, and a semiconductor device. More specifically, the present invention relates to an interposer substrate having a semiconductor chip mounted on one surface and a circuit board bonded on the other surface. The present invention relates to a semiconductor device configured by joining an interposer substrate on which a semiconductor chip is mounted to a circuit board, a manufacturing method thereof, and a semiconductor device.

【0002】[0002]

【従来の技術】近年、半導体装置のパッケージングを小
型化させたCSP(チップ・サイズ・パッケージ)が多
用されるようになっている。このCSPは、従来の例え
ばQFP(クォッド・フラット・パッケージ)の如く、
その周囲に多数本のリード端子を有するものと比較して
小さい面積で実装することができるほか、使用する半田
ボールの表面張力によるセルフアライメント効果によっ
てリフロー表面実装を一括して行い得るというメリット
もあり、携帯電話、デジタルビデオカメラ、ノートパソ
コン、その他の電子機器における半導体装置の高密度の
実装に使用されている。
2. Description of the Related Art In recent years, a CSP (chip size package), which is a compact packaging of a semiconductor device, has been widely used. This CSP, like the conventional QFP (Quad Flat Package),
Compared to the one that has many lead terminals around it, it can be mounted in a smaller area, and there is also an advantage that reflow surface mounting can be performed collectively by the self-alignment effect due to the surface tension of the solder balls used. , High density mounting of semiconductor devices in mobile phones, digital video cameras, notebook computers, and other electronic devices.

【0003】図8はCSPによる従来の半導体装置11
の一例を模式的に示す図であり、図8のAはその縦断面
図、図8のBは図8のAにおける[B]−[B]線方向
の断面図である。なお、図8のAと図8のBとは寸法的
には一致していない。そして、図8のAにおいて、イン
ターポーザ基板4にダイペーストで固定された半導体チ
ップ1の電極ランド2が金線3によってインターポーザ
基板4の表面側の電極ランド5にワイヤボンディングさ
れており、続く配線6、中間電極7、スルーホール8を
介して接続されている裏面側の電極ランド9は半田10
によって回路基板(マザーボード)12と接続されてい
る。すなわち、インターポーザ基板4は半導体チップ1
の配線ピッチと回路基板12の配線ピッチの違いを繋ぐ
ものとして使用される。そして、半導体チップ1、金線
3等は封止樹脂13によって覆われており、インターポ
ーザ基板4と回路基板12との間にはアンダーフィル1
4が充填されている。また、図8のBは、半導体装置1
1から回路基板12を除いてインターポーザ基板4の裏
面側を示す図であるが、この裏面には、ほぼ円形状の多
数の電極ランド9が格子状に配列されている。これらの
電極ランド9は上述したように半田10を介して回路基
板12に接続される。なお、実際には見えないが、表面
側に存在する半導体チップ1を網目によって示した。
FIG. 8 shows a conventional semiconductor device 11 using a CSP.
9 is a diagram schematically showing an example, FIG. 8A is a longitudinal sectional view thereof, and FIG. 8B is a sectional view taken along line [B]-[B] in FIG. 8A. It should be noted that A of FIG. 8 and B of FIG. 8 do not match in size. 8A, the electrode land 2 of the semiconductor chip 1 fixed to the interposer substrate 4 with the die paste is wire-bonded to the electrode land 5 on the front surface side of the interposer substrate 4 by the gold wire 3, and the subsequent wiring 6 , The electrode land 9 on the back surface side connected through the intermediate electrode 7 and the through hole 8 is solder 10
Is connected to the circuit board (motherboard) 12. That is, the interposer substrate 4 is the semiconductor chip 1
It is used to connect the difference between the wiring pitch of the wiring board and the wiring pitch of the circuit board 12. The semiconductor chip 1, the gold wire 3, etc. are covered with the sealing resin 13, and the underfill 1 is provided between the interposer substrate 4 and the circuit substrate 12.
4 is filled. 8B shows the semiconductor device 1
1 is a diagram showing the back surface side of the interposer substrate 4 excluding the circuit board 12 from 1, but a large number of substantially circular electrode lands 9 are arranged in a grid on the back surface. These electrode lands 9 are connected to the circuit board 12 via the solder 10 as described above. It should be noted that the semiconductor chip 1 existing on the front surface side, though not actually visible, is shown by a mesh.

【0004】[0004]

【発明が解決しようとする課題】上記のようなCPSに
よる半導体装置11においては、通電して半導体チップ
1を作動させると発熱して熱膨張し、それに伴ってイン
ターポーザ基板4も加熱されて熱膨張するが、無機のシ
リコンからなる半導体チップ1と合成樹脂が主体のイン
ターポーザ基板4とでは熱膨張係数が1桁近く異なるた
めに、インターポーザ基板4は反りを生じると共に、回
路基板12に接続するための電極ランド9の半田10に
応力がかかり、特に四隅の電極ランド9の半田10で破
断を生じ易く、破断すると電気的な接続が失われて半導
体装置11が機能しなくなるのである。そして破断は半
田10だけに留まらず、インターポーザ基板4や回路基
板12にまで及ぶことがある。また半田10に関して、
従来使用されてきた鉛を含有する錫鉛半田(例えばSn
60、Pb40)は弾性率が比較的小さく、受ける応力
をそれ自身が変形することによって緩和する性質を有し
ているが、近年使用されている無鉛半田(例えばSn9
6.5、Ag3.0、Cu0.5)は弾性率が大で、変
形し難く応力を緩和し難いものとなっており、従来より
も半田10の破断が生じ易くなっている。
In the semiconductor device 11 using the CPS as described above, when the semiconductor chip 1 is operated by energization, the semiconductor chip 1 generates heat and thermally expands, and accordingly, the interposer substrate 4 is also heated and thermally expands. However, since the thermal expansion coefficient of the semiconductor chip 1 made of inorganic silicon and the interposer substrate 4 mainly made of synthetic resin are different by about one digit, the interposer substrate 4 warps and is connected to the circuit board 12. The solder 10 of the electrode land 9 is stressed, and the solder 10 of the electrode lands 9 at the four corners is likely to be broken, and if broken, the electrical connection is lost and the semiconductor device 11 does not function. The breakage may extend not only to the solder 10 but also to the interposer substrate 4 and the circuit substrate 12. Also regarding the solder 10,
Conventionally used lead-containing tin-lead solder (for example, Sn
60, Pb40) has a relatively small elastic modulus and has the property of relaxing the stress that it receives by itself deforming.
6.5, Ag3.0, Cu0.5) has a large elastic modulus, is hard to be deformed, and is hard to relieve stress, and the solder 10 is more likely to be broken than in the past.

【0005】この破断への一つの対策として、図9のイ
ンターポーザ基板の裏面図に示すように、四隅の電極ラ
ンド9の対角線方向の外側に電気的な接続は行わないダ
ミーとしての補強ランド9’を設けるものがある。すな
わち、補強ランド9’は四隅の電極ランド9の半田10
にかかる応力を分散させて、電極ランド9の半田10が
破断しないようにするものである。しかし、半導体チッ
プ1とインターポーザ基板4との熱膨張係数の違いによ
る熱膨張長さの差が最も大となるのは両者の中心から最
も遠い四隅であるから、これに抗して半導体チップ1と
インターポーザ基板4とを接合している補強ランド9’
の半田には本来の四隅の電極ランド9の半田10よりも
大きい応力がかかることから比較的破断され易く、破断
が起こると本来の四隅の電極ランド9の半田10には従
来通りの応力がかかるようになるので、補強ランド9’
は十分な対策になっているとは言い難い。
As one countermeasure against this breakage, as shown in the rear view of the interposer substrate of FIG. 9, a reinforcing land 9'as a dummy is formed without electrical connection to the outer side in the diagonal direction of the electrode lands 9 at the four corners. There is something to provide. That is, the reinforcing lands 9'are the solder 10 of the electrode lands 9 at the four corners.
The stress applied to the electrode lands 9 is dispersed so that the solder 10 of the electrode land 9 is not broken. However, the largest difference in the thermal expansion length due to the difference in the thermal expansion coefficient between the semiconductor chip 1 and the interposer substrate 4 is at the four corners farthest from the center of the two, so that the semiconductor chip 1 is opposed to this. Reinforcement land 9'joined to the interposer substrate 4
Since the above-mentioned solder is subjected to a stress larger than that of the solder 10 of the original four-corner electrode lands 9, it is relatively easily broken. When the break occurs, the conventional stress is applied to the solder 10 of the original four-corner electrode lands 9. Because it becomes like, reinforcement land 9 '
It is hard to say that is a sufficient measure.

【0006】そのほか、特開2000−243862号
公報には、図10に示すように、四隅部の複数個の電極
ランド9を取り去り、その箇所に面積の大きい曲尺形状
を有し電気的接続とは無関係のダミーランド19’を設
け、半田の接合強度を向上させたものが開示されてい
る。この対策は半田による接合部の面積を大にし、接合
部の単位面積当りにかかる応力を小さくして破断を発生
させないことを目論見るものである。しかし、面積が大
であるとは言え、四隅部のダミーランド19’には常に
大きい応力がかかるので、半田による接合面積のバラツ
キ、半田に存在するミクロクラック等を起因として発生
する破断を完全に防ぐことは困難である。
In addition, as disclosed in Japanese Unexamined Patent Publication No. 2000-243862, as shown in FIG. 10, a plurality of electrode lands 9 at the four corners are removed, and a curved area having a large area is formed at that location to establish electrical connection. It is disclosed that an unrelated dummy land 19 'is provided to improve the solder bonding strength. This measure intends to increase the area of the joint by soldering and reduce the stress applied to the unit area of the joint to prevent breakage. However, even though the area is large, a large amount of stress is always applied to the dummy lands 19 'at the four corners, so that the fracture caused by the variation of the joint area due to the solder, the microcrack existing in the solder, or the like is completely generated. It is difficult to prevent.

【0007】本発明は上述の問題に鑑みてなされ、半導
体チップの装着されたインターポーザ基板を回路基板に
実装するための半田が熱衝撃を受けても破断されないイ
ンターポーザ基板、その製造方法、および半導体装置を
提供することを課題とする。
The present invention has been made in view of the above problems, and an interposer substrate that does not break even when a solder for mounting an interposer substrate on which a semiconductor chip is mounted on a circuit board is subjected to a thermal shock, a manufacturing method thereof, and a semiconductor device. The challenge is to provide.

【0008】[0008]

【課題を解決するための手段】上記の課題は請求項1、
請求項10、または請求項19の構成によって解決され
るが、その解決手段を説明すれば次の如くである。
[Means for Solving the Problem]
The problem can be solved by the structure of claim 10 or claim 19, and the solution means will be described below.

【0009】請求項1のインターポーザ基板は、一方の
面に半導体チップが装着され他方の面に回路基板が接合
されるインターポーザ基板において、インターポーザ基
板を半田によって回路基板と電気的に接続し固定するた
めの多数の電極ランドが半導体チップと中心をほぼ一致
させてインターポーザ基板の他方の面に画成される正五
角形以上の正多角形、円形、またはこれらに近似した形
状の領域内に配置されているインターポーザ基板であ
る。このようなインターポーザ基板は、最外周の電極ラ
ンドであっても、半導体チップの中心から当該電極ラン
ドまでの距離は、半導体チップの中心から半導体チップ
の端縁までの距離に近い値となり、半導体チップとイン
ターポーザ基板の熱膨張係数の違いによって発生し当該
電極ランドの半田にかかる応力も小さく半田が破断され
ることはない。
The interposer substrate according to claim 1 is an interposer substrate in which a semiconductor chip is mounted on one surface and a circuit substrate is joined on the other surface, and the interposer substrate is electrically connected and fixed to the circuit board by soldering. Are arranged in a region of a regular polygon of a regular pentagon or more, a circle, or a shape similar to these, which is formed on the other surface of the interposer substrate with the center substantially aligned with the semiconductor chip. It is an interposer substrate. In such an interposer substrate, even if the electrode land is the outermost periphery, the distance from the center of the semiconductor chip to the electrode land is close to the distance from the center of the semiconductor chip to the edge of the semiconductor chip. And the stress applied to the solder of the electrode land caused by the difference in the thermal expansion coefficient of the interposer substrate is small, and the solder is not broken.

【0010】請求項1に従属する請求項2のインターポ
ーザ基板は、回路基板側の電極ランドが半導体チップの
装着域に対応する部分または装着域の中心部に対応する
部分を除いて配置されているインターポーザ基板であ
る。このようなインターポーザ基板は、半導体チップが
インターポーザ基板に対しフェイスアップに固定されて
ワイヤボンディングされ、インタ−ポーザ基板に対向す
る半導体チップの面には半導体チップの電極が存在しな
い場合に、電極ランドの配置が合理的である。
In the interposer substrate according to claim 2 which depends on claim 1, the electrode lands on the side of the circuit board are arranged excluding a portion corresponding to the mounting area of the semiconductor chip or a portion corresponding to the central portion of the mounting area. It is an interposer substrate. In such an interposer substrate, when the semiconductor chip is fixed face-up to the interposer substrate and wire-bonded, and the electrode of the semiconductor chip does not exist on the surface of the semiconductor chip facing the interposer substrate, the electrode land Arrangement is rational.

【0011】請求項1に従属する請求項3のインターポ
ーザ基板は、回路基板側の電極ランドが格子状に配置さ
れているインターポーザ基板である。このようなインタ
ーポーザ基板は、回路基板の同様に配置された電極ラン
ドと組み合わせることにより、半田を介してインターポ
ーザ基板を回路基板に簡易に接合し実装することができ
る。
An interposer substrate according to claim 3 which depends on claim 1 is an interposer substrate in which electrode lands on the side of the circuit board are arranged in a grid pattern. By combining such an interposer substrate with similarly arranged electrode lands of the circuit substrate, the interposer substrate can be easily bonded and mounted on the circuit substrate via solder.

【0012】請求項1に従属する請求項4のインターポ
ーザ基板は、外形状が回路基板側の電極ランドの配置領
域より若干大きい正五角形以上の正多角形、円形、また
はこれらに近似した形状であるインターポーザ基板であ
る。このようなインターポーザ基板は、半導体チップよ
り外側となる部分において電極ランドが配置されない遊
びの面積が小さくなり、その分だけ回路基板に対するイ
ンターポーザ基板の実装密度を高め得る。
An interposer substrate according to a fourth aspect of the present invention, which is dependent on the first aspect, has an outer shape that is a regular polygon having a regular pentagon or more, which is slightly larger than the arrangement area of the electrode lands on the circuit board side, a circular shape, or a shape close to these. It is an interposer substrate. In such an interposer substrate, the area of play in which the electrode lands are not arranged is smaller in the portion outside the semiconductor chip, and the mounting density of the interposer substrate on the circuit board can be increased accordingly.

【0013】請求項4に従属する請求項5のインターポ
ーザ基板は、平行な二辺を有している基板である。この
ようなインターポーザ基板は、その平行な二辺を掴み位
置決めして装着することが可能であり自動装着機の適用
を容易化させる。
The interposer substrate according to claim 5 which depends on claim 4 is a substrate having two parallel sides. Such an interposer substrate can be mounted by grasping and positioning its two parallel sides, which facilitates application of the automatic mounting machine.

【0014】請求項5に従属する請求項6のインターポ
ーザ基板は、外形状が正六角形または正六角形に近似の
形状のインターポーザ基板である。このようなインター
ポーザ基板は、回路基板上にインターポーザ基板を隙間
なく密に並べることが可能で実装密度を最も高めること
ができ、これを自動装着機で行い得る。
An interposer substrate according to claim 6 which depends on claim 5 is an interposer substrate having an outer shape of a regular hexagon or a shape close to a regular hexagon. In such an interposer substrate, it is possible to arrange the interposer substrates densely on the circuit board without leaving a gap, and the packaging density can be maximized. This can be performed by an automatic mounting machine.

【0015】請求項5に従属する請求項7のインターポ
ーザ基板は、外形状が正八角形または正八角形に近似の
形状のインターポーザ基板である。このようなインター
ポーザ基板は、インターポーザ基板の半導体チップより
外側となる部分において電極ランドの配置されない遊び
の面積が小さく、その分だけ回路基板に対するインター
ポーザ基板の実装密度が高めることができ、これを自動
装着機で行い得る。
The interposer substrate according to claim 7 which depends on claim 5 is an interposer substrate having an outer shape of a regular octagon or a shape close to a regular octagon. Such an interposer substrate has a small play area where the electrode lands are not arranged in the portion outside the semiconductor chip of the interposer substrate, and the mounting density of the interposer substrate on the circuit board can be increased by that much. Machine.

【0016】請求項1に従属する請求項8のインターポ
ーザ基板は、半導体チップが電極ランドの配置領域より
若干小さい正五角形以上の正多角形、円形、またはこれ
らに近似の外形状であるインターポーザ基板である。こ
のようなインターポーザ基板は、半導体チップの中心か
ら最外周の電極ランドまでの距離と半導体チップの中心
から半導体チップの端縁までの距離とが近い値になるこ
とから、半導体チップとインターポーザ基板との熱膨張
係数の違いによって発生し最外周の電極ランドの半田に
かかる応力も小さく、半田の破断が抑制される。
An interposer substrate according to claim 8 that depends on claim 1 is an interposer substrate in which a semiconductor chip is a regular polygon having a regular pentagon or more, which is slightly smaller than an arrangement region of electrode lands, a circle, or an outer shape close to these. is there. In such an interposer substrate, since the distance from the center of the semiconductor chip to the outermost peripheral electrode land and the distance from the center of the semiconductor chip to the edge of the semiconductor chip are close to each other, The stress caused by the difference in the coefficient of thermal expansion and applied to the solder on the outermost electrode land is small, and the breakage of the solder is suppressed.

【0017】請求項8に従属する請求項9のインターポ
ーザ基板は、半導体チップが正六角形または正六角形に
近似の外形状であるインターポーザ基板である。このよ
うなインターポーザ基板は、半導体チップとして、ウェ
ーハのダイシング時に面積的なロスが小さく従来の方形
の半導体チップと同等なコストのものが装着される。
An interposer substrate according to claim 9 which depends on claim 8 is an interposer substrate in which a semiconductor chip has a regular hexagonal shape or an outer shape approximate to a regular hexagonal shape. Such an interposer substrate is mounted as a semiconductor chip which has a small area loss when dicing a wafer and has a cost equivalent to that of a conventional rectangular semiconductor chip.

【0018】請求項10の半導体装置の製造方法は、一
方の面に半導体チップが装着され他方の面に回路基板が
接合されるインターポーザ基板の製造方法において、イ
ンターポーザ基板を半田によって回路基板と電気的に接
続し固定するための多数の電極ランドを、インターポー
ザ基板の他方の面に半導体チップと中心をほぼ一致させ
て画成される正五角形以上の正多角形、円形、またはこ
れらに近似した形状の領域内に配置する製造方法であ
る。このようなインターポーザ基板の製造方法は、イン
ターポーザ基板上で最外周に配置される電極ランドであ
っても、半導体チップの中心から当該電極ランドまでの
距離は、半導体チップの中心から半導体チップの端縁ま
での距離に近い値となり、半導体チップとインターポー
ザ基板の熱膨張係数の違いによって発生し当該電極ラン
ドの半田にかかる応力を小さくし、半田が破断されるこ
とを防ぐ。
According to a tenth aspect of the present invention, there is provided a method of manufacturing an interposer substrate in which a semiconductor chip is mounted on one surface and a circuit board is joined to the other surface, and the interposer board is electrically connected to the circuit board by soldering. A large number of electrode lands for connecting and fixing to the interposer substrate are formed on the other surface of the interposer substrate such that the center of the semiconductor chip and the center of the semiconductor chip are substantially regular pentagons or more, regular polygons, circles, or shapes similar to these. This is a manufacturing method of arranging in a region. In such a method of manufacturing an interposer substrate, even if the electrode lands are arranged on the outermost periphery of the interposer substrate, the distance from the center of the semiconductor chip to the electrode land is the edge of the semiconductor chip from the center of the semiconductor chip. To a value close to the distance to, which reduces the stress applied to the solder of the electrode land caused by the difference in the thermal expansion coefficient of the semiconductor chip and the interposer substrate, and prevents the solder from breaking.

【0019】請求項10に従属する請求項11のインタ
ーポーザ基板の製造方法は、半導体チップの装着域に対
応する部分または装着域の中心部に対応する部分を除い
て電極ランドを配置する製造方法である。このようなイ
ンターポーザ基板の製造方法は、半導体チップがインタ
ーポーザ基板に対しフェイスアップに固定されてワイヤ
ボンディングされ、インタ−ポーザ基板に対向する半導
体チップの面には半導体チップの電極が存在しない場合
に、電極ランドの合理的な配置を提供する。
A method of manufacturing an interposer substrate according to claim 11 which depends on claim 10 is a method of manufacturing an electrode land except for a portion corresponding to a mounting area of a semiconductor chip or a portion corresponding to a central portion of the mounting area. is there. Such a method of manufacturing an interposer substrate, when the semiconductor chip is fixed face-up to the interposer substrate and wire-bonded, when the electrode of the semiconductor chip does not exist on the surface of the semiconductor chip facing the interposer substrate, Provides a rational arrangement of electrode lands.

【0020】請求項10に従属する請求項12のインタ
−ポーザ基板の製造方法は、電極ランドを格子状に配置
する製造方法である。このようなインタ−ポーザ基板の
製造方法は、得られるインタ−ポーザ基板を、同様に配
置された電極ランドと有する回路基板と組み合わせるこ
とにより、半田を介して回路基板に簡易に実装すること
ができる。
A method of manufacturing an interposer substrate according to a twelfth aspect of the present invention, which depends on the tenth aspect, is a method of arranging electrode lands in a grid pattern. In such an interposer substrate manufacturing method, the obtained interposer substrate can be easily mounted on a circuit board via solder by combining it with a circuit board having electrode lands similarly arranged. .

【0021】請求項10に従属する請求項13のインタ
ーポーザ基板の製造方法は、外形状を電極ランドの配置
領域より若干大きい正五角形以上の正多角形、円形、ま
たはこれらに近似した形状に作製する製造方法である。
このようなインターポーザ基板の製造方法は、インター
ポーザ基板の半導体チップより外側となる部分において
電極ランドが配置されない遊びの面積が小さくなり、そ
の分だけ回路基板に対するインターポーザ基板の実装密
度を高め得る。
A method of manufacturing an interposer substrate according to a thirteenth aspect, which depends on the tenth aspect, forms an outer shape into a regular polygon having a regular pentagon or more, which is slightly larger than an arrangement area of the electrode lands, a circular shape, or a shape close to these. It is a manufacturing method.
In such a method of manufacturing an interposer substrate, the play area where the electrode lands are not arranged is reduced in the portion of the interposer substrate outside the semiconductor chip, and the mounting density of the interposer substrate on the circuit board can be increased accordingly.

【0022】請求項13に従属する請求項14のインタ
ーポーザ基板の製造方法は、外形状を平行な二辺を有す
る形状に作製する製造方法である。このようなインター
ポーザ基板の製造方法は、得られるインターポーザ基板
の平行な二辺を掴み位置決めして装着することが可能で
あり、自動装着機の適用を容易化させる。
A method for manufacturing an interposer substrate according to a fourteenth aspect, which depends on the thirteenth aspect, is a method for manufacturing an outer shape into a shape having two parallel sides. According to such a method of manufacturing an interposer substrate, two parallel sides of the obtained interposer substrate can be grasped, positioned and mounted, which facilitates application of an automatic mounting machine.

【0023】請求項14に従属する請求項15のインタ
ーポーザ基板の製造方法は、外形状を正六角形または正
六角形に近似の形状に作製する製造方法である。このよ
うなインターポーザ基板の製造方法は、得られるインタ
ーポーザ基板を回路基板上に隙間なく密に並べることが
可能で、回路基板に対するインターポーザ基板の実装密
度を最も高くすることができ、これを自動装着機によっ
て行い得る。
A method for manufacturing an interposer substrate according to a fifteenth aspect, which depends on the fourteenth aspect, is a method for manufacturing an outer shape into a regular hexagon or a shape close to a regular hexagon. Such an interposer board manufacturing method allows the obtained interposer boards to be arranged closely on the circuit board without leaving a gap, which makes it possible to maximize the packing density of the interposer board on the circuit board. Can be done by

【0024】請求項14に従属する請求項16のインタ
ーポーザ基板の製造方法は、外形状を正八角形または正
八角形に近似の形状に作製する製造方法である。このよ
うなインターポーザ基板の製造方法は、インターポーザ
基板の半導体チップより外側となる部分において電極ラ
ンドの配置されない遊びの面積を小さくすることがで
き、その分だけ回路基板に対するインターポーザ基板の
実装密度を高めることが可能で、これを自動装着機によ
って行い得る。
A method of manufacturing an interposer substrate according to claim 16 subordinate to claim 14 is a method of manufacturing an outer shape into a regular octagon or a shape close to a regular octagon. Such a method of manufacturing an interposer substrate can reduce the area of play in which the electrode lands are not arranged in the portion of the interposer substrate outside the semiconductor chip, and can increase the packaging density of the interposer substrate on the circuit board by that much. Is possible and this can be done by an automatic loading machine.

【0025】請求項10に従属する請求項17のインタ
ーポーザ基板の製造方法は、半導体チップとして電極ラ
ンドの配置領域より若干小さい正五角形以上の正多角
形、円形、またはこれらに近似した外形状であるものが
装着される製造方法である。このようなインターポーザ
基板の製造方法は、得られるインターポーザ基板におい
て、半導体チップの中心から半導体チップの端縁までの
距離と、半導体チップの中心から最外周の電極ランドも
のまでの距離が近い値になることから、半導体チップと
インターポーザ基板の熱膨張係数の違いによって発生し
最外周の電極ランドの半田にかかる応力も小さく、半田
の破断を抑制することができる。
A method of manufacturing an interposer substrate according to a seventeenth aspect of the present invention, which is dependent on the tenth aspect, is a regular polygon having a regular pentagon or more, a circle, or an outer shape similar to these, which is slightly smaller than an arrangement region of electrode lands as a semiconductor chip. This is a manufacturing method in which objects are mounted. In such an interposer substrate manufacturing method, in the obtained interposer substrate, the distance from the center of the semiconductor chip to the edge of the semiconductor chip and the distance from the center of the semiconductor chip to the outermost electrode land are close to each other. Therefore, the stress applied to the solder on the outermost peripheral electrode land due to the difference in the thermal expansion coefficient between the semiconductor chip and the interposer substrate is small, and the breakage of the solder can be suppressed.

【0026】請求項17に従属する請求項18のインタ
ーポーザ基板の製造方法は、半導体チップの外形状が正
六角形または正六角形に近似の形状である製造方法であ
る。このようなインターポーザ基板の製造方法は、半導
体チップをウェーハからダイシングする時に面積的なロ
スが小さく、従来の方形の半導体チップが装着される場
合と比較して製造コストを殆ど増大させない。
According to a seventeenth aspect of the present invention, the interposer substrate manufacturing method according to the eighteenth aspect is a manufacturing method in which the outer shape of the semiconductor chip is a regular hexagon or a shape close to a regular hexagon. Such an interposer substrate manufacturing method has a small area loss when a semiconductor chip is diced from a wafer and hardly increases the manufacturing cost as compared with the case where a conventional rectangular semiconductor chip is mounted.

【0027】請求項19の半導体装置は、インターポー
ザ基板の一方の面に半導体チップが装着され他方の面に
回路基板が接合された半導体装置において、インターポ
ーザ基板を半田によって回路基板と電気的に接続し固定
するための多数の電極ランドが半導体チップと中心をほ
ぼ一致させてインターポーザ基板の他方の面に画成され
る正五角形以上の正多角形、円形、またはこれらに近似
した形状の領域内に配置されている半導体装置である。
このような半導体装置は、最外周の電極ランドであって
も、半導体チップの中心から当該電極ランドまでの距離
は、半導体チップの中心から半導体チップの端縁までの
距離に近い値となり、半導体チップとインターポーザ基
板の熱膨張係数の違いによって発生し当該電極ランドの
半田にかかる応力も小さく、半田が破断されることはな
い。
A semiconductor device according to a nineteenth aspect is a semiconductor device in which a semiconductor chip is mounted on one surface of an interposer substrate and a circuit board is joined to the other surface, and the interposer substrate is electrically connected to the circuit board by soldering. A large number of electrode lands for fixing are placed in a regular pentagon or larger regular polygon defined on the other surface of the interposer substrate with the center substantially aligned with the semiconductor chip, a circle, or an area of a shape similar to these. It is a semiconductor device.
In such a semiconductor device, the distance from the center of the semiconductor chip to the electrode land is close to the distance from the center of the semiconductor chip to the edge of the semiconductor chip, even if the electrode land is the outermost periphery. And the stress applied to the solder of the electrode land caused by the difference in thermal expansion coefficient between the interposer substrate and the solder is not broken.

【0028】請求項19に従属する請求項20の半導体
装置は、半導体チップが電極ランドの配置領域より若干
小さい正五角形以上の正多角形、円形、またはこれらに
近似した外形状を有している半導体装置である。このよ
うな半導体装置は、半導体チップの中心から最外周の電
極ランドまでの距離と半導体チップの中心から半導体チ
ップの端縁までの距離とが近い値になることから、半導
体チップとインターポーザ基板との熱膨張係数の違いに
よって発生し最外周の電極ランドの半田にかかる応力も
小さく、半田の破断が抑制される。
A semiconductor device according to a twentieth aspect of the present invention, which depends on the nineteenth aspect, has a semiconductor chip having a regular polygon of a regular pentagon or more, a circular shape having a size slightly smaller than the arrangement area of the electrode lands, or an outer shape approximate to these. It is a semiconductor device. In such a semiconductor device, since the distance from the center of the semiconductor chip to the outermost electrode land is close to the distance from the center of the semiconductor chip to the edge of the semiconductor chip, the semiconductor chip and the interposer substrate are separated from each other. The stress caused by the difference in the coefficient of thermal expansion and applied to the solder on the outermost electrode land is small, and the breakage of the solder is suppressed.

【0029】請求項20に従属する請求項21の半導体
装置は、半導体チップが正六角形または正六角形に近似
の外形状を有している半導体装置である。このような半
導体装置は、ウェーハをダイシングして半導体チップを
取り出す時の面積的なロスが小さく、従来の方形の半導
体チップを使用する場合と比較してコストを上昇させな
い。
A semiconductor device according to a twenty-first aspect, which depends on the twentieth aspect, is a semiconductor device in which a semiconductor chip has a regular hexagon or an outer shape approximate to a regular hexagon. Such a semiconductor device has a small area loss when the semiconductor chip is taken out by dicing the wafer, and does not increase the cost as compared with the case of using the conventional rectangular semiconductor chip.

【0030】[0030]

【発明の実施の形態】本発明は、上述したように、一方
の面に半導体チップが装着され他方の面に回路基板が接
合されるインターポーザ基板において、インターポーザ
基板を半田によって回路基板と電気的に接続し固定する
ための多数の電極ランドが、半導体チップと中心をほぼ
一致させてインターポーザ基板の他方の面に画成される
正五角形以上の正多角形、円形、またはこれらに近似し
た形状の領域内に配置されているインターポーザ基板と
その製造方法であり、そのようなインターポーザ基板の
一方の面に半導体チップが装着され、他方の面が回路基
板に接合された半導体装置である。
BEST MODE FOR CARRYING OUT THE INVENTION As described above, the present invention is an interposer substrate in which a semiconductor chip is mounted on one surface and a circuit board is bonded on the other surface. The interposer substrate is electrically connected to the circuit board by soldering. A large number of electrode lands for connecting and fixing are formed on the other surface of the interposer substrate with their centers substantially aligned with the semiconductor chip, and are defined as regular pentagons or more regular polygons, circles, or a region similar to these. An interposer substrate disposed inside and a manufacturing method thereof, wherein a semiconductor chip is mounted on one surface of such an interposer substrate and the other surface is bonded to a circuit board.

【0031】インターポーザ基板の回路基板側の面にお
ける電極ランドの配置領域は、他方の面に装着される半
導体チップと中心をほぼ一致させた円形とすることによ
って、中心から最外周の電極ランドまでの距離を一定に
することができるので、特定の電極ランドに過大な応力
がかかるような事態を避けることができるが、円形とは
せずとも、少なくとも正五角形以上、好ましくは正六角
形、正八角形、ないしはそれ以上の正多角形、またはこ
れらに近似した形状の領域に配置することが望ましい。
ここに言う近似した形状とは、正六角形を例にとれば、
その外周の一部分が欠落したものや突出したもの、一辺
を挟む両辺の寸法が正規の寸法より僅かに長いもの(す
なわち当該一辺の寸法が正規の寸法より僅かに短いも
の)、内角が全て正確に120度でないもの等、幾何学
的に正六角形と称し得ないような形状を指す。そして電
極ランドは設定される領域の全面に配置してもよいが、
反対面の半導体チップの装着域に対応する部分または装
着域の中心部に対応する部分には配置せず、電極ランド
を多角環形状または円環形状に配置するようにしてもよ
い。
The area for disposing the electrode lands on the surface of the interposer substrate on the side of the circuit board is circular so that the center of the semiconductor chip mounted on the other surface substantially coincides with that of the outermost electrode lands. Since the distance can be made constant, it is possible to avoid a situation where excessive stress is applied to a specific electrode land, but at least a regular pentagon or more, preferably a regular hexagon, a regular octagon, even if it is not circular. It is desirable to arrange in a regular polygon having more than that or a region having a shape similar to these.
The approximate shape referred to here is, for example, a regular hexagon,
Part of the outer circumference is missing or protruding, the size of both sides sandwiching one side is slightly longer than the normal size (that is, the size of the one side is slightly shorter than the normal size), all interior angles are accurate It refers to a shape that cannot be geometrically called a regular hexagon, such as a shape that is not 120 degrees. The electrode lands may be arranged over the entire area to be set,
The electrode lands may be arranged in a polygonal ring shape or a ring shape without being arranged in the portion corresponding to the mounting area of the semiconductor chip on the opposite surface or the central portion of the mounting area.

【0032】環形状に配置した電極ランドは、インター
ポーザ基板に対し半導体チップをフェイスアップに固定
して半導体チップとインターポーザ基板をワイヤボンデ
ィングする場合、インターポーザ基板に対向する半導体
チップの面には半導体の電極が存在しないので、合理的
な配置となる。このような環形状の配置はインターポー
ザ基板に対し半導体チップをフェイスダウンに固定し半
田ボール等によってフリップチップ的に接合する場合に
も好適に使用される。設定される領域の全面に配置した
電極ランドは、半導体チップをフェイスダウンに装着す
る場合に好適である。
When the semiconductor chip is fixed face-up to the interposer substrate and the semiconductor chip and the interposer substrate are wire-bonded to each other, the electrode lands arranged in a ring shape have semiconductor electrodes on the surface of the semiconductor chip facing the interposer substrate. Since there is no, it will be a reasonable arrangement. Such a ring-shaped arrangement is also suitably used when the semiconductor chip is fixed facedown to the interposer substrate and is joined in a flip-chip manner by solder balls or the like. The electrode lands arranged on the entire surface of the set region are suitable for mounting the semiconductor chip face down.

【0033】また、電極ランドは配置される領域内では
どのようなパターンに配置してもよいが、電極ランドを
格子状に配置し、同様に配置された回路基板の電極ラン
ドと組み合わせて半田で接合することより、回路基板へ
のインタ−ポーザ基板の実装が単純化されるので好まし
い。格子状の配置の中でも、直角な二方向への電極ラン
ドの等ピッチの配置は、関連する作業が単純化されるの
で好ましいが、二方向への配置を異なるピッチで配置す
るようにしてもよい。また、直角とは異なる角度で交差
する二方向に電極ランドを配置してもよい。
Although the electrode lands may be arranged in any pattern in the area where they are arranged, the electrode lands are arranged in a grid pattern and combined with the electrode lands of the similarly arranged circuit board by soldering. Bonding is preferable because mounting of the interposer board on the circuit board is simplified. Among the grid-shaped arrangements, it is preferable to arrange the electrode lands at equal pitches in two directions at right angles because the related work is simplified, but the arrangement in two directions may be arranged at different pitches. . Further, the electrode lands may be arranged in two directions intersecting at an angle different from the right angle.

【0034】上述したように、回路基板へ実装するため
のインターポーザ基板の電極ランドを正五角形以上の正
多角形、円形、またはこれらに近似した形状の領域に配
置する場合には、インターポーザ基板の外形状は電極ラ
ンドの配置領域より若干大きい正五角形以上の正多角
形、円形、またはこれらに近似した形状とすることにな
るが、電極ランドの配置領域の外形状とインターポーザ
基板の外形状は相似形である必要はない。しかし、従来
は正方形または長方形とされたインターポーザ基板を、
正五角形以上の正多角形、円形、またはこれらに近似の
形状とすることにより、インターポーザ基板の半導体チ
ップより外側の部分において電極ランドが配置されない
遊びの面積が小さくなるので、その分だけ回路基板に対
するインターポーザ基板の実装密度を向上させることが
可能になり、結果的に、回路基板に対する半導体チップ
の実装密度を高めることもできる。
As described above, when the electrode lands of the interposer substrate to be mounted on the circuit board are arranged in a region of a regular pentagon or more regular polygon, a circle, or a shape similar to these, the outside of the interposer substrate is used. The shape will be a regular polygon that is slightly larger than the arrangement area of the electrode land, a regular pentagon or more, a circle, or a shape similar to these, but the outer shape of the arrangement area of the electrode land and the outer shape of the interposer substrate are similar shapes. Does not have to be. However, in the past, interposer substrates that were square or rectangular were
By designing a regular polygon with a regular pentagon or more, a circle, or a shape similar to these, the area of play in which the electrode lands are not arranged in the portion of the interposer substrate outside the semiconductor chip is reduced. It is possible to improve the packaging density of the interposer substrate, and as a result, it is also possible to increase the packaging density of the semiconductor chips on the circuit board.

【0035】上記のような観点において、インターポー
ザ基板の最も好ましい形状は正多角形の究極の形状であ
る円形である。そのほか、好ましい形状の一つは正六角
形または正六角形に近似の形状である。正六角形の外形
状とすることにより、回路基板上にインターポーザ基板
を隙間なく密に並べることができ、回路基板に対するイ
ンターポーザ基板の実装密度を大にすることが可能にな
る。他の好ましい形状は正八角形または正八角形に近似
の形状である。正八角形は、加工費の制限下、直線的な
カットによって得られる円形に近い形状であるからであ
る。更には、正六角形または正八角形は平行な二辺を有
しているので、その平行な二辺を掴んで位置決めし実装
することが可能であり、自動装着機の適用を容易化させ
るというメリットがある。
From the above viewpoint, the most preferable shape of the interposer substrate is a circle which is the ultimate shape of a regular polygon. In addition, one of the preferable shapes is a regular hexagon or a shape close to a regular hexagon. With the regular hexagonal outer shape, the interposer boards can be closely arranged on the circuit board without a gap, and the packing density of the interposer boards on the circuit board can be increased. Another preferred shape is a regular octagon or a shape close to a regular octagon. This is because the regular octagon is a shape close to a circle obtained by linear cutting under the limitation of processing cost. Furthermore, since the regular hexagon or regular octagon has two parallel sides, it is possible to grab and position the two parallel sides, and mount it, which has the advantage of facilitating the application of the automatic mounting machine. is there.

【0036】更には、半導体チップはインターポーザ基
板よりは小さい外形状とされるが、インターポーザ基板
を正五角形以上の正多角形、円形、またはこれらに近似
の外形状とする場合、装着される半導体チップの外側に
なる部分において、電極ランドが配置されない遊びの面
積を小さくするために、半導体チップはインターポーザ
基板と相似の外形状とすることが好ましい。しかし、こ
のことは必須の要件ではなく、例えばインターポーザ基
板を正八角形とし半導体チップを正六角形としてもよ
く、逆にインターポーザ基板を正六角形とし半導体チッ
プを正八角形としてもよく、これら以外の組み合わせと
してもよい。そして、電極ランドの半田にかかる応力を
最も小さくするという観点に立てば、上述したように、
インターポーザ基板、インターポーザ基板より若干小さ
い電極ランドの配置領域、電極ランドの配置領域の外形
状よりは若干小さい半導体チップを何れも正多角形の究
極的な形状である円形状とすることが最も好ましい。
Further, although the semiconductor chip has an outer shape smaller than that of the interposer substrate, when the interposer substrate has a regular polygon of a regular pentagon or more, a circular shape, or an outer shape close to these, the semiconductor chip to be mounted is mounted. It is preferable that the semiconductor chip has an outer shape similar to that of the interposer substrate in order to reduce an area of play in which the electrode lands are not arranged in a portion on the outer side of the interposer substrate. However, this is not an essential requirement, for example, the interposer substrate may be a regular octagon and the semiconductor chip may be a regular hexagon, and conversely the interposer substrate may be a regular hexagon and the semiconductor chip may be a regular octagon, and other combinations are also possible. Good. And from the viewpoint of minimizing the stress applied to the solder of the electrode land, as described above,
It is most preferable that all of the interposer substrate, the area of the electrode land that is slightly smaller than the interposer substrate, and the semiconductor chip that is slightly smaller than the outer shape of the area of the electrode land are circular, which is the ultimate shape of a regular polygon.

【0037】インターポーザ基板、電極ランドの配置領
域、半導体チップを上記のような形状関係とすることに
より、半導体チップの中心から半導体チップの端縁まで
の距離と、半導体チップの中心からインターポーザ基板
上の最外周の電極ランドまでの距離とが近い値となるこ
とから、半導体チップとインターポーザ基板との熱膨張
係数の違いによって発生し最外周の電極ランドの半田に
かかる破断応力も小さくなり、従来の補強ランドやダミ
ーランドを設けることなく、半田の破断を最も効果的に
抑制することができる。そのほか、インターポーザ基板
の外形状とは無関係に、半導体チップを正六角形または
正六角形に近似の形状としてもよい。正六角形とするこ
とによって、ウェーハをダイシングして半導体チップを
切り出す時の面積的なロスが現行の正方形または長方形
の半導体チップを切り出す場合と同等となり、使用する
半導体チップのコストの上昇を抑制することができる。
By making the interposer substrate, the electrode land arrangement region, and the semiconductor chip have the above-described shape relationships, the distance from the center of the semiconductor chip to the edge of the semiconductor chip and the center of the semiconductor chip on the interposer substrate Since the distance to the outermost electrode land is close, the rupture stress on the solder of the outermost electrode land caused by the difference in the thermal expansion coefficient between the semiconductor chip and the interposer substrate is also small, and the conventional reinforcement The fracture of the solder can be most effectively suppressed without providing the land and the dummy land. In addition, the semiconductor chip may have a regular hexagonal shape or a shape approximate to a regular hexagonal shape regardless of the outer shape of the interposer substrate. By adopting a regular hexagonal shape, the area loss when dicing the wafer to cut out the semiconductor chips becomes equivalent to cutting out the current square or rectangular semiconductor chips, and suppressing the increase in the cost of the semiconductor chips used. You can

【0038】[0038]

【実施例】次に、本発明のインターポーザ基板、その製
造方法、および半導体装置を実施例によって図面を参照
し具体的に説明する。
Next, the interposer substrate, the method for manufacturing the same, and the semiconductor device of the present invention will be specifically described by way of examples with reference to the drawings.

【0039】(実施例1)図1は、インターポーザ基板
の表面側に256ピンの半導体チップが装着され裏面側
に回路基板が接合された半導体装置についての、インタ
ーポーザ基板の裏面図、すなわち回路基板側から見た平
面図であり、図1のAは実施例1、図1のBは比較例を
示す。すなわち、図1のAは、実施例1の外形状が正方
形のインターポーザ基板32が使用された半導体装置3
1についての、インターポーザ基板32の裏面図(図8
のBと同様な図)であり、実際には見えないが網目をか
けて示すように、表面側には外形状が正方形の半導体チ
ップ1aが、図8と同様、フェイスアップに装着されて
いる。そして、裏面側には小さい白丸で示す256個の
電極ランド29が表面の半導体チップ1aと中心をほぼ
一致させて画成される内周および外周が正八角形ないし
は円形に近似した円環形状の領域内で垂直な二方向に配
置されている状態を示す。なお、インターポーザ基板3
2の一辺は17mm、円形の電極ランド29の外径は
0.25mm〜0.3mm、電極ランド29の配置のピ
ッチは0.5mmであり、半導体チップ1aの外形状は
一辺が10mmの正方形である。また、図1のBは、比
較例としての同サイズのインターポーザ基板22が使用
された半導体装置21についての、インターポーザ基板
22の裏面図であり、表面側には同様に半導体チップ1
aが装着され、裏面側に画成される内周および外周が正
方形の角環形状(ロの字の形状)の領域内に256個の
電極ランド29が配置されており、更に四隅の電極ラン
ド29の対角線方向の外側に電気的接続とは無関係の4
個の補強ランド29’が配置されている状態を示す。
(Embodiment 1) FIG. 1 is a rear view of an interposer substrate, that is, a circuit board side, for a semiconductor device in which a 256-pin semiconductor chip is mounted on the front surface side of the interposer substrate and a circuit substrate is joined to the rear surface side. It is the top view seen from FIG. 1, A of FIG. 1 shows Example 1, B of FIG. 1 shows a comparative example. That is, in FIG. 1A, the semiconductor device 3 using the interposer substrate 32 having the square outer shape of the first embodiment is used.
1 is a rear view of the interposer substrate 32 for FIG.
8B), and a semiconductor chip 1a having a square outer shape on the front surface side is mounted face-up, as shown in FIG. . On the back surface side, 256 electrode lands 29 shown by small white circles are defined by making the center substantially coincide with the semiconductor chip 1a on the front surface, and the inner and outer peripheries thereof are in the shape of a regular octagon or a circular ring. The figure shows a state in which they are arranged in two vertical directions. The interposer substrate 3
2 has a side of 17 mm, the outer diameter of the circular electrode land 29 is 0.25 mm to 0.3 mm, the pitch of the electrode land 29 is 0.5 mm, and the outer shape of the semiconductor chip 1a is a square having a side of 10 mm. is there. In addition, FIG. 1B is a back view of the interposer substrate 22 for a semiconductor device 21 using an interposer substrate 22 of the same size as a comparative example.
a is mounted, and 256 electrode lands 29 are arranged in a region of a square ring shape (square shape) whose inner and outer peripheries are defined on the back surface side, and the electrode lands at four corners are further arranged. 4 on the outer side of 29 diagonally independent of electrical connection
The state where the individual reinforcing lands 29 'are arranged is shown.

【0040】上記の実施例1の半導体装置31と比較例
の半導体装置21の各10個について、寿命の加速試験
である熱衝撃試験(常温から降温させ−25℃で9分間
保持した後、昇温して常温で1分間、更に昇温して12
5℃で9分間保持してから、降温させて常温で1分間保
持する操作を1サイクルとしてこれを繰り返す試験)を
施した。200サイクルを経過した時点で、比較例の全
ての半導体装置21は4個の補強ランド29’が破断し
ており、それらの中には四隅の電極ランド29の半田も
破断したものが存在していた。これに対して実施例の半
導体装置31は300サイクルを経過しても電極ランド
29の半田に破断は認められなかった。なお、熱衝撃試
験の300サイクルは常温の8年間に相当するとされて
いる。
For each of the 10 semiconductor devices 31 of Example 1 and the semiconductor device 21 of the comparative example, a thermal shock test (acceleration test of life) was performed (the temperature was lowered from room temperature and kept at -25 ° C. for 9 minutes, and then the temperature was raised). Warm up to room temperature for 1 minute, then heat up to 12
A test was conducted in which an operation of keeping the temperature at 5 ° C. for 9 minutes and then lowering the temperature and holding at room temperature for 1 minute was repeated as one cycle. After 200 cycles, in all semiconductor devices 21 of the comparative example, the four reinforcing lands 29 'were broken, and among them, the solder of the electrode lands 29 at the four corners was also broken. It was On the other hand, in the semiconductor device 31 of the example, no breakage was observed in the solder of the electrode land 29 even after 300 cycles. The 300 cycles of the thermal shock test are said to correspond to 8 years at room temperature.

【0041】(実施例2)図2は実施例2の半導体装置
41におけるインターポーザ基板42の電極ランド29
が配置されている裏面側を示す図である。すなわち、図
1のAに示したインターポーザ基板32においては、電
極ランド29は内周および外周が正八角形ないしは円形
に近似した円環形状の領域に配置されているが、インタ
ーポーザ基板32は正方形となっているに対して、図2
のインターポーザ基板42は電極ランド29を同様な円
環形状の領域に配置するほか、図1のAのインターポー
ザ基板32の四隅部を切り落とした八角形とされてい
る。この場合、あらかじめ八角形としたインターポーザ
基板42に半導体チップ1aを装着するようにしてもよ
く、また半導体チップ1aの実装後にインターポーザ基
板42を八角形に切り出すようにしてもよい。
(Second Embodiment) FIG. 2 shows an electrode land 29 of an interposer substrate 42 in a semiconductor device 41 of the second embodiment.
It is a figure which shows the back surface side by which is arrange | positioned. That is, in the interposer substrate 32 shown in FIG. 1A, the electrode lands 29 are arranged in a ring-shaped region whose inner and outer peripheries approximate a regular octagon or a circle, but the interposer substrate 32 becomes a square. In contrast, Figure 2
In the interposer substrate 42, the electrode lands 29 are arranged in the same annular region, and the interposer substrate 32 is an octagon in which the four corners of the interposer substrate 32 in FIG. In this case, the semiconductor chip 1a may be mounted on the interposer substrate 42 which is octagonal in advance, or the interposer substrate 42 may be cut out into an octagonal shape after the semiconductor chip 1a is mounted.

【0042】図1のAのインターポーザ基板32の四隅
部には電極ランド29が配置されておらず四隅部は遊び
になっている。そのこと自体は電極ランド29の半田を
破断させる要因になることはないが、インターポーザ基
板32を図8に示したような回路基板12に実装する場
合に、回路基板12に対する半導体チップ1aの実装密
度を低くする。これに対し、実施例2のインターポーザ
基板42は遊びの四隅部を持たないので、その分だけ回
路基板12に対するインターポーザ基板42の実装密度
は大となり、結果的には回路基板12に対する半導体チ
ップ1aの実装密度を高めることができる。
The electrode lands 29 are not arranged at the four corners of the interposer substrate 32 of FIG. 1A, and the four corners are idle. Although this does not itself cause the solder of the electrode land 29 to break, when the interposer substrate 32 is mounted on the circuit board 12 as shown in FIG. Lower. On the other hand, since the interposer substrate 42 of the second embodiment does not have the four corners of play, the mounting density of the interposer substrate 42 on the circuit board 12 is correspondingly increased, and as a result, the semiconductor chip 1a on the circuit board 12 is mounted. The packaging density can be increased.

【0043】(実施例3)図3は実施例3の半導体装置
51におけるインターポーザ基板52の電極ランド29
が配置されている裏面側を示す図である。すなわち、図
2のインターポーザ基板42は、電極ランド29を円環
形状の領域内に配置し、更にインターポーザ基板42は
四隅部を切り落として八角形としたものであるが、外形
状が正方形の半導体チップ1aが装着されているに対
し、図3に示す実施例3の半導体装置51においては、
電極ランド29の配置領域を円環形状とした正方形のイ
ンターポーザ基板52に対して、外形状が正八角形の半
導体チップ1bを装着したものである。
(Third Embodiment) FIG. 3 shows an electrode land 29 of an interposer substrate 52 in a semiconductor device 51 of the third embodiment.
It is a figure which shows the back surface side by which is arrange | positioned. That is, in the interposer substrate 42 of FIG. 2, the electrode lands 29 are arranged in an annular region, and the interposer substrate 42 has octagons with four corners cut off. 1a is mounted, the semiconductor device 51 of the third embodiment shown in FIG.
The semiconductor chip 1b having a regular octagonal outer shape is mounted on a square interposer substrate 52 having a circular ring-shaped arrangement area of the electrode lands 29.

【0044】図2のインターポーザ基板42において
は、正方形の半導体チップ1aの外周形状と電極ランド
29の配置領域の外周形状が異なることから、半導体チ
ップ1aの中心から例えば水平方向の最外周の電極ラン
ド29までの距離と、半導体チップ1aの中心から同じ
く水平方向の半導体チップ1aの端縁までの距離とにや
や大きい差さが認められ、この差は半導体チップの中心
からの方向によって大小がある。従って熱衝撃を受けた
時に、半導体チップ1aの四辺に平行に並ぶ最外周の電
極ランド29の半田にかかる応力はやや大となる。これ
に対し、実施例3の図3に示すインターポーザ基板52
においては、半導体チップ1bの外形状が電極ランド2
9の配置領域の外形状と近いので、最外周の電極ランド
29の半田にかかる応力の差は小さくなり、特定の電極
ランド29において半田が破断するようなトラブルは回
避される。
In the interposer substrate 42 of FIG. 2, since the outer peripheral shape of the square semiconductor chip 1a and the outer peripheral shape of the arrangement region of the electrode lands 29 are different, the outermost electrode lands in the horizontal direction from the center of the semiconductor chip 1a, for example. A slightly large difference is recognized between the distance to 29 and the distance from the center of the semiconductor chip 1a to the edge of the semiconductor chip 1a in the same horizontal direction, and this difference varies depending on the direction from the center of the semiconductor chip. Therefore, when a thermal shock is applied, the stress applied to the solder of the outermost peripheral electrode lands 29 arranged in parallel with the four sides of the semiconductor chip 1a becomes rather large. On the other hand, the interposer substrate 52 shown in FIG.
, The outer shape of the semiconductor chip 1b is the electrode land 2
Since it is close to the outer shape of the arrangement region of 9, the difference in stress applied to the solder of the outermost electrode land 29 becomes small, and the trouble that the solder breaks in the specific electrode land 29 is avoided.

【0045】(実施例4)図4は実施例4の半導体装置
61におけるインターポーザ基板62の電極ランド29
が配置されている裏面側を示す図である。図3のインタ
ーポーザ基板52は、電極ランド29を円環形状の領域
内に配置し、正八角形の半導体チップ1bを実装したも
のであるが、正方形のインターポーザ基板52が使用さ
れているに対して、図4に示す実施例4の半導体装置6
1においては、電極ランド29の配置領域を円環形状と
した正八角形のインターポーザ基板62に対して、外形
状が正八角形の半導体チップ1bを実装したものであ
る。
(Embodiment 4) FIG. 4 shows an electrode land 29 of an interposer substrate 62 in a semiconductor device 61 of Embodiment 4.
It is a figure which shows the back surface side by which is arrange | positioned. The interposer substrate 52 of FIG. 3 is one in which the electrode lands 29 are arranged in a ring-shaped region and the regular octagonal semiconductor chip 1b is mounted, but the square interposer substrate 52 is used. Fourth Embodiment Semiconductor Device 6 shown in FIG.
In No. 1, the semiconductor chip 1b having a regular octagonal outer shape is mounted on the regular octagonal interposer substrate 62 in which the arrangement region of the electrode lands 29 is annular.

【0046】すなわち、図3のインターポーザ基板52
の四隅部には電極ランド29が配置されておらず遊びに
なっており、遊びの四隅部の存在は、回路基板12にイ
ンターポーザ基板52を実装する場合に、回路基板12
に対するインターポーザ基板52の実装密度を低くす
る。これに対し、図4に示す実施例4のインターポーザ
基板62は遊びの四隅部を持たないので、その分だけ回
路基板12に対する実装密度を向上させ、結果的には回
路基板12に対する半導体チップ1bの実装密度を高め
ることができる。
That is, the interposer substrate 52 shown in FIG.
The electrode lands 29 are not arranged at the four corners of the circuit board 12 and are in play. The presence of the four play corners means that the circuit board 12 is mounted when the interposer board 52 is mounted on the circuit board 12.
The mounting density of the interposer substrate 52 with respect to is reduced. On the other hand, since the interposer substrate 62 of the fourth embodiment shown in FIG. 4 does not have the four corners of play, the mounting density on the circuit board 12 is improved by that much, and as a result, the semiconductor chip 1b on the circuit board 12 is improved. The packaging density can be increased.

【0047】(実施例5)図5は実施例5の半導体装置
71におけるインターポーザ基板72の電極ランド29
が配置されている裏面側を示す図である。すなわち、実
施例5のインターポーザ基板72は、電極ランド29を
円環形状の領域内に配置した正方形のインターポーザ基
板72の表面側に正六角形の半導体チップ1cを装着し
たものである。このような半導体装置71は、半導体チ
ップ1cの中心から最外周の電極ランド29までの距離
と、半導体チップ1cの中心から半導体チップ1cの端
縁までの距離との差は比較的小さく、従って熱衝撃を受
けても最外周の電極ランド29の半田にかかる応力の差
は比較的小さく、特定の電極ランド29において半田が
破断するようなトラブルは発生しない。そのほか正六角
形の半導体チップ1cはウェーハからのダイシング時に
面積的なロスが最小となるので、従来の方形の半導体チ
ップと比較して材料コストを上昇させないというメリッ
トを有する。
(Embodiment 5) FIG. 5 shows the electrode land 29 of the interposer substrate 72 in the semiconductor device 71 of the embodiment 5.
It is a figure which shows the back surface side by which is arrange | positioned. That is, in the interposer substrate 72 of the fifth embodiment, the regular hexagonal semiconductor chip 1c is mounted on the front surface side of the square interposer substrate 72 in which the electrode lands 29 are arranged in the annular region. In such a semiconductor device 71, the difference between the distance from the center of the semiconductor chip 1c to the outermost peripheral electrode land 29 and the distance from the center of the semiconductor chip 1c to the edge of the semiconductor chip 1c is relatively small, and therefore the thermal Even if a shock is applied, the difference in stress applied to the solder of the outermost peripheral electrode land 29 is relatively small, and the trouble such as the breakage of the solder at the specific electrode land 29 does not occur. In addition, since the regular hexagonal semiconductor chip 1c has the smallest area loss when dicing from the wafer, it has an advantage that the material cost is not increased as compared with the conventional rectangular semiconductor chip.

【0048】(実施例6)図6は実施例6の半導体装置
81におけるインターポーザ基板82の電極ランド29
が配置された裏面側を示す図である。図5のインターポ
ーザ基板72は、電極ランド29を円環形状の領域内に
配置し、正六角形の半導体チップ1cを実装したもので
あるが、インターポーザ基板52は正方形のものが使用
されているに対して、図6に示す実施例6の半導体装置
81においては、電極ランド29を円環形状の領域内に
配置した正六角形のインターポーザ基板82に対して、
外形状が正六角形の半導体チップ1cを実装したもので
ある。
(Sixth Embodiment) FIG. 6 shows an electrode land 29 of an interposer substrate 82 in a semiconductor device 81 of the sixth embodiment.
It is a figure which shows the back surface side by which is arrange | positioned. In the interposer substrate 72 of FIG. 5, the electrode lands 29 are arranged in the ring-shaped region and the regular hexagonal semiconductor chip 1c is mounted, but the interposer substrate 52 is a square one. In the semiconductor device 81 of the sixth embodiment shown in FIG. 6, with respect to the regular hexagonal interposer substrate 82 in which the electrode lands 29 are arranged in the annular region,
A semiconductor chip 1c having a regular hexagonal outer shape is mounted.

【0049】すなわち、図5のインターポーザ基板72
の四隅部は電極ランド29が配置されておらず遊びにな
っており、遊びの四隅部の存在は、インターポーザ基板
72を回路基板12に実装する場合に、回路基板12に
対する半導体チップ1cの実装密度を低くする。これに
対し、図6に示す実施例6のインターポーザ基板82は
遊びを持たず、更には正六角形であることから回路基板
12上に隙間なく密に並べた状態で実装することができ
るので、回路基板12に対する実装密度を大きく向上さ
せ、その結果、回路基板12に対する半導体チップ1c
の実装密度を高めることができる。
That is, the interposer substrate 72 shown in FIG.
The electrode lands 29 are not disposed in the four corners of the semiconductor chip 1 and are in a play state. The presence of the four play corners means that when the interposer substrate 72 is mounted on the circuit board 12, the mounting density of the semiconductor chips 1c on the circuit board 12 is high. Lower. On the other hand, the interposer substrate 82 of the sixth embodiment shown in FIG. 6 has no play, and since it is a regular hexagon, it can be mounted in a densely arranged state on the circuit substrate 12 without any gaps. The mounting density on the board 12 is greatly improved, and as a result, the semiconductor chip 1c on the circuit board 12 is
The mounting density of can be increased.

【0050】(実施例7)図7は実施例7の半導体装置
91におけるインターポーザ基板92の電極ランド29
が配置された裏面側を示す図である。すなわち、実施例
7のインターポーザ基板92は、一層円形化した円環形
状の領域内に電極ランド29を配置した円形状のインタ
ーポーザ基板92の表面側に円形状の半導体チップ1d
を実装したものである。このような半導体装置91は、
半導体チップ1dの中心から最外周の電極ランド29ま
での距離と、半導体チップ1dの中心から半導体チップ
1dの端縁までの距離との差がほぼ一定しており、従っ
て熱衝撃を受けても最外周の電極ランド29の半田にか
かる応力に差は殆どなく、特定の電極ランド29におい
て半田が破断するようなトラブルは発生しない。すなわ
ち、熱衝撃を受けて電極ランド29の半田に発生する応
力を可及的に小さくするという観点からは、円形状のイ
ンターポーザ基板92、円環形状とした電極ランド29
の配置領域、円形状の半導体チップ1dを回路基板12
に実装した半導体装置91は最も好ましいものとなる。
(Embodiment 7) FIG. 7 shows an electrode land 29 of an interposer substrate 92 in a semiconductor device 91 of Embodiment 7.
It is a figure which shows the back surface side by which is arrange | positioned. That is, in the interposer substrate 92 of the seventh embodiment, the circular semiconductor chip 1d is formed on the front surface side of the circular interposer substrate 92 in which the electrode lands 29 are arranged in the more circularized annular region.
Is implemented. Such a semiconductor device 91 is
The difference between the distance from the center of the semiconductor chip 1d to the outermost peripheral electrode land 29 and the distance from the center of the semiconductor chip 1d to the edge of the semiconductor chip 1d is substantially constant, and therefore even if a thermal shock is applied, There is almost no difference in the stress applied to the solder of the electrode lands 29 on the outer circumference, and no trouble such as the breakage of the solder occurs in the specific electrode lands 29. That is, from the viewpoint of reducing the stress generated in the solder of the electrode land 29 due to thermal shock as much as possible, the circular interposer substrate 92 and the ring-shaped electrode land 29.
Of the circular semiconductor chip 1d on the circuit board 12
The semiconductor device 91 mounted on is the most preferable.

【0051】以上、本発明のインターポーザ基板、その
製造方法、および半導体装置を実施例によって説明した
が、勿論、本発明はこれらに限られることなく、本発明
の技術的思想に基づいて種々の変形が可能である。
Although the interposer substrate, the manufacturing method thereof, and the semiconductor device of the present invention have been described above with reference to the embodiments, the present invention is not limited to these, and various modifications can be made based on the technical idea of the present invention. Is possible.

【0052】比較例のインターポーザ基板、すなわち、
表面側に10mm角で256ピンの半導体チップが装着
され裏面側に回路基板が接合された17mm角のインタ
ーポーザ基板において、半田を介して回路基板と接続し
固定するためのインターポーザ基板の電極ランドを正方
形の角環形状の領域に配置した比較例のインタポーザ基
板の耐熱衝撃性を向上させることを目的として、本実施
例においては、インターポーザ基板の外形状、電極ラン
ドの配置領域の形状、および半導体チップの外形状を正
五角形以上の正多角形、円形、またこれらと近似の形状
とする場合を例示したが、これまでにも述べたように、
熱衝撃を受けた時にインターポーザ基板上の最外周の電
極ランドの半田にかかる応力は、半導体チップの中心か
ら半導体チップの端縁までの距離と、同一方向の半導体
チップの中心から最外周の電極ランドまでの距離との差
が熱膨張係数の違いによって増大されることにより発生
するものであるから、本発明のインターポーザ基板、そ
の製造方法、半導体装置は、半導体チップの実寸、イン
ターポーザ基板の実寸、およびインターポーザ基板にお
ける電極ランドの配置領域の実寸に関係なく適用され
る。
The interposer substrate of the comparative example, that is,
In a 17 mm square interposer board with a semiconductor chip of 10 mm square and 256 pins mounted on the front side and a circuit board bonded to the back side, the electrode land of the interposer board for connecting and fixing to the circuit board via solder is square. For the purpose of improving the thermal shock resistance of the interposer substrate of the comparative example arranged in the square ring-shaped region, the outer shape of the interposer substrate, the shape of the arrangement region of the electrode land, and the semiconductor chip The case where the outer shape is a regular polygon having a regular pentagon or more, a circle, and a shape similar to these is exemplified, but as described so far,
The stress applied to the solder of the outermost electrode land on the interposer substrate when subjected to thermal shock is the distance from the center of the semiconductor chip to the edge of the semiconductor chip and the electrode land on the outermost periphery from the center of the semiconductor chip in the same direction. Since the difference with the distance to is caused by the increase in the coefficient of thermal expansion, the interposer substrate of the present invention, the manufacturing method thereof, the semiconductor device, the actual size of the semiconductor chip, the actual size of the interposer substrate, and It is applied regardless of the actual size of the arrangement area of the electrode lands on the interposer substrate.

【0053】また本実施例においては、半導体チップ1
a、1b、1c、または1dがフェイスアップとして装
着され回路基板に実装されたインターポーザ基板につい
て説明したが、本発明は半導体チップ1a、1b、1
c、1dがフェイスダウンとされフリップチップ的に装
着される場合も含む。
Further, in the present embodiment, the semiconductor chip 1
The interposer substrate in which a, 1b, 1c, or 1d is mounted as a face-up and mounted on the circuit substrate has been described, but the present invention is not limited to the semiconductor chips 1a, 1b, and 1.
Including the case where the c and 1d are face down and are mounted in a flip chip manner.

【0054】また本実施例においては、インターポーザ
基板が正方形、正六角形、正八角形、および正多角形の
究極の形状である円形のものを示したが、これら以外の
正多角形またはそれらに近似の形状であってもよい。ま
た本実施例においては、インターポーザ基板において、
平行な二辺を有する正多角形として、正六角形、正八角
形を例示したが、これら以外に正十二角形、正十六角形
等が含まれることは言うまでもない。また本実施例にお
いては、半導体チップにおいて、外形状が正方形、正六
角形、正八角形、正多角形の究極の形状である円形のも
のを示したが、これら以外の正多角形またはそれらに近
似の形状であってもよい。
In this embodiment, the interposer substrate has a circular shape which is the ultimate shape of a square, a regular hexagon, a regular octagon, and a regular polygon, but other regular polygons or their approximations. It may have a shape. Further, in this embodiment, in the interposer substrate,
As the regular polygon having two parallel sides, a regular hexagon and a regular octagon are exemplified, but it goes without saying that a regular dodecagon, a regular hexagon and the like are also included. In the present embodiment, the semiconductor chip has a circular outer shape, which is the ultimate shape of a square, a regular hexagon, a regular octagon, and a regular polygon. It may have a shape.

【0055】また本実施例においては、電極ランドが円
環形状の領域内に配置されたインターポーザ基板を例示
したが、勿論、円形状としてもよく、また正五角形以上
の正多角形、例えば正六角形、正八角形やこれらに近似
の形状、ないしはそれらの角環形状としてもよい。また
本実施例においては、電極ランドが垂直な二方向に等ピ
ッチで配列された場合を示したが、二方向がそれぞれ異
なるピッチで配列されたものであってもよく、また配列
の二方向は垂直でなくてもよい。
In the present embodiment, the interposer substrate in which the electrode lands are arranged in the ring-shaped region is illustrated, but of course, it may have a circular shape, or a regular polygon of a regular pentagon or more, for example, a regular hexagon. The shape may be a regular octagon, a shape close to these, or a square ring shape thereof. In this embodiment, the case where the electrode lands are arranged at equal pitches in two vertical directions is shown, but the two directions may be arranged at different pitches. It need not be vertical.

【0056】[0056]

【発明の効果】本発明のインターポーザ基板、その製造
方法、および半導体装置は以上に説明したような形態で
実施され、次に述べるような効果を奏する。
The interposer substrate, the method for manufacturing the same, and the semiconductor device of the present invention are implemented in the forms described above, and have the following effects.

【0057】請求項1のインターポーザ基板によれば、
回路基板と半田を介して接合するための多数の電極ラン
ドが半導体チップと中心をほぼ一致して画成される正五
角形以上の正多角形、円形、またはこれらに近似した形
状の領域内に配置されているので、最外周の電極ランド
であっても、半導体チップの中心から当該電極ランドま
での距離は、半導体チップの中心から半導体チップの端
縁までの距離と大きくは異ならず、従って半導体チップ
とインターポーザ基板の熱膨張係数の違いによって発生
し当該電極ランドの半田にかかる応力は小さく、半田は
破断されないことからインターポーザ基板、それによる
半導体装置が長寿命化される。
According to the interposer substrate of claim 1,
A large number of electrode lands for connecting to the circuit board via solder are arranged in the area of a regular pentagon or more regular polygon, a circle, or a shape similar to these, which is defined by the center of the semiconductor chip being almost aligned. Therefore, even in the outermost peripheral electrode land, the distance from the center of the semiconductor chip to the electrode land is not significantly different from the distance from the center of the semiconductor chip to the edge of the semiconductor chip, and therefore the semiconductor chip And the stress applied to the solder of the electrode land caused by the difference in the thermal expansion coefficient of the interposer substrate is small, and the solder is not broken, so that the life of the interposer substrate and the semiconductor device by it is extended.

【0058】請求項2のインターポーザ基板によれば、
電極ランドが半導体チップの装着域に対応する部分また
は装着域の中心部に対応する部分を除いて配置されてい
るので、半導体チップがインターポーザ基板に対しフェ
イスアップに固定されてワイヤボンディングされ、イン
タ−ポーザ基板に対向する半導体チップの面には半導体
の電極が存在しない場合に、合理的な配置の電極ランド
を提供する。請求項3のインターポーザ基板によれば、
電極ランドが格子状に配置されているので、回路基板の
同様な配置の電極ランドと組み合せて容易に実装され
る。
According to the interposer substrate of claim 2,
Since the electrode lands are arranged except for the portion corresponding to the mounting area of the semiconductor chip or the portion corresponding to the central portion of the mounting area, the semiconductor chip is fixed face-up to the interposer substrate and wire-bonded. Provided is a reasonably arranged electrode land when no semiconductor electrode is present on the surface of the semiconductor chip facing the poser substrate. According to the interposer substrate of claim 3,
Since the electrode lands are arranged in a grid pattern, they can be easily mounted in combination with the electrode lands having the same arrangement on the circuit board.

【0059】請求項4のインターポーザ基板によれば、
その外形状が電極ランドの配置領域より若干大きい正五
角形以上の正多角形、円形、またはこれらに近似した形
状であるので、インターポーザ基板の半導体チップより
外側となる部分において電極ランドが配置されない遊び
の面積が小さくなり、その分だけ回路基板に対するイン
ターポーザ基板の実装密度を高めることができる。
According to the interposer substrate of claim 4,
Since the outer shape is a regular pentagon or more regular polygon which is slightly larger than the arrangement area of the electrode land, a circle, or a shape similar to these, the play in which the electrode land is not arranged in the portion outside the semiconductor chip of the interposer substrate The area is reduced, and the mounting density of the interposer board on the circuit board can be increased accordingly.

【0060】請求項5のインターポーザ基板によれば、
外形状が平行な二辺を有しているので、この平行な二辺
を掴み位置決めして回路基板に実装することができ、自
動装着機の適用を容易化させる。請求項6のインターポ
ーザ基板によれば、外形状が正六角形または正六角形に
近似の形状であるので、回路基板に対するインターポー
ザ基板の実装密度を最も高めることが可能であり、それ
を自動装着機によって行い得る。請求項7のインターポ
ーザ基板によれば、外形状が正八角形または正八角形に
近似の形状であるので、インターポーザ基板の半導体チ
ップより外側となる部分において電極ランドの配置され
ない遊びの面積が小さくなり、その分だけ回路基板に対
するインターポーザ基板の実装密度を高めることが可能
であり、それを自動装着機によって行い得る。
According to the interposer substrate of claim 5,
Since the outer shape has two parallel sides, the two parallel sides can be grasped and positioned and mounted on the circuit board, which facilitates application of the automatic mounting machine. According to the interposer substrate of claim 6, since the outer shape is a regular hexagon or a shape close to a regular hexagon, it is possible to maximize the packing density of the interposer substrate on the circuit board. obtain. According to the interposer substrate of claim 7, since the outer shape is a regular octagon or a shape close to a regular octagon, the play area where the electrode lands are not arranged is small in the portion of the interposer substrate outside the semiconductor chip, It is possible to increase the packing density of the interposer board with respect to the circuit board, and this can be performed by an automatic mounting machine.

【0061】請求項8のインターポーザ基板によれば、
半導体チップが電極ランドの配置領域より若干小さい正
五角形以上の正多角形、円形、またはこれらに近似した
外形状であるので、半導体チップの中心から半導体チッ
プの端縁までの距離と、半導体チップの中心から最外周
の電極ランドまでの距離とが近い値になり、半導体チッ
プとインターポーザ基板の熱膨張係数の違いによって発
生し最外周の電極ランドの半田にかかる応力も小さく半
田の破断は抑えられる。請求項9のインターポーザ基板
によれば、半導体チップが正六角形または正六角形に近
似の外形状であるので、ウェーハから半導体チップをダ
イシングする際の面積的なロスが最も小さく、現在の方
形の半導体チップと同等なコストの半導体チップが装着
されたものとなる。
According to the interposer substrate of claim 8,
Since the semiconductor chip is a regular pentagon or more regular polygon that is slightly smaller than the arrangement area of the electrode land, a circular shape, or an external shape similar to these, the distance from the center of the semiconductor chip to the edge of the semiconductor chip and the semiconductor chip The distance from the center to the outermost electrode land is close, and the stress applied to the solder of the outermost electrode land due to the difference in thermal expansion coefficient between the semiconductor chip and the interposer substrate is small, and the breakage of the solder is suppressed. According to the interposer substrate of claim 9, since the semiconductor chip has a regular hexagonal shape or an outer shape approximate to a regular hexagonal shape, the area loss when dicing the semiconductor chip from the wafer is the smallest, and the present rectangular semiconductor chip is used. A semiconductor chip having the same cost as that of is mounted.

【0062】請求項10のインターポーザ基板の製造方
法によれば、半田を介して回路基板と接合するための多
数の電極ランドを、インターポーザ基板の一方の面の半
導体チップと中心をほぼ一致させて他方の面に画成され
る正五角形以上の正多角形、円形、またはこれらに近似
した形状の領域内に配置するので、最外周に配置される
電極ランドであっても、半導体チップの中心から当該電
極ランドまでの距離は、半導体チップの中心から半導体
チップの端縁までの距離に近い値となり、半導体チップ
とインターポーザ基板の熱膨張係数の違いによって発生
し当該電極ランドの半田にかかる応力を小さくして半田
が破断されることを防ぎインターポーザ基板、それによ
る半導体装置を長寿命化させる。
According to the interposer substrate manufacturing method of the tenth aspect, a large number of electrode lands for joining to the circuit board through solder are made to be substantially centered with the semiconductor chip on one surface of the interposer substrate and the other is formed. Since it is arranged in the area of a regular pentagon or more regular polygon defined by the surface of, the circle, or a shape similar to these, even if the electrode land is arranged at the outermost periphery, The distance to the electrode land is close to the distance from the center of the semiconductor chip to the edge of the semiconductor chip, and the stress applied to the solder of the electrode land caused by the difference in thermal expansion coefficient between the semiconductor chip and the interposer substrate is reduced. The solder is prevented from being broken and the life of the semiconductor device made of the interposer substrate is prolonged.

【0063】請求項11のインターポーザ基板の製造方
法によれば、半導体チップの装着域に対応する部分また
は装着域の中心部に対応する部分を除いて電極ランドを
配置するので、半導体チップがインターポーザ基板に対
しフェイスアップに固定されてワイヤボンディングさ
れ、インタ−ポーザ基板に対向する半導体チップの面に
は半導体チップの電極が存在しない場合に、電極ランド
の合理的な配置を提供する。請求項12のインターポー
ザ基板の製造方法によれば、電極ランドを格子状に配置
するので、回路基板の同様に配置された電極ランドと組
み合わせることにより、インターポーザ基板を回路基板
に容易に実装することができる。
According to the interposer substrate manufacturing method of the eleventh aspect, since the electrode lands are arranged excluding a portion corresponding to the mounting area of the semiconductor chip or a portion corresponding to the central portion of the mounting area, the semiconductor chip has the interposer substrate. On the other hand, when the electrodes of the semiconductor chip do not exist on the surface of the semiconductor chip that is fixed face-up and wire-bonded and faces the interposer substrate, a reasonable arrangement of electrode lands is provided. According to the interposer substrate manufacturing method of claim 12, since the electrode lands are arranged in a grid pattern, the interposer substrate can be easily mounted on the circuit board by combining with the electrode lands similarly arranged on the circuit board. it can.

【0064】請求項13のインターポーザ基板の製造方
法によれば、その外形状を電極ランドの配置領域より若
干大きい正五角形以上の正多角形、円形、またはこれら
に近似した形状に作製するので、インターポーザ基板の
半導体チップより外側となる部分において電極ランドが
配置されない遊びの面積が小さくなることから、その分
だけ回路基板に対するインターポーザ基板の実装密度を
高めることができる。
According to the interposer substrate manufacturing method of the thirteenth aspect, the outer shape of the interposer substrate is made to be a regular pentagon or more regular polygon which is slightly larger than the arrangement area of the electrode lands, a circular shape, or a shape close to these. Since the area of the play in which the electrode lands are not arranged is smaller in the portion of the substrate outside the semiconductor chip, the mounting density of the interposer substrate on the circuit substrate can be increased accordingly.

【0065】請求項14のインターポーザ基板の製造方
法によれば、外形状を平行な二辺を有する形状に作製す
るので、その平行な二辺を掴み位置決めしての装着が可
能であり、自動装着機の適用を容易化させる。請求項1
5のインターポーザ基板の製造方法によれば、外形状を
正六角形または正六角形に近似の形状に作製するので、
回路基板に対するインターポーザ基板の実装密度を最も
高めることができ、これを自動装着機によって行い得
る。請求項16のインターポーザ基板の製造方法によれ
ば、外形状を正八角形または正八角形に近似の形状に作
製するので、インターポーザ基板の半導体チップより外
側となる部分において電極ランドの配置されない遊びの
面積が小さくなり、その分だけ回路基板に対するインタ
ーポーザ基板の実装密度を高めることができ、これを自
動装着機によって行い得る。
According to the interposer substrate manufacturing method of the fourteenth aspect, since the outer shape is manufactured to have a shape having two parallel sides, the two parallel sides can be grasped and positioned for mounting, and automatic mounting is possible. Facilitate the application of the machine. Claim 1
According to the interposer substrate manufacturing method of 5, the outer shape is formed into a regular hexagon or a shape close to a regular hexagon.
The packing density of the interposer board on the circuit board can be maximized and this can be done by an automatic mounting machine. According to the method of manufacturing an interposer substrate of claim 16, since the outer shape is formed into a regular octagon or a shape close to a regular octagon, the play area where the electrode land is not arranged is outside the semiconductor chip of the interposer substrate. The size of the interposer board can be reduced, and the mounting density of the interposer board with respect to the circuit board can be increased accordingly.

【0066】請求項17のインターポーザ基板の製造方
法によれば、半導体チップとして電極ランドの配置領域
より若干小さい正五角形以上の正多角形、円形、または
これらに近似の外形状であるものが装着されるので、半
導体チップの中心から半導体チップの端縁までの距離と
半導体チップの中心からインターポーザ基板上の最外周
の電極ランドまでの距離とが近い値になることから、半
導体チップとインターポーザ基板の熱膨張係数の違いに
よって発生して最外周の電極ランドの半田にかかる応力
を小さくし、半田の破断を発生させない。請求項18の
インターポーザ基板の製造方法によれば、半導体チップ
の外形状が正六角形または正六角形に近似の形状である
ので、ウェーハから半導体チップをダイシングする際の
面積的なロスが最も小さく、現在の方形の半導体チップ
を使用する場合と比較して製造コストを殆ど増大させな
い。
According to the method of manufacturing an interposer substrate of claim 17, as a semiconductor chip, a regular polygon having a regular pentagon or more, a circular shape which is slightly smaller than the arrangement area of the electrode lands, or an external shape approximate to these is mounted. Therefore, the distance from the center of the semiconductor chip to the edge of the semiconductor chip and the distance from the center of the semiconductor chip to the outermost electrode land on the interposer substrate are close to each other. The stress caused by the difference in expansion coefficient and applied to the solder of the outermost electrode land is reduced, and the solder is not broken. According to the method of manufacturing an interposer substrate of claim 18, since the outer shape of the semiconductor chip is a regular hexagon or a shape close to a regular hexagon, the area loss when dicing the semiconductor chip from the wafer is the smallest, and The manufacturing cost is hardly increased as compared with the case of using the rectangular semiconductor chip.

【0067】請求項19の半導体装置によれば、インタ
ーポーザ基板と回路基板とを半田を介して接合するため
の多数の電極ランドが半導体チップと中心をほぼ一致し
て画成される正五角形以上の正多角形、円形、またはこ
れらに近似した形状の領域内に配置されているので、最
外周の電極ランドであっても、半導体チップの中心から
当該電極ランドまでの距離は、半導体チップの中心から
半導体チップの端縁までの距離と大きくは異ならず、従
って半導体チップとインターポーザ基板の熱膨張係数の
違いによって発生し当該電極ランドの半田にかかる応力
は小さく、半田は破断されないことから半導体装置は長
寿命化される。
According to the semiconductor device of the nineteenth aspect, a large number of electrode lands for joining the interposer substrate and the circuit substrate through the solder are formed in a regular pentagonal shape or more so as to be substantially centered with the semiconductor chip. Since it is arranged in a regular polygon, a circle, or an area having a shape similar to these, the distance from the center of the semiconductor chip to the electrode land is the distance from the center of the semiconductor chip even if it is the outermost electrode land. The distance to the edge of the semiconductor chip does not differ greatly, and therefore the stress applied to the solder of the electrode land caused by the difference in the coefficient of thermal expansion between the semiconductor chip and the interposer substrate is small, and the solder is not broken, so the semiconductor device is long. Life is extended.

【0068】請求項20の半導体装置によれば、半導体
チップが電極ランドの配置領域より若干小さい正五角形
以上の正多角形、円形、またはこれらに近似した外形状
を有しているので、半導体チップの中心から半導体チッ
プの端縁までの距離と、半導体チップの中心から最外周
の電極ランドまでの距離とが近い値になり、半導体チッ
プとインターポーザ基板の熱膨張係数の違いによって発
生し最外周の電極ランドの半田にかかる応力も小さく半
田の破断は抑えられる。請求項21の半導体装置によれ
ば、半導体チップが正六角形または正六角形に近似の外
形状を有しているので、ウェーハから半導体チップをダ
イシングする際の面積的なロスが最も小さく、現在の方
形の半導体チップを装着する場合と比較して製造コスト
を殆ど増大させない。
According to the semiconductor device of the twentieth aspect, since the semiconductor chip has a regular polygon having a regular pentagon or more, a circular shape which is slightly smaller than the arrangement area of the electrode lands, a circular shape, or an external shape similar to these, the semiconductor chip. The distance from the center of the semiconductor chip to the edge of the semiconductor chip and the distance from the center of the semiconductor chip to the outermost electrode land become close to each other, which is caused by the difference in the thermal expansion coefficient between the semiconductor chip and the interposer substrate. The stress applied to the solder of the electrode land is small and the breakage of the solder can be suppressed. According to the semiconductor device of claim 21, since the semiconductor chip has a regular hexagonal shape or an outer shape approximate to a regular hexagonal shape, the area loss when dicing the semiconductor chip from the wafer is the smallest, and the present rectangular shape. The manufacturing cost is hardly increased as compared with the case where the semiconductor chip is mounted.

【図面の簡単な説明】[Brief description of drawings]

【図1】Aは実施例1の半導体装置におけるインターポ
ーザ基板の裏面図であり、Bは比較例の半導体装置にお
けるインターポーザ基板の裏面図である。
FIG. 1A is a rear view of an interposer substrate in a semiconductor device of Example 1, and B is a rear view of an interposer substrate in a semiconductor device of a comparative example.

【図2】実施例2の半導体装置におけるインターポーザ
基板の裏面図である。
FIG. 2 is a back view of an interposer substrate in a semiconductor device of Example 2.

【図3】実施例3の半導体装置におけるインターポーザ
基板の裏面図である。
FIG. 3 is a back view of an interposer substrate in a semiconductor device of Example 3.

【図4】実施例4の半導体装置におけるインターポーザ
基板の裏面図である。
FIG. 4 is a back view of an interposer substrate in a semiconductor device of Example 4.

【図5】実施例5の半導体装置におけるインターポーザ
基板の裏面図である。
FIG. 5 is a back view of an interposer substrate in a semiconductor device of Example 5.

【図6】実施例6の半導体装置におけるインターポーザ
基板の裏面図である。
FIG. 6 is a back view of an interposer substrate in a semiconductor device of Example 6.

【図7】実施例7の半導体装置におけるインターポーザ
基板の裏面図である。
FIG. 7 is a back view of an interposer substrate in a semiconductor device of Example 7.

【図8】半導体チップの装着されたインターポーザ基板
を回路基板に実装してなるインターポーザ基板を模式的
に示す図であり、Aは断面図、BはAにおける[B]−
[B]線方向からインターポーザ基板の裏面図である。
8A and 8B are diagrams schematically showing an interposer substrate formed by mounting an interposer substrate on which a semiconductor chip is mounted on a circuit board, where A is a cross-sectional view and B is [B] -in A.
It is a back view of an interposer board | substrate from the [B] line direction.

【図9】図8のBと同様な裏面図であり、四隅の電極ラ
ンドの対角線の方向の外側に補強ランドを設けたもので
ある。
9 is a rear view similar to FIG. 8B, in which reinforcing lands are provided on the outer sides in the diagonal direction of the electrode lands at the four corners.

【図10】図8のBと同様な裏面図であり、四隅部に面
積の大きいダミーランドを設けたものである。
10 is a rear view similar to FIG. 8B, in which dummy lands having large areas are provided at four corners.

【符号の説明】[Explanation of symbols]

1a、1b、1c、1d……半導体チップ、29……電
極ランド、31、41、51、61、71、81、91
……半導体装置、32、42、52、62、72、8
2、92……インターポーザ基板。
1a, 1b, 1c, 1d ... Semiconductor chip, 29 ... Electrode land, 31, 41, 51, 61, 71, 81, 91
... Semiconductor devices, 32, 42, 52, 62, 72, 8
2,92 ... Interposer substrate.

Claims (21)

【特許請求の範囲】[Claims] 【請求項1】 一方の面に半導体チップが装着され他方
の面に回路基板が接合されるインターポーザ基板におい
て、 前記インターポーザ基板を半田によって前記回路基板と
電気的に接続し固定するための多数の電極ランドが前記
半導体チップと中心をほぼ一致させて前記インターポー
ザ基板の他方の面に画成される正五角形以上の正多角
形、円形、またはこれらに近似した形状の領域内に配置
されていることを特徴とするインターポーザ基板。
1. An interposer substrate in which a semiconductor chip is mounted on one surface and a circuit board is joined to the other surface, and a large number of electrodes for electrically connecting and fixing the interposer substrate to the circuit board by soldering. The land is arranged in a region of a regular pentagon or more regular polygon formed on the other surface of the interposer substrate with the center substantially aligned with the semiconductor chip, a circle, or a region having a shape similar to these. Characterized interposer substrate.
【請求項2】 前記電極ランドが前記半導体チップの装
着域に対応する部分または前記装着域の中心部に対応す
る部分を除いて配置されていることを特徴とする請求項
1に記載のインターポーザ基板。
2. The interposer substrate according to claim 1, wherein the electrode lands are arranged except a portion corresponding to a mounting area of the semiconductor chip or a portion corresponding to a central portion of the mounting area. .
【請求項3】 前記電極ランドが格子状に配置されてい
ることを特徴とする請求項1に記載のインターポーザ基
板。
3. The interposer substrate according to claim 1, wherein the electrode lands are arranged in a grid pattern.
【請求項4】 外形状が前記電極ランドの配置領域より
若干大きい正五角形以上の正多角形、円形、またはこれ
らに近似した形状であることを特徴とする請求項1に記
載のインターポーザ基板。
4. The interposer substrate according to claim 1, wherein the outer shape is a regular pentagon or more regular polygon which is slightly larger than the arrangement area of the electrode lands, a circle, or a shape similar thereto.
【請求項5】 前記外形状が平行な二辺を有しているこ
とを特徴とする請求項4に記載のインターポーザ基板。
5. The interposer substrate according to claim 4, wherein the outer shape has two parallel sides.
【請求項6】 前記外形状が正六角形または正六角形に
近似の形状であることを特徴とする請求項5に記載のイ
ンターポーザ基板。
6. The interposer substrate according to claim 5, wherein the outer shape is a regular hexagon or a shape approximate to a regular hexagon.
【請求項7】 前記外形状が正八角形または正八角形に
近似の形状であることを特徴とする請求項5に記載のイ
ンターポーザ基板。
7. The interposer substrate according to claim 5, wherein the outer shape is a regular octagon or a shape close to a regular octagon.
【請求項8】 前記半導体チップが前記電極ランドの配
置領域より若干小さい正五角形以上の正多角形、円形、
またはこれらに近似の外形状であることを特徴とする請
求項1に記載のインターポーザ基板。
8. The semiconductor chip is a regular pentagon or more regular polygon which is slightly smaller than the arrangement area of the electrode land, a circle,
The interposer substrate according to claim 1, wherein the interposer substrate has an outer shape similar to these.
【請求項9】 前記半導体チップが正六角形または正六
角形に近似の外形状であることを特徴とする請求項8に
記載のインターポーザ基板。
9. The interposer substrate according to claim 8, wherein the semiconductor chip has a regular hexagonal shape or an outer shape approximate to a regular hexagonal shape.
【請求項10】 一方の面に半導体チップが装着され他
方の面に回路基板が接合されるインターポーザ基板の製
造方法において、 前記インターポーザ基板を半田によって前記回路基板と
電気的に接続し固定するための多数の電極ランドを、前
記インターポーザ基板の他方の面に前記半導体チップと
中心をほぼ一致させて画成される正五角形以上の正多角
形、円形、またはこれらに近似した形状の領域内に配置
することを特徴とするインターポーザ基板の製造方法。
10. A method of manufacturing an interposer substrate, wherein a semiconductor chip is mounted on one surface and a circuit board is bonded on the other surface, wherein the interposer substrate is electrically connected and fixed to the circuit board by soldering. A large number of electrode lands are arranged on the other surface of the interposer substrate in a region of a regular pentagon or more regular polygon, a circle, or a shape similar to these, which is defined by substantially matching the center with the semiconductor chip. A method of manufacturing an interposer substrate, comprising:
【請求項11】 前記半導体チップの装着域に対応する
部分または前記装着域の中心部に対応する部分を除いて
前記電極ランドを配置することを特徴とする請求項10
に記載のインターポーザ基板の製造方法。
11. The electrode land is arranged except for a portion corresponding to a mounting area of the semiconductor chip or a portion corresponding to a central portion of the mounting area.
A method for manufacturing an interposer substrate according to.
【請求項12】 前記電極ランドを格子状に配置するこ
とを特徴とする請求項10に記載のインターポーザ基板
の製造方法。
12. The method of manufacturing an interposer substrate according to claim 10, wherein the electrode lands are arranged in a grid pattern.
【請求項13】 外形状を前記電極ランドの配置領域よ
り若干大きい正五角形以上の正多角形、円形、またはこ
れらに近似した形状に作製することを特徴とする請求項
10に記載のインターポーザ基板の製造方法。
13. The interposer substrate according to claim 10, wherein the outer shape is formed into a regular pentagon or more regular polygon which is slightly larger than the arrangement area of the electrode lands, a circular shape, or a shape similar to these. Production method.
【請求項14】 前記外形状を平行な二辺を有する形状
に作製することを特徴とする請求項13に記載のインタ
ーポーザ基板の製造方法。
14. The method of manufacturing an interposer substrate according to claim 13, wherein the outer shape is formed into a shape having two parallel sides.
【請求項15】 前記外形状を正六角形または正六角形
に近似の形状に作製することを特徴とする請求項14に
記載のインターポーザ基板の製造方法。
15. The method of manufacturing an interposer substrate according to claim 14, wherein the outer shape is formed into a regular hexagon or a shape close to a regular hexagon.
【請求項16】 前記外形状を正八角形または正八角形
に近似の形状に作製することを特徴とする請求項14に
記載のインターポーザ基板の製造方法。
16. The method of manufacturing an interposer substrate according to claim 14, wherein the outer shape is formed into a regular octagon or a shape close to a regular octagon.
【請求項17】 前記半導体チップとして前記電極ラン
ドの配置領域より若干小さい正五角形以上の正多角形、
円形、またはこれらに近似の外形状であるものが装着さ
れることを特徴とする請求項10に記載のインターポー
ザ基板の製造方法。
17. A regular polygon having a regular pentagon or more, which is slightly smaller than the arrangement region of the electrode lands, as the semiconductor chip,
The method of manufacturing an interposer substrate according to claim 10, wherein a circular shape or an outer shape close to these is mounted.
【請求項18】 前記半導体チップの外形状が正六角形
または正六角形に近似の形状であることを特徴とする請
求項17に記載のインターポーザ基板の製造方法。
18. The method for manufacturing an interposer substrate according to claim 17, wherein the outer shape of the semiconductor chip is a regular hexagon or a shape approximate to a regular hexagon.
【請求項19】 インターポーザ基板の一方の面に半導
体チップが装着され他方の面に回路基板が接合された半
導体装置において、 前記インターポーザ基板を半田によって前記回路基板と
電気的に接続し固定するための多数の電極ランドが前記
半導体チップと中心をほぼ一致させて前記インターポー
ザ基板の他方の面に画成される正五角形以上の正多角
形、円形、またはこれらに近似した形状の領域内に配置
されていることを特徴とする半導体装置。
19. A semiconductor device in which a semiconductor chip is mounted on one surface of an interposer substrate and a circuit board is joined to the other surface thereof for electrically connecting and fixing the interposer substrate to the circuit board by soldering. A large number of electrode lands are arranged in a region of a regular polygon having a regular pentagon or more, a circle, or a shape close to these, which is formed on the other surface of the interposer substrate so that its center is substantially aligned with the semiconductor chip. A semiconductor device characterized in that
【請求項20】 前記半導体チップが前記電極ランドの
配置領域より若干小さい正五角形以上の正多角形、円
形、またはこれらに近似した外形状を有していることを
特徴とする請求項19に記載の半導体装置。
20. The semiconductor chip according to claim 19, wherein the semiconductor chip has a regular polygon having a regular pentagon or more, a regular polygon having a size slightly smaller than the arrangement area of the electrode lands, a circle, or an outer shape similar to these. Semiconductor device.
【請求項21】 前記半導体チップが正六角形または正
六角形に近似の外形状を有していることを特徴とする請
求項20に記載の半導体装置。
21. The semiconductor device according to claim 20, wherein the semiconductor chip has a regular hexagon or an outer shape approximate to a regular hexagon.
JP2001302638A 2001-09-28 2001-09-28 Interposer board and manufacturing method thereof, and semiconductor device Pending JP2003110060A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001302638A JP2003110060A (en) 2001-09-28 2001-09-28 Interposer board and manufacturing method thereof, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001302638A JP2003110060A (en) 2001-09-28 2001-09-28 Interposer board and manufacturing method thereof, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2003110060A true JP2003110060A (en) 2003-04-11

Family

ID=19122845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001302638A Pending JP2003110060A (en) 2001-09-28 2001-09-28 Interposer board and manufacturing method thereof, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2003110060A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7258549B2 (en) 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP2008091493A (en) * 2006-09-29 2008-04-17 Matsushita Electric Works Ltd Photoelectric converter
JP2012209320A (en) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd Semiconductor device and method for manufacturing the same
JP2014219391A (en) * 2013-05-06 2014-11-20 巨擘科技股▲ふん▼有限公司Princo Corp. Structure of wrist watch, electron core for wrist watch, and method of manufacturing wrist watch
JP2015115512A (en) * 2013-12-13 2015-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation Chip mounting structure
US9893031B2 (en) 2013-11-29 2018-02-13 International Business Machines Corporation Chip mounting structure

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7258549B2 (en) 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
US7748110B2 (en) 2004-02-20 2010-07-06 Panasonic Corporation Method for producing connection member
JP2008091493A (en) * 2006-09-29 2008-04-17 Matsushita Electric Works Ltd Photoelectric converter
JP2012209320A (en) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd Semiconductor device and method for manufacturing the same
JP2014219391A (en) * 2013-05-06 2014-11-20 巨擘科技股▲ふん▼有限公司Princo Corp. Structure of wrist watch, electron core for wrist watch, and method of manufacturing wrist watch
US9256209B2 (en) 2013-05-06 2016-02-09 Princo Middle East Fze Wristwatch structure, electronic core for wristwatch, and method for manufacturing wristwatch
US9893031B2 (en) 2013-11-29 2018-02-13 International Business Machines Corporation Chip mounting structure
JP2015115512A (en) * 2013-12-13 2015-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation Chip mounting structure

Similar Documents

Publication Publication Date Title
TWI311348B (en) Semiconductor device
US20020030289A1 (en) Wire arrayed chip size package and fabrication method thereof
US20090267217A1 (en) Semiconductor device
JP2009212315A (en) Semiconductor device and manufacturing method thereof
KR20150041029A (en) BVA interposer
JPWO2002103793A1 (en) Semiconductor device and manufacturing method thereof
JPH09260527A (en) Chip carrier and semiconductor device using the same
JP2005026680A (en) Stacked ball grid array package and its manufacturing method
JP2010147070A (en) Semiconductor device
JP2012230981A (en) Semiconductor device and manufacturing method of the same
JP3732194B2 (en) Semiconductor device
US20070035008A1 (en) Thin IC package for improving heat dissipation from chip backside
JP2001156251A (en) Semiconductor device
JP2009043793A (en) Semiconductor device and method of manufacturing the same
TWI792588B (en) Semiconductor package
JP2003110060A (en) Interposer board and manufacturing method thereof, and semiconductor device
JP2009212474A (en) Semiconductor device and method of manufacturing the same
JP2006294656A (en) Semiconductor device
JP4190602B2 (en) Semiconductor device
JP2000232186A (en) Semiconductor device and its manufacture
JP2009283835A (en) Semiconductor device and method of manufacturing the same
JP2001185585A (en) Semiconductor device and manufacturing method thereof
JP2004241594A (en) Semiconductor package
JP2006339595A (en) Semiconductor device
JP4372749B2 (en) Semiconductor device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071027