JP2003100958A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2003100958A JP2003100958A JP2001292137A JP2001292137A JP2003100958A JP 2003100958 A JP2003100958 A JP 2003100958A JP 2001292137 A JP2001292137 A JP 2001292137A JP 2001292137 A JP2001292137 A JP 2001292137A JP 2003100958 A JP2003100958 A JP 2003100958A
- Authority
- JP
- Japan
- Prior art keywords
- sealing body
- semiconductor device
- back surface
- front surface
- concave shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、半導体装置に関
するもので、より詳細には、半導体チップを封止した封
止体と、この封止体から外部に延在するアウタリードと
を備え、封止体の裏面を基板に対向させるとともに、互
いの間に間隙を確保した状態で前記アウタリードを介し
て前記基板に実装される半導体装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more specifically, it includes a sealing body in which a semiconductor chip is sealed, and outer leads extending from the sealing body to the outside. The present invention relates to a semiconductor device mounted on the substrate via the outer leads in a state where the back surface of the body is opposed to the substrate and a gap is secured between them.
【0002】[0002]
【従来の技術】図10は、この種の半導体装置の実装状
態を示したものである。ここで示した半導体装置は、封
止体1と、この封止体1から外部に延在するアウタリー
ド2とを備えて構成してある。封止体1は、リードフレ
ームのダイパッド3にマウントした半導体チップ4、並
びにこの半導体チップ4のボンディングパッド5とイン
ナリード6とを接続する金線等のボンディングワイヤ7
(以下、これらボンディングパッド5、インナリード6
およびボンディングワイヤ7を含めてボンディング部と
いう)を封止する樹脂体である。アウタリード2は、イ
ンナリード6から連続して封止体1の外部に延在した
後、適宜屈曲成形したものである。2. Description of the Related Art FIG. 10 shows a mounted state of a semiconductor device of this type. The semiconductor device shown here is configured to include a sealing body 1 and an outer lead 2 extending from the sealing body 1 to the outside. The sealing body 1 includes a semiconductor chip 4 mounted on a die pad 3 of a lead frame, and a bonding wire 7 such as a gold wire connecting the bonding pad 5 of the semiconductor chip 4 and the inner lead 6.
(Hereinafter, these bonding pads 5 and inner leads 6
And a bonding portion including the bonding wire 7). The outer lead 2 is formed by continuously extending from the inner lead 6 to the outside of the sealing body 1 and then appropriately bent.
【0003】この半導体装置は、封止体1の裏面1aを
基板8に対向させ、かつこれら封止体1の裏面1aと基
板8との間にスタンドオフBと称される間隙を確保した
状態で、アウタリード2を介して基板8に実装され、所
望の機能を果たすようになる。In this semiconductor device, the back surface 1a of the sealing body 1 is opposed to the substrate 8 and a gap called a standoff B is secured between the back surface 1a of the sealing body 1 and the substrate 8. Then, it is mounted on the substrate 8 through the outer leads 2 and fulfills a desired function.
【0004】[0004]
【発明が解決しようとする課題】ところで、上記のよう
な半導体装置では、リードフレームのダイパッド3にマ
ウントした半導体チップ4およびボンディング部をそれ
ぞれ金型のキャビティに配置した後、該キャビティに溶
融樹脂を充填・硬化させることによって上述した封止体
1を構成するのが一般的である。By the way, in the semiconductor device as described above, the semiconductor chip 4 mounted on the die pad 3 of the lead frame and the bonding portion are respectively placed in the cavity of the mold, and the molten resin is placed in the cavity. Generally, the above-mentioned sealing body 1 is configured by filling and curing.
【0005】しかしながら、こうして構成した封止体1
にあっては、金型から離型した後に熱収縮等の影響によ
って反りが発生する場合がある。この反りは、周縁部に
比べて中央部が外方に向けて湾曲状に突出するように半
導体装置の封止体1を変形させるもので、例えば図11
(a)に示すように、封止体1の表面1b側に向けて発
生した場合、当該封止体1の全高Aを変形量Δaの分だ
けそのまま増加させることになる。一方、図11(b)
に示すように、封止体1の裏面1a側に向けて反りが発
生した場合には、スタンドオフBが変形量Δbの分だけ
そのまま減少(B−Δb)することになるばかりでな
く、封止体1の裏面1aと基板8とが相互に接触する虞
れもある。このような場合には、アウタリード2と基板
8との間に接触不良を招来することにも繋がるため、ア
ウタリード2を曲げ直して対応する等の作業が必要にな
る。However, the sealing body 1 thus constructed
In that case, after releasing from the mold, warping may occur due to the influence of heat shrinkage or the like. This warp deforms the sealing body 1 of the semiconductor device so that the central portion projects outward in a curved shape as compared with the peripheral portion, and for example, FIG.
As shown in (a), when it occurs toward the surface 1b side of the sealing body 1, the total height A of the sealing body 1 is increased as it is by the deformation amount Δa. On the other hand, FIG. 11 (b)
As shown in FIG. 3, when the warp occurs toward the back surface 1a side of the sealing body 1, not only the standoff B decreases by the deformation amount Δb (B−Δb), but also the sealing The back surface 1a of the stopper 1 and the substrate 8 may contact each other. In such a case, it may lead to poor contact between the outer lead 2 and the substrate 8, and therefore work such as bending the outer lead 2 to deal with it is necessary.
【0006】これらの結果、上記半導体装置では、それ
ぞれの方向への反りを考慮して基板8に実装する必要が
ある。具体的には、封止体1の裏面1a側への反りによ
る変形量Δbが0.1mmであるとすると、所望とする
スタンドオフBに対してさらに0.1mm以上の変形代
を確保しておかなければならない。また、封止体1の表
面1b側への反りによる変形量が0.1mmであるとす
ると、当該封止体1の上面に0.1mm以上の変形代が
必要となる。従って、これらを合計すれば、基板8から
の実質的な実装高さを0.2mm(Δa+Δb)以上も
余計に確保する必要があり、半導体装置の高密度実装化
を具現化する上で大きな妨げとなる。As a result, in the above semiconductor device, it is necessary to mount the semiconductor device on the substrate 8 in consideration of the warp in each direction. Specifically, assuming that the deformation amount Δb due to the warp of the sealing body 1 toward the back surface 1a side is 0.1 mm, a deformation margin of 0.1 mm or more is secured for the desired standoff B. I have to go. If the amount of deformation of the sealing body 1 due to the warpage toward the surface 1b is 0.1 mm, the upper surface of the sealing body 1 needs a deformation margin of 0.1 mm or more. Therefore, when these are summed up, it is necessary to secure an extra substantial mounting height from the substrate 8 of 0.2 mm (Δa + Δb) or more, which is a great obstacle to realizing high-density mounting of semiconductor devices. Becomes
【0007】この発明は上記実情に鑑みてなされたもの
で、封止体に反りが発生した場合であっても、高密度実
装を具現化することのできる半導体装置を得ることを目
的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to obtain a semiconductor device which can realize high-density mounting even when the sealing body is warped.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる半導体装置は、半導体チップを封
止した封止体と、この封止体から外部に延在するアウタ
リードとを備え、封止体の裏面を基板に対向させるとと
もに、互いの間に間隙を確保した状態で前記アウタリー
ドを介して前記基板に実装される半導体装置において、
前記封止体の裏面と表面との間の距離を周縁部から中央
部に向けて漸次小さく構成したことを特徴とする。In order to achieve the above object, a semiconductor device according to the present invention comprises a sealing body encapsulating a semiconductor chip, and outer leads extending from the sealing body to the outside. In a semiconductor device mounted on the substrate via the outer leads in a state in which the back surface of the sealing body is opposed to the substrate and a gap is secured between them,
It is characterized in that the distance between the back surface and the front surface of the sealing body is gradually reduced from the peripheral portion toward the central portion.
【0009】この発明によれば、周縁部よりも中央部が
薄くなるように封止体を構成しているため、反りが発生
した場合の封止体の突出量を可及的に抑えることが可能
になる。According to the present invention, since the sealing body is constructed so that the central portion is thinner than the peripheral portion, the amount of protrusion of the sealing body when warpage occurs can be suppressed as much as possible. It will be possible.
【0010】つぎの発明にかかる半導体装置は、半導体
チップおよびそのボンディング部を封止した封止体と、
この封止体から外部に延在するアウタリードとを備え、
封止体の裏面を基板に対向させるとともに、互いの間に
間隙を確保した状態で前記アウタリードを介して前記基
板に実装される半導体装置において、前記ボンディング
部よりも内方となる部分において前記封止体の裏面と表
面との間の距離を周縁部から中央部に向けて漸次小さく
構成したことを特徴とする。A semiconductor device according to the next invention comprises a semiconductor chip and an encapsulant encapsulating a bonding portion thereof,
Outer leads extending from the sealing body to the outside,
In the semiconductor device mounted on the substrate via the outer leads with the back surface of the sealing body facing the substrate and ensuring a gap between them, the sealing is performed at a portion inside the bonding portion. It is characterized in that the distance between the back surface and the front surface of the stopper is gradually reduced from the peripheral portion toward the central portion.
【0011】この発明によれば、ボンディング部より内
方となる部分において周縁部よりも中央部が薄くなるよ
うに封止体を構成しているため、該ボンディング部にお
ける封止体の厚さを十分に確保した状態で、反りが発生
した場合の封止体の突出量を可及的に抑えることが可能
になる。According to the present invention, since the sealing body is configured so that the central portion is thinner than the peripheral portion in the portion inward of the bonding portion, the thickness of the sealing body in the bonding portion is reduced. In a sufficiently secured state, it is possible to suppress the protrusion amount of the sealing body when warpage occurs as much as possible.
【0012】つぎの発明にかかる半導体装置は、上記の
発明において、前記封止体の裏面および表面の少なくと
も一方を凹状に形成することによってこれら裏面と表面
との間の距離を中央部に向けて漸次小さく構成したこと
を特徴とする。In the semiconductor device according to the next invention, in the above invention, at least one of the back surface and the front surface of the sealing body is formed in a concave shape so that a distance between the back surface and the front surface is directed toward a central portion. The feature is that it is configured to be gradually smaller.
【0013】この発明によれば、封止体において凹状に
形成した部分の突出量が予めマイナスとなる。According to the present invention, the amount of protrusion of the recessed portion of the sealing body is previously negative.
【0014】つぎの発明にかかる半導体装置は、上記の
発明において、前記封止体の裏面および表面の少なくと
も一方を湾曲した凹状に形成したことを特徴とする。A semiconductor device according to the next invention is characterized in that, in the above-mentioned invention, at least one of a back surface and a front surface of the sealing body is formed in a curved concave shape.
【0015】この発明によれば、反りが発生した場合の
変形量に応じて凹状に形成した部分の深さが大きくな
る。According to the present invention, the depth of the concave portion increases according to the amount of deformation when warpage occurs.
【0016】つぎの発明にかかる半導体装置は、上記の
発明において、前記封止体の裏面および表面の少なくと
も一方を中央部が平坦の凹状に形成したことを特徴とす
る。A semiconductor device according to the next invention is characterized in that, in the above invention, at least one of the back surface and the front surface of the sealing body is formed in a concave shape having a flat central portion.
【0017】この発明によれば、封止体を金型によって
成形する場合に、該金型において封止体の凹状に形成し
た部分の中央部に対応する部位を平坦に構成すればよ
い。According to the present invention, when the sealing body is molded by the die, the portion corresponding to the central portion of the recessed portion of the sealing body in the die may be flat.
【0018】つぎの発明にかかる半導体装置は、上記の
発明において、基板に対して互いに積層実装する場合に
は、下層となる封止体の裏面および表面の少なくとも一
方、あるいは上層となる封止体の裏面および表面の少な
くともを凹状に形成したことを特徴とする。In the semiconductor device according to the next invention, in the above invention, in the case where the substrates are laminated and mounted on the substrate, at least one of the back surface and the front surface of the lower sealing body or the upper sealing body. It is characterized in that at least the back surface and the front surface of are formed in a concave shape.
【0019】この発明によれば、互いに積層実装した封
止体において凹状に形成した部分の突出量が予めマイナ
スとなる。According to the present invention, the amount of protrusion of the concavely formed portions of the sealing bodies laminated and mounted on each other becomes negative in advance.
【0020】つぎの発明にかかる半導体装置は、上記の
発明において、下層となる封止体のサイズと上層となる
封止体のサイズとが相互に異なることを特徴とする請求
項6に記載の半導体装置。According to a sixth aspect of the present invention, in the above invention, the size of the lower layer encapsulant and the size of the upper layer encapsulant are different from each other. Semiconductor device.
【0021】この発明によれば、互いに積層実装したサ
イズの異なる封止体において凹状に形成した面の突出量
が予めマイナスとなる。According to the present invention, the amount of protrusion of the concave surfaces of the sealing bodies which are stacked and mounted on each other and have different sizes is previously minus.
【0022】[0022]
【発明の実施の形態】以下に添付図面を参照して、この
発明にかかる半導体装置の好適な実施の形態を詳細に説
明する。BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of a semiconductor device according to the present invention will be described in detail below with reference to the accompanying drawings.
【0023】実施の形態1.図1は、この発明の実施の
形態1である半導体装置の断面側面図である。ここで例
示する半導体装置10は、図10に示した従来の半導体
装置と同様、封止体11と、この封止体11から外部に
延在するアウタリード12とを備えて構成したものであ
る。Embodiment 1. 1 is a sectional side view of a semiconductor device according to a first embodiment of the present invention. Similar to the conventional semiconductor device shown in FIG. 10, the semiconductor device 10 illustrated here is configured to include a sealing body 11 and outer leads 12 extending from the sealing body 11 to the outside.
【0024】封止体11は、リードフレームのダイパッ
ド13にマウントした半導体チップ14、並びにこの半
導体チップ14のボンディングパッド15aとインナリ
ード15bとを接続する金線等のボンディングワイヤ1
5c(以下、これらボンディングパッド15a、インナ
リード15bおよびボンディングワイヤ15cを含めて
ボンディング部15という)を封止する樹脂体である。
アウタリード12は、インナリード15bから連続して
封止体11の外部に延在した後、適宜屈曲成形したもの
である。The sealing body 11 includes a semiconductor chip 14 mounted on the die pad 13 of the lead frame, and a bonding wire 1 such as a gold wire connecting the bonding pad 15a of the semiconductor chip 14 and the inner lead 15b.
5c (hereinafter, referred to as bonding portion 15 including the bonding pad 15a, inner lead 15b, and bonding wire 15c) is a resin body.
The outer lead 12 is formed by continuously extending from the inner lead 15b to the outside of the sealing body 11 and then appropriately bent.
【0025】図1からも明らかなように、本実施の形態
1の半導体装置10では、封止体11の裏面11aおよ
び表面11bをそれぞれ凹状に形成するようにしてい
る。これら凹状の裏面11aおよび表面11bは、それ
ぞれの最外周となる縁部から中央部に向けて漸次深さが
大きくなるように湾曲状に構成したものである。裏面1
1aおよび表面11bの中央部の深さは、実際に封止体
11に反りが発生した場合のそれぞれの変形量Δb,Δ
aと同等以上に設定してある。As is clear from FIG. 1, in the semiconductor device 10 according to the first embodiment, the back surface 11a and the front surface 11b of the sealing body 11 are each formed in a concave shape. The concave-shaped rear surface 11a and the concave surface 11b are formed in a curved shape such that the depth gradually increases from the outermost peripheral edge portion toward the central portion. Back side 1
The depths of the central portions of 1a and the surface 11b are the respective deformation amounts Δb and Δ when the sealing body 11 is actually warped.
It is set equal to or higher than a.
【0026】この半導体装置10においても、図10に
示した従来の半導体装置10と同様に、封止体11の裏
面11aを基板17に対向させ、かつ互いの間に所定の
スタンドオフBを確保した状態で、アウタリード12を
介して基板17に実装され、所望の機能を果たすように
なる。Also in this semiconductor device 10, as in the case of the conventional semiconductor device 10 shown in FIG. 10, the back surface 11a of the sealing body 11 is opposed to the substrate 17 and a predetermined standoff B is secured between them. In this state, it is mounted on the substrate 17 via the outer leads 12 and fulfills a desired function.
【0027】ここで、実施の形態1の半導体装置10に
よれば、上述したように、封止体11の裏面11aおよ
び表面11bをそれぞれ凹状に形成したことにより、そ
れぞれの突出量が予めマイナスとなっている。しかも、
それぞれ凹状に形成した裏面11aおよび表面11bの
深さを反りによる変形量Δb,Δaよりも大きく設定し
てある。従って、例えば図2(a)に示すように、封止
体11の裏面11a側に向けて反りが発生した場合に
も、その中央部が下方に向けて突出することはなく、基
板17との間のスタンドオフBが変化することはない。
一方、図2(b)に示すように、封止体11の表面11
b側に向けて反りが発生した場合にも、その中央部が上
方に向けて突出することはなく、半導体装置10の実装
高さHが変化することはない。つまり、封止体11の裏
面11a側への反りによる変形が凹状に形成した裏面1
1aによって相殺される一方、封止体11の表面11b
側への反りによる変形が凹状に形成した表面11bによ
って相殺されることになり、半導体装置10のスタンド
オフBや実装高さHには何らの影響も与えることがな
い。Here, according to the semiconductor device 10 of the first embodiment, as described above, the back surface 11a and the front surface 11b of the sealing body 11 are each formed in a concave shape, so that the protrusion amount of each of them is made negative in advance. Has become. Moreover,
The depths of the back surface 11a and the front surface 11b, which are respectively formed in a concave shape, are set to be larger than the deformation amounts Δb and Δa due to warpage. Therefore, for example, as shown in FIG. 2A, even when a warp occurs toward the back surface 11a side of the sealing body 11, the central portion thereof does not project downward, and thus the substrate 17 and The standoff B between them does not change.
On the other hand, as shown in FIG.
Even when the warp occurs toward the b side, the central portion thereof does not protrude upward, and the mounting height H of the semiconductor device 10 does not change. That is, the back surface 1 in which the deformation due to the warp of the sealing body 11 toward the back surface 11a is formed in a concave shape
While being offset by 1a, the surface 11b of the sealing body 11
The deformation due to the warp to the side is canceled by the concavely formed surface 11b, and the standoff B and the mounting height H of the semiconductor device 10 are not affected at all.
【0028】図3は、本実施の形態1の半導体装置10
と従来の半導体装置とを比較するために示したもので、
左側が実施の形態1である半導体装置10の実装状態を
示す側面図、右側は従来の半導体装置の実装状態を示す
側面図である。なお、この図3においては、封止体11
(1)の表面11b(1b)と裏面11a(1a)との
間の最大高さA、並びに封止体11(1)の幅Wが同一
のものを適用している。FIG. 3 shows a semiconductor device 10 according to the first embodiment.
It is shown for comparison with the conventional semiconductor device,
The left side is a side view showing a mounted state of the semiconductor device 10 according to the first embodiment, and the right side is a side view showing a mounted state of a conventional semiconductor device. In FIG. 3, the sealing body 11
The maximum height A between the front surface 11b (1b) and the back surface 11a (1a) of (1) and the width W of the sealing body 11 (1) are the same.
【0029】図3の右側に示した従来の半導体装置で
は、先に説明したように、表面1b側への反りによる変
形量Δbおよび裏面1a側への反りによる変形量Δaが
そのまま封止体1の突出量となるため、スタンドオフが
B+Δbだけ必要になるとともに、基板8からの実装高
さH′がB+Δb+A+Δaとなる。In the conventional semiconductor device shown on the right side of FIG. 3, as described above, the deformation amount Δb due to the warp toward the front surface 1b side and the deformation amount Δa due to the warp toward the back surface 1a side remain as they are. Therefore, the standoff is required by B + Δb, and the mounting height H ′ from the substrate 8 is B + Δb + A + Δa.
【0030】これに対して本実施の形態1の半導体装置
10によれば、表裏いずれの面側へ反りが発生した場合
であっても、それぞれの反りによる変形量Δb,Δaが
封止体11の突出量としては現れないため、スタンドオ
フとしてBだけ確保すればよいとともに、基板17から
の実装高さHとしてB+Aだけ確保すればよい。つま
り、従来の半導体装置に比べて、裏面11a側へ反りに
よる変形量Δb分だけスタンドオフを小さく設定するこ
とができるとともに、裏面11a側への反りによる変形
量Δb+表面11b側への反りによる変形量Δaの分だ
け実装高さHを小さくすることができるため、基板17
に対して半導体装置10を密に実装することが可能にな
る。On the other hand, according to the semiconductor device 10 of the first embodiment, even if the warp occurs on either side of the front surface and the back surface, the deformation amounts Δb and Δa due to the respective warps are the sealing body 11. Since it does not appear as the protrusion amount of B, it is only necessary to secure B as the standoff and B + A as the mounting height H from the board 17. That is, compared to the conventional semiconductor device, the standoff can be set smaller by the amount of deformation Δb due to the warp toward the back surface 11a, and the amount of deformation Δb due to the warp toward the back surface 11a + the deformation due to the warp toward the front surface 11b side. Since the mounting height H can be reduced by the amount Δa, the board 17
However, the semiconductor devices 10 can be densely mounted.
【0031】なお、上述した実施の形態1では、封止体
11の表裏両面をそれぞれ凹状に形成しているが、少な
くとも一方を凹状に形成すれば十分である。すなわち、
表面11bのみを凹状に形成した場合には、スタンドオ
フとしてB+Δbだけ必要になるものの、基板17から
の実装高さがB+Δb+Aとなるため、従来のものに比
べて表面11b側への反りによる変形量Δaだけ小さく
設定することが可能になる。同様に、裏面11aのみを
凹状に形成した場合には、封止体11の全高としてA+
Δaだけ必要になるものの、スタンドオフとしてはBだ
け確保すればよいため、基板17からの実装高さHがB
+A+Δaとなり、従来のものに比べて裏面11a側へ
の反りによる変形量Δbだけ小さく設定することが可能
になる。In the first embodiment described above, both front and back surfaces of the sealing body 11 are formed in a concave shape, but it is sufficient to form at least one of them in a concave shape. That is,
When only the surface 11b is formed in a concave shape, B + Δb is required as a standoff, but since the mounting height from the board 17 is B + Δb + A, the amount of deformation due to the warpage toward the surface 11b side is larger than that of the conventional one. It is possible to set the value smaller by Δa. Similarly, when only the back surface 11a is formed in a concave shape, the total height of the sealing body 11 is A +.
Although only Δa is required, it is sufficient to secure only B as the standoff, so that the mounting height H from the board 17 is B
+ A + Δa, which can be set smaller than the conventional one by the deformation amount Δb due to the warp toward the back surface 11a.
【0032】実施の形態2.上述した実施の形態1は、
封止体の裏面および表面の少なくとも一方を湾曲した凹
状に形成したものである。これに対して以下に説明する
実施の形態2は、封止体の裏面および表面の少なくとも
一方を中央部が平坦の凹状に形成したものである。Embodiment 2. The first embodiment described above is
At least one of the back surface and the front surface of the sealing body is formed in a curved concave shape. On the other hand, in the second embodiment described below, at least one of the back surface and the front surface of the sealing body is formed in a concave shape having a flat central portion.
【0033】図4は、この発明の実施の形態2である半
導体装置の断面側面図である。ここで例示する半導体装
置20は、図1に示した実施の形態1と同様、封止体2
1と、この封止体21から外部に延在するアウタリード
22とを備えて構成したもので、封止体21の表裏両面
の形状のみが異なっている。すなわち、実施の形態2の
半導体装置20では、封止体21の裏面21aおよび表
面21bをそれぞれ中央部が平坦となるように凹状に形
成してある。これら凹状の裏面21aおよび表面21b
は、それぞれの最外周となる縁部から平坦となる部分に
至るまでの間が、中央部に向けて漸次深さが大きくなっ
ている。裏面21aおよび表面21bの中央部の深さ
は、実際に封止体21に反りが発生した場合のそれぞれ
の変形量Δb,Δaと同等以上に設定してある。なお、
その他の構成に関しては、実施の形態1と同様であるた
め、同一の符号を付してそれぞれの詳細説明を省略す
る。また、封止体21の裏面21aを基板17に対向さ
せ、かつ互いの間に所定のスタンドオフBを確保した状
態で、アウタリード22を介して基板17に実装される
のも、実施の形態1と同様である。FIG. 4 is a sectional side view of a semiconductor device according to a second embodiment of the present invention. The semiconductor device 20 illustrated here is similar to that of the first embodiment shown in FIG.
1 and an outer lead 22 extending from the sealing body 21 to the outside, only the shapes of the front and back surfaces of the sealing body 21 are different. That is, in the semiconductor device 20 of the second embodiment, the back surface 21a and the front surface 21b of the sealing body 21 are formed in a concave shape so that the central portions thereof are flat. These concave back surface 21a and front surface 21b
Has a gradually increasing depth toward the central portion from the outermost peripheral edge portion to the flat portion. The depths of the central portions of the back surface 21a and the front surface 21b are set to be equal to or more than the respective deformation amounts Δb and Δa when the sealing body 21 actually warps. In addition,
Since other configurations are similar to those of the first embodiment, the same reference numerals are given and detailed description thereof is omitted. Further, the back surface 21a of the sealing body 21 is opposed to the board 17 and is mounted on the board 17 via the outer leads 22 in a state where a predetermined standoff B is secured between them. Is the same as.
【0034】上記のように構成した半導体装置20によ
れば、封止体21の裏面21aおよび表面21bをそれ
ぞれ凹状に形成したことにより、それぞれの突出量が予
めマイナスとなっている。しかも、それぞれ凹状に形成
した裏面21aおよび表面21bの深さを反りによる変
形量Δb,Δaよりも大きく設定してある。従って、封
止体21の裏面21a側に向けて反りが発生した場合に
も、その中央部が下方に向けて突出することはなく、基
板17との間のスタンドオフBが変化することはない。
一方、封止体21の表面21b側に向けて反りが発生し
た場合にも、その中央部が上方に向けて突出することは
なく、半導体装置20の実装高さHが変化することはな
い。つまり、封止体21の裏面21a側への反りによる
変形が凹状に形成した裏面21aによって相殺される一
方、封止体21の表面21b側への反りによる変形が凹
状に形成した表面21bによって相殺されることにな
り、半導体装置20のスタンドオフBや実装高さHには
何らの影響も与えることがないため、基板17に対して
半導体装置20を密に実装することが可能になる。According to the semiconductor device 20 configured as described above, the back surface 21a and the front surface 21b of the sealing body 21 are each formed in a concave shape, so that the protruding amount of each is negative in advance. Moreover, the depths of the back surface 21a and the front surface 21b, which are respectively formed in a concave shape, are set to be larger than the deformation amounts Δb and Δa due to warpage. Therefore, even when the warp occurs toward the back surface 21a side of the sealing body 21, the central portion thereof does not project downward, and the standoff B with the substrate 17 does not change. .
On the other hand, even when the warp occurs toward the front surface 21b side of the sealing body 21, the central portion thereof does not project upward, and the mounting height H of the semiconductor device 20 does not change. That is, the deformation due to the warp of the sealing body 21 toward the back surface 21a is offset by the concave back surface 21a, while the deformation due to the warp of the sealing body 21 toward the front surface 21b side is offset by the concave surface 21b. Since the standoff B and the mounting height H of the semiconductor device 20 are not affected at all, the semiconductor device 20 can be densely mounted on the substrate 17.
【0035】さらに、上記半導体装置20によれば、封
止体21を金型によって成形する場合に、該金型におい
て封止体21の凹状に形成した部分の中央部に対応する
部位を平坦に構成すればよい。従って、金型を容易に製
造することが可能になり、半導体装置20のコスト低減
を図ることも可能になる。Further, according to the semiconductor device 20, when the sealing body 21 is molded by a mold, a portion corresponding to the central portion of the recessed portion of the sealing body 21 in the mold is flattened. Just configure it. Therefore, the mold can be easily manufactured, and the cost of the semiconductor device 20 can be reduced.
【0036】なお、上述した実施の形態2では、封止体
の表裏両面をそれぞれ凹状に形成しているが、実施の形
態1の場合と同様の理由により、少なくとも一方を凹状
に形成すれば十分である。In the second embodiment described above, both the front and back surfaces of the sealing body are formed in a concave shape. However, for the same reason as in the first embodiment, it is sufficient to form at least one in a concave shape. Is.
【0037】実施の形態3.上述した実施の形態1は、
封止体の裏面および表面の少なくとも一方においてその
周縁部から中央部に亘る部分を凹状に形成したものであ
る。これに対して実施の形態3は、ボンディング部より
も内方となる部分において封止体の裏面および表面の少
なくとも一方を凹状に形成したものである。Embodiment 3. The first embodiment described above is
At least one of the back surface and the front surface of the sealing body is formed with a concave portion extending from the peripheral portion to the central portion. On the other hand, in the third embodiment, at least one of the back surface and the front surface of the sealing body is formed in a concave shape in a portion located inward of the bonding portion.
【0038】図5は、この発明の実施の形態3である半
導体装置の断面側面図である。ここで例示する半導体装
置30は、図1に示した実施の形態1と同様、封止体3
1と、この封止体31から外部に延在するアウタリード
32とを備えて構成したもので、封止体31の表裏両面
の形状のみが異なっている。すなわち、実施の形態3の
半導体装置30では、封止体31の裏面31aおよび表
面31bにおいてそれぞれボンディング部15よりも内
方となる部分のみを凹状に形成するようにしている。ま
た、凹状に形成した部分の中央部は、それぞれを平坦に
構成してある。これら凹状の裏面31aおよび表面31
bは、それぞれの周縁部から平坦となる部分に至るまで
の間が、中央部に向けて漸次深さが大きくなっている。
裏面31aおよび表面31bの中央部の深さは、実際に
封止体31に反りが発生した場合のそれぞれの変形量Δ
b,Δaと同等以上に設定してある。なお、その他の構
成に関しては、実施の形態1と同様であるため、同一の
符号を付してそれぞれの詳細説明を省略する。また、封
止体31の裏面31aを基板17に対向させ、かつ互い
の間に所定のスタンドオフBを確保した状態で、アウタ
リード32を介して基板17に実装されるのも、実施の
形態1と同様である。FIG. 5 is a sectional side view of a semiconductor device according to a third embodiment of the present invention. The semiconductor device 30 illustrated here is similar to that of the first embodiment shown in FIG.
1 and the outer lead 32 extending from the sealing body 31 to the outside, only the shapes of the front and back surfaces of the sealing body 31 are different. That is, in the semiconductor device 30 of the third embodiment, only the portions on the back surface 31a and the front surface 31b of the sealing body 31 that are inward of the bonding portion 15 are formed in a concave shape. Further, each of the central portions of the concavely formed portions is flat. These concave back surface 31a and front surface 31
In b, the depth gradually increases from the respective peripheral portions to the flat portion toward the central portion.
The depths of the central portions of the back surface 31a and the front surface 31b are the respective deformation amounts Δ when the sealing body 31 actually warps.
It is set equal to or greater than b and Δa. Since the other configurations are similar to those of the first embodiment, the same reference numerals are given and detailed description thereof is omitted. Also, the back surface 31a of the sealing body 31 is opposed to the substrate 17 and is mounted on the substrate 17 via the outer lead 32 in a state where a predetermined standoff B is secured between them. Is the same as.
【0039】上記のように構成した半導体装置30によ
れば、封止体31の裏面31aおよび表面31bをそれ
ぞれ凹状に形成したことにより、それぞれの突出量が予
めマイナスとなっている。しかも、それぞれ凹状に形成
した裏面31aおよび表面31bの深さを反りによる変
形量Δb,Δaよりも大きく設定してある。従って、封
止体31の裏面31a側に向けて反りが発生した場合に
も、その中央部が下方に向けて突出することはなく、基
板17との間のスタンドオフBが変化することはない。
一方、封止体31の表面31b側に向けて反りが発生し
た場合にも、その中央部が上方に向けて突出することは
なく、半導体装置30の実装高さHが変化することはな
い。つまり、封止体31の裏面31a側への反りによる
変形が凹状に形成した裏面31aによって相殺される一
方、封止体31の表面31b側への反りによる変形が凹
状に形成した表面31bによって相殺されることにな
り、半導体装置30のスタンドオフBや実装高さHには
何らの影響も与えることがないため、基板17に対して
半導体装置30を密に実装することが可能になる。According to the semiconductor device 30 configured as described above, since the back surface 31a and the front surface 31b of the sealing body 31 are each formed in a concave shape, the protrusion amount of each of them is previously minus. Moreover, the depths of the back surface 31a and the front surface 31b, which are respectively formed in the concave shape, are set to be larger than the deformation amounts Δb and Δa due to the warp. Therefore, even when warpage occurs toward the back surface 31a side of the sealing body 31, the central portion thereof does not project downward, and the standoff B between the substrate 17 and the substrate 17 does not change. .
On the other hand, even when a warp occurs toward the front surface 31b side of the sealing body 31, the central portion thereof does not project upward, and the mounting height H of the semiconductor device 30 does not change. That is, the deformation due to the warp of the sealing body 31 toward the back surface 31a is offset by the concave back surface 31a, while the deformation due to the warp of the sealing body 31 toward the front surface 31b side is offset by the concave surface 31b. Since the standoff B and the mounting height H of the semiconductor device 30 are not affected at all, the semiconductor device 30 can be densely mounted on the substrate 17.
【0040】さらに、上記半導体装置30によれば、封
止体31を金型によって成形する場合に、該金型におい
て封止体31の凹状に形成した部分の中央部に対応する
部位を平坦に構成すればよい。従って、金型を容易に製
造することが可能になり、半導体装置30のコスト低減
を図ることも可能になる。Further, according to the above semiconductor device 30, when the sealing body 31 is molded by a die, the portion corresponding to the central portion of the concave portion of the sealing body 31 in the die is flattened. Just configure it. Therefore, the mold can be easily manufactured, and the cost of the semiconductor device 30 can be reduced.
【0041】またさらに、上記半導体装置30によれ
ば、ボンディング部15より内方となる部分を凹状に形
成しているため、当該ボンディング部15を十分な厚さ
の樹脂によって封止することができ、ボンディング部1
5、特にボンディングワイヤ15cに対する温度、湿
度、衝撃、圧力の影響をより有効に防止することが可能
になる。Furthermore, according to the semiconductor device 30, since the portion inward of the bonding portion 15 is formed in a concave shape, the bonding portion 15 can be sealed with a resin having a sufficient thickness. , Bonding part 1
5. In particular, it is possible to more effectively prevent the influence of temperature, humidity, shock, and pressure on the bonding wire 15c.
【0042】なお、上述した実施の形態3では、封止体
の表裏両面をそれぞれ凹状に形成しているが、実施の形
態1の場合と同様の理由により、少なくとも一方を凹状
に形成すれば十分である。In the third embodiment described above, both the front and back surfaces of the sealing body are formed in a concave shape, but for the same reason as in the first embodiment, it is sufficient to form at least one in a concave shape. Is.
【0043】実施の形態4.図6は、この発明の実施の
形態4である半導体装置の積層実装状態を示す側面図で
ある。ここで例示する半導体装置40,50は、基板1
7に対して互いに積層実装するもので、それぞれが封止
体41,51と、封止体41,51から外部に延在する
アウタリード42,52とを備えて構成してある。Fourth Embodiment 6 is a side view showing a stacked mounting state of a semiconductor device according to a fourth embodiment of the present invention. The semiconductor devices 40 and 50 illustrated here are the substrate 1
7 are laminated and mounted on each other, and each of them is provided with sealing bodies 41, 51 and outer leads 42, 52 extending from the sealing bodies 41, 51 to the outside.
【0044】下層に実装する半導体装置(以下、単に下
層半導体装置50という)および上層に実装する半導体
装置(以下、単に上層半導体装置40という)のそれぞ
れの封止体41,51に関しては、いずれも図1に示し
た実施の形態1と同様に構成してある。すなわち、下層
半導体装置50の封止体(以下、単に下層封止体51と
いう)および上層半導体装置40の封止体(以下、単に
上層封止体41という)は、互いに同一のサイズ(幅、
長さ、高さ)を有するもので、個々の裏面51a,41
aおよび表面51b,41bをそれぞれ凹状に形成して
ある。これら凹状の裏面51a,41aおよび表面51
b,41bは、それぞれの最外周となる縁部から中央部
に向けて漸次深さが大きくなるように湾曲状に構成した
ものである。裏面51a,41aおよび表面51b,4
1bの中央部の深さは、実際に封止体51,41に反り
が発生した場合のそれぞれの変形量Δb,Δaと同等以
上に設定してある。Regarding the respective sealing bodies 41, 51 of the semiconductor device mounted on the lower layer (hereinafter, simply referred to as the lower layer semiconductor device 50) and the semiconductor device mounted on the upper layer (hereinafter, simply referred to as the upper layer semiconductor device 40). The configuration is similar to that of the first embodiment shown in FIG. That is, the sealing body of the lower layer semiconductor device 50 (hereinafter simply referred to as the lower layer sealing body 51) and the sealing body of the upper layer semiconductor device 40 (hereinafter simply referred to as the upper layer sealing body 41) have the same size (width, width,
Length, height), and the individual back surfaces 51a, 41
a and the surfaces 51b and 41b are each formed in a concave shape. These concave back surfaces 51a and 41a and the front surface 51
Each of b and 41b is formed in a curved shape such that the depth gradually increases from the outermost peripheral edge portion toward the central portion. Back surface 51a, 41a and front surface 51b, 4
The depth of the central portion of 1b is set to be equal to or more than the respective deformation amounts Δb and Δa when the sealing bodies 51 and 41 actually warp.
【0045】下層半導体装置50のアウタリード(以
下、単に下層アウタリード52という)および上層半導
体装置40のアウタリード(以下、単に上層アウタリー
ド42という)に関しては、基板17に実装させた場合
に、上述した下層封止体51の裏面51aと基板17と
の間に所定のスタンドオフBを確保するとともに、下層
封止体51の表面51bと上層封止体41の裏面41a
との間に所定の離隔距離Cを確保した状態でこれら下層
封止体51および上層封止体41が相互に積層状態とな
るようにそれぞれの長さや形状を適宜調整してある。The outer leads of the lower-layer semiconductor device 50 (hereinafter simply referred to as the lower-layer outer leads 52) and the outer leads of the upper-layer semiconductor device 40 (hereinafter simply referred to as the upper-layer outer leads 42) have the above-mentioned lower-layer sealing when mounted on the substrate 17. A predetermined standoff B is secured between the back surface 51a of the stopper 51 and the substrate 17, and the front surface 51b of the lower layer sealing body 51 and the back surface 41a of the upper layer sealing body 41 are secured.
The length and shape of each of the lower layer sealing body 51 and the upper layer sealing body 41 are appropriately adjusted so that the lower layer sealing body 51 and the upper layer sealing body 41 are in a laminated state with each other with a predetermined separation distance C secured therebetween.
【0046】上記のようにして互いに積層実装した下層
半導体装置50および上層半導体装置40によれば、下
層封止体51および上層封止体41の各表面51b,4
1bおよび各裏面51a,41aをそれぞれ凹状に形成
したことにより、それぞれの突出量が予めマイナスとな
っている。しかも、それぞれ凹状に形成した裏面51
a,41aおよび表面51b,41bの深さを反りによ
る変形量Δb,Δaよりも大きく設定してある。従っ
て、下層封止体51の裏面51a,41a側に向けて反
りが発生した場合にも、その中央部が下方に向けて突出
することはなく、基板17との間のスタンドオフBが変
化することはない。一方、下層封止体51の表面51
b,41b側に向けて反りが発生し、かつ上層封止体4
1の裏面41a側に向けて反りが発生した場合にも、個
々の中央部が突出することはなく、下層封止体51の表
面51bと上層封止体41の裏面41aとの離隔距離C
が変化することはない。さらに、上層封止体41の表面
41b側に向けて反りが発生した場合にも、その中央部
が上方に向けて突出することはなく、上層半導体装置4
0の実装高さHが変化することはない。つまり、下層封
止体51および上層封止体41の各裏面51a,41a
側への反りによる変形がそれぞれ凹状に形成した裏面5
1a,41aによって相殺される一方、下層封止体51
および上層封止体41の各表面51b,41b側への反
りによる変形がそれぞれ凹状に形成した表面51b,4
1bによって相殺されることになり、下層半導体装置5
0のスタンドオフや下層半導体装置50と上層半導体装
置40の離隔距離C、さらには上層半導体装置40の実
装高さHには何らの影響も与えることがない。According to the lower layer semiconductor device 50 and the upper layer semiconductor device 40, which are stacked and mounted as described above, the surfaces 51b, 4 of the lower layer sealing body 51 and the upper layer sealing body 41 are formed.
1b and the back surfaces 51a and 41a are each formed in a concave shape, so that the protrusion amount of each of them is previously minus. Moreover, the back surface 51 formed in each concave shape
The depths of a and 41a and the surfaces 51b and 41b are set to be larger than the deformation amounts Δb and Δa due to warpage. Therefore, even when warpage occurs toward the rear surfaces 51a and 41a of the lower layer sealing body 51, the central portion thereof does not project downward, and the standoff B between the substrate 17 changes. There is no such thing. On the other hand, the surface 51 of the lower layer sealing body 51
warpage occurs toward the b and 41b sides, and the upper layer sealing body 4
Even when a warp occurs toward the back surface 41a side of No. 1, the individual central portions do not project, and the separation distance C between the front surface 51b of the lower layer sealing body 51 and the back surface 41a of the upper layer sealing body 41 is
Does not change. Further, even when a warp occurs toward the front surface 41b side of the upper layer sealing body 41, the central portion thereof does not project upward, and the upper layer semiconductor device 4
The mounting height H of 0 does not change. That is, the back surfaces 51a and 41a of the lower layer sealing body 51 and the upper layer sealing body 41, respectively.
The back surface 5 formed in a concave shape by the warp to the side
While being offset by 1a and 41a, the lower layer sealing body 51
And the surfaces 51b and 4 of the upper layer sealing body 41, which are formed in a concave shape by the warp toward the respective surfaces 51b and 41b.
1b, which is offset by the lower layer semiconductor device 5
The standoff of 0, the separation distance C between the lower layer semiconductor device 50 and the upper layer semiconductor device 40, and the mounting height H of the upper layer semiconductor device 40 are not affected at all.
【0047】図7は、本実施の形態4の半導体装置5
0,40と従来の半導体装置とを比較するために示した
もので、左側が実施の形態4である半導体装置50,4
0の積層実装状態を示す側面図、右側は従来の半導体装
置の積層実装状態を示す側面図である。なお、この図7
においては、各封止体51,41,1の表面51b,4
1b、1bと裏面51a,41a、1aとの間の最大高
さA、並びに各封止体51,41,1の幅Wが同一のも
のを適用している。FIG. 7 shows a semiconductor device 5 according to the fourth embodiment.
0 and 40 are shown for comparison with the conventional semiconductor device, and the left side is the semiconductor device 50 or 4 according to the fourth embodiment.
0 is a side view showing a stacked mounting state of 0, and the right side is a side view showing a stacked mounting state of a conventional semiconductor device. In addition, this FIG.
, The surfaces 51b, 4 of the respective sealing bodies 51, 41, 1
1b and 1b and the maximum height A between the back surfaces 51a, 41a and 1a and the width W of each sealing body 51, 41 and 1 are the same.
【0048】まず、図7において右側に示した従来の半
導体装置の積層実装状態では、各封止体1において表面
1b側への反りによる変形量Δbおよび裏面1a側への
反りによる変形量Δaがそのまま封止体1の突出量とな
るため、スタンドオフがB+Δbだけ必要になるととも
に、下層封止体1と上層封止体1の離隔距離がC+Δa
+Δbだけ必要になり、さらに基板8からの実装高さ
H′がB+Δb+A+Δa+Δb+A+Δaとなる。First, in the stacked mounting state of the conventional semiconductor device shown on the right side in FIG. 7, the deformation amount Δb due to the warp toward the front surface 1b side and the deformation amount Δa due to the warp toward the back surface 1a side of each sealing body 1 are: Since the protrusion amount of the sealing body 1 is as it is, the standoff is required by B + Δb, and the separation distance between the lower layer sealing body 1 and the upper layer sealing body 1 is C + Δa.
Only + Δb is required, and the mounting height H ′ from the substrate 8 is B + Δb + A + Δa + Δb + A + Δa.
【0049】これに対して本実施の形態4の半導体装置
50,40の積層実装状態によれば、表裏いずれの面側
へ反りが発生した場合であっても、それぞれの反りによ
る変形量Δb,Δaが封止体51,41の突出量として
は現れないため、スタンドオフとしてBだけ確保すれば
よいとともに、下層封止体51と上層封止体41の離隔
距離としてCだけ確保すれよく、さらに基板17からの
実装高さHとしてB+A+C+Aだけ確保すればよい。
つまり、従来の半導体装置の積層実装状態に比べて、裏
面51a側へ反りによる変形量Δb分だけスタンドオフ
を小さく設定することができるとともに、裏面41a側
への反りによる変形量Δb+表面51b側への反りによ
る変形量Δaの分だけ離隔距離を小さくすることがで
き、さらに裏面51a,41a側への反りによる変形量
Δb×2+表面51b,41b側への反りによる変形量
Δa×2分だけ実装高さHを小さくすることができるた
め、基板17に対して半導体装置50,40を密に実装
することが可能になる。On the other hand, according to the stacked mounting state of the semiconductor devices 50 and 40 of the fourth embodiment, even when the warp occurs on either side of the front and back, the deformation amount Δb due to each warp, Since Δa does not appear as the protrusion amount of the sealing bodies 51 and 41, only B needs to be secured as the standoff, and only C can be secured as the separation distance between the lower layer sealing body 51 and the upper layer sealing body 41. As the mounting height H from the board 17, only B + A + C + A may be secured.
That is, the standoff can be set smaller than the conventional stacked mounting state of the semiconductor device by the deformation amount Δb due to the warp toward the back surface 51a, and the deformation amount Δb due to the warp toward the back surface 41a + the surface 51b side. The separation distance can be reduced by the amount of deformation Δa due to the warp, and the amount of deformation Δb × 2 due to the warp toward the back surfaces 51a and 41a + the amount of deformation Δa × 2 due to the warp toward the front surfaces 51b and 41b can be mounted. Since the height H can be reduced, the semiconductor devices 50 and 40 can be densely mounted on the substrate 17.
【0050】なお、上述した実施の形態4では、下層封
止体および上層封止体の各表裏両面をそれぞれ凹状に形
成しているが、本発明はこれに限定されず、少なくとも
一方の封止体においてその裏面および表面の少なくとも
一方を凹状に形成すれば十分である。In the fourth embodiment described above, both the front and back surfaces of the lower layer sealing body and the upper layer sealing body are formed in a concave shape, but the present invention is not limited to this, and at least one of the sealing layers is sealed. It is sufficient to form at least one of the back surface and the front surface of the body in a concave shape.
【0051】また、上述した実施の形態4では、封止体
に対して湾曲した凹状の裏面および/または表面を形成
するようにしているが、中央部が平坦となるように凹状
に形成しても構わない。In the fourth embodiment described above, the curved concave back surface and / or front surface is formed with respect to the sealing body, but the concave shape is formed so that the central portion is flat. I don't mind.
【0052】さらに、上述した実施の形態4では、封止
体に対して裏面および/または表面の周縁部から中央部
に亘る部分を凹状に形成しているが、ボンディング部よ
りも内方となる部分を凹状に形成してもよい。Further, in the fourth embodiment described above, the portion from the peripheral portion of the back surface and / or the front surface to the central portion is formed in a concave shape with respect to the sealing body, but it is located inside the bonding portion. The portion may be formed in a concave shape.
【0053】またさらに、上述した実施の形態4では、
2つの半導体装置を積層実装するようにしているが、3
以上の半導体装置を積層実装する場合にも、同様に適用
することが可能である。Furthermore, in the above-mentioned fourth embodiment,
Two semiconductor devices are stacked and mounted, but 3
The same can be applied to the case where the above semiconductor devices are stacked and mounted.
【0054】実施の形態5.上述した実施の形態4は、
同一サイズの半導体装置を積層実装するようにしたもの
である。これに対して実施の形態5は、互いにサイズの
異なる半導体装置を積層実装するようにしたものであ
る。Embodiment 5. The fourth embodiment described above is
The semiconductor devices of the same size are stacked and mounted. On the other hand, in the fifth embodiment, semiconductor devices having different sizes are stacked and mounted.
【0055】図8は、この発明の実施の形態5である半
導体装置の積層実装状態を示す側面図である。ここで例
示する半導体装置60,70は、基板17に対して互い
に積層実装するもので、それぞれが封止体61,71
と、封止体61,71から外部に延在するアウタリード
62,72とを備えて構成したもので、封止体61,7
1のサイズのみが異なっている。すなわち、実施の形態
5では、上層半導体装置60の上層封止体61に対して
下層半導体装置70の下層封止体71の幅を小さく構成
してある。上層半導体装置60の構成に関しては、実施
の形態4と同様である。上層封止体61および下層封止
体71は、個々の裏面61a,71aおよび表面61
b,71bをそれぞれ凹状に形成してある。これら凹状
の表面61b,71bおよび裏面61a,71aは、そ
れぞれの最外周となる縁部から中央部に至るまでの間
が、中央部に向けて漸次深さが大きくなっている。表面
61b,71bおよび裏面61a,71aの中央部の深
さは、実際に封止体61,71に反りが発生した場合の
それぞれの変形量Δa,Δa′,Δb,Δb′と同等以
上に設定してある。なお、その他の構成に関しては、実
施の形態4と同様であるため、同一の符号を付してそれ
ぞれの詳細説明を省略する。また、下層封止体71の裏
面71aと基板17との間に所定のスタンドオフBを確
保するとともに、下層封止体71の表面71bと上層封
止体61の裏面61aとの間に所定の離隔距離Cを確保
した状態で、個々のアウタリード62,72を介して基
板17に積層実装されるのも、実施の形態4と同様であ
る。FIG. 8 is a side view showing a stacked mounting state of the semiconductor device according to the fifth embodiment of the present invention. The semiconductor devices 60 and 70 illustrated here are laminated and mounted on the substrate 17, and are respectively sealed bodies 61 and 71.
And outer leads 62, 72 extending from the sealing bodies 61, 71 to the outside.
Only the size of 1 is different. That is, in the fifth embodiment, the width of the lower layer sealing body 71 of the lower layer semiconductor device 70 is smaller than that of the upper layer sealing body 61 of the upper layer semiconductor device 60. The configuration of upper layer semiconductor device 60 is similar to that of the fourth embodiment. The upper layer encapsulant 61 and the lower layer encapsulant 71 have individual back surfaces 61a, 71a and front surface 61
b and 71b are each formed in a concave shape. The recessed front surfaces 61b, 71b and the back surfaces 61a, 71a have gradually increasing depths toward the central portion between the outermost peripheral edge portion and the central portion. The depths of the central portions of the front surfaces 61b, 71b and the back surfaces 61a, 71a are set to be equal to or more than the respective deformation amounts Δa, Δa ', Δb, Δb' when the sealing bodies 61, 71 are actually warped. I am doing it. Since the other configurations are similar to those of the fourth embodiment, the same reference numerals are given and detailed description thereof is omitted. Further, a predetermined standoff B is secured between the back surface 71a of the lower layer sealing body 71 and the substrate 17, and a predetermined standoff B is provided between the front surface 71b of the lower layer sealing body 71 and the back surface 61a of the upper layer sealing body 61. It is similar to the fourth embodiment that they are stacked and mounted on the substrate 17 via the respective outer leads 62 and 72 while keeping the separation distance C.
【0056】上記のようにして互いに積層実装した下層
半導体装置70および上層半導体装置60によれば、下
層封止体71および上層封止体61の各表面71b,6
1bおよび各裏面71a,61aをそれぞれ凹状に形成
したことにより、それぞれの突出量が予めマイナスとな
っている。しかも、それぞれ凹状に形成した裏面71
a,61aおよび表面71b,61bの深さを反りによ
る変形量Δb,Δb′,Δa,Δa′よりも大きく設定
してある。従って、下層封止体71の裏面71a側に向
けて反りが発生した場合にも、その中央部が下方に向け
て突出することはなく、基板17との間のスタンドオフ
Bが変化することはない。一方、下層封止体71の表面
71b側に向けて反りが発生し、かつ上層封止体61の
裏面61a側に向けて反りが発生した場合にも、個々の
中央部が突出することはなく、下層封止体71の表面7
1bと上層封止体61の裏面61aとの離隔距離Cが変
化することはない。さらに、上層封止体61の表面61
b側に向けて反りが発生した場合にも、その中央部が上
方に向けて突出することはなく、上層半導体装置60の
実装高さHが変化することはない。つまり、下層封止体
71および上層封止体61の各裏面71a,61a側へ
の反りによる変形がそれぞれ凹状に形成した裏面71
a,61aによって相殺される一方、下層封止体71お
よび上層封止体61の各表面71b,61b側への反り
による変形がそれぞれ凹状に形成した表面71b,61
bによって相殺されることになり、下層半導体装置70
のスタンドオフBや下層半導体装置70と上層半導体装
置60の離隔距離C、さらには上層半導体装置60の実
装高さHには何らの影響も与えることがない。According to the lower layer semiconductor device 70 and the upper layer semiconductor device 60 which are stacked and mounted as described above, the surfaces 71b, 6 of the lower layer encapsulant 71 and the upper layer encapsulant 61 are formed.
1b and the respective back surfaces 71a, 61a are each formed in a concave shape, so that the respective protrusion amounts are negative in advance. Moreover, the back surface 71 formed in each concave shape
The depths of a and 61a and the surfaces 71b and 61b are set to be larger than the deformation amounts Δb, Δb ′, Δa, and Δa ′ due to warpage. Therefore, even if a warp occurs toward the back surface 71a side of the lower layer sealing body 71, the center portion thereof does not project downward, and the standoff B between the substrate 17 and the substrate 17 does not change. Absent. On the other hand, even when the warp occurs toward the front surface 71b side of the lower layer sealing body 71 and the warp occurs toward the back surface 61a side of the upper layer sealing body 61, the individual central portions do not project. , Surface 7 of lower layer sealing body 71
The separation distance C between 1b and the back surface 61a of the upper layer sealing body 61 does not change. Further, the surface 61 of the upper layer sealing body 61
Even when the warp occurs toward the b side, the central portion thereof does not project upward, and the mounting height H of the upper layer semiconductor device 60 does not change. That is, the back surface 71 in which the lower layer sealing body 71 and the upper layer sealing body 61 are respectively deformed by warpage toward the back surfaces 71a and 61a to form a concave shape.
While being offset by a and 61a, the surfaces 71b and 61 of the lower layer sealing body 71 and the upper layer sealing body 61, which are deformed by warpage toward the respective surfaces 71b and 61b, are formed in a concave shape.
b, and the lower semiconductor device 70
There is no influence on the standoff B, the separation distance C between the lower layer semiconductor device 70 and the upper layer semiconductor device 60, and the mounting height H of the upper layer semiconductor device 60.
【0057】図9は、本実施の形態5の半導体装置6
0,70と従来の半導体装置とを比較するために示した
もので、左側が実施の形態5である半導体装置60,7
0の積層実装状態を示す側面図、右側は従来の半導体装
置の積層実装状態を示す側面図である。なお、この図9
においては、各封止体61,71,1,1′の表面71
b,61b、1b,1b′と裏面71a,61a,1
a,1a′との間の最大高さA、並びに各上層封止体6
1,1の幅W、各下層封止体71,1′の幅W′が同一
のものを適用している。FIG. 9 shows a semiconductor device 6 according to the fifth embodiment.
0 and 70 are shown for comparison with the conventional semiconductor device, and the left side is the semiconductor device 60 or 7 according to the fifth embodiment.
0 is a side view showing a stacked mounting state of 0, and the right side is a side view showing a stacked mounting state of a conventional semiconductor device. In addition, this FIG.
, The surface 71 of each sealing body 61, 71, 1, 1 '
b, 61b, 1b, 1b 'and back surfaces 71a, 61a, 1
maximum height A between a and 1a ', and each upper layer sealing body 6
The width W of 1, 1 and the width W'of each lower layer sealing body 71, 1'are the same.
【0058】まず、図9において右側に示した従来の半
導体装置の積層実装状態では、各封止体1,1′におい
て表面1b,1b′側への反りによる変形量Δb,Δ
b′および裏面1a,1a′側への反りによる変形量Δ
a,Δa′がそのまま封止体1,1′の突出量となるた
め、スタンドオフがB+Δb′だけ必要になるととも
に、下層封止体1′と上層封止体1の離隔距離がC+Δ
a′+Δbだけ必要になり、さらに基板8からの実装高
さH′がB+Δb′+A+Δa′+Δb+A+Δaとな
る。First, in the stacked mounting state of the conventional semiconductor device shown on the right side in FIG. 9, the deformation amounts Δb, Δ due to the warpage of the respective sealing bodies 1, 1 ′ toward the front surface 1 b, 1 b ′ side.
b ′ and the amount of deformation Δ due to warpage toward the back surface 1a, 1a ′
Since a and Δa ′ are the projection amounts of the sealing bodies 1 and 1 ′ as they are, a standoff of B + Δb ′ is required and a separation distance between the lower layer sealing body 1 ′ and the upper layer sealing body 1 is C + Δ.
Only a ′ + Δb is required, and the mounting height H ′ from the substrate 8 is B + Δb ′ + A + Δa ′ + Δb + A + Δa.
【0059】これに対して本実施の形態5の半導体装置
60,70の積層実装状態によれば、表裏いずれの面側
へ反りが発生した場合であっても、それぞれの反りによ
る変形量Δb,Δb′,Δa,Δa′が各封止体61,
71の突出量としては現れないため、スタンドオフとし
てBだけ確保すればよいとともに、下層封止体71と上
層封止体61の離隔距離としてCだけ確保すれよく、さ
らに基板17からの実装高さHとしてB+A+C+Aだ
け確保すればよい。つまり、従来の半導体装置の積層実
装状態に比べて、下層封止体71の裏面71a側へ反り
による変形量Δb′分だけスタンドオフを小さく設定す
ることができるとともに、上層封止体61の裏面61a
側への反りによる変形量Δb+下層封止体71の表面7
1b側への反りによる変形量Δa′分だけ離隔距離を小
さくすることができ、さらに下層封止体71の裏面71
a側への反りによる変形量Δb′+下層封止体71の表
面71b側への反りによる変形量Δa′+上層封止体6
1の裏面61a側への反りによる変形量Δb+上層封止
体61の表面61b側への反りによる変形量Δaの分だ
け実装高さHを小さくすることができるため、基板17
に対して半導体装置60,70を密に実装することが可
能になる。On the other hand, according to the stacked mounting state of the semiconductor devices 60 and 70 of the fifth embodiment, even if the warp occurs on either side of the front and back, the deformation amount Δb due to each warp, Δb ′, Δa, and Δa ′ are the sealing bodies 61,
Since it does not appear as the protrusion amount of 71, it is sufficient to secure only B as a standoff, and it is sufficient to secure only C as a separation distance between the lower layer sealing body 71 and the upper layer sealing body 61. It is sufficient to secure only B + A + C + A as H. That is, as compared with the conventional stacked mounting state of the semiconductor device, the standoff can be set smaller by the amount of deformation Δb ′ due to the warp of the lower layer encapsulant 71 toward the rear surface 71a, and the rear surface of the upper layer encapsulant 61 can be reduced. 61a
Deformation amount Δb due to warpage to the side + surface 7 of the lower layer sealing body 71
The separation distance can be reduced by the deformation amount Δa ′ due to the warp toward the 1b side, and the back surface 71 of the lower layer sealing body 71 can be further reduced.
Deformation amount Δb ′ due to warpage toward side a + Deformation amount Δa ′ due to warpage toward surface 71b side of lower layer sealing body 71 + upper layer sealing body 6
Since the mounting height H can be reduced by the amount of deformation Δb due to the warp of the No. 1 toward the back surface 61a + the amount of deformation Δa due to the warp of the upper layer sealing body 61 toward the front surface 61b, the substrate 17 can be made smaller.
On the other hand, the semiconductor devices 60 and 70 can be densely mounted.
【0060】なお、上述した実施の形態5では、下層封
止体および上層封止体の各表裏両面をそれぞれ凹状に形
成しているが、本発明はこれに限定されず、少なくとも
一方の封止体においてその裏面および表面の少なくとも
一方を凹状に形成すれば十分である。In the fifth embodiment described above, both the front and back surfaces of the lower layer encapsulant and the upper layer encapsulant are formed in a concave shape, but the present invention is not limited to this, and at least one of the encapsulants is sealed. It is sufficient to form at least one of the back surface and the front surface of the body in a concave shape.
【0061】また、上述した実施の形態5では、封止体
に対して湾曲した凹状の裏面および/または表面を形成
するようにしているが、中央部が平坦となるように凹状
に形成しても構わない。In the fifth embodiment described above, the curved back surface and / or front surface is formed with respect to the sealing body. However, the back surface and / or the front surface are formed so as to have a flat central portion. I don't mind.
【0062】さらに、上述した実施の形態5では、封止
体に対して裏面および/または表面の周縁部から中央部
に亘る部分を凹状に形成しているが、ボンディング部よ
りも内方となる部分を凹状に形成してもよい。Further, in the fifth embodiment described above, the portion from the peripheral portion of the back surface and / or the front surface to the central portion is formed in a concave shape with respect to the sealing body, but it is located inside the bonding portion. The portion may be formed in a concave shape.
【0063】またさらに、上述した実施の形態5では、
2つの半導体装置を積層実装するようにしているが、3
以上の半導体装置を積層実装する場合にも、同様に適用
することが可能である。Furthermore, in the above described fifth embodiment,
Two semiconductor devices are stacked and mounted, but 3
The same can be applied to the case where the above semiconductor devices are stacked and mounted.
【0064】なお、上述した実施の形態1〜5では、い
ずれも封止体において凹状に形成した部分の深さをそれ
ぞれの反りによる変形量以上となるように設定している
が、必ずしもこれらの値に限らず、反りによる変形量以
下であっても構わない。In each of the above-described first to fifth embodiments, the depth of the concavely formed portion of the sealing body is set to be equal to or more than the deformation amount due to each warp, but these are not always required. The value is not limited to the value and may be equal to or less than the amount of deformation due to warpage.
【0065】[0065]
【発明の効果】以上説明したように、この発明によれ
ば、周縁部よりも中央部が薄くなるように封止体を構成
しているため、反りが発生した場合の封止体の突出量を
可及的に抑えることが可能になる。従って、基板に実装
した場合の半導体装置の実装高さおよび/またはスタン
ドオフ寸法を小さく設定することが可能になり、高密度
実装を具現化することができるようになる。As described above, according to the present invention, since the sealing body is configured so that the central portion is thinner than the peripheral portion, the protruding amount of the sealing body when warpage occurs Can be suppressed as much as possible. Therefore, the mounting height and / or the standoff dimension of the semiconductor device when mounted on the substrate can be set small, and high-density mounting can be realized.
【0066】つぎの発明によれば、ボンディング部より
内方となる部分において周縁部よりも中央部が薄くなる
ように封止体を構成しているため、該ボンディング部に
おける封止体の厚さを十分に確保した状態で、反りが発
生した場合の封止体の突出量を可及的に抑えることが可
能になる。従って、ボンディング部に対する温度、湿
度、衝撃、圧力の影響をより有効に防止しつつ、基板に
実装した場合の半導体装置の実装高さおよび/またはス
タンドオフ寸法を小さく設定することが可能になり、高
密度実装を具現化することができるようになる。According to the next invention, since the sealing body is configured so that the central portion is thinner than the peripheral portion in the portion inward of the bonding portion, the thickness of the sealing body in the bonding portion is large. With the above sufficiently secured, the amount of protrusion of the sealing body when warpage occurs can be suppressed as much as possible. Therefore, it becomes possible to set the mounting height and / or the standoff dimension of the semiconductor device when mounted on the substrate to be small while more effectively preventing the influence of temperature, humidity, shock, and pressure on the bonding portion. High-density packaging can be realized.
【0067】つぎの発明によれば、封止体において凹状
に形成した部分の突出量が予めマイナスとなるため、反
りによる封止体の突出量が一層小さくなり、基板に実装
した場合の半導体装置の実装高さおよび/またはスタン
ドオフをさらに小さく設定することが可能になる。According to the next invention, the amount of protrusion of the concavely formed portion of the sealing body becomes negative in advance, so that the amount of protrusion of the sealing body due to warpage becomes smaller, and the semiconductor device when mounted on a substrate is reduced. It is possible to set the mounting height and / or the standoff of the device even smaller.
【0068】つぎの発明によれば、反りが発生した場合
の変形量に応じて凹状に形成した部分の深さが大きくな
るため、当該凹状に形成した部分と反りによる変形とを
相殺することが可能となり、更なる高密度実装化が可能
になる。According to the next invention, since the depth of the concavely formed portion increases depending on the amount of deformation when warpage occurs, the concavely formed portion and the deformation due to the warpage can be offset. It becomes possible and higher density mounting becomes possible.
【0069】つぎの発明によれば、封止体を金型によっ
て成形する場合に、該金型において封止体の凹状に形成
した部分の中央部に対応する部位を平坦に構成すればよ
いため、金型を容易に製造することが可能になる。According to the next invention, when the sealing body is molded by the mold, the portion corresponding to the central portion of the recessed portion of the sealing body in the mold may be flat. It becomes possible to easily manufacture the mold.
【0070】つぎの発明によれば、互いに積層実装した
封止体において凹状に形成した部分の突出量が予めマイ
ナスとなるため、積層実装した半導体装置の実装高さお
よび/または封止体の相互離隔距離および/またはスタ
ンドオフを小さく設定して高密度実装化を図ることが可
能になる。According to the next invention, since the protrusion amount of the concavely formed portions in the sealing bodies stacked and mounted on each other becomes negative in advance, the mounting height of the semiconductor devices stacked and / or the sealing bodies are mutually different. It is possible to achieve high-density mounting by setting the separation distance and / or the standoff small.
【0071】つぎの発明によれば、互いに積層実装した
サイズの異なる封止体において凹状に形成した面の突出
量が予めマイナスとなるため、積層実装したサイズの異
なる半導体装置の実装高さおよび/または封止体の相互
離隔距離および/またはスタンドオフを小さく設定して
高密度実装化を図ることが可能になる。According to the next invention, since the amount of protrusion of the concavely formed surfaces of the sealing bodies having different sizes mounted in layers is previously negative, the mounting heights and // Alternatively, it is possible to achieve high-density mounting by setting the mutual separation distance and / or standoff of the sealing bodies to be small.
【図1】 この発明の実施の形態1である半導体装置の
実装状態を示す断面側面図である。FIG. 1 is a sectional side view showing a mounted state of a semiconductor device according to a first embodiment of the present invention.
【図2】 図1に示した半導体装置の封止体に反りが発
生した状態を示すもので、(a)は封止体の裏面側に向
けて反った状態を示す側面図、(b)は封止体の表面側
に向けて反った状態を示す側面図である。2A and 2B show a state where warpage occurs in the sealing body of the semiconductor device shown in FIG. 1, and FIG. 2A is a side view showing a state where the semiconductor body warps toward the back surface side of the sealing body; FIG. 6 is a side view showing a state in which the surface of the sealing body is warped.
【図3】 図1に示した半導体装置と従来の半導体装置
とを比較したもので、左側は図1に示した半導体装置の
実装状態を示す側面図、右側は従来の半導体装置の実装
状態を示す側面図である。FIG. 3 is a comparison of the semiconductor device shown in FIG. 1 and a conventional semiconductor device. The left side is a side view showing the mounted state of the semiconductor device shown in FIG. 1, and the right side is a mounted state of the conventional semiconductor device. It is a side view shown.
【図4】 この発明の実施の形態2である半導体装置の
断面側面図である。FIG. 4 is a sectional side view of a semiconductor device which is Embodiment 2 of the present invention.
【図5】 この発明の実施の形態3である半導体装置の
断面側面図である。FIG. 5 is a sectional side view of a semiconductor device according to a third embodiment of the present invention.
【図6】 この発明の実施の形態4である半導体装置の
積層実装状態を示す側面図である。FIG. 6 is a side view showing a stacked mounting state of a semiconductor device according to a fourth embodiment of the present invention.
【図7】 図6に示した半導体装置と従来の半導体装置
とを比較するために示したもので、左側は実施の形態4
である半導体装置の積層実装状態を示す側面図、右側は
従来の半導体装置の積層実装状態を示す側面図である。FIG. 7 is shown for comparison between the semiconductor device shown in FIG. 6 and a conventional semiconductor device, and the left side shows a fourth embodiment.
Is a side view showing the stacked mounting state of the semiconductor device, and the right side is a side view showing the stacked mounting state of the conventional semiconductor device.
【図8】 この発明の実施の形態5である半導体装置の
積層実装状態を示す側面図である。FIG. 8 is a side view showing a stacked mounting state of a semiconductor device according to a fifth embodiment of the present invention.
【図9】 図8に示した半導体装置と従来の半導体装置
とを比較するために示したもので、左側は実施の形態5
である半導体装置の積層実装状態を示す側面図、右側は
従来の半導体装置の積層実装状態を示す側面図である。FIG. 9 is shown to compare the semiconductor device shown in FIG. 8 with a conventional semiconductor device, and the left side shows a fifth embodiment.
Is a side view showing the stacked mounting state of the semiconductor device, and the right side is a side view showing the stacked mounting state of the conventional semiconductor device.
【図10】 従来の半導体装置を示す断面側面図であ
る。FIG. 10 is a cross-sectional side view showing a conventional semiconductor device.
【図11】 従来の半導体装置の封止体に反りが発生し
た状態を示すもので、(a)は封止体の裏面側に向けて
反った状態を示す側面図、(b)は封止体の表面側に向
けて反った状態を示す側面図である。11A and 11B show a state in which a conventional semiconductor device has a warped sealing body, in which FIG. 11A is a side view showing a state where the sealing body is warped toward the back surface side, and FIG. It is a side view which shows the state which curved toward the surface side of the body.
10 半導体装置、11 封止体、11a 裏面、11
b 表面、12 アウタリード、13 ダイパッド、1
4 半導体チップ、15 ボンディング部、15a ボ
ンディングパッド、15b インナリード、15c ボ
ンディングワイヤ、17 基板、20 半導体装置、2
1 封止体、21a 裏面、21b 表面、22 アウ
タリード、30 半導体装置、31 封止体、31a
裏面、31b 表面、32 アウタリード、40 上層
半導体装置、41 上層封止体、41a 裏面、41b
表面、42 上層アウタリード、50 下層半導体装
置、51 下層封止体、51a 裏面、51b 表面、
52 下層アウタリード、60 上層半導体装置、61
上層封止体、61a 裏面、61b 表面、62アウ
タリード、70 下層半導体装置、71 下層封止体、
71a 裏面、71b 表面、72 アウタリード。10 semiconductor device, 11 sealing body, 11a back surface, 11
b surface, 12 outer leads, 13 die pad, 1
4 semiconductor chips, 15 bonding parts, 15a bonding pads, 15b inner leads, 15c bonding wires, 17 substrates, 20 semiconductor devices, 2
DESCRIPTION OF SYMBOLS 1 sealed body, 21a back surface, 21b front surface, 22 outer lead, 30 semiconductor device, 31 sealed body, 31a
Back surface, 31b front surface, 32 outer lead, 40 upper layer semiconductor device, 41 upper layer sealing body, 41a back surface, 41b
Surface, 42 upper layer outer lead, 50 lower layer semiconductor device, 51 lower layer sealing body, 51a rear surface, 51b front surface,
52 lower layer outer lead, 60 upper layer semiconductor device, 61
Upper layer sealing body, 61a back surface, 61b front surface, 62 outer lead, 70 lower layer semiconductor device, 71 lower layer sealing body,
71a back surface, 71b front surface, 72 outer lead.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤本 裕史 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 4M109 AA01 BA01 CA21 DA03 GA10 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Hiroshi Fujimoto 2-3 2-3 Marunouchi, Chiyoda-ku, Tokyo Inside Ryo Electric Co., Ltd. F-term (reference) 4M109 AA01 BA01 CA21 DA03 GA10
Claims (7)
封止体から外部に延在するアウタリードとを備え、封止
体の裏面を基板に対向させるとともに、互いの間に間隙
を確保した状態で前記アウタリードを介して前記基板に
実装される半導体装置において、 前記封止体の裏面と表面との間の距離を周縁部から中央
部に向けて漸次小さく構成したことを特徴とする半導体
装置。1. An encapsulating body encapsulating a semiconductor chip and an outer lead extending from the encapsulating body to the outside, wherein the back surface of the encapsulating body faces the substrate and a gap is secured between them. In the semiconductor device mounted on the substrate via the outer leads in the above state, the distance between the back surface and the front surface of the sealing body is gradually reduced from the peripheral portion toward the central portion. apparatus.
を封止した封止体と、この封止体から外部に延在するア
ウタリードとを備え、封止体の裏面を基板に対向させる
とともに、互いの間に間隙を確保した状態で前記アウタ
リードを介して前記基板に実装される半導体装置におい
て、 前記ボンディング部よりも内方となる部分において前記
封止体の裏面と表面との間の距離を周縁部から中央部に
向けて漸次小さく構成したことを特徴とする半導体装
置。2. A sealing body, which seals a semiconductor chip and a bonding portion thereof, and an outer lead, which extends from the sealing body to the outside, wherein the back surface of the sealing body faces the substrate and is provided between them. In a semiconductor device mounted on the substrate via the outer leads in a state in which a gap is secured, the distance between the back surface and the front surface of the sealing body at a portion inward of the bonding portion is set from a peripheral portion. A semiconductor device, which is configured to be gradually smaller toward a central portion.
も一方を凹状に形成することによってこれら裏面と表面
との間の距離を中央部に向けて漸次小さく構成したこと
を特徴とする請求項1または2に記載の半導体装置。3. The back surface and the front surface of the sealing body are formed in a concave shape so that the distance between the back surface and the front surface is gradually reduced toward the central portion. Alternatively, the semiconductor device according to item 2.
も一方を湾曲した凹状に形成したことを特徴とする請求
項3に記載の半導体装置。4. The semiconductor device according to claim 3, wherein at least one of a back surface and a front surface of the sealing body is formed in a curved concave shape.
も一方を中央部が平坦の凹状に形成したことを特徴とす
る請求項3に記載の半導体装置。5. The semiconductor device according to claim 3, wherein at least one of a back surface and a front surface of the sealing body is formed in a concave shape having a flat central portion.
は、下層となる封止体の裏面および表面の少なくとも一
方、あるいは上層となる封止体の裏面および表面の少な
くともを凹状に形成したことを特徴とする請求項3〜5
のいずれか一つに記載の半導体装置。6. When they are stacked and mounted on a substrate, at least one of a back surface and a front surface of a lower layer sealing body or at least a back surface and a front surface of an upper layer sealing body are formed in a concave shape. 6. The method according to claim 3, wherein
The semiconductor device according to any one of 1.
封止体のサイズとが相互に異なることを特徴とする請求
項6に記載の半導体装置。7. The semiconductor device according to claim 6, wherein the size of the lower layer encapsulant and the size of the upper layer encapsulant are different from each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001292137A JP2003100958A (en) | 2001-09-25 | 2001-09-25 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001292137A JP2003100958A (en) | 2001-09-25 | 2001-09-25 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003100958A true JP2003100958A (en) | 2003-04-04 |
Family
ID=19114155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001292137A Pending JP2003100958A (en) | 2001-09-25 | 2001-09-25 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003100958A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013065648A (en) * | 2011-09-16 | 2013-04-11 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method of the same |
WO2017208642A1 (en) * | 2016-05-31 | 2017-12-07 | 日立オートモティブシステムズ株式会社 | Resin package |
-
2001
- 2001-09-25 JP JP2001292137A patent/JP2003100958A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013065648A (en) * | 2011-09-16 | 2013-04-11 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method of the same |
WO2017208642A1 (en) * | 2016-05-31 | 2017-12-07 | 日立オートモティブシステムズ株式会社 | Resin package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100426494B1 (en) | Semiconductor package and its manufacturing method | |
US20060071321A1 (en) | Resin molded semiconductor device and mold | |
US10504857B2 (en) | Semiconductor package structure for improving die warpage and manufacturing method thereof | |
JPH11260987A (en) | Lead frame having heat spread and semiconductor package using the same | |
US20210384100A1 (en) | Semiconductor package | |
JP2006100636A (en) | Method of manufacturing semiconductor device | |
JP2001015668A (en) | Resin-sealed semiconductor package | |
JP5361426B2 (en) | Semiconductor device | |
US10707193B2 (en) | Semiconductor device package having a mounting plate with protrusions exposed from a resin material | |
JP2003100958A (en) | Semiconductor device | |
US20210111109A1 (en) | Flat no-lead package with surface mounted structure | |
JP2010098129A (en) | Semiconductor device and method of manufacturing the same | |
JP4296685B2 (en) | Semiconductor package and manufacturing method thereof | |
US20120241932A1 (en) | Semiconductor device | |
KR100345164B1 (en) | Stack package | |
US7183631B2 (en) | Package structure module of bump posited type lead frame | |
JP2004146706A (en) | Semiconductor device | |
JPS6154259B2 (en) | ||
KR20020053413A (en) | Jig for preventing warpage from semiconductor package | |
JP2003017630A (en) | Semiconductor device | |
JP4726210B2 (en) | Semiconductor device | |
KR100253708B1 (en) | Semiconductor package and method for manufacture thereof | |
KR200301289Y1 (en) | Leadframe and package structure of full-pak type transistor | |
TW201939626A (en) | Semiconductor device | |
KR20080063995A (en) | Semiconductor package for strengthening lead locking and fabrication method thereof |