JP2003100946A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2003100946A
JP2003100946A JP2001296530A JP2001296530A JP2003100946A JP 2003100946 A JP2003100946 A JP 2003100946A JP 2001296530 A JP2001296530 A JP 2001296530A JP 2001296530 A JP2001296530 A JP 2001296530A JP 2003100946 A JP2003100946 A JP 2003100946A
Authority
JP
Japan
Prior art keywords
metal layer
electrode
semiconductor element
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001296530A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Fujiwara
義行 藤原
Yoji Mine
洋二 峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2001296530A priority Critical patent/JP2003100946A/en
Publication of JP2003100946A publication Critical patent/JP2003100946A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a high-density packaging-type semiconductor device. SOLUTION: The method of manufacturing a semiconductor device includes a semiconductor element, an electrode that is arranged around the semiconductor element, a small-gauge wire where the front of the electrode is electrically connected to the electrode of the semiconductor element, and a sealing resin were the semiconductor element, the electrode, and the small-gauge wire are sealed. The manufacturing method also includes a first metal layer that becomes the electrode, the second metal layer that is connected to the first metal layer, and a frame layer that is joined to the first metal layer via the second one. In this case, lamination foils with different etching characteristics are used at least for the second metal and frame layers.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】近年、電子機器の小型化に対応するため
に、樹脂封止型半導体装置等の半導体部品の高密度実装
が要求され、それに伴い、半導体部品の小型、薄型化が
進んでいる。また小型で薄型でありながら、多ピン化が
進み、高密度の小型、薄型の樹脂封止型の半導体装置が
要望されている。
2. Description of the Related Art In recent years, in order to cope with miniaturization of electronic equipment, high density mounting of semiconductor parts such as resin-encapsulated semiconductor devices has been required, and accordingly, the miniaturization and thinning of semiconductor parts have been advanced. . In addition, the number of pins has been increased while being small and thin, and a high density, small and thin resin-sealed semiconductor device has been demanded.

【0003】前記要望を満たす半導体装置として、面実
装タイプの半導体装置がある。前記半導体装置は底面に
電極を設けたキャリア(配線基板)上に半導体素子を搭
載し、電気的接続を行った後、そのキャリアの上面を樹
脂封止した半導体装置であるボール・グリッド・アレイ
(BGA)タイプやランド・グリッド・アレイ(LG
A)タイプの半導体装置である。このタイプの半導体装
置はその底面側でマザー基板と実装する半導体装置であ
り、このような面実装タイプの半導体装置が今後、主流
になりつつある。
As a semiconductor device satisfying the above demand, there is a surface mounting type semiconductor device. In the semiconductor device, a semiconductor element is mounted on a carrier (wiring substrate) having electrodes on the bottom surface, electrical connection is made, and then the upper surface of the carrier is resin-sealed in a ball grid array (a semiconductor device). BGA type and land grid array (LG)
It is a semiconductor device of type A). This type of semiconductor device is a semiconductor device that is mounted on the bottom surface side with a mother substrate, and such surface mounting type semiconductor devices are becoming mainstream in the future.

【0004】前記半導体装置の従来の製造一手法を図6
に示す。 (1) 導電性の板材よりなるフレーム本体12を準備す
る工程と、(2) フレーム本体12を、ハーフエッチン
グにより前記フレーム本体面内に突出する複数の電極4
と、前記電極4に包囲される素子収納部5とを形成して
フレーム部材13とする工程と、(3) 前記用意したフ
レーム部材13の前記素子収納部5に対して、半導体素
子6を固定する工程と、(4) 固定した前記半導体素子
6の電極と前記電極4の上面とを金属細線8により電気
的に接続する工程と、(5) 前記半導体素子6が固定さ
れ、前記金属細線8で結線されたフレーム部材の上面側
を封止樹脂9により封止する工程と、(6) 樹脂封止後
のフレーム部材に対して、その底面のフレーム部材を研
削部材により研削し、フレーム部材の底面を除去し、前
記電極4を分離させて孤立した電極4を構成するととも
に、電極4の底面および前記半導体素子6の底面を樹脂
より露出させる工程からなる半導体装置の製造方法であ
る。
FIG. 6 shows a conventional method for manufacturing the semiconductor device.
Shown in. (1) a step of preparing a frame body 12 made of a conductive plate material; and (2) a plurality of electrodes 4 protruding from the frame body 12 into the frame body surface by half etching.
And a step of forming the element housing portion 5 surrounded by the electrode 4 to form the frame member 13, and (3) fixing the semiconductor element 6 to the element housing portion 5 of the prepared frame member 13. And (4) electrically connecting the fixed electrode of the semiconductor element 6 and the upper surface of the electrode 4 with a thin metal wire 8, and (5) fixing the semiconductor element 6 to the thin metal wire 8 A step of sealing the upper surface side of the frame member connected by the above with the sealing resin 9, and (6) the frame member on the bottom surface of the frame member after resin sealing is ground by a grinding member, This is a method of manufacturing a semiconductor device, which comprises the steps of removing the bottom surface, separating the electrode 4 to form an isolated electrode 4, and exposing the bottom surface of the electrode 4 and the bottom surface of the semiconductor element 6 from a resin.

【0005】[0005]

【発明が解決しようとする課題】従来の前記半導体装置
の製造方法は、ハーフエッチングにより前記フレーム本
体に電極を形成させるが、ハーフエッチングは一種の金
属のみで構成される部材に対して、エッチング深さを制
御することにより部材の途中でエッチングを終了させ、
目的の電極を形成させる。この方法では部材の途中でエ
ッチングを終了させるため、必然的に電極の間に形成さ
れる底面は丸みを帯びた形状となり、平坦化が困難であ
る。半導体素子の搭載、電極の狭ピッチ化を考慮すれば
電極の間に形成される底面は丸みの少ない形状が好まし
いが、従来の方法では丸みを帯びた形状となるため、電
極間の狭ピッチ化が困難であり、またエッチング深さの
均一化も困難である。加えて、樹脂封止後のフレーム部
材に対して、その底面のフレーム本体を研削部材により
研削し、底面のフレーム本体を除去するため、除去する
フレーム厚によっては時間がかかるという課題がある。
In the conventional method of manufacturing a semiconductor device, electrodes are formed on the frame body by half etching. However, half etching is performed on a member formed of only one kind of metal. By controlling the thickness, the etching is terminated in the middle of the member,
The target electrode is formed. In this method, since the etching is finished in the middle of the member, the bottom surface formed between the electrodes necessarily has a rounded shape, and it is difficult to flatten it. Considering the mounting of semiconductor elements and the narrowing of the pitch of electrodes, it is preferable that the bottom surface formed between the electrodes has a less rounded shape, but the conventional method has a rounded shape, so the pitch between electrodes is narrowed. Is difficult, and it is also difficult to make the etching depth uniform. In addition, since the frame main body on the bottom surface of the frame member after resin sealing is ground by the grinding member to remove the frame main body on the bottom surface, it takes time depending on the thickness of the frame to be removed.

【0006】本発明は前記した従来の問題および今後の
半導体装置の動向に対応できる高密度実装型の半導体装
置の製造方法を提供するものであり、図2に一例を示し
た三層を有する積層箔を用いて樹脂封止型の半導体装置
を製造することを目的とするものである。
The present invention provides a method for manufacturing a high-density mounting type semiconductor device which can cope with the above-mentioned conventional problems and future trends of the semiconductor device, and has a laminated structure having three layers, an example of which is shown in FIG. It is intended to manufacture a resin-sealed semiconductor device using a foil.

【0007】[0007]

【課題を解決するための手段】本発明者は、ハーフエッ
チングにおける狭ピッチ化の問題、および樹脂封止後の
フレーム本体底面の研削に関する問題等を検討し、樹脂
封止型の半導体装置の電極を製造する素材として三層を
有する積層箔の構成を採用することで電極間の底面の平
坦化、電極の狭ピッチ化、エッチング深さの均一化及び
研削時間を大きく改善できることを見いだし本発明に到
達した。
DISCLOSURE OF THE INVENTION The present inventors have studied the problem of narrowing the pitch in half etching, the problem of grinding the bottom surface of the frame body after resin sealing, and the like, and have investigated the electrode of a resin-sealed semiconductor device. It has been found that the flatness of the bottom surface between the electrodes, the narrowing of the pitch of the electrodes, the uniformization of the etching depth, and the grinding time can be greatly improved by adopting the structure of a laminated foil having three layers as a material for manufacturing Arrived

【0008】すなわち本発明は、半導体素子と、前記半
導体素子の周囲に配置された電極と、前記電極の表面と
前記半導体素子の電極とを電気的に接続した細線と、前
記半導体素子と電極と細線とを封止した封止樹脂とを有
する半導体装置の製造方法であって、前記電極となる第
一の金属層と、該第一の金属層に連続する第二の金属層
と、前記第二の金属層を介して第一の金属層と接合され
るフレーム層の三層を有し、少なくとも第二の金属層と
フレーム層とはエッチング特性が異なる積層箔を用い
て、(1) 前記電極となる第一の金属層のエッチングに
より電極及び前記半導体素を収納する素子収納部を形成
する工程と、(2) 前記電極と接しない第二の金属層を
エッチングにより除去する工程と、(3) 前記素子収納
部に半導体素子を固定する工程と、(4) 前記半導体素
子と電極とを細線を用いて、電気的に接続する工程と、
(5) 前記半導体素子、電極、細線を封止樹脂で封止す
る工程の後、(6) 前記フレーム層を除去する半導体装
置の製造方法である。
That is, according to the present invention, a semiconductor element, an electrode arranged around the semiconductor element, a thin wire electrically connecting a surface of the electrode and an electrode of the semiconductor element, the semiconductor element and the electrode A method of manufacturing a semiconductor device, comprising: a sealing resin that seals a thin wire, wherein a first metal layer to be the electrode, a second metal layer continuous with the first metal layer, and the first metal layer Using a laminated foil having three layers of a frame layer joined to the first metal layer via the second metal layer, at least the second metal layer and the frame layer having different etching characteristics, (1) A step of forming an element accommodating portion for accommodating the electrode and the semiconductor element by etching a first metal layer to be an electrode, and (2) a step of removing the second metal layer not in contact with the electrode by etching, 3) Fix the semiconductor device in the device housing A degree, and (4) using said fine wire and a semiconductor element and an electrode, electrically connecting step,
(5) A method of manufacturing a semiconductor device, comprising: (6) removing the frame layer after a step of sealing the semiconductor element, the electrode, and the thin wire with a sealing resin.

【0009】また、半導体素子と、前記半導体素子の周
囲に配置された電極と、前記電極の表面と前記半導体素
子の電極とを電気的に接続した細線と、前記半導体素子
と電極と細線とを封止した封止樹脂とを有する半導体装
置の製造方法であって、前記電極となる第一の金属層
と、該第一の金属層に連続する第二の金属層と、前記第
二の金属層を介して第一の金属層と接合されるフレーム
層の三層を有し、少なくとも第一の金属層と第二の金属
層とはエッチング特性が異なる積層箔を用いて、(1)
前記電極となる第一の金属層のエッチングにより電極及
び前記半導体素子を収納する素子収納部を形成する工程
と、(2) 前記素子収納部に半導体素子を固定する工程
と、(3) 前記半導体素子と電極とを細線を用いて、電
気的に接続する工程と、(4) 前記半導体素子、電極、
細線を封止樹脂で封止する工程と、(5) 前記フレーム
層を除去する工程の後、(6) 第二の金属層を除去して
電極を露出させる半導体装置の製造方法である。
The semiconductor element, an electrode arranged around the semiconductor element, a thin wire electrically connecting the surface of the electrode and the electrode of the semiconductor element, and the semiconductor element, the electrode and the thin wire. A method of manufacturing a semiconductor device having a sealed sealing resin, the first metal layer serving as the electrode, a second metal layer continuous with the first metal layer, and the second metal Using a laminated foil having three layers of a frame layer joined to the first metal layer through layers, and at least the first metal layer and the second metal layer having different etching characteristics, (1)
A step of forming an element accommodating portion for accommodating the electrode and the semiconductor element by etching the first metal layer to be the electrode; (2) a step of fixing a semiconductor element in the element accommodating portion; and (3) the semiconductor Electrically connecting the element and the electrode using a thin wire, and (4) the semiconductor element, the electrode,
A method of manufacturing a semiconductor device, which comprises a step of sealing a thin wire with a sealing resin and (5) a step of removing the frame layer, and then (6) removing a second metal layer to expose an electrode.

【0010】第二の金属層の除去は研削、またはエッチ
ングにより行うことが好ましい。さらにフレーム層の除
去はエッチング、または引き剥しにより行うことが好ま
しい。加えて露出した電極にメッキを施すことが好まし
く、さらに記第二の金属層は乾式成膜層であることが好
ましい。
The removal of the second metal layer is preferably performed by grinding or etching. Further, the frame layer is preferably removed by etching or peeling. In addition, the exposed electrode is preferably plated, and the second metal layer is preferably a dry film-forming layer.

【0011】[0011]

【発明の実施の形態】図1に本発明により製造する半導
体装置の一例を示す。本発明により得られる半導体装置
は、半導体素子6と、その半導体素子6の周囲に配置さ
れた電極4と、電極4の表面と半導体素子6の表面の電
極パッド(図示せず)とを電気的に接続した金属細線8
と、半導体素子6、電極4、金属細線8の外囲を封止樹
脂9で封止した構成の脂封止型の半導体装置である。な
お、図1(a)は断面図、図1(b)は平面図、図1
(c)は底面図である。そして図1(a)の断面は、図
1(b)のA−A1箇所、図1(c)のA’−A1’箇
所の断面を示している。
1 shows an example of a semiconductor device manufactured by the present invention. The semiconductor device obtained by the present invention electrically includes a semiconductor element 6, an electrode 4 arranged around the semiconductor element 6, an electrode pad (not shown) on the surface of the electrode 4 and the surface of the semiconductor element 6. Thin metal wire 8 connected to
And a semiconductor element 6, an electrode 4, and a thin metal wire 8 are sealed with a sealing resin 9 to provide a fat-sealed semiconductor device. 1A is a sectional view, FIG. 1B is a plan view, and FIG.
(C) is a bottom view. The cross section of FIG. 1 (a) shows the cross section of the AA1 portion of FIG. 1 (b) and the A′-A1 ′ portion of FIG. 1 (c).

【0012】本発明の重要な特徴は樹脂封止型の半導体
装置の電極等を製造する素材として、電極となる第一の
金属層、第一の金属層に連続して形成された第二の金属
層、フレーム層の三層を有し、第二の金属層は第一の金
属層、フレーム層の少なくとも一方とエッチング特性の
異なる積層箔を採用したことにある。本発明は第二の金
属層のエッチング特性が、第一の金属層、フレーム層の
どちらのエッチング特性と異なるかにより、以下に説明
するように製造方法が異なる。
An important feature of the present invention is that, as a material for manufacturing an electrode or the like of a resin-encapsulated semiconductor device, a first metal layer to be an electrode and a second metal layer continuously formed on the first metal layer. This is because it has three layers of a metal layer and a frame layer, and the second metal layer is a laminated foil having different etching characteristics from at least one of the first metal layer and the frame layer. In the present invention, the manufacturing method differs as described below, depending on whether the etching characteristics of the second metal layer are different from the etching characteristics of the first metal layer or the frame layer.

【0013】始めに、第二の金属層がフレーム層とエッ
チング特性の異なる積層箔を用いる第一の本発明につい
て説明する。半導体装置の電極と素子収納部の形成を第
一の金属層、第二の金属層の二層のエッチングにより行
う。ここで、第一の金属層ともエッチング特性の異なる
第二の金属層を用いた場合は、それぞれ異なるエッチン
グ工程が必要となる。両層のエッチング特性が同じであ
る場合は、一つのエッチング工程でフレーム層のみを残
して第一、第二の金属層ともエッチングできる。したが
って生産性の観点からは第一の金属層と第二の金属層と
はエッチング特性が同じであることが好ましい。
First, the first aspect of the present invention in which the second metal layer uses a laminated foil having a different etching characteristic from the frame layer will be described. The electrodes and the element housing of the semiconductor device are formed by etching two layers of a first metal layer and a second metal layer. Here, when the second metal layer having different etching characteristics from the first metal layer is used, different etching steps are required. When the etching characteristics of both layers are the same, the first and second metal layers can be etched in one etching step, leaving only the frame layer. Therefore, from the viewpoint of productivity, it is preferable that the first metal layer and the second metal layer have the same etching characteristics.

【0014】何れの場合でも、半導体装置の電極等を形
成するエッチング工程において、フレーム層までエッチ
ングが進むことを防止できるため、従来行われていたハ
ーフエッチングからフルエッチングへの変更が初めて可
能となる。この結果、電極の間に形成される底面が丸み
を帯びた形状になることがなく、電極の狭ピッチ化を達
成することができる。エッチング深さについても、第
一、第二の金属層の厚さで決まるため、常に均一のエッ
チング深さを達成することができる。
In any case, since it is possible to prevent the etching from reaching the frame layer in the etching process for forming the electrodes of the semiconductor device, it is possible for the first time to change from the conventional half etching to full etching. . As a result, the bottom face formed between the electrodes does not have a rounded shape, and the pitch of the electrodes can be narrowed. Since the etching depth is also determined by the thicknesses of the first and second metal layers, it is possible to always achieve a uniform etching depth.

【0015】なお、ハーフエッチングからフルエッチン
グへの変更は、積層箔が最低限エッチング特性の異なる
二層を具備すれば可能であるが、本発明で用いる積層箔
に三層を有する構造を採るのは、二層の積層箔と比べ積
層箔の製造が容易であり、入手しやすいなどの理由から
である。具体的には、例えば積層箔の製造工程におい
て、第二の金属層を、電極を形成する第一の金属層と、
ハンドリング性を向上させるためのフレーム層とを接合
するための接合層とすることが出来る。
The change from half etching to full etching is possible as long as the laminated foil has at least two layers having different etching characteristics, but the laminated foil used in the present invention has a structure having three layers. The reason is that the laminated foil is easier to manufacture than the two-layer laminated foil and is easily available. Specifically, for example, in the manufacturing process of the laminated foil, the second metal layer, the first metal layer forming the electrode,
It can be used as a bonding layer for bonding with a frame layer for improving handleability.

【0016】上記エッチングにより電極等を形成した
後、フレーム層上に半導体素子を素子収納部に固定、半
導体素子と電極を電気的に接続、半導体素子等を樹脂で
封止し、フレーム層を除去する。本発明は、このフレー
ム層の除去する際にも、従来の製造方法と比較して長所
を有する。
After forming the electrodes and the like by the above etching, the semiconductor element is fixed to the element housing portion on the frame layer, the semiconductor element and the electrode are electrically connected, the semiconductor element and the like are sealed with resin, and the frame layer is removed. To do. The present invention has an advantage over the conventional manufacturing method even when the frame layer is removed.

【0017】従来の製造方法では、本発明におけるフレ
ーム層の除去と同目的の工程が、既述のように電極の樹
脂封止後に行われるフレーム本体底部の研削という形で
行われている。この方法は、もともと一体であるフレー
ム部材の一部を研削により除去するため生産性が悪いこ
とが問題であった。一方、本発明では、そもそも接合さ
れた別部材であるフレーム層の除去により行うため従来
の方法と比べ除去することが容易であり、生産性を向上
することができる。本発明ではフレーム層の除去は、エ
ッチングや、引き剥がしにより除去することが生産性向
上の点から特に好ましい。なお、引き剥がしによりフレ
ーム層を除去する際、第二の金属層上にフレーム層が残
存することがあるが、これは別途エッチングにより除去
することもできる。
In the conventional manufacturing method, the step for the same purpose as the removal of the frame layer in the present invention is carried out in the form of grinding the bottom of the frame main body which is carried out after resin sealing of the electrodes as described above. This method has a problem that productivity is poor because a part of the frame member which is originally integrated is removed by grinding. On the other hand, in the present invention, since the removal is performed by removing the frame layer which is a separate member that is originally joined, the removal is easier than the conventional method, and the productivity can be improved. In the present invention, it is particularly preferable to remove the frame layer by etching or peeling from the viewpoint of improving productivity. Note that when the frame layer is removed by peeling, the frame layer may remain on the second metal layer, but this can also be removed by etching separately.

【0018】次に、第二の金属層が第一の金属層とエッ
チング特性の異なる積層箔を用いる第二の本発明につい
て説明する。半導体装置の電極と素子収納部の形成を第
二の金属層を残し、第一の金属層のエッチングにより行
う。これにより、フレーム層までエッチングが進むこと
を防止できるため、ハーフエッチングからフルエッチン
グへの変更が可能となる。この結果、電極の間に形成さ
れる底面が丸みを帯びた形状になることがなく、電極の
狭ピッチ化を達成することができる。エッチング深さに
ついても、第一の金属層の厚さで決まるため、常に均一
のエッチング深さを達成することができる。なお、本発
明で用いる積層箔が三層を有する構造を採るのは、先に
説明した理由と同じである。
Next, the second aspect of the present invention will be described in which the second metal layer uses a laminated foil having etching characteristics different from those of the first metal layer. The electrodes and the element housing of the semiconductor device are formed by etching the first metal layer while leaving the second metal layer. As a result, it is possible to prevent the etching from reaching the frame layer, so that it is possible to change from half etching to full etching. As a result, the bottom face formed between the electrodes does not have a rounded shape, and the pitch of the electrodes can be narrowed. The etching depth is also determined by the thickness of the first metal layer, so that a uniform etching depth can always be achieved. The laminated foil used in the present invention has a structure having three layers for the same reason as described above.

【0019】上記エッチングにより電極等を形成した
後、第二の金属層上に半導体素子を素子収納部に固定、
半導体素子と電極を電気的に接続、半導体素子等を樹脂
で封止し、フレーム層を除去する。第二の金属層が第一
の金属層とエッチング特性の異なる積層箔を用いる本発
明でも、先に説明した別の本発明と同様にフレーム層の
除去する際にも、従来の製造方法と比較して長所を有す
る。なお、第二の金属層が第一の金属層とエッチング特
性の異なる積層箔を用いる本発明では、フレーム層を除
去した後、別途第二の金属層の露出部を除去する工程が
必要となる。この場合、第二の金属層の露出部の除去
は、第二の金属層が極薄厚であり、研削、エッチングに
より容易に除去することができる。これらのうち環境面
を配慮すると、ドライプロセスである研削により除去す
ることが好ましい。
After forming electrodes and the like by the above etching, a semiconductor element is fixed to the element housing portion on the second metal layer,
The semiconductor element and the electrode are electrically connected, the semiconductor element and the like are sealed with resin, and the frame layer is removed. Even in the present invention in which the second metal layer uses a laminated foil having different etching characteristics from the first metal layer, even when the frame layer is removed similarly to the other present invention described above, comparison with the conventional manufacturing method is performed. And have advantages. In the present invention in which the second metal layer uses a laminated foil having different etching characteristics from the first metal layer, a step of removing the exposed portion of the second metal layer is required after removing the frame layer. . In this case, the exposed portion of the second metal layer can be easily removed by grinding or etching because the second metal layer has an extremely thin thickness. Of these, considering the environment, it is preferable to remove them by grinding which is a dry process.

【0020】以上述べたように、第一の本発明、第二の
本発明とも電極等の形成をフルエッチングにより行うこ
とが可能となり、電極の間に形成する底面を平坦化、電
極間の狭ピッチ化を達成できる。加えて、エッチング深
さの均一化、及び生産性の向上を達成することができ
る。
As described above, in both the first invention and the second invention, the electrodes and the like can be formed by full etching, the bottom surface formed between the electrodes is flattened, and the space between the electrodes is narrowed. Pitching can be achieved. In addition, it is possible to achieve uniform etching depth and improved productivity.

【0021】また本発明では、フレーム層の除去後、図
4に示すように電極底面にメッキ処理を施す場合もあ
る。半導体装置電極露出部と基板配線とをハンダを用い
て接合する際、Ni、Auメッキ等を施すことで、直
接、半導体装置電極露出部とハンダを接着するよりも金
属間の拡散速度を近づけることができる。金属間の拡散
速度を近づけることで金属中に発生するボイド(空孔)
の発生を防止し、接合強度の低下を抑制できる。
In the present invention, after the frame layer is removed, the bottom surface of the electrode may be plated as shown in FIG. When joining the exposed portion of the semiconductor device electrode and the substrate wiring by using solder, by applying Ni, Au plating or the like, the diffusion speed between the metals can be made closer than directly bonding the exposed portion of the semiconductor device electrode and the solder. You can Voids (holes) generated in metals by making the diffusion speeds between metals closer
Can be prevented, and a decrease in bonding strength can be suppressed.

【0022】次に本発明で用いる三層を有する積層箔に
ついて説明する。図2は本実施形態の半導体装置の製造
方法で用いる積層箔を示す図である。
Next, the laminated foil having three layers used in the present invention will be described. FIG. 2 is a diagram showing a laminated foil used in the method for manufacturing a semiconductor device of this embodiment.

【0023】図示するように本発明の製造方法で用いる
三層を有する積層箔は、エッチングにより電極及び半導
体素子収納部を形成する第一の金属層1と、第一の金属
層1、フレーム層3の少なくとも一方とエッチング特性
の異なる第二の金属層2、及び第二の金属層2を介して
第一の金属層と接合するフレーム層3の三層からなる。
ここで、本発明でいう第二の金属層は接合層としての作
用を有するものであればよく、組成などの異なる二以上
の層によりにより接合層を構成するものも本発明でいう
第二の金属層に含まれる。フレーム層3は、積層箔の剛
性を高め、一連の半導体装置製造時のハンドリングを行
いやすくするものである。
As shown in the figure, the laminated foil having three layers used in the manufacturing method of the present invention comprises a first metal layer 1 which forms an electrode and a semiconductor element accommodating portion by etching, a first metal layer 1 and a frame layer. The third metal layer 2 has an etching characteristic different from that of at least one of the third metal layers 3, and the frame layer 3 is joined to the first metal layer via the second metal layer 2.
Here, the second metal layer referred to in the present invention may be one having an action as a joining layer, and one having a joining layer composed of two or more layers having different compositions and the like is the second term referred to in the present invention. Included in the metal layer. The frame layer 3 increases the rigidity of the laminated foil and facilitates handling during manufacturing of a series of semiconductor devices.

【0024】この三層を有する積層箔は、例えばメッキ
法、表面活性化接合法、蒸着ロール接合等により製造す
ることができる。以下にこれらの方法について簡単に説
明する。
The laminated foil having the three layers can be manufactured by, for example, a plating method, a surface activation bonding method, a vapor deposition roll bonding or the like. These methods will be briefly described below.

【0025】メッキ法はフレーム層上に第二の金属層メ
ッキを施し、さらに第二の金属層上に第一の金属層メッ
キを施すことにより三層を有する積層箔を製造する方法
である。
The plating method is a method of producing a laminated foil having three layers by applying a second metal layer plating on the frame layer and further applying a first metal layer plating on the second metal layer.

【0026】表面活性化接合法はフレーム層上に第二の
金属層メッキを施し、その接合面と第一の金属層の接合
面とを真空室内でイオンエッチング処理し,圧延機で接
合することにより三層を有する積層箔を製造する方法で
ある。
In the surface activated bonding method, a second metal layer is plated on the frame layer, and the bonding surface and the bonding surface of the first metal layer are subjected to ion etching in a vacuum chamber and bonded by a rolling mill. Is a method for producing a laminated foil having three layers.

【0027】蒸着ロール接合法は第一の金属層及びフレ
ーム層の接合側の表面に、真空蒸着法等の乾式成膜法に
より乾式成膜層として第二の金属層を形成し,続けて同
一真空槽内で重ね合わせ圧延接合することにより三層を
有する積層箔を製造する方法である。なお、上記乾式成
膜法には上記真空蒸着法のみならず物理蒸着や化学蒸着
法など、気相やプラズマを利用した乾式の成膜方法全般
を含む。
In the vapor deposition roll bonding method, a second metal layer is formed as a dry film-forming layer on the surfaces of the first metal layer and the frame layer on the bonding side by a dry film-forming method such as a vacuum vapor deposition method, and then the same. This is a method for producing a laminated foil having three layers by stacking and rolling-bonding in a vacuum chamber. The dry film forming method includes not only the above-mentioned vacuum vapor deposition method but also physical vapor deposition, chemical vapor deposition, and other dry film forming methods using a vapor phase or plasma.

【0028】これらの方法のうち、本発明の積層箔を製
造する方法として、乾式成膜層である第二の金属層によ
り第一の金属層と、フレーム層とを接合する蒸着ロール
接合法が好ましい。蒸着ロール接合法は乾式成膜層であ
る第二の金属層の形成工程と接合工程とを連続して一工
程で行うことが可能であり、生産性の飛躍的向上をはか
ることができる。またドライプロセスのため環境面への
配慮もなされる。
Among these methods, as a method for producing the laminated foil of the present invention, there is a vapor deposition roll joining method for joining the first metal layer and the frame layer with the second metal layer which is a dry film-forming layer. preferable. In the vapor deposition roll joining method, the step of forming the second metal layer, which is a dry film forming layer, and the joining step can be continuously performed in one step, and the productivity can be dramatically improved. Also, due to the dry process, consideration for the environment is made.

【0029】本発明において、第一の金属層の厚さは電
極及び半導体素子収納部の形成の点から35〜150
[μm]であることが好ましい。第二の金属層の厚さ
は、第一の金属層とフレーム層とを接合強度、およびエ
ッチングバリア性を保持しつつできるだけ薄い厚さであ
ることが好ましく、具体的には0.01〜5[μm]で
あることが好ましい。フレーム層の厚さはハンドリング
に必要な剛性を考慮し、18〜150[μm]であるこ
とが好ましい。将来的には半導体装置の軽薄短小化によ
り電極および半導体素子収納部の薄小化が予想される。
この場合でも本発明では、各層に用いられる材質の強度
等の問題が無ければ、第一の金属層が35[μm]以
下、150[μm]以上であっても対応可能である。ま
たフレーム層の厚さも18[μm]以下、150[μ
m]以上であっても対応できる。
In the present invention, the thickness of the first metal layer is from 35 to 150 from the viewpoint of forming the electrode and the semiconductor element accommodating portion.
It is preferably [μm]. The thickness of the second metal layer is preferably as thin as possible while maintaining the bonding strength between the first metal layer and the frame layer and the etching barrier property, and specifically 0.01 to 5 It is preferably [μm]. The thickness of the frame layer is preferably 18 to 150 [μm] in consideration of the rigidity required for handling. In the future, it is expected that the electrodes and the semiconductor element accommodating portion will be made thinner by making the semiconductor device lighter, thinner and shorter.
Even in this case, the present invention can cope with the first metal layer having a thickness of 35 [μm] or less and 150 [μm] or more as long as there is no problem such as strength of the material used for each layer. Also, the thickness of the frame layer is 18 [μm] or less, 150 [μm]
m] or more can be dealt with.

【0030】また第一の金属層に用いる金属は電極形成
するものであり、低抵抗であることが必要である。よっ
てCu、Ag、Al等を用いることが好ましい。これら
のうち最も好ましいのはCuである。Cuはコストが安
価であり、導電性、エッチング性に優れている。また第
二の金属層に用いる金属は、接合性、及びエッチング性
を考慮してCu、Ag、Ti、Sn、Ni、Alを用い
ることが好ましい。これらのうち特に好ましいのは第二
の金属層はNi、Ti、Snである。Niはフレーム層
除去後、電極露出部に施すメッキ処理をAuメッキのみ
にすることもできる。Tiはフレーム層を引き剥がしに
より除去するのに引き剥がしやすい。Snは硬度が低
く、成形性に優れる。最も好ましいのは生産性を考慮し
てTiである。
The metal used for the first metal layer is for forming an electrode and needs to have a low resistance. Therefore, it is preferable to use Cu, Ag, Al or the like. Most preferred of these is Cu. Cu has a low cost and is excellent in conductivity and etching property. The metal used for the second metal layer is preferably Cu, Ag, Ti, Sn, Ni or Al in consideration of the bondability and the etching property. Of these, the second metal layer is particularly preferably Ni, Ti, or Sn. With respect to Ni, after the frame layer is removed, the plating treatment applied to the electrode exposed portion may be only Au plating. Ti is easy to peel off when the frame layer is removed by peeling. Sn has low hardness and is excellent in moldability. Most preferable is Ti in view of productivity.

【0031】またフレーム層にはハンドリング性向上の
点からは金属全般及び樹脂を用いることが出来るが、樹
脂封止の工程で高温に曝されることから、耐熱性をもっ
た金属を用いることが好ましい。さらに好ましくは第一
の金属層とエッチング液を同一とすることができるCu
である。
Further, in order to improve the handleability, general metals and resins can be used for the frame layer, but since they are exposed to high temperatures in the resin sealing step, it is preferable to use metals having heat resistance. preferable. More preferably, the first metal layer and the etching solution can be the same Cu
Is.

【0032】以上から、本発明において特に好ましい三
層を有する積層箔は、Cu−Ti−Cu積層箔、Cu−
Cu−Al積層箔などである。Cu−Ti−Cu積層箔
は第二の金属層が、第一の金属層、フレーム層の双方と
エッチング特性が異なる一例であり、Cu−Cu−Al
積層箔は第二の金属層とフレーム層とのみエッチング特
性が異なる一例である。
From the above, the laminated foil having three layers which is particularly preferable in the present invention is Cu-Ti-Cu laminated foil or Cu-Ti-Cu.
Cu-Al laminated foil and the like. The Cu-Ti-Cu laminated foil is an example in which the second metal layer has different etching characteristics from both the first metal layer and the frame layer.
The laminated foil is an example in which the etching characteristics differ only in the second metal layer and the frame layer.

【0033】以下に本発明の半導体装置の製造方法つい
て図面を参照しながら具体的に説明する。図3、図4は
それぞれ、第二の金属層とフレーム層とでエッチング特
性の異なる材質を用いた本発明例、およびフレーム層の
除去後に電極にメッキを施した本発明例を示すものであ
る。
A method of manufacturing a semiconductor device of the present invention will be specifically described below with reference to the drawings. 3 and 4 show an example of the present invention in which materials having different etching characteristics are used for the second metal layer and the frame layer, and an example of the present invention in which the electrodes are plated after the frame layer is removed. .

【0034】まず図3(1)に示すように、三層を有す
る積層箔を用いて、第一の金属層にエッチングを施し
て、複数の電極4と、それら電極に包囲されるように設
けられた素子収納部5とを形成する。ここで第一の金属
層ともエッチング特性の異なる第二の金属層を用いた場
合には、前記エッチングは第二の金属層2によりバリア
され、第一の金属層1のみのエッチングとなる。第一の
金属層と第二の金属層とにエッチング特性が同じ金属層
を用いた場合には、両金属層を一工程のエッチングによ
り除去することが出来る。
First, as shown in FIG. 3 (1), a laminated foil having three layers is used to etch the first metal layer to provide a plurality of electrodes 4 and the electrodes so as to be surrounded by these electrodes 4. And the element storage portion 5 thus formed. When a second metal layer having a different etching characteristic from the first metal layer is used, the etching is blocked by the second metal layer 2 and only the first metal layer 1 is etched. When the first metal layer and the second metal layer are metal layers having the same etching characteristics, both metal layers can be removed by one-step etching.

【0035】第一の金属層と第二の金属層とでもエッチ
ング特性の異なる金属層を用いた場合には、図3(2)
に示すように、第二の金属層2を電極4に連続するよう
にエッチングにより除去する。以上の何れのエッチング
工程でも、第二の金属層2のエッチング特性がフレーム
層3と異なるためフレーム層を残した状態でフルエッチ
ングすることができ、エッチングにより形成した電極間
の底面は丸みのない平滑なものとなる。
When a metal layer having different etching characteristics is used for the first metal layer and the second metal layer, as shown in FIG.
As shown in, the second metal layer 2 is removed by etching so as to be continuous with the electrode 4. In any of the above etching steps, since the etching characteristics of the second metal layer 2 are different from those of the frame layer 3, full etching can be performed with the frame layer left, and the bottom surface between the electrodes formed by etching is not rounded. It becomes smooth.

【0036】次に図3(3)に示すように、エッチング
により電極4間に形成した素子収納部5に対して、半導
体素子6を接着剤7により接着固定する。ここで用いる
接着剤7は、導電性、絶縁性いずれの接着剤でもよく、
半導体素子6を確実に固定でき、熱膨張係数が半導体素
子6と近い接着剤であればよい。
Next, as shown in FIG. 3C, the semiconductor element 6 is adhered and fixed to the element accommodating portion 5 formed between the electrodes 4 by etching with the adhesive 7. The adhesive 7 used here may be a conductive or insulating adhesive,
Any adhesive may be used as long as it can securely fix the semiconductor element 6 and has a thermal expansion coefficient close to that of the semiconductor element 6.

【0037】次に図3(4)に示すように、搭載した半
導体素子6の表面の電極(図示せず)と各電極4の上面
とを金属細線8により電気的に接続する。前記金属細線
8による接続において、そのループ高さは極力低くなる
よう結線する。また使用する金属細線8としては、通
常、ワイヤーボンドで用いる金(Au)線、アルミニウ
ム(Al)線などの金属細線の他、樹脂製の導電線や、
金属細線どうしが接触しても影響がないように、表面が
絶縁材でコーティングされた金属細線を使用してもよ
い。特に絶縁コートされた金属細線を用いることによ
り、金属細線どうしの接触によるショートおよび電極の
端部、半導体素子の端部への接触による影響を解消して
低ループで結線できる。
Next, as shown in FIG. 3 (4), the electrodes (not shown) on the surface of the mounted semiconductor element 6 and the upper surface of each electrode 4 are electrically connected by the thin metal wires 8. In the connection by the thin metal wire 8, the loop height is connected so as to be as low as possible. In addition, as the metal fine wire 8 to be used, in general, a metal fine wire such as a gold (Au) wire and an aluminum (Al) wire used in wire bonding, a conductive wire made of resin,
A metal thin wire whose surface is coated with an insulating material may be used so that the contact between the metal thin wires is not affected. In particular, by using a metal thin wire coated with an insulation coating, it is possible to eliminate the short circuit due to the contact between the metal thin wires and the influence of the contact to the end portion of the electrode and the end portion of the semiconductor element, so that the wiring can be performed in a low loop.

【0038】次に図3(5)に示すように、半導体素子
6、電極4等を封止樹脂9により封止する。この片面封
止では、低ループで結線した金属細線の頭頂部を覆い、
かつ半導体素子6の上面から50[μm]厚の薄厚で封
止することが好ましい。用いる封止樹脂9は絶縁性を有
した樹脂を用い、非透過性または透過性の樹脂を用いる
ことが好ましい。透過性樹脂の場合は封止後の内部状態
が確認できるとともに、透過性樹脂に光硬化型の樹脂を
用いることにより紫外線照射により樹脂硬化させること
ができる。
Next, as shown in FIG. 3 (5), the semiconductor element 6, the electrode 4 and the like are sealed with a sealing resin 9. In this one-sided sealing, the top of the thin metal wire connected with a low loop is covered,
In addition, it is preferable that the semiconductor element 6 is sealed with a thin thickness of 50 [μm] from the upper surface. As the sealing resin 9 used, a resin having an insulating property is used, and it is preferable to use a non-permeable or transparent resin. In the case of a transparent resin, the internal state after sealing can be confirmed, and the resin can be cured by irradiation with ultraviolet rays by using a photocurable resin as the transparent resin.

【0039】次に図3(6)に示すように、樹脂封止
後、その底面のフレーム層3をエッチングまたは引き剥
がしにより除去する。前記エッチングはエッチング特性
の異なる第二の金属層2によりバリアされ、フレーム層
のみエッチングすることができる。このフレーム層3の
除去後、各電極4どうしが分離するとともに、第一の金
属層1及び第二の金属層2からなる電極4の底面が露出
する。
Next, as shown in FIG. 3 (6), after the resin is sealed, the frame layer 3 on the bottom surface is removed by etching or peeling. The etching is blocked by the second metal layer 2 having different etching characteristics, and only the frame layer can be etched. After the frame layer 3 is removed, the electrodes 4 are separated from each other and the bottom surface of the electrode 4 including the first metal layer 1 and the second metal layer 2 is exposed.

【0040】またフレーム層を除去した後、図4に示す
ように、封止樹脂を有する面とは反対の面に露出した電
極にメッキ処理を施す場合もある。封止樹脂から露出し
ている電極底面にNiメッキ10を施し、さらにNi1
0メッキ上にAuメッキ11を施す。
After the frame layer is removed, the electrode exposed on the surface opposite to the surface having the sealing resin may be plated as shown in FIG. Ni plating 10 is applied to the bottom surface of the electrode exposed from the sealing resin, and further Ni1
Au plating 11 is applied on 0 plating.

【0041】次に本発明の半導体装置の製造方法の別の
一例について図5により説明する。図5は、第一の金属
層と第二の金属層とでエッチング特性の異なる金属層を
用いた本発明例の製造方法を示す工程ごとの断面図であ
る。
Next, another example of the method for manufacturing the semiconductor device of the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view of each step showing a manufacturing method of an example of the present invention using a metal layer having different etching characteristics between the first metal layer and the second metal layer.

【0042】まず図5(1)に示すように、第一の金属
層と第二の金属層とでエッチング特性の異なる金属層を
用いた三層を有する積層箔を用いて、第一の金属層のエ
ッチングによりに複数の電極4と、それら電極4に包囲
されるように設けられた素子収納部5とを形成する。本
発明では、第二の金属層2のエッチング特性が第一の金
属層1と異なるため第二の金属層2及びフレーム層3を
残した状態でフルエッチングすることができる。
First, as shown in FIG. 5 (1), a first metal layer and a second metal layer are laminated on each other with three layers of metal layers having different etching characteristics to form a first metal layer. By etching the layer, a plurality of electrodes 4 and an element housing portion 5 provided so as to be surrounded by the electrodes 4 are formed. In the present invention, since the etching characteristics of the second metal layer 2 are different from those of the first metal layer 1, full etching can be performed with the second metal layer 2 and the frame layer 3 left.

【0043】次に図5(2)に示すように、素子収納部
5に対して、半導体素子6を接着剤7により接着固定す
る。
Next, as shown in FIG. 5B, the semiconductor element 6 is bonded and fixed to the element housing portion 5 with the adhesive 7.

【0044】次に図5(3)に示すように、搭載した半
導体素子6の表面の電極(図示せず)と第一の金属層1
上に設けられた各電極4の上面とを金属細線8により電
気的に接続する。
Next, as shown in FIG. 5C, electrodes (not shown) on the surface of the mounted semiconductor element 6 and the first metal layer 1 are formed.
The upper surface of each electrode 4 provided above is electrically connected by a thin metal wire 8.

【0045】次に図5(4)に示すように、半導体素子
6が搭載された面側を封止樹脂9により封止する。
Next, as shown in FIG. 5 (4), the surface side on which the semiconductor element 6 is mounted is sealed with the sealing resin 9.

【0046】次に図5(5)に示すように、樹脂封止
後、その底面のフレーム層3をエッチングにより除去す
ることができる。また、フレーム層3は引き剥がしによ
り除去してもよく、これによりエッチングによる除去と
比べ除去に要する時間を短縮することが出来る。この際
第二の金属層上にフレーム層3が若干残存することがあ
るが、これは別途エッチングにより除去することが出来
る。
Next, as shown in FIG. 5 (5), after the resin sealing, the frame layer 3 on the bottom surface can be removed by etching. Further, the frame layer 3 may be removed by peeling it off, whereby the time required for the removal can be shortened as compared with the removal by etching. At this time, the frame layer 3 may slightly remain on the second metal layer, but this can be removed by separate etching.

【0047】次に図5(6)に示すように、第二の金属
層2をエッチングまたは研削により除去する。このエッ
チングまたは研削工程による第二の金属層2の除去によ
り、各電極4どうしが分離するとともに、第一の金属層
1からなる電極4の底面が露出する。好ましくは研削に
よる第二の金属層2の除去である。研削はドライプロセ
スであり、環境面への配慮がなされる。
Next, as shown in FIG. 5 (6), the second metal layer 2 is removed by etching or grinding. By removing the second metal layer 2 by this etching or grinding process, the electrodes 4 are separated from each other and the bottom surface of the electrode 4 made of the first metal layer 1 is exposed. Removal of the second metal layer 2 by grinding is preferable. Grinding is a dry process, and environmental considerations are taken into consideration.

【0048】[0048]

【発明の効果】本発明によればエッチング後の電極の間
の底面の平坦化、電極間の狭ピッチ化、エッチング深さ
の均一化及び生産性を飛躍的に改善することができ、高
密度で小型、薄型である樹脂封止型の半導体装置の実用
化にとって欠くことのできない技術となる。
According to the present invention, it is possible to flatten the bottom surface between electrodes after etching, narrow the pitch between electrodes, make the etching depth uniform, and dramatically improve productivity. Therefore, this is an indispensable technology for practical application of a small and thin resin-encapsulated semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明により製造される半導体装置の一例を示
す図である。
FIG. 1 is a diagram showing an example of a semiconductor device manufactured by the present invention.

【図2】本発明の半導体装置の製造に用いる三層を有す
る積層箔の一例を示すである。
FIG. 2 shows an example of a laminated foil having three layers used for manufacturing the semiconductor device of the present invention.

【図3】本発明の半導体装置の製造方法の一例を示す図
である。
FIG. 3 is a diagram showing an example of a method for manufacturing a semiconductor device of the present invention.

【図4】本発明の電極にメッキを施した半導体装置断面
図を示す図である.
FIG. 4 is a diagram showing a cross-sectional view of a semiconductor device in which an electrode of the present invention is plated.

【図5】本発明の半導体装置の製造方法の一例を示す図
である。
FIG. 5 is a diagram showing an example of a method for manufacturing a semiconductor device of the present invention.

【図6】従来の半導体装置の製造方法を示す図である.FIG. 6 is a diagram showing a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1.第一の金属層、2.第二の金属層、3.フレーム
層、4.電極、5.素子収納部、6.半導体素子、7.
接着剤、8.金属細線、9.封止樹脂、10.Niメッ
キ、11.Auメッキ、12.フレーム本体、13.フ
レーム部材
1. First metal layer, 2. Second metal layer, 3. Frame layer, 4. Electrodes, 5. Element housing portion, 6. Semiconductor element, 7.
Adhesive, 8. Thin metal wire, 9. Sealing resin, 10. Ni plating, 11. Au plating, 12. Frame body, 13. Frame member

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、前記半導体素子の周囲に
配置された電極と、前記電極の表面と前記半導体素子の
電極とを電気的に接続した細線と、前記半導体素子と電
極と細線とを封止した封止樹脂とを有する半導体装置の
製造方法であって、前記電極となる第一の金属層と、該
第一の金属層に連続する第二の金属層と、前記第二の金
属層を介して第一の金属層と接合されるフレーム層の三
層を有し、少なくとも第二の金属層とフレーム層とはエ
ッチング特性が異なる積層箔を用いて、(1) 前記電極
となる第一の金属層のエッチングにより電極及び前記半
導体素子を収納する素子収納部を形成する工程と、(2)
前記電極と接しない第二の金属層をエッチングにより
除去する工程と、(3) 前記素子収納部に半導体素子を
固定する工程と、(4) 前記半導体素子と電極とを細線
を用いて、電気的に接続する工程と、(5) 前記半導体
素子、電極、細線を封止樹脂で封止する工程の後、(6)
前記フレーム層を除去することを特徴とする半導体装
置の製造方法。
1. A semiconductor element, an electrode arranged around the semiconductor element, a thin wire electrically connecting a surface of the electrode and an electrode of the semiconductor element, and the semiconductor element, the electrode and the thin wire. A method of manufacturing a semiconductor device having a sealed sealing resin, the first metal layer serving as the electrode, a second metal layer continuous with the first metal layer, and the second metal A laminated foil having three layers of a frame layer bonded to the first metal layer through the layers, and at least the second metal layer and the frame layer having different etching characteristics are used (1) to be the electrode A step of forming an electrode and an element housing part for housing the semiconductor element by etching the first metal layer, and (2)
A step of removing the second metal layer which is not in contact with the electrode by etching; (3) a step of fixing the semiconductor element in the element accommodating portion; and (4) a step of electrically connecting the semiconductor element and the electrode with a thin wire. And (5) after the step of sealing the semiconductor element, the electrode, and the thin wire with a sealing resin, (6)
A method of manufacturing a semiconductor device, comprising removing the frame layer.
【請求項2】 半導体素子と、前記半導体素子の周囲に
配置された電極と、前記電極の表面と前記半導体素子の
電極とを電気的に接続した細線と、前記半導体素子と電
極と細線とを封止した封止樹脂とを有する半導体装置の
製造方法であって、前記電極となる第一の金属層と、該
第一の金属層に連続する第二の金属層と、前記第二の金
属層を介して第一の金属層と接合されるフレーム層の三
層を有し、少なくとも第一の金属層と第二の金属層とは
エッチング特性が異なる積層箔を用いて、(1) 前記電
極となる第一の金属層のエッチングにより電極及び前記
半導体素子を収納する素子収納部を形成する工程と、
(2) 前記素子収納部に半導体素子を固定する工程と、
(3) 前記半導体素子と電極とを細線を用いて、電気的
に接続する工程と、(4) 前記半導体素子、電極、細線
を封止樹脂で封止する工程と、(5) 前記フレーム層を
除去する工程の後、(6) 第二の金属層を除去して電極
を露出させることを特徴とする半導体装置の製造方法。
2. A semiconductor element, an electrode arranged around the semiconductor element, a thin wire electrically connecting a surface of the electrode and an electrode of the semiconductor element, and the semiconductor element, the electrode and the thin wire. A method of manufacturing a semiconductor device having a sealed sealing resin, the first metal layer serving as the electrode, a second metal layer continuous with the first metal layer, and the second metal Using a laminated foil having three layers of a frame layer bonded to the first metal layer via a layer, at least the first metal layer and the second metal layer have different etching characteristics, (1) A step of forming an electrode and an element housing portion for housing the semiconductor element by etching a first metal layer to be an electrode,
(2) a step of fixing a semiconductor device in the device housing,
(3) A step of electrically connecting the semiconductor element and the electrode with a thin wire; (4) A step of sealing the semiconductor element, the electrode and the thin wire with a sealing resin; (5) The frame layer (6) A method of manufacturing a semiconductor device, comprising: (6) removing the second metal layer to expose the electrode after the step of removing the.
【請求項3】 前記第二の金属層の除去は研削により行
うことを特徴とする請求項2に記載の半導体装置の製造
方法。
3. The method of manufacturing a semiconductor device according to claim 2, wherein the removal of the second metal layer is performed by grinding.
【請求項4】 前記第二の金属層の除去はエッチングに
より行うことを特徴とする請求項2に記載の半導体装置
の製造方法。
4. The method of manufacturing a semiconductor device according to claim 2, wherein the removal of the second metal layer is performed by etching.
【請求項5】 前記フレーム層の除去は、エッチングに
より行うことを特徴とする請求項1乃至4の何れかに記
載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein the frame layer is removed by etching.
【請求項6】 前記フレーム層の除去は、引き剥しによ
り行うことを特徴とする請求項1乃至5の何れかに記載
の半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 1, wherein the frame layer is removed by peeling.
【請求項7】 露出した電極にメッキを施すことを特徴
とする請求項1乃至6の何れかに記載の半導体装置の製
造方法。
7. The method of manufacturing a semiconductor device according to claim 1, wherein the exposed electrode is plated.
【請求項8】 前記第二の金属層は乾式成膜層であるこ
とを特徴とする請求項1乃至7の何れかに記載の半導体
装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 1, wherein the second metal layer is a dry film formation layer.
JP2001296530A 2001-09-27 2001-09-27 Method of manufacturing semiconductor device Pending JP2003100946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001296530A JP2003100946A (en) 2001-09-27 2001-09-27 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001296530A JP2003100946A (en) 2001-09-27 2001-09-27 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2003100946A true JP2003100946A (en) 2003-04-04

Family

ID=19117755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001296530A Pending JP2003100946A (en) 2001-09-27 2001-09-27 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2003100946A (en)

Similar Documents

Publication Publication Date Title
KR100709662B1 (en) Semiconductor device and manufacturing method thereof
JP4345808B2 (en) Manufacturing method of semiconductor device
TW201041105A (en) Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US20080020132A1 (en) Substrate having stiffener fabrication method
TW201711144A (en) Semiconductor package having routable encapsulated conductive substrate and method
JP2004119726A (en) Method of manufacturing circuit device
US20060024862A1 (en) Method of manufacturing circuit device
TW200807588A (en) Semiconductor device, built-up type semiconductor device using the same, base substrate, and manufacturing method of semiconductor device
JP3775129B2 (en) Semiconductor chip connection method
JP4070470B2 (en) Multilayer circuit board for semiconductor device, manufacturing method thereof, and semiconductor device
JP4107952B2 (en) Circuit device manufacturing method
JP2001176904A (en) Semiconductor device and its manufacturing method
JP2004319707A (en) Semiconductor package and its manufacturing method
TW200824082A (en) Manufacturing method of semiconductor device
JP2001035998A (en) Wafer level stack package and its manufacturing method
CN101604675A (en) Substrate and manufacture method thereof, circuit arrangement and manufacture method thereof
JP6964477B2 (en) Substrate for semiconductor device and its manufacturing method, semiconductor device and its manufacturing method
JP2004119727A (en) Method of manufacturing circuit device
JP2005294443A (en) Semiconductor device and its manufacturing method
US20050093121A1 (en) Chip package and substrate
KR20040027346A (en) Method of manufacturing circuit device
US20080128879A1 (en) Film-on-wire bond semiconductor device
JP4763639B2 (en) Method for manufacturing electronic device package
US9559078B2 (en) Electronic component
TW200933831A (en) Integrated circuit package and the method for fabricating thereof