JP2003099490A - Data processor, its program and data processing method - Google Patents
Data processor, its program and data processing methodInfo
- Publication number
- JP2003099490A JP2003099490A JP2001286378A JP2001286378A JP2003099490A JP 2003099490 A JP2003099490 A JP 2003099490A JP 2001286378 A JP2001286378 A JP 2001286378A JP 2001286378 A JP2001286378 A JP 2001286378A JP 2003099490 A JP2003099490 A JP 2003099490A
- Authority
- JP
- Japan
- Prior art keywords
- information
- input
- power supply
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はデータ処理装置およ
びそのプログラム、ならびにデータ処理方法、に係り、
特に、回路データを処理するデータ処理装置およびその
プログラム、ならびにデータ処理方法関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing device, a program therefor, and a data processing method,
In particular, the present invention relates to a data processing device for processing circuit data, its program, and a data processing method.
【０００２】[0002]
【従来の技術】ＬＳＩの回路規模は年々増大する傾向に
あり、従来の回路図を用いた設計手法だけでは、設計や
検証に膨大な時間を要するためＬＳＩの開発は極めて困
難になっている。このため、近年ではＶＨＤＬやＶｅｌ
ｉｒｏｇ−ＨＤＬなどのハードウェア記述言語（ＨＤ
Ｌ：hardware description language）、あるいはハー
ドウェア設計用に拡張されたＣ言語などを用いてＬＳＩ
を設計する手法が一般的になりつつある。2. Description of the Related Art The circuit scale of an LSI tends to increase year by year, and it is extremely difficult to develop an LSI only by a conventional design method using a circuit diagram because a huge amount of time is required for design and verification. Therefore, in recent years, VHDL and Vel
A hardware description language such as irog-HDL (HD
L: hardware description language) or C language extended for hardware design
The method of designing is becoming popular.
【０００３】また、大規模化する回路の検証やレイアウ
トを容易化するために、機能ごとに設計した回路を上位
の回路から呼び出して利用する階層設計も一般的に行わ
れている。Further, in order to facilitate verification and layout of a large scale circuit, a hierarchical design in which a circuit designed for each function is called from a higher level circuit and used is also generally performed.
【０００４】[0004]
【発明が解決しようとする課題】ところで、ＨＤＬやＣ
言語を用いた上流設計段階においては回路に供給する電
源や入出力ピンの割り当てなどは考慮されていないの
で、この設計データからＣＡＤツールを用いて自動生成
されるネットリストにも、当然ながらこれらの情報が含
まれていない。By the way, HDL and C
Since the power supply to the circuit and the assignment of input / output pins are not taken into consideration in the upstream design stage using the language, the net list automatically generated from the design data by using the CAD tool naturally has these items. No information is included.
【０００５】一方、ネットリストからＣＡＤツールを用
いて自動配置配線を行うためには、回路に供給する電源
の情報や入出力セルの情報、入出力ピンの割り当て情報
などが必要となるので、通常は、ネットリストに手作業
でこれらの情報を記述する方法がとられている。このた
め、特にアナログ回路とデジタル回路が混在する場合の
ように複数の電源が使用される回路においては、電源の
記述ミスや入出力セルの選択ミスが起こりやすくなる。
例えば、信号の入出力セルに供給される電源は、隣接す
る入出力セル間をリング状に接続する電源ネット（リン
グネット）によって供給されているが、複数の電源が使
用される場合、入出力セルの選択を誤ると異なる電源が
このリングネット上で接続されてしまう不具合が生ず
る。On the other hand, in order to perform automatic placement and routing from a netlist using a CAD tool, information on power supply to the circuit, information on input / output cells, information on assignment of input / output pins, etc. are required. Uses a method of manually describing this information in the netlist. Therefore, particularly in a circuit in which a plurality of power supplies are used, such as a case where an analog circuit and a digital circuit are mixed, a power supply description error or an input / output cell selection error is likely to occur.
For example, the power supplied to the signal input / output cells is supplied by a power supply net (ring net) that connects adjacent input / output cells in a ring shape. If the cell selection is wrong, different power supplies will be connected on this ring net.
【０００６】ネットリストに上述したミスが含まれてい
ると、ＣＡＤツールによる自動配置配線が失敗するの
で、配置配線設計に移行することができない問題があ
る。また、このようなミスの発見は人手では面倒な場合
が多いので、ミスの修正に大きな手間を要する問題があ
る。If the above-mentioned mistake is included in the netlist, the automatic placement and routing by the CAD tool will fail, so that there is a problem that it is not possible to shift to placement and routing design. Further, since finding such a mistake is often troublesome manually, there is a problem that it takes a lot of trouble to correct the mistake.
【０００７】また、上流設計段階から自動生成された階
層ブロックのネットリストには電源の情報が含まれてい
ないため、階層ブロック毎に異なる電源を供給させる場
合には、上述と同様に、階層ブロックのネットリストに
手作業で電源の情報を記述する必要がある。したがっ
て、上述と同様にネットリストの記述ミスが多く発生す
る問題がある。Further, since the power source information is not included in the net list of the hierarchical block automatically generated from the upstream design stage, when different power sources are supplied to the hierarchical blocks, the hierarchical block is the same as above. It is necessary to manually describe the power supply information in the netlist. Therefore, similar to the above, there is a problem that many netlist description errors occur.
【０００８】本発明はかかる事情に鑑みてなされたもの
であり、その目的は、回路データに対して電源の情報を
効率的に付加することができ、情報の付加に伴うミスを
防止できるデータ処理装置およびそのプログラム、なら
びにデータ処理方法を提供することにある。The present invention has been made in view of the above circumstances, and an object thereof is data processing capable of efficiently adding power supply information to circuit data and preventing an error caused by the addition of information. An object of the present invention is to provide an apparatus and its program, and a data processing method.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
め、本発明の第１の観点に係るデータ処理装置は、指定
された情報を表示する情報表示手段と、所定の入力操作
に応じて所定の情報を入力するとともに、上記情報表示
手段の表示内容を操作する情報入力手段と、入力した回
路データから、回路を構成する少なくとも１つの回路ブ
ロックおよび信号入出力回路の情報を抽出し、上記情報
表示手段において表示させる回路情報抽出手段と、上記
情報入力手段において、回路に供給する電源の入出力回
路を入出力ピンに割り当てる電源ピン割り当て情報が入
力された場合に、当該割り当て内容を上記情報表示手段
において表示させる電源ピン割り当て手段と、上記情報
入力手段において、上記回路ブロック、上記信号入出力
回路または上記電源入出力回路に供給する電源を指定す
る電源指定情報が入力された場合に、当該電源の指定内
容を上記情報表示手段において表示させる電源指定手段
と、上記電源ピン割り当て情報および上記電源指定情報
に応じて、上記割り当てられた電源入出力回路に関する
情報、および上記指定された電源に関する情報を上記回
路データに付加する電源情報付加手段とを有する。好適
には、上記情報入力手段において、上記信号入出力回路
を上記入出力ピンに割り当てる信号ピン割り当て情報が
入力された場合に、当該割り当て内容を上記情報表示手
段において表示させる信号ピン割り当て手段と、上記信
号ピン割り当て情報、上記電源ピン割り当て情報および
上記電源指定情報に応じて、上記入出力ピンに対する入
出力信号または電源の割り当てに関する情報を生成する
ピン割り当て情報生成手段とを有する。In order to achieve the above object, a data processing apparatus according to a first aspect of the present invention provides an information display means for displaying designated information and a predetermined input operation. Information of at least one circuit block and a signal input / output circuit constituting the circuit is extracted from the input circuit data by inputting predetermined information and operating the display contents of the information display means, and When the circuit information extracting means to be displayed on the information display means and the power input pin allocation information for allocating the input / output circuit of the power supply to the circuit to the input / output pins are inputted by the information input means, the allocation contents are said information. The power source pin assigning means to be displayed on the display means and the information input means include the circuit block, the signal input / output circuit or the power source. Depending on the power source designating means for displaying the designated content of the power source on the information display means when the power source designating information designating the power source to be supplied to the input / output circuit is input, and the power source pin assignment information and the power source designating information. And the power supply information adding means for adding the information about the assigned power supply input / output circuit and the information about the designated power supply to the circuit data. Preferably, in the information input means, when signal pin allocation information for allocating the signal input / output circuit to the input / output pins is input, signal pin allocation means for displaying the allocation content on the information display means, And pin allocation information generating means for generating information on allocation of input / output signals or power supplies to the input / output pins according to the signal pin allocation information, the power supply pin allocation information and the power supply designation information.
【００１０】本発明の第１の観点に係るデータ処理装置
によれば、例えば電源に関する情報を含まないネットリ
ストや、回路の階層構造を記述した階層指示データ、セ
ルの大きさや端子の情報を含んだセル情報データなどを
含んだ回路データを入力し、この入力した回路データか
ら、回路を構成する少なくとも１つの回路ブロックおよ
び信号入出力回路の情報が上記回路情報抽出手段に抽出
され、上記情報表示手段に表示される。また、ピン割り
当て情報を雛形として入力しても良い。上記情報入力手
段において、回路に供給する電源の入出力回路を入出力
ピンに割り当てる電源ピン割り当て情報が入力された場
合、上記電源ピン割り当て手段によって、当該割り当て
内容が上記情報表示手段に表示される。上記情報入力手
段において、上記回路ブロック、上記信号入出力回路ま
たは上記電源入出力回路に供給する電源を指定する電源
指定情報が入力された場合には、上記電源指定手段によ
って、当該電源の指定内容が上記情報表示手段に表示さ
れる。上記電源情報付加手段において、上記電源ピン割
り当て情報および上記電源指定情報に応じて、上記割り
当てられた電源入出力回路に関する情報、および上記指
定された電源に関する情報が、上記回路データに付加さ
れる。また、上記情報入力手段において、上記信号入出
力回路を上記入出力ピンに割り当てる信号ピン割り当て
情報が入力された場合、上記信号ピン割り当て手段によ
って、当該割り当て内容が上記情報表示手段に表示され
る。上記ピン割り当て情報生成手段において、上記信号
ピン割り当て情報、上記電源ピン割り当て情報および上
記電源指定情報に応じて、上記入出力ピンに対する入出
力信号または電源の割り当てに関する情報が生成され
る。According to the data processing apparatus of the first aspect of the present invention, for example, a net list that does not include information related to a power supply, hierarchical instruction data that describes a hierarchical structure of a circuit, cell size and terminal information are included. Circuit data including cell information data and the like is input, and from the input circuit data, information of at least one circuit block and a signal input / output circuit that configures the circuit is extracted by the circuit information extraction means, and the information display is performed. Displayed on the means. Also, the pin assignment information may be input as a template. When the information input means inputs the power pin allocation information for allocating the input / output circuit of the power supplied to the circuit to the input / output pins, the power pin allocation means displays the allocation content on the information display means. . When the power input information for inputting the power to be supplied to the circuit block, the signal input / output circuit, or the power input / output circuit is input to the information input means, the power supply specifying means specifies the content of the power supply. Is displayed on the information display means. In the power supply information adding means, the information about the allocated power supply input / output circuit and the information about the specified power supply are added to the circuit data in accordance with the power supply pin assignment information and the power supply designation information. When signal pin allocation information for allocating the signal input / output circuit to the input / output pins is input to the information input means, the signal pin allocation means displays the allocation content on the information display means. The pin allocation information generating means generates information about allocation of input / output signals or power supplies to the input / output pins according to the signal pin allocation information, the power supply pin allocation information and the power supply designation information.
【００１１】また、隣接する入出力ピンに割り当てられ
た隣接する入出力回路の間において共有される電源供給
線を、上記情報表示手段において表示させる電源供給線
表示手段と、上記電源供給線によって供給される電源の
種類が、上記隣接する入出力回路において一致するか否
かを検証する検証手段と、上記検証手段における検証結
果に応じて、所定の警告情報を上記情報表示手段におい
て表示させる警告情報表示手段とを有しても良い。さら
に、上記情報入力手段において、上記電源供給線の結線
の変更を指示する結線変更情報が入力された場合に、当
該結線の変更内容を上記情報表示手段において表示させ
る結線変更手段を有し、上記電源指定手段は、上記結線
変更情報に応じて上記電源指定情報を変更しても良い。Further, the power supply line shared by the adjacent input / output circuits assigned to the adjacent input / output pins is supplied by the power supply line display means for displaying on the information display means and the power supply line. Verification means for verifying whether or not the types of power supplies to be matched are the same in the adjacent input / output circuits, and warning information for displaying predetermined warning information on the information display means according to the verification result by the verification means. You may have a display means. Further, the information input means has a wiring changing means for displaying the changed contents of the wiring on the information display means when the wiring changing information for instructing the change of the wiring of the power supply line is inputted. The power supply designating means may modify the power supply designating information according to the connection modification information.
【００１２】また、上記電源情報付加手段は、上記電源
指定情報において電源が指定されていない上記回路ブロ
ックがある場合、当該回路ブロックに対して所定の電源
を指定し、当該指定した電源の情報を上記回路データに
付加しても良い。また、上記電源情報付加手段は、上記
回路ブロックが階層化されている場合、当該階層化され
たブロック毎に共通の電源を指定し、当該指定した電源
の情報を上記回路データに付加しても良い。Further, when there is the above-mentioned circuit block whose power supply is not specified in the above-mentioned power supply specifying information, the above-mentioned power supply information adding means specifies a predetermined power supply for the circuit block and obtains information about the specified power supply. It may be added to the circuit data. Further, when the circuit blocks are hierarchized, the power supply information adding means specifies a common power supply for each of the hierarchized blocks and adds information on the specified power supply to the circuit data. good.
【００１３】本発明の第２の観点に係るプログラムは、
指定された情報を表示する情報表示装置と、所定の入力
操作に応じて所定の情報を入力するとともに、上記情報
表示装置の表示内容を操作する情報入力装置とを含んだ
データ処理装置のプログラムであって、入力した回路デ
ータから、回路を構成する少なくとも１つの回路ブロッ
クおよび信号入出力回路の情報を抽出し、上記情報表示
装置において表示させる回路情報抽出ステップと、上記
情報入力装置に、回路に供給する電源の入出力回路を入
出力ピンに割り当てる電源ピン割り当て情報が入力され
た場合に、当該割り当て内容を上記情報表示装置におい
て表示させる電源ピン割り当てステップと、上記情報入
力装置に、上記回路ブロック、上記信号入出力回路また
は上記電源入出力回路に供給する電源を指定する電源指
定情報が入力された場合に、当該電源の指定内容を上記
情報表示装置において表示させる電源指定ステップと、
上記電源ピン割り当て情報および上記電源指定情報に応
じて、上記割り当てられた電源入出力回路に関する情
報、および上記指定された電源に関する情報を上記回路
データに付加する電源情報付加ステップとを有する。好
適には、上記情報入力装置に、上記信号入出力回路を上
記入出力ピンに割り当てる信号ピン割り当て情報が入力
された場合に、当該割り当て内容を上記情報表示装置に
おいて表示させる信号ピン割り当てステップと、上記信
号ピン割り当て情報、上記電源ピン割り当て情報および
上記電源指定情報に応じて、上記入出力ピンに対する入
出力信号または電源の割り当てに関する情報を生成する
ピン割り当て情報生成ステップとを有する。A program according to a second aspect of the present invention is
A program of a data processing device including an information display device for displaying specified information and an information input device for inputting predetermined information according to a predetermined input operation and for operating display contents of the information display device. And a circuit information extracting step of extracting information of at least one circuit block and a signal input / output circuit configuring the circuit from the input circuit data and displaying the extracted information on the information display device. A power supply pin allocation step of displaying the content of the allocation on the information display device when the power supply pin allocation information for allocating the input / output circuit of the power supply to the input / output pin is input, and the circuit block in the information input device. , Power supply specification information that specifies the power supply to the signal input / output circuit or the power supply input / output circuit is input. When a power supply designation step for the specified content of the power supply is displayed in the information display device,
Power supply information adding step of adding information about the allocated power supply input / output circuit and information about the specified power supply to the circuit data according to the power supply pin assignment information and the power supply specifying information. Preferably, when the information input device receives signal pin allocation information for allocating the signal input / output circuit to the input / output pins, a signal pin allocation step of displaying the allocation content on the information display device, A pin assignment information generating step of generating information about assignment of input / output signals or power sources to the input / output pins according to the signal pin assignment information, the power source pin assignment information, and the power source designation information.
【００１４】また、隣接する入出力ピンに割り当てられ
た隣接する入出力回路の間において共有される電源供給
線を、上記情報表示手段において表示させる電源供給線
表示ステップと、上記電源供給線によって供給される電
源の種類が、上記隣接する入出力回路において一致する
か否かを検証する検証ステップと、上記検証ステップに
おける検証結果に応じて、所定の警告情報を上記情報表
示手段において表示させる警告情報表示ステップとを有
しても良い。さらに、上記情報入力装置に、上記電源供
給線の結線の変更を指示する結線変更情報が入力された
場合に、当該結線の変更内容を上記インターフェース装
置において表示させる結線変更ステップを有し、上記電
源指定ステップは、上記結線変更情報に応じて上記電源
指定情報を変更しても良い。Also, a power supply line display step for displaying on the information display means a power supply line shared between the adjacent input / output circuits assigned to the adjacent input / output pins, and supplied by the power supply line. A verification step for verifying whether the types of power sources to be performed match in the adjacent input / output circuits, and warning information for displaying predetermined warning information on the information display means according to the verification result in the verification step. And a display step. Furthermore, when connection change information for instructing a change in the connection of the power supply line is input to the information input device, the information input device further includes a connection change step for displaying the change content of the connection in the interface device. In the designating step, the power supply designating information may be modified according to the connection modification information.
【００１５】また、上記電源情報付加ステップは、上記
電源指定情報において電源が指定されていない上記回路
ブロック、上記信号入出力回路または上記電源入出力回
路がある場合、当該回路に対して所定の電源を指定し、
当該指定した電源の情報を上記回路データに付加しても
良い。また、上記電源情報付加ステップは、上記回路ブ
ロックが階層化されている場合、当該階層化されたブロ
ック毎に共通の電源を指定し、当該指定した電源の情報
を上記回路データに付加しても良い。In the power source information adding step, when there is the circuit block, the signal input / output circuit or the power source input / output circuit whose power source is not designated in the power source designation information, a predetermined power source is supplied to the circuit. And specify
Information on the designated power source may be added to the circuit data. Further, in the power supply information adding step, when the circuit block is hierarchized, a common power supply is designated for each of the hierarchized blocks, and the information of the designated power supply is added to the circuit data. good.
【００１６】本発明の第３の観点に係るデータ処理方法
は、回路データから、回路を構成する少なくとも１つの
回路ブロックおよび信号入出力回路の情報を抽出し、当
該抽出した情報を表示するステップと、回路に供給する
電源の入出力回路を入出力ピンに割り当て、当該割り当
て結果を表示するステップと、上記回路ブロック、上記
信号入出力回路または上記電源入出力回路に供給する電
源を指定し、当該電源の指定結果を表示するステップ
と、上記電源入出力回路の割り当て結果、および上記電
源の指定結果に応じて、上記割り当てられた電源入出力
回路に関する情報、および上記指定された電源に関する
情報を上記回路データに付加するステップとを有する。
好適には、上記信号入出力回路を上記入出力ピンに割り
当て、当該割り当て結果を表示するステップと、上記信
号入出力回路の割り当て結果、上記電源入出力回路の割
り当て結果および上記電源の指定結果に応じて、上記入
出力ピンに対する入出力信号または電源の割り当てに関
する情報を生成するステップとを有する。A data processing method according to a third aspect of the present invention comprises a step of extracting information of at least one circuit block and a signal input / output circuit forming a circuit from circuit data and displaying the extracted information. Assigning the input / output circuit of the power supply to the circuit to the input / output pin and displaying the result of the assignment, designating the power supply to the circuit block, the signal input / output circuit or the power supply input / output circuit, The step of displaying the power source designation result, the power source input / output circuit assignment result, and the information about the assigned power source input / output circuit according to the power source designation result and the information about the designated power source are described above. Adding to the circuit data.
Preferably, the step of allocating the signal input / output circuit to the input / output pin and displaying the allocation result, the allocation result of the signal input / output circuit, the allocation result of the power supply input / output circuit and the specification result of the power supply Accordingly, there is a step of generating information regarding allocation of input / output signals or power supplies to the input / output pins.
【００１７】また、隣接する入出力ピンに割り当てられ
た隣接する入出力回路の間において共有される電源供給
線を表示するステップと、上記電源供給線によって供給
される電源の種類が、上記隣接する入出力回路において
一致するか否かを検証するステップと、上記検証結果に
応じて、所定の警告情報を表示するステップとを有して
も良い。この場合、上記電源供給線の結線の変更を指示
し、当該結線の変更結果を表示するステップと、上記結
線の変更結果に応じて上記電源指定情報を変更するステ
ップとを有しても良い。Further, the step of displaying the power supply line shared between the adjacent input / output circuits assigned to the adjacent input / output pins, and the type of the power supplied by the power supply line are adjacent to each other. It may include a step of verifying whether or not they match in the input / output circuit, and a step of displaying predetermined warning information according to the verification result. In this case, the method may include a step of instructing to change the connection of the power supply line and displaying a result of the change of the connection, and a step of changing the power supply designation information according to the result of the change of the connection.
【００１８】また、上記電源情報を付加するステップ
は、上記電源の指定結果において電源が指定されていな
い上記回路ブロック、上記信号入出力回路または上記電
源入出力回路がある場合、当該回路に対して所定の電源
を指定し、当該指定した電源の情報を上記回路データに
付加しても良い。また、上記電源情報を付加するステッ
プは、上記回路ブロックが階層化されている場合、当該
階層化されたブロック毎に共通の電源を指定し、当該指
定した電源の情報を上記回路データに付加しても良い。In addition, the step of adding the power source information includes the step of adding the power source information to the circuit block, the signal input / output circuit, or the power source input / output circuit if the power source is not designated in the power source designation result. A predetermined power source may be designated, and information on the designated power source may be added to the circuit data. Further, in the step of adding the power supply information, when the circuit block is hierarchized, a common power supply is designated for each of the hierarchized blocks, and the information of the designated power supply is added to the circuit data. May be.
【００１９】[0019]
【発明の実施の形態】図１は、本発明の実施形態に係る
データ処理装置の構成例を示す概略的なブロック図であ
る。図１において、符号１はデータ入力部を、符号２は
データ処理部を、符号３はＧＵＩ（graphical user int
erface）入力部を、符号４は表示部を、符号５は回路デ
ータ出力部をそれぞれ示す。1 is a schematic block diagram showing a configuration example of a data processing device according to an embodiment of the present invention. In FIG. 1, reference numeral 1 is a data input section, reference numeral 2 is a data processing section, and reference numeral 3 is a GUI (graphical user int).
erface) input section, reference numeral 4 indicates a display section, and reference numeral 5 indicates a circuit data output section.
【００２０】データ入力部１は、外部から回路データを
入力するためのブロックであり、例えばフロッピー（登
録商標）ディスクやＭＯ（magneto-optics）などの記録
媒体の入出力装置や、ＬＡＮ（local area network）に
接続するためのネットワークカードなど、種々の装置を
適用できる。図１の例に示すように、電源に関する情報
を含まないネットリスト、回路の階層構造を記述した階
層指示ファイル、セルの大きさや端子の情報を含んだセ
ル情報ファイルなどが回路データとして入力される。ま
た、入出力ピンに対する入出力信号や電源の割り当てに
関する情報（ピン割り当てデータ）を、例えば雛形とし
て、あらかじめここに入力しても良い。The data input unit 1 is a block for inputting circuit data from the outside, and is, for example, an input / output device for a recording medium such as a floppy (registered trademark) disk or MO (magneto-optics), or a LAN (local area). Various devices such as a network card for connecting to a network can be applied. As shown in the example of FIG. 1, a netlist that does not include power supply information, a hierarchy instruction file that describes the hierarchical structure of a circuit, a cell information file that includes cell size and terminal information, etc. are input as circuit data. . Information (pin assignment data) about assignment of input / output signals and power supplies to input / output pins may be input in advance here as a model, for example.
【００２１】データ処理部２は、データ入力部１におい
て入力された回路データＳ１から、回路を構成する階層
ブロックやラージセルなどの回路ブロックの情報、信号
入出力セルの情報などを抽出して表示部４に表示させる
とともに、ＧＵＩ入力部３から入力される情報に応じ
て、電源に関する情報をネットリストに付加する。ま
た、ＧＵＩ入力部３から入力される情報に応じてピン割
り当てデータを生成する。更に、電源情報を付加したネ
ットリストや生成したピン割り当て情報を配置配線用の
フォーマットに変換して、データ出力部５に出力する。
また、電源情報は、入力したネットリストとは別に、こ
の電源情報のみでネットリストとしてデータ出力部５に
出力しても良い。The data processing unit 2 extracts information of circuit blocks such as hierarchical blocks and large cells forming a circuit, information of signal input / output cells, etc. from the circuit data S1 input in the data input unit 1 and displays them in the display unit. In addition to displaying the information on the display 4, the power supply information is added to the netlist according to the information input from the GUI input unit 3. Further, the pin assignment data is generated according to the information input from the GUI input unit 3. Further, the net list to which the power supply information is added and the generated pin allocation information are converted into a format for placement and wiring and output to the data output unit 5.
The power supply information may be output to the data output unit 5 as a netlist using only the power supply information, separately from the input netlist.
【００２２】ＧＵＩ入力部３は、ユーザの操作に応じて
情報を入力するためのブロックであり、例えばマウスや
キーボードなどを備えた種々の入力装置を適用できる。
このＧＵＩ入力部３に対する所定の入力操作によって入
力された信号Ｓ３に応じて、表示部４の表示内容が操作
される。The GUI input unit 3 is a block for inputting information according to a user's operation, and various input devices including, for example, a mouse and a keyboard can be applied.
The display content of the display unit 4 is operated according to the signal S3 input by the predetermined input operation to the GUI input unit 3.
【００２３】表示部４は、データ処理部２からの表示信
号Ｓ４に応じた情報を表示するブロックであり、例えば
ＣＲＴモニターや液晶モニターなど、種々の表示装置を
適用できる。The display unit 4 is a block for displaying information according to the display signal S4 from the data processing unit 2, and various display devices such as a CRT monitor and a liquid crystal monitor can be applied.
【００２４】データ出力部５は、データ処理部２におい
て処理された回路データＳ２を外部に出力するためのブ
ロックであり、例えばフロッピーディスクやＭＯなどの
記録媒体の入出力装置や、ＬＡＮに接続するためのネッ
トワークカードなど、種々の装置を適用できる。図１の
例に示すように、電源情報が付加されたネットリスト
や、ピン割り当てデータが配置配線用のデータとして出
力される。また、電源情報は、入力したネットリストと
は別に、この電源情報のみでネットリストとしてここか
ら出力しても良い。The data output unit 5 is a block for outputting the circuit data S2 processed by the data processing unit 2 to the outside, and is connected to an input / output device of a recording medium such as a floppy disk or MO or a LAN. Various devices such as a network card for use can be applied. As shown in the example of FIG. 1, a netlist to which power supply information is added and pin assignment data are output as data for placement and routing. In addition to the input netlist, the power supply information may be output from here as a netlist using only the power supply information.
【００２５】ここで、データ処理部２の更に詳しい構成
の一例を説明する。図２は、回路データ処理部２の構成
例を示す概略的なブロック図である。図２において、符
号２００は回路データ処理部を、符号２０１は入力情報
処理部を、符号２０２は表示情報処理部を、符号２０３
は回路情報抽出部を、符号２０４は信号ピン割り当て部
を、符号２０５は電源ピン割り当て部を、符号２０６は
電源指定部を、符号２０７は電源ネット表示部を、符号
２０８は電源ネット検証部を、符号２０９は電源ネット
警告表示部を、符号２１０は電源ネット結線変更部を、
符号２１１はピン割り当てデータ生成部を、符号２１２
は電源情報付加部を、符号２１３はデータ変換部をそれ
ぞれ示す。Here, an example of a more detailed configuration of the data processing unit 2 will be described. FIG. 2 is a schematic block diagram showing a configuration example of the circuit data processing unit 2. In FIG. 2, reference numeral 200 is a circuit data processing unit, reference numeral 201 is an input information processing unit, reference numeral 202 is a display information processing unit, and reference numeral 203.
Is a circuit information extraction unit, reference numeral 204 is a signal pin allocation unit, reference numeral 205 is a power supply pin allocation unit, reference numeral 206 is a power supply designation unit, reference numeral 207 is a power supply net display unit, and reference numeral 208 is a power supply net verification unit. , Reference numeral 209 denotes a power supply net warning display portion, reference numeral 210 denotes a power supply net connection change portion,
Reference numeral 211 indicates a pin assignment data generation unit, reference numeral 212
Indicates a power supply information addition unit, and reference numeral 213 indicates a data conversion unit.
【００２６】入力情報処理部２０１は、ＧＵＩ入力部３
の入力信号Ｓ３から回路データの処理に関する入力情報
Ｓ２０１を抽出し、回路データ処理部２００の各回路ブ
ロックに出力するとともに、表示部４における表示内容
を操作する表示情報を抽出して表示処理部２０２に出力
する。The input information processing unit 201 includes a GUI input unit 3
The input information S201 relating to the processing of the circuit data is extracted from the input signal S3 of FIG. 1 and output to each circuit block of the circuit data processing unit 200, and the display information for operating the display content on the display unit 4 is extracted to display the display processing unit 202. Output to.
【００２７】表示情報処理部２０２は、回路データ処理
部２００の各ブロックからの表示情報Ｓ２０２と、入力
情報処理部２０１からの表示情報とに応じた表示信号Ｓ
４を生成して表示部４に出力する。The display information processing unit 202 has a display signal S according to the display information S202 from each block of the circuit data processing unit 200 and the display information from the input information processing unit 201.
4 is generated and output to the display unit 4.
【００２８】回路データ処理部２００は、データ入力部
１からの回路データＳ１を、入力情報処理部からの入力
情報Ｓ２０１に応じて処理するブロックであり、当該処
理の結果として、電源情報を付加したネットリスト、お
よびピン割り当てデータを出力する。また、処理内容に
応じた表示情報Ｓ２０２を表示情報処理部２０２に出力
する。The circuit data processing unit 200 is a block for processing the circuit data S1 from the data input unit 1 according to the input information S201 from the input information processing unit, and the power supply information is added as a result of the processing. Outputs netlist and pin assignment data. Further, the display information S202 according to the processing content is output to the display information processing unit 202.
【００２９】図２に示すように、この回路データ処理部
２００には、回路情報抽出部２０３、信号ピン割り当て
部２０４、電源ピン割り当て部２０５、電源指定部２０
６、電源ネット表示部２０７、電源ネット検証部２０
８、電源ネット警告表示部２０９、電源ネット結線変更
部２１０、ピン割り当てデータ生成部２１１、電源情報
付加部２１２、およびデータ変換部２１３が含まれる。
また、特に図示していないが、回路データ処理部２００
の各ブロックには、回路データＳ１および入力情報Ｓ２
０１が処理に応じて供給される。また、各ブロックから
処理に応じて出力される表示情報Ｓ２０２が、表示情報
処理部２０２に出力される。As shown in FIG. 2, the circuit data processing unit 200 includes a circuit information extraction unit 203, a signal pin allocation unit 204, a power supply pin allocation unit 205, and a power supply designation unit 20.
6, power net display unit 207, power net verification unit 20
8, a power net warning display unit 209, a power net connection change unit 210, a pin assignment data generation unit 211, a power information addition unit 212, and a data conversion unit 213.
Although not shown in particular, the circuit data processing unit 200
In each block of the circuit data S1 and input information S2
01 is supplied according to the processing. Further, the display information S202 output from each block according to the processing is output to the display information processing unit 202.
【００３０】回路情報抽出部２０３は、データ入力部１
において入力された回路データＳ１から、階層ブロック
やラージセルなど全体の回路を構成する各回路ブロック
の情報や信号入出力セルの情報を抽出する。そして、抽
出した情報に基づいて表示情報Ｓ２０２を生成し、回路
データＳ１に対応する全体の回路の情報を表示部４に表
示させる。The circuit information extraction unit 203 includes a data input unit 1
From the circuit data S1 input in (3), the information of each circuit block constituting the entire circuit such as the hierarchical block and the large cell and the information of the signal input / output cell are extracted. Then, the display information S202 is generated based on the extracted information, and the information of the entire circuit corresponding to the circuit data S1 is displayed on the display unit 4.
【００３１】信号ピン割り当て部２０４は、信号入出力
セルを入出力ピンに割り当てる操作にともなう所定の入
力情報Ｓ２０１が入力された場合に、この信号ピンの割
り当て内容に応じた表示情報Ｓ２０２を生成して、表示
情報処理部２０２に出力する。また、信号ピンの割り当
て内容に応じた信号ピン割り当て情報Ｓ２０４を生成
し、ピン割り当てデータ生成部２１１に出力する。When the predetermined input information S201 associated with the operation of assigning a signal input / output cell to an input / output pin is input, the signal pin assigning section 204 generates display information S202 according to the assigned content of the signal pin. Output to the display information processing unit 202. Further, it generates signal pin allocation information S204 according to the content of signal pin allocation and outputs it to the pin allocation data generation unit 211.
【００３２】電源ピン割り当て部２０５は、回路に供給
する電源の入出力セルを入出力ピンに割り当てる操作に
ともなう所定の入力情報Ｓ２０１が入力された場合に、
この電源ピンの割り当て内容に応じた表示情報Ｓ２０２
を生成して、表示情報処理部２０２に出力する。また、
電源ピンの割り当て内容に応じた電源ピン割り当て情報
Ｓ２０５を生成し、ピン割り当てデータ生成部２１１お
よび電源情報付加部２１２に出力する。The power supply pin assigning unit 205 receives the predetermined input information S201 associated with the operation of assigning the input / output cells of the power supply to the circuit to the input / output pins.
Display information S202 according to the contents assigned to this power supply pin
Is generated and output to the display information processing unit 202. Also,
Power supply pin allocation information S205 is generated according to the content of the power supply pin allocation, and is output to the pin allocation data generation unit 211 and the power supply information addition unit 212.
【００３３】電源指定部２０６は、階層ブロックやラー
ジセルなどの回路ブロックや、信号入出力セル、電源入
出力セルに供給する電源を指定する操作にともなう所定
の入力情報Ｓ２０１が入力された場合に、この電源の指
定内容に応じた表示情報Ｓ２０２を生成して、表示情報
処理部２０２に出力する。また、電源の指定内容に応じ
た電源指定情報Ｓ２０６を生成し、ピン割り当てデータ
生成部２１１および電源情報付加部２１２に出力する。
さらに、電源ネット結線変更部２１０において結線変更
情報Ｓ２１０が生成された場合には、この結線変更情報
Ｓ２１０に応じて電源指定情報Ｓ２０６を変更する。The power supply designating section 206 receives the predetermined input information S201 associated with the operation of designating the power supply to the circuit blocks such as hierarchical blocks and large cells, the signal input / output cells, and the power supply input / output cells. The display information S202 is generated according to the specified contents of the power supply and is output to the display information processing unit 202. Further, the power supply designation information S206 according to the power supply designation content is generated and output to the pin allocation data generation unit 211 and the power supply information addition unit 212.
Furthermore, when the connection change information S210 is generated in the power supply net connection change unit 210, the power supply designation information S206 is changed according to this connection change information S210.
【００３４】電源ネット表示部２０７は、隣接する入出
力ピンに割り当てられた隣接する入出力セルの間におい
て共有される電源ネットを表示させるための表示情報Ｓ
２０２を生成して、表示情報処理部２０２に出力する。The power net display section 207 displays information S for displaying the power net shared between the adjacent input / output cells assigned to the adjacent input / output pins.
202 is generated and output to the display information processing unit 202.
【００３５】電源ネット検証部２０８は、共通の電源ネ
ットによって供給される電源の種類が、隣接する入出力
セルにおいて一致するか否かを検証する。電源ネット警
告表示部２０９は、電源ネット検証部２０８による検証
の結果、隣接する入出力セルにおいて共通の電源ネット
により供給される電源の種類が一致しない場合、所定の
警告情報を表示させるための表示情報Ｓ２０２を生成し
て、表示情報処理部２０２に出力する。例えば、この隣
接した入出力セルのシンボルの間に、所定の警告シンボ
ルを表示させる。The power net verification unit 208 verifies whether the types of power supplied by the common power net are the same in adjacent input / output cells. As a result of the verification by the power net verification unit 208, the power net warning display unit 209 is a display for displaying predetermined warning information when the types of power supplied by the common power net in adjacent input / output cells do not match. The information S202 is generated and output to the display information processing unit 202. For example, a predetermined warning symbol is displayed between the symbols of the adjacent input / output cells.
【００３６】電源ネット結線変更部２１０は、隣接する
入出力セルの間で共有される電源ネットの結線の変更す
る操作にともなう所定の入力情報Ｓ２０１が入力された
場合に、この結線の変更内容を表示させるための表示情
報Ｓ２０２を生成して、表示情報処理部２０２に出力す
る。また、結線の変更内容に応じた結線変更情報Ｓ２１
０を生成し、電源指定部２０６に出力する。The power net connection changing unit 210, when the predetermined input information S201 accompanying the operation of changing the connection of the power net shared between the adjacent input / output cells is input, changes the connection. The display information S202 to be displayed is generated and output to the display information processing unit 202. Further, the connection change information S21 corresponding to the contents of the change of the connection.
0 is generated and output to the power supply designation unit 206.
【００３７】ピン割り当てデータ生成部２１１は、信号
ピン割り当て情報Ｓ２０４、電源ピン割り当て情報Ｓ２
０５および電源指定情報Ｓ２０６に応じて、入出力ピン
に対する入出力信号または電源の割り当てに関するピン
割り当てデータＳ２１１を生成する。The pin allocation data generation unit 211 has signal pin allocation information S204 and power supply pin allocation information S2.
05 and power supply designation information S206, pin allocation data S211 relating to allocation of input / output signals or power supplies to input / output pins is generated.
【００３８】電源情報付加部２１２は、電源ピン割り当
て情報Ｓ２０５および電源指定情報Ｓ２０６に応じて、
入出力ピンに対して新しく割り当てられた電源入出力セ
ルに関する情報や、回路ブロック・入出力セルに対して
指定された電源に関する情報を回路データＳ１のネット
リストに付加する。The power supply information adding section 212, in accordance with the power supply pin assignment information S205 and the power supply designation information S206,
Information about a power supply input / output cell newly assigned to an input / output pin and information about a power supply designated for a circuit block / input / output cell are added to the netlist of the circuit data S1.
【００３９】なお、電源指定情報Ｓ２０５において電源
が指定されていない回路ブロックがある場合には、当該
回路ブロックに対して所定の電源を指定する。そして、
この指定した電源の情報を回路データＳ１のネットリス
トに付加する。また、階層ブロックに対して電源を指定
する場合には、階層ブロック毎に共通の電源を指定し、
この指定した電源の情報を回路データＳ１のネットリス
トに付加する。If there is a circuit block whose power supply is not specified in the power supply specification information S205, a predetermined power supply is specified for the circuit block. And
The information of the designated power source is added to the net list of the circuit data S1. When specifying the power supply for the hierarchical blocks, specify the common power supply for each hierarchical block,
The information of the designated power source is added to the net list of the circuit data S1.
【００４０】データ変換部２１３は、電源情報付加ネッ
トリストＳ２１１やピン割り当てデータＳ２１２を、配
置配線用の所定のフォーマットに変換してデータ出力部
５に出力する。The data conversion unit 213 converts the power supply information added netlist S211 and the pin assignment data S212 into a predetermined format for placement and wiring and outputs it to the data output unit 5.
【００４１】次に、上述した構成を有するデータ処理装
置の動作について、図３および図４を参照して説明す
る。図３および図４は、図１および図２に示すデータ処
理装置の動作を説明するためのフローチャートである。Next, the operation of the data processing apparatus having the above configuration will be described with reference to FIGS. 3 and 4. 3 and 4 are flowcharts for explaining the operation of the data processing device shown in FIGS. 1 and 2.
【００４２】ステップＳＴ１：データ入力部１において
回路データ（図１の例ではネットリスト、階層指示デー
タ、セル情報データ）が入力される。Step ST1: Circuit data (a netlist, layer designation data, cell information data in the example of FIG. 1) is input to the data input section 1.
【００４３】ステップＳＴ２：入力された回路データＳ
１から、階層ブロックやラージセルなどの回路ブロック
の情報や、信号入出力セルの情報が回路情報抽出部２０
３において抽出される。そして、この抽出された情報に
基づいた回路の情報が表示部４に表示される。Step ST2: Input circuit data S
The information of the circuit blocks such as the hierarchical block and the large cell and the information of the signal input / output cells are included in the circuit information extracting unit 20 from 1.
Extracted in 3. Then, the circuit information based on the extracted information is displayed on the display unit 4.
【００４４】ここで、ステップＳＴ２における回路情報
の表示例について説明する。図５は、全体回路の情報の
表示例を示す図である。図５において、符号６は階層設
計された回路を含む階層ブロックの表示シンボルを、符
号７は階層設計された回路を含まないラージセルの表示
シンボルを、符号８は半導体チップの外形を示すシンボ
ルを、符号９は信号入出力セルの表示シンボルをそれぞ
れ示す。Here, a display example of the circuit information in step ST2 will be described. FIG. 5 is a diagram showing a display example of information of the entire circuit. In FIG. 5, reference numeral 6 is a display symbol of a hierarchical block including a hierarchically designed circuit, reference numeral 7 is a display symbol of a large cell that does not include a hierarchically designed circuit, and reference numeral 8 is a symbol showing an outer shape of a semiconductor chip. Reference numeral 9 indicates a display symbol of the signal input / output cell.
【００４５】図５の表示例では、階層ブロックの表示シ
ンボル６やラージセルの表示シンボル７が外形シンボル
８の枠内に配置されており、入出力セル９は外形シンボ
ル８の枠上に入出力ピンの位置と対応して配置されてい
る。なお、回路データＳ１に信号ピンの割り当てに関す
る情報が含まれていない場合は、初期状態において自動
的な割り当てが行われる。ピン割り当てデータの雛形が
含まれている場合には、これに応じて信号ピンの割り当
てを行っても良い。In the display example of FIG. 5, the display symbol 6 of the hierarchical block and the display symbol 7 of the large cell are arranged in the frame of the outline symbol 8, and the input / output cell 9 is an input / output pin on the frame of the outline symbol 8. It is arranged corresponding to the position of. If the circuit data S1 does not include information about signal pin allocation, automatic allocation is performed in the initial state. When the model of the pin assignment data is included, the signal pin may be assigned accordingly.
【００４６】また、図５に示すような全体回路の情報の
他に、入出力ピンに割り当て可能な入出力セルの情報を
表示部４において表示させても良い。図６は、その入出
力セルの表示例を示す図である。図６において、符号９
は信号入出力セルの表示シンボルを、符号１０は電源入
出力セルの表示シンボルを、符号１１はカットセルの表
示シンボルをそれぞれ示す。この表示例において、それ
ぞれの入出力セルの両側面には隣接した入出力セルと電
源ネットを共有するための電源端子が対面して設けられ
ており、この対面した端子同士が入出力セルの内部で接
続されることが示されている。また、対面する電源端子
にはそれぞれ同一の端子名が付けられている。図６の電
源入出力セルの表示シンボル１０では、回路ブロックか
らの電源ネットが接続される端子ＣＯＲＥと、電源端子
ＰＷＲ１およびパッド端子ＰＡＤとが接続されることが
示されている。図６の信号入出力セルの表示シンボル９
では、端子ＣＯＲＥがパッド端子ＰＡＤとだけ接続さ
れ、電源端子には接続されないことが示されている。Further, in addition to the information on the entire circuit as shown in FIG. 5, information on input / output cells that can be assigned to input / output pins may be displayed on the display section 4. FIG. 6 is a diagram showing a display example of the input / output cell. In FIG. 6, reference numeral 9
Indicates a display symbol of a signal input / output cell, reference numeral 10 indicates a display symbol of a power supply input / output cell, and reference numeral 11 indicates a display symbol of a cut cell. In this display example, power supply terminals for sharing a power supply net with adjacent input / output cells are provided facing each other on both sides of each input / output cell, and the facing terminals are inside the input / output cell. It is shown to be connected with. The power supply terminals facing each other are given the same terminal name. The display symbol 10 of the power input / output cell in FIG. 6 indicates that the terminal CORE to which the power net from the circuit block is connected, the power terminal PWR1 and the pad terminal PAD are connected. Display symbol 9 of the signal input / output cell of FIG.
Shows that the terminal CORE is connected only to the pad terminal PAD and not to the power supply terminal.
【００４７】図６のカットセルの表示シンボル１１は、
後述する電源ネットの変更処理において用いられるシン
ボルであり、隣接した入出力セルのシンボル間に挿入さ
れる。図６の例では、電源端子ＰＷＲ３と電源端子ＰＷ
Ｒ１が対面する電源端子でありながら異なる端子名を有
しており、これらの端子がカットセル内部で切断されて
いることが示されている。同様に、グランド端子ＧＮＤ
３とグランド端子ＧＮＤ１についても、カットセル内部
で切断されていることが示されている。The display symbol 11 of the cut cell in FIG. 6 is
It is a symbol used in a power net change process described later, and is inserted between symbols of adjacent input / output cells. In the example of FIG. 6, the power supply terminal PWR3 and the power supply terminal PW
Although R1 is a power supply terminal facing each other, it has different terminal names, and it is shown that these terminals are cut inside the cut cell. Similarly, ground terminal GND
3 and the ground terminal GND1 are also shown to be cut inside the cut cell.
【００４８】例えば、図６に示す電源入出力セルやカッ
トセルを複数配置したリストを表示部４に表示させてお
き、後述する電源入出力セルの挿入処理やカットセルの
挿入処理などにおいて、このリストの中からユーザにセ
ルを選択させて処理に利用させても良い。以上が、ステ
ップＳＴ２における回路情報の表示例の説明である。For example, a list in which a plurality of power supply input / output cells and cut cells shown in FIG. 6 are arranged is displayed on the display unit 4, and in a power supply input / output cell insertion processing or a cut cell insertion processing described later, this list is displayed. The user may select a cell from the list and use it for processing. The above is the description of the display example of the circuit information in step ST2.
【００４９】ステップＳＴ３：ＧＵＩ入力部３の入力操
作によって入力情報Ｓ２０１が回路データ処理部２００
に入力されるまで、処理の移行が停止される。
ステップＳＴ４：入力情報Ｓ２０１が入力されると、回
路データ処理部２００にいて入力情報Ｓ２０１の内容が
解析され、解析結果に応じてステップＳＴ５〜ステップ
ＳＴ８またはステップＳＴ１０の何れかに処理が移行さ
れる。Step ST3: The input information S201 is changed to the circuit data processing unit 200 by the input operation of the GUI input unit 3.
The process transition is stopped until the input is made. Step ST4: When the input information S201 is input, the contents of the input information S201 are analyzed in the circuit data processing unit 200, and the processing is shifted to any one of step ST5 to step ST8 or step ST10 depending on the analysis result. .
【００５０】ステップＳＴ５：ＧＵＩ入力部３におい
て、入出力ピンに対する信号入出力セルまたは電源入出
力セルの割り当てを変更する所定の操作が行われ、この
操作に応じた所定の入力情報Ｓ２０１が回路データ処理
部２００に入力された場合、割り当ての変更内容に応じ
た表示情報Ｓ２０２が信号ピン割り当て部２０４および
／または電源ピン割り当て部２０５において生成され
て、表示情報処理部２０２に出力される。また、割り当
ての変更内容に応じた信号ピン割り当て情報Ｓ２０４お
よび／または電源ピン割り当て情報Ｓ２０５が生成され
る。ステップＳＴ５の後は、ステップＳＴ９へ処理が移
行される。Step ST5: In the GUI input section 3, a predetermined operation for changing the allocation of the signal input / output cell or the power supply input / output cell to the input / output pin is performed, and the predetermined input information S201 corresponding to this operation is the circuit data. When input to the processing unit 200, the display information S202 according to the content of the change of the allocation is generated by the signal pin allocation unit 204 and / or the power pin allocation unit 205 and output to the display information processing unit 202. Further, the signal pin allocation information S204 and / or the power pin allocation information S205 according to the content of the allocation change is generated. After step ST5, the process proceeds to step ST9.
【００５１】ステップＳＴ６：ＧＵＩ入力部３におい
て、電源入出力セルを新たに挿入する所定の操作が行わ
れ、この操作に応じた所定の入力情報Ｓ２０１が回路デ
ータ処理部２００に入力された場合、電源入出力セルの
挿入に応じて配置が変更される入出力セルの表示情報Ｓ
２０２が信号ピン割り当て部２０４および電源ピン割り
当て部２０５において生成されて、表示情報処理部２０
２に出力される。また、電源入出力セルの挿入に応じて
変更された信号ピン割り当て情報Ｓ２０４および電源ピ
ン割り当て情報Ｓ２０５が生成される。ステップＳＴ６
の後は、ステップＳＴ９へ処理が移行される。Step ST6: When a predetermined operation for newly inserting the power supply input / output cell is performed in the GUI input section 3 and predetermined input information S201 corresponding to this operation is input to the circuit data processing section 200, Display information S of the input / output cells whose arrangement is changed according to the insertion of the power supply input / output cells
202 is generated in the signal pin allocation unit 204 and the power supply pin allocation unit 205, and the display information processing unit 20
2 is output. In addition, the signal pin assignment information S204 and the power pin assignment information S205 changed according to the insertion of the power input / output cell are generated. Step ST6
After that, the process proceeds to step ST9.
【００５２】ここで、ステップＳＴ５における入出力ピ
ンの割り当て変更、およびステップＳＴ６における電源
入出力セルの挿入の具体的な表示例について、図７の参
照して説明する。図７は、入出力ピンに対する入出力セ
ルの割り当てを変更する場合の表示例を示す図であり、
図７Ａは変更前の状態を、図７Ｂは変更後の状態をそれ
ぞれ示している。図７において、符号９ａ〜符号９ｅは
信号入出力セルの表示シンボルを、符号１０ａは電源入
出力セルの表示シンボルをそれぞれ示している。その
他、図５および図６と同一の符号は同一の構成要素を示
す。また図７において、各信号入出力セルには回路の入
出力信号に対応する信号名（ＩＮ１、ＯＵＴ１、ＳＩＧ
１、ＳＩＧ２およびＳＩＧ３）が付けられている。これ
らに加えて、入出力ピン番号やピン名などを表示させて
も良い。Here, a concrete display example of changing the input / output pin assignment in step ST5 and inserting the power supply input / output cell in step ST6 will be described with reference to FIG. FIG. 7 is a diagram showing a display example when changing the assignment of input / output cells to input / output pins,
FIG. 7A shows the state before the change, and FIG. 7B shows the state after the change. In FIG. 7, reference numerals 9a to 9e indicate display symbols of signal input / output cells, and reference numeral 10a indicates display symbols of power supply input / output cells. In addition, the same reference numerals as those in FIGS. 5 and 6 denote the same components. Further, in FIG. 7, each signal input / output cell has a signal name (IN1, OUT1, SIG) corresponding to the input / output signal of the circuit.
1, SIG2 and SIG3) are attached. In addition to these, input / output pin numbers and pin names may be displayed.
【００５３】図７Ａに示すように、外形シンボル８の左
側面に上下に並ぶ信号入出力セル９ｂおよび信号入出力
セル９ａが、ＧＵＩ入力部３のマウス等によって上下に
配置を換える操作が示されている。この操作によって、
図７Ｂに示すように、上が信号入出力セル９ｂ、下が信
号入出力セル９ｂに換えられる。入出力ピンに対する入
出力セルの割り当ては、例えばこのようにして変更され
る。その他、例えば入出力セルの表示シンボルに入出力
ピン番号を直接記入する操作を行なわせ、この入出力ピ
ン番号に応じて表示シンボルの配置を自動的に変更させ
ても良い。As shown in FIG. 7A, the signal input / output cell 9b and the signal input / output cell 9a arranged vertically on the left side surface of the outer shape symbol 8 are shown as an operation for changing the arrangement of the signal input / output cell 9b and the signal input / output cell 9a. ing. By this operation,
As shown in FIG. 7B, the upper part is replaced with the signal input / output cell 9b and the lower part is replaced with the signal input / output cell 9b. The assignment of input / output cells to input / output pins is changed in this way, for example. In addition, for example, an operation of directly writing the input / output pin number on the display symbol of the input / output cell may be performed, and the arrangement of the display symbol may be automatically changed according to the input / output pin number.
【００５４】また、図７Ａに示すように、外形シンボル
８の上面に並ぶ信号入出力セル９ｄと信号入出力セル９
ｅとの間に電源入出力セル１０ａが挿入される操作が示
されている。この操作によって、図７Ｂに示すように、
これら２つの信号入出力セルの間に電源入出力セル１０
ａが挿入される。この挿入操作によって、入出力ピンに
対する信号入出力セル９ｅの割り当てが変更されるとと
もに、変更前の信号入出力セル９ｅが割り当てられてい
た入出力ピンに対して、挿入された電源入出力セル１０
ａが新たに割り当てられる。以上が、入出力ピンの割り
当て変更、および電源入出力セルの挿入の具体的な表示
例の説明である。As shown in FIG. 7A, the signal input / output cells 9d and the signal input / output cells 9 arranged on the upper surface of the outer shape symbol 8 are arranged.
The operation of inserting the power supply input / output cell 10a between e and e is shown. By this operation, as shown in FIG. 7B,
A power supply input / output cell 10 is provided between these two signal input / output cells.
a is inserted. By this inserting operation, the assignment of the signal input / output cell 9e to the input / output pin is changed, and the inserted power supply input / output cell 10 is attached to the input / output pin to which the signal input / output cell 9e before the change is assigned.
a is newly allocated. The above is a description of a specific display example of changing the input / output pin assignment and inserting the power supply input / output cell.
【００５５】ステップＳＴ７：ＧＵＩ入力部３におい
て、階層ブロックやラージセルなどの回路ブロック、信
号入出力セルおよび電源入出力セルに供給する電源を指
定する所定の操作が行われ、この操作に応じた所定の入
力情報Ｓ２０１が回路データ処理部２００に入力された
場合、電源の指定に応じて変更される表示情報Ｓ２０２
が電源指定部２０６において生成されて、表示情報処理
部２０２に出力される。また、電源の指定内容に応じた
電源指定情報Ｓ２０６が生成される。ステップＳＴ７の
後は、ステップＳＴ９へ処理が移行される。Step ST7: In the GUI input section 3, a predetermined operation for designating the power supply to the circuit block such as the hierarchical block and the large cell, the signal input / output cell and the power supply input / output cell is performed, and the predetermined operation corresponding to this operation is performed. When the input information S201 of No. is input to the circuit data processing unit 200, the display information S202 changed according to the designation of the power source.
Is generated in the power supply designation unit 206 and output to the display information processing unit 202. In addition, power supply designation information S206 according to the power supply designation content is generated. After step ST7, the process proceeds to step ST9.
【００５６】ステップＳＴ８：ＧＵＩ入力部３におい
て、隣接する入出力セルの間で共有される電源ネットの
結線の変更を指示する所定の操作が行われた場合、この
結線の変更に応じた表示情報Ｓ２０２が生成されて、表
示情報処理部２０２に出力される。また、結線の変更内
容に応じた結線変更情報Ｓ２１０が生成される。ステッ
プＳＴ８の後は、ステップＳＴ９へ処理が移行される。Step ST8: In the GUI input section 3, when a predetermined operation for instructing the change of the connection of the power supply net shared between the adjacent input / output cells is performed, the display information corresponding to the change of the connection is displayed. S202 is generated and output to the display information processing unit 202. Further, the connection change information S210 is generated according to the change contents of the connection. After step ST8, the process proceeds to step ST9.
【００５７】ステップＳＴ９：ステップＳＴ５〜ステッ
プＳＴ８において入出力ピンの割り当て、電源の指定ま
たは電源ネットの変更が行われた場合、この変更内容を
反映した電源ネットを表示させるための表示情報Ｓ２０
２が電源ネット表示部２０７において生成されて、表示
情報処理部２０２に出力される。また、電源ネット検証
部２０８において、共通の電源ネットに供給される電源
の種類が一致しているか否かがそれぞれの隣接した入出
力セルで検証され、この検証の結果、不一致となる入出
力セルがある場合には、所定の警告情報を表示させるた
めの表示情報Ｓ２０２が電源ネット警告表示部２０９に
おいて生成されて、表示情報処理部２０２に出力され
る。ステップＳＴ９の処理後は、ステップＳＴ３へ処理
が再び戻される。Step ST9: When the input / output pins are assigned, the power source is designated, or the power net is changed in steps ST5 to ST8, the display information S20 for displaying the power net reflecting the changed contents is displayed.
2 is generated in the power net display unit 207 and output to the display information processing unit 202. Further, in the power net verification unit 208, it is verified in each adjacent input / output cell whether or not the types of power supplied to the common power net match, and as a result of this verification, the input / output cells that do not match. If there is, display information S202 for displaying the predetermined warning information is generated in the power net warning display unit 209 and output to the display information processing unit 202. After the processing of step ST9, the processing is returned to step ST3 again.
【００５８】ここで、ステップＳＴ７における電源の指
定、ステップＳＴ８における電源ネットの変更、および
ステップＳＴ９における電源ネット表示・警告表示の具
体例について、図８および図９の参照して説明する。図
８は、入出力セルの電源指定時に警告シンボルが表示さ
れた場合、およびカットセルが挿入された場合の表示例
を示す図である。図８において、符号９ｆ〜符号９ｏは
信号入出力セルの表示シンボルを、符号１１ａはカット
セルの表示シンボルを、符号符号１３は異なる電源ネッ
ト同士の接続を警告するシンボルそれぞれ示している。
その他、図５および図６と同一の符号は同一の構成要素
を示す。Specific examples of the power source designation in step ST7, the power source net change in step ST8, and the power source net display / warning display in step ST9 will be described with reference to FIGS. FIG. 8 is a diagram showing a display example when a warning symbol is displayed when a power source of an input / output cell is designated and when a cut cell is inserted. In FIG. 8, reference numerals 9f to 9o indicate display symbols of signal input / output cells, reference numeral 11a indicates display symbols of cut cells, and reference numeral 13 indicates a symbol for warning connection of different power supply nets.
In addition, the same reference numerals as those in FIGS. 5 and 6 denote the same components.
【００５９】ＧＵＩ入力部３の操作によって信号入出力
セルや電源入出力セルに供給する電源が指定されると、
同一の電源が指定された隣接する入出力セルは同一の電
源ネットに接続される。ＧＵＩ入力部３による電源の指
定方法としては、例えば、これらのシンボルに対して電
源名を直接記入する方法でも良いし、あるいは各入出力
セルについて予め登録された電源名のリストから選択す
る方法でも良い。When the power to be supplied to the signal input / output cell or the power supply input / output cell is designated by operating the GUI input section 3,
Adjacent input / output cells for which the same power supply is designated are connected to the same power supply net. As a method of designating a power source by the GUI input unit 3, for example, a method of directly writing a power source name on these symbols or a method of selecting from a list of power source names registered in advance for each input / output cell is available. good.
【００６０】図８の例において、信号入出力セル９ｆ〜
信号入出力セル９ｈは電源ネットＰＷＲ１に、信号入出
力セル９ｉ〜信号入出力セル９ｍは電源ネットＰＷＲ２
に、信号入出力セル９ｎおよび信号入出力セル９ｏは電
源ネットＰＷＲ１にそれぞれ接続されている。また信号
入出力セル９ｆ〜信号入出力セル９ｏは何れも電源ネッ
トＧＮＤ１に接続されている。これらの電源ネット表示
は、電源の指定操作が行われた場合に、電源ネット表示
部２０７において自動的に生成される。なお図８には示
されていないが、電源ネットを電源の種類ごとに色分け
して表示させても良い。In the example of FIG. 8, the signal input / output cells 9f ...
The signal input / output cell 9h is connected to the power supply net PWR1, and the signal input / output cells 9i to 9m are connected to the power supply net PWR2.
The signal input / output cell 9n and the signal input / output cell 9o are connected to the power supply net PWR1. The signal input / output cells 9f to 9o are all connected to the power supply net GND1. These power net displays are automatically generated in the power net display unit 207 when a power source is designated. Although not shown in FIG. 8, the power nets may be displayed in different colors for each type of power source.
【００６１】また、図８に示すように、隣接する信号入
出力セル９ｈと信号入出力セル９ｉとは互いに異なる電
源ネットに接続されているため、これらのシンボルの間
には異なる電源ネットの接続を警告するシンボル１３が
表示される。Further, as shown in FIG. 8, since adjacent signal input / output cells 9h and signal input / output cells 9i are connected to different power supply nets, different power supply nets are connected between these symbols. The symbol 13 for warning is displayed.
【００６２】この警告を回避するために、例えば上述し
た入出力セルのリストからカットセルを選択し、警告さ
れた入出力セル間にこのカットセルを挿入する操作が行
われる。図８のカットセル１１ａは、このような操作に
よって信号入出力セル９ｍと信号入出力セル９ｎとの間
に挿入されたものである。ＧＵＩ入出力部３においてカ
ットセルを挿入する操作が行われると、電源ネット結線
変更部２１０において結線変更情報Ｓ２１０が生成され
て、これにより、電源ネットの接続表示が変更されると
ともに、警告シンボルが消去される。In order to avoid this warning, for example, an operation of selecting a cut cell from the above-mentioned list of input / output cells and inserting this cut cell between the warning input / output cells is performed. The cut cell 11a in FIG. 8 is inserted between the signal input / output cell 9m and the signal input / output cell 9n by such an operation. When the operation of inserting the cut cell is performed in the GUI input / output unit 3, the power net connection changing unit 210 generates the connection change information S210, whereby the connection display of the power net is changed and the warning symbol is displayed. Erased.
【００６３】図９は、階層ブロックおよびラージセルに
電源を指定する場合の表示例を示す図である。図９にお
いて、符号９ｐ〜符号９ｕは信号入出力セルの表示シン
ボルを、符号１０ｂ〜符号１０ｅは電源入出力セルの表
示シンボルを、符号１１ｂはカットセルの表示シンボル
をそれぞれ示している。その他、図５および図６と同一
の符号は同一の構成要素を示す。FIG. 9 is a diagram showing a display example in the case where a power source is designated for a hierarchical block and a large cell. In FIG. 9, reference numerals 9p to 9u indicate display symbols of signal input / output cells, reference numerals 10b to 10e indicate display symbols of power supply input / output cells, and reference numeral 11b indicate display symbols of cut cells. In addition, the same reference numerals as those in FIGS. 5 and 6 denote the same components.
【００６４】上述した電源入出力セルの挿入操作と電源
の指定操作によって電源入出力セルに電源指定がなされ
た状態で、内部の回路ブロック（階層ブロックやラージ
セル）に対して電源の指定操作を行うと、図９に示すよ
うに、電源指定された回路ブロックと電源入出力セルと
を接続する電源ネットの表示が電源ネット表示部２０７
において自動的に生成される。電源の指定方法として
は、上述したように、これらの回路ブロックに対して電
源名を直接記入する方法や、予め登録された電源名のリ
ストから選択する方法でも良い。なお、同一の電源が指
定された複数の電源入出力セルがある場合においては、
例えば、表示上において一番近い電源入出力セルと回路
ブロックとを自動配線し、後で所定の操作によりこの配
線を変更できるようにしても良い。以上が、図８および
図９を参照した具体例の説明である。With the power supply input / output cells being specified by the power supply input / output cell insertion operation and the power supply specifying operation described above, the power supply specifying operation is performed on the internal circuit block (hierarchical block or large cell). As shown in FIG. 9, the display of the power net connecting the power-designated circuit block and the power input / output cell is displayed as the power net display unit 207.
Automatically generated in. As a method of designating a power supply, as described above, a method of directly entering a power supply name on these circuit blocks or a method of selecting from a list of power supply names registered in advance may be used. If there are multiple power supply input / output cells with the same power supply specified,
For example, the power supply input / output cell closest to the display and the circuit block may be automatically wired, and this wiring may be changed later by a predetermined operation. The above is the description of the specific example with reference to FIGS. 8 and 9.
【００６５】ステップＳＴ１０：処理の終了を指示する
入力情報Ｓ２０１が回路データ処理部２００に入力され
ると、ピン割り当てデータ生成部２１１において、信号
ピン割り当て情報Ｓ２０４および電源ピン割り当て情報
Ｓ２０５に基づいて、全ての入出力ピンに対する電源ま
たは入出力信号の割り当てが完了しているか否かが判定
される。割り当てが完了していない場合には、ステップ
ＳＴ３へ処理が再び戻される。Step ST10: When the input information S201 for instructing the end of the processing is input to the circuit data processing unit 200, the pin assignment data generation unit 211 uses the signal pin assignment information S204 and the power supply pin assignment information S205. It is determined whether or not the power supply or the input / output signals have been assigned to all the input / output pins. If the allocation has not been completed, the process returns to step ST3.
【００６６】ステップＳＴ１１：割り当てが完了してい
る場合、次に、電源ネット検証部２０８において、隣接
する入出力セルの異なる種類の電源が共通の電源ネット
によって接続された状態にあり、そこにカットセルが挿
入されていない状態の入出力セルが残っているか否かが
検証される。まだ残っている場合には、同様にステップ
ＳＴ３へ処理が再び戻される。Step ST11: When the allocation is completed, next, in the power supply net verifying unit 208, different kinds of power supplies of the adjacent input / output cells are connected by the common power supply net, and cut there. It is verified whether or not there is an input / output cell in a state where no cell is inserted. If it still remains, the process is similarly returned to step ST3.
【００６７】ステップＳＴ１２：次いで、電源指定部２
０６において、未だ電源が指定されていない回路ブロッ
クや入出力セルがあるか否かが判定される。そのような
回路ブロックや入出力セルがある場合には、ステップＳ
Ｔ１３において、これらに所定の電源が指定される。Step ST12: Next, the power source designating section 2
At 06, it is determined whether there is a circuit block or an input / output cell for which the power supply has not been specified. If there is such a circuit block or input / output cell, step S
At T13, a predetermined power source is designated for these.
【００６８】ステップＳＴ１４：ピン割り当てデータ生
成部２１１において、信号ピン割り当て情報Ｓ２０４、
電源ピン割り当て情報Ｓ２０５および電源指定情報Ｓ２
０６に応じてピン割り当てデータＳ２１１が生成され
る。また電源情報付加部２１２において、電源ピン割り
当て情報Ｓ２０５および電源指定情報Ｓ２０６に応じた
電源情報が回路データＳ１のネットリストに付加され
る。Step ST14: In the pin assignment data generator 211, signal pin assignment information S204,
Power supply pin assignment information S205 and power supply designation information S2
The pin assignment data S211 is generated according to 06. Further, in the power supply information addition unit 212, the power supply information according to the power supply pin assignment information S205 and the power supply designation information S206 is added to the net list of the circuit data S1.
【００６９】ステップＳＴ１５：ピン割り当てデータＳ
２１１および電源情報が付加されたネットリストＳ２１
２が、データ変換部２１３において配置配線用の所定の
フォーマットに変換される。
ステップＳＴ１６：データ変換部２１３において変換さ
れたピン割り当てデータおよびネットリストを含む回路
データＳ２がデータ出力部５に出力される。Step ST15: Pin assignment data S
211 and netlist S21 to which power supply information is added
2 is converted into a predetermined format for placement and wiring in the data conversion unit 213. Step ST16: The circuit data S2 including the pin assignment data and the netlist converted by the data conversion unit 213 is output to the data output unit 5.
【００７０】以上説明したように、図１および図２に示
すデータ処理装置によれば、電源に関する情報や入出力
ピンの割り当てに関する情報を含まない回路データに対
して、表示部２およびＧＵＩ入力部３によるユーザイン
ターフェースを用いて効率的にこれらの情報を付加する
ことができるので、従来のような手作業の情報入力によ
るミスを防ぐことができ、設計期間を短縮することがで
きる。また、電源情報付加部２１２において、電源が指
定されていない回路ブロックや入出力セルに対して所定
の電源が自動的に指定されるので、同様に、従来のよう
な手作業の情報入力によるミスを防止できる。また、電
源情報付加部２１２において、階層ブロック毎に共通の
電源が指定され、この指定された電源の情報が回路デー
タＳ１のネットリストに付加されるので、同様に、従来
のような手作業の情報入力によるミスを防止できる。As described above, according to the data processing device shown in FIGS. 1 and 2, the display unit 2 and the GUI input unit are provided for the circuit data that does not include the information about the power source and the information about the assignment of the input / output pins. Since these pieces of information can be efficiently added using the user interface according to No. 3, it is possible to prevent mistakes due to manual information input as in the related art, and it is possible to shorten the design period. Further, the power supply information adding unit 212 automatically specifies a predetermined power supply for a circuit block or an input / output cell for which a power supply is not specified. Can be prevented. Further, in the power supply information adding unit 212, a common power supply is designated for each hierarchical block, and the information of the designated power supply is added to the net list of the circuit data S1, so that the manual work as in the conventional case is similarly performed. You can prevent mistakes due to information input.
【００７１】なお、本発明は上述した実施形態に限定さ
れない。例えば、図２のデータ処理部２は全てハードウ
ェアによって構成可能であるが、図３および図４のフロ
ーチャートに示す処理の一部または全部をプログラムに
応じて実行するコンピュータを含んだ構成にしても良
い。The present invention is not limited to the above embodiment. For example, although the data processing unit 2 in FIG. 2 can be configured entirely by hardware, it may be configured to include a computer that executes some or all of the processes shown in the flowcharts in FIGS. 3 and 4 according to a program. good.
【００７２】[0072]
【発明の効果】本発明によれば、回路データに対して電
源の情報を効率的に付加することができ、情報の付加に
伴うミスを防止できる。According to the present invention, power supply information can be efficiently added to circuit data, and errors due to the addition of information can be prevented.
【図１】本発明の実施形態に係るデータ処理装置の構成
例を示す概略的なブロック図である。FIG. 1 is a schematic block diagram showing a configuration example of a data processing device according to an embodiment of the present invention.
【図２】回路データ処理部の構成例を示す概略的なブロ
ック図である。FIG. 2 is a schematic block diagram showing a configuration example of a circuit data processing unit.
【図３】図１および図２に示すデータ処理装置の動作を
説明するための第１のフローチャートである。FIG. 3 is a first flowchart for explaining the operation of the data processing device shown in FIGS. 1 and 2.
【図４】図１および図２に示すデータ処理装置の動作を
説明するための第２のフローチャートである。FIG. 4 is a second flowchart for explaining the operation of the data processing device shown in FIGS. 1 and 2.
【図５】入力した回路データから抽出される回路情報の
表示例を示す図である。FIG. 5 is a diagram showing a display example of circuit information extracted from input circuit data.
【図６】入出力セルの表示例を示す図である。FIG. 6 is a diagram showing a display example of input / output cells.
【図７】入出力ピンに対する入出力セルの割り当てを変
更する場合の表示例を示す図である。FIG. 7 is a diagram showing a display example when the assignment of input / output cells to input / output pins is changed.
【図８】入出力セルの電源指定時に警告シンボルが表示
された場合、およびカットセルが挿入された場合の表示
例を示す図である。FIG. 8 is a diagram showing a display example when a warning symbol is displayed when a power source of an input / output cell is designated and when a cut cell is inserted.
【図９】階層ブロックおよびラージセルに電源を指定す
る場合の表示例を示す図である。FIG. 9 is a diagram showing a display example when a power source is designated for a hierarchical block and a large cell.
１…データ入力部、２…データ処理部、３…ＧＵＩ入力
部、４…表示部を、符号５…回路データ出力部、６…階
層ブロックの表示シンボル、７…ラージセルの表示シン
ボルを、符号８…外形シンボル、９…信号入出力セルの
表示シンボル、１０…電源入出力セルの表示シンボル、
１１…カットセルの表示シンボル、符号２００…回路デ
ータ処理部、２０１…入力情報処理部、２０２…表示情
報処理部、２０３…回路情報抽出部、２０４…信号ピン
割り当て部、２０５…電源ピン割り当て部、２０６…電
源指定部、２０７…電源ネット表示部、２０８…電源ネ
ット検証部、２０９…電源ネット警告表示部、２１０…
電源ネット結線変更部、２１１…ピン割り当てデータ生
成部、２１２…電源情報付加部、２１３…データ変換
部。DESCRIPTION OF SYMBOLS 1 ... Data input part, 2 ... Data processing part, 3 ... GUI input part, 4 ... Display part, 5 ... Circuit data output part, 6 ... Hierarchical block display symbol, 7 ... Large cell display symbol, 8 ... Outline symbol, 9 ... Display symbol of signal input / output cell, 10 ... Display symbol of power supply input / output cell,
11 ... Cut cell display symbol, symbol 200 ... Circuit data processing unit, 201 ... Input information processing unit, 202 ... Display information processing unit, 203 ... Circuit information extracting unit, 204 ... Signal pin allocating unit, 205 ... Power supply pin allocating unit , 206 ... Power supply designating unit, 207 ... Power supply net display unit, 208 ... Power supply net verification unit, 209 ... Power supply net warning display unit, 210 ...
Power supply net connection change unit, 211 ... Pin assignment data generation unit, 212 ... Power supply information addition unit, 213 ... Data conversion unit.
Claims (22)
と、 所定の入力操作に応じて所定の情報を入力するととも
に、上記情報表示手段の表示内容を操作する情報入力手
段と、 入力した回路データから、回路を構成する少なくとも１
つの回路ブロックおよび信号入出力回路の情報を抽出
し、上記情報表示手段において表示させる回路情報抽出
手段と、 上記情報入力手段において、回路に供給する電源の入出
力回路を入出力ピンに割り当てる電源ピン割り当て情報
が入力された場合に、当該割り当て内容を上記情報表示
手段において表示させる電源ピン割り当て手段と、 上記情報入力手段において、上記回路ブロック、上記信
号入出力回路または上記電源入出力回路に供給する電源
を指定する電源指定情報が入力された場合に、当該電源
の指定内容を上記情報表示手段において表示させる電源
指定手段と、 上記電源ピン割り当て情報および上記電源指定情報に応
じて、上記割り当てられた電源入出力回路に関する情
報、および上記指定された電源に関する情報を上記回路
データに付加する電源情報付加手段とを有するデータ処
理装置。1. An information display means for displaying specified information, an information input means for inputting predetermined information in response to a predetermined input operation, and an operation for operating display contents of the information display means, and an input circuit. At least one that composes a circuit from data
Circuit information extraction means for extracting information of one circuit block and signal input / output circuit and displaying it on the information display means, and a power supply pin for allocating the input / output circuit of the power supply to the circuit to the input / output pin in the information input means When the allocation information is input, the power supply pin allocation means for displaying the content of the allocation on the information display means, and the information input means are supplied to the circuit block, the signal input / output circuit or the power supply input / output circuit. When the power supply designation information for designating the power supply is input, the power supply designation means for displaying the designation contents of the power supply on the information display means, and the power supply pin assignment information and the power supply designation information Information regarding the power supply input / output circuit and information regarding the specified The data processing device having a power information adding means for adding the data.
出力回路を上記入出力ピンに割り当てる信号ピン割り当
て情報が入力された場合に、当該割り当て内容を上記情
報表示手段において表示させる信号ピン割り当て手段
と、 上記信号ピン割り当て情報、上記電源ピン割り当て情報
および上記電源指定情報に応じて、上記入出力ピンに対
する入出力信号または電源の割り当てに関する情報を生
成するピン割り当て情報生成手段とを有する、 請求項１に記載のデータ処理装置。2. The information input means, when the signal pin assignment information for assigning the signal input / output circuit to the input / output pins is input, the signal pin assignment means for displaying the assigned content on the information display means. And a pin assignment information generating unit that generates information about assignment of input / output signals or power sources to the input / output pins according to the signal pin assignment information, the power source pin assignment information, and the power source designation information. The data processing device according to.
接する入出力回路の間において共有される電源供給線
を、上記情報表示手段において表示させる電源供給線表
示手段と、 上記電源供給線によって供給される電源の種類が、上記
隣接する入出力回路において一致するか否かを検証する
検証手段と、 上記検証手段における検証結果に応じて、所定の警告情
報を上記情報表示手段において表示させる警告情報表示
手段とを有する、 請求項１に記載のデータ処理装置。3. A power supply line display means for displaying on the information display means a power supply line shared between adjacent input / output circuits assigned to adjacent input / output pins, and the power supply line is supplied by the power supply line. Verifying means for verifying whether or not the types of the power supplies to be matched in the adjacent input / output circuits, and warning information for displaying predetermined warning information on the information displaying means according to the verification result by the verifying means. The data processing device according to claim 1, further comprising a display unit.
手段において、電源が互いに異なる隣接した入出力回路
のシンボル間に、所定の警告シンボルを表示させる、 請求項３に記載のデータ処理装置。4. The data processing apparatus according to claim 3, wherein the warning information display means causes the information display means to display a predetermined warning symbol between symbols of adjacent input / output circuits having different power supplies.
給線の結線の変更を指示する結線変更情報が入力された
場合に、当該結線の変更内容を上記情報表示手段におい
て表示させる結線変更手段を有し、 上記電源指定手段は、上記結線変更情報に応じて上記電
源指定情報を変更する、 請求項３に記載のデータ処理装置。5. The information input means has a connection changing means for displaying the changed contents of the connection on the information display means when the connection change information for instructing the change of the connection of the power supply line is inputted. The data processing device according to claim 3, wherein the power supply designating unit modifies the power supply designating information according to the connection modification information.
において、上記電源供給線の結線が変更される入出力回
路のシンボル間に、所定の結線変更シンボルを表示させ
る、 請求項５に記載のデータ処理装置。6. The wire connection changing means displays a predetermined wire connection change symbol between symbols of the input / output circuit in which the wire connection of the power supply line is changed in the information display means. Data processing device.
情報において電源が指定されていない上記回路ブロック
がある場合、当該回路ブロックに対して所定の電源を指
定し、当該指定した電源の情報を上記回路データに付加
する、 請求項１に記載のデータ処理装置。7. The power supply information adding means, when there is the circuit block whose power supply is not specified in the power supply specifying information, specifies a predetermined power supply for the circuit block and outputs information on the specified power supply. The data processing device according to claim 1, which is added to the circuit data.
ックが階層化されている場合、当該階層化されたブロッ
ク毎に共通の電源を指定し、当該指定した電源の情報を
上記回路データに付加する、 請求項１に記載のデータ処理装置。8. The power supply information adding means, when the circuit blocks are hierarchized, specifies a common power supply for each of the hierarchized blocks, and adds the specified power supply information to the circuit data. The data processing device according to claim 1.
と、所定の入力操作に応じて所定の情報を入力するとと
もに、上記情報表示装置の表示内容を操作する情報入力
装置とを含んだデータ処理装置のプログラムであって、 入力した回路データから、回路を構成する少なくとも１
つの回路ブロックおよび信号入出力回路の情報を抽出
し、上記情報表示装置において表示させる回路情報抽出
ステップと、 上記情報入力装置に、回路に供給する電源の入出力回路
を入出力ピンに割り当てる電源ピン割り当て情報が入力
された場合に、当該割り当て内容を上記情報表示装置に
おいて表示させる電源ピン割り当てステップと、 上記情報入力装置に、上記回路ブロック、上記信号入出
力回路または上記電源入出力回路に供給する電源を指定
する電源指定情報が入力された場合に、当該電源の指定
内容を上記情報表示装置において表示させる電源指定ス
テップと、 上記電源ピン割り当て情報および上記電源指定情報に応
じて、上記割り当てられた電源入出力回路に関する情
報、および上記指定された電源に関する情報を上記回路
データに付加する電源情報付加ステップとを有するデー
タ処理装置のプログラム。9. Data including an information display device for displaying specified information and an information input device for inputting predetermined information according to a predetermined input operation and for operating display contents of the information display device. A program for a processing device, which comprises at least one of the circuits configured from input circuit data.
Circuit information extracting step of extracting information of one circuit block and signal input / output circuit and displaying it on the information display device, and a power supply pin for assigning an input / output circuit of power supply to the information input device to the input / output pin When the allocation information is input, a power pin allocation step of displaying the allocation content on the information display device, and supplying the information input device to the circuit block, the signal input / output circuit, or the power input / output circuit. When the power source designating information for designating the power source is input, the power source designating step for displaying the designation content of the power source on the information display device, and the power source pin assignment information and the power source designating information Information regarding the power supply input / output circuit and information regarding the specified Program of the data processing device having a power source information adding step of adding the data.
回路を上記入出力ピンに割り当てる信号ピン割り当て情
報が入力された場合に、当該割り当て内容を上記情報表
示装置において表示させる信号ピン割り当てステップ
と、 上記信号ピン割り当て情報、上記電源ピン割り当て情報
および上記電源指定情報に応じて、上記入出力ピンに対
する入出力信号または電源の割り当てに関する情報を生
成するピン割り当て情報生成ステップとを有する、 請求項９に記載のデータ処理装置のプログラム。10. A signal pin assigning step of displaying the assigned content on the information display device when signal pin assignment information for assigning the signal input / output circuit to the input / output pin is input to the information input device. 10. The pin allocation information generating step of generating information about allocation of an input / output signal or a power supply to the input / output pin according to the signal pin allocation information, the power supply pin allocation information and the power supply designation information. The program of the data processing device according to.
隣接する入出力回路の間において共有される電源供給線
を、上記情報表示手段において表示させる電源供給線表
示ステップと、 上記電源供給線によって供給される電源の種類が、上記
隣接する入出力回路において一致するか否かを検証する
検証ステップと、 上記検証ステップにおける検証結果に応じて、所定の警
告情報を上記情報表示手段において表示させる警告情報
表示ステップとを有する、 請求項９に記載のデータ処理装置のプログラム。11. A power supply line display step for displaying on the information display means a power supply line shared between adjacent input / output circuits assigned to adjacent input / output pins, and supplying by the power supply line. A verification step for verifying whether or not the types of power supplies to be performed match in the adjacent input / output circuits, and warning information for displaying predetermined warning information on the information display means according to the verification result in the verification step. The program of the data processing device according to claim 9, further comprising a display step.
報表示装置において、電源が互いに異なる隣接した入出
力回路のシンボル間に、所定の警告シンボルを表示させ
る、 請求項１１に記載のデータ処理装置のプログラム。12. The data processing device according to claim 11, wherein in the warning information displaying step, a predetermined warning symbol is displayed between symbols of adjacent input / output circuits having different power supplies in the information display device. program.
の結線の変更を指示する結線変更情報が入力された場合
に、当該結線の変更内容を上記インターフェース装置に
おいて表示させる結線変更ステップを有し、 上記電源指定ステップは、上記結線変更情報に応じて上
記電源指定情報を変更する、 請求項１１に記載のデータ処理装置のプログラム。13. A connection changing step of causing the interface device to display the changed contents of the connection when the connection change information for instructing the change of the connection of the power supply line is input to the information input device. The program of the data processing device according to claim 11, wherein the power supply specifying step changes the power supply specifying information according to the connection change information.
示装置において、上記電源供給線の結線が変更される入
出力回路のシンボル間に、所定の結線変更シンボルを表
示させる、 請求項１３に記載のデータ処理装置のプログラム。14. The wire connection changing step displays a predetermined wire connection changing symbol between symbols of an input / output circuit in which the wire connection of the power supply line is changed in the information display device. Data processor program.
源指定情報において電源が指定されていない上記回路ブ
ロック、上記信号入出力回路または上記電源入出力回路
がある場合、当該回路に対して所定の電源を指定し、当
該指定した電源の情報を上記回路データに付加する、 請求項９に記載のデータ処理装置のプログラム。15. The power supply information adding step, when there is the circuit block, the signal input / output circuit or the power supply input / output circuit for which the power supply is not specified in the power supply specifying information, a predetermined power supply for the circuit. 10. The program of the data processing device according to claim 9, wherein the information of the specified power source is added to the circuit data.
路ブロックが階層化されている場合、当該階層化された
ブロック毎に共通の電源を指定し、当該指定した電源の
情報を上記回路データに付加する、 請求項９に記載のデータ処理装置のプログラム。16. The power supply information adding step, when the circuit block is hierarchized, specifies a common power supply for each of the hierarchized blocks and adds information on the specified power supply to the circuit data. The program of the data processing device according to claim 9.
くとも１つの回路ブロックおよび信号入出力回路の情報
を抽出し、当該抽出した情報を表示するステップと、 回路に供給する電源の入出力回路を入出力ピンに割り当
て、当該割り当て結果を表示するステップと、 上記回路ブロック、上記信号入出力回路または上記電源
入出力回路に供給する電源を指定し、当該電源の指定結
果を表示するステップと、 上記電源入出力回路の割り当て結果、および上記電源の
指定結果に応じて、上記割り当てられた電源入出力回路
に関する情報、および上記指定された電源に関する情報
を上記回路データに付加するステップとを有するデータ
処理方法。17. A step of extracting information of at least one circuit block and a signal input / output circuit configuring the circuit from the circuit data and displaying the extracted information, and inputting an input / output circuit of a power supply to the circuit. Assigning to an output pin and displaying the assignment result; designating a power supply to be supplied to the circuit block, the signal input / output circuit or the power supply input / output circuit, and displaying a designation result of the power supply; A data processing method, comprising: adding information on the assigned power supply input / output circuit and information on the designated power supply to the circuit data in accordance with a result of assigning the input / output circuit and a result of designating the power supply. .
に割り当て、当該割り当て結果を表示するステップと、 上記信号入出力回路の割り当て結果、上記電源入出力回
路の割り当て結果および上記電源の指定結果に応じて、
上記入出力ピンに対する入出力信号または電源の割り当
てに関する情報を生成するステップとを有する、 請求項１７に記載のデータ処理方法。18. The step of allocating the signal input / output circuit to the input / output pin and displaying the allocation result, the allocation result of the signal input / output circuit, the allocation result of the power supply input / output circuit, and the specification result of the power supply. In response to the,
The information processing method according to claim 17, further comprising: generating information regarding allocation of input / output signals or power supplies to the input / output pins.
隣接する入出力回路の間において共有される電源供給線
を表示するステップと、 上記電源供給線によって供給される電源の種類が、上記
隣接する入出力回路において一致するか否かを検証する
ステップと、 上記検証結果に応じて、所定の警告情報を表示するステ
ップとを有する、 請求項１７に記載のデータ処理方法。19. A step of displaying a power supply line shared between adjacent input / output circuits assigned to adjacent input / output pins, and the type of power supplied by the power supply line is the adjacent type. The data processing method according to claim 17, further comprising: a step of verifying whether or not they match in the input / output circuit; and a step of displaying predetermined warning information according to the verification result.
し、当該結線の変更結果を表示するステップと、 上記結線の変更結果に応じて上記電源指定情報を変更す
るステップとを有する、 請求項１９に記載のデータ処理方法。20. A step of instructing to change the connection of the power supply line and displaying a result of the change of the connection, and a step of changing the power supply designation information according to the result of the change of the connection. 19. The data processing method according to item 19.
上記電源の指定結果において電源が指定されていない上
記回路ブロック、上記信号入出力回路または上記電源入
出力回路がある場合、当該回路に対して所定の電源を指
定し、当該指定した電源の情報を上記回路データに付加
する、 請求項１７に記載のデータ処理方法。21. The step of adding power source information comprises:
If there is any circuit block, signal input / output circuit, or power supply input / output circuit for which no power supply is specified in the power supply specification result, specify a predetermined power supply for the circuit and display information about the specified power supply. The data processing method according to claim 17, which is added to the circuit data.
上記回路ブロックが階層化されている場合、当該階層化
されたブロック毎に共通の電源を指定し、当該指定した
電源の情報を上記回路データに付加する、 請求項１７に記載のデータ処理方法。22. The step of adding the power supply information comprises:
The data processing method according to claim 17, wherein when the circuit blocks are hierarchized, a common power source is designated for each of the hierarchized blocks, and information on the designated power source is added to the circuit data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001286378A JP2003099490A (en) | 2001-09-20 | 2001-09-20 | Data processor, its program and data processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001286378A JP2003099490A (en) | 2001-09-20 | 2001-09-20 | Data processor, its program and data processing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003099490A true JP2003099490A (en) | 2003-04-04 |
Family
ID=19109372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001286378A Pending JP2003099490A (en) | 2001-09-20 | 2001-09-20 | Data processor, its program and data processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003099490A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006085576A (en) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | Method for layout of semiconductor integrated circuit, program for layout of semiconductor integrated circuit, and system for layout of semiconductor integrated circuit |
| JP2006113633A (en) * | 2004-10-12 | 2006-04-27 | Ricoh Co Ltd | Circuit data preparation device for multi-power-source layout, and circuit data preparation method therefor |
-
2001
- 2001-09-20 JP JP2001286378A patent/JP2003099490A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006085576A (en) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | Method for layout of semiconductor integrated circuit, program for layout of semiconductor integrated circuit, and system for layout of semiconductor integrated circuit |
| JP4495557B2 (en) * | 2004-09-17 | 2010-07-07 | 富士通マイクロエレクトロニクス株式会社 | Semiconductor integrated circuit layout apparatus, semiconductor integrated circuit layout program, and semiconductor integrated circuit layout system |
| JP2006113633A (en) * | 2004-10-12 | 2006-04-27 | Ricoh Co Ltd | Circuit data preparation device for multi-power-source layout, and circuit data preparation method therefor |
| JP4496055B2 (en) * | 2004-10-12 | 2010-07-07 | 株式会社リコー | Circuit data creation apparatus for multi-power supply layout and circuit data creation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7398497B2 (en) | Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method | |
| US7444612B2 (en) | Apparatus, method and program for supporting designing of integrated circuit using a common format | |
| US7627838B2 (en) | Automated integrated circuit development | |
| US6324678B1 (en) | Method and system for creating and validating low level description of electronic design | |
| US6216252B1 (en) | Method and system for creating, validating, and scaling structural description of electronic device | |
| US5519630A (en) | LSI automated design system | |
| US6230305B1 (en) | Methods and apparatus for configuring schematic diagrams | |
| US7159202B2 (en) | Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages | |
| JPH11505943A (en) | Automated Megacell Generation Method for Integrated Circuit Design System | |
| US20080120587A1 (en) | Integrated circuit design system, integrated circuit design program, and integrated circuit design method | |
| US7290224B2 (en) | Guided capture, creation, and seamless integration with scalable complexity of a clock specification into a design flow of an integrated circuit | |
| US6487707B1 (en) | Layout design system of semiconductor ic device, layout design method of semiconductor ic device and computer-readable recording medium on which programs for allowing computer to execute respective means in the system or respective steps in the method are recorded | |
| JP2003099490A (en) | Data processor, its program and data processing method | |
| US6734046B1 (en) | Method of customizing and using maps in generating the padring layout design | |
| US20060265673A1 (en) | Facilitating High Level Validation of Integrated Circuits in Parallel with Development of Blocks in a Hierarchical Design Approach | |
| JP3476688B2 (en) | Netlist generation method and netlist generation device | |
| JP2008097131A (en) | Circuit configuration information generation apparatus, control apparatus, circuit verification system, circuit verification method, circuit configuration information generation program and control program | |
| US20080201679A1 (en) | Design aid apparatus, computer-readable recording medium in which design aid program is stored, and interactive design aid apparatus | |
| US7761835B2 (en) | Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters | |
| JP3230937B2 (en) | Electronic circuit optimal design support apparatus and method | |
| JP2522096B2 (en) | Method for verifying layout design of semiconductor integrated circuit | |
| JP2008186229A (en) | Device for designing semiconductor integrated circuit | |
| JP4275639B2 (en) | Layout design apparatus and layout design program | |
| JP2001196459A (en) | Method and apparatus for designing semiconductor integrated circuit | |
| Gopakumaran | Gate-Array IC Design Tools |