JP2003099388A - マルチノード・コンピュータ・システムのメモリマップト入出力装置をサポートする方法およびコンピュータシステム - Google Patents
マルチノード・コンピュータ・システムのメモリマップト入出力装置をサポートする方法およびコンピュータシステムInfo
- Publication number
- JP2003099388A JP2003099388A JP2002192029A JP2002192029A JP2003099388A JP 2003099388 A JP2003099388 A JP 2003099388A JP 2002192029 A JP2002192029 A JP 2002192029A JP 2002192029 A JP2002192029 A JP 2002192029A JP 2003099388 A JP2003099388 A JP 2003099388A
- Authority
- JP
- Japan
- Prior art keywords
- mmio
- node
- address space
- granularity
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】マルチノード・コンピュータ・システムのメモ
リマップト装置を動的にサポート可能な方法およびシス
テムを提供する。 【解決手段】中央処理装置（ＣＰＵ）ノードの一つが全
ＭＭＩＯ装置に必要なＭＭＩＯアドレス空間の総量を決
定し、ＭＭＩＯアドレス空間の総量をサポートするため
の最適粒度を生成する。粒度に基づき、ＣＰＵノードコ
ントローラが相互接続内のＭＭＩＯ範囲レジスタおよび
ＩＯノード、ＣＰＵノードコントローラ内の他のＭＭＩ
Ｏレジスタを設定し、システムのＭＭＩＯアドレス空間
要求の動的な変化をサポートする。
リマップト装置を動的にサポート可能な方法およびシス
テムを提供する。 【解決手段】中央処理装置（ＣＰＵ）ノードの一つが全
ＭＭＩＯ装置に必要なＭＭＩＯアドレス空間の総量を決
定し、ＭＭＩＯアドレス空間の総量をサポートするため
の最適粒度を生成する。粒度に基づき、ＣＰＵノードコ
ントローラが相互接続内のＭＭＩＯ範囲レジスタおよび
ＩＯノード、ＣＰＵノードコントローラ内の他のＭＭＩ
Ｏレジスタを設定し、システムのＭＭＩＯアドレス空間
要求の動的な変化をサポートする。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に相互接続ベ
ースのマルチノード・コンピュータ・システムに関し、
特にマルチノード・コンピュータ・システム用のメモリ
マップト入出力（ＭＭＩＯ）処理へのサポートに関す
る。
ースのマルチノード・コンピュータ・システムに関し、
特にマルチノード・コンピュータ・システム用のメモリ
マップト入出力（ＭＭＩＯ）処理へのサポートに関す
る。
【０００２】
【従来の技術】マルチノード・コンピュータ・システム
は、典型的には、複数の中央処理装置（ＣＰＵ）、複数
の相互接続および複数の入出力（ＩＯ）ノードを有す
る。各ＩＯノードは多くのＩＯ装置、すなわちペリフェ
ラル・コンポーネント・インターコネクト（ＰＣＩ）、
スモール・コンピュータ・システム・インタフェイス
（ＳＣＳＩ）型装置等の従来の周辺装置、と接続され
る。このようなマルチノード・コンピュータ・システム
では、多数のＩＯ装置と同時に対話する等の複雑な電算
処理タスクを行うことができる。
は、典型的には、複数の中央処理装置（ＣＰＵ）、複数
の相互接続および複数の入出力（ＩＯ）ノードを有す
る。各ＩＯノードは多くのＩＯ装置、すなわちペリフェ
ラル・コンポーネント・インターコネクト（ＰＣＩ）、
スモール・コンピュータ・システム・インタフェイス
（ＳＣＳＩ）型装置等の従来の周辺装置、と接続され
る。このようなマルチノード・コンピュータ・システム
では、多数のＩＯ装置と同時に対話する等の複雑な電算
処理タスクを行うことができる。
【０００３】マルチノード・コンピュータ・システムに
おいては、ＩＯ装置の幾つかもしくは全てがメモリマッ
プトＩＯ（ＭＭＩＯ）装置でも良い。メモリマップトＩ
Ｏ（ＭＭＩＯ）装置は、ＩＯノードおよびＣＰＵノード
内のアドレスおよびデータ線に、メモリ装置の接続に類
似する方法で接続される。ＩＯノード又はＣＰＵノード
がＩＯ装置に対応するアドレスを読み出す又は書き込む
度に、ＩＯノード又はＣＰＵノードはＩＯ装置へ又はＩ
Ｏ装置からデータを転送できる。このようなメモリマッ
プトＩＯ装置の利点の一つは、ＣＰＵノード内のプロセ
ッサ又は相互接続が、まずデータをプロセッサに移動
し、データを処理し、その後ＩＯ装置ポートへ戻して書
き込むのではなく、メモリ空間にアクセスする１命令だ
けでＩＯ装置ポートへ送信されたデータを操作すること
ができることにある。こうすることにより、メモリマッ
プトＩＯ装置は、典型的にはプロセッサの電算処理負荷
を低減させる。
おいては、ＩＯ装置の幾つかもしくは全てがメモリマッ
プトＩＯ（ＭＭＩＯ）装置でも良い。メモリマップトＩ
Ｏ（ＭＭＩＯ）装置は、ＩＯノードおよびＣＰＵノード
内のアドレスおよびデータ線に、メモリ装置の接続に類
似する方法で接続される。ＩＯノード又はＣＰＵノード
がＩＯ装置に対応するアドレスを読み出す又は書き込む
度に、ＩＯノード又はＣＰＵノードはＩＯ装置へ又はＩ
Ｏ装置からデータを転送できる。このようなメモリマッ
プトＩＯ装置の利点の一つは、ＣＰＵノード内のプロセ
ッサ又は相互接続が、まずデータをプロセッサに移動
し、データを処理し、その後ＩＯ装置ポートへ戻して書
き込むのではなく、メモリ空間にアクセスする１命令だ
けでＩＯ装置ポートへ送信されたデータを操作すること
ができることにある。こうすることにより、メモリマッ
プトＩＯ装置は、典型的にはプロセッサの電算処理負荷
を低減させる。
【０００４】
【発明が解決しようとする課題】これらのメモリマップ
トＩＯ装置をサポートするためには、ＣＰＵノードおよ
びＩＯノードを含むマルチノード・コンピュータ・シス
テムの構成要素のメモリユニットに大量の物理アドレス
空間を割り当てる必要がある。従来のマルチノード・コ
ンピュータ・システムでは、相互接続は一定数のＭＭＩ
Ｏ範囲レジスタのみを有し、特定のＩＯノードに接続さ
れるメモリマップトＩＯ装置へ割り当てるアドレス空間
の範囲を指定している。このような相互接続レジスタは
典型的には「ベース」型および「サイズ」型レジスタで
あり、相互接続と接続される各ＣＰＵノードおよびＩＯ
ノードにベースおよびサイズの宣言を要求する。コンピ
ュータシステムにｎ個のノードがある場合、ｎ個のベー
スレジスタおよびｎ個のサイズレジスタが必要となる。
従って、従来の「ベース」および「サイズ」型レジスタ
はかなりのリソースを消費する。
トＩＯ装置をサポートするためには、ＣＰＵノードおよ
びＩＯノードを含むマルチノード・コンピュータ・シス
テムの構成要素のメモリユニットに大量の物理アドレス
空間を割り当てる必要がある。従来のマルチノード・コ
ンピュータ・システムでは、相互接続は一定数のＭＭＩ
Ｏ範囲レジスタのみを有し、特定のＩＯノードに接続さ
れるメモリマップトＩＯ装置へ割り当てるアドレス空間
の範囲を指定している。このような相互接続レジスタは
典型的には「ベース」型および「サイズ」型レジスタで
あり、相互接続と接続される各ＣＰＵノードおよびＩＯ
ノードにベースおよびサイズの宣言を要求する。コンピ
ュータシステムにｎ個のノードがある場合、ｎ個のベー
スレジスタおよびｎ個のサイズレジスタが必要となる。
従って、従来の「ベース」および「サイズ」型レジスタ
はかなりのリソースを消費する。
【０００５】更に、従来の「ベース」および「サイズ」
型レジスタではマルチノード・コンピュータ・システム
におけるメモリマッピングの拡張性が得られない。ＩＯ
ノードが多数のＩＯ装置と接続される場合、マルチノー
ド・コンピュータ・システムに対するＭＭＩＯアドレス
空間の要求は不特定多数となる。プログラマが各ＩＯ装
置用に相互接続のベースおよびサイズを指定するため
に、一つ一つのＭＭＩＯ範囲レジスタを設定するのは非
常に効率が悪い。
型レジスタではマルチノード・コンピュータ・システム
におけるメモリマッピングの拡張性が得られない。ＩＯ
ノードが多数のＩＯ装置と接続される場合、マルチノー
ド・コンピュータ・システムに対するＭＭＩＯアドレス
空間の要求は不特定多数となる。プログラマが各ＩＯ装
置用に相互接続のベースおよびサイズを指定するため
に、一つ一つのＭＭＩＯ範囲レジスタを設定するのは非
常に効率が悪い。
【０００６】従って、相互接続ベースのマルチノード・
コンピュータ・システムにおいて動的にＭＭＩＯ装置を
サポートする効率的で拡張性のある方法およびシステム
を提供することが望まれる。
コンピュータ・システムにおいて動的にＭＭＩＯ装置を
サポートする効率的で拡張性のある方法およびシステム
を提供することが望まれる。
【０００７】
【課題を解決するための手段】本発明では、相互接続ベ
ースのマルチノード・コンピュータ・システムにおい
て、メモリマップトＩＯ（ＭＭＩＯ）装置を動的にサポ
ートする方法およびシステムを提供する。特に、本方法
およびシステムは、一定数の相互接続範囲レジスタで不
特定多数のＭＭＩＯアドレス空間をサポートし、マルチ
ノード・コンピュータ・システムで割り当てられたＭＭ
ＩＯメモリ空間を効率的に使用するものである。ある実
施態様では、この方法は（１）全ＭＭＩＯ装置に対する
ＭＭＩＯアドレス空間要求の総量を動的に決定し、
（２）総ＭＭＩＯアドレス空間要求をサポートするため
のＭＭＩＯ範囲粒度の最適値を算出し、（３）決定され
た粒度に基づいて、相互接続のＭＭＩＯレジスタをプロ
グラミングし、そして、（４）決定された粒度に基づい
て、ＩＯノード・コントローラおよびＣＰＵノード・コ
ントローラをプログラミングする、各ステップを含む。
ースのマルチノード・コンピュータ・システムにおい
て、メモリマップトＩＯ（ＭＭＩＯ）装置を動的にサポ
ートする方法およびシステムを提供する。特に、本方法
およびシステムは、一定数の相互接続範囲レジスタで不
特定多数のＭＭＩＯアドレス空間をサポートし、マルチ
ノード・コンピュータ・システムで割り当てられたＭＭ
ＩＯメモリ空間を効率的に使用するものである。ある実
施態様では、この方法は（１）全ＭＭＩＯ装置に対する
ＭＭＩＯアドレス空間要求の総量を動的に決定し、
（２）総ＭＭＩＯアドレス空間要求をサポートするため
のＭＭＩＯ範囲粒度の最適値を算出し、（３）決定され
た粒度に基づいて、相互接続のＭＭＩＯレジスタをプロ
グラミングし、そして、（４）決定された粒度に基づい
て、ＩＯノード・コントローラおよびＣＰＵノード・コ
ントローラをプログラミングする、各ステップを含む。
【０００８】
【発明の実施の形態】図１は、複数の中央処理装置（Ｃ
ＰＵ）ノードコントローラ１０３（＃１、＃２、＃３、
…、＃ｎ）、相互接続１０１および複数の入力／出力
（ＩＯ）ノード１０７を典型的に含むマルチノード・コ
ンピュータ・システム１００を示す。ＣＰＵコントロー
ラ１０３およびＩＯノード１０２は全て相互接続１０１
に接続される。典型的には、ＣＰＵノードコントローラ
１０３は、拡張ポート１０５を介して相互接続１０１と
接続される。マルチノード・コンピュータ・システム１
００は、複数の相互接続１０１を含んでもよい。各相互
接続１０１は、システム１００内の異なるノードおよび
装置に命令およびデータを送信する。相互接続ベースの
マルチノード・コンピュータ・システムの詳細は、当該
分野ではよく知られており、本発明の明快な説明を分か
りにくくしないために、ここでは説明しない。
ＰＵ）ノードコントローラ１０３（＃１、＃２、＃３、
…、＃ｎ）、相互接続１０１および複数の入力／出力
（ＩＯ）ノード１０７を典型的に含むマルチノード・コ
ンピュータ・システム１００を示す。ＣＰＵコントロー
ラ１０３およびＩＯノード１０２は全て相互接続１０１
に接続される。典型的には、ＣＰＵノードコントローラ
１０３は、拡張ポート１０５を介して相互接続１０１と
接続される。マルチノード・コンピュータ・システム１
００は、複数の相互接続１０１を含んでもよい。各相互
接続１０１は、システム１００内の異なるノードおよび
装置に命令およびデータを送信する。相互接続ベースの
マルチノード・コンピュータ・システムの詳細は、当該
分野ではよく知られており、本発明の明快な説明を分か
りにくくしないために、ここでは説明しない。
【０００９】各ＩＯノード１０２内には、典型的にはＩ
Ｏノードコントローラ１０７、ブリッジ１１３およびＩ
Ｏ装置１１１が含まれる。ＩＯ装置１１１の別々のグル
ープが各ブリッジ１１３（例、ブリッジ＃１、＃２、
…、＃ｂ）とそれぞれ接続され、ブリッジ１１３は対応
するハブリンク１０９を介してＩＯノードコントローラ
１０７に接続される。ＩＯ装置１１１は、ＰＣＩ、ＳＣ
ＳＩ型装置のような従来の周辺装置である。ある実施態
様では、ＩＯノード１０２は少なくとも一つのＭＭＩＯ
装置を含む。ＩＯノード１０２には、システム１００の
運用上の必要性に応じてＩＯマップトＩＯ装置も接続し
てもよい。
Ｏノードコントローラ１０７、ブリッジ１１３およびＩ
Ｏ装置１１１が含まれる。ＩＯ装置１１１の別々のグル
ープが各ブリッジ１１３（例、ブリッジ＃１、＃２、
…、＃ｂ）とそれぞれ接続され、ブリッジ１１３は対応
するハブリンク１０９を介してＩＯノードコントローラ
１０７に接続される。ＩＯ装置１１１は、ＰＣＩ、ＳＣ
ＳＩ型装置のような従来の周辺装置である。ある実施態
様では、ＩＯノード１０２は少なくとも一つのＭＭＩＯ
装置を含む。ＩＯノード１０２には、システム１００の
運用上の必要性に応じてＩＯマップトＩＯ装置も接続し
てもよい。
【００１０】システム１００内の全ＭＭＩＯ装置１１１
又は他のＭＭＩＯ構成要素をサポートするために、マル
チノード・コンピュータ・システム１００は、システム
全体に渡って分布し、全ての構成要素１０２、１０３か
ら全体に渡ってアクセス可能なメモリユニットを含む。
システム１００のこれらのメモリユニットによって供給
されるアドレス空間を管理するために、相互接続１０１
は、図１に示されるように、アドレス・デコーダ１０７
および複数のＭＭＩＯアドレス範囲レジスタ１１５を含
む。例えば、ＭＭＩＯ装置１１１に関しては、ＭＭＩＯ
アドレス範囲レジスタ１１５が、特定の機能およびポー
トに基づき、ＭＭＩＯ装置１１１に供給されるアドレス
空間の範囲を格納する。
又は他のＭＭＩＯ構成要素をサポートするために、マル
チノード・コンピュータ・システム１００は、システム
全体に渡って分布し、全ての構成要素１０２、１０３か
ら全体に渡ってアクセス可能なメモリユニットを含む。
システム１００のこれらのメモリユニットによって供給
されるアドレス空間を管理するために、相互接続１０１
は、図１に示されるように、アドレス・デコーダ１０７
および複数のＭＭＩＯアドレス範囲レジスタ１１５を含
む。例えば、ＭＭＩＯ装置１１１に関しては、ＭＭＩＯ
アドレス範囲レジスタ１１５が、特定の機能およびポー
トに基づき、ＭＭＩＯ装置１１１に供給されるアドレス
空間の範囲を格納する。
【００１１】アドレス・デコーダ１０７は、典型的に
は、ＭＭＩＯ装置１１１とＣＰＵノードコントローラ１
０３の間の対話が行われている間、各ＩＯノード１０２
からの読み出し又は書き込み（ｒ／ｗ）要求を受け取
る。メモリマッピング処理の一部として、アドレス・デ
コーダ１０７は、ＭＭＩＯアドレス範囲レジスタ１１
５、例えば範囲レジスタ０、１、…、ｒ、に格納される
アドレス範囲情報に基づき、どのＭＭＩＯ装置１１１か
ら要求がくるのか判断する。判断後、アドレス・デコー
ダ１０７は、メモリマッピング処理のために、対応する
ＣＰＵノードコントローラ１０３にその要求を指示でき
る。
は、ＭＭＩＯ装置１１１とＣＰＵノードコントローラ１
０３の間の対話が行われている間、各ＩＯノード１０２
からの読み出し又は書き込み（ｒ／ｗ）要求を受け取
る。メモリマッピング処理の一部として、アドレス・デ
コーダ１０７は、ＭＭＩＯアドレス範囲レジスタ１１
５、例えば範囲レジスタ０、１、…、ｒ、に格納される
アドレス範囲情報に基づき、どのＭＭＩＯ装置１１１か
ら要求がくるのか判断する。判断後、アドレス・デコー
ダ１０７は、メモリマッピング処理のために、対応する
ＣＰＵノードコントローラ１０３にその要求を指示でき
る。
【００１２】本発明のある実施態様では、ＭＭＩＯ装置
１１１が必要とするアドレス空間を管理するために、プ
ログラム可能な範囲粒度値を供給する。プログラム可能
な粒度により、システム１００は様々な構成要素１０
１、１０２、１０３のメモリ空間をより効率的な方法で
管理できる。例えば、相互接続１０１のプロセッサは、
範囲レジスタ１１５に書き込み、低減したクロックサイ
クル時間を利用して新たに粒度を調整し、マルチノード
・コンピュータ・システム１００の性能を向上させるこ
とができる。
１１１が必要とするアドレス空間を管理するために、プ
ログラム可能な範囲粒度値を供給する。プログラム可能
な粒度により、システム１００は様々な構成要素１０
１、１０２、１０３のメモリ空間をより効率的な方法で
管理できる。例えば、相互接続１０１のプロセッサは、
範囲レジスタ１１５に書き込み、低減したクロックサイ
クル時間を利用して新たに粒度を調整し、マルチノード
・コンピュータ・システム１００の性能を向上させるこ
とができる。
【００１３】図２は、本発明の実施態様による、ＭＭＩ
Ｏ範囲粒度の動的な決定方法を示すフローチャートであ
る。この方法は、システム１００のブートストラップ・
プロセッサ（ＢＳＰ）によって行うことが出来る。シス
テム１００の初期設定プロセスの間、ＣＰＵノードコン
トローラ１０３の一つがＢＳＰに指定され、ＭＭＩＯ粒
度決定プロセスを実行する。システム１００のＭＭＩＯ
装置の数に何らかの変化があった場合、ＢＳＰは相互接
続１０７、ＩＯノードコントローラ１０２および他のＢ
ＳＰでないＣＰＵノードコントローラ１０３と通信し、
拡張ポート１０５を介して、ここに述べるＭＭＩＯ粒度
決定ルーチンを実行する。以下に詳述するように、ＢＳ
Ｐとして動作するＣＰＵノードコントローラ１０３は、
ＩＯノード１０２をスキャンし、相互接続１０１内の範
囲レジスタ１１５の粒度を決定し、ＩＯノード１０２お
よびＣＰＵノードコントローラ１０３のプログラムを組
み、ＭＭＩＯ装置をサポートするように新たな粒度を調
整する。
Ｏ範囲粒度の動的な決定方法を示すフローチャートであ
る。この方法は、システム１００のブートストラップ・
プロセッサ（ＢＳＰ）によって行うことが出来る。シス
テム１００の初期設定プロセスの間、ＣＰＵノードコン
トローラ１０３の一つがＢＳＰに指定され、ＭＭＩＯ粒
度決定プロセスを実行する。システム１００のＭＭＩＯ
装置の数に何らかの変化があった場合、ＢＳＰは相互接
続１０７、ＩＯノードコントローラ１０２および他のＢ
ＳＰでないＣＰＵノードコントローラ１０３と通信し、
拡張ポート１０５を介して、ここに述べるＭＭＩＯ粒度
決定ルーチンを実行する。以下に詳述するように、ＢＳ
Ｐとして動作するＣＰＵノードコントローラ１０３は、
ＩＯノード１０２をスキャンし、相互接続１０１内の範
囲レジスタ１１５の粒度を決定し、ＩＯノード１０２お
よびＣＰＵノードコントローラ１０３のプログラムを組
み、ＭＭＩＯ装置をサポートするように新たな粒度を調
整する。
【００１４】本発明の実施態様によると、ＢＳＰは全て
のＩＯノード１０２に対して要求されるＭＭＩＯアドレ
ス空間量の決定２０１を行う。図３を参照して更に説明
されるように、各ＩＯノード内のメモリマップトＩＯ装
置１１１用に要求されるＭＭＩＯアドレス空間量を集計
し、システム１００全体のためのＭＭＩＯアドレス空間
の総量を生成する。ＭＭＩＯアドレス空間の総量が決定
された後、ＢＳＰはアドレス範囲レジスタ１１５によっ
て管理されるＭＭＩＯアドレス空間の適切な粒度の算出
２０３を行う。好ましい実施態様においては、粒度は、
見いだされた全ＭＭＩＯアドレス空間要求をサポートす
るための、ＭＭＩＯ範囲粒度の最適値である。ＢＳＰ２
０５は粒度に基づき、相互接続１０１内の範囲レジスタ
１１５のプログラム２０５を行う。ＢＳＰは粒度に基づ
いてＩＯノード１０２によって使用されるＭＭＩＯレジ
スタのプログラム２０７、ＣＰＵノードコントローラ１
０３内のＭＭＩＯレジスタのプログラム２０９を行う。
のＩＯノード１０２に対して要求されるＭＭＩＯアドレ
ス空間量の決定２０１を行う。図３を参照して更に説明
されるように、各ＩＯノード内のメモリマップトＩＯ装
置１１１用に要求されるＭＭＩＯアドレス空間量を集計
し、システム１００全体のためのＭＭＩＯアドレス空間
の総量を生成する。ＭＭＩＯアドレス空間の総量が決定
された後、ＢＳＰはアドレス範囲レジスタ１１５によっ
て管理されるＭＭＩＯアドレス空間の適切な粒度の算出
２０３を行う。好ましい実施態様においては、粒度は、
見いだされた全ＭＭＩＯアドレス空間要求をサポートす
るための、ＭＭＩＯ範囲粒度の最適値である。ＢＳＰ２
０５は粒度に基づき、相互接続１０１内の範囲レジスタ
１１５のプログラム２０５を行う。ＢＳＰは粒度に基づ
いてＩＯノード１０２によって使用されるＭＭＩＯレジ
スタのプログラム２０７、ＣＰＵノードコントローラ１
０３内のＭＭＩＯレジスタのプログラム２０９を行う。
【００１５】図３は、システム１００のＭＭＩＯアドレ
ス空間の総量を決定する方法を示す。ある実施態様によ
れば、ＢＳＰはシステム１００の全ＭＭＩＯ装置１１１
をスキャンし、各ＩＯノード１０２内の各ＭＭＩＯ装置
１１１に必要なＭＭＩＯアドレス空間量を集計する。Ｂ
ＳＰは、この処理を開始するのに、まずいずれかのＩＯ
ノード１０２ｉ、例えばｉ＝１、からスキャン３０１を
行う。各ＩＯノード１０２ｉに関し、ＢＳＰはＩＯノー
ドコントローラ１０７ｉに接続される各ハブリンク１０
９ｌ（例えば、ｌ＝１、…、ｎ）のスキャン３０３を行
う。各ハブリンク１０９ｌには、典型的にはＩＯノード
１０２ｉ内のＩＯ装置１１１をＩＯノードコントローラ
１０７ｉに接続するブリッジ１１３が存在する。ＩＯ装
置１１１は対応するブリッジ１１３ｂ（ｂ＝１、…、
ｍ）に接続される。したがって、各ハブリンク１０９に
関し、ＢＳＰはＩＯノード１０２ｉ内の各ブリッジ１１
３ｂのスキャン３０５を行い、その後ブリッジ１１３ｂ
に接続されている全ＭＭＩＯ装置に使用されるＭＭＩＯ
アドレス空間の決定３０７を行う。ＢＳＰは、各ＩＯノ
ード１０２ｉのＭＭＩＯアドレス空間量の累積３０９を
行う。一つのＩＯノード１０２ｉ内の全ての装置１１１
をスキャンした後、ＢＳＰは次のＩＯノード１０２ｉの
スキャン３１５を引き続き行い、最後のＩＯノード１０
２ｉの最後のＭＭＩＯ装置に至るまで、ＭＭＩＯサイズ
を累積していく。具体的には、ＢＳＰは各ＩＯノード１
０２ｉのＭＭＩＯアドレス空間サイズをＩＯ＿ＭＭＩＯ
ｒｅｑＡｒｒａｙ［ｉ］の配列に格納する。
ス空間の総量を決定する方法を示す。ある実施態様によ
れば、ＢＳＰはシステム１００の全ＭＭＩＯ装置１１１
をスキャンし、各ＩＯノード１０２内の各ＭＭＩＯ装置
１１１に必要なＭＭＩＯアドレス空間量を集計する。Ｂ
ＳＰは、この処理を開始するのに、まずいずれかのＩＯ
ノード１０２ｉ、例えばｉ＝１、からスキャン３０１を
行う。各ＩＯノード１０２ｉに関し、ＢＳＰはＩＯノー
ドコントローラ１０７ｉに接続される各ハブリンク１０
９ｌ（例えば、ｌ＝１、…、ｎ）のスキャン３０３を行
う。各ハブリンク１０９ｌには、典型的にはＩＯノード
１０２ｉ内のＩＯ装置１１１をＩＯノードコントローラ
１０７ｉに接続するブリッジ１１３が存在する。ＩＯ装
置１１１は対応するブリッジ１１３ｂ（ｂ＝１、…、
ｍ）に接続される。したがって、各ハブリンク１０９に
関し、ＢＳＰはＩＯノード１０２ｉ内の各ブリッジ１１
３ｂのスキャン３０５を行い、その後ブリッジ１１３ｂ
に接続されている全ＭＭＩＯ装置に使用されるＭＭＩＯ
アドレス空間の決定３０７を行う。ＢＳＰは、各ＩＯノ
ード１０２ｉのＭＭＩＯアドレス空間量の累積３０９を
行う。一つのＩＯノード１０２ｉ内の全ての装置１１１
をスキャンした後、ＢＳＰは次のＩＯノード１０２ｉの
スキャン３１５を引き続き行い、最後のＩＯノード１０
２ｉの最後のＭＭＩＯ装置に至るまで、ＭＭＩＯサイズ
を累積していく。具体的には、ＢＳＰは各ＩＯノード１
０２ｉのＭＭＩＯアドレス空間サイズをＩＯ＿ＭＭＩＯ
ｒｅｑＡｒｒａｙ［ｉ］の配列に格納する。
【００１６】総ＭＭＩＯ量決定の例をアペンディックス
１に示す。
１に示す。
【００１７】図４は、相互接続１０１内の範囲レジスタ
１１５によって規定されるＭＭＩＯアドレス空間の粒度
決定方法を示す。全ＭＭＩＯ装置１１１が要求するＭＭ
ＩＯアドレス空間の総量を決定する際、ＢＳＰは以下に
述べるようなステップで全ＭＭＩＯアドレス空間の粒度
を決定する。
１１５によって規定されるＭＭＩＯアドレス空間の粒度
決定方法を示す。全ＭＭＩＯ装置１１１が要求するＭＭ
ＩＯアドレス空間の総量を決定する際、ＢＳＰは以下に
述べるようなステップで全ＭＭＩＯアドレス空間の粒度
を決定する。
【００１８】ある実施態様によれば、ＢＳＰは可変のｇ
ｒａｎｆｉｅｌｄを格納し、そのｇｒａｎｆｉｅｌｄの
事前値を０に設定する４０１。以下に述べるように、可
変のｇｒａｎｆｉｅｌｄの最大値は、システム１００の
ハードウエア性能に依存する。ＢＳＰは以下のようにＭ
ＭＩＯアドレス空間の粒度サイズ（Ｇｒａｎ）を規定す
る。 Ｇｒａｎ＝１６メガバイトｘ２＾ｇｒａｎｆｉｅｌｄ 式（１）
ｒａｎｆｉｅｌｄを格納し、そのｇｒａｎｆｉｅｌｄの
事前値を０に設定する４０１。以下に述べるように、可
変のｇｒａｎｆｉｅｌｄの最大値は、システム１００の
ハードウエア性能に依存する。ＢＳＰは以下のようにＭ
ＭＩＯアドレス空間の粒度サイズ（Ｇｒａｎ）を規定す
る。 Ｇｒａｎ＝１６メガバイトｘ２＾ｇｒａｎｆｉｅｌｄ 式（１）
【００１９】ある具体例では、式（１）の１６メガバイ
トは、一つのＭＭＩＯ装置１１１に一般的に使用される
最小アドレス空間サイズである。別の実施態様では、シ
ステム１００の実際の要求応じて、アドレス空間サイズ
は別の値が設定されてもよい。式（１）によって決定さ
れる粒度値Ｇｒａｎに基づいて、ＢＳＰはＭＭＩＯアド
レス空間要求の総量を満足させるのに必要な範囲レジス
タ数の算出４０５を行う。ある具体例では、各ＩＯノー
ド１０２ｉに必要な範囲レジスタの数は、 範囲レジスタ数［ｉ］＝ＩＯ＿ＭＭＩＯｒｅｑＡｒｒａｙ［ｉ］／Ｇｒａｎ 式（２） によって算出される。
トは、一つのＭＭＩＯ装置１１１に一般的に使用される
最小アドレス空間サイズである。別の実施態様では、シ
ステム１００の実際の要求応じて、アドレス空間サイズ
は別の値が設定されてもよい。式（１）によって決定さ
れる粒度値Ｇｒａｎに基づいて、ＢＳＰはＭＭＩＯアド
レス空間要求の総量を満足させるのに必要な範囲レジス
タ数の算出４０５を行う。ある具体例では、各ＩＯノー
ド１０２ｉに必要な範囲レジスタの数は、 範囲レジスタ数［ｉ］＝ＩＯ＿ＭＭＩＯｒｅｑＡｒｒａｙ［ｉ］／Ｇｒａｎ 式（２） によって算出される。
【００２０】同様に、全ＩＯノード１０２に必要な範囲
レジスタの総数は各ＩＯノード１０２ｉに関する式
（２）の結果を集計することによって得られる。範囲レ
ジスタの総数は、その後、相互接続１０１によって現在
供給されている範囲レジスタの最大数と比較される（４
０７）。システム１００の最大性能を超える場合には、
ＢＳＰは可変のｇｒａｎｆｉｅｌｄを１増やし４０９、
式（１）に従って新たに粒度値を再計算する。新たな粒
度値が生成された後、必要な範囲レジスタ数が相互接続
１０１に提供される最大ハードウエア性能を超えなくな
るまで、ステップ４０３から４０７が繰り返される。こ
の結果、対応する粒度値（Ｇｒａｎ）は範囲サイズの好
ましい粒度値となる。この粒度値は、その後、相互接続
１０１、ＣＰＵコントローラ１０３およびＩＯノード１
０２の関連するＭＭＩＯファームウエアのプログラムを
組むのに使用される。
レジスタの総数は各ＩＯノード１０２ｉに関する式
（２）の結果を集計することによって得られる。範囲レ
ジスタの総数は、その後、相互接続１０１によって現在
供給されている範囲レジスタの最大数と比較される（４
０７）。システム１００の最大性能を超える場合には、
ＢＳＰは可変のｇｒａｎｆｉｅｌｄを１増やし４０９、
式（１）に従って新たに粒度値を再計算する。新たな粒
度値が生成された後、必要な範囲レジスタ数が相互接続
１０１に提供される最大ハードウエア性能を超えなくな
るまで、ステップ４０３から４０７が繰り返される。こ
の結果、対応する粒度値（Ｇｒａｎ）は範囲サイズの好
ましい粒度値となる。この粒度値は、その後、相互接続
１０１、ＣＰＵコントローラ１０３およびＩＯノード１
０２の関連するＭＭＩＯファームウエアのプログラムを
組むのに使用される。
【００２１】粒度決定プロセスの例をアペンディックス
２に示す。
２に示す。
【００２２】図２に戻ると、好ましい実施態様において
は、ＢＳＰは始めにステップ２０３で導き出される粒度
値に基づいて相互接続１０１内のＭＭＩＯ範囲レジスタ
のプログラムを作成する。一例を挙げると、相互接続１
０１は、典型的には、特定のＩＯノード１０２ｉの特定
のＭＭＩＯ装置１１１のメモリマッピングのための開始
アドレスと、そのＭＭＩＯ装置１１１に割り当て得るＭ
ＭＩＯアドレス空間の限度を指定するＭＭＩＯ範囲レジ
スタを含む。ステップ２０３で決定された粒度は、その
後、ＭＭＩＯレジスタが各ＭＭＩＯ装置１１１の開始ア
ドレスおよび対応するアドレス空間長を規定するために
使用できる。
は、ＢＳＰは始めにステップ２０３で導き出される粒度
値に基づいて相互接続１０１内のＭＭＩＯ範囲レジスタ
のプログラムを作成する。一例を挙げると、相互接続１
０１は、典型的には、特定のＩＯノード１０２ｉの特定
のＭＭＩＯ装置１１１のメモリマッピングのための開始
アドレスと、そのＭＭＩＯ装置１１１に割り当て得るＭ
ＭＩＯアドレス空間の限度を指定するＭＭＩＯ範囲レジ
スタを含む。ステップ２０３で決定された粒度は、その
後、ＭＭＩＯレジスタが各ＭＭＩＯ装置１１１の開始ア
ドレスおよび対応するアドレス空間長を規定するために
使用できる。
【００２３】相互接続１０１内のＭＭＩＯ範囲レジスタ
のプログラミング例をアペンディックス３に示す。シス
テム１００は複数の相互接続を含むことが可能であり、
そのうちの幾つかはデフォルトでない相互接続であり得
るため、ＢＳＰはシステム１００に含まれる全ての相互
接続内のＭＭＩＯ範囲レジスタもプログラムできること
に留意すべきである。
のプログラミング例をアペンディックス３に示す。シス
テム１００は複数の相互接続を含むことが可能であり、
そのうちの幾つかはデフォルトでない相互接続であり得
るため、ＢＳＰはシステム１００に含まれる全ての相互
接続内のＭＭＩＯ範囲レジスタもプログラムできること
に留意すべきである。
【００２４】更に図２を参照すると、相互接続１０１内
のＭＭＩＯレジスタをプログラムした後、ＢＳＰは決定
された粒度値に基づき、各ＩＯノードコントローラ１０
７ｉのＭＭＩＯレジスタのプログラムも行う。好ましい
実施態様においては、各ＩＯノードコントローラ１０７
ｉには、例えばＭＭＩＯアドレス空間の基準アドレスを
指定するＭＭＩＯＢＬやメモリマッピングのためにＩＯ
ノード１０２によって割り当てられたＭＭＩＯアドレス
空間の限界を指定するＭＭＩＯＬＬのようなＭＭＩＯレ
ジスタが存在する。これらのＭＭＩＯレジスタは、特定
のハブリンク１０９ｌに接続される各々特定のＭＭＩＯ
装置１１１に使用されるアドレス空間も規定できる。粒
度値に基づき、ＢＳＰは各特定のＭＭＩＯ装置を個々に
プログラミングする必要なしに、これらのＭＭＩＯレジ
スタを均一な方法で設定できる。決定された粒度によ
り、各ＭＭＩＯ装置にメモリマッピングのために十分な
アドレス空間を確実に割り当てられるようにする。
のＭＭＩＯレジスタをプログラムした後、ＢＳＰは決定
された粒度値に基づき、各ＩＯノードコントローラ１０
７ｉのＭＭＩＯレジスタのプログラムも行う。好ましい
実施態様においては、各ＩＯノードコントローラ１０７
ｉには、例えばＭＭＩＯアドレス空間の基準アドレスを
指定するＭＭＩＯＢＬやメモリマッピングのためにＩＯ
ノード１０２によって割り当てられたＭＭＩＯアドレス
空間の限界を指定するＭＭＩＯＬＬのようなＭＭＩＯレ
ジスタが存在する。これらのＭＭＩＯレジスタは、特定
のハブリンク１０９ｌに接続される各々特定のＭＭＩＯ
装置１１１に使用されるアドレス空間も規定できる。粒
度値に基づき、ＢＳＰは各特定のＭＭＩＯ装置を個々に
プログラミングする必要なしに、これらのＭＭＩＯレジ
スタを均一な方法で設定できる。決定された粒度によ
り、各ＭＭＩＯ装置にメモリマッピングのために十分な
アドレス空間を確実に割り当てられるようにする。
【００２５】同様に、ＢＳＰはＣＰＵノードコントロー
ラ１０３内のＭＭＩＯレジスタをプログラムできる。従
来のＣＰＵノードコントローラ１０３も、メモリマッピ
ングに使用されるアドレス空間の開始アドレスおよびサ
イズ限度を規定するＭＭＩＯレジスタを含む。粒度値
は、全ＭＭＩＯ装置に使用されるＭＭＩＯアドレス空間
の限度を提供する。従って、ＣＰＵノードコントローラ
１０３はこの情報を使用して自身のＭＭＩＯレジスタを
設定する。
ラ１０３内のＭＭＩＯレジスタをプログラムできる。従
来のＣＰＵノードコントローラ１０３も、メモリマッピ
ングに使用されるアドレス空間の開始アドレスおよびサ
イズ限度を規定するＭＭＩＯレジスタを含む。粒度値
は、全ＭＭＩＯ装置に使用されるＭＭＩＯアドレス空間
の限度を提供する。従って、ＣＰＵノードコントローラ
１０３はこの情報を使用して自身のＭＭＩＯレジスタを
設定する。
【００２６】ＩＯノードコントローラ１０７およびＣＰ
Ｕノードコントローラ１０３内のＭＭＩＯレジスタのプ
ログラミング例をアペンディックス４に示す。
Ｕノードコントローラ１０３内のＭＭＩＯレジスタのプ
ログラミング例をアペンディックス４に示す。
【００２７】要約すると、本発明は、マルチノード・コ
ンピュータ・システムのＭＭＩＯ装置に使用されるＭＭ
ＩＯアドレス空間の動的な変化をサポートする方法およ
びシステムを提供する。本発明は、ＭＭＩＯアドレス空
間総量の適切な粒度値を決定し、その粒度値を使用して
コンピュータシステムの様々な構成要素内の対応するＭ
ＭＩＯレジスタをプログラムする。このようにして、本
発明ではＭＭＩＯ装置数の変化した場合に、特定のＭＭ
ＩＯ装置用のＭＭＩＯレジスタを設定するという複雑で
非効率な方法を避ける。更に、ＭＭＩＯアドレス空間の
粒度を決定することにより、マルチノード・コンピュー
タ・システムのメモリの効率的な使用が可能となる。
ンピュータ・システムのＭＭＩＯ装置に使用されるＭＭ
ＩＯアドレス空間の動的な変化をサポートする方法およ
びシステムを提供する。本発明は、ＭＭＩＯアドレス空
間総量の適切な粒度値を決定し、その粒度値を使用して
コンピュータシステムの様々な構成要素内の対応するＭ
ＭＩＯレジスタをプログラムする。このようにして、本
発明ではＭＭＩＯ装置数の変化した場合に、特定のＭＭ
ＩＯ装置用のＭＭＩＯレジスタを設定するという複雑で
非効率な方法を避ける。更に、ＭＭＩＯアドレス空間の
粒度を決定することにより、マルチノード・コンピュー
タ・システムのメモリの効率的な使用が可能となる。
【００２８】（付記１） マルチノード・コンピュータ
・システムのメモリマップト入出力（ＭＭＩＯ）装置を
サポートする方法であって、前記マルチノード・コンピ
ュータ・システムは、複数のＭＭＩＯアドレス空間範囲
レジスタを有する相互接続と、複数の中央処理装置（Ｃ
ＰＵ）ノードと、それぞれが少なくとも１つのＭＭＩＯ
装置を含む複数の入出力（ＩＯ）ノード、とを備えるも
のにおいて、前記方法は、マルチノード・コンピュータ
・システムによって使用されるＭＭＩＯアドレス空間の
総量を決定し、ＭＭＩＯアドレス空間範囲レジスタの数
に基づいてＭＭＩＯアドレス空間の粒度を決定し、さら
に決定された粒度に基づいて前記相互接続の範囲レジス
タを設定する、各ステップを含む、マルチノード・コン
ピュータ・システムのＭＭＩＯ装置をサポートする方
法。
・システムのメモリマップト入出力（ＭＭＩＯ）装置を
サポートする方法であって、前記マルチノード・コンピ
ュータ・システムは、複数のＭＭＩＯアドレス空間範囲
レジスタを有する相互接続と、複数の中央処理装置（Ｃ
ＰＵ）ノードと、それぞれが少なくとも１つのＭＭＩＯ
装置を含む複数の入出力（ＩＯ）ノード、とを備えるも
のにおいて、前記方法は、マルチノード・コンピュータ
・システムによって使用されるＭＭＩＯアドレス空間の
総量を決定し、ＭＭＩＯアドレス空間範囲レジスタの数
に基づいてＭＭＩＯアドレス空間の粒度を決定し、さら
に決定された粒度に基づいて前記相互接続の範囲レジス
タを設定する、各ステップを含む、マルチノード・コン
ピュータ・システムのＭＭＩＯ装置をサポートする方
法。
【００２９】（付記２） ＭＭＩＯ装置をサポートする
ために、決定された粒度に基づいて前記ＩＯノードを設
定するステップを更に含む、付記１に記載の方法。
ために、決定された粒度に基づいて前記ＩＯノードを設
定するステップを更に含む、付記１に記載の方法。
【００３０】（付記３） ＭＭＩＯ装置をサポートする
ために、決定された粒度に基づいて前記ＣＰＵノードを
設定するステップを更に含む、付記２に記載の方法。
ために、決定された粒度に基づいて前記ＣＰＵノードを
設定するステップを更に含む、付記２に記載の方法。
【００３１】（付記４） ＭＭＩＯアドレス空間の総量
を決定するステップは、各ＩＯノードに含まれる各ＭＭ
ＩＯ装置をスキャンし、ＭＭＩＯ装置が必要とするＭＭ
ＩＯアドレス空間量を決定し、さらにコンピュータシス
テムに含まれる全ＭＭＩＯ装置が必要とするＭＭＩＯア
ドレス空間量を生成する、各ステップを含む、付記１に
記載の方法。
を決定するステップは、各ＩＯノードに含まれる各ＭＭ
ＩＯ装置をスキャンし、ＭＭＩＯ装置が必要とするＭＭ
ＩＯアドレス空間量を決定し、さらにコンピュータシス
テムに含まれる全ＭＭＩＯ装置が必要とするＭＭＩＯア
ドレス空間量を生成する、各ステップを含む、付記１に
記載の方法。
【００３２】（付記５） ＭＭＩＯアドレス空間の粒度
を決定するステップは、事前粒度値を生成し、前記事前
粒度値に基づいて範囲レジスタ数を生成し、前記生成さ
れた範囲レジスタ数をシステムによって提供される範囲
レジスタの最大数と比較し、さらに範囲レジスタの最大
数に基づいて、ＭＭＩＯアドレス空間の適切な粒度を生
成する、各ステップを含む、付記１に記載の方法。
を決定するステップは、事前粒度値を生成し、前記事前
粒度値に基づいて範囲レジスタ数を生成し、前記生成さ
れた範囲レジスタ数をシステムによって提供される範囲
レジスタの最大数と比較し、さらに範囲レジスタの最大
数に基づいて、ＭＭＩＯアドレス空間の適切な粒度を生
成する、各ステップを含む、付記１に記載の方法。
【００３３】（付記６） 複数のメモリマップト入出力
（ＭＭＩＯ）アドレス空間範囲レジスタを含む相互接続
と、各々が少なくとも１つのＭＭＩＯ装置を含む複数の
入出力（ＩＯ）ノード、および複数の中央処理装置（Ｃ
ＰＵ）ノードであって、少なくとも１つのＣＰＵノード
がＩＯノードの全ＭＭＩＯ装置をサポートするのに必要
なＭＭＩＯアドレス空間の粒度を決定するように設定さ
れたもの、を含む、コンピュータシステム。
（ＭＭＩＯ）アドレス空間範囲レジスタを含む相互接続
と、各々が少なくとも１つのＭＭＩＯ装置を含む複数の
入出力（ＩＯ）ノード、および複数の中央処理装置（Ｃ
ＰＵ）ノードであって、少なくとも１つのＣＰＵノード
がＩＯノードの全ＭＭＩＯ装置をサポートするのに必要
なＭＭＩＯアドレス空間の粒度を決定するように設定さ
れたもの、を含む、コンピュータシステム。
【００３４】（付記７） 前記少なくとも１つのＣＰＵ
ノードが、ＭＭＩＯ装置のメモリマッピングプロセスを
サポートするために決定された粒度に基づいて、相互接
続の範囲レジスタをプログラムするよう設定されてい
る、付記６に記載のシステム。
ノードが、ＭＭＩＯ装置のメモリマッピングプロセスを
サポートするために決定された粒度に基づいて、相互接
続の範囲レジスタをプログラムするよう設定されてい
る、付記６に記載のシステム。
【００３５】（付記８） 少なくとも１つのＣＰＵノー
ドが、ＭＭＩＯ装置をサポートするために決定された粒
度に基づいて、ＩＯノードをプログラムするよう設定さ
れている、付記７に記載のシステム。
ドが、ＭＭＩＯ装置をサポートするために決定された粒
度に基づいて、ＩＯノードをプログラムするよう設定さ
れている、付記７に記載のシステム。
【００３６】（付記９） 少なくとも１つのＣＰＵノー
ドが、ＭＭＩＯ装置をサポートするために決定された粒
度に基づいて、ＣＰＵノードをプログラムするよう設定
されている、付記８に記載のシステム。
ドが、ＭＭＩＯ装置をサポートするために決定された粒
度に基づいて、ＣＰＵノードをプログラムするよう設定
されている、付記８に記載のシステム。
【００３７】（付記１０） マルチノード・コンピュー
タ・システムのメモリマップト入出力（ＭＭＩＯ）装置
のサポートを可能とするコンピュータプログラムを含む
コンピュータ可読媒体であって、前記マルチノード・コ
ンピュータ・システムは、複数のＭＭＩＯアドレス空間
範囲レジスタを有する相互接続と、複数の中央処理装置
（ＣＰＵ）ノードと、および各々が少なくとも１つのＭ
ＭＩＯ装置を含む複数の入出力（ＩＯ）ノードとを含
み、前記コンピュータプログラムは、複数のＣＰＵノー
ドのうちの１つで実行された場合に、マルチノード・コ
ンピュータ・システムで使用されるＭＭＩＯアドレス空
間の総量を決定し、ＭＭＩＯアドレス空間範囲レジスタ
の数に基づいてＭＭＩＯアドレス空間の粒度を決定し、
決定された粒度に基づいて相互接続の範囲レジスタを設
定し、ＭＭＩＯ装置をサポートするために決定された粒
度に基づいてＩＯノードを設定し、さらにＭＭＩＯ装置
をサポートするために決定された粒度に基づいてＣＰＵ
ノードを設定する方法を実行する、コンピュータ可読媒
体。
タ・システムのメモリマップト入出力（ＭＭＩＯ）装置
のサポートを可能とするコンピュータプログラムを含む
コンピュータ可読媒体であって、前記マルチノード・コ
ンピュータ・システムは、複数のＭＭＩＯアドレス空間
範囲レジスタを有する相互接続と、複数の中央処理装置
（ＣＰＵ）ノードと、および各々が少なくとも１つのＭ
ＭＩＯ装置を含む複数の入出力（ＩＯ）ノードとを含
み、前記コンピュータプログラムは、複数のＣＰＵノー
ドのうちの１つで実行された場合に、マルチノード・コ
ンピュータ・システムで使用されるＭＭＩＯアドレス空
間の総量を決定し、ＭＭＩＯアドレス空間範囲レジスタ
の数に基づいてＭＭＩＯアドレス空間の粒度を決定し、
決定された粒度に基づいて相互接続の範囲レジスタを設
定し、ＭＭＩＯ装置をサポートするために決定された粒
度に基づいてＩＯノードを設定し、さらにＭＭＩＯ装置
をサポートするために決定された粒度に基づいてＣＰＵ
ノードを設定する方法を実行する、コンピュータ可読媒
体。
【００３８】（付記１１） 複数のメモリマップト入出
力（ＭＭＩＯ）アドレス空間範囲レジスタを有する相互
接続と、前記相互接続に接続され、各々が少なくとも１
つのＭＭＩＯ装置を含む複数の入出力（ＩＯ）ノード
と、前記相互接続に接続される複数の中央処理装置（Ｃ
ＰＵ）ノードと、およびＭＭＩＯアドレス空間範囲レジ
スタの数に基づいて、システムの全ＭＭＩＯ装置をサポ
ートするのに必要なＭＭＩＯアドレス空間の粒度を決定
する手段、とを有するコンピュータシステム。
力（ＭＭＩＯ）アドレス空間範囲レジスタを有する相互
接続と、前記相互接続に接続され、各々が少なくとも１
つのＭＭＩＯ装置を含む複数の入出力（ＩＯ）ノード
と、前記相互接続に接続される複数の中央処理装置（Ｃ
ＰＵ）ノードと、およびＭＭＩＯアドレス空間範囲レジ
スタの数に基づいて、システムの全ＭＭＩＯ装置をサポ
ートするのに必要なＭＭＩＯアドレス空間の粒度を決定
する手段、とを有するコンピュータシステム。
【００３９】（付記１２） マルチノード・コンピュー
タ・システムで使用されるＭＭＩＯアドレス空間の総量
を決定する手段を更に有する、付記１１に記載のシステ
ム。
タ・システムで使用されるＭＭＩＯアドレス空間の総量
を決定する手段を更に有する、付記１１に記載のシステ
ム。
【００４０】（付記１３） 決定された粒度に基づき、
相互接続の範囲レジスタを設定する手段を更に有する、
付記１２に記載のシステム。
相互接続の範囲レジスタを設定する手段を更に有する、
付記１２に記載のシステム。
【００４１】（付記１４） ＭＭＩＯ装置をサポートす
るために、決定された粒度に基づきＩＯノードを設定す
る手段を更に有する、付記１３に記載のシステム。
るために、決定された粒度に基づきＩＯノードを設定す
る手段を更に有する、付記１３に記載のシステム。
【００４２】（付記１５） ＭＭＩＯ装置をサポートす
るために、決定された粒度に基づきＣＰＵノードを設定
する手段を更に有する、付記１４に記載のシステム。
るために、決定された粒度に基づきＣＰＵノードを設定
する手段を更に有する、付記１４に記載のシステム。
【図１】本発明の実施態様による相互接続ベースのマル
チノード・コンピュータ・システムを示す概略図。
チノード・コンピュータ・システムを示す概略図。
【図２】本発明の実施態様によるＭＭＩＯアドレス空間
要求をサポートする方法を示すフローチャート。
要求をサポートする方法を示すフローチャート。
【図３】マルチモード・コンピュータ・システムのＭＭ
ＩＯアドレス空間要求の総量を決定する方法を示すフロ
ーチャート。
ＩＯアドレス空間要求の総量を決定する方法を示すフロ
ーチャート。
【図４】本発明の実施態様による最適なＭＭＩＯ範囲粒
度を決定する方法を示すフローチャート。
度を決定する方法を示すフローチャート。
【符号の説明】
１００…マルチ・ノード・コンピュータ・システム
１０１…相互接続
１０２…ＩＯノード
１０３…ＣＰＵノードコントローラ
１０５…拡張ポート
１０７…ＩＯノード
１０９…ハブリンク
１１１…ＩＯ装置
１１３…ブリッジ
１１５…ＭＭＩＯアドレス範囲レジスタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 西村 幸夫
石川県河北郡宇ノ気町字宇野気ヌ98番地の
２ 株式会社ピーエフユー内
(72)発明者 サディール ミルヤラ
アメリカ合衆国，カリフォルニア 95129,
サンノゼ，ウエスト ウォルブルック ド
ライブ 5725
(72)発明者 増山 和則
石川県河北郡宇ノ気町字宇野気ヌ98番地の
２ 株式会社ピーエフユー内
Ｆターム(参考） 5B014 HB02 HB28
5B045 DD02 EE03 EE08
Claims (10)
- 【請求項１】 マルチノード・コンピュータ・システム
のメモリマップト入出力（ＭＭＩＯ）装置をサポートす
る方法であって、前記マルチノード・コンピュータ・シ
ステムは、複数のＭＭＩＯアドレス空間範囲レジスタを
有する相互接続と、複数の中央処理装置（ＣＰＵ）ノー
ドと、それぞれが少なくとも１つのＭＭＩＯ装置を含む
複数の入出力（ＩＯ）ノード、とを備えるものにおい
て、前記方法は、 マルチノード・コンピュータ・システムによって使用さ
れるＭＭＩＯアドレス空間の総量を決定し、 ＭＭＩＯアドレス空間範囲レジスタの数に基づいてＭＭ
ＩＯアドレス空間の粒度を決定し、さらに 決定された粒度に基づいて前記相互接続の範囲レジスタ
を設定する、 各ステップを含む、マルチノード・コンピュータ・シス
テムのＭＭＩＯ装置をサポートする方法。 - 【請求項２】 ＭＭＩＯ装置をサポートするために、決
定された粒度に基づいて前記ＩＯノードを設定するステ
ップを更に含む、請求項１に記載の方法。 - 【請求項３】 ＭＭＩＯ装置をサポートするために、決
定された粒度に基づいて前記ＣＰＵノードを設定するス
テップを更に含む、請求項２に記載の方法。 - 【請求項４】 ＭＭＩＯアドレス空間の総量を決定する
ステップは、 各ＩＯノードに含まれる各ＭＭＩＯ装置をスキャンし、 ＭＭＩＯ装置が必要とするＭＭＩＯアドレス空間量を決
定し、さらにコンピュータシステムに含まれる全ＭＭＩ
Ｏ装置が必要とするＭＭＩＯアドレス空間量を生成す
る、各ステップを含む、請求項１に記載の方法。 - 【請求項５】 ＭＭＩＯアドレス空間の粒度を決定する
ステップは、 事前粒度値を生成し、 前記事前粒度値に基づいて範囲レジスタ数を生成し、 前記生成された範囲レジスタ数をシステムによって提供
される範囲レジスタの最大数と比較し、さらに前記範囲
レジスタの最大数に基づいて、ＭＭＩＯアドレス空間の
適切な粒度を生成する、各ステップを含む、請求項１に
記載の方法。 - 【請求項６】 複数のメモリマップト入出力（ＭＭＩ
Ｏ）アドレス空間範囲レジスタを含む相互接続と、 各々が少なくとも１つのＭＭＩＯ装置を含む複数の入出
力（ＩＯ）ノード、および複数の中央処理装置（ＣＰ
Ｕ）ノードであって、少なくとも１つのＣＰＵノードが
ＩＯノードの全ＭＭＩＯ装置をサポートするのに必要な
ＭＭＩＯアドレス空間の粒度を決定するように設定され
たもの、 を含む、コンピュータシステム。 - 【請求項７】 前記少なくとも１つのＣＰＵノードが、
ＭＭＩＯ装置のメモリマッピングプロセスをサポートす
るために決定された粒度に基づいて、相互接続の範囲レ
ジスタをプログラムするよう設定されている、請求項６
に記載のシステム。 - 【請求項８】 マルチノード・コンピュータ・システム
のメモリマップト入出力（ＭＭＩＯ）装置のサポートを
可能とするコンピュータプログラムを含むコンピュータ
可読媒体であって、前記マルチノード・コンピュータ・
システムは、複数のＭＭＩＯアドレス空間範囲レジスタ
を有する相互接続と、複数の中央処理装置（ＣＰＵ）ノ
ードと、および各々が少なくとも１つのＭＭＩＯ装置を
含む複数の入出力（ＩＯ）ノードとを含み、前記コンピ
ュータプログラムは、複数のＣＰＵノードのうちの１つ
で実行された場合に、 マルチノード・コンピュータ・システムで使用されるＭ
ＭＩＯアドレス空間の総量を決定し、 ＭＭＩＯアドレス空間範囲レジスタの数に基づいてＭＭ
ＩＯアドレス空間の粒度を決定し、 決定された粒度に基づいて相互接続の範囲レジスタを設
定し、 ＭＭＩＯ装置をサポートするために決定された粒度に基
づいてＩＯノードを設定し、さらにＭＭＩＯ装置をサポ
ートするために決定された粒度に基づいてＣＰＵノード
を設定する方法を実行する、コンピュータ可読媒体。 - 【請求項９】 複数のメモリマップト入出力（ＭＭＩ
Ｏ）アドレス空間範囲レジスタを有する相互接続と、 前記相互接続に接続され、各々が少なくとも１つのＭＭ
ＩＯ装置を含む複数の入出力（ＩＯ）ノードと、 前記相互接続に接続される複数の中央処理装置（ＣＰ
Ｕ）ノードと、およびＭＭＩＯアドレス空間範囲レジス
タの数に基づいて、システムの全ＭＭＩＯ装置をサポー
トするのに必要なＭＭＩＯアドレス空間の粒度を決定す
る手段、とを有するコンピュータシステム。 - 【請求項１０】 マルチノード・コンピュータ・システ
ムで使用されるＭＭＩＯアドレス空間の総量を決定する
手段を更に有する、請求項９に記載のシステム。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30195501P | 2001-06-29 | 2001-06-29 | |
| US60/301955 | 2001-06-29 | ||
| US10/122,043 US7213081B2 (en) | 2001-06-29 | 2002-04-11 | Dynamic determination of memory mapped input output range granularity for multi-node computer system |
| US10/122043 | 2002-04-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003099388A true JP2003099388A (ja) | 2003-04-04 |
| JP4338363B2 JP4338363B2 (ja) | 2009-10-07 |
Family
ID=26820090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002192029A Expired - Fee Related JP4338363B2 (ja) | 2001-06-29 | 2002-07-01 | マルチノード・コンピュータ・システムのメモリマップト入出力装置をサポートする方法およびコンピュータシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7213081B2 (ja) |
| JP (1) | JP4338363B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022502743A (ja) * | 2018-09-28 | 2022-01-11 | ロックウェル コリンズ ドイチェラント ゲーエムベーハー | 複数のプロセッサ装置と複数のインターフェースを有するデータ処理装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6754776B2 (en) | 2001-05-17 | 2004-06-22 | Fujitsu Limited | Method and system for logical partitioning of cache memory structures in a partitoned computer system |
| US6961761B2 (en) * | 2001-05-17 | 2005-11-01 | Fujitsu Limited | System and method for partitioning a computer system into domains |
| US7380001B2 (en) * | 2001-05-17 | 2008-05-27 | Fujitsu Limited | Fault containment and error handling in a partitioned system with shared resources |
| US6862634B2 (en) | 2001-06-29 | 2005-03-01 | Fujitsu Limited | Mechanism to improve performance in a multi-node computer system |
| US6742101B2 (en) * | 2001-06-29 | 2004-05-25 | Fujitsu Limited | Scalable and flexible method for address space decoding in a multiple node computer system |
| US7539832B2 (en) * | 2004-08-23 | 2009-05-26 | Hewlett-Packard Development Company, L.P. | Option ROM code acquisition |
| US8200918B2 (en) | 2004-10-01 | 2012-06-12 | International Business Machines Corporation | Tracking ownership of memory in a data processing system through use of a memory monitor |
| US7287128B1 (en) | 2005-01-25 | 2007-10-23 | Seagate Technology Llc | Write on reference mesh |
| US7533238B2 (en) * | 2005-08-19 | 2009-05-12 | International Business Machines Corporation | Method for limiting the size of a local storage of a processor |
| JP2007233534A (ja) * | 2006-02-28 | 2007-09-13 | Toshiba Corp | 情報処理装置およびメモリアドレス空間割り当て方法 |
| US7921261B2 (en) | 2007-12-18 | 2011-04-05 | International Business Machines Corporation | Reserving a global address space |
| US7925842B2 (en) | 2007-12-18 | 2011-04-12 | International Business Machines Corporation | Allocating a global shared memory |
| US8893126B2 (en) * | 2008-02-01 | 2014-11-18 | International Business Machines Corporation | Binding a process to a special purpose processing element having characteristics of a processor |
| US8255913B2 (en) * | 2008-02-01 | 2012-08-28 | International Business Machines Corporation | Notification to task of completion of GSM operations by initiator node |
| US8484307B2 (en) * | 2008-02-01 | 2013-07-09 | International Business Machines Corporation | Host fabric interface (HFI) to perform global shared memory (GSM) operations |
| US8214604B2 (en) * | 2008-02-01 | 2012-07-03 | International Business Machines Corporation | Mechanisms to order global shared memory operations |
| US8146094B2 (en) * | 2008-02-01 | 2012-03-27 | International Business Machines Corporation | Guaranteeing delivery of multi-packet GSM messages |
| US8239879B2 (en) * | 2008-02-01 | 2012-08-07 | International Business Machines Corporation | Notification by task of completion of GSM operations at target node |
| US8200910B2 (en) * | 2008-02-01 | 2012-06-12 | International Business Machines Corporation | Generating and issuing global shared memory operations via a send FIFO |
| US8275947B2 (en) * | 2008-02-01 | 2012-09-25 | International Business Machines Corporation | Mechanism to prevent illegal access to task address space by unauthorized tasks |
| US7844746B2 (en) * | 2008-02-01 | 2010-11-30 | International Business Machines Corporation | Accessing an effective address and determining whether the effective address is associated with remotely coupled I/O adapters |
| US8055805B2 (en) * | 2009-03-31 | 2011-11-08 | Intel Corporation | Opportunistic improvement of MMIO request handling based on target reporting of space requirements |
| US8327055B2 (en) * | 2010-04-12 | 2012-12-04 | International Business Machines Corporation | Translating a requester identifier to a chip identifier |
| US9176669B2 (en) * | 2013-03-15 | 2015-11-03 | Silicon Graphics International Corp. | Address resource mapping in a shared memory computer system |
| US9459905B2 (en) * | 2014-12-16 | 2016-10-04 | International Business Machines Corporation | Implementing dynamic SRIOV virtual function resizing |
| US20160250027A1 (en) * | 2015-02-27 | 2016-09-01 | The Curators Of The University Of Missouri | System and method for improved constrained prosthetic acetabulum |
| US10592451B2 (en) | 2017-04-26 | 2020-03-17 | International Business Machines Corporation | Memory access optimization for an I/O adapter in a processor complex |
| US10572286B2 (en) | 2017-04-26 | 2020-02-25 | International Business Machines Corporation | Memory access optimization in a processor complex |
| US11853209B2 (en) * | 2020-06-30 | 2023-12-26 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Shared memory workloads using existing network fabrics |
| CN113032148B (zh) * | 2021-03-24 | 2023-07-18 | 山东英信计算机技术有限公司 | 一种mmio资源的设置方法及相关装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011791A (en) * | 1995-11-15 | 2000-01-04 | Hitachi, Ltd. | Multi-processor system and its network |
| US6418492B1 (en) * | 1997-05-13 | 2002-07-09 | Micron Electronics | Method for computer implemented hot-swap and hot-add |
| US6170025B1 (en) * | 1997-08-29 | 2001-01-02 | Intel Corporation | Distributed computer system supporting remote interrupts and lock mechanism |
| US5999743A (en) * | 1997-09-09 | 1999-12-07 | Compaq Computer Corporation | System and method for dynamically allocating accelerated graphics port memory space |
| US6314501B1 (en) * | 1998-07-23 | 2001-11-06 | Unisys Corporation | Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory |
| GB9909196D0 (en) * | 1999-04-21 | 1999-06-16 | Texas Instruments Ltd | Transfer controller with hub and ports architecture |
| US6678271B1 (en) * | 1999-07-12 | 2004-01-13 | Nortel Networks Limited | High performance system and method having a local bus and a global bus |
| US6820164B2 (en) * | 2001-04-17 | 2004-11-16 | International Business Machines Corporation | Peripheral component interconnect bus detection in logically partitioned computer system involving authorizing guest operating system to conduct configuration input-output operation with functions of pci devices |
-
2002
- 2002-04-11 US US10/122,043 patent/US7213081B2/en not_active Expired - Fee Related
- 2002-07-01 JP JP2002192029A patent/JP4338363B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022502743A (ja) * | 2018-09-28 | 2022-01-11 | ロックウェル コリンズ ドイチェラント ゲーエムベーハー | 複数のプロセッサ装置と複数のインターフェースを有するデータ処理装置 |
| US11392514B2 (en) | 2018-09-28 | 2022-07-19 | Rockwell Collins Deutschland Gmbh | Data processing apparatus having multiple processors and multiple interfaces |
| JP7146075B2 (ja) | 2018-09-28 | 2022-10-03 | ロックウェル コリンズ ドイチェラント ゲーエムベーハー | 複数のプロセッサ装置と複数のインターフェースを有するデータ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4338363B2 (ja) | 2009-10-07 |
| US7213081B2 (en) | 2007-05-01 |
| US20030005070A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003099388A (ja) | マルチノード・コンピュータ・システムのメモリマップト入出力装置をサポートする方法およびコンピュータシステム | |
| US7661107B1 (en) | Method and apparatus for dynamic allocation of processing resources | |
| CN107690622B9 (zh) | 实现硬件加速处理的方法、设备和系统 | |
| Raveendran et al. | A framework for elastic execution of existing mpi programs | |
| JP5989656B2 (ja) | 処理クラスタ用の共有機能メモリ回路要素 | |
| JP5241737B2 (ja) | プロセッサ・システムにおいて命令レベルでのリソース割り当ての識別を可能にする方法および装置 | |
| US20080244222A1 (en) | Many-core processing using virtual processors | |
| US20060271775A1 (en) | Aggressive content pre-fetching during pre-boot runtime to support speedy OS booting | |
| JP2010244563A (ja) | グラフに基づく計算の実行方法、当該方法を実行させる命令を格納するコンピュータ可読記憶媒体、並びに当該方法を実行するためのシステム | |
| US20020078125A1 (en) | Information processing method and recording medium | |
| US8615770B1 (en) | System and method for dynamically spawning thread blocks within multi-threaded processing systems | |
| CN112035397A (zh) | 包括fpga的电子系统及其操作方法 | |
| KR100694212B1 (ko) | 다중-프로세서 구조에서 데이터 처리 수행성능을증가시키기 위한 분산 운영 시스템 및 그 방법 | |
| CN112955880B (zh) | 用于处理片上系统中的地址解码的装置和方法 | |
| JP2002196960A (ja) | ファイル入出力制御方法、ファイル管理サーバ及び並列計算機システム | |
| JP2001043180A (ja) | マイクロプロセッサおよびそのための記憶装置 | |
| JP6668993B2 (ja) | 並列処理装置及びノード間通信方法 | |
| US10318448B2 (en) | Scalable, parameterizable, and script-generatable buffer manager architecture | |
| US8959497B1 (en) | System and method for dynamically spawning thread blocks within multi-threaded processing systems | |
| US9176669B2 (en) | Address resource mapping in a shared memory computer system | |
| JP7225904B2 (ja) | ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム | |
| JP2002007213A (ja) | キャッシュメモリ制御方法及びプログラム処理方法 | |
| US6832304B2 (en) | System, method and computer program product for mapping system memory in a multiple node information handling system | |
| CN113094099A (zh) | 矩阵数据广播架构 | |
| JP2006048691A (ja) | ストリーミングｉｄメソッドによるｄｍａｃ発行メカニズム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090630 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |