JP2003092301A - Method of manufacturing semiconductor substrate, and method of manufacturing solid-state image pickup device - Google Patents

Method of manufacturing semiconductor substrate, and method of manufacturing solid-state image pickup device

Info

Publication number
JP2003092301A
JP2003092301A JP2002183383A JP2002183383A JP2003092301A JP 2003092301 A JP2003092301 A JP 2003092301A JP 2002183383 A JP2002183383 A JP 2002183383A JP 2002183383 A JP2002183383 A JP 2002183383A JP 2003092301 A JP2003092301 A JP 2003092301A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
image pickup
pickup device
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002183383A
Other languages
Japanese (ja)
Other versions
JP4092961B2 (en
Inventor
Ritsuo Takizawa
律夫 滝澤
Takahisa Kusaka
卓久 日下
Takayoshi Higuchi
孝良 樋口
Hideo Kanbe
秀夫 神戸
Masanori Ohashi
正典 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002183383A priority Critical patent/JP4092961B2/en
Publication of JP2003092301A publication Critical patent/JP2003092301A/en
Application granted granted Critical
Publication of JP4092961B2 publication Critical patent/JP4092961B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture a semiconductor substrate which can form a semiconductor device having an excellent quality and characteristic, and a solid-state image pickup device which has less white defect. SOLUTION: A semiconductor substrate having an oxygen concentration of 8×10<17> atom cm<-3> or more is manufactured at a crystal growth rate of 1.0 mm/min., and a semiconductor device such as a solid-state image pickup device is formed on the semiconductor substrate. The semiconductor substrate has inherently less point defects or clusters thereof introduced during crystal growth. And even when impurities and crystal defects are present on the substrate, these impurities and crystal defects can have a strong gettering ability and removed by the precipitated oxygen.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本願の発明は、固体撮像装置等の
半導体装置を形成するための半導体基板の製造方法と固
体撮像装置の製造方法とに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor substrate and a method of manufacturing a solid-state image pickup device for forming a semiconductor device such as a solid-state image pickup device.

【0002】[0002]

【従来の技術】半導体装置を形成するための半導体基板
としては、CZ法で成長させたCZ基板や、MCZ法で
成長させたMCZ基板や、これらのCZ基板やMCZ基
板の表面にエピタキシャル層を形成したエピタキシャル
基板等が従来から用いられている。
2. Description of the Related Art As a semiconductor substrate for forming a semiconductor device, a CZ substrate grown by the CZ method, an MCZ substrate grown by the MCZ method, and an epitaxial layer on the surface of these CZ substrate and MCZ substrate. The formed epitaxial substrate or the like has been used conventionally.

【0003】一方、半導体装置の形成工程は現在ではク
ラス100以下の超クリーンルーム内で行われている
が、ガス、水や半導体製造装置等からの不純物による半
導体基板の汚染を完全には避けることができない。しか
も、半導体基板の表面にエピタキシャル層を形成する工
程で半導体基板に導入される不純物の量は、半導体装置
の形成工程で導入される不純物の量よりも更に多い。
On the other hand, the process of forming a semiconductor device is currently carried out in an ultra-clean room of class 100 or less, but it is necessary to completely avoid contamination of the semiconductor substrate by impurities such as gas, water and semiconductor manufacturing equipment. Can not. Moreover, the amount of impurities introduced into the semiconductor substrate in the step of forming the epitaxial layer on the surface of the semiconductor substrate is larger than the amount of impurities introduced in the step of forming the semiconductor device.

【0004】不純物や結晶欠陥が半導体基板の素子活性
領域に存在していると、半導体装置の品質及び特性が著
しく劣化する。また、不純物や結晶欠陥が半導体基板に
存在していると、α線等の放射線による照射損傷を半導
体基板が受け易く、この損傷によって半導体装置の品質
及び特性が更に劣化する。
If impurities or crystal defects are present in the element active region of the semiconductor substrate, the quality and characteristics of the semiconductor device are significantly deteriorated. In addition, if impurities or crystal defects are present in the semiconductor substrate, the semiconductor substrate is susceptible to irradiation damage due to radiation such as α rays, which further deteriorates the quality and characteristics of the semiconductor device.

【0005】そこで、これらの不純物や結晶欠陥を素子
活性領域から除去するために、イントリンシックゲッタ
リング(IG)やエクストリンシックゲッタリング(E
G)が従来から行われている。図2、3は、これらの処
理を施したエピタキシャル基板等に形成した半導体装置
の特性を示している。
Therefore, in order to remove these impurities and crystal defects from the element active region, intrinsic gettering (IG) and extrinsic gettering (E) are used.
G) is conventionally performed. 2 and 3 show the characteristics of a semiconductor device formed on an epitaxial substrate or the like that has been subjected to these treatments.

【0006】これらの図2、3の結果を得るために、ま
ず、ゲッタリングを行っていないCZ基板と、EGを行
ったCZ基板と、IGを行ったCZ基板とに、同時にエ
ピタキシャル層を形成した。この場合のEGは、620
℃の温度のCVD法で膜厚が1.5μmの多結晶Si膜
をCZ基板の裏面に形成して行った。また、IGは、1
100℃、1.5時間の熱処理と、650℃、10時間
の熱処理と、1050℃、2時間の熱処理とを順次に加
え、酸素の析出でCZ基板の内部に結晶欠陥を発生させ
て行った。
In order to obtain the results shown in FIGS. 2 and 3, first, an epitaxial layer is simultaneously formed on a CZ substrate not subjected to gettering, a CZ substrate subjected to EG, and a CZ substrate subjected to IG. did. The EG in this case is 620
A polycrystalline Si film having a thickness of 1.5 μm was formed on the back surface of the CZ substrate by the CVD method at a temperature of ℃. Also, IG is 1
Heat treatment at 100 ° C. for 1.5 hours, heat treatment at 650 ° C. for 10 hours, and heat treatment at 1050 ° C. for 2 hours were sequentially added, and crystal defects were generated inside the CZ substrate by precipitation of oxygen. .

【0007】そして、これらのエピタキシャル基板に、
膜厚が20nmのSiO2膜から成るゲート絶縁膜とA
l膜から成るゲート電極とを有するMOSキャパシタ
と、CCD撮像装置とを形成した。図2は、このMOS
キャパシタを用いたC−t法で求めた発生寿命を、CZ
基板における測定値を1として規格化した値として示し
ている。図3は、CCD撮像装置の白傷欠陥の数を、M
CZ基板における測定値を1として規格化した値として
示している。なお、この白傷欠陥は、不純物等に起因す
る暗電流に相当している。
Then, on these epitaxial substrates,
A gate insulating film made of a SiO 2 film having a thickness of 20 nm and A
A MOS capacitor having a gate electrode composed of an I film and a CCD image pickup device were formed. Figure 2 shows this MOS
The generation life obtained by the Ct method using a capacitor is
The measured value on the substrate is shown as a standardized value with 1. FIG. 3 shows the number of white defects in the CCD image pickup device as M
The measured value on the CZ substrate is shown as a standardized value with 1. The white defect corresponds to a dark current caused by impurities or the like.

【0008】[0008]

【発明が解決しようとする課題】ところが、これらの図
2、3から明らかな様に、エピタキシャル基板では、E
GやIGを行っても、発生寿命はCZ基板と大差がな
く、白傷欠陥の数に至ってはMCZ基板程度にまでも低
減させることができていない。一方、CZ基板やMCZ
基板でも、基板のみならず基板の表面に形成したゲート
絶縁膜にも欠陥が存在しており、ゲート絶縁膜の耐圧劣
化に起因する電流リークや界面準位の増大によって、C
CD撮像装置における転送不良等が生じている。
However, as is clear from FIGS. 2 and 3, in the epitaxial substrate, E
Even if G and IG are performed, the generation life is not much different from that of the CZ substrate, and the number of white defects cannot be reduced to the level of the MCZ substrate. On the other hand, CZ substrate and MCZ
There are defects in the substrate and not only in the substrate but also in the gate insulating film formed on the surface of the substrate. Due to current leakage and increase in interface state due to breakdown voltage deterioration of the gate insulating film, C
Transfer failure or the like has occurred in the CD imaging device.

【0009】[0009]

【課題を解決するための手段】請求項1の半導体基板の
製造方法は、酸素濃度が8×1017原子cm-3以上の半
導体基板を1.0mm分-1以下の結晶成長速度で製造す
る。このため、結晶成長時に導入される点欠陥やそのク
ラスタ等が本来的に少なく、しかも不純物及び結晶欠陥
が存在していても析出させた酸素によってこれらの不純
物及び結晶欠陥を強力にゲッタリングすることができる
半導体基板を製造することができる。
According to the method of manufacturing a semiconductor substrate of claim 1, a semiconductor substrate having an oxygen concentration of 8 × 10 17 atom cm −3 or more is manufactured at a crystal growth rate of 1.0 mm min −1 or less. . For this reason, the point defects and their clusters introduced during crystal growth are inherently small, and even if impurities and crystal defects are present, these impurities and crystal defects are strongly gettered by the precipitated oxygen. It is possible to manufacture a semiconductor substrate that can be manufactured.

【0010】請求項2の固体撮像装置の製造方法は、酸
素濃度が8×1017原子cm-3以上の半導体基板を1.
0mm分-1以下の結晶成長速度で製造し、この半導体基
板に固体撮像装置を形成する。このため、ゲッタリング
能力が強力で且つゲッタリング能力が長く持続する半導
体基板に固体撮像装置を製造することができる。
[0010] manufacturing method of a solid-state imaging device according to claim 2, the oxygen concentration of the 8 × 10 17 atoms cm -3 or more semiconductor substrate 1.
It is manufactured at a crystal growth rate of 0 mm min -1 or less, and a solid-state imaging device is formed on this semiconductor substrate. Therefore, the solid-state imaging device can be manufactured on a semiconductor substrate having a strong gettering ability and a long-term gettering ability.

【0011】[0011]

【発明の実施の形態】以下、本願の発明の参考形態及び
実施形態を、図1〜6を参照しながら説明する。図1
が、参考形態を示している。この参考形態では、図1
(a)に示す様に、CZ法で成長させたSi基板である
CZ基板11を準備する。このCZ基板11では、<1
00>面をミラー表面12としてあり、抵抗率が1〜1
0Ωcmであり、酸素濃度が1.5×1018原子cm-3
である。そして、このCZ基板11を、まずNH4OH
/H22水溶液で洗浄し、更にHCl/H22水溶液で
洗浄する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference embodiments and embodiments of the invention of the present application will be described below with reference to FIGS. Figure 1
Shows a reference form. In this reference mode, FIG.
As shown in (a), a CZ substrate 11 which is a Si substrate grown by the CZ method is prepared. With this CZ substrate 11, <1
00> surface is the mirror surface 12, and the resistivity is 1 to 1
0 Ωcm and oxygen concentration of 1.5 × 10 18 atom cm -3
Is. Then, the CZ substrate 11 is first set to NH 4 OH.
/ H 2 O 2 aqueous solution, and further HCl / H 2 O 2 aqueous solution.

【0012】次に、1000℃の温度でドライ酸化を行
って、図1(b)に示す様に、膜厚が20nm程度のS
iO2膜13をミラー表面12に形成する。そして、S
iO2膜13を介してミラー表面12から、800ke
Vの加速エネルギ及び1×10 14cm-2のドーズ量で、
炭素14をCZ基板11にイオン注入する。このときの
炭素14の、投影飛程距離は1.3μm程度であり、ピ
ーク濃度は1×1018原子cm-3程度である。
Next, dry oxidation is performed at a temperature of 1000.degree.
Therefore, as shown in FIG. 1B, S having a film thickness of about 20 nm is used.
iO2A film 13 is formed on the mirror surface 12. And S
iO2800 ke from the mirror surface 12 through the membrane 13
V acceleration energy and 1 × 10 14cm-2With the dose amount of
Carbon 14 is ion-implanted into the CZ substrate 11. At this time
The projected range of carbon 14 is about 1.3 μm, and
Concentration is 1 × 1018Atom cm-3It is a degree.

【0013】次に、N2雰囲気中で1000℃、10分
間のアニールを施す。この結果、図1(c)に示す様
に、CZ基板11のミラー表面12よりも深い位置にピ
ーク濃度を有する炭素注入領域15が形成される。この
炭素注入領域15中における炭素14のピーク濃度は、
1×1016原子cm-3以上であればよい。
Next, annealing is performed at 1000 ° C. for 10 minutes in an N 2 atmosphere. As a result, as shown in FIG. 1C, a carbon-implanted region 15 having a peak concentration is formed at a position deeper than the mirror surface 12 of the CZ substrate 11. The peak concentration of carbon 14 in the carbon implantation region 15 is
It may be 1 × 10 16 atoms cm −3 or more.

【0014】その後、HF/NH4F水溶液でSiO2
13を除去する。そして、SiHCl3ガスを用いて、
1150℃程度の温度で、抵抗率が20〜30Ωcm程
度のSiエピタキシャル層16を、ミラー表面12上に
10μm程度の厚さに成長させて、エピタキシャル基板
17を完成させる。
After that, the SiO 2 film 13 is removed with an HF / NH 4 F aqueous solution. Then, using SiHCl 3 gas,
At a temperature of about 1150 ° C., the Si epitaxial layer 16 having a resistivity of about 20 to 30 Ωcm is grown on the mirror surface 12 to a thickness of about 10 μm to complete the epitaxial substrate 17.

【0015】なお、炭素注入領域15中における炭素1
4のピーク濃度の位置をミラー表面12よりも深い位置
にするのは、ピーク濃度の位置をミラー表面12にする
と、ミラー表面12の結晶性が劣化して、このミラー表
面12上に成長させるSiエピタキシャル層16の結晶
性も劣化するからである。また、炭素14のイオン注入
後にN2雰囲気中でアニールを行うのは、後にミラー表
面12上にSiエピタキシャル層16を成長させるの
で、イオン注入で非晶質化されたミラー表面12の近傍
部における結晶性を回復させるためである。
Carbon 1 in the carbon implantation region 15
The position of the peak concentration of 4 is deeper than the mirror surface 12 is that when the position of the peak concentration is set to the mirror surface 12, the crystallinity of the mirror surface 12 deteriorates and Si grown on this mirror surface 12 is deteriorated. This is because the crystallinity of the epitaxial layer 16 also deteriorates. Further, annealing in the N 2 atmosphere after the ion implantation of carbon 14 causes Si epitaxial layer 16 to grow on the mirror surface 12 later, so that in the vicinity of the mirror surface 12 amorphized by the ion implantation. This is to restore the crystallinity.

【0016】更に、ミラー表面12にSiO2膜13を
形成するのは、炭素14をイオン注入する際に、チャネ
リングが発生するのを防止すると共に、ミラー表面12
がスパッタリングされるのを防止するためである。但
し、SiO2膜13とN2雰囲気中でのアニールとは、炭
素14をイオン注入する際の加速エネルギやドーズ量に
よっては、必ずしも必要ではない。
Further, forming the SiO 2 film 13 on the mirror surface 12 prevents channeling from occurring at the time of ion implantation of carbon 14, and at the same time, the mirror surface 12 is formed.
This is to prevent the sputtering. However, the SiO 2 film 13 and the annealing in the N 2 atmosphere are not always necessary depending on the acceleration energy and the dose amount when the carbon 14 is ion-implanted.

【0017】図2、3には、この参考形態のエピタキシ
ャル基板17を用いて測定した値も示されている。な
お、図2、3に示されている従来例のエピタキシャル基
板を形成するためのCZ基板と、この参考形態のエピタ
キシャル基板17を形成するためのCZ基板11とは、
同じ仕様である。これらの図2、3から明らかな様に、
発生寿命はCZ基板の1.4倍程度に改善されており、
白傷欠陥の数はMCZ基板の1/2程度に改善されてい
る。つまり、エピタキシャル基板17では、半導体装置
を形成した後でもゲッタリング能力が有効に機能してい
る。
2 and 3 also show values measured using the epitaxial substrate 17 of this reference embodiment. The CZ substrate for forming the epitaxial substrate of the conventional example shown in FIGS. 2 and 3 and the CZ substrate 11 for forming the epitaxial substrate 17 of this reference embodiment are
It has the same specifications. As is clear from these FIGS.
The generation life is improved to about 1.4 times that of the CZ substrate.
The number of white defects is improved to about half that of the MCZ substrate. That is, in the epitaxial substrate 17, the gettering ability is effectively functioning even after the semiconductor device is formed.

【0018】なお、以上の参考形態では、800keV
の加速エネルギ及び1×1014cm -2のドーズ量で炭素
14をCZ基板11にイオン注入しているが、図4は、
これらの条件のうちでドーズ量のみを種々に変化させて
得た、炭素14のドーズ量と、エピタキシャル基板17
に形成したCCD撮像装置の白傷欠陥の数との関係を示
している。
In the above reference embodiment, 800 keV
Acceleration energy and 1 × 1014cm -2Dose of carbon
14 is ion-implanted into the CZ substrate 11, but FIG.
Of these conditions, only the dose amount can be changed variously.
The obtained dose amount of carbon 14 and the epitaxial substrate 17
The relationship with the number of white defects in the CCD image pickup device formed on
is doing.

【0019】図4も、図3と同様に、MCZ基板に形成
したCCD撮像装置の白傷欠陥の数を1として規格化し
た値を示している。但し、図3が対数グラフであるのに
対して、図4は線型グラフである。この図4から、炭素
14をイオン注入しさえすればMCZ基板よりも白傷欠
陥の数が少なくなるが、ドーズ量が5×1013cm-2
上の場合に白傷欠陥の数が特に少なくて炭素14のイオ
ン注入によるゲッタリング効果が大きいことが分かる。
Similarly to FIG. 3, FIG. 4 also shows a standardized value with the number of white defects of the CCD image pickup device formed on the MCZ substrate as 1. However, while FIG. 3 is a logarithmic graph, FIG. 4 is a linear graph. From FIG. 4, the number of white defects is smaller than that of the MCZ substrate if only carbon 14 is ion-implanted, but the number of white defects is particularly small when the dose amount is 5 × 10 13 cm −2 or more. It can be seen that the gettering effect by the ion implantation of carbon 14 is large.

【0020】但し、炭素14のドーズ量が5×1015
-2を超えると、CZ基板11のミラー表面12の結晶
性が劣化して、このミラー表面12上に成長させるSi
エピタキシャル層16の結晶性も劣化する。従って、炭
素14のドーズ量としては、5×1013〜5×1015
-2の範囲が好ましい。
However, the dose amount of carbon 14 is 5 × 10 15 c
When it exceeds m −2 , the crystallinity of the mirror surface 12 of the CZ substrate 11 deteriorates, and Si grown on the mirror surface 12 is deteriorated.
The crystallinity of the epitaxial layer 16 also deteriorates. Therefore, the dose amount of carbon 14 is 5 × 10 13 to 5 × 10 15 c
A range of m -2 is preferred.

【0021】また、上述の参考形態では、800keV
の加速エネルギで炭素14をイオン注入しているが、こ
の加速エネルギを400keVにしても、炭素14のイ
オン注入によるゲッタリング効果は800keVの場合
と同じであり、200keVにしても、ゲッタリング効
果はやはり800keVの場合と同じであると考えられ
る。
Further, in the above-mentioned reference embodiment, 800 keV
Carbon 14 is ion-implanted at an acceleration energy of 400 keV. Even if the acceleration energy is 400 keV, the gettering effect by the ion implantation of carbon 14 is the same as the case of 800 keV. It is considered to be the same as the case of 800 keV.

【0022】従って、炭素14を低エネルギでイオン注
入する様にすれば、一般に用いられている高電流イオン
注入装置を使用することができ、且つC2+に比べて約1
0倍の電流を得ることができるC+を使用することがで
きるので、スループットを約10倍に向上させることが
できる。
Therefore, if the carbon 14 is ion-implanted at a low energy, a commonly used high-current ion implanter can be used, and the ion implantation is about 1 compared to C 2+.
Since C + that can obtain 0 times the current can be used, the throughput can be improved about 10 times.

【0023】なお、加速エネルギを400keV及び2
00keVにした場合の炭素14の投影飛程距離は、夫
々0.75μm程度及び0.40μm程度であり、何れ
の場合も、800keVの場合と同様に、CZ基板11
のミラー表面12よりも深い位置にピーク濃度を有する
炭素注入領域15を形成することができる。
The acceleration energy is 400 keV and 2
The projected range distances of carbon 14 in the case of 00 keV are about 0.75 μm and 0.40 μm, respectively, and in both cases, as in the case of 800 keV, CZ substrate 11
It is possible to form the carbon-implanted region 15 having a peak concentration at a position deeper than the mirror surface 12 of.

【0024】また、上述の参考形態では、CZ基板11
のミラー表面12上にSiエピタキシャル層16を一時
に成長させているが、エピタキシャル成長温度でSiエ
ピタキシャル層16を所定の膜厚まで成長させてから一
旦エピタキシャル成長温度の1/2以下の温度まで冷却
するという一連の工程を2回以上繰り返すことによっ
て、所望の膜厚のSiエピタキシャル層16を形成して
もよい。
Further, in the above-described reference embodiment, the CZ substrate 11
The Si epitaxial layer 16 is temporarily grown on the mirror surface 12 of the above, but it is said that after the Si epitaxial layer 16 is grown to a predetermined film thickness at the epitaxial growth temperature, it is once cooled to a temperature of ½ or less of the epitaxial growth temperature. The Si epitaxial layer 16 having a desired film thickness may be formed by repeating a series of steps twice or more.

【0025】この様にすると、Siエピタキシャル層1
6の形成に際して2回以上の熱履歴が加えられるので、
炭素14のイオン注入によってCZ基板11に形成され
た結晶欠陥が更に成長し、エピタキシャル基板17のゲ
ッタリング能力が更に高くなる。
In this way, the Si epitaxial layer 1
Since heat history is applied twice or more when forming 6,
The crystal defects formed on the CZ substrate 11 by the ion implantation of carbon 14 grow further, and the gettering ability of the epitaxial substrate 17 further increases.

【0026】また、上述の参考形態では、エピタキシャ
ル基板17のゲッタリング能力を高めるために、炭素1
4のイオン注入のみを行っているが、CZ基板11の裏
面に多結晶Si膜やリンガラス膜を形成すること等によ
って行うEGを併用すると、ゲッタリング能力を更に高
めることができる。
In addition, in the above-described reference embodiment, in order to enhance the gettering ability of the epitaxial substrate 17, carbon 1 is used.
Although only the ion implantation of No. 4 is performed, the gettering ability can be further improved by using the EG performed by forming a polycrystalline Si film or a phosphorus glass film on the back surface of the CZ substrate 11 together.

【0027】また、上述の参考形態では、Si基板であ
るCZ基板11に炭素14のみをイオン注入している
が、IV族元素であるGe、Sn、Pb等を炭素14の
代わりにイオン注入してもよく、IV族以外の元素を炭
素14等のIV族元素と同時にイオン注入してもよい。
また、この参考形態では、Si基板であるCZ基板11
を用いているが、MCZ基板を用いてもよく、Si基板
以外の基板を用いてもよい。Si基板以外の基板を用い
る場合は、基板を形成している元素とは異なるがこの元
素と同族で電気的に中性な元素を少なくともイオン注入
する。
Further, in the above-mentioned reference embodiment, only carbon 14 is ion-implanted into the CZ substrate 11 which is a Si substrate, but group IV elements Ge, Sn, Pb and the like are ion-implanted instead of carbon 14. Alternatively, an element other than the group IV element may be ion-implanted simultaneously with the group IV element such as carbon 14.
Further, in this reference embodiment, the CZ substrate 11 that is a Si substrate is used.
Although the MCZ substrate may be used, a substrate other than the Si substrate may be used. When a substrate other than the Si substrate is used, at least an electrically neutral element that is different from the element forming the substrate but is in the same group as this element is ion-implanted.

【0028】また、上述の参考形態では、SiHCl3
を用いてSiエピタキシャル層16を成長させている
が、SiCl4、SiH2Cl2、SiH3ClまたはSi
4をSiHCl3の代わりに用いてもよく、特にSiH
4を用いると半導体装置の特性が更に良くなることが判
明している。
Also, in the above-mentioned reference embodiment, SiHCl 3
The Si epitaxial layer 16 is grown by using SiCl 4 , SiH 2 Cl 2 , SiH 3 Cl or Si.
H 4 may be used instead of SiHCl 3 , especially SiH
It has been found that when 4 is used, the characteristics of the semiconductor device are further improved.

【0029】次に、実施形態を説明する。この実施形態
では、MCZ法によるSi結晶の成長速度を0.5mm
-1に設定して、酸素濃度が1×1018原子cm-3であ
り、<100>面をミラー表面とし、抵抗率が20Ωc
m程度であるSi基板を作成した。そして、このSi基
板に、膜厚が20nmのSiO2膜から成るゲート絶縁
膜とAl膜から成るゲート電極とを有するMOSキャパ
シタと、CCD撮像装置とを形成した。
Next, an embodiment will be described. In this embodiment, the growth rate of the Si crystal by the MCZ method is 0.5 mm.
Min is set to -1, the oxygen concentration is 1 × 10 18 atoms cm -3, and the mirror surface <100> plane, resistivity 20Ωc
A Si substrate having a size of about m was prepared. Then, on this Si substrate, a MOS capacitor having a gate insulating film made of a SiO 2 film and a gate electrode made of an Al film having a film thickness of 20 nm and a CCD image pickup device were formed.

【0030】この実施形態で製造したSi基板を、従来
例で製造したSi基板と比較すると、MOSキャパシタ
のSiO2膜耐圧の良品率は4倍程度に改善されてお
り、CCD撮像装置の白傷欠陥の数も1/5以下に改善
されている。なお、この実施形態ではMCZ法でSi結
晶を成長させたが、CZ法でも同様の効果を期待するこ
とができる。
When the Si substrate manufactured in this embodiment is compared with the Si substrate manufactured in the conventional example, the non-defective rate of the SiO 2 film breakdown voltage of the MOS capacitor is improved to about 4 times, and the white flaw of the CCD image pickup device is improved. The number of defects is also improved to 1/5 or less. Although the Si crystal was grown by the MCZ method in this embodiment, the same effect can be expected by the CZ method.

【0031】図5は、実施形態におけるSi基板の酸素
濃度を更に種々に変化させて得た、Si基板の酸素濃度
と、このSi基板に形成したCCD撮像装置の白傷欠陥
の数との関係を示している。この図5から、酸素濃度が
8×1017原子cm-3以上で白傷欠陥の数が低めに安定
していることが分かる。これは、CCD撮像装置の形成
工程で自然に導入されるIG効果によって不純物や結晶
欠陥がゲッタリングされたためではないかと推測され
る。
FIG. 5 shows the relationship between the oxygen concentration of the Si substrate obtained by further changing the oxygen concentration of the Si substrate in the embodiment and the number of white defects in the CCD image pickup device formed on the Si substrate. Is shown. From this FIG. 5, it can be seen that the number of white defects is stable at a low level when the oxygen concentration is 8 × 10 17 atoms cm −3 or more. It is presumed that this is because impurities and crystal defects were gettered by the IG effect naturally introduced in the process of forming the CCD image pickup device.

【0032】図6は、Si基板の酸素濃度を9×1017
原子cm-3に固定した状態でSi結晶の成長速度を種々
に変化させて得た、Si結晶の成長速度と、このSi基
板に形成したMOSキャパシタのSiO2膜耐圧の良品
率及びCCD撮像装置の白傷欠陥の数との関係を示して
いる。この図6から、成長速度が1mm分-1以下であれ
ばSiO2膜耐圧の良品率も白傷欠陥の数も良好である
ことが分かる。これは、成長速度が遅いために、結晶成
長時に導入される点欠陥やそのクラスタ等が少ないため
ではないかと推測される。
FIG. 6 shows that the oxygen concentration of the Si substrate is 9 × 10 17.
The growth rate of the Si crystal obtained by variously changing the growth rate of the Si crystal with the atom cm −3 fixed, the yield rate of the SiO 2 film breakdown voltage of the MOS capacitor formed on this Si substrate, and the CCD image pickup device. Shows the relationship with the number of white scratch defects. From FIG. 6, it can be seen that if the growth rate is 1 mm min −1 or less, the yield rate of the SiO 2 film is good and the number of white defects is good. It is presumed that this is because the growth rate is slow and the number of point defects and their clusters introduced during crystal growth is small.

【0033】従って、このSi基板にCCD撮像装置を
形成すると、白傷欠陥が少ないのみならず、ゲート絶縁
膜の耐圧劣化に起因する転送不良等も少ない。なお、S
i結晶の成長速度としては、従来は、生産性の観点等か
ら、1.5mm分-1程度が一般的に採用されていた。
Therefore, when the CCD image pickup device is formed on this Si substrate, not only are there few white defects, but also there are few transfer defects and the like due to the breakdown voltage deterioration of the gate insulating film. In addition, S
From the viewpoint of productivity, the growth rate of the i crystal has generally been about 1.5 mm min −1 .

【0034】[0034]

【発明の効果】請求項1の半導体基板の製造方法では、
結晶成長時に導入される点欠陥やそのクラスタ等が本来
的に少なく、しかも不純物及び結晶欠陥が存在していて
もこれらを強力にゲッタリングすることができる半導体
基板を製造することができるので、品質及び特性の優れ
た半導体装置の形成が可能な半導体基板を製造すること
ができる。
According to the method of manufacturing a semiconductor substrate of claim 1,
Since the number of point defects and their clusters that are introduced during crystal growth is inherently small, and it is possible to manufacture a semiconductor substrate that can strongly getter these impurities and crystal defects even if they exist, Also, a semiconductor substrate capable of forming a semiconductor device having excellent characteristics can be manufactured.

【0035】請求項2の固体撮像装置の製造方法では、
ゲッタリング能力が強力で且つゲッタリング能力が長く
持続する半導体基板に固体撮像装置を製造することがで
きるので、白傷欠陥が少ない固体撮像装置を製造するこ
とができる。
In the method of manufacturing a solid-state image pickup device according to claim 2,
Since the solid-state imaging device can be manufactured on a semiconductor substrate having a strong gettering ability and a long-term gettering ability, it is possible to manufacture a solid-state imaging device with few white defects.

【図面の簡単な説明】[Brief description of drawings]

【図1】本願の発明の参考形態を工程順に示す側断面図
である。
FIG. 1 is a side sectional view showing a reference embodiment of the invention of the present application in the order of steps.

【図2】半導体基板の種類と発生寿命との関係を示すグ
ラフである。
FIG. 2 is a graph showing the relationship between the type of semiconductor substrate and the generation life.

【図3】半導体基板の種類と白傷欠陥の数との関係を示
すグラフである。
FIG. 3 is a graph showing the relationship between the type of semiconductor substrate and the number of white defects.

【図4】炭素のドーズ量と白傷欠陥の数との関係を示す
グラフである。
FIG. 4 is a graph showing the relationship between the dose of carbon and the number of white defects.

【図5】Si基板の酸素濃度と白傷欠陥の数との関係を
示すグラフである。
FIG. 5 is a graph showing the relationship between the oxygen concentration of the Si substrate and the number of white flaws.

【図6】Si結晶の成長速度とSiO2膜耐圧の良品率
及び白傷欠陥の数との関係を示すグラフである。
FIG. 6 is a graph showing the relationship between the growth rate of Si crystal, the yield rate of SiO 2 film breakdown voltage, and the number of white defects.

【符号の説明】[Explanation of symbols]

11…CZ基板、12…ミラー表面、14…炭素、16
…Siエピタキシャル層、17…エピタキシャル基板
11 ... CZ substrate, 12 ... Mirror surface, 14 ... Carbon, 16
... Si epitaxial layer, 17 ... Epitaxial substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 樋口 孝良 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 神戸 秀夫 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 大橋 正典 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 4M118 AA05 AA10 AB01 BA10 EA01   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Takayoshi Higuchi             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation (72) Inventor Hideo Kobe             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation (72) Inventor Masanori Ohashi             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation F-term (reference) 4M118 AA05 AA10 AB01 BA10 EA01

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 酸素濃度が8×1017原子cm-3以上の
半導体基板を1.0mm分-1以下の結晶成長速度で製造
することを特徴とする半導体基板の製造方法。
1. A method for producing a semiconductor substrate, which comprises producing a semiconductor substrate having an oxygen concentration of 8 × 10 17 atoms cm −3 or more at a crystal growth rate of 1.0 mm min −1 or less.
【請求項2】 酸素濃度が8×1017原子cm-3以上の
半導体基板を1.0mm分-1以下の結晶成長速度で製造
し、この半導体基板に固体撮像装置を形成することを特
徴とする固体撮像装置の製造方法。
2. A semiconductor substrate having an oxygen concentration of 8 × 10 17 atoms cm −3 or more is manufactured at a crystal growth rate of 1.0 mm min −1 or less, and a solid-state imaging device is formed on the semiconductor substrate. Solid-state image pickup device manufacturing method.
JP2002183383A 1993-03-30 2002-06-24 Manufacturing method of semiconductor substrate Expired - Fee Related JP4092961B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002183383A JP4092961B2 (en) 1993-03-30 2002-06-24 Manufacturing method of semiconductor substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-95388 1993-03-30
JP9538893 1993-03-30
JP2002183383A JP4092961B2 (en) 1993-03-30 2002-06-24 Manufacturing method of semiconductor substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP02314594A Division JP3384506B2 (en) 1993-03-30 1994-01-25 Semiconductor substrate manufacturing method

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006173681A Division JP4613886B2 (en) 1993-03-30 2006-06-23 Solid-state imaging device manufacturing method and semiconductor substrate manufacturing method
JP2007280301A Division JP2008109143A (en) 1993-03-30 2007-10-29 Method for manufacturing semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2003092301A true JP2003092301A (en) 2003-03-28
JP4092961B2 JP4092961B2 (en) 2008-05-28

Family

ID=26436631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002183383A Expired - Fee Related JP4092961B2 (en) 1993-03-30 2002-06-24 Manufacturing method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP4092961B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394141B2 (en) 2004-12-21 2008-07-01 Fujifilm Corporation Substrate for forming a solid-state image pickup element, solid-state image pickup element using the same, and method of producing the same
EP3113224A2 (en) 2015-06-12 2017-01-04 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109143A (en) * 1993-03-30 2008-05-08 Sony Corp Method for manufacturing semiconductor substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394141B2 (en) 2004-12-21 2008-07-01 Fujifilm Corporation Substrate for forming a solid-state image pickup element, solid-state image pickup element using the same, and method of producing the same
EP3113224A2 (en) 2015-06-12 2017-01-04 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
US10693023B2 (en) 2015-06-12 2020-06-23 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
US11355658B2 (en) 2015-06-12 2022-06-07 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera

Also Published As

Publication number Publication date
JP4092961B2 (en) 2008-05-28

Similar Documents

Publication Publication Date Title
JP3384506B2 (en) Semiconductor substrate manufacturing method
JP4613886B2 (en) Solid-state imaging device manufacturing method and semiconductor substrate manufacturing method
JP2666757B2 (en) Method for manufacturing SOI substrate
JPS6031231A (en) Manufacture of semiconductor substrate
JPH0469814B2 (en)
KR20070100119A (en) Method for manufacturing simox wafer and simox wafer obtained by this method
JP2003163216A (en) Epitaxial silicon wafer and its manufacturing method
JP2008109143A (en) Method for manufacturing semiconductor substrate
JP2856157B2 (en) Method for manufacturing semiconductor device
JP2998330B2 (en) SIMOX substrate and method of manufacturing the same
JPS6031232A (en) Manufacture of semiconductor substrate
JP2003092301A (en) Method of manufacturing semiconductor substrate, and method of manufacturing solid-state image pickup device
KR100878732B1 (en) Method of producing simox wafer
JP3203740B2 (en) Semiconductor device and manufacturing method thereof
US6518150B1 (en) Method of manufacturing semiconductor device
JPH06216377A (en) Manufacture of mos semiconductor device
JP4978544B2 (en) Epitaxial wafer manufacturing method
JP4647732B2 (en) Manufacturing method of P / P-epitaxial wafer
JPH1041311A (en) Epitaxial silicon board and solid-state image pickup device and manufacture thereof
JP7259706B2 (en) Passivation effect evaluation method for epitaxial silicon wafers
JP7264012B2 (en) Passivation effect evaluation method for epitaxial silicon wafers
JPH0479228A (en) Formation of semiconductor layer
JP2536472B2 (en) Solid phase growth method for polycrystalline semiconductor film
JPH08279475A (en) Forming method of active layer in compound semiconductor device
JPH11162991A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees