JP2003085232A - 集積回路装置のクロック系電力見積り方法 - Google Patents

集積回路装置のクロック系電力見積り方法

Info

Publication number
JP2003085232A
JP2003085232A JP2001272953A JP2001272953A JP2003085232A JP 2003085232 A JP2003085232 A JP 2003085232A JP 2001272953 A JP2001272953 A JP 2001272953A JP 2001272953 A JP2001272953 A JP 2001272953A JP 2003085232 A JP2003085232 A JP 2003085232A
Authority
JP
Japan
Prior art keywords
clock
power
integrated circuit
clock system
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001272953A
Other languages
English (en)
Inventor
Mamoru Mukono
守 向野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001272953A priority Critical patent/JP2003085232A/ja
Publication of JP2003085232A publication Critical patent/JP2003085232A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】LSI等の集積回路装置についてそのクロック
系回路の電力をレイアウト設計以前においても精度よく
見積もることのできる集積回路装置のクロック系電力見
積り方法を提供する。 【解決手段】LSIのクロック系電力をレイアウト設計
以前に見積もるべく、あらかじめクロック配線専用の仮
想配線モデル21と、クロックバッファのセル内電力と
クロック配線のスイッチング電力との電力比率モデル2
2と、を定義する。電力見積りの対象回路について上記
各モデルを適用して、それらに回路規模等を与えること
によりそれぞれ配線容量と電力比率とを得る。そして、
得られた配線容量から上記スイッチング電力を求め、そ
のスイッチング電力との比率としてセル内電力を求め
る。これらの加算値として、クロック系電力を算出す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、たとえばLSI等
の集積回路装置を対象としてそのクロック系回路の電力
見積りを行う集積回路装置のクロック系電力見積り方法
に関する。
【0002】
【従来の技術】集積回路装置、とりわけその内部に含ま
れる素子数が1000個以上であるLSIは、近年の技
術の進歩とともに大規模化、あるいは高集積化がめざま
しい。図8に、こうしたLSIの一般的な設計手順を示
す。この設計に際してはまず、要求仕様に基づいてアル
ゴリズム設計とアーキテクチャ設計が行われる(ステッ
プS801)。この工程では、どのような処理を行うL
SIをどのように構成するかという抽象度の高い設計が
なされる。次に、ステップS801によりそのアルゴリ
ズムとアーキテクチャとが決定されたLSIに対して盛
り込む機能を詳細に決定する機能設計(RTL;Resist
er Transfer Level )が行われる(ステップS80
2)。さらに、ステップS802にて決定された機能の
LSIをどのような論理にて実現するかを決定する論理
設計が行われる(ステップS803)。そして、その論
理設計に基づいて、クロック位相等、実際の信号レベル
までを考慮したレイアウト設計がなされ、最終的な回路
とそのレイアウトとが決定される(ステップS80
4)。こうして各素子のレイアウトまでが詳細に設計さ
れると、その設計内容に基づいてLSIが試作される
(ステップS805)。
【0003】ところで、上記手順により設計されるLS
Iにおいて、その動作に要する電力を上記試作以前に把
握することは、LSIの設計効率そのものを高めるうえ
で非常に有効である。これは、上記電力が不明なとき、
あるいはその見積り値の精度が低いとき、場合によって
は上流の設計工程に戻って再度設計しなおす必要がある
ためである。
【0004】そして、こうした電力の見積りは、LSI
の高集積化にともなう素子や配線の微細化がすすむにつ
れていっそう重要になる。たとえば、微細化された電源
配線パターンにおいてはその抵抗値が増大するため、そ
こに流れる電流の増加とともにその電源配線パターンで
の電圧降下(IRドロップ)も増大して、LSIが意図
したとおりに機能しなかったり、仕様を満足しなくなる
ことがあるためである。
【0005】一方、上記LSIの電力の正確な見積りは
通常、先に説明したレイアウト設計の工程ののち、回路
シミュレータを用いて行われている。そのためにはま
ず、対象となる集積回路に対して電力を見積もるための
テストパターンを作成する。そしてそのテストパターン
に基づいて回路動作を模擬するシミュレーションを実行
することによって、当該LSIが動作するときに要する
電力を算出している。
【0006】
【発明が解決しようとする課題】ところで、LSIは通
常、要求される所定の機能を実現させるための論理回路
とそれら論理回路に動作タイミングを与えるクロック系
回路とを有して構成されている。このうち、特にクロッ
ク系回路については、その論理はもとより、動作タイミ
ングを与える回路としての性格上、信号(クロック信
号)のタイミング位相や変化速度(スリュー値)の厳密
な調整が要求される。しかしながら、上述の論理設計が
完了した時点においては、各信号の論理は決定している
ものの、クロック系回路として調整が要求されるこれら
タイミング位相やスリュー値は未定である。
【0007】ちなみに、これらタイミング位相やスリュ
ー値は、クロック系回路としての回路構成(クロックツ
リー)やクロック配線パターンの引き回し、あるいはフ
ァンアウト数等に依存しており、実際にはその下流工程
であるレイアウト設計において決定される。すなわち、
このレイアウト設計において上記要素の設計が完了して
はじめてすべての回路が決定され、LSIとして必要な
電力の見積りが正確にできるようになる。
【0008】他方、設計効率向上の観点からは上述のよ
うに、より上流の設計工程においてLSIとして必要な
電力の見積りを可能にすることが望ましい。それによ
り、下流設計工程における設計上の不都合の発生を未然
に防止したり、上流工程に遡っての設計のし直しを回避
したりすることができるからである。特に上記クロック
系回路は、LSIの中でも電力割合が大きいことから、
こうした要望も切実である。
【0009】しかし実情としては、上記理由により、レ
イアウト設計以前の設計工程においてLSI、特にその
クロック系回路の電力の見積りを精度よく行うことは困
難なものとなっている。
【0010】本発明は、こうした実情に鑑みてなされた
ものであり、その目的は、LSI等の集積回路装置につ
いてそのクロック系回路の電力をレイアウト設計以前に
おいても精度よく見積もることのできる集積回路装置の
クロック系電力見積り方法を提供することにある。
【0011】
【課題を解決するための手段】以下、上記目的を達成す
るための手段およびその作用効果について記載する。請
求項1に記載の発明は、集積回路装置を構成するクロッ
ク系回路の電力を見積る方法として、前記クロック系回
路を構成するクロックバッファのセル内電力とクロック
配線のスイッチングに要する電力であるスイッチング電
力との比率を設計対象とする集積回路装置の回路規模に
応じて設定し、この設定した電力比率と前記スイッチン
グ電力とに基づいて前記クロック系回路の電力を見積る
ことをその要旨とする。
【0012】また、請求項2に記載の発明は、請求項1
記載の集積回路装置のクロック系電力見積り方法におい
て、前記スイッチング電力は、前記クロック系回路のク
ロックソース毎に前記クロック配線の容量をまとめた総
配線容量とクロック信号のトグル率とに基づき算出され
ることをその要旨とする。
【0013】また、請求項3に記載の発明は、請求項2
記載の集積回路装置のクロック系電力見積り方法におい
て、前記総配線容量として、前記集積回路装置の回路規
模と前記クロックソースの終端ファンアウト数とに基づ
きモデル化した仮想的な容量を用いることをその要旨と
する。
【0014】また、請求項4に記載の発明は、請求項2
または3記載の集積回路装置のクロック系電力見積り方
法において、前記電力比率として、前記設計対象とする
集積回路装置の回路規模と前記クロックソースの終端フ
ァンアウト数とに基づきモデル化した仮想的な電力比率
を用いることをその要旨とする。
【0015】また、請求項5に記載の発明は、請求項2
または3記載の集積回路装置のクロック系電力見積り方
法において、前記電力比率として、前記設計対象とする
集積回路装置の回路規模と前記クロックソースの終端フ
ァンアウト数とクロック信号スリュー値とに基づきモデ
ル化した仮想的な電力比率を用いることをその要旨とす
る。
【0016】また、請求項6に記載の発明は、集積回路
装置のクロック系電力見積り方法として、クロックソー
スからその終端までの総配線容量をモデル化したクロッ
ク配線専用の仮想配線モデルを設計対象とする集積回路
装置に適用して各クロック系の配線容量を推定算出する
工程と、前記推定算出した各クロック系の配線容量とそ
れらクロック系におけるクロック信号のトグル率とに基
づきクロック配線のスイッチングに要する電力であるス
イッチング電力を算出する工程と、前記各クロック系に
ついてそのクロックソースでまとめた各クロックバッフ
ァのセル内電力の合計と前記クロック配線のスイッチン
グに要する電力の合計との比率をモデル化したクロック
系電力比率モデルに前記設計対象とする集積回路装置の
回路データとクロック信号スリュー値とを与えて各クロ
ック系内の電力比率を求める工程と、各クロック系の前
記算出したスイッチング電力と同じく各クロック系の前
記求めた電力比率とに基づいてそれらクロック系の全電
力を見積る工程とを備えることをその要旨とする。
【0017】また、請求項7に記載の発明は、請求項6
記載の集積回路装置のクロック系電力見積り方法におい
て、前記クロック配線専用の仮想配線モデルとして、前
記集積回路装置の回路規模と前記クロックソースの終端
ファンアウト数とが参照テーブル形式にて定義されたモ
デルを用いることをその要旨とする。
【0018】そして、請求項8に記載の発明は、請求項
6または7記載の集積回路装置のクロック系電力見積り
方法において、前記クロック系電力比率モデルとして、
前記集積回路装置の回路規模と前記クロックソースの終
端ファンアウト数と前記クロック信号スリュー値とが参
照テーブル形式にて定義されたモデルを用いることをそ
の要旨とする。
【0019】上述のように、集積回路装置は、それに要
求される所定の機能を実現させるための論理回路とそれ
ら論理回路に動作タイミングを与えるクロック系回路と
を有して構成されている。このクロック系回路を駆動す
るために必要な電力がクロック系電力である。
【0020】ここで、上記クロック系回路は、内部に含
まれるクロックバッファの回路構造を決定するクロック
ツリー合成などの特別な処理をレイアウト設計の工程に
おいて行うことによって設計される。そして、それらク
ロック回路の配線は、クロック信号のタイミング位相等
を調整する必要があるため、通常の信号配線とは区別し
て優先的に行われる。そのため、クロックバッファのセ
ル内で必要となるセル内電力とクロック配線のスイッチ
ングに要するスイッチング電力との比率は、一定の関係
を示すこととなる。すなわち、上記両電力の比率を設定
することによりクロック系回路の構成を反映させること
ができるようになる。
【0021】そこで上記発明の方法によるように、上記
クロックバッファのセル内電力と上記スイッチング電力
との比率(クロック電力比率)を、集積回路装置の面積
やセルの数等の回路規模に基づく統計的なモデルとして
設定することにより、正確なクロック系電力の見積りが
実現できるようになる。したがって、集積回路装置の詳
細回路が決定していない論理設計等の上流工程において
も、クロック系回路のレイアウト設計を反映したクロッ
ク系電力の見積りが精度よく行えるようになる。さら
に、集積回路装置の早期設計段階における低電力化のた
めの検討をクロック系回路を含めたかたちで的確に行う
ことができるようになる。また、集積回路装置において
占める電力の割合が大きいクロック系電力が精度よく見
積もられるため、他の信号線に対する低電力化のための
検討内容がより確かなものとなる。
【0022】なお、上記各請求項において「クロックソ
ースの終端ファンアウト数」とは、着目しているクロッ
クソースを起点としてそのクロック系回路の最終端出力
が駆動するゲート個数の合計を指している。
【0023】
【発明の実施の形態】以下、本発明にかかる集積回路装
置のクロック系電力見積り方法を回路ブロックに分割さ
れたクロックツリー構成を有するLSIに適用した一実
施の形態について、図1〜図7を使って説明する。
【0024】まず本発明の原理的な説明を行い、そして
それをふまえて本実施の形態にかかるLSIのクロック
系電力見積り方法についての説明を行う。一般のLSI
のクロック系回路は、図1に示すようにクロックソース
11と、それにツリー構造をなして接続されるクロック
バッファ12と、それら相互およびそれらとクロック系
回路最終端の順序素子13とを接続するクロック配線
と、を有して構成される。そして、上記順序素子13に
入力されるクロック信号に同期してこのLSIの所定の
動作を機能させる通常の論理回路への信号の出力が行わ
れる。
【0025】図1に示したように通常、クロック系回路
は複数のクロックバッファ12を含むツリー構造を有し
ている。このツリー構造は、先に説明したレイアウト設
計(図8のステップS804参照)において、クロック
信号のタイミング位相やスリュー値等が考慮されて決定
される。
【0026】ところで、上記クロック信号のタイミング
位相やスリュー値は、回路を確実に動作させるために厳
密な調整が要求される。このため、クロック系回路の配
線は通常の信号配線とは区別して優先的に行われる。そ
の結果、クロック配線による配線容量の大きさや、クロ
ックバッファ12のセル内電力とクロック配線のスイッ
チングに要する電力であるスイッチング電力との比率
は、回路規模等と一定の相関関係を示すことになる。
【0027】この関係に基づいて、まず、仮想的なクロ
ック系回路を想定してこれに対する仮想配線モデルを図
2に示すように設定する。これにより、上記回路の仮想
配線についての配線容量が求められ、それに基づいてク
ロック配線のスイッチング電力が算出される。続いて、
上記セル内電力とスイッチング電力との電力比率モデル
を設定する。これにより、セル内電力が上記算出された
スイッチング電力の比率として得られる。そして、上記
セル内電力とスイッチング電力とに基づいて、上記クロ
ック系電力が求められる。
【0028】こうして、クロック系回路が詳細に決定さ
れる以前であっても、上記仮想配線モデルおよび上記電
力比率モデルを対象とする回路に適用することによっ
て、同回路を動作させるのに要するクロック系電力の見
積りを精度よく行うことができるようになる。
【0029】次に、上記原理に基づいて、回路ブロック
に分割されたクロックツリー構成を有するLSIのクロ
ック系電力見積りを行う方法について説明する。本実施
の形態においては、図3に例示する手順によりLSIの
クロック系電力の見積りを行う。まず、クロック配線専
用の仮想配線モデルを設計対象とする回路に対して適用
して各クロック系の配線容量を推定算出する(ステップ
S301)。続いて、この推定算出した各クロック系の
配線容量とクロック信号のトグル率とに基づき各クロッ
ク系のスイッチング電力を算出する(ステップS30
2)。続いて、クロック系電力比率モデルに設計対象と
するLSIの回路データとクロック信号スリュー値とを
与えて各クロック系内の電力比率を求める(ステップS
303)。そして、各クロック系のスイッチング電力と
各クロック系内の電力比率とに基づいてクロック系の全
電力を算出する(ステップS304)。
【0030】図4は、上記手順によって1つのクロック
系電力の見積りを行う態様をブロック図として示したも
のである。まず、あらかじめ既存の回路データを集計し
て、クロック配線専用の仮想配線モデル21とクロック
系の電力比率モデル22とをルックアップテーブル形式
の参照テーブルとして定義しておく。本実施の形態にお
いては、この仮想配線モデル21に対して、対象となる
回路の回路規模とそのクロックソースを起点とした最終
端の信号数(終端ファンアウト数)とを指定することに
より、同回路の仮想配線の配線容量が得られる。また、
電力比率モデル22に対して、対象となる回路の回路規
模とクロックソースの終端ファンアウト数とクロック信
号スリュー値とを与えることにより、同回路に含まれる
クロックバッファのセル内電力とクロック系のスイッチ
ング電力との電力比率が得られる。ここで、上記回路規
模を示す指標としては、たとえば回路の占める面積やそ
こに含まれる素子の数等を用いることができる。
【0031】そこで、ネットリスト23などから電力見
積りの対象としているクロックを起点とするクロック回
路の回路規模とその終端ファンアウト数とを求め、仮想
配線モデル21を参照してそのクロック系の配線容量C
を得る(ステップS401)。これにより、得られた配
線容量Cとクロック信号のトグル率Tとを用いて、クロ
ック系のスイッチング電力Psはそれら配線の充放電に
要する電力として次式
【0032】
【数1】 により算出される(ステップS402、図4(b)の
(1)式に対応)。なおここで、「Vdd」は回路の電
源電圧であり、またトグル率とは単位時間あたりにクロ
ック信号が反転し、そして元に戻る頻度を示している。
【0033】他方、上記クロック系回路の電力比率R
を、同回路の回路規模とその終端ファンアウト数とその
クロック信号スリュー値とから、電力比率モデル22を
参照して求める(ステップS403)。
【0034】これにより、クロックバッファのセル内電
力Pcを次式
【0035】
【数2】 により求める(図4(b)の(2a)式に対応)。
【0036】そして、クロック系回路全体の電力(クロ
ック系電力)Pを次式
【0037】
【数3】 により算出する(ステップS404、それぞれ図4
(b)の(2b)式、(2c)式に対応)。
【0038】次に、こうした手順により図5に示す回路
ブロック毎に分割されたクロックソースをもつクロック
系電力を見積もる方法について説明する。図5に示した
ように、このクロック系回路においては、1つのクロッ
クソース(基幹クロックソース31)に複数のクロック
バッファが接続されている。そしてさらに、これらクロ
ックバッファをクロックソース(分配クロックソース3
2)として、これらにクロック最終端である順序素子3
3が接続されている。このうち基幹クロックソース31
から分配クロックソース32までの接続を便宜上、基幹
クロック系回路とよび、また分配クロックソース32か
ら順序素子33までの接続を分配クロック系回路とよぶ
ことにする。ここで、基幹クロック系回路および分配ク
ロック系回路はともに仮想的なものであり、それぞれ独
立して仮想配線モデル21と電力比率モデル22とが適
用される。なおこの場合、クロック信号を中継する分配
クロックソース32の数と、それら分配クロックソース
32を起点とした順序素子33への最終端の信号数と
は、あらかじめ決められているものとする。
【0039】図6は、上記基幹クロック系回路および分
配クロック系回路についてそれぞれの配線専用の仮想配
線モデルを適用した様子を概念的に示す図である。図6
に示したように、各々のクロック系の回路規模とクロッ
クソースの終端ファンアウト数とを指定して仮想配線モ
デル21を参照することにより、それぞれの回路の配線
容量が求められる。
【0040】また図7は、上記基幹クロック系回路およ
び分配クロック系回路についてそれぞれのクロック系の
電力比率モデルを適用した様子を概念的に示す図であ
る。図7に示したように、各々のクロック系の回路規模
とクロックソースの終端ファンアウト数とクロック信号
スリュー値とを指定して電力比率モデル22を参照する
ことにより、それぞれの回路のクロック系電力比率が求
められる。
【0041】こうして得られた基幹および分配の各クロ
ック系の配線容量およびクロック配線比率とから、各ク
ロック系回路毎に上記(1)式および(2)を適用して
それぞれのクロック系電力を算出する。
【0042】そして、これら算出された各クロック系電
力を加算することにより、回路全体としてのクロック系
電力を算出する。以上説明したように、この実施の形態
にかかる集積回路装置のクロック系電力見積り方法によ
れば、以下のような効果を得ることができるようにな
る。
【0043】(1)LSIのクロック系回路を動作させ
るのに要する電力(クロック系電力)を見積もるにため
に、同回路に対して仮想的な仮想配線モデルと、クロッ
クバッファのセル内電力とクロック系のスイッチング電
力との電力比率モデルとを設定した。この仮想配線モデ
ルにより、上記クロック系回路の配線容量が得られ、そ
の充放電電力としてクロック配線のスイッチング電力が
算出されるようになる。また、上記電力比率モデルによ
り上記セル内電力が上記スイッチング電力の比率として
得られるようになる。これにより、クロック系回路の詳
細が決定される以前であっても、これらセル内電力とス
イッチング電力とを加算することによりLSI全体のク
ロック系電力を精度よく見積もることができるようにな
る。
【0044】(2)上記LSIのクロック系回路を基幹
系と分配系とに分割するようにした。このため、上記
(1)の演算を行うにあたって各クロック系回路に関す
る情報をより詳細に反映することができるようになる。
したがって、クロック系回路全体の電力見積りをより精
度よく行うことができるようになる。
【0045】(3)クロックバッファのセル内電力とク
ロック系のスイッチング電力との電力比率を参照するル
ックアップテーブルとして、クロック信号スリュー値を
考慮するようにした。このため、クロックバッファのセ
ル内電力がクロック系のスイッチング電力に対する比率
としてより精度よく得られるようになる。
【0046】(4)クロック系のレイアウト設計以前に
これを反映したクロック系電力見積りが可能になるた
め、LSIの上流設計工程における低電力化の検討をよ
り容易に行うことができるようになる。
【0047】(5)LSIに占める電力割合の大きいク
ロック系電力の見積り誤差を小さくすることができるた
め、他の回路ブロックにおける低電力化の検討内容がこ
の見積り誤差に影響されることなくより確かなものとな
る。
【0048】なお、上記実施の形態は以下のように変更
して実施してもよい。 ・上記実施の形態においては、クロック配線専用の仮想
配線モデルと、クロックバッファのセル内電力とクロッ
ク系のスイッチング電力との電力比率モデルとが、ルッ
クアップテーブル形式の参照テーブルとして定義される
場合について説明したが、必ずしもこの構成に限定する
ものではない。ルックアップテーブル形式による定義に
限らず、回路規模など回路に関する情報を与えることに
より配線容量などの所望の値が参照できさえすればよ
い。
【0049】・上記実施の形態においては、セル内電力
とスイッチング電力との電力比率モデルの定義にスリュ
ー値を考慮した構成について説明したが、スリュー値は
必ずしも考慮する必要はない。このスリュー値を考慮し
ない場合であっても、スリュー値として一般的な値を用
いることによって本実施の形態に準じた効果を得ること
ができる。
【0050】・上記実施の形態において例示したクロッ
ク配線専用の仮想配線モデルおよびクロック系の電力比
率モデルのモデル定義は任意であり、例示したものに限
定されない。要は、クロック系の上記配線容量と上記電
力比率とが精度よく得られさえすればよい。
【0051】・上記ルックアップ形式のモデルを適用で
きるのは、クロック系の上記配線容量と上記電力比率と
に限定されない。たとえば、クロック系回路において流
れるリーク電流に起因するリーク電力を、対象とするク
ロック系回路の回路規模とクロックソースの終端ファン
アウト数とを与えることにより参照可能なモデルを設定
することもできる。
【0052】・上記仮想配線モデルおよび上記電力比率
モデルは、クロック系回路以外の回路についても、回路
規模等と一定の相関関係を有する回路、たとえばリセッ
ト系回路などに対しても適用することができる。
【0053】・上記実施の形態においては、集積回路装
置としてLSIに適用した場合について例示したが、上
記説明した技術的思想はLSIに限らず、一般の集積回
路装置に対しても広く適用することができる。
【図面の簡単な説明】
【図1】一般の集積回路装置について、クロック系回路
の構成例を示す図。
【図2】本発明にかかる集積回路装置のクロック系電力
見積り方法の一実施の形態について、これを実施するた
めの仮想的なクロック系回路の構成例を示す図。
【図3】同実施の形態について、回路ブロックに分割さ
れたクロック系回路の電力見積りの手順例を示す図。
【図4】上記電力見積りのフロー例を示すブロック図。
【図5】同電力見積りにおける仮想的なクロック系回路
の構成例を示す図。
【図6】同電力見積りにおけるクロック配線専用の仮想
配線モデルを示す図。
【図7】同電力見積りにおける電力比率モデルを示す
図。
【図8】一般のLSIの設計手順を示す図。
【符号の説明】
11…クロックソース、12…クロックバッファ、13
…順序素子、21…クロック配線専用の仮想配線モデ
ル、22…クロック系の電力比率モデル、23…ネット
リスト、31…基幹クロックソース、32…分配クロッ
クソース、33…順序素子。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】集積回路装置を構成するクロック系回路の
    電力を見積る方法であって、 前記クロック系回路を構成するクロックバッファのセル
    内電力とクロック配線のスイッチングに要する電力であ
    るスイッチング電力との比率を設計対象とする集積回路
    装置の回路規模に応じて設定し、この設定した電力比率
    と前記スイッチング電力とに基づいて前記クロック系回
    路の電力を見積ることを特徴とする集積回路装置のクロ
    ック系電力見積り方法。
  2. 【請求項2】前記スイッチング電力は、前記クロック系
    回路のクロックソース毎に前記クロック配線の容量をま
    とめた総配線容量とクロック信号のトグル率とに基づき
    算出される請求項1記載の集積回路装置のクロック系電
    力見積り方法。
  3. 【請求項3】前記総配線容量として、前記集積回路装置
    の回路規模と前記クロックソースの終端ファンアウト数
    とに基づきモデル化した仮想的な容量を用いる請求項2
    記載の集積回路装置のクロック系電力見積り方法。
  4. 【請求項4】前記電力比率として、前記設計対象とする
    集積回路装置の回路規模と前記クロックソースの終端フ
    ァンアウト数とに基づきモデル化した仮想的な電力比率
    を用いる請求項2または3記載の集積回路装置のクロッ
    ク系電力見積り方法。
  5. 【請求項5】前記電力比率として、前記設計対象とする
    集積回路装置の回路規模と前記クロックソースの終端フ
    ァンアウト数とクロック信号スリュー値とに基づきモデ
    ル化した仮想的な電力比率を用いる請求項2または3記
    載の集積回路装置のクロック系電力見積り方法。
  6. 【請求項6】クロックソースからその終端までの総配線
    容量をモデル化したクロック配線専用の仮想配線モデル
    を設計対象とする集積回路装置に適用して各クロック系
    の配線容量を推定算出する工程と、 前記推定算出した各クロック系の配線容量とそれらクロ
    ック系におけるクロック信号のトグル率とに基づきクロ
    ック配線のスイッチングに要する電力であるスイッチン
    グ電力を算出する工程と、 前記各クロック系についてそのクロックソースでまとめ
    た各クロックバッファのセル内電力の合計と前記クロッ
    ク配線のスイッチングに要する電力の合計との比率をモ
    デル化したクロック系電力比率モデルに前記設計対象と
    する集積回路装置の回路データとクロック信号スリュー
    値とを与えて各クロック系内の電力比率を求める工程
    と、 各クロック系の前記算出したスイッチング電力と同じく
    各クロック系の前記求めた電力比率とに基づいてそれら
    クロック系の全電力を見積る工程とを備える集積回路装
    置のクロック系電力見積り方法。
  7. 【請求項7】前記クロック配線専用の仮想配線モデルと
    して、前記集積回路装置の回路規模と前記クロックソー
    スの終端ファンアウト数とが参照テーブル形式にて定義
    されたモデルを用いる請求項6記載の集積回路装置のク
    ロック系電力見積り方法。
  8. 【請求項8】前記クロック系電力比率モデルとして、前
    記集積回路装置の回路規模と前記クロックソースの終端
    ファンアウト数と前記クロック信号スリュー値とが参照
    テーブル形式にて定義されたモデルを用いる請求項6ま
    たは7記載の集積回路装置のクロック系電力見積り方
    法。
JP2001272953A 2001-09-10 2001-09-10 集積回路装置のクロック系電力見積り方法 Pending JP2003085232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001272953A JP2003085232A (ja) 2001-09-10 2001-09-10 集積回路装置のクロック系電力見積り方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001272953A JP2003085232A (ja) 2001-09-10 2001-09-10 集積回路装置のクロック系電力見積り方法

Publications (1)

Publication Number Publication Date
JP2003085232A true JP2003085232A (ja) 2003-03-20

Family

ID=19098239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001272953A Pending JP2003085232A (ja) 2001-09-10 2001-09-10 集積回路装置のクロック系電力見積り方法

Country Status (1)

Country Link
JP (1) JP2003085232A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190125099A (ko) * 2018-04-27 2019-11-06 주식회사 바움 클락 네트워크를 포함하는 집적 회로를 제조하기 위한 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190125099A (ko) * 2018-04-27 2019-11-06 주식회사 바움 클락 네트워크를 포함하는 집적 회로를 제조하기 위한 장치 및 방법
KR102089082B1 (ko) 2018-04-27 2020-04-23 주식회사 바움 클락 네트워크를 포함하는 집적 회로를 제조하기 위한 장치 및 방법

Similar Documents

Publication Publication Date Title
US8468475B2 (en) Conversion of circuit description to an abstract model of the circuit
US8868941B2 (en) Apparatus and methods for an interconnect power manager
US7331024B2 (en) Power-consumption calculation method and apparatus
CN101539958B (zh) 一种标准单元库和集成电路的设计方法和装置
WO2006102027A1 (en) Statistical delay and noise calculation considering cell and interconnect variations
US20130179142A1 (en) Distributed parallel simulation method and recording medium for storing the method
KR19980032933A (ko) 에뮬레이션 및 시뮬레이션을 이용한 설계 검증 방법 및 장치
US7571414B2 (en) Multi-project system-on-chip and its method
US8504992B2 (en) Method and apparatus for establishing a quality of service model
JP3005538B1 (ja) 機能ブロックのモデル作成によるlsi設計システム及びそのlsi設計方法
CN113868992A (zh) 集成电路的时序约束方法、装置、电子设备及芯片
Darringer et al. Early analysis tools for system-on-a-chip design
US20110099531A1 (en) Statistical delay and noise calculation considering cell and interconnect variations
US20040230934A1 (en) System and method for emulating systems with multiple field programmable gate arrays
CN113723045A (zh) 数字集成电路的设计方法
Schirner et al. Fast and accurate transaction level models using result oriented modeling
US7415685B2 (en) Method of verifying the power off effect of a design entity at register transfer level and method of modeling the power off effect
Khamis et al. Emulation and verification framework for MPSoC based on NoC and RISC-V
US20220327269A1 (en) Computing device and method for detecting clock domain crossing violation in design of memory device
JP2003085232A (ja) 集積回路装置のクロック系電力見積り方法
Van Moll et al. Fast and accurate protocol specific bus modeling using TLM 2.0
US6701496B1 (en) Synthesis with automated placement information feedback
US20040025073A1 (en) Method for transforming behavioral architectural and verification specifications into cycle-based compliant specifications
JP4066399B2 (ja) 集積回路におけるホットキャリア効果のシミュレーション方法
US7024647B2 (en) System and method for designing a circuit wherein a single timing analysis ensures adequate performance in multiple applications

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227