JP2003084857A - Clock signal transmitting method, clock signal transmitting and receiving device, and image display applied apparatus - Google Patents

Clock signal transmitting method, clock signal transmitting and receiving device, and image display applied apparatus

Info

Publication number
JP2003084857A
JP2003084857A JP2001277635A JP2001277635A JP2003084857A JP 2003084857 A JP2003084857 A JP 2003084857A JP 2001277635 A JP2001277635 A JP 2001277635A JP 2001277635 A JP2001277635 A JP 2001277635A JP 2003084857 A JP2003084857 A JP 2003084857A
Authority
JP
Japan
Prior art keywords
clock signal
frequency
transmission
signal
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001277635A
Other languages
Japanese (ja)
Inventor
Tetsuya Nakamura
哲哉 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001277635A priority Critical patent/JP2003084857A/en
Publication of JP2003084857A publication Critical patent/JP2003084857A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To theoretically prevent a fundamental wave and a harmonic component of a clock signal from generating in an EMI measuring band, in the transmission system of the signal from a transmitting part to a receiving part. SOLUTION: In the clock signal transmitting part 9, the clock signal having a fundamental wave frequency fclk which is generated in a clock signal generator is given to a 1/N frequency divider 11, and the frequency is divided to fclk/N. A carrier wave having a frequency fc is PWM-modulated by using a signal with this frequency fclk/N in a PWM modulator 13. At this time, fc is set so that fc-fclk/N>fmax is formed in relation to the maximum frequency fmax in the EMI measuring band B. The maximum fluctuation of the pulse width of the carrier wave in the PWM modulation is kept at about several % of the cycle of the carrier wave. A phase lock loop is operated in a clock signal receiving part 15, and the clock signal of the frequency fclk is reproduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、様々な電子機器に
おいて、クロック信号の伝送系より発生する放射電磁界
ノイズ(Electro Magnetic Interference:以下、EMI
という)を抑制する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to radiated electromagnetic noise (hereinafter referred to as EMI) generated from a clock signal transmission system in various electronic devices.
That is) related to the technology.

【0002】[0002]

【従来の技術】近年、電子機器の動作の高速化に伴い、
それを動作させるクロック信号の周波数も高周波化して
いる。そしてこのクロック信号の基本波及び高調波によ
るEMIが周辺機器を誤動作させたり、又は性能を低下
させる原因となっており、その抑制が、製品開発上の大
きな課題となっている。
2. Description of the Related Art In recent years, with the increase in operation speed of electronic equipment,
The frequency of the clock signal for operating it is also increasing. The EMI caused by the fundamental wave and higher harmonics of the clock signal causes peripheral devices to malfunction or deteriorates performance, and suppression thereof is a major issue in product development.

【0003】現在、クロック信号の伝送系におけるEM
Iを抑制する技術の1つとして、低電圧差動伝送方法が
実用化されており、以下に本方法について説明する。図
5は、上記の低電圧差動伝送方法の原理を示すブロック
図である。同図において、クロック信号送信部1は、ク
ロック信号発生器2と差動信号ドライバ3とを有してい
る。差動信号ドライバ3はクロック信号発生器2からの
クロック信号を低電圧の差動信号に変換して出力するド
ライバである。
Currently, EM in clock signal transmission systems.
As one of the techniques for suppressing I, a low voltage differential transmission method has been put into practical use, and this method will be described below. FIG. 5 is a block diagram showing the principle of the above-mentioned low voltage differential transmission method. In the figure, the clock signal transmitter 1 has a clock signal generator 2 and a differential signal driver 3. The differential signal driver 3 is a driver that converts the clock signal from the clock signal generator 2 into a low voltage differential signal and outputs it.

【0004】伝送線路4、5は、差動信号ドライバ3の
出力信号をクロック信号受信部6に伝送する線路であ
り、伝送線路4は同相信号用、伝送線路5は逆相信号用
である。クロック信号受信部6はクロック信号送信部1
からの差動クロック信号を受信する受信部である。この
クロック信号受信部6は差動増幅器7と内部回路8とを
有している。差動増幅器7は受信した差動クロック信号
を元のクロック信号に変換する増幅器である。内部回路
8は差動増幅器7からのクロック信号が入力されて動作
する回路である。
The transmission lines 4 and 5 are lines for transmitting the output signal of the differential signal driver 3 to the clock signal receiving section 6, the transmission line 4 for in-phase signals and the transmission line 5 for anti-phase signals. . The clock signal receiving unit 6 is the clock signal transmitting unit 1
The receiving unit receives the differential clock signal from the. The clock signal receiving unit 6 has a differential amplifier 7 and an internal circuit 8. The differential amplifier 7 is an amplifier that converts the received differential clock signal into the original clock signal. The internal circuit 8 is a circuit that operates by receiving the clock signal from the differential amplifier 7.

【0005】図6は、上記のクロック信号送信部1から
クロック信号受信部2への伝送系において、クロック信
号の周波数成分及びEMIの測定帯域を示すスペクトル
図である。同図でBはEMI測定帯域を示す。fmax は
EMI測定帯域Bにおける最高周波数を示し、fmin は
EMI測定帯域Bにおける最低周波数を示す。fclkは
クロック信号発生器2で生成されるクロック信号の基本
周波数を示し、また2fclk 、3fclk 、・・・、nf
clk 、・・・は、fclk の高調波周波数を示す。そして
基本波周波数fclk とその高調波周波数の両方又はいず
れかが、EMI測定帯域B内にあるものとする。
FIG. 6 is a spectrum diagram showing the frequency components of the clock signal and the EMI measurement band in the transmission system from the clock signal transmitter 1 to the clock signal receiver 2. In the figure, B indicates the EMI measurement band. fmax represents the highest frequency in the EMI measurement band B, and fmin represents the lowest frequency in the EMI measurement band B. fclk represents the basic frequency of the clock signal generated by the clock signal generator 2, and 2fclk, 3fclk, ..., Nf
clk, ... Indicates harmonic frequencies of fclk. Further, it is assumed that the fundamental wave frequency fclk and / or the harmonic wave frequency thereof are within the EMI measurement band B.

【0006】このように構成された低電圧差動伝送方法
の動作原理を以下に説明する。クロック信号送信部1に
おいて、クロック信号発生器2より生成されたクロック
信号は差動信号ドライバ3に入力される。差動信号ドラ
イバ3はこのクロック信号を、位相が同相及び逆相で、
振幅がいずれも200 〜300mVpp 程度の一対の差動信号に
変換する。そして同相信号は伝送線路4、逆相信号は伝
送線路5を通してクロック信号受信部6へ伝送される。
The operation principle of the low-voltage differential transmission method thus configured will be described below. In the clock signal transmitter 1, the clock signal generated by the clock signal generator 2 is input to the differential signal driver 3. The differential signal driver 3 outputs this clock signal with the same phase and opposite phase,
Converts to a pair of differential signals with amplitude of 200 to 300 mVpp. The in-phase signal is transmitted to the clock signal receiving unit 6 through the transmission line 4 and the in-phase signal is transmitted through the transmission line 5.

【0007】クロック信号受信部6では、差動増幅器7
でこの一対の差動信号の内、逆相信号の位相を反転さ
せ、もう一方の同相信号に加算して増幅する。これによ
って入力された一対の差動信号が、元のクロック信号に
変換される。変換されたクロック信号は内部回路8へ入
力され、内部回路8を動作させる。
In the clock signal receiving unit 6, the differential amplifier 7
Then, of the pair of differential signals, the phase of the opposite-phase signal is inverted, added to the other in-phase signal, and amplified. The pair of differential signals thus input is converted into the original clock signal. The converted clock signal is input to the internal circuit 8 to operate the internal circuit 8.

【0008】[0008]

【発明が解決しようとする課題】上記の低電圧差動伝送
方法では、クロック信号送信部1からクロック信号受信
部6へのクロック信号の伝送は、200 〜300mVpp 程度の
振幅で行われている。従って信号振幅が低い分、伝送系
におけるEMIの発生が抑えられることになる。
In the above low voltage differential transmission method, the transmission of the clock signal from the clock signal transmitting section 1 to the clock signal receiving section 6 is performed with an amplitude of about 200 to 300 mVpp. Therefore, as the signal amplitude is lower, the occurrence of EMI in the transmission system can be suppressed.

【0009】しかしながら通常、クロック信号伝送にお
いて、fclk は数10MHz であり、またEMI測定帯域
も、fmin =数10MHz 、fmax =1GHz 程度となる。
従ってクロック信号の伝送系における同信号の周波数成
分は図6に示すように、EMI測定帯域B内に発生する
ことになる。そして機器の形状、回路基板上の配線法、
部品実装法、電源、グランドの構成等によっては、これ
らの周波数成分の内、いずれかがそれらと共振を起こし
て電圧振幅が大きくなる。あるいは何らかの部品が送信
アンテナとして作用するなどして、EMIを発生させる
可能性がある。
However, normally, in clock signal transmission, fclk is several tens of MHz, and the EMI measurement band is also fmin = several tens of MHz and fmax = 1 GHz.
Therefore, the frequency component of the clock signal in the transmission system is generated within the EMI measurement band B as shown in FIG. And the shape of the equipment, the wiring method on the circuit board,
Depending on the component mounting method, the configuration of the power supply, the ground, etc., any of these frequency components resonates with them, and the voltage amplitude increases. Alternatively, some component may act as a transmitting antenna to cause EMI.

【0010】本発明は、このような従来の問題点に鑑み
てなされたものであって、クロック信号の伝送系におい
て、クロック信号の基本波及び高調波の成分が、EMI
測定帯域内では原理的に発生しないクロック信号伝送方
法と、クロック信号送信受信装置と、画像表示応用機器
とを実現することを目的とする。
The present invention has been made in view of the above conventional problems, and in a clock signal transmission system, the fundamental wave and harmonic components of the clock signal are EMI.
It is an object of the present invention to realize a clock signal transmission method, a clock signal transmission / reception device, and an image display application device that do not occur in principle within a measurement band.

【0011】[0011]

【課題を解決するための手段】本願の請求項1の発明
は、クロック信号を発生し、前記クロック信号を周波数
変換することにより、伝送用クロック信号を生成するク
ロック信号送信部と、前記クロック信号送信部より出力
される伝送用クロック信号を伝送する伝送線路と、前記
伝送線路で伝送された伝送用クロック信号を受信するク
ロック信号受信部と、により構成される機器におけるク
ロック信号伝送方法であって、前記クロック信号送信部
でクロック信号を生成し、前記クロック信号の周波数を
分周して低域成分を抽出することにより、分周クロック
信号に変換し、前記分周クロック信号でPWM搬送信号
をPWM変調し、前記PWM変調信号を前記伝送用クロ
ック信号として前記伝送路を通して前記クロック信号受
信部に伝送し、前記クロック信号受信部では前記PWM
変調信号を復調して前記分周クロック信号を再生し、電
圧制御発振回路を用いて基準クロック信号を発振し、前
記基準クロック信号を分周して分周基準クロック信号を
生成し、前記PWM復調によって得られた分周クロック
信号を入力し、前記分周基準クロック信号に対して位相
制御を行い、前記分周クロック信号に同期した基準クロ
ック信号を前記電圧制御発振回路から得ることを特徴と
するクロック信号伝送方法である。
According to a first aspect of the present invention, there is provided a clock signal transmitting section for generating a clock signal and frequency-converting the clock signal to generate a transmission clock signal, and the clock signal. A clock signal transmission method in a device comprising a transmission line for transmitting a transmission clock signal output from a transmission unit and a clock signal receiving unit for receiving the transmission clock signal transmitted by the transmission line. , A clock signal is generated by the clock signal transmission unit, and the frequency of the clock signal is divided to extract a low-frequency component, whereby the clock signal is converted into a divided clock signal, and the PWM carrier signal is converted by the divided clock signal PWM-modulate and transmit the PWM-modulated signal as the transmission clock signal to the clock signal receiving unit through the transmission path, The PWM is a lock signal receiving section
The modulated signal is demodulated to reproduce the divided clock signal, a reference clock signal is oscillated using a voltage controlled oscillator circuit, the reference clock signal is divided to generate a divided reference clock signal, and the PWM demodulation is performed. The divided clock signal obtained by the above is input, phase control is performed on the divided reference clock signal, and a reference clock signal synchronized with the divided clock signal is obtained from the voltage controlled oscillation circuit. This is a clock signal transmission method.

【0012】本願の請求項2の発明は、請求項1のクロ
ック信号伝送方法において、前記クロック信号の基本波
周波数及びその高調波周波数の少なくとも一方が、放射
電磁界ノイズの測定帯域内にあり、前記クロック信号送
信部におけるPWM搬送信号の周波数と前記クロック信
号の基本波周波数の分周成分との差が、前記放射電磁界
ノイズの測定帯域の最高周波数よりも大きいことを特徴
とするものである。
According to a second aspect of the present invention, in the clock signal transmitting method according to the first aspect, at least one of the fundamental frequency and the harmonic frequency of the clock signal is within the measurement band of radiated electromagnetic field noise, The difference between the frequency of the PWM carrier signal in the clock signal transmitter and the frequency-divided component of the fundamental frequency of the clock signal is larger than the highest frequency of the measurement band of the radiated electromagnetic field noise. .

【0013】本願の請求項3の発明は、請求項1のクロ
ック信号伝送方法において、前記クロック信号送信部に
おけるPWM搬送信号のパルス幅の最大変化量が、搬送
波周期の数%程度であることを特徴とするものである。
According to a third aspect of the present invention, in the clock signal transmitting method according to the first aspect, the maximum change amount of the pulse width of the PWM carrier signal in the clock signal transmitting unit is about several% of the carrier wave period. It is a feature.

【0014】本願の請求項4の発明は、クロック信号を
発生し、前記クロック信号を周波数変換することによ
り、伝送用クロック信号を生成するクロック信号送信部
と、前記クロック信号送信部より出力される伝送用クロ
ック信号を伝送する伝送線路と、前記伝送線路で伝送さ
れた伝送用クロック信号を受信するクロック信号受信部
と、を具備するクロック信号送信受信装置であって、前
記クロック信号送信部は、クロック信号を発生するクロ
ック信号発生器と、前記クロック信号発生器で生成され
たクロック信号の周波数を分周し、低域成分を抽出して
分周クロック信号を出力する分周手段と、前記分周手段
から出力される分周クロック信号でPWM変調を行うP
WM変調器と、を有するものであり、前記クロック信号
受信部は、前記伝送線路を介して受信された前記PWM
変調信号を復調して前記分周クロック信号を再生するL
PFと、前記LPFの分周クロック信号に同期して、前
記クロック信号発生器で生成されたクロック信号と同一
周波数を有する基準クロック信号を生成する位相同期手
段と、前記位相同期手段で生成された基準クロック信号
で動作する内部回路と、を有することを特徴とするもの
である。
According to the invention of claim 4 of the present application, a clock signal is generated and a clock signal transmitting section for generating a transmission clock signal by frequency-converting the clock signal is outputted from the clock signal transmitting section. A clock signal transmission / reception device comprising: a transmission line that transmits a transmission clock signal; and a clock signal reception unit that receives the transmission clock signal transmitted by the transmission line, wherein the clock signal transmission unit comprises: A clock signal generator for generating a clock signal; frequency dividing means for dividing the frequency of the clock signal generated by the clock signal generator to extract a low frequency component to output a divided clock signal; P that performs PWM modulation with the divided clock signal output from the frequency dividing means
And a WM modulator, wherein the clock signal receiving unit receives the PWM signal received through the transmission line.
L for demodulating the modulated signal and reproducing the divided clock signal
PF and phase synchronization means for generating a reference clock signal having the same frequency as the clock signal generated by the clock signal generator in synchronization with the divided clock signal of the LPF, and the phase synchronization means generated by the phase synchronization means. And an internal circuit that operates with a reference clock signal.

【0015】本願の請求項5の画像表示応用機器は、請
求項1〜3の何れか1項記載のクロック信号伝送方法を
用いたことを特徴とするものである。
An image display application device according to claim 5 of the present application is characterized by using the clock signal transmission method according to any one of claims 1 to 3.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態におけ
るクロック信号伝送方法について、図面を参照しながら
説明する。図1は本実施の形態におけるクロック信号伝
送方法の原理を示すブロック図である。同図に示すよう
にクロック信号送信部9は、クロック信号発生器10、
1/N分周器11、LPF12、PWM変調器13を含
んで構成される。
BEST MODE FOR CARRYING OUT THE INVENTION A clock signal transmission method according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the principle of the clock signal transmission method according to the present embodiment. As shown in the figure, the clock signal transmitter 9 includes a clock signal generator 10,
It is configured to include a 1 / N frequency divider 11, an LPF 12, and a PWM modulator 13.

【0017】1/N分周器11はクロック信号発生器1
0で生成されたクロック信号の基本波周波数を1/Nに
分周し、分周クロック信号に変換する回路である。LP
F12は1/N分周器11で分周されたクロック信号の
基本波周波数成分を抽出するローパスフィルタである。
PWM変調器13はLPF12より出力されるクロック
信号を変調信号としてパルス幅変調を行うことにより、
伝送用クロック信号を生成する回路である。伝送線路1
4はPWM変調器13より出力されるPWM変調信号
を、受信側へ伝送する伝送線路である。
The 1 / N frequency divider 11 is a clock signal generator 1.
It is a circuit that divides the fundamental frequency of the clock signal generated by 0 into 1 / N and converts it into a divided clock signal. LP
F12 is a low-pass filter that extracts the fundamental wave frequency component of the clock signal divided by the 1 / N divider 11.
The PWM modulator 13 performs pulse width modulation by using the clock signal output from the LPF 12 as a modulation signal,
It is a circuit that generates a transmission clock signal. Transmission line 1
Reference numeral 4 is a transmission line for transmitting the PWM modulation signal output from the PWM modulator 13 to the receiving side.

【0018】クロック信号受信部15は、LPF16、
位相比較器(PC)17、LPF18、VCO19、1
/N分周器20、内部回路21を含んで構成される。L
PF16はPWM変調器13より伝送されたPWM変調
信号の低周波成分を抽出するローパスフィルタである。
位相比較器17は、LPF16の出力と1/N分周器2
0の出力との位相比較し、その位相差を位相誤差信号と
して出力する回路である。VCO19はLPF18の出
力電圧に基づいて周波数fclk の基準クロック信号を発
生する電圧制御発振器である。
The clock signal receiving section 15 includes an LPF 16,
Phase comparator (PC) 17, LPF 18, VCO 19, 1
The / N frequency divider 20 and the internal circuit 21 are included. L
The PF 16 is a low-pass filter that extracts a low frequency component of the PWM modulation signal transmitted from the PWM modulator 13.
The phase comparator 17 outputs the output of the LPF 16 and the 1 / N frequency divider 2
It is a circuit that compares the phase with the output of 0 and outputs the phase difference as a phase error signal. The VCO 19 is a voltage controlled oscillator that generates a reference clock signal of frequency fclk based on the output voltage of the LPF 18.

【0019】位相比較器17、LPF18、VCO1
9、及び1/N分周器20は、位相同期ループを構成
し、LPF16で抽出された信号より、元のクロック信
号を再生する機能を有している。内部回路21は位相同
期ループで再生されたクロック信号が入力されて動作す
る回路である。
Phase comparator 17, LPF 18, VCO 1
The 9 and 1 / N frequency divider 20 form a phase locked loop and have a function of regenerating the original clock signal from the signal extracted by the LPF 16. The internal circuit 21 is a circuit which operates by receiving the clock signal reproduced by the phase locked loop.

【0020】図2はPWM変調器13におけるPWM変
調信号の波形を示し、図2(a)は無変調時のPWM搬
送信号の波形で、τはパルス幅、Tc は周期である。図
2(b)はPWM変調でPWM搬送信号のパルス幅が最
大となったときの波形で、図2(c)はPWM変調でP
WM搬送信号のパルス幅が最小となったときの波形であ
る。図2におけるΔτは、パルス幅の最大変化量を示
し、破線部は無変調時のPWM搬送信号波形である。こ
のようにPWM変調における搬送波のパルス幅はτ±Δ
τ以内で変化する。
FIG. 2 shows the waveform of the PWM modulation signal in the PWM modulator 13, and FIG. 2 (a) is the waveform of the PWM carrier signal when there is no modulation, where τ is the pulse width and Tc is the period. FIG. 2B shows a waveform when the pulse width of the PWM carrier signal becomes maximum by PWM modulation, and FIG. 2C shows P by PWM modulation.
It is a waveform when the pulse width of the WM carrier signal is minimum. In FIG. 2, Δτ indicates the maximum amount of change in the pulse width, and the broken line portion is the PWM carrier signal waveform at the time of no modulation. Thus, the pulse width of the carrier wave in PWM modulation is τ ± Δ
Change within τ.

【0021】図3は、本発明のクロック信号伝送方法
で、クロック信号送信部9からクロック信号受信部15
への伝送系におけるスペクトル図であり、PWM変調信
号の周波数成分、及びEMI測定帯域が示されている。
同図において、BはEMI測定帯域、fmax 、fmin は
夫々EMI測定帯域Bにおける最高周波数、最低周波
数、fclk はクロック信号発生器10で生成されるクロ
ック信号の基本波周波数である。fclk とその高調波周
波数の両方、又はいずれかがEMI測定帯域B内にある
ものとする。またfc はPWM変調器13のPWM搬送
波周波数である。
FIG. 3 shows a clock signal transmitting method according to the present invention.
FIG. 3 is a spectrum diagram in a transmission system to the H.V., showing frequency components of a PWM modulation signal and an EMI measurement band.
In the figure, B is the EMI measurement band, fmax and fmin are the maximum and minimum frequencies in the EMI measurement band B, and fclk is the fundamental frequency of the clock signal generated by the clock signal generator 10. It is assumed that fclk and / or its harmonic frequency are within the EMI measurement band B. Further, fc is the PWM carrier frequency of the PWM modulator 13.

【0022】図4はクロック信号受信部15におけるL
PF16の回路例であり、このLPF16は抵抗22と
コンデンサ23で構成される。
FIG. 4 shows L in the clock signal receiving section 15.
This is an example of a circuit of the PF 16, and the LPF 16 is composed of a resistor 22 and a capacitor 23.

【0023】このような構成を有するクロック信号伝送
方法の動作について説明する。図1のクロック信号送信
部9において、クロック信号発生器10でクロック信号
が生成される。このクロック信号は基本波周波数fclk
と、その高調波を含んでいるものとする。1/N分周器
11はクロック信号の基本波周波数を1/Nに分周し、
LPF12がその基本波周波数成分fclk /Nのみを抽
出する。PWM変調器13は周波数fc のPWM搬送波
を生成し、LPF12で抽出された周波数fclk /Nの
信号によってPWM変調する。このとき周波数fc は、
EMI測定帯域Bの最高周波数fmax に対してfc −f
clk /N>fmax となるよう設定する。
The operation of the clock signal transmission method having such a configuration will be described. In the clock signal transmitter 9 of FIG. 1, the clock signal generator 10 generates a clock signal. This clock signal is the fundamental frequency fclk
And its harmonics. The 1 / N frequency divider 11 divides the fundamental frequency of the clock signal into 1 / N,
The LPF 12 extracts only the fundamental frequency component fclk / N. The PWM modulator 13 generates a PWM carrier wave of frequency fc, and performs PWM modulation with the signal of frequency fclk / N extracted by the LPF 12. At this time, the frequency fc is
Fc-f for the maximum frequency fmax of the EMI measurement band B
Set so that clk / N> fmax.

【0024】PWM変調器13で生成されるPWM変調
信号を数式で表すと、以下のようになる。無変調時のP
WM搬送信号vc(t)は、その繰り返し周期をTc 、無変
調時のパルス幅をτとすると、次の(1)式で表され
る。
The PWM modulation signal generated by the PWM modulator 13 is expressed as follows. P at no modulation
The WM carrier signal vc (t) is expressed by the following equation (1), where Tc is its repetition period and τ is the pulse width during non-modulation.

【数1】 [Equation 1]

【0025】またクロック信号発生器10で生成した周
波数fclk のクロック信号を1/N分周器11で1/N
に分周し、LPF12でその基本波成分のみを抽出した
ときの信号vclk(t)は、次の(2)式で表される。
Further, the clock signal of frequency fclk generated by the clock signal generator 10 is 1 / N by the 1 / N frequency divider 11.
The signal vclk (t) when the fundamental wave component is extracted by the LPF 12 is expressed by the following equation (2).

【数2】 [Equation 2]

【0026】(1)式におけるパルス幅τが(2)式の
信号によって変調されたとき、τは(3)式のようにな
る。ここでmは変調率である。
When the pulse width τ in the equation (1) is modulated by the signal of the equation (2), τ becomes the equation (3). Here, m is a modulation rate.

【数3】 (3)式を(1)式のτに代入すると、PWM変調器1
3より出力されるPWM変調信号は、(4)式で表され
る信号となる。
[Equation 3] Substituting equation (3) into τ in equation (1), the PWM modulator 1
The PWM modulation signal output from 3 is a signal represented by the equation (4).

【数4】 [Equation 4]

【0027】(4)式は(5)式で示される三角関数の
公式
Formula (4) is the trigonometric function formula shown in Formula (5).

【数5】 を用いると、(6)式のようになる。[Equation 5] Is used, it becomes like a formula (6).

【数6】 さらにベッセル関数の公式(7)式[Equation 6] Furthermore, formula (7) of Bessel function

【数7】 によって、ベッセル関数の級数展開を用いると、変調時
のPWM搬送信号vc(t)は、(8)式のように表され
る。
[Equation 7] Thus, when the series expansion of the Bessel function is used, the PWM carrier signal vc (t) at the time of modulation is expressed by the equation (8).

【数8】 [Equation 8]

【0028】そしてこの(8)式に三角関数の公式
(9)式を適用すると、vc(t)は最終的には、(10)
式で表される信号となる。
Applying the trigonometric formula (9) to this formula (8), vc (t) finally becomes (10)
The signal is expressed by the equation.

【数9】 [Equation 9]

【数10】 [Equation 10]

【0029】(10)式において(a) は直流成分、(b)
は送信側で生成される周波数fclkのクロック信号の1
/N分周信号の基本波成分、(c) は周波数fc のPWM
搬送波の基本波及び高調波成分、(d) は(c) における基
本波成分及び各高調波成分の第1次側波帯、(e) は同じ
く(c) における各成分の第2次側波帯、(f) は(c) にお
ける各成分の3次以上の奇数次側波帯、(g) は(c) にお
ける各成分の4次以上の偶数次側波帯を表す。
In the equation (10), (a) is a direct current component, and (b) is
Is 1 of the clock signal of frequency fclk generated on the transmission side.
/ N divided signal fundamental wave component, (c) is PWM of frequency fc
The fundamental and harmonic components of the carrier wave, (d) is the primary sideband of the fundamental component and each harmonic component in (c), and (e) is the secondary sideband of each component in (c). The band, (f) represents the third and higher order odd sidebands of each component in (c), and (g) represents the fourth and higher even sidebands of each component in (c).

【0030】ここでn=1のとき、(10)式における
三角関数、及びベッセル関数Jの()内の部分は、(1
1)式のように変形できる。
Here, when n = 1, the trigonometric function in the equation (10) and the part of the Bessel function J in () are (1)
It can be transformed as in equation (1).

【数11】 [Equation 11]

【0031】例えば、ΔτがTc の6%程度、すなわち
(12)式の条件下では、
For example, when Δτ is about 6% of Tc, that is, under the condition of equation (12),

【数12】 (11)式の値は約0.2 となり、ベッセル関数の性質よ
り、(13)式が成り立つ。尚、Δτ/Tc の値は数%
程度で(13)式が十分成立する。
[Equation 12] The value of the equation (11) is about 0.2, and the equation (13) is established from the property of the Bessel function. The value of Δτ / Tc is several%
The expression (13) is sufficiently satisfied.

【数13】 [Equation 13]

【0032】これにより(10)式において、PWM搬
送波の基本波成分fc における2次以上の側波帯成分、
すなわち同式でn=1の場合の(e) 以降が0で近似でき
ることになる。
Thus, in the equation (10), the second or higher sideband component in the fundamental wave component fc of the PWM carrier wave,
That is, in the same equation, the following (e) when n = 1 can be approximated by 0.

【0033】同様に(12)式の条件でfc の高調波成
分における2次以上の側波帯成分、、すなわち(10)
式でn≧2の場合の(e) 以降については、ベッセル関数
の性質より、(14)式及び(15)式が成り立つ。
Similarly, under the condition of equation (12), the second or higher sideband component in the harmonic component of fc, that is, (10)
After (e) in the case of n ≧ 2, the equations (14) and (15) hold due to the nature of the Bessel function.

【数14】 [Equation 14]

【数15】 [Equation 15]

【0034】また(10)式の(e) 以降の式は、1/n
と各ベッセル関数Jk(0.2n) との積があるため、n≧2
では近似的に0となる。すなわち(12)式の条件下で
は、fc の高調波成分における2次以上の側波帯成分に
ついても、0で近似できることになる。このため(1
0)式は(16)式のように近似できる。
Further, the expression after (e) in the expression (10) is 1 / n
And there is a product of each Bessel function Jk (0.2n), n ≧ 2
Then becomes approximately 0. That is, under the condition of the expression (12), the second or higher sideband component in the harmonic component of fc can be approximated by zero. Therefore (1
Equation (0) can be approximated as equation (16).

【数16】 [Equation 16]

【0035】(16)式において、(h) は直流成分、
(i) は送信側で生成される周波数fclk のクロック信号
の1/N分周信号の基本波成分、(j) は周波数fc のP
WM搬送波の基本波及び高調波成分、(k) は(j) におけ
る基本波及び高調波成分の第1次側波帯成分となる。
In the equation (16), (h) is a DC component,
(i) is the fundamental wave component of the 1 / N frequency-divided signal of the clock signal of frequency fclk generated on the transmission side, and (j) is P of the frequency fc.
The fundamental wave and harmonic components of the WM carrier, and (k) are the primary sideband components of the fundamental wave and harmonic components in (j).

【0036】上記よりPWM変調器13より出力される
PWM変調信号の周波数成分は図3に示すように、EM
I測定帯域Bより低域側にfclk /N、高域側にfc −
fclk /N、fc 、fc +fclk /N、及びその高調波
成分nfc −fclk /N、nfc 、nfc +fclk /N
(n=2,3・・・)が存在することとなる。
From the above, the frequency component of the PWM modulation signal output from the PWM modulator 13 is EM as shown in FIG.
I fclk / N on the low frequency side of measurement band B and fc − on the high frequency side
fclk / N, fc, fc + fclk / N, and its harmonic components nfc-fclk / N, nfc, nfc + fclk / N
(N = 2, 3 ...) Exists.

【0037】このようなPWM変調信号は、伝送線路1
4を通してクロック信号受信部15内のLPF16へ伝
送される。通常、EMI測定帯域Bのfmin 、fmax は
夫々、fmin =30MHz 程度、fmax =1GHz 程度とな
る。従ってLPF16は、図4に示すような抵抗22と
コンデンサ23からなる簡単なフィルタ構成でよく、上
記変調信号よりfclk /Nを分周基準クロック信号とし
て抽出できる。抽出された周波数fclk /Nの信号は位
相比較器17へ入力される。
Such a PWM modulation signal is transmitted to the transmission line 1
4 to the LPF 16 in the clock signal receiver 15. Normally, fmin and fmax of the EMI measurement band B are about fmin = 30 MHz and about fmax = 1 GHz, respectively. Therefore, the LPF 16 may have a simple filter configuration including the resistor 22 and the capacitor 23 as shown in FIG. 4, and can extract fclk / N as the divided reference clock signal from the modulation signal. The signal of the extracted frequency fclk / N is input to the phase comparator 17.

【0038】位相比較器17、LPF18、VCO1
9、1/N分周器20から構成される位相同期ループに
おいて、VCO19は周波数fclk と、その高調波から
なる信号を発振する。周波数fclk /Nの分周クロック
信号と、VCO19の基準クロック信号を1/N分周器
20で1/Nに分周した分周基準クロック信号とは、位
相比較器17で位相比較され、その出力信号(位相誤差
信号)がLPF18に入力される。LPF18では入力
された信号の高周波成分を削除し、位相比較器17へ入
力される両信号の位相差に比例した直流電圧を生成し
て、VCO19へ出力する。
Phase comparator 17, LPF 18, VCO 1
In the phase locked loop composed of the 9 and 1 / N frequency divider 20, the VCO 19 oscillates a signal composed of the frequency fclk and its harmonics. The divided clock signal having the frequency fclk / N and the divided reference clock signal obtained by dividing the reference clock signal of the VCO 19 into 1 / N by the 1 / N divider 20 are phase-compared by the phase comparator 17, The output signal (phase error signal) is input to the LPF 18. The LPF 18 deletes the high frequency component of the input signal, generates a DC voltage proportional to the phase difference between both signals input to the phase comparator 17, and outputs the DC voltage to the VCO 19.

【0039】VCO19ではこの直流電圧を用いてその
発振信号の位相が、周波数fclk /Nの抽出信号の位相
と同期するよう発振信号の位相を制御する。これにより
VCO19より出力される信号は、周波数fclk とその
高調波からなり、位相が周波数fclk /Nの抽出信号の
位相と同期するようになる。従ってクロック信号送信部
9内のクロック信号発生器10で生成される元のクロッ
ク信号と位相が同期したクロック信号が、クロック信号
受信部15で再生されることになる。この再生クロック
信号は内部回路21へ入力され、内部回路21を動作さ
せる。
The VCO 19 uses this DC voltage to control the phase of the oscillation signal so that the phase of the oscillation signal is synchronized with the phase of the extraction signal of the frequency fclk / N. As a result, the signal output from the VCO 19 is composed of the frequency fclk and its harmonics, and its phase is synchronized with the phase of the extraction signal of the frequency fclk / N. Therefore, the clock signal receiving section 15 reproduces the clock signal whose phase is synchronized with the original clock signal generated by the clock signal generator 10 in the clock signal transmitting section 9. This reproduced clock signal is input to the internal circuit 21 to operate the internal circuit 21.

【0040】なお、以上のクロック信号伝送方法を画像
表示応用機器や情報携帯端末機器に用いることができ
る。画像表示応用機器がPC本体とディスプレイとから
構成されるものとする。クロック信号受信部15を液晶
ディスプレイモニタとし、PC本体から表示データとク
ロック信号とを前記モニタに転送する場合、両者を結合
するケーブル(伝送線路14)から放射される電磁波の
周波数をEMIの測定帯域から除くことができる。
The above clock signal transmission method can be applied to image display application equipment and portable information terminal equipment. It is assumed that the image display application device includes a PC main body and a display. When the clock signal receiving unit 15 is a liquid crystal display monitor and the display data and the clock signal are transferred from the PC main body to the monitor, the frequency of the electromagnetic wave radiated from the cable (transmission line 14) coupling the two is measured in the EMI measurement band. Can be excluded from.

【0041】[0041]

【発明の効果】以上のように本発明のクロック信号伝送
方法及び装置によれば、クロック信号の伝送系における
同信号の基本波及び高調波成分がEMI測定帯域内では
原理的に発生しなくなり、クロック信号の伝送系に起因
するEMIの発生を抑制することができる。
As described above, according to the clock signal transmission method and apparatus of the present invention, the fundamental wave and harmonic components of the clock signal transmission system do not occur in principle within the EMI measurement band. It is possible to suppress the occurrence of EMI due to the clock signal transmission system.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態におけるクロック信号伝送
方法の原理を示すブロック図
FIG. 1 is a block diagram showing the principle of a clock signal transmission method according to an embodiment of the present invention.

【図2】本実施の形態のPWM変調器におけるPWM搬
送波の波形図
FIG. 2 is a waveform diagram of a PWM carrier wave in the PWM modulator according to the present embodiment.

【図3】本実施の形態のクロック信号送信部より出力さ
れる信号の周波数成分、及びEMI測定帯域を示すスペ
クトル図
FIG. 3 is a spectrum diagram showing frequency components of a signal output from the clock signal transmission unit of this embodiment and an EMI measurement band.

【図4】本実施の形態のクロック信号受信部に用いられ
るLPFの構成例
FIG. 4 is a configuration example of an LPF used in the clock signal receiving section of the present embodiment.

【図5】従来のクロック信号伝送方法の原理を示すブロ
ック図
FIG. 5 is a block diagram showing the principle of a conventional clock signal transmission method.

【図6】従来のクロック信号送信部より出力される信号
の周波数成分、及びEMI測定帯域を示すスペクトル図
FIG. 6 is a spectrum diagram showing frequency components of a signal output from a conventional clock signal transmitter and an EMI measurement band.

【符号の説明】[Explanation of symbols]

9 クロック信号送信部 10 クロック信号発生器 11 1/N分周器 12 LPF 13 PWM変調器 14 伝送線路 15 クロック信号受信部 16 LPF 17 位相比較器(PC) 18 LPF 19 VCO 20 1/N分周器 21 内部回路 9 Clock signal transmitter 10 Clock signal generator 11 1 / N frequency divider 12 LPF 13 PWM modulator 14 Transmission line 15 Clock signal receiver 16 LPF 17 Phase comparator (PC) 18 LPF 19 VCO 20 1 / N frequency divider 21 Internal circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 クロック信号を発生し、前記クロック信
号を周波数変換することにより、伝送用クロック信号を
生成するクロック信号送信部と、前記クロック信号送信
部より出力される伝送用クロック信号を伝送する伝送線
路と、前記伝送線路で伝送された伝送用クロック信号を
受信するクロック信号受信部と、により構成される機器
におけるクロック信号伝送方法であって、 前記クロック信号送信部でクロック信号を生成し、 前記クロック信号の周波数を分周して低域成分を抽出す
ることにより、分周クロック信号に変換し、 前記分周クロック信号でPWM搬送信号をPWM変調
し、 前記PWM変調信号を前記伝送用クロック信号として前
記伝送路を通して前記クロック信号受信部に伝送し、 前記クロック信号受信部では前記PWM変調信号を復調
して前記分周クロック信号を再生し、 電圧制御発振回路を用いて基準クロック信号を発振し、 前記基準クロック信号を分周して分周基準クロック信号
を生成し、 前記PWM復調によって得られた分周クロック信号を入
力し、前記分周基準クロック信号に対して位相制御を行
い、前記分周クロック信号に同期した基準クロック信号
を前記電圧制御発振回路から得ることを特徴とするクロ
ック信号伝送方法。
1. A clock signal transmission unit that generates a clock signal and frequency-converts the clock signal to generate a transmission clock signal, and a transmission clock signal output from the clock signal transmission unit. A clock signal transmitting method in a device configured by a transmission line and a clock signal receiving unit that receives the transmission clock signal transmitted by the transmission line, wherein the clock signal transmitting unit generates a clock signal, The frequency of the clock signal is frequency-divided to extract a low-frequency component to be converted into a frequency-divided clock signal, the PWM carrier signal is PWM-modulated by the frequency-divided clock signal, and the PWM-modulated signal is transmitted to the transmission clock. The signal is transmitted to the clock signal receiving unit through the transmission line, and the PWM modulation is performed in the clock signal receiving unit. Signal to regenerate the divided clock signal, oscillate a reference clock signal using a voltage controlled oscillator circuit, divide the reference clock signal to generate a divided reference clock signal, and generate the divided reference clock signal by the PWM demodulation. A clock characterized in that the obtained divided clock signal is input, phase control is performed on the divided reference clock signal, and a reference clock signal synchronized with the divided clock signal is obtained from the voltage controlled oscillator circuit. Signal transmission method.
【請求項2】 前記クロック信号の基本波周波数及びそ
の高調波周波数の少なくとも一方が、放射電磁界ノイズ
の測定帯域内にあり、前記クロック信号送信部における
PWM搬送信号の周波数と前記クロック信号の基本波周
波数の分周成分との差が、前記放射電磁界ノイズの測定
帯域の最高周波数よりも大きいことを特徴とする請求項
1記載のクロック信号伝送方法。
2. The fundamental frequency of the clock signal and at least one of the harmonic frequencies thereof are within the measurement band of the radiated electromagnetic field noise, and the frequency of the PWM carrier signal in the clock signal transmitter and the fundamental frequency of the clock signal. 2. The clock signal transmission method according to claim 1, wherein a difference between the frequency component and the frequency-divided component is larger than the highest frequency in the measurement band of the radiated electromagnetic field noise.
【請求項3】 前記クロック信号送信部におけるPWM
搬送信号のパルス幅の最大変化量が、搬送波周期の数%
程度であることを特徴とする請求項1記載のクロック信
号伝送方法。
3. The PWM in the clock signal transmitter
The maximum change in the pulse width of the carrier signal is a few% of the carrier cycle.
The clock signal transmission method according to claim 1, wherein the clock signal transmission method is a degree.
【請求項4】 クロック信号を発生し、前記クロック信
号を周波数変換することにより、伝送用クロック信号を
生成するクロック信号送信部と、 前記クロック信号送信部より出力される伝送用クロック
信号を伝送する伝送線路と、 前記伝送線路で伝送された伝送用クロック信号を受信す
るクロック信号受信部と、を具備するクロック信号送信
受信装置であって、 前記クロック信号送信部は、 クロック信号を発生するクロック信号発生器と、 前記クロック信号発生器で生成されたクロック信号の周
波数を分周し、低域成分を抽出して分周クロック信号を
出力する分周手段と、 前記分周手段から出力される分周クロック信号でPWM
変調を行うPWM変調器と、を有するものであり、 前記クロック信号受信部は、 前記伝送線路を介して受信された前記PWM変調信号を
復調して前記分周クロック信号を再生するLPFと、 前記LPFの分周クロック信号に同期して、前記クロッ
ク信号発生器で生成されたクロック信号と同一周波数を
有する基準クロック信号を生成する位相同期手段と、 前記位相同期手段で生成された基準クロック信号で動作
する内部回路と、を有するものであることを特徴とする
クロック信号送信受信装置。
4. A clock signal transmitting unit that generates a clock signal and frequency-converts the clock signal to generate a transmission clock signal, and transmits the transmission clock signal output from the clock signal transmitting unit. A clock signal transmission / reception device comprising: a transmission line; and a clock signal reception unit that receives a transmission clock signal transmitted by the transmission line, wherein the clock signal transmission unit is a clock signal that generates a clock signal. A generator, a frequency dividing unit that divides the frequency of the clock signal generated by the clock signal generator, extracts a low frequency component and outputs a divided clock signal, and a frequency dividing unit that outputs the divided frequency signal. PWM with a circular clock signal
A PWM modulator that performs modulation, the clock signal receiving unit demodulates the PWM modulation signal received through the transmission line to reproduce the divided clock signal, and the LPF, Phase synchronization means for generating a reference clock signal having the same frequency as the clock signal generated by the clock signal generator in synchronization with the divided clock signal of the LPF; and a reference clock signal generated by the phase synchronization means. An internal circuit that operates, and a clock signal transmission / reception device characterized by the above.
【請求項5】 請求項1〜3の何れか1項記載のクロッ
ク信号伝送方法を用いたことを特徴とする画像表示応用
機器。
5. An image display application device using the clock signal transmission method according to claim 1. Description:
JP2001277635A 2001-09-13 2001-09-13 Clock signal transmitting method, clock signal transmitting and receiving device, and image display applied apparatus Pending JP2003084857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001277635A JP2003084857A (en) 2001-09-13 2001-09-13 Clock signal transmitting method, clock signal transmitting and receiving device, and image display applied apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001277635A JP2003084857A (en) 2001-09-13 2001-09-13 Clock signal transmitting method, clock signal transmitting and receiving device, and image display applied apparatus

Publications (1)

Publication Number Publication Date
JP2003084857A true JP2003084857A (en) 2003-03-19

Family

ID=19102132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001277635A Pending JP2003084857A (en) 2001-09-13 2001-09-13 Clock signal transmitting method, clock signal transmitting and receiving device, and image display applied apparatus

Country Status (1)

Country Link
JP (1) JP2003084857A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126749A1 (en) * 2007-04-11 2008-10-23 Fujitsu Ten Limited Signal processing apparatus, antenna apparatus, and demodulation apparatus
US7456829B2 (en) 2004-12-03 2008-11-25 Hewlett-Packard Development Company, L.P. Methods and systems to control electronic display brightness
US10923074B2 (en) 2018-04-24 2021-02-16 Samsung Display Co., Ltd. Receiving circuit with offset voltage compensation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456829B2 (en) 2004-12-03 2008-11-25 Hewlett-Packard Development Company, L.P. Methods and systems to control electronic display brightness
JP2009266247A (en) * 2004-12-03 2009-11-12 Hewlett-Packard Development Co Lp Method and system to control electronic display brightness
WO2008126749A1 (en) * 2007-04-11 2008-10-23 Fujitsu Ten Limited Signal processing apparatus, antenna apparatus, and demodulation apparatus
JP2008263338A (en) * 2007-04-11 2008-10-30 Fujitsu Ten Ltd Signal processor, antenna apparatus, and demodulation device
US10923074B2 (en) 2018-04-24 2021-02-16 Samsung Display Co., Ltd. Receiving circuit with offset voltage compensation

Similar Documents

Publication Publication Date Title
JP5829264B2 (en) Frequency multiplier transceiver
US8681914B2 (en) Clock offset compensator
US7548737B2 (en) System and apparatus for a direct conversion receiver and transmitter
WO1994022224A1 (en) Frequency synthesizer
US7242259B2 (en) Active backscatter transponder, communication system comprising the same and method for transmitting data by way of such an active backscatter transponder
JP2008122255A (en) Distance measuring device
JP2003084857A (en) Clock signal transmitting method, clock signal transmitting and receiving device, and image display applied apparatus
JP2002314517A (en) Clock signal transmission method and clock signal transmitting and receiving device, image display application device and information mobile terminal
US4475216A (en) FSK Data transceiver
CN111490782B (en) Up-converter of direct up-conversion transmitter and up-conversion method
JP3220369U (en) Frequency shift keying modulation and demodulation structure in communication transceiver
JP2002217879A (en) Method and device for transmitting clock signal, and clock signal receiving device
CN101729044B (en) Modulated supply spread spectrum
JP2919328B2 (en) Modulation circuit
JP3673515B2 (en) Jitter generator
CN213402977U (en) Low-phase-noise phase-locked dielectric oscillator
JPH04297150A (en) Digital modulation system for spread spectrum communication
JPH0758548A (en) Information transmission system
TWI231652B (en) The kit of the local oscillator of airborne VHF multimode communication transceiver
TWM578052U (en) Frequency shift keying modulation and demodulation structure for communication transceiver
US7496166B1 (en) Dual clock spread for low clock emissions with recovery
JPH0427744B2 (en)
JPS5856415B2 (en) Phase demodulation circuit for ultrasonic detection type vortex flowmeter
JPS61200723A (en) Forming circuit for angular modulation transmission wave in simultaneous transmission and reception communication equipment
JPH09298496A (en) Transmitter-receiver for pilot signal