JP2003063900A - Method for treating surface of single crystal semiconductor substrate - Google Patents

Method for treating surface of single crystal semiconductor substrate

Info

Publication number
JP2003063900A
JP2003063900A JP2001257393A JP2001257393A JP2003063900A JP 2003063900 A JP2003063900 A JP 2003063900A JP 2001257393 A JP2001257393 A JP 2001257393A JP 2001257393 A JP2001257393 A JP 2001257393A JP 2003063900 A JP2003063900 A JP 2003063900A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
crystal semiconductor
single crystal
etching solution
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001257393A
Other languages
Japanese (ja)
Inventor
Kenji Araki
建次 荒木
Hisafumi Uozumi
久文 魚住
Masashi Yamaguchi
真史 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daido Steel Co Ltd
Original Assignee
Daido Steel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daido Steel Co Ltd filed Critical Daido Steel Co Ltd
Priority to JP2001257393A priority Critical patent/JP2003063900A/en
Publication of JP2003063900A publication Critical patent/JP2003063900A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PROBLEM TO BE SOLVED: To provide a method for treating the surface of the single crystal semiconductor substrate, capable of uniformly and easily forming many minute protrusions having distributions and configurations which are different for the upper surface from the lower surface, in the technology for forming a random pyramid-like texture on the surface of the single crystal semiconductor substrate. SOLUTION: Dispersed and minute but a little larger protrusions 14b are formed on the upper surface 12b of the single crystal semiconductor substrate where bubbles stay in an etching solution, and delicately minute protrusions 14a are formed on the lower surface 12a of the single crystal semiconductor substrate which bubbles, ascending from the lower part of an etching bath, collide the lower surface 12a and move therealong. Thus, many random pyramid- like textures, having distributions and configurations which are different for the upper surface 12a from the lower surface 12b, can uniformly and easily be formed on the surface 12 of the single crystal semiconductor substrate 10.

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、単結晶半導体基板
の表面に多数の微小突起を均一に形成する単結晶半導体
基板の表面処理方法に関する。 【0002】 【従来の技術】単結晶半導体基板の表面の反射率を低下
させることによりLEDの発光効率や太陽電池セルの変
換効率を高めることなどを目的として、その単結晶半導
体基板の表面に四角錐状の多数の微小突起を均一に形成
した表面処理構造であるいわゆるランダムピラミッドテ
クスチャが設けられる場合がある。単結晶半導体基板の
このような表面処理はテクスチャ処理とも呼ばれ、この
テクスチャ処理によってLEDの発光面あるいは太陽電
池の受光面に設けられる微小突起の頂角は90°以下の
角度たとえば70.5°とされるので、LED発光面あ
るいは太陽電池受光面の反射率が低下させられ、LED
の発光効率や太陽電池セルの変換効率が向上される。ま
た、単結晶半導体基板の下面に設けられた微小突起は下
面電極形成に際しポイントコンタクト面の形成を実現す
ることでLEDあるいは太陽電池の特性を向上させる。 【0003】上記従来のランダムピラミッドテクスチャ
は、従来技術によれば単結晶半導体基板をたとえば沸騰
した状態の水酸化ナトリウムの0.5wt%溶液に10
分ほど浸漬することにより形成される。しかし、そのよ
うな方法で得られる微小突起は通常10μm程度の高さ
のものであり、フォトリソグラフィ工程においてスピナ
ーなどにより塗布されるレジストの数μm程度の厚みよ
りも小さいものを得ることができなかった。このような
10μm程度の高さの微小突起が形成された上記従来の
単結晶半導体基板の表面に対して、スクリーン印刷を用
いて電極パターンを形成する場合には問題にならないの
であるが、フォトリソグラフィあるいはスパッタなどを
用いて厚みが薄く且つ微細な電極パターンを形成しよう
とする場合には、所定の電極パターンが抜かれたレジス
ト上に電極材料をスパッタなどにより全面的に固着させ
た後にそのレジストを除去すると、フォトリソグラフィ
に用いるレジストの厚みが数μm程度と比較的薄いの
で、所定の電極パターン以外の領域において微小突起の
頂部に電極材料が局所的に残留するなどの不都合が生じ
ていた。また、上記従来のテクスチャ処理では、半導体
基板表面に形成される複数の微小突起が不均一に形成さ
れる場合があり、たとえば単結晶半導体基板の下面に不
均一に微小突起が形成されると、コンタクト領域の面積
割合および分布が不安定なものとなる為、LEDあるい
は太陽電池の特性のばらつきの原因となるという不都合
があった。 【0004】上記従来技術の不都合を解消する為に、本
出願人は以前に、単結晶半導体基板の表面を疎水面に改
質し、疎水面に改質されたその単結晶半導体基板の表面
に有機分子を付着させた後に異方性エッチングをおこな
うテクスチャ処理技術を出願した。特願2000−14
8464号出願に記載されている単結晶半導体基板の表
面処理方法がそれである。この技術によれば、単結晶半
導体基板の表面が疎水面に改質され、有機分子が好適に
付着された後に異方性エッチングがおこなわれる為、有
機分子が付着した部分を頂点とする多数の四角錐状の微
小突起が均一に形成され、厚みが薄く且つ微細な電極パ
ターンの形成、およびコンタクト領域に所望の面積割合
および分布を与える単結晶半導体基板の表面処理が可能
となった。 【0005】ところで、前記単結晶半導体基板表面に形
成されるランダムピラミッドテクスチャは、単結晶半導
体基板の上面と下面とで異なった分布および性状とする
のが好適であり、たとえば上面にはきめ細かく密な微小
突起を設け、下面にはまばらで粗な微小突起を設けるこ
とで、上面すなわちLED発光面あるいは太陽電池受光
面に設けられた微小突起によりLED発光面あるいは太
陽電池受光面の反射率が低下することでLEDの発光効
率あるいは太陽電池の変換効率が向上され、また、下面
に設けられた微小突起は電極形成に際しポイントコンタ
クト面の形成を実現することでLEDあるいは太陽電池
の特性を向上させる。 【0006】 【発明が解決しようとする課題】しかし、前記本出願人
の先願に記載されている単結晶半導体基板の表面処理方
法は、前記従来技術の不都合を解消する一方で、たとえ
ば単結晶半導体基板の表面に異なった分布および性状を
備えた二種類以上の微小突起を形成する為にはエッチン
グ浴が複数必要となることや、プロセスが煩雑なものと
なるといった課題が残されていた。また、従来技術によ
り上面と下面とで異なる分布および性状のランダムピラ
ミッドテクスチャを形成するには、片面を保護してもう
片方の面にエッチングを施す必要があり、テクスチャ処
理には強アルカリ性水溶液を高温で用いる為、通常おこ
なわれているフォトレジストの形成やテープ貼りなどに
よる片面のカバーなどといった手法を用いることができ
ず、酸化膜あるいは窒化膜などで保護するしかなかっ
た。この場合、単結晶半導体基板が高温あるいは真空を
経験する工程を追加する必要が生じ、コストアップの原
因となるとともに、単結晶半導体基板そのものが劣化し
てしまうといった課題があった。 【0007】本発明は、以上の事情を背景として為され
たものであって、その目的とするところは、単結晶半導
体基板の表面にランダムピラミッドテクスチャを形成す
る技術に関して、上面と下面とで分布および性状の異な
る多数の微小突起を均一に且つ簡便に形成することがで
きる単結晶半導体基板の表面処理方法を提供することに
ある。 【0008】 【課題を解決するための手段】上記目的を達成する為
に、本発明の要旨とするところは、単結晶半導体基板の
表面に均一な多数の微小突起を形成する為の表面処理を
施す単結晶半導体基板の表面処理方法であって、前記単
結晶半導体基板をその表面が鉛直方向に対して60〜9
0°の角度をとるようにエッチング液中に浸漬させ、そ
のエッチング液の温度をそのエッチング液中で気泡が連
続的に発生する温度として前記表面処理を施すことを特
徴とするものである。ここで、平面と直線の成す角度は
一般に平面と直線との間に張られる複数の角度のうち最
小の角度をいい、従って単結晶半導体基板の表面と鉛直
方向との成す角度は表面と鉛直方向との間に張られる複
数の角度のうち最小の角度となり、その最大値は90°
である。 【0009】 【発明の効果】このようにすれば、エッチング液中にお
いて気泡が滞留する単結晶半導体基板上側の表面にはま
ばらで大きめのテクスチャが形成され、エッチング浴下
部から上昇してきた気泡がぶつかり平面に沿って流動す
る単結晶半導体基板下側の表面には小さくきめ細かなテ
クスチャが形成される。すなわち、本発明によれば、単
結晶半導体基板の表面にランダムピラミッドテクスチャ
を形成するに際して、上面と下面とで分布および性状の
異なる多数の微小突起を均一に且つ簡便に形成すること
ができる単結晶半導体基板の表面処理方法を提供するこ
とができる。 【0010】 【実施例】以下、本発明の一実施例を図面に基づいて詳
細に説明する。尚、以下の実施例において、各図の寸法
比等は必ずしも正確に描かれていない。 【0011】図1は、たとえばシリコン、ゲルマニウ
ム、ガリウム−ヒ素などのIV族元素、III−V族元素か
ら成る単結晶半導体基板10の表面12に、高さが均一
且つ均等の面積密度で多数個形成される四角錐状の微小
突起14から成る表面処理構造であるランダムピラミッ
ドテクスチャを形成する工程を説明する工程図である。
上記微小突起14は、図2の平面図および図3の斜視図
に1個だけ例示するように、たとえば単結晶半導体基板
10の(100)面から突設され、1μm〜数μmの高
さHおよび底辺Lを有するものであり、傾斜した四面が
(111)面となっている。また、上記四角錐状の微小
突起14は、その頂角がたとえば70.5°となってい
る。上記単結晶半導体基板10は、たとえば太陽電池セ
ル、LEDなどの基板として用いられるものである。図
1に示される工程は、たとえば太陽電池セルやLEDの
製造工程のうちたとえばSiO2から成る絶縁保護膜を
形成する工程や電極形成工程の前に組み入れられる。 【0012】図4は、本発明の単結晶半導体基板10の
表面処理に用いられる器具の一例であるキャリア16に
複数の単結晶半導体基板10を設置した様子を示す図で
あり、(a)は平面図、(b)は平面図一点鎖線で切断
した断面図である。本発明は、単結晶半導体基板をその
表面が鉛直方向に対して一応の効果が得られる値たとえ
ば60〜90°の角度をとるようにエッチング液中に浸
漬させるものであるが、この図4に示すように本実施例
ではその角度を最大値である90°すなわち水平として
単結晶半導体基板10に表面処理を施した。単結晶半導
体基板10と鉛直方向との成す角が60°より下回ると
きには単結晶半導体基板10の上側の表面12bに気泡
が気泡が滞留せず、上側の表面12bと下側の表面12
aのエッチング条件が似たものとなる為、形成される微
小突起14に上面と下面とで分布および性状の顕著な差
異が発生し難い。以下、図1に示す本実施例の単結晶半
導体基板10の表面処理工程について詳細に説明する
が、特にことわらない限りはたとえば図4に示すよう
に、キャリア16に乗せられたままの状態である複数の
単結晶半導体基板10に一連の表面処理が施されるもの
とする。 【0013】先ず、図1の脱水工程P1において、単結
晶半導体基板10に、たとえばオーブンなどにより15
0℃程度の温度にて10分間ほどの脱水ベークが施さ
れ、その表面12から水分が取り除かれる。 【0014】上記脱水工程P1によって脱水処理が施さ
れた単結晶半導体基板10は、続く有機分子付着工程P
2において、たとえばHMDS(ヘキサメチルジシラザ
ン)などといった液体すなわち単結晶半導体基板10と
比較的反応性の高い有機分子溶液または有機液体中に約
1分間ほど浸漬され、これにより有機分子が単結晶半導
体基板10の表面12に付着させられる。この有機分子
付着工程P2において単結晶半導体基板10の表面12
に有機分子が付着させられることにより、後述する異方
性エッチング工程P4に先だって、微小突起14の基点
が均一に付けられる。 【0015】上記有機分子付着工程P2で表面12に有
機分子を付着させられた単結晶半導体基板10は、有機
分子溶液または有機液体から引き上げられて3分間ほど
自然乾燥させられた後、続く第1乾燥工程P3でN2
ローなどにより完全に乾燥させられ、残留液分を取り除
かれる。このようにするのは、後述する異方性エッチン
グ工程P4において、異方性エッチングのムラの発生を
防止する為である。 【0016】上記第1乾燥工程P3によって乾燥の施さ
れた単結晶半導体基板10には、続く異方性エッチング
工程P4において、たとえば図5の概略図に示すような
装置を用いて異方性エッチング(テクスチャ処理)が施
される。先ず、たとえば角型のビーカー18の中に台座
20およびヒーター22が設置された状態であるところ
に、たとえばKOH、K2CO3などの強アルカリ溶液に
IPA(イソプロパノール)などのアルコールが所定の
割合で混ぜられたエッチング液が流し込まれ、ヒーター
22によってたとえば70〜75℃に加熱される。続い
て、そのような温度にまで加熱されたエッチング液の中
に単結晶半導体基板10が浸漬させられる。ここで、単
結晶半導体基板10がエッチング液の中に入れられてか
ら数十秒後に単結晶半導体基板10の表面12に気泡が
発生しているかどうか確認し、発生していないようだっ
たらIPAを調整して反応速度を一定にする必要があ
る。また、エッチング液の水面から単結晶半導体基板1
0の表面観察が不可能なほど気泡が多い場合には、表面
観察が可能になるまでIPAを少量ずつエッチング液の
中に追加する。異方性エッチングを開始して1〜2分経
つと、単結晶半導体基板10の表面12に黒い斑点のよ
うなものが見え始め、十数分経つと単結晶半導体基板1
0の表面12に見えていたこの斑点のような濃淡が目立
たなくなり、エッチング開始から約20分後に表面12
が全体的に黒くなる。表面12が均一に黒くなった時点
が異方性エッチングの終了の目安であり、表面12が均
一に黒くなってから5〜10分後に単結晶半導体基板1
0をエッチング液から引き上げる。この異方性エッチン
グ工程P4を経ることによって、単結晶半導体基板10
の表面12に、前記有機分子付着工程P2で付着させら
れた有機分子の付着部位を核あるいは頂点とする四角錐
状の微小突起14が形成される。 【0017】上記異方性エッチング工程P4では、単結
晶半導体基板10がその表面12を鉛直方向に対して垂
直を成すようにすなわち水平を成すようにエッチング液
中に浸漬させられており、そのエッチング液の温度がそ
のエッチング液中で気泡が連続的に発生する温度とされ
ている為、図5に示す単結晶半導体基板10の上側の表
面12bには発生した気泡が滞留し、下側の表面12a
にはエッチング浴下部から上昇してきた気泡がぶつかり
平面に沿って流動する。このように、単結晶半導体基板
10の上側の表面12bと下側の表面12aとで異方性
エッチングのおこなわれる状態が異なる為、上面と下面
とで分布および性状の異なる多数の微小突起14が形成
されるものと考えられる。結果として、エッチング液中
において気泡が滞留する単結晶半導体基板上側の表面1
2bにはまばらで大きめの微小突起14bが形成され、
エッチング液内に発生して下部から上昇してきた気泡が
ぶつかり表面に沿って流動する単結晶半導体基板下側の
表面12aには小さくきめ細かな微小突起14aが形成
される。 【0018】上記異方性エッチング工程P4によって、
その表面12に多数の微小突起14aおよび14bが形
成された単結晶半導体基板10は、続く中和工程P5に
おいて、たとえば水素イオン濃度で20%のHClに約
一分間浸漬させられることにより、その表面12に残留
するエッチング液である強アルカリ溶液を中和反応によ
り取り除かれる。 【0019】上記中和工程P5によって、表面12の強
アルカリ溶液を除去された単結晶半導体基板10は、続
く洗浄工程P6において、まず約30秒間の一次すすぎ
が施される。この一次すすぎによって表面12のHCl
などが洗い流され、次に冷流水によって約5分間の二次
すすぎが施されることによって、単結晶半導体基板10
の表面12が洗浄される。 【0020】上記洗浄工程P6によって洗浄された単結
晶半導体基板10は、続く第2乾燥工程P7において、
たとえばN2ブローなどにより表面12の水分が除去さ
れた後、たとえばオーブンなどにより約150℃程度の
温度にて10分間ほど脱水ベークが施される。以上、図
1に示すP1〜P7の工程を経ることにより、単結晶半
導体基板10の表面12に、上面と下面とで分布および
性状の異なる多数の微小突起14aおよび14bが均一
に形成される。 【0021】図6は、上記図1の工程を経ることにより
上面(表面処理工程における下側の表面)12aと下面
(表面処理工程における上側の表面)12bとで分布お
よび性状の異なる多数の微小突起が均一に形成された単
結晶半導体基板10を用いた太陽電池セル30を示す斜
視図である。この太陽電池セル30の単結晶半導体基板
10には、たとえば不純物としてホウ素が1×1016
-3程度の濃度で拡散されることによってp型とされた
p層32と、たとえば不純物としてリンが拡散されるこ
とによってn型とされたn層34と、単結晶半導体基板
10の表面酸化などにより構成されたSiO2などによ
る反射防止膜36とが下側から上側へ順次設けられてい
る。このn層34は、その上面12aが受光面であり、
光が入射させられるエミッタ層として機能する。このn
層34は、たとえば1×1017〜5×1019cm-3の不
純物濃度と、0.5〜10μmの厚みとを備えている。
上記上面12aにおいて、反射防止膜36のうちの上部
電極38のパターンに対応する場所はフォトリソグラフ
ィ法などを用いてエッチングにより除去されており、そ
の除去された場所に上部電極38がスパッタなどにより
固着されている。ここで、単結晶半導体基板10の上面
12aに形成される微小突起14aの好ましい形状は、
図3に示す高さがH≦2(μm)であり、Hが2μmよ
り大きくなると、たとえばスパッタなどにより単結晶半
導体基板10の上面12aに電極パターンを形成しよう
とする場合に、フォトリソグラフィによって所定の電極
パターンが抜かれたレジスト上に電極材料をスパッタな
どにより全面的に固着させた後にそのレジストを除去す
ると、フォトリソグラフィに用いるレジストの厚みが数
μm程度と比較的薄いので、所定の電極パターン以外の
領域において微小突起14aの頂部に電極材料が局所的
に残留するなどの不都合が生じる。 【0022】また、上記下面12bにおいては、たとえ
ば図7に示すような工程を経て下部電極40が形成され
る。先ず、単結晶半導体基板10を加熱し高温状態でH
2OまたはO2などを接触させることにより単結晶半導体
基板10を構成するシリコンなどの基板材料の表面を酸
化させ、高温酸化層である絶縁保護膜42が形成され
る。図7の(a)はこの状態を示している。次いで、ス
ピンコートなどの手法によってレジスト44が3〜4μ
m程度の厚みで下面12b上に一面に塗布される。この
とき、下面12bに形成された比較的大きい微小突起1
4bは、高さが7〜8μm程度であるので上記レジスト
44を厚み方向に貫通して露出する。図7の(b)はこ
の状態を示している。続いて、エッチング液に浸漬する
などして上記下面12bがエッチング液に接触させら
れ、レジスト44を厚み方向に貫通して露出した部分す
なわち微小突起14bの突端部分が除去され、その頂部
の絶縁保護膜42が局部的に除去される。図7の(c)
はレジスト44が除去された後のこの状態を示してい
る。更に続いて、たとえばスパッタなどにより下部電極
40が下面12bに固着される。 【0023】この状態では、絶縁保護膜42の局部的に
除去された部分すなわち導通窓46を通して下部電極4
0と単結晶半導体基板10内のp層32とが導通させら
れる。従って、本実施例において、上記の工程により下
部電極40が形成される場合には、絶縁保護膜42の一
部をエッチングなどにより除去しなくても、下部電極4
0とp層32とが導通させられるので、フォトリソグラ
フィなどによるパターニング工程を省略でき工程が簡単
で済む。また、下部電極40とp層32とが微小領域で
接触され、p層32の大部分は絶縁保護膜42で覆われ
ることから、金属半導体界面における再結合損失を効率
的に低減できるとともに、下部電極40がミラーとして
作用する為、p層32の厚みで吸収しきれなかった長波
長の入射光も効率良く再吸収される。 【0024】[実験例]以下、本発明の効果を検証する
為に本発明者等がおこなった実験例について説明する。
本発明者等は、単結晶半導体基板としてウェハ抵抗率が
0.1〜10(Ωcm)の値をとる複数のp型単結晶シ
リコンウェハを用意し、先ず、エッチング液にKOHと
IPAの混合溶液を用い、図1に示す前記工程によっ
て、KOHの濃度(wt%)と、IPAの濃度(wt
%)と、エッチング液の温度(℃)と、エッチング時間
(分)を様々に変化させて上記単結晶シリコンウェハに
表面処理を施し、実施例試料A(試料No.1〜88)
を作成した。図8から図11にその結果を示す。尚、こ
の実験により形成された微小突起の形状はピラミッド型
であり、その高さHは底辺の一辺の長さLとほぼ等しか
った。図8から図11に示される結果では、上側の表面
12bにまばらで大きめの微小突起14bが形成され、
下側の表面12aに小さくきめ細かな微小突起14aが
形成されたウェハを○で示し、上下の表面の微小突起1
4が均一で差異が発生しなかったものを△で示す。ま
た、実験結果において×で示されたもので、テクスチャ
粗大化とあるのは微小突起の高さHが2μmより大きく
なってしまったものを指す。 【0025】次に、エッチング液にK2CO3とIPAの
混合溶液を用い、図1に示す前記工程によって、K2
3の濃度(wt%)と、IPAの濃度(wt%)と、
エッチング液の温度(℃)と、エッチング時間(分)を
様々に変化させて前記単結晶シリコンウェハに表面処理
を施し、実施例試料B(試料No.1〜64)を作成し
た。図12から図14にその結果を示す。○、△、およ
び×の意味については実施例試料Aと同様である為、説
明を省略する。 【0026】これらの図8から図14に示される実験結
果によれば、実施例試料AおよびBでは、単結晶シリコ
ンウェハの抵抗率には関わりなく、もっぱらエッチング
液の構成とエッチング液の温度によって単結晶シリコン
ウェハの表面に形成される表面処理構造が変化している
ことがわかる。このように、ウェハに形成される表面処
理構造がエッチング液の構成と処理温度に関係している
のは、本発明がエッチング液の温度をそのエッチング液
中で気泡が連続的に発生する温度として前記表面処理を
施すことを特徴とするものである為と考えられ、エッチ
ング液の温度は混合液が沸騰して沸き立つ温度よりも少
なくとも5℃下回らせて保持した状態で単結晶半導体基
板にエッチングを施すのが好ましいと推察される。 【0027】上述のように、本実施例によれば、エッチ
ング液中において気泡が滞留する単結晶半導体基板上側
の表面12bにはまばらで大きめの微小突起14bが形
成され、エッチング浴下部から上昇してきた気泡がぶつ
かり平面に沿って流動する単結晶半導体基板下側の表面
12aには小さくきめ細かな微小突起14aが形成され
る為、単結晶半導体基板10の表面12にランダムピラ
ミッドテクスチャを形成するに際して、上面12aと下
面12bとで分布および性状の異なる多数のランダムピ
ラミッドテクスチャを均一に且つ簡便に形成することが
できる。 【0028】また、本実施例により表面処理の施された
単結晶半導体基板10を用いた太陽電池30では、上面
12aに小さくきめ細かな微小突起14aが形成される
為、所定の電極パターン以外の領域において、微小突起
14aの頂部に電極材料が局所的に残留することがなく
なる。また、下面12bにはまばらで大きめの微小突起
14bが形成される為、下部電極40とp層32とが微
小領域で接触され、p層32の大部分は絶縁保護膜42
で覆われることから、金属半導体界面における再結合損
失を効率的に低減できるとともに、下部電極40がミラ
ーとして作用する為、p層32の厚みで吸収しきれなか
った長波長の入射光も効率良く再吸収される。 【0029】以上、本発明の一実施例を図面に基づいて
詳細に説明したが、本発明はこれに限定されるものでは
なく、その他の態様においても適用される。 【0030】たとえば、前述の実施例では、エッチング
液として強アルカリ溶液すなわちKOHあるいはK2
3と、アルコールすなわちIPAの混合溶液を用いて
いたが、本発明はこれに限定されるものではなく、表面
処理の施される対象である単結晶半導体基板の種類に応
じて好適なエッチング液が適宜選択されて用いられる。 【0031】また、前述の実施例では、単結晶半導体基
板10をその表面12が鉛直方向に対して垂直を成すよ
うにエッチング液に浸漬させるものであったが、当然に
この傾斜角度は90°に限られるものではなく、異方性
エッチング装置の形状、単結晶半導体基板の枚数などに
応じて本発明の効果が得られる範囲の最小値たとえば6
0〜90°の角度範囲の間で好適な角度が適宜選択され
るものである。 【0032】また、前述の実験例では、単結晶半導体基
板として単結晶シリコンウェハに表面処理を施していた
が、本発明はたとえばゲルマニウム、ガリウム−ヒ素を
はじめとする単結晶半導体基板の表面処理に広く用いら
れるものであり、単結晶シリコンウェハの表面処理に限
定されるものではない。 【0033】その他、一々例示はしないが、本発明はそ
の主旨を逸脱しない範囲で種々の変更が加えられ実施さ
れるものである。
Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention relates to a method for treating a surface of a single crystal semiconductor substrate in which a large number of fine projections are uniformly formed on the surface of the single crystal semiconductor substrate. 2. Description of the Related Art In order to increase the luminous efficiency of an LED or the conversion efficiency of a photovoltaic cell by lowering the reflectance of the surface of a single crystal semiconductor substrate, the surface of the single crystal semiconductor substrate is reduced. In some cases, a so-called random pyramid texture, which is a surface treatment structure in which a large number of pyramidal microprojections are uniformly formed, is provided. Such a surface treatment of the single crystal semiconductor substrate is also called a texture treatment, and by this texture treatment, the apex angle of the minute projection provided on the light emitting surface of the LED or the light receiving surface of the solar cell is 90 ° or less, for example, 70.5 °. Therefore, the reflectance of the LED light emitting surface or the solar cell light receiving surface is reduced,
And the conversion efficiency of the solar cell is improved. In addition, the minute projections provided on the lower surface of the single crystal semiconductor substrate improve the characteristics of the LED or solar cell by realizing the formation of a point contact surface when forming the lower surface electrode. According to the prior art, the above-mentioned conventional random pyramid texture is obtained by adding a single crystal semiconductor substrate to, for example, a 0.5 wt% solution of sodium hydroxide in a boiling state.
It is formed by immersion for about a minute. However, the microprojections obtained by such a method are usually about 10 μm in height, and it is not possible to obtain a resist smaller than about several μm in thickness of a resist applied by a spinner or the like in a photolithography process. Was. In the case where an electrode pattern is formed by screen printing on the surface of the conventional single crystal semiconductor substrate on which such fine projections having a height of about 10 μm are formed, there is no problem. Alternatively, when a thin and fine electrode pattern is to be formed by using a sputtering method or the like, the electrode material is entirely fixed on a resist from which a predetermined electrode pattern has been removed by sputtering or the like, and then the resist is removed. Then, since the thickness of the resist used for photolithography is relatively thin, about several μm, there has been an inconvenience that the electrode material locally remains on the tops of the fine projections in a region other than the predetermined electrode pattern. Further, in the above-described conventional texture processing, a plurality of minute projections formed on the surface of the semiconductor substrate may be formed unevenly. For example, if the minute projections are formed unevenly on the lower surface of the single crystal semiconductor substrate, Since the area ratio and the distribution of the contact region become unstable, there is a disadvantage that the characteristics of the LED or the solar cell may vary. In order to solve the above-mentioned disadvantages of the prior art, the present applicant previously modified the surface of a single-crystal semiconductor substrate to a hydrophobic surface, and applied the modified surface of the single-crystal semiconductor substrate to the hydrophobic surface. We have applied for a texture processing technology that performs anisotropic etching after attaching organic molecules. Japanese Patent Application 2000-14
This is the surface treatment method for a single crystal semiconductor substrate described in the '864 Application. According to this technique, the surface of the single crystal semiconductor substrate is modified into a hydrophobic surface, and anisotropic etching is performed after the organic molecules are suitably attached. The quadrangular pyramid-shaped microprojections are uniformly formed, and a thin and fine electrode pattern can be formed, and a surface treatment of a single crystal semiconductor substrate that gives a desired area ratio and distribution to a contact region can be performed. Incidentally, the random pyramid texture formed on the surface of the single crystal semiconductor substrate preferably has different distributions and properties on the upper surface and the lower surface of the single crystal semiconductor substrate. By providing minute protrusions and providing sparse and coarse minute protrusions on the lower surface, the reflectance of the LED light emitting surface or the solar cell light receiving surface is reduced by the fine protrusions provided on the upper surface, ie, the LED light emitting surface or the solar cell light receiving surface. Thereby, the luminous efficiency of the LED or the conversion efficiency of the solar cell is improved, and the minute projections provided on the lower surface realize the formation of a point contact surface when forming the electrode, thereby improving the characteristics of the LED or the solar cell. However, the surface treatment method for a single crystal semiconductor substrate described in the prior application of the present applicant eliminates the disadvantages of the prior art, while, for example, a single crystal semiconductor substrate. In order to form two or more types of microprojections having different distributions and properties on the surface of a semiconductor substrate, there remain problems that a plurality of etching baths are required and that the process becomes complicated. In addition, in order to form a random pyramid texture having different distribution and properties on the upper surface and the lower surface according to the conventional technology, it is necessary to protect one surface and etch the other surface, and a strong alkaline aqueous solution is used for the texture treatment at a high temperature. Therefore, it is not possible to use a usual method such as forming a photoresist or covering one side by applying a tape or the like, and the only option is to protect with an oxide film or a nitride film. In this case, it is necessary to add a step of subjecting the single crystal semiconductor substrate to high temperature or vacuum, which causes an increase in cost and a problem that the single crystal semiconductor substrate itself is deteriorated. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a technique for forming a random pyramid texture on the surface of a single crystal semiconductor substrate, in which the distribution is distributed between upper and lower surfaces. Another object of the present invention is to provide a surface treatment method for a single crystal semiconductor substrate, which can uniformly and easily form a large number of microprojections having different properties. Means for Solving the Problems To achieve the above object, the gist of the present invention is to perform a surface treatment for forming a large number of uniform fine projections on the surface of a single crystal semiconductor substrate. A surface treatment method for a single crystal semiconductor substrate, wherein the surface of the single crystal semiconductor substrate is 60 to 9 with respect to a vertical direction.
The surface treatment is performed by immersing the substrate in an etching solution so as to form an angle of 0 °, and setting the temperature of the etching solution to a temperature at which bubbles are continuously generated in the etching solution. Here, the angle formed by the plane and the straight line generally means the minimum angle among a plurality of angles stretched between the plane and the straight line. Therefore, the angle formed by the surface of the single crystal semiconductor substrate and the vertical direction is defined by the surface and the vertical direction. Is the minimum angle among the plurality of angles spanned by
It is. According to the present invention, a sparse and large texture is formed on the upper surface of the single crystal semiconductor substrate on which bubbles stay in the etching solution, and bubbles rising from the lower portion of the etching bath collide. A small and fine texture is formed on the lower surface of the single crystal semiconductor substrate flowing along the plane. That is, according to the present invention, when forming a random pyramid texture on the surface of a single crystal semiconductor substrate, a single crystal can be formed uniformly and easily with a large number of fine projections having different distributions and properties on the upper surface and the lower surface. A surface treatment method for a semiconductor substrate can be provided. An embodiment of the present invention will be described below in detail with reference to the drawings. In the following examples, dimensional ratios and the like in each drawing are not necessarily drawn accurately. FIG. 1 shows a single crystal semiconductor substrate 10 made of a group IV element or a group III-V element such as silicon, germanium, gallium-arsenic, etc. It is a process drawing explaining the process of forming the random pyramid texture which is the surface treatment structure which consists of the quadrangular pyramid-shaped minute projections 14 formed.
As shown in the plan view of FIG. 2 and the perspective view of FIG. 3, only one microprojection 14 protrudes from, for example, the (100) plane of single crystal semiconductor substrate 10 and has a height H of 1 μm to several μm. And a bottom side L, and the four inclined surfaces are (111) surfaces. The apex angle of the quadrangular pyramid-shaped minute projection 14 is, for example, 70.5 °. The single crystal semiconductor substrate 10 is used, for example, as a substrate for a solar cell, an LED, or the like. The step shown in FIG. 1 is incorporated before the step of forming an insulating protective film made of, for example, SiO 2 or the step of forming an electrode in the steps of manufacturing a solar cell or an LED. FIG. 4 is a view showing a state in which a plurality of single crystal semiconductor substrates 10 are set on a carrier 16 which is an example of an instrument used for surface treatment of the single crystal semiconductor substrate 10 of the present invention. FIG. 3B is a plan view, and FIG. According to the present invention, the single crystal semiconductor substrate is immersed in an etching solution so that the surface thereof has an angle of 60 to 90 °, for example, a value at which a certain effect can be obtained with respect to the vertical direction. As shown, in this embodiment, the surface treatment was performed on the single crystal semiconductor substrate 10 with the angle being 90 ° which is the maximum value, that is, horizontal. When the angle between the single crystal semiconductor substrate 10 and the vertical direction is smaller than 60 °, no air bubbles remain on the upper surface 12b of the single crystal semiconductor substrate 10, and the upper surface 12b and the lower surface 12b do not remain.
Since the etching conditions a are similar, significant differences in distribution and properties between the upper surface and the lower surface of the formed microprojections 14 are unlikely to occur. Hereinafter, the surface treatment step of the single-crystal semiconductor substrate 10 of the present embodiment shown in FIG. 1 will be described in detail. Unless otherwise specified, for example, as shown in FIG. It is assumed that a series of surface treatments are performed on a plurality of single crystal semiconductor substrates 10. First, in a dehydration step P1 of FIG. 1, a single crystal semiconductor substrate
Dehydration baking is performed for about 10 minutes at a temperature of about 0 ° C., and water is removed from the surface 12. The single crystal semiconductor substrate 10 that has been subjected to the dehydration treatment in the dehydration step P1 is subjected to a subsequent organic molecule attachment step P
2, is immersed in a liquid such as HMDS (hexamethyldisilazane), that is, an organic molecule solution or an organic liquid having a relatively high reactivity with the single crystal semiconductor substrate 10 for about 1 minute, whereby the organic molecules are converted into the single crystal semiconductor. Attached to surface 12 of substrate 10. In the organic molecule attaching step P2, the surface 12 of the single crystal semiconductor substrate 10
By adhering the organic molecules to the substrate, the base point of the minute protrusion 14 is uniformly provided prior to the anisotropic etching step P4 described later. The single crystal semiconductor substrate 10 having the organic molecules adhered to the surface 12 in the organic molecule attaching step P2 is pulled out of the organic molecule solution or the organic liquid, air-dried for about 3 minutes, and then dried for the first time. in the drying step P3 is fully dried by such as N 2 blowing, it removed the residual liquid fraction. This is to prevent anisotropic etching unevenness from occurring in the anisotropic etching step P4 described later. In the subsequent anisotropic etching step P4, the single crystal semiconductor substrate 10 dried in the first drying step P3 is subjected to anisotropic etching using an apparatus as schematically shown in FIG. (Texture processing) is performed. First, while a base 20 and a heater 22 are installed in, for example, a square beaker 18, an alcohol such as IPA (isopropanol) is added to a strong alkaline solution such as KOH or K 2 CO 3 at a predetermined ratio. Is mixed, and the heater 22 is heated to, for example, 70 to 75 ° C. Subsequently, the single crystal semiconductor substrate 10 is immersed in the etching solution heated to such a temperature. Here, several tens of seconds after the single crystal semiconductor substrate 10 is put in the etching solution, it is checked whether or not bubbles are generated on the surface 12 of the single crystal semiconductor substrate 10. It is necessary to adjust to keep the reaction rate constant. Further, the single crystal semiconductor substrate 1
If the number of bubbles is so large that observation of the surface is impossible, IPA is added little by little to the etching solution until the surface can be observed. One to two minutes after the start of the anisotropic etching, black spots start to appear on the surface 12 of the single crystal semiconductor substrate 10, and after ten minutes, the single crystal semiconductor substrate 1
0, which was not visible on the surface 12 of the surface 12, and became approximately 20 minutes after the start of etching.
Turns black overall. The time when the surface 12 becomes uniformly black is a measure of the end of the anisotropic etching, and the single crystal semiconductor substrate 1 is 5 to 10 minutes after the surface 12 becomes uniformly black.
0 is pulled up from the etching solution. Through the anisotropic etching step P4, the single crystal semiconductor substrate 10
Are formed on the surface 12 of the surface of the substrate 12 in the form of a quadrangular pyramid having a nucleus or an apex as an adhesion site of the organic molecule attached in the organic molecule attachment step P2. In the anisotropic etching step P4, the single crystal semiconductor substrate 10 is immersed in an etching solution so that its surface 12 is perpendicular to the vertical direction, that is, horizontal. Since the temperature of the liquid is a temperature at which bubbles are continuously generated in the etching solution, the generated bubbles stay on the upper surface 12b of the single crystal semiconductor substrate 10 shown in FIG. 12a
In this case, bubbles rising from the bottom of the etching bath collide and flow along the plane. As described above, since the upper surface 12b and the lower surface 12a of the single crystal semiconductor substrate 10 have different states in which anisotropic etching is performed, a large number of microprojections 14 having different distributions and properties on the upper surface and the lower surface are formed. It is thought to be formed. As a result, the surface 1 on the upper side of the single crystal semiconductor substrate where bubbles stay in the etching solution
2b are formed with sparse and large microprojections 14b,
Small and fine microprojections 14a are formed on the lower surface 12a of the single crystal semiconductor substrate in which bubbles generated in the etching solution and rising from the bottom collide and flow along the surface. In the anisotropic etching step P4,
The single crystal semiconductor substrate 10 having the surface 12 on which a number of microprojections 14a and 14b are formed is immersed in, for example, HCl having a hydrogen ion concentration of 20% for about one minute in the subsequent neutralization step P5, so that the surface thereof is The strong alkaline solution, which is the etchant remaining in 12, is removed by a neutralization reaction. The single crystal semiconductor substrate 10 from which the strong alkaline solution on the surface 12 has been removed in the neutralization step P5 is first subjected to a primary rinsing for about 30 seconds in a subsequent cleaning step P6. This primary rinsing causes the HCl on the surface 12
And the like, and then subjected to a secondary rinse for about 5 minutes with cold running water, so that the single crystal semiconductor substrate 10
Is cleaned. The single crystal semiconductor substrate 10 cleaned in the above-mentioned cleaning step P6 is subjected to a subsequent second drying step P7.
After water on the surface 12 is removed by, for example, N 2 blow, dehydration baking is performed for about 10 minutes at a temperature of about 150 ° C. by, for example, an oven. As described above, through the steps P1 to P7 shown in FIG. 1, a large number of microprojections 14a and 14b having different distributions and properties on the upper surface and the lower surface are uniformly formed on the surface 12 of the single crystal semiconductor substrate 10. FIG. 6 shows a large number of fine particles having different distributions and properties on the upper surface (lower surface in the surface treatment step) 12a and the lower surface (upper surface in the surface treatment step) 12b through the process of FIG. It is a perspective view showing solar cell 30 using single crystal semiconductor substrate 10 in which a projection was formed uniformly. The single crystal semiconductor substrate 10 of this solar cell 30 contains, for example, boron as an impurity at 1 × 10 16 c.
A p-type layer 32 made to be p-type by being diffused at a concentration of about m −3 , an n-type layer 34 made to be n-type by diffusing phosphorus as an impurity, and a surface oxidation of single crystal semiconductor substrate 10. An anti-reflection film 36 made of SiO 2 or the like is sequentially provided from the lower side to the upper side. The upper surface 12a of the n-layer 34 is a light-receiving surface,
It functions as an emitter layer to which light enters. This n
The layer 34 has, for example, an impurity concentration of 1 × 10 17 to 5 × 10 19 cm −3 and a thickness of 0.5 to 10 μm.
On the upper surface 12a, a portion of the antireflection film 36 corresponding to the pattern of the upper electrode 38 is removed by etching using a photolithography method or the like, and the upper electrode 38 is fixed to the removed portion by sputtering or the like. Have been. Here, a preferable shape of the minute protrusion 14a formed on the upper surface 12a of the single crystal semiconductor substrate 10 is as follows.
When the height shown in FIG. 3 is H ≦ 2 (μm), and H is larger than 2 μm, when an electrode pattern is to be formed on the upper surface 12a of the single crystal semiconductor substrate 10 by, for example, sputtering or the like, predetermined height is determined by photolithography. After the electrode material is completely fixed on the resist from which the electrode pattern has been removed by sputtering or the like and then the resist is removed, the thickness of the resist used for photolithography is relatively thin, about several μm. In such a region, an inconvenience such as that the electrode material locally remains on the tops of the minute projections 14a occurs. On the lower surface 12b, a lower electrode 40 is formed through a process as shown in FIG. First, the single crystal semiconductor substrate 10 is heated and H
The surface of a substrate material such as silicon constituting the single crystal semiconductor substrate 10 is oxidized by bringing 2 O or O 2 into contact, and an insulating protective film 42 which is a high-temperature oxide layer is formed. FIG. 7A shows this state. Next, the resist 44 is made to have a thickness of 3 to 4 μm by a method such as spin coating.
It is applied over the lower surface 12b with a thickness of about m. At this time, the relatively large minute projections 1 formed on the lower surface 12b
4b has a height of about 7 to 8 μm and is exposed through the resist 44 in the thickness direction. FIG. 7B shows this state. Subsequently, the lower surface 12b is brought into contact with the etching solution by, for example, immersion in the etching solution, and the portion that penetrates through the resist 44 in the thickness direction and is exposed, that is, the protruding end portion of the minute projection 14b is removed, and the insulating protection of the top portion is performed. The film 42 is locally removed. FIG. 7C
Shows this state after the resist 44 is removed. Subsequently, the lower electrode 40 is fixed to the lower surface 12b by, for example, sputtering. In this state, the lower electrode 4 is passed through a locally removed portion of the insulating protective film 42, that is, through the conduction window 46.
0 and the p layer 32 in the single crystal semiconductor substrate 10 are electrically connected. Therefore, in the present embodiment, when the lower electrode 40 is formed by the above process, the lower electrode 4 can be formed without removing a part of the insulating protection film 42 by etching or the like.
Since the 0 and the p-layer 32 are conducted, a patterning process such as photolithography can be omitted, and the process can be simplified. In addition, since the lower electrode 40 and the p-layer 32 are in contact with each other in a very small area, and most of the p-layer 32 is covered with the insulating protective film 42, recombination loss at the interface between the metal and semiconductor can be reduced efficiently. Since the electrode 40 functions as a mirror, incident light of a long wavelength that could not be absorbed due to the thickness of the p-layer 32 is efficiently re-absorbed. [Experimental Example] Hereinafter, an experimental example performed by the present inventors to verify the effect of the present invention will be described.
The present inventors prepared a plurality of p-type single-crystal silicon wafers having a wafer resistivity of 0.1 to 10 (Ωcm) as a single-crystal semiconductor substrate. First, a mixed solution of KOH and IPA was used as an etching solution. 1 and the concentration of KOH (wt%) and the concentration of IPA (wt
%), The temperature of the etching solution (° C.), and the etching time (minutes) are variously changed, and the surface treatment is performed on the single crystal silicon wafer.
It was created. 8 to 11 show the results. The shape of the microprojections formed in this experiment was a pyramid shape, and the height H was almost equal to the length L of one side of the bottom. In the results shown in FIGS. 8 to 11, sparse and large microprojections 14b are formed on the upper surface 12b,
A wafer having small fine protrusions 14a formed on the lower surface 12a is indicated by a circle, and the fine protrusions 1 on the upper and lower surfaces are indicated by a circle.
4 is uniform and no difference is generated is indicated by a triangle. In the experimental results, which are indicated by "x" in the experiment results, "texture coarsening" indicates that the height H of the fine projections is larger than 2 μm. Next, a mixed solution of K 2 CO 3 and IPA is used as an etching solution, and K 2 C
O 3 concentration (wt%), IPA concentration (wt%),
The surface of the single crystal silicon wafer was subjected to various changes in the temperature (° C.) of the etching solution and the etching time (minutes) to prepare Example Samples B (Sample Nos. 1 to 64). 12 to 14 show the results. Since the meanings of △, Δ, and × are the same as those of the sample A of the example, the description is omitted. According to the experimental results shown in FIGS. 8 to 14, in Examples A and B, regardless of the resistivity of the single-crystal silicon wafer, it depends solely on the structure of the etching solution and the temperature of the etching solution. It can be seen that the surface treatment structure formed on the surface of the single crystal silicon wafer has changed. As described above, the surface treatment structure formed on the wafer is related to the composition of the etching solution and the processing temperature because the present invention uses the temperature of the etching solution as the temperature at which bubbles are continuously generated in the etching solution. It is considered that this is because the surface treatment is performed, and the etching is performed on the single crystal semiconductor substrate in a state where the temperature of the etching solution is kept at least 5 ° C. lower than the temperature at which the mixture boils and boils. It is presumed that the application is preferable. As described above, according to the present embodiment, sparse and large microprojections 14b are formed on the upper surface 12b of the single crystal semiconductor substrate on which bubbles stay in the etching solution and rise from the bottom of the etching bath. When small random fine protrusions 14a are formed on the lower surface 12a of the single crystal semiconductor substrate where the air bubbles collide and flow along the plane, when forming a random pyramid texture on the surface 12 of the single crystal semiconductor substrate 10, A large number of random pyramid textures having different distributions and properties on the upper surface 12a and the lower surface 12b can be uniformly and easily formed. In the solar cell 30 using the single-crystal semiconductor substrate 10 subjected to the surface treatment according to the present embodiment, small and fine minute projections 14a are formed on the upper surface 12a. In this case, the electrode material does not remain locally on the tops of the minute projections 14a. Further, since the sparse and large fine protrusions 14b are formed on the lower surface 12b, the lower electrode 40 and the p layer 32 are in contact with each other in a very small area, and most of the p layer 32 is formed of the insulating protective film 42.
, The recombination loss at the metal-semiconductor interface can be efficiently reduced, and the lower electrode 40 acts as a mirror, so that the long wavelength incident light that could not be absorbed by the thickness of the p-layer 32 can be efficiently absorbed. Reabsorbed. Although the embodiment of the present invention has been described in detail with reference to the drawings, the present invention is not limited to this, and may be applied to other embodiments. For example, in the above embodiment, a strong alkaline solution, ie, KOH or K 2 C
Although a mixed solution of O 3 and an alcohol, ie, IPA, was used, the present invention is not limited to this, and an etching solution suitable for a type of a single crystal semiconductor substrate to be subjected to a surface treatment is provided. Is appropriately selected and used. In the above-described embodiment, the single-crystal semiconductor substrate 10 is immersed in the etching solution so that the surface 12 is perpendicular to the vertical direction. The minimum value of the range in which the effect of the present invention can be obtained, for example, 6 in accordance with the shape of the anisotropic etching apparatus, the number of single crystal semiconductor substrates, etc.
A suitable angle is appropriately selected from an angle range of 0 to 90 °. In the experimental example described above, a single crystal silicon wafer was subjected to surface treatment as a single crystal semiconductor substrate. However, the present invention is applied to a surface treatment of a single crystal semiconductor substrate such as germanium or gallium-arsenic. It is widely used and is not limited to surface treatment of a single crystal silicon wafer. Although not specifically exemplified, the present invention can be implemented with various modifications without departing from the scope of the invention.

【図面の簡単な説明】 【図1】単結晶半導体基板の表面に複数の微小突起を形
成する表面処理工程の一例を説明する工程図である。 【図2】図1の工程により形成される微小突起のピラミ
ッド形状を説明する平面図である。 【図3】図1の工程により形成される微小突起のピラミ
ッド形状を説明する斜視図である。 【図4】本発明の単結晶半導体基板の表面処理に用いら
れる器具の一例であるキャリアに複数の単結晶半導体基
板を設置した様子を示す図である。 【図5】本発明の単結晶半導体基板の表面処理の様子を
示す概略図である。 【図6】図1の工程を経ることにより上面と下面とで分
布および性状の異なる多数の微小突起が均一に形成され
た単結晶半導体基板を用いた太陽電池セルを示す斜視図
である。 【図7】図1の工程を経ることによりまばらで大きめの
微小突起が形成された単結晶半導体基板の上面に電極を
形成する様子を説明する図である。 【図8】本発明者等がおこなった実験の結果である実施
例試料A(試料No.1〜22)についての評価を示し
た表である。 【図9】本発明者等がおこなった実験の結果である実施
例試料A(試料No.23〜44)についての評価を示
した表である。 【図10】本発明者等がおこなった実験の結果である実
施例試料A(試料No.45〜66)についての評価を
示した表である。 【図11】本発明者等がおこなった実験の結果である実
施例試料A(試料No.67〜88)についての評価を
示した表である。 【図12】本発明者等がおこなった実験の結果である実
施例試料B(試料No.1〜22)についての評価を示
した表である。 【図13】本発明者等がおこなった実験の結果である実
施例試料B(試料No.23〜44)についての評価を
示した表である。 【図14】本発明者等がおこなった実験の結果である実
施例試料B(試料No.45〜64)についての評価を
示した表である。 【符号の説明】 10:単結晶半導体基板 12:表面 12a:単結晶半導体基板上面(表面処理工程における
下側の表面) 12b:単結晶半導体基板下面(表面処理工程における
上側の表面) 14:微小突起 14a:単結晶半導体基板上面に形成された微小突起 14b:単結晶半導体基板下面に形成された微小突起
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a process diagram illustrating an example of a surface treatment process for forming a plurality of minute projections on a surface of a single crystal semiconductor substrate. FIG. 2 is a plan view illustrating a pyramid shape of a minute projection formed by the process of FIG. FIG. 3 is a perspective view illustrating a pyramid shape of a minute projection formed by the process of FIG. 1; FIG. 4 is a view showing a state in which a plurality of single crystal semiconductor substrates are set on a carrier which is an example of a tool used for surface treatment of a single crystal semiconductor substrate of the present invention. FIG. 5 is a schematic view showing a state of a surface treatment of a single crystal semiconductor substrate of the present invention. 6 is a perspective view showing a solar cell using a single-crystal semiconductor substrate on which a large number of fine projections having different distributions and properties on the upper surface and the lower surface are uniformly formed through the process of FIG. 7 is a diagram illustrating a state in which an electrode is formed on the upper surface of a single crystal semiconductor substrate on which sparse and large microprojections are formed through the process of FIG. 1; FIG. 8 is a table showing evaluation results of Example Sample A (Sample Nos. 1 to 22), which are the results of experiments conducted by the present inventors. FIG. 9 is a table showing evaluation results of Example Sample A (Sample Nos. 23 to 44), which are the results of experiments conducted by the present inventors. FIG. 10 is a table showing evaluation results of Example Sample A (Sample Nos. 45 to 66), which are the results of experiments conducted by the present inventors. FIG. 11 is a table showing evaluation results of Example Sample A (Sample Nos. 67 to 88), which are the results of experiments conducted by the present inventors. FIG. 12 is a table showing evaluation results of Example Samples B (Sample Nos. 1 to 22), which are the results of experiments conducted by the present inventors. FIG. 13 is a table showing evaluation results of Example Sample B (Sample Nos. 23 to 44), which are the results of experiments conducted by the present inventors. FIG. 14 is a table showing evaluation results of Example Sample B (Sample Nos. 45 to 64), which are the results of experiments conducted by the present inventors. [Description of Symbols] 10: Single crystal semiconductor substrate 12: Surface 12a: Upper surface of single crystal semiconductor substrate (lower surface in surface treatment step) 12b: Lower surface of single crystal semiconductor substrate (upper surface in surface treatment step) 14: Fine Projection 14a: Microprojection formed on upper surface of single crystal semiconductor substrate 14b: Microprojection formed on lower surface of single crystal semiconductor substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 真史 東京都豊島区巣鴨3−18−17−204 Fターム(参考) 4G077 AA02 AA03 BA04 BA05 BE41 BE46 FG05 FG06 HA02 5F041 AA03 CA34 CA74 CA99 5F043 AA02 AA03 BB02 BB27 DD30 EE35 FF10 GG10 5F051 AA02 AA07 CB21 GA14    ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Masashi Yamaguchi             3-18-17-204, Sugamo, Toshima-ku, Tokyo F term (reference) 4G077 AA02 AA03 BA04 BA05 BE41                       BE46 FG05 FG06 HA02                 5F041 AA03 CA34 CA74 CA99                 5F043 AA02 AA03 BB02 BB27 DD30                       EE35 FF10 GG10                 5F051 AA02 AA07 CB21 GA14

Claims (1)

【特許請求の範囲】 【請求項1】 単結晶半導体基板の表面に均一な多数の
微小突起を形成する為の表面処理を施す単結晶半導体基
板の表面処理方法であって、 前記単結晶半導体基板をその表面が鉛直方向に対して6
0〜90°の角度をとるようにエッチング液中に浸漬さ
せ、該エッチング液の温度を該エッチング液中で気泡が
連続的に発生する温度として前記表面処理を施すことを
特徴とする単結晶半導体基板の表面処理方法。
Claims: 1. A method for treating a surface of a single-crystal semiconductor substrate, the method comprising performing a surface treatment for forming a large number of uniform fine protrusions on the surface of the single-crystal semiconductor substrate. The surface is 6
A single crystal semiconductor characterized by being immersed in an etching solution so as to form an angle of 0 to 90 °, and performing the surface treatment at a temperature of the etching solution at a temperature at which bubbles are continuously generated in the etching solution. Substrate surface treatment method.
JP2001257393A 2001-08-28 2001-08-28 Method for treating surface of single crystal semiconductor substrate Pending JP2003063900A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001257393A JP2003063900A (en) 2001-08-28 2001-08-28 Method for treating surface of single crystal semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001257393A JP2003063900A (en) 2001-08-28 2001-08-28 Method for treating surface of single crystal semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2003063900A true JP2003063900A (en) 2003-03-05

Family

ID=19085062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001257393A Pending JP2003063900A (en) 2001-08-28 2001-08-28 Method for treating surface of single crystal semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2003063900A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286820A (en) * 2005-03-31 2006-10-19 Sanyo Electric Co Ltd Photovoltaic device
JP2006324507A (en) * 2005-05-19 2006-11-30 Mitsubishi Chemicals Corp Manufacturing method of light emitting diode
JP2023042583A (en) * 2021-09-14 2023-03-27 ジョジアン ジンコ ソーラー カンパニー リミテッド Solar cell and photovoltaic module

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286820A (en) * 2005-03-31 2006-10-19 Sanyo Electric Co Ltd Photovoltaic device
JP4557772B2 (en) * 2005-03-31 2010-10-06 三洋電機株式会社 Photovoltaic device
JP2006324507A (en) * 2005-05-19 2006-11-30 Mitsubishi Chemicals Corp Manufacturing method of light emitting diode
JP4692072B2 (en) * 2005-05-19 2011-06-01 三菱化学株式会社 Manufacturing method of light emitting diode
JP2023042583A (en) * 2021-09-14 2023-03-27 ジョジアン ジンコ ソーラー カンパニー リミテッド Solar cell and photovoltaic module
JP7291282B2 (en) 2021-09-14 2023-06-14 ジョジアン ジンコ ソーラー カンパニー リミテッド Solar cells and photovoltaic modules

Similar Documents

Publication Publication Date Title
KR100378016B1 (en) Method of texturing semiconductor substrate for solar cell
CN105355678B (en) Method of forming back contact solar cell contacts
NL2003390C2 (en) Solar cell and method for manufacturing such a solar cell.
RU2468475C2 (en) Method of making silicon solar cell (versions) and corresponding solar cell
JP4657068B2 (en) Manufacturing method of back junction solar cell
US20180323328A1 (en) Solar cell and method for manufacturing the same
Basu et al. The effect of front pyramid heights on the efficiency of homogeneously textured inline-diffused screen-printed monocrystalline silicon wafer solar cells
US9023682B2 (en) Method for producing a photovoltaic solar cell
EP2319091B1 (en) Method for manufacturing a solar cell
US7927498B2 (en) Solar cell and method of texturing solar cell
US20100224251A1 (en) Method of manufacturing solar cell
AU2006243111A1 (en) Solar cell manufacturing method and solar cell
KR20130112877A (en) Method for producing a solar cell having a textured front face and corresponding solar cell
KR20130121095A (en) Method, process and fabrication technology for high-efficency low-cost crytalline silicon solar cells
JP2004006565A (en) Solar cell and its manufacturing method
JP4947654B2 (en) Dielectric film patterning method
NL2006298C2 (en) Solar cell and method for manufacturing such a solar cell.
KR101383940B1 (en) Silicon solar cell and Method thereof
JP2006156646A (en) Solar cell manufacturing method
JP2003063900A (en) Method for treating surface of single crystal semiconductor substrate
JP2928433B2 (en) Method for manufacturing photoelectric conversion element
JP2005116783A (en) Manufacturing method of solar cell and solar cell manufactured thereby
CN113380922A (en) Preparation method and selective emitter solar cell
JP2001332529A (en) Surface treatment method for single crystal semiconductor substrate and electrode layer forming method thereof
Ludemann et al. Novel processing of solar cells with porous silicon texturing