JP2003060444A - Bias circuit for amplifier and high-frequency field effect transistor amplifier - Google Patents

Bias circuit for amplifier and high-frequency field effect transistor amplifier

Info

Publication number
JP2003060444A
JP2003060444A JP2001249376A JP2001249376A JP2003060444A JP 2003060444 A JP2003060444 A JP 2003060444A JP 2001249376 A JP2001249376 A JP 2001249376A JP 2001249376 A JP2001249376 A JP 2001249376A JP 2003060444 A JP2003060444 A JP 2003060444A
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
resistor
bias circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001249376A
Other languages
Japanese (ja)
Other versions
JP3819265B2 (en
Inventor
Koji Yamanaka
宏治 山中
Hiroshi Ikematsu
寛 池松
Kazuhisa Yamauchi
和久 山内
Kazutomi Mori
一富 森
Yukio Ikeda
幸夫 池田
Sunao Takagi
直 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001249376A priority Critical patent/JP3819265B2/en
Publication of JP2003060444A publication Critical patent/JP2003060444A/en
Application granted granted Critical
Publication of JP3819265B2 publication Critical patent/JP3819265B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a bias circuit for an amplifier, capable of incorporating large temperature characteristics in an output voltage according to a single negative voltage. SOLUTION: The bias circuit for the amplifier comprises resistors 44 and 45, connected in series between a power source terminal 41 and a ground and having temperature characteristics different from each other, a field effect transistor 43 having a gate connected between the resistors 44 and 45, a resistor 45 connected between the power source terminal 41 and the source of the transistor 43, a resistor 47 connected between the drain of the transistor 43 and the ground, and an output voltage terminal 42 for generating on output voltage between the drain of the transistor 43 and the resistor 47.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、増幅器の利得の
温度特性の軽減と、プロセスばらつきによる利得特性ば
らつきを軽減する増幅器用のバイアス回路および高周波
電界効果トランジスタ増幅器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bias circuit for an amplifier and a high frequency field effect transistor amplifier for reducing temperature characteristics of gain of an amplifier and reducing gain characteristic variation due to process variation.

【0002】[0002]

【従来の技術】従来では、半導体増幅器の利得の温度特
性を軽減するために、ダイオードと固定抵抗により、高
周波増幅電界効果トランジスタのゲートバイアス回路を
構成していた。また、プロセスばらつきによる利得のば
らつきを軽減するために、定電流回路を構成していた。
2. Description of the Related Art Conventionally, in order to reduce the temperature characteristic of gain of a semiconductor amplifier, a diode and a fixed resistor constitute a gate bias circuit of a high frequency amplification field effect transistor. Further, in order to reduce the variation in gain due to the variation in process, the constant current circuit is configured.

【0003】図8は例えば(2001 Interna
tional MicrowaveSymposium
Digest P.1071)に示された従来のマイ
クロ波集積回路用の温度特性補償バイアス回路を示す回
路図であり、図において、1はVgc端子、2はダイオ
ード、3は抵抗、4はVr端子、5はVg端子、6はコ
イル、7はRFIN端子、8は高周波増幅電界効果トラ
ンジスタ、9はRFOUT端子である。
FIG. 8 shows, for example, (2001 Interna
regional Microwave Symposium
Digest P. 1071) is a circuit diagram showing a conventional temperature characteristic compensation bias circuit for a microwave integrated circuit, in which 1 is a Vgc terminal, 2 is a diode, 3 is a resistor, 4 is a Vr terminal, and 5 is Vg. Terminals, 6 are coils, 7 is an RFIN terminal, 8 is a high frequency amplification field effect transistor, and 9 is an RFOUT terminal.

【0004】次に動作について説明する。一般に高周波
増幅電界効果トランジスタは、温度上昇に従って利得が
減少するという特徴があるので、温度上昇に伴う利得の
減少を補償するようにゲートバイアス電圧を調整する必
要がある。図8において、Vgc端子1およびVr端子
4には、共に負電圧が供給され、ダイオード2に適当な
順方向電流が流れるように、Vgc、Vrおよび抵抗3
のRの値が決定されている。 温度が上昇すると、ダイ
オード2の温度特性により高周波増幅電界効果トランジ
スタ8のゲート電圧Vgが上昇し、温度上昇に伴う利得
の減少を補償する。
Next, the operation will be described. In general, the high frequency amplification field effect transistor is characterized in that the gain decreases as the temperature rises, so it is necessary to adjust the gate bias voltage so as to compensate for the decrease in the gain due to the temperature rise. In FIG. 8, a negative voltage is supplied to both the Vgc terminal 1 and the Vr terminal 4, and Vgc, Vr and the resistor 3 are set so that an appropriate forward current flows through the diode 2.
The value of R has been determined. When the temperature rises, the gate voltage Vg of the high frequency amplification field effect transistor 8 rises due to the temperature characteristic of the diode 2 and compensates for the decrease in gain due to the temperature rise.

【0005】また、図9は例えば特開平7−21214
4号公報に示された従来の高周波増幅器を示す回路図で
あり、図において、11は第1の信号増幅器、12は定
電流回路を兼用する第2の信号増幅器である。13は信
号入力端子、14は信号出力端子、15は正極性の電圧
が供給される電源端子である。16は電界効果トランジ
スタ、17はバイポーラトランジスタ、18〜20は結
合コンデンサ、21〜24はバイアス抵抗、25,26
はインピーダンスのマッチング用コイル、27〜30は
バイパスコンデンサ、31,32はチョークコイル、3
3はダイオードである。
FIG. 9 shows, for example, Japanese Unexamined Patent Publication No. 7-21214.
It is a circuit diagram which shows the conventional high frequency amplifier shown by Unexamined-Japanese-Patent No. 4 in a figure, 11 is a 1st signal amplifier, 12 is a 2nd signal amplifier which also serves as a constant current circuit. Reference numeral 13 is a signal input terminal, 14 is a signal output terminal, and 15 is a power supply terminal to which a positive voltage is supplied. 16 is a field effect transistor, 17 is a bipolar transistor, 18 to 20 are coupling capacitors, 21 to 24 are bias resistors, 25 and 26.
Is an impedance matching coil, 27 to 30 are bypass capacitors, 31 and 32 are choke coils, 3
3 is a diode.

【0006】次に動作について説明する。図9におい
て、第2の信号増幅器12は、定電流回路として作用す
る。従って、プロセスばらつきにより電界効果トランジ
スタ16の静特性がばらついた場合にもドレイン電流を
一定に保つ効果がある。また、バイポーラトランジスタ
17の温度特性を打ち消すために、ダイオード33を具
備しており、電界効果トランジスタ16のドレイン電流
の温度依存性を緩和するように作用する。
Next, the operation will be described. In FIG. 9, the second signal amplifier 12 operates as a constant current circuit. Therefore, even if the static characteristics of the field effect transistor 16 vary due to process variations, the drain current can be kept constant. In addition, a diode 33 is provided to cancel the temperature characteristic of the bipolar transistor 17, and acts to reduce the temperature dependence of the drain current of the field effect transistor 16.

【0007】[0007]

【発明が解決しようとする課題】従来の温度特性補償バ
イアス回路は以上のように構成されているので、図8に
示した回路では、高周波増幅電界効果トランジスタ8の
利得の温度特性を補償できるという利点を有する。しか
しながら、Vgc端子1およびVr端子4に供給電源と
して2種類の電圧を用意する必要があるために、それら
電圧を生成する外部回路が大型化するという課題があっ
た。特に、図8のバイアス回路を低雑音HEMT(Hi
gh Electron Mobility Tran
sistor)のようにゲート電圧設定値の浅い電界効
果トランジスタに適用しようとすると、ダイオード2の
温度特性が十分に発現されるには、そのダイオード2の
閾値電圧(〜0.5V)以上の電圧が、ダイオード2の
両端に印加される必要があるために、正負2種類の電圧
を用意する必要があるという課題があった。また、図8
に示した温度特性補償バイアス回路には、高周波増幅電
界効果トランジスタ8のプロセスばらつきによる利得の
ばらつきを補正する効果は無い。
Since the conventional temperature characteristic compensating bias circuit is configured as described above, the circuit shown in FIG. 8 can compensate the temperature characteristic of the gain of the high frequency amplification field effect transistor 8. Have advantages. However, since it is necessary to prepare two types of voltages as the power supply to the Vgc terminal 1 and the Vr terminal 4, there is a problem that the external circuit that generates these voltages becomes large. In particular, the bias circuit of FIG.
gh Electron Mobility Tran
When applied to a field effect transistor having a shallow gate voltage setting value such as a system, a voltage not lower than the threshold voltage (~ 0.5V) of the diode 2 is required to fully develop the temperature characteristics of the diode 2. However, there is a problem in that it is necessary to prepare two types of positive and negative voltages because the voltages need to be applied to both ends of the diode 2. Also, FIG.
The temperature characteristic compensating bias circuit shown in (4) has no effect of correcting the gain variation due to the process variation of the high frequency amplification field effect transistor 8.

【0008】図9に示した高周波増幅器では、温度変化
に対して電界効果トランジスタ16のドレイン電流を一
定に保つ効果はあるが、利得の温度特性までを補償する
効果はない。また、電界効果トランジスタ16とバイポ
ーラトランジスタ17の2種類のトランジスタを使用す
るので、全体を1つの集積回路として実現するのは困難
となる課題があった。
The high frequency amplifier shown in FIG. 9 has the effect of keeping the drain current of the field effect transistor 16 constant against temperature changes, but has no effect of compensating the gain temperature characteristic. Further, since two types of transistors, the field effect transistor 16 and the bipolar transistor 17, are used, there is a problem that it is difficult to realize the whole as one integrated circuit.

【0009】この発明は上記のような課題を解決するた
めになされたもので、ダイオードの閾値電圧に制限され
ることなく、単一の負電圧により任意の出力電圧を発生
させ、かつ出力電圧に大きな温度特性を持たせることが
できる増幅器用のバイアス回路を得ることを目的とす
る。また、この発明は、高周波増幅電界効果トランジス
タの利得の温度特性を補償すると共に、近接して作製さ
れた電界効果トランジスタの電気特性の類似性により、
プロセスばらつきによる高周波増幅電界効果トランジス
タの利得のばらつきを緩和することができる高周波電界
効果トランジスタ増幅器を得ることを目的とする。
The present invention has been made to solve the above problems, and is not limited to the threshold voltage of a diode, and an arbitrary output voltage can be generated by a single negative voltage, and the output voltage can be changed. An object is to obtain a bias circuit for an amplifier that can have a large temperature characteristic. Further, the present invention compensates for the temperature characteristic of the gain of the high frequency amplification field effect transistor, and due to the similarity of the electric characteristics of the field effect transistors produced in close proximity,
An object of the present invention is to obtain a high-frequency field-effect transistor amplifier that can alleviate variations in the gain of the high-frequency amplification field-effect transistor due to process variations.

【0010】[0010]

【課題を解決するための手段】この発明に係る増幅器用
のバイアス回路は、負電圧供給部および接地間に直列接
続された温度特性が互いに異なる第1の抵抗および第2
の抵抗と、第1の抵抗および第2の抵抗間にゲートが接
続された電界効果トランジスタと、負電圧供給部および
電界効果トランジスタのソース間に接続された第3の抵
抗と、電界効果トランジスタのドレインおよび接地間に
接続された第4の抵抗と、電界効果トランジスタのドレ
インおよび第4の抵抗間から出力電圧を発生する電圧出
力部とを備えたものである。
A bias circuit for an amplifier according to the present invention comprises a first resistor and a second resistor which are connected in series between a negative voltage supply section and a ground and have different temperature characteristics.
Of the field effect transistor, a field effect transistor having a gate connected between the first resistance and the second resistance, a third resistance connected between the negative voltage supply section and the source of the field effect transistor, and A fourth resistor connected between the drain and the ground, and a voltage output unit for generating an output voltage from between the drain of the field effect transistor and the fourth resistor are provided.

【0011】この発明に係る増幅器用のバイアス回路
は、負電圧供給部および接地間に直列接続され、温度特
性が互いに異なる第1の抵抗および順方向接続された第
1のダイオードと、第1の抵抗および第1のダイオード
間にゲートが接続された電界効果トランジスタと、負電
圧供給部および電界効果トランジスタのソース間に接続
された第3の抵抗と、電界効果トランジスタのドレイン
および接地間に接続された第4の抵抗と、電界効果トラ
ンジスタのドレインおよび第4の抵抗間から出力電圧を
発生する電圧出力部とを備えたものである。
A bias circuit for an amplifier according to the present invention is connected in series between a negative voltage supply section and a ground, and has a first resistor and a forwardly connected first diode having different temperature characteristics, and a first diode. A field effect transistor having a gate connected between the resistor and the first diode, a third resistor connected between the negative voltage supply unit and the source of the field effect transistor, and a drain connected between the drain and the ground of the field effect transistor. And a voltage output unit for generating an output voltage from between the drain of the field effect transistor and the fourth resistor.

【0012】この発明に係る増幅器用のバイアス回路
は、電界効果トランジスタのソースおよび接地間に接続
された第5の抵抗を備えたものである。
A bias circuit for an amplifier according to the present invention comprises a fifth resistor connected between the source of the field effect transistor and the ground.

【0013】この発明に係る増幅器用のバイアス回路
は、第3の抵抗および第5の抵抗の温度特性が互いに異
なるようにしたものである。
In the bias circuit for the amplifier according to the present invention, the temperature characteristics of the third resistor and the fifth resistor are different from each other.

【0014】この発明に係る増幅器用のバイアス回路
は、電界効果トランジスタのソースおよび接地間に順方
向接続された第2のダイオードを備えるようにしたもの
である。
A bias circuit for an amplifier according to the present invention is provided with a second diode connected in the forward direction between the source of the field effect transistor and the ground.

【0015】この発明に係る高周波電界効果トランジス
タ増幅器は、増幅器用のバイアス回路と、バイアス回路
の電圧出力部にゲートが接続された高周波増幅電界効果
トランジスタとを備え、バイアス回路および高周波増幅
電界効果トランジスタを同一のチップ内に同一プロセス
により集積するようにしたものである。
A high frequency field effect transistor amplifier according to the present invention comprises a bias circuit for an amplifier and a high frequency amplification field effect transistor whose gate is connected to a voltage output portion of the bias circuit. The bias circuit and the high frequency amplification field effect transistor are provided. Are integrated in the same chip by the same process.

【0016】[0016]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による半
導体増幅器用のバイアス回路を示す回路図であり、図に
おいて、41は負電圧を与える電源端子(負電圧供給
部)、42は出力電圧端子(電圧出力部)である。43
は電界効果トランジスタ、44は一端が接地された抵抗
(第1の抵抗)、45は一端が抵抗44の他端に直列接
続され、他端が電源端子41に接続された抵抗(第2の
抵抗)である。抵抗44,45は互いに異なる温度特性
を有するものである。また、抵抗44,45間に電界効
果トランジスタ43のゲートが接続されている。46は
電源端子41および電界効果トランジスタ43のソース
間に接続された抵抗(第3の抵抗)、47は電界効果ト
ランジスタ43のドレインおよび接地間に接続された抵
抗(第4の抵抗)である。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below. Embodiment 1. 1 is a circuit diagram showing a bias circuit for a semiconductor amplifier according to a first embodiment of the present invention. In the figure, 41 is a power supply terminal (negative voltage supply section) for applying a negative voltage, and 42 is an output voltage terminal (voltage output). Section). 43
Is a field effect transistor, 44 is a resistor whose one end is grounded (first resistor), 45 is a resistor whose one end is connected in series to the other end of the resistor 44 and whose other end is connected to the power supply terminal 41 (second resistor). ). The resistors 44 and 45 have different temperature characteristics. The gate of the field effect transistor 43 is connected between the resistors 44 and 45. Reference numeral 46 is a resistance (third resistance) connected between the power supply terminal 41 and the source of the field effect transistor 43, and 47 is a resistance (fourth resistance) connected between the drain of the field effect transistor 43 and the ground.

【0017】次に動作について説明する。図1におい
て、環境温度が変化すると、抵抗44および抵抗45の
温度特性の違いにより、電界効果トランジスタ43のゲ
ート−ソース間電圧が変化する。これにより、電界効果
トランジスタ43のドレイン電流が変化し、出力電圧端
子42に出力される電圧が変化する。従って、抵抗44
および抵抗45の温度特性を適当に選ぶことにより、出
力電圧端子42に出力される電圧に所望の温度特性を持
たせることができる。例えば、抵抗44に正の温度係数
を、抵抗45に負の温度係数を持つものを選べば、温度
上昇したときには、電界効果トランジスタ43のゲート
−ソース間電圧が負に大きくなり、電界効果トランジス
タ43のドレイン電流が減少する。これにより、出力電
圧端子42に出力される負電圧に正の温度係数を持たせ
ることができる。
Next, the operation will be described. In FIG. 1, when the environmental temperature changes, the gate-source voltage of the field effect transistor 43 changes due to the difference in temperature characteristics of the resistors 44 and 45. As a result, the drain current of the field effect transistor 43 changes, and the voltage output to the output voltage terminal 42 changes. Therefore, the resistor 44
By appropriately selecting the temperature characteristic of the resistor 45, the voltage output to the output voltage terminal 42 can have a desired temperature characteristic. For example, if a resistor 44 having a positive temperature coefficient and a resistor 45 having a negative temperature coefficient are selected, the gate-source voltage of the field effect transistor 43 increases negatively when the temperature rises, and thus the field effect transistor 43. Drain current is reduced. This allows the negative voltage output to the output voltage terminal 42 to have a positive temperature coefficient.

【0018】以上のように、この実施の形態1によれ
ば、抵抗44および抵抗45の温度特性を適当に選ぶこ
とにより、出力電圧端子42からの出力電圧に所望の温
度特性を持たせることができる。また、従来の技術のよ
うに、ダイオード2の閾値電圧に制限されることなく、
電源端子41から供給される単一の負電圧により任意の
出力電圧を発生させ、かつ出力電圧に大きな温度特性を
持たせることができる。
As described above, according to the first embodiment, the output voltage from the output voltage terminal 42 can have a desired temperature characteristic by appropriately selecting the temperature characteristics of the resistors 44 and 45. it can. Further, unlike the conventional technique, without being limited to the threshold voltage of the diode 2,
An arbitrary output voltage can be generated by a single negative voltage supplied from the power supply terminal 41, and the output voltage can have a large temperature characteristic.

【0019】実施の形態2.図2はこの発明の実施の形
態2による半導体増幅器用のバイアス回路を示す回路図
であり、図において、48は抵抗45に代えて、アノー
ドが抵抗44の他端に直列接続され、カソードが電源端
子41に接続されたダイオード(第1のダイオード)で
ある。抵抗44およびダイオード48間に電界効果トラ
ンジスタ43のゲートが接続されている。その他の構成
については、図1と同一である。
Embodiment 2. 2 is a circuit diagram showing a bias circuit for a semiconductor amplifier according to a second embodiment of the present invention. In the figure, 48 is a resistor 45, an anode is connected in series to the other end of the resistor 44, and a cathode is a power source. It is a diode (first diode) connected to the terminal 41. The gate of the field effect transistor 43 is connected between the resistor 44 and the diode 48. Other configurations are the same as those in FIG.

【0020】次に動作について説明する。環境温度が変
化すると、ダイオード48の温度特性により、電界効果
トランジスタ43のゲート−ソース間電圧が変化する。
これにより、電界効果トランジスタ43のドレイン電流
が変化し、出力電圧端子42に出力される電圧が変化す
る。例えば、温度上昇したときには、電界効果トランジ
スタ43のゲート−ソース間電圧が負に大きくなり、電
界効果トランジスタ43のドレイン電流が減少する。こ
れにより、出力電圧端子42に出力される電圧に正の温
度係数を持たせることができる。
Next, the operation will be described. When the environmental temperature changes, the gate-source voltage of the field effect transistor 43 changes due to the temperature characteristic of the diode 48.
As a result, the drain current of the field effect transistor 43 changes, and the voltage output to the output voltage terminal 42 changes. For example, when the temperature rises, the gate-source voltage of the field effect transistor 43 increases negatively, and the drain current of the field effect transistor 43 decreases. This allows the voltage output to the output voltage terminal 42 to have a positive temperature coefficient.

【0021】以上のように、この実施の形態2によれ
ば、抵抗44およびダイオード48の温度特性を適当に
選ぶことにより、出力電圧端子42からの出力電圧に所
望の温度特性を持たせることができる。また、従来の技
術のように、ダイオード2の閾値電圧に制限されること
なく、電源端子41から供給される単一の負電圧により
任意の出力電圧を発生させ、かつ出力電圧に大きな温度
特性を持たせることができる。さらに、温度特性が互い
に異なる2種類の抵抗44および抵抗45を用いないの
で、半導体集積回路として構成する場合には、その製造
を容易にすることができる。
As described above, according to the second embodiment, the output voltage from the output voltage terminal 42 can have a desired temperature characteristic by appropriately selecting the temperature characteristics of the resistor 44 and the diode 48. it can. Further, unlike the conventional technique, an arbitrary output voltage is generated by a single negative voltage supplied from the power supply terminal 41 without being limited by the threshold voltage of the diode 2, and the output voltage has a large temperature characteristic. You can have it. Furthermore, since the two types of resistors 44 and 45 having different temperature characteristics are not used, when the semiconductor integrated circuit is configured, the manufacturing thereof can be facilitated.

【0022】実施の形態3.図3はこの発明の実施の形
態3による半導体増幅器用のバイアス回路を示す回路図
であり、図において、49は電界効果トランジスタ43
のソースおよび接地間に接続された抵抗(第5の抵抗)
である。その他の構成については、図2と同一である。
Embodiment 3. 3 is a circuit diagram showing a bias circuit for a semiconductor amplifier according to a third embodiment of the present invention, in which 49 is a field effect transistor 43.
A resistor connected between the source and ground (fifth resistor)
Is. Other configurations are the same as those in FIG.

【0023】次に動作について説明する。環境温度の変
化により出力電圧端子42に出力される電圧が変化する
のは実施の形態2と同じである。この実施の形態3で
は、電界効果トランジスタ43のソースおよび接地間に
接続される抵抗49を付加することにより、抵抗46を
流れる電流の変化率を小さくすることができる。これに
より、出力電圧端子42に出力される電圧の変化率を大
きくすることができる。
Next, the operation will be described. As in the second embodiment, the voltage output to the output voltage terminal 42 changes due to the change in the environmental temperature. In the third embodiment, by adding the resistor 49 connected between the source of the field effect transistor 43 and the ground, the rate of change of the current flowing through the resistor 46 can be reduced. Thereby, the rate of change of the voltage output to the output voltage terminal 42 can be increased.

【0024】以上のように、この実施の形態3によれ
ば、抵抗49に流れる電流により、抵抗46に流れる電
流の変化率を小さくし、出力電圧の変化率を大きくする
ことで、さらに出力電圧に大きな温度特性を持たせるこ
とができる。なお、上記実施の形態3では、図2の回路
構成に抵抗49を付加した例を示したが、図1の回路構
成に抵抗49を付加しても同様な効果を奏する。
As described above, according to the third embodiment, the change rate of the current flowing through the resistor 46 is reduced by the current flowing through the resistor 49, and the change rate of the output voltage is increased, whereby the output voltage is further increased. Can have great temperature characteristics. In the third embodiment, the example in which the resistor 49 is added to the circuit configuration of FIG. 2 has been shown, but the same effect can be obtained even if the resistor 49 is added to the circuit configuration of FIG.

【0025】実施の形態4.この発明の実施の形態4で
は、実施の形態3で示した図3において、抵抗46およ
び抵抗49の温度特性を互いに異なるようにしたもので
ある。
Fourth Embodiment In the fourth embodiment of the present invention, the temperature characteristics of the resistor 46 and the resistor 49 in FIG. 3 shown in the third embodiment are made different from each other.

【0026】以上のように、この実施の形態4によれ
ば、抵抗46および抵抗49の温度特性の違いにより、
電界効果トランジスタ43のゲート−ソース間電圧の温
度特性をさらに大きくすることができるので、出力電圧
端子42に出力される電圧の温度変化率をさらに大きく
することができる。
As described above, according to the fourth embodiment, due to the difference in the temperature characteristics of the resistors 46 and 49,
Since the temperature characteristic of the gate-source voltage of the field effect transistor 43 can be further increased, the temperature change rate of the voltage output to the output voltage terminal 42 can be further increased.

【0027】実施の形態5.図4はこの発明の実施の形
態5による半導体増幅器用のバイアス回路を示す回路図
であり、図において、50は電界効果トランジスタ43
のソースおよび接地間に順方向接続されたダイオード
(第2のダイオード)である。その他の構成について
は、図2と同一である。
Embodiment 5. Fourth Embodiment FIG. 4 is a circuit diagram showing a bias circuit for a semiconductor amplifier according to a fifth embodiment of the present invention, in which 50 is a field effect transistor 43.
Is a diode (second diode) connected in the forward direction between the source and the ground. Other configurations are the same as those in FIG.

【0028】次に動作について説明する。環境温度の変
化により、出力電圧端子42に出力される電圧が変化す
るのは実施の形態2と同じである。この実施の形態5で
は、ダイオード50の抵抗の非線型性により、電界効果
トランジスタ43のドレイン電流の変化による電界効果
トランジスタ43のソース電位の変化を抑制すると共
に、ダイオード50自身の温度特性により電界効果トラ
ンジスタ43のゲート−ソース間電圧の温度特性をさら
に大きくすることができるので、出力電圧端子42に出
力される電圧の温度変化率をさらに大きくすることがで
きる。
Next, the operation will be described. As in the second embodiment, the voltage output to the output voltage terminal 42 changes due to the change in the environmental temperature. In the fifth embodiment, the non-linearity of the resistance of the diode 50 suppresses the change in the source potential of the field effect transistor 43 due to the change in the drain current of the field effect transistor 43, and the field effect due to the temperature characteristic of the diode 50 itself. Since the temperature characteristic of the gate-source voltage of the transistor 43 can be further increased, the temperature change rate of the voltage output to the output voltage terminal 42 can be further increased.

【0029】以上のように、この実施の形態5によれ
ば、抵抗46およびダイオード50の温度特性の違いに
より、電界効果トランジスタ43のゲート−ソース間電
圧の温度特性をさらに大きくすることができるので、出
力電圧端子42に出力される電圧の温度変化率をさらに
大きくすることができる。また、温度特性が互いに異な
る2種類の抵抗46および抵抗49を用いないので、半
導体集積回路として構成する場合には、その製造を容易
にすることができる。なお、上記実施の形態5では、図
2の回路構成にダイオード50を付加した例を示した
が、図1の回路構成にダイオード50を付加しても同様
な効果を奏する。
As described above, according to the fifth embodiment, the temperature characteristic of the gate-source voltage of the field effect transistor 43 can be further increased due to the difference in temperature characteristic of the resistor 46 and the diode 50. The temperature change rate of the voltage output to the output voltage terminal 42 can be further increased. Further, since the two types of resistors 46 and 49 having different temperature characteristics are not used, when the semiconductor integrated circuit is configured, its manufacture can be facilitated. Although the fifth embodiment has shown the example in which the diode 50 is added to the circuit configuration of FIG. 2, the same effect can be obtained by adding the diode 50 to the circuit configuration of FIG.

【0030】実施の形態6.図5はこの発明の実施の形
態6による高周波電界効果トランジスタ増幅器を示す回
路図であり、図において、51は実施の形態5で示した
半導体増幅器用のバイアス回路、52はそのバイアス回
路51の出力電圧端子42にゲートが接続された高周波
増幅電界効果トランジスタである。バイアス回路51お
よび高周波増幅電界効果トランジスタ52は、同一のチ
ップ内に同一プロセスにより集積して作製されたもので
ある。図6はバイアス回路の環境温度−出力電圧特性を
示す特性図、図7は電界効果トランジスタの閾値電圧−
ドレイン電流、相互コンダクタンス特性を示す特性図で
ある。
Sixth Embodiment 5 is a circuit diagram showing a high frequency field effect transistor amplifier according to a sixth embodiment of the present invention. In the figure, 51 is a bias circuit for the semiconductor amplifier shown in the fifth embodiment, and 52 is an output of the bias circuit 51. A high frequency amplification field effect transistor having a gate connected to the voltage terminal 42. The bias circuit 51 and the high frequency amplification field effect transistor 52 are manufactured by being integrated in the same chip by the same process. FIG. 6 is a characteristic diagram showing the ambient temperature-output voltage characteristic of the bias circuit, and FIG. 7 is the threshold voltage of the field effect transistor.
It is a characteristic view which shows a drain current and a mutual conductance characteristic.

【0031】次に動作について説明する。環境温度の変
化により、出力電圧端子42に出力される電圧が変化す
るのは実施の形態5と同じである。図5において、出力
電圧端子42に出力される電圧は、高周波増幅電界効果
トランジスタ52のゲート電圧を与えるので、高周波増
幅電界効果トランジスタ52の利得の温度特性を補償す
るように作用する。また、電界効果トランジスタ43と
高周波増幅電界効果トランジスタ52は、同じプロセス
により同一集積回路の近傍に作り込まれるので、プロセ
スばらつきによる閾値電圧の変化が連動する。このと
き、そのプロセスばらつきによる電界効果トランジスタ
43を流れるドレイン電流の変化と、それに伴う出力電
圧端子42に出力される電圧の変化は、高周波増幅電界
効果トランジスタ52のドレイン電流のそのプロセスば
らつきによる変動を補償するように作用する。
Next, the operation will be described. As in the fifth embodiment, the voltage output to the output voltage terminal 42 changes due to the change in the environmental temperature. In FIG. 5, since the voltage output to the output voltage terminal 42 gives the gate voltage of the high frequency amplification field effect transistor 52, it acts so as to compensate the temperature characteristic of the gain of the high frequency amplification field effect transistor 52. Further, since the field effect transistor 43 and the high frequency amplification field effect transistor 52 are formed in the vicinity of the same integrated circuit by the same process, the change of the threshold voltage due to the process variation is interlocked. At this time, the change in the drain current flowing through the field effect transistor 43 due to the process variation and the accompanying change in the voltage output to the output voltage terminal 42 cause the variation in the drain current of the high frequency amplification field effect transistor 52 due to the process variation. Acts to compensate.

【0032】この実施の形態6の効果の計算例を図6お
よび図7に示す。図6は、図5において、電源端子41
の電圧を−1.4Vとし、標準的なプロセス条件におけ
る高周波増幅電界効果トランジスタ52の標準温度(2
5°C)でのゲート電圧、すなわち出力電圧端子42の
電圧を−0.1Vとし、環境温度が−25°C〜75°
Cまで変化したときの出力電圧端子42の電圧の変化を
示したものである。また、図7は、プロセスばらつきに
より電界効果トランジスタ43および高周波増幅電界効
果トランジスタ52の閾値電圧が±0.1V変化したと
仮定したときの高周波増幅電界効果トランジスタ52の
ドレイン電流および相互コンダクタンスの変化を示した
ものである。高周波増幅電界効果トランジスタ52の利
得の温度特性を補償するためには、高温になるに従って
ゲート電圧を浅く設定する必要があるが、そのようなゲ
ート電圧の設定が、図5のバイアス回路51により実現
されていることが図6により確認できる。また、高周波
増幅電界効果トランジスタ52の閾値電圧の変動に伴
い、高周波増幅電界効果トランジスタ52のドレイン電
流および相互コンダクタンスが変動するが、バイアス回
路51を適用することにより、その変動量を小さくする
ことができることが図7より確認できる。
Calculation examples of the effects of the sixth embodiment are shown in FIGS. 6 and 7. 6 is the same as that of FIG.
Is -1.4 V, the standard temperature of the high-frequency amplification field-effect transistor 52 under standard process conditions (2
5 ° C), that is, the gate voltage, that is, the voltage of the output voltage terminal 42 is -0.1 V, and the ambient temperature is -25 ° C to 75 °.
It shows a change in the voltage of the output voltage terminal 42 when changing to C. Further, FIG. 7 shows changes in the drain current and the transconductance of the high-frequency amplification field-effect transistor 52 when it is assumed that the threshold voltages of the field-effect transistor 43 and the high-frequency amplification field-effect transistor 52 change by ± 0.1 V due to process variations. It is shown. In order to compensate the temperature characteristic of the gain of the high frequency amplification field effect transistor 52, it is necessary to set the gate voltage shallower as the temperature becomes higher, but such setting of the gate voltage is realized by the bias circuit 51 of FIG. It can be confirmed from FIG. 6 that this is done. Further, the drain current and the transconductance of the high-frequency amplification field-effect transistor 52 vary with the variation of the threshold voltage of the high-frequency amplification field-effect transistor 52. However, by applying the bias circuit 51, the variation amount can be reduced. It can be confirmed from FIG. 7 that this can be done.

【0033】以上のように、この実施の形態6によれ
ば、高周波増幅電界効果トランジスタ52の利得の温度
特性を補償すると共に、近接して作製された電界効果ト
ランジスタ43の電気特性の類似性により、プロセスば
らつきによる高周波増幅電界効果トランジスタ52の利
得のばらつきを緩和することができる。なお、上記実施
の形態6では、バイアス回路51として実施の形態5に
示した回路構成を適用した例を示したが、その他の実施
の形態に示した回路構成を適用しても良い。
As described above, according to the sixth embodiment, the gain temperature characteristic of the high frequency amplification field effect transistor 52 is compensated, and the electric characteristic similarity of the field effect transistor 43 produced in close proximity is obtained. The variation in the gain of the high frequency amplification field effect transistor 52 due to the variation in the process can be reduced. In the sixth embodiment, the example in which the circuit configuration shown in the fifth embodiment is applied as the bias circuit 51 is shown, but the circuit configurations shown in the other embodiments may be applied.

【0034】[0034]

【発明の効果】以上のように、この発明によれば、負電
圧供給部および接地間に直列接続された温度特性が互い
に異なる第1の抵抗および第2の抵抗と、第1の抵抗お
よび第2の抵抗間にゲートが接続された電界効果トラン
ジスタと、負電圧供給部および電界効果トランジスタの
ソース間に接続された第3の抵抗と、電界効果トランジ
スタのドレインおよび接地間に接続された第4の抵抗
と、電界効果トランジスタのドレインおよび第4の抵抗
間から出力電圧を発生する電圧出力部とを備えるように
構成したので、第1の抵抗および第2の抵抗の温度特性
を適当に選ぶことにより、電圧出力部からの出力電圧に
所望の温度特性を持たせることができる。また、従来の
技術のように、ダイオードの閾値電圧に制限されること
なく、負電圧供給部から供給される単一の負電圧により
任意の出力電圧を発生させ、かつ出力電圧に大きな温度
特性を持たせることができる効果がある。
As described above, according to the present invention, the first resistance and the second resistance, which are connected in series between the negative voltage supply portion and the ground and have different temperature characteristics, the first resistance and the first resistance, are provided. A field effect transistor having a gate connected between the two resistors, a third resistor connected between the negative voltage supply unit and the source of the field effect transistor, and a fourth resistor connected between the drain of the field effect transistor and ground. And a voltage output section for generating an output voltage between the drain of the field effect transistor and the fourth resistance, the temperature characteristics of the first resistance and the second resistance should be appropriately selected. As a result, the output voltage from the voltage output section can have desired temperature characteristics. Further, unlike the conventional technique, the output voltage is not limited to the threshold voltage of the diode, an arbitrary output voltage is generated by a single negative voltage supplied from the negative voltage supply unit, and the output voltage has a large temperature characteristic. There is an effect that you can have.

【0035】この発明によれば、負電圧供給部および接
地間に直列接続され、温度特性が互いに異なる第1の抵
抗および順方向接続された第1のダイオードと、第1の
抵抗および第1のダイオード間にゲートが接続された電
界効果トランジスタと、負電圧供給部および電界効果ト
ランジスタのソース間に接続された第3の抵抗と、電界
効果トランジスタのドレインおよび接地間に接続された
第4の抵抗と、電界効果トランジスタのドレインおよび
第4の抵抗間から出力電圧を発生する電圧出力部とを備
えるように構成したので、第1の抵抗および第1のダイ
オードの温度特性を適当に選ぶことにより、電圧出力部
からの出力電圧に所望の温度特性を持たせることができ
る。また、従来の技術のように、ダイオードの閾値電圧
に制限されることなく、負電圧供給部から供給される単
一の負電圧により任意の出力電圧を発生させ、かつ出力
電圧に大きな温度特性を持たせることができる。さら
に、温度特性が互いに異なる2種類の第1の抵抗および
第2の抵抗を用いないので、半導体集積回路として構成
する場合には、その製造を容易にすることができる効果
がある。
According to the present invention, the first resistance and the first diode connected in the forward direction, which are connected in series between the negative voltage supply section and the ground and have different temperature characteristics, and the first resistance and the first diode are connected. A field effect transistor having a gate connected between the diodes, a third resistor connected between the negative voltage supply unit and the source of the field effect transistor, and a fourth resistor connected between the drain of the field effect transistor and ground. And a voltage output section for generating an output voltage between the drain of the field effect transistor and the fourth resistor, the temperature characteristics of the first resistor and the first diode are appropriately selected. The output voltage from the voltage output section can have a desired temperature characteristic. Further, unlike the conventional technique, the output voltage is not limited to the threshold voltage of the diode, an arbitrary output voltage is generated by a single negative voltage supplied from the negative voltage supply unit, and the output voltage has a large temperature characteristic. You can have it. Further, since two types of first resistance and second resistance having different temperature characteristics are not used, there is an effect that the manufacturing thereof can be facilitated when the semiconductor integrated circuit is configured.

【0036】この発明によれば、電界効果トランジスタ
のソースおよび接地間に接続された第5の抵抗を備える
ように構成したので、第5の抵抗に流れる電流により、
第3の抵抗に流れる電流の変化率を小さくし、出力電圧
の変化率を大きくすることで、さらに出力電圧に大きな
温度特性を持たせることができる効果がある。
According to the present invention, since the fifth resistor connected between the source of the field effect transistor and the ground is provided, the current flowing through the fifth resistor causes
By decreasing the rate of change of the current flowing through the third resistor and increasing the rate of change of the output voltage, there is an effect that the output voltage can have a larger temperature characteristic.

【0037】この発明によれば、第3の抵抗および第5
の抵抗の温度特性が互いに異なるように構成したので、
第3の抵抗および第5の抵抗の温度特性の違いにより、
出力電圧の変化率をさらに大きくすることで、さらに出
力電圧に大きな温度特性を持たせることができる効果が
ある。
According to the present invention, the third resistor and the fifth resistor
Since the temperature characteristics of the resistance of are different from each other,
Due to the difference in the temperature characteristics of the third resistance and the fifth resistance,
By further increasing the rate of change of the output voltage, there is an effect that the output voltage can have a larger temperature characteristic.

【0038】この発明によれば、電界効果トランジスタ
のソースおよび接地間に順方向接続された第2のダイオ
ードを備えるように構成したので、第2のダイオードの
抵抗の非線型性により、電界効果トランジスタのドレイ
ン電流の変化による電界効果トランジスタのソース電位
の変化を抑制すると共に、第2のダイオードの温度特性
により、電界効果トランジスタのゲート−ソース間電圧
の温度特性をさらに大きくすることができ、さらに出力
電圧に大きな温度特性を持たせることができる。また、
温度特性が互いに異なる2種類の第3の抵抗および第5
の抵抗を用いないので、半導体集積回路として構成する
場合には、その製造を容易にすることができる効果があ
る。
According to the present invention, since the second diode connected in the forward direction is provided between the source of the field effect transistor and the ground, the non-linearity of the resistance of the second diode causes the field effect transistor. The change in the source potential of the field effect transistor due to the change in the drain current of the field effect transistor can be suppressed, and the temperature characteristic of the gate-source voltage of the field effect transistor can be further increased by the temperature characteristic of the second diode. The voltage can have a large temperature characteristic. Also,
Two types of third resistance and fifth type having different temperature characteristics
Since the resistor is not used, there is an effect that the manufacturing thereof can be facilitated when the semiconductor integrated circuit is configured.

【0039】この発明によれば、増幅器用のバイアス回
路と、バイアス回路の電圧出力部にゲートが接続された
高周波増幅電界効果トランジスタとを備え、バイアス回
路および高周波増幅電界効果トランジスタを同一のチッ
プ内に同一プロセスにより集積するように構成したの
で、高周波増幅電界効果トランジスタの利得の温度特性
を補償すると共に、近接して作製された電界効果トラン
ジスタの電気特性の類似性により、プロセスばらつきに
よる高周波増幅電界効果トランジスタの利得のばらつき
を緩和することができる効果がある。
According to the present invention, the bias circuit for the amplifier and the high frequency amplification field effect transistor whose gate is connected to the voltage output part of the bias circuit are provided, and the bias circuit and the high frequency amplification field effect transistor are provided in the same chip. Since the temperature characteristics of the gain of the high frequency amplification field effect transistor are compensated for by the same process, the high frequency amplification field effect transistor due to the process variation is caused by the similarity of the electric characteristics of the field effect transistor which is manufactured in close proximity. There is an effect that variation in gain of the effect transistor can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施の形態1による半導体増幅器
用のバイアス回路を示す回路図である。
FIG. 1 is a circuit diagram showing a bias circuit for a semiconductor amplifier according to a first embodiment of the present invention.

【図2】 この発明の実施の形態2による半導体増幅器
用のバイアス回路を示す回路図である。
FIG. 2 is a circuit diagram showing a bias circuit for a semiconductor amplifier according to a second embodiment of the present invention.

【図3】 この発明の実施の形態3による半導体増幅器
用のバイアス回路を示す回路図である。
FIG. 3 is a circuit diagram showing a bias circuit for a semiconductor amplifier according to a third embodiment of the present invention.

【図4】 この発明の実施の形態5による半導体増幅器
用のバイアス回路を示す回路図である。
FIG. 4 is a circuit diagram showing a bias circuit for a semiconductor amplifier according to a fifth embodiment of the present invention.

【図5】 この発明の実施の形態6による高周波電界効
果トランジスタ増幅器を示す回路図である。
FIG. 5 is a circuit diagram showing a high frequency field effect transistor amplifier according to a sixth embodiment of the present invention.

【図6】 バイアス回路の環境温度−出力電圧特性を示
す特性図である。
FIG. 6 is a characteristic diagram showing an environmental temperature-output voltage characteristic of a bias circuit.

【図7】 電界効果トランジスタの閾値電圧−ドレイン
電流、相互コンダクタンス特性を示す特性図である。
FIG. 7 is a characteristic diagram showing threshold voltage-drain current and mutual conductance characteristics of a field effect transistor.

【図8】 従来のマイクロ波集積回路用の温度特性補償
バイアス回路を示す回路図である。
FIG. 8 is a circuit diagram showing a conventional temperature characteristic compensation bias circuit for a microwave integrated circuit.

【図9】 従来の高周波増幅器を示す回路図である。FIG. 9 is a circuit diagram showing a conventional high frequency amplifier.

【符号の説明】[Explanation of symbols]

1 Vgc端子、2 ダイオード、3 抵抗、4 Vr
端子、5 Vg端子、6 コイル、7 RFIN端子、
8 高周波増幅電界効果トランジスタ、9 RFOUT
端子、11 第1の信号増幅器、12 第2の信号増幅
器、13 信号入力端子、14 信号出力端子、15
電源端子、16 電界効果トランジスタ、17 バイポ
ーラトランジスタ、18〜20 結合コンデンサ、21
〜24バイアス抵抗、25,26 マッチング用コイ
ル、27〜30 バイパスコンデンサ、31,32 チ
ョークコイル、33 ダイオード、41 電源端子(負
電圧供給部)、42 出力電圧端子(電圧出力部)、4
3 電界効果トランジスタ、44 抵抗(第1の抵
抗)、45 抵抗(第2の抵抗)、46 抵抗(第3の
抵抗)、47 抵抗(第4の抵抗)、48 ダイオード
(第1のダイオード)、49 抵抗(第5の抵抗)、5
0 ダイオード(第2のダイオード)、51 バイアス
回路、52 高周波増幅電界効果トランジスタ。
1 Vgc terminal, 2 diode, 3 resistor, 4 Vr
Terminal, 5 Vg terminal, 6 coil, 7 RFIN terminal,
8 high frequency amplification field effect transistor, 9 RFOUT
Terminal, 11 first signal amplifier, 12 second signal amplifier, 13 signal input terminal, 14 signal output terminal, 15
Power supply terminal, 16 field effect transistor, 17 bipolar transistor, 18 to 20 coupling capacitor, 21
-24 bias resistance, 25, 26 matching coil, 27-30 bypass capacitor, 31, 32 choke coil, 33 diode, 41 power supply terminal (negative voltage supply section), 42 output voltage terminal (voltage output section), 4
3 field effect transistor, 44 resistance (first resistance), 45 resistance (second resistance), 46 resistance (third resistance), 47 resistance (fourth resistance), 48 diode (first diode), 49 resistance (fifth resistance), 5
0 diode (second diode), 51 bias circuit, 52 high frequency amplification field effect transistor.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山内 和久 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 森 一富 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 池田 幸夫 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 高木 直 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5J090 AA01 AA58 CA02 CA15 CA81 CA91 CA92 CN01 FA10 FN06 HA02 HA09 HA12 HA18 HA19 HA25 HA29 HA32 HA33 KA12 MA21 TA02 TA04 5J092 AA01 AA58 CA02 CA15 CA81 CA91 CA92 FA10 HA02 HA09 HA12 HA18 HA19 HA25 HA29 HA32 HA33 KA12 MA21 TA02 TA04    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kazuhisa Yamauchi             2-3 2-3 Marunouchi, Chiyoda-ku, Tokyo             Inside Ryo Electric Co., Ltd. (72) Inventor Kazutomi Mori             2-3 2-3 Marunouchi, Chiyoda-ku, Tokyo             Inside Ryo Electric Co., Ltd. (72) Inventor Yukio Ikeda             2-3 2-3 Marunouchi, Chiyoda-ku, Tokyo             Inside Ryo Electric Co., Ltd. (72) Inventor Naoki Takagi             2-3 2-3 Marunouchi, Chiyoda-ku, Tokyo             Inside Ryo Electric Co., Ltd. F-term (reference) 5J090 AA01 AA58 CA02 CA15 CA81                       CA91 CA92 CN01 FA10 FN06                       HA02 HA09 HA12 HA18 HA19                       HA25 HA29 HA32 HA33 KA12                       MA21 TA02 TA04                 5J092 AA01 AA58 CA02 CA15 CA81                       CA91 CA92 FA10 HA02 HA09                       HA12 HA18 HA19 HA25 HA29                       HA32 HA33 KA12 MA21 TA02                       TA04

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 負電圧供給部および接地間に直列接続さ
れた温度特性が互いに異なる第1の抵抗および第2の抵
抗と、上記第1の抵抗および第2の抵抗間にゲートが接
続された電界効果トランジスタと、上記負電圧供給部お
よび上記電界効果トランジスタのソース間に接続された
第3の抵抗と、上記電界効果トランジスタのドレインお
よび接地間に接続された第4の抵抗と、上記電界効果ト
ランジスタのドレインおよび上記第4の抵抗間から出力
電圧を発生する電圧出力部とを備えた増幅器用のバイア
ス回路。
1. A gate is connected between a first resistance and a second resistance, which are connected in series between a negative voltage supply section and a ground and have different temperature characteristics, and the first resistance and the second resistance. A field effect transistor, a third resistor connected between the negative voltage supply section and the source of the field effect transistor, a fourth resistor connected between the drain of the field effect transistor and ground, and the field effect. A bias circuit for an amplifier, comprising: a drain of a transistor and a voltage output unit that generates an output voltage from between the fourth resistor.
【請求項2】 負電圧供給部および接地間に直列接続さ
れ、温度特性が互いに異なる第1の抵抗および順方向接
続された第1のダイオードと、上記第1の抵抗および第
1のダイオード間にゲートが接続された電界効果トラン
ジスタと、上記負電圧供給部および上記電界効果トラン
ジスタのソース間に接続された第3の抵抗と、上記電界
効果トランジスタのドレインおよび接地間に接続された
第4の抵抗と、上記電界効果トランジスタのドレインお
よび上記第4の抵抗間から出力電圧を発生する電圧出力
部とを備えた増幅器用のバイアス回路。
2. A first diode connected in series between a negative voltage supply section and ground and having different temperature characteristics from each other and a first diode connected in a forward direction, and the first resistance and the first diode. A field-effect transistor having a gate connected to it, a third resistor connected between the negative voltage supply section and the source of the field-effect transistor, and a fourth resistor connected between the drain of the field-effect transistor and ground. And a voltage output section for generating an output voltage from between the drain of the field effect transistor and the fourth resistor, and a bias circuit for an amplifier.
【請求項3】 電界効果トランジスタのソースおよび接
地間に接続された第5の抵抗を備えたことを特徴とする
請求項1または請求項2記載の増幅器用のバイアス回
路。
3. A bias circuit for an amplifier according to claim 1, further comprising a fifth resistor connected between the source of the field effect transistor and the ground.
【請求項4】 第3の抵抗および第5の抵抗の温度特性
を互いに異なるようにしたことを特徴とする請求項3記
載の増幅器用のバイアス回路。
4. The bias circuit for an amplifier according to claim 3, wherein the temperature characteristics of the third resistor and the fifth resistor are different from each other.
【請求項5】 電界効果トランジスタのソースおよび接
地間に順方向接続された第2のダイオードを備えたこと
を特徴とする請求項1または請求項2記載の増幅器用の
バイアス回路。
5. A bias circuit for an amplifier according to claim 1, further comprising a second diode connected in a forward direction between the source of the field effect transistor and ground.
【請求項6】 請求項1から請求項5のうちのいずれか
1項記載の増幅器用のバイアス回路と、上記バイアス回
路の電圧出力部にゲートが接続された高周波増幅電界効
果トランジスタとを備え、上記バイアス回路および上記
高周波増幅電界効果トランジスタを同一のチップ内に同
一プロセスにより集積したことを特徴とする高周波電界
効果トランジスタ増幅器。
6. A bias circuit for an amplifier according to any one of claims 1 to 5, and a high frequency amplification field effect transistor having a gate connected to a voltage output section of the bias circuit, A high frequency field effect transistor amplifier, characterized in that the bias circuit and the high frequency amplification field effect transistor are integrated in the same chip by the same process.
JP2001249376A 2001-08-20 2001-08-20 Bias circuit for amplifier and high frequency field effect transistor amplifier Expired - Fee Related JP3819265B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001249376A JP3819265B2 (en) 2001-08-20 2001-08-20 Bias circuit for amplifier and high frequency field effect transistor amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001249376A JP3819265B2 (en) 2001-08-20 2001-08-20 Bias circuit for amplifier and high frequency field effect transistor amplifier

Publications (2)

Publication Number Publication Date
JP2003060444A true JP2003060444A (en) 2003-02-28
JP3819265B2 JP3819265B2 (en) 2006-09-06

Family

ID=19078389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001249376A Expired - Fee Related JP3819265B2 (en) 2001-08-20 2001-08-20 Bias circuit for amplifier and high frequency field effect transistor amplifier

Country Status (1)

Country Link
JP (1) JP3819265B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055438A (en) * 2007-08-28 2009-03-12 Mitsubishi Electric Corp Temperature compensation bias circuit, high-frequency amplifier, and high-frequency attenuator
CN109565262A (en) * 2016-07-28 2019-04-02 华为技术有限公司 Compensator device for MMIC HEMT amplifier
JPWO2022168214A1 (en) * 2021-02-04 2022-08-11

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055438A (en) * 2007-08-28 2009-03-12 Mitsubishi Electric Corp Temperature compensation bias circuit, high-frequency amplifier, and high-frequency attenuator
CN109565262A (en) * 2016-07-28 2019-04-02 华为技术有限公司 Compensator device for MMIC HEMT amplifier
CN109565262B (en) * 2016-07-28 2020-09-04 华为技术有限公司 Compensator device for MMIC HEMT amplifier
CN112087205A (en) * 2016-07-28 2020-12-15 华为技术有限公司 Compensator device for MMIC HEMT amplifier
CN112087205B (en) * 2016-07-28 2024-03-01 华为技术有限公司 Compensator device for MMIC HEMT amplifier
JPWO2022168214A1 (en) * 2021-02-04 2022-08-11
WO2022168214A1 (en) * 2021-02-04 2022-08-11 三菱電機株式会社 Temperature compensation circuit
JP7267518B2 (en) 2021-02-04 2023-05-01 三菱電機株式会社 temperature compensation circuit

Also Published As

Publication number Publication date
JP3819265B2 (en) 2006-09-06

Similar Documents

Publication Publication Date Title
US3993869A (en) Amplifying circuit for use with a high impedance source transducer
US9203368B2 (en) Power amplifier
CN112543005B (en) Amplitude modulation to phase modulation compensation circuit, radio frequency power amplifier and equipment
US6127892A (en) Amplification circuit
JPH06224647A (en) Amplifier circuit
US7830210B2 (en) Amplifier device
US4849710A (en) Temperature compensated high gain FET amplifier
CN110739917B (en) Temperature compensation circuit based on radio frequency power amplifier
JP2001237655A (en) Fet bias circuit
JP2003060444A (en) Bias circuit for amplifier and high-frequency field effect transistor amplifier
JPH1188065A (en) Semiconductor amplifier circuit
JP3053809B1 (en) Linear amplifier circuit
US6043711A (en) Gate bias circuit of a power amplifier FET
US10386880B2 (en) Circuit arrangement for compensating current variations in current mirror circuit
CN117908628B (en) Temperature compensation circuit
US7420420B2 (en) FET bias circuit
US20060033577A1 (en) Amplifier circuit
JP2005223437A (en) Bias circuit
US20240088850A1 (en) Transmission circuit
US20230070816A1 (en) Amplifier circuit
JP7267518B2 (en) temperature compensation circuit
US10944363B2 (en) Power amplifier
US20220360236A1 (en) Radio frequency power amplifier
JP6061267B2 (en) Bias circuit and amplifier using the same
JP2000349568A (en) Amplifier

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees