JP2003060231A - Iii-v compound semiconductor and light-emitting element - Google Patents

Iii-v compound semiconductor and light-emitting element

Info

Publication number
JP2003060231A
JP2003060231A JP2002162697A JP2002162697A JP2003060231A JP 2003060231 A JP2003060231 A JP 2003060231A JP 2002162697 A JP2002162697 A JP 2002162697A JP 2002162697 A JP2002162697 A JP 2002162697A JP 2003060231 A JP2003060231 A JP 2003060231A
Authority
JP
Japan
Prior art keywords
layer
layers
gan
compound semiconductor
lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002162697A
Other languages
Japanese (ja)
Inventor
Yasushi Iechika
泰 家近
Yoshihiko Tsuchida
良彦 土田
Yoshinobu Ono
善伸 小野
Seiya Shimizu
誠也 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2002162697A priority Critical patent/JP2003060231A/en
Publication of JP2003060231A publication Critical patent/JP2003060231A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a high-crystallinity high-quality nitride-based III-V compound semiconductor and a light-emitting element which uses the semiconductor. SOLUTION: (1) A nitride-based III-V compound semiconductor has an interface between two layers having lattice mismatching, an intermediate layer having a thickness of >=25 nm, and a single Inx Gay Alz N quantum well layer (where x+y+z=1, 0<x<=1, 0<=y<1, and 0<=z<1), sandwiched between two barrier layers in this order. (2) The thickness of the quantum well layer of the III-V compound semiconductor described in (1) is adjusted to 5-90 Å. (3) The light emitting element uses the III-V compound semiconductor described in (1) or (2).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、窒化物系3−5族
化合物半導体に関し、詳しくは一般式InxGayAlz
N(ただし、x+y+z=1、0≦x≦1、0≦y≦
1、0≦z≦1)で表される窒化物系3−5族化合物半
導体に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride-based 3-5 group compound semiconductor, and more specifically to a general formula In x Ga y Al z.
N (however, x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦
The present invention relates to a nitride-based 3-5 group compound semiconductor represented by 1, 0 ≦ z ≦ 1).

【0002】[0002]

【従来の技術】紫外もしくは青色の発光ダイオード又は
紫外もしくは青色のレーザダイオード等の発光素子の材
料として、一般式InxGayAlzN(ただし、x+y
+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表
される窒化物系3−5族化合物半導体が知られている。
以下、この一般式中のx、y及びzをそれぞれInN混
晶比、GaN混晶比、及びAlN混晶比と記すことがあ
る。該3−5族化合物半導体ではとくにInNを混晶比
で10%以上含むものはInN混晶比に応じて可視領域
での発光波長を調整できるため、表示用途に特に重要で
ある。
2. Description of the Related Art As a material for a light emitting device such as an ultraviolet or blue light emitting diode or an ultraviolet or blue laser diode, the general formula InxGayAlzN (provided that x + y
+ Z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), and a nitride-based 3-5 group compound semiconductor is known.
Hereinafter, x, y, and z in this general formula may be referred to as an InN mixed crystal ratio, a GaN mixed crystal ratio, and an AlN mixed crystal ratio, respectively. Among the 3-5 group compound semiconductors, those containing InN in a mixed crystal ratio of 10% or more can adjust the emission wavelength in the visible region according to the InN mixed crystal ratio, and are particularly important for display applications.

【0003】ところで、半導体発光素子において発光層
を複数の層から構成する場合、各層が正確に同じ構造で
なければ、発光スペクトルは各層の異なるスペクトルの
重ねあわせとなるために、全体として広がることにな
る。すなわち発光色の色純度が低下することになる。逆
に、単一の発光層を用いた場合には、このような問題を
避けることができる。また、レーザへの応用の場合、発
光層が多層である場合、全体的な発光層の膜厚が増える
ため、発光層自身による光の吸収も増加する。そのた
め、発光層を単一の層とすることでレーザ発振に要する
最小電流を低下させることができる。
By the way, when a light emitting layer is composed of a plurality of layers in a semiconductor light emitting device, if the layers do not have exactly the same structure, the emission spectrum will be a superposition of different spectra of the layers, so that it will spread as a whole. Become. That is, the color purity of the emission color is lowered. On the contrary, when a single light emitting layer is used, such a problem can be avoided. In addition, in the case of application to a laser, when the light emitting layer is a multi-layer, the thickness of the entire light emitting layer increases, so that light absorption by the light emitting layer itself also increases. Therefore, by using a single light emitting layer, the minimum current required for laser oscillation can be reduced.

【0004】一方、窒化物系3−5族化合物半導体にお
いては、結晶成長に用いることができる程度の高品質で
大面積の結晶が得られていない。このため、いわゆるヘ
テロエピと呼ばれる、異種の基板上への成長が一般的に
行われている。すなわちサファイア、SiCなど、比較
的格子定数の近い基板を用いて、バッファ層と呼ばれる
アモルファスあるいは微結晶状の薄膜をまず成長し、そ
の上に該化合物半導体の結晶成長が行われている。しか
し、このようにして得られた結晶にも10cm−2
度の非常に高密度の転位が存在するのが一般的である。
このような理由から、該化合物半導体では高い均一性の
薄膜を形成することが非常に難しく、ひいては単一の発
光層では高い発光効率を実現することが困難であった。
このため窒化物系化合物半導体を用いた発光素子では、
複数の発光層を積層して用いるいわゆる多重量子井戸を
用いて発光効率を高めているのが実状である。
On the other hand, in the nitride-based 3-5 group compound semiconductor, a crystal of high quality and large area that can be used for crystal growth has not been obtained. Therefore, so-called hetero-epitaxial growth is generally performed on a different type of substrate. That is, an amorphous or microcrystalline thin film called a buffer layer is first grown using a substrate having a relatively close lattice constant, such as sapphire or SiC, and crystal growth of the compound semiconductor is performed thereon. However, it is general that the crystals thus obtained also have very high density dislocations of about 10 8 cm −2 .
For these reasons, it is very difficult to form a highly uniform thin film with the compound semiconductor, and it is difficult to achieve high luminous efficiency with a single light emitting layer.
Therefore, in a light emitting device using a nitride compound semiconductor,
It is the actual situation that the so-called multiple quantum well, which is used by stacking a plurality of light emitting layers, is used to enhance the light emission efficiency.

【0005】[0005]

【発明が解決しようとする課題】本発明の目的は、結晶
性が高く、高品質の単一の量子井戸層を有する窒化物系
3−5族化合物半導体及びこれを用いた発光素子を提供
することにある。
DISCLOSURE OF THE INVENTION An object of the present invention is to provide a nitride-based Group 3-5 compound semiconductor having a high quality single quantum well layer with high crystallinity and a light emitting device using the same. Especially.

【0006】[0006]

【課題を解決するための手段】本発明者らはこのような
状況をみて鋭意検討の結果、単一の量子井戸層と基板と
の間に特定の積層構造を設けることにより、該積層構造
の上に成長する層の結晶性が著しく改善されることを見
出し、本発明に至った。即ち、本発明は、(1)少なく
とも1つの格子不整合を有する2つの層の界面と、膜厚
が25nm以上である中間層と、2つの障壁層で挟まれ
た一般式InxGayAlzN(ただし、x+y+z=
1、0<x≦1、0≦y<1、0≦z<1)で表される
単一の量子井戸層とをこの順に有することを特徴とする
3−5族化合物半導体を提供するものである。また、本
発明は、(2)上記の化合物半導体を用いてなることを
特徴とする発光素子を提供するものである。
DISCLOSURE OF THE INVENTION As a result of intensive studies made by the present inventors in view of such a situation, as a result of providing a specific laminated structure between a single quantum well layer and a substrate, The inventors have found that the crystallinity of an overlying layer is remarkably improved and have reached the present invention. That is, the present invention provides (1) a general formula In x Ga y Al sandwiched between an interface between two layers having at least one lattice mismatch, an intermediate layer having a film thickness of 25 nm or more, and two barrier layers. z N (however, x + y + z =
1, 0 <x ≦ 1, 0 ≦ y <1, 0 ≦ z <1), and a single quantum well layer in this order. Is. The present invention also provides (2) a light emitting device characterized by using the above compound semiconductor.

【0007】[0007]

【発明の実施の形態】次に、本発明を詳細に説明する。
本発明における窒化物系3−5族化合物半導体とは、基
板上に格子不整合を有する2つの層の界面と中間層と単
一の量子井戸層をこの順に有するものである。ここで、
量子井戸層とは、一般式InxGayAlzN(ただし、
x+y+z=1、0<x≦1、0≦y<1、0≦z<
1)で表され、これよりバンドギャップが大きく一般式
Inx'Gay'Alz'N(式中、0≦x‘≦1、0≦y’
≦1、0≦z‘≦1、x’+y‘+z’=1)で表さる
2つの層に挟まれて接している層をいう。該量子井戸層
の膜厚は、通常5Å以上90Å以下である。以下、量子
井戸層をはさむ層を障壁層と、量子井戸層を簡単に井戸
層と記すことがある。また量子井戸層と障壁層とをあわ
せて量子井戸構造と記すことがある。なお、2つの障壁
層におけるx‘、y’、z‘は、互いに同一でも異なっ
てもよい。
BEST MODE FOR CARRYING OUT THE INVENTION Next, the present invention will be described in detail.
The nitride-based 3-5 group compound semiconductor in the present invention has an interface between two layers having a lattice mismatch, an intermediate layer and a single quantum well layer on a substrate in this order. here,
The quantum well layer is a general formula InxGayAlzN (however,
x + y + z = 1, 0 <x ≦ 1, 0 ≦ y <1, 0 ≦ z <
1), which has a larger band gap than that of the general formula Inx'Gay'Alz'N (wherein 0≤x'≤1, 0≤y ').
≦ 1, 0 ≦ z ′ ≦ 1, x ′ + y ′ + z ′ = 1) means a layer sandwiched and in contact with two layers. The thickness of the quantum well layer is usually 5 Å or more and 90 Å or less. Hereinafter, the layer sandwiching the quantum well layer may be simply referred to as a barrier layer, and the quantum well layer may be simply referred to as a well layer. The quantum well layer and the barrier layer may be collectively referred to as a quantum well structure. Note that x ′, y ′, and z ′ in the two barrier layers may be the same or different from each other.

【0008】障壁層と井戸層とのバンドギャップの差は
0.1eV以上であることが好ましい。このバンドギャ
ップの差が0.1eVより小さい場合、井戸層へのキャ
リアの閉じ込めが充分でなく、発光素子として用いた場
合に発光効率が低下する。より好ましくは0.3ev以
上である。ただし、障壁層のバンドギャップが5eVを
越えると電荷注入に必要な電圧が高くなるため、障壁層
のバンドギャップは5eV以下が好ましい。
The difference in bandgap between the barrier layer and the well layer is preferably 0.1 eV or more. When this band gap difference is smaller than 0.1 eV, carriers are not sufficiently confined in the well layer, and the light emission efficiency is reduced when used as a light emitting device. More preferably, it is 0.3 ev or more. However, if the bandgap of the barrier layer exceeds 5 eV, the voltage required for charge injection increases, so the bandgap of the barrier layer is preferably 5 eV or less.

【0009】次に、本発明における中間層とは、井戸層
と井戸層に最も近い格子不整合を有する2つの層の界面
とに挟まれた層であり、複数の層から構成されていても
良く、総膜厚が25nm以上であることを特徴とする。
より好ましくは30nm以上である。中間層の厚みが2
5nmより小さい場合、本発明の効果を発現し得ない場
合も生じる。かかる中間層は、井戸層に接していても良
く、この場合は障壁層も兼ねることになる。また、中間
層は、格子不整合を有するもう一方の層と界面を形成し
ていても良く、この場合は界面を形成する2つの層のう
ち井戸層側の層を兼ねることになる。さらには、中間層
は、井戸層と接し、かつ、格子不整合を有するもう一方
の層と界面を形成していても良く、この場合の中間層は
障壁層も、界面を形成する2つの層のうちの井戸層側の
層も兼ねることになる。
Next, the intermediate layer in the present invention is a layer sandwiched between the well layer and the interface between the two layers having the lattice mismatch closest to the well layer, and may be composed of a plurality of layers. Good, the total film thickness is 25 nm or more.
More preferably, it is 30 nm or more. The thickness of the intermediate layer is 2
If it is less than 5 nm, the effects of the present invention may not be exhibited. The intermediate layer may be in contact with the well layer, and in this case, it also serves as the barrier layer. Further, the intermediate layer may form an interface with the other layer having a lattice mismatch, and in this case, it serves as the well layer side layer of the two layers forming the interface. Further, the intermediate layer may be in contact with the well layer and form an interface with the other layer having a lattice mismatch, and in this case, the intermediate layer is the barrier layer and the two layers forming the interface. It will also serve as the layer on the well layer side.

【0010】本発明において、格子不整合を有する2つ
の層の界面は、少なくとも1つ存在することが必要であ
る。ここで、「格子不整合を有する」とは、2つの層が
接合面方向に異なる格子定数を有することを意味し、格
子不整合を有する2つの層が接合する場合、互いの格子
定数に引き込まれるように格子歪が発生する、すなわち
結晶に加わる応力のため、結晶が本来の格子定数とは異
なる格子定数を持つようになるのが一般的である。格子
不整合を有する2つの層が接しており、該2つの層が接
合方向に各々本来の格子定数を持つ場合は格子歪がない
場合であり、格子歪が完全に緩和している場合である。
また格子不整合を有する2つの層が接合面の方向に全く
同じ格子定数を有する場合は格子歪の緩和が全くない場
合である。格子不整合を有する2つの層が接合して格子
歪が部分的に緩和された場合、接合面方向の格子定数
は、2つの層で異なるものの、格子歪がない場合とも異
なり、完全に緩和した場合と、全く緩和していない場合
の中間の格子定数を持つ。
In the present invention, it is necessary that at least one interface between two layers having a lattice mismatch exists. Here, “having a lattice mismatch” means that the two layers have different lattice constants in the bonding surface direction, and when two layers having a lattice mismatch are joined, they are drawn into each other's lattice constant. As described above, the lattice strain is generated, that is, the stress applied to the crystal generally causes the crystal to have a lattice constant different from the original lattice constant. When two layers having a lattice mismatch are in contact with each other and each of the two layers has an original lattice constant in the joining direction, there is no lattice strain, and when the lattice strain is completely relaxed. .
Further, when two layers having a lattice mismatch have exactly the same lattice constant in the direction of the joint surface, there is no relaxation of lattice strain. When two layers having a lattice mismatch are joined and the lattice strain is partially relaxed, the lattice constant in the joining surface direction is different between the two layers, but it is different even when there is no lattice strain and is completely relaxed. It has an intermediate lattice constant between the case and the case where it is not relaxed at all.

【0011】本発明における格子不整合の好ましい大き
さとしては、具体的にはその絶対値が0.01%以上5
%以下が挙げられる。ここで格子不整合の大きさは、基
板側の層の接合面方向の格子定数を基準にし、その上に
積層する層の接合面方向の格子定数差を前者の格子定数
で除することにより算出される。格子不整合の絶対値が
0.01%より小さくても、また5%より大きくても本
発明の効果が顕著でない。
As a preferred magnitude of the lattice mismatch in the present invention, specifically, the absolute value is 0.01% or more and 5
% Or less. Here, the size of the lattice mismatch is calculated by dividing the lattice constant difference in the joining surface direction of the layers stacked on the substrate by the lattice constant in the joining surface direction of the substrate on the reference side. To be done. Even if the absolute value of the lattice mismatch is smaller than 0.01% or larger than 5%, the effect of the present invention is not remarkable.

【0012】該化合物半導体のうち、Ga以外の3族元
素を含む混晶、とくにInを含むものについては、一般
的に高品質の厚い膜を成長することが難しい。このた
め、本発明においては、格子不整合を有する層の界面を
構成する層のうち少なくとも1層はGaNまたはGaN
に格子整合する混晶であることが好ましい。さらに、本
発明の格子不整合を有する界面を形成する層において
は、格子不整合により圧縮歪が加わる場合の方が、引っ
張り歪が加わる場合よりも効果が顕著であり、好まし
い。格子不整合を有する界面を形成する層のうちの一方
の層がGaNであり、他方の層がGaNより大きな格子
定数を持つ層との積層構造である場合にとくに本発明の
効果が大きい。また格子不整合を有する界面を形成する
層は、そのバンドギャップが井戸層のバンドギャップよ
り大きい方が、井戸層への電荷注入を妨げない点で好ま
しい。具体的には、InGaN量子井戸層を発光層とす
る場合、格子不整合を有する界面を形成する各層は、A
lGaN、GaN、InN混晶比が発光層より小さいI
nGaN、バンドギャップが発光層より大きいInGa
AlNで構成されることが望ましい。これらの層を成長
するためには、原料の供給方法を調整してもよいし、成
長温度を調整してもよい。とくにInGaNの場合、I
nN混晶比は成長温度に強く依存するため、たとえばI
nN混晶比を小さい層を成長するためには成長温度を高
くして調整することができる。
Of the compound semiconductors, it is generally difficult to grow a high-quality thick film for a mixed crystal containing a Group 3 element other than Ga, particularly for In. Therefore, in the present invention, at least one of the layers constituting the interface of the layer having the lattice mismatch is GaN or GaN.
It is preferable that the mixed crystal has a lattice match with. Further, in the layer forming the interface having the lattice mismatch of the present invention, the case where the compressive strain is applied due to the lattice mismatch is more remarkable than the case where the tensile strain is applied, and thus it is preferable. The effect of the present invention is particularly large when one of the layers forming the interface having a lattice mismatch is GaN and the other layer has a laminated structure with a layer having a larger lattice constant than GaN. The band gap of the layer forming the interface having a lattice mismatch is preferably larger than the band gap of the well layer because it does not hinder charge injection into the well layer. Specifically, when the InGaN quantum well layer is used as a light emitting layer, each layer forming an interface having a lattice mismatch is A
lGaN, GaN, InN having a mixed crystal ratio smaller than that of the light emitting layer I
nGaN, InGa having a band gap larger than that of the light emitting layer
It is preferably composed of AlN. In order to grow these layers, the raw material supply method may be adjusted or the growth temperature may be adjusted. Especially in the case of InGaN, I
Since the nN mixed crystal ratio strongly depends on the growth temperature, for example, I
In order to grow a layer having a small nN mixed crystal ratio, the growth temperature can be increased and adjusted.

【0013】本発明の3−5族化合物半導体の構造の1
例を図1に示す。図1の例では基板1上に、バッファ層
2、GaN層3、InGaN層4、GaN層5、InG
aN層6、GaAlN層7がこの順に積層されたもので
ある。GaN層3とInGaN層4との界面、およびI
nGaN層4とGaN層5との界面が本発明の格子不整
合を有する2つの層の界面であり、GaN層5が中間層
であり、InGaN層6が井戸層であり、GaN層5と
AlGaN層7が障壁層である。GaN層5は格子不整
合を有する2つの層の一方を構成するとともに、中間層
も、さらの障壁層も兼ねている。中間層であるGaN層
5の膜厚は30nm以上である。また井戸層であるIn
GaN層6の膜厚は5Å以上90Å以下である。
1 of the structure of the 3-5 group compound semiconductor of the present invention
An example is shown in FIG. In the example of FIG. 1, the buffer layer 2, the GaN layer 3, the InGaN layer 4, the GaN layer 5, the InG are formed on the substrate 1.
The aN layer 6 and the GaAlN layer 7 are laminated in this order. Interface between GaN layer 3 and InGaN layer 4, and I
The interface between the nGaN layer 4 and the GaN layer 5 is the interface between the two layers having the lattice mismatch of the present invention, the GaN layer 5 is the intermediate layer, the InGaN layer 6 is the well layer, and the GaN layer 5 and AlGaN. Layer 7 is the barrier layer. The GaN layer 5 constitutes one of two layers having a lattice mismatch, and also serves as an intermediate layer and a further barrier layer. The thickness of the GaN layer 5, which is the intermediate layer, is 30 nm or more. In addition, In which is a well layer
The film thickness of the GaN layer 6 is not less than 5Å and not more than 90Å.

【0014】図1に示した例は本発明の内容を簡便に説
明するために簡単な構成の場合を述べているが、本発明
の内容を逸脱しない範囲でさらに複雑な構成としてもよ
い。例えば、各層の構成元素はGaNのように2つある
いはGaAlNおよびInGaNのように3つとなって
いるが、一般的にInGaAlNで表わされる混晶とす
ることができる。また中間層であるGaN層5と井戸層
であるInGaN層6とが直接接しているが、その間に
1つ以上の層を設けてもよい。また、格子不整合を有す
る2つの層の界面と中間層であるGaN層5が直接接し
ているが、中間層と格子不整合を有する2つの層との界
面の間に、さらに1つ以上の層を設けてもよい。また格
子歪を有する2つの層の界面は、図1の例ではGaN層
3とInGaN層4との界面、およびInGaN層4と
GaN層5との界面の2つであるが、1つあるいは3つ
以上を形成してもよい。格子歪を有する2つの層の界面
が3つ以上ある例としてはGaNとInGaNを交互に
積層した超格子構造、あるいはGaNとAlGaNとを
交互に積層した超格子構造が挙げられる。
Although the example shown in FIG. 1 describes a case of a simple structure in order to simply explain the contents of the present invention, it may have a more complicated structure without departing from the contents of the present invention. For example, the constituent elements of each layer are two such as GaN or three such as GaAlN and InGaN, but a mixed crystal generally represented by InGaAlN can be used. Although the GaN layer 5 as the intermediate layer and the InGaN layer 6 as the well layer are in direct contact with each other, one or more layers may be provided between them. Further, although the interface between the two layers having the lattice mismatch and the GaN layer 5 which is the intermediate layer are in direct contact with each other, at least one or more layers are provided between the interface between the intermediate layer and the two layers having the lattice mismatch. Layers may be provided. In the example of FIG. 1, the interface between the two layers having the lattice strain is the interface between the GaN layer 3 and the InGaN layer 4 and the interface between the InGaN layer 4 and the GaN layer 5, but one or three interfaces. One or more may be formed. Examples of two or more interfaces having two layers having a lattice strain include a superlattice structure in which GaN and InGaN are alternately laminated, or a superlattice structure in which GaN and AlGaN are alternately laminated.

【0015】格子不整合の緩和の程度は、格子不整合の
大きさ、格子不整合を有する層の界面を形成する各層の
厚み、弾性率等の物性に依存する。緩和は一般的に転位
の発生を伴なうため、なるべく小さい方が好ましい。
The degree of relaxation of the lattice mismatch depends on the size of the lattice mismatch, the thickness of each layer forming the interface of the layer having the lattice mismatch, and the physical properties such as elastic modulus. Since relaxation generally accompanies the generation of dislocations, it is preferably as small as possible.

【0016】次に本発明に用いられる基板、及び成長方
法について説明する。該3−5族化合物半導体の結晶成
長用基板としては、サファイア、ZnO、GaAs、S
i、SiC、NGO(NdGaO3 )、スピネル(Mg
Al2O4 )、GaN等が用いられる。とくにサファイ
アは透明であり、また大面積の高品質の結晶が得られる
ため重要である。
Next, the substrate and the growth method used in the present invention will be described. Substrates for crystal growth of the Group 3-5 compound semiconductor include sapphire, ZnO, GaAs, and S.
i, SiC, NGO (NdGaO3), spinel (Mg
Al2O4), GaN, etc. are used. Sapphire is especially important because it is transparent and high-quality crystals with a large area can be obtained.

【0017】該3−5族化合物半導体の製造方法として
は、分子線エピタキシー(以下、MBEと記すことがあ
る。)法、有機金属気相成長(以下、MOVPEと記す
ことがある。)法、ハイドライド気相成長(以下、HV
PEと記すことがある。)法などが挙げられる。なお、
MBE法を用いる場合、窒素原料としては、窒素ガス、
アンモニア、及びその他の窒素化合物を気体状態で供給
する方法である気体ソース分子線エピタキシー(以下、
GSMBEと記すことがある。)法が一般的に用いられ
ている。この場合、窒素原料が化学的に不活性で、窒素
原子が結晶中に取り込まれにくいことがある。その場合
には、マイクロ波などにより窒素原料を励起して、活性
状態にして供給することで、窒素の取り込み効率を上げ
ることができる。
As the method for producing the Group 3-5 compound semiconductor, a molecular beam epitaxy (hereinafter sometimes referred to as MBE) method, a metal organic chemical vapor deposition (hereinafter sometimes referred to as MOVPE) method, Hydride vapor phase growth (hereinafter, HV
Sometimes referred to as PE. ) Law and the like. In addition,
When the MBE method is used, the nitrogen source is nitrogen gas,
Gas source molecular beam epitaxy (hereinafter, referred to as a method of supplying ammonia and other nitrogen compounds in a gaseous state)
Sometimes referred to as GSMBE. ) Method is commonly used. In this case, the nitrogen raw material is chemically inactive, and the nitrogen atom may be difficult to be taken into the crystal. In that case, by exciting the nitrogen raw material by a microwave or the like to supply it in an activated state, it is possible to improve the nitrogen uptake efficiency.

【0018】[0018]

【実施例】以下、本発明を実施例に基づいてさらに詳細
に説明するが、本発明はこれらに限定されるものではな
い。
The present invention will be described in more detail based on the following examples, but the invention is not intended to be limited thereto.

【0019】実施例1 MOVPE法により図2の構造の3−5族化合物半導体
を作製した。基板1としてサファイアC面を鏡面研磨し
たものを有機洗浄して用いた。成長方法については、低
温成長バッファ層としてGaNを用いる2段階成長法を
用いた。基板を載置したサセプタの温度を550℃と
し、厚みが約50nmのGaNバッファ層2、1060
℃で厚さが約3μmのSiをドープしたGaNからなる
n型層8、150nmのノンドープGaN層9を水素を
キャリアガスとして成長した。
Example 1 A group 3-5 compound semiconductor having the structure shown in FIG. 2 was produced by the MOVPE method. As the substrate 1, a sapphire C surface mirror-polished was used after organic cleaning. As a growth method, a two-step growth method using GaN as a low temperature growth buffer layer was used. The temperature of the susceptor on which the substrate is placed is set to 550 ° C., and the GaN buffer layers 2 and 1060 having a thickness of about 50 nm
An n-type layer 8 made of GaN doped with Si and having a thickness of about 3 μm and a non-doped GaN layer 9 having a thickness of 150 nm were grown using hydrogen as a carrier gas.

【0020】次に、サセプタ温度を825℃、キャリア
ガスを窒素とし、キャリアガス、TEG、TMI、窒素
で1ppmに希釈したシラン及びアンモニアを原料とし
て、SiをドープしたGaN層10を17nmとノンド
ープの格子緩和のないInGaN層4を3nmとを4回
繰り返して成長した。InGaN層のInN混晶比は1
0%で、GaNに対してa軸方向に1.1%の格子不整
合を有する。さらにサセプタ温度を785℃とし、中間
層であるSiをドープしたGaN層5を100nm、井
戸層であるInGaN層6を3nm、障壁層であるAl
GaN層7を6.5nm成長した。成長後、試料を取り
出し、He−Cdレーザ(325nm)を励起光源とす
るフォトルミネッセンスを室温で測定した。井戸層から
の発光が457nmにピークを持つスペクトルとして観
測され、そのピーク強度は標準試料に対して2.06倍
であり、比較例1の試料に対して6.87倍であった。
なお、フォトルミネッセンスの測定では825℃で成長
した下地層のInGaN層からのピークも406nmに
観測され、その強度は標準試料に対して2.26倍、比
較例1の試料に対して7.53倍であった。
Next, the susceptor temperature is 825 ° C., the carrier gas is nitrogen, and the carrier gas, TEG, TMI, and silane and ammonia diluted to 1 ppm with nitrogen are used as the raw materials. The InGaN layer 4 having no lattice relaxation was grown by repeating 3 nm and 4 times. The InN mixed crystal ratio of the InGaN layer is 1
At 0%, it has a lattice mismatch of 1.1% with respect to GaN in the a-axis direction. Further, the susceptor temperature is set to 785 ° C., the Si-doped GaN layer 5 as the intermediate layer is 100 nm, the InGaN layer 6 as the well layer is 3 nm, and the Al as the barrier layer.
The GaN layer 7 was grown to 6.5 nm. After the growth, the sample was taken out and the photoluminescence using a He-Cd laser (325 nm) as an excitation light source was measured at room temperature. Light emission from the well layer was observed as a spectrum having a peak at 457 nm, and the peak intensity was 2.06 times that of the standard sample and 6.87 times that of the sample of Comparative Example 1.
In the photoluminescence measurement, a peak from the InGaN layer of the underlayer grown at 825 ° C. was also observed at 406 nm, and its intensity was 2.26 times that of the standard sample and 7.53 of that of the sample of Comparative Example 1. It was double.

【0021】比較例1 実施例1において、1060℃でノンドープ層を成長し
た後、825℃でGaN層およびInGaN層を成長せ
ずに、直接785℃でSiをドープしたGaN層、井戸
層であるInGaN、障壁層であるAlGaNを成長し
た。この試料は格子不整合を有する2つの層の界面がな
いことを除いて実施例1と同じ構造である。これを実施
例1と同様にフォトルミネッセンスを評価したところ、
井戸層からの発光は標準試料に対して0.3倍のピーク
強度しか示さなかった。
Comparative Example 1 In Example 1, a non-doped layer was grown at 1060 ° C., and then a GaN layer and an InGaN layer were not grown at 825 ° C., and a GaN layer and a well layer were directly doped with Si at 785 ° C. InGaN and AlGaN as a barrier layer were grown. This sample has the same structure as Example 1 except that there is no interface between the two layers having lattice mismatch. When this was evaluated for photoluminescence in the same manner as in Example 1,
The light emission from the well layer showed only a peak intensity 0.3 times that of the standard sample.

【0022】比較例2 中間層の厚みを17nmとすることを除いては実施例1
と同様にして試料を作製した。これを実施例1と同様に
してフォトルミネッセンスを評価したところ、井戸層か
らの発光のピーク強度は、標準試料に対して0.41
倍、比較例1の試料に対して1.37倍の強度しか示さ
なかった。
Comparative Example 2 Example 1 except that the thickness of the intermediate layer was 17 nm.
A sample was prepared in the same manner as in. When photoluminescence was evaluated in the same manner as in Example 1, the peak intensity of light emission from the well layer was 0.41 with respect to the standard sample.
The strength of the sample of Comparative Example 1 was only 1.37 times.

【0023】実施例2 1060℃でノンドープのGaNを成長した後、すべて
のInGaN層、GaN層、GaAlN層をサセプタ温
度を785℃として成長したことを除いては実施例1と
同様にして試料を作製した。これを実施例1と同様にし
てフォトルミネッセンスを評価したところ、ピーク強度
は標準試料に対して3.94倍、比較例1の試料に対し
て13.1倍であった。このフォトルミネッセンス強度
には下地層中のInGaNからの寄与と、最表面の量子
井戸からの寄与とが含まれている。本実施例のInGa
N層は格子緩和しておらず、そのInN混晶比は17%
で、GaNに対してa軸方向に1.9%の格子不整合を
有する。実施例1における下地層中のInGaN層のフ
ォトルミネッセンス強度は標準試料に対して2.26
倍、比較例1の試料に対して7.53倍であったので、
本実施例のフォトルミネッセンス強度のうちLED構造
で発光層として機能する最表面のInGaN井戸層から
のピーク強度への寄与は下地層からの寄与を差し引き、
標準試料に対して1.68倍、比較例1の試料に対して
5.60倍と算出された。
Example 2 A sample was prepared in the same manner as in Example 1 except that after growing undoped GaN at 1060 ° C., all InGaN layers, GaN layers and GaAlN layers were grown at a susceptor temperature of 785 ° C. It was made. When photoluminescence was evaluated in the same manner as in Example 1, the peak intensity was 3.94 times that of the standard sample and 13.1 times that of the sample of Comparative Example 1. This photoluminescence intensity includes a contribution from InGaN in the underlayer and a contribution from the quantum well on the outermost surface. InGa of this embodiment
The N layer has not undergone lattice relaxation, and its InN mixed crystal ratio is 17%.
Thus, GaN has a lattice mismatch of 1.9% in the a-axis direction. The photoluminescence intensity of the InGaN layer in the underlayer in Example 1 was 2.26 with respect to the standard sample.
Since it was 7.53 times that of the sample of Comparative Example 1,
Of the photoluminescence intensity of this example, the contribution to the peak intensity from the outermost InGaN well layer functioning as the light emitting layer in the LED structure is subtracted from the underlayer.
It was calculated to be 1.68 times that of the standard sample and 5.60 times that of the sample of Comparative Example 1.

【0024】実施例3 実施例2において、井戸層以外のInGaNを格子緩和
のないAlGaNとしたことを除いては実施例2と同様
にして試料を作製した。GaAlN層中のAlN混晶比
は15%でGaNに対してa軸方向に−0.3%の格子
不整合を有する。これを実施例1と同様にしてフォトル
ミネッセンスを評価したところ、ピーク強度は標準試料
の0.96倍、比較例1の試料に対して3.20倍であ
った。
Example 3 A sample was prepared in the same manner as in Example 2 except that InGaN other than the well layer was replaced by AlGaN without lattice relaxation. The AlN mixed crystal ratio in the GaAlN layer is 15% and has a lattice mismatch of −0.3% with respect to GaN in the a-axis direction. When the photoluminescence was evaluated in the same manner as in Example 1, the peak intensity was 0.96 times that of the standard sample and 3.20 times that of the sample of Comparative Example 1.

【0025】実施例4 中間層のSiをドープしたGaNの厚みを100nmの
かわりに50nmとしたことを除いては実施例1と同様
にして試料を作製した。これを実施例1と同様にしてフ
ォトルミネッセンスを評価したところ、ピーク強度は標
準試料の1.08倍、比較例1の試料に対して3.60
倍であった。
Example 4 A sample was prepared in the same manner as in Example 1 except that the thickness of GaN doped with Si for the intermediate layer was 50 nm instead of 100 nm. When photoluminescence was evaluated in the same manner as in Example 1, the peak intensity was 1.08 times that of the standard sample, and 3.60 with respect to the sample of Comparative Example 1.
It was double.

【0026】実施例5 本実施例で述べた試料について、さらにp型層を積層し
た構造を作製することによって、LED用エピウエファ
を得る。これをさらに常法に従い電極形成を行なうこと
でLEDとすることができる。こうして得たLEDは特
性の向上した単一量子井戸からの発光を発するLEDで
ある。
Example 5 An epiwafer for an LED is obtained by making a structure in which a p-type layer is further laminated on the sample described in this example. Further, an LED can be formed by further forming electrodes according to a conventional method. The LED thus obtained is an LED that emits light from a single quantum well with improved characteristics.

【0027】[0027]

【発明の効果】本発明の3−5族化合物半導体は、結晶
性が高く、高品質であり、これを用いた発光素子は発光
効率が高く、工業的価値が大きい。
Industrial Applicability The 3-5 group compound semiconductor of the present invention has high crystallinity and high quality, and a light emitting device using the same has high luminous efficiency and great industrial value.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の3−5族化合物半導体の1例を示す
図。
FIG. 1 is a diagram showing an example of a Group 3-5 compound semiconductor of the present invention.

【図2】実施例1で作製した本発明の発光素子を示す
図。
FIG. 2 is a diagram showing a light emitting element of the present invention manufactured in Example 1.

【符号の説明】[Explanation of symbols]

1.. .基板 2.. .バッファ層 3.. .GaN層 4.. .InGaN層 5.. .中間層 6.. .井戸層 7.. .AlGaN障壁層 8.. .Siドープn−GaN層 9.. .ノンドープGaN層 10.. .Siドープn−GaN層 1. .. substrate 2. .. Buffer layer 3. .. GaN layer 4. .. InGaN layer 5. .. Middle class 6. .. Well layer 7. .. AlGaN barrier layer 8. .. Si-doped n-GaN layer 9. .. Non-doped GaN layer 10. .. Si-doped n-GaN layer

フロントページの続き (72)発明者 小野 善伸 茨城県つくば市北原6 住友化学工業株式 会社内 (72)発明者 清水 誠也 茨城県つくば市北原6 住友化学工業株式 会社内 Fターム(参考) 5F041 AA03 AA04 AA40 CA04 CA05 CA40 CA46 Continued front page    (72) Inventor Yoshinobu Ono             6 Kitahara, Tsukuba, Ibaraki Sumitomo Chemical Co., Ltd.             In the company (72) Inventor Seiya Shimizu             6 Kitahara, Tsukuba, Ibaraki Sumitomo Chemical Co., Ltd.             In the company F-term (reference) 5F041 AA03 AA04 AA40 CA04 CA05                       CA40 CA46

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】格子不整合を有する2つの層の界面と、膜
厚が25nm以上である中間層と、2つの障壁層で挟ま
れた一般式InxGayAlzN(ただし、x+y+z=
1、0<x≦1、0≦y<1、0≦z<1)で表される
単一の量子井戸層とをこの順に有することを特徴とする
窒化物系3−5族化合物半導体。
1. An interface between two layers having a lattice mismatch, an intermediate layer having a film thickness of 25 nm or more, and a general formula In x Ga y Al z N (where x + y + z =
1, 0 <x ≦ 1, 0 ≦ y <1, 0 ≦ z <1) and a single quantum well layer in this order.
【請求項2】量子井戸層の膜厚が、5Å以上90Å以下
であることを特徴とする請求項1に記載の3−5族化合
物半導体。
2. The 3-5 group compound semiconductor according to claim 1, wherein the quantum well layer has a film thickness of 5 Å or more and 90 Å or less.
【請求項3】格子不整合を有する2つの層の界面で、格
子不整合が部分的に緩和されているか、全く緩和されて
いないことを特徴とする請求項1または2に記載の3−
5族化合物半導体。
3. The interface according to claim 1, wherein the lattice mismatch is partially relaxed or not relaxed at the interface between the two layers having the lattice mismatch.
Group 5 compound semiconductors.
【請求項4】格子不整合を有する2つの層が、GaNに
格子整合する層とGaNに対して格子不整合を有する層
との積層構造であることを特徴とする請求項1〜3いず
れかに記載の3−5族化合物半導体。
4. The two layers having a lattice mismatch have a laminated structure of a layer having a lattice match with GaN and a layer having a lattice mismatch with GaN. The compound semiconductor of Group 3-5 according to item 3.
【請求項5】格子不整合を有する2つの層が、GaNに
格子整合する層とGaNより大きな格子定数を有する層
との積層構造であることを特徴とする請求項1〜4いず
れかに記載の3−5族化合物半導体。
5. The two layers having a lattice mismatch are laminated structures of a layer lattice-matched to GaN and a layer having a lattice constant larger than that of GaN. 3-5 group compound semiconductor.
【請求項6】請求項1〜5いずれかに記載の3−5族化
合物半導体を用いてなることを特徴とする発光素子。
6. A light emitting device comprising the Group 3-5 compound semiconductor according to claim 1.
JP2002162697A 2001-06-07 2002-06-04 Iii-v compound semiconductor and light-emitting element Pending JP2003060231A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002162697A JP2003060231A (en) 2001-06-07 2002-06-04 Iii-v compound semiconductor and light-emitting element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-172262 2001-06-07
JP2001172262 2001-06-07
JP2002162697A JP2003060231A (en) 2001-06-07 2002-06-04 Iii-v compound semiconductor and light-emitting element

Publications (1)

Publication Number Publication Date
JP2003060231A true JP2003060231A (en) 2003-02-28

Family

ID=26616500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002162697A Pending JP2003060231A (en) 2001-06-07 2002-06-04 Iii-v compound semiconductor and light-emitting element

Country Status (1)

Country Link
JP (1) JP2003060231A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413103C (en) * 2004-08-03 2008-08-20 住友电气工业株式会社 Nitride semiconductor light emitting device, and method of fabricating nitride semiconductor light emitting device
JP2010532561A (en) * 2007-07-04 2010-10-07 ウリエルエスティー カンパニー リミテッド Compound semiconductor light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413103C (en) * 2004-08-03 2008-08-20 住友电气工业株式会社 Nitride semiconductor light emitting device, and method of fabricating nitride semiconductor light emitting device
JP2010532561A (en) * 2007-07-04 2010-10-07 ウリエルエスティー カンパニー リミテッド Compound semiconductor light emitting device

Similar Documents

Publication Publication Date Title
US7312480B2 (en) Semiconductor device and method of fabricating the same
US9911898B2 (en) Ultraviolet light-emitting device
KR101252414B1 (en) Semiconductor light emitting device
US7456034B2 (en) Nitride semiconductor device and method for fabricating the same
TW200908393A (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US8445938B2 (en) Nitride semi-conductive light emitting device
JPH08228025A (en) Nitride semiconductor light emitting element
JP2014078745A (en) Nonpolar iii-nitride light emitting diodes with long wavelength emission
JPH08316528A (en) Nitride semiconductor light emitting device
JPH11330552A (en) Nitride semiconductor light-emitting element and light-emitting device
JP3105981B2 (en) Semiconductor light emitting device
JP2007311619A (en) Nitride semiconductor light emitting diode
JP3976723B2 (en) Semiconductor device and manufacturing method thereof
US20090078961A1 (en) Nitride-based light emitting device
JP2976951B2 (en) Display device with nitride semiconductor light emitting diode
JPH0923026A (en) Iii-v compound semiconductor light emitting element
JP2008066555A (en) Semiconductor device and method of manufacturing semiconductor device
JP3924973B2 (en) Nitride semiconductor light emitting device manufacturing method and nitride semiconductor light emitting device
JP2003060231A (en) Iii-v compound semiconductor and light-emitting element
US7205577B2 (en) Group 3-5 compound semiconductor and light emitting diode
TWI807552B (en) Nitride semiconductor light emitting element and method of manufacturing same
JPH09129920A (en) Iii-v compound semiconductor for light emitting device and light emitting device
JPH09321338A (en) Light emitting device
JP2004200723A (en) Method for improving crystallinity of iii-v group compound semiconductor
JPH09321339A (en) Iii-v compd. semiconductor and light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071016

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20080129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20080512