JP2003059411A - Plasma display device - Google Patents

Plasma display device

Info

Publication number
JP2003059411A
JP2003059411A JP2001246096A JP2001246096A JP2003059411A JP 2003059411 A JP2003059411 A JP 2003059411A JP 2001246096 A JP2001246096 A JP 2001246096A JP 2001246096 A JP2001246096 A JP 2001246096A JP 2003059411 A JP2003059411 A JP 2003059411A
Authority
JP
Japan
Prior art keywords
discharge
electrode
display device
plasma display
auxiliary electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001246096A
Other languages
Japanese (ja)
Inventor
Hironobu Abe
浩信 安倍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001246096A priority Critical patent/JP2003059411A/en
Publication of JP2003059411A publication Critical patent/JP2003059411A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a plasma display device capable of a high contrast display. SOLUTION: In a panel part, auxiliary electrodes 20X and 20Y are arranged inside a protective layer 19 so as to be opposed to respective sustaining electrodes 17X and 17Y. The auxiliary electrodes 20X and 20Y are respectively connected to a pulse generating circuit, and when the connection is cut off after impressing voltage in a reset period, electric charge is accumulated on a surface of the protective layer 19 according to electric potential of an electric charge holding part CH. These electric charges are electric charge functionally equivalent to wall electric charge, and sustaining discharge is easily started thereby without performing preliminary discharge.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、交流プラズマ放電
を利用して表示を行うプラズマ表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device which performs display by utilizing AC plasma discharge.

【0002】[0002]

【従来の技術】近年では、薄型・大画面化の流れを受
け、種々の薄型ディスプレイ(FPD:Flat Panel Dis
play)が開発、実用化されている。プラズマディスプレ
イ(PDP:Plasma Display Panel) もまた、そうした
表示デバイスの一つであり、40インチ以上の大画面を
有する壁掛けテレビとして製品化されている。プラズマ
ディスプレイには大別してAC型とDC型があるが、発
光効率や寿命で優るAC型が主流となりつつある。
2. Description of the Related Art In recent years, in response to the trend toward thinner and larger screens, various flat panel displays (FPDs) have been developed.
play) has been developed and put into practical use. A plasma display panel (PDP) is also one of such display devices, and has been commercialized as a wall-mounted television having a large screen of 40 inches or more. Plasma displays are roughly classified into AC type and DC type, but the AC type, which is superior in luminous efficiency and life, is becoming the mainstream.

【0003】図19は従来のAC型プラズマ表示装置に
おけるパネル部の概略構成を表している。このパネル部
100は、背面ガラス基板101と表示面側の前面ガラ
ス基板102とを対向配置した構造を有し、周縁部にお
いて気密封止されて放電ガスで満たされている。背面ガ
ラス基板101の上には、互いに平行に配列された複数
のアドレス電極103が設けられている。アドレス電極
103は、維持電極107と直交するように配置されて
おり、両者の交点が画素に対応する。アドレス電極10
3の上には誘電体層104が設けられ、更にその上に、
各アドレス電極103毎に空間を仕切るための隔壁10
5がストライプ状に設けられている。その隔壁105の
間には、蛍光体106が周期的に設けられている。
FIG. 19 shows a schematic structure of a panel portion in a conventional AC type plasma display device. The panel portion 100 has a structure in which a rear glass substrate 101 and a front glass substrate 102 on the display surface side are arranged to face each other, and is hermetically sealed at the peripheral edge portion and filled with a discharge gas. On the rear glass substrate 101, a plurality of address electrodes 103 arranged in parallel with each other are provided. The address electrode 103 is arranged so as to be orthogonal to the sustain electrode 107, and the intersection of the two corresponds to the pixel. Address electrode 10
3 is provided with a dielectric layer 104, and further above that,
Partition wall 10 for partitioning a space for each address electrode 103
5 are provided in stripes. Phosphors 106 are periodically provided between the partition walls 105.

【0004】一方、前面ガラス基板102の上には、維
持放電を行うための維持電極107(107X,107
Y)が対をなして設けられている。維持電極107Xと
維持電極107Yの電極間は面放電の際の放電ギャップ
となり、一般的には100μm程度である。なお、維持
電極107X,107Yには電気抵抗を低減するための
バス電極110X,110Yがそれぞれ一体的に設けら
れている。こうした維持電極107の上には、誘電体層
108,保護層109が順に設けられている。
On the other hand, on the front glass substrate 102, sustain electrodes 107 (107X, 107) for performing sustain discharge are provided.
Y) are provided in pairs. A discharge gap between the sustain electrodes 107X and the sustain electrodes 107Y serves as a discharge gap during surface discharge, and is generally about 100 μm. Bus electrodes 110X and 110Y for reducing electric resistance are integrally provided on sustain electrodes 107X and 107Y, respectively. A dielectric layer 108 and a protective layer 109 are sequentially provided on the sustain electrodes 107.

【0005】このプラズマ表示装置は、例えば次のよう
に動作する。まず、全ての維持電極107X,107Y
に電圧を印加し、その間で予備放電を行うと、保護層1
09上に電荷(壁電荷)が形成される。次に、発光させ
ない画素に対応する維持電極107X,アドレス電極1
03に電圧を印加することによってアドレス放電を行う
と、壁電荷が消去される。次に、維持電極107X,1
07Y間に交流電圧を印加すると、壁電荷が残っている
画素位置では、壁電荷による電圧とパルス電圧との重ね
合わせによって維持電極107X,107Yの間の電圧
は放電開始電圧に達し、放電が生じる。この放電は高周
波放電であり、同時に電荷の蓄積が行なわれるために持
続的に放電が発生し、放電状態が維持される(維持放
電)。この放電によって放電ガスが放つ紫外線が蛍光体
106に照射され発光し、画素の表示が行われる。
This plasma display device operates as follows, for example. First, all the sustain electrodes 107X and 107Y
When a voltage is applied to the protective layer and a preliminary discharge is performed between them, the protective layer 1
Electric charges (wall charges) are formed on 09. Next, the sustain electrodes 107X and the address electrodes 1 corresponding to the pixels that do not emit light.
When address discharge is performed by applying a voltage to 03, wall charges are erased. Next, the sustain electrodes 107X, 1
When an AC voltage is applied between 07Y, the voltage between the sustain electrodes 107X and 107Y reaches the discharge start voltage due to the superposition of the voltage due to the wall charge and the pulse voltage at the pixel position where the wall charge remains, and discharge occurs. . This discharge is a high frequency discharge, and at the same time, electric charges are accumulated, so that discharge is continuously generated and the discharge state is maintained (sustain discharge). The ultraviolet rays emitted by the discharge gas are emitted to the phosphor 106 by this discharge and emit light to display a pixel.

【0006】図20(A)〜(C)は、以上の原理に基
づいたプラズマ表示装置の駆動方法の一例を示してい
る。同図(B)は、m本の維持電極107Yのそれぞれ
に入力される電圧波形を示し、これらと対をなす維持電
極107Xに入力される電圧波形は全て同じであるため
に、これを(C)に1本分で示している。一般的な画像
表示における1フィールドの表示画面は、重み付けされ
たサブフィールドで構成されており、サブフィールドの
制御によって階調表示を行うようになっている。個々の
サブフィールドは、リセット期間とこれに続くアドレス
期間,表示期間の3つに分けられる。リセット期間で
は、画面全体にわたる画素全てについて予備放電を行
い、壁電荷を一様に形成する。アドレス期間では、発光
させない画素に対し選択的にアドレス放電を発生させて
壁電荷を消去し、発光させたい画素位置にのみ壁電荷を
残すことで画素の選択を行なう。次の表示期間では、全
ての画素に対して(全ての維持電極107X,107Y
に対して)交流電圧を印加する。このとき、壁電荷が形
成された画素のみにおいて維持放電が起き、発光が表示
区間の間継続され、画素が点灯する。一方、アドレス期
間で壁電荷が形成されなかった画素は、放電せず発光も
しないので、黒く表示される。このようにして、1つの
サブフィールド内において所定のパターンの発光が生じ
る。
20A to 20C show an example of a driving method of a plasma display device based on the above principle. FIG. 6B shows voltage waveforms input to each of the m sustain electrodes 107Y. Since the voltage waveforms input to the sustain electrodes 107X paired with these are all the same, this is ) Shows one portion. The display screen of one field in general image display is composed of weighted subfields, and gradation display is performed by control of the subfields. Each subfield is divided into a reset period, an address period following the reset period, and a display period. In the reset period, preliminary discharge is performed for all pixels over the entire screen to uniformly form wall charges. In the address period, a pixel is selected by selectively generating an address discharge in a pixel that does not emit light to erase the wall charge and leaving the wall charge only in a pixel position where light emission is desired. In the next display period, for all pixels (all sustain electrodes 107X, 107Y
AC voltage is applied. At this time, the sustain discharge occurs only in the pixel in which the wall charge is formed, the light emission is continued during the display period, and the pixel is turned on. On the other hand, the pixels in which the wall charges are not formed in the address period do not discharge nor emit light, and thus are displayed in black. In this way, a predetermined pattern of light emission occurs within one subfield.

【0007】なお、以上に説明した駆動方法は選択消去
法と呼ばれ、これとは全く逆に予備放電によって電荷を
消去しておき、アドレス放電によって発光させたい画素
位置に選択的に壁電荷を蓄積する選択書き込み法があ
る。いずれにしても、リセット期間において予備放電を
起こさねばならない点では変わりはない。
The driving method described above is called the selective erasing method. In contrast to this, the electric charge is erased by the preliminary discharge, and the wall charge is selectively applied to the pixel position to be emitted by the address discharge. There is a selective writing method that accumulates. In any case, there is no difference in that the preliminary discharge must be generated in the reset period.

【0008】[0008]

【発明が解決しようとする課題】最近では、平面型のプ
ラズマ表示装置はほぼ実用化の域に達しているが、未だ
に充分なコントラストは得られていなかった。その原因
の1つが、リセット期間に行われる予備放電である。通
常の画像表示方法では、上述のようにサブフィールド毎
に1回、必ず予備放電を行うようになっている。その際
に生じる放電光は画像表示用の発光ではないが、その発
光強度は画面表示に対して無視できるレベルではないた
め、予備放電の発光の寄与分だけ画面全体の輝度が高い
方にずれてしまう。従って、黒の領域を表示する場合に
も、充分に黒く表示することは困難であり、そのために
コントラストが著しく低下していた。
Recently, although the flat type plasma display device has almost reached the practical range, a sufficient contrast has not been obtained yet. One of the causes is the preliminary discharge performed during the reset period. In the normal image display method, the preliminary discharge is always performed once for each subfield as described above. The discharge light generated at that time is not the light emission for image display, but since the light emission intensity is not a level that can be ignored for screen display, the luminance of the entire screen shifts to the higher side by the contribution of the light emission of the preliminary discharge. I will end up. Therefore, even when displaying a black region, it is difficult to display a sufficiently black region, and therefore the contrast is significantly reduced.

【0009】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、高コントラストな表示が可能なプラ
ズマ表示装置を提供することにある。
The present invention has been made in view of such problems, and an object thereof is to provide a plasma display device capable of high-contrast display.

【0010】[0010]

【課題を解決するための手段】本発明によるプラズマ表
示装置は、維持電極対とアドレス電極との間の領域に形
成されると共に電荷保持部を有する補助電極と、この補
助電極に電圧を印加するための電圧印加部とを備えたも
のである。
In a plasma display device according to the present invention, an auxiliary electrode formed in a region between a sustain electrode pair and an address electrode and having a charge holding portion, and a voltage is applied to this auxiliary electrode. And a voltage applying section for

【0011】本発明によるプラズマ表示装置では、補助
電極に電圧が印加されると、電荷保持部に容量性の電位
が生じ、これに応じて各画素領域に電荷が蓄積される。
In the plasma display device according to the present invention, when a voltage is applied to the auxiliary electrode, a capacitive potential is generated in the charge holding portion, and the charge is accumulated in each pixel region accordingly.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0013】〔第1の実施の形態〕図1は、本発明の第
1の実施の形態に係るプラズマ表示装置のパネル部の構
成を示す構成図であり、図2は、図1に示したパネル部
のI−I線における断面図である。パネル部は、背面ガ
ラス基板11と前面ガラス基板12を組み合わせること
により構成されている。このうち、背面ガラス基板11
は、高歪点ガラスやソーダライムガラスを板状に形成し
たものである。この背面ガラス基板11上には、例えば
Al(アルミニウム)などの金属薄膜からなるアドレス
電極13Aが並列に配設され、更にその上に例えばSi
2 (二酸化珪素)からなる誘電体層14が設けられて
いる。また、誘電体層14の上には、放電空間を各アド
レス電極13A毎に区画するための隔壁15が設けられ
ている。この隔壁15は、例えば断面が台形状であり、
主として低融点ガラスにより形成されている。これら隔
壁15の間には、隔壁15の側面および誘電体層14の
露出面上に蛍光体16が設けられている。
[First Embodiment] FIG. 1 is a configuration diagram showing a configuration of a panel portion of a plasma display device according to a first embodiment of the present invention, and FIG. 2 is shown in FIG. It is sectional drawing in the II line of a panel part. The panel portion is configured by combining a rear glass substrate 11 and a front glass substrate 12. Of these, the back glass substrate 11
Is a plate of high strain point glass or soda lime glass. Address electrodes 13A made of a metal thin film such as Al (aluminum) are arranged in parallel on the rear glass substrate 11, and Si, for example, is further provided thereon.
A dielectric layer 14 of O 2 (silicon dioxide) is provided. Further, on the dielectric layer 14, partition walls 15 for partitioning the discharge space into each address electrode 13A are provided. The partition 15 has, for example, a trapezoidal cross section,
It is mainly formed of low melting point glass. A phosphor 16 is provided between the partition walls 15 on the side surface of the partition wall 15 and on the exposed surface of the dielectric layer 14.

【0014】表示側に位置する前面ガラス基板12は、
高い透明性を有する必要があり、例えば背面ガラス基板
11と同様に高歪点ガラスやソーダライムガラスが用い
られる。前面ガラス基板12の上には、複数組の維持電
極17(17X,17Y)が、その延長方向とアドレス
電極13Aの延長方向とが直交するように設けられ、維
持電極17とアドレス電極13Aとは交点を画素とする
マトリクスを形成している。これら維持電極17は、例
えばITO(Indium-Tin Oxide)からなる透明電極であ
る。
The front glass substrate 12 located on the display side is
It is necessary to have high transparency, and for example, high strain point glass or soda lime glass is used similarly to the rear glass substrate 11. A plurality of sets of sustain electrodes 17 (17X, 17Y) are provided on the front glass substrate 12 such that the extension direction of the sustain electrodes 17 and the extension direction of the address electrodes 13A are orthogonal to each other. A matrix having intersections as pixels is formed. These sustain electrodes 17 are transparent electrodes made of, for example, ITO (Indium-Tin Oxide).

【0015】なお、ここでは、対となる維持電極17
X,17Yの間隙(放電ギャップ)は50μm未満であ
り、好ましくは20μm以下に設定される。これは、通
常は負グロー放電による維持放電を、このプラズマ表示
装置では陰極グロー放電により行なうためである。負グ
ローを利用するには100μm程の放電ギャップが必要
であるのに対し、陰極グローは放電ギャップが50μm
未満でも放電が可能である。このように放電ギャップを
狭めると、画素の大きさが縮小され、高精細な表示が実
現できる。また、陰極グロー放電には、負グロー放電と
比べ、同等の投入電力で放電効率を高める、もしくは、
より低い放電維持電圧で同等以上の輝度を得ることがで
きるという利点がある。
In this case, the pair of sustain electrodes 17 is used.
The gap between X and 17Y (discharge gap) is less than 50 μm, preferably 20 μm or less. This is because the sustain discharge by the negative glow discharge is normally performed by the cathode glow discharge in this plasma display device. To use a negative glow, a discharge gap of about 100 μm is required, whereas a cathode glow has a discharge gap of 50 μm.
Discharge is possible even if less than. By narrowing the discharge gap in this way, the size of the pixel is reduced, and high-definition display can be realized. Further, the cathode glow discharge, compared to the negative glow discharge, to increase the discharge efficiency with the same input power, or
There is an advantage that the same or higher luminance can be obtained with a lower discharge sustaining voltage.

【0016】その一方で、維持電極17とアドレス電極
13Aとの間隔は例えば100μm程度に設定されてお
り、アドレス放電は負グロー放電により行われる。ま
た、隣接する維持電極17の対の相互間距離は、画素間
のクロストークを防止するため、例えば20μm以上と
なっている。更に、各維持電極17X,17Yには、図
2に示したように、電気抵抗低減のために例えばAlな
どの金属からなるバス電極21が設けられている。
On the other hand, the distance between the sustain electrode 17 and the address electrode 13A is set to, for example, about 100 μm, and the address discharge is performed by negative glow discharge. The distance between the pair of adjacent sustain electrodes 17 is, for example, 20 μm or more in order to prevent crosstalk between pixels. Further, as shown in FIG. 2, each of the sustain electrodes 17X and 17Y is provided with a bus electrode 21 made of a metal such as Al for reducing electric resistance.

【0017】維持電極17の上には、例えばSiO2
らなる誘電体層18が設けられ、更にその上に例えばM
gО(酸化マグネシウム)からなる保護層19が設けら
れている。ここでは、この保護層19の内部に、維持電
極17(17X,17Y)に対向するように補助電極2
0(20X,20Y)が配設されている。但し、補助電
極20は、誘電体層18の内部に設けられていてもよ
い。
A dielectric layer 18 made of, for example, SiO 2 is provided on the sustain electrode 17, and M, for example, is further provided thereon.
A protective layer 19 made of gO (magnesium oxide) is provided. Here, the auxiliary electrode 2 is provided inside the protective layer 19 so as to face the sustain electrode 17 (17X, 17Y).
0 (20X, 20Y) is arranged. However, the auxiliary electrode 20 may be provided inside the dielectric layer 18.

【0018】このように、パネル部10では、維持電極
17X,17Yとアドレス電極13Aとの間の領域に、
2つの補助電極20X,20Yが設けられている。補助
電極20X,20Yはそれぞれ、電気的に導通する導電
部CEと、各画素領域毎に形成される電荷保持部CHと
を有し、互いの電荷保持部CHが等価容量を形成してい
る。よって、各補助電極20X,20Yに極性の異なる
電圧が印加されると、電荷保持部CHの対向面側に電荷
が蓄積される(図2)。このような補助電極20は、パ
ネル部10において電荷を蓄積させたい領域に対し、任
意に設けることができる。しかしながら、電荷が、所定
の電極間において放電開始電圧に対するバイアス電圧を
与える働きをするためには、少なくともその電極間の放
電経路中に蓄積される必要がある。ここでは、維持電極
17X,17Yによる維持放電に対してバイアス電圧を
与えることを考え、補助電極20X,20Yの電荷保持
部CHが維持放電の放電経路中に電荷を蓄積するように
配置されている。
As described above, in the panel portion 10, in the region between the sustain electrodes 17X and 17Y and the address electrode 13A,
Two auxiliary electrodes 20X and 20Y are provided. Each of the auxiliary electrodes 20X and 20Y has a conductive portion CE that is electrically conductive and a charge holding portion CH formed in each pixel region, and the charge holding portions CH of each form an equivalent capacitance. Therefore, when voltages having different polarities are applied to the auxiliary electrodes 20X and 20Y, charges are accumulated on the facing surface side of the charge holding portion CH (FIG. 2). Such an auxiliary electrode 20 can be arbitrarily provided in a region of the panel unit 10 where charge is desired to be accumulated. However, in order for the electric charge to serve to provide a bias voltage with respect to the discharge start voltage between the predetermined electrodes, it is necessary to be accumulated at least in the discharge path between the electrodes. Here, considering that a bias voltage is applied to the sustain discharge by the sustain electrodes 17X and 17Y, the charge holding portions CH of the auxiliary electrodes 20X and 20Y are arranged so as to accumulate charges in the discharge path of the sustain discharge. .

【0019】電荷保持部CHは、補助電極20のうち、
容量性を担うと同時に、画素領域内において電荷が蓄積
される領域を限定するものである。つまり、上述した補
助電極20の位置は、実質的にはこの電荷保持部CHの
位置に他ならない。この電荷保持部CHは、補助電極2
0の幅方向の少なくとも片側に形成され、補助電極20
の本体部である導電部CEを通して電荷が注入・吸引さ
れることにより電位が変化するようになっており、これ
に応じて各画素領域内の電荷の形成と保持あるいは消去
が行われる。また、電荷の画素毎の保持/消去を可能に
するために、電荷保持部CHは、内部の電荷が流出した
り、更には導電部CEを通して他の電荷保持部CHに流
入したりすることを防ぐ構造をしている。例えば、図3
(A),(B)に示したように、タグ状の電荷保持部C
Hを付設するようにしてもよい。この場合、電荷保持部
CHのくびれが、その内外における電荷移動を阻止する
ようになっている。このように、電荷保持部CHの形状
を工夫することによって、導電部CEとの境界部分にお
ける電気抵抗を高くすることが考えられる。
The charge holding portion CH is one of the auxiliary electrodes 20.
It is responsible for the capacitance and at the same time limits the region in the pixel region where charges are accumulated. That is, the position of the auxiliary electrode 20 described above is substantially the position of the charge holding portion CH. This charge holding portion CH is the auxiliary electrode 2
The auxiliary electrode 20 is formed on at least one side in the width direction of 0.
The electric potential is changed by injecting and attracting electric charge through the conductive portion CE, which is the main body portion, and accordingly, the electric charge is formed and held or erased in each pixel region. Further, in order to enable the holding / erasing of charges for each pixel, it is possible that the charges in the charge holding unit CH may flow out, or may flow into another charge holding unit CH through the conductive unit CE. It has a structure to prevent it. For example, in FIG.
As shown in (A) and (B), a tag-shaped charge holding portion C
You may make it attach H. In this case, the constriction of the charge holding portion CH prevents the movement of charges inside and outside thereof. In this way, by devising the shape of the charge holding portion CH, it is conceivable to increase the electric resistance at the boundary with the conductive portion CE.

【0020】或いは、電荷保持部CHの構造は、所定期
間(ここでは、後述するように電荷が蓄積されて維持放
電が開始するまでの期間)内において、上記のような電
荷移動が無視できるものであればよい。例えば、導電部
CEとの境界部分をより抵抗が高い材料で形成したり、
全体を導電部CEよりも高抵抗の材料で形成したりする
ことが考えられる。本実施の形態における電荷保持部C
Hはそのような構造であり、図3(C)に拡大して示し
たように、導電部CEの片側の各画素領域に対応する位
置に形成されている。また、図3(D)は、(C)と同
様の材料構成であり、電荷保持部CHが導電部CEの両
側に形成された場合を示している。
Alternatively, the structure of the charge holding portion CH is such that the charge transfer as described above can be ignored within a predetermined period (here, a period from the accumulation of charges to the start of sustain discharge). If For example, the boundary portion with the conductive portion CE is formed of a material having higher resistance,
It is conceivable that the whole is made of a material having a resistance higher than that of the conductive portion CE. Charge Retaining Section C in this Embodiment
H has such a structure and is formed at a position corresponding to each pixel region on one side of the conductive portion CE, as shown in an enlarged view in FIG. Further, FIG. 3D shows the case where the charge holding portion CH is formed on both sides of the conductive portion CE, which has the same material configuration as that of FIG. 3C.

【0021】なお、このような補助電極20の電荷保持
部CHおよび導電部CEの厚みや幅などは、電荷容量や
電荷を蓄積させる領域(つまり、電位を変化させる領
域)等を考慮して適宜設定され、その材質についても任
意に選択可能である。これらは表示面側に設けられるこ
とから、透明性が高い材料、例えばITO等で形成され
ることが好ましいが、これらは比較的導電性が低いの
で、例えば、電荷保持部CHにはITOを用い、導電部
CEには金属材料を用いて、補助電極20を表示の際の
発光にできるだけ影響しないように設けることが更に好
ましい。
The thicknesses and widths of the charge holding portion CH and the conductive portion CE of the auxiliary electrode 20 are appropriately determined in consideration of the charge capacity and the area for accumulating charges (that is, the area for changing the potential). It is set, and its material can be arbitrarily selected. Since they are provided on the display surface side, they are preferably formed of a highly transparent material, such as ITO, but since they have relatively low conductivity, for example, ITO is used for the charge holding portion CH. It is more preferable that the conductive portion CE is made of a metal material and the auxiliary electrode 20 is provided so as not to affect the light emission during display as much as possible.

【0022】そこで、本実施の形態の補助電極20X,
20Yを以下のように設定する。図4はパネル部10に
おける補助電極20X,20Yの配置を示しており、
(A)は前面ガラス基板12の側の部分断面図、(B)
は(A)の平面図である。補助電極20X、20Yの導
電部CEは、例えばバス電極21と同様の金属材料から
なり、それぞれバス電極21に対向する位置に同一形状
で設けられている。また、補助電極20X、20Yの電
荷保持部CHは、ITOからなり、両者の導電部CEの
間、かつ、アドレス電極13Aと交差する領域に維持電
極17X,17Yに対向するように形成され、各画素領
域毎に設けられているものとする。なお、電荷保持部C
Hでは、対向する電荷保持部CHに近い領域の方(内側
より)に電荷が集まり、壁電荷もまた電荷保持部CHの
内側よりに形成される傾向がある。こうした壁電荷の形
成領域を先に考慮することにより、補助電極20の導電
部CE,電荷保持部CHの配置や形状を帰納的に設計す
ることができる。
Therefore, the auxiliary electrode 20X of the present embodiment,
20Y is set as follows. FIG. 4 shows the arrangement of the auxiliary electrodes 20X and 20Y in the panel section 10,
(A) is a partial cross-sectional view of the front glass substrate 12 side, (B)
[Fig. 3] is a plan view of (A). The conductive portions CE of the auxiliary electrodes 20X and 20Y are made of, for example, the same metal material as the bus electrode 21, and are provided in the same shape at positions facing the bus electrode 21, respectively. In addition, the charge holding portions CH of the auxiliary electrodes 20X and 20Y are made of ITO and are formed between the conductive portions CE of the both and in the region intersecting with the address electrode 13A so as to face the sustain electrodes 17X and 17Y. It is assumed that each pixel area is provided. The charge holding portion C
In H, electric charges are concentrated in a region close to the opposite charge holding unit CH (from inside), and wall charges also tend to be formed inside the charge holding unit CH. By considering such a wall charge formation region first, the arrangement and shape of the conductive portion CE and the charge holding portion CH of the auxiliary electrode 20 can be recursively designed.

【0023】このように構成された背面ガラス基板11
と前面ガラス基板12は、その間に放電空間を介して対
向配置され、周縁部においてスペーサ(図示せず)を介
して気密封止されている。放電空間には放電ガスが封入
されており、隔壁15により区切られた放電空間は、個
々の放電セルを構成すると共に画素単位で発光するよう
になっている。放電ガスとしては、例えばHe,Ne,
Ar,Xe,Krの希ガスのうちの1種以上が用いら
れ、NeとXeの混合ガスあるいはXeのみからなるガ
スが好ましい。なお、陰極グロー放電を行うパネル部1
0については、特にXe混合ガスにおけるXe濃度が3
0%以上100%未満であることが好ましい。また、放
電ガス圧は、放電を行う維持電極17X、17Yおよび
アドレス電極13Aの相互間距離とも関係して、高輝
度、高効率の放電を安定して行うことが可能な圧力に設
定される。具体的には、この放電ガス圧は5kPa以上
50kPa以下であることが好ましい。
The rear glass substrate 11 thus constructed
The front glass substrate 12 and the front glass substrate 12 are opposed to each other with a discharge space therebetween, and are hermetically sealed at the peripheral edge portion with a spacer (not shown). A discharge gas is enclosed in the discharge space, and the discharge space partitioned by the partition walls 15 constitutes individual discharge cells and emits light in pixel units. As the discharge gas, for example, He, Ne,
At least one of rare gases of Ar, Xe, and Kr is used, and a mixed gas of Ne and Xe or a gas composed of only Xe is preferable. It should be noted that the panel unit 1 for performing cathode glow discharge
For 0, the Xe concentration in the Xe mixed gas is 3
It is preferably 0% or more and less than 100%. Further, the discharge gas pressure is set to a pressure capable of stably performing high-luminance and high-efficiency discharge in relation to the mutual distance between the sustain electrodes 17X and 17Y and the address electrode 13A that perform discharge. Specifically, the discharge gas pressure is preferably 5 kPa or more and 50 kPa or less.

【0024】図5は、このプラズマ表示装置の駆動回路
を示している。駆動回路は、パルス発生回路31〜33
とパルス発生回路41,42からなる。パルス発生回路
31〜33は、それぞれ維持電極17Y,17Xおよび
アドレス13Aに接続され、放電用に所定の交流パルス
電圧を印加するようになっている。また、パルス発生回
路41,42は、それぞれスイッチS1,S2を介して
補助電極20X,20Yに接続され、電荷蓄積のための
パルス電圧を印加するようになっている。これらスイッ
チS1,S2は、例えばFET(Field Effect Transis
tor )等の半導体素子で構成することができる。なお、
本実施の形態では、パルス発生回路41,42が本発明
の「電圧印加部」に対応している。
FIG. 5 shows a drive circuit of this plasma display device. The drive circuit is pulse generation circuits 31 to 33.
And pulse generation circuits 41 and 42. The pulse generating circuits 31 to 33 are connected to the sustain electrodes 17Y and 17X and the address 13A, respectively, and apply a predetermined AC pulse voltage for discharging. The pulse generation circuits 41 and 42 are connected to the auxiliary electrodes 20X and 20Y via the switches S1 and S2, respectively, and apply a pulse voltage for charge storage. These switches S1 and S2 are, for example, FET (Field Effect Transis).
tor) and other semiconductor elements. In addition,
In the present embodiment, the pulse generation circuits 41 and 42 correspond to the “voltage applying section” of the present invention.

【0025】このようなパネル部10は、例えば以下の
ようにして製造することができる。
The panel section 10 as described above can be manufactured, for example, as follows.

【0026】まず、前面ガラス基板12を用意し、その
上に、ITO等の透明電極材料を用い、例えばスパッタ
リングあるいはスクリーン印刷によるパターン形成を行
ってストライプ状の維持電極17の対を形成する。次い
で、これら維持電極17の一側縁に沿って、例えばA
g,Al,Ni,CuまたはCr等の良導性の金属材料
を用いて維持電極17と同様の方法でバス電極21を形
成する。そののち、例えばSiO2 をCVD(Chemical
Vapor Deposition)法または印刷法により成膜し、誘電
体層18を形成する。
First, a front glass substrate 12 is prepared, and a transparent electrode material such as ITO is used to form a pattern of, for example, sputtering or screen printing to form a pair of stripe-shaped sustain electrodes 17. Then, along one side edge of these sustain electrodes 17, for example, A
The bus electrode 21 is formed in the same manner as the sustain electrode 17 using a highly conductive metal material such as g, Al, Ni, Cu or Cr. After that, for example, SiO 2 is CVD (Chemical
Vapor Deposition) method or printing method is used to form the dielectric layer 18.

【0027】次に、この誘電体層18の上に、補助電極
20X,20Yを維持電極17X,17Yに対向する位
置に所定の形状で形成する。すなわち、維持電極17お
よびバス電極21と同様の要領で、ITO等を用いて維
持電極17X,17Yに対向する電荷保持部CHをパタ
ーニングしたのち、金属材料を用いてバス電極21に対
向する導電部CEを形成する。次いで、補助電極20が
形成された誘電体層18の表面全体に、例えば電子ビー
ム蒸着法によりMgОからなる保護層19を形成する。
これにより、補助電極20が保護層19の基板12側の
内部に埋め込まれるように形成される。
Next, auxiliary electrodes 20X and 20Y are formed on the dielectric layer 18 in a predetermined shape at positions facing the sustain electrodes 17X and 17Y. That is, in the same manner as the sustain electrode 17 and the bus electrode 21, the charge holding portion CH facing the sustain electrodes 17X and 17Y is patterned using ITO or the like, and then the conductive portion facing the bus electrode 21 is made of a metal material. Form CE. Then, a protective layer 19 made of MgO is formed on the entire surface of the dielectric layer 18 on which the auxiliary electrode 20 is formed, for example, by an electron beam evaporation method.
As a result, the auxiliary electrode 20 is formed so as to be embedded inside the protective layer 19 on the substrate 12 side.

【0028】次に、背面ガラス基板11を用意し、その
上に、例えばAg,Al,Ni,Cu,Cr等の良導性
の金属材料をスパッタリングまたはスクリーン印刷法に
よりストライプ状に形成することにより、アドレス電極
13Aを形成する。次に、例えばSiO2 をCVD法ま
たは印刷法により成膜し、誘電体層14を所定の厚みと
なるまで形成する。次に、誘電体層14の上面におい
て、隣接するアドレス電極13Aの間の領域に、隔壁1
5を台形状に形成する。例えば、ペースト状の低融点ガ
ラスをスクリーン印刷法により塗布形成した後、サンド
ブラスト法によりストライプ状に整形し、焼成すること
により隔壁15が形成される。その際、隔壁15の高さ
は100μm以上、例えば150μm程度とする。次
に、隣り合う隔壁15の側面からその間の誘電体層14
にかけて、例えば蛍光体スラリーを印刷または塗布・露
光することにより、隔壁15の間に蛍光体16を形成す
る。
Next, the rear glass substrate 11 is prepared, and a highly conductive metal material such as Ag, Al, Ni, Cu, Cr is formed on the rear glass substrate 11 in a stripe shape by sputtering or screen printing. , The address electrode 13A is formed. Next, for example, SiO 2 is formed by a CVD method or a printing method, and the dielectric layer 14 is formed to a predetermined thickness. Next, on the upper surface of the dielectric layer 14, the partition wall 1 is formed in the region between the adjacent address electrodes 13A.
5 is formed into a trapezoidal shape. For example, the partition wall 15 is formed by applying and forming a paste-like low melting point glass by a screen printing method, shaping it into a stripe shape by a sandblasting method, and baking it. At that time, the height of the partition wall 15 is 100 μm or more, for example, about 150 μm. Next, from the side surfaces of the adjacent partition walls 15 to the dielectric layer 14 between them.
Then, the phosphor 16 is formed between the partition walls 15 by, for example, printing or applying / exposing the phosphor slurry.

【0029】次に、背面ガラス基板11と前面ガラス基
板12を組み立てる。例えば、スクリーン印刷により前
面ガラス基板12の周縁部に低融点ガラスからなるシー
ル層を形成する。その後、維持電極17とアドレス電極
13Aの向きが直交するように背面ガラス基板11と前
面ガラス基板12を貼り合わせ、焼成してシール層を焼
成・硬化させる。更に、2つの基板11,12の間に設
けられ、隔壁15によって区切られた放電空間に対し、
排気、混合ガスの封入を行う。混合ガスは、前述したよ
うに、例えばNe,Xeの混合ガス、もしくは、Xe単
独ガスが好ましい。なお、実際には、基板11,12を
ずらして貼り合わせることによって各電極13A,1
7,20の端部が本体部分より導出され、これを給電端
子として各パルス発生回路31〜33,41および42
が接続される。
Next, the rear glass substrate 11 and the front glass substrate 12 are assembled. For example, a seal layer made of low melting point glass is formed on the peripheral portion of the front glass substrate 12 by screen printing. After that, the rear glass substrate 11 and the front glass substrate 12 are attached to each other so that the sustain electrodes 17 and the address electrodes 13A are orthogonal to each other, and baked to cure and cure the seal layer. Furthermore, with respect to the discharge space provided between the two substrates 11 and 12 and partitioned by the partition wall 15,
Exhaust and enclose mixed gas. As described above, the mixed gas is preferably a mixed gas of Ne and Xe or a single gas of Xe. In practice, the electrodes 11A, 1
The end portions of 7, 20 are led out from the main body portion, and the pulse generating circuits 31 to 33, 41 and 42 are used as power feeding terminals.
Are connected.

【0030】次に、このプラズマ表示装置の動作につい
て図2,図5,図6および図7を参照して説明する。図
6(A)〜(E)は、駆動回路からパネル部10に入力
される電圧波形を示す駆動シーケンス(1サブフィール
ド分)であり、図7(A)〜(D)は、パネル部10に
おける動作開始からアドレス放電までの各電極の電圧変
化を示している。
Next, the operation of this plasma display device will be described with reference to FIGS. 2, 5, 6 and 7. 6A to 6E show a drive sequence (for one subfield) showing a voltage waveform input from the drive circuit to the panel unit 10, and FIGS. 7A to 7D show the panel unit 10. The voltage change of each electrode from the start of the operation to the address discharge is shown.

【0031】(リセット期間)最初、スイッチS1,S
2はオン状態にある。まず、パルス発生回路41,42
により、全ての補助電極20X,20Yに所定のパルス
電圧+Vr ,−Vr が印加されると、各補助電極20の
電位(+Vr ,−Vr )に応じ、それぞれの電荷保持部
CHの内部に電荷が蓄積されると共に、保護層19の表
面においても、補助電極20X側の電荷保持部CHに対
向する領域には正電荷が、補助電極20Y側の電荷保持
部CHに対向する領域には負電荷が蓄積される。このと
きの印加電圧は、例えば、補助電極20Xに対して+5
0V、補助電極20Yに対して−100Vとされる。な
お、ここで負電荷が蓄積される領域は、ほぼアドレス放
電の放電経路中に収まる。
(Reset period) First, the switches S1 and S
2 is in the on state. First, the pulse generation circuits 41 and 42
As a result, when the predetermined pulse voltages + V r and -V r are applied to all the auxiliary electrodes 20X and 20Y, the charge holding portions CH of the respective charge holding portions CH are changed in accordance with the potentials (+ V r and -V r ) of the auxiliary electrodes 20. On the surface of the protective layer 19, positive charges are accumulated in the area facing the charge holding portion CH on the auxiliary electrode 20X side, and in the area facing the charge holding portion CH on the auxiliary electrode 20Y side while the charges are accumulated inside. Accumulates negative charges. The applied voltage at this time is, for example, +5 with respect to the auxiliary electrode 20X.
The voltage is 0 V and −100 V with respect to the auxiliary electrode 20Y. Here, the region where the negative charges are accumulated is almost within the discharge path of the address discharge.

【0032】充分な電荷量だけ蓄積されると、スイッチ
S1,S2が開放され(オフ状態)、補助電極20X,
20Yをフローティングさせることにより各電荷保持部
CH内の電荷が固定され、これに呼応して蓄積された保
護層19表面の電荷も、引き続き保持される。よって、
スイッチS1,S2の開放後も、保護層19の表面には
蓄積された電荷によって正負の電位(+Vr ,−Vr
が保たれる。このように、通常では維持電極17X,1
7Y間で放電させていわゆる壁電荷を形成するのに対し
て、ここでは、補助電極20X,20Yに電圧印加した
のち、これら補助電極20とパルス発生回路41,42
との接続を遮断することにより、通常は壁電荷が形成さ
れる領域に電荷を蓄積する。このようにして、リセット
期間中に発光することなく、壁電荷に相当する電荷が蓄
積される。
When a sufficient amount of charge is accumulated, the switches S1 and S2 are opened (OFF state), and the auxiliary electrodes 20X,
By floating 20Y, the charge in each charge holding portion CH is fixed, and the charge on the surface of the protective layer 19 accumulated in response to this is also continuously held. Therefore,
Even after the switches S1 and S2 are opened, positive and negative potentials (+ V r , -V r ) are generated on the surface of the protective layer 19 due to the accumulated charges.
Is maintained. Thus, normally, the sustain electrodes 17X, 1
While the so-called wall charges are formed by discharging between 7Y, here, after applying a voltage to the auxiliary electrodes 20X and 20Y, the auxiliary electrodes 20 and the pulse generating circuits 41 and 42 are applied.
By cutting off the connection with the electric charge, the electric charge is normally accumulated in the region where the wall electric charge is formed. In this way, charges corresponding to the wall charges are accumulated without emitting light during the reset period.

【0033】(アドレス期間)次に、表示しない画素に
対応する維持電極17Y,アドレス電極13Aのそれぞ
れにパルス発生回路31,33からパルス電圧−Vs
a が印加されると、両極間で負グロー放電が生じる。
これがアドレス放電であり、電圧−Vs ,Vaとして
は、例えば、維持電極17Yに−50V、アドレス電極
13Aに+70Vが印加される。これにより、表示すべ
き画素にだけ完全な状態の蓄積電荷が残される。なお、
アドレス放電の開始時には、保護層19の表面電位は、
電荷による電位−Vr に維持電極17Yへの印加電圧−
s が重畳されて−(Vs +Vr )となる。従って、維
持電極17Y,アドレス電極13Aの間の実質的な電位
差はVs +Vr +Va となり(図7)、電圧−Vs ,V
a はVr 分だけ低い値で済むこととなる。
(Address Period) Next, the pulse voltage −V s from the pulse generating circuits 31 and 33 to the sustain electrode 17Y and the address electrode 13A corresponding to the pixels not to be displayed, respectively.
When V a is applied, negative glow discharge occurs between the two electrodes.
This is the address discharge, and as the voltages −V s and V a , for example, −50 V is applied to the sustain electrode 17Y and +70 V is applied to the address electrode 13A. This leaves the accumulated charge in a perfect state only in the pixel to be displayed. In addition,
At the start of the address discharge, the surface potential of the protective layer 19 is
The voltage applied to the sustain electrodes 17Y to potential -V r due to charge -
V s is superimposed - a (V s + V r). Therefore, the substantial potential difference between the sustain electrode 17Y and the address electrode 13A is V s + V r + V a (FIG. 7), and the voltages −V s and V are obtained.
The value of a can be as low as V r .

【0034】このアドレス期間の直後、スイッチS1,
S2がオン状態とされ、補助電極20X,20Yはパル
ス発生回路41,42に接続されると共に接地される。
なお、この接続のタイミングは、次のリセット期間が到
来して補助電極20X,20Yに電圧が印加されるまで
の間であれば任意に設定することができる。
Immediately after this address period, the switches S1,
S2 is turned on, and the auxiliary electrodes 20X and 20Y are connected to the pulse generation circuits 41 and 42 and grounded.
The timing of this connection can be set arbitrarily as long as the next reset period comes before the voltage is applied to the auxiliary electrodes 20X and 20Y.

【0035】(維持期間)次に、パルス発生回路31,
32により、全ての維持電極17Yおよび維持電極17
Xに交流の駆動パルスが印加される。駆動パルスは、例
えば160V〜180Vとすることができる。このと
き、維持電極17X,17Yの対のうち、その電位差
が、駆動パルス電圧に蓄積電荷による電圧(2Vr )が
重畳されて放電開始電圧に達したものについてのみ、放
電ギャップに陰極グロー放電(維持放電)が生じる。こ
うして、駆動パルスが印加されている期間中、蓄積電荷
を有する画素だけが持続的に発光する。
(Maintenance Period) Next, the pulse generation circuit 31,
32, all the sustain electrodes 17Y and the sustain electrodes 17
An AC drive pulse is applied to X. The drive pulse can be set to 160V to 180V, for example. At this time, only the pair of sustain electrodes 17X and 17Y whose potential difference has reached the discharge start voltage by superposing the voltage (2V r ) due to the accumulated charges on the drive pulse voltage reaches the discharge gap. (Sustaining discharge) occurs. Thus, only the pixels having the accumulated charge continuously emit light during the period in which the drive pulse is applied.

【0036】このように、本実施の形態では、それぞれ
の電荷保持部CHが維持電極17X,17Yに対向する
ように補助電極20X,20Yを設け、これら補助電極
20X,20Yにパルス発生回路41,42を接続する
ようにしたので、リセット期間中にパルス発生回路4
1,42が補助電極20X,20Yに電圧を印加するこ
とにより保護層19の表面の維持電極17X,17Yに
対向する領域に電荷が蓄積され、そののち、補助電極2
0をパルス発生回路41,42から電気的に切り離すこ
とによって蓄積された電荷が保持される。この蓄積電荷
は、通常の予備放電により形成される壁電荷とほぼ同じ
位置に形成され、同様に維持放電に対しバイアス電圧を
与える。よって、予備放電によって形成される壁電荷と
機能的に等価な電荷を、放電に依らず蓄積・保持するこ
とができ、リセット期間中に発光することがないので、
高コントラストな表示が可能となる。
As described above, in the present embodiment, the auxiliary electrodes 20X and 20Y are provided so that the respective charge holding portions CH face the sustain electrodes 17X and 17Y, and the pulse generating circuit 41 and the auxiliary electrodes 20X and 20Y are provided. Since 42 is connected, the pulse generation circuit 4 is connected during the reset period.
1, 42 apply a voltage to the auxiliary electrodes 20X and 20Y, whereby charges are accumulated in regions of the surface of the protective layer 19 facing the sustain electrodes 17X and 17Y, and then the auxiliary electrodes 2
By electrically disconnecting 0 from the pulse generation circuits 41 and 42, the accumulated charge is retained. The accumulated charges are formed at almost the same positions as the wall charges formed by the normal preliminary discharge, and similarly give a bias voltage to the sustain discharge. Therefore, the charge functionally equivalent to the wall charge formed by the preliminary discharge can be accumulated and retained regardless of the discharge, and light is not emitted during the reset period.
High-contrast display is possible.

【0037】〔第2の実施の形態〕図8は、本発明の第
2の実施の形態に係るプラズマ表示装置のパネル部の構
成を示す構成図であり、図9は図8に示したパネル部の
II−II線における断面図である。なお、以下の説明
では、上記第1の実施の形態における構成要素と同一の
部分には同一の符号を付し、適宜説明を省略する。
[Second Embodiment] FIG. 8 is a configuration diagram showing a configuration of a panel portion of a plasma display device according to a second embodiment of the present invention, and FIG. 9 is a panel shown in FIG. It is sectional drawing in the II-II line of a part. In the following description, the same parts as those in the first embodiment will be designated by the same reference numerals, and the description thereof will not be repeated.

【0038】本実施の形態では、補助電極20がアドレ
ス放電の放電経路中についても壁電荷に相当する電荷を
蓄積するよう配置されている場合について説明する。そ
の一例として、このプラズマ表示装置のパネル部50で
は、第1の実施の形態と同様の配置、形状である補助電
極20Yと、背面ガラス基板11の側に配される補助電
極20Aとが設けられ、両者により等価容量が形成され
ている。補助電極20Aは、背面ガラス基板11上のア
ドレス電極13Aよりも放電空間側、ここでは、誘電体
層14の内部にあるものとする。
In the present embodiment, a case will be described in which auxiliary electrode 20 is arranged so as to accumulate charges corresponding to wall charges even in the discharge path of address discharge. As an example, the panel portion 50 of the plasma display device is provided with the auxiliary electrode 20Y having the same arrangement and shape as the first embodiment and the auxiliary electrode 20A arranged on the rear glass substrate 11 side. , Both form an equivalent capacitance. It is assumed that the auxiliary electrode 20A is located on the discharge space side of the address electrode 13A on the rear glass substrate 11, that is, inside the dielectric layer 14 here.

【0039】図10はパネル部50における補助電極2
0Y,20Aの配置を示しており、(A)は前面ガラス
基板12の側の部分断面図、(B)は背面ガラス基板1
1の側の平面図である。補助電極20Aについても、そ
の形状や材質は、第1の実施の形態における補助電極2
0と同様に考えることができ、電荷容量等を考慮して適
宜に選択可能であるが、ここでは、図10に示したよう
に設定される。すなわち、この補助電極20Aは、金属
材料からなる導電部CEが隔壁15の下に形成され、そ
の両脇から補助電極20Yの電荷保持部CHに対向する
位置にITO等からなる電荷保持部CHが形成されてな
る。このように、補助電極20Y,20Aの電荷保持部
CHは、各画素領域毎に形成され、互いの対向面側に自
身と同じ極性の電荷を蓄積するが、この電荷は必ずアド
レス放電の放電経路中に存在するようになっている。
FIG. 10 shows the auxiliary electrode 2 in the panel section 50.
0A and 20A are arranged, (A) is a partial sectional view of the front glass substrate 12, and (B) is a rear glass substrate 1.
It is a top view of the No. 1 side. The shape and material of the auxiliary electrode 20A are also the same as those of the auxiliary electrode 2 in the first embodiment.
It can be considered in the same manner as 0 and can be appropriately selected in consideration of the charge capacity and the like, but here, it is set as shown in FIG. That is, in the auxiliary electrode 20A, the conductive portion CE made of a metal material is formed under the partition wall 15, and the charge holding portion CH made of ITO or the like is provided at a position facing the charge holding portion CH of the auxiliary electrode 20Y from both sides thereof. Formed. As described above, the charge holding portions CH of the auxiliary electrodes 20Y and 20A are formed in each pixel region and accumulate the charges of the same polarity as themselves on the mutually opposing surface side, but this charge is always the discharge path of the address discharge. It is supposed to exist inside.

【0040】また、パネル部50は、前面ガラス基板1
2の上に補助電極20を形成する際に補助電極20Xを
除き補助電極20Yのみを形成するようにし、背面ガラ
ス基板11の上に補助電極20Aを形成する以外は、第
1の実施の形態と同様に製造することができる。補助電
極20Aの形成は、例えば次のようにして行なわれる。
背面ガラス基板11の上にアドレス電極13Aを形成し
たのち、誘電体層14を所定の厚みとなるまで形成す
る。次に、その上の所定の位置に、補助電極20Aの電
荷保持部CHをパターニングし、導電部CEを形成す
る。続いて、その上に、更に誘電体層14を所定の厚み
で形成すると、誘電体層14の内部に補助電極20Aが
埋め込まれた構造となる。
The panel portion 50 is composed of the front glass substrate 1
When the auxiliary electrode 20 is formed on the second electrode, only the auxiliary electrode 20Y is formed except the auxiliary electrode 20X, and the auxiliary electrode 20A is formed on the rear glass substrate 11, and the first embodiment is different from the first embodiment. It can be manufactured similarly. The auxiliary electrode 20A is formed, for example, as follows.
After forming the address electrode 13A on the rear glass substrate 11, the dielectric layer 14 is formed to a predetermined thickness. Next, the charge holding portion CH of the auxiliary electrode 20A is patterned at a predetermined position above it to form the conductive portion CE. Then, when a dielectric layer 14 is further formed thereon with a predetermined thickness, an auxiliary electrode 20A is embedded inside the dielectric layer 14.

【0041】図11は、このプラズマ表示装置の駆動回
路を示している。駆動回路は、パルス発生回路31〜3
3とパルス発生回路42,43からなる。パルス発生回
路43は、スイッチS3を介して補助電極20Aに接続
され、電荷を蓄積するためのパルス電圧を印加するよう
になっている。なお、本実施の形態では、パルス発生回
路42,43が本発明の「電圧印加部」に対応してい
る。
FIG. 11 shows a driving circuit of this plasma display device. The drive circuit is the pulse generation circuits 31 to 31.
3 and pulse generation circuits 42 and 43. The pulse generation circuit 43 is connected to the auxiliary electrode 20A via the switch S3, and applies a pulse voltage for accumulating charges. In the present embodiment, the pulse generation circuits 42 and 43 correspond to the "voltage applying section" of the present invention.

【0042】次に、このようなプラズマ表示装置の動作
について図9,図11および図12(A)〜(F)を参
照して説明する。図12は、パネル部50における動作
開始からアドレス放電までの電圧変化を示したものであ
る。なお、ここで、補助電極20Aに対しても補助電極
20Xと同じく電圧−Vr を印加するものとすると、こ
の場合の駆動シーケンスは第1の実施の形態における補
助電極20Xを補助電極20Aに置き換えたものとなり
(図6)、各電極に対する印加電圧の値も第1の実施の
形態と同様に設定される。
Next, the operation of such a plasma display device will be described with reference to FIGS. 9, 11 and 12A to 12F. FIG. 12 shows a voltage change in the panel section 50 from the start of operation to the address discharge. Here, assuming that the voltage −V r is applied to the auxiliary electrode 20A as in the case of the auxiliary electrode 20X, the driving sequence in this case replaces the auxiliary electrode 20X in the first embodiment with the auxiliary electrode 20A. The voltage applied to each electrode is set in the same manner as in the first embodiment (FIG. 6).

【0043】(リセット期間)最初、スイッチS2,S
3はオン状態にある。まず、パルス発生回路42,43
により、全ての補助電極20Y,20Aに所定のパルス
電圧−Vr ,+Vr がそれぞれ印加されると、各補助電
極20の電位(−Vr ,+Vr )に応じ、それぞれの電
荷保持部CHの内部に電荷が蓄積されると共に、保護層
19の表面の電荷保持部CHに対向する領域には負電荷
が蓄積され、誘電体層14の表面の電荷保持部CHに対
向する領域には正電荷が蓄積される(図9)。
(Reset period) First, the switches S2, S
3 is in the on state. First, the pulse generation circuits 42 and 43
As a result, when the predetermined pulse voltages −V r and + V r are applied to all the auxiliary electrodes 20Y and 20A, respectively, the charge holding portions CH corresponding to the potentials (−V r and + V r ) of each auxiliary electrode 20. Of electric charges are accumulated inside, the negative charges are accumulated in a region of the surface of the protective layer 19 facing the charge holding unit CH, and the negative charges are accumulated in a region of the surface of the dielectric layer 14 facing the charge holding unit CH. Charge is accumulated (FIG. 9).

【0044】充分な電荷量だけ蓄積されると、スイッチ
S2,S3が開放され(オフ状態)、補助電極20Y,
20Aをフローティングさせることにより各電荷保持部
CH内の電荷が固定され、これに呼応して蓄積された保
護層19および誘電体層14の表面の電荷もそれぞれの
領域に保持される。これらが壁電荷に相当する電荷であ
る。この場合、スイッチS2,S3開放後も、保護層1
9,誘電体層14それぞれの表面には蓄積された電荷に
よって電位(−Vr ,+Vr )が生じており、両者間の
電位差は2Vr となる。
When a sufficient amount of charge is accumulated, the switches S2 and S3 are opened (OFF state) and the auxiliary electrodes 20Y,
By floating 20A, the charge in each charge holding portion CH is fixed, and the charge on the surface of the protective layer 19 and the dielectric layer 14 accumulated in response to this is also held in each region. These are charges corresponding to wall charges. In this case, even after the switches S2 and S3 are opened, the protective layer 1
9, the potential by accumulated charges in the dielectric layer 14 respective surfaces (-V r, + V r) are generated, the potential difference therebetween becomes 2V r.

【0045】通常は、リセット期間において維持電極1
7X,17Yを放電させて壁電荷を形成していたが、本
実施の形態では、これにより壁電荷に相当する電荷の蓄
積・保持が行われる。また、ここでは、保護層19と誘
電体層14との間の電位差は、正負両方の蓄積電荷によ
って生じるので、正電荷が保護層19表面の維持電極1
7Xに対向する領域に固定される通常の場合に比べ、お
よそ2倍もの大きな電位差が得られる。
Normally, the sustain electrode 1 is provided in the reset period.
The wall charges are formed by discharging 7X and 17Y, but in the present embodiment, the charges corresponding to the wall charges are accumulated / held. Further, here, since the potential difference between the protective layer 19 and the dielectric layer 14 is caused by both positive and negative accumulated charges, positive charges are generated on the sustain electrode 1 on the surface of the protective layer 19.
A potential difference that is about twice as large as that in the normal case of being fixed to the region facing 7X can be obtained.

【0046】(アドレス期間)次に、表示しない画素に
対応する維持電極17Y,アドレス電極13Aそれぞれ
にパルス発生回路31,33からパルス電圧が印加され
ると、両極間でアドレス放電が生じる。ここでは、この
アドレス放電の際、保護層19と誘電体層14との間で
は蓄積電荷による電位差(2Vr )により、見かけ上の
放電開始電圧が低下している。そこで、維持電極17Y
に印加される電圧Vs ,アドレス電極13Aに印加され
る電圧Va は、保護層19と誘電体層14の表面におけ
る電位差(2Vr +Vs +Va )が放電開始電圧を超え
るように設定されればよく、従来よりも低い印加電圧で
済む。
(Address Period) Next, when the pulse voltage is applied from the pulse generating circuits 31 and 33 to the sustain electrode 17Y and the address electrode 13A corresponding to the pixels not to be displayed, the address discharge is generated between the both electrodes. Here, at the time of this address discharge, the apparent discharge start voltage is lowered between the protective layer 19 and the dielectric layer 14 due to the potential difference (2 V r ) due to the accumulated charges. Therefore, the sustain electrode 17Y
The voltage V s applied to the address electrode 13A and the voltage V a applied to the address electrode 13A are set so that the potential difference (2V r + V s + V a ) between the surfaces of the protective layer 19 and the dielectric layer 14 exceeds the discharge start voltage. It is sufficient that the applied voltage is lower than the conventional one.

【0047】このアドレス期間の後、スイッチS2,S
3がオン状態とされ、補助電極20Y,20Aがパルス
発生回路42,43に接続される。なお、この接続タイ
ミングは、次に補助電極20Y,20Aに電圧を印加す
るまでの間であれば構わない。
After this address period, the switches S2, S
3 is turned on, and the auxiliary electrodes 20Y and 20A are connected to the pulse generation circuits 42 and 43. It should be noted that this connection timing may be until the next application of voltage to the auxiliary electrodes 20Y and 20A.

【0048】(維持期間)続く維持期間では、このプラ
ズマ表示装置は第1の実施の形態と同様に動作する。但
し、維持電極17X,17Yの間の蓄積電荷による電圧
差は、補助電極20Yにより与えられる−Vr のみとな
る。
(Maintenance Period) In the subsequent sustaining period, this plasma display device operates in the same manner as in the first embodiment. However, the voltage difference due to the accumulated charges between the sustain electrodes 17X and 17Y is only −V r given by the auxiliary electrode 20Y.

【0049】このように、本実施の形態では、補助電極
20Yをその電荷保持部CHが維持電極17Yに対向す
るように設け、補助電極20Aをその電荷保持部CHが
アドレス電極13Aに対向するように設け、更に補助電
極20Y,20Aがパルス発生回路42,43に接続さ
れているようにしたので、リセット期間中にパルス発生
回路42,43が補助電極20Y,20Aに電圧を印加
することにより、保護層19の表面の維持電極17Yに
対向する領域、および、誘電体層14の表面のアドレス
電極13Aに対向する領域に電荷が蓄積され、そのの
ち、補助電極20をパルス発生回路41,42から電気
的に切り離すことによって蓄積された電荷が保持され
る。このうち、補助電極20Y側の電荷が蓄積されてい
る領域は、維持放電の経路中にあり、この蓄積電荷が、
通常の予備放電により形成される壁電荷と同様、維持放
電に対するバイアス電圧を与える。よって、壁電荷形成
のための予備放電を行なう必要がなく、リセット期間中
に発光することがないので、このプラズマ表示装置は高
コントラストな表示が可能となる。
As described above, in the present embodiment, the auxiliary electrode 20Y is provided so that its charge holding portion CH faces the sustain electrode 17Y, and the auxiliary electrode 20A has its charge holding portion CH face the address electrode 13A. Since the auxiliary electrodes 20Y and 20A are connected to the pulse generating circuits 42 and 43, the pulse generating circuits 42 and 43 apply a voltage to the auxiliary electrodes 20Y and 20A during the reset period. Electric charges are accumulated in a region of the surface of the protective layer 19 facing the sustain electrode 17Y and a region of the surface of the dielectric layer 14 facing the address electrode 13A, and thereafter, the auxiliary electrode 20 is transferred from the pulse generating circuits 41 and 42. The accumulated charge is retained by electrically disconnecting. Of these, the region on the auxiliary electrode 20Y side where the charges are accumulated is in the path of the sustain discharge, and this accumulated charge is
A bias voltage for the sustain discharge is applied in the same manner as the wall charges formed by the normal preliminary discharge. Therefore, it is not necessary to perform preliminary discharge for forming wall charges, and no light is emitted during the reset period, so that the plasma display device can perform high-contrast display.

【0050】また、ここでは、形成される正負の蓄積電
荷が共にアドレス放電の放電経路中に存在し、アドレス
放電に対するバイアス電圧となる。よって、アドレス放
電の際に維持電極17Y,アドレス電極13Aに印加す
る電圧を、より低くすることができる。
Further, here, the positive and negative accumulated charges that are formed are both present in the discharge path of the address discharge, and serve as a bias voltage for the address discharge. Therefore, the voltage applied to the sustain electrode 17Y and the address electrode 13A during the address discharge can be further lowered.

【0051】(応用例)図13は、上記第2の実施の形
態の応用例に係るプラズマ表示装置の要部を示す断面図
である。本応用例は、第2の実施の形態のパネル部50
に対し、更に補助電極20Lを設けたものである。前述
したように、維持電極17とアドレス電極13Aはおよ
そ100μm以上離れており、補助電極20Yと補助電
極20Aとの距離がこの間を容量として電荷を蓄積する
には長すぎる場合には、十分な量の電荷が形成されな
い。そこで、両者間の中継地として隔壁15の内部もし
くは表面に補助電極20Lを形成する。
(Application Example) FIG. 13 is a sectional view showing a main part of a plasma display device according to an application example of the second embodiment. This application example is the panel unit 50 of the second embodiment.
On the other hand, the auxiliary electrode 20L is further provided. As described above, the sustain electrode 17 and the address electrode 13A are separated from each other by about 100 μm or more, and when the distance between the auxiliary electrode 20Y and the auxiliary electrode 20A is too long to store the charge as a capacitance between them, a sufficient amount. Charge is not formed. Therefore, the auxiliary electrode 20L is formed inside or on the surface of the partition wall 15 as a relay point between the two.

【0052】補助電極20Lには、スイッチS4を介し
てパルス発生回路44が接続され、補助電極20Y,2
0Aのいずれか一方、例えば補助電極20Yと同じ極性
の電圧が補助電極20Yと同様にして印加される。この
ようにすれば、より容易にアドレス放電を開始させるこ
とができる。
A pulse generating circuit 44 is connected to the auxiliary electrode 20L through a switch S4, and the auxiliary electrodes 20Y and 2Y are connected to each other.
0A, for example, a voltage having the same polarity as that of the auxiliary electrode 20Y is applied in the same manner as the auxiliary electrode 20Y. By doing so, the address discharge can be started more easily.

【0053】なお、本発明は、上記各実施の形態に限定
されず、種々の変形実施が可能である。例えば、上記の
実施の形態では、2つ以上の補助電極20により正負の
壁電荷が2カ所に形成される構成を具体的に説明した
が、壁電荷が2カ所以上に形成される構成はこれらの実
施の形態に限らず、補助電極20X,20Yおよび20
Aを同時に設けたりして、3極以上の補助電極を自由に
組み合わせても構わない。また、補助電極20に対して
維持電極17またはアドレス電極13Aを組み合わせて
電圧を印加するようにし、補助電極20の側にのみ壁電
荷を形成するようにしてもよい。その場合には、補助電
極20は1つだけであってもよい。
The present invention is not limited to the above-mentioned embodiments, and various modifications can be made. For example, in the above-described embodiment, the configuration in which positive and negative wall charges are formed at two locations by two or more auxiliary electrodes 20 has been specifically described, but the configuration in which the wall charges are formed at two or more locations is Not limited to the above embodiment, the auxiliary electrodes 20X, 20Y and 20
A may be provided at the same time, and auxiliary electrodes having three or more electrodes may be freely combined. Further, the sustain electrode 17 or the address electrode 13A may be combined with the auxiliary electrode 20 to apply a voltage, and the wall charges may be formed only on the auxiliary electrode 20 side. In that case, the auxiliary electrode 20 may be only one.

【0054】また上記実施の形態では、維持放電とアド
レス放電の双方の放電経路に電荷が蓄積される場合につ
いて説明したが、例えば、パネル部に補助電極20Aの
みを設けるなどしてアドレス放電のみにバイアス電圧を
与える電荷を蓄積させるようにしてもよい。このよう
に、本発明は、従来の壁電荷と同様に、維持放電のみに
寄与する電荷を蓄積する場合に限らず、放電補助のた
め、或いは、画素領域内の電位を所定値となるように制
御するために、補助電極を用いて画素領域に電荷を蓄積
することにより所定域の電位を変化させるプラズマ表示
装置に広く適用可能である。
In the above embodiment, the case where the charges are accumulated in the discharge paths of both the sustain discharge and the address discharge has been described. However, for example, by providing only the auxiliary electrode 20A in the panel portion, only the address discharge can be performed. You may make it accumulate | store the electric charge which gives a bias voltage. As described above, the present invention is not limited to the case of accumulating charges that contribute only to the sustain discharge as in the case of the conventional wall charges, but may be used to assist discharge or to set the potential in the pixel region to a predetermined value. For control, the present invention is widely applicable to a plasma display device that changes the potential of a predetermined region by accumulating charges in the pixel region using an auxiliary electrode.

【0055】更に、補助電極とパルス発生回路との接続
は、上記実施の形態で説明したものに限らず、様々に変
形が可能である。そのような接続形態のうちのいくつか
を、上記第1の実施の形態における補助電極20Yおよ
びパルス発生回路42の接続に代表させて説明する。
Further, the connection between the auxiliary electrode and the pulse generating circuit is not limited to the one described in the above embodiment, but various modifications are possible. Some of such connection forms will be described by representing the connection of the auxiliary electrode 20Y and the pulse generation circuit 42 in the first embodiment.

【0056】まず、図14は、補助電極20Yとスイッ
チS2の間に抵抗81を直列に付加した場合である。ス
イッチS2を開放したとき、その抵抗値が低いと補助電
極20Yに蓄積された電荷が流出してしまうが、スイッ
チS2に直列に設けられる抵抗81は、これを阻止する
機能を有する。このため、抵抗81はできるだけ高い抵
抗値を有することが望ましい。但し、スイッチS2の導
通時にパルス発生回路42からみた負荷は、抵抗81、
および補助電極20Yと維持電極17などの他の電極と
の間の容量成分からなり、そのCR時定数が回路42か
らの出力波形を充分に伝達できるように抵抗81の抵抗
値を設定する必要がある。
First, FIG. 14 shows a case where a resistor 81 is added in series between the auxiliary electrode 20Y and the switch S2. When the switch S2 is opened, the charge accumulated in the auxiliary electrode 20Y will flow out if the resistance value is low, but the resistor 81 provided in series with the switch S2 has a function of blocking this. Therefore, it is desirable that the resistor 81 have a resistance value as high as possible. However, the load seen from the pulse generation circuit 42 when the switch S2 is conductive is the resistor 81,
And the resistance value of the resistor 81 must be set so that the CR time constant of the capacitance component between the auxiliary electrode 20Y and another electrode such as the sustain electrode 17 can sufficiently transmit the output waveform from the circuit 42. is there.

【0057】また、図15は、補助電極20Yとスイッ
チS2の間に抵抗82を並列に付加した場合である。抵
抗82は、他端を所定の電位、例えばパルス発生回路4
2を含めた駆動回路全体の接地レベルとしておくこと
で、プルアップ/ダウン抵抗として機能する。よって、
スイッチS2が開放された後に、補助電極20Yの電位
が不安定となることを防止でき、アドレス期間における
放電を安定して行わせる効果がある。なお、この抵抗8
2の抵抗値は、小さすぎると補助電極20Yに貯めた電
荷がここを通って流出してしまうので、電荷を蓄えるの
に適した十分に高い値とすることが望ましい。
Further, FIG. 15 shows a case where a resistor 82 is added in parallel between the auxiliary electrode 20Y and the switch S2. The other end of the resistor 82 has a predetermined potential, for example, the pulse generation circuit 4
By setting the level of the entire drive circuit including 2 as the ground level, it functions as a pull-up / down resistor. Therefore,
It is possible to prevent the potential of the auxiliary electrode 20Y from becoming unstable after the switch S2 is opened, and it is possible to stably discharge in the address period. In addition, this resistor 8
If the resistance value of 2 is too small, the electric charge stored in the auxiliary electrode 20Y will flow out through this, so it is desirable to set the resistance value to a sufficiently high value suitable for storing the electric charge.

【0058】図16は、補助電極20YとスイッチS2
の間にコンデンサ83を並列に付加した場合である。こ
のコンデンサ83の他端は、所定の電位、例えばパルス
発生回路42を含めた駆動回路全体の接地レベルとして
おく。コンデンサ83も、上述の抵抗82と同様に、ス
イッチS2が開放された後に、補助電極20Yの電位が
不安定となることを防止すると共に、電荷を更に補助電
極20Yを通して放電領域に供給し、放電に際して充分
量の電荷を確保させ、安定にアドレス期間における放電
を行わせる効果がある。特に、上記第2の実施の形態の
応用例における補助電極20Lは、構造上、多くの電荷
を蓄積することが難しく、これに対してコンデンサを効
果的に利用することができる。
FIG. 16 shows the auxiliary electrode 20Y and the switch S2.
This is the case where the capacitor 83 is added in parallel between the two. The other end of the capacitor 83 is set to a predetermined potential, for example, the ground level of the entire drive circuit including the pulse generation circuit 42. Similarly to the above-described resistor 82, the capacitor 83 also prevents the potential of the auxiliary electrode 20Y from becoming unstable after the switch S2 is opened, and further supplies the electric charge to the discharge region through the auxiliary electrode 20Y to discharge. At that time, there is an effect that a sufficient amount of electric charge is secured and stable discharge is performed in the address period. In particular, the auxiliary electrode 20L in the application example of the second embodiment is difficult to store a large amount of charge due to its structure, and the capacitor can be effectively used for this.

【0059】図17は、スイッチS2に替えてダイオー
ド84を補助電極20Yに接続した場合である。パルス
発生回路42が常に負のパルス電圧を印加するものであ
れば、図のような向きに接続されたダイオード84で
は、パルス印加時には、補助電極20Yからパルス発生
回路42の方向に電流が流れ、補助電極20Yの電位は
低下し、パルスが印加されないときは逆電圧がかかり、
オフ状態となる。従って、スイッチS2を用いる場合よ
りも簡易な回路構成で、上記の各変形例と同様の電荷保
持機能を実現することができる。以上に説明した抵抗8
1,82、コンデンサ83およびダイオード84は、そ
れぞれ複数個用いてもよく、いくつかを組み合わせて使
用することも可能である。なお、コンデンサ83,ダイ
オード84はそれぞれ、本発明における「容量素子」,
「整流素子」に対応している。
FIG. 17 shows a case where the diode 84 is connected to the auxiliary electrode 20Y instead of the switch S2. If the pulse generation circuit 42 always applies a negative pulse voltage, in the diode 84 connected in the direction as shown in the figure, when a pulse is applied, a current flows from the auxiliary electrode 20Y toward the pulse generation circuit 42, The potential of the auxiliary electrode 20Y decreases, and a reverse voltage is applied when no pulse is applied,
It is turned off. Therefore, it is possible to realize the same charge holding function as in the above-described modified examples with a circuit configuration simpler than the case of using the switch S2. The resistor 8 described above
A plurality of the capacitors 1, 82, the capacitors 83, and the diodes 84 may be used, or some of them may be used in combination. The capacitor 83 and the diode 84 are respectively the “capacitance element” in the present invention,
It corresponds to "rectifier element".

【0060】更に、図18は、パルス発生回路42の基
準電位をパルス発生回路31の出力電位と等しくなるよ
うに配線した場合である。これまでの変形例では、パル
ス発生回路42における負荷は、維持電極17と補助電
極20Yとの間の容量成分に加え、補助電極20Yと基
準電位間の容量成分があるが、この場合には後者の成分
が除かれるため、駆動回路の消費電力を低下させ、駆動
回路の規模を縮小することが可能となる。
Further, FIG. 18 shows a case where the reference potential of the pulse generating circuit 42 is wired so as to be equal to the output potential of the pulse generating circuit 31. In the modification so far, the load in the pulse generating circuit 42 has a capacitance component between the auxiliary electrode 20Y and the reference potential in addition to the capacitance component between the sustain electrode 17 and the auxiliary electrode 20Y. Since the component is removed, the power consumption of the drive circuit can be reduced and the scale of the drive circuit can be reduced.

【0061】このように図14〜図18を用いて説明し
た例と同様の変形は、補助電極20Y以外の他の電荷保
持部を有する電極に対しても行うことができ、上記第1
の実施の形態のプラズマ表示装置に限らず本発明のプラ
ズマ表示装置の全てに対して可能であることは勿論であ
る。
As described above, the same modification as that of the example described with reference to FIGS. 14 to 18 can be applied to an electrode having a charge holding portion other than the auxiliary electrode 20Y.
Needless to say, the present invention is not limited to the plasma display device of the above embodiment and can be applied to all the plasma display devices of the present invention.

【0062】加えて、上記実施の形態では、放電ギャッ
プを50μm未満とするプラズマ表示装置について説明
したが、本発明はその他の構成の交流型プラズマ表示装
置について適用することが可能である。
In addition, although the plasma display device having a discharge gap of less than 50 μm has been described in the above embodiment, the present invention can be applied to an AC type plasma display device having another structure.

【0063】[0063]

【発明の効果】以上説明したように本発明に係るプラズ
マ表示装置によれば、各画素領域毎に電荷保持部を有す
ると共に維持電極対とアドレス電極との間の領域に形成
されている補助電極と、補助電極に電圧を印加するため
の電圧印加部とを備えるようにしたので、補助電極に電
圧印加部から電圧を印加することにより各画素領域内に
おける所定域に電荷が蓄積され、所定域の電位が制御さ
れる。壁電荷が通常形成される領域に蓄積された電荷
は、壁電荷と機能的に等価であるために、このプラズマ
表示装置は予備放電を行わずに動作することができ、リ
セット期間中の発光によるコントラストの低下を防止す
ることが可能となる。また、補助電極は、各画素領域内
の任意の領域に電荷を蓄積させることから、維持放電お
よびアドレス放電のいずれに対しても所望のバイアス電
圧を与え、それぞれの放電をより容易に発生させたり、
放電開始の際の印加電圧をより低くしたりすることが可
能となる。
As described above, according to the plasma display device of the present invention, the auxiliary electrode having the charge holding portion in each pixel region and formed in the region between the sustain electrode pair and the address electrode. And a voltage applying section for applying a voltage to the auxiliary electrode, charge is accumulated in a predetermined area in each pixel region by applying a voltage to the auxiliary electrode from the voltage applying section, Is controlled. Since the charges accumulated in the region where the wall charges are normally formed are functionally equivalent to the wall charges, this plasma display device can operate without performing the preliminary discharge, and the plasma display device can emit light during the reset period. It is possible to prevent a decrease in contrast. In addition, since the auxiliary electrode accumulates electric charge in an arbitrary region in each pixel region, it gives a desired bias voltage to both sustain discharge and address discharge, and each discharge can be generated more easily. ,
It is possible to lower the applied voltage at the start of discharge.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態に係るプラズマ表示
装置の要部構成を示す斜視図である。
FIG. 1 is a perspective view showing a main configuration of a plasma display device according to a first embodiment of the present invention.

【図2】図1に示したパネル部のI−I線に沿った断面
図である。
FIG. 2 is a cross-sectional view of the panel section shown in FIG. 1 taken along line I-I.

【図3】図1に示したパネル部における補助電極の形状
を説明するための平面図である。
FIG. 3 is a plan view for explaining the shape of an auxiliary electrode in the panel section shown in FIG.

【図4】図1に示したパネル部における補助電極の構造
を表す図であり、(A)はパネル部の部分断面図、
(B)は(A)の平面図である。
4A and 4B are diagrams showing a structure of an auxiliary electrode in the panel portion shown in FIG. 1, FIG. 4A being a partial sectional view of the panel portion,
(B) is a plan view of (A).

【図5】図1に示したパネル部に接続される駆動回路を
示す断面図である。
5 is a cross-sectional view showing a drive circuit connected to the panel section shown in FIG.

【図6】図1に示したパネル部に駆動回路から入力され
る電圧波形を示す図である。
6 is a diagram showing voltage waveforms input from a drive circuit to the panel unit shown in FIG.

【図7】図1に示したパネル部における電圧変化を示す
図である。
FIG. 7 is a diagram showing a voltage change in the panel section shown in FIG. 1.

【図8】本発明の第2の実施の形態に係るプラズマ表示
装置の要部構成を表す斜視図である。
FIG. 8 is a perspective view showing a main configuration of a plasma display device according to a second embodiment of the present invention.

【図9】図8に示したパネル部のII−II線に沿った
断面図である。
9 is a cross-sectional view taken along line II-II of the panel unit shown in FIG.

【図10】図8に示したパネル部における補助電極の構
造を表す図であり、(A)はパネル部の部分断面図、
(B)は(A)の平面図である。
10 is a diagram showing a structure of an auxiliary electrode in the panel section shown in FIG. 8, (A) is a partial sectional view of the panel section,
(B) is a plan view of (A).

【図11】図8に示したパネル部に接続される駆動回路
を示す断面図である。
11 is a cross-sectional view showing a drive circuit connected to the panel section shown in FIG.

【図12】図8に示したパネル部における電圧変化を示
す図である。
12 is a diagram showing a voltage change in the panel section shown in FIG.

【図13】図1に示したプラズマ表示装置の応用例を示
す断面図である。
13 is a cross-sectional view showing an application example of the plasma display device shown in FIG.

【図14】図1に示したプラズマ表示装置の変形例を示
す断面図である。
14 is a cross-sectional view showing a modified example of the plasma display device shown in FIG.

【図15】図1に示したプラズマ表示装置の変形例を示
す断面図である。
15 is a cross-sectional view showing a modified example of the plasma display device shown in FIG.

【図16】図1に示したプラズマ表示装置の変形例を示
す断面図である。
16 is a cross-sectional view showing a modified example of the plasma display device shown in FIG.

【図17】図1に示したプラズマ表示装置の変形例を示
す断面図である。
17 is a cross-sectional view showing a modified example of the plasma display device shown in FIG.

【図18】図1に示したプラズマ表示装置の変形例を示
す断面図である。
18 is a cross-sectional view showing a modified example of the plasma display device shown in FIG.

【図19】従来のプラズマ表示装置の要部を示す斜視図
である。
FIG. 19 is a perspective view showing a main part of a conventional plasma display device.

【図20】図19に示したプラズマ表示装置の一般的な
駆動方法を説明するための図である。
20 is a diagram for explaining a general driving method of the plasma display device shown in FIG.

【符号の説明】[Explanation of symbols]

10,50…パネル部、11…背面ガラス基板、12…
前面ガラス基板、13A…アドレス電極、14…誘電体
層、15…隔壁、16…蛍光体層、17,17X,17
Y…維持電極、18…誘電体層、19…保護層、20,
20X,20Y,20A,20L…補助電極、21…バ
ス電極、31〜33,41〜44…パルス発生回路、8
1,82…抵抗、83…コンデンサ、84…ダイオー
ド、S1〜S4…スイッチ、CH…電荷保持部、CE…
導電部。
10, 50 ... Panel part, 11 ... Rear glass substrate, 12 ...
Front glass substrate, 13A ... Address electrode, 14 ... Dielectric layer, 15 ... Partition wall, 16 ... Phosphor layer, 17, 17X, 17
Y ... Sustain electrode, 18 ... Dielectric layer, 19 ... Protective layer, 20,
20X, 20Y, 20A, 20L ... Auxiliary electrode, 21 ... Bus electrode, 31-33, 41-44 ... Pulse generation circuit, 8
1, 82 ... Resistance, 83 ... Capacitor, 84 ... Diode, S1 to S4 ... Switch, CH ... Charge holding section, CE ...
Conductive part.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 対向配置された第1の基板と第2の基板
のうち、前記第1の基板の上には放電ギャップを介して
対をなす維持電極対、前記第2の基板の上にはアドレス
電極がそれぞれ設けられ、前記維持電極対とアドレス電
極が交差する領域を画素とするプラズマ表示装置におい
て、 各画素領域毎に電荷保持部を有すると共に前記維持電極
対と前記アドレス電極との間の領域に形成されている補
助電極と、 前記補助電極に電圧を印加するための電圧印加部とを備
えたことを特徴とするプラズマ表示装置。
1. A pair of sustain electrodes, of a first substrate and a second substrate which are arranged to face each other, paired on the first substrate via a discharge gap, and on the second substrate. In a plasma display device in which address electrodes are provided, and a pixel is formed in a region where the sustain electrode pair intersects with the address electrode, a charge holding portion is provided in each pixel region, and a space between the sustain electrode pair and the address electrode is provided. 2. A plasma display device, comprising: an auxiliary electrode formed in the region of 1. and a voltage applying section for applying a voltage to the auxiliary electrode.
【請求項2】 前記補助電極は、前記電荷保持部を幅方
向の少なくとも片側に有していることを特徴とする請求
項1記載のプラズマ表示装置。
2. The plasma display device according to claim 1, wherein the auxiliary electrode has the charge holding portion on at least one side in a width direction.
【請求項3】 前記補助電極は、前記維持電極対におい
て発生させる放電の経路中に電荷を蓄積するよう配置さ
れていることを特徴とする請求項1記載のプラズマ表示
装置。
3. The plasma display device according to claim 1, wherein the auxiliary electrode is arranged so as to accumulate charges in a discharge path generated in the sustain electrode pair.
【請求項4】 前記補助電極は、前記維持電極対の一方
と前記アドレス電極との間に発生させる放電の経路中に
電荷を蓄積するよう配置されていることを特徴とする請
求項1記載のプラズマ表示装置。
4. The auxiliary electrode is arranged so as to accumulate charges in a path of a discharge generated between one of the sustain electrode pair and the address electrode. Plasma display device.
【請求項5】 前記維持電極対の上には保護層が設けら
れ、 前記補助電極の少なくとも1つが、前記保護層と前記維
持電極対の間もしくは前記保護層の内部に設けられてい
ることを特徴とする請求項1記載のプラズマ表示装置。
5. A protective layer is provided on the sustain electrode pair, and at least one of the auxiliary electrodes is provided between the protective layer and the sustain electrode pair or inside the protective layer. The plasma display device according to claim 1, which is characterized in that.
【請求項6】 前記アドレス電極の上には誘電体層が設
けられ、 前記補助電極の少なくとも1つが、前記誘電体層と前記
アドレス電極の間もしくは前記誘電体層の内部に設けら
れていることを特徴とする請求項1記載のプラズマ表示
装置。
6. A dielectric layer is provided on the address electrode, and at least one of the auxiliary electrodes is provided between the dielectric layer and the address electrode or inside the dielectric layer. The plasma display device according to claim 1, wherein:
【請求項7】 前記第1の基板と第2の基板との間には
放電空間を仕切るための隔壁が設けられ、 前記補助電極が前記隔壁の側面または内部に設けられて
いることを特徴とする請求項1記載のプラズマ表示装
置。
7. A partition for partitioning a discharge space is provided between the first substrate and the second substrate, and the auxiliary electrode is provided on a side surface or inside of the partition. The plasma display device according to claim 1.
【請求項8】 前記補助電極と前記電圧印加部との間に
抵抗が設けられていることを特徴とする請求項1記載の
プラズマ表示装置。
8. The plasma display device according to claim 1, wherein a resistor is provided between the auxiliary electrode and the voltage applying section.
【請求項9】 前記補助電極と前記電圧印加部との間に
容量素子が設けられていることを特徴とする請求項1記
載のプラズマ表示装置。
9. The plasma display device according to claim 1, wherein a capacitive element is provided between the auxiliary electrode and the voltage applying section.
【請求項10】 前記補助電極と前記電圧印加部との間
に整流素子が設けられていることを特徴とする請求項1
記載のプラズマ表示装置。
10. A rectifying element is provided between the auxiliary electrode and the voltage applying section.
The plasma display device described.
【請求項11】 前記放電ギャップは50μm未満であ
ることを特徴とする請求項1記載のプラズマ表示装置。
11. The plasma display device of claim 1, wherein the discharge gap is less than 50 μm.
【請求項12】 前記放電ギャップは20μm以下であ
ることを特徴とする請求項1記載のプラズマ表示装置。
12. The plasma display device according to claim 1, wherein the discharge gap is 20 μm or less.
JP2001246096A 2001-08-14 2001-08-14 Plasma display device Pending JP2003059411A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001246096A JP2003059411A (en) 2001-08-14 2001-08-14 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001246096A JP2003059411A (en) 2001-08-14 2001-08-14 Plasma display device

Publications (1)

Publication Number Publication Date
JP2003059411A true JP2003059411A (en) 2003-02-28

Family

ID=19075723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001246096A Pending JP2003059411A (en) 2001-08-14 2001-08-14 Plasma display device

Country Status (1)

Country Link
JP (1) JP2003059411A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273455A (en) * 2003-03-04 2004-09-30 Lg Electron Inc Plasma display panel and its drive method
US7554267B2 (en) 2004-11-17 2009-06-30 Samsung Sdi Co., Ltd. Plasma display panel
US7701414B2 (en) 2004-11-30 2010-04-20 Samsung Sdi Co., Ltd. Plasma display panel and method of driving the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273455A (en) * 2003-03-04 2004-09-30 Lg Electron Inc Plasma display panel and its drive method
US7554267B2 (en) 2004-11-17 2009-06-30 Samsung Sdi Co., Ltd. Plasma display panel
US7701414B2 (en) 2004-11-30 2010-04-20 Samsung Sdi Co., Ltd. Plasma display panel and method of driving the same

Similar Documents

Publication Publication Date Title
US7514870B2 (en) Plasma display panel having first and second electrode groups
JP4357463B2 (en) Plasma display panel
JP2006286250A (en) Plasma display panel and plasma display device
JPH09245627A (en) Gas discharge display device, manufacture thereof and drive method of panel thereof
JP4339740B2 (en) Plasma display panel and plasma display device
JPH1167100A (en) Ac type plasma display panel
JP2002014648A (en) Driving method for plasma display panel
JP4385568B2 (en) Driving method of plasma display device
WO2004042766A1 (en) Plasma display panel
JPH11272232A (en) Plasma device panel and device using the same
EP1347488A1 (en) Plasma display device
KR100625496B1 (en) Plasma Display Panel
JP2003059411A (en) Plasma display device
JP2007193297A (en) Plasma display apparatus and driving method thereof
JP2003058105A (en) Driving method for plasma display device
JP2001283735A (en) Plasma display device
JPH11144626A (en) Surface discharge plasma display panel and its driving method
JP4441368B2 (en) Plasma display panel driving method and plasma display apparatus
JP3710117B2 (en) Plasma display panel
JP2000067758A (en) Plasma display panel
KR20030083364A (en) Plasma display panel
KR100719545B1 (en) Plasma display panel
JP4262648B2 (en) Plasma display panel
JP2006092912A (en) Plasma display panel and plasma display device
JP2006194951A (en) Driving method for plasma display panel and plasma display apparatus