JP2003058428A - 集積回路およびデータ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 秘匿性に係わるデータを用いた処理を行う集
積回路において、スリープモード時の消費電力をさらに
低減できる集積回路を提供する。 【解決手段】 通常動作モードで動作状態になり、ＩＣ
８の外部からの不正な操作または処理の有無を検出し、
スリープモードで非動作状態になるセキュリティ回路１
２内の周波数検知回路および電源電圧検知回路と、設定
用データを記憶し、スリープモードでリセット状態に保
持されるレジスタ１３と、秘匿性に係わるデータを記憶
する記憶回路１４と、設定用データに基づいて、記憶回
路１４へのアクセス、並びに前記秘匿性に係わるデータ
を用いた処理を行うデータ処理回路１５と、通常動作モ
ードでデータ処理回路１５を動作させ、スリープモード
でデータ処理回路１５を非動作状態にする制御回路１６
とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不正な使用を効果
的に防止できる集積回路およびデータ処理装置に関す
る。

【０００２】

【従来の技術】近年、例えば、不揮発性メモリを内蔵す
る携帯型記憶装置にデジタル音楽データを記憶し、当該
携帯型記憶装置を再生装置に接続することで、再生装置
が携帯型記憶装置から読み出したデジタル音楽データを
再生する音楽システムがある。上述した携帯型記憶装置
および再生装置の各々には、著作権に係わる音楽データ
の不正な複製や再生を防止する処理を行うＩＣ(Integra
ted Circuit:集積回路) が組み込まれている。このよう
なＩＣは著作権に係わる処理を行うことから、セキュリ
ティを確保するために、ＩＣ内部のデータおよび処理内
容を秘密にする必要がある。そのため、このようなＩＣ
には、当該ＩＣの外部から当該ＩＣ内の記憶データの不
正な読み出し、並びに内部のアルゴリズムの不正な解析
などを検知するための検知回路が組み込まれている。

【０００３】ところで、上述したようなＩＣは、消費電
力低減の観点から、スリープモード（待機モード）と通
常動作モードとがある。ＩＣでは、スリープモード時
に、待機状態で使用しない回路の動作を停止させ、通常
動作モードでは、全ての回路を動作させている。従来の
ＩＣでは、スリープモード時に、当該ＩＣの不正使用が
行われることを防止するために、検知回路を動作状態に
している。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た従来のＩＣでは、スリープモード時のＩＣ全体の消費
電力をさらに低減させたいという要請があるが、それに
応えられないという問題がある。

【０００５】本発明は、上述した従来技術の問題点に鑑
みてなされ、秘匿性に係わるデータを用いた処理を行う
集積回路において、スリープモード時の消費電力をさら
に低減できる集積回路を提供することを目的とする。ま
た、本発明は、このような集積回路を搭載したデータ処
理装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、第１の発
明の集積回路は、秘匿性に係わるデータを記憶し、当該
データを用いた処理を行う集積回路であって、第１のモ
ードで動作状態になり、前記集積回路の外部からの不正
な操作または処理の有無を検出し、第２のモードで非動
作状態になる検出回路と、設定用データを記憶し、第２
のモードでリセット状態に保持される第１の記憶回路
と、前記秘匿性に係わるデータを記憶する第２の記憶回
路と、前記第１の記憶回路から読み出した前記設定用デ
ータに基づいて、前記第２の記憶回路へのアクセス、並
びに前記秘匿性に係わるデータを用いた処理を行うデー
タ処理回路と、前記第１のモードで前記データ処理回路
を動作させ、第２のモードで前記データ処理回路を非動
作状態にする制御回路とを有する。

【０００７】第１の発明の集積回路の作用は以下のよう
になる。第１のモードの場合には、検出回路が、動作状
態になり、集積回路の外部からの不正な操作または処理
の有無を検出する。また、制御回路は、データ処理回路
を動作状態にする。これにより、データ処理回路は、第
１の記憶回路から読み出した前記設定用データに基づい
て、第２の記憶回路へのアクセス、並びに前記秘匿性に
係わるデータを用いた処理を行う。また、第２のモード
の場合には、検出回路が非動作状態になると共に、第１
の記憶回路がリセット状態になる。また、制御回路によ
って、データ処理回路が非動作状態になる。このよう
に、第１の記憶回路がリセット状態になることから、検
出回路が非動作状態でも、集積回路の外部からの不正な
処理を防止できる。

【０００８】また、第１の発明の集積回路は、好ましく
は、 前記第１の記憶回路は、前記検出回路が前記不正
な操作または処理を検出した場合に、リセット状態にな
る。

【０００９】また、第１の発明の集積回路は、好ましく
は、前記データ処理回路は、クロック信号に基づいて動
作し、前記制御回路は、第１のモードの場合に、前記デ
ータ処理回路に前記クロック信号を供給するように制御
し、第２のモードの場合に、前記データ処理回路に前記
クロック信号を供給しないように制御する。

【００１０】また、第１の発明の集積回路は、好ましく
は、前記第１のモードおよび前記第２のモードのうち選
択するモードを指示するモード指示信号、外部リセット
信号、前記検出回路の検出信号に基づいて、内部リセッ
ト信号を生成する内部リセット信号生成回路をさらに有
し、前記第１の記憶回路は、前記内部リセット信号に基
づいて、前記リセット状態を保持し、前記制御回路は、
前記内部リセット信号に基づいて、前記第１のモードお
よび前記第２のモードの何れのモードで制御を行うかを
選択する。

【００１１】また、第１の発明の集積回路は、好ましく
は、前記第１の記憶回路は、レジスタであり、前記第２
の記憶回路は、不揮発性メモリである。

【００１２】また、第２の発明のデータ処理装置は、デ
ータの記憶または処理を行う処理回路と、秘匿性に係わ
るデータを記憶し、当該データを用いて前記処理回路の
処理を規定するための処理を行う集積回路とを有し、前
記集積回路は、第１のモードで動作状態になり、前記集
積回路の外部からの不正な操作または処理の有無を検出
し、第２のモードで非動作状態になる検出回路と、設定
用データを記憶し、第２のモードでリセット状態に保持
される第１の記憶回路と、前記秘匿性に係わるデータを
記憶する第２の記憶回路と、前記第１の記憶回路から読
み出した前記設定用データに基づいて、前記第２の記憶
回路へのアクセス、並びに前記秘匿性に係わるデータを
用いた処理を行うデータ処理回路と、前記第１のモード
で前記データ処理回路を動作させ、第２のモードで前記
データ処理回路を非動作状態にする制御回路とを有す
る。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して説明する。図１は、本実施形態の音楽シ
ステム１の全体構成図である。図１に示すように、音楽
システム１は、録音・再生装置２と記憶装置３とを有す
る。 録音・再生装置２と記憶装置３とは、通信ケーブ
ル４を介して接続可能である。本実施形態では、例え
ば、記憶装置３が本発明のデータ処理装置に対応してい
る。

【００１４】〔録音・再生装置２〕図１に示すように、
録音・再生装置２は、再生部５およびＩＣ６を有する。
また、録音・再生装置２には、図示しない録音部が設け
られている。再生部５は、ＩＣ６と記憶装置３のＩＣ８
とが相互認証を行い、お互いの正当性を認証した後に、
通信ケーブル４を介して記憶装置３の不揮発性メモリ７
から読み出したデジタルの音楽データを再生する。ＩＣ
６は、通信ケーブル４を介して、ＩＣ８との間で相互認
証を行う。また、ＩＣ６は、必要に応じて、不揮発性メ
モリ７から読み出した音楽データの復号、並びに、不揮
発性メモリ７に書き込む音楽データの暗号化を行う。

【００１５】〔記憶装置３〕図１に示すように、記憶装
置３は、不揮発性メモリ７およびＩＣ８を有する。ここ
で、不揮発性メモリ７が本発明の処理回路に対応し、Ｉ
Ｃ８が本発明の集積回路に対応している。不揮発性メモ
リ７は、例えば、フラッシュメモリであり、暗号化され
たデジタルの音声データを記憶する。ＩＣ８は、通信ケ
ーブル４を介して録音・再生装置２のＩＣ６との間で相
互認証を行い、お互いの正当性を認証した後に、不揮発
性メモリ７へのアクセスを許可する。ＩＣ８は、必要に
応じて、不揮発性メモリ７から読み出した音楽データの
復号、並びに、不揮発性メモリ７に書き込む音楽データ
の暗号化を行う。

【００１６】以下、ＩＣ８について詳細に説明する。図
２は、ＩＣ８の機能ブロック図である。図２に示すよう
に、ＩＣ８は、例えば、セキュリティ回路１２、レジス
タ１３、記憶回路１４、データ処理回路１５、制御回路
１６、クロック信号生成回路１７およびＩ／Ｆ回路１８
を有する。ここで、レジスタ１３が本発明の第１の記憶
回路に対応し、記憶回路１４が本発明の第２の記憶回路
に対応し、データ処理回路１５が本発明のデータ処理回
路に対応し、制御回路１６が本発明の制御回路に対応し
ている。

【００１７】＜セキュリティ回路１２＞図３は、図２に
示すセキュリティ回路１２の構成図である。図３に示す
ように、セキュリティ回路１２は、例えば、ＮＯＴ回路
３０、ＡＮＤ回路３１、周波数検知回路３２、電源電圧
検知回路３３、ＮＯＲ回路３４およびＡＮＤ回路３５を
有する。ここで、周波数検知回路３２および電源電圧検
知回路３３が本発明の検出回路に対応している。

【００１８】ＮＯＴ回路３０には、ＩＣ８の外部端子か
らのスリープ信号ＳＬＥＥＰが入力される。ＮＯＴ回路
３０の出力端子は、ＡＮＤ回路３１の第２の入力端子に
接続されている。スリープ信号ＳＬＥＥＰは、通常動作
モードの場合にローレベル（第１の論理値、例えば、論
理値「０」、本発明の第１のモードに対応）を示し、ス
リープモード（待機モード）の場合にハイレベル（第２
の論理値、例えば、論理値「１」、本発明の第２のモー
ドに対応）を示す。

【００１９】ＡＮＤ回路３１の第１の入力端子には、外
部端子からの外部リセット信号ＸＲＳＴが入力される。
外部リセット信号ＸＲＳＴは、リセット動作指示する場
合にローレベルを示し、それ以外の場合にハイレベルを
示す。ＡＮＤ回路３１の第２の入力端子には、ＮＯＴ回
路３０から、スリープ信号ＳＬＥＥＰを反転した信号Ｓ
ＬＥＥＰ￣が入力される。ＡＮＤ回路３１の出力端子
は、周波数検知回路３２および電源電圧検知回路３３の
入力端子ＥＮと、ＡＮＤ回路３５の第２の入力端子に接
続されている。ＡＮＤ回路３１は、外部リセット信号Ｘ
ＲＳＴと信号ＳＬＥＥＰ￣との論理積を示す信号Ｓ３１
を生成し、信号Ｓ３１を出力端子から出力する。

【００２０】周波数検知回路３２は、信号Ｓ３１がハイ
レベルの場合に動作状態になり、動作状態で、ＩＣ８の
周波数を監視し、当該周波数が所定のしきい値より低い
ときにハイレベルの検出信号Ｓ３２を出力し、当該周波
数が所定のしきい値以上のときにローレベルの検出信号
Ｓ３２を出力する。これは、ＩＣ８の周波数を低くする
ことで、ＩＣ８の外部から不正にＩＣ８内の処理を特定
することができ、これを防止するためである。

【００２１】電源電圧検知回路３３は、信号Ｓ３１がハ
イレベルの場合に動作状態になり、動作状態で、ＩＣ６
内の電源電圧を監視し、当該電源電圧が所定の範囲外に
あるときにハイレベルの検出信号Ｓ３３を出力し、当該
電源電圧が所定の範囲内にあるときにローレベルの検出
信号Ｓ３３を出力する。

【００２２】ＮＯＲ回路３４は、第１の入力端子に入力
された検出信号Ｓ３２と、第２の入力端子に入力された
検出信号Ｓ３３との反転論理和を示す信号Ｓ３４を生成
し、信号Ｓ３４をＡＮＤ回路３５の第１の入力端子に出
力する。信号Ｓ３４は、周波数検知回路３２および電源
電圧検知回路３３からの信号Ｓ３２，Ｓ３３の少なくと
も一方がハイレベルの場合、すなわち少なくとも一方で
異状が検出された場合に、ローレベルを示す。

【００２３】ＡＮＤ回路３５は、第１の入力端子に入力
された信号Ｓ３４と、第２の入力端子に入力された信号
Ｓ３１との論理積を示す内部リセット信号ＸＲＳを生成
する。

【００２４】以下、セキュリティ回路１２の動作例を説
明する。 〔第１の動作例〕ここでは、スリープモードにおけるセ
キュリティ回路１２の動作例を説明する。図４は、当該
動作例を説明するための図である。図４に示すセキュリ
ティ回路１２のＮＯＴ回路３０に、ハイレベルのスリー
プ信号ＳＬＥＥＰが入力される。ＮＯＴ回路３０におい
て、ハイレベルのスリープ信号ＳＬＥＥＰが反転されて
ローレベルの反転スリープ信号ＳＬＥＥＰ￣が生成さ
れ、これがＡＮＤ回路３１の第２の入力端子に出力され
る。また、ＡＮＤ回路３１の第１の入力端子に、例え
ば、ハイレベルの外部リセット信号ＸＲＳＴが入力され
る。

【００２５】次に、ＡＮＤ回路３１において、ハイレベ
ルの外部リセット信号ＸＲＳＴと、ローレベルの反転ス
リープ信号ＳＬＥＥＰ￣との論理積であるローレベルを
示す信号Ｓ３１が生成され、これが周波数検知回路３２
および電源電圧検知回路３３の入力端子ＥＮと、ＡＮＤ
回路３５の第２の入力端子に出力される。

【００２６】周波数検知回路３２および電源電圧検知回
路３３は、ローレベルの信号Ｓ３１に基づいて、動作停
止状態になる。

【００２７】また、ＡＮＤ回路３５は、ローレベルを示
す信号Ｓ３１に応じて、ローレベルを示す内部リセット
信号ＸＲＳを生成し、これを図２に示すレジスタ１３に
出力する。

【００２８】〔第２の動作例〕ここでは、通常動作モー
ドにおけるセキュリティ回路１２の動作例を説明する。
図５は、当該動作例を説明するための図である。図５に
示すセキュリティ回路１２のＮＯＴ回路３０に、ローレ
ベルのスリープ信号ＳＬＥＥＰが入力される。ＮＯＴ回
路３０において、ローレベルのスリープ信号ＳＬＥＥＰ
が反転されてハイレベルの反転スリープ信号ＳＬＥＥＰ
￣が生成され、これがＡＮＤ回路３１の第２の入力端子
に出力される。また、ＡＮＤ回路３１の第１の入力端子
に、例えば、ハイレベルの外部リセット信号ＸＲＳＴが
入力される。

【００２９】次に、ＡＮＤ回路３１において、ハイレベ
ルの外部リセット信号ＸＲＳＴと、ハイレベルの反転ス
リープ信号ＳＬＥＥＰ￣との論理積であるハイレベルを
示す信号Ｓ３１が生成され、これが周波数検知回路３２
および電源電圧検知回路３３の入力端子ＥＮと、ＡＮＤ
回路３５の第２の入力端子に出力される。

【００３０】周波数検知回路３２および電源電圧検知回
路３３は、ハイレベルの信号Ｓ３１に基づいて、動作状
態になる。そして、周波数検知回路３２は、ＩＣ６の周
波数を監視し、当該周波数が所定のしきい値より低いと
きにハイレベルの検出信号Ｓ３２を出力し、当該周波数
が所定のしきい値以上のときにローレベルの検出信号Ｓ
３２を出力する。また、電源電圧検知回路３３は、ＩＣ
６内の電源電圧を監視し、当該電源電圧が所定の範囲外
にあるときにハイレベルの検出信号Ｓ３３を出力し、当
該電源電圧が所定の範囲内にあるときにローレベルの検
出信号Ｓ３３を出力する。ＮＯＲ回路３４は、検出信号
Ｓ３２と検出信号Ｓ３３の反転論理和を示す信号Ｓ３４
を生成し、これをＡＮＤ回路３５の第１の入力端子に出
力する。このとき、信号Ｓ３４は、周波数検知回路３２
および電源電圧検知回路３３の双方で異常が検出されな
い場合にハイレベルを示し、周波数検知回路３２および
電源電圧検知回路３３の少なくとも一方が異常を検出し
た場合にローレベルを示す。

【００３１】そして、ＡＮＤ回路３５は、信号Ｓ３４が
ローレベルを示す場合に、ローレベルを示す内部リセッ
ト信号ＸＲＳを生成し、信号Ｓ３４がハイレベルを示す
場合に、ハイレベルを示す内部リセット信号ＸＲＳを生
成し、これを図２に示すレジスタ１３に出力する。

【００３２】上述したように、ＩＣ８は、通常動作モー
ドで、周波数検知回路３２および電源電圧検知回路３３
を動作状態にし、周波数検知回路３２および電源電圧検
知回路３３の少なくとも一方が異常を検出した場合に、
内部リセット信号ＸＲＳをローレベルにする。

【００３３】＜レジスタ１３＞レジスタ１３は、例え
ば、複数のフリップフロップ回路を有し、当該フリップ
フロップ回路を用いて設定用データを記憶する。当該設
定用データは、データ処理回路１５が、秘匿性のある処
理を行ったり、秘匿性のあるデータを記憶する記憶回路
１４にアクセスする際に用いられるデータである。ま
た、レジスタ１３は、内部リセット信号ＸＲＳがローレ
ベルのときに、上記複数のフリップフロップ回路をリセ
ット状態に保持する。これにより、ＩＣ８の外部から不
正に、データ処理回路１５の処理を監視したり、レジス
タ１３および記憶回路１４に記憶されたデータの読み出
しおよび改竄を防止できる。

【００３４】＜記憶回路１４＞記憶回路１４は、ＩＣ８
の秘密鍵データなどのデータ処理回路１５の処理に用い
られる秘匿性のあるデータを記憶するＥＥＰＲＯＭ(Ele
ctric Erasable and Programmable ROM)などの不揮発性
メモリである。

【００３５】＜データ処理回路１５＞データ処理回路１
５は、記憶回路１４に記憶されたデータを用いて、例え
ば、Ｉ／Ｆ回路１８および図１に示す通信ケーブル４を
介して、録音・再生装置２のＩＣ６とデータの授受を行
って相互認証を行う。このとき、データ処理回路１５
は、図２に示すレジスタ１３に記憶されている設定用デ
ータに基づいて処理を行い、レジスタ１３がリセット状
態の場合には処理を行わない。

【００３６】＜制御回路１６＞制御回路１６は、セキュ
リティ回路１２からの内部リセット信号ＸＲＳがローレ
ベルを示す場合に、データ処理回路１５へのクロック信
号供給を停止することを示す制御信号ＣＮＴをクロック
信号生成回路１７に出力する。また、制御回路１６は、
セキュリティ回路１２からの内部リセット信号ＸＲＳが
ハイレベルを示す場合に、データ処理回路１５へのクロ
ック信号供給を行うことを示す制御信号ＣＮＴをクロッ
ク信号生成回路１７に出力する。

【００３７】クロック信号生成回路１７は、制御回路１
６からの制御信号ＣＮＴに基づいて、セキュリティ回路
１２、レジスタ１３、記憶回路１４、データ処理回路１
５および制御回路１６にクロック信号を供給する。

【００３８】Ｉ／Ｆ回路１８は、図１に示す通信ケーブ
ル４に接続され、通信ケーブル４を介して録音・再生装
置２との間でデータの授受を行うインタフェースであ
る。

【００３９】以下、図２に示すＩＣ８の動作例を説明す
る。 〔第１の動作例〕ここでは、スリープモードにおけるＩ
Ｃ８の動作例を説明する。スリープモードの場合には、
図４を用いて前述したように、セキュリティ回路１２に
おいて、ローレベルを示す内部リセット信号ＸＲＳが生
成され、これがレジスタ１３および制御回路１６に出力
される。このとき、図４に示すセキュリティ回路１２の
周波数検知回路３２および電源電圧検知回路３３は、動
作停止状態になる。ローレベルを示す内部リセット信号
ＸＲＳにより、レジスタ１３がリセット状態になる。ま
た、制御回路１６からの制御信号ＣＮＴに基づいて、ク
ロック信号生成回路１７からデータ処理回路１５へのク
ロック信号ＣＬＫの供給が停止され、データ処理回路１
５が動作停止状態になる。これにより、周波数検知回路
３２および電源電圧検知回路３３が動作停止状態でも、
記憶回路１４への不正なアクセス、並びにデータ処理回
路１５の処理の不正な監視を防止できる。

【００４０】〔第２の動作例〕ここでは、通常動作モー
ドにおけるＩＣ８の動作例を説明する。通常動作モード
の場合には、図５を用いて前述したように、セキュリテ
ィ回路１２において、ハイレベルを示す内部リセット信
号ＸＲＳが生成され、これがレジスタ１３および制御回
路１６に出力される。このとき、図５に示すセキュリテ
ィ回路１２の周波数検知回路３２および電源電圧検知回
路３３は、動作状態になり、ＩＣ８の不正使用の監視が
行われている。ハイレベルを示す内部リセット信号ＸＲ
Ｓにより、レジスタ１３がアクセス可能状態になってい
る。また、制御回路１６からの制御信号ＣＮＴに基づい
て、クロック信号生成回路１７からデータ処理回路１５
へのクロック信号ＣＬＫの供給が行われ、データ処理回
路１５が動作状態になる。これにより、ＩＣ８は、通信
ケーブル４を介して、図１に示す録音・再生装置２と通
信可能になる。

【００４１】以上説明したように、ＩＣ８によれば、ス
リープモードにおいて、図３に示すセキュリティ回路１
２の周波数検知回路３２および電源電圧検知回路３３の
動作を停止させることから、ＩＣ８の消費電力を従来に
比べ小さくできる。また、ＩＣ８によれば、スリープモ
ードにおいて、周波数検知回路３２および電源電圧検知
回路３３の動作を停止させた場合でも、図２に示すレジ
スタ１３をリセット状態に保持することから、ＩＣ８の
外部からの不正な使用を効果的に防止できる。

【００４２】本発明は上述した実施形態には限定されな
い。例えば、上述した実施形態では、本発明の集積回路
を、録音・再生装置２や記憶装置３に内蔵した場合を例
示したが、本発明の集積回路は、その他のセキュリティ
に係わる処理を行う装置に内蔵されていてもよい。ま
た、上述した実施形態では、本発明のコンテンツデータ
として、音楽データを例示したが、その他の映像データ
などを用いる場合にも、本発明は適用可能である。ま
た、上述した実施形態では、本発明の検出回路として、
周波数検知回路３２および電源電圧検知回路３３を例示
したが、本発明の検出回路は、ＩＣ８の外部からの不正
な操作または処理の有無を検出する回路であれば、特に
限定されない。また、上述した実施形態では、本発明の
集積回路としてＩＣ８を例示したが、本発明の集積回路
をＩＣ６に適用してもよい。

【００４３】

【発明の効果】以上説明したように、本発明によれば、
秘匿性に係わるデータを用いた処理を行う集積回路にお
いて、第２のモード（スリープモード）時の消費電力を
さらに低減できる集積回路を提供することができる。ま
た、本発明によれば、上述した集積回路を搭載したデー
タ処理装置を提供することができる。

【図面の簡単な説明】

【図１】図１は、本発明の実施形態の音楽システムの全
体構成図である。

【図２】図２は、図１に示す記憶装置のＩＣの機能ブロ
ック図である。

【図３】図３は、図２に示すセキュリティ回路の構成図
である。

【図４】図４は、スリープモードにおける図３に示すセ
キュリティ回路の動作例を説明するための図である。

【図５】図５は、通常動作モードにおける図３に示すセ
キュリティ回路の動作例を説明するための図である。

【符号の説明】

１…音楽システム、２…録音・再生装置、３…記憶装
置、５…再生部、６…ＩＣ、７…不揮発性メモリ、８…
ＩＣ、１２…セキュリティ回路、１３…レジスタ、１４
…記憶回路、１５…データ処理回路、１６…制御回路、
１７…クロック信号生成回路、１８…Ｉ／Ｆ回路、３０
…ＮＯＴ回路、３１…ＡＮＤ回路、３２…周波数検知回
路、３３…電源電圧検知回路、３４…ＮＯＲ回路、３５
…ＡＮＤ回路

Claims (10)

【特許請求の範囲】
1. 【請求項１】秘匿性に係わるデータを記憶し、当該デー
   タを用いた処理を行う集積回路において、 第１のモードで動作状態になり、前記集積回路の外部か
   らの不正な操作または処理の有無を検出し、第２のモー
   ドで非動作状態になる検出回路と、 設定用データを記憶し、第２のモードでリセット状態に
   保持される第１の記憶回路と、 前記秘匿性に係わるデータを記憶する第２の記憶回路
   と、 前記第１の記憶回路から読み出した前記設定用データに
   基づいて、前記第２の記憶回路へのアクセス、並びに前
   記秘匿性に係わるデータを用いた処理を行うデータ処理
   回路と、 前記第１のモードで前記データ処理回路を動作させ、第
   ２のモードで前記データ処理回路を非動作状態にする制
   御回路とを有する集積回路。
2. 【請求項２】前記第１の記憶回路は、前記検出回路が前
   記不正な操作または処理を検出した場合に、リセット状
   態になる請求項１に記載の集積回路。
3. 【請求項３】前記データ処理回路は、クロック信号に基
   づいて動作し、 前記制御回路は、第１のモードの場合に、前記データ処
   理回路に前記クロック信号を供給するように制御し、第
   ２のモードの場合に、前記データ処理回路に前記クロッ
   ク信号を供給しないように制御する請求項１に記載の集
   積回路。
4. 【請求項４】前記第１のモードおよび前記第２のモード
   のうち選択するモードを指示するモード指示信号、外部
   リセット信号、前記検出回路の検出信号に基づいて、内
   部リセット信号を生成する内部リセット信号生成回路を
   さらに有し、 前記第１の記憶回路は、前記内部リセット信号に基づい
   て、前記リセット状態を保持し、 前記制御回路は、前記内部リセット信号に基づいて、前
   記第１のモードおよび前記第２のモードの何れのモード
   で制御を行うかを選択する請求項１に記載の集積回路。
5. 【請求項５】前記第１の記憶回路は、レジスタであり、 前記第２の記憶回路は、不揮発性メモリである請求項１
   に記載の集積回路。
6. 【請求項６】データの記憶または処理を行う処理回路
   と、 秘匿性に係わるデータを記憶し、当該データを用いて前
   記処理回路の処理を規定するための処理を行う集積回路
   とを有し、 前記集積回路は、 第１のモードで動作状態になり、前記集積回路の外部か
   らの不正な操作または処理の有無を検出し、第２のモー
   ドで非動作状態になる検出回路と、 設定用データを記憶し、第２のモードでリセット状態に
   保持される第１の記憶回路と、 前記秘匿性に係わるデータを記憶する第２の記憶回路
   と、 前記第１の記憶回路から読み出した前記設定用データに
   基づいて、前記第２の記憶回路へのアクセス、並びに前
   記秘匿性に係わるデータを用いた処理を行うデータ処理
   回路と、 前記第１のモードで前記データ処理回路を動作させ、第
   ２のモードで前記データ処理回路を非動作状態にする制
   御回路とを有するデータ処理装置。
7. 【請求項７】前記第１の記憶回路は、前記検出回路が前
   記不正な操作または処理を検出した場合に、リセット状
   態になる請求項６に記載のデータ処理装置。
8. 【請求項８】前記データ処理回路は、クロック信号に基
   づいて動作し、 前記制御回路は、第１のモードの場合に、前記データ処
   理回路に前記クロック信号を供給するように制御し、第
   ２のモードの場合に、前記データ処理回路に前記クロッ
   ク信号を供給しないように制御する請求項６に記載のデ
   ータ処理装置。
9. 【請求項９】前記集積回路は、 前記第１のモードおよび前記第２のモードのうち選択す
   るモードを指示するモード指示信号、外部リセット信
   号、前記検出回路の検出信号に基づいて、内部リセット
   信号を生成する内部リセット信号生成回路をさらに有
   し、 前記第１の記憶回路は、前記内部リセット信号に基づい
   て、前記リセット状態を保持し、 前記制御回路は、前記内部リセット信号に基づいて、前
   記第１のモードおよび前記第２のモードの何れのモード
   で制御を行うかを選択する請求項６に記載のデータ処理
   装置。
10. 【請求項１０】前記データ処理回路は、他の集積回路と
    の間で相互認証を行う請求項６に記載のデータ処理装
    置。