JP2003051518A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2003051518A
JP2003051518A JP2001237709A JP2001237709A JP2003051518A JP 2003051518 A JP2003051518 A JP 2003051518A JP 2001237709 A JP2001237709 A JP 2001237709A JP 2001237709 A JP2001237709 A JP 2001237709A JP 2003051518 A JP2003051518 A JP 2003051518A
Authority
JP
Japan
Prior art keywords
chip
stretched
inspection
surface side
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001237709A
Other languages
Japanese (ja)
Inventor
Yasuo Saito
靖夫 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001237709A priority Critical patent/JP2003051518A/en
Publication of JP2003051518A publication Critical patent/JP2003051518A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To realize a method of manufacturing a semiconductor device, which can suppress marking errors while working man-hours necessary for marking are reduced, improve the yield, and, further, sort out chips into a plurality of types. SOLUTION: After a wafer is subjected to inspection, inspection results of respective chips are recorded on a rear surface of an expansion sheet, which has the wafer stuck after the inspection and is expanded after the wafer dicing to separate the wafer into individual chips, at positions corresponding to the respective chips. With such a constitution, working man-hours necessary for marking can be reduced and marking errors also can be suppressed. Even if a chip not defective is mistakenly marked as defective, as the mark is not recorded directly on the chip but on the rear side of the expansion sheet, the yield can be improved and the chips can be sorted out into a plurality of types.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、試作工程に用いて
好適な半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method suitable for use in a trial manufacturing process.

【0002】[0002]

【従来の技術】半導体装置を試作する場合、製造プロセ
スを経たウェーハについて、プローバを用いてウェーハ
状態にある各チップ毎に検査(プローブチェック)を行
い、この検査に合格しないチップには不良品である旨を
明示するマークをインクで記すマーキングが施される。
各チップについて検査が完了すると、組み立て工程に進
む。組み立て工程では、各チップの検査が完了したウェ
ーハを延伸シートSSの粘着面に載置して接着し、その
状態で各チップを個片化すべくウェーハをダイシングす
る。ダイシング後、延伸シートSSを引き伸ばし、これ
により図3に図示するように、各チップを分離する。そ
して、延伸シートSS上で分離された各チップの内、マ
ーキングされていない良品チップPCのみを選別してパ
ッケージ化するようになっている。
2. Description of the Related Art When prototyping a semiconductor device, a wafer that has undergone a manufacturing process is inspected (probe check) for each chip in a wafer state using a prober, and a chip that does not pass this inspection is a defective product. A marking that indicates that there is an ink mark is provided.
When the inspection is completed for each chip, the assembly process proceeds. In the assembling process, the wafer for which the inspection of each chip has been completed is placed on the adhesive surface of the stretched sheet SS and adhered thereto, and in that state, the wafer is diced so as to individualize each chip. After dicing, the stretched sheet SS is stretched to separate the chips, as shown in FIG. Then, among the chips separated on the stretched sheet SS, only non-marked non-defective chips PC are selected and packaged.

【0003】[0003]

【発明が解決しようとする課題】ところで、こうした従
来の試作工程では、下記(イ)〜(ハ)に示す問題があ
る。 (イ)量産工程では、ウェーハ検査で得られたチップ毎
の良否判定結果をインカと呼ばれる専用のマーキング装
置に入力して自動的にマーキングを施す形態であるが、
試作工程ではそのような設備を使用せず、専ら人手でマ
ーキングを施すことが多い。しかもウェーハサイズの大
型化に伴い、ウェーハ当りのチップ数も多くなる為、マ
ーキングに要する作業工数が増大し、マーキングミスも
発生し易いという問題がある。
By the way, the conventional trial manufacturing process has the following problems (a) to (c). (B) In the mass production process, the quality judgment result for each chip obtained in the wafer inspection is input to a dedicated marking device called an inker for automatic marking.
In the trial production process, such equipment is not used, and marking is often done manually. Moreover, as the size of the wafer increases, the number of chips per wafer also increases, which increases the number of man-hours required for marking and causes a marking error.

【0004】(ロ)また、マーキングミスにより本来良
品とすべきチップに誤ってマーキングした場合には、品
質管理上の問題からそのマークを消し去ることができな
い。この為、いったん不良品としてマーキングされてし
まうと、良品であっても不良品と見做されてしまい、歩
留り低下の一因になる、という問題がある。 (ハ)さらに従来のマーキングでは、チップ毎の良否を
区別するだけであり、例えばチップを複数種にランク付
けして選別することができない、という問題もある。
(B) Further, when a chip which should be originally a good product is erroneously marked due to a marking mistake, the mark cannot be erased due to a quality control problem. Therefore, once a product is marked as a defective product, it is considered as a defective product even if it is a non-defective product, which causes a decrease in yield. (C) Further, the conventional marking has a problem in that it is only possible to distinguish whether each chip is good or bad and, for example, it is not possible to rank and select chips into a plurality of types.

【0005】そこで本発明は、このような事情に鑑みて
なされたもので、マーキングに要する作業工数を低減し
つつマーキングミスの発生を抑え、しかも歩留りを向上
できる上、チップを複数種に選別することができる半導
体装置の製造方法を提供することを目的としている。
Therefore, the present invention has been made in view of the above circumstances, and it is possible to suppress the occurrence of marking mistakes while improving the man-hour required for marking, improve the yield, and select chips into a plurality of types. An object of the present invention is to provide a method of manufacturing a semiconductor device that can be manufactured.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、チップ検査を終えたウ
ェーハを延伸シートの表面側に接着し、その状態でウェ
ーハダイシング後に当該延伸シートを引き伸ばして各チ
ップを個片に分離した後、その引き伸ばされた延伸シー
トの裏面側の各チップに対向する位置に、それぞれチッ
プ毎の検査結果を記録することを特徴とする。
In order to achieve the above object, in the invention according to claim 1, the wafer after the chip inspection is adhered to the front surface side of the stretched sheet, and in that state, the stretched sheet is subjected to wafer dicing. Is stretched to separate each chip into individual pieces, and then the inspection result for each chip is recorded at a position facing each chip on the back surface side of the stretched stretched sheet.

【0007】請求項2に記載の発明では、チップ検査を
終えたウェーハを延伸シートの表面側に接着し、その状
態でウェーハダイシング後に当該延伸シートを引き伸ば
して各チップを個片に分離する延伸工程と、この延伸工
程にて引き伸ばされた延伸シートの裏面側の各チップに
対向する位置に、それぞれチップ毎の検査結果を記録す
る記録工程と、この記録工程にて延伸シートの裏面側の
各チップに対向する位置に記録されたチップ毎の検査結
果に基づきチップ選別する選別工程とを具備することを
特徴とする。
According to the second aspect of the invention, a wafer in which the chip inspection is completed is adhered to the surface side of the stretched sheet, and in that state, the stretched sheet is stretched after the wafer dicing to separate each chip into individual pieces. And a recording step of recording inspection results for each chip at a position facing each chip on the back surface side of the stretched sheet stretched in this stretching step, and each chip on the back surface side of the stretched sheet in this recording step. And a sorting step of sorting chips based on the inspection result for each chip recorded at a position facing each other.

【0008】請求項3に記載の発明では、延伸シートの
裏面側に、チップ毎の検査結果を予め記録する記録過程
と、チップ検査を終えたウェーハを延伸シートの表面側
に接着し、その状態でウェーハダイシング後に当該延伸
シートを引き伸ばして各チップを個片に分離する延伸工
程と、前記記録過程によって延伸シートの裏面側の各チ
ップに対向する位置に記録されたチップ毎の検査結果に
基づきチップ選別する選別工程とを具備することを特徴
とする。
According to the third aspect of the invention, a recording process for recording the inspection results for each chip in advance on the back surface side of the stretched sheet, and a wafer after the chip inspection is adhered to the front surface side of the stretched sheet, At the stretching step of stretching the stretched sheet after wafer dicing to separate each chip into individual pieces, and based on the inspection result for each chip recorded at a position facing each chip on the back surface side of the stretched sheet by the recording step And a selecting step of selecting.

【0009】請求項4に記載の発明では、複数の検査仕
様に対応する複数の延伸シートの各裏面側に、それぞれ
の検査仕様に従ったチップ毎の検査結果を記録する記録
工程と、この記録工程にて各検査仕様にそれぞれ対応し
たチップ毎の検査結果が記録された複数の延伸シートを
積層する積層工程と、この積層工程で積層された複数の
延伸シートの表面側にチップ検査を終えたウェーハを接
着し、その状態でウェーハダイシング後に引き伸ばして
各チップを個片に分離する延伸工程と、前記積層された
複数の延伸シートの裏面側に記録されるチップ毎の検査
結果に基づきチップ選別する工程であって、これら積層
された延伸シートを順番に剥離する毎に現れる検査仕様
別の検査結果に従って選別内容を異ならせる選別工程と
を具備することを特徴とする。
According to the fourth aspect of the invention, a recording step of recording the inspection result for each chip according to the respective inspection specifications on each back surface side of the plurality of stretched sheets corresponding to the plurality of inspection specifications, and the recording step. In the process, a lamination process of laminating a plurality of stretched sheets in which the inspection results for each chip corresponding to each inspection specification are recorded, and the chip inspection is completed on the front surface side of the plurality of stretched sheets laminated in this laminating process. Bonding the wafer, stretching in that state after wafer dicing to separate each chip into individual pieces, and chip selection based on the inspection result for each chip recorded on the back side of the plurality of laminated stretched sheets And a sorting step of varying the sorting content according to the inspection result for each inspection specification that appears each time these laminated stretched sheets are peeled off in order. And butterflies.

【0010】上記請求項1〜4のいずれかに従属する請
求項5に記載の発明では、前記延伸シートの裏面側にチ
ップ毎の検査結果を記録する場合、当該検査結果に応じ
て記録態様を異ならせることを特徴とする。
In the invention according to claim 5 which depends on any one of claims 1 to 4, when the inspection result for each chip is recorded on the back surface side of the stretched sheet, a recording mode is set according to the inspection result. Characterized by making them different.

【0011】本発明では、チップ検査を終えたウェーハ
を延伸シートの表面側に接着し、その状態でウェーハダ
イシング後に当該延伸シートを引き伸ばして各チップを
個片に分離した後、その引き伸ばされた延伸シートの裏
面側の各チップに対向する位置に、それぞれチップ毎の
検査結果を記録する。これにより、ウェーハサイズの大
型化に伴ってウェーハ当りのチップ数が多くなっても、
マーキングに要する作業工数を削減でき、マーキングミ
ス発生も抑えることができる。また、仮に本来良品とす
べきチップに誤ってマーキングしたとしても、チップに
直接マーキングせずに延伸シートの裏面側に記録するよ
うにしたから、書き直しや上書きすることができ、これ
故、従来のように、良品であっても不良品と見做される
ことがなくなり、歩留りを向上させることができる。さ
らに、延伸シートの裏面側にチップ毎の検査結果を記録
する為、チップを複数種に選別することも可能になる。
In the present invention, the wafer after the chip inspection is adhered to the front surface side of the stretched sheet, and in that state, the stretched sheet is stretched after wafer dicing to separate each chip into individual pieces, and then the stretched stretched The inspection result for each chip is recorded at a position facing each chip on the back surface side of the sheet. As a result, even if the number of chips per wafer increases as the wafer size increases,
The number of man-hours required for marking can be reduced, and the occurrence of marking errors can be suppressed. Further, even if the chip that should be a good product is erroneously marked, since it is recorded on the back side of the stretched sheet without directly marking the chip, it can be rewritten or overwritten. As described above, even if the product is a good product, it is not regarded as a defective product, and the yield can be improved. Further, since the inspection result for each chip is recorded on the back surface side of the stretched sheet, it becomes possible to sort the chips into a plurality of types.

【0012】[0012]

【発明の実施の形態】以下、図面を参照して実施の形態
について説明する。 (1)第1実施形態 図1は、本発明による第1実施形態を説明するための概
略図である。図1に示す第1実施形態が、図3に図示し
た従来例と相違する点は、延伸シートSSの裏面側の各
チップに対向する位置に、それぞれチップ毎のプローブ
チェック結果を記録するようにしたことにある。
DETAILED DESCRIPTION OF THE INVENTION Embodiments will be described below with reference to the drawings. (1) First Embodiment FIG. 1 is a schematic diagram for explaining a first embodiment according to the present invention. The difference between the first embodiment shown in FIG. 1 and the conventional example shown in FIG. 3 is that the probe check result for each chip is recorded at a position facing each chip on the back surface side of the stretched sheet SS. There is something I did.

【0013】すなわち、従来の試作工程と同様に、製造
プロセスを経たウェーハについて、プローバを用いて各
チップ毎のプローブチェックを行う。これにより得られ
た各チップ毎のプローブチェック結果を、パーソナルコ
ンピュータ等の検査機材に入力してメモリ保存してお
く。プローブチェック完了後、ウェーハを延伸シートS
Sの粘着面に載置して接着し、その状態で各チップを個
片化すべくウェーハをダイシングする。ダイシング後、
延伸シートSSを引き伸ばす。
That is, similarly to the conventional trial manufacturing process, the probe check is performed for each chip using a prober on the wafer that has undergone the manufacturing process. The probe check result for each chip obtained in this way is input to inspection equipment such as a personal computer and stored in memory. After the probe check is completed, the wafer is stretched sheet S.
The wafer is placed on the adhesive surface of S and adhered thereto, and in that state, the wafer is diced to separate each chip into individual pieces. After dicing,
The stretched sheet SS is stretched.

【0014】そして、引き伸ばした延伸シートSSの裏
面側の各チップに対向する位置に、それぞれチップ毎の
プローブチェック結果を印字する。印字には、例えばプ
ロッタ等の印字手段を用い、検査機材にメモリ保存して
おいた各チップ毎のプローブチェック結果を、各チップ
に対向する位置に印字する。印字する内容は、例えば図
1に示すように、検査仕様を満たさない不良品チップF
Cには「×」を、一部仕様を満たすチップには「△」
を、全仕様を満たす良品チップPCには「○」を印字す
る。
Then, a probe check result for each chip is printed at a position facing each chip on the back surface side of the stretched stretched sheet SS. For printing, for example, a printing means such as a plotter is used, and the probe check result for each chip stored in the inspection equipment memory is printed at a position facing each chip. The content to be printed is, for example, as shown in FIG. 1, a defective chip F that does not meet the inspection specifications.
"X" for C, "△" for chips that meet some specifications
Is printed on the non-defective chip PC that meets all the specifications.

【0015】このようにすれば、ウェーハサイズの大型
化に伴ってウェーハ当りのチップ数が多くなっても、マ
ーキングに要する作業工数を削減し得るし、マーキング
ミス発生も抑えることができる。また、仮にマーキング
ミスにより本来良品とすべきチップに誤ってマーキング
したとしても、チップに直接マーキングせずに延伸シー
トSSの裏面側に印字するようにしたから、書き直しや
上書きすることができ、これ故、従来のように、良品で
あっても不良品と見做されることがなくなり、歩留りを
向上させることができる。さらに、プローブチェック結
果に応じて各チップを仕分ける内容を印字する為、チッ
プを複数種に選別することも可能になる。
By doing so, even if the number of chips per wafer increases as the wafer size increases, the number of man-hours required for marking can be reduced, and the occurrence of marking errors can be suppressed. Further, even if the chip that should be originally a good product is mistakenly marked due to a marking mistake, it is possible to rewrite or overwrite since it is printed on the back side of the stretched sheet SS without directly marking the chip. Therefore, unlike the conventional case, even if the product is a good product, it is not regarded as a defective product, and the yield can be improved. Further, since the content for sorting each chip according to the probe check result is printed, it becomes possible to sort the chips into a plurality of types.

【0016】なお、上述した実施形態では、ダイシング
後に引き伸ばした延伸シートSSの裏面側に各チップ毎
のプローブチェック結果を印字する態様としたが、これ
に替えて、プローブチェック完了後、ウェーハが接着さ
れる前の延伸シートSS、つまり、引き伸ばされる以前
の延伸シートSSの裏面側に、チップ毎のプローブチェ
ック結果を予めプリンタ等の印刷手段によって印刷する
形態としても良い。この場合、延伸シートSSが引き伸
ばされる際の延伸量を考慮して印刷位置決めすれば良
い。
In the above-described embodiment, the probe check result for each chip is printed on the back surface side of the stretched sheet SS stretched after dicing, but instead of this, the wafer is bonded after the probe check is completed. The probe check result for each chip may be printed in advance by a printing means such as a printer on the stretched sheet SS before being stretched, that is, on the back surface side of the stretched sheet SS before being stretched. In this case, printing positioning may be performed in consideration of the amount of stretching when the stretched sheet SS is stretched.

【0017】(2)第2実施形態 上述した第1実施形態では、1枚の延伸シートSSを用
いる態様について言及したが、第2実施形態では、2枚
の延伸シートSSを重ね合わせる態様について述べる。
ここで、重ね合わせる延伸シートSSはいずれも透明あ
るいは半透明フィルムで形成されているものとし、チッ
プが載置接着されるシートを延伸シートSS2、この下
に重ね合わされるシートを延伸シートSS1とする。
(2) Second Embodiment In the above-described first embodiment, a mode in which one stretched sheet SS is used is mentioned, but in the second embodiment, a mode in which two stretched sheets SS are superposed will be described. .
Here, the stretched sheets SS to be superposed are all formed of a transparent or translucent film, the sheet on which the chips are placed and adhered is a stretched sheet SS2, and the sheet to be superposed below is a stretched sheet SS1. .

【0018】上述した第1実施形態と同様に、プローバ
を用いてウェーハ状態にある各チップ毎にプローブチェ
ックを行う。これにより得られた各チップ毎のプローブ
チェック結果は、パーソナルコンピュータ等を用いてメ
モリに保存しておく。そして、引き伸ばされる以前の延
伸シートSS1,SS2の各裏面側に、それぞれチップ
毎のプローブチェック結果を印刷する。例えば、延伸シ
ートSS1側には第1の検査仕様を満たさない不良品チ
ップFCを表すマークを印刷し、一方、延伸シートSS
2側には第2の検査仕様を満たさない不良品チップFC
を表すマークを印刷する。
As in the first embodiment described above, a prober is used to perform a probe check for each chip in a wafer state. The probe check result for each chip obtained by this is stored in a memory using a personal computer or the like. Then, the probe check result for each chip is printed on each back surface side of the stretched sheets SS1 and SS2 before being stretched. For example, a mark representing a defective chip FC that does not meet the first inspection specification is printed on the stretched sheet SS1 side, while the stretched sheet SS1 is printed.
Defective chip FC that does not meet the second inspection specifications on the 2 side
Print a mark that represents.

【0019】両シートSS1,SS2の印刷が完了した
ら、延伸シートSS1の接着面に延伸シートSS2を乗
せて貼り合わせる。この後、プローブチェックが完了し
たウェーハを延伸シートSS2の粘着面に載置して接着
し、その状態で各チップを個片化すべくウェーハをダイ
シングする。ダイシング後、重ね合わされた状態の延伸
シートSS1,SS2を引き伸ばす。これにより、図2
(イ)に図示する状態となる。
After the printing of both sheets SS1 and SS2 is completed, the stretched sheet SS2 is placed on the adhesive surface of the stretched sheet SS1 and laminated. After that, the wafer for which the probe check is completed is placed on the adhesive surface of the stretched sheet SS2 and adhered thereto, and in that state, the wafer is diced so as to separate each chip. After dicing, the stretched sheets SS1 and SS2 in the superposed state are stretched. As a result, FIG.
The state shown in FIG.

【0020】透明もしくは半透明フィルムで形成される
延伸シートSS1,SS2を重ね合わせた状態では、マ
ークの無いチップが第1および第2の検査仕様の双方を
満たす良品チップPCとして選別できる(同図(ロ)参
照)。次に、延伸シートSS1を剥がすと、マークの無
いチップが第2の検査仕様のみを満たす良品チップPC
として選別できる(同図(ロ)参照)。このようにすれ
ば、前述した第1実施形態と同様、マーキングに要する
作業工数を削減し得るし、マーキングミス発生も抑える
ことができる上、歩留りを向上させつつチップを複数種
に選別し得る。
When the stretched sheets SS1 and SS2 formed of transparent or translucent films are superposed on each other, the unmarked chips can be selected as non-defective chips PC satisfying both the first and second inspection specifications (see the same figure). (See (b)). Next, when the stretched sheet SS1 is peeled off, the non-marked chip is a non-defective chip PC that satisfies only the second inspection specifications.
Can be selected as (see (b) of the same figure). By doing this, as in the first embodiment described above, the number of man-hours required for marking can be reduced, the occurrence of marking errors can be suppressed, and the chips can be sorted into a plurality of types while improving the yield.

【0021】なお、この実施形態では、延伸シートSS
の裏面側に、不良品チップFCに対応する箇所にのみマ
ークを印刷する一例について述べたが、これに限らず、
延伸シートSSの裏面側に印刷される記号、文字あるい
は数字をプローブチェック結果に応じて異ならせるよう
にすれば、チップを複数種にランク付けして選別するこ
とが可能になる。また、印刷される記号、文字あるいは
数字の色、フォントを異ならせれば、より一層チップ選
別する際のバリエーションが豊富になるうえ、チップ選
別する際の視認性も向上する。
In this embodiment, the stretched sheet SS
An example in which the mark is printed only on the portion corresponding to the defective chip FC on the back surface side of the above has been described, but the invention is not limited to this.
If the symbols, letters, or numbers printed on the back surface side of the stretched sheet SS are made to differ depending on the probe check result, it becomes possible to rank and select chips. In addition, if the printed symbols, letters or numbers have different colors, and the fonts are different, the variation in selecting chips is further enhanced, and the visibility in selecting chips is improved.

【0022】さらに、本実施形態では、透明もしくは半
透明フィルムで形成される延伸シートを重ね合わせる一
例について述べたが、これに限らず、不透明フィルムで
形成される延伸シートを複数枚重ね合わせる態様として
も良い。不透明フィルムの延伸シートを複数枚重ね合わ
せると、各延伸シート毎に個々独立して設定される条件
でチップ選別することになる。
Furthermore, in the present embodiment, an example of stacking stretched sheets formed of transparent or translucent films has been described, but the present invention is not limited to this, and a plurality of stretched sheets formed of opaque films may be stacked. Is also good. When a plurality of stretched sheets of opaque films are piled up, chips are sorted under the condition set individually for each stretched sheet.

【0023】[0023]

【発明の効果】請求項1〜3に記載の発明によれば、延
伸シートの裏面側の各チップに対向する位置に、それぞ
れチップ毎の検査結果を記録する為、ウェーハサイズの
大型化に伴ってウェーハ当りのチップ数が多くなって
も、マーキングに要する作業工数を削減でき、マーキン
グミス発生も抑えることができる。また、仮に本来良品
とすべきチップに誤ってマーキングしたとしても、チッ
プに直接マーキングせずに延伸シートの裏面側に記録す
るようにしたから、書き直しや上書きすることができ、
これ故、従来のように、良品であっても不良品と見做さ
れることがなくなり、歩留りを向上させることができ
る。さらに、延伸シートの裏面側にチップ毎の検査結果
を記録する為、チップを複数種に選別することもでき
る。請求項4に記載の発明によれば、複数の検査仕様に
対応する複数の延伸シートの各裏面側に、それぞれの検
査仕様に従ったチップ毎の検査結果を記録した後、それ
ら複数の延伸シートを積層して延伸する。そして、これ
ら積層された延伸シートを順番に剥離する毎に現れる検
査仕様別の検査結果に従って選別内容を異ならせるの
で、マーキングに要する作業工数を削減し得るし、マー
キングミス発生も抑えることができる上、歩留りを向上
させつつチップを複数種に選別することができる。請求
項5に記載の発明によれば、延伸シートの裏面側にチッ
プ毎の検査結果を記録する場合に、当該検査結果に応じ
て記録態様を異ならせるので、例えば検査結果を表す記
号、文字あるいは数字もしくは表示色やフォントを検査
結果に応じて変化させると、チップ選別する際のバリエ
ーションが豊富になるうえ、チップ選別する際の視認性
を向上させることができる。
According to the invention described in claims 1 to 3, since the inspection result for each chip is recorded at a position facing each chip on the back surface side of the stretched sheet, the wafer size becomes large. Even if the number of chips per wafer increases, the number of man-hours required for marking can be reduced and the occurrence of marking errors can be suppressed. Also, even if the wrong chip is marked by mistake, it is possible to rewrite or overwrite because it is recorded on the back side of the stretched sheet without directly marking the chip.
Therefore, unlike the conventional case, even if the product is a good product, it is not regarded as a defective product, and the yield can be improved. Further, since the inspection result for each chip is recorded on the back surface side of the stretched sheet, it is possible to select a plurality of chips. According to the invention of claim 4, after recording the inspection results for each chip according to the respective inspection specifications on the back surface side of the plurality of the oriented sheets corresponding to the plurality of inspection specifications, the plurality of drawn sheets Are laminated and stretched. Since the selection contents are changed according to the inspection result for each inspection specification that appears each time these laminated stretched sheets are peeled off in sequence, the man-hour required for marking can be reduced, and the occurrence of marking errors can be suppressed. The chips can be sorted into a plurality of types while improving the yield. According to the invention of claim 5, when recording the inspection result for each chip on the back surface side of the stretched sheet, the recording mode is changed according to the inspection result. If the numbers, display colors, or fonts are changed according to the inspection result, there are many variations when selecting chips, and the visibility when selecting chips can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施形態を説明するための図である。FIG. 1 is a diagram for explaining a first embodiment.

【図2】第2実施形態を説明するための図である。FIG. 2 is a diagram for explaining a second embodiment.

【図3】従来例を説明するための図である。FIG. 3 is a diagram for explaining a conventional example.

【符号の説明】[Explanation of symbols]

SS…延伸シート、FC…不良品チップ、PC…良品チ
ップ。
SS: stretched sheet, FC: defective chip, PC: non-defective chip.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 チップ検査を終えたウェーハを延伸シー
トの表面側に接着し、その状態でウェーハダイシング後
に当該延伸シートを引き伸ばして各チップを個片に分離
した後、その引き伸ばされた延伸シートの裏面側の各チ
ップに対向する位置に、それぞれチップ毎の検査結果を
記録することを特徴とする半導体装置の製造方法。
1. A wafer that has undergone a chip inspection is adhered to the front surface side of a stretched sheet, and in that state, the stretched sheet is stretched after wafer dicing to separate each chip into individual pieces, and then the stretched stretched sheet A method of manufacturing a semiconductor device, wherein the inspection result for each chip is recorded at a position facing each chip on the back surface side.
【請求項2】 チップ検査を終えたウェーハを延伸シー
トの表面側に接着し、その状態でウェーハダイシング後
に当該延伸シートを引き伸ばして各チップを個片に分離
する延伸工程と、 この延伸工程にて引き伸ばされた延伸シートの裏面側の
各チップに対向する位置に、それぞれチップ毎の検査結
果を記録する記録工程と、 この記録工程にて延伸シートの裏面側の各チップに対向
する位置に記録されたチップ毎の検査結果に基づきチッ
プ選別する選別工程とを具備することを特徴とする半導
体装置の製造方法。
2. A stretching step of adhering a wafer that has undergone chip inspection to the front surface side of a stretched sheet, stretching the stretched sheet after wafer dicing in that state to separate each chip into individual pieces, and in this stretching step A recording step of recording the inspection result for each chip at a position facing each chip on the back surface side of the stretched stretched sheet, and a recording step at a position facing each chip on the back surface side of the stretched sheet in this recording step. And a selecting step of selecting chips based on the inspection result for each chip.
【請求項3】 延伸シートの裏面側に、チップ毎の検査
結果を予め記録する記録過程と、 チップ検査を終えたウェーハを延伸シートの表面側に接
着し、その状態でウェーハダイシング後に当該延伸シー
トを引き伸ばして各チップを個片に分離する延伸工程
と、 前記記録過程によって延伸シートの裏面側の各チップに
対向する位置に記録されたチップ毎の検査結果に基づき
チップ選別する選別工程とを具備することを特徴とする
半導体装置の製造方法。
3. A recording process for recording the inspection result for each chip in advance on the back surface side of the stretched sheet, and a wafer after the chip inspection is adhered to the front surface side of the stretched sheet, and in that state, the stretched sheet is subjected to wafer dicing. And a stretching step of separating each chip into individual pieces, and a sorting step of sorting the chips based on the inspection result of each chip recorded at a position facing each chip on the back surface side of the stretched sheet by the recording process. A method of manufacturing a semiconductor device, comprising:
【請求項4】 複数の検査仕様に対応する複数の延伸シ
ートの各裏面側に、それぞれの検査仕様に従ったチップ
毎の検査結果を記録する記録工程と、 この記録工程にて各検査仕様にそれぞれ対応したチップ
毎の検査結果が記録された複数の延伸シートを積層する
積層工程と、 この積層工程で積層された複数の延伸シートの表面側に
チップ検査を終えたウェーハを接着し、その状態でウェ
ーハダイシング後に引き伸ばして各チップを個片に分離
する延伸工程と、 前記積層された複数の延伸シートの裏面側に記録される
チップ毎の検査結果に基づきチップ選別する工程であっ
て、これら積層された延伸シートを順番に剥離する毎に
現れる検査仕様別の検査結果に従って選別内容を異なら
せる選別工程とを具備することを特徴とする半導体装置
の製造方法。
4. A recording step of recording an inspection result for each chip according to each inspection specification on each back side of a plurality of stretched sheets corresponding to a plurality of inspection specifications, and each inspection specification is recorded in this recording step. A laminating step of laminating a plurality of stretched sheets in which the inspection results of each corresponding chip are recorded, and a wafer after the chip inspection is adhered to the surface side of the plurality of stretched sheets laminated in this laminating step, and the state A step of stretching after wafer dicing to separate each chip into individual pieces, and a step of selecting chips based on the inspection result of each chip recorded on the back surface side of the plurality of laminated stretched sheets, And a sorting step of varying the sorting content according to the inspection result for each inspection specification that appears each time the drawn sheet is peeled off in order. Build method.
【請求項5】 前記延伸シートの裏面側にチップ毎の検
査結果を記録する場合、当該検査結果に応じて記録態様
を異ならせることを特徴とする請求項1〜4のいずれか
に記載の半導体装置の製造方法。
5. The semiconductor according to claim 1, wherein when recording the inspection result for each chip on the back surface side of the stretched sheet, the recording mode is changed according to the inspection result. Device manufacturing method.
JP2001237709A 2001-08-06 2001-08-06 Method of manufacturing semiconductor device Pending JP2003051518A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001237709A JP2003051518A (en) 2001-08-06 2001-08-06 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001237709A JP2003051518A (en) 2001-08-06 2001-08-06 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2003051518A true JP2003051518A (en) 2003-02-21

Family

ID=19068744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001237709A Pending JP2003051518A (en) 2001-08-06 2001-08-06 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2003051518A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8224062B2 (en) 2006-08-14 2012-07-17 Yamaha Corporation Method and apparatus for inspection of wafer and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8224062B2 (en) 2006-08-14 2012-07-17 Yamaha Corporation Method and apparatus for inspection of wafer and semiconductor device

Similar Documents

Publication Publication Date Title
US5256578A (en) Integral semiconductor wafer map recording
JP4313395B2 (en) Method and apparatus for forming a document set
US6152357A (en) Shipping envelope
CN105313452B (en) The method and apparatus of unmarked control and adjusting for digital printing process
JP2003051518A (en) Method of manufacturing semiconductor device
JP4791860B2 (en) Small printed matter creating apparatus, small printed matter creating method, and small printed matter creating program
JP5617377B2 (en) Delivery slip with candy
CN110091630A (en) Editing equipment, non-transitory storage medium and printing device
JPWO2007043470A1 (en) Transfer product, transfer product manufacturing method, and transfer product arrangement position specifying method
GB2291739A (en) Semiconductors wafer label
JP2006305857A (en) Lot, its manufacturing method and production unit
CA2282864A1 (en) Package shipment-facilitating business forms and method of utilization thereof
JPH11237729A (en) Pellicle structure of mask and device and method for discriminating pellicle id thereof
JP2604556B2 (en) Semiconductor wafer and identification method thereof
JP4826155B2 (en) Non-contact IC tag manufacturing method
JP2002133382A (en) Noncontact ic card and manufacturing method for the same
US20230325128A1 (en) Method for processing a print job by a printer with less waste
JPH1087148A (en) Paper delivery method and device
JP4266670B2 (en) Form inspection system and form
CN201490188U (en) Data recording device capable of distinguishing wafer characteristics
JP2018176427A (en) Image formation device
JPH06144428A (en) Packaging controlling method for numerous sheets of printed matter by number assignment and reading
JP2000091275A (en) Manufacture of semiconductor element
JPH07307255A (en) Numbering apparatus
JPH07149471A (en) Printer

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050407

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050407