JP2003044031A - Image display device and image display method - Google Patents

Image display device and image display method

Info

Publication number
JP2003044031A
JP2003044031A JP2001233515A JP2001233515A JP2003044031A JP 2003044031 A JP2003044031 A JP 2003044031A JP 2001233515 A JP2001233515 A JP 2001233515A JP 2001233515 A JP2001233515 A JP 2001233515A JP 2003044031 A JP2003044031 A JP 2003044031A
Authority
JP
Japan
Prior art keywords
code
display
image
video
moving image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001233515A
Other languages
Japanese (ja)
Other versions
JP3564439B2 (en
Inventor
Naomi Matsui
尚巳 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001233515A priority Critical patent/JP3564439B2/en
Publication of JP2003044031A publication Critical patent/JP2003044031A/en
Application granted granted Critical
Publication of JP3564439B2 publication Critical patent/JP3564439B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an image display device and an image display method capable of performing moving picture display by switching a image for every display or every two or more displays without burdening a microcomputer as an image display technique. SOLUTION: A display image control part 100 increases or decreases or cyclically repeats a display code within a certain time by counting vertical synchronizing signals, to read display data corresponding to the display code from ROM 101, and to display an image on a CRT 101.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、CRT等の表示装
置に表示する画像制御に関し、特に、複数の画像を切り
替えして動画表示する場合の画像制御に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to image control for displaying on a display device such as a CRT, and more particularly to image control for displaying a moving image by switching a plurality of images.

【0002】[0002]

【従来の技術】近年、TVセット等に、チャンネルや音
量やメニュー表示等の様々な情報を表示するには、マイ
クロコンピュータからの制御データに基づいて、予めす
べての表示データが記録されているROMより、上記様
々な情報に対応する画像を読み出し、CRT等に表示す
る、という技術が用いられている。
2. Description of the Related Art Recently, in order to display various information such as channel, volume and menu display on a TV set or the like, a ROM in which all display data is recorded in advance based on control data from a microcomputer. Therefore, a technique of reading an image corresponding to the above various information and displaying it on a CRT or the like is used.

【0003】以下、図9を用いて、従来の画像表示装置
の構成について説明する。図9は、従来の画像表示装置
の構成を示すブロック図である。図9において、従来の
画像表示装置は、マイクロコンピュータ(図示せず)か
ら送られてくる制御データによって、表示する画像を制
御する表示画像制御部600と、該表示画像制御部60
0において生成された画像を表示する表示部であるCR
T101とからなるものであり、上記表示画像制御部6
00は、表示RAM106と、表示位置制御回路108
と、表示デコード回路107と、ROMアドレス生成回
路109と、ROM110と、表示回路111とからな
るものである。
The configuration of a conventional image display device will be described below with reference to FIG. FIG. 9 is a block diagram showing the configuration of a conventional image display device. In FIG. 9, a conventional image display device includes a display image control unit 600 that controls an image to be displayed by control data sent from a microcomputer (not shown), and the display image control unit 60.
CR which is a display unit for displaying the image generated in 0.
And the display image control unit 6
00 is the display RAM 106 and the display position control circuit 108.
The display decoding circuit 107, the ROM address generation circuit 109, the ROM 110, and the display circuit 111.

【0004】上記表示RAM106は、マイクロコンピ
ュータにより書き込まれる制御データを蓄えるものであ
り、上記制御データは、どの画像を表示するのかを示す
表示コードや、該表示される画像がどのような色である
かを示す色コード等の情報を含むデータである。また、
上記表示位置制御回路108は、マイクロコンピュータ
から書き込まれる、画像を画面上のどの位置に表示する
かを示す表示位置データと、当該表示画像制御部600
に入力される垂直同期信号V、水平同期信号H、及びド
ットクロックDとにより、表示画面の走査線の縦方向の
位置である縦方向位置データs118と、表示RAM1
06に格納されている複数の制御データから読み出す制
御データのアドレスを表示RAM読み出しアドレスs1
08として出力するものである。
The display RAM 106 stores control data written by a microcomputer. The control data has a display code indicating which image is displayed and what color the displayed image is. It is data including information such as a color code indicating that. Also,
The display position control circuit 108 includes display position data which is written from the microcomputer and which indicates at which position on the screen the image is displayed, and the display image control unit 600.
By the vertical synchronizing signal V, the horizontal synchronizing signal H, and the dot clock D input to the vertical direction position data s118, which is the vertical position of the scanning line on the display screen, and the display RAM 1.
The address of the control data read from the plurality of control data stored in 06 is the display RAM read address s1.
It is output as 08.

【0005】また、上記表示デコード回路107は、上
記表示位置制御回路108から出力される表示RAM読
み出しアドレスs108により、表示RAM106から
読み出された制御データs106を解読して、該制御デ
ータs106に含まれる表示コードs107等を出力す
るものであり、ROMアドレス生成回路109は、該表
示コードs107と、上記表示位置制御回路108から
出力された縦方向位置データs118とを演算し、上記
表示コードに対応する画像が格納されているROM11
0の表示データアドレスs109を生成するものであ
る。
Further, the display decoding circuit 107 decodes the control data s106 read from the display RAM 106 by the display RAM read address s108 output from the display position control circuit 108 and includes it in the control data s106. The ROM address generation circuit 109 computes the display code s107 and the vertical position data s118 output from the display position control circuit 108 to correspond to the display code s107. ROM 11 in which the image to be stored is stored
The display data address s109 of 0 is generated.

【0006】そして、画面上に表示する全ての画像の表
示データが予め格納されているROM110は、上記R
OMアドレス生成回路109から表示データアドレスs
109を受信して表示データs110を出力するもので
あり、表示回路111は、該表示データs110からラ
イン毎にドットクロックDに同期したRGB信号s11
1を生成して、CRT101へ出力するものである。
The ROM 110 in which the display data of all the images to be displayed on the screen is stored in advance is the R
Display data address s from OM address generation circuit 109
The display circuit 111 receives the 109 and outputs the display data s110. The display circuit 111 outputs the RGB signal s11 synchronized with the dot clock D for each line from the display data s110.
1 is generated and output to the CRT 101.

【0007】以下、このような構成の画像表示装置にお
いて、図形を表示する場合の動作について説明する。ま
ず、マイクロコンピュータから、表示RAM106に、
どの図形を表示するのかを示す表示コードを含む制御デ
ータが書きこまれ、表示位置制御回路108には、該図
形を表示する位置を示す表示位置データが書き込まれ
る。
The operation of displaying an image in the image display device having such a configuration will be described below. First, from the microcomputer to the display RAM 106,
Control data including a display code indicating which figure is displayed is written, and display position data indicating the position where the figure is displayed is written in the display position control circuit 108.

【0008】次に、表示位置制御回路108において、
垂直同期信号Vから表示画面の始まりと、水平同期信号
Hから画面の縦方向位置とを決定することによって、画
面の走査線の縦方向位置データs118を生成して上記
ROMアドレス生成回路109に出力し、また、ドット
クロックDから画面の横方向位置を決定して、上記表示
位置データにより、表示する位置のタイミングに合わせ
て表示RAM読み出しアドレスs108を表示RAM1
06に出力する。
Next, in the display position control circuit 108,
By determining the start of the display screen from the vertical synchronizing signal V and the vertical position of the screen from the horizontal synchronizing signal H, vertical position data s118 of the scanning line of the screen is generated and output to the ROM address generating circuit 109. In addition, the horizontal position of the screen is determined from the dot clock D, and the display RAM read address s108 is displayed in accordance with the display position data according to the display position data.
It outputs to 06.

【0009】そして、表示RAM読み出しアドレス信号
s108を受信した表示RAM106は、制御データs
106を読み出し、表示デコード回路107において、
該制御データs106を解読して表示コードs107を
取り出し、ROMアドレス生成回路109に出力する。
Then, the display RAM 106 which has received the display RAM read address signal s108 is controlled by the control data s.
106 is read out, and in the display decoding circuit 107,
The control data s106 is decoded, the display code s107 is extracted, and is output to the ROM address generation circuit 109.

【0010】そして、上記表示コードs107と、上述
した表示位置制御回路108からの縦方向位置データs
118とに基づいて、表示する図形と該図形の表示位置
である走査対象のラインを決定し、あらかじめ複数の図
形の表示データがライン毎に格納されているROM11
0内のアドレスである表示データアドレスs109を生
成する。
Then, the display code s107 and the vertical position data s from the display position control circuit 108 described above.
The ROM 11 in which the figure to be displayed and the line to be scanned, which is the display position of the figure, are determined based on 118 and display data of a plurality of figures are stored in advance for each line.
A display data address s109 which is an address within 0 is generated.

【0011】この上記表示データアドレスs109を受
信したROM110から、画面上に表示される表示デー
タs110を読み出し、表示回路111において、ドッ
トクロックDに同期したRGB信号s111を生成して
CRT101に出力する。
The display data s110 displayed on the screen is read from the ROM 110 which has received the display data address s109, and the display circuit 111 generates the RGB signal s111 synchronized with the dot clock D and outputs it to the CRT 101.

【0012】このようにして、従来の画像表示装置にお
いては、マイクロコンピュータから表示画像制御部60
0に、表示したい図形の表示コードと、その画像を表示
する表示位置データとを送れば、表示画像制御部600
の垂直同期信号Vと水平同期信号HとドットクロックD
とに同期したRGB信号111がCRT101に出力さ
れ、該CRT101にその図形が表示される。
As described above, in the conventional image display device, the display image control unit 60 is operated from the microcomputer.
If the display code of the figure to be displayed and the display position data for displaying the image are sent to 0, the display image control unit 600
Vertical sync signal V, horizontal sync signal H, and dot clock D
The RGB signal 111 synchronized with is output to the CRT 101, and the figure is displayed on the CRT 101.

【0013】そして、以上のようにして、表示された図
形、あるいは絵等の静止画像を動いて見えるようにする
方法として、その静止画像を画面毎、あるいは複数の画
面毎に切替える方法がある。
As described above, as a method of making a displayed still image such as a figure or a picture appear to move, there is a method of switching the still image for each screen or for every plurality of screens.

【0014】ここで、上述した方法を用いて、従来装置
において表示された画像が動いて見えるようにする動作
について説明すると、映像フィルムの1コマ1コマのよ
うに、画像が変形する過程の表示データをROM110
に格納し、それをある一定間隔で画面毎あるいは複数画
面毎に切替えて表示するよう制御することで可能とな
る。
The operation of making the displayed image appear moving in the conventional apparatus by using the above-mentioned method will now be described. Display of a process in which the image is deformed like one frame of a video film. Data in ROM110
It is possible to control it by storing it in a screen and switching it to display every screen or a plurality of screens at a certain fixed interval.

【0015】例えば、ROM110に格納されている図
10に示すような6枚の静止画像を切替えて表示するた
めには、まずマイクロコンピュータから表示RAM10
6に、図10に示す各画像毎の制御データを格納し、表
示位置制御回路108に表示位置データを入力する。そ
して、表示位置制御回路108から、表示する位置タイ
ミングに合わせて、表示RAM読み出しアドレスs10
8を出力し、表示RAM106より、最初に表示する画
像である図10の画像701の制御データs106を出
力させる。そして、この制御データs106を解読して
表示コードs107を生成し、該表示コードs107と
表示位置制御回路108から出力される縦方向位置デー
タs118とより表示データアドレスs109を作成し
て、ROM110より表示データs110を読み出し、
表示回路111にてRGB信号s111を作成して、C
RT101に図10の画像701を表示させる。そし
て、このときマイクロコンピュータ内部のタイマーにお
いて時間計測が行われており、ある一定時間経過後に図
10の画像702を同じ手順でCRT101に表示さ
せ、さらに同様にして図10の画像703〜図10の画
像706をある一定時間間隔で表示させることで、静止
画像が動いて見えるようにするものである。
For example, in order to switch and display the six still images stored in the ROM 110 as shown in FIG. 10, the display RAM 10 is first sent from the microcomputer.
6, the control data for each image shown in FIG. 10 is stored, and the display position data is input to the display position control circuit 108. Then, from the display position control circuit 108, the display RAM read address s10 is synchronized with the display position timing.
8 is output, and the control data s106 of the image 701 in FIG. 10, which is the first image to be displayed, is output from the display RAM 106. Then, this control data s106 is decoded to generate a display code s107, and a display data address s109 is created from the display code s107 and the vertical position data s118 output from the display position control circuit 108, and is displayed from the ROM 110. Read the data s110,
The RGB signal s111 is created by the display circuit 111, and C
The image 701 of FIG. 10 is displayed on the RT 101. Then, at this time, the timer inside the microcomputer is measuring time, and after a certain period of time, the image 702 of FIG. 10 is displayed on the CRT 101 in the same procedure, and similarly, the images 703 to 10 of FIG. 10 are displayed. By displaying the image 706 at certain fixed time intervals, the still image can be seen as moving.

【0016】[0016]

【発明が解決しようとする課題】しかしながら、従来の
画像表示装置の構成では、静止画像を画面毎あるいは複
数画面毎に切替えて表示する場合、上述したようにマイ
クロコンピュータが常に画面の切替えの時間を管理しな
ければならないし、さらに、上記静止画像を続けて表示
しつづけるためには、表示RAM106に蓄えられてい
る制御データを、適切なタイミングで書き替える必要が
あった。この動作は、マイクロコンピュータに大きな負
担をかけることとなり、この結果、画像表示装置全体と
してのパフォーマンスを低下させる、という問題があっ
た。
However, in the configuration of the conventional image display device, when a still image is switched and displayed for each screen or for each of a plurality of screens, as described above, the microcomputer always waits for the screen switching time. In addition, the control data stored in the display RAM 106 had to be rewritten at an appropriate timing in order to continue to display the still image. This operation places a heavy burden on the microcomputer, and as a result, there is a problem that the performance of the image display apparatus as a whole is lowered.

【0017】本発明は、以上のような問題に鑑みてなさ
れたものであり、マイクロコンピュータに負担をかける
ことなく、画像を画面毎あるいは複数画面毎に切替えて
動画表示を行う画像表示装置、及び画像表示方法を提供
することを目的とする。
The present invention has been made in view of the above problems, and an image display device for displaying a moving image by switching the image for each screen or for every plurality of screens without imposing a burden on the microcomputer. An object is to provide an image display method.

【0018】[0018]

【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項1に記載の画像表示装置は、静止画
表示、または複数の静止画を切替えることによる動画表
示を行う画像表示装置において、表示画面上に表示され
る画像の表示コードと、該表示コードが示す画像を動画
とするか否かを示す動画静止画選択信号と、を少なくと
も含む制御データを記憶する第1のメモリと、上記表示
画面上に表示される全ての画像の表示データをあらかじ
め記憶している第2のメモリと、前記第1のメモリから
上記制御データを読み出して、上記表示コードと、上記
動画静止画選択信号とを出力するデコード回路と、カウ
ントされた垂直同期信号の値がある設定値になると出力
されるインクリメント信号を受け、設定された動画に使
用される画像数に基づいて、該インクリメント信号をカ
ウントし、増加、減少、あるいはサイクリックに繰り返
される該カウント値を、動画コードとして出力する動画
コード生成回路と、上記表示コードから、上記動画コー
ドの初期値を用いて静止画表示する場合に使用する表示
コードである初期表示コードと、上記動画コードを用い
て動画表示する場合に使用する表示コードである動画表
示コードと、を生成する加算器と、上記動画静止画選択
信号に基づいて、上記動画表示コードと上記初期表示コ
ードとのうちのどちらかを選択するセレクタと、前記セ
レクタにおいて選択された表示コードを受けて、該表示
コードに対応する表示データを格納している上記第2の
メモリのアドレスを出力するアドレス生成回路とを備え
るものである。
In order to solve the above-mentioned problems, the image display device according to claim 1 of the present invention is a still image display or an image display for displaying a moving image by switching a plurality of still images. In the device, a first memory for storing control data including at least a display code of an image displayed on a display screen and a moving image / still image selection signal indicating whether or not the image indicated by the display code is a moving image. And a second memory in which display data of all images displayed on the display screen are stored in advance, and the control data is read from the first memory to display the display code and the moving image still image. The decoding circuit that outputs the selection signal and the increment signal that is output when the value of the counted vertical synchronization signal reaches a certain set value are used to determine the number of images used for the set moving image. Then, by using the initial value of the video code from the video code generation circuit that counts the increment signal and outputs the count value that is incremented, decremented, or cyclically repeated as a video code, the display code. An adder that generates an initial display code that is a display code used when displaying a still image and a moving image display code that is a display code used when displaying a moving image using the moving image code, and the moving image still image described above. A selector for selecting one of the moving image display code and the initial display code based on a selection signal, a display code selected by the selector, and display data corresponding to the display code stored therein. And an address generation circuit for outputting the address of the second memory.

【0019】また、本発明の請求項2に記載の画像表示
装置は、請求項1に記載の画像表示装置において、上記
動画コード生成回路が、上記設定された動画に使用され
る画像数を記憶するレジスタと、上記レジスタに記憶さ
れた画像数と上記動画コードの値とを比較する比較器
と、上記比較器において、上記画像数と上記動画コード
の値とが一致しない場合は入力される上記インクリメン
ト信号をカウントアップし、上記画像数と上記動画コー
ドの値とが一致する場合はカウントを停止し、その出力
を上記動画コードとするバイナリカウンタとを備えるも
のである。
According to a second aspect of the present invention, in the image display apparatus according to the first aspect, the moving image code generation circuit stores the number of images used for the set moving image. Register, a comparator for comparing the number of images stored in the register with the value of the moving image code, and the comparator input if the number of images does not match the value of the moving image code. It is provided with a binary counter which counts up the increment signal, stops counting when the number of images and the value of the moving image code match, and outputs the output as the moving image code.

【0020】また、本発明の請求項3に記載の画像表示
装置は、請求項1に記載の画像表示装置において、上記
動画コード生成回路が、上記設定された動画に使用され
る画像数を記憶するレジスタと、上記レジスタに記憶さ
れた画像数と上記動画コードの値とを比較する比較器
と、上記比較器において、上記画像数と上記動画コード
の値とが一致しない場合は入力される上記インクリメン
ト信号をカウントアップし、上記画像数と上記動画コー
ドの値とが一致する場合はカウントをリセットし、その
出力を上記動画コードとするバイナリカウンタとを備え
るものである。
According to a third aspect of the present invention, in the image display apparatus according to the first aspect, the moving image code generation circuit stores the number of images used for the set moving image. Register, a comparator for comparing the number of images stored in the register with the value of the moving image code, and the comparator input if the number of images does not match the value of the moving image code. A binary counter is provided which counts up the increment signal, resets the count when the number of images matches the value of the moving image code, and outputs the output as the moving image code.

【0021】また、本発明の請求項4に記載の画像表示
装置は、請求項1に記載の画像表示装置において、上記
動画コード生成回路が、上記設定された動画に使用され
る画像数を記憶するレジスタと、上記動画コードが所定
の数値であることを検出する検出器と、上記検出器の出
力が所定の数値の検出を示さない場合は入力される上記
インクリメント信号をカウントダウンし、上記検出器の
出力が所定の数値の検出を示す場合は上記レジスタに記
憶された画像数をプリセットし、その出力を上記動画コ
ードとするバイナリダウンカウンタとを備えるものであ
る。
According to a fourth aspect of the present invention, in the image display apparatus according to the first aspect, the moving picture code generation circuit stores the number of images used for the set moving picture. Register, a detector for detecting that the moving image code has a predetermined numerical value, and counting down the increment signal that is input when the output of the detector does not indicate detection of the predetermined numerical value. If the output indicates that a predetermined numerical value has been detected, the number of images stored in the register is preset, and a binary down counter having the output as the moving image code is provided.

【0022】また、本発明の請求項5に記載の画像表示
方法は、静止画表示、または複数の静止画を切替えるこ
とによる動画表示を行う画像表示方法において、表示す
る画像の表示コードと、該表示する画像を動画とするか
否かを示す動画静止画選択ビットと、を少なくとも含む
制御データと、動画を切替えるタイミングを示す動画ス
ピードデータと、動画に使用する画像数を示す動画制御
データと、を入力するデータ入力ステップと、垂直同期
信号のカウントを開始するカウント開始ステップと、動
画コードの初期値を作成し、該動画コードの初期値と上
記表示コードとにより作成された初期表示コードが示す
画像を表示装置に表示する初期画面表示ステップと、垂
直同期信号を上記動画スピードデータの値までカウント
する毎にリセットして、インクリメント信号を出力する
インクリメント信号出力ステップと、上記インクリメン
ト信号を受ける毎に、その時点の動画コードが所定値で
あるか判定し、その判定結果に従って、動画コードを生
成する動画コード生成ステップと、上記動画コードを用
いて、上記初期表示コードから動画表示する場合に使用
する表示コードである動画表示コードを生成する動画表
示コード生成ステップと、上記動画静止画選択ビットに
基づいて、上記動画表示コードと上記初期表示コードと
のうちのどちらかを選択する選択ステップと、上記選択
ステップにおいて選択された表示コードが示す画像を表
示装置に表示させる画像表示ステップ、とを有し、上記
インクリメント信号出力ステップと上記画像表示ステッ
プとの間でループを形成し、上記動画コード生成ステッ
プは、上記判定結果が不一致であれば上記その時点の動
画コードを+1あるいは−1し、上記判定結果が一致で
あれば上記その時点の動画コードを初期値に戻すもので
ある。
According to a fifth aspect of the present invention, in the image display method for displaying a still image or a moving image by switching a plurality of still images, a display code of an image to be displayed, Control data including at least a video still image selection bit indicating whether or not the image to be displayed is a moving image, moving image speed data indicating the timing of switching the moving image, and moving image control data indicating the number of images used for the moving image, A data input step of inputting, a count start step of starting counting of the vertical synchronizing signal, an initial value of the moving picture code is created, and an initial display code created by the initial value of the moving picture code and the display code is shown. Initial screen display step of displaying the image on the display device, and reset every time the vertical sync signal is counted up to the value of the moving picture speed data An increment signal output step of outputting an increment signal, and a moving image code generation step of determining whether the moving image code at that time is a predetermined value each time the increment signal is received and generating a moving image code according to the determination result. A moving picture display code generating step of generating a moving picture display code which is a display code used when displaying a moving picture from the initial display code using the moving picture code, and displaying the moving picture based on the moving picture still picture selection bit. A selection step of selecting one of the code and the initial display code, and an image display step of displaying an image indicated by the display code selected in the selection step on a display device, and the increment signal output A loop is formed between the step and the image display step, and Code generating step, the determination result is the video code at that time to +1 or -1 if a mismatch is one if the determination result matches the video code at that time returned to the initial value.

【0023】また、本発明の請求項6に記載の画像表示
方法は、静止画表示、または複数の静止画を切替えるこ
とによる動画表示を行う画像表示方法において、表示す
る画像の表示コードと、該表示する画像を動画とするか
否かを示す動画静止画選択ビットと、を少なくとも含む
制御データと、動画を切替えるタイミングを示す動画ス
ピードデータと、動画に使用する画像数を示す動画制御
データと、を入力するデータ入力ステップと、垂直同期
信号のカウントを開始するカウント開始ステップと、動
画コードの初期値を作成し、該動画コードの初期値と上
記表示コードとにより作成された初期表示コードが示す
画像を表示装置に表示する初期画面表示ステップと、垂
直同期信号を上記動画スピードデータの値までカウント
する毎にリセットして、インクリメント信号を出力する
インクリメント信号出力ステップと、上記インクリメン
ト信号を受ける毎に、その時点の動画コードが所定値で
あるか判定し、その判定結果に従って、動画コードを生
成する動画コード生成ステップと、上記動画コードを用
いて、上記初期表示コードから動画表示する場合に使用
する表示コードである動画表示コードを生成する動画表
示コード生成ステップと、上記動画静止画選択ビットに
基づいて、上記動画表示コードと上記初期表示コードと
のうちのどちらかを選択する選択ステップと、上記選択
ステップにおいて選択された表示コードが示す画像を表
示装置に表示させる画像表示ステップ、とを有し、上記
インクリメント信号出力ステップと上記画像表示ステッ
プとの間でループを形成し、上記動画コード生成ステッ
プは、上記判定結果が不一致であれば上記その時点の動
画コードを+1あるいは−1し、上記判定結果が一致で
あれば、上記その時点の動画コードをその値で停止させ
るものである。
According to a sixth aspect of the present invention, in the image display method for displaying a still image or a moving image by switching a plurality of still images, a display code of an image to be displayed, Control data including at least a video still image selection bit indicating whether or not the image to be displayed is a moving image, moving image speed data indicating the timing of switching the moving image, and moving image control data indicating the number of images used for the moving image, A data input step of inputting, a count start step of starting counting of the vertical synchronizing signal, an initial value of the moving picture code is created, and an initial display code created by the initial value of the moving picture code and the display code is shown. Initial screen display step of displaying the image on the display device, and reset every time the vertical sync signal is counted up to the value of the moving picture speed data An increment signal output step of outputting an increment signal, and a moving image code generation step of determining whether the moving image code at that time is a predetermined value each time the increment signal is received and generating a moving image code according to the determination result. A moving picture display code generating step of generating a moving picture display code which is a display code used when displaying a moving picture from the initial display code using the moving picture code, and displaying the moving picture based on the moving picture still picture selection bit. A selection step of selecting one of the code and the initial display code, and an image display step of displaying an image indicated by the display code selected in the selection step on a display device, and the increment signal output A loop is formed between the step and the image display step, and The code generation step increments the moving picture code at that time point by +1 or -1 if the judgment result does not match, and stops the moving picture code at the time point by that value if the judgment result matches. .

【0024】[0024]

【発明の実施の形態】(実施の形態1)以下、本発明の
実施の形態1について、図面を参照しながら説明する。
まず、図1を用いて、本実施の形態1における画像表示
装置の構成について説明する。図1は、実施の形態1に
係る画像表示装置の構成を示すブロック図である。図1
において、本実施の形態1における画像表示装置は、マ
イクロコンピュータ(図示せず)から制御データと、画像
の表示位置を決める表示位置データと、動画の動きのス
ピードを決める動画スピードデータと、動画に使用する
画像数を示す動画制御データとを受信し、画像表示に必
要な垂直同期信号Vと水平同期信号Hとドットクロック
Dにより、RGB信号s111を出力する表示画像制御
部100と、上記RGB信号s111を受信して画像を
表示するCRT101とからなるものである。
BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) Hereinafter, Embodiment 1 of the present invention will be described with reference to the drawings.
First, the configuration of the image display device according to the first embodiment will be described with reference to FIG. FIG. 1 is a block diagram showing the configuration of the image display device according to the first embodiment. Figure 1
In the image display device according to the first embodiment, the control data from the microcomputer (not shown), the display position data that determines the display position of the image, the moving image speed data that determines the moving speed of the moving image, and the moving image The display image control unit 100 that receives the moving image control data indicating the number of images to be used and outputs the RGB signal s111 according to the vertical synchronizing signal V, the horizontal synchronizing signal H, and the dot clock D necessary for image display, and the RGB signal. The CRT 101 receives s111 and displays an image.

【0025】上記表示画像制御部100は、表示RAM
106と、表示デコード回路107と、表示位置制御回
路108と、ROMアドレス生成回路109と、ROM
110と、表示回路111と、動画スピード設定回路1
02と、動画コード生成回路103と、加算器104
と、セレクタ105とを備えるものである。
The display image control unit 100 has a display RAM.
106, a display decoding circuit 107, a display position control circuit 108, a ROM address generation circuit 109, and a ROM
110, display circuit 111, video speed setting circuit 1
02, the moving image code generation circuit 103, and the adder 104
And a selector 105.

【0026】上記表示RAM106は、マイクロコンピ
ュータにより書き込まれる制御データを蓄えるものであ
り、上記制御データは、どの画像を表示するのかを示す
表示コードや、該表示される画像がどのような色である
かを示す色コード等の情報に加え、その表示する画像を
動画とするか否かを示す動画静止画選択ビットをさらに
含むものである。なお、本実施の形態1においては、説
明を簡便にするため、上記制御データが、上記表示コー
ドと上記動画静止画選択ビットとを含むものとする。
The display RAM 106 stores control data written by a microcomputer, and the control data has a display code indicating which image is displayed and what color the displayed image is. In addition to information such as a color code indicating that the moving image still image selection bit indicating whether the displayed image is a moving image is further included. In the first embodiment, the control data includes the display code and the moving image / still image selection bit in order to simplify the description.

【0027】また、上記表示デコード回路107は、表
示RAM106から読み出された、上記表示コード及び
動画静止画選択ビットを含む制御データs106を解読
して、表示コードs107と、動画静止画選択信号s1
17とを出力するものである。
Further, the display decoding circuit 107 decodes the control data s106 including the display code and the moving picture / still picture selection bit read from the display RAM 106 to display the display code s107 and the moving picture / still picture selection signal s1.
And 17 are output.

【0028】さらに、上記動画スピード設定回路102
は、マイクロコンピュータから、垂直同期信号Vのカウ
ント値である上記動画スピードデータが書き込まれ、表
示画像制御部100に入力される垂直同期信号Vを該動
画スピードデータの値までカウントしていき、カウント
が終了する毎に動画コードインクリメント信号s102
を出力するものである。そして、上記動画コード生成回
路103は、上記マイクロコンピュータから上記動画制
御データが書き込まれた後、該動画制御データに基づい
て、上記動画コードインクリメント信号s102をカウ
ントアップあるいはカウントダウン等することで、値が
増加、減少、あるいはサイクリックに繰り返される動画
コードs103を出力するものである。本実施の形態1
においては、動画コード回路103aが、0,1,…と増
加し、動画制御データnでとまる動画コードs103a
を出力するものとする。図3は、本実施の形態1におけ
る、動画コード生成回路103aの構成を示す図であ
り、図3において、動画コード生成回路103aは、マ
イクロコンピュータからの動画制御データを格納し、動
画数データs201を出力する動画数レジスタ201
と、その動画数データs201の値と動画コードs10
3aの値とを比較して、一致すれば“0”、一致しなけ
れば“1”を比較結果信号s202として出力する比較
器202と、その比較結果信号s202と動画コードイ
ンクリメント信号s102との論理積をとるAND回路
203と、上記動画制御データが入力されるとリセット
され、上記AND回路203からの論理積s203をカ
ウントアップしていき、そのカウント値を動画コードs
103aとして出力するリセット付きバイナリカウンタ
204と、を備えている。
Further, the moving picture speed setting circuit 102 described above.
The moving picture speed data, which is the count value of the vertical synchronizing signal V, is written from the microcomputer, and the vertical synchronizing signal V input to the display image control unit 100 is counted up to the value of the moving picture speed data. Is completed every time, the moving image code increment signal s102
Is output. After the moving picture control data is written from the microcomputer, the moving picture code generation circuit 103 counts up or counts down the moving picture code increment signal s102 based on the moving picture control data to obtain a value. The moving image code s103 that is increased, decreased, or cyclically repeated is output. Embodiment 1
, The moving picture code circuit 103a increases to 0, 1, ... And the moving picture code s103a stopped at the moving picture control data n.
Shall be output. FIG. 3 is a diagram showing a configuration of the moving picture code generation circuit 103a in the first embodiment. In FIG. 3, the moving picture code generation circuit 103a stores moving picture control data from the microcomputer, and the moving picture number data s201. Video number register 201 that outputs
And the value of the video number data s201 and the video code s10
3a is compared, and if they match, "0" is output, and if they do not match, "1" is output as a comparison result signal s202, and the logic of the comparison result signal s202 and the moving image code increment signal s102. The AND circuit 203 that takes the product and the video control data are reset when they are input, and the logical product s203 from the AND circuit 203 is counted up, and the count value is the video code s.
And a binary counter 204 with reset, which is output as 103a.

【0029】また、上記加算器104は、上記表示デコ
ード回路107から出力される表示コードs107と、
上記動画コード生成回路103から出力される動画コー
ドs103aとから、動画表示するときに使用する表示
コードである動画表示コードs104を生成して出力す
るものであり、上記セレクタ105は、上記表示デコー
ド回路107から出力される動画静止画選択信号s11
7に基づいて、該動画表示コードs104と、上記表示
コードs107とのうちどちらかを選択し、セレクタ出
力コードs105として出力するものである。なお、そ
のほかの構成は、図9に示す従来装置と同様であるた
め、ここでは説明を省略する。
The adder 104 has a display code s107 output from the display decoding circuit 107,
The moving picture code s103a output from the moving picture code generation circuit 103 generates and outputs a moving picture display code s104 which is a display code used when displaying a moving picture. The selector 105 includes the display decoding circuit. The moving image / still image selection signal s11 output from 107
7, either the moving picture display code s104 or the display code s107 is selected and output as a selector output code s105. Since the other configurations are the same as those of the conventional device shown in FIG. 9, description thereof will be omitted here.

【0030】すなわち、本実施の形態1における表示画
像制御部100は、図9に示す従来の表示画像制御部6
00の構成に加えて、上述した動画スピード設定回路1
02と、動画コード生成回路103と、加算器104
と、セレクタ105とが設けられ、また、本実施の形態
1における表示デコード回路107においては、図9に
示す従来の表示デコード回路107の機能に加え、動画
静止画選択ビットをさらに含む本実施の形態1における
制御データs106から、動画静止画選択信号s117
を出力する機能が設けられているものである。
That is, the display image control unit 100 in the first embodiment is the same as the conventional display image control unit 6 shown in FIG.
In addition to the configuration of 00, the moving picture speed setting circuit 1 described above
02, the moving image code generation circuit 103, and the adder 104
And a selector 105. Further, in the display decoding circuit 107 according to the first embodiment, in addition to the function of the conventional display decoding circuit 107 shown in FIG. 9, a moving image still image selection bit is further included in the present embodiment. From the control data s106 in the form 1, the moving image / still image selection signal s117
Is provided.

【0031】次に、図1から図4を用いて、以上のよう
に構成された、本実施の形態1における画像表示装置
で、図形を表示する動作について説明する。図2は、本
実施の形態1における画像表示装置の、表示RAM10
6に設定される制御データの一例(図2(a))と、RO
M110に予め格納されている表示データの一例(図2
(b))と、CRT101に表示される画像の一例(図2
(c))とを示すものであり、図4は、本実施の形態1に
おける、表示画像制御部100の一連の動作を示すフロ
ーチャート図である。なお、図2(b)に示されている
データA,データB,データC,データDは、それぞれ
図形A,図形B,図形C,図形Dの表示データあり、例
えば図形Aが横8ドット、縦16ドットの図形であれ
ば、データAは8ビットのデータを16アドレス分持つ
ものとなる。また、各表示データに対応する表示コード
として、ここでは、図形Aは表示コード“0” に、図
形Bは表示コード“1” に、図形Cは表示コード
“2” に、図形Dは表示コード“3”に対応するもの
とする。
Next, with reference to FIGS. 1 to 4, the operation of displaying a graphic in the image display device according to the first embodiment configured as described above will be described. FIG. 2 shows the display RAM 10 of the image display device according to the first embodiment.
An example of control data set to 6 (FIG. 2 (a)) and RO
An example of the display data stored in advance in M110 (see FIG. 2)
(b)) and an example of an image displayed on the CRT 101 (FIG. 2).
FIG. 4 is a flowchart diagram showing a series of operations of the display image control unit 100 in the first embodiment. The data A, the data B, the data C, and the data D shown in FIG. 2B are display data of the graphic A, the graphic B, the graphic C, and the graphic D, respectively. If the figure has 16 dots in the vertical direction, the data A has 8-bit data for 16 addresses. As the display code corresponding to each display data, here, the figure A is the display code "0", the figure B is the display code "1", the figure C is the display code "2", and the figure D is the display code. It corresponds to "3".

【0032】まず、マイクロコンピュータは、CRT1
01の初期画面に表示する図形の制御データを表示RA
M106に、上記表示位置データを表示位置制御回路1
08に、さらに上記動画スピードデータを動画スピード
設定回路102に、上記動画制御データを動画コード生
成回路103aに書き込む(ステップS401)。な
お、ここでは動画制御データをn(n:整数)とし、ま
た上記動画静止画選択ビットが“1”であれば動画を選
択し、“0”であれば動画を選択しないものとしする。
例えば、図2(a)に示すような2つの制御データがマ
イクロコンピュータから表示RAM106に書き込まれ
た場合、第1の制御データは、表示コード501が
“0”、動画静止画選択ビット502が“1”であるの
で、図形Aを動画で表示することを示し、一方、第2の
制御データは、表示コード501が“3”、動画静止画
選ビット502が“0”であるので、図形Dを静止画で
表示することを示す。
First, the microcomputer is the CRT1.
Display the control data of the figure displayed on the initial screen of 01 RA
The display position data is displayed in M106 in the display position control circuit 1
08, the moving image speed data is written in the moving image speed setting circuit 102, and the moving image control data is written in the moving image code generating circuit 103a (step S401). Here, it is assumed that the moving image control data is n (n: integer), the moving image is selected if the moving image still image selection bit is "1", and the moving image is not selected if it is "0".
For example, when two control data as shown in FIG. 2A are written from the microcomputer to the display RAM 106, the first control data has a display code 501 of “0” and a moving image still image selection bit 502 of “1”. 1 "indicates that the graphic A is displayed as a moving picture, while the second control data has the display code 501 of" 3 "and the moving picture / still picture selection bit 502 of" 0 ". Indicates that is displayed as a still image.

【0033】このようにして本実施の形態1における画
像表示装置の表示画像制御部100に、上述した各デー
タが設定されると、動画スピード設定回路102におい
てカウントが開始され(ステップS402)、CRT1
01上に、最初の図形である図形Aと図形Dとが、図2
(c)の初期画面503に示すように表示される(ステ
ップS403)。
When the above-mentioned respective data are set in the display image control unit 100 of the image display device in the first embodiment in this way, the moving image speed setting circuit 102 starts counting (step S402), and the CRT1.
01, the first figure, figure A and figure D, are shown in FIG.
It is displayed as shown in the initial screen 503 of (c) (step S403).

【0034】以下、表示画像制御部100に各データが
設定されてから、CRT101上に最初の図形が表示さ
れるまでの具体的な動作について説明する。まず、動画
スピード設定回路102は垂直同期信号Vのカウントを
開始し、表示位置制御回路108は、垂直同期信号Vに
より表示画面の始まりを、また水平同期信号Hにより画
面の縦方向位置を、ドットクロックDにより画面の横方
向位置を決定し、表示する位置のタイミングに合わせて
表示RAM読み出しアドレスs108を出力する。
The specific operation from the setting of each data in the display image control unit 100 to the display of the first figure on the CRT 101 will be described below. First, the moving image speed setting circuit 102 starts counting the vertical synchronization signal V, and the display position control circuit 108 determines the start of the display screen by the vertical synchronization signal V and the vertical position of the screen by the horizontal synchronization signal H. The horizontal position of the screen is determined by the clock D, and the display RAM read address s108 is output at the timing of the display position.

【0035】そして、該表示RAM読み出しアドレスs
108を受信した表示RAM106は、制御データs1
06を読み出し、表示デコード回路107において、該
制御データs106を解読して、どの図形を表示するか
を示す表示コードs107を加算器104とセレクタ1
05とに、またその図形を動画とするか否かを示す動画
静止画選択信号s117をセレクタ105に出力する。
例えば、図2(a)に示される、第1の制御データの場
合は、表示コードs107“0”、動画静止画選択信号
s117“1”が出力され、第2の制御データの場合
は、表示コードs107“3”、動画静止画選択信号s
117“0”が出力される。
Then, the display RAM read address s
The display RAM 106, which has received 108, displays the control data s1.
06 is read out, the display decoding circuit 107 decodes the control data s106, and a display code s107 indicating which figure is displayed is added to the adder 104 and the selector 1.
05, and a moving picture still image selection signal s117 indicating whether or not the figure is to be a moving picture is output to the selector 105.
For example, in the case of the first control data shown in FIG. 2A, the display code s107 “0” and the moving image / still image selection signal s117 “1” are output, and in the case of the second control data, the display Code s107 "3", video still image selection signal s
117 "0" is output.

【0036】次に、加算器104において、上記表示デ
コード回路107からの表示コードs107と、動画コ
ード生成回路103aからの動画コードs103aとの
加算を行う。ここで、本実施の形態1における動画コー
ド生成回路103aは、マイクロコンピュータから動画
制御データが入力されると、その値を動画数レジスタ2
01に書き込み、また該動画制御データが入力されると
同時にリセット付きバイナリカウンタ204をリセット
する。これにより、リセット付きバイナリカウンタ20
4は、動画コードs103aの初期値として“0”を出
力する。従って、最初の図形の場合、上記表示コードs
107と動画コードs103aとの加算値である動画表
示コードs104の値は、表示コードs107と同じ値
となり、セレクタ105からは、動画静止画選択信号s
117の値にかかわらず、いずれにしても表示コードs
107の値がセレクタ出力コードs105として出力さ
れることとなる。
Next, in the adder 104, the display code s107 from the display decoding circuit 107 and the moving picture code s103a from the moving picture code generating circuit 103a are added. Here, when the moving picture control data is input from the microcomputer, the moving picture code generation circuit 103a according to the first embodiment sets the value to the moving picture number register 2
01, and the binary counter with reset 204 is reset at the same time when the moving image control data is input. As a result, the binary counter with reset 20
4 outputs "0" as the initial value of the moving image code s103a. Therefore, in the case of the first figure, the above display code s
The value of the moving image display code s104, which is the added value of 107 and the moving image code s103a, becomes the same value as the display code s107, and the selector 105 outputs the moving image still image selection signal s.
In any case, regardless of the value of 117, the display code s
The value of 107 will be output as the selector output code s105.

【0037】そして、ROMアドレス生成回路109に
おいて、セレクタ出力コードs105が示す図形の表示
データが格納されている表示データアドレスs109を
生成し、該表示データアドレスs109に基づいてRO
M110から表示データs110を出力する。例えば、
第1の制御データの場合、表示コード“0”に対応する
データAが表示回路111に出力され、第2の制御デー
タの場合は、表示コード“3”に対応するデータDが表
示回路111に出力される。
Then, the ROM address generation circuit 109 generates the display data address s109 in which the display data of the figure indicated by the selector output code s105 is stored, and the RO is generated based on the display data address s109.
The display data s110 is output from M110. For example,
In the case of the first control data, the data A corresponding to the display code “0” is output to the display circuit 111, and in the case of the second control data, the data D corresponding to the display code “3” is displayed in the display circuit 111. Is output.

【0038】そして、表示回路111において、ドット
クロックDに同期したRGB信号s111が上記CRT
101に出力され、例えば、図2(c)の初期画面50
3に示されるように、第1の制御データの場合は図形A
が、第2の制御データの場合は図形Dが、CRT101
に最初の画面として表示されることとなる。
Then, in the display circuit 111, the RGB signal s111 synchronized with the dot clock D is displayed on the CRT.
101, and for example, the initial screen 50 of FIG.
As shown in FIG. 3, in the case of the first control data, the figure A
However, in the case of the second control data, the figure D is the CRT 101.
Will be displayed as the first screen.

【0039】以上のことからも分かるように、CRT1
01上に最初に表示される図形は、マイクロコンピュー
タが表示RAM106に書き込んだ制御データに含まれ
る表示コードが示す図形となる。
As can be seen from the above, the CRT1
The graphic first displayed on 01 is the graphic indicated by the display code included in the control data written in the display RAM 106 by the microcomputer.

【0040】次に、動画スピード設定回路102におい
てカウントが開始されてから、ある一定時間が経過し
(ステップS404)、CRT101上に表示された最
初の図形が、次の図形に切替わるまで(ステップS40
5〜ステップS412)の表示画像制御部100の動作
を説明する。
Next, after a certain period of time has passed since the counting was started in the moving image speed setting circuit 102 (step S404), the first figure displayed on the CRT 101 is switched to the next figure (step S404). S40
The operation of the display image control unit 100 in steps 5 to S412) will be described.

【0041】まず、動画スピード設定回路102におい
て、設定された上記動画スピードデータの値だけ垂直同
期信号Vがカウントされると(ステップS404)、動
画スピード設定回路102はカウント値を“0”にリセ
ットすると共に、動画コードインクリメント信号s10
2を出力する(ステップS405)。そして、該動画コ
ードインクリメント信号s102を受けた動画コード生
成回路103aは、比較器202において、前回出力し
た動画コードs103a、ここでは初期値“0”と、動
画制御データnとを比較し(ステップS406)、一致
しなければ比較結果信号s202として“1”を出力す
るため、AND回路203は動画コードインクリメント
信号s102が入力される毎に論理積s203を出力し
て、リセット付きバイナリカウンタ204をカウントア
ップさせる。よって、上記動画制御データnと動画コー
ドs103a“0”とが一致しなければ、リセット付き
バイナリカウンタ204はカウントアップされ、動画コ
ードs103aとして“1”を出力する(ステップS4
07)。そして、加算器104において、表示コードs
107と、上述のようにして生成した動画コードs10
3a“1”とを加算し、動画表示する際に使用する表示
データである動画表示コードs104を生成する。例え
ば、図2(a)の第1の制御データでは、(表示コード
s107“0”)+(動画コードs103“1”)=
(動画表示コードs104“1”)を出力し、第2の制
御データの場合は、(表示コードs107“3”)+
(動画コードs103“1”)=(動画表示コードs1
04“4”)を出力する。そして、セレクタ105にお
いて、上記表示デコード回路107から出力された動画
静止画選択信号s117に基づき、動画表示コードs1
04か、表示コードs107かのどちらかを選択する
(ステップS409)。ここでは、動画静止画選択信号
s107が“1”であれば、動画表示であると判断さ
れ、セレクタ出力コードs105として、表示コードs
107に+1加算された動画表示コードs104がRO
Mアドレス生成回路109に出力され(ステップS41
0)、該動画表示コードs104に対応する表示データ
が表示回路111に出力される(ステップS412)。
この結果、CRT101上に、マイクロコンピュータが
表示RAM106に書き込んだ制御データに含まれる表
示コードに+1加算された表示コードが示す図形が表示
される。一方、動画静止画選択信号s117が“0”で
あれば、静止画表示であると判断され、セレクタ出力コ
ードs105として、表示コードs107がROMアド
レス生成回路109に出力され(ステップS411)、
該表示コードs107に対応する表示データが表示回路
111に出力されるため(ステップS412)、CRT
101上に、マイクロコンピュータが表示RAM106
に書き込んだ表示コードが示す図形、つまり最初の画面
に表示された図形と同じ図形が表示される。従って、第
1の制御データの場合は、セレクタ出力コードs105
として動画表示コードs104“1”が、第2の制御デ
ータの場合は、セレクタ出力コードs105として表示
コードs107“3”が出力されることとなり、図2
(c)の初期画面503に表示された第1の制御データ
による図形A及び第2の制御データによる図形Dは、図
2(c)の画面504に示されるように、動画表示を示
す第1の制御データによる図形Aは図形Bに切替えら
れ、また静止画表示を示す第2の制御データによる図形
Dは図形Dのままで表示されることとなる。
First, when the moving picture speed setting circuit 102 counts the vertical synchronizing signal V by the value of the set moving picture speed data (step S404), the moving picture speed setting circuit 102 resets the count value to "0". And the moving image code increment signal s10
2 is output (step S405). Then, the moving picture code generation circuit 103a receiving the moving picture code increment signal s102 compares the moving picture code s103a output last time, here the initial value “0”, with the moving picture control data n in the comparator 202 (step S406). ), If they do not match, "1" is output as the comparison result signal s202, so the AND circuit 203 outputs a logical product s203 every time the moving image code increment signal s102 is input, and the binary counter with reset 204 is counted up. Let Therefore, if the moving image control data n and the moving image code s103a "0" do not match, the reset binary counter 204 is counted up and "1" is output as the moving image code s103a (step S4).
07). Then, in the adder 104, the display code s
107 and the moving image code s10 generated as described above.
3a “1” is added to generate a moving image display code s104 which is display data used when displaying a moving image. For example, in the first control data of FIG. 2A, (display code s107 “0”) + (moving image code s103 “1”) =
(Movie display code s104 “1”) is output, and in the case of the second control data, (display code s107 “3”) +
(Video code s103 “1”) = (Video display code s1
04 "4") is output. Then, in the selector 105, the moving picture display code s1 is generated based on the moving picture still picture selection signal s117 output from the display decoding circuit 107.
Either 04 or display code s107 is selected (step S409). Here, if the moving image / still image selection signal s107 is "1", it is determined that the moving image is displayed, and the display code s is selected as the selector output code s105.
The moving image display code s104 obtained by adding +1 to 107 is RO.
It is output to the M address generation circuit 109 (step S41
0), the display data corresponding to the moving image display code s104 is output to the display circuit 111 (step S412).
As a result, on the CRT 101, the figure indicated by the display code obtained by adding +1 to the display code included in the control data written in the display RAM 106 by the microcomputer is displayed. On the other hand, if the moving image / still image selection signal s117 is "0", it is determined that the still image is displayed, and the display code s107 is output to the ROM address generation circuit 109 as the selector output code s105 (step S411).
Since the display data corresponding to the display code s107 is output to the display circuit 111 (step S412), the CRT
The display RAM 106 is displayed on the microcomputer 101.
The graphic indicated by the display code written in, that is, the graphic that is the same as the graphic displayed on the first screen is displayed. Therefore, in the case of the first control data, the selector output code s105
When the moving image display code s104 “1” is the second control data, the display code s107 “3” is output as the selector output code s105.
The graphic A based on the first control data and the graphic D based on the second control data displayed on the initial screen 503 of (c) are displayed as a first moving image display as shown on the screen 504 of FIG. 2C. The graphic A based on the control data of No. 2 is switched to the graphic B, and the graphic D based on the second control data indicating the still image display is displayed as the graphic D as it is.

【0042】さらに時間が経過して、動画スピード設定
回路102において、再び設定された動画スピードデー
タの値だけの垂直同期信号Vがカウントされると(ステ
ップS404)、動画スピード設定回路102は、カウ
ンタ値をリセットして再び動画コードインクリメント信
号s102を出力する(ステップS405)。そして、
前回出力した動画コードs103a、ここでは“1”
と、動画制御データnとを比較し(ステップS40
6)、一致しなければカウントアップして、動画コード
s103として“2”を出力する(ステップS40
7)。
After a further time has elapsed, when the moving picture speed setting circuit 102 counts the vertical synchronizing signal V by the value of the moving picture speed data set again (step S404), the moving picture speed setting circuit 102 causes the counter The value is reset and the moving image code increment signal s102 is output again (step S405). And
The previously output video code s103a, here "1"
And the moving picture control data n (step S40
6) If they do not match, count up and output "2" as the moving image code s103 (step S40).
7).

【0043】そして、加算器104において、表示コー
ドs107に、上述のようにして生成した動画コードs
103a“2”を加算し、動画表示する際に使用する表
示データである動画表示コードs104を生成する。そ
して、セレクタ105において、動画静止画選択信号s
117に基づいて、上記動画表示コードs104か、上
記表示コードs107かが選択され(ステップS40
9)、その選択されたセレクタ出力コードs105に対
応する図形がCRT101上に表示される。従って、図
2(c)の画面504のように表示されている図形は、
図2(c)の画面505のように、動画表示を示す第1
の制御データによる図形Bは図形Cに切替えられ、また
静止画表示を示す第2の制御データによる図形Dは図形
Dのままで表示されることとなる。
Then, in the adder 104, the moving image code s generated as described above is added to the display code s107.
103a “2” is added to generate a moving image display code s104 which is display data used when displaying a moving image. Then, in the selector 105, the moving image / still image selection signal s
Based on 117, either the moving image display code s104 or the display code s107 is selected (step S40).
9), the graphic corresponding to the selected selector output code s105 is displayed on the CRT 101. Therefore, the figure displayed like the screen 504 of FIG.
As shown in the screen 505 of FIG. 2C, the first showing the moving image display.
The graphic B based on the control data of No. 2 is switched to the graphic C, and the graphic D based on the second control data indicating the still image display is displayed as it is.

【0044】そして、以上のような動作を、動画コード
生成回路103aに書き込まれた動画制御データの値n
回繰り返した後、その次のn+1回目においては、上述
したステップS406で、比較器202において動画制
御データnと、前回出力した動画コードs103a、こ
こでは“n”とを比較することになる。そしてここで
は、動画コードs103aと動画制御データとが一致す
るので、比較結果信号s202として“0”が出力さ
れ、論理積s203は“0”に固定され、リセット付き
バイナリカウンタ204においてカウンタが停止され
る。よってここでは、カウントアップしないで動画コー
ドs103a“n”を出力し、加算器104において、
表示コードs107と、動画コードs103a“n”と
を加算して、上記動画表示コードs104を生成し、セ
レクタ105において動画静止画選択信号s117に基
づいて上記動画表示コードs104か、表示コードs1
07かが選択され(ステップS409)、その選択され
たセレクタ出力コードs105に基づいてCRT101
に画像が表示される。従って、CRT101上に表示さ
れる図形は、動画表示を示す第1の制御データの場合は
前回表示された図形が表示され、また静止画表示を示す
第2の制御データの場合は、図形Dがそのまま表示され
ることとなる。
Then, the above operation is performed by the value n of the moving picture control data written in the moving picture code generation circuit 103a.
After repeating the number of times, the moving image control data n is compared with the moving image code s103a output last time, here “n” in the comparator 202 in the above-described step S406 in the next n + 1-th time. Since the moving image code s103a and the moving image control data match here, "0" is output as the comparison result signal s202, the logical product s203 is fixed to "0", and the counter is stopped in the binary counter with reset 204. It Therefore, here, the moving image code s103a "n" is output without counting up, and the adder 104
The display code s107 and the moving image code s103a "n" are added to generate the moving image display code s104, and the selector 105 outputs the moving image display code s104 or the display code s1 based on the moving image still image selection signal s117.
07 is selected (step S409), and the CRT 101 is selected based on the selected selector output code s105.
The image is displayed on. Therefore, regarding the graphic displayed on the CRT 101, the previously displayed graphic is displayed in the case of the first control data indicating the moving image display, and the graphic D is displayed in the case of the second control data indicating the still image display. It will be displayed as it is.

【0045】ここで、具体的に動画制御データが5であ
り、制御データが表示コード“0”、動画静止画選択ビ
ット“1”を含むものであり、ROM110には図10
に示すように徐々に形を変えた表示データが格納されて
いるとし、また、表示コード“0”には画像701、表
示コード“1”には画図702、表示コード“2”には
画像703、表示コード“3”には画像704、表示コ
ード“4”には画像705、表示コード“5”には画像
706が対応するならば、CRT101上に最初に表示
される図形は、制御データに含まれる表示コード“0”
に対応する画像701であり、動画スピード設定回路1
02から動画コードインクリメント信号s102が出力
される毎に、CRT101上に表示される画像が加算器
104において動画表示に使用する表示コードである動
画表示コードが生成され、画像がマイクロコンピュータ
の制御なしに、画像702、画像703、…、画像70
6とある一定間隔で切り替わり、画像706で停止する
ことになる。
Here, specifically, the moving picture control data is 5, the control data includes the display code "0", and the moving picture still picture selection bit "1".
It is assumed that the display data whose shape is gradually changed is stored as shown in FIG. 7, the image 701 is displayed in the display code “0”, the image 702 is displayed in the display code “1”, and the image 703 is displayed in the display code “2”. If the display code “3” corresponds to the image 704, the display code “4” corresponds to the image 705, and the display code “5” corresponds to the image 706, the graphic first displayed on the CRT 101 corresponds to the control data. Display code “0” included
Is an image 701 corresponding to the video speed setting circuit 1
Every time the video code increment signal s102 is output from 02, the video displayed on the CRT 101 is a video display code that is a display code used for video display in the adder 104, and the image is displayed without control of the microcomputer. , Image 702, image 703, ..., image 70
6 is switched at a certain fixed interval and stops at the image 706.

【0046】以上のように、本実施の形態1によれば、
初期値として、マイクロコンピュータから、上記表示コ
ード及び動画静止画選択信号等を含む制御信号と、表示
位置データと、動画表示に関するデータである動画スピ
ードデータと、動画制御データとを設定し、動画スピー
ド設定回路102において垂直同期信号を上記動画スピ
ードデータの値までカウントする毎に動画コードインク
リメント信号s102を出力し、上記動画コード生成回
路103において該動画コードインクリメント信号s1
02をカウントアップして、加算器104において動画
表示に使用する表示コードである動画表示コードを自動
的に生成し、動画静止画選択信号s117に基づいて、
上記セレクタ105において表示コードs107と上記
動画表示コードs104とのうちのどちらかを選択して
表示するようにしたので、最初にマイクロコンピュータ
から初期値として、CRT101に最初に表示したい画
像、及び動画のスピードや動画に使用する画像の枚数
等、動画に関するデータを設定すれば、マイクロコンピ
ュータにおいて動画表示させるためのアドレスを発生さ
せて表示RAM106に書き込む必要なく、表示画像制
御部100が上記動画表示コードs104をある一定の
タイミングで自動的に生成してCRT101上に動画を
表示することができ、またセレクタ105において表示
コードs107の値をセレクタ出力コードs105とし
て常に出力すれば、動画とはならず静止画を表示するこ
とができる。さらに、垂直同期信号Vを動画スピード設
定回路102においてカウントして、動画コードインク
リメント信号s102が出力される毎に画像を切替える
ようにしているので、動画の表示スピードも、マイクロ
コンピュータからではなく、表示画像制御部100にお
いて管理することができる。この結果、本実施の形態1
における画像表示装置によれば、動画表示する際のマイ
クロコンピュータに負担をかけることなく、画像を次々
に切替えて動画を表示することができる。また、初期値
として設定した上記動画スピードデータの値を変化させ
れば、動画スピード設定回路102にてカウントする垂
直同期信号Vの数が変わることになり、その結果、画像
を切替えるタイミングが変わるため、動画の動きのスピ
ードを変えることができる。
As described above, according to the first embodiment,
As an initial value, a control signal including the above-mentioned display code and video still image selection signal, display position data, video speed data which is data related to video display, and video control data are set as initial values, and the video speed is set. Each time the setting circuit 102 counts the vertical synchronizing signal to the value of the moving image speed data, the moving image code increment signal s102 is output, and the moving image code generation circuit 103 outputs the moving image code increment signal s1.
02 is counted up, a moving image display code which is a display code used for displaying a moving image is automatically generated in the adder 104, and based on the moving image still image selection signal s117,
Since either the display code s107 or the moving image display code s104 is selected and displayed by the selector 105, the image and the moving image of the image and the moving image to be displayed first on the CRT 101 are initially set by the microcomputer. By setting the data relating to the moving image such as the speed and the number of images used for the moving image, it is not necessary for the display image control unit 100 to generate the address for displaying the moving image in the microcomputer and write it in the display RAM 106, and the moving image display code s104. Can be automatically generated at a certain timing to display a moving image on the CRT 101, and if the selector 105 always outputs the value of the display code s107 as the selector output code s105, a still image is not generated. Can be displayed. Further, the vertical synchronizing signal V is counted by the moving picture speed setting circuit 102, and the image is switched every time the moving picture code increment signal s102 is output. Therefore, the moving picture display speed is displayed not by the microcomputer. It can be managed by the image control unit 100. As a result, the first embodiment
According to the image display device in (1), it is possible to switch the images one after another and display the moving image without burdening the microcomputer when displaying the moving image. Further, if the value of the moving picture speed data set as the initial value is changed, the number of vertical synchronizing signals V counted by the moving picture speed setting circuit 102 changes, and as a result, the timing of switching the image changes. , You can change the speed of moving images.

【0047】また、本実施の形態1における動画コード
生成回路103aの構成においては、マイクロコンピュ
ータからの制御なしに、動画表示している画像を所定の
画像で停止させることができる。
Further, in the configuration of the moving image code generation circuit 103a in the first embodiment, the image displayed as a moving image can be stopped at a predetermined image without control from the microcomputer.

【0048】なお、本実施の形態1においては、上記動
画コード生成回路103が、0,1,…と増加して動画制
御データnでとまる動画コードs103が出力される場
合について説明したが、動画コード生成回路103の構
成をかえれば、動画コードs103をn,…3,2,
1,0と減少させて、動きが逆の動画を表示したり、ま
た、動画コードs103を0,1,2,…n,0,1,
2,…n,0…と繰り返すようにして、動画を繰り返し
表示したりできる。
In the first embodiment, the case where the moving picture code generating circuit 103 outputs the moving picture code s103 which increases to 0, 1, ... And which is stopped by the moving picture control data n has been described. If the configuration of the code generation circuit 103 is changed, the moving image code s103 is changed to n, ...
It is decreased to 1,0 to display a moving image with the opposite movement, and the moving image code s103 is 0,1,2, ... n, 0,1,
It is possible to repeatedly display a moving image by repeating 2, ... n, 0.

【0049】(実施の形態1の変形例1)以下、図5を
用いて、動画コードs103が0,1,2…,n, 0,
1,2…,nとサイクリックに繰り返される動画コード
生成回路103bについて説明する。図5は、動画コー
ド生成回路103bの構成を示すブロック図である。
(Modification 1 of Embodiment 1) Hereinafter, referring to FIG. 5, the moving image code s103 is 0, 1, 2, ..., N, 0,
The moving picture code generation circuit 103b that is cyclically repeated 1, 2, ..., N will be described. FIG. 5 is a block diagram showing the configuration of the moving image code generation circuit 103b.

【0050】図5において、動画コード生成回路103
bは、マイクロコンピュータからの動画制御データを格
納し、動画数データs201を出力する動画数レジスタ
201と、その動画数データs201の値と動画コード
s103bとの数値を比較して比較結果信号s302を
出力する比較器302と、その比較結果信号s302と
動画制御データに含まれるリセット信号との論理和s3
01をとるOR回路301と、上記論理和s301によ
りリセットされ、上記動画コードインクリメント信号s
102をカウントアップしていき、そのカウント値を動
画コードs103bとして出力するリセット付きバイナ
リカウンタ204と、を備えている。
In FIG. 5, the moving image code generation circuit 103
b is a moving picture number register 201 which stores moving picture control data from the microcomputer and outputs moving picture number data s201, and compares the value of the moving picture number data s201 with the numerical value of the moving picture code s103b to obtain a comparison result signal s302. The output of the comparator 302, the logical sum s3 of the comparison result signal s302 and the reset signal included in the moving image control data.
The OR circuit 301 taking 01 and the logical sum s301 reset the moving image code increment signal s.
A binary counter 204 with reset, which counts up 102 and outputs the count value as a moving image code s103b, is provided.

【0051】以下、図6を用いて、以上のように構成さ
れた動画コード生成回路103bを有する表示画像制御
部100において、図形を表示する動作を説明する。図
6は、本実施の形態1の変形例1における、表示画像制
御部100の一連の動作を示すフローチャート図であ
る。
The operation of displaying a graphic in the display image control unit 100 having the moving picture code generation circuit 103b configured as described above will be described below with reference to FIG. FIG. 6 is a flow chart diagram showing a series of operations of the display image control unit 100 in the first modification of the first embodiment.

【0052】まず、マイクロコンピュータは、CRT1
01の初期画面に表示する図形の制御データを表示RA
M106に、上記表示位置データを表示位置制御回路1
08に、さらに上記動画スピードデータを動画スピード
設定回路102に、上記動画制御データを動画コード生
成回路103bに書き込む(ステップS601)。な
お、ここでも実施の形態1で説明したのと同様、制御デ
ータは、どの図形を表示するかを示す表示コードと、そ
の表示する図形を動画表示するか否かを示す動画静止画
選択ビットとで構成されているものとし、動画制御デー
タはn(n:整数)であり、また上記動画静止画選択ビ
ットが“1”であれば動画を選択し、“0”であれば静
止画を選択するものとする。
First, the microcomputer is the CRT1.
Display the control data of the figure displayed on the initial screen of 01 RA
The display position data is displayed in M106 in the display position control circuit 1
08, the moving image speed data is written in the moving image speed setting circuit 102, and the moving image control data is written in the moving image code generating circuit 103b (step S601). Here, as described in the first embodiment, the control data also includes a display code indicating which figure is displayed, and a moving image / still image selection bit indicating whether or not the displayed figure is displayed as a moving image. If the moving picture control data is n (n: integer) and the moving picture still picture selection bit is "1", a moving picture is selected, and if it is "0", a still picture is selected. It shall be.

【0053】このようにして、本実施の形態1の変形例
1における表示画像制御部100に上述した各データが
設定されると、動画スピード設定回路102においてカ
ウントが開始される(ステップS602)。
In this way, when the above-mentioned respective data are set in the display image control unit 100 in the first modification of the first embodiment, the moving image speed setting circuit 102 starts counting (step S602).

【0054】ここで、本実施の形態1の変形例1におけ
る動画コード生成回路103bは、マイクロコンピュー
タから動画制御データnが入力されると動画数レジスタ
201に書き込み、また該動画制御データnが入力され
ると同時に、リセット付きバイナリカウンタ204をリ
セットするためリセット信号“1”をOR回路301に
送り、該OR回路301は比較結果信号s302の値に
かかわらず“1”を論理和s301として出力し、リセ
ット付きバイナリカウンタ204をリセットする。これ
により、リセット付きバイナリカウンタ204は、動画
コードs103bの初期値として“0”を出力し、CR
T101上には、まず最初の図形として上記制御データ
で設定された表示コードに対応する図形が表示される
(ステップS603)。
Here, the moving picture code generation circuit 103b in the first modification of the first embodiment writes the moving picture control data n to the moving picture number register 201 when the microcomputer receives the moving picture control data n, and also inputs the moving picture control data n. At the same time, a reset signal “1” is sent to the OR circuit 301 to reset the binary counter with reset 204, and the OR circuit 301 outputs “1” as the logical sum s301 regardless of the value of the comparison result signal s302. , Reset the binary counter 204 with reset. As a result, the binary counter with reset 204 outputs "0" as the initial value of the moving image code s103b, and CR
A graphic corresponding to the display code set in the control data is displayed as the first graphic on T101 (step S603).

【0055】次に、動画スピード設定回路102におい
て垂直同期信号Vのカウントが開始されてから、ある一
定時間が経過し(ステップS604)、上述したように
CRT101上に表示された最初の図形が次の図形に切
り替わるまで(ステップS605〜ステップS612)
の表示画像制御部100の動作について説明する。
Next, after a certain period of time has passed since the vertical synchronizing signal V was started to be counted in the moving picture speed setting circuit 102 (step S604), the first figure displayed on the CRT 101 as described above is next. Until switching to the figure (step S605 to step S612)
The operation of the display image control unit 100 will be described.

【0056】まず、動画スピード設定回路102におい
て、設定された上記動画スピードデータの値だけの垂直
同期信号Vがカウントされると(ステップS604)、
動画スピード設定回路102はカウント値を“0”にリ
セットすると共に、動画コードインクリメント信号s1
02を出力する(ステップS605)。そして、該動画
コードインクリメント信号s102を受けた動画コード
生成回路103bは、比較器302において、前回出力
した動画コードs103b、ここでは初期値“0”と、
動画制御データnとを比較し(ステップS606)、一
致しなければ“0”、一致すればある一定時間“1”と
なり再び“0”となる比較結果信号s302を出力す
る。つまり、比較器302において比較結果が一致しな
ければ、比較結果信号s302は“0”で、且つ動画制
御データによるリセット信号も既にリセットが終了して
いるため“0”であるので、OR回路301からの論理
和s301は“0”となり、リセット付きバイナリカウ
ンタ204はリセット解除される。よって、比較結果が
一致しない場合は、リセット付きバイナリカウンタ20
4は動画コードインクリメント信号s102が入力され
る毎にカウントアップされ、該カウント値を動画コード
s103bとして出力する(ステップS607)。そし
て、加算器104において上記表示コードs107と、
上述のようにしてえられた動画コードs103b、ここ
では“1”とにより、動画表示する際に使用する表示コ
ードである動画表示コードs104を生成する。そし
て、セレクタ105において、上記表示デコード回路1
07から出力された動画静止画選択信号s117に基づ
き、動画表示コードs107か、上記動画表示コードs
104かのどちらかを選択する(ステップS609)。
ここでは、動画静止画選択信号s117が“1”であれ
ば、動画表示であると判断され、セレクタ出力コードs
105として、表示コードs107に+1加算された動
画表示コードs104がROMアドレス生成回路109
に出力され(ステップS610)、該動画表示コードs
104に対応する表示データが表示回路111に出力さ
れる(ステップS612)。この結果、CRT101上
に、マイクロコンピュータが表示RAM106に書き込
んだ制御データに含まれる表示コードに+1加算された
表示コードが示す図形が表示される。一方、動画静止画
選択信号s117が“0”であれば、静止画表示である
と判断され、セレクタ出力コードs105として表示コ
ードs107がROMアドレス生成回路109に出力さ
れ(ステップS611)、該表示コードs107に対応
する表示データが表示回路111に出力されるため(ス
テップS612)、CRT101上には、マイクロコン
ピュータが表示RAM106に書き込んだ制御データに
含まれる表示コードが示す図形、つまり最初の画面に表
示された図形と同じ図形が表示される。
First, when the moving picture speed setting circuit 102 counts the vertical synchronizing signal V by the value of the set moving picture speed data (step S604),
The moving image speed setting circuit 102 resets the count value to "0" and at the same time, the moving image code increment signal s1.
02 is output (step S605). Then, the moving picture code generation circuit 103b receiving the moving picture code increment signal s102, the comparator 302 outputs the moving picture code s103b, which is the initial value “0” in this case,
The moving image control data n is compared (step S606), and if they do not match, “0” is output, and if they match, a comparison result signal s302 that outputs “1” for a certain period of time and becomes “0” again is output. That is, if the comparison result does not match in the comparator 302, the comparison result signal s302 is “0”, and the reset signal by the moving image control data is also “0” because the reset has already been completed. The logical sum s301 from is 0, and the reset binary counter 204 is released from reset. Therefore, if the comparison results do not match, the binary counter with reset 20
4 is counted up each time the moving image code increment signal s102 is input, and the count value is output as the moving image code s103b (step S607). Then, in the adder 104, the display code s107,
The moving image code s103b obtained as described above, which is "1" in this case, generates a moving image display code s104 which is a display code used when displaying a moving image. Then, in the selector 105, the display decoding circuit 1
07, the moving picture display code s107, or the moving picture display code s
Either 104 is selected (step S609).
Here, if the moving image / still image selection signal s117 is "1", it is determined that the moving image is displayed, and the selector output code s
The moving picture display code s104 obtained by adding +1 to the display code s107 is the ROM address generation circuit 109.
Is output to (step S610), and the moving image display code s
Display data corresponding to 104 is output to the display circuit 111 (step S612). As a result, on the CRT 101, the figure indicated by the display code obtained by adding +1 to the display code included in the control data written in the display RAM 106 by the microcomputer is displayed. On the other hand, if the moving image / still image selection signal s117 is "0", it is determined that the still image is displayed, and the display code s107 is output as the selector output code s105 to the ROM address generation circuit 109 (step S611). Since the display data corresponding to s107 is output to the display circuit 111 (step S612), the graphic displayed by the display code included in the control data written in the display RAM 106 by the microcomputer, that is, the first screen is displayed on the CRT 101. The same graphic as the displayed graphic is displayed.

【0057】さらに時間が経過して、動画スピード設定
回路102において、再び上記動画スピードデータの値
だけの垂直同期信号Vがカウントされると(ステップS
604)、動画スピード設定回路102はカウンタ値を
リセットして動画コードインクリメント信号s102を
出力する(ステップS605)。そして、前回出力した
動画コードs103b、ここでは“1”と、動画制御デ
ータnとを比較し(ステップS606)、一致しなけれ
ばカウントアップし、動画コードs103bとして
“2”を出力する(ステップS407)。
When a further time elapses, the moving picture speed setting circuit 102 again counts the vertical synchronizing signal V by the value of the moving picture speed data (step S).
604), the moving image speed setting circuit 102 resets the counter value and outputs the moving image code increment signal s102 (step S605). Then, the previously output moving image code s103b, here "1", is compared with the moving image control data n (step S606). If they do not match, the count is counted up, and "2" is output as the moving image code s103b (step S407). ).

【0058】そして、加算器104において、表示コー
ドs107に、上述のようにして生成した動画コードs
103b“2”を加算して、上記動画表示コードs10
4を生成する。そして、セレクタ105において、動画
静止画選択信号s117に基づき、上記動画表示コード
s104か、表示コードs107かが選択され(ステッ
プs609)、その選択されたセレクタ出力コードs1
05に対応する図形がCRT101に表示される。
Then, in the adder 104, the moving image code s generated as described above is added to the display code s107.
103b “2” is added, and the moving picture display code s10 is added.
4 is generated. Then, the selector 105 selects either the moving picture display code s104 or the display code s107 based on the moving picture still picture selection signal s117 (step s609), and the selected selector output code s1.
A graphic corresponding to 05 is displayed on the CRT 101.

【0059】以上のような動作を動画コード生成回路1
03bに書き込まれた動画制御データn回繰り返した
後、その次のn+1回目において、上述したステップS
606で動画制御データnと、前回出力した動画コード
s103、ここでは“n”とを比較することになり、動
画コードs103と動画制御データとが一致するので、
比較器302がある一定期間“1”となる。そしてこの
とき、動画制御データからのリセット信号は“0”であ
るので、論理和s301はある一定期間“1”となり、
リセット付きバイナリカウンタ204はリセットされ
(ステップS608)、比較結果信号s302が“0”
になった時点でリセット解除される。つまり、実施の形
態1ではn+1回目ではリセット付きバイナリカウンタ
204はリセットされず停止してしまっていたが(図4
のステップS408)、本実施の形態1の変形例1にお
いては、リセット付きバイナリカウンタ204がリセッ
トされるため、該バイナリカウンタ204が停止される
ことなく、次の動画コードインクリメント信号s102
が入力されるとカウントアップを再開し、再び動画制御
データnと動画コードs103とが一致したところでリ
セットされるという動作を繰り返す。
The above-described operation is performed by the moving picture code generation circuit 1
After repeating n times the moving picture control data written in 03b, at the next (n + 1) th time, the above step S
At 606, the moving image control data n is compared with the previously output moving image code s103, here "n", and since the moving image code s103 and the moving image control data match.
The comparator 302 is "1" for a certain period. At this time, since the reset signal from the moving image control data is "0", the logical sum s301 is "1" for a certain period,
The binary counter 204 with reset is reset (step S608), and the comparison result signal s302 is "0".
Reset is released when That is, in the first embodiment, the binary counter with reset 204 stops without being reset at the (n + 1) th time (FIG. 4).
Step S408), in the first modification of the first embodiment, since the binary counter with reset 204 is reset, the next moving image code increment signal s102 is not stopped.
When is input, the count-up is restarted, and the operation of resetting again when the moving image control data n and the moving image code s103 match again is repeated.

【0060】ここで、具体的に動画制御データが5であ
り、制御データが表示コード“0”、動画静止画選択ビ
ット“1”を含むものであり、ROM110には図10
に示すように徐々に形を変えた表示データが格納されて
いるとし、また、表示コード“0”には画像701、表
示コード“1”には画図702、表示コード“2”には
画像703、表示コード“3”には画像704、表示コ
ード“4”には画像705、表示コード“5”には画像
706が対応するならば、CRT101上に最初に表示
される図形は、制御データに含まれる表示コード“0”
に対応する画像701であり、動画スピード設定回路1
02から動画コードインクリメント信号s102が出力
される毎に、CRT101上に表示される画像が加算器
104において動画表示に使用する表示コードである動
画表示コードが生成され、画像がマイクロコンピュータ
の制御なしに、画像702、画像703、…、画像70
6、画像701、画像702、…と繰り返し画像が表示
されることになる。
Here, specifically, the moving picture control data is 5, and the control data includes the display code "0" and the moving picture still picture selection bit "1".
It is assumed that the display data whose shape is gradually changed is stored as shown in FIG. 7, the image 701 is displayed in the display code “0”, the image 702 is displayed in the display code “1”, and the image 703 is displayed in the display code “2”. If the display code “3” corresponds to the image 704, the display code “4” corresponds to the image 705, and the display code “5” corresponds to the image 706, the graphic first displayed on the CRT 101 corresponds to the control data. Display code “0” included
Is an image 701 corresponding to the video speed setting circuit 1
Every time the video code increment signal s102 is output from 02, the video displayed on the CRT 101 is a video display code that is a display code used for video display in the adder 104, and the image is displayed without control of the microcomputer. , Image 702, image 703, ..., image 70
6, the image 701, the image 702, ... Are repeatedly displayed.

【0061】このように、本実施の形態1の変形例1に
おける、動画コード生成回路103bは、マイクロコン
ピュータから動画制御データが入力されると同時にリセ
ットされることで動画コードs103の初期値を“0”
とし、設定された動画制御データnの値まで動画コード
s103をカウントアップし、また、“0”に戻り再び
カウントアップするという動作を繰り返す。この動画コ
ード生成回路103bにより、表示画像制御部100
は、マイクロコンピュータが設定した動画制御データn
の画像数、つまり動画に使用する画像の枚数を切替える
ことで動画を表示し、さらにその動画表示を何回でも繰
り返すことができる。また、マイクロコンピュータが動
画数レジスタ201に“0”を書込み、リセット付きバ
イナリカウンタ204をリセットすることで、動画表示
の繰り返しを停止することもできる。
As described above, in the first modification of the first embodiment, the moving picture code generation circuit 103b is reset at the same time when the moving picture control data is input from the microcomputer, so that the initial value of the moving picture code s103 is set to "". 0 "
Then, the operation of counting up the moving image code s103 up to the value of the set moving image control data n, returning to "0" and counting up again is repeated. The moving image code generation circuit 103b causes the display image control unit 100 to operate.
Is the moving image control data n set by the microcomputer.
It is possible to display a moving image by switching the number of images of, that is, the number of images used for the moving image, and to repeat the displaying of the moving image any number of times. Further, the microcomputer may write “0” in the moving picture number register 201 and reset the binary counter with reset 204, thereby stopping the repetition of the moving picture display.

【0062】(実施の形態1の変形例2)次に、図7を
用いて、n,…3,2,1,0,n,…3,2,1,0
…とサイクリックに減少を繰り返す動画コードs103
が出力される動画コード生成回路103cについて説明
する。図7は、本実施の形態1の変形例2における、動
画コード生成回路103cの構成を示すブロック図であ
る。
(Modification 2 of Embodiment 1) Next, referring to FIG. 7, n, ... 3,2,1,0, n, ... 3,2,1,0
… Video code s103 that cyclically repeats decrease
The moving image code generation circuit 103c that outputs is described. FIG. 7 is a block diagram showing the configuration of the moving image code generation circuit 103c in the second modification of the first embodiment.

【0063】図7において、動画コード生成回路103
cは、マイクロコンピュータからの動画制御データを受
け、動画数データs201を出力する動画数レジスタ2
01と、動画コードs103cを受け、その動画コード
s103cの数値が“0”ならば検出結果信号s401
を出力する比較器401と、その検出結果信号s401
と動画制御データに含まれるリセット信号の論理和s4
02をとるOR回路402と、論理和s402により動
画数データs201をプリセットし、動画コードインク
リメント信号s102をカウントダウンし、カウント値
を動画コードs103として出力するプリセット付きバ
イナリダウンカウンタ403と、を備えている。
In FIG. 7, the moving image code generation circuit 103
c is a moving picture number register 2 that receives moving picture control data from the microcomputer and outputs moving picture number data s201.
01 and the moving image code s103c, and if the numerical value of the moving image code s103c is "0", the detection result signal s401
And the detection result signal s401
And s4 of the reset signals included in the moving image control data
An OR circuit 402 that takes 02, and a preset binary down counter 403 that presets the moving image number data s201 by the logical sum s402, counts down the moving image code increment signal s102, and outputs the count value as the moving image code s103. .

【0064】以下、以上のように構成された動画コード
生成回路103cを有する表示画像制御部100におい
て、図形を表示する動作を説明する。まず、マイクロコ
ンピュータは、CRT101の初期画面に表示する図形
の制御データを表示RAM106に、上記表示位置デー
タを表示位置制御回路108に、さらに上記動画スピー
ドデータを動画スピード設定回路102に、上記動画制
御データを動画コード生成回路103cに書き込む。な
お、ここでも実施の形態1で説明したのと同様、制御デ
ータは、どの図形を表示するかを示す表示コードと、そ
の表示する図形を動画表示するか否かを示す動画静止画
選択ビットとで構成されているものとし、動画制御デー
タはn(n:整数)であり、また上記動画静止画選択ビ
ットが“1”であれば動画を選択し、“0”であれば静
止画を選択するものとする。
The operation of displaying a graphic in the display image control unit 100 having the moving picture code generation circuit 103c configured as described above will be described below. First, the microcomputer displays the control data of the graphic displayed on the initial screen of the CRT 101 in the display RAM 106, the display position data in the display position control circuit 108, the moving picture speed data in the moving picture speed setting circuit 102, and the moving picture control. The data is written in the moving image code generation circuit 103c. Here, as described in the first embodiment, the control data also includes a display code indicating which figure is displayed, and a moving image / still image selection bit indicating whether or not the displayed figure is displayed as a moving image. If the moving picture control data is n (n: integer) and the moving picture still picture selection bit is "1", a moving picture is selected, and if it is "0", a still picture is selected. It shall be.

【0065】このようにして、本実施の形態1の変形例
2における表示画像制御部100に上述した各データが
設定されると、動画スピード設定回路102においてカ
ウントが開始される。
In this way, when the above-mentioned respective data are set in the display image control unit 100 in the second modification of the first embodiment, the moving image speed setting circuit 102 starts counting.

【0066】ここで、本実施の形態1の変形例2におけ
る動画コード生成回路103cは、マイクロコンピュー
タより動画制御データnが入力されると動画数レジスタ
201に書き込み、また該動画制御データnが入力され
ると同時に、プリセット付きバイナリダウンカウンタ4
03に動画数データs201、ここでは“n”をプリセ
ットするため、プリセット信号“1”をOR回路402
に送り、OR回路402は検出結果信号s401の値に
かかわらず“1”を論理和s402として出力し、プリ
セット付きバイナリダウンカウンタ403に動画数デー
タs201“n”をプリセットする。これにより、プリ
セット付きバイナリダウンカウンタ403は、動画コー
ドs103cの初期値として動画数データS201の値
“n”を出力し、CRT101上には、まず最初の図形
として、上記制御データで設定された表示コード+nの
表示コードに対応する図形が表示される。
Here, the moving picture code generation circuit 103c in the second modification of the first embodiment writes the moving picture control data n to the moving picture number register 201 when the microcomputer inputs the moving picture control data n, and also inputs the moving picture control data n. Binary down counter with preset 4
In order to preset the moving image number data s201 in 03, here "n", the preset signal "1" is applied to the OR circuit 402.
The OR circuit 402 outputs "1" as the logical sum s402 regardless of the value of the detection result signal s401, and presets the moving picture number data s201 "n" in the preset binary down counter 403. As a result, the preset binary down counter 403 outputs the value “n” of the moving picture number data S201 as the initial value of the moving picture code s103c, and the display set by the control data is displayed on the CRT 101 as the first figure. A graphic corresponding to the display code of code + n is displayed.

【0067】次に、動画スピード設定回路102におい
て垂直同期信号Vのカウントが開始されてから、ある一
定時間が経過し、上述したようにCRT101上に表示
された最初の図形が次の図形に切り替わるまでの表示画
像制御部100の動作について説明する。
Next, after a certain period of time has passed since the counting of the vertical synchronizing signal V was started in the moving picture speed setting circuit 102, the first figure displayed on the CRT 101 is switched to the next figure as described above. The operation of the display image control unit 100 up to the above will be described.

【0068】まず、動画スピード設定回路102におい
て、設定された上記動画スピードデータの値だけの垂直
同期信号Vがカウントされると、動画スピード設定回路
102はカウント値を“0”にリセットすると共に、動
画コードインクリメント信号s102を出力する。そし
て、該動画コードインクリメント信号s102を受けた
動画コード生成回路103cは、検出器401におい
て、前回出力した動画コードs103c、ここでは初期
値“n”が“0”でなければ“0”を出力し、“0”で
あればある一定期間“1”となり再び“0”となる検出
結果信号s401を出力する。つまり、検出器401に
おいて検出結果が“0”以外ならば、検出結果信号s4
01が“0”で、且つ動画制御データによるプリセット
信号も既にプリセットが終了しているため“0”である
ので、OR回路402からの論理和s402は“0”と
なり、プリセット付きバイナリダウンカウンタ403は
プリセットされない。よって、動画コードs103cが
“0”以外であれば、プリセット付きバイナリダウンカ
ウンタ403は動画コードインクリメント信号s102
が入力される毎にカウントダウンされ、該カウント値を
動画コードs103cとして出力する。そして、加算器
104において上記表示コードs107と、上述のよう
にしてえられた動画コードs103c、ここでは“n−
1”とにより、動画表示する際に使用する表示コードで
ある動画表示コードs104を生成する。そして、セレ
クタ105において、上記表示デコード回路107から
出力された動画静止画選択信号s117に基づき、動画
表示コードs107か、上記動画表示コードs104か
のどちらかを選択する。ここでは、動画静止画選択信号
s117が“1”であれば、動画表示であると判断さ
れ、セレクタ出力コードs105として、上記動画表示
コードs104がROMアドレス生成回路109に出力
され、該動画表示コードs104に対応する表示データ
が表示回路111に出力される。一方、動画静止画選択
信号s117が“0”であれば、静止画表示と判断さ
れ、セレクタ出力コードs105として表示コードs1
07がROMアドレス生成回路109に出力され、該表
示コードs107に対応する表示データが表示回路11
1に出力される。
First, in the moving picture speed setting circuit 102, when the vertical synchronizing signal V corresponding to the set value of the moving picture speed data is counted, the moving picture speed setting circuit 102 resets the count value to "0" and The moving image code increment signal s102 is output. Then, the moving picture code generation circuit 103c receiving the moving picture code increment signal s102 outputs the moving picture code s103c output last time in the detector 401, here "0" if the initial value "n" is not "0". , “0”, the detection result signal s401 which becomes “1” for a certain period and becomes “0” again is output. That is, if the detection result of the detector 401 is other than "0", the detection result signal s4
01 is “0”, and the preset signal by the moving image control data is also “0” because the preset has already been completed. Therefore, the logical sum s402 from the OR circuit 402 becomes “0”, and the binary down counter with preset 403. Is not preset. Therefore, if the moving image code s103c is other than "0", the preset binary down counter 403 determines that the moving image code increment signal s102.
Is counted down every time is input, and the count value is output as the moving image code s103c. Then, in the adder 104, the display code s107 and the moving image code s103c obtained as described above, in this case "n-
1 "generates a moving picture display code s104 which is a display code used when displaying a moving picture. Then, in the selector 105, based on the moving picture still picture selection signal s117 output from the display decoding circuit 107, the moving picture display is performed. Either the code s107 or the moving picture display code s104 is selected.If the moving picture still picture selection signal s117 is "1", it is determined that the moving picture is displayed, and the moving picture is selected as the selector output code s105. The display code s104 is output to the ROM address generation circuit 109, and the display data corresponding to the moving image display code s104 is output to the display circuit 111. On the other hand, if the moving image still image selection signal s117 is "0", the still image is displayed. It is determined to be display, and the display code s1 is selected as the selector output code s105.
07 is output to the ROM address generation circuit 109, and the display data corresponding to the display code s107 is displayed on the display circuit 11
It is output to 1.

【0069】さらに時間が経過して、動画スピード設定
回路102において、再び上記動画スピードデータの値
だけの垂直同期信号Vがカウントされ、動画コードイン
クリメント信号s102が出力される毎に、動画表示コ
ード生成回路103cにおいてカウントダウンされ、動
画コードs103cがn−1,n−2,…と出力される
動作を動画制御データn回繰り返した後、その次のn+
1回目において、動画コードs103cが“0”となる
と、検出結果信号s401がある一定期間“1”とな
る。そしてこの時、動画制御データからのプリセット信
号は“0”であるので、論理和s402はある一定期間
“1”となり、再びプリセット付きバイナリダウンカウ
ンタ403は動画数データs201がプリセットされ、
検査結果信号s401が“0”になった時点でプリセッ
トが解除され、動画コードインクリメント信号s102
が入力されると、カウントダウンを再開し、動画コード
s103cが“0”となったところで、動画数データs
201“n”がプリセットされるという動作を繰り返
す。
After a further lapse of time, the moving picture speed setting circuit 102 again counts the vertical synchronizing signal V corresponding to the value of the moving picture speed data, and every time the moving picture code increment signal s102 is output, the moving picture display code is generated. After the circuit 103c counts down and the moving image code s103c is output as n-1, n-2, ... Repeated n times the moving image control data, the next n +
When the moving image code s103c becomes "0" in the first time, the detection result signal s401 becomes "1" for a certain period. At this time, since the preset signal from the moving image control data is "0", the logical sum s402 becomes "1" for a certain period of time, and the preset binary down counter 403 is preset with the moving image number data s201 again.
When the inspection result signal s401 becomes “0”, the preset is released and the moving image code increment signal s102
Is input, the countdown is restarted, and when the video code s103c becomes "0", the video number data s
The operation of presetting 201 "n" is repeated.

【0070】ここで、具体的に動画制御データが5であ
り、制御データが表示コード“0”、動画静止画選択ビ
ット“1”を含むものであり、ROM110には図10
に示すように徐々に形を変えた表示データが格納されて
いるとし、また、表示コード“0”には画像701、表
示コード“1”には画図702、表示コード“2”には
画像703、表示コード“3”には画像704、表示コ
ード“4”には画像705、表示コード“5”には画像
706が対応するならば、CRT101上に最初に表示
される図形は、制御データに含まれる表示コード“5”
に対応する画像706であり、動画スピード設定回路1
02から動画コードインクリメント信号s102が出力
される毎に、CRT101上に表示される画像が加算器
104において動画表示に使用する表示コードである動
画表示コードが生成され、画像がマイクロコンピュータ
の制御なしに、画像705、画像704、…、画像70
1、画像706、画像705、…と逆回転で繰り返し画
像が表示されることになる。
Here, specifically, the moving picture control data is 5, the control data includes the display code "0", and the moving picture still picture selection bit "1".
It is assumed that the display data whose shape is gradually changed is stored as shown in FIG. 7, the image 701 is displayed in the display code “0”, the image 702 is displayed in the display code “1”, and the image 703 is displayed in the display code “2”. If the display code “3” corresponds to the image 704, the display code “4” corresponds to the image 705, and the display code “5” corresponds to the image 706, the graphic first displayed on the CRT 101 corresponds to the control data. Display code "5" included
Is an image 706 corresponding to the video speed setting circuit 1
Every time the video code increment signal s102 is output from 02, the video displayed on the CRT 101 is a video display code that is a display code used for video display in the adder 104, and the image is displayed without control of the microcomputer. , Image 705, image 704, ..., image 70
1, the image 706, the image 705, ... And the image is repeatedly displayed in the reverse rotation.

【0071】このように、本実施の形態1の変形例2に
おける、動画コード生成回路103cは、マイクロコン
ピュータから動画制御データが入力されると同時に、動
画制御データの値にプリセットされることで動画コード
s103cの初期値を“n”とし、該動画コードs10
3cが“0”になるまで動画コードs103をカウント
ダウンし、動画コードs103cが“0”になると再び
動画制御データの値にプリセットされ、カウントダウン
するという動作を繰り返す。この動画コード生成回路1
03cにより、表示画像制御部100は、マイクロコン
ピュータが設定した動画制御データnの画像数、つまり
動画に使用する画像の枚数を切替えることで、逆の動き
をする動画を表示して、その動画表示を何回でも繰り返
すことができる。また、マイクロコンピュータが動画数
レジスタ201に“0”を書込み、プリセット付きバイ
ナリダウンカウンタ403に“0”をプリセットするこ
とで、動画表示の繰り返しを停止することもできる。
As described above, in the moving picture code generation circuit 103c in the second modification of the first embodiment, the moving picture control data is preset at the same time as the moving picture control data is input from the microcomputer. The initial value of the code s103c is "n", and the moving image code s10
The moving image code s103 is counted down until 3c becomes "0", and when the moving image code s103c becomes "0", it is preset to the value of the moving image control data again, and the count down operation is repeated. This video code generation circuit 1
03c, the display image control unit 100 switches the number of images of the moving image control data n set by the microcomputer, that is, the number of images used for the moving image, thereby displaying the moving image in the opposite direction, and displaying the moving image. Can be repeated any number of times. Further, the microcomputer can write "0" in the moving picture number register 201 and preset "0" in the preset binary down counter 403 to stop repeating the moving picture display.

【0072】なお、本実施の形態1及びその変形例1,
2において、制御データは上記表示コードと上記動画静
止画選択ビットとを含むものであるとしたが、例えば色
コードを含むものであってもよく、その場合、図2
(a)に示す制御データに色コードを示す色ビットが含
まれ、例えばその色ビットが“1”である場合は、予め
用意されている赤系統の色パレットAを使い、色コード
が“2”である場合は、予め用意されている青系統の色
パレットBを使用するようにすれば、同じ図形表示でも
色を変化させることが可能となる。
The first embodiment and its modification 1,
2, the control data includes the display code and the moving image / still image selection bit, but may include, for example, a color code. In that case, FIG.
If the control data shown in (a) includes a color bit indicating a color code, and the color bit is "1", for example, a red-based color palette A prepared in advance is used, and the color code is "2". In the case of “”, if the blue-based color palette B prepared in advance is used, it is possible to change the color even with the same graphic display.

【0073】また、本実施の形態1においては、0,
1,…と増加して動画制御データnでとまる動画コード
s103aを出力する動画コード生成回路103aにつ
いて、また、実施の形態1の変形例1では、0,1,
2,…n,0,1,2,…n,0…と繰り返す動画コー
ドs103bを出力する動画コード生成回路103bに
ついて、また、実施の形態1の変形例2では、n,…
3,2,1,0と減少する動画コードs103cを出力
する動画コード生成回路103cについて説明したが、
上記動画コード生成回路103が、図3、図5、図7に
示される上記動画コード生成回路103a〜103cを
組み合わせた回路から構成されるものであってもよい。
例えば、増加あるいは減少してある所定値で停止され
る、また該所定値までの増加あるいは減少がサイクリッ
クに繰り返される動画コードs103が出力される場合
の動画コード生成回路103の構成は、図8に示される
ようなものが考えられ、このような場合、マイクロコン
ピュータから、上記動画制御データを入力すると同時
に、動画コードs103を動画制御データの値で停止さ
せるのか、繰り返しさせるのかどうかを選択する繰り返
し/停止切替え信号と、該動画コードをs103を増加
させるか、減少させるかどうかを示すアップ/ダウン切
替え信号とを入力する必要がある。
In the first embodiment, 0,
For the moving picture code generation circuit 103a that outputs the moving picture code s103a that increases to 1, ... and stops at the moving picture control data n, and in the first modification of the first embodiment, 0, 1,
2, ... n, 0,1,2, ... n, 0 ... The moving picture code generation circuit 103b that outputs the repeating moving picture code s103b, and in the second modification of the first embodiment, n ,.
The moving picture code generation circuit 103c that outputs the moving picture code s103c that decreases as 3, 2, 1, 0 has been described.
The moving picture code generation circuit 103 may be composed of a circuit in which the moving picture code generation circuits 103a to 103c shown in FIGS. 3, 5, and 7 are combined.
For example, the configuration of the moving image code generation circuit 103 in the case where the moving image code s103 that is stopped at a predetermined value that has increased or decreased or is cyclically increased or decreased to the predetermined value is output is shown in FIG. In such a case, it is possible to input the above moving image control data from the microcomputer and at the same time, to select whether to stop the moving image code s103 at the value of the moving image control data or repeat it. It is necessary to input the / stop switching signal and the up / down switching signal indicating whether to increase or decrease s103 of the moving image code.

【0074】さらに、本実施の形態1及びその変形例
1,2では、表示する画像は図形であるものとしたが、
図形以外であっても、例えば絵や文字などの画像であっ
ても、本発明は適用可能である。
Furthermore, in the first embodiment and the first and second modifications thereof, the image to be displayed is assumed to be a graphic.
The present invention is applicable not only to figures but also to images such as pictures and characters.

【0075】[0075]

【発明の効果】以上のように本発明の請求項1に記載の
画像表示装置によれば、静止画表示、または複数の静止
画を切替えることによる動画表示を行う画像表示装置に
おいて、表示画面上に表示される画像の表示コードと、
該表示コードが示す画像を動画とするか否かを示す動画
静止画選択信号と、を少なくとも含む制御データを記憶
する第1のメモリと、上記表示画面上に表示される全て
の画像の表示データをあらかじめ記憶している第2のメ
モリと、前記第1のメモリから上記制御データを読み出
して、上記表示コードと、上記動画静止画選択信号とを
出力するデコード回路と、カウントされた垂直同期信号
の値がある設定値になると出力されるインクリメント信
号を受け、設定された動画に使用される画像数に基づい
て、該インクリメント信号をカウントし、増加、減少、
あるいはサイクリックに繰り返される該カウント値を、
動画コードとして出力する動画コード生成回路と、上記
表示コードから、上記動画コードの初期値を用いて静止
画表示する場合に使用する表示コードである初期表示コ
ードと、上記動画コードを用いて動画表示する場合に使
用する表示コードである動画表示コードと、を生成する
加算器と、上記動画静止画選択信号に基づいて、上記動
画表示コードと上記初期表示コードとのうちのどちらか
を選択するセレクタと、前記セレクタにおいて選択され
た表示コードを受けて、該表示コードに対応する表示デ
ータを格納している上記第2のメモリのアドレスを出力
するアドレス生成回路と、を備えるようにしたので、マ
イクロコンピュータが最初の表示画像を設定するだけ
で、以降の動画表示に関して何ら制御をしなくても、動
画表示を行うことができ、マイクロコンピュータの負担
を軽減し、装置全体のパフォーマンスを上げることがで
きる。また、一つの画面上でも動画となる画像と静止画
の画像を区別して表示ができ、マイクロコンピュータが
動画スピードや動画枚数などの情報を初期に設定するだ
けで、動画の動きのスピードを制御し、設定した動画の
画面数で動画を停止させたり、設定した動画の画面数で
動画を繰り返したり、動きが逆である動画を表示するこ
とがで可能である。
As described above, according to the image display device of the first aspect of the present invention, the image display device for displaying a still image or a moving image by switching a plurality of still images is displayed on the display screen. Display code of the image displayed in
A first memory for storing control data including at least a moving image / still image selection signal indicating whether or not the image indicated by the display code is a moving image, and display data for all images displayed on the display screen. And a decoding circuit for reading the control data from the first memory and outputting the display code and the moving image / still image selection signal, and a counted vertical synchronization signal. Receives an increment signal that is output when the value of becomes a certain set value, counts the increment signal based on the number of images used for the set moving image, increases, decreases,
Alternatively, the count value that is cyclically repeated is
A video code generation circuit that outputs a video code, and an initial display code that is a display code used when a still image is displayed from the above display code using the initial value of the above video code, and a video display using the above video code And a selector that selects one of the moving image display code and the initial display code based on the moving image still image selection signal. And an address generation circuit for receiving the display code selected by the selector and outputting the address of the second memory storing the display data corresponding to the display code. The computer can set the first display image and display the moving image without controlling the subsequent moving image display. Can, to reduce the burden of the micro-computer, it is possible to increase the performance of the entire apparatus. In addition, it is possible to display moving images and still images separately on a single screen, and the microcomputer can set the moving speed and the number of moving images at the beginning to control the moving speed of the moving images. It is possible to stop the moving image at the set number of moving image screens, repeat the moving image at the set number of moving image screens, or display the moving image having the opposite motion.

【0076】また、本発明の請求項2に記載の画像表示
装置によれば、請求項1に記載の画像表示装置におい
て、上記動画コード生成回路が、上記設定された動画に
使用される画像数を記憶するレジスタと、上記レジスタ
に記憶された画像数と上記動画コードの値とを比較する
比較器と、上記比較器において、上記画像数と上記動画
コードの値とが一致しない場合は入力される上記インク
リメント信号をカウントアップし、上記画像数と上記動
画コードの値とが一致する場合はカウントを停止し、そ
の出力を上記動画コードとするバイナリカウンタと、を
備えるようにしたので、設定された値でカウントアップ
を停止させる動作を画像表示装置側で管理して停止させ
ることができ、予め設定された動画枚数で動きを停止す
る動画をマイクロコピュータに負担をかけることなく表
示する装置を提供することができる。
According to the image display device of the second aspect of the present invention, in the image display device of the first aspect, the number of images used in the moving image code generation circuit is set. In the register that stores the number of images, the comparator that compares the number of images stored in the register with the value of the moving image code, and if the number of images does not match the value of the moving image code in the comparator, the value is input. The increment signal is counted up, and when the number of images and the value of the moving image code match, counting is stopped, and a binary counter whose output is the moving image code is provided. It is possible to manage the operation of stopping the count-up by the specified value on the image display device side and stop the operation. It is possible to provide a device for displaying without placing a burden to Yuta.

【0077】また、本発明の請求項3に記載の画像表示
装置によれば、請求項1に記載の画像表示装置におい
て、上記動画コード生成回路が、上記設定された動画に
使用される画像数を記憶するレジスタと、上記レジスタ
に記憶された画像数と上記動画コードの値とを比較する
比較器と、上記比較器において、上記画像数と上記動画
コードの値とが一致しない場合は入力される上記インク
リメント信号をカウントアップし、上記画像数と上記動
画コードの値とが一致する場合はカウントをリセット
し、その出力を上記動画コードとするバイナリカウンタ
と、を備えるようにしたので、設定された値までカウン
トアップし、該設定された値をリセットして再び“0”
から上記設定された値までカウントアップする動作を画
像表示装置側で管理して繰り返すことができ、予め設定
された動画の枚数で動きを繰り返す動画をマイクロコピ
ュータに負担をかけることなく表示する装置を提供する
ことができる。
According to the image display device of the third aspect of the present invention, in the image display device of the first aspect, the number of images used for the set moving image by the moving image code generation circuit. In the register that stores the number of images, the comparator that compares the number of images stored in the register with the value of the moving image code, and if the number of images does not match the value of the moving image code in the comparator, the value is input. The increment signal is counted up, and when the number of images and the value of the moving image code match, the count is reset, and a binary counter whose output is the moving image code is provided. Counts up to the specified value, resets the set value, and returns to "0"
From the above, the operation of counting up from the above set value can be managed and repeated on the side of the image display device, and a device that displays a moving image that repeats the movement with a preset number of moving images without burdening the microcomputer is provided. Can be provided.

【0078】また、本発明の請求項4に記載の画像表示
装置によれば、請求項1に記載の画像表示装置におい
て、上記動画コード生成回路が、上記設定された動画に
使用される画像数を記憶するレジスタと、上記動画コー
ドが所定の数値であることを検出する検出器と、上記検
出器の出力が所定の数値の検出を示さない場合は入力さ
れる上記インクリメント信号をカウントダウンし、上記
検出器の出力が所定の数値の検出を示す場合は上記レジ
スタに記憶された画像数をプリセットし、その出力を上
記動画コードとするバイナリダウンカウンタと、を備え
るようにしたので、設定された値から“0”までカウン
トダウンし、該設定された値に再びプリセットして
“0”までカウントダウンする動作を画像表示装置側で
管理して繰り返すことができ、予め設定された動画の枚
数で動きを逆に繰り返す動画をマイクロコピュータに負
担をかけることなく表示する装置を提供することができ
る。
Further, according to the image display device described in claim 4 of the present invention, in the image display device described in claim 1, the number of images used for the set moving image by the moving image code generation circuit. A register for storing, a detector for detecting that the video code has a predetermined numerical value, and counting down the increment signal that is input when the output of the detector does not indicate detection of the predetermined numerical value, When the output of the detector indicates the detection of a predetermined numerical value, the number of images stored in the register is preset, and the binary down counter having the output as the moving image code is provided. The operation of counting down from 0 to “0”, presetting again to the set value, and counting down to “0” can be managed and repeated on the image display device side. Come, it is possible to provide a device for displaying without burdening the video repeating movement to reverse the micro Kopyuta in the number of preset video.

【0079】また、本発明の請求項5に記載の画像表示
方法は、静止画表示、または複数の静止画を切替えるこ
とによる動画表示を行う画像表示方法において、表示す
る画像の表示コードと、該表示する画像を動画とするか
否かを示す動画静止画選択ビットと、を少なくとも含む
制御データと、動画を切替えるタイミングを示す動画ス
ピードデータと、動画に使用する画像数を示す動画制御
データと、を入力するデータ入力ステップと、垂直同期
信号のカウントを開始するカウント開始ステップと、動
画コードの初期値を作成し、該動画コードの初期値と上
記表示コードとにより作成された初期表示コードが示す
画像を表示装置に表示する初期画面表示ステップと、垂
直同期信号を上記動画スピードデータの値までカウント
する毎にリセットして、インクリメント信号を出力する
インクリメント信号出力ステップと、上記インクリメン
ト信号を受ける毎に、その時点の動画コードが所定値で
あるか判定し、その判定結果に従って、動画コードを生
成する動画コード生成ステップと、上記動画コードを用
いて、上記初期表示コードから動画表示する場合に使用
する表示コードである動画表示コードを生成する動画表
示コード生成ステップと、上記動画静止画選択ビットに
基づいて、上記動画表示コードと上記初期表示コードと
のうちのどちらかを選択する選択ステップと、上記選択
ステップにおいて選択された表示コードが示す画像を表
示装置に表示させる画像表示ステップ、とを有し、上記
インクリメント信号出力ステップと上記画像表示ステッ
プとの間でループを形成し、上記動画コード生成ステッ
プは、上記判定結果が不一致であれば上記その時点の動
画コードを+1あるいは−1し、上記判定結果が一致で
あれば上記その時点の動画コードを初期値に戻すもので
あるので、垂直同期信号をカウントすることにより一定
時間で表示コードを増加あるいは減少し、それを繰り返
すため、該表示コードに対応する画像も次々切り替わ
り、マイクロコンピュータに負担をかけることなくあら
かじめ設定された動画の枚数で動きを繰り返す動画を表
示することができる。
The image display method according to claim 5 of the present invention is a display code of an image to be displayed in the image display method for displaying a still image or a moving image by switching a plurality of still images, Control data including at least a video still image selection bit indicating whether or not the image to be displayed is a moving image, moving image speed data indicating the timing of switching the moving image, and moving image control data indicating the number of images used for the moving image, A data input step of inputting, a count start step of starting counting of the vertical synchronizing signal, an initial value of the moving picture code is created, and an initial display code created by the initial value of the moving picture code and the display code is shown. Initial screen display step of displaying the image on the display device, and reset every time the vertical sync signal is counted up to the value of the moving picture speed data An increment signal output step of outputting an increment signal, and a moving image code generation step of determining whether the moving image code at that time is a predetermined value each time the increment signal is received and generating a moving image code according to the determination result. A moving picture display code generating step of generating a moving picture display code which is a display code used when displaying a moving picture from the initial display code using the moving picture code, and displaying the moving picture based on the moving picture still picture selection bit. A selection step of selecting one of the code and the initial display code, and an image display step of displaying an image indicated by the display code selected in the selection step on a display device, and the increment signal output A loop is formed between the step and the image display step, and In the code generation step, if the determination result does not match, the moving image code at the time point is incremented by +1 or -1, and if the determination result is matched, the moving image code at the time point is returned to the initial value. The display code is incremented or decremented for a certain period of time by counting the vertical synchronization signals, and this is repeated, so the images corresponding to the display code are also switched one after another, and the preset number of moving images without burdening the microcomputer. You can display a moving image with.

【0080】また、本発明の請求項6に記載の画像表示
方法によれば、静止画表示、または複数の静止画を切替
えることによる動画表示を行う画像表示方法において、
表示する画像の表示コードと、該表示する画像を動画と
するか否かを示す動画静止画選択ビットと、を少なくと
も含む制御データと、動画を切替えるタイミングを示す
動画スピードデータと、動画に使用する画像数を示す動
画制御データと、を入力するデータ入力ステップと、垂
直同期信号のカウントを開始するカウント開始ステップ
と、動画コードの初期値を作成し、該動画コードの初期
値と上記表示コードとにより作成された初期表示コード
が示す画像を表示装置に表示する初期画面表示ステップ
と、垂直同期信号を上記動画スピードデータの値までカ
ウントする毎にリセットして、インクリメント信号を出
力するインクリメント信号出力ステップと、上記インク
リメント信号を受ける毎に、その時点の動画コードが所
定値であるか判定し、その判定結果に従って、動画コー
ドを生成する動画コード生成ステップと、上記動画コー
ドを用いて、上記初期表示コードから動画表示する場合
に使用する表示コードである動画表示コードを生成する
動画表示コード生成ステップと、上記動画静止画選択ビ
ットに基づいて、上記動画表示コードと上記初期表示コ
ードとのうちのどちらかを選択する選択ステップと、上
記選択ステップにおいて選択された表示コードが示す画
像を表示装置に表示させる画像表示ステップ、とを有
し、上記インクリメント信号出力ステップと上記画像表
示ステップとの間でループを形成し、上記動画コード生
成ステップは、上記判定結果が不一致であれば上記その
時点の動画コードを+1あるいは−1し、上記判定結果
が一致であれば、上記その時点の動画コードをその値で
停止させるものであるので、垂直同期信号をカウントす
ることにより一定時間で表示コードを増加あるいは減少
し、設定された数値で増加あるいは減少を停止するた
め、該表示コードに対応する画像もカウンタが停止する
まで次々切り替り、マイクロコンピュータに負担をかけ
ることなくあらかじめ設定された動画の枚数で動き停止
する動画を表示することができる。
According to the image display method of the sixth aspect of the present invention, in the image display method for displaying a still image or a moving image by switching a plurality of still images,
Control code including at least a display code of an image to be displayed and a moving image still image selection bit indicating whether or not the image to be displayed is a moving image, moving image speed data indicating a timing for switching the moving image, and used for the moving image. A data input step of inputting moving image control data indicating the number of images, a count start step of starting counting of the vertical synchronizing signal, an initial value of the moving image code, and an initial value of the moving image code and the display code. The initial screen display step of displaying the image indicated by the initial display code created on the display device, and the increment signal output step of resetting each time the vertical synchronization signal is counted up to the value of the moving picture speed data and outputting the increment signal. Every time the above increment signal is received, it is determined whether the video code at that time is a predetermined value. A video code generation step for generating a video code according to the determination result, and a video display code generation for generating a video display code which is a display code used when displaying a video from the initial display code using the video code. A step, a selection step of selecting one of the video display code and the initial display code based on the video still image selection bit, and an image indicated by the display code selected in the selection step. And an image display step for displaying, and forming a loop between the increment signal output step and the image display step, the moving image code generating step, if the determination result does not match, at the time point If the video code is incremented by +1 or -1 and the above judgment results are in agreement, the video at that point Since the code is stopped at that value, the display code is increased or decreased at a certain time by counting the vertical sync signal, and the increase or decrease is stopped at the set numerical value, so it corresponds to the display code. The images to be displayed are also switched one after another until the counter stops, and a moving image that stops moving can be displayed with a preset number of moving images without burdening the microcomputer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態1に係る、画像表示装置の
構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an image display device according to a first embodiment of the present invention.

【図2】本発明の実施の形態1に係る、動画表示の一例
を具体的に示すための図である。
FIG. 2 is a diagram specifically showing an example of a moving image display according to the first embodiment of the present invention.

【図3】本発明の実施の形態1に係る、増加してある所
定値で停止する動画コードを出力する動画コード生成回
路103の構成を示すブロック図である。
FIG. 3 is a block diagram showing a configuration of a moving image code generation circuit 103 that outputs a moving image code that stops at an increasing predetermined value according to the first embodiment of the present invention.

【図4】本発明の実施の形態1の画像表示装置におい
て、図形を表示する場合の表示画像制御部の一連の動作
を示すフローチャート図である。
FIG. 4 is a flowchart showing a series of operations of a display image control unit when displaying a graphic in the image display device according to the first embodiment of the present invention.

【図5】本発明の実施の形態1の変形例1に係る、ある
所定値までの増加を繰り返す動画コードを出力する動画
コード生成回路の内部構成を示すブロック図である。
FIG. 5 is a block diagram showing an internal configuration of a moving picture code generation circuit that outputs a moving picture code that repeatedly increases up to a predetermined value according to a first modification of the first embodiment of the present invention.

【図6】本発明の実施の形態1の変形例1の画像表示装
置において、図形を表示する場合の表示画像制御部の一
連の動作を示すフローチャート図である。
FIG. 6 is a flowchart showing a series of operations of a display image control unit in the case of displaying a figure in the image display device of the first modification of the first embodiment of the present invention.

【図7】本発明の実施の形態1の変形例2に係る、ある
所定値からの減少を繰り返す動画コードを出力する動画
コード生成回路の内部構成を示すブロック図である。
FIG. 7 is a block diagram showing an internal configuration of a moving picture code generation circuit that outputs a moving picture code that repeatedly decreases from a predetermined value according to a second modification of the first embodiment of the present invention.

【図8】本発明の実施の形態1に係る、ある所定値まで
の増加または減少が、その値で停止、あるいは繰り返す
動画コードが出力される動画コード生成回路の内部構成
を示すブロック図である。
FIG. 8 is a block diagram showing an internal configuration of a moving picture code generation circuit according to the first embodiment of the present invention, which outputs a moving picture code that stops or repeats at a predetermined increase or decrease to a predetermined value. .

【図9】従来における、画像表示装置の構成を示すブロ
ック図である。
FIG. 9 is a block diagram showing a configuration of a conventional image display device.

【図10】ROMに予め格納されている画像の具体例を
示す図である。
FIG. 10 is a diagram showing a specific example of an image stored in advance in a ROM.

【符号の説明】[Explanation of symbols]

100,600 表示画像制御部 101 CRT 102 動画スピード設定回路 103,103a,103b,103c 動画コード生
成回路 104 加算器 105 セレクタ 106 表示RAM 107 表示デコード回路 108 表示位置制御回路 109 ROMアドレス生成回路 110 ROM 111 表示回路 201 動画数レジスタ 202,302 比較器 203 AND回路 204 リセット付きバイナリカウンタ 301,402 OR回路 401 検出器 403 プリセット付きバイナリダウンカウンタ 501 表示コード 502 動画静止画選択ビット 503 初期画面 504,505 画面 701,702,703,704,705,706 画
100,600 Display image control unit 101 CRT 102 Video speed setting circuit 103, 103a, 103b, 103c Video code generation circuit 104 Adder 105 Selector 106 Display RAM 107 Display decoding circuit 108 Display position control circuit 109 ROM address generation circuit 110 ROM 111 Display circuit 201 Video number register 202, 302 Comparator 203 AND circuit 204 Binary counter with reset 301, 402 OR circuit 401 Detector 403 Binary down counter with preset 501 Display code 502 Video still image selection bit 503 Initial screen 504, 505 Screen 701 , 702, 703, 704, 705, 706 images

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 静止画表示、または複数の静止画を切替
えることによる動画表示を行う画像表示装置において、 表示画面上に表示される画像の表示コードと、該表示コ
ードが示す画像を動画とするか否かを示す動画静止画選
択信号と、を少なくとも含む制御データを記憶する第1
のメモリと、 上記表示画面上に表示される全ての画像の表示データを
あらかじめ記憶している第2のメモリと、 前記第1のメモリから上記制御データを読み出して、上
記表示コードと、上記動画静止画選択信号とを出力する
デコード回路と、 カウントされた垂直同期信号の値がある設定値になると
出力されるインクリメント信号を受け、設定された動画
に使用される画像数に基づいて、該インクリメント信号
をカウントし、増加、減少、あるいはサイクリックに繰
り返される該カウント値を、動画コードとして出力する
動画コード生成回路と、 上記表示コードから、上記動画コードの初期値を用いて
静止画表示する場合に使用する表示コードである初期表
示コードと、上記動画コードを用いて動画表示する場合
に使用する表示コードである動画表示コードと、を生成
する加算器と、 上記動画静止画選択信号に基づいて、上記動画表示コー
ドと上記初期表示コードとのうちのどちらかを選択する
セレクタと、 前記セレクタにおいて選択された表示コードを受けて、
該表示コードに対応する表示データを格納している上記
第2のメモリのアドレスを出力するアドレス生成回路
と、を備える、 ことを特徴とした画像表示装置。
1. An image display device for displaying a still image or a moving image by switching a plurality of still images, wherein a display code of an image displayed on a display screen and an image indicated by the display code are used as a moving image. A control data including at least a moving image / still image selection signal indicating whether or not
Memory, a second memory in which display data of all images displayed on the display screen are stored in advance, the control data is read from the first memory, and the display code and the moving image are read. A decode circuit that outputs a still image selection signal and an increment signal that is output when the value of the counted vertical synchronizing signal reaches a certain set value, and the increment is performed based on the number of images used for the set moving image. When a still image is displayed using the initial value of the video code from the display code, which counts signals and outputs the count value that is incremented, decremented, or cyclically repeated as a video code. The initial display code that is the display code used for and the display code that is used when displaying a video using the above video code An adder for generating a video display code, a selector for selecting one of the video display code and the initial display code based on the video still image selection signal, and the display selected by the selector. Receive the code,
An image display device, comprising: an address generation circuit that outputs an address of the second memory that stores display data corresponding to the display code.
【請求項2】 請求項1に記載の画像表示装置におい
て、 上記動画コード生成回路が、 上記設定された動画に使用される画像数を記憶するレジ
スタと、 上記レジスタに記憶された画像数と上記動画コードの値
とを比較する比較器と、 上記比較器において、上記画像数と上記動画コードの値
とが一致しない場合は入力される上記インクリメント信
号をカウントアップし、上記画像数と上記動画コードの
値とが一致する場合はカウントを停止し、その出力を上
記動画コードとするバイナリカウンタと、を備える、 ことを特徴とした画像表示装置。
2. The image display device according to claim 1, wherein the moving picture code generation circuit stores a register for storing the number of images used for the set moving picture, the number of images stored in the register, and the register. When the number of images does not match the value of the moving image code in the comparator that compares the value of the moving image code, the increment signal that is input is counted up, and the number of images and the moving image code And a binary counter having the output as the moving image code, the image display device.
【請求項3】 請求項1に記載の画像表示装置におい
て、 上記動画コード生成回路が、 上記設定された動画に使用される画像数を記憶するレジ
スタと、 上記レジスタに記憶された画像数と上記動画コードの値
とを比較する比較器と、 上記比較器において、上記画像数と上記動画コードの値
とが一致しない場合は入力される上記インクリメント信
号をカウントアップし、上記画像数と上記動画コードの
値とが一致する場合はカウントをリセットし、その出力
を上記動画コードとするバイナリカウンタと、を備え
る、 ことを特徴とした画像表示装置。
3. The image display device according to claim 1, wherein the moving picture code generation circuit stores a register for storing the number of images used for the set moving picture, the number of images stored in the register, and the register. When the number of images does not match the value of the moving image code in the comparator that compares the value of the moving image code, the increment signal that is input is counted up, and the number of images and the moving image code And a binary counter having the output as the moving image code, the image display device characterized by comprising:
【請求項4】 請求項1に記載の画像表示装置におい
て、 上記動画コード生成回路が、 上記設定された動画に使用される画像数を記憶するレジ
スタと、 上記動画コードが所定の数値であることを検出する検出
器と、 上記検出器の出力が所定の数値の検出を示さない場合は
入力される上記インクリメント信号をカウントダウン
し、上記検出器の出力が所定の数値の検出を示す場合は
上記レジスタに記憶された画像数をプリセットし、その
出力を上記動画コードとするバイナリダウンカウンタ
と、を備える、 ことを特徴とした画像表示装置。
4. The image display device according to claim 1, wherein the moving picture code generation circuit has a register for storing the number of images used for the set moving picture, and the moving picture code has a predetermined numerical value. And a detector that detects, and counts down the increment signal that is input when the output of the detector does not indicate detection of a predetermined numerical value, and the register when the output of the detector indicates detection of a predetermined numerical value. An image display device, comprising: a binary down counter that presets the number of images stored in, and uses the output as the moving image code.
【請求項5】 静止画表示、または複数の静止画を切替
えることによる動画表示を行う画像表示方法において、 表示する画像の表示コードと、該表示する画像を動画と
するか否かを示す動画静止画選択ビットと、を少なくと
も含む制御データと、動画を切替えるタイミングを示す
動画スピードデータと、動画に使用する画像数を示す動
画制御データと、を入力するデータ入力ステップと、 垂直同期信号のカウントを開始するカウント開始ステッ
プと、 動画コードの初期値を作成し、該動画コードの初期値と
上記表示コードとにより作成された初期表示コードが示
す画像を表示装置に表示する初期画面表示ステップと、 垂直同期信号を上記動画スピードデータの値までカウン
トする毎にリセットして、インクリメント信号を出力す
るインクリメント信号出力ステップと、 上記インクリメント信号を受ける毎に、その時点の動画
コードが所定値であるか判定し、その判定結果に従っ
て、動画コードを生成する動画コード生成ステップと、 上記動画コードを用いて、上記初期表示コードから動画
表示する場合に使用する表示コードである動画表示コー
ドを生成する動画表示コード生成ステップと、 上記動画静止画選択ビットに基づいて、上記動画表示コ
ードと上記初期表示コードとのうちのどちらかを選択す
る選択ステップと、 上記選択ステップにおいて選択された表示コードが示す
画像を表示装置に表示させる画像表示ステップ、とを有
し、上記インクリメント信号出力ステップと上記画像表
示ステップとの間でループを形成し、 上記動画コード生成ステップは、上記判定結果が不一致
であれば上記その時点の動画コードを+1あるいは−1
し、上記判定結果が一致であれば上記その時点の動画コ
ードを初期値に戻すものである、 ことを特徴とする画像表示方法。
5. An image display method for displaying a still image or a moving image by switching a plurality of still images, and a moving image still image indicating a display code of an image to be displayed and whether or not the displayed image is a moving image. Image selection bits, control data including at least the video selection data, video speed data that indicates the timing to switch the video, and video control data that indicates the number of images used for the video. A count start step for starting, an initial value of a moving image code is created, an initial screen displaying step of displaying an image indicated by the initial display code created by the initial value of the moving image code and the above display code on a display device, and a vertical screen An incremental signal that resets the sync signal each time it counts up to the value of the video speed data and outputs an increment signal. A video signal generation step of generating a video code according to the judgment result, and determining whether the video code at that time is a predetermined value each time the increment signal is received. , A video display code generation step of generating a video display code which is a display code used when displaying a video from the initial display code, and the video display code and the initial display code based on the video still image selection bit. And an image display step of displaying an image indicated by the display code selected in the selection step on a display device, the increment signal output step and the image display step A loop is formed between the above, and the above judgment result is not If 致 the video code at that time +1 or -1
If the determination result is a match, the moving image code at that point is returned to the initial value.
【請求項6】 静止画表示、または複数の静止画を切替
えることによる動画表示を行う画像表示方法において、 表示する画像の表示コードと、該表示する画像を動画と
するか否かを示す動画静止画選択ビットと、を少なくと
も含む制御データと、動画を切替えるタイミングを示す
動画スピードデータと、動画に使用する画像数を示す動
画制御データと、を入力するデータ入力ステップと、 垂直同期信号のカウントを開始するカウント開始ステッ
プと、 動画コードの初期値を作成し、該動画コードの初期値と
上記表示コードとにより作成された初期表示コードが示
す画像を表示装置に表示する初期画面表示ステップと、 垂直同期信号を上記動画スピードデータの値までカウン
トする毎にリセットして、インクリメント信号を出力す
るインクリメント信号出力ステップと、 上記インクリメント信号を受ける毎に、その時点の動画
コードが所定値であるか判定し、その判定結果に従っ
て、動画コードを生成する動画コード生成ステップと、 上記動画コードを用いて、上記初期表示コードから動画
表示する場合に使用する表示コードである動画表示コー
ドを生成する動画表示コード生成ステップと、 上記動画静止画選択ビットに基づいて、上記動画表示コ
ードと上記初期表示コードとのうちのどちらかを選択す
る選択ステップと、 上記選択ステップにおいて選択された表示コードが示す
画像を表示装置に表示させる画像表示ステップ、とを有
し、上記インクリメント信号出力ステップと上記画像表
示ステップとの間でループを形成し、 上記動画コード生成ステップは、上記判定結果が不一致
であれば上記その時点の動画コードを+1あるいは−1
し、上記判定結果が一致であれば、上記その時点の動画
コードをその値で停止させるものである、 ことを特徴とする画像表示方法。
6. An image display method for displaying a still image or a moving image by switching a plurality of still images, and a moving image still image indicating a display code of the image to be displayed and whether or not the displayed image is a moving image. Image selection bits, control data including at least the video selection data, video speed data that indicates the timing to switch the video, and video control data that indicates the number of images used for the video. A count start step for starting, an initial value of a moving image code is created, an initial screen displaying step of displaying an image indicated by the initial display code created by the initial value of the moving image code and the above display code on a display device, and a vertical screen An incremental signal that resets the sync signal each time it counts up to the value of the video speed data and outputs an increment signal. A video signal generation step of generating a video code according to the judgment result, and determining whether the video code at that time is a predetermined value each time the increment signal is received. , A video display code generation step of generating a video display code which is a display code used when displaying a video from the initial display code, and the video display code and the initial display code based on the video still image selection bit. A selection step of selecting one of the above, and an image display step of displaying an image indicated by the display code selected in the selection step on a display device, the increment signal output step and the image display step A loop is formed between the above, and the above judgment result is not If 致 the video code at that time +1 or -1
Then, if the determination results are in agreement, the moving image code at that time is stopped at that value, the image display method.
JP2001233515A 2001-08-01 2001-08-01 Image display device and image display method Expired - Fee Related JP3564439B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001233515A JP3564439B2 (en) 2001-08-01 2001-08-01 Image display device and image display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001233515A JP3564439B2 (en) 2001-08-01 2001-08-01 Image display device and image display method

Publications (2)

Publication Number Publication Date
JP2003044031A true JP2003044031A (en) 2003-02-14
JP3564439B2 JP3564439B2 (en) 2004-09-08

Family

ID=19065282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001233515A Expired - Fee Related JP3564439B2 (en) 2001-08-01 2001-08-01 Image display device and image display method

Country Status (1)

Country Link
JP (1) JP3564439B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004073300A1 (en) * 2003-02-14 2004-08-26 Mitsubishi Denki Kabuskiki Kaisha Moving image composition device, moving image composition method, and information terminal with moving image composition function

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004073300A1 (en) * 2003-02-14 2004-08-26 Mitsubishi Denki Kabuskiki Kaisha Moving image composition device, moving image composition method, and information terminal with moving image composition function
US7525557B2 (en) 2003-02-14 2009-04-28 Mitsubishi Denki Kabushiki Kaisha Moving image composition device, moving image composition method, and information terminal with moving image composition function

Also Published As

Publication number Publication date
JP3564439B2 (en) 2004-09-08

Similar Documents

Publication Publication Date Title
KR920010445B1 (en) Display control apparatus
US7782340B2 (en) Multiple video signals coexisting system and method thereof
US4952923A (en) Display apparatus with image expanding capability
EP1742193A2 (en) Display panel driver and display panel driving method
JPH03502254A (en) Graphical display system
JP3564439B2 (en) Image display device and image display method
US5963183A (en) Method of and apparatus for displaying a plurality of screen modes
EP0131454B1 (en) Circuit arrangement and method for moving characters superimposed on an image represented by a video signal
JPH0944113A (en) Timing generator for lcd driving
US6693629B1 (en) Image reproducing apparatus, projector, image reproducing system, and information storing medium
US6670956B2 (en) Apparatus and method for automatically controlling on-screen display font height
JPH0983912A (en) Video display
JP3518215B2 (en) Video display device
KR920006086B1 (en) Data display apparatus
KR100197606B1 (en) The still camera with the enlarging function
KR0161942B1 (en) Test pattern generating apparatus for projection tv
RU1807520C (en) Device for representing image
JP2943495B2 (en) LSI for on-screen display
JP2609629B2 (en) Memory address controller
JPS5961880A (en) Field memory reading control circuit
JPH09252452A (en) Video magnification device
JPH05183830A (en) Character display device
JP2710314B2 (en) Road information display control unit
KR100699258B1 (en) Display apparatus
JP2001188503A (en) Image display device, device for detecting number of horizontal effective pixels and picture display method

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040607

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees