JP2003043079A - Probing system and capacitance measuring method - Google Patents

Probing system and capacitance measuring method

Info

Publication number
JP2003043079A
JP2003043079A JP2001233814A JP2001233814A JP2003043079A JP 2003043079 A JP2003043079 A JP 2003043079A JP 2001233814 A JP2001233814 A JP 2001233814A JP 2001233814 A JP2001233814 A JP 2001233814A JP 2003043079 A JP2003043079 A JP 2003043079A
Authority
JP
Japan
Prior art keywords
measured
sample
capacitance
signal
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001233814A
Other languages
Japanese (ja)
Other versions
JP3506243B2 (en
Inventor
Masami Yakabe
正巳 八壁
Naoki Ikeuchi
直樹 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP2001233814A priority Critical patent/JP3506243B2/en
Publication of JP2003043079A publication Critical patent/JP2003043079A/en
Application granted granted Critical
Publication of JP3506243B2 publication Critical patent/JP3506243B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a probing system which can remove the influence of stray a capacitance and carry out high-precision measurement. SOLUTION: This is a probing system equipped with a prober 1 and a capacitance measuring circuit 6. The prober 1 has a sealed box 11, and a signal cable 7 whose one end (its internal conductor 72) as a detecting probe comes in contact with a sample to be measured and is covered with an external conductor 71. The measuring circuit 6 has a voltage follower (an operational amplifier 61) whose non-inversion input terminal is connected to the internal conductor 72 of the signal cable, 7, and whose output terminal is connected to the external conductor 71, a resistor (R3) 67 whose one end is connected to the internal conductor 72, and an operational amplifier 60 whose output terminal is connected to the other end of the resistor (R3) 67 so that the resistor (R3) 67 and the operational amplifier 61 are included in the negative feedback route.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、被測定試料の電気
特性を測定するプロービングシステムに関し、特に、数
fFオーダーの微小な容量値を高精度で測定するのに適
したプロービングシステムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probing system for measuring electrical characteristics of a sample to be measured, and more particularly to a probing system suitable for measuring a minute capacitance value of the order of several fF with high accuracy.

【0002】[0002]

【従来の技術】図13は、半導体基板上に形成される容
量等の電気特性を測定するための従来のプロービングシ
ステムの構成図である。このプロービングシステムは、
大きく分けて、プローバ1と容量計2とから構成され
る。プローバ1は、アース(接地)に接続されたシール
ドボックス11と、そのシールドボックス11内に置か
れたステージ13、そのステージ13の周囲を囲む置き
台15及びその置き台15に置かれたマニピュレータ1
4とから構成される。
2. Description of the Related Art FIG. 13 is a block diagram of a conventional probing system for measuring electrical characteristics such as capacitance formed on a semiconductor substrate. This probing system
It is roughly divided into a prober 1 and a capacity meter 2. The prober 1 includes a shield box 11 connected to an earth (ground), a stage 13 placed in the shield box 11, a stand 15 surrounding the stage 13 and a manipulator 1 placed on the stand 15.
4 and.

【0003】ステージ13には、測定対象の容量を形成
している被測定試料12が載置され、マニピュレータ1
4には、信号ケーブル3とアースケーブル4とが固定さ
れている。信号ケーブル3及びアースケーブル4は、外
部導体でシールドされた同軸ケーブルであり、その内部
導体は先端部が露出し、それぞれ、検出探針及アース探
針として被測定試料12の測定箇所(容量を構成してい
る電極等)に接触している。信号ケーブル3の他端は、
容量計2に接続され、一方、アースケーブル4の他端
は、アースに接続される。なお、ステージ13の導電性
部分、置き台15の導電性部分、マニピュレータ14の
導電性部分及びケーブル3、4の外部導体は、シールド
ボックス11と接続又は接触することによってアースに
接続され、外乱ノイズを遮蔽している。
On the stage 13, a sample to be measured 12 forming a capacitance to be measured is placed, and the manipulator 1
A signal cable 3 and a ground cable 4 are fixed to 4. The signal cable 3 and the ground cable 4 are coaxial cables shielded by an outer conductor, and the tips of the inner conductors are exposed, and the inner portion of the inner conductor is exposed as a detection probe and an earth probe, respectively. (Such as the electrodes that it is composed of). The other end of the signal cable 3 is
It is connected to the capacitance meter 2, while the other end of the earth cable 4 is connected to earth. The conductive portion of the stage 13, the conductive portion of the stand 15, the conductive portion of the manipulator 14 and the outer conductors of the cables 3 and 4 are connected to the ground by connecting or contacting the shield box 11, and disturbance noise is generated. Is shielded.

【0004】このような接続と構成によって、容量計2
に接続された信号ケーブル3の内部導体と外部導体間の
容量を測定することで、被測定試料12の容量を測定す
ることが可能になる。ところが、このままでは、信号ケ
ーブル3の内部導体と信号ケーブル3の外部導体、シー
ルドボックス11、ステージ13、マニピュレータ14
及び置き台15との間、信号ケーブル3の内部導体が接
触している被測定試料12の電極とステージ13との間
等で形成される浮遊容量が誤差となって加算されてしま
う。
With such connection and configuration, the capacitance meter 2
By measuring the capacitance between the inner conductor and the outer conductor of the signal cable 3 connected to, it becomes possible to measure the capacitance of the sample 12 to be measured. However, as it is, the inner conductor of the signal cable 3 and the outer conductor of the signal cable 3, the shield box 11, the stage 13, the manipulator 14
The stray capacitance formed between the stage 13 and the electrode of the DUT 12 with which the inner conductor of the signal cable 3 is in contact with the stage 15 and the stage 15 is added as an error.

【0005】そこで、従来のプロービングシステムは、
例えば、信号ケーブル3やアースケーブル4の内部導体
を被測定試料12に接触させない状態で容量を測定して
おき、その容量値を実測値から差し引くことで、真の容
量値を測定しようとしている。
Therefore, the conventional probing system is
For example, the true capacitance value is to be measured by measuring the capacitance in a state where the inner conductors of the signal cable 3 and the ground cable 4 are not in contact with the sample 12 to be measured and subtracting the capacitance value from the actual measurement value.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述の
浮遊容量は、信号ケーブル3の折れ曲がり具合、信号ケ
ーブル3内の絶縁体の誘電率の温度変化、信号ケーブル
3とマニピュレータ14等との位置関係、シールドボッ
クス11内の大気の誘電率の温度による変動、計測者の
動きなどの諸要因によって大きく(例えば、数百fF
(フェムトファラッド;10-15F)のオーダーで)変
化するために、従来のプロービングシステムにおいては
数十pF程度の容量を測定するのが限界であり、数十f
F以下の微小容量を測定することは困難である。そこ
で、本発明は、上記の課題を解決するためになされたも
のであり、浮遊容量の影響を除去して精度の高い測定を
行うことができるプロービングシステムを提供すること
を目的とする。
However, the above-mentioned stray capacitance is caused by the bending of the signal cable 3, the temperature change of the dielectric constant of the insulator in the signal cable 3, the positional relationship between the signal cable 3 and the manipulator 14, and the like. Due to various factors such as the temperature-dependent fluctuation of the dielectric constant of the atmosphere in the shield box 11 and the movement of the measurer (for example, several hundred fF).
Because it varies (on the order of femtofarad; 10 −15 F), the conventional probing system is limited to measuring a capacity of several tens of pF, and several tens of f
It is difficult to measure a minute capacitance of F or less. Then, this invention is made in order to solve the said subject, and it aims at providing the probing system which can remove the influence of a stray capacitance and can perform a highly accurate measurement.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るプロービングシステムは、プローバと
第1測定回路とを備えるプロービングシステムであっ
て、前記プローバは、被測定試料を覆うボックスと、一
端が検出探針として被測定試料に接触する信号線と、前
記信号線を覆う第1シールド部材とを有し、前記第1測
定回路は、前記信号線の他端が入力端子に接続されると
ともに、前記第1シールド部材が出力端子に接続される
ボルテージフォロワと、前記信号線に一端が接続された
インピーダンス手段と、前記インピーダンス手段の他端
が出力端子に接続されるとともに、前記インピーダンス
手段及び前記ボルテージフォロワ手段が負帰還路に含ま
れるように接続された第1演算増幅器とを有することを
特徴とする。
In order to achieve the above object, a probing system according to the present invention is a probing system including a prober and a first measurement circuit, wherein the prober is a box covering a sample to be measured. And a signal line having one end that contacts the sample to be measured as a detection probe and a first shield member that covers the signal line, and the other end of the signal line in the first measurement circuit is connected to an input terminal. And a voltage follower in which the first shield member is connected to an output terminal, impedance means whose one end is connected to the signal line, and the other end of the impedance means is connected to the output terminal, and the impedance is Means and the voltage follower means include a first operational amplifier connected to be included in the negative feedback path.

【0008】これによって、信号線を覆う第1シールド
部材は、ボルテージフォロワの出力電位、つまり、信号
線と同電位で、かつ、低出力インピーダンスの出力電位
に駆動され、ガーディングされる。
As a result, the first shield member covering the signal line is driven to the output potential of the voltage follower, that is, the output potential of the signal line and having the low output impedance, and is guarded.

【0009】ここで、前記ボックスは、前記第1シール
ド部材と電気的に接続されるか又は接地される状態にし
ておいてもよい。接地の場合には、対ボックス容量も検
出してしまう。それをなくす為に後段でキャンセル手段
を用いても良いが、エラー発生要因が増える為に、好ま
しくは、前記第1シールド部材と電気的に接続されるよ
うにする。同様に、前記プローブ内に、被測定試料を保
持する載置台、信号線や探針を固定するマニピュレータ
等を設け、それら載置台やマニピュレータの導電性部分
についても、前記第1シールド部材と電気的に接続され
るか又は接地される状態にしておくことができる。接地
の場合には、対おき台、対マニピュレータの容量も検出
してしまう。それをなくす為に後段でキャンセル手段を
用いても良いが、エラー発生要因が増える為に、好まし
くは、前記第1シールド部材と電気的に接続されるよう
にする。なお、ボックスが接地されている状態のとき
は、前記第1シールド部材はボックスに対してフローテ
ィングとなっている方が、第1シールド部材が接地され
るのを防ぐ為により好ましい。
Here, the box may be in a state of being electrically connected to the first shield member or grounded. In the case of grounding, the capacitance to the box is also detected. The canceling means may be used in the latter stage in order to eliminate it, but it is preferably electrically connected to the first shield member in order to increase the factor of error occurrence. Similarly, a mounting table for holding the sample to be measured, a manipulator for fixing the signal line and the probe, and the like are provided in the probe, and the conductive portions of the mounting table and the manipulator are also electrically connected to the first shield member. Can be connected to or grounded. In the case of grounding, the capacitance of the pair stand and the pair of manipulators is also detected. The canceling means may be used in the latter stage in order to eliminate it, but it is preferably electrically connected to the first shield member in order to increase the factor of error occurrence. When the box is grounded, it is more preferable that the first shield member is floating with respect to the box in order to prevent the first shield member from being grounded.

【0010】また、基準電位探針として被測定試料に接
触する基準電位線の他端は、接地しておくだけでなく、
安定化された一定の直流電圧を発生する電源等に接続し
ておいてもよい。そして、その基準電位線を覆う第2シ
ールド部材については、前記第1シールド部材と電気的
に接続しておくか、接地しておくか、又は、フロート状
態に置く。この場合、外乱の影響を最も小さくできる接
地が、より好ましい態様である。これによって、測定環
境や被測定試料の特性等に応じた接続態様とすること
で、例えば、より安定したグランド電位に基づく高い精
度の測定が可能となる。ここで「基準電位」とは、時間
的に一定の電位が保持される状態の事を指し、接地され
る状態も含む。
As the reference potential probe, the other end of the reference potential line which comes into contact with the sample to be measured is not only grounded but also
You may connect to the power supply etc. which generate | occur | produce the stabilized constant DC voltage. Then, the second shield member that covers the reference potential line is electrically connected to the first shield member, grounded, or placed in a floating state. In this case, the grounding that can minimize the influence of disturbance is the more preferable mode. With this, by adopting a connection mode according to the measurement environment, the characteristics of the sample to be measured, etc., for example, it is possible to perform highly accurate measurement based on a more stable ground potential. Here, the "reference potential" refers to a state in which a potential that is constant over time is held, and also includes a state in which it is grounded.

【0011】なお、信号線及び基準電位線を2重シール
ドで覆う構造を有する3重の同軸ケーブルを用いて被測
定試料を測定してもよい。そして、最外側のシールドを
ガードやアース(接地)に接続したり、フロート状態に
しておけばよい。これによって、シールド効果を高めた
りすることができる。なお好ましくは、外部からの外乱
をいちばん小さくできるので、最外側シールドを接地と
し、内側シールドをガードに接続する。また、ガード電
位として、ボルテージフォロワの出力信号をそのまま利
用するのではなく、その信号を位相・振幅補償して得ら
れる補償後の信号を利用してもよい。これによって、事
前に位相及び振幅の調整をしておくことで、信号線に印
加される交流電圧と位相及び振幅が完全に一致したガー
ド信号が外部導体に印加されることとなり、浮遊容量が
完全にキャンセルされる。
The sample to be measured may be measured by using a triple coaxial cable having a structure in which the signal line and the reference potential line are covered with a double shield. Then, the outermost shield may be connected to a guard or a ground (ground), or may be floated. This can enhance the shield effect. It is preferable that the outermost shield is grounded and the inner shield is connected to the guard because the external disturbance can be minimized. Further, as the guard potential, the output signal of the voltage follower may not be used as it is, but a compensated signal obtained by performing phase / amplitude compensation of the signal may be used. As a result, by adjusting the phase and amplitude in advance, a guard signal whose phase and amplitude perfectly match the AC voltage applied to the signal line is applied to the external conductor, and the stray capacitance is completely eliminated. Will be canceled.

【0012】なお、ガード電位を印加する対象として、
ケーブルの外部導体やボックス等の装置部材に限られ
ず、被測定試料中の不要な導電性部分についても対象と
することができる。例えば、MOSトランジスタのゲー
ト・ソース間容量を測定する場合には、ドレイン及び半
導体基板(バルク部)をガード電位に保持すればよい。
これによって、不要な電極間容量(ゲート・ドレイン間
容量、ゲート・バルク間容量、ソース・バルク間容量)
が排除され、純粋なゲート・ソース間容量が計測され
る。
As a target for applying the guard potential,
The present invention is not limited to the outer conductor of the cable or a device member such as a box, but may be an unnecessary conductive portion in the sample to be measured. For example, when measuring the gate-source capacitance of a MOS transistor, the drain and the semiconductor substrate (bulk portion) may be held at the guard potential.
As a result, unnecessary capacitance between electrodes (capacitance between gate and drain, capacitance between gate and bulk, capacitance between source and bulk)
Is eliminated and pure gate-source capacitance is measured.

【0013】[0013]

【発明の実施の形態】以下、図面を参照しながら、本発
明の1つの実施の形態を詳細に説明する。図1は、本発
明に係るプロービングシステムの構成を示す図である。
なお、図13に示された従来の構成要素と同一の構成要
素には同一の参照符号を付し、その説明を省略する。本
発明に係るプロービングシステムは、大きく分けて、プ
ローバ1と容量計5とから構成される。プローバ1は、
図13に示されたものと同一の構成要素、つまり、シー
ルドボックス11、ステージ13、マニピュレータ14
及び置き台15を備える。ステージ13には、測定対象
の容量を形成している被測定試料12が載置され、マニ
ピュレータ14には、信号ケーブル7と基準電位ケーブ
ル8とが固定されている。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a diagram showing a configuration of a probing system according to the present invention.
The same components as the conventional components shown in FIG. 13 are designated by the same reference numerals, and the description thereof will be omitted. The probing system according to the present invention is roughly divided into a prober 1 and a capacity meter 5. Prober 1
The same components as those shown in FIG. 13, that is, the shield box 11, the stage 13, the manipulator 14 are shown.
And a stand 15. The sample to be measured 12 forming the capacitance to be measured is placed on the stage 13, and the signal cable 7 and the reference potential cable 8 are fixed to the manipulator 14.

【0014】そして、シールドボックス11、ステージ
13の導電性部分、置き台15の導電性部分、マニピュ
レータ14の導電性部分、信号ケーブル7の外部導体7
1及び基準電位ケーブル8の外部導体81(以下、これ
らを総称して「プローバの導電性部分」と呼ぶ。)は、
シールドボックス11等を介して電気的に接続され、同
電位となっている。このように、本プロービングシステ
ムのプローバ1は、図13に示された従来のものと、個
々の構成要素において共通するが、接続状態において異
なる。つまり、従来のプローバ1の導電性部分は、図1
3に示されるように、シールドボックス11や信号ケー
ブル3の外部導体を介してアース(接地)に接続されて
いるが、本プロービングシステムのプローバ1の導電性
部分は、図1に示されるように、接地から開放されてお
り、信号ケーブル7の外部導体に電圧を印加している容
量測定回路6によって定まる電位(後述するように、信
号ケーブル7の内部導体の電位と同一のガード電位)に
保持されている。
Then, the shield box 11, the conductive portion of the stage 13, the conductive portion of the stand 15, the conductive portion of the manipulator 14, and the outer conductor 7 of the signal cable 7.
1 and the outer conductor 81 of the reference potential cable 8 (hereinafter, these are collectively referred to as “conductive portion of prober”).
They are electrically connected via the shield box 11 and the like, and have the same potential. As described above, the prober 1 of the present probing system has the individual components in common with the conventional prober 1 shown in FIG. 13, but differs in the connection state. That is, the conductive portion of the conventional prober 1 is shown in FIG.
As shown in FIG. 3, it is connected to the earth (ground) through the shield box 11 and the outer conductor of the signal cable 3, but the conductive portion of the prober 1 of the probing system is as shown in FIG. , Held at a potential determined by the capacitance measuring circuit 6 that is released from ground and applies a voltage to the outer conductor of the signal cable 7 (the same guard potential as the potential of the inner conductor of the signal cable 7 as described later) Has been done.

【0015】図2は、図1に示された被測定試料12の
拡大図である。被測定試料12は、Si基板上に形成さ
れた絶縁層を含む積層構造の回路等であり、上層から下
層に向けて、測定電極125、容量絶縁膜124、下部
電極123、フィールド酸化膜122及びシリコン基板
121から構成されている。ここでは、容量絶縁膜12
4を挟んで対抗する2つの電極125、123によって
形成される容量が測定対象となっている。そのために、
基準電位ケーブル8の内部導体82は、測定電極125
に接触し、信号ケーブル7の内部導体72は、下部電極
123に接触している。
FIG. 2 is an enlarged view of the sample 12 to be measured shown in FIG. The sample 12 to be measured is a circuit having a stacked structure including an insulating layer formed on a Si substrate, and the measurement electrode 125, the capacitive insulating film 124, the lower electrode 123, the field oxide film 122, and the like from the upper layer to the lower layer. It is composed of a silicon substrate 121. Here, the capacitive insulating film 12
The capacitance formed by the two electrodes 125 and 123 that oppose each other with 4 in between is the measurement target. for that reason,
The inner conductor 82 of the reference potential cable 8 is the measurement electrode 125.
The inner conductor 72 of the signal cable 7 is in contact with the lower electrode 123.

【0016】なお、信号ケーブル7(及び基準電位ケー
ブル8)は、その外部導体71(外部導体81)がシー
ルドボックス11と電気的に接続されるとともに、内部
導体72(内部導体82)の先端だけ露出するように下
部電極123(測定電極125)の近くまで延びて内部
導体72(内部導体82)をシールドしている。信号ケ
ーブル7(及び基準電位ケーブル8)の内部導体72
(内部導体82)の露出した先端部は検出探針として作
用し、マニピュレータ14によって位置調整されて下部
電極123(測定電極125)の適宜の位置に接触す
る。
The signal cable 7 (and the reference potential cable 8) has its outer conductor 71 (outer conductor 81) electrically connected to the shield box 11 and only the tip of the inner conductor 72 (inner conductor 82). The inner conductor 72 (inner conductor 82) is shielded by extending to the vicinity of the lower electrode 123 (measuring electrode 125) so as to be exposed. Inner conductor 72 of signal cable 7 (and reference potential cable 8)
The exposed tip of the (inner conductor 82) acts as a detection probe, and the position is adjusted by the manipulator 14 to contact the appropriate position of the lower electrode 123 (measurement electrode 125).

【0017】図3は、図1に示された容量計5が備える
容量測定回路6の回路図である。この容量測定回路6
は、信号ケーブル7の内部導体72に接続された容量に
交流電圧を印加することで、その容量値に対応する電圧
を出力端子62に出力する測定回路として機能するとと
もに、信号ケーブル7の内部導体72に現れる電圧と同
電位の電圧を外部導体71に印加するガーディング手段
(電圧源)としても機能する。具体的には、この容量測
定回路6は、交流信号発生器64と、2つの演算増幅器
60、61と、3つの抵抗(R1)65、抵抗(R2)
66、抵抗(R3)67と、信号ケーブル7とを含んで
構成される。抵抗(R1)65、抵抗(R2)66及び
演算増幅器60は、交流信号発生器64からの信号を反
転増幅し、その電圧を交流出力端子63に出力する負帰
還回路を構成している。抵抗(R3)67、信号ケーブ
ル7の内部導体72及び演算増幅器61は、この順序で
直列に接続され、上記負帰還回路の帰還路(演算増幅器
60の出力端子と抵抗(R2)66との間)に挿入され
ている。
FIG. 3 is a circuit diagram of the capacitance measuring circuit 6 included in the capacitance meter 5 shown in FIG. This capacitance measuring circuit 6
Is a measuring circuit that outputs a voltage corresponding to the capacitance value to the output terminal 62 by applying an AC voltage to the capacitance connected to the inner conductor 72 of the signal cable 7, and also the inner conductor of the signal cable 7. It also functions as a guarding means (voltage source) for applying a voltage of the same potential as the voltage appearing at 72 to the external conductor 71. Specifically, the capacitance measuring circuit 6 includes an AC signal generator 64, two operational amplifiers 60 and 61, three resistors (R1) 65, and a resistor (R2).
66, a resistor (R3) 67, and a signal cable 7. The resistor (R1) 65, the resistor (R2) 66, and the operational amplifier 60 constitute a negative feedback circuit that inverts and amplifies the signal from the AC signal generator 64 and outputs the voltage to the AC output terminal 63. The resistor (R3) 67, the inner conductor 72 of the signal cable 7 and the operational amplifier 61 are connected in series in this order, and the feedback path of the negative feedback circuit (between the output terminal of the operational amplifier 60 and the resistor (R2) 66) is connected. ) Has been inserted.

【0018】なお、演算増幅器61は、出力端子と反転
入力端子とが短絡され、電圧利得が1のボルテージフォ
ロワ(インピーダンス変換器)として機能している。そ
して、その演算増幅器61の出力端子は、信号ケーブル
7の外部導体71に接続されている。これによって、信
号ケーブル7の外部導体71及びこの外部導体71と接
続されているプローバ1の導電性部分は、常に、信号ケ
ーブル7の内部導体72と同電位の電圧(ガード電位)
に駆動され、ガーディングされる。つまり、信号ケーブ
ル7の内部導体72と信号ケーブル7の外部導体71及
びプローバ1の導電性部分との間で浮遊容量が発生する
ことや、その間に存在する媒体の誘電率の変動に伴う測
定誤差の発生や不安定になること等が回避される。
The operational amplifier 61 functions as a voltage follower (impedance converter) having a voltage gain of 1 by short-circuiting the output terminal and the inverting input terminal. The output terminal of the operational amplifier 61 is connected to the outer conductor 71 of the signal cable 7. As a result, the outer conductor 71 of the signal cable 7 and the conductive portion of the prober 1 connected to the outer conductor 71 are always at the same potential as the inner conductor 72 of the signal cable 7 (guard potential).
Driven by and guarded. That is, stray capacitance is generated between the inner conductor 72 of the signal cable 7 and the outer conductor 71 of the signal cable 7 and the conductive portion of the prober 1, and a measurement error due to a change in the dielectric constant of the medium existing therebetween is generated. Occurrence and instability are avoided.

【0019】次に、この容量測定回路6における出力端
子62での電圧V01と被測定試料12の容量値Csとの
関係を説明する。まず、交流信号発生器64が発生する
信号の電圧Viと交流出力端子63での電圧V02との関
係は、演算増幅器60よる反転増幅回路に着目すると、 V02=−(R2/R1)・Vi (式1) となる。そして、演算増幅器61がボルテージフォロワ
として機能していることから、この電圧V02は、演算増
幅器61の非反転入力端子での電圧、即ち、信号ケーブ
ル7の内部導体72と抵抗(R3)67との接続点での
電位に等しくなる。一方、抵抗(R3)67の他端に
は、演算増幅器60の出力端子が接続されている。信号
線の電圧V02が被測定容量に印加され、それに基づく電
流が抵抗(R3)67に流れる。それは、演算増幅器6
1の入力インピーダンスが極めて高いためである。この
とき、抵抗(R3)67に流れる電流IR3は、 IR3=jωCs・V02 となる。今、出力端子62の電圧をV01とすると、 V01=V02+R3・IR3 の関係が成り立つ。これらの式からIR3を消去すると、 V01=(1+jωCs・R3)・V02 (式2) となる。この式2に、上記式1を代入すると、 V01=−((1+jωCs・R3)・R2/R1)・Vi (式3) が得られる。
Next, the relationship between the voltage V01 at the output terminal 62 of the capacitance measuring circuit 6 and the capacitance value Cs of the sample 12 to be measured will be described. First, regarding the relationship between the voltage Vi of the signal generated by the AC signal generator 64 and the voltage V02 at the AC output terminal 63, focusing on the inverting amplifier circuit by the operational amplifier 60, V02 = − (R2 / R1) · Vi ( Equation 1) is obtained. Since the operational amplifier 61 functions as a voltage follower, this voltage V02 is the voltage at the non-inverting input terminal of the operational amplifier 61, that is, the internal conductor 72 of the signal cable 7 and the resistor (R3) 67. It is equal to the potential at the connection point. On the other hand, the output terminal of the operational amplifier 60 is connected to the other end of the resistor (R3) 67. The voltage V02 of the signal line is applied to the capacitance to be measured, and a current based on the voltage V02 flows through the resistor (R3) 67. It is an operational amplifier 6
This is because the input impedance of 1 is extremely high. At this time, the current IR3 flowing through the resistor (R3) 67 is IR3 = jωCs · V02. Now, assuming that the voltage of the output terminal 62 is V01, the relationship of V01 = V02 + R3 · IR3 is established. When IR3 is deleted from these equations, V01 = (1 + jωCs · R3) · V02 (Equation 2). Substituting the above equation 1 into this equation 2, V01 =-((1 + jωCsR3) R2 / R1) Vi (expression 3) is obtained.

【0020】この式3から分かるように、演算増幅器6
0の出力電圧V01は、被測定試料12の静電容量Csに
比例する交流成分を含んでいる。ここで着目すべきこと
は、演算増幅器61はイマージナリ・ショートの状態に
あるので、内部導体72と外部導体71とは同電位とな
る。従って、その間に形成されるとみなされる浮遊容量
は、検出されない。同様に、外部導体71とシールドボ
ックス11とを接続した場合も、対シールドボックスと
の間に形成されるとみなされる浮遊容量は検出されな
い。さらに、ステージ13、置き台15、マニピュレー
タ14等とも同様に外部導体71と接続すると、同じよ
うに浮遊容量は検出されない。これにより、演算増幅器
60の出力電圧V01は、内部導体72と外部導体71と
の間に生じる浮遊容量に関係する項を全く含まないの
で、被測定試料12の静電容量CsがfFオーダーの微
小なものであっても、演算増幅器60からは、そのよう
な微小な静電容量Csのみに対応した電圧V01が出力さ
れる。
As can be seen from Equation 3, the operational amplifier 6
The output voltage V01 of 0 contains an AC component proportional to the electrostatic capacitance Cs of the sample 12 to be measured. What should be noted here is that the operational amplifier 61 is in the state of an emergency short circuit, so that the inner conductor 72 and the outer conductor 71 have the same potential. Therefore, any stray capacitance that is considered to be formed between them is not detected. Similarly, when the outer conductor 71 and the shield box 11 are connected, the stray capacitance that is considered to be formed between the outer conductor 71 and the shield box is not detected. Further, when the stage 13, the stand 15, the manipulator 14, etc. are similarly connected to the external conductor 71, the stray capacitance is not detected similarly. As a result, the output voltage V01 of the operational amplifier 60 does not include any term related to the stray capacitance generated between the inner conductor 72 and the outer conductor 71, so that the capacitance Cs of the sample 12 to be measured is in the fF order. However, the operational amplifier 60 outputs the voltage V01 corresponding to only such a minute electrostatic capacitance Cs.

【0021】そして、この出力電圧V01から、被測定試
料12の静電容量Csに比例した電圧を求めることがで
き、この電圧の値、抵抗67の抵抗値R3及び交流信号
電圧Viの大きさから、静電容量Csを求めることが可
能になる。前述のとおり、演算増幅器60の出力電圧V
01は内部導体72と外部導体71との間に生じる浮遊容
量に関係する項を含まず、被測定試料12の静電容量C
sに対応する項を含むのみであるから、静電容量Csがい
かに微小であっても、その静電容量Csを高精度に検出
することができる。
From this output voltage V01, a voltage proportional to the electrostatic capacitance Cs of the sample 12 to be measured can be obtained. From the value of this voltage, the resistance value R3 of the resistor 67 and the magnitude of the AC signal voltage Vi. , It is possible to obtain the electrostatic capacitance Cs. As described above, the output voltage V of the operational amplifier 60
01 does not include a term relating to the stray capacitance generated between the inner conductor 72 and the outer conductor 71, and the capacitance C of the measured sample 12 is
Since only the term corresponding to s is included, the capacitance Cs can be detected with high accuracy, no matter how small the capacitance Cs is.

【0022】ここで、図1〜図3の被測定試料12を形
成する一方の電極である下部電極123は、半導体ウェ
ハであり得る。この場合、図1のプロービングシステム
は被測定試料12の良否を判定するために使用すること
ができる。つまり、下部電極123と測定電極125と
の間に形成される静電容量の大きさを監視し、その静電
容量の値が正常値であるかどうかによって被測定試料の
良否を判定することができる。この場合にも、演算増幅
器60の出力電圧V01は内部導体72と外部導体71と
の間に生じる浮遊容量に関係する項を含まず、被測定試
料と測定電極との間の静電容量に対応する項を含むのみ
となるので、この静電容量がいかに微小であっても、そ
の容量値を高精度に測定することができ、被測定試料の
良否を高精度に判定することが可能となる。具体的に
は、DRAMのメモリセル容量素子、配線容量、MOS
トランジスタのゲート容量やオーバーラップ容量、pn
ジャンクション容量等、半導体デバイス内の各部の微小
容量の測定が可能となり、高性能で低価格の半導体デバ
イスの提供に寄与することができる。
Here, the lower electrode 123 which is one of the electrodes forming the sample 12 to be measured in FIGS. 1 to 3 may be a semiconductor wafer. In this case, the probing system of FIG. 1 can be used to judge the quality of the sample 12 to be measured. That is, it is possible to monitor the magnitude of the electrostatic capacitance formed between the lower electrode 123 and the measurement electrode 125, and determine whether the sample to be measured is good or bad depending on whether or not the value of the electrostatic capacitance is a normal value. it can. Also in this case, the output voltage V01 of the operational amplifier 60 does not include a term related to the stray capacitance generated between the inner conductor 72 and the outer conductor 71, and corresponds to the electrostatic capacitance between the DUT and the measurement electrode. Therefore, even if the capacitance is very small, the capacitance value can be measured with high accuracy, and the quality of the sample to be measured can be determined with high accuracy. . Specifically, DRAM memory cell capacitance element, wiring capacitance, MOS
Transistor gate capacitance and overlap capacitance, pn
It becomes possible to measure a minute capacitance of each part in the semiconductor device such as a junction capacitance, which can contribute to the provision of a high-performance and low-cost semiconductor device.

【0023】また、図1〜図3の被測定試料12は、例
えば容量型センサの容量であり得る。容量型センサの一
方の電極は信号ケーブル7の内部導体72を介して演算
増幅器61の非反転入力端子に接続され、他方の電極
(又はそれに相当するもの)は基準電位ケーブル8の内
部導体82を介してグランドに接続される。このような
容量測定の対象となる「容量型センサ」には、加速度セ
ンサ、地震計、圧力センサ、変位センサ、変位計、近接
センサ、タッチセンサ、イオンセンサ、湿度センサ、雨
滴センサ、雪センサ、雷センサ、位置合わせセンサ、接
触不良センサ、形状センサ、終点検出センサ、振動セン
サ、超音波センサ、角速度センサ、液量センサ、ガスセ
ンサ、赤外線センサ、放射線センサ、水位計、凍結セン
サ、水分計、振動計、帯電センサ、プリント基板検査機
等の公知の容量型センサなど、静電容量の変化を利用し
て各種物理量を検出す全てのトランスデューサ(デバイ
ス)が含まれる。
The sample 12 to be measured in FIGS. 1 to 3 can be, for example, the capacitance of a capacitive sensor. One electrode of the capacitive sensor is connected to the non-inverting input terminal of the operational amplifier 61 via the inner conductor 72 of the signal cable 7, and the other electrode (or its equivalent) is connected to the inner conductor 82 of the reference potential cable 8. To ground. The “capacitive sensor” that is the target of such capacitance measurement includes an acceleration sensor, seismograph, pressure sensor, displacement sensor, displacement meter, proximity sensor, touch sensor, ion sensor, humidity sensor, raindrop sensor, snow sensor, Lightning sensor, alignment sensor, contact failure sensor, shape sensor, end point detection sensor, vibration sensor, ultrasonic sensor, angular velocity sensor, liquid amount sensor, gas sensor, infrared sensor, radiation sensor, water level gauge, freeze sensor, moisture meter, vibration It includes all transducers (devices) such as a meter, a charge sensor, and a known capacitive sensor such as a printed circuit board inspection machine that detect various physical quantities by utilizing changes in electrostatic capacitance.

【0024】次に、以上のプロービングシステムを用い
て、MOSトランジスタのゲート容量を測定したときの
実験例を示す。図4は、MOSトランジスタ90のゲー
ト・ドレイン間容量(CGDO)を実測したときの接続
状態及び測定結果を示す図である。このMOSトランジ
スタ90は、ゲート91の幅Wが50μmで、長さLが
2.0μmで、絶縁酸化膜94の厚みToxが15nmで
ある。ここでは、ゲート91を信号ケーブル7の内部導
体72に接触させ、ドレイン93を基準電位ケーブル8
の内部導体82に接触させ、ソース92及び半導体バル
ク95を信号ケーブル7の外部導体71等に電気的に接
続している。この時、内部導体82はアース(接地)に
接続されている。このような接続形態での測定によっ
て、ソース92及び半導体バルク95は、ガード電位、
即ち、ゲート91と同電位に駆動され、この間の容量が
誤差となって加算されてしまうことが回避され、ゲート
91及びドレイン93間の正確な容量値(ここでは、1
7.8fF)が得られている。
Next, an experimental example when the gate capacitance of the MOS transistor is measured using the above probing system will be shown. FIG. 4 is a diagram showing a connection state and a measurement result when the gate-drain capacitance (CGDO) of the MOS transistor 90 is actually measured. In this MOS transistor 90, the width W of the gate 91 is 50 μm, the length L is 2.0 μm, and the thickness Tox of the insulating oxide film 94 is 15 nm. Here, the gate 91 is brought into contact with the inner conductor 72 of the signal cable 7, and the drain 93 is connected to the reference potential cable 8.
The source 92 and the semiconductor bulk 95 are electrically connected to the outer conductor 71 and the like of the signal cable 7 by being brought into contact with the inner conductor 82. At this time, the inner conductor 82 is connected to the ground (ground). The source 92 and the semiconductor bulk 95 have the guard potential,
That is, it is prevented that the gate 91 and the drain 93 are driven to the same potential, and the capacitance between them is added as an error, and an accurate capacitance value between the gate 91 and the drain 93 (here, 1
7.8 fF) has been obtained.

【0025】図5は、MOSトランジスタ90のゲート
・ソース間容量(CGSO)を実測したときの接続状態
及び測定結果を示す図である。ここでは、ゲート91を
信号ケーブル7の内部導体72に接触させ、ソース92
を基準電位ケーブル8の内部導体82に接触させ、ドレ
イン93及び半導体バルク95を信号ケーブル7の外部
導体71等に電気的に接続している。この時、内部導体
82はアース(接地)に接続されている。このような接
続形態での測定によって、ドレイン93及び半導体バル
ク95は、ガード電位、即ち、ゲート91と同電位に駆
動され、この間の容量が誤差となって加算されてしまう
ことが回避され、ゲート91及びソース92間の正確な
容量値(ここでは、16.3fF)が得られている。
FIG. 5 is a diagram showing a connection state and a measurement result when the gate-source capacitance (CGSO) of the MOS transistor 90 is actually measured. Here, the gate 91 is brought into contact with the inner conductor 72 of the signal cable 7, and the source 92 is connected.
Is brought into contact with the inner conductor 82 of the reference potential cable 8, and the drain 93 and the semiconductor bulk 95 are electrically connected to the outer conductor 71 and the like of the signal cable 7. At this time, the inner conductor 82 is connected to the ground (ground). The drain 93 and the semiconductor bulk 95 are driven to the guard potential, that is, the same potential as the gate 91 by the measurement in such a connection configuration, and it is avoided that the capacitance between them is added as an error. An accurate capacitance value (here, 16.3 fF) between 91 and the source 92 is obtained.

【0026】図6は、MOSトランジスタ90のゲート
・ドレイン及びソース間容量(CGDO&CGSO)を
実測したときの接続状態及び測定結果を示す図である。
ここでは、ゲート91を信号ケーブル7の内部導体72
に接触させ、ソース92及びドレイン93を基準電位ケ
ーブル8の内部導体82に電気的に接続し、半導体バル
ク95を信号ケーブル7の外部導体71等に接続してい
る。この時、内部導体82はアースに接続されている。
このような接続形態での測定によって、半導体バルク9
5は、ガード電位、即ち、ゲート91と同電位に駆動さ
れ、この間の容量が誤差となって加算されてしまうこと
が回避され、ゲート91とソース92及びドレイン93
間の正確な容量値(ここでは、34.4fF)が得られ
ている。
FIG. 6 is a diagram showing a connection state and a measurement result when the gate-drain and source capacitance (CGDO & CGSO) of the MOS transistor 90 is actually measured.
Here, the gate 91 is connected to the inner conductor 72 of the signal cable 7.
, The source 92 and the drain 93 are electrically connected to the inner conductor 82 of the reference potential cable 8, and the semiconductor bulk 95 is connected to the outer conductor 71 and the like of the signal cable 7. At this time, the inner conductor 82 is connected to the ground.
The semiconductor bulk 9 is measured by the measurement in such a connection form.
5 is driven to the guard potential, that is, the same potential as the gate 91, and it is avoided that the capacitance between them is added as an error, and the gate 91, the source 92, and the drain 93.
An accurate capacitance value (here, 34.4 fF) is obtained.

【0027】以上の3つの測定結果を表にまとめると、
以下の通りである。
When the above three measurement results are summarized in a table,
It is as follows.

【表1】 なお、この表における「1μm当たり容量値」は、左欄
の「測定結果」の値をゲート91の幅W(50μm)で
割り算して得られた値である。また、下段に示された容
量パラメータ値は、その理論値である。
[Table 1] The “capacitance value per 1 μm” in this table is a value obtained by dividing the value of “measurement result” in the left column by the width W (50 μm) of the gate 91. The capacity parameter value shown in the lower part is the theoretical value.

【0028】この表から分かるように、本プロービング
システムにより、fFオーダーであるにも拘わらず、実
測によって得られた「1μm当たり容量」は、理論値と
極めて近い値を示している。また、ゲート・ドレイン及
びソース間容量(CGDO、CGSO)の測定値は、個
別の測定によるゲート・ドレイン間容量(CGDO)の
測定値とゲート・ソース間容量(CGSO)の測定値の
和にほぼ等しい。このことから、各測定において、ガー
ド電位による浮遊容量のキャンセルが効果的に行われて
いることが確認される。
As can be seen from this table, the "capacity per 1 .mu.m" obtained by actual measurement shows a value extremely close to the theoretical value, although it is on the order of fF by this probing system. The measured value of the gate-drain and source capacitance (CGDO, CGSO) is almost the sum of the measured value of the gate-drain capacitance (CGDO) and the measured value of the gate-source capacitance (CGSO) by individual measurement. equal. From this, it is confirmed that in each measurement, the stray capacitance is effectively canceled by the guard potential.

【0029】次に、図1に示された本実施の形態のプロ
ービングシステムにおける接続形態についての3つの変
形例1〜3を図7〜図9に示す。これら変形例の特徴
は、以下の表に示される通りである。
Next, FIGS. 7 to 9 show three modifications 1 to 3 regarding the connection form in the probing system of the present embodiment shown in FIG. The characteristics of these modified examples are as shown in the following table.

【表2】 なお、この表において、「Source」は、信号を意味し、
「Guard」は、ガード電位(容量測定回路6の交流出力
端子63への接続)を意味し、「基準電位」は、接地を
含む予め定められた一定の電位への接続を意味し、「フ
ロート」は、これらのいずれの電位からも絶縁された開
放状態を意味する。
[Table 2] In this table, "Source" means a signal,
"Guard" means a guard potential (connection to the AC output terminal 63 of the capacitance measuring circuit 6), "reference potential" means connection to a predetermined constant potential including ground, and "float". "Means an open state insulated from any of these potentials.

【0030】図7に示された変形例1に係るプロービン
グシステムは、基準電位ケーブル8の外部導体81がシ
ールドボックス11に接続されず、接地(例えば、内部
導体82と短絡)されるか又はフロート状態に置かれる
点(図示せず)で、ガード電位に保持された図1の実施
の形態と異なる。この図7では、基準電位ケーブル8の
外部導体81がシールドボックス11と接触することな
く開放されている様子(基準電位ケーブル8がシールド
ボックス11を貫通する箇所17)が示されている。こ
のような接続形態にすることで、基準電位ケーブル8の
内部導体82と外部導体81間に交流信号が印加された
状態となることが回避され、基準とされる電位が不安定
となること等が防止され得る。
In the probing system according to the first modification shown in FIG. 7, the outer conductor 81 of the reference potential cable 8 is not connected to the shield box 11 and is grounded (for example, shorted to the inner conductor 82) or floated. 1 in that it is placed in a state (not shown), which is different from the embodiment of FIG. 1 in which it is held at the guard potential. FIG. 7 shows a state in which the outer conductor 81 of the reference potential cable 8 is opened without making contact with the shield box 11 (a portion 17 where the reference potential cable 8 penetrates the shield box 11). By adopting such a connection configuration, it is possible to avoid a state in which an AC signal is applied between the inner conductor 82 and the outer conductor 81 of the reference potential cable 8 and to make the reference potential unstable. Can be prevented.

【0031】図8に示された変形例2に係るプロービン
グシステムは、信号ケーブル7の外部導体71を除くプ
ローバ1の導電性部分、即ち、基準電位ケーブル8の外
部導体81、シールドボックス11、ステージ13の導
電性部分、置き台15の導電性部分及びマニピュレータ
14の導電性部分が接地される点で、ガード電位に保持
された図1の実施の形態と異なる。この図8では、信号
ケーブル7がシールドボックス11を貫通する箇所18
a、18bに示されるように、信号ケーブル7の外部導
体71はシールドボックス11と接触することなく開放
され、シールドボックス11とアースとの接続箇所18
cに示されるように、シールドボックス11が接地され
ている様子が示されている。この接続形態により被測定
試料12のバルク側を接地電位とすることができる他、
被測定試料12全体がアース電位でシールドされること
となり、外乱ノイズの進入に対する遮蔽効果が増加し得
る。また、操作者が触れ安い箇所(シールドボックス1
1やマニピュレータ14等)が接地されるので、感電に
対する安全性が確保される。ちなみに、本発明の他の接
続形態の例では、すべて被測定試料12のバルク側がガ
ード電位(信号ケーブル7の内部導体72と同電位)と
なっている。
In the probing system according to the second modification shown in FIG. 8, the conductive portion of the prober 1 excluding the outer conductor 71 of the signal cable 7, that is, the outer conductor 81 of the reference potential cable 8, the shield box 11, and the stage. This embodiment is different from the embodiment of FIG. 1 in which the guard potential is held, in that the conductive portion of 13, the conductive portion of the stand 15 and the conductive portion of the manipulator 14 are grounded. In FIG. 8, a portion 18 where the signal cable 7 penetrates the shield box 11
As shown by a and 18b, the outer conductor 71 of the signal cable 7 is opened without making contact with the shield box 11, and the connection point 18 between the shield box 11 and the ground is formed.
As shown in c, it is shown that the shield box 11 is grounded. With this connection configuration, the bulk side of the DUT 12 can be set to the ground potential,
Since the entire sample 12 to be measured is shielded by the ground potential, the shielding effect against the entry of disturbance noise can be increased. In addition, a place where the operator can easily touch (shield box 1
1 and the manipulator 14) are grounded, so that safety against electric shock is secured. By the way, in all other examples of the connection form of the present invention, the bulk side of the measured sample 12 has the guard potential (the same potential as the internal conductor 72 of the signal cable 7).

【0032】図9に示された変形例3に係るプロービン
グシステムは、基準電位ケーブル8の内部導体82が接
地からバイアスされた一定の直流電位19に保持(例え
ば、安定化された直流電圧電源の出力端子に接続)され
る点で、アースに接続された図1の実施の形態と異な
る。このような接続形態にすることで、この基準電位ケ
ーブル8の内部導体82と接続される被測定試料12の
測定電極125は、接地ではなく、一定の直流電位に保
持され、ノイズ等を含まない安定化された電位に維持さ
れるので、より安定した容量測定が実現され得る。な
お、上記式3から分かるように、容量測定回路6で得ら
れる出力電圧V01は、交流信号発生器64からの信号V
iの交流成分に依存し、直流成分には依存しないので、
被測定試料12の基準となる電位の大きさ(直流電位)
は、測定誤差の要因とはならない。なお、このような被
測定試料12へのバイアス電位を変化させながら容量値
の変化を測定することで、MOS等におけるC−V測定
が可能となる。
In the probing system according to the third modification shown in FIG. 9, the inner conductor 82 of the reference potential cable 8 is held at a constant DC potential 19 biased from the ground (for example, in a stabilized DC voltage power supply). 1) in that it is connected to the output terminal). With such a connection configuration, the measurement electrode 125 of the sample to be measured 12 connected to the inner conductor 82 of the reference potential cable 8 is not grounded but is maintained at a constant DC potential and does not include noise or the like. Since the potential is maintained at a stabilized level, more stable capacity measurement can be realized. As can be seen from the above equation 3, the output voltage V01 obtained by the capacitance measuring circuit 6 is the signal V from the AC signal generator 64.
Since it depends on the AC component of i and not on the DC component,
The magnitude of the reference potential of the measured sample 12 (DC potential)
Does not cause a measurement error. In addition, by measuring the change of the capacitance value while changing the bias potential to the sample 12 to be measured, the CV measurement in the MOS or the like becomes possible.

【0033】以上の変形例によって、基準電位ケーブル
8を流れる信号状態、被測定試料12を覆うシールドの
効果、被測定試料12の基準となる電位等が変更される
こととなるが、上記表に示されるように、信号ケーブル
7の外部導体71と内部導体72とが同電位に維持さ
れ、この間での浮遊容量がキャンセルされる点では共通
している。したがって、これらの実施の形態及び変形例
を測定環境(外乱ノイズの発生量や印加する交流信号の
周波数等)や被測定試料12の特性(容量値の大きさ
等)に応じて適宜、選択して使用することで、それぞれ
のメリットを生かした高精度で安定した微小容量の測定
が可能となる。
According to the above modification, the signal state flowing through the reference potential cable 8, the effect of the shield covering the sample 12 to be measured, the reference potential of the sample 12 to be measured, etc. are changed. As shown, the common feature is that the outer conductor 71 and the inner conductor 72 of the signal cable 7 are maintained at the same potential, and the stray capacitance between them is canceled. Therefore, these embodiments and modified examples are appropriately selected according to the measurement environment (amount of disturbance noise, frequency of applied AC signal, etc.) and characteristics of the DUT 12 (size of capacitance value, etc.). By using each of them, it is possible to measure highly accurate and stable microcapacity by taking advantage of each merit.

【0034】なお、いずれのプロービングシステムにお
いても、2つのケーブル7、8は、1つの外部導体をシ
ールドとする同軸ケーブル(coaxial cable)であった
が、これに代えて、2重シールド構造の同軸ケーブル
(triaxial cable)を用いてもよい。具体的には、信号
ケーブル7については、芯線をsource、内側シールドを
Guard、外側シールドをアース、基準電位又はフロート
状態にしたり、基準電位ケーブル8については、芯線を
基準電位、内側シールドをGuard、外側シールドをアー
ス又はフロート状態にしたりする接続が考えられる。こ
れによって、芯線を流れる信号に対するシールド効果を
高めたり、感電に対する安全を確保すること等が可能と
なる。
In any probing system, the two cables 7 and 8 were coaxial cables having one outer conductor as a shield, but instead of this, a coaxial cable having a double shield structure. A cable (triaxial cable) may be used. Specifically, for the signal cable 7, the core wire is sourced and the inner shield is
It is conceivable that the Guard and the outer shield are grounded, set to the reference potential or float state, or the reference potential cable 8 is connected to set the core wire to the reference potential, the inner shield to Guard, and the outer shield to the ground or float state. As a result, it becomes possible to enhance the shield effect for the signal flowing through the core wire and to secure the safety against electric shock.

【0035】次に、図3に示された本実施の形態の容量
測定回路6に代わる変形例及び応用回路を示す。図10
は、第1の変形例に係る容量測定回路6に置き換え得る
容量測定回路20の回路図である。この容量測定回路2
0は、図3に示された容量測定回路6に対して、演算増
幅器61の交流出力端子63と信号ケーブル7の外部導
体71との間に、位相振幅補償回路21aを挿入したも
のに等しい。つまり、図3に示された容量測定回路6で
は、演算増幅器61の出力信号をそのまま信号ケーブル
7の外部導体71に印加していたのに対し、この容量測
定回路20では、演算増幅器61の出力信号に対して位
相(及び、振幅)補償を施し、得られた補償後の信号を
信号ケーブル7の外部導体71に印加している。これ
は、演算増幅器61自体の特性(理想的な演算増幅器で
ないこと)や周辺回路の影響等によって、信号ケーブル
7の内部導体72の電位(信号電位)と外部導体71の
電位(ガード電位)間にわずかにずれ(位相及び振幅が
同一でないこと)が生じるので、そのずれを完全にキャ
ンセルするためである。
Next, a modified example and an application circuit which replace the capacitance measuring circuit 6 of the present embodiment shown in FIG. 3 will be shown. Figure 10
FIG. 9 is a circuit diagram of a capacitance measuring circuit 20 that can be replaced with the capacitance measuring circuit 6 according to the first modification. This capacitance measuring circuit 2
0 is equivalent to the capacitance measuring circuit 6 shown in FIG. 3 in which the phase amplitude compensating circuit 21a is inserted between the AC output terminal 63 of the operational amplifier 61 and the outer conductor 71 of the signal cable 7. That is, in the capacitance measuring circuit 6 shown in FIG. 3, the output signal of the operational amplifier 61 is directly applied to the outer conductor 71 of the signal cable 7, whereas in the capacitance measuring circuit 20, the output of the operational amplifier 61 is output. The signal is subjected to phase (and amplitude) compensation, and the obtained signal after compensation is applied to the outer conductor 71 of the signal cable 7. This is between the potential of the inner conductor 72 of the signal cable 7 (signal potential) and the potential of the outer conductor 71 (guard potential) due to the characteristics of the operational amplifier 61 itself (not being an ideal operational amplifier) and the influence of peripheral circuits. This is because there is a slight deviation (difference in phase and amplitude) between the two, and the deviation is completely canceled.

【0036】図11は、第2の変形例に係る容量測定回
路6、20に置き換え得る容量測定コア部41を含む回
路図である。この容量測定回路40は、大きく分けて、
図3及び図10に示された容量測定回路6、20に対応
するコア部41、そのコア部41の出力端子62での信
号電圧V01を入力として反転増幅する反転部42、及
び、その反転部42の出力端子44での信号電圧V03と
コア部41の交流出力端子63での信号電圧V02とを加
算し、出力端子45に電圧V04の信号を出力する加算部
43から構成される。コア部41は、図3に示された容
量測定回路6に対して、交流信号発生器64の出力端子
と信号ケーブル7の外部導体71との間に位相振幅補償
回路21bを挿入したものに等しい。つまり、このコア
部41は、図3の容量測定回路6に位相振幅補償回路を
追加している点で、図10に示された第1の変形例と共
通するが、位相振幅補償回路21bへの入力として、交
流信号発生器64からの信号を直接的に用いている点
で、第1の変形例と異なる。
FIG. 11 is a circuit diagram including a capacitance measuring core section 41 which can be replaced with the capacitance measuring circuits 6 and 20 according to the second modification. The capacitance measuring circuit 40 is roughly divided into
A core section 41 corresponding to the capacitance measuring circuits 6 and 20 shown in FIGS. 3 and 10, an inverting section 42 for inverting and amplifying a signal voltage V01 at an output terminal 62 of the core section 41 as an input, and an inverting section thereof. The addition unit 43 is configured to add the signal voltage V03 at the output terminal 44 of 42 and the signal voltage V02 at the AC output terminal 63 of the core unit 41 and output the signal of the voltage V04 to the output terminal 45. The core portion 41 is equivalent to the capacitance measuring circuit 6 shown in FIG. 3 in which the phase amplitude compensating circuit 21b is inserted between the output terminal of the AC signal generator 64 and the outer conductor 71 of the signal cable 7. . That is, this core section 41 is common to the first modification shown in FIG. 10 in that a phase amplitude compensating circuit is added to the capacitance measuring circuit 6 of FIG. Is different from the first modified example in that the signal from the AC signal generator 64 is directly used as the input.

【0037】反転部42は、可変抵抗(R4)50、抵
抗(R5)51、可変抵抗(R6)52、コンデンサ53
及び演算増幅器54を備えた反転増幅回路であり、電圧
利得が1で、かつ、その出力端子44での信号V03の位
相がコア部41の交流出力端子63での信号V02と同一
になるように、可変抵抗(R4)50及び可変抵抗(R
6)52の抵抗値が調整されている。この反転部42の
入力電圧V01と出力電圧V03とは、以下の関係が成り立
っている。 V03=−V01 (式4)
The inverting section 42 includes a variable resistor (R4) 50, a resistor (R5) 51, a variable resistor (R6) 52, and a capacitor 53.
And an operational amplifier 54, so that the voltage gain is 1 and the phase of the signal V03 at its output terminal 44 is the same as the signal V02 at the AC output terminal 63 of the core portion 41. , Variable resistance (R4) 50 and variable resistance (R
6) The resistance value of 52 is adjusted. The following relationship is established between the input voltage V01 and the output voltage V03 of the inverting section 42. V03 = -V01 (Formula 4)

【0038】加算部43は、抵抗値の等しい3つの抵抗
(R7)55、抵抗(R8)56及び抵抗(R9)57が
演算増幅器58に接続された加算器である。つまり、2
つの入力信号の電圧V02、V03と、出力電圧V04とは、
以下の関係が成り立つ。 V04=−(V02+V03) (式5) この式5に、上記式4を代入すると、 V04=V01−V02 (式6) が得られる。この式6から分かるように、出力端子45
の信号電圧V04は、コア部41の2つの出力端子62、
63での信号電圧V01、V02の差、言い換えると、被測
定容量の変化に対応した出力電圧の変化となっている。
この式6に、式2を代入して整理した後に、式1を代入
すると、 V04=(1+jωCs・R3)・V02−V02 =jωCs・R3・V02 =−(jωCs・R2・R3/R1)・Vi (式7) が成り立つ。つまり、この第2の変形例の容量測定回路
40の出力端子45からは、容量値Csに比例した電圧
V04が出力されていることが分かる。よって、この電圧
V04に基づいて、種々の信号処理を施すことで、未知の
容量値Csを特定することができる。また、上記式7
が、図3に示された出力電圧V01を示す式3よりも簡素
化されている(出力V04と入力Viとが比例している)
ことから分かるように、この容量測定回路40では、誤
差要因の発生が極力抑制されている。
The adder 43 is an adder in which three resistors (R7) 55, resistors (R8) 56 and resistors (R9) 57 having the same resistance value are connected to an operational amplifier 58. That is, 2
The voltages V02 and V03 of the two input signals and the output voltage V04 are
The following relationship holds. V04 =-(V02 + V03) (Equation 5) By substituting the above Equation 4 into this Equation 5, V04 = V01-V02 (Equation 6) is obtained. As can be seen from Equation 6, the output terminal 45
Signal voltage V04 of the two output terminals 62 of the core portion 41,
The difference between the signal voltages V01 and V02 at 63, in other words, the change in the output voltage corresponding to the change in the measured capacitance.
Substituting Equation 2 into this Equation 6 and rearranging it, and then substituting Equation 1, Vi (Equation 7) holds. That is, it can be seen that the voltage V04 proportional to the capacitance value Cs is output from the output terminal 45 of the capacitance measuring circuit 40 of the second modified example. Therefore, the unknown capacitance value Cs can be specified by performing various signal processes based on the voltage V04. Also, the above formula 7
Is simpler than the equation 3 showing the output voltage V01 shown in FIG. 3 (the output V04 and the input Vi are proportional).
As can be seen from this, in the capacitance measuring circuit 40, the occurrence of error factors is suppressed as much as possible.

【0039】図12(b)は、図11に示された位相振
幅補償回路21bの詳細な回路図である。この位相振幅
補償回路21bは、大きく分けて、入力端子22から入
力された信号の位相をシフトする位相調整部24と、そ
の出力信号に対して電圧増幅し、出力端子23に出力す
る振幅調整部25とから構成される。位相調整部24
は、抵抗33、可変抵抗34、抵抗35及びコンデンサ
36が演算増幅器31に接続された全域通過フィルタで
ある。可変抵抗34の抵抗値を調整することで、この位
相調整部24による位相のシフト量を調整することがで
きる。
FIG. 12B is a detailed circuit diagram of the phase / amplitude compensation circuit 21b shown in FIG. The phase / amplitude compensation circuit 21b is roughly divided into a phase adjusting unit 24 that shifts the phase of the signal input from the input terminal 22, and an amplitude adjusting unit that voltage-amplifies the output signal and outputs the voltage to the output terminal 23. And 25. Phase adjuster 24
Is an all-pass filter in which the resistor 33, the variable resistor 34, the resistor 35, and the capacitor 36 are connected to the operational amplifier 31. By adjusting the resistance value of the variable resistor 34, the amount of phase shift by the phase adjusting unit 24 can be adjusted.

【0040】振幅調整部25は、抵抗37及び可変抵抗
38が演算増幅器32に接続された反転増幅回路であ
る。可変抵抗38の抵抗値を調整することで、この振幅
調整部25による振幅(電圧)増幅率を調整することが
できる。一方で、この位相振幅補償回路21bを図10
に示された容量測定回路20に適用する場合、位相調整
部24の抵抗35を可変抵抗38とし、振幅調整部25
を削除する。こうすることで、図12(a)に示される
ように、位相反転しないで、かつ、振幅と位相の両方が
調整可能な、図10に示された容量測定回路20用の位
相振幅補償回路21aを得ることができる。このよう
に、これら位相振幅補償回路21a、21bにおける2
つの可変抵抗34、38を適切に調整しておくことで、
容量測定回路6の演算増幅器61における非反転入力端
子と交流出力端子63間の信号のずれ、即ち、信号ケー
ブル7の内部導体72と外部導体71での信号電位のず
れをキャンセルし、振幅及び位相が完全に一致した理想
的なイマージナリ・ショートの状態に近づけることがで
きる。したがって、交流信号発生器64からの発生信号
Viが数kHz〜数百KHz程度の周波数であれば、信
号ケーブル7の内部導体72と外部導体71との間の浮
遊容量を確実にキャンセルし、被測定試料12が有する
容量Csだけを正確に検出することができる。
The amplitude adjusting section 25 is an inverting amplifier circuit in which the resistor 37 and the variable resistor 38 are connected to the operational amplifier 32. By adjusting the resistance value of the variable resistor 38, the amplitude (voltage) amplification factor by the amplitude adjusting unit 25 can be adjusted. On the other hand, this phase amplitude compensation circuit 21b is shown in FIG.
When applied to the capacitance measuring circuit 20 shown in FIG.
To delete. By doing so, as shown in FIG. 12 (a), the phase / amplitude compensation circuit 21a for the capacitance measuring circuit 20 shown in FIG. 10 is capable of adjusting both the amplitude and the phase without phase inversion. Can be obtained. In this way, in the phase amplitude compensation circuits 21a and 21b,
By properly adjusting the three variable resistors 34 and 38,
The deviation of the signal between the non-inverting input terminal and the AC output terminal 63 of the operational amplifier 61 of the capacitance measuring circuit 6, that is, the deviation of the signal potential between the inner conductor 72 and the outer conductor 71 of the signal cable 7 is canceled, and the amplitude and phase are canceled. It is possible to get close to the ideal state of an immergenary short that perfectly matches. Therefore, if the generated signal Vi from the AC signal generator 64 has a frequency of about several kHz to several hundred KHz, the stray capacitance between the inner conductor 72 and the outer conductor 71 of the signal cable 7 is reliably canceled, and Only the capacitance Cs of the measurement sample 12 can be accurately detected.

【0041】以上、本発明に係るプロービングシステム
について、実施の形態及び変形例に基づいて説明した
が、本発明は、これらに限定されないのは言うまでもな
い。例えば、本実施の形態におけるプロービングシステ
ムは、容量の測定に用いられたが、インダクタンスの測
定に用いることができる。また、本実施の形態では、信
号ケーブル7及び基準電位ケーブル8として同軸ケーブ
ルが用いられたが、これに代えて、単芯のケーブルとそ
れを覆うシールド材とを組み合わせたり、ツイストペア
等の撚り線を用いてもよい。
Although the probing system according to the present invention has been described above based on the embodiment and the modifications, it goes without saying that the present invention is not limited to these. For example, the probing system according to the present embodiment is used for measuring capacitance, but it can be used for measuring inductance. Further, in the present embodiment, the coaxial cables are used as the signal cable 7 and the reference potential cable 8, but instead of this, a single-core cable and a shield material that covers it are combined, or a twisted wire such as a twisted pair is used. May be used.

【0042】また、図2に示された被測定試料12や図
4等に示されたMOSトランジスタ90の容量測定にお
いて、信号ケーブル7と基準電位ケーブル8それぞれを
接触させる電極や端子を入れ替えてもよい。例えば、被
測定試料12の測定電極125に信号ケーブル7の内部
導体72を接触させ、下部電極123に基準電位ケーブ
ル8の内部導体82を接触させてもよい。また、本実施
の形態では、信号ケーブル7及び基準電位ケーブル8
は、マニピュレータ14によって固定され、それらの内
部導体が直接、被測定試料12に接触したが、マニピュ
レータ14に固定されたプローブ針を介して被測定試料
12に接触してもよい。この場合には、信号ケーブル7
及び基準電位ケーブル8は、コネクタ等を介して、その
内部導体が露出することなくプローブ針と接続される。
そして、プローブ針自体も、同軸ケーブルのように、絶
縁材を介してシールド部材で覆われ、被測定試料12と
接触する先端部を除いてガードされる構造を有すること
が望ましい。
Further, in the capacitance measurement of the sample 12 to be measured shown in FIG. 2 and the MOS transistor 90 shown in FIG. 4 and the like, even if the electrodes and terminals for contacting the signal cable 7 and the reference potential cable 8 are exchanged, respectively. Good. For example, the inner conductor 72 of the signal cable 7 may be brought into contact with the measurement electrode 125 of the sample to be measured 12, and the inner conductor 82 of the reference potential cable 8 may be brought into contact with the lower electrode 123. Further, in the present embodiment, the signal cable 7 and the reference potential cable 8 are
Are fixed by the manipulator 14 and their internal conductors directly contact the measured sample 12, but may contact the measured sample 12 via the probe needle fixed to the manipulator 14. In this case, the signal cable 7
The reference potential cable 8 is connected to the probe needle via a connector or the like without exposing its internal conductor.
It is desirable that the probe needle itself, like a coaxial cable, has a structure that is covered with a shield member via an insulating material and is guarded except for the tip end portion that comes into contact with the measured sample 12.

【0043】また、本実施の形態では、被測定試料12
に直列に接続されるインピーダンス手段として抵抗(R
3)67が用いられたが、固定されたインピーダンスを
有するならば、このような抵抗に限られない。例えば、
容量やインダクタンス、それらの組合せによるインピー
ダンス等であってもよい。また、本実施の形態及び変形
例に係るプロービングシステムの接続形態及び容量測定
回路を任意に組み合わせることで、様々なバリエーショ
ンのプロービングシステムを構築することができる。例
えば、接続形態として、図7のプロービングシステムを
採用し、その容量測定回路として、図11に示された回
路を採用することで、グランド電位が安定し、かつ、出
力電圧から簡易に容量値Csを特定することができる実
用的なプロービングシステムが完成される。
In the present embodiment, the sample to be measured 12 is
As impedance means connected in series to the resistor (R
3) 67 was used, but is not limited to such a resistance as long as it has a fixed impedance. For example,
It may be a capacitance, an inductance, an impedance by a combination thereof, or the like. In addition, the probing system of various variations can be constructed by arbitrarily combining the connection form and the capacitance measuring circuit of the probing system according to the present embodiment and the modification. For example, by adopting the probing system of FIG. 7 as the connection mode and the circuit shown in FIG. 11 as the capacitance measuring circuit thereof, the ground potential is stabilized and the capacitance value Cs can be easily calculated from the output voltage. A practical probing system that can identify

【0044】また、各種接続形態を切替回路によって選
択する構成とすることもできる。例えば、プローバ1の
導電性部分を信号ケーブル7の外部導体71又はアース
に接続する切替回路を設けたりしてもよい。同様に、被
測定試料12の容量と直列に接続される抵抗(R3)6
7として、抵抗値の異なる複数の抵抗の中から1つを選
択する切替回路を設けたり、容量測定回路6と信号ケー
ブル7とを接続したり切り離したりする切替回路を設け
てもよい。これによって、広い範囲にわたる容量の測定
が可能となったり、反転部42における位相・振幅調整
が容易になったりする。
It is also possible to adopt a configuration in which various connection forms are selected by a switching circuit. For example, a switching circuit that connects the conductive portion of the prober 1 to the outer conductor 71 of the signal cable 7 or the ground may be provided. Similarly, the resistance (R3) 6 connected in series with the capacitance of the sample 12 to be measured.
As 7, a switching circuit for selecting one of a plurality of resistors having different resistance values may be provided, or a switching circuit for connecting or disconnecting the capacitance measuring circuit 6 and the signal cable 7 may be provided. This makes it possible to measure the capacitance over a wide range and facilitate the phase / amplitude adjustment in the inverting unit 42.

【0045】さらに、図12に示された位相振幅補償回
路21a、21bは、いずれも、位相及び振幅を調整す
る機能を有したが、本発明は、必ずしも、位相と振幅の
両方の調整機能を必要とするものではない。つまり、信
号ケーブル7の外部導体71と内部導体72それぞれに
流れる信号を同電位にすることができるならば、位相だ
けを調整、または、振幅だけを調整する機能を有する補
償回路で足りる場合もある。
Further, the phase / amplitude compensation circuits 21a and 21b shown in FIG. 12 both have the function of adjusting the phase and the amplitude, but the present invention does not necessarily have the function of adjusting both the phase and the amplitude. Not what you need. That is, if the signals flowing through the outer conductor 71 and the inner conductor 72 of the signal cable 7 can be made to have the same potential, a compensation circuit having a function of adjusting only the phase or only the amplitude may be sufficient. .

【0046】[0046]

【発明の効果】以上の説明から明らかなように、本発明
に係るプロービングシステムによれば、信号ケーブルの
内部導体と外部導体とは同電位に保持されるので、それ
ら内部導体と外部導体間の浮遊容量が測定誤差として加
算されたり、温度等の変動により浮遊容量が変化するこ
との影響を受けたりすることが回避される。これによっ
て、fFオーダーの微小な容量値等を高精度で、かつ、
安定して測定することが可能となる。
As is apparent from the above description, according to the probing system of the present invention, the inner conductor and the outer conductor of the signal cable are held at the same electric potential, so that the inner conductor and the outer conductor of the signal cable are kept at the same potential. It is avoided that the stray capacitance is added as a measurement error and that the stray capacitance is affected by a change in temperature or the like. This makes it possible to accurately measure minute capacitance values of the fF order, etc., and
It is possible to perform stable measurement.

【0047】また、本発明のプロービングシステムを用
いた実測によって、半導体試料を数fFの精度で測定で
きることが確認されている。被測定試料が半導体ウェハ
である場合には、本発明により、該半導体ウェハの各種
の微小容量を高精度に測定することができるので、簡易
な方法であるにも拘わらず、高い精度で半導体デバイス
の電気特性を計測したり、その良否を判定することがで
き、高性能で低価格な半導体デバイスを提供することが
可能になる。
Further, it has been confirmed by actual measurement using the probing system of the present invention that a semiconductor sample can be measured with an accuracy of several fF. When the sample to be measured is a semiconductor wafer, various minute capacitances of the semiconductor wafer can be measured with high accuracy according to the present invention. Therefore, despite the simple method, the semiconductor device can be measured with high accuracy. It is possible to measure the electrical characteristics of the above and determine the quality thereof, and it is possible to provide a high performance and low cost semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るプロービングシステムの構成を示
す図である。
FIG. 1 is a diagram showing a configuration of a probing system according to the present invention.

【図2】図1に示された被測定試料の拡大図である。FIG. 2 is an enlarged view of the measured sample shown in FIG.

【図3】同システムの容量計が備える容量測定回路の回
路図の一例である。
FIG. 3 is an example of a circuit diagram of a capacitance measuring circuit included in the capacitance meter of the system.

【図4】同システムを用いてMOSトランジスタのゲー
ト・ドレイン間容量(CGDO)を実測した例の接続状
態及び測定結果を示す図である。
FIG. 4 is a diagram showing a connection state and a measurement result of an example of actually measuring the gate-drain capacitance (CGDO) of a MOS transistor using the same system.

【図5】同システムを用いてMOSトランジスタ90の
ゲート・ソース間容量(CGSO)を実測した例の接続
状態及び測定結果を示す図である。
FIG. 5 is a diagram showing a connection state and a measurement result of an example of actually measuring the gate-source capacitance (CGSO) of the MOS transistor 90 using the system.

【図6】同システムを用いてMOSトランジスタ90の
ゲート・ドレイン及びソース間容量(CGDO&CGS
O)を実測した例の接続状態及び測定結果を示す図であ
る。
FIG. 6 shows a gate-drain-source capacitance (CGDO & CGS) of a MOS transistor 90 using the system.
It is a figure which shows the connection state and the measurement result of the example which measured O).

【図7】プロービングシステムの接続形態についての変
形例1を示す図である。
FIG. 7 is a diagram showing a first modification of the connection form of the probing system.

【図8】プロービングシステムの接続形態についての変
形例2を示す図である。
FIG. 8 is a diagram showing a second modification of the connection form of the probing system.

【図9】プロービングシステムの接続形態についての変
形例3を示す図である。
FIG. 9 is a diagram showing a modified example 3 of the connection form of the probing system.

【図10】容量測定回路についての第1の変形例を示す
回路図である。
FIG. 10 is a circuit diagram showing a first modification of the capacitance measuring circuit.

【図11】容量測定回路についての第2の変形例を示す
回路図である。
FIG. 11 is a circuit diagram showing a second modification of the capacitance measuring circuit.

【図12】(a)は上記第2の変形例における位相振幅
補償回路の詳細な回路図の一例であり、(b)は上記第
1の変形例における位相振幅補償回路の詳細な回路図の
一例である。
FIG. 12A is an example of a detailed circuit diagram of a phase amplitude compensation circuit in the second modification, and FIG. 12B is a detailed circuit diagram of the phase amplitude compensation circuit in the first modification. This is an example.

【図13】従来のプロービングシステムの構成を示す図
である。
FIG. 13 is a diagram showing a configuration of a conventional probing system.

【符号の説明】[Explanation of symbols]

1 プローバ 5 容量計 6 容量測定回路 7 信号ケーブル 8 基準電位ケーブル 11 シールドボックス 12 被測定試料 13 ステージ 14 マニピュレータ 15 置き台 17、18a〜c 接触・接続箇所 19 直流電位 20 容量測定回路 21a、21b 位相振幅補償回路 22 入力端子 23、44、45、62、63 出力端子 24 位相調整部 25 振幅調整部 31、32、54、58、60、61 演算増幅器 33、35、37、65〜67 固定抵抗 34、38 可変抵抗 36、53 コンデンサ 40 容量測定回路 41 コア部 42 反転部 43 加算部 64 交流信号発生器 71 外部導体 72 内部導体 81 外部導体 82 内部導体 90 MOSトランジスタ 91 ゲート 92 ソース 93 ドレイン 94 絶縁酸化膜 95 半導体バルク 121 シリコン基板 122 フィールド酸化膜 123 下部電極 124 容量絶縁膜 125 測定電極 1 prober 5 capacity meter 6 Capacity measurement circuit 7 signal cable 8 reference potential cable 11 shield box 12 Sample to be measured 13 stages 14 Manipulator 15 Stand 17, 18a-c Contact / connection points 19 DC potential 20 Capacity measuring circuit 21a, 21b Phase amplitude compensation circuit 22 Input terminals 23, 44, 45, 62, 63 Output terminals 24 Phase adjuster 25 Amplitude adjuster 31, 32, 54, 58, 60, 61 Operational amplifier 33, 35, 37, 65-67 Fixed resistance 34, 38 Variable resistance 36, 53 condenser 40 capacitance measurement circuit 41 core 42 Inversion section 43 adder 64 AC signal generator 71 outer conductor 72 Inner conductor 81 outer conductor 82 Inner conductor 90 MOS transistor 91 gate 92 Source 93 drain 94 insulating oxide film 95 Semiconductor bulk 121 Silicon substrate 122 field oxide film 123 Lower electrode 124 Capacitance insulating film 125 measuring electrodes

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G011 AA22 AB06 AB09 AC33 AD01 AE03 2G028 AA01 AA04 BB11 CG07 DH05 DH09 HM05 HN09 MS05 4M106 AA01 BA01 BA14 DD03 DD15 DD30    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 2G011 AA22 AB06 AB09 AC33 AD01                       AE03                 2G028 AA01 AA04 BB11 CG07 DH05                       DH09 HM05 HN09 MS05                 4M106 AA01 BA01 BA14 DD03 DD15                       DD30

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 プローバと第1測定回路とを備えるプロ
ービングシステムであって、 前記プローバは、 被測定試料を覆うボックスと、 一端が検出探針として被測定試料に接触する信号線と、 前記信号線を覆う第1シールド部材とを有し、 前記第1測定回路は、 前記信号線の他端が入力端子に接続されるとともに、前
記第1シールド部材が出力端子に接続されるボルテージ
フォロワと、 前記信号線に一端が接続されたインピーダンス手段と、 前記インピーダンス手段の他端が出力端子に接続される
とともに、前記インピーダンス手段及び前記ボルテージ
フォロワ手段が負帰還路に含まれるように接続された第
1演算増幅器とを有することを特徴とするプロービング
システム。
1. A probing system including a prober and a first measurement circuit, wherein the prober includes a box for covering the sample to be measured, a signal line whose one end contacts the sample to be measured as a detection probe, and the signal. A first shield member that covers a line, and the first measurement circuit has a voltage follower in which the other end of the signal line is connected to an input terminal and the first shield member is connected to an output terminal, The impedance means having one end connected to the signal line, the other end of the impedance means is connected to an output terminal, and the impedance means and the voltage follower means are connected so as to be included in a negative feedback path. A probing system having an operational amplifier.
【請求項2】 プローバと第2測定回路とを備えるプロ
ービングシステムであって、 前記プローバは、 被測定試料を覆うボックスと、 一端が検出探針として被測定試料に接触する信号線と、 前記信号線を覆う第1シールド部材とを有し、 前記第2測定回路は、 イマージナリ・ショートの状態となる第1及び第2入力
端子を有し、その第1入力端子に前記信号線の他端が接
続された第2演算増幅器と、 前記信号線の信号電圧と同電位の電圧を前記第1シール
ド部材に印加するガード手段と、 前記信号線に一端が接続されたインピーダンス手段と、 前記インピーダンス手段の他端が出力端子に接続される
とともに、前記インピーダンス手段及び前記第2演算増
幅器が負帰還路に含まれるように接続された第3演算増
幅器とを有することを特徴とするプロービングシステ
ム。
2. A probing system including a prober and a second measurement circuit, wherein the prober includes a box that covers the sample to be measured, a signal line whose one end contacts the sample to be measured as a detection probe, and the signal. A first shield member for covering the line, and the second measurement circuit has first and second input terminals that are in an emergency short circuit state, and the other end of the signal line is connected to the first input terminal. A second operational amplifier connected thereto; a guard means for applying a voltage having the same potential as the signal voltage of the signal line to the first shield member; an impedance means having one end connected to the signal line; The other end is connected to the output terminal, and the impedance means and the third operational amplifier are connected so as to be included in the negative feedback path. And a probing system.
【請求項3】 前記ボックスは、前記第1シールド部材
と電気的に接続されるか又は基準電位に接続されること
を特徴とする請求項1又は2記載のプロービングシステ
ム。
3. The probing system according to claim 1, wherein the box is electrically connected to the first shield member or is connected to a reference potential.
【請求項4】 前記プローバは、さらに、被測定試料を
保持する載置台を有し、 前記載置台は、前記第1シールド部材と電気的に接続さ
れるか又は基準電位に接続されることを特徴とする請求
項1〜3のいずれか1項に記載のプロービングシステ
ム。
4. The prober further has a mounting table for holding a sample to be measured, and the mounting table is electrically connected to the first shield member or connected to a reference potential. The probing system according to any one of claims 1 to 3, which is characterized.
【請求項5】 前記プローバは、さらに、一端が基準電
位探針として被測定試料に接触する基準電位線を有し、 前記基準電位線の他端は、接地されるか又は一定の電位
に保持されることを特徴とする請求項1〜4のいずれか
1項に記載のプロービングシステム。
5. The prober further has a reference potential line whose one end contacts a sample to be measured as a reference potential probe, and the other end of the reference potential line is grounded or held at a constant potential. The probing system according to claim 1, wherein the probing system is provided.
【請求項6】 前記プローバは、さらに、前記基準電位
線を覆う第2シールド部材を有し、 前記第2シールド部材は、前記第1シールド部材と電気
的に接続されるか、基準電位に接続されるか、又は、フ
ロート状態に置かれることを特徴とする請求項5記載の
プロービングシステム。
6. The prober further includes a second shield member that covers the reference potential line, and the second shield member is electrically connected to the first shield member or connected to a reference potential. 6. The probing system according to claim 5, wherein the probing system is placed in a floating state.
【請求項7】 前記第1シールド部材は、複数層の同軸
構造となっていることを特徴とする請求項1〜6のいず
れか1項に記載のプロービングシステム。
7. The probing system according to claim 1, wherein the first shield member has a coaxial structure of a plurality of layers.
【請求項8】 前記第1演算増幅器又は前記第3演算増
幅器には、交流信号が入力され、 前記ガード手段は、前記交流信号、前記ボルテージフォ
ロワ又は前記第2演算増幅器の出力端子に現れる交流信
号に対して位相補償及び振幅補償の少なくとも一方を施
し、得られた信号を前記第1シールド部材に印加するこ
とを特徴とする請求項1〜7のいずれか1項に記載のプ
ロービングシステム。
8. An AC signal is input to the first operational amplifier or the third operational amplifier, and the guard means is an AC signal appearing at the output terminal of the AC signal, the voltage follower, or the second operational amplifier. 8. The probing system according to claim 1, wherein at least one of phase compensation and amplitude compensation is applied to the first shield member and the obtained signal is applied to the first shield member.
【請求項9】 プローバと測定回路とを備えるプロービ
ングシステムによる被測定試料の容量測定方法であっ
て、 前記プローバに置かれた被測定試料をボックスで覆うと
ともに、第1シールド部材で覆われた信号線の一端を検
出探針として被測定試料に接触させ、 前記測定回路において、 ボルテージフォロワの入力端子に前記信号線の他端を接
続するとともに、その出力端子に前記第1シールド部材
を接続し、 インピーダンス手段の一端を前記信号線に接続するとと
もに、その他端を第1演算増幅器の出力端子に接続し、 前記インピーダンス手段及び前記ボルテージフォロワ手
段が前記第1演算増幅器の負帰還路に含まれるように接
続し、 前記第1演算増幅器の出力端子を当該測定回路の出力端
子とし、当該測定回路の出力端子の電圧に基づいて前記
被測定試料の容量を測定することを特徴とする容量測定
方法。
9. A method for measuring the capacitance of a sample to be measured by a probing system including a prober and a measuring circuit, wherein the sample to be measured placed on the prober is covered with a box and is covered with a first shield member. One end of the wire is brought into contact with the sample to be measured as a detection probe, and in the measurement circuit, the other end of the signal line is connected to the input terminal of the voltage follower, and the first shield member is connected to the output terminal thereof. One end of the impedance means is connected to the signal line and the other end is connected to the output terminal of the first operational amplifier so that the impedance means and the voltage follower means are included in the negative feedback path of the first operational amplifier. And connecting the output terminal of the first operational amplifier to the output terminal of the measurement circuit, and based on the voltage of the output terminal of the measurement circuit. Then, the capacity measuring method is characterized by measuring the capacity of the sample to be measured.
【請求項10】 プローバと測定回路とを備えるプロー
ビングシステムによる被測定試料の容量測定方法であっ
て、 前記プローバに置かれた被測定試料をボックスで覆うと
ともに、第1シールド部材で覆われた信号線の一端を検
出探針として被測定試料に接触させ、 前記測定回路において、 第2演算増幅器の第1及び第2入力端子をイマージナリ
・ショートの状態にさせるともに、その第1入力端子に
前記信号線の他端を接続し、 ガード手段によって、前記信号線の信号電圧と同電位の
電圧を前記第1シールド部材に印加し、 インピーダンス手段の一端を前記信号線に接続するとと
もに、その他端を第3演算増幅器の出力端子に接続し、 前記インピーダンス手段及び前記第2演算増幅器が前記
第3演算増幅器の負帰還路に含まれるように接続し、 前記第3演算増幅器の出力端子を当該測定回路の出力端
子とし、当該測定回路の出力端子の電圧に基づいて前記
被測定試料の容量を測定することを特徴とする容量測定
方法。
10. A method for measuring the capacitance of a sample to be measured by a probing system including a prober and a measuring circuit, wherein the sample to be measured placed on the prober is covered with a box and a signal is covered with a first shield member. The one end of the wire is brought into contact with the sample to be measured as a detection probe, and in the measurement circuit, the first and second input terminals of the second operational amplifier are brought into the state of an emergency short, and the signal is input to the first input terminal thereof. The other end of the line is connected, a voltage having the same potential as the signal voltage of the signal line is applied to the first shield member by the guard means, one end of the impedance means is connected to the signal line, and the other end is connected to the first line. 3 is connected to the output terminal of the operational amplifier, and the impedance means and the second operational amplifier are connected so as to be included in the negative feedback path of the third operational amplifier. Then, the output terminal of the third operational amplifier is used as the output terminal of the measurement circuit, and the capacitance of the sample to be measured is measured based on the voltage of the output terminal of the measurement circuit.
【請求項11】 前記被測定試料は、ソース端子及びド
レイン端子が形成された半導体バルクと酸化膜を挟んで
対抗するゲート端子とからなるMOSトランジスタであ
り、 前記3つの端子及び半導体バルクのうちの少なくとも1
つを信号線に接続し、前記信号線に電気的に接続しない
残りの前記端子及び半導体バルクのうちの少なくとも1
つを基準電位に接続し、更にこれまで接続されなかった
残りの部分が前記端子及び半導体バルクのうちに少なく
とも1つ存在する場合には当該(存在)部分を第1シー
ルド部材と電気的に接続し、前記基準電圧が接地、所定
の電圧、あるいは、スイープさせながら印加される電圧
のいずれかに接続され、 前記測定回路の出力端子の電圧に基づいて、MOSトラ
ンジスタ内の所定部分の容量を測定することを特徴とす
る請求項9又は10記載の容量測定方法。
11. The sample to be measured is a MOS transistor including a semiconductor bulk having a source terminal and a drain terminal formed thereon and a gate terminal facing each other with an oxide film interposed therebetween. At least 1
At least one of the remaining terminals and the semiconductor bulk that are connected to a signal line and are not electrically connected to the signal line.
One of them is connected to a reference potential, and when at least one of the remaining portions which has not been connected until now exists in the terminal and the semiconductor bulk, the (existing) portion is electrically connected to the first shield member. Then, the reference voltage is connected to ground, a predetermined voltage, or a voltage applied while sweeping, and the capacitance of a predetermined portion in the MOS transistor is measured based on the voltage of the output terminal of the measurement circuit. The method for measuring capacitance according to claim 9 or 10, characterized in that.
JP2001233814A 2001-08-01 2001-08-01 Probing system and capacity measurement method Expired - Fee Related JP3506243B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001233814A JP3506243B2 (en) 2001-08-01 2001-08-01 Probing system and capacity measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001233814A JP3506243B2 (en) 2001-08-01 2001-08-01 Probing system and capacity measurement method

Publications (2)

Publication Number Publication Date
JP2003043079A true JP2003043079A (en) 2003-02-13
JP3506243B2 JP3506243B2 (en) 2004-03-15

Family

ID=19065539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001233814A Expired - Fee Related JP3506243B2 (en) 2001-08-01 2001-08-01 Probing system and capacity measurement method

Country Status (1)

Country Link
JP (1) JP3506243B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1836502A2 (en) * 2004-12-21 2007-09-26 FormFactor, Inc. Bi-directional buffer for interfacing test system channel
JP2013057545A (en) * 2011-09-07 2013-03-28 Hioki Ee Corp Measuring device
CN103257263A (en) * 2013-03-09 2013-08-21 西安电子科技大学 Non-contacting-type power frequency voltage measuring device
WO2019188999A1 (en) * 2018-03-30 2019-10-03 株式会社日本マイクロニクス Prober
WO2020026293A1 (en) * 2018-07-30 2020-02-06 株式会社日立ハイテクノロジーズ Semiconductor inspection apparatus and probe unit

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1836502A2 (en) * 2004-12-21 2007-09-26 FormFactor, Inc. Bi-directional buffer for interfacing test system channel
EP1836502A4 (en) * 2004-12-21 2010-07-21 Formfactor Inc Bi-directional buffer for interfacing test system channel
US7977958B2 (en) 2004-12-21 2011-07-12 Formfactor, Inc. Bi-directional buffer for interfacing test system channel
JP2013057545A (en) * 2011-09-07 2013-03-28 Hioki Ee Corp Measuring device
CN103257263A (en) * 2013-03-09 2013-08-21 西安电子科技大学 Non-contacting-type power frequency voltage measuring device
KR20200115581A (en) * 2018-03-30 2020-10-07 가부시키가이샤 니혼 마이크로닉스 Prober
JP2019179875A (en) * 2018-03-30 2019-10-17 株式会社日本マイクロニクス Prober
WO2019188999A1 (en) * 2018-03-30 2019-10-03 株式会社日本マイクロニクス Prober
TWI759588B (en) * 2018-03-30 2022-04-01 日商日本麥克隆尼股份有限公司 Prober
KR102419337B1 (en) 2018-03-30 2022-07-11 가부시키가이샤 니혼 마이크로닉스 prober
US11428727B2 (en) 2018-03-30 2022-08-30 Kabushiki Kaisha Nihon Micronics Prober
JP7138463B2 (en) 2018-03-30 2022-09-16 株式会社日本マイクロニクス prober
WO2020026293A1 (en) * 2018-07-30 2020-02-06 株式会社日立ハイテクノロジーズ Semiconductor inspection apparatus and probe unit
JPWO2020026293A1 (en) * 2018-07-30 2021-08-02 株式会社日立ハイテク Semiconductor inspection equipment and probe unit
JP7168669B2 (en) 2018-07-30 2022-11-09 株式会社日立ハイテク Microelectronic device characterization equipment using electron microscope and its probe unit
US11513138B2 (en) 2018-07-30 2022-11-29 Hitachi High-Tech Corporation Semiconductor inspection device and probe unit

Also Published As

Publication number Publication date
JP3506243B2 (en) 2004-03-15

Similar Documents

Publication Publication Date Title
US6331780B1 (en) Static capacitance-to-voltage converter and converting method
US7602194B2 (en) Apparatus and method of water absorption test for generator stator winding insulator using cross capacitance
JP4330256B2 (en) Non-contact voltage measuring method and apparatus
JP3474111B2 (en) Microcapacity measurement system and probing system
EP1426772B1 (en) Impedance measuring circuit, its method, and capacitance measuring circuit
EP1426773A1 (en) Capacitance measuring circuit, capacitance measuring instrument, and microphone device
JP4488400B2 (en) Impedance detection circuit
US20080100300A1 (en) Electrostatic Voltmeter
EP1424563B1 (en) Capacitance measuring circuit, capacitance measuring instrument, and microphone device
JP3506243B2 (en) Probing system and capacity measurement method
KR20040040456A (en) Impedance measuring circuit and capacitance measuring circuit
KR100341966B1 (en) Impedance-to-voltage converter and converting method
JP2002157671A (en) Sensing system
JP2004184307A (en) Capacitance detection circuit and capacitance detection method
US7598746B2 (en) Surface voltmeter and surface voltage measurement method
US7138808B2 (en) Movable apparatus, a measuring apparatus, a capacitive distance sensing apparatus, and a positioning device
JPH11287776A (en) Method for monitoring purity of liquid
US6714023B2 (en) Method for high-accuracy non-contact capacitive displacement measurement of poorly connected targets
JP3143036B2 (en) Resistivity measurement circuit
JP2655886B2 (en) Laser processing machine nozzle distance detection device
RU2281470C1 (en) Device for measuring sound pressure
Filipovic-Grcic et al. An Improved Method for Performance Testing of Partial Discharge Calibrators
JPS6027928B2 (en) Electrostatic displacement vibration meter
SU670872A1 (en) Stuck-on capacitange-type sensor
Noras Ultra high impedance voltmeter for electrostatic applications

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040107

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20040521

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees