JP2003037212A - Circuit device and method for manufacturing the same - Google Patents

Circuit device and method for manufacturing the same

Info

Publication number
JP2003037212A
JP2003037212A JP2001225110A JP2001225110A JP2003037212A JP 2003037212 A JP2003037212 A JP 2003037212A JP 2001225110 A JP2001225110 A JP 2001225110A JP 2001225110 A JP2001225110 A JP 2001225110A JP 2003037212 A JP2003037212 A JP 2003037212A
Authority
JP
Japan
Prior art keywords
conductive pattern
conductive
resin layer
thermosetting resin
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001225110A
Other languages
Japanese (ja)
Other versions
JP4698080B2 (en
Inventor
Noriaki Sakamoto
則明 坂本
Yuusuke Igarashi
優助 五十嵐
Takeshi Nakamura
岳史 中村
Yoshiyuki Kobayashi
義幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001225110A priority Critical patent/JP4698080B2/en
Publication of JP2003037212A publication Critical patent/JP2003037212A/en
Application granted granted Critical
Publication of JP4698080B2 publication Critical patent/JP4698080B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem of unestablished manufacturing method for manufacturing high quantity small and thin circuit devices with its circuit elements mounted on a support substrate, such as a ceramic substrate, a flexible sheet. SOLUTION: The circuit device comprising a first plurality of conductive patterns 51 of each mounting section electrically isolated by an isolation groove 61, a thermosetting resin layer 50A for filling the isolation groove 61 and covering the surface of the first conductive patterns 51, a second conductive pattern 71 arranged on the thermosetting resin layer 50A, an insulation resin 50B for covering a circuit element 52 and coupling with the thermosetting resin layer 50A and is capable of improving adhesive strength between the isolation groove 61, and the thermosetting resin layer 50A and the insulation resin 50B, and disposing a multilevel interconnection beneath the circuit element 52 with the first and second conductive patterns 51 and 71, is realized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、回路装置およびそ
の製造方法に関し、特に支持基板を不要にし且つ封止す
る絶縁樹脂層との接着強度を強化した薄型の回路装置お
よびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit device and a method for manufacturing the same, and more particularly to a thin circuit device which does not require a supporting substrate and has enhanced adhesive strength with an insulating resin layer for sealing, and a method for manufacturing the same. is there.

【0002】[0002]

【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
2. Description of the Related Art Conventionally, a circuit device set in an electronic apparatus has been used in a mobile phone, a portable computer, etc., and thus has been required to be small, thin and lightweight.

【0003】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図16のように、プ
リント基板PSに実装される。
For example, when a semiconductor device is taken as an example of a circuit device, there is a package type semiconductor device sealed by a conventional transfer mold as a general semiconductor device. This semiconductor device is mounted on a printed circuit board PS as shown in FIG.

【0004】またこのパッケージ型半導体装置は、半導
体チップ2の周囲を樹脂層3で被覆し、この樹脂層3の
側部から外部接続用のリード端子4が導出されたもので
ある。
Further, in this package type semiconductor device, the periphery of the semiconductor chip 2 is covered with a resin layer 3, and lead terminals 4 for external connection are led out from the side portions of the resin layer 3.

【0005】しかしこのパッケージ型半導体装置1は、
リード端子4が樹脂層3から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
However, this package type semiconductor device 1 is
Since the lead terminal 4 is out of the resin layer 3, the overall size is large, and the reduction in size, thickness, and weight are not satisfied.

【0006】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はCSP(チップサイズパッケージ)と呼ばれる、チッ
プのサイズと同等のウェハスケールCSP、またはチッ
プサイズよりも若干大きいサイズのCSPが開発されて
いる。
[0006] Therefore, each company has developed various structures in order to competitively realize downsizing, thinning, and weight reduction, and recently, a wafer scale CSP called a CSP (chip size package), which is equivalent to a chip size, Alternatively, a CSP having a size slightly larger than the chip size has been developed.

【0007】図17は、支持基板としてガラスエポキシ
基板5を採用した、チップサイズよりも若干大きいCS
P6を示すものである。ここではガラスエポキシ基板5
にトランジスタチップTが実装されたものとして説明し
ていく。
FIG. 17 shows a CS having a glass epoxy substrate 5 as a supporting substrate and slightly larger than the chip size.
It shows P6. Here, glass epoxy substrate 5
The description will be made assuming that the transistor chip T is mounted on.

【0008】このガラスエポキシ基板5の表面には、第
1の電極7、第2の電極8およびダイパッド9が形成さ
れ、裏面には第1の裏面電極10と第2の裏面電極11
が形成されている。そしてスルーホールTHを介して、
前記第1の電極7と第1の裏面電極10が、第2の電極
8と第2の裏面電極11が電気的に接続されている。ま
たダイパッド9には前記ベアのトランジスタチップTが
固着され、トランジスタのエミッタ電極と第1の電極7
がボンディングワイヤー12を介して接続され、トラン
ジスタのベース電極と第2の電極8がボンディングワイ
ヤー12を介して接続されている。更にトランジスタチ
ップTを覆うようにガラスエポキシ基板5に樹脂層13
が設けられている。
A first electrode 7, a second electrode 8 and a die pad 9 are formed on the front surface of the glass epoxy substrate 5, and a first back surface electrode 10 and a second back surface electrode 11 are formed on the back surface.
Are formed. And through the through hole TH,
The first electrode 7 and the first back surface electrode 10 are electrically connected, and the second electrode 8 and the second back surface electrode 11 are electrically connected. The bare transistor chip T is fixed to the die pad 9, and the emitter electrode of the transistor and the first electrode 7 are attached.
Are connected via the bonding wire 12, and the base electrode of the transistor and the second electrode 8 are connected via the bonding wire 12. Further, a resin layer 13 is formed on the glass epoxy substrate 5 so as to cover the transistor chip T.
Is provided.

【0009】前記CSP6は、ガラスエポキシ基板5を
採用するが、ウェハスケールCSPと違い、チップTか
ら外部接続用の裏面電極10、11までの延在構造が簡
単であり、安価に製造できるメリットを有する。
The CSP 6 adopts the glass epoxy substrate 5, but unlike the wafer scale CSP, it has a simple structure of extending from the chip T to the backside electrodes 10 and 11 for external connection, and has an advantage that it can be manufactured at low cost. Have.

【0010】また前記CSP6は、図16のように、プ
リント基板PSに実装される。プリント基板PSには、
電気回路を構成する電極、配線が設けられ、前記CSP
6、パッケージ型半導体装置1、チップ抵抗CRまたは
チップコンデンサCC等が電気的に接続されて固着され
る。
The CSP 6 is mounted on a printed circuit board PS as shown in FIG. The printed circuit board PS has
The CSP is provided with electrodes and wiring that form an electric circuit.
6, the package type semiconductor device 1, the chip resistor CR, the chip capacitor CC, etc. are electrically connected and fixed.

【0011】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
The circuit composed of this printed circuit board is mounted in various sets.

【0012】つぎに、このCSPの製造方法を図18お
よび図19を参照しながら説明する。
Next, a method of manufacturing this CSP will be described with reference to FIGS. 18 and 19.

【0013】まず基材(支持基板)としてガラスエポキ
シ基板5を用意し、この両面に絶縁性接着剤を介してC
u箔20、21を圧着する。(以上図18Aを参照) 続いて、第1の電極7,第2の電極8、ダイパッド9、
第1の裏面電極10および第2の裏面電極11に対応す
るCu箔20、21に耐エッチング性のレジスト22を
被覆し、Cu箔20、21をパターニングする。尚、パ
ターニングは、表と裏で別々にしても良い(以上図18
Bを参照) 続いて、ドリルやレーザを利用してスルーホールTHの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールTHを形成する。このスル
ーホールTHにより第1の電極7と第1の裏面電極1
0、第2の電極8と第2の裏面電極10が電気的に接続
される。(以上図18Cを参照) 更に、図面では省略をしたが、ボンデイングポストと成
る第1の電極7,第2の電極8にNiメッキを施すと共
に、ダイボンディングポストとなるダイパッド9にAu
メッキを施し、トランジスタチップTをダイボンディン
グする。
First, a glass epoxy substrate 5 is prepared as a base material (supporting substrate), and C is formed on both surfaces of the glass epoxy substrate 5 via an insulating adhesive.
The u foils 20 and 21 are pressure bonded. (See FIG. 18A above) Subsequently, the first electrode 7, the second electrode 8, the die pad 9,
The Cu foils 20 and 21 corresponding to the first back surface electrode 10 and the second back surface electrode 11 are covered with an etching resistant resist 22, and the Cu foils 20 and 21 are patterned. The patterning may be performed separately for the front and back sides (see FIG. 18 above).
Next, a hole for the through hole TH is formed in the glass epoxy substrate using a drill or a laser, and the hole is plated to form the through hole TH. Due to this through hole TH, the first electrode 7 and the first back surface electrode 1
0, the second electrode 8 and the second back surface electrode 10 are electrically connected. Although not shown in the drawing, Ni plating is applied to the first electrode 7 and the second electrode 8 that will be the bonding posts, and Au will be applied to the die pad 9 that will be the die bonding post.
Plating is performed, and the transistor chip T is die-bonded.

【0014】最後に、トランジスタチップTのエミッタ
電極と第1の電極7、トランジスタチップTのベース電
極と第2の電極8をボンディングワイヤー12を介して
接続し、樹脂層13で被覆している。(以上図18Dを
参照) 以上の製造方法により、支持基板5を採用したCSP型
の電気素子が完成する。この製造方法は、支持基板とし
てフレキシブルシートを採用しても同様である。
Finally, the emitter electrode of the transistor chip T and the first electrode 7, and the base electrode of the transistor chip T and the second electrode 8 are connected via a bonding wire 12 and covered with a resin layer 13. (See FIG. 18D above) By the above manufacturing method, the CSP type electric element employing the supporting substrate 5 is completed. This manufacturing method is the same when a flexible sheet is used as the supporting substrate.

【0015】一方、セラミック基板を採用した製造方法
を図19のフローに示す。支持基板であるセラミック基
板を用意した後、スルーホールを形成し、その後、導電
ペーストを使い、表と裏の電極を印刷し、焼結してい
る。その後、前製造方法の樹脂層を被覆するまでは図1
8の製造方法と同じであるが、セラミック基板は、非常
にもろく、フレキシブルシートやガラスエポキシ基板と
異なり、直ぐに欠けてしまうため金型を用いたモールド
ができない問題がある。そのため、封止樹脂をポッティ
ングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
On the other hand, a manufacturing method using a ceramic substrate is shown in the flow chart of FIG. After preparing a ceramic substrate that is a supporting substrate, through holes are formed, and thereafter, a conductive paste is used to print electrodes on the front and back sides and sintering is performed. After that, the process shown in FIG.
Although it is the same as the manufacturing method of No. 8, the ceramic substrate is very brittle, and unlike a flexible sheet or a glass epoxy substrate, the ceramic substrate is easily chipped, so that there is a problem that molding using a mold cannot be performed. Therefore, the sealing resin is potted, cured, and then polished to flatten the sealing resin, and finally separated by a dicing device.

【0016】[0016]

【発明が解決しようとする課題】図17に於いて、トラ
ンジスタチップT、接続手段7〜12および樹脂層13
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。
In FIG. 17, the transistor chip T, the connecting means 7 to 12 and the resin layer 13 are formed.
Is a necessary component for electrical connection with the outside and protection of the transistor, but it was difficult to provide a circuit element that achieves downsizing, thinning, and weight saving with only these components. .

【0017】また、支持基板となるガラスエポキシ基板
5は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板5を無くすことが
できなかった。
Further, the glass epoxy substrate 5 serving as the supporting substrate is essentially unnecessary as described above. However, because of the manufacturing method, since the electrodes are bonded together, they are used as a supporting substrate, and the glass epoxy substrate 5 cannot be eliminated.

【0018】そのため、このガラスエポキシ基板5を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板5が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
Therefore, by adopting this glass epoxy substrate 5, the cost increases, and further, since the glass epoxy substrate 5 is thick, it becomes thick as a circuit element,
There were limits to miniaturization, thinning, and weight reduction.

【0019】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなり量産に向かない問
題もあった。
Further, in the glass epoxy substrate and the ceramic substrate, the through hole forming step for connecting the electrodes on both sides is indispensable, and the manufacturing process becomes long, which is not suitable for mass production.

【0020】[0020]

【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、分離溝により電気的に分離され
た各搭載部の複数の第1の導電パターンと、前記分離溝
を埋めて前記第1の導電パターン表面を覆う熱硬化性樹
脂層と、前記熱硬化性樹脂層上に形成され前記第1の導
電パターンと所望個所で接続された第2の導電パターン
と、前記第2の導電パターン上に絶縁されて固着された
回路素子と、該回路素子を被覆し前記熱硬化性樹脂層と
結合され前記第1および第2の導電パターンを一体に支
持する絶縁性樹脂とを備えたことを特徴とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the many problems described above, and a plurality of first conductive patterns of each mounting portion electrically separated by a separation groove and the separation groove are provided. A thermosetting resin layer that fills and covers the surface of the first conductive pattern; a second conductive pattern that is formed on the thermosetting resin layer and that is connected to the first conductive pattern at a desired location; A circuit element which is insulated and fixed on the second conductive pattern; and an insulating resin which covers the circuit element and is bonded to the thermosetting resin layer to integrally support the first and second conductive patterns. It is characterized by having.

【0021】本発明では、分離溝を埋めて第1の導電パ
ターン表面を覆う熱硬化性樹脂層を設けることにより、
回路素子を被覆する絶縁性樹脂との結合が強化され良好
な封止構造の小型化、薄型化、軽量化そして多層化され
た回路装置が実現でき、従来の課題を解決することがで
きる。
In the present invention, by providing the thermosetting resin layer which fills the separation groove and covers the surface of the first conductive pattern,
It is possible to realize a circuit device in which the connection with the insulating resin that covers the circuit element is strengthened, and the sealing structure is excellent in size reduction, thickness reduction, weight reduction, and multilayer, and the conventional problems can be solved.

【0022】また本発明の製造方法では、導電箔を用意
し、少なくとも第1の導電パターンと成る領域を除いた
前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形
成して第1の導電パターンを形成する工程と、前記分離
溝を埋めて前記第1の導電パターン表面を熱硬化性樹脂
層で覆う工程と、前記熱硬化性樹脂層上に第2の導電パ
ターンを形成する工程と、前記第2の導電パターン上を
絶縁被膜で覆い、回路素子の電極を接続する部分の前記
絶縁被膜を選択的に除去する工程と、前記絶縁被膜上に
前記回路素子を固着する工程と、前記回路素子の電極と
所望の前記第2の導電パターンとを電気的に接続する接
続手段を形成する工程と、前記回路素子を被覆し、前記
熱硬化性樹脂層と結合して絶縁性樹脂でモールドする工
程と、前記分離溝を設けていない厚み部分の前記導電箔
を除去する工程とを具備することを特徴とする。
In the manufacturing method of the present invention, a conductive foil is prepared, and a separation groove shallower than the thickness of the conductive foil is formed in the conductive foil except at least a region to be the first conductive pattern. Forming a conductive pattern, filling the separation groove and covering the surface of the first conductive pattern with a thermosetting resin layer, and forming a second conductive pattern on the thermosetting resin layer. A step of covering the second conductive pattern with an insulating coating and selectively removing the insulating coating in a portion connecting the electrodes of the circuit element, and a step of fixing the circuit element on the insulating coating. A step of forming a connecting means for electrically connecting the electrode of the circuit element and the desired second conductive pattern; and covering the circuit element with the insulating resin by bonding with the thermosetting resin layer. Molding step and the separation groove Characterized by comprising the step of removing the conductive foil having a thickness of a portion not provided.

【0023】この製造方法では、分離溝に熱硬化性樹脂
層を埋め込み且つ絶縁性樹脂と結合させるので、絶縁性
樹脂と第1および第2の導電パターンの接着強度が増し
て良好な封止構造を得られ、従来の課題を解決すること
ができる。
In this manufacturing method, since the thermosetting resin layer is embedded in the separation groove and bonded to the insulating resin, the adhesive strength between the insulating resin and the first and second conductive patterns is increased, and a good sealing structure is obtained. Therefore, the conventional problems can be solved.

【0024】またこの製造方法では、第1および第2の
導電パターンを用いて多層配線を実現できる。
Further, according to this manufacturing method, the multilayer wiring can be realized by using the first and second conductive patterns.

【0025】更にこの製造方法では、回路素子の搭載部
を含む導電パターンを多数個ブロック毎に形成すること
により、多量製造工程を提供できる。
Further, in this manufacturing method, a large number of manufacturing steps can be provided by forming a large number of conductive patterns including circuit element mounting portions for each block.

【0026】[0026]

【発明の実施の形態】本発明の回路装置の実施の形態 本発明の回路装置について図1を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the circuit device of the present invention The circuit device of the present invention will be described with reference to FIG.

【0027】本発明に依る回路装置は、分離溝により電
気的に分離された各搭載部の複数の第1の導電パターン
と、前記分離溝を埋めて前記第1の導電パターン表面を
覆う熱硬化性樹脂層と、前記熱硬化性樹脂層上に形成さ
れ前記第1の導電パターンと所望個所で接続された第2
の導電パターンと、前記第2の導電パターン上に絶縁さ
れて固着された回路素子と、該回路素子を被覆し前記熱
硬化性樹脂層と結合され前記第1および第2の導電パタ
ーンを一体に支持する絶縁性樹脂とから構成されてい
る。
In the circuit device according to the present invention, a plurality of first conductive patterns of each mounting portion, which are electrically separated by the separation groove, and thermosetting which fills the separation groove and covers the surface of the first conductive pattern. Conductive resin layer and a second conductive layer formed on the thermosetting resin layer and connected to the first conductive pattern at a desired position
Of the conductive pattern, the circuit element insulated and fixed on the second conductive pattern, the circuit element covering the circuit element, and being coupled with the thermosetting resin layer to integrally form the first and second conductive patterns. It is composed of a supporting insulating resin.

【0028】図1には、熱硬化性樹脂層50Aに埋め込
まれた第1の導電パターン51を有し、前記熱硬化性樹
脂層50A上に設けた第2の導電パターン71を有し、
第2の導電パターン51上には電気的に絶縁されて回路
素子52が固着され、熱硬化性樹脂層50Aと結合した
絶縁性樹脂50Bで第1の導電パターン51を支持して
成る回路装置53が示されている。
FIG. 1 has a first conductive pattern 51 embedded in a thermosetting resin layer 50A, and a second conductive pattern 71 provided on the thermosetting resin layer 50A.
The circuit device 53 is electrically insulated and fixed to the circuit element 52 on the second conductive pattern 51, and the insulating resin 50B combined with the thermosetting resin layer 50A supports the first conductive pattern 51. It is shown.

【0029】本構造は、回路素子52、複数の第1の導
電パターン51と、第2の導電パターン71と、第1の
導電パターン51を埋め込む熱硬化性樹脂層50Aおよ
びそれと結合する絶縁性樹脂50Bの4つの材料で構成
され、第1の導電パターン51間には、この熱硬化性樹
脂層50Aで充填された分離溝61が設けられる。そし
て熱硬化性樹脂層50Aおよび絶縁性樹脂50Bにより
第1の導電パターン51および第2の導電パターン71
が支持されている。
In this structure, the circuit element 52, the plurality of first conductive patterns 51, the second conductive pattern 71, the thermosetting resin layer 50A for embedding the first conductive pattern 51, and the insulating resin combined with the thermosetting resin layer 50A. A separation groove 61 filled with the thermosetting resin layer 50A is provided between the first conductive patterns 51, which is made of four materials of 50B. Then, the first conductive pattern 51 and the second conductive pattern 71 are formed by the thermosetting resin layer 50A and the insulating resin 50B.
Is supported.

【0030】本発明の特徴である熱硬化性樹脂層50A
としては、エポキシ樹脂等の熱硬化性樹脂が用いられ、
分離溝61を埋め込み且つ第1の導電パターン51の表
面を被覆するように設けられる。この熱硬化性樹脂層5
0Aは熱硬化性樹脂を有機溶剤に溶かした液状の材料を
キャスティングして分離溝61および第1の導電パター
ン51表面に塗布し、半硬化して有機溶剤を飛ばした後
に本硬化して形成される。また熱硬化性樹脂層50Aに
はシリカ、アルミナ等のフィラーを混入して第1の導電
パターン51との熱膨張係数を緩和すると良い。一般的
にエポキシ樹脂の熱膨張係数は50ppm/℃であり、
上記したフィラー入りのエポキシ樹脂の熱膨張係数は1
5〜30ppm/℃であり、第1の導電パターン51を
形成する銅の熱膨張係数は18ppm/℃であるので、
エポキシ樹脂と銅との熱膨張係数のミスマッチを改善で
きる。
Thermosetting resin layer 50A which is a feature of the present invention
For, a thermosetting resin such as an epoxy resin is used,
It is provided so as to fill the isolation trench 61 and cover the surface of the first conductive pattern 51. This thermosetting resin layer 5
OA is formed by casting a liquid material in which a thermosetting resin is dissolved in an organic solvent, applying the liquid material to the surface of the separation groove 61 and the first conductive pattern 51, semi-curing the organic solvent to remove the solvent, and then main-curing the solvent. It Further, it is preferable to mix a filler such as silica or alumina in the thermosetting resin layer 50A to relax the coefficient of thermal expansion with the first conductive pattern 51. Generally, the coefficient of thermal expansion of epoxy resin is 50 ppm / ° C,
The thermal expansion coefficient of the above-mentioned filler-containing epoxy resin is 1
5 to 30 ppm / ° C., and the coefficient of thermal expansion of the copper forming the first conductive pattern 51 is 18 ppm / ° C.,
The thermal expansion coefficient mismatch between the epoxy resin and copper can be improved.

【0031】また熱硬化性樹脂層50Aは液状の状態で
分離溝61に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝61
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。
Since the thermosetting resin layer 50A is filled in the separation groove 61 in a liquid state, the separation groove 61 has a lower viscosity than that of the epoxy resin to be transfer-molded.
Can be closely adhered to the inner wall of, and the adhesive strength between both can be greatly increased.

【0032】更に熱硬化性樹脂層50Aは予め半硬化し
たシート状のフィルムを加熱圧着して本硬化して、溶融
したエポキシ樹脂で分離溝61および第1の導電パター
ン51表面に付着する方法も採用できる。
Further, as the thermosetting resin layer 50A, there is also a method in which a sheet-shaped film which has been semi-cured in advance is heated and pressure-bonded to be fully cured, and is adhered to the separation groove 61 and the surface of the first conductive pattern 51 with a molten epoxy resin. Can be adopted.

【0033】絶縁性樹脂50Bとしては、エポキシ樹脂
等の熱硬化性樹脂、ポリフェニレンサルファイド等の熱
可塑性樹脂を用いることができる。また絶縁性樹脂は、
金型を用いて固める樹脂、ディップ、塗布をして被覆で
きる樹脂であれば、全ての樹脂が採用できる。しかし、
熱硬化性樹脂層50Aとの結合強度を考慮すると、同種
の樹脂が好ましいので絶縁性樹脂50Bとしてはエポキ
シ樹脂等の熱硬化性樹脂を用いる。
As the insulating resin 50B, a thermosetting resin such as an epoxy resin or a thermoplastic resin such as polyphenylene sulfide can be used. The insulating resin is
Any resin can be used as long as it is a resin that can be hardened using a mold, a dip, or a resin that can be coated and coated. But,
Considering the bonding strength with the thermosetting resin layer 50A, the same type of resin is preferable, and thus a thermosetting resin such as an epoxy resin is used as the insulating resin 50B.

【0034】第1の導電パターン51としては、Cuを
主材料とした導電箔、Alを主材料とした導電箔、また
はFe−Ni等の合金から成る導電箔等を用いることが
できる。もちろん、他の導電材料でも可能であり、特に
エッチングできる導電材、レーザで蒸発する導電材が好
ましい。
As the first conductive pattern 51, a conductive foil mainly made of Cu, a conductive foil mainly made of Al, or a conductive foil made of an alloy such as Fe-Ni can be used. Of course, other conductive materials are also possible, and in particular, a conductive material that can be etched and a conductive material that evaporates with a laser are preferable.

【0035】第2の導電パターン71としては、Cuを
無電界および電界メッキして熱硬化性樹脂層50A表面
に付着した導電膜が用いられ、電気的接続を求められる
個所の第1の導電パターン51は予め熱硬化性樹脂層5
0Aを選択的に除去することで第2の導電パターンとの
接続ができる。
As the second conductive pattern 71, a conductive film in which Cu is electrolessly and electroplated and adhered to the surface of the thermosetting resin layer 50A is used, and the first conductive pattern at a location where electrical connection is required. 51 is a thermosetting resin layer 5 in advance
By selectively removing 0A, connection with the second conductive pattern can be made.

【0036】回路素子52の接続手段は、フェースアッ
プ構造の場合はボンディングワイヤー55を用い、フェ
ースダウン構造の場合はロウ材から成る導電ボール、扁
平する導電ボール、半田等のロウ材を用いる。これら接
続手段は、回路素子52の種類、回路素子52の実装形
態で選択される。
As the connecting means of the circuit element 52, a bonding wire 55 is used in the case of the face-up structure, and a conductive ball made of a brazing material, a flat conductive ball, a brazing material such as solder is used in the case of the face-down structure. These connecting means are selected depending on the type of the circuit element 52 and the mounting form of the circuit element 52.

【0037】なおボンディングワイヤー55あるいはロ
ウ材が固着される第2の導電パターン71は選択的に絶
縁被膜72から露出されており、露出された第2の導電
パターン71表面には導電被膜54が設けられている。
この導電被膜54として考えられる材料は、Ag、A
u、PtまたはPd等であり、蒸着、スパッタリング、
CVD等の低真空、または高真空下の被着、メッキまた
は焼結等により被覆される。
The second conductive pattern 71 to which the bonding wire 55 or the brazing material is fixed is selectively exposed from the insulating coating 72, and the conductive coating 54 is provided on the exposed surface of the second conductive pattern 71. Has been.
Materials considered as the conductive coating 54 are Ag, A
u, Pt, Pd, or the like, for vapor deposition, sputtering,
It is covered by deposition under low vacuum or high vacuum such as CVD, plating or sintering.

【0038】裏面電極56は予定の第1の導電パターン
51を選択的に露出して他の部分をレジスト層57で被
覆し、半田等の導電材を付着して形成され、突起電極と
して設けられる。
The back surface electrode 56 is formed by selectively exposing the expected first conductive pattern 51, covering the other portion with a resist layer 57, and attaching a conductive material such as solder, and is provided as a protruding electrode. .

【0039】本回路装置は、第1の導電パターン51お
よび第2の導電パターン71は熱硬化性樹脂層50Aお
よび絶縁性樹脂50Bで支持しているため、支持基板が
不要となる。この構成は、本発明の特徴である。従来の
技術の欄でも説明したように、従来の回路装置の導電路
は、支持基板で支持されていたり、リードフレームで支
持されているため、本来不要にしても良い構成が付加さ
れている。しかし、本回路装置は、必要最小限の構成要
素で構成され、支持基板を不要としているため、薄型で
安価となる特徴を有する。
In the present circuit device, since the first conductive pattern 51 and the second conductive pattern 71 are supported by the thermosetting resin layer 50A and the insulating resin 50B, the supporting substrate is unnecessary. This configuration is a feature of the present invention. As described in the section of the related art, the conductive paths of the conventional circuit device are supported by the supporting substrate or the lead frame, and therefore, a structure which may be unnecessary is added. However, the present circuit device has a characteristic that it is thin and inexpensive because it is composed of the minimum necessary components and does not require a supporting substrate.

【0040】また、回路素子52を被覆し且つ第1の導
電パターン51間の分離溝61に充填された熱硬化性樹
脂層50Aを有し、お互いの絶縁がはかれるメリットを
有する。
Further, the thermosetting resin layer 50A which covers the circuit element 52 and is filled in the separation groove 61 between the first conductive patterns 51 has an advantage of being insulated from each other.

【0041】また、回路素子52を被覆し、第1の導電
パターン51間の分離溝61に充填され第1の導電パタ
ーン51の裏面のみを露出して一体に支持する熱硬化性
樹脂層50Aおよび絶縁性樹脂50Bを有している。
Further, a thermosetting resin layer 50A which covers the circuit element 52, is filled in the separation groove 61 between the first conductive patterns 51, and exposes only the back surface of the first conductive pattern 51 to integrally support it. It has an insulating resin 50B.

【0042】回路素子52は第2の導電パターン71を
被覆する絶縁被膜72上に絶縁性接着剤58で固着さ
れ、回路素子52と第2の導電パターン71とは電気的
に絶縁されている。この結果、回路素子52の下には第
1の導電パターン51および第2の導電パターン71が
自由に配線でき、多層配線を実現できる。回路素子52
の各電極パッドは周辺に設けた第2の導電パターン71
の一部で形成されるボンデイングパッドと供する導電被
膜54にボンディングワイヤー55で接続されている。
The circuit element 52 is fixed to the insulating coating 72 covering the second conductive pattern 71 with an insulating adhesive 58, and the circuit element 52 and the second conductive pattern 71 are electrically insulated. As a result, the first conductive pattern 51 and the second conductive pattern 71 can be freely wired under the circuit element 52, and a multilayer wiring can be realized. Circuit element 52
Each electrode pad of the second conductive pattern 71 provided in the periphery.
Is connected to a conductive coating 54 serving as a bonding pad formed by a part of the above by a bonding wire 55.

【0043】この第1の導電パターン51の裏面を露出
する点は、本発明の特徴の一つである。導電路の裏面が
外部との接続に供することができ、図17の如き従来構
造のスルーホールTHを不要にできる特徴を有する。
The point that the back surface of the first conductive pattern 51 is exposed is one of the features of the present invention. The back surface of the conductive path can be used for connection to the outside, and the through hole TH of the conventional structure as shown in FIG. 17 can be eliminated.

【0044】また本回路装置は、分離溝61の表面と第
1の導電パターン51の裏面は、実質一致している構造
となっている。本構造は、本発明の特徴であり、図17
に示す裏面電極10、11の段差が設けられないため、
回路装置53をそのまま水平に移動できる特徴を有す
る。
Further, the present circuit device has a structure in which the front surface of the separation groove 61 and the back surface of the first conductive pattern 51 are substantially aligned with each other. This structure is a feature of the present invention, and FIG.
Since the back electrodes 10, 11 shown in FIG.
It has a feature that the circuit device 53 can be horizontally moved as it is.

【0045】なお、他の実施例として熱硬化性樹脂層5
0Aの代わりにUV硬化樹脂を用いることもできる。す
なわち、UV硬化樹脂を真空ラミネータで塗膜した後
に、UV照射、現像して本硬化すると、分離溝61およ
び第1の導電パターン51の所望の表面を被覆するよう
にUV硬化樹脂を形成することができる。UV硬化樹脂
もエポキシ樹脂系であり、熱硬化性樹脂層50Aと同様
の効果が得られる。 本発明の回路装置の製造方法の実施の形態 まず本発明の回路装置の製造方法について図2を参照し
ながら説明する。
As another embodiment, the thermosetting resin layer 5 is used.
A UV curable resin may be used instead of 0A. That is, when the UV curable resin is applied with a vacuum laminator, and then UV irradiation, development and main curing are performed, the UV curable resin is formed so as to cover desired surfaces of the separation groove 61 and the first conductive pattern 51. You can The UV curable resin is also an epoxy resin, and the same effect as that of the thermosetting resin layer 50A can be obtained. Embodiment of Method for Manufacturing Circuit Device of Present Invention First, a method for manufacturing a circuit device of the present invention will be described with reference to FIG.

【0046】本発明は、導電箔を用意し、少なくとも回
路素子の搭載部を多数個形成する第1の導電パターンを
除く領域の前記導電箔に前記導電箔の厚みよりも浅い分
離溝を形成して第1の導電パターンを形成する工程と、
熱硬化性樹脂で分離溝および第1の導電パターンを被覆
する工程と、所定の第1の導電パターン表面をレーザー
エッチングで露出する工程と、露出された第1の導電パ
ターンに接触し熱硬化性樹脂層表面にCuメッキにより
導電膜を形成し、所定のパターンにエッチングして第2
の導電パターンを形成する工程と、露出された第2の導
電パターンに選択的に導電被膜を形成する工程と、第2
の導電パターンを覆う絶縁被膜上に回路素子を固着する
工程と、前記回路素子の電極と所望の前記第2の導電パ
ターンとを電気的に接続する接続手段を形成する工程
と、各搭載部の前記回路素子を一括して被覆し、絶縁性
樹脂で共通モールドする工程と、前記分離溝を設けてい
ない厚み部分の前記導電箔を除去する工程と、複数個の
前記ブロックを前記絶縁性樹脂を当接させて粘着シート
に貼り付ける工程と、前記粘着シートに貼り付けられた
状態で前記ブロックの各搭載部の前記回路素子の特性の
測定を行う工程と、前記粘着シートに貼り付けられた状
態で前記ブロックの前記絶縁性樹脂を各搭載部毎にダイ
シングにより分離する工程とから構成されている。
According to the present invention, a conductive foil is prepared, and a separation groove shallower than the thickness of the conductive foil is formed in the conductive foil in a region except at least the first conductive pattern where a large number of circuit element mounting portions are formed. Forming a first conductive pattern,
A step of coating the separation groove and the first conductive pattern with a thermosetting resin, a step of exposing a predetermined first conductive pattern surface by laser etching, and a step of contacting the exposed first conductive pattern with a thermosetting resin. A conductive film is formed on the surface of the resin layer by Cu plating, and the second conductive film is etched into a predetermined pattern.
Forming a conductive pattern, and forming a conductive film selectively on the exposed second conductive pattern;
A step of fixing the circuit element on the insulating coating covering the conductive pattern, a step of forming a connecting means for electrically connecting the electrode of the circuit element and the desired second conductive pattern, and A step of collectively covering the circuit elements and common-molding with an insulating resin; a step of removing the conductive foil in a thickness portion where the separation groove is not provided; A step of contacting and adhering to the adhesive sheet; a step of measuring characteristics of the circuit element of each mounting portion of the block in a state of being adhered to the adhesive sheet; and a state of adhering to the adhesive sheet And the step of separating the insulating resin of the block by dicing for each mounting portion.

【0047】図2に示すフローは上述した工程とは一致
していないが、Cu箔、ハーフエッチングの2つのフロ
ーで第1の導電パターンの形成が行われる。熱硬化性樹
脂のフローで分離溝および第1の導電パターン表面を熱
硬化性樹脂で覆う。レーザーエッチング、Cuメッキ、
エッチングのフローで第2の導電パターンが形成され
る。Auメッキでは第2の導電パターンに選択的にボン
ディングパッドが設けられる。ダイボンドおよびワイヤ
ーボンディングの2つのフローで各搭載部への回路素子
の固着と回路素子の電極と第2の導電パターンの接続が
行われる。トランスファーモールドのフローでは絶縁性
樹脂による共通モールドが行われる。裏面Cu箔除去の
フローでは分離溝のない厚み部分の導電箔のエッチング
が行われる。裏面処理のフローでは裏面に露出した第1
の導電パターンの電極処理が行われる。粘着シートのフ
ローでは粘着シートに複数個のブロックが貼り付けられ
る。測定のフローでは各搭載部に組み込まれた回路素子
の良品判別や特性ランク分けが行われる。ダイシングの
フローでは絶縁性樹脂からダイシングで個別の回路素子
への分離が行われる。
Although the flow shown in FIG. 2 does not correspond to the above-mentioned process, the first conductive pattern is formed by two flows of Cu foil and half etching. The flow of the thermosetting resin covers the separation groove and the surface of the first conductive pattern with the thermosetting resin. Laser etching, Cu plating,
The second conductive pattern is formed by the etching flow. In Au plating, bonding pads are selectively provided on the second conductive pattern. The circuit element is fixed to each mounting portion and the electrode of the circuit element and the second conductive pattern are connected by two flows of die bonding and wire bonding. In the transfer molding flow, common molding is performed using an insulating resin. In the flow of removing the Cu foil on the back surface, the conductive foil in the thickness portion without the separation groove is etched. In the backside processing flow, the first exposed on the backside
Electrode treatment of the conductive pattern is performed. In the flow of the adhesive sheet, a plurality of blocks are attached to the adhesive sheet. In the measurement flow, the non-defective products and the characteristic ranks of the circuit elements incorporated in each mounting portion are determined. In the dicing flow, the insulating resin is separated into individual circuit elements by dicing.

【0048】以下に、本発明の各工程を図1および図3
〜図14を参照して説明する。
The steps of the present invention will be described below with reference to FIGS.
~ It demonstrates with reference to FIG.

【0049】本発明の第1の工程は、図3から図5に示
すように、導電箔60を用意し、少なくとも回路素子5
2の搭載部を多数個形成する第1の導電パターン51を
除く領域の導電箔60に導電箔60の厚みよりも浅い分
離溝61を形成してブロック毎の第1の導電パターン5
1を形成することにある。
In the first step of the present invention, as shown in FIGS. 3 to 5, a conductive foil 60 is prepared, and at least the circuit element 5 is prepared.
The first conductive pattern 5 for each block is formed by forming a separation groove 61 shallower than the thickness of the conductive foil 60 in the conductive foil 60 in the region excluding the first conductive pattern 51 in which a large number of mounting parts of 2 are formed.
To form 1.

【0050】本工程では、まず図3Aの如く、シート状
の導電箔60を用意する。この導電箔60は、ロウ材の
付着性、ボンディング性、メッキ性が考慮されてその材
料が選択され、材料としては、Cuを主材料とした導電
箔、Alを主材料とした導電箔またはFe−Ni等の合
金から成る導電箔等が採用される。
In this step, first, as shown in FIG. 3A, a sheet-shaped conductive foil 60 is prepared. The material of the conductive foil 60 is selected in consideration of the adhesiveness, the bonding property, and the plating property of the brazing material, and the material is a conductive foil containing Cu as a main material, a conductive foil containing Al as a main material, or Fe. -A conductive foil or the like made of an alloy such as Ni is adopted.

【0051】導電箔の厚さは、後のエッチングを考慮す
ると10μm〜300μm程度が好ましく、ここでは1
25μmの銅箔を採用した。しかし300μm以上でも
10μm以下でも基本的には良い。後述するように、導
電箔60の厚みよりも浅い分離溝61が形成できればよ
い。
The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of later etching.
A 25 μm copper foil was adopted. However, it is basically good if it is 300 μm or more or 10 μm or less. As described later, it suffices if the separation groove 61 that is shallower than the thickness of the conductive foil 60 can be formed.

【0052】尚、シート状の導電箔60は、所定の幅、
例えば45mmでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔60が用意され、後述する
各工程に搬送されても良い。
The sheet-shaped conductive foil 60 has a predetermined width,
For example, it may be prepared by being rolled into a roll of 45 mm and conveyed to each step described below, or a strip-shaped conductive foil 60 cut into a predetermined size may be prepared and conveyed to each step described below. May be.

【0053】具体的には、図3Bに示す如く、短冊状の
導電箔60に多数の搭載部が形成されるブロック62が
4〜5個離間して並べられる。各ブロック62間にはス
リット63が設けられ、モールド工程等での加熱処理で
発生する導電箔60の応力を吸収する。また導電箔60
の上下周端にはインデックス孔64が一定の間隔で設け
られ、各工程での位置決めに用いられる。
Specifically, as shown in FIG. 3B, 4 to 5 blocks 62 each having a large number of mounting portions are formed on a strip-shaped conductive foil 60 so as to be spaced apart from each other. Slits 63 are provided between the blocks 62 to absorb the stress of the conductive foil 60 generated by the heat treatment in the molding process or the like. In addition, the conductive foil 60
Index holes 64 are provided at the upper and lower peripheral ends at a constant interval and are used for positioning in each step.

【0054】続いて、ブロック毎の第1の導電パターン
51を形成する。
Subsequently, the first conductive pattern 51 for each block is formed.

【0055】まず、図4に示す如く、Cu箔60の上
に、ホトレジスト(耐エッチングマスク)PRを形成
し、第1の導電パターン51となる領域を除いた導電箔
60が露出するようにホトレジストPRをパターニング
する。そして、図5Aに示す如く、ホトレジストPRを
介して導電箔60を選択的にエッチングする。
First, as shown in FIG. 4, a photoresist (etching-resistant mask) PR is formed on the Cu foil 60, and the photoresist is exposed so that the conductive foil 60 excluding the region to be the first conductive pattern 51 is exposed. Pattern the PR. Then, as shown in FIG. 5A, the conductive foil 60 is selectively etched through the photoresist PR.

【0056】エッチングにより形成された分離溝61の
深さは、例えば20〜30μmであり、その側面は、酸
化処理や化学研磨処理されて粗面化され、熱硬化性樹脂
層50Aとの接着強度が向上される。
The depth of the separation groove 61 formed by etching is, for example, 20 to 30 μm, and the side surface thereof is roughened by an oxidation treatment or a chemical polishing treatment, and has an adhesive strength with the thermosetting resin layer 50A. Is improved.

【0057】またこの分離溝61の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
Although the side wall of the separation groove 61 is schematically shown as straight, it has a different structure depending on the removing method. For this removing step, wet etching, dry etching, laser evaporation, or dicing can be adopted. In the case of wet etching, ferric chloride or cupric chloride is mainly used as the etchant, and the conductive foil is dipped in the etchant or showered with the etchant. Since the wet etching is generally non-anisotropic, the side surface has a curved structure.

【0058】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Cuを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
In the case of dry etching, anisotropy,
Non-anisotropic etching is possible. At present, it is said that Cu cannot be removed by reactive ion etching, but it can be removed by sputtering. Moreover, anisotropic or non-anisotropic etching can be performed depending on the sputtering conditions.

【0059】またレーザでは、直接レーザ光を当てて分
離溝61を形成でき、この場合は、どちらかといえば分
離溝61の側面はストレートに形成される。
Further, in the laser, the separation groove 61 can be formed by directly applying the laser beam, and in this case, the side surface of the separation groove 61 is rather straight.

【0060】図5Bに具体的な第1の導電パターン51
を示す。本図は図3Bで示したブロック62の1個を拡
大したものに対応する。黒く塗られた部分の1個が1つ
の搭載部65であり、第1の導電パターン51を構成
し、1つのブロック62には5行10列のマトリックス
状に多数の搭載部65が配列され、各搭載部65毎に同
一の第1の導電パターン51が設けられている。各ブロ
ックの周辺には枠状のパターン66が設けられ、それと
少し離間してその内側にダイシング時の位置合わせマー
ク67が設けられている。枠状のパターン66はモール
ド金型との嵌合に使用され、また導電箔60の裏面エッ
チング後には絶縁性樹脂50Bの補強をする働きを有す
る。
FIG. 5B shows a specific first conductive pattern 51.
Indicates. This figure corresponds to an enlargement of one of the blocks 62 shown in FIG. 3B. One of the portions painted in black is one mounting portion 65, which constitutes the first conductive pattern 51, and a large number of mounting portions 65 are arranged in a matrix of 5 rows and 10 columns in one block 62. The same first conductive pattern 51 is provided for each mounting portion 65. A frame-shaped pattern 66 is provided around each block, and an alignment mark 67 for dicing is provided inside the pattern 66 with a slight distance therebetween. The frame-shaped pattern 66 is used for fitting with a molding die, and has a function of reinforcing the insulating resin 50B after the back surface of the conductive foil 60 is etched.

【0061】本発明の第2の工程は、図6に示す如く、
分離溝61および第1の導電パターン51の表面を被覆
するように熱硬化性樹脂層50Aを形成することにあ
る。
The second step of the present invention is as shown in FIG.
It is to form the thermosetting resin layer 50A so as to cover the surfaces of the separation groove 61 and the first conductive pattern 51.

【0062】本工程は本発明の特徴とする工程であり、
熱硬化性樹脂層50Aとしては、エポキシ樹脂等の熱硬
化性樹脂が用いられ、分離溝61を埋め込み且つ第1の
導電パターン51の表面を被覆するように設けられる。
この熱硬化性樹脂層50Aは熱硬化性樹脂を有機溶剤に
溶かした液状の材料をキャスティングして分離溝61お
よび第1の導電パターン51表面に塗布し、80℃から
100℃の加熱をして半硬化させ有機溶剤を飛ばした後
に、150℃から170℃で1.5時間程度加熱して本
硬化して形成される。従って、半硬化の状態では熱硬化
性樹脂はBステージの状態であり、熱硬化されていな
い。
This step is a step characterized by the present invention,
A thermosetting resin such as an epoxy resin is used as the thermosetting resin layer 50A, and is provided so as to fill the separation groove 61 and cover the surface of the first conductive pattern 51.
The thermosetting resin layer 50A is formed by casting a liquid material in which a thermosetting resin is dissolved in an organic solvent, applying the liquid material to the surface of the separation groove 61 and the first conductive pattern 51, and heating from 80 ° C to 100 ° C. After being semi-cured to remove the organic solvent, it is heated and cured at 150 ° C. to 170 ° C. for about 1.5 hours to be fully cured. Therefore, in the semi-cured state, the thermosetting resin is in the B stage state and is not thermoset.

【0063】また熱硬化性樹脂層50Aにはシリカ、ア
ルミナ等のフィラーを混入して第1の導電パターン51
との熱膨張係数を緩和すると良い。一般的にエポキシ樹
脂の熱膨張係数は50ppm/℃であり、上記したフィ
ラー入りのエポキシ樹脂の熱膨張係数は15〜30pp
m/℃であり、第1の導電パターン51を形成する銅の
熱膨張係数は18ppm/℃であるので、エポキシ樹脂
と銅との熱膨張係数のミスマッチを改善できる。
A filler such as silica or alumina is mixed in the thermosetting resin layer 50A to form the first conductive pattern 51.
It is better to relax the coefficient of thermal expansion with. Generally, the epoxy resin has a thermal expansion coefficient of 50 ppm / ° C., and the filler-containing epoxy resin has a thermal expansion coefficient of 15 to 30 pp.
m / ° C., and the coefficient of thermal expansion of copper forming the first conductive pattern 51 is 18 ppm / ° C., so that the mismatch in coefficient of thermal expansion between the epoxy resin and copper can be improved.

【0064】また熱硬化性樹脂層50Aは液状の状態で
分離溝61に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝61
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。この結果、今まででは約60μmの分離溝61で接
着強度を確保していたが、接着強度の向上により分離溝
61は20〜30μmと半分の深さで済み、第1の導電
パターン51をよりファインパターンに形成できる利点
が得られる。
Since the thermosetting resin layer 50A is filled in the separation groove 61 in a liquid state, the separation groove 61 has a lower viscosity than that of the epoxy resin to be transfer-molded.
Can be closely adhered to the inner wall of, and the adhesive strength between both can be greatly increased. As a result, up to now, the adhesive strength was secured by the separation groove 61 of about 60 μm, but the improvement of the adhesive strength allows the separation groove 61 to have a depth of 20 to 30 μm, which is half the depth, and the first conductive pattern 51 can be formed more effectively. The advantage that fine patterns can be formed is obtained.

【0065】他の方法として、熱硬化性樹脂層50Aは
予め半硬化したシート状の熱硬化性樹脂フィルムを加熱
圧着して本硬化して、溶融したエポキシ樹脂で分離溝6
1および第1の導電パターン51表面に付着する方法も
採用できる。熱硬化性樹脂フィルムをその表面をクッシ
ョン紙で覆い、1cm2当たり100kgで圧着して1
50℃から170℃で加熱して溶融したエポキシ樹脂で
分離溝61および第1の導電パターン51表面を被覆し
た状態で本硬化させる。
As another method, for the thermosetting resin layer 50A, a sheet-shaped thermosetting resin film which has been semi-cured in advance is thermocompression-bonded to be fully cured, and the separation groove 6 is made of molten epoxy resin.
A method of adhering to the surfaces of the first and first conductive patterns 51 can also be adopted. Cover the surface of the thermosetting resin film with cushion paper and press-fit at 100 kg per cm 2 to
The epoxy resin melted by heating at 50 ° C. to 170 ° C. is main-cured with the surface of the separation groove 61 and the surface of the first conductive pattern 51 covered.

【0066】なお、本工程では分離溝61と熱硬化性樹
脂層50Aとの接着強度を高めるために分離溝61の内
壁を酸化処理するか、有機酸系のエッチング処理液を用
いて分離溝61の壁面を化学研磨して粗面化すると良
い。有機酸系のエッチング液としては、メック(株)製
CZ−8100を用い、このエッチング液に数分間浸漬
して表面に1〜2μm程度の凹凸を形成する。これによ
り分離溝61の内壁表面が粗面化されるので、分離溝6
1と熱硬化性樹脂層50Aとの接着強度を高めることが
できる。
In this step, the inner wall of the separation groove 61 is oxidized in order to increase the adhesive strength between the separation groove 61 and the thermosetting resin layer 50A, or the separation groove 61 is formed by using an organic acid-based etching treatment liquid. It is advisable to chemically polish the wall surface of to roughen. CZ-8100 manufactured by MEC Co., Ltd. is used as the organic acid-based etching solution, and the surface is dipped in this etching solution for several minutes to form irregularities of about 1 to 2 μm. As a result, the inner wall surface of the separation groove 61 is roughened, so that the separation groove 6
1 and the thermosetting resin layer 50A can be increased in adhesive strength.

【0067】また本工程では、他の実施例として熱硬化
性樹脂層50Aの代わりにUV硬化樹脂を用いることも
できる。すなわち、UV硬化樹脂を真空ラミネータで塗
膜した後に、UV照射、現像して本硬化すると、分離溝
61および第1の導電パターン51の所望の表面を被覆
するようにUV硬化樹脂を形成することができる。この
場合は、次の第3の工程を一緒に行うので、工程が簡単
になる。
In this step, as another embodiment, a UV curable resin can be used instead of the thermosetting resin layer 50A. That is, when the UV curable resin is applied with a vacuum laminator, and then UV irradiation, development and main curing are performed, the UV curable resin is formed so as to cover desired surfaces of the separation groove 61 and the first conductive pattern 51. You can In this case, since the following third step is performed together, the step is simplified.

【0068】本発明の第3の工程は、図7に示す如く、
所望の第1の導電パターン51表面の熱硬化性樹脂層5
0Aをレーザーエッチングで除去して露出し、第2の導
電パターン71を形成するための導電メッキ膜74を付
着することにある。
The third step of the present invention is as shown in FIG.
Thermosetting resin layer 5 on desired surface of first conductive pattern 51
0A is removed by laser etching to be exposed, and a conductive plating film 74 for forming the second conductive pattern 71 is attached.

【0069】本工程では、直接描画でレーザーエッチン
グにより熱硬化性樹脂層50Aを選択的に取り除き、第
1の導電パターン51に貫通孔73を設けて選択的に露
出させる。レーザーとしては、炭酸ガスレーザーが好ま
しいが、エキシマレーザーやYAGレ−ザーも利用でき
る。またレーザーで絶縁樹脂を蒸発させた後、開口部の
底部に残査がある場合は、過マンガン酸ソーダまたは過
硫酸アンモニウム等でウェットエッチングもしくはエキ
シマレーザー等でドライエッチングし、この残査を取り
除く。
In this step, the thermosetting resin layer 50A is selectively removed by laser etching by direct writing, and a through hole 73 is provided in the first conductive pattern 51 to selectively expose it. A carbon dioxide laser is preferable as the laser, but an excimer laser or a YAG laser can also be used. Further, after the insulating resin is evaporated by the laser, if there is a residue on the bottom of the opening, it is removed by wet etching with sodium permanganate or ammonium persulfate or the like or dry etching with an excimer laser or the like.

【0070】続いて、同様に図7に示す如く、貫通孔7
3および熱硬化性樹脂層50A表面に導電メッキ膜74
を形成する。
Similarly, as shown in FIG. 7, the through hole 7
3 and the surface of the thermosetting resin layer 50A, a conductive plating film 74 is formed.
To form.

【0071】貫通孔73を含む熱硬化性樹脂層50A全
面に導電メッキ膜74をマスクなしで形成する。この導
電メッキ膜74は無電解メッキと電解メッキの両方で形
成され、ここでは、無電解メッキにより約2μmのCu
を少なくとも貫通孔73を含む熱硬化性樹脂層50A全
面に形成する。これにより導電メッキ膜74と第1の導
電パターン51が電気的に導通するため、導電箔60で
連結された第1の導電パターン51を電極にして電解メ
ッキを行い、約20μmのCuをメッキする。これによ
り貫通孔73はCuの導電メッキ膜74で埋め込まれ
る。また導電メッキ膜74は、ここではCuを採用した
が、Au、Ag、Pd等を採用しても良い。またマスク
を使用して部分メッキをしても良い。
A conductive plating film 74 is formed on the entire surface of the thermosetting resin layer 50A including the through holes 73 without using a mask. The conductive plating film 74 is formed by both electroless plating and electrolytic plating. Here, Cu of about 2 μm is formed by electroless plating.
Are formed on the entire surface of the thermosetting resin layer 50A including at least the through holes 73. As a result, the conductive plating film 74 and the first conductive pattern 51 are electrically connected to each other. Therefore, electrolytic plating is performed using the first conductive pattern 51 connected by the conductive foil 60 as an electrode, and Cu of about 20 μm is plated. . As a result, the through hole 73 is filled with the Cu conductive plating film 74. Although Cu is used here as the conductive plating film 74, Au, Ag, Pd, or the like may be used. Alternatively, a mask may be used for partial plating.

【0072】本発明の第4の工程は、図8に示す如く、
導電メッキ膜74を所望のパターンにエッチングして第
2の導電パターン71を形成することにある。
The fourth step of the present invention is as shown in FIG.
This is to form the second conductive pattern 71 by etching the conductive plating film 74 into a desired pattern.

【0073】導電メッキ膜74上に所望のパターンのホ
トレジスト層で被覆し、ボンディングパッドとなる導電
被膜54およびボンディングパッドから中央に延在され
る第2の導電パターン71をケミカルエッチングにより
形成する。導電メッキ膜74はCuを主材料とするもの
であるので、エッチング液は、塩化第2鉄または塩化第
2銅を用いれば良い。具体的なパターンは後で図15を
参照して説明する。
A photoresist layer having a desired pattern is coated on the conductive plating film 74, and a conductive film 54 to be a bonding pad and a second conductive pattern 71 extending from the bonding pad to the center are formed by chemical etching. Since the conductive plating film 74 is mainly composed of Cu, the etching solution may be ferric chloride or cupric chloride. A specific pattern will be described later with reference to FIG.

【0074】導電メッキ膜74は厚さが5〜20μm程
度に形成されているので、第2の導電パターン71は2
0μm以下のファインパターンに形成できる利点があ
る。
Since the conductive plating film 74 has a thickness of about 5 to 20 μm, the second conductive pattern 71 has a thickness of 2 μm.
There is an advantage that a fine pattern of 0 μm or less can be formed.

【0075】本発明の第5の工程は、図9に示す如く、
露出された第2の導電パターン71に導電被膜54を形
成する。
The fifth step of the present invention is as shown in FIG.
A conductive film 54 is formed on the exposed second conductive pattern 71.

【0076】第2の導電パターン71はオーバーコート
樹脂等の絶縁被膜75で被覆される。絶縁被膜75とし
ては、溶剤で溶かしたエポキシ樹脂等をスクリーン印刷
で付着し、熱硬化させると良い。なお絶縁被膜75とし
てフォトソルダーレジストを用い、露光現像して選択的
に残す方法もできる。
The second conductive pattern 71 is covered with an insulating coating 75 such as overcoat resin. As the insulating coating 75, an epoxy resin dissolved in a solvent may be attached by screen printing and heat cured. A method in which a photo solder resist is used as the insulating coating 75 and exposure and development are performed to selectively leave it is also possible.

【0077】次に、第2の導電パターン71のボンディ
ングパッドと供する部分を除いてホトレジスト層でマス
クして、レーザーエッチングにより絶縁被膜75を選択
的に取り除き、第2の導電パターン71を選択的に露出
させる。レーザーとしては、炭酸ガスレーザーが好まし
いが、エキシマレーザーやYAGレ−ザーも利用でき
る。またレーザーで絶縁樹脂を蒸発させた後、開口部の
底部に残査がある場合は、過マンガン酸ソーダまたは過
硫酸アンモニウム等でウェットエッチングもしくはエキ
シマレーザー等でドライエッチングし、この残査を取り
除く。
Next, the second conductive pattern 71 is selectively masked with a photoresist layer except the portion to serve as the bonding pad, and the insulating coating 75 is selectively removed by laser etching to selectively remove the second conductive pattern 71. Expose. A carbon dioxide laser is preferable as the laser, but an excimer laser or a YAG laser can also be used. Further, after the insulating resin is evaporated by the laser, if there is a residue on the bottom of the opening, it is removed by wet etching with sodium permanganate or ammonium persulfate or the like or dry etching with an excimer laser or the like.

【0078】この導電被膜54は残された絶縁被膜75
をマスクとして用い、金、銀あるいはパラジュームを電
界あるいは無電界メッキで付着され、ボンディングパッ
ドとして活用される。
The conductive coating 54 is the remaining insulating coating 75.
Is used as a mask, gold, silver or palladium is deposited by electric field or electroless plating, and is used as a bonding pad.

【0079】例えば銀被膜は、金線と接着するし、ロウ
材とも接着する。また銀の導電被膜にはAu細線が接着
できるため、ワイヤーボンディングも可能となる。従っ
てこれらの導電被膜54をそのままボンディングパッド
として活用できるメリットを有する。
For example, the silver coating adheres to the gold wire and also to the brazing material. Further, since the Au thin wire can be adhered to the silver conductive film, wire bonding is also possible. Therefore, there is an advantage that these conductive coatings 54 can be used as they are as bonding pads.

【0080】本発明の第6の工程は、図10に示す如
く、各搭載部65の絶縁被膜75上に回路素子52を導
電性あるいは絶縁性接着剤58で固着し、各搭載部65
の回路素子52の電極と所望の第2の導電パターン71
とを電気的に接続する接続手段を形成することにある。
In the sixth step of the present invention, as shown in FIG. 10, the circuit element 52 is fixed on the insulating coating 75 of each mounting portion 65 with a conductive or insulating adhesive 58, and each mounting portion 65 is attached.
Of the circuit element 52 and the desired second conductive pattern 71 of
To form a connecting means for electrically connecting the and.

【0081】回路素子52としては、トランジスタ、ダ
イオード、ICチップ等の半導体素子である。また厚み
が厚くはなるが、CSP、BGA等のフェイスダウンの
半導体素子も実装できる。更に回路素子52は複数個の
ICチップを積み重ねたり、平面的に配置しても良い。
The circuit element 52 is a semiconductor element such as a transistor, a diode or an IC chip. Although the thickness is increased, face-down semiconductor elements such as CSP and BGA can also be mounted. Further, the circuit element 52 may be formed by stacking a plurality of IC chips or arranging them in a plane.

【0082】ここでは、ベアのICチップ52が絶縁被
膜75上にエポキシ樹脂等の絶縁接着剤58で固着さ
れ、ICチップ52の各電極と各搭載部65の周囲に配
列された第2の導電パターン71上の導電被膜54とが
熱圧着によるボールボンディングあるいは超音波による
ウェッヂボンディング等により固着されたボンディング
ワイヤー55を介して接続される。
Here, the bare IC chip 52 is fixed onto the insulating coating 75 with an insulating adhesive 58 such as epoxy resin, and the second conductive material arranged around each electrode of the IC chip 52 and each mounting portion 65. The conductive coating 54 on the pattern 71 is connected via a bonding wire 55 fixed by ball bonding by thermocompression bonding or wedge bonding by ultrasonic waves.

【0083】本工程では、各ブロック62に多数の第2
の導電パターン71が集積されているので、回路素子5
2の固着およびワイヤーボンディングが極めて効率的に
行える利点がある。
In this step, a large number of second blocks are provided in each block 62.
Since the conductive pattern 71 of is integrated, the circuit element 5
There is an advantage that the fixation of 2 and wire bonding can be performed very efficiently.

【0084】本発明の第7の工程は、図11に示す如
く、各搭載部63の回路素子52を一括して被覆し、分
離溝61に充填された熱硬化性樹脂層50Aと結合する
ように絶縁性樹脂50Bで共通モールドすることにあ
る。
In the seventh step of the present invention, as shown in FIG. 11, the circuit elements 52 of each mounting portion 63 are collectively covered and bonded to the thermosetting resin layer 50A filled in the separation groove 61. In common molding with insulating resin 50B.

【0085】本工程では、図11Aに示す如く、既に前
の工程で分離溝61および複数の導電パターン51は熱
硬化性樹脂層50Aで被覆されているので、絶縁性樹脂
50Bは回路素子52を被覆し、分離溝61および第1
の導電パターン51表面に残された熱硬化性樹脂層50
Aと結合される。なお、絶縁被膜75が熱硬化性樹脂層
50Aと絶縁性樹脂50Bの間に介在する形になるが、
絶縁被膜75は極めて薄く熱硬化性樹脂であるエポキシ
樹脂等を用いているので、お互いに馴染みが良く強力な
接着強度を得られる。更に強い接着強度を実現するには
絶縁性樹脂50Bでモールドする前に、絶縁被膜75の
表面をUV照射もしくはプラズマ照射して絶縁被膜75
表面の樹脂の極性基を活性化すると良い。そして熱硬化
性樹脂層50Aと絶縁性樹脂50Bとで一体となりより
強力に第1の導電パターン51が支持されている。
In this step, as shown in FIG. 11A, since the isolation groove 61 and the plurality of conductive patterns 51 have already been covered with the thermosetting resin layer 50A in the previous step, the insulating resin 50B covers the circuit element 52. Cover and separate groove 61 and first
Thermosetting resin layer 50 left on the surface of the conductive pattern 51 of
Combined with A. It should be noted that the insulating coating 75 is interposed between the thermosetting resin layer 50A and the insulating resin 50B.
Since the insulating coating 75 is extremely thin and uses an epoxy resin or the like which is a thermosetting resin, the insulating coating 75 is familiar to each other and strong adhesive strength can be obtained. In order to realize a stronger adhesive strength, the surface of the insulating coating 75 is irradiated with UV or plasma before being molded with the insulating resin 50B, and the insulating coating 75
It is preferable to activate the polar group of the resin on the surface. Then, the thermosetting resin layer 50A and the insulating resin 50B are integrated with each other to more strongly support the first conductive pattern 51.

【0086】本工程で、熱硬化性樹脂層50Aと絶縁性
樹脂50Bとの直接の結合を望むときは、前工程での絶
縁被膜75のエッチング時に同時に第2の導電パターン
71の存在しない部分の絶縁被膜75を除去すると良
い。
In the present step, when it is desired to directly bond the thermosetting resin layer 50A and the insulating resin 50B, at the same time as the etching of the insulating film 75 in the previous step, the portion where the second conductive pattern 71 does not exist is formed. The insulating coating 75 may be removed.

【0087】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
Further, this step can be realized by transfer molding, injection molding or dipping. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be realized by injection molding.

【0088】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図11Bに
示すように各ブロック62は1つの共通のモールド金型
に搭載部63を納め、各ブロック毎に1つの絶縁性樹脂
50Bで共通にモールドを行う。このために従来のトラ
ンスファーモールド等の様に各搭載部を個別にモールド
する方法に比べて、大幅な樹脂量の削減が図れ、モール
ド金型の共通化も図れる。
Further, at the time of transfer molding or injection molding in this step, as shown in FIG. 11B, each block 62 accommodates the mounting portion 63 in one common molding die, and one insulating resin is provided for each block. Molding is commonly performed at 50B. Therefore, compared to the conventional method of individually molding each mounting portion such as transfer molding, the amount of resin can be significantly reduced, and the molding die can be shared.

【0089】導電箔60表面に被覆された絶縁性樹脂5
0Bの厚さは、回路素子52の最頂部から約100μm
程度が被覆されるように調整されている。この厚みは、
強度を考慮して厚くすることも、薄くすることも可能で
ある。
Insulating resin 5 coated on the surface of the conductive foil 60
The thickness of 0B is about 100 μm from the top of the circuit element 52.
The degree is adjusted to be covered. This thickness is
It can be made thicker or thinner in consideration of strength.

【0090】本工程の特徴は、絶縁性樹脂50Bを被覆
するまでは、第1の導電パターン51となる導電箔60
が支持基板となることである。従来では、図16の様
に、本来必要としない支持基板5を採用して導電路7〜
11を形成しているが、本発明では、支持基板となる導
電箔60は、電極材料として必要な材料である。そのた
め、構成材料を極力省いて作業できるメリットを有し、
コストの低下も実現できる。
The feature of this step is that the conductive foil 60, which becomes the first conductive pattern 51 until the insulating resin 50B is covered.
Is to become a supporting substrate. Conventionally, as shown in FIG. 16, a support substrate 5 which is not originally required is used to form the conductive paths 7 to 7.
In the present invention, the conductive foil 60 serving as the supporting substrate is a material necessary as an electrode material. Therefore, there is a merit that the work can be done by saving the constituent materials as much as possible,
Cost reduction can also be realized.

【0091】また分離溝61は、導電箔の厚みよりも浅
く形成されているため、導電箔60が第1の導電パター
ン51として個々に分離されていない。従ってシート状
の導電箔60として一体で取り扱え、絶縁性樹脂50B
をモールドする際、金型への搬送、金型への実装の作業
が非常に楽になる特徴を有する。
Since the separation groove 61 is formed to be shallower than the thickness of the conductive foil, the conductive foil 60 is not individually separated as the first conductive pattern 51. Therefore, it can be handled as a sheet-shaped conductive foil 60 as a unit, and the insulating resin 50B
When it is molded, it has a feature that the work of transferring it to the mold and mounting it on the mold becomes very easy.

【0092】本発明の第7の工程は、同様に図11Aに
示す如く、分離溝61を設けていない厚み部分の導電箔
60を除去することにある。
Similarly, as shown in FIG. 11A, the seventh step of the present invention is to remove the conductive foil 60 in the thickness portion where the separation groove 61 is not provided.

【0093】本工程は、導電箔60の裏面を化学的およ
び/または物理的に除き、導電パターン51として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
In this step, the back surface of the conductive foil 60 is chemically and / or physically removed to separate it as the conductive pattern 51. This step is performed by polishing, grinding, etching, laser metal evaporation, or the like.

【0094】実験では研磨装置または研削装置により全
面を100μm程度削り、分離溝61から熱硬化性樹脂
層50Aを露出させている。この露出される面を図11
Aでは点線で示している。その結果、約30μmの厚さ
の第1の導電パターン51となって分離される。また、
熱硬化性樹脂層50Aが露出する手前まで、導電箔60
を全面ウェトエッチングし、その後、研磨または研削装
置により全面を削り、熱硬化性樹脂層50Aを露出させ
ても良い。更に、導電箔60を点線まで全面ウェトエッ
チングして熱硬化性樹脂層50Aを露出させても良い。
In the experiment, the entire surface is ground to about 100 μm by a polishing device or a grinding device to expose the thermosetting resin layer 50A from the separation groove 61. This exposed surface is shown in FIG.
In A, it is indicated by a dotted line. As a result, the first conductive patterns 51 having a thickness of about 30 μm are formed and separated. Also,
Conductive foil 60 is provided before the thermosetting resin layer 50A is exposed.
The entire surface may be wet-etched, and then the entire surface may be shaved by a polishing or grinding device to expose the thermosetting resin layer 50A. Further, the entire surface of the conductive foil 60 up to the dotted line may be wet-etched to expose the thermosetting resin layer 50A.

【0095】この結果、熱硬化性樹脂層50Aに第1の
導電パターン51の裏面が露出する構造となる。すなわ
ち、分離溝61に充填された熱硬化性樹脂層50Aの表
面と第1の導電パターン51の表面は、実質的に一致す
る構造となっている。従って、本発明の回路装置53は
図18に示した従来の裏面電極10、11のように段差
が設けられないため、マウント時に半田等の表面張力で
そのまま水平に移動してセルフアラインできる特徴を有
する。
As a result, the back surface of the first conductive pattern 51 is exposed in the thermosetting resin layer 50A. That is, the surface of the thermosetting resin layer 50 </ b> A filled in the separation groove 61 and the surface of the first conductive pattern 51 have substantially the same structure. Therefore, since the circuit device 53 of the present invention does not have a step unlike the conventional back electrodes 10 and 11 shown in FIG. 18, it has a characteristic that it can be horizontally moved as it is by the surface tension of solder or the like during mounting and self-aligned. Have.

【0096】更に、第1の導電パターン51の裏面処理
を行い、図1に示す最終構造を得る。すなわち、電極を
形成する第1の導電パターン51を選択的に露出して他
の部分をレジスト層57で被覆し、半田等の導電材を被
着して裏面電極56を形成し、回路装置として完成す
る。
Further, the back surface of the first conductive pattern 51 is processed to obtain the final structure shown in FIG. That is, the first conductive pattern 51 forming an electrode is selectively exposed and the other part is covered with a resist layer 57, and a back surface electrode 56 is formed by applying a conductive material such as solder to form a back surface electrode 56. Complete.

【0097】本発明の第8の工程は、図12に示す如
く、複数個のブロック62を絶縁性樹脂50Bを当接さ
せて粘着シート80に貼り付けることにある。
The eighth step of the present invention is, as shown in FIG. 12, to attach a plurality of blocks 62 to the adhesive sheet 80 by bringing the insulating resin 50B into contact.

【0098】前工程で導電箔60の裏面エッチングをし
た後に、導電箔60から各ブロック62が切り離され
る。このブロック62は熱硬化性樹脂層50Aと絶縁性
樹脂50Bで導電箔60の残余部と連結されているの
で、切断金型を用いず機械的に導電箔60の残余部から
剥がすことで達成できる。
After the back surface of the conductive foil 60 is etched in the previous step, the blocks 62 are separated from the conductive foil 60. Since this block 62 is connected to the remaining portion of the conductive foil 60 by the thermosetting resin layer 50A and the insulating resin 50B, it can be achieved by mechanically peeling it from the remaining portion of the conductive foil 60 without using a cutting die. .

【0099】本工程では、ステンレス製のリング状の金
属枠81に粘着シート80の周辺を貼り付け、粘着シー
ト80の中央部分には4個のブロック62をダイシング
時のブレードが当たらないような間隔を設けて絶縁性樹
脂50Bを当接させて貼り付けられる。粘着シート80
としてはUVシート(リンテック社製)が用いられる
が、各ブロック62は絶縁性樹脂50Bで機械的強度が
あるので、安価なダイシングシートでも使用できる。
In this step, the periphery of the pressure-sensitive adhesive sheet 80 is attached to a stainless steel ring-shaped metal frame 81, and four blocks 62 are provided in the central portion of the pressure-sensitive adhesive sheet 80 at intervals such that the blades do not hit during dicing. Is provided and the insulating resin 50B is abutted on and affixed. Adhesive sheet 80
Although a UV sheet (manufactured by Lintec Co., Ltd.) is used as the material, since each block 62 has mechanical strength with the insulating resin 50B, an inexpensive dicing sheet can also be used.

【0100】本発明の第9の工程は、図12に示す如
く、粘着シート80に貼り付けられた状態で熱硬化性樹
脂層50Aと絶縁性樹脂50Bで一括してモールドされ
た各ブロック62の各搭載部65の回路素子52の特性
の測定を行うことにある。
In the ninth step of the present invention, as shown in FIG. 12, each block 62 molded together with the thermosetting resin layer 50A and the insulating resin 50B in a state of being attached to the adhesive sheet 80 is molded. The purpose is to measure the characteristics of the circuit element 52 of each mounting portion 65.

【0101】各ブロック62の裏面には図1に示すよう
に、裏面電極56が露出されており、各搭載部65が導
電パターン51形成時と全く同一にマトリックス状に配
列されている。この導電パターン51の絶縁性樹脂50
Bから露出した裏面電極56にプローブ68を当てて、
各搭載部65の回路素子52の特性パラメータ等を個別
に測定して良不良の判定を行い、不良品には磁気インク
等でマーキングを行う。
As shown in FIG. 1, the back surface electrodes 56 are exposed on the back surface of each block 62, and the respective mounting portions 65 are arranged in the same matrix as in the formation of the conductive patterns 51. Insulating resin 50 of this conductive pattern 51
Apply the probe 68 to the back surface electrode 56 exposed from B,
Characteristic parameters and the like of the circuit element 52 of each mounting portion 65 are individually measured to determine whether they are good or bad, and defective products are marked with magnetic ink or the like.

【0102】本工程では、各搭載部65の回路装置53
は絶縁性樹脂50Bでブロック62毎に一体で支持され
ているので、個別にバラバラに分離されていない。従っ
て、粘着シート80に貼り付けられた複数個のブロック
62をテスターの載置台に真空で吸着させ、ブロック6
2毎に搭載部65のサイズ分だけ矢印のように縦方向お
よび横方向にピッチ送りをすることで、極めて早く大量
にブロック62の各搭載部65の回路装置53の測定を
行える。すなわち、従来必要であった回路装置の表裏の
判別、電極の位置の認識等が不要にでき、更に複数個の
ブロック62を同時に処理するので、測定時間の大幅な
短縮を図れる。
In this step, the circuit device 53 of each mounting portion 65
Since the blocks are integrally supported by the insulating resin 50B for each block 62, they are not individually separated. Therefore, the plurality of blocks 62 attached to the adhesive sheet 80 are vacuum-sucked to the mounting table of the tester, and the blocks 6
By performing pitch feed in the vertical direction and the horizontal direction by the size of the mounting portion 65 for each 2 as shown by the arrow, the circuit devices 53 of the mounting portions 65 of the block 62 can be measured extremely quickly and in large quantities. That is, it is possible to eliminate the need for discrimination between the front and the back of the circuit device and the recognition of the electrode positions, which are conventionally required, and since a plurality of blocks 62 are processed at the same time, the measurement time can be greatly shortened.

【0103】本発明の第10の工程は、図13に示す如
く、粘着シート80に貼り付けられた状態でブロック6
2の熱硬化性樹脂層50Aと絶縁性樹脂50Bを各搭載
部65毎にダイシングにより分離することにある。
In the tenth step of the present invention, as shown in FIG. 13, the block 6 is attached to the adhesive sheet 80.
This is to separate the second thermosetting resin layer 50A and the insulating resin 50B for each mounting portion 65 by dicing.

【0104】本工程では、粘着シート80に貼り付けら
れた複数個のブロック62をダイシング装置の載置台に
真空で吸着させ、ダイシングブレード69で各搭載部6
5間のダイシングライン70に沿って分離溝61上の熱
硬化性樹脂層50Aと絶縁性樹脂50Bをダイシング
し、個別の回路装置53に分離する。
In this step, the plurality of blocks 62 attached to the adhesive sheet 80 are vacuum-sucked to the mounting table of the dicing device, and each mounting portion 6 is moved by the dicing blade 69.
The thermosetting resin layer 50A and the insulating resin 50B on the separation groove 61 are diced along the dicing line 70 between the five, and separated into individual circuit devices 53.

【0105】本工程で、ダイシングブレード69は完全
に熱硬化性樹脂層50Aと絶縁性樹脂50Bを切断し粘
着シートの表面に達する切削深さでダイシングを行い、
完全に各搭載部65毎に分離する。ダイシング時は予め
前述した第1の工程で設けた各ブロックの周辺の枠状の
パターン66の内側に設けた位置合わせマーク67を認
識して、これを基準としてダイシングを行う。周知では
あるが、ダイシングは縦方向にすべてのダイシングライ
ン70をダイシングをした後、載置台を90度回転させ
て横方向のダイシングライン70に従ってダイシングを
行う。
In this step, the dicing blade 69 completely cuts the thermosetting resin layer 50A and the insulating resin 50B and performs dicing with a cutting depth reaching the surface of the adhesive sheet.
The mounting portions 65 are completely separated. At the time of dicing, the alignment mark 67 provided inside the frame-shaped pattern 66 around each block previously provided in the above-described first step is recognized, and dicing is performed using this as a reference. As is well known, in dicing, after dicing all the dicing lines 70 in the vertical direction, the mounting table is rotated by 90 degrees to perform dicing in accordance with the horizontal dicing lines 70.

【0106】また本工程では、ダイシングライン70に
は分離溝61に充填された熱硬化性樹脂層50Aとその
上に結合された絶縁性樹脂50Bしか存在しないので、
ダイシングブレード69の摩耗は少なく、金属バリも発
生せず極めて正確な外形にダイシングできる特徴があ
る。
Further, in this step, since the dicing line 70 includes only the thermosetting resin layer 50A filled in the separation groove 61 and the insulating resin 50B bonded thereon,
The dicing blade 69 is less worn and has a feature that it can be diced to an extremely accurate outer shape without generating metal burrs.

【0107】更に本工程後でも、ダイシング後も粘着シ
ート80の働きで個別の回路装置にバラバラにならず、
その後のテーピング工程でも効率よく作業できる。すな
わち、粘着シート80に一体に支持された回路装置は良
品のみを識別してキャリアテープの収納孔に吸着コレッ
トで粘着シート80から離脱させて収納できる。このた
めに微小な回路装置であっても、テーピングまで一度も
バラバラに分離されない特徴がある。
Further, even after this step, the adhesive sheet 80 does not cause the individual circuit devices to fall apart even after the dicing.
You can work efficiently in the subsequent taping process. That is, in the circuit device integrally supported by the adhesive sheet 80, only non-defective products can be identified and stored in the storage hole of the carrier tape by separating from the adhesive sheet 80 with the suction collet. For this reason, even a minute circuit device is characterized in that it is not separated into pieces even before taping.

【0108】以上に本発明の製造方法を詳述したが、測
定工程とダイシング工程を逆にしても粘着シート80で
一体に支持されているので、問題なく測定をテスターで
行えることは言うまでもない。ただダイシング後は粘着
シート80での支持のために測定時に粘着シート80が
撓むことを配慮すれば足りる。
Although the manufacturing method of the present invention has been described in detail above, it goes without saying that the measurement can be carried out by the tester without any problem because the pressure sensitive adhesive sheet 80 is integrally supported even if the measuring step and the dicing step are reversed. However, after dicing, it is sufficient to consider that the adhesive sheet 80 bends at the time of measurement due to the support of the adhesive sheet 80.

【0109】最後に、図15を参照して、具体化された
本発明の製造方法による回路装置を説明する。まず、実
線で示すパターンは第2の導電パターン71であり、点
線で示すパターンは第1の導電パターン51である。第
2の導電パターン71は半導体ベアチップ52を取り巻
くようにボンディングパッドとして働く導電被膜54が
周辺に設けられ、一部では2段に配置されて多パッドを
有する半導体ベアチップ52に対応している。ボンディ
ングパッドは半導体ベアチップ52の対応する電極パッ
ド75とボンディングワイヤー55で接続され、ボンデ
ィングパッドからファインパターンの第2の導電パター
ン71が半導体ベアチップ52の下に多数延在されて、
黒丸で示す貫通孔73で第1の導電パターン51と接続
されている。
Finally, with reference to FIG. 15, the embodied circuit device according to the manufacturing method of the present invention will be described. First, the pattern shown by the solid line is the second conductive pattern 71, and the pattern shown by the dotted line is the first conductive pattern 51. The second conductive pattern 71 is provided with a conductive coating 54 that functions as a bonding pad so as to surround the semiconductor bare chip 52, and corresponds to the semiconductor bare chip 52 having a plurality of pads arranged in two stages. The bonding pad is connected to the corresponding electrode pad 75 of the semiconductor bare chip 52 by the bonding wire 55, and a number of fine conductive second conductive patterns 71 extend from the bonding pad under the semiconductor bare chip 52.
The through holes 73 shown by black circles are connected to the first conductive pattern 51.

【0110】斯かる構造であれば、200以上のパッド
を有する半導体回路素子でも、第2の導電パターン71
のファインパターンを利用して所望の第1の導電パター
ン51まで多層配線構造で延在でき、第1の導電パター
ン51に設けられた裏面電極56から外部回路への接続
が行える。なお、図15では熱硬化性樹脂層50Aおよ
び絶縁性樹脂50B等は説明のために省略している。
With such a structure, even in a semiconductor circuit element having 200 or more pads, the second conductive pattern 71 is used.
The fine pattern can be used to extend to a desired first conductive pattern 51 in a multilayer wiring structure, and the back electrode 56 provided on the first conductive pattern 51 can be connected to an external circuit. In FIG. 15, the thermosetting resin layer 50A, the insulating resin 50B, etc. are omitted for the sake of explanation.

【0111】[0111]

【発明の効果】本発明では、導電パターンの材料となる
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電パターンが絶縁性樹脂に埋め込まれていること、更に
は絶縁性樹脂と導電箔の厚みの調整が可能であることに
より、非常に薄い回路装置が形成できるメリットもあ
る。
According to the present invention, the conductive foil itself, which is the material of the conductive pattern, functions as a supporting substrate, and the conductive foil is used as a whole until the formation of the separation groove, the mounting of the circuit element, and the deposition of the insulating resin. When supporting and separating the conductive foil as each conductive pattern, an insulating resin is used as a support substrate to function. Therefore, the circuit element, the conductive foil, and the insulating resin can be manufactured with the minimum necessary amount. As described in the conventional example, a supporting substrate is not required to originally configure a circuit device, and the cost can be reduced. In addition, a support substrate is not required, the conductive pattern is embedded in the insulating resin, and the thickness of the insulating resin and conductive foil can be adjusted. There is also.

【0112】また、熱硬化性樹脂で分離溝および導電パ
ターンを覆うので、熱硬化性樹脂が低粘度で分離溝との
接着強度を増加できる利点がある。更に、熱硬化性樹脂
と絶縁性樹脂との結合が樹脂同士であり馴染み易く、両
者が一体となってより封止性の高い実装構造を実現でき
る。従って、導電パターンの片面モールドの構造であり
ながら、分離溝からの熱硬化性樹脂層と絶縁性樹脂とが
剥がれやすい欠点を十分に克服できる。また接着強度の
向上により分離溝は20〜30μmと半分の深さで済
み、導電パターンをよりファインパターンに形成できる
利点が得られる。
Since the separation groove and the conductive pattern are covered with the thermosetting resin, there is an advantage that the thermosetting resin has a low viscosity and the adhesive strength with the separation groove can be increased. Furthermore, the thermosetting resin and the insulating resin are bonded to each other because they are easily bonded to each other, and the two are integrated to realize a mounting structure having a higher sealing property. Therefore, it is possible to sufficiently overcome the drawback that the thermosetting resin layer and the insulating resin are easily separated from the separation groove even though the conductive pattern has a single-sided mold structure. In addition, due to the improvement of the adhesive strength, the separation groove may have a depth of 20 to 30 μm, which is half the depth, and the advantage that the conductive pattern can be formed in a finer pattern is obtained.

【0113】更に、導電パターンは熱硬化性樹脂層で覆
われているので表面の酸化が防止でき、特に銅箔を用い
た場合の銅箔表面の酸化防止を実現する構造となる利点
がある。
Further, since the conductive pattern is covered with the thermosetting resin layer, it is possible to prevent the surface from being oxidized, and there is an advantage that the structure can realize the oxidation prevention of the copper foil surface especially when the copper foil is used.

【0114】更に、第1および第2の導電パターンで多
層配線を実現できるので、極めてパッド数の多い半導体
チップでも実装可能となり、高価なリードフレームを用
いない実装構造を実現できる。
Furthermore, since the multi-layer wiring can be realized by the first and second conductive patterns, it is possible to mount even a semiconductor chip having an extremely large number of pads, and it is possible to realize a mounting structure that does not use an expensive lead frame.

【0115】本発明の製造方法では、導電パターン形成
後にすぐに半硬化した熱硬化性樹脂層で被覆するので、
液状の低粘度の熱硬化性樹脂で分離溝を完全に充填で
き、両者の接着強度を著しく向上できる利点がある。ま
た熱硬化性樹脂層は第1の導電パターン形成後すぐに第
1の導電パターンを覆うので、第1の導電パターン表面
がその後のダイボンドやワイヤーボンディング等の加熱
工程で酸化されず信頼性の向上に寄与できる。
In the manufacturing method of the present invention, since the semi-cured thermosetting resin layer is coated immediately after forming the conductive pattern,
There is an advantage that the separation groove can be completely filled with the liquid low-viscosity thermosetting resin and the adhesive strength between the two can be remarkably improved. Further, since the thermosetting resin layer covers the first conductive pattern immediately after the formation of the first conductive pattern, the surface of the first conductive pattern is not oxidized in the subsequent heating step such as die bonding or wire bonding, and the reliability is improved. Can contribute to.

【0116】また、熱硬化性樹脂層はレーザーエッチン
グにより容易に選択的に除去することができ、残された
熱硬化性樹脂層をマスクとして第2の導電パターンとな
る導電メッキ膜で形成でき、工程をシンプル化できる。
The thermosetting resin layer can be easily and selectively removed by laser etching, and the remaining thermosetting resin layer can be used as a mask to form a second conductive pattern as a conductive plating film. The process can be simplified.

【0117】更に、従来の分離溝にトランスファーモー
ルドで絶縁性樹脂を充填する場合、絶縁性樹脂の粘度が
高いために分離溝に絶縁性樹脂を十分に充填できないた
め、分離溝と絶縁性樹脂の接着強度は十分に得られず絶
縁性樹脂が第1の導電パターンから剥がれる問題があっ
た。本発明では分離溝と熱硬化性樹脂層との接着強度は
低粘度の半硬化した熱硬化性樹脂を用いることで解決
し、熱硬化性樹脂層と絶縁性樹脂は樹脂同士で馴染みが
良いので、第1の導電パターンと熱硬化性樹脂層および
絶縁性樹脂との接着強度はより大幅に向上できる。
Further, when the insulating resin is filled in the conventional separating groove by transfer molding, the insulating resin cannot be sufficiently filled in the separating groove due to the high viscosity of the insulating resin. Adhesive strength was not sufficiently obtained, and there was a problem that the insulating resin was peeled off from the first conductive pattern. In the present invention, the adhesive strength between the separation groove and the thermosetting resin layer is solved by using a low-viscosity semi-cured thermosetting resin, and the thermosetting resin layer and the insulating resin are well compatible with each other. The adhesive strength between the first conductive pattern, the thermosetting resin layer, and the insulating resin can be significantly improved.

【0118】更に、粘着シート80に複数個のブロック
を貼り付けることで、微小な回路装置を最後までバラバ
ラにすることなく処理でき、極めて量産効果が高い製造
方法を実現できる。
Furthermore, by adhering a plurality of blocks to the adhesive sheet 80, it is possible to process a minute circuit device without breaking it up to the end, and it is possible to realize a manufacturing method with extremely high mass production effect.

【0119】更に、測定工程およびダイシング工程で粘
着シートに貼り付けられた複数個のブロックで処理を行
える利点を有する。従って、測定工程では極めて早く大
量にブロックの各搭載部の回路装置の測定を行え、従来
必要であった回路装置の表裏の判別、電極の位置の認識
等が不要にでき、複数個のブロックを一括で処理できる
ので、測定時間の大幅な短縮を図れる。またダイシング
工程では位置合わせマークを用いてダイシングラインの
認識が早く確実に行われる利点を有する。更にダイシン
グは絶縁性樹脂層のみの切断でよく、導電箔を切断しな
いことによりダイシングブレードの寿命も長くでき、導
電箔を切断する場合に発生する金属バリの発生もない。
Further, there is an advantage that a plurality of blocks attached to the pressure-sensitive adhesive sheet can be used for processing in the measuring step and the dicing step. Therefore, in the measurement process, a large amount of circuit devices on each mounting part of the block can be measured very quickly, and it is not necessary to distinguish the front and back of the circuit device and recognize the electrode positions, which were required in the past. Since it can be processed in a batch, the measurement time can be greatly shortened. Further, in the dicing process, there is an advantage that the dicing line can be recognized quickly and surely by using the alignment mark. Further, dicing may be performed by cutting only the insulating resin layer, and by not cutting the conductive foil, the life of the dicing blade can be extended and metal burrs generated when cutting the conductive foil are not generated.

【0120】また図19から明白なように、スルーホー
ルの形成工程、導体の印刷工程(セラミック基板の場
合)等を省略できるので、従来より従来より製造工程を
大幅に短縮でき、全行程を内作できる利点を有する。ま
たフレーム金型も一切不要であり、極めて短納期となる
製造方法である。
Further, as is apparent from FIG. 19, since the through hole forming step, the conductor printing step (in the case of a ceramic substrate) and the like can be omitted, the manufacturing process can be greatly shortened from the conventional one, and the entire process can be completed. It has the advantage of being made. In addition, no frame mold is required, and the manufacturing method is extremely short.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の回路装置を説明する図である。FIG. 1 is a diagram illustrating a circuit device of the present invention.

【図2】本発明の製造フローを説明する図である。FIG. 2 is a diagram illustrating a manufacturing flow of the present invention.

【図3】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 3 is a diagram illustrating a method of manufacturing a circuit device according to the present invention.

【図4】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 4 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図5】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 5 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図6】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 6 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図7】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 7 is a diagram illustrating a method of manufacturing a circuit device according to the present invention.

【図8】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 8 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図9】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 9 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図10】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 10 is a drawing for explaining the manufacturing method of the circuit device of the present invention.

【図11】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 11 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図12】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 12 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図13】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 13 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図14】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 14 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図15】本発明の具体化された回路装置を説明する図
である。
FIG. 15 is a diagram illustrating a circuit device embodying the present invention.

【図16】従来の回路装置の実装構造を説明する図であ
る。
FIG. 16 is a diagram illustrating a mounting structure of a conventional circuit device.

【図17】従来の回路装置を説明する図である。FIG. 17 is a diagram illustrating a conventional circuit device.

【図18】従来の回路装置の製造方法を説明する図であ
る。
FIG. 18 is a diagram illustrating a conventional method for manufacturing a circuit device.

【図19】従来の回路装置の製造方法を説明する図であ
る。
FIG. 19 is a diagram illustrating a conventional method for manufacturing a circuit device.

【符号の説明】[Explanation of symbols]

50A 熱硬化性樹脂層 50B 絶縁性樹脂 51 第1の導電パターン 52 回路素子 53 回路装置 61 分離溝 62 ブロック 71 第2の導電パターン 80 粘着シート 50A thermosetting resin layer 50B insulating resin 51 First Conductive Pattern 52 circuit elements 53 Circuit device 61 separation groove 62 blocks 71 Second conductive pattern 80 Adhesive sheet

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 岳史 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 小林 義幸 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5F061 AA01 BA04 CA21 CB13    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Takeshi Nakamura             2-5-3 Keihan Hondori, Moriguchi City, Osaka Prefecture             Within Yo Denki Co., Ltd. (72) Inventor Yoshiyuki Kobayashi             2-5-3 Keihan Hondori, Moriguchi City, Osaka Prefecture             Within Yo Denki Co., Ltd. F-term (reference) 5F061 AA01 BA04 CA21 CB13

Claims (26)

【特許請求の範囲】[Claims] 【請求項1】 分離溝により電気的に分離された各搭載
部の複数の第1の導電パターンと、前記分離溝を埋めて
前記第1の導電パターン表面を覆う熱硬化性樹脂層と、
前記熱硬化性樹脂層上に形成され前記第1の導電パター
ンと所望個所で接続された第2の導電パターンと、前記
第2の導電パターン上に絶縁されて固着された回路素子
と、該回路素子を被覆し前記熱硬化性樹脂層と結合され
前記第1および第2の導電パターンを一体に支持する絶
縁性樹脂とを備えたことを特徴とする回路装置。
1. A plurality of first conductive patterns of each mounting portion that are electrically separated by a separation groove, a thermosetting resin layer that fills the separation groove and covers the surface of the first conductive pattern,
A second conductive pattern formed on the thermosetting resin layer and connected to the first conductive pattern at a desired location, a circuit element insulated and fixed on the second conductive pattern, and the circuit. A circuit device, comprising: an insulating resin that covers an element and is bonded to the thermosetting resin layer to integrally support the first and second conductive patterns.
【請求項2】 分離溝により電気的に分離された各搭載
部の複数の第1の導電パターンと、前記分離溝を埋めて
前記第1の導電パターン表面を覆う熱硬化性樹脂層と、
前記熱硬化性樹脂層上に形成され前記第1の導電パター
ンと所望個所で接続された第2の導電パターンと、前記
第2の導電パターン上に絶縁されて固着された回路素子
と、該回路素子を被覆し前記熱硬化性樹脂層と結合され
且つ前記第1の導電パターンの裏面のみを露出して前記
第1および第2の導電パターンを一体に支持する絶縁性
樹脂とを備えたことを特徴とする回路装置。
2. A plurality of first conductive patterns of each mounting portion that are electrically separated by a separation groove, and a thermosetting resin layer that fills the separation groove and covers the surface of the first conductive pattern.
A second conductive pattern formed on the thermosetting resin layer and connected to the first conductive pattern at a desired location, a circuit element insulated and fixed on the second conductive pattern, and the circuit. An insulating resin which covers the element and is bonded to the thermosetting resin layer and exposes only the back surface of the first conductive pattern to integrally support the first and second conductive patterns. Characteristic circuit device.
【請求項3】 分離溝により電気的に分離された各搭載
部の複数の第1の導電パターンと、前記分離溝を埋めて
前記第1の導電パターン表面を覆う熱硬化性樹脂層と、
前記熱硬化性樹脂層上に形成され前記第1の導電パター
ンと所望個所で接続された第2の導電パターンと、前記
第2の導電パターン上に絶縁されて固着された回路素子
と、該回路素子の電極と他の前記第2の導電パターンと
を接続する接続手段と、該回路素子を被覆し前記熱硬化
性樹脂層と結合され前記第1および第2の導電パターン
を一体に支持する絶縁性樹脂とを備えたことを特徴とす
る回路装置。
3. A plurality of first conductive patterns of each mounting portion that are electrically separated by a separation groove, a thermosetting resin layer that fills the separation groove and covers the surface of the first conductive pattern,
A second conductive pattern formed on the thermosetting resin layer and connected to the first conductive pattern at a desired location, a circuit element insulated and fixed on the second conductive pattern, and the circuit. Connection means for connecting the electrode of the element and the other second conductive pattern, and insulation for covering the circuit element and being combined with the thermosetting resin layer to integrally support the first and second conductive patterns. A circuit device comprising a conductive resin.
【請求項4】 分離溝により電気的に分離された各搭載
部の複数の第1の導電パターンと、前記分離溝を埋めて
前記第1の導電パターン表面を覆う熱硬化性樹脂層と、
前記熱硬化性樹脂層上に形成され前記第1の導電パター
ンと所望個所で接続された第2の導電パターンと、前記
第2の導電パターン上に絶縁されて固着された回路素子
と、該回路素子の電極と他の前記第2の導電パターンと
を接続する接続手段と、該回路素子を被覆し前記熱硬化
性樹脂層と結合され且つ前記第1の導電パターンの裏面
のみを露出して前記第1および第2の導電パターンを一
体に支持する絶縁性樹脂とを備えたことを特徴とする回
路装置。
4. A plurality of first conductive patterns of each mounting portion that are electrically separated by a separation groove, a thermosetting resin layer that fills the separation groove and covers the surface of the first conductive pattern,
A second conductive pattern formed on the thermosetting resin layer and connected to the first conductive pattern at a desired location, a circuit element insulated and fixed on the second conductive pattern, and the circuit. Connection means for connecting the electrode of the element and the other second conductive pattern, and a circuit means that covers the circuit element and is connected to the thermosetting resin layer and exposes only the back surface of the first conductive pattern. A circuit device, comprising: an insulating resin that integrally supports the first and second conductive patterns.
【請求項5】 前記第1の導電パターンは銅、アルミニ
ウム、鉄−ニッケルのいずれかの導電箔で構成されるこ
とを特徴とする請求項1から請求項4のいずれかに記載
された回路装置。
5. The circuit device according to claim 1, wherein the first conductive pattern is made of a conductive foil of any one of copper, aluminum and iron-nickel. .
【請求項6】 前記熱硬化性樹脂層は前記第1の導電パ
ターンと前記第2の導電パターンの層間絶縁膜として用
いられることを特徴とする請求項1から請求項4のいず
れかに記載された回路装置。
6. The thermosetting resin layer is used as an interlayer insulating film between the first conductive pattern and the second conductive pattern, according to any one of claims 1 to 4. Circuit device.
【請求項7】 露出された所望の前記第2の導電パター
ン上には前記第2の導電パターンとは異なる金属材料よ
り成る導電被膜を設けることを特徴とする請求項1から
請求項4のいずれかに記載された回路装置。
7. The conductive film made of a metal material different from that of the second conductive pattern is provided on the exposed desired second conductive pattern. The circuit device described in 1.
【請求項8】 前記導電被膜は金、銀あるいはパラジウ
ムメッキで構成されることを特徴とする請求項7に記載
された回路装置。
8. The circuit device according to claim 7, wherein the conductive film is formed of gold, silver or palladium plating.
【請求項9】 前記回路素子は半導体ベアチップで構成
されることを特徴とする請求項1から請求項4のいずれ
かに記載された回路装置。
9. The circuit device according to claim 1, wherein the circuit element is a semiconductor bare chip.
【請求項10】 前記接続手段はボンディングワイヤー
で構成されることを特徴とする請求項3または請求項4
に記載された回路装置。
10. The method according to claim 3 or 4, wherein the connecting means comprises a bonding wire.
The circuit device described in.
【請求項11】 前記第1の導電パターンの裏面と前記
分離溝を埋めた前記熱硬化性樹脂層の裏面とを実質的に
平坦にすることを特徴とする請求項1または請求項4に
記載された回路装置。
11. The back surface of the first conductive pattern and the back surface of the thermosetting resin layer filling the separation groove are made substantially flat. Circuit device.
【請求項12】 導電箔を用意し、少なくとも第1の導
電パターンと成る領域を除いた前記導電箔に、前記導電
箔の厚みよりも浅い分離溝を形成して第1の導電パター
ンを形成する工程と、 前記分離溝を埋めて前記第1の導電パターン表面を熱硬
化性樹脂層で覆う工程と、 前記熱硬化性樹脂層上に第2の導電パターンを形成する
工程と、 前記第2の導電パターン上を絶縁被膜で覆い、回路素子
の電極を接続する部分の前記絶縁被膜を選択的に除去す
る工程と、 前記絶縁被膜上に前記回路素子を固着する工程と、 前記回路素子の電極と所望の前記第2の導電パターンと
を電気的に接続する接続手段を形成する工程と、 前記回路素子を被覆し、前記熱硬化性樹脂層と結合して
絶縁性樹脂でモールドする工程と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
する工程とを具備することを特徴とする回路装置の製造
方法。
12. A conductive foil is prepared, and a separation groove shallower than the thickness of the conductive foil is formed in the conductive foil except at least a region to be the first conductive pattern to form the first conductive pattern. A step of filling the separation groove and covering the surface of the first conductive pattern with a thermosetting resin layer; forming a second conductive pattern on the thermosetting resin layer; Covering the conductive pattern with an insulating coating, selectively removing the insulating coating of the portion connecting the electrode of the circuit element, a step of fixing the circuit element on the insulating coating, and the electrode of the circuit element Forming a connection means for electrically connecting the desired second conductive pattern, covering the circuit element, bonding with the thermosetting resin layer and molding with an insulating resin, Thickness without separation groove Method of manufacturing a circuit device characterized by comprising the step of removing the minute of the conductive foil.
【請求項13】 導電箔を用意し、少なくとも第1の導
電パターンと成る領域を除いた前記導電箔に、前記導電
箔の厚みよりも浅い分離溝を形成して第1の導電パター
ンを形成する工程と、 前記分離溝を埋めて前記第1の導電パターン表面を熱硬
化性樹脂層で覆う工程と、 前記熱硬化性樹脂層上に第2の導電パターンを形成する
工程と、 前記第2の導電パターン上を絶縁被膜で覆い、回路素子
の電極を接続する部分の前記絶縁被膜を選択的に除去す
る工程と、 前記絶縁被膜上に前記回路素子を固着する工程と、 前記回路素子の電極と所望の前記第2の導電パターンと
を電気的に接続する接続手段を形成する工程と、 前記回路素子を被覆し、前記熱硬化性樹脂層と結合して
絶縁性樹脂でモールドする工程と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
する工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
程とを具備することを特徴とする回路装置の製造方法。
13. A conductive foil is prepared, and a separation groove shallower than the thickness of the conductive foil is formed in the conductive foil except at least a region to be the first conductive pattern to form the first conductive pattern. A step of filling the separation groove and covering the surface of the first conductive pattern with a thermosetting resin layer; forming a second conductive pattern on the thermosetting resin layer; Covering the conductive pattern with an insulating coating, selectively removing the insulating coating of the portion connecting the electrode of the circuit element, a step of fixing the circuit element on the insulating coating, and the electrode of the circuit element Forming a connection means for electrically connecting the desired second conductive pattern, covering the circuit element, bonding with the thermosetting resin layer and molding with an insulating resin, Thickness without separation groove Removing the minute of the conductive foil, a manufacturing method of a circuit device characterized by comprising the step of separating the individual circuit devices by cutting the insulating resin.
【請求項14】 導電箔を用意し、少なくとも第1の導
電パターンと成る領域を除いた前記導電箔に、前記導電
箔の厚みよりも浅い分離溝を形成して第1の導電パター
ンを形成する工程と、 前記分離溝を埋めて前記第1の導電パターン表面を熱硬
化性樹脂層で覆う工程と、 前記熱硬化性樹脂層上に第2の導電パターンを形成する
工程と、 前記第2の導電パターン上を絶縁被膜で覆い、回路素子
の電極を接続する部分の前記絶縁被膜を選択的に除去
し、露出された前記第2の導電パターンに導電被膜を形
成する工程と、 前記絶縁被膜上に回路素子を固着する工程と、 前記回路素子の電極と所望の前記第2の導電パターンと
を電気的に接続する接続手段を形成する工程と前記回路
素子を被覆し、前記熱硬化性樹脂層と結合して絶縁性樹
脂でモールドする工程と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
する工程とを具備することを特徴とする回路装置の製造
方法。
14. A conductive foil is prepared, and a separation groove shallower than the thickness of the conductive foil is formed in the conductive foil except at least a region to be the first conductive pattern to form the first conductive pattern. A step of filling the separation groove and covering the surface of the first conductive pattern with a thermosetting resin layer; forming a second conductive pattern on the thermosetting resin layer; A step of covering the conductive pattern with an insulating coating, selectively removing the insulating coating in a portion connecting the electrodes of the circuit element, and forming a conductive coating on the exposed second conductive pattern; A step of fixing the circuit element to the step, a step of forming a connecting means for electrically connecting the electrode of the circuit element and the desired second conductive pattern, and a step of covering the circuit element with the thermosetting resin layer. Combined with insulating resin Sul process and method of the circuit, characterized by comprising the step of removing the conductive foil having a thickness of portion where no separation groove is provided apparatus.
【請求項15】 導電箔を用意し、少なくとも第1の導
電パターンと成る領域を除いた前記導電箔に、前記導電
箔の厚みよりも浅い分離溝を形成して第1の導電パター
ンを形成する工程と、 前記分離溝を埋めて前記第1の導電パターン表面を熱硬
化性樹脂層で覆う工程と、 前記熱硬化性樹脂層上に第2の導電パターンを形成する
工程と、 前記第2の導電パターン上を絶縁被膜で覆い、前記回路
素子の電極を接続する部分の前記絶縁被膜を選択的に除
去する工程と、 前記絶縁被膜上に回路素子を固着する工程と、 前記回路素子の電極と所望の前記第2の導電パターンと
を電気的に接続する接続手段を形成する工程と前記回路
素子を被覆し、前記熱硬化性樹脂層と結合して絶縁性樹
脂でモールドする工程と、 前記分離溝を設けていない厚み部分の前記導電箔を裏面
より一様に除去し前記第1の導電パターンの裏面と前記
分離溝を埋める前記熱硬化性樹脂層とを実質的に平坦面
にする工程ととを具備することを特徴とする回路装置の
製造方法。
15. A conductive foil is prepared, and a separation groove shallower than the thickness of the conductive foil is formed in the conductive foil except at least a region to be the first conductive pattern to form the first conductive pattern. A step of filling the separation groove and covering the surface of the first conductive pattern with a thermosetting resin layer; forming a second conductive pattern on the thermosetting resin layer; Covering the conductive pattern with an insulating coating, selectively removing the insulating coating in the portion connecting the electrodes of the circuit element, a step of fixing the circuit element on the insulating coating, and the electrode of the circuit element A step of forming connection means for electrically connecting the desired second conductive pattern, a step of covering the circuit element, bonding with the thermosetting resin layer, and molding with an insulating resin; Thickness part without groove And removing the conductive foil uniformly from the back surface to make the back surface of the first conductive pattern and the thermosetting resin layer filling the separation groove into a substantially flat surface. And a method for manufacturing a circuit device.
【請求項16】 導電箔を用意し、少なくとも第1の導
電パターンと成る領域を除いた前記導電箔に、前記導電
箔の厚みよりも浅い分離溝を形成して第1の導電パター
ンを形成する工程と、 前記分離溝を埋めて前記第1の導電パターン表面を熱硬
化性樹脂層で覆う工程と、 前記熱硬化性樹脂層上に第2の導電パターンを形成する
工程と、 前記第2の導電パターン上を絶縁被膜で覆い、回路素子
の電極を接続する部分の前記絶縁被膜を選択的に除去す
る工程と、 前記絶縁被膜上に前記回路素子を固着する工程と、 前記回路素子の電極と所望の前記第2の導電パターンと
を電気的に接続する接続手段を形成する工程と前記回路
素子を被覆し、前記熱硬化性樹脂層と結合して絶縁性樹
脂でモールドする工程と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
する工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
程を具備することを特徴とする回路装置の製造方法。
16. A conductive foil is prepared, and a separation groove shallower than the thickness of the conductive foil is formed in the conductive foil except at least a region to be the first conductive pattern to form the first conductive pattern. A step of filling the separation groove and covering the surface of the first conductive pattern with a thermosetting resin layer; forming a second conductive pattern on the thermosetting resin layer; Covering the conductive pattern with an insulating coating, selectively removing the insulating coating of the portion connecting the electrode of the circuit element, a step of fixing the circuit element on the insulating coating, and the electrode of the circuit element A step of forming a connecting means for electrically connecting the desired second conductive pattern, a step of covering the circuit element, combining with the thermosetting resin layer, and molding with an insulating resin; Thickness part without groove 2. A method of manufacturing a circuit device, comprising: a step of removing the conductive foil; and a step of cutting the insulating resin to separate into individual circuit devices.
【請求項17】 前記導電箔は銅、アルミニウム、鉄−
ニッケルのいずれかで構成されることを特徴とする請求
項12から請求項16のいずれかに記載された回路装置
の製造方法。
17. The conductive foil is made of copper, aluminum, iron-
17. The method for manufacturing a circuit device according to claim 12, wherein the circuit device is made of any one of nickel.
【請求項18】 前記導電箔に選択的に形成される前記
分離溝は化学的あるいは物理的エッチングにより形成さ
れることを特徴とする請求項12から請求項16のいず
れかに記載された回路装置の製造方法。
18. The circuit device according to claim 12, wherein the separation groove selectively formed in the conductive foil is formed by chemical or physical etching. Manufacturing method.
【請求項19】 前記回路素子は半導体ベアチップを固
着されることを特徴とする請求項12から請求項16の
いずれかに記載された回路装置の製造方法。
19. The method of manufacturing a circuit device according to claim 12, wherein a semiconductor bare chip is fixed to the circuit element.
【請求項20】 前記絶縁被膜から露出された所望の前
記第2の導電パターン上には前記絶縁被膜をマスクとし
て用い、前記第2の導電パターンとは異なる金属材料よ
り成る導電被膜を設けることを特徴とする請求項12か
ら請求項16のいずれかに記載された回路装置の製造方
法。
20. A conductive film made of a metal material different from that of the second conductive pattern is provided on the desired second conductive pattern exposed from the insulating film, using the insulating film as a mask. A method of manufacturing a circuit device according to any one of claims 12 to 16, which is characterized in that.
【請求項21】 前記導電被膜は金、銀あるいはパラジ
ウムメッキで形成されることを特徴とする請求項20に
記載された回路装置の製造方法。
21. The method of manufacturing a circuit device according to claim 20, wherein the conductive film is formed by gold, silver or palladium plating.
【請求項22】 前記接続手段はワイヤーボンディング
で形成されることを特徴とする請求項12から請求項1
6のいずれかに記載された回路装置の製造方法。
22. The method according to claim 12, wherein the connecting means is formed by wire bonding.
7. The method for manufacturing the circuit device according to any one of 6 above.
【請求項23】 前記絶縁性樹脂はトランスファーモー
ルドで付着され、前記熱硬化性樹脂層はトランスファー
モールド時に前記絶縁性樹脂と結合されることを特徴と
する請求項12から請求項16のいずれかに記載された
回路装置の製造方法。
23. The insulating resin according to claim 12, wherein the insulating resin is attached by transfer molding, and the thermosetting resin layer is combined with the insulating resin during transfer molding. A method for manufacturing the described circuit device.
【請求項24】 前記絶縁性樹脂はダイシングにより個
別の回路装置に分離することを特徴とする請求項13ま
たは請求項16に記載された回路装置の製造方法。
24. The method of manufacturing a circuit device according to claim 13, wherein the insulating resin is separated into individual circuit devices by dicing.
【請求項25】 前記熱硬化性樹脂層の代わりにUV硬
化樹脂を用いることを特徴とする請求項1から請求項4
のいずれかに記載の回路装置。
25. The UV curable resin is used instead of the thermosetting resin layer.
The circuit device according to any one of 1.
【請求項26】 前記熱硬化性樹脂層の代わりにUV硬
化樹脂を用いることを特徴とする請求項12から請求項
16のいずれかに記載の回路装置の製造方法。
26. The method of manufacturing a circuit device according to claim 12, wherein a UV curable resin is used instead of the thermosetting resin layer.
JP2001225110A 2001-07-25 2001-07-25 Circuit device manufacturing method Expired - Fee Related JP4698080B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001225110A JP4698080B2 (en) 2001-07-25 2001-07-25 Circuit device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001225110A JP4698080B2 (en) 2001-07-25 2001-07-25 Circuit device manufacturing method

Publications (2)

Publication Number Publication Date
JP2003037212A true JP2003037212A (en) 2003-02-07
JP4698080B2 JP4698080B2 (en) 2011-06-08

Family

ID=19058156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001225110A Expired - Fee Related JP4698080B2 (en) 2001-07-25 2001-07-25 Circuit device manufacturing method

Country Status (1)

Country Link
JP (1) JP4698080B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721489B1 (en) 2004-06-30 2007-05-23 산요덴키가부시키가이샤 Circuit device and manufacturing method thereof
CN106469687A (en) * 2015-08-20 2017-03-01 爱思开海力士有限公司 There is its manufacture method of base plate for packaging and the semiconductor packages of flush type circuit pattern
KR101824177B1 (en) * 2011-08-31 2018-01-31 해성디에스 주식회사 Semiconductor package using lead frame and method thereof
CN113643991A (en) * 2021-06-29 2021-11-12 华宇华源电子科技(深圳)有限公司 Novel board-level plastic package processing method and structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260560A (en) * 1996-03-21 1997-10-03 Toppan Printing Co Ltd Lead frame and its manufacturing method
JPH09321173A (en) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd Semiconductor device package, semiconductor device and their manufacture
JP2000332145A (en) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd Circuit material for resin-sealed semiconductor device, the resin sealed semiconductor device using the same and manufacturing method for the circuit material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260560A (en) * 1996-03-21 1997-10-03 Toppan Printing Co Ltd Lead frame and its manufacturing method
JPH09321173A (en) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd Semiconductor device package, semiconductor device and their manufacture
JP2000332145A (en) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd Circuit material for resin-sealed semiconductor device, the resin sealed semiconductor device using the same and manufacturing method for the circuit material

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721489B1 (en) 2004-06-30 2007-05-23 산요덴키가부시키가이샤 Circuit device and manufacturing method thereof
KR101824177B1 (en) * 2011-08-31 2018-01-31 해성디에스 주식회사 Semiconductor package using lead frame and method thereof
CN106469687A (en) * 2015-08-20 2017-03-01 爱思开海力士有限公司 There is its manufacture method of base plate for packaging and the semiconductor packages of flush type circuit pattern
CN113643991A (en) * 2021-06-29 2021-11-12 华宇华源电子科技(深圳)有限公司 Novel board-level plastic package processing method and structure

Also Published As

Publication number Publication date
JP4698080B2 (en) 2011-06-08

Similar Documents

Publication Publication Date Title
JP3609737B2 (en) Circuit device manufacturing method
US6909178B2 (en) Semiconductor device and method of manufacturing the same
JP3963655B2 (en) Circuit device manufacturing method
JP4761662B2 (en) Circuit device manufacturing method
JP2002110717A (en) Manufacturing method of circuit device
JP3600131B2 (en) Circuit device manufacturing method
JP2003037344A (en) Circuit device and its manufacturing method
JP4679000B2 (en) Plate
JP4698080B2 (en) Circuit device manufacturing method
JP4663172B2 (en) Manufacturing method of semiconductor device
JP2003037345A (en) Circuit device and its manufacturing method
JP4803931B2 (en) Circuit module
JP4748892B2 (en) Circuit device manufacturing method
JP3600130B2 (en) Circuit device manufacturing method
JP2003037213A (en) Circuit device and method for manufacturing the same
JP4342157B2 (en) Circuit device manufacturing method
JP3600132B2 (en) Circuit device manufacturing method
JP3643764B2 (en) Circuit device manufacturing method
JP4393038B2 (en) Circuit device manufacturing method
JP3600133B2 (en) Circuit device manufacturing method
JP2002076174A (en) Manufacturing method of circuit device
JP3600135B2 (en) Circuit device manufacturing method
JP4334187B2 (en) Circuit device manufacturing method
JP3600136B2 (en) Circuit device manufacturing method
JP4471559B2 (en) Circuit device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110301

LAPS Cancellation because of no payment of annual fees