JP2003033031A - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JP2003033031A
JP2003033031A JP2002164225A JP2002164225A JP2003033031A JP 2003033031 A JP2003033031 A JP 2003033031A JP 2002164225 A JP2002164225 A JP 2002164225A JP 2002164225 A JP2002164225 A JP 2002164225A JP 2003033031 A JP2003033031 A JP 2003033031A
Authority
JP
Japan
Prior art keywords
voltage
semiconductor element
power supply
switching
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002164225A
Other languages
Japanese (ja)
Other versions
JP3692095B2 (en
Inventor
Takayuki Taguchi
隆行 田口
Ryoji Saito
亮治 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP2002164225A priority Critical patent/JP3692095B2/en
Publication of JP2003033031A publication Critical patent/JP2003033031A/en
Application granted granted Critical
Publication of JP3692095B2 publication Critical patent/JP3692095B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To return energy stored in an inductance to a power supply through simple circuitry to make applicable switching semiconductor devices of low breakdown voltage. SOLUTION: When a switching semiconductor device 3 is off, energization is performed in the forward direction by a charge-storage diode 4 to store energy stored in an inductance means 2 in a voltage clamp capacitor 5. When the current flowing in the forward direction is zeroed, energization is performed in the reverse direction to return the energy stored in the voltage clamp capacitor 5 to a direct-current power supply 1 through the inductance means 2. Thus, of energy charged in the voltage clamp capacitor 5, energy which was not discharged by reverse-direction energization of the charge-storage diode 4 is discharged by forward-direction energization of the charge-storage diode 4 through a discharge circuit 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】 本発明は、スイッチング半導体
素子のスイッチング時の急激な電圧や電流の変化により
発生するサ−ジ電圧からスイッチング半導体素子を保護
するためのスナバ回路を備えたスイッチング電源に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply provided with a snubber circuit for protecting a switching semiconductor element from a surge voltage generated by a sudden change in voltage or current during switching of the switching semiconductor element.

【0002】[0002]

【従来技術】 従来の代表的なスイッチング電源として
図11に示すような回路構成のものがある。このスイッ
チング電源では、直流電源1と変圧器2の1次巻線とM
OSFETのようなスイッチング半導体素子3とが直列
接続されている。そして互いに直列接続された第1のダ
イオ−ド4と第1のコンデンサ5とが、図示の方向でス
イッチング半導体素子3に跨がって並列接続される。変
圧器2の2次巻線側には、整流用ダイオード6と、フリ
ーホイリングダイオード7と、平滑用インダクタ8と、
平滑用コンデンサ9と、負荷10とが接続される。な
お、11" は第1のダイオ−ド4のカソ−ド側と直流電
源1の正極の間に接続された抵抗、12はスイッチング
半導体素子3の寄生容量、又はその寄生容量と並列接続
されたコンデンサの合成容量、13は制御回路、14は
スイッチング半導体素子3に並列接続された第2のダイ
オード、又はスイッチング半導体素子3がMOSFET
の場合のボディドレインダイオードを示している。
2. Description of the Related Art As a typical conventional switching power supply, there is a circuit configuration as shown in FIG. In this switching power supply, the DC power supply 1, the primary winding of the transformer 2 and the M
A switching semiconductor element 3 such as an OSFET is connected in series. The first diode 4 and the first capacitor 5, which are connected in series with each other, are connected in parallel across the switching semiconductor element 3 in the direction shown. On the secondary winding side of the transformer 2, a rectifying diode 6, a freewheeling diode 7, a smoothing inductor 8,
The smoothing capacitor 9 and the load 10 are connected. In addition, 11 "is a resistor connected between the cathode side of the first diode 4 and the positive electrode of the DC power source 1, and 12 is a parasitic capacitance of the switching semiconductor element 3 or is connected in parallel with the parasitic capacitance. A synthetic capacitance of a capacitor, 13 is a control circuit, 14 is a second diode connected in parallel to the switching semiconductor element 3, or the switching semiconductor element 3 is a MOSFET.
The body drain diode in the case of is shown.

【0003】 次にこの回路の代表的な動作を図12を
参照して説明する。
Next, a typical operation of this circuit will be described with reference to FIG.

【0004】 期間1(t1<t≦t2) 時刻t1で、スイッチング半導体素子3がオフすると、
それまでスイッチング半導体素子3を流れていた電流が
コンデンサ12に流れ込み、スイッチング半導体素子3
の電圧V1が急速に上昇して直流電源1の電圧Eiと等
しくなった時点で、変圧器2の巻線に印加されていた電
圧がゼロとなる。この間、スイッチング半導体素子の電
圧V1はほぼ直線的に上昇する。変圧器2の巻線電圧が
ゼロとなると、今まで変圧器2の電圧によって逆バイア
スされていたフリ−ホイリングダイオ−ド7が導通する
ことにより、負荷電流はフーリーホイリングダイオード
7と整流用ダイオード6に流れ、変圧器2の2次巻線を
短絡状態にする。この時刻をt2とする。
Period 1 (t1 <t ≦ t2) At time t1, when the switching semiconductor element 3 is turned off,
The current flowing through the switching semiconductor element 3 until then flows into the capacitor 12,
When the voltage V1 of 1 is rapidly increased and becomes equal to the voltage Ei of the DC power supply 1, the voltage applied to the winding of the transformer 2 becomes zero. During this period, the voltage V1 of the switching semiconductor element rises almost linearly. When the winding voltage of the transformer 2 becomes zero, the freewheeling diode 7, which has been reverse-biased by the voltage of the transformer 2 until now, becomes conductive, so that the load current is rectified with the freewheeling diode 7 and rectified. It flows through the diode 6 and puts the secondary winding of the transformer 2 in a short-circuited state. This time is set to t2.

【0005】 期間2(t2<t≦t3) 時刻t2で変圧器2の2次巻線が短絡されるので、変圧
器2の励磁電流は、時刻t2の値を保持し一定に保たれ
る。コンデンサ12には、それまで負荷電流の1次側換
算電流と励磁電流が流れ込んでいたが、負荷電流がフリ
−ホイリングダイオ−ド7に移行するため減少する。し
かし、変圧器2のリ−ケイジインダクタンスと配線のイ
ンダクタンスが存在するために、直ちにゼロにならな
い。コンデンサ12に充電電流が流れ続けることでスイ
ッチング半導体素子3の電圧V1はさらに上昇し続け、
第2のコンデンサ5の電圧に達すると、第1のダイオ−
ド4が導通を開始する。この時刻をt3とする。
Period 2 (t2 <t ≦ t3) Since the secondary winding of the transformer 2 is short-circuited at time t2, the exciting current of the transformer 2 maintains the value at time t2 and is kept constant. The primary-side converted current of the load current and the exciting current have flowed into the capacitor 12 until then, but the load current is reduced because it shifts to the freewheeling diode 7. However, due to the leakage inductance of the transformer 2 and the inductance of the wiring, it does not become zero immediately. As the charging current continues to flow through the capacitor 12, the voltage V1 of the switching semiconductor element 3 continues to rise,
When the voltage of the second capacitor 5 is reached, the first diode
Do 4 starts conducting. This time is set to t3.

【0006】 期間3(t3<t≦t4) 時刻t3で第1のダイオ−ド4が導通したことでスイッ
チング半導体素子3の電圧V1は、第1のコンデンサ5
の容量がコンデンサ12の容量と比べ充分大きく選定し
てあるために、第1のコンデンサ5の電圧でクランプさ
れる。第2のコンデンサ12と第1のコンデンサ5の充
電電流が変圧器2の励磁電流の値まで減少すると整流用
ダイオ−ド6が非導通となり、変圧器2の2次巻線の短
絡状態が解除される。この時刻をt4とする。
Period 3 (t3 <t ≦ t4) At time t3, the voltage V1 of the switching semiconductor element 3 becomes equal to that of the first capacitor 5 due to the conduction of the first diode 4.
Since the capacitance is selected to be sufficiently larger than the capacitance of the capacitor 12, it is clamped by the voltage of the first capacitor 5. When the charging currents of the second capacitor 12 and the first capacitor 5 decrease to the value of the exciting current of the transformer 2, the rectifying diode 6 becomes non-conducting and the short-circuited state of the secondary winding of the transformer 2 is released. To be done. This time is t4.

【0007】 期間4(t4<t≦t5) 時刻t4において、変圧器2の2次巻線の短絡状態が解
除され、一定に保っていた励磁電流は減少し始める。ま
た、変圧器2には第1のコンデンサ5と電源電圧の差の
電圧が加わり励磁電流をリッセットさせるようになる。
スイッチング半導体素子3の電圧V1は、期間3に引き
続き第1のコンデンサ5の電圧でクランプされる。変圧
器2の励磁電流がゼロになる時刻をt5とする。
Period 4 (t4 <t ≦ t5) At time t4, the short-circuited state of the secondary winding of the transformer 2 is released, and the exciting current kept constant starts to decrease. Further, the voltage of the difference between the first capacitor 5 and the power supply voltage is applied to the transformer 2 so that the exciting current is reset.
The voltage V1 of the switching semiconductor element 3 is clamped by the voltage of the first capacitor 5 following the period 3. The time at which the exciting current of the transformer 2 becomes zero is t5.

【0008】 期間5(t5<t≦t6) 時刻t5において、コンデンサ12とコンデンサ5の充
電電流がゼロになると、ダイオ−ド4が非導通になり、
コンデンサ12から変圧器2の1次巻線と直流電源1の
ル−プで放電電流が流れ始める。この後、出力電圧を安
定化するように制御する制御回路13からの制御信号に
よりスイッチング半導体素子3がオンする。この時刻を
t6とする。
Period 5 (t5 <t ≦ t6) At time t5, when the charging currents of the capacitors 12 and 5 become zero, the diode 4 becomes non-conductive,
A discharge current starts flowing from the capacitor 12 through the primary winding of the transformer 2 and the loop of the DC power supply 1. After that, the switching semiconductor element 3 is turned on by a control signal from the control circuit 13 that controls so as to stabilize the output voltage. This time is set to t6.

【0009】 期間6(t6<t≦t8) 時刻t6において、スイッチング半導体素子3がオンす
ると、整流用ダイオ−ド6が導通する。変圧器2のリー
ケージインダクタンスのために整流用ダイオード6の電
流の立ち上がりが制限されるため、フリ−ホイリングダ
イオ−ド7が引き続きオンするので、変圧器2の2次巻
線は短絡状態となる。このとき、直流電源電圧Eiを変
圧器2のリ−ケイジインダクタンスが負担するので、ス
イッチング半導体素子3の電流と整流用ダイオ−ド6の
電流は、直線的に増加する。整流用ダイオ−ド6の電流
が平滑用インダクタ8の電流と等しくなると、フリ−ホ
イリングダイオ−ド7が非導通になる。この時刻をt7
とする。フリ−ホイリングダイオ−ド7が非導通になる
と、直流電源1から変圧器2の2次側にスイッチング半
導体素子3、変圧器2、整流用ダイオ−ド6を介して電
力が供給される。この期間は、スイッチング半導体素子
3がオフするまで続く。この時刻をt8とする。
Period 6 (t6 <t ≦ t8) At time t6, when the switching semiconductor element 3 is turned on, the rectifying diode 6 becomes conductive. Since the rise of the current of the rectifying diode 6 is limited by the leakage inductance of the transformer 2, the freewheeling diode 7 is continuously turned on, and the secondary winding of the transformer 2 is short-circuited. . At this time, since the DC power supply voltage Ei is borne by the leakage inductance of the transformer 2, the current of the switching semiconductor element 3 and the current of the rectifying diode 6 increase linearly. When the current in the rectifying diode 6 becomes equal to the current in the smoothing inductor 8, the freewheeling diode 7 becomes non-conductive. This time is t7
And When the freewheeling diode 7 becomes non-conductive, electric power is supplied from the DC power source 1 to the secondary side of the transformer 2 via the switching semiconductor element 3, the transformer 2, and the rectifying diode 6. This period continues until the switching semiconductor element 3 is turned off. This time is t8.

【0010】 この後、期間1の動作に戻り、前述の動
作を繰り返す。
After that, the operation of the period 1 is returned to, and the above-described operation is repeated.

【0011】 この回路は、前述したように期間5で第
1のダイオ−ド4が非導通になった後、スイッチング半
導体素子3がオンする。このとき、第1のダイオ−ド4
の逆方向導通が終了していない場合、第1のダイオ−ド
4と第1のコンデンサ5とスイッチング半導体素子3の
ル−プで短絡電流が流れ、損失やノイズの増加の原因と
なる。そのため、この回路では、第1のダイオ−ド4と
して、キャリア・ライフタイムの短いダイオ−ドが必要
となる。
In this circuit, the switching semiconductor element 3 is turned on after the first diode 4 is turned off in the period 5 as described above. At this time, the first diode 4
If the reverse conduction is not completed, a short-circuit current flows through the loop of the first diode 4, the first capacitor 5 and the switching semiconductor element 3, which causes an increase in loss and noise. Therefore, in this circuit, a diode having a short carrier lifetime is required as the first diode 4.

【0012】 また、第1のコンデンサ5に流れ込む電
流の平均値と同じ電流が抵抗11”を通して放電される
ので、抵抗11”の損失が大きくなる。しかしながら、
このようなスイッチング回路は、充電された電力を抵抗
11”を通して直流電源に戻すため、抵抗11”のロス
が大きくなり、効率を低下させる原因となっていた。
Further, since the same current as the average value of the currents flowing into the first capacitor 5 is discharged through the resistor 11 ″, the loss of the resistor 11 ″ becomes large. However,
In such a switching circuit, since the charged power is returned to the DC power source through the resistor 11 ″, the loss of the resistor 11 ″ becomes large, which causes a decrease in efficiency.

【0013】[0013]

【発明が解決しようとする課題】 本発明は、この発明
の技術思想を達成するために、比較的長いキャリア・ラ
イフタイムをもつ電荷蓄積型ダイオードと、そのダイオ
ードの順方向導通時にはインダクタンス手段からのエネ
ルギを蓄え、そのダイオードの逆方向導通時には前記エ
ネルギを電源に戻すと共に、スイッチング素子の両端の
電圧をクランプする電圧クランプ手段と、前記電荷蓄積
型ダイオードの逆方向導通時に放出できなかった部分の
前記エネルギを放電する放電回路を備えることにより、
回路部品を増やすことなく、電力損失を低減し得るスイ
ッチング電源及びその制御方法を提供することを目的と
している。
In order to achieve the technical idea of the present invention, the present invention provides a charge storage type diode having a relatively long carrier lifetime and an inductance means during forward conduction of the diode. The energy is stored and the energy is returned to the power supply when the diode is conducting in the reverse direction, and the voltage clamping means for clamping the voltage across the switching element and the portion of the charge storage diode that cannot be discharged when the diode is conducting in the reverse direction. By including a discharge circuit that discharges energy,
An object of the present invention is to provide a switching power supply that can reduce power loss without increasing the number of circuit components and a control method thereof.

【0014】[0014]

【問題を解決するための手段】 前述のような問題を解
決するため、請求項1の発明では、直流電源から負荷に
至る電流路を選択的に開閉するスイッチング半導体素子
と、そのスイッチング半導体素子に直列に接続されるイ
ンダクタンス手段と、前記スイッチング半導体素子に並
列に接続され、かつ互いに直列接続された電荷蓄積型ダ
イオードと前記スイッチング半導体素子の電圧をクラン
プする作用を行う電圧クランプコンデンサと、前記電荷
蓄積型ダイオードと前記電圧クランプコンデンサとの接
続点と前記直流電源との間に接続された放電回路と、前
記スイッチング半導体素子のスイッチングを制御する制
御回路とを備え、前記電荷蓄積型ダイオードは、前記ス
イッチング半導体素子がオフの期間で、先ず順方向に導
通して前記インダクタンス手段に蓄えられたエネルギを
前記電圧クランプコンデンサに蓄え、次にその順方向に
流れる電流がゼロになるとき逆方向に導通して前記電圧
クランプコンデンサに蓄えられたエネルギを前記インダ
クタンス手段を通して前記直流電源に戻し、前記放電回
路は前記電荷蓄積型ダイオードの順方向導通により前記
電圧クランプコンデンサに充電されたエネルギのうちの
前記電荷蓄積型ダイオードの逆方向導通で放出されなか
ったエネルギを放電することを特徴とするスイッチング
電源を提供する。
[Means for Solving the Problems] In order to solve the above problems, in the invention of claim 1, a switching semiconductor element for selectively opening and closing a current path from a DC power supply to a load, and a switching semiconductor element are provided. Inductance means connected in series, a charge storage diode connected in parallel to the switching semiconductor element and connected in series with each other, a voltage clamp capacitor that acts to clamp the voltage of the switching semiconductor element, and the charge storage -Type diode and the voltage clamp capacitor, a discharge circuit connected between the DC power source and a connection point, and a control circuit that controls switching of the switching semiconductor element, the charge storage diode, the switching circuit. When the semiconductor device is off, the semiconductor device first conducts in the forward direction and the The energy stored in the rectifying means is stored in the voltage clamp capacitor, and when the current flowing in the forward direction becomes zero, the energy is stored in the voltage clamp capacitor by conducting in the reverse direction. Returning to the power supply, the discharge circuit discharges energy that has not been released by the reverse conduction of the charge storage diode among the energy charged in the voltage clamp capacitor by the forward conduction of the charge storage diode. A characteristic switching power supply is provided.

【0015】 前述のような問題を解決するため、請求
項2の発明では、直流電源から負荷に至る電流路を選択
的に開閉するスイッチング半導体素子と、そのスイッチ
ング半導体素子に直列に接続されるインダクタンス手段
と、そのインダクタンス手段に並列に接続され、かつ互
いに直列接続された電荷蓄積型ダイオードと電圧クラン
プコンデンサと、前記電荷蓄積型ダイオードと前記電圧
クランプ手段との接続点と前記直流電源との間に接続さ
れた放電回路と、前記スイッチング半導体素子のスイッ
チングを制御する制御回路とを備え、前記電荷蓄積型ダ
イオードは、前記スイッチング半導体素子がオフの期間
で、先ず順方向に導通して前記インダクタンス手段に蓄
えられたエネルギを前記電圧クランプコンデンサに蓄
え、次にその順方向に流れる電流がゼロになるとき逆方
向に導通して前記電圧クランプコンデンサに蓄えられた
エネルギを前記インダクタンス手段を通して前記直流電
源に戻し、前記放電回路は前記電荷蓄積型ダイオードの
順方向導通により前記電圧クランプコンデンサに充電さ
れたエネルギのうちの前記電荷蓄積型ダイオードの逆方
向導通で放出されなかったエネルギを放電することを特
徴とするスイッチング電源を提供する。
In order to solve the above problems, in the invention of claim 2, a switching semiconductor element that selectively opens and closes a current path from a DC power source to a load, and an inductance connected in series to the switching semiconductor element. Means, a charge storage diode and a voltage clamp capacitor connected in parallel to the inductance means and connected in series with each other, between a connection point between the charge storage diode and the voltage clamp means, and the DC power supply. The charge storage diode includes a connected discharge circuit and a control circuit that controls switching of the switching semiconductor element, and the charge storage diode is first conducted in the forward direction to the inductance means while the switching semiconductor element is off. Store the stored energy in the voltage clamp capacitor, then in the forward direction When the flowing current becomes zero, it conducts in the reverse direction and returns the energy stored in the voltage clamp capacitor to the DC power supply through the inductance means, and the discharge circuit forwards the charge storage diode to the voltage clamp. There is provided a switching power supply characterized by discharging, of the energy charged in a capacitor, the energy not released by reverse conduction of the charge storage diode.

【0016】 前述のような問題を解決するため、請求
項3の発明では、請求項1又は請求項2において、前記
電圧クランプコンデンサの電圧が設定電圧を越えないよ
うに、前記電圧クランプコンデンサのエネルギ量を調整
し得る放電回路を、前記電圧クランプコンデンサと並列
に備えスイッチング電源を提供する。
In order to solve the above-mentioned problem, in the invention of claim 3, the energy of the voltage clamp capacitor according to claim 1 or 2 is set so that the voltage of the voltage clamp capacitor does not exceed a set voltage. A switching power supply is provided with a discharge circuit whose amount can be adjusted in parallel with the voltage clamp capacitor.

【0017】 前述のような問題を解決するため、請求
項4の発明では、請求項1又は請求項2において、前記
放電回路は、前記スイッチング半導体素子を駆動するた
めの駆動信号に同期した信号の周波数に対応する可変イ
ンピーダンスを呈するスイッチング電源を提供する。
In order to solve the above-mentioned problems, in the invention of claim 4, in the invention of claim 1 or 2, the discharge circuit generates a signal synchronized with a drive signal for driving the switching semiconductor element. A switching power supply having a variable impedance corresponding to a frequency is provided.

【0018】 前述のような問題を解決するため、請求
項5の発明では、請求項1ないし請求項4のいずれかに
おいて、前記スイッチング半導体素子は、前記電荷蓄積
型ダイオードの逆方向導通が終了した後にオンされるス
イッチング電源を提供する。
In order to solve the above-mentioned problem, in the invention of claim 5, in any one of claims 1 to 4, the switching semiconductor element has completed reverse conduction of the charge storage diode. Provide a switching power supply that is turned on later.

【0019】[0019]

【発明を実施するための形態】 図1乃至図3により本
発明にかかる第1の実施例を説明する。この実施例は図
1に示す回路構成になっており、各回路部品間の接続は
図示のとおりである。図1において、図11で参照した
記号と同一の記号は相当する回路部品を示すものとす
る。第1のダイオ−ド4は、高速ダイオードに比べて比
較的長いキャリア・ライフタイムを有するダイオード
(以下、電荷蓄積型ダイオードと言う。)である。キャ
リア・ライフタイムの比較的長い電荷蓄積型ダイオ−ド
は、短いものに比べて本質的に逆方向導通を長時間保持
する特性を有するが、蓄積キャリアと等しいキャリアが
逆方向から注入されれば、ダイオ−ドの逆方向阻止能力
が回復する。本発明は、このような新たな知見に基づく
ものである。
BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment according to the present invention will be described with reference to FIGS. 1 to 3. This embodiment has the circuit configuration shown in FIG. 1, and the connections between the circuit components are as shown. In FIG. 1, the same symbols as those referred to in FIG. 11 indicate corresponding circuit components. The first diode 4 is a diode having a relatively long carrier lifetime as compared with a high speed diode (hereinafter referred to as a charge storage diode). A charge storage diode having a relatively long carrier lifetime has the characteristic of essentially holding reverse conduction for a long time as compared with a short one, but if a carrier equal to the storage carrier is injected from the reverse direction. , The reverse blocking ability of the diode is restored. The present invention is based on such new findings.

【0020】 電圧クランプコンデンサ5はスイッチン
グ半導体素子3の両端に印加される電圧をクランプする
作用を行う。スイッチング半導体素子3のゲ−トには、
実質的に電荷蓄積型ダイオ−ド4の逆方向が回復した
後、又はスイッチング半導体素子3の電圧がほぼゼロボ
ルトになったとき、スイッチング半導体素子3にオン信
号を出力する制御回路13が接続される。電荷蓄積型ダ
イオ−ド4と電圧クランプコンデンサ5の接続点と直流
電源1の一端に跨がって放電回路11が接続される。こ
の放電回路については、後で図7を用いて説明する。
The voltage clamp capacitor 5 acts to clamp the voltage applied across the switching semiconductor element 3. For the gate of the switching semiconductor element 3,
A control circuit 13 for outputting an ON signal to the switching semiconductor element 3 is connected after the reverse direction of the charge storage diode 4 is substantially restored or when the voltage of the switching semiconductor element 3 becomes substantially zero volt. . A discharge circuit 11 is connected across the connection point between the charge storage diode 4 and the voltage clamp capacitor 5 and one end of the DC power supply 1. This discharge circuit will be described later with reference to FIG.

【0021】 次にこの実施例の代表的な動作について
図2の各部の波形を参照して説明する。 期間1(t1<t≦t2) 時刻t1で、スイッチング半導体素子3がオフすると、
それまでスイッチング半導体素子3を流れていた電流が
コンデンサ12に流れ込み、スイッチング半導体素子3
の電圧V1が急速に上昇して直流電源1の電圧Eiと等
しくなった時点で、変圧器2の巻線に印加されていた電
圧がゼロとなる。この間、スイッチング半導体素子の電
圧V1はほぼ直線的に上昇する。変圧器2の巻線電圧が
ゼロとなると、今まで変圧器2の電圧によって逆バイア
スされていたフリ−ホイリングダイオ−ド7が導通し、
負荷電流はフーホイリングダイオード7と整流用ダイオ
ード6に流れ、変圧器2の2次巻線を短絡状態にする。
この時刻をt2とする。
Next, a typical operation of this embodiment will be described with reference to the waveforms of the respective parts in FIG. Period 1 (t1 <t ≦ t2) At time t1, when the switching semiconductor element 3 is turned off,
The current flowing through the switching semiconductor element 3 until then flows into the capacitor 12,
When the voltage V1 of 1 is rapidly increased and becomes equal to the voltage Ei of the DC power supply 1, the voltage applied to the winding of the transformer 2 becomes zero. During this period, the voltage V1 of the switching semiconductor element rises almost linearly. When the winding voltage of the transformer 2 becomes zero, the freewheeling diode 7, which has been reverse biased by the voltage of the transformer 2 until now, becomes conductive,
The load current flows through the fuwheeling diode 7 and the rectifying diode 6 to short-circuit the secondary winding of the transformer 2.
This time is set to t2.

【0022】 期間2(t2<t≦t3) 時刻t2で変圧器2の2次巻線が短絡されるので、変圧
器2の励磁電流は、時刻t2での電流値を保持し、一定
に保たれる。コンデンサ12には、それまで負荷電流の
1次側換算電流と励磁電流とが流れ込んでいたが、負荷
電流がフリ−ホイリングダイオ−ド7に移行するため減
少する。しかし、変圧器2のリ−ケイジインダクタンス
と配線のインダクタンスとが存在するために、直ちにゼ
ロにならない。コンデンサ12に充電電流が流れ続ける
ことでスイッチング半導体素子3の電圧V1はさらに上
昇し続け、電圧クランプコンデンサ5の電圧に達する
と、電荷蓄積型ダイオ−ド4が導通を開始する。この時
刻をt3とする。
Period 2 (t2 <t ≦ t3) Since the secondary winding of the transformer 2 is short-circuited at time t2, the exciting current of the transformer 2 holds the current value at time t2 and keeps it constant. Be drunk The primary-side converted current of the load current and the exciting current have flowed into the capacitor 12 until then, but the load current is reduced because it shifts to the freewheeling diode 7. However, due to the leakage inductance of the transformer 2 and the inductance of the wiring, it does not become zero immediately. As the charging current continues to flow through the capacitor 12, the voltage V1 of the switching semiconductor element 3 continues to rise, and when the voltage of the voltage clamp capacitor 5 is reached, the charge storage diode 4 starts conducting. This time is set to t3.

【0023】 期間3(t3<t≦t4) 時刻t3で電荷蓄積型ダイオ−ド4が導通したことで、
スイッチング半導体素子3の電圧V1は、電圧クランプ
コンデンサ5の容量をコンデンサ12の容量と比べ充分
大きく選定しているため、電圧クランプコンデンサ5の
電圧でクランプされる。第2のコンデンサ12と電圧ク
ランプコンデンサ5の充電電流が変圧器2の励磁電流の
値まで減少すると、整流用ダイオ−ド6が非導通とな
り、変圧器2の2次巻線の短絡状態が解除される。この
時刻をt4とする。
Period 3 (t3 <t ≦ t4) At time t3, the charge storage diode 4 becomes conductive,
The voltage V1 of the switching semiconductor element 3 is clamped by the voltage of the voltage clamp capacitor 5 because the capacity of the voltage clamp capacitor 5 is selected to be sufficiently larger than the capacity of the capacitor 12. When the charging current of the second capacitor 12 and the voltage clamp capacitor 5 decreases to the value of the exciting current of the transformer 2, the rectifying diode 6 becomes non-conductive, and the short-circuited state of the secondary winding of the transformer 2 is released. To be done. This time is t4.

【0024】 期間4(t4<t≦t5) 時刻t4において、変圧器2の2次巻線の短絡状態が解
除され、一定に保たれていた励磁電流は減少し始める。
また、変圧器2には電圧クランプコンデンサ5と電源電
圧の差の電圧が加わり、励磁電流をリッセットさせるよ
うになる。スイッチング半導体素子3の電圧V1は、期
間3に引き続き電圧クランプコンデンサ5の電圧でクラ
ンプされる。変圧器2の励磁電流がゼロになる時刻をt
5とする。
Period 4 (t4 <t ≦ t5) At time t4, the short-circuited state of the secondary winding of the transformer 2 is released, and the exciting current that has been kept constant starts to decrease.
Further, the voltage of the difference between the voltage clamp capacitor 5 and the power supply voltage is applied to the transformer 2, and the exciting current is reset. The voltage V1 of the switching semiconductor element 3 is clamped by the voltage of the voltage clamp capacitor 5 after the period 3. The time when the exciting current of the transformer 2 becomes zero is t
Set to 5.

【0025】 期間5(t5<t≦t6) 時刻t5で電圧クランプコンデンサ5の充電電流がゼロ
になると、電荷蓄積型ダイオード4の順方向導通が終了
する。電荷蓄積型ダイオード4は、順方向導通時に接合
部に蓄えられて再結合せずに残留している電荷により逆
方向導通となり、電圧クランプコンデンサ5の放電電流
が、電荷蓄積型ダイオ−ド4、変圧器2、直流電源1、
及び電圧クランプコンデンサ5からなるル−プを流れ、
電荷蓄積型ダイオード4の順方向導通時に電圧クランプ
コンデンサ5に蓄えられたエネルギを直流電源1に回収
する。この期間は、電荷蓄積型ダイオ−ド4の接合部に
残留する電荷がゼロになると終了する。この時刻をt6
とする。
Period 5 (t5 <t ≦ t6) At time t5, when the charging current of the voltage clamp capacitor 5 becomes zero, the forward conduction of the charge storage diode 4 ends. The charge storage diode 4 becomes reverse conduction due to the electric charge accumulated in the junction portion during forward conduction and remaining without being recombined, so that the discharge current of the voltage clamp capacitor 5 is changed to the charge storage diode 4, Transformer 2, DC power supply 1,
And a loop consisting of a voltage clamp capacitor 5,
The energy stored in the voltage clamp capacitor 5 is collected in the DC power supply 1 when the charge storage diode 4 is turned on in the forward direction. This period ends when the charge remaining at the junction of the charge storage diode 4 becomes zero. This time is t6
And

【0026】 ここで、電荷蓄積型ダイオード4の順電
流と逆電流の比を電力回収率とし、図3により本発明に
必要な電荷蓄積型ダイオード4の特性について説明す
る。図3は、電荷蓄積型ダイオード4のキャリア・ライ
フタイム/ スイッチング周期に対する電力回収率特性を
示す。図3によりスイッチング周期に相当する時間以上
のキャリア・ライフタイムを有するダイオードを使用し
た場合、電力回収率が急激に良くなり、好ましいことが
分かるが、それよりもキャリア・ライフタイムが短くて
も電力回収ができることは明らかである。
Here, the ratio of the forward current and the reverse current of the charge storage diode 4 is taken as the power recovery rate, and the characteristics of the charge storage diode 4 necessary for the present invention will be described with reference to FIG. FIG. 3 shows the power recovery rate characteristics of the charge storage diode 4 with respect to carrier lifetime / switching cycle. It can be seen from FIG. 3 that when a diode having a carrier lifetime equal to or longer than the switching period is used, the power recovery rate sharply improves, which is preferable, but even if the carrier lifetime is shorter than that, the power consumption is reduced. It is clear that recovery is possible.

【0027】 前記の電力回収率が悪くなると、電圧ク
ランプコンデンサ5やスイッチング半導体素子3の両端
の電圧が高くなり、それを避けるために放電回路11に
より電圧クランプコンデンサ5のエネルギを放電する
が、その場合には電力損失が大きくなったりする。
When the power recovery rate becomes poor, the voltage across the voltage clamp capacitor 5 and the switching semiconductor element 3 becomes high, and the discharge circuit 11 discharges the energy of the voltage clamp capacitor 5 in order to avoid it. In some cases, the power loss will increase.

【0028】 したがって、電荷蓄積型ダイオード4の
逆方向導通による電圧クランプコンデンサ5からの電力
の放電を効率良く実現するには、スイッチング周期以上
のキャリア・ライフタイムを有する電荷蓄積型ダイオー
ドを使用するのが好ましいが、本発明の前記知見及び基
本的の技術思想からはスイッチング周期よりも短いキャ
リア・ライフタイムを有する電荷蓄積型ダイオードで
も、電力の回収を行える。
Therefore, in order to efficiently realize the discharge of the electric power from the voltage clamp capacitor 5 due to the reverse conduction of the charge storage diode 4, a charge storage diode having a carrier lifetime longer than the switching period is used. However, from the above knowledge and the basic technical idea of the present invention, the electric power can be recovered even by the charge storage type diode having the carrier lifetime shorter than the switching period.

【0029】 また、電荷蓄積型ダイオード4のキャリ
ア・ライフタイムがスイッチング周期に相当する時間と
同じくらいの場合には、電圧クランプコンデンサ5の未
回収電力を放電回路11により放電しても、その電力損
失は出力電力に対して非常に小さくなり、変換効率をあ
まり悪化させずに前記のような動作を得ることができ
る。
Further, when the carrier lifetime of the charge storage diode 4 is about the same as the time corresponding to the switching cycle, even if the unrecovered power of the voltage clamp capacitor 5 is discharged by the discharge circuit 11, that power is not recovered. The loss becomes very small with respect to the output power, and the above operation can be obtained without deteriorating the conversion efficiency.

【0030】期間6(t6≦t≦t7) 時刻t6で電荷蓄積型ダイオード4の逆方向導通が終了
すると、コンデンサ12と変圧器2の励磁インダクタン
スとリーケイジインダクタンスと配線のインダクタンス
とで共振回路が形成され、コンデンサ12はさらに放電
される。電荷蓄積型ダイオ−ド4の逆方向導通が終了し
た後、スイッチング半導体素子3を導通しても本発明の
効果は損なわれないが、定数を選択的に設計することで
コンデンサ12の電圧をゼロになるまで放電でき、スイ
ッチング半導体素子3の逆並列ダイオ−ド14(MOS
FETの場合はそのボディダイオ−ド)が導通したと
き、スイッチング半導体素子3を導通させるとゼロ電圧
スイッチングが可能となる。ここでは、ゼロ電圧スイッ
チングが可能な場合の動作を説明する。スイッチング半
導体素子3の電圧V1が直流電源1の電圧と等しくなる
と、変圧器2の電圧がほぼゼロとなり、整流用ダイオ−
ド6が導通し、変圧器2の2次巻線は整流用ダイオ−ド
6とフリ−ホイリングダイオード7とで短絡される。変
圧器2はリセットされる。この時刻をt7とする。な
お、t4〜t6の期間では、変圧器2の1次巻線を流れ
ている電流は変圧器2の励磁電流であるため、その2次
巻線には電流は実質的に流れない。
Period 6 (t6.ltoreq.t.ltoreq.t7) When the reverse conduction of the charge storage diode 4 ends at time t6, the resonance circuit is formed by the exciting inductance of the capacitor 12, the transformer 2, the leakage inductance and the wiring inductance. Once formed, the capacitor 12 is further discharged. Although the effect of the present invention is not impaired even if the switching semiconductor element 3 is turned on after the reverse conduction of the charge storage diode 4 is completed, the voltage of the capacitor 12 is set to zero by selectively designing the constant. , The anti-parallel diode 14 (MOS) of the switching semiconductor element 3 can be discharged.
In the case of a FET, when the body diode of the FET is conductive, the switching semiconductor element 3 is made conductive so that zero voltage switching becomes possible. Here, the operation when zero voltage switching is possible will be described. When the voltage V1 of the switching semiconductor element 3 becomes equal to the voltage of the DC power source 1, the voltage of the transformer 2 becomes almost zero, and the rectifying diode is turned on.
The secondary winding of the transformer 2 is short-circuited by the rectifying diode 6 and the freewheeling diode 7. Transformer 2 is reset. This time is t7. In the period from t4 to t6, the current flowing through the primary winding of the transformer 2 is the exciting current of the transformer 2, so that the current does not substantially flow through the secondary winding.

【0031】 期間7(t7<t≦t10) コンデンサ12の電圧は、変圧器2のリーケイジインダ
クタンスと配線のインダクタンスとコンデンサ12との
共振回路によりさらに放電され、ゼロボルトになったと
きスイッチング半導体素子3がオンする。この時刻をt
8とする。整流用ダイオード6が導通し、変圧器2の巻
線は短絡されているので、直流電源電圧Eiのほとんど
を変圧器2のリーケイジインダクタンスが負担し、直線
的に順方向に向かって電流が増える。変圧器2のリーケ
イジインダクタンスは小さいので、スイッチング半導体
素子3と整流用ダイオ−ド6の電流は急速に増加し、整
流用ダイオード6の電流が時刻t9でインダクタ8の電
流に等しくなると、フリ−ホイリングダイオ−ド7が逆
バイアスされ非導通になる。フリ−ホイリングダイオ−
ド7が非導通になると、変圧器2の2次巻線に直流電源
1の電圧Eiの巻数換算された電圧が現われ、スイッチ
ング半導体素子3、変圧器2、及び整流用ダイオード6
を介して直流電源1から変圧器2の2次側に電力が供給
される。この期間は、スイッチング半導体素子3がオフ
するまで続く。この時刻をt 10とする。
Period 7 (t7 <t ≦ t10) The voltage of the capacitor 12 is further discharged by the resonant circuit of the leakage inductance of the transformer 2, the inductance of the wiring, and the capacitor 12, and when it reaches zero volts, the switching semiconductor element 3 Turns on. This time is t
8 Since the rectifying diode 6 conducts and the winding of the transformer 2 is short-circuited, most of the DC power supply voltage Ei is borne by the leakage inductance of the transformer 2, and the current increases linearly in the forward direction. . Since the leakage inductance of the transformer 2 is small, the currents of the switching semiconductor element 3 and the rectifying diode 6 increase rapidly, and when the current of the rectifying diode 6 becomes equal to the current of the inductor 8 at time t9, a free current is generated. Wheeling diode 7 is reverse biased and becomes non-conductive. Free Wheeling Dio
When the switch 7 becomes non-conductive, a voltage converted from the voltage Ei of the DC power supply 1 in the number of turns appears in the secondary winding of the transformer 2, and the switching semiconductor element 3, the transformer 2, and the rectifying diode 6 are included.
Power is supplied from the DC power supply 1 to the secondary side of the transformer 2 via the. This period continues until the switching semiconductor element 3 is turned off. This time is t 10.

【0032】 この後、期間1の動作に戻り、前述と同
じ動作を繰り返す。各部の波形は図2のようになる。
After that, the operation of the period 1 is returned to, and the same operation as described above is repeated. The waveform of each part is as shown in FIG.

【0033】 以上の説明、及び図3で示すように、電
荷蓄積型ダイオード4のキャリア・ライフタイムがスイ
ッチング周期よりも短い場合でも、電圧クランプコンデ
ンサ5へ充電された電力の一部分は電源に戻される。電
荷蓄積型ダイオード4としてリーク電流の大きいダイオ
ードを使用することができる。
As described above and shown in FIG. 3, even when the carrier lifetime of the charge storage diode 4 is shorter than the switching cycle, part of the electric power charged in the voltage clamp capacitor 5 is returned to the power supply. . As the charge storage diode 4, a diode having a large leak current can be used.

【0034】 次に図4により本発明の第2の実施例を
説明すると、図1に示した記号と同一の記号のものは相
当する部材を示す。図4は、プシュプルタイプのフォワ
ードコンバータに、電荷蓄積型ダイオード4’、第2の
コンデンサ12’、電圧クランプコンデンサ5’、放電
回路11’からなる回路を、図1に示した電荷蓄積型ダ
イオード4、第2のコンデンサ12、電圧クランプコン
デンサ5、及び放電回路11と同様にスイッチング半導
体素子3’に並列接続したものである。電荷蓄積型ダイ
オード4’は電荷蓄積型ダイオード4と同様のものであ
る。主要な動作については、図1に示した実施例とほぼ
同じであるので動作説明は省略する。
Next, referring to FIG. 4, a second embodiment of the present invention will be described. The same symbols as those shown in FIG. 1 indicate corresponding members. FIG. 4 is a circuit diagram of a push-pull type forward converter, which includes a charge storage diode 4 ′, a second capacitor 12 ′, a voltage clamp capacitor 5 ′, and a discharge circuit 11 ′. , The second capacitor 12, the voltage clamp capacitor 5, and the discharge circuit 11 are connected in parallel to the switching semiconductor element 3 ′. The charge storage diode 4 ′ is similar to the charge storage diode 4. Since the main operation is almost the same as that of the embodiment shown in FIG. 1, the description of the operation will be omitted.

【0035】 次に、本発明の第3の実施例を図5に示
す。図1に示した実施例における変圧器2を第2のコン
デンサと共振回路を形成する共振用インダクタ2’に置
き換えた非絶縁型のスイッチング電源である。電荷蓄積
型ダイオード4は、前述と同様な程度のキャリア・ライ
フタイムを有するダイオードである。主要な動作につい
ては、図1に示した実施例とほぼ同じであるので、動作
説明を省略する。なお、図5において、図1に示した記
号と同一の記号のものについては、相当する部材を示す
ものとする。
Next, a third embodiment of the present invention is shown in FIG. It is a non-insulated switching power supply in which the transformer 2 in the embodiment shown in FIG. 1 is replaced with a resonance inductor 2'that forms a resonance circuit with a second capacitor. The charge storage diode 4 is a diode having a carrier lifetime similar to that described above. Since the main operation is almost the same as that of the embodiment shown in FIG. 1, the description of the operation will be omitted. In FIG. 5, the same symbols as those shown in FIG. 1 indicate corresponding members.

【0036】 次に図6(A),(B)に本発明の第
4、第5の実施例をそれぞれ示す。図6(A)は図1に
示した実施例における変圧器2のインダクタンスと並列
に、電荷蓄積型ダイオード4と電圧クランプコンデンサ
5との直列接続回路を接続したものであり、電圧クラン
プコンデンサ5は放電回路11と並列に接続されること
になる。また、図6(B)は図5に示した実施例におけ
る共振用インダクタ2’と並列に、電荷蓄積型ダイオー
ド4と電圧クランプコンデンサ5との直列接続回路を接
続したものであり、同様に電圧クランプコンデンサ5は
放電回路11と並列に接続されることになる。電荷蓄積
型ダイオード4は、スイッチング半導体素子3のスイッ
チング周期と同程度、又はそれよりも短いキャリア・ラ
イフタイムを有するものでも良い。主要な動作について
は、図6(A)の回路は図1に示した実施例とほぼ同じ
であり、また図6(B)の回路は図5に示した実施例と
ほぼ同じであるので、動作説明を省略する。なお、図6
において、図1又は図5に示した記号と同一の記号のも
のについては、相当する部材を示すものとする。ここ
で、電圧クランプコンデンサ5は直接的には変圧器2の
1次巻線電圧をクランプするが、このことはスイッチン
グ半導体素子3の両端の電圧をクランプすることにな
る。
Next, FIGS. 6A and 6B show fourth and fifth embodiments of the present invention, respectively. FIG. 6A shows a series connection circuit of the charge storage diode 4 and the voltage clamp capacitor 5 connected in parallel with the inductance of the transformer 2 in the embodiment shown in FIG. It will be connected in parallel with the discharge circuit 11. Further, FIG. 6B shows a series connection circuit of the charge storage diode 4 and the voltage clamp capacitor 5 connected in parallel with the resonance inductor 2 ′ in the embodiment shown in FIG. The clamp capacitor 5 will be connected in parallel with the discharge circuit 11. The charge storage diode 4 may have a carrier lifetime that is about the same as or shorter than the switching cycle of the switching semiconductor element 3. As for the main operation, the circuit of FIG. 6A is almost the same as the embodiment shown in FIG. 1, and the circuit of FIG. 6B is almost the same as the embodiment shown in FIG. The description of the operation is omitted. Note that FIG.
In FIG. 1, the same symbols as those shown in FIG. 1 or 5 indicate corresponding members. Here, the voltage clamp capacitor 5 directly clamps the primary winding voltage of the transformer 2, but this clamps the voltage across the switching semiconductor element 3.

【0037】 次に、放電回路11の一実施例を図7
(1)〜(4)に示す。図7における端子11−a、1
1−b は、図1の放電回路11の端子11−a、11−
bにそれぞれ相当する。
Next, one embodiment of the discharge circuit 11 is shown in FIG.
It shows in (1)-(4). Terminals 11-a and 1 in FIG.
1-b are terminals 11-a and 11- of the discharge circuit 11 of FIG.
Each corresponds to b.

【0038】 図7(1)は、電荷蓄積型ダイオード4
の逆方向導通中に回収されなかった電圧クランプコンデ
ンサ5の未回収電力を抵抗17で消費しながら直流電源
1に戻す方法である。
FIG. 7A shows the charge storage diode 4
In this method, the unrecovered power of the voltage clamp capacitor 5 that was not recovered during the reverse conduction of (1) is returned to the DC power supply 1 while being consumed by the resistor 17.

【0039】 図7(2)は、端子11−aにPNPト
ランジスタ15のコレクタが接続され、端子11−bに
抵抗18、抵抗18の他端にトランジスタ15のエミッ
タが接続されている。トランジスタ15のコレクタ・ベ
ース間にツェナーダイオード20が図示のような向きで
接続され、ベース・エミッタ間に抵抗19が接続されて
いる。図7( 2) の回路は、トランジスタ15のコレク
タ・エミッタ間の電圧がツェナーダイオード20の電圧
になるように、端子11ーbから端子11ーaに電流が
流れ、これらの端子間の電圧は、ツェナーダイオード2
0の電圧と抵抗18の電圧降下分との和に等しい電圧値
となる。図1に示した回路に適用した場合、電圧クラン
プコンデンサ5の電圧がツェナーダイオード20の電圧
と抵抗18の電圧降下分の和にほぼ等しい電圧値となる
ように動作する。したがって、スイッチング半導体素子
3のピーク電圧は、ツェナーダイオード20の電圧と抵
抗18の電圧降下分と直流電源1の電圧Eiとの和に等
しい電圧値でクランプされる。
In FIG. 7B, the terminal 11-a is connected to the collector of the PNP transistor 15, the terminal 11-b is connected to the resistor 18, and the other end of the resistor 18 is connected to the emitter of the transistor 15. A Zener diode 20 is connected between the collector and the base of the transistor 15 in the orientation shown in the drawing, and a resistor 19 is connected between the base and the emitter. In the circuit of FIG. 7 (2), a current flows from the terminal 11-b to the terminal 11-a so that the collector-emitter voltage of the transistor 15 becomes the voltage of the Zener diode 20, and the voltage between these terminals is , Zener diode 2
The voltage value is equal to the sum of the voltage of 0 and the voltage drop of the resistor 18. When applied to the circuit shown in FIG. 1, the voltage clamp capacitor 5 operates so as to have a voltage value substantially equal to the sum of the voltage of the Zener diode 20 and the voltage drop of the resistor 18. Therefore, the peak voltage of the switching semiconductor element 3 is clamped at a voltage value equal to the sum of the voltage of the Zener diode 20, the voltage drop of the resistor 18, and the voltage Ei of the DC power supply 1.

【0040】 図7(2)の回路を用いた場合、負荷急
変や入力電圧が変動したときでも、電圧クランプコンデ
ンサ5の電圧が安定しているため、電圧クランプコンデ
ンサ5に関わらず一巡伝達特性の高速な制御を可能とす
る。
When the circuit of FIG. 7B is used, the voltage of the voltage clamp capacitor 5 is stable even when the load suddenly changes or the input voltage fluctuates. Enables high-speed control.

【0041】 図7(3)は、図7(2)のツェナーダ
イオード20を制御回路16に変更したものであり、そ
れ以外の構成、動作は図7(2)と同じになっている。
制御回路16は、トランジスタ15の電圧を制御する能
力を有する構成とする。図1の回路に適用した場合、例
えば負荷回路10の電流や直流電源1の電圧Eiの変化
に応じてスイッチング半導体素子3の電圧のピーク値を
制御することが可能となり、入力電圧や負荷電流の範囲
が広い場合でもスイッチング半導体素子3のピーク電圧
を最小にすることができる。
FIG. 7C shows the zener diode 20 of FIG. 7B changed to a control circuit 16, and the other configuration and operation are the same as those of FIG. 7B.
The control circuit 16 has a structure capable of controlling the voltage of the transistor 15. When applied to the circuit of FIG. 1, it becomes possible to control the peak value of the voltage of the switching semiconductor element 3 in accordance with the current of the load circuit 10 or the change of the voltage Ei of the DC power supply 1, for example, and to control the input voltage and the load current. Even if the range is wide, the peak voltage of the switching semiconductor element 3 can be minimized.

【0042】 いずれの前記実施例も以上述べたような
大きな効果を有するものの、しかし放電回路11を図7
(1)に示したような抵抗器だけで構成し、かつ図9に
示すような回路構成の従来制御回路を用いた場合には、
スイッチング電源の変換周波数が大きく変動してしまう
という問題が生じる。この問題について、図2の各時刻
に対応する動作波形を示す図10をも用いて説明する。
Although any of the above-described embodiments has the great effect as described above, the discharge circuit 11 is not shown in FIG.
In the case of using only the resistor as shown in (1) and using the conventional control circuit having the circuit configuration as shown in FIG. 9,
There arises a problem that the conversion frequency of the switching power supply fluctuates greatly. This problem will be described with reference to FIG. 10 which shows operation waveforms corresponding to respective times in FIG.

【0043】 図10の時刻t7において、電圧検出回
路32はスイッチング半導体素子3の両端の電圧がゼ
ロ、若しくは最低電圧になったのを検出して、検出信号
を駆動回路35に出力し、駆動回路35はスイッチング
半導体素子3をオンさせる。誤差増幅器37はスイッチ
ング電源の出力電圧を定電圧に制御するため、その出力
電圧を検出し、設定電圧との誤差電圧を増幅した誤差信
号を出力する。電流検出回路33によりスイッチング半
導体素子3の電流、若しくはダイオード6の電流を検出
し、誤差増幅器37はその電流検出信号と誤差信号とを
比較し、その電流検出信号が誤差信号よりも大きくなる
と、比較器36は駆動回路35に信号を出力し、駆動回
路35はスイッチング半導体素子3をオフさせる。
At time t7 in FIG. 10, the voltage detection circuit 32 detects that the voltage across the switching semiconductor element 3 has become zero or the minimum voltage, and outputs a detection signal to the drive circuit 35 to drive the drive circuit. Reference numeral 35 turns on the switching semiconductor element 3. Since the error amplifier 37 controls the output voltage of the switching power supply to a constant voltage, it detects the output voltage and outputs an error signal obtained by amplifying the error voltage with respect to the set voltage. The current detection circuit 33 detects the current of the switching semiconductor element 3 or the current of the diode 6, and the error amplifier 37 compares the current detection signal with the error signal. When the current detection signal becomes larger than the error signal, the comparison is made. The device 36 outputs a signal to the drive circuit 35, and the drive circuit 35 turns off the switching semiconductor element 3.

【0044】 なお、起動時においてはスイッチング半
導体素子3の電圧が入力電圧の大きさと等しいので、電
圧検出回路32が動作しない。したがって、起動時にお
けるスイッチング半導体素子3の駆動信号は起動回路3
4が出力する。起動回路34は、入力電圧を検出して、
その入力電圧が選定電圧値以上になったとき、駆動回路
35に信号を出力し、駆動回路35はスイッチング半導
体素子3をオンさせる。
Since the voltage of the switching semiconductor element 3 is equal to the magnitude of the input voltage at startup, the voltage detection circuit 32 does not operate. Therefore, the drive signal of the switching semiconductor element 3 at the time of startup is the startup circuit 3
4 outputs. The starting circuit 34 detects the input voltage,
When the input voltage exceeds the selected voltage value, a signal is output to the drive circuit 35, and the drive circuit 35 turns on the switching semiconductor element 3.

【0045】 このような駆動方式では、主回路定数や
入出力条件によって変換周波数が決定されてしまうの
で、入出力条件が変化すると、変換周波数が大きく変動
し、入出力フィルタを最低周波数で設定する必要があっ
たり、最高周波数で部品を決定したりするので、コスト
アップやスイッチング電源の大型化といった問題があ
る。
In such a driving method, the conversion frequency is determined by the main circuit constants and the input / output conditions. Therefore, when the input / output conditions change, the conversion frequency greatly changes, and the input / output filter is set at the lowest frequency. There is a problem such as an increase in cost and an increase in the size of the switching power supply because it is necessary or the component is determined at the highest frequency.

【0046】 したがって、次に入出力条件が変化して
も変換周波数の変化幅を非常に小さくし得る放電回路1
1の一実施例を図7(4)に示す。図7(4)における
端子11−a、11−b は、図1の放電回路11の端子
11−a、11−bにそれぞれ相当する。この放電回路
11を図8に示すスイッチング電源に採用して放電電流
量を制御することにより、電圧クランプコンデンサ5の
電圧やトランス2の巻線に印加される電圧を変化させ、
変換周波数が一定になるようにスイッチング半導体素子
3のオフ時間を変えられるところに、この実施例の特徴
がある。
Therefore, even if the input / output conditions change next, the change width of the conversion frequency can be made very small.
One embodiment of No. 1 is shown in FIG. The terminals 11-a and 11-b in FIG. 7 (4) correspond to the terminals 11-a and 11-b of the discharge circuit 11 in FIG. 1, respectively. By adopting the discharge circuit 11 in the switching power supply shown in FIG. 8 and controlling the amount of discharge current, the voltage of the voltage clamp capacitor 5 and the voltage applied to the winding of the transformer 2 are changed,
The feature of this embodiment is that the off time of the switching semiconductor element 3 can be changed so that the conversion frequency becomes constant.

【0047】 先ずこの制御方法は、電圧クランプコン
デンサ5の電圧を制御することで、トランス2のリセッ
ト時の巻線の印加電圧を制御することができ、これに伴
いスイッチング半導体素子3のオフ時におけるリセット
電流の傾きが変化し、リセット完了までの時間が変化す
ることにより変換周波数も変化するという知見に基づい
ている。
First, in this control method, the voltage applied to the winding at the time of resetting the transformer 2 can be controlled by controlling the voltage of the voltage clamp capacitor 5, and accordingly, when the switching semiconductor element 3 is turned off. It is based on the knowledge that the conversion frequency changes as the slope of the reset current changes and the time until completion of resetting changes.

【0048】 図8の制御回路13は図9に示した従来
の制御回路に、f/v変換回路21、誤差増幅器23、
基準電圧源24、ホトカプラの発光ダイオード25−a
及び抵抗26を付加したものである。f/v変換回路2
1は駆動回路35からスイッチング半導体素子3に供給
される駆動信号を受け、スイッチング電源の変換周波数
に対応する大きさの直流電圧を出力する。誤差増幅器2
3は、この直流電圧と所望の変換周波数に設定するため
の基準電圧源24の基準電圧との誤差電圧を求め、これ
を所望レベルに増幅した誤差増幅信号を発生し、ホトカ
プラの発光ダイオード25−aと受光トランジスタ25
−bを通して放電回路11のトランジスタ31のベース
に与える。
The control circuit 13 shown in FIG. 8 is different from the conventional control circuit shown in FIG. 9 in that the f / v conversion circuit 21, the error amplifier 23,
Reference voltage source 24, light emitting diode 25-a of photocoupler
And a resistor 26 is added. f / v conversion circuit 2
1 receives a drive signal supplied from the drive circuit 35 to the switching semiconductor element 3 and outputs a DC voltage having a magnitude corresponding to the conversion frequency of the switching power supply. Error amplifier 2
3 obtains an error voltage between this DC voltage and the reference voltage of the reference voltage source 24 for setting a desired conversion frequency, amplifies this error voltage to a desired level to generate an error amplification signal, and outputs a photocoupler light emitting diode 25-. a and the light receiving transistor 25
It is given to the base of the transistor 31 of the discharge circuit 11 through -b.

【0049】 したがって、トランジスタ31は前記誤
差増幅信号に対応した電流を電圧クランプコンデンサ5
から入力電源1側に放電し、この放電電流は設定された
変換周波数になるよう制御された電流になっている。こ
の放電電流により、電圧クランプコンデンサ5の電圧と
トランス2の巻線に印加される電圧、及びスイッチング
半導体素子3のオフ時間が制御され、ほぼ目標とする変
換周波数になる。
Therefore, the transistor 31 supplies the current corresponding to the error amplified signal to the voltage clamp capacitor 5
Is discharged to the input power source 1 side, and the discharge current is a current controlled to have a set conversion frequency. The discharge current controls the voltage of the voltage clamp capacitor 5, the voltage applied to the winding of the transformer 2, and the off time of the switching semiconductor element 3 to reach a target conversion frequency.

【0050】 この実施例では、従来制御方式のカレン
トモードコントロールを使用し、以上のべたような構成
の放電回路を付加して変換周波数を固定ないしはその変
化幅を小さくしているが、制御方式としてボルテージモ
ードコントロールを使用しても同様な効果が得られる。
また、放電回路の損失を小さくできるので、この実施例
は特に本発明の放電回路に適する。
In this embodiment, the current mode control of the conventional control method is used, and the conversion frequency is fixed or the change width thereof is made small by adding the discharge circuit having the above-described configuration. The same effect can be obtained by using the voltage mode control.
Moreover, since the loss of the discharge circuit can be reduced, this embodiment is particularly suitable for the discharge circuit of the present invention.

【0051】 以上説明したように、スイッチング半導
体素子3のオン時に変圧器2の励磁インダクタンスやリ
ーケージインダクタンスや配線のインダクタンスに蓄え
られたエネルギを、スイッチング半導体素子3のオフ時
に前記エネルギの大部分を消費することなく、電圧クラ
ンプコンデンサ5に蓄え、そのエネルギの大部分を変圧
器2の励磁インダクタンスやリーケージインダクタンス
や配線のインダクタンスに再循環させて直流電源1へエ
ネルギを戻すことができ、さらに、その定数を選択的に
設計することでゼロ電圧でオンすることができる。ま
た、電荷蓄積型ダイオード4の逆方向導通が終了するま
でスイッチング半導体素子3をオンさせないので、電荷
蓄積型ダイオード4の逆方向導通によるノイズの発生や
損失の発生が少なくできる。
As described above, when the switching semiconductor element 3 is turned on, the energy stored in the excitation inductance, the leakage inductance of the transformer 2 and the wiring inductance is consumed, and most of the energy is consumed when the switching semiconductor element 3 is turned off. Without being stored, the energy can be stored in the voltage clamp capacitor 5, and most of the energy can be recirculated to the exciting inductance, the leakage inductance, and the wiring inductance of the transformer 2 to return the energy to the DC power supply 1. It can be turned on at zero voltage by selectively designing. Further, since the switching semiconductor element 3 is not turned on until the reverse conduction of the charge storage diode 4 is completed, noise and loss due to the reverse conduction of the charge storage diode 4 can be reduced.

【0052】 なお、以上の実施例では変圧器の2次側
の電圧を整流して直流出力を得る電源について述べた
が、変圧器の2次側の電圧を整流せずに、負荷に交流電
圧を供給する電源についても本発明を同様に実施するこ
とができる。この場合には一般の電圧検出回路と同様
に、出力電圧の検出電圧信号を整流するダイオードが必
要になる。
In the above embodiments, the power supply that rectifies the voltage on the secondary side of the transformer to obtain a DC output is described, but the AC voltage is applied to the load without rectifying the voltage on the secondary side of the transformer. The present invention can be similarly applied to a power supply that supplies In this case, a diode for rectifying the detection voltage signal of the output voltage is required as in a general voltage detection circuit.

【0053】[0053]

【発明の効果】 以上述べたように本発明では、比較的
長いキャリア・ライフタイムを有する電荷蓄積型ダイオ
ードと電圧クランプコンデンサとをインダクタンス手段
に組み合わせると共に、入力電圧や負荷電流の変化に伴
い電圧クランプコンデンサの放電量を調整してその電圧
をほぼ一定に制御する放電回路を備えることにより、ス
イッチング半導体素子のオン時に変圧器の励磁インダク
タンスやリーケイジインダクタンスや配線のインダクタ
ンスに蓄えられたエネルギを、スイッチング半導体素子
のオフ時に前記エネルギを電圧クランプコンデンサに蓄
え、そのエネルギの大部分を変圧器の励磁インダクタン
スやリーケイジインダクタンスや配線のインダクタンス
に再循環させることができるので、電力損失を小さくで
き、また従来のようにリセット用スイッチを設けること
なくトランスのリセットを確実に行える。
As described above, in the present invention, the charge storage type diode having a relatively long carrier lifetime and the voltage clamp capacitor are combined with the inductance means, and the voltage clamp is performed in accordance with the change of the input voltage or the load current. By providing a discharge circuit that adjusts the discharge amount of the capacitor and controls its voltage to be almost constant, the energy stored in the excitation inductance, leakage inductance of the transformer, and wiring inductance is switched when the switching semiconductor element is turned on. When the semiconductor element is turned off, the energy is stored in the voltage clamp capacitor, and most of the energy can be recirculated to the exciting inductance of the transformer, the leakage inductance, and the wiring inductance. As The transformer can be reliably reset without the need for a reset switch.

【0054】 また、その定数を選択的に設計すること
でゼロ電圧でオンすることができ、さらに電荷蓄積型ダ
イオードの逆方向導通が終了するまでスイッチング半導
体素子をオンさせないので、電荷蓄積型ダイオードの逆
方向導通によるノイズの発生や、電力損失の発生を少な
くすることができる。さらに、回路の構成を複雑にする
ことなく、これらの効果を得ることができる。
Further, by selectively designing the constant, the constant voltage can be turned on at zero voltage, and the switching semiconductor element is not turned on until the reverse conduction of the charge storage type diode is completed. Generation of noise and power loss due to reverse conduction can be reduced. Furthermore, these effects can be obtained without complicating the circuit configuration.

【0055】 さらにまた、スイッチング電源の変換周
波数に対応させて放電回路のインピーダンスを制御し、
電圧クランプコンデンサの放電量を調整することによ
り、スイッチング電源の変換周波数を目標値、あるいは
その変動幅を十分に小さいものにすることができる。
Furthermore, the impedance of the discharge circuit is controlled according to the conversion frequency of the switching power supply,
By adjusting the discharge amount of the voltage clamp capacitor, the conversion frequency of the switching power supply can be set to a target value or its fluctuation range can be made sufficiently small.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかるスイッチング電源の一実施例を
示す図である。
FIG. 1 is a diagram showing an embodiment of a switching power supply according to the present invention.

【図2】前記実施例を説明するための各部の波形を示す
図である。
FIG. 2 is a diagram showing a waveform of each part for explaining the embodiment.

【図3】ダイオードのキャリア・ライフタイムの長さに
依存する電力回収率を示す図である。
FIG. 3 is a diagram showing a power recovery rate depending on a carrier lifetime of a diode.

【図4】本発明にかかるスイッチング電源の第2の実施
例を示す図である。
FIG. 4 is a diagram showing a second embodiment of the switching power supply according to the present invention.

【図5】本発明にかかるスイッチング電源の第3の実施
例を示す図である。
FIG. 5 is a diagram showing a third embodiment of the switching power supply according to the present invention.

【図6】本発明にかかるスイッチング電源の他の別々の
実施例を示す図である。
FIG. 6 is a diagram showing another separate embodiment of the switching power supply according to the present invention.

【図7】本発明に用いられる放電回路のそれぞれの例を
示す図である。
FIG. 7 is a diagram showing an example of each of the discharge circuits used in the present invention.

【図8】本発明にかかるスイッチング電源の別の実施例
を示す図である。
FIG. 8 is a diagram showing another embodiment of the switching power supply according to the present invention.

【図9】従来のスイッチング電源の制御回路の1例を示
す図である。
FIG. 9 is a diagram showing an example of a conventional control circuit for a switching power supply.

【図10】従来の制御方法を説明するたのるための各部
の波形を示す図である
FIG. 10 is a diagram showing waveforms of respective parts for explaining a conventional control method.

【図11】従来のスイッチング電源の一例を示す図であ
る。
FIG. 11 is a diagram showing an example of a conventional switching power supply.

【図12】従来のスイッチング電源を説明するための各
部の波形を示す図である。
FIG. 12 is a diagram showing waveforms of various parts for explaining a conventional switching power supply.

【符号の説明】[Explanation of symbols]

1・・・・直流電源 2・・・・1次巻線2Aと2次巻線2Bとを有する変圧
器 3、3’・・・・スイッチング半導体素子 4、4’・・・・電荷蓄積型ダイオード 5、5’・・・・電圧クランプコンデンサ 6・・・・整流用ダイオード 7・・・・フリー ホイリングダイオード 8・・・・平滑用インダクタ 9・・・・平滑用コンデンサ 10・・・・負荷抵抗 11、11’・・・・放電回路 11−a、11−b、11’−a 、11’−b ・・・・
放電回路端子 11”・・・放電抵抗 12・・・・第2のコンデンサ 13・・・・制御回路 16・・・
・制御回路 14・・・・第2のダイオード 17〜19
・・・・抵抗 15・・・・トランジスタ 20・・・
・ツェナーダイオード 21・・・・パルス発生回路 22・・・
・平滑回路 23・・・・差動増幅器 24・・・
・基準電圧 25−a・・・・ホトカプラの発光ダイオード 25−b・・・・ホトカプラの受光ダイオード
1 ...- DC power supply 2 ...- Transformer 3 having primary winding 2A and secondary winding 2B ... Switching semiconductor element 4, 4 '... Charge storage type Diodes 5 and 5 '... Voltage clamp capacitor 6 ... Rectifying diode 7 ... Free wheeling diode 8 ... Smoothing inductor 9 ... Smoothing capacitor 10 ... Load resistors 11, 11 '... Discharge circuits 11-a, 11-b, 11'-a, 11'-b ...
Discharge circuit terminal 11 "... Discharge resistor 12 ... Second capacitor 13 ... Control circuit 16 ...
-Control circuit 14 ...- Second diode 17-19
.... resistance 15 ... transistor 20 ...
・ Zener diode 21 ・ ・ ・ ・ Pulse generator 22 ・ ・ ・
・ Smoothing circuit 23 ・ ・ ・ ・ Differential amplifier 24 ・ ・ ・
-Reference voltage 25-a --- Photocoupler light-emitting diode 25-b --- Photocoupler light-receiving diode

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 直流電源から負荷に至る電流路を選択的
に開閉するスイッチング半導体素子と、 該スイッチング半導体素子に直列に接続されるインダク
タンス手段と、 前記スイッチング半導体素子に並列に接続され、かつ互
いに直列接続された電荷蓄積型ダイオードと前記スイッ
チング半導体素子の電圧をクランプする作用を行う電圧
クランプコンデンサと、 前記電荷蓄積型ダイオードと前記電圧クランプコンデン
サとの接続点と前記直流電源との間に接続された放電回
路と、 前記スイッチング半導体素子のスイッチングを制御する
制御回路と、 を備え、 前記電荷蓄積型ダイオードは、前記スイッチング半導体
素子がオフの期間で、先ず順方向に導通して前記インダ
クタンス手段に蓄えられたエネルギを前記電圧クランプ
コンデンサに蓄え、次にその順方向に流れる電流がゼロ
になるとき逆方向に導通して前記電圧クランプコンデン
サに蓄えられたエネルギを前記インダクタンス手段を通
して前記直流電源に戻し、 前記放電回路は、前記電荷蓄積型ダイオードの順方向導
通により前記電圧クランプコンデンサに充電されたエネ
ルギのうちの前記電荷蓄積型ダイオードの逆方向導通で
放出されなかったエネルギを放電する、ことを特徴とす
るスイッチング電源。
1. A switching semiconductor element that selectively opens and closes a current path from a DC power supply to a load, an inductance means connected in series to the switching semiconductor element, and a parallel connection to the switching semiconductor element, and mutually. A charge storage diode connected in series, a voltage clamp capacitor that acts to clamp the voltage of the switching semiconductor element, and a connection point between the charge storage diode and the voltage clamp capacitor and the DC power supply. A discharge circuit, and a control circuit for controlling switching of the switching semiconductor element, wherein the charge storage diode is first conducted in the forward direction and stored in the inductance means during a period in which the switching semiconductor element is off. Store the stored energy in the voltage clamp capacitor Next, when the current flowing in the forward direction becomes zero, the current is conducted in the reverse direction and the energy stored in the voltage clamp capacitor is returned to the DC power supply through the inductance means, and the discharge circuit is the charge storage diode. Of the energy charged in the voltage clamp capacitor by the forward conduction of <1>, which is not released by the reverse conduction of the charge storage diode.
【請求項2】 直流電源から負荷に至る電流路を選択的
に開閉するスイッチング半導体素子と、 該スイッチング半導体素子に直列に接続されるインダク
タンス手段と、 該インダクタンス手段に並列に接続され、かつ互いに直
列接続された電荷蓄積型ダイオードと電圧クランプコン
デンサと、 前記電荷蓄積型ダイオードと前記電圧クランプ手段との
接続点と前記直流電源との間に接続された放電回路と、 前記スイッチング半導体素子のスイッチングを制御する
制御回路と、 を備え、 前記電荷蓄積型ダイオードは、前記スイッチング半導体
素子がオフの期間で、先ず順方向に導通して前記インダ
クタンス手段に蓄えられたエネルギを前記電圧クランプ
コンデンサに蓄え、次にその順方向に流れる電流がゼロ
になるとき逆方向に導通して前記電圧クランプコンデン
サに蓄えられたエネルギを前記インダクタンス手段を通
して前記直流電源に戻し、 前記放電回路は、前記電荷蓄積型ダイオードの順方向導
通により前記電圧クランプコンデンサに充電されたエネ
ルギのうちの前記電荷蓄積型ダイオードの逆方向導通で
放出されなかったエネルギを放電する、ことを特徴とす
るスイッチング電源。
2. A switching semiconductor element for selectively opening and closing a current path from a DC power source to a load, an inductance means connected in series with the switching semiconductor element, and an inductance means connected in parallel with the inductance means and in series with each other. A connected charge storage diode and a voltage clamp capacitor, a discharge circuit connected between the DC power supply and a connection point between the charge storage diode and the voltage clamp means, and switching of the switching semiconductor element. The charge storage diode is first conducted in the forward direction to store the energy stored in the inductance means in the voltage clamp capacitor during the period in which the switching semiconductor element is off, and When the current flowing in the forward direction becomes zero, it conducts in the reverse direction and the voltage The energy stored in the clamp capacitor is returned to the DC power source through the inductance means, and the discharge circuit is the charge storage diode among the energy charged in the voltage clamp capacitor by the forward conduction of the charge storage diode. A switching power supply, which discharges energy that has not been released due to reverse conduction of the switching power supply.
【請求項3】 請求項1又は請求項2において、 前記電圧クランプコンデンサの電圧が設定電圧を越えな
いように、前記電圧クランプコンデンサのエネルギ量を
調整し得る放電回路を、前記電圧クランプコンデンサと
並列に備えることを特徴とするスイッチング電源。
3. The discharge circuit according to claim 1, wherein a discharge circuit capable of adjusting the energy amount of the voltage clamp capacitor is provided in parallel with the voltage clamp capacitor so that the voltage of the voltage clamp capacitor does not exceed a set voltage. A switching power supply characterized by being equipped with.
【請求項4】 請求項1又は請求項2において、 前記放電回路は、駆動するための駆動信号に同期した信
号の周波数に対応する可変インピーダンスを呈すること
を特徴とするスイッチング電源。
4. The switching power supply according to claim 1, wherein the discharge circuit has a variable impedance corresponding to a frequency of a signal synchronized with a driving signal for driving.
【請求項5】 請求項1ないし請求項4のいずれかにお
いて、 前記スイッチング半導体素子は、前記電荷蓄積型ダイオ
ードの逆方向導通が終了した後にオンされることを特徴
とするスイッチング電源。
5. The switching power supply according to claim 1, wherein the switching semiconductor element is turned on after the reverse conduction of the charge storage diode is completed.
JP2002164225A 2002-06-05 2002-06-05 Switching power supply Expired - Fee Related JP3692095B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002164225A JP3692095B2 (en) 2002-06-05 2002-06-05 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002164225A JP3692095B2 (en) 2002-06-05 2002-06-05 Switching power supply

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP02597997A Division JP3514600B2 (en) 1997-01-24 1997-01-24 Switching power supply and control method thereof

Publications (2)

Publication Number Publication Date
JP2003033031A true JP2003033031A (en) 2003-01-31
JP3692095B2 JP3692095B2 (en) 2005-09-07

Family

ID=19195018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002164225A Expired - Fee Related JP3692095B2 (en) 2002-06-05 2002-06-05 Switching power supply

Country Status (1)

Country Link
JP (1) JP3692095B2 (en)

Also Published As

Publication number Publication date
JP3692095B2 (en) 2005-09-07

Similar Documents

Publication Publication Date Title
JP3512540B2 (en) Switching power supply and control method thereof
US7321224B2 (en) DC-DC converter with clamping capacitor and output winding for reduced output voltage ripple
US7602154B2 (en) Phase compensation driving scheme for synchronous rectifiers
US7102898B2 (en) Isolated drive circuitry used in switch-mode power converters
JP5800986B2 (en) Cascode circuit
US20140035627A1 (en) SiC Proportional Bias Switch Driver Circuit with Current Transformer
JP2010516223A (en) Power converter with snubber
US11005382B2 (en) Synchronous rectification controlling device, isolated synchronous-rectification DC-DC converter, gate driving device, isolated DC-DC converter, AC-DC converter, power adapter, and electric appliance
JPH0956150A (en) Switching power supply
US8981819B2 (en) Proportional bias switch driver circuit with current transformer
JP3528920B2 (en) Switching power supply
US6477064B1 (en) High efficiency DC-DC power converter with turn-off snubber
US9722599B1 (en) Driver for the high side switch of the cascode switch
JP3465746B2 (en) DC-DC converter
JP3514600B2 (en) Switching power supply and control method thereof
EP1396926A1 (en) DC-DC converter with active clamp circuit
US8564974B2 (en) Switching power source apparatus
US7915872B2 (en) Switching power converters with diode reverse current suppression
JP2003033031A (en) Switching power supply
JP3166149B2 (en) DC converter device
JPH05244765A (en) Drive circuit for insulated-gate type power semiconductor element
US20200220458A1 (en) Voltage doubler using a switching regulator and voltage limiter
JP2651971B2 (en) Driver circuit for insulated gate power semiconductor device
JP2001037214A (en) Power source circuit
US20240007101A1 (en) Driver circuit and method for providing a pulse

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050513

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees