JP2003032053A - 低入力インピーダンス増幅器 - Google Patents

Abstract

(57)【要約】 本発明は、増幅器ＣＤに関し、この増幅器ＣＤは、電源
端子ＶＣＣとアース端子の間で直列に接続される第１ト
ランジスタＴ１と第２トランジスタＴ２を備える。本発
明によると、第１トランジスタＴ１の転送端子は、第２
トランジスタＴ２のバイアス端子に接続され、増幅器Ｃ
Ｄの入力を形成して、第１トランジスタＴ１のバイアス
端子は、基準電位端子に接続される。本発明による増幅
器ＣＤは、低入力インピーダンスおよび低同相モード出
力レベルを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、増幅器分野の一
部、特に電流増幅器に関する。このような増幅器は、ス
イッチングマトリックスにおいて好適に使用され、これ
らのスイッチングマトリックスは、Ｎ個の信号入力とＰ
個の信号入力を有する回路または回路アセンブリであ
り、特性として、Ｐ個の出力の各々が、コマンドでＮ個
の入力の各々に接続可能である。

【０００２】

【従来の技術】このようなマトリックスでは、かなりの
長さを有する電流路が、入力と出力を接続するために用
いられ、その長さは、入力と出力の数が大きいほど、し
たがって、考察中のマトリックスの複雑性が増すほど、
長くなる。一般に、マトリックスの入力と出力間でデー
タを伝達するために、電圧信号よりはむしろ電流信号を
使用することが選択される。実際は、電流路の長さは、
データを伝送する電圧信号の交流素子の振幅に対して無
視できない電圧降下をもたらす抵抗や静電容量の損失を
発生するような長さになっている。

【０００３】

【発明が解決しようとする課題】スイッチングマトリッ
クスは、現在、集積回路の形で実現され、それを通過す
る電流信号は、一般に比較的低振幅で、たいていの場
合、マイクロアンペアのオーダである。したがって、そ
のような電流信号は、マトリックスの外側の素子によっ
て使用されるように増幅される。しかし、各出力端子
は、多数の電流路に接続されて、これらの電流路は、か
なりの寄生抵抗および容量を有し、前記出力端子から見
てかなりの負荷を形成するので、信号損失を最小にする
ために、増幅器が、電流信号を、それが出力端子で使用
可能になる前に、増幅して、低入力インピーダンスを示
すことが必要である。

【０００４】さらに、マトリックスの出力端子で使用可
能な信号が、このマトリックスの上流に位置している素
子によって有効に使用されるためには、増幅器ができる
限り低い同相モード出力レベル（common-mode output l
evel）を示すように、すなわち、その出力端子の残留電
位の値が最低限であるように、増幅器を構成することが
望ましい。これにより、マトリックスの下流に配置され
た素子の入力段の飽和リスクを制限することによって、
出力信号の交流素子に対して最大限の変更範囲をセーブ
でき、これが、前記信号で伝達される情報を表わす。

【０００５】本発明は、バイアス端子と転送端子と基準
端子とをそれぞれ有し、第１電源端子と第２電源端子の
間で直列に接続される第１トランジスタと第２トランジ
スタとを備え、さらに、前記第１電源端子と前記第1ト
ランジスタの転送端子の間に挿入される第１抵抗器を備
え、前記第1トランジスタの転送端子が前記第２トラン
ジスタのバイアス端子に接続されて、当該増幅器の入力
を形成し、前記第１トランジスタのバイアス端子が基準
電位端子に接続されることを特徴とする増幅器を提案す
ることで、上記の必要条件を満たすことを目的とする。

【０００６】

【課題を解決するための手段】以下の説明で、本発明に
よる増幅器が、特に、第１および第２トランジスタの転
送端子とバイアス端子の間でそれぞれ確立された接続の
ために、低入力インピーダンスを示すことが証明され
る。

【０００７】本発明による増幅器から出力信号を送るこ
とに対する様々な解決策が考察可能である。

【０００８】第１の構成では、上述の増幅器は、前記第
２トランジスタと共にカレントミラーとして配置される
第３トランジスタをさらに備え、前記第３トランジスタ
の転送端子が当該増幅器の出力を形成する。

【０００９】このような構成により、第２トランジスタ
と第３トランジスタの寸法比を選択することによって、
増幅器のゲインを調整できる。

【００１０】第２の構成では、上述の増幅器は、フォロ
アとして配置される第３トランジスタをさらに備え、こ
の第３トランジスタの転送端子が当該増幅器の出力を形
成し、バイアス端子が前記第２トランジスタの転送端子
に接続される。

【００１１】このような構成により、第３トランジスタ
を組み込むフォロアのバイアスパラメータを選択するこ
とによって、増幅器のゲインの調整が可能になる。

【００１２】上述の各構成において、増幅器のアースの
出力を分離する電流路はどれも２つ以上のトランジスタ
を含むことはなく、このことが、増幅器の出力で低同相
モードレベルを保証することが、以下の説明からわか
る。

【００１３】第２の構成による増幅器は前記第１トラン
ジスタと前記第２トランジスタの間に挿入される第２抵
抗器を好適に備える。

【００１４】この第２抵抗器が電圧降下を発生し、この
電圧降下が、フォロアがその入力で受信するより大きな
信号エクスカーションを可能にし、したがって、フォロ
アが送信しようとしていたものより大きな変動範囲の出
力信号を可能にする。

【００１５】上述の説明で、増幅器は、非対称構造を示
し、すなわち、その入力と出力は非対称信号を送受信す
るものである。多数の増幅器では、差動信号と対称構造
を、特に、当該構造の両側でそれぞれ対称である構成素
子によって生成される寄生調波補償（compensating par
asitic harmonics）手段を用いて、ノイズ源とノイズベ
クトルを除去するという目的で、用いることが好まし
い。

【００１６】本発明は、さらに、バイアス端子と転送端
子と基準端子とをそれぞれ有する第１トランジスタと第
２トランジスタと第３トランジスタと第４トランジスタ
であって、一方で前記第１トランジスタと前記第３トラ
ンジスタが、他方で前記第２トランジスタと前記第４ト
ランジスタが第１電源端子と第２電源端子の間で直列に
接続される第１トランジスタと第２トランジスタと第３
トランジスタと第４トランジスタとを備え、さらに、前
記第１電源端子と前記第1および第２トランジスタの転
送端子の間にそれぞれ挿入される第１抵抗器と第２抵抗
器とを備え、前記第１および第２トランジスタの転送端
子が前記第３および第４トランジスタのバイアス端子に
それぞれ接続されて、当該増幅器の差動入力を形成し、
前記第１および第２トランジスタのバイアス端子が基準
電位端子に一緒に接続され、前記第３トランジスタと前
記第４トランジスタが一緒に差動ペアを形成することを
特徴とする増幅器を提案する。

【００１７】このような増幅器は、その対称構造のため
に、あまりノイズが無く、上述の非対称型増幅器と同じ
オーダの入力インピーダンスを示す。

【００１８】第１の構成では、前記対称増幅器は、さら
に、前記第３トランジスタと前記第４トランジスタと共
にカレントミラーとしてそれぞれ配置される第５トラン
ジスタと第６トランジスタとをさらに備え、前記第５お
よび第６トランジスタの転送端子が当該増幅器の差動出
力を形成する。

【００１９】このような構成により、一方では第３トラ
ンジスタと第５トランジスタの、他方では第４トランジ
スタと第６トランジスタの寸法比を選択することによっ
て、増幅器のゲインを調整できる。

【００２０】第２の構成では、前記対称増幅器は、一緒
に差動出力ペアを形成する第５トランジスタと第６トラ
ンジスタとをさらに備え、この第５および第６トランジ
スタの転送端子が当該増幅器の差動出力を形成し、バイ
アス端子が前記第３および第４トランジスタの転送端子
に接続される。

【００２１】このような構成により、差動出力ペアのバ
イアスパラメータを選択することによって、増幅器のゲ
インの調整が可能になる。

【００２２】上述の各構成において、差動出力を増幅器
のアースから分離するどんな電流路も２つ以上のトラン
ジスタを含むことはなく、このことが、増幅器の出力で
低同相モードレベルを保証することが、以下の説明から
わかる。

【００２３】第２の構成による対称増幅器は、一方で前
記第１トランジスタと前記第３トランジスタの間に、他
方で前記第２トランジスタと前記第４トランジスタの間
にそれぞれ挿入される第３抵抗器と第４抵抗器とを好適
に備える。

【００２４】これらの第３および第４抵抗器は、電圧降
下を発生し、この電圧降下が、差動出力ペアがその入力
で受信するより大きい差動信号のエクスカーションを可
能にし、したがって、前記差動ペアが送信しようとして
いたものより大きな変動範囲の出力信号を可能にする。

【００２５】さらに、前記第１および第２トランジスタ
の転送端子の間に追加抵抗器を挿入することが可能であ
る。

【００２６】この追加抵抗器は、それが無い場合に第１
および第２トランジスタを通過する電流の一部を偏向で
き、その電流は、第３および第４トランジスタの寸法が
大きい場合には、大きい。このことにより、第１および
第２トランジスタに対して、強い電流でそれらが損傷を
受けるというリスクを冒すことなく、より小さな寸法を
選択できる。

【００２７】上述のように、本発明による増幅器は、特
に、スイッチングマトリックスで使用されるように適合
されている。したがって、本発明は、さらに、Ｎ個の信
号入力とＰ個の信号出力を示すスイッチングマトリック
スに関し、そのマトリックスにおいて、前記信号出力の
各々が、少なくとも上述の一つの増幅器を含む少なくと
も一つの電流路を介して、信号入力の各々に接続可能で
ある。

【００２８】本発明の上記および他の態様は、非限定的
な例として、以下に記載される実施形態を参照して、説
明される。

【００２９】

【発明の実施の形態】図１は、本発明による増幅器ＣＤ
を示す。この増幅器ＣＤは、第１トランジスタＴ１と第
２トランジスタＴ２を備える。これらのトランジスタ
は、ここでは、バイポーラ型トランジスタであり、ベー
スとコレクタとエミッタとを有し、それらは、それぞれ
バイアス端子と転送端子と基準端子とを形成する。第１
トランジスタＴ1と第２トランジスタＴ２の主電流路
が、それらのコレクタ・エミッタ接合部によって形成さ
れ、ここではエネルギー源ＶＣＣと増幅器ＣＤのアース
の形をとる第１電源端子と第２電源端子の間で、直列に
接続される。ここで示される増幅器ＣＤは、さらに、第
１電源端子ＶＣＣと第１トランジスタＴ１の転送端子間
に挿入される第１抵抗器Ｒ１を備え、第１トランジスタ
Ｔ１の転送端子は、第２トランジスタＴ２のバイアス端
子に接続されて増幅器ＣＤの入力を形成し、その増幅器
ＣＤの入力は、入力電圧Ｖｉｎと入力電流Ｉｉｎを受信
するものである。第１トランジスタＴ１のバイアス端子
は、基準電位端子、この場合は、第１電源端子ＶＣＣに
接続される。

【００３０】第１トランジスタＴ１と第２トランジスタ
Ｔ２の小さな交流信号によって、二つの等価回路図を思
い浮かべることで、増幅器ＣＤが入力インピーダンスＺ
ｉｎ＝Ｖｉｎ／Ｉｉｎを示し、これはＲ１／（１＋ｇｍ
０．Ｒ１）に等しい第１近似値であり、ここで、ｇｍ０
は、電流製造技術において、２７°でＶｔ／Ｉｔ=２６
ｍＡ／Ｖを有するＩｔ／Ｖｔに等しいトランジスタＴ１
とＴ２のトランスコンダクタンスである、ことが容易に
証明される。

【００３１】したがって、Ｒ１．ｇｍφが１と比較して
大きい場合、これは第１抵抗器Ｒ１の大きさのオーダが
１オームを超える場合であるが、増幅器ＣＤの入力イン
ピーダンスＺｉｎの値は、１／ｇｍ０＝２６ｍΩに近
い。

【００３２】図１は、本発明による増幅器ＣＤの第１の
構成を示し、それは、第２トランジスタＴ２と共にカレ
ントミラーとして配置される第３トランジスタＴ３から
出される出力電流Ｉｏｕｔを生成し、第３トランジスタ
の転送端子が増幅器ＣＤの出力ＯＵＴを形成するもので
ある。

【００３３】このような構成により、第２トランジスタ
Ｔ２と第３トランジスタＴ３の寸法比を選択することに
よって、増幅器ＣＤのゲインを調整できる。したがっ
て、第３トランジスタＴ３が第２トランジスタのｋ倍の
大きさならば、Ｉｏｕｔ＝ｋ．Ｉｔであり、ここで、Ｉ
ｔは第２トランジスタＴ２を通過するようになっている
電流である。

【００３４】図２は、本発明による増幅器ＣＤの第２構
成を示し、それは、フォロアとして配置される第３トラ
ンジスタＴ３から出される出力電流Ｉｏｕｔを生成し、
その第３トランジスタの転送端子が増幅器ＣＤの出力Ｏ
ＵＴを形成し、そのバイアス端子が第２トランジスタＴ
２の転送端子に接続されるものである。第２抵抗器Ｒ２
は、第１トランジスタＴ１と第２トランジスタＴ２の間
に挿入される。この第２抵抗器Ｒ２が電圧降下Ｒ２．Ｉ
ｔを発生し、この電圧降下が、サーバがその入力で受信
する信号Ｖｓ＝ＶＣＣ−（Ｒ１＋Ｒ２）のエクスカーシ
ョンの増大を可能にし、したがって、フォロアが送信し
ようとしていたものより大きな変動範囲の出力信号Ｉｏ
ｕｔを可能にする。このような構成によって、例えば、
前記フォロアにバイアスをかけようとする第３抵抗器Ｒ
３の値を調節することによって、第３トランジスタＴを
組み込むフォロアのバイアスパラメータを選択すること
で、増幅器ＣＤのゲインを調整できる。

【００３５】なお、図１と図２を参照して述べられた各
構成において、出力ＯＵＴを増幅器ＣＤのアースから分
離するどんな電流路も２つ以上のトランジスタを含むこ
とはなく、このことが、増幅器ＣＤの出力で、低い同相
モードレベルを保証する。

【００３６】図３は、本発明による対称増幅器ＣＤを示
す。この増幅器ＣＤは、第１トランジスタＴ１、第２ト
ランジスタＴ２、第３トランジスタＴ３、第４トランジ
スタＴ４を備える。これらのトランジスタは、ここで
は、バイポーラ型トランジスタであり、したがって、ベ
ースとコレクタとエミッタとを有し、それらは、それぞ
れバイアス端子と転送端子と基準端子とを形成する。第
１トランジスタＴ1と第３トランジスタＴ３の主電流路
が一方で、第２トランジスタＴ２と第４トランジスタＴ
４の主電流路が他方で、それらのコレクタ・エミッタ接
合部によって形成され、ここではエネルギー源ＶＣＣと
増幅器ＣＤのアースの形をとる第１電源端子と第２電源
端子の間で、直列に接続される。この増幅器ＣＤは、さ
らに、第１電源端子ＶＣＣと第１トランジスタＴ１およ
び第２トランジスタＴ２の転送端子の間にそれぞれ挿入
される第１抵抗器Ｒ１と第２抵抗器Ｒ２を備え、第１ト
ランジスタＴ１および第２トランジスタＴ２の転送端子
は、第３トランジスタＴ３および第４トランジスタＴ４
のバイアス端子にそれぞれ接続されて、対称増幅器ＣＤ
の差動入力（ＩＮ＋、ＩＮ−）を形成し、第１トランジ
スタＴ１および第２トランジスタＴ２のバイアス端子
は、ここでは第１電源端子ＶＣＣの形をとる基準電位端
子に、一緒に接続され、第３トランジスタＴ３と第４ト
ランジスタＴ４は、一緒に差動ペアを形成し、ここでは
第１電流源Ｉ１によってバイアスがかけられる。

【００３７】この増幅器ＣＤは、したがって、対称構造
を示し、すなわち、対称信号（Ｉｉｎ＋、Ｉｉｎ−）と
（Ｉｏ＋、Ｉｏ−）をそれぞれ送受信するための差動入
力（ＩＮ＋、ＩＮ−）と差動出力（ＯＵＴ＋、ＯＵＴ
−）を有する。このような構造により、当業者にとって
周知の手法にしたがって、当該構造の両側でそれぞれ対
称である構成素子によって生成される寄生調波補償手段
を用いて、特にノイズ源とノイズベクトルを除去でき
る。このような増幅器は、二つの入力端子ＩＮ＋とＩＮ
−と、非対称構造の記載で示されたものの２倍の振幅を
有する入力信号（Ｖｉｎ＋、Ｖｉｎ−）と（Ｉｉｎ＋、
Ｉｉｎ−）の間で直列に接続されているように見える上
述のような二つの非対称構造を用いるが、この増幅器の
入力インピーダンスＺｉｎは、前記非対称構造と同じオ
ーダである。

【００３８】図３は、本発明による対称増幅器ＣＤの第
１の構成を示し、第３トランジスタＴ３と第４トランジ
スタＴ４と共にカレントミラーとしてそれぞれ配置され
る第５トランジスタＴ５と第６トランジスタＴ６から出
される差動出力電流（Ｉｏ＋、Ｉｏ−）を生成し、第５
および第６トランジスタの転送端子が増幅器ＣＤの差動
出力ＯＵＴを形成するものである。このような構成によ
り、一方で第３トランジスタＴ３と第５トランジスタＴ
５の、他方で第４トランジスタＴ４と第６トランジスタ
Ｔ６の寸法比を選択することによって、増幅器ＣＤのゲ
インを調整できる。

【００３９】図４は、本発明による対称増幅器ＣＤの第
２の構成を示し、一緒に差動出力ペアを形成する第５ト
ランジスタＴ５と第６トランジスタＴ６から出される差
動出力電流（Ｉｏ＋、Ｉｏ−）を生成し、第５および第
６トランジスタの転送端子が増幅器ＣＤの差動出力ＯＵ
Ｔを形成し、バイアス端子が第３トランジスタＴ３およ
び第４トランジスタＴ４の転送端子に接続されるもので
ある。このような構成により、例えば、前記差動ペアに
バイアスをかけようとする第２電流源Ｉ２によって供給
される電流を調整することによって、差動出力ペア（Ｔ
５、Ｔ６）のバイアスパラメータを選択することで、増
幅器ＣＤのゲインを調整できる。

【００４０】第３抵抗器Ｒ３と第４抵抗器Ｒ４は、第１
トランジスタＴ１と第３トランジスタＴ３の間と、第２
トランジスタＴ２と第４トランジスタＴ４の間にそれぞ
れ挿入される。これらの第３抵抗器Ｒ３と第４抵抗器Ｒ
４は、それぞれ電圧降下Ｒ３．Ｉｔ＋とＲ４．Ｉｔ−を
発生し、この電圧降下が、差動出力ペア（Ｔ５、Ｔ６）
がその入力で受信するより大きい差動信号（Ｖｓ＋、Ｖ
ｓ−）のエクスカーションを可能にし、したがって、前
記差動ペアが送信しようとしていたものより大きな変動
範囲の出力信号（Ｉｏ＋、Ｉｏ−）を可能にする。

【００４１】さらに、第１トランジスタＴ１と第２トラ
ンジスタＴ２の転送端子の間に追加抵抗器Ｒｔを挿入す
る場合がある。

【００４２】この抵抗器Ｒｔは、それが無い場合に第１
トランジスタＴ１と第２トランジスタＴ２を通過する電
流（Ｉｔ＋、Ｉｔ−）の一部を偏向でき、その電流は、
第３トランジスタＴ３と第４トランジスタＴ４の寸法が
大きい場合には、重要である。このことにより、第１ト
ランジスタＴ１と第２トランジスタＴ２に対して、強い
電流でそれらが損傷を受けるというリスクを冒すことな
く、より小さな寸法を選択できる。

【００４３】なお、図３と図４を参照して述べられた各
構成において、出力ＯＵＴを対称増幅器ＣＤのアースか
ら分離する電流路のどれもが２つ以上のトランジスタを
含むことはなく、このことは、増幅器ＣＤの出力で、低
い同相モードレベルを保証する。

【００４４】さらに、上述の例で使用されたトランジス
タが、すべてバイポーラ型である場合は、これらの全て
又は一部を、それぞれが関連トランジスタのバイアス端
子と転送端子と基準端子を形成する、ゲートとドレイン
とソースとを有するＭＯＳ型トランジスタで代用するこ
とは、完全に実行可能である。

【００４５】図５は、Ｎ個の信号入力（ＩＮ１〜ＩＮ
Ｎ）とＰ個の信号出力（ＯＵＴ１〜ＯＵＴＰ）を有する
スイッチングマトリックスを示し、このマトリックスで
は、信号出力ＯＵＴｉ（ｉ＝１〜Ｐ）の各々が信号入力
（ＩＮ１〜ＩＮＮ）の各々に、少なくとも上述の一つの
増幅器ＣＤを含む少なくとも一つの電流路を介して接続
され得る。実際に所定の構成でマトリックスの入力を出
力に接続する電流路の選択は、制御信号ＣＮＴの値を選
択することによって実現される。

【００４６】本発明による増幅器ＣＤは、信号入力ＩＮ
ｉ（ｉ＝１〜Ｎ）のどれか一つから来る電流信号を、そ
れが出力端子ＯＵＴｉ（ｉ＝１〜Ｐ）で使用可能になる
前に、増幅する。各出力端子ＯＵＴｉ（ｉ＝１〜Ｐ）
は、大きな負荷をもたらす多数の電流路に接続されてい
るので、本発明による増幅器ＣＤの低入力インピーダン
スによって、増幅器ＣＤが接続される入力端子ＩＮｉで
収集された情報を良好にリカバリできる。さらに、増幅
器ＣＤの出力信号の低同相モードレベルにより、マトリ
ックスＭＴＸの下流に配置される素子の入力段の飽和リ
スクを制限しながら、出力端子ＯＵＴｉ（ｉ＝１〜Ｐ）
に存在している信号の交流素子に対して最大限の変動範
囲を提供できる。

【図面の簡単な説明】

【図１】本発明による非対称増幅器の第１の構成を示す
電気図である。

【図２】本発明による非対称増幅器の第２の構成を示す
電気図である。

【図３】本発明による対称増幅器の第１の構成を示す電
気図である。

【図４】本発明による対称増幅器の第２の構成を示す電
気図である。

【図５】本発明による増幅器を組み込むスイッチングマ
トリックスを示す部分機能図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ファビオ、ブラーズ フランス国カーン、リュ、ジャン、フォル メイ、ド、サン、ルバン、４ (72)発明者 パトリック、レクレルク フランス国ラングリューヌ、シュール、メ ール、リュ、アルフレッド、ウエル、８ (72)発明者 リオネル、ギロー フランス国サン、トーバン、シュール、メ ール、ブールバール、レオン、ファブロ ー、24 Ｆターム(参考） 5J091 AA01 AA13 AA43 CA25 FA04 FA10 HA02 HA25 KA02 KA09 KA12 MA04 MA21 SA16 TA01 5J092 AA01 AA13 AA43 CA25 FA04 FA10 HA02 HA25 KA02 KA09 KA12 MA04 MA21 SA16 TA01

Claims (10)

【特許請求の範囲】
1. 【請求項１】増幅器であって、 バイアス端子と転送端子と基準端子とをそれぞれ有し、
   第１電源端子と第２電源端子の間に直列に接続される第
   １トランジスタと第２トランジスタとを備え、さらに前
   記第１電源端子と前記第1トランジスタの転送端子の間
   に挿入される第１抵抗器を備え、 前記第１トランジスタの転送端子が前記第２トランジス
   タのバイアス端子に接続されて、当該増幅器の入力を形
   成し、前記第１トランジスタのバイアス端子が基準電位
   端子に接続されることを特徴とする増幅器。
2. 【請求項２】請求項１に記載の増幅器であって、 前記第２トランジスタと共にカレントミラーとして配置
   される第３トランジスタをさらに備え、前記第３トラン
   ジスタの転送端子が当該増幅器の出力を形成することを
   特徴とする増幅器。
3. 【請求項３】請求項１に記載の増幅器であって、 フォロアとして配置される第３トランジスタをさらに備
   え、この第３トランジスタの転送端子が当該増幅器の出
   力を形成し、バイアス端子が前記第２トランジスタの転
   送端子に接続されることを特徴とする増幅器。
4. 【請求項４】請求項３に記載の増幅器であって、 前記第１トランジスタと前記第２トランジスタの間に挿
   入される第２抵抗器をさらに備えることを特徴とする増
   幅器。
5. 【請求項５】増幅器であって、 バイアス端子と転送端子と基準端子とをそれぞれ有する
   第１トランジスタと第２トランジスタと第３トランジス
   タと第４トランジスタであって、一方で前記第１トラン
   ジスタと前記第３トランジスタが、他方で前記第２トラ
   ンジスタと前記第４トランジスタが第１電源端子と第２
   電源端子の間で直列に接続される第１トランジスタと第
   ２トランジスタと第３トランジスタと第４トランジスタ
   とを備え、さらに前記第１電源端子と前記第１および第
   ２トランジスタの転送端子の間にそれぞれ挿入される第
   １抵抗器と第２抵抗器とを備え、 前記第１および第２トランジスタの転送端子が前記第３
   および第４トランジスタのバイアス端子にそれぞれ接続
   されて、当該増幅器の差動入力を形成し、前記第１およ
   び第２トランジスタのバイアス端子が基準電位端子に一
   緒に接続され、前記第３トランジスタと前記第４トラン
   ジスタが一緒に差動ペアを形成することを特徴とする増
   幅器。
6. 【請求項６】請求項５に記載の増幅器であって、 前記第３トランジスタと前記第４トランジスタと共にカ
   レントミラーとしてそれぞれ配置される第５トランジス
   タと第６トランジスタとをさらに備え、前記第５および
   第６トランジスタの転送端子が当該増幅器の差動出力を
   形成することを特徴とする増幅器。
7. 【請求項７】請求項５に記載の増幅器であって、 共に差動ペアを形成する第５トランジスタと第６トラン
   ジスタとをさらに備え、この第５および第６トランジス
   タの転送端子が当該増幅器の差動出力を形成し、バイア
   ス端子が前記第３および第４トランジスタの転送端子に
   接続されることを特徴とする増幅器。
8. 【請求項８】請求項７に記載の増幅器であって、 一方で前記第１トランジスタと前記第３トランジスタの
   間に、他方で前記第２トランジスタと前記第４トランジ
   スタの間にそれぞれ挿入される第３抵抗器と第４抵抗器
   とをさらに備えることを特徴とする増幅器。
9. 【請求項９】請求項５に記載の増幅器であって、 前記第１および第２トランジスタの転送端子の間に挿入
   される抵抗器をさらに備えることを特徴とする増幅器。
10. 【請求項１０】Ｎ個の信号入力とＰ個の信号出力を有す
    るスイッチングマトリックスであって、 前記信号出力の各々が、少なくとも請求項１に記載の一
    つの増幅器を含む少なくとも一つの電流路を介して、信
    号入力の各々に接続可能であることを特徴とするスイッ
    チングマトリックス。