JP2003031757A - Hybrid module - Google Patents

Hybrid module

Info

Publication number
JP2003031757A
JP2003031757A JP2001211537A JP2001211537A JP2003031757A JP 2003031757 A JP2003031757 A JP 2003031757A JP 2001211537 A JP2001211537 A JP 2001211537A JP 2001211537 A JP2001211537 A JP 2001211537A JP 2003031757 A JP2003031757 A JP 2003031757A
Authority
JP
Japan
Prior art keywords
recess
circuit
integrated
integrated circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001211537A
Other languages
Japanese (ja)
Inventor
Takao Miwa
崇夫 三輪
Toshiya Sato
俊也 佐藤
Masahiko Ogino
雅彦 荻野
Toshihide Namatame
俊秀 生田目
Narihisa Motowaki
成久 元脇
Seiji Watabiki
誠次 綿引
Eiji Fukumoto
英士 福本
Yoko Furukawa
陽子 古川
Hitoshi Akamine
均 赤嶺
Tsuneo Endo
恒雄 遠藤
Seiji Kubo
征治 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001211537A priority Critical patent/JP2003031757A/en
Priority to PCT/JP2002/007090 priority patent/WO2003007374A1/en
Publication of JP2003031757A publication Critical patent/JP2003031757A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

PROBLEM TO BE SOLVED: To realize miniaturization, reduction of the height and high heat radiation of a hybrid module on which a pyrogenetic integrated element is mounted. SOLUTION: By using an integrated passive element formed by integrating a passive element, a pyrogenetic integrated circuit is also mounted on a recessed part formed on a circuit board, so that miniaturization, reduction of the height and high heat radiation are realized. Thus, a small and low-height hybrid module, on which the pyrogenetic integrated circuit is mounted, is realized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、回路パターンが形
成されたモジュールに係わり、特に発熱性を有する集積
回路と集積受動素子を搭載したハイブリッドモジュール
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a module having a circuit pattern formed thereon, and more particularly to a hybrid module having a heat generating integrated circuit and an integrated passive element.

【0002】[0002]

【従来の技術】回路基板上に電界効果型トランジスタや
パワー半導体等の発熱性を有する集積回路を搭載した従
来のハイブリッドモジュールとしては発熱性を有する集
積回路に放熱フィンを接続する放熱構造や、発熱性を有
する集積回路を回路基板に対してフェイスアップで搭載
し集積回路背面全体から回路基板へ放熱を行う方式など
が一般的である。特開平10−50926号公報には、
発熱性を有する回路部品を、回路基板の親回路基板と対
抗する面側に実装し、回路部品で発生する熱を親回路基
板に直接または膜状の熱伝導性部材を介して伝達するよ
うにしたハイブリッドモジュールが記載されている。発
熱性を有する集積回路で発生した熱は、親回路基板を伝
達して放熱される。
2. Description of the Related Art A conventional hybrid module having a heat-generating integrated circuit such as a field effect transistor or a power semiconductor mounted on a circuit board has a heat-radiating structure in which heat-radiating fins are connected to the heat-generating integrated circuit, In general, a method of mounting a flexible integrated circuit on the circuit board face-up and radiating heat from the entire back surface of the integrated circuit to the circuit board is common. Japanese Patent Laid-Open No. 10-50926 discloses that
The heat-generating circuit component is mounted on the side of the circuit board that faces the parent circuit board, and the heat generated by the circuit component is transferred to the parent circuit board directly or via a film-shaped heat conductive member. Described hybrid module. The heat generated in the integrated circuit having heat generation is dissipated through the main circuit board.

【0003】[0003]

【発明が解決しようとする課題】従来技術の放熱フィン
を用いて放熱方法は放熱フィンの設置によりハイブリッ
ドモジュール容積が大きくなり小型化に適さない課題が
あった。また、フェイスアップで回路基板に搭載する場
合には、ワイヤボンディング接続となり回路基板側にボ
ンディングエリアを設ける必要があり小型化に適さな
い。また、ワイヤボンディングはインダクタンスが高い
問題がある。発熱性を有する集積回路と回路部品を回路
基板の対向する面に搭載する方法は、回路部品の高さの
ために低背化できない問題があった。
The heat radiation method using the heat radiation fins of the prior art has a problem that installation of the heat radiation fins increases the volume of the hybrid module and is not suitable for miniaturization. Further, when mounting on a circuit board face up, wire bonding connection is required and a bonding area needs to be provided on the circuit board side, which is not suitable for miniaturization. In addition, wire bonding has a problem of high inductance. The method of mounting the heat-generating integrated circuit and the circuit component on the opposing surfaces of the circuit board has a problem that the height cannot be reduced because of the height of the circuit component.

【0004】本発明の目的は、この様な従来の発熱性の
集積回路を搭載するハイブリッドモジュールの過大に鑑
み、集積受動素子を用いることにより放熱性が良くしか
も小型化,低背化に適したハイブリッドモジュールを提
供することにある。
In view of the excessive size of a hybrid module having such a conventional heat-generating integrated circuit, an object of the present invention is to use an integrated passive element, which has good heat dissipation and is suitable for downsizing and height reduction. To provide a hybrid module.

【0005】[0005]

【課題を解決するための手段】前記課題は、凹部を有す
る回路基板と、前記凹部にフェイスダウン方式で実装さ
れた発熱性を有する集積回路と集積受動素子を有し、外
部基板との電気的接続を前記発熱性を有する集積回路と
同一面側で行ったことを特徴とするハイブリッドモジュ
ールによって解決される。すなわち回路基板に設けた凹
部に発熱性を有する集積回路と回路部品を集積化した集
積化受動素子を実装することにより、従来、回路基板上
に実装していた回路部品は不要となる。これによって低
背化が実現される。また発熱性を有する集積回路の背面
を外部基板に接触させることにより発生した熱を効率よ
く放熱することができる。また、集積受動素子は発熱性
を有する集積回路を実装した凹部の対向する面に形成し
た凹部に実装しても目的を達成できる。また、集積受動
素子は発熱性を有する集積回路を実装した凹部の同一側
面と対向する面に形成した凹部に実装しても目的を達成
できる。また、発熱性を有する集積回路と外部基板を熱
伝導性の薄膜を介し熱的に接続することによっても課題
を解決できる。
Means for Solving the Problems The above problems include a circuit board having a recess, a heat generating integrated circuit mounted in the recess in a face-down manner, and an integrated passive element, and electrically connected to an external substrate. A hybrid module is characterized in that the connection is made on the same side as the heat-generating integrated circuit. That is, by mounting the integrated passive element in which the integrated circuit having heat generating property and the circuit component are integrated in the concave portion provided on the circuit substrate, the circuit component conventionally mounted on the circuit substrate becomes unnecessary. This achieves a low profile. Further, the heat generated by bringing the back surface of the integrated circuit having heat generation into contact with the external substrate can be efficiently radiated. Further, the integrated passive element can achieve the purpose by being mounted in a recess formed on the surface opposite to the recess in which the integrated circuit having heat generation is mounted. Further, the integrated passive element can achieve the object even if it is mounted in a recess formed on a surface opposite to the same side surface of the recess on which an integrated circuit having heat generation is mounted. The problem can also be solved by thermally connecting the heat generating integrated circuit and the external substrate through a heat conductive thin film.

【0006】本発明で使用する集積受動素子は絶縁性の
基板上に有機絶縁膜と金属配線及び誘電体材料から構成
される、コンデンサ素子,インダクタ素子,抵抗素子か
ら選ばれる複数の素子を含む。作成方法に特に制限はな
いが、薄膜配線法を用いて形成することにより精度良く
しかも集積度の高い集積受動素子を形成できる。この様
にして形成した集積受動素子は従来の1005回路部品
(コンデンサ,インダクタ,抵抗)に対して10倍以上
の実装密度となる。ここで、実装密度とは、単位面積当
たり搭載できる回路部品の数を表す。ここでコンデンサ
素子とは2つの金属電極で無機材料からなる誘電体材料
を挟んだ構造の1つあるいは複数のコンデンサ素子と、
2つの金属電極で有機材料からなる誘電体材料を挟んだ
構造をさす。
The integrated passive element used in the present invention includes a plurality of elements selected from a capacitor element, an inductor element and a resistance element, which are composed of an organic insulating film, a metal wiring and a dielectric material on an insulating substrate. Although there is no particular limitation on the manufacturing method, it is possible to form an integrated passive element with high accuracy and high integration by using the thin film wiring method. The integrated passive element thus formed has a mounting density 10 times or more that of a conventional 1005 circuit component (capacitor, inductor, resistor). Here, the mounting density represents the number of circuit components that can be mounted per unit area. Here, the capacitor element is one or a plurality of capacitor elements having a structure in which a dielectric material made of an inorganic material is sandwiched between two metal electrodes,
A structure in which a dielectric material made of an organic material is sandwiched between two metal electrodes.

【0007】金属電極は電気抵抗の低い導電性材料が好
ましい。具体的には金,銅,ニッケル,アルミニウム,
プラチナ,タングステン,モリブデン,鉄,ニオブ,チ
タン,ニッケル/クロム合金,鉄/ニッケル/クロム合
金,窒化タンタル等が挙げられる。特に銅は電気抵抗が
小さく好ましい。また、金属電極表面は平坦であること
が必要で、表面の凹凸が誘電体材料厚さの1/25以下
であることが好ましい。金属電極の形成方法としては前
記導電性材料を所定の膜厚に成膜した後、レジストパタ
ーンを形成しドライまたはウェットエッチングにより形
成するほか、レジストパターンを形成後、電解または無
電解メッキにより形成してもよい。
The metal electrode is preferably a conductive material having a low electric resistance. Specifically, gold, copper, nickel, aluminum,
Platinum, tungsten, molybdenum, iron, niobium, titanium, nickel / chromium alloy, iron / nickel / chromium alloy, tantalum nitride, etc. may be mentioned. Particularly, copper is preferable because of its low electric resistance. Further, the surface of the metal electrode needs to be flat, and the surface irregularities are preferably 1/25 or less of the thickness of the dielectric material. As the method for forming the metal electrode, after forming the conductive material into a predetermined film thickness, forming a resist pattern by dry or wet etching, or forming a resist pattern and then forming by electrolysis or electroless plating. May be.

【0008】さらに無機材料とは一般にコンデンサ用誘
電体材料として用いられているものであれば制限はな
く、例えばTa,Mg,Sr等の酸化物が挙げられる。
具体的にはTa25,BsT,SrTiO3,TiO2
MnO2,Y23,SnO2,MgTiO3 などの酸化物
の他、バリウムチタン酸化合物やバリウムチタン酸化合
物にジルコニウムや錫をドープした化合物、WO3 ,S
rO,混合されたバリウム/ストロンチウムの酸化物,
BaWO4,CeO2などが挙げられる。その形成法も特
に制限はなく、スパッタ法,プラズマCVD法などのド
ライ法,陽極酸化法などのウェット法を用いることもで
きる。その形成法も特に制限はなく、スパッタ法、プラ
ズマCVD法などのドライ法,陽極酸化法などのウェッ
ト法を用いることもできる。
Further, the inorganic material is not limited as long as it is generally used as a dielectric material for capacitors, and examples thereof include oxides of Ta, Mg, Sr and the like.
Specifically, Ta 2 O 5 , BsT, SrTiO 3 , TiO 2 ,
In addition to oxides such as MnO 2 , Y 2 O 3 , SnO 2 , and MgTiO 3 , barium titanate compounds or barium titanate compounds doped with zirconium or tin, WO 3 , S
rO, mixed barium / strontium oxide,
BaWO 4 , CeO 2 and the like can be mentioned. The forming method is not particularly limited, and a sputtering method, a dry method such as a plasma CVD method, or a wet method such as an anodic oxidation method can be used. The forming method is not particularly limited, and a sputtering method, a dry method such as a plasma CVD method, or a wet method such as an anodic oxidation method can be used.

【0009】本発明のインダクタ素子は、いわゆる誘導
性回路要素であれば特に制限はなく、例えば平面に形成
されたスパイラル型、さらにはそれを複数個重ねたも
の、あるいはソレノイド型などが用いられる。
The inductor element of the present invention is not particularly limited as long as it is a so-called inductive circuit element, and for example, a spiral type formed in a plane, a plurality of stacked layers, or a solenoid type is used.

【0010】さらにインダクタ素子および金属配線とは
同一の素材であっても異なる素材であっても良く、電気
伝導性、および周囲の材料との接着性,形成法などによ
って適宜選択される。さらにその形成方法も特に制限さ
れるものではない。例えばスパッタ法などを用いてCu
を形成しても良く、周囲の材料との接着性を考慮してそ
の界面にTi,Crなどを形成しても良い。更にスパッ
タ法などで種膜となる薄膜をCu等で形成した後、電解
めっき法などで形成してもかまわない。さらに配線およ
びインダクタ素子のパターンニング法としては、エッチ
ング法,リフトオフ法などの一般の配線パターンニング
法を用いることができる。また、Agなどの金属を含有
する樹脂ペーストを用いて印刷法などで形成しても良
い。さらに、前記無機誘電体の形成温度が高い場合に
は、Ptなどの耐酸化性,耐熱性の高い金属を用いるこ
ともできる。
Further, the inductor element and the metal wiring may be made of the same material or different materials, and are appropriately selected depending on electric conductivity, adhesiveness with surrounding materials, forming method, and the like. Furthermore, the forming method is not particularly limited. For example, by using the sputtering method or the like, Cu
May be formed, or Ti, Cr or the like may be formed at the interface in consideration of adhesiveness with surrounding materials. Further, a thin film to be a seed film may be formed by Cu or the like by a sputtering method or the like and then formed by an electrolytic plating method or the like. Further, as a wiring and inductor element patterning method, a general wiring patterning method such as an etching method or a lift-off method can be used. Alternatively, a resin paste containing a metal such as Ag may be used to form it by a printing method or the like. Further, when the formation temperature of the inorganic dielectric is high, a metal having high oxidation resistance and heat resistance such as Pt can be used.

【0011】本発明の抵抗素子は、2つの金属電極で抵
抗材料を挟んだ構造であり、抵抗材料としては一般に抵
抗体材料として用いられているものであれば特に制限は
なく、例えばCrSi,TiNなどが用いられる。その
形成法も特に制限はなく、例えばスパッタ法,プラズマ
CVD法などが用いられる。
The resistance element of the present invention has a structure in which a resistance material is sandwiched between two metal electrodes, and the resistance material is not particularly limited as long as it is generally used as a resistance material, for example, CrSi, TiN. Are used. The forming method is also not particularly limited, and for example, a sputtering method, a plasma CVD method or the like is used.

【0012】有機絶縁材は一般に半導体用途に用いられ
る有機材料であれば特に制限はなく、熱硬化性あるいは
熱可塑性いずれであっても良い。例えば、ポリイミド,
ポリカーボネート,ポリエステル,ポリテトラフロロエ
チレン,ポリエチレン,ポリプロピレン,ポリビニリデ
ンフロリド,酢酸セルロース,ポリスルフォン,ポリア
クリロニトリル,ポリアミド,ポリアミドイミド,エポ
キシ,マレイミド,フェノール,シアネート,ポリオレ
フィン,ポリウレタン及びこれらの化合物を用いること
ができる。これら化合物にアクリルゴム,シリコーンゴ
ム,ニトリルブタジエンゴムなどのゴム成分や、ポリイ
ミドフィラなどの有機化合物フィラやシリカなどの無機
フィラを加えた混合物を用いてもよい。さらには上記材
料を含む感光性材料により形成されていてもよい。
The organic insulating material is not particularly limited as long as it is an organic material generally used for semiconductor applications, and may be either thermosetting or thermoplastic. For example, polyimide,
Polycarbonate, polyester, polytetrafluoroethylene, polyethylene, polypropylene, polyvinylidene fluoride, cellulose acetate, polysulfone, polyacrylonitrile, polyamide, polyamideimide, epoxy, maleimide, phenol, cyanate, polyolefin, polyurethane and the use of these compounds You can A mixture obtained by adding a rubber component such as acrylic rubber, silicone rubber or nitrile butadiene rubber to these compounds, an organic compound filler such as a polyimide filler or an inorganic filler such as silica may be used. Further, it may be formed of a photosensitive material containing the above material.

【0013】特にポリイミド樹脂は耐熱性や耐薬品性に
優れ、感光性を付与されたものは加工性にも優れており
好ましい。また、ベンゾシクロブテン樹脂は誘電正接が
低く高周波部品として本発明のコンデンサを使用する場
合に好ましい。同様に一般式(化1)で示される複数の
スチレン基を有する架橋成分を含み、更に重量平均分子
量5000以上の高分子量体を含有する低誘電正接樹脂
組成物も、伝送ロスが低減され好ましい。この樹脂組成
物のスチレン基間を結合する骨格にはメチレン,エチレ
ンなどのアルキレン基を含む炭化水素骨格が好ましい。
具体的に1,2−ビス(p−ビフェニル)エタン、1,
2−ビス(m−ビフェニル)エタンおよびその類似体、
側鎖にビニル基を有するジビニルベンゼンの単独重合
体、スチレン等との共重合体等のオリゴマーが挙げられ
る。
Particularly, polyimide resins are preferable because they are excellent in heat resistance and chemical resistance, and those to which photosensitivity is imparted are also excellent in processability. Benzocyclobutene resin has a low dielectric loss tangent and is preferable when the capacitor of the present invention is used as a high frequency component. Similarly, a low dielectric loss tangent resin composition containing a cross-linking component having a plurality of styrene groups represented by the general formula (Formula 1) and further containing a high molecular weight polymer having a weight average molecular weight of 5000 or more is preferable because the transmission loss is reduced. The skeleton connecting the styrene groups of this resin composition is preferably a hydrocarbon skeleton containing an alkylene group such as methylene or ethylene.
Specifically, 1,2-bis (p-biphenyl) ethane, 1,
2-bis (m-biphenyl) ethane and its analogs,
Oligomer such as a homopolymer of divinylbenzene having a vinyl group in the side chain or a copolymer with styrene or the like can be mentioned.

【0014】[0014]

【化1】 [Chemical 1]

【0015】(但し、Rは置換基を有していても良い炭
化水素骨格を現わし、R1 は水素,メチル,エチルの何
れかを現わし、mは1から4、nは2以上の整数を現わ
す。)さらにその形成法としては、印刷法,インクジェ
ット法,電子写真法等のパターン印刷法や、フィルム貼
り付け法,スピンコート法等で有機絶縁材を形成した後
フォト工程やレーザ等でパターンを形成する方法や、そ
れらを組み合わせた方法がある。
(However, R represents a hydrocarbon skeleton which may have a substituent, R 1 represents any one of hydrogen, methyl and ethyl, m is 1 to 4, and n is 2 or more. Further, as the forming method, a pattern printing method such as a printing method, an inkjet method, an electrophotographic method, a film sticking method, a spin coating method, or the like, and then a photo process or a laser after forming an organic insulating material There is a method of forming a pattern by a method such as the above, or a method of combining them.

【0016】この他にもエポキシ樹脂,不飽和ポリエス
テル樹脂,エポキシイソシアネート樹脂,マレイミド樹
脂,マレイミドエポキシ樹脂,シアン酸エステル樹脂,
シアン酸エステルエポキシ樹脂,シアン酸エステルマレ
イミド樹脂,フェノール樹脂,ジアリルフタレート樹
脂,ウレタン樹脂,シアナミド樹脂,マレイミドシアナ
ミド樹脂等の各種熱硬化性樹脂や上記樹脂を2種以上組
み合わせた材料やさらに無機フィラー等を配合した材料
でも良い。また、上記樹脂に感光性を付与し所定の露光
現像プロセスにより応力緩衝層の形状をコントロールす
ることも可能である。
In addition to these, epoxy resin, unsaturated polyester resin, epoxy isocyanate resin, maleimide resin, maleimide epoxy resin, cyanate ester resin,
Various thermosetting resins such as cyanate ester epoxy resin, cyanate ester maleimide resin, phenol resin, diallyl phthalate resin, urethane resin, cyanamide resin, maleimide cyanamide resin, materials combining two or more of the above resins, and inorganic fillers, etc. It may be a material in which is mixed. It is also possible to impart photosensitivity to the resin and control the shape of the stress buffer layer by a predetermined exposure and development process.

【0017】本発明の絶縁性基板としては集積受動素子
を形成できかつ使用条件に耐えられる材料であれば特に
制限はない。表面が平滑なガラス基板を用いると微細な
パターンが精度良く形成できる、耐熱性,耐薬品性に優
れる、誘電損失が低い特性によって優れた集積受動素子
が得られる。ここで平滑面とは平均粗さRaが20μm
以下の面をさす。ガラス材料としては、絶縁性の高いガ
ラス基板であれば特に制限はなく、強度,加工性などを
考慮して選択される。特にSc,Y,La,Pr,N
d,Pm,Sm,Eu,Gd,Tb,Dy,Ho,E
r,Tm,Yb,Luの群から選ばれた少なくとも1種
の希土類元素を含有することが望ましい。さらには、希
土類元素はLn23(Lnは希土類元素)の酸化物換算
で、ガラス全体に対して0.5 〜20重量%含有し、他
の成分としてSiO2 :40〜80重量%,B23:0
〜20重量%,R2O (Rはアルカリ金属):0〜20
重量%,RO(Rはアルカリ土類金属):0〜20重量
%,Al23:0〜17重量%を含み、かつR2O +R
O:10〜30重量%であることが望ましい。こうする
ことでガラス基板の強度が大幅に向上し加工性も格段に
良好となる。
The insulating substrate of the present invention is not particularly limited as long as it is a material that can form an integrated passive element and can withstand use conditions. If a glass substrate having a smooth surface is used, a fine pattern can be formed with high precision, heat resistance and chemical resistance are excellent, and an excellent integrated passive device is obtained due to low dielectric loss. Here, a smooth surface has an average roughness Ra of 20 μm.
Refers to the following planes. The glass material is not particularly limited as long as it is a glass substrate having a high insulating property, and is selected in consideration of strength, workability and the like. Especially Sc, Y, La, Pr, N
d, Pm, Sm, Eu, Gd, Tb, Dy, Ho, E
It is desirable to contain at least one rare earth element selected from the group of r, Tm, Yb, and Lu. Furthermore, the rare earth element is contained in an amount of 0.5 to 20% by weight based on the oxide of Ln 2 O 3 (Ln is a rare earth element), and as another component, SiO 2 : 40 to 80% by weight, B 2 O 3 : 0
20 wt%, R 2 O (R is an alkali metal): 0-20
Wt%, RO (R is an alkaline earth metal): 0-20 wt%, Al 2 O 3: 0 to 17 includes weight%, and R 2 O + R
O: 10 to 30% by weight is desirable. By doing so, the strength of the glass substrate is significantly improved and the workability is remarkably improved.

【0018】本発明で用いる導電性薄膜として所定の導
電性を示す者であれば特に制限はない。銀ペーストに代
表されるダイボンディング材,はんだ,樹脂と金属を複
合化した導電性フィルムが一般的である。
The conductive thin film used in the present invention is not particularly limited as long as it has a predetermined conductivity. A die bonding material represented by silver paste, solder, and a conductive film that is a composite of resin and metal are generally used.

【0019】また、本発明においては、回路基板の小型
化を妨げない範囲において回路部品も合わせて搭載する
ことも可能である。この際、回路基板に凹部を設けその
内部に実装すれば低背化の観点から望ましい。
Further, in the present invention, it is also possible to mount the circuit components together within a range that does not hinder the miniaturization of the circuit board. At this time, it is desirable from the viewpoint of reducing the height that the circuit board is provided with a concave portion and is mounted therein.

【0020】本発明で用いる回路基板には樹脂基板,厚
膜配線基板等を使用することができる。回路基板の凹部
形成法に特別な制限は無いが坐繰による方法が簡便であ
る。
The circuit board used in the present invention may be a resin board, a thick film wiring board, or the like. There is no particular limitation on the method of forming the concave portion of the circuit board, but the method of countersinking is simple.

【0021】[0021]

【発明の実施の形態】以下、本発明を実施例により具体
的に説明する。なお、本発明を説明するための全図にお
いて、同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail with reference to Examples. In all the drawings for explaining the present invention, components having the same function are designated by the same reference numeral, and the repeated description thereof will be omitted.

【0022】(集積受動素子の作成例)図1は本発明に
用いる集積受動素子の断面図である。図1において1は
ガラス基板(日本電気ガラス,BLC)であり、その厚
さは0.3mmである。
(Example of Fabrication of Integrated Passive Element) FIG. 1 is a sectional view of an integrated passive element used in the present invention. In FIG. 1, reference numeral 1 is a glass substrate (Nippon Electric Glass, BLC) having a thickness of 0.3 mm.

【0023】図1において2は有機絶縁材であり、感光
性ポリイミド(日立化成,HD−6000)を用いてい
る。
In FIG. 1, reference numeral 2 denotes an organic insulating material, which uses a photosensitive polyimide (Hitachi Kasei, HD-6000).

【0024】有機絶縁材2の内部に構成されるコンデン
サ素子3は全て下部電極3a,誘電体材料3b,上部電
極3cからなる3層構造である。下部電極3aはCu、
誘電体材料3bはTaの酸化物、上部電極3cはCuで
構成される。
The capacitor element 3 formed inside the organic insulating material 2 has a three-layer structure consisting of a lower electrode 3a, a dielectric material 3b and an upper electrode 3c. The lower electrode 3a is Cu,
The dielectric material 3b is made of Ta oxide, and the upper electrode 3c is made of Cu.

【0025】インダクタ素子4はスパイラル型のインダ
クタであり、上記コンデンサ素子3の上部電極3aと同
一面に形成され、その材料はCuである。
The inductor element 4 is a spiral inductor, is formed on the same surface as the upper electrode 3a of the capacitor element 3, and its material is Cu.

【0026】抵抗素子5は抵抗体5aと電極5bおよび
5cから構成される。抵抗体はTaとTiの化合物であ
り、電極5bおよび5cはCuからなる。
The resistance element 5 comprises a resistor 5a and electrodes 5b and 5c. The resistor is a compound of Ta and Ti, and the electrodes 5b and 5c are made of Cu.

【0027】図1において有機絶縁体2内部に構成され
る各素子は、所定の機能を持った回路として成る。
In FIG. 1, each element formed inside the organic insulator 2 is a circuit having a predetermined function.

【0028】図1において6は外部との接続に用いる金
属端子部であり、本図の場合は金属端子部12の上には
んだボール7を搭載してある。
In FIG. 1, reference numeral 6 denotes a metal terminal portion used for connection with the outside. In the case of this drawing, a solder ball 7 is mounted on the metal terminal portion 12.

【0029】次に図1の電子回路部品について、その製
造方法を述べる。ガラス基板主面上にスパッタ法でCr
を50nm成膜し更にCuを500nm成膜し、これを
銅めっき給電用種膜とした。このCu膜上にネガ型液状
レジストPMER−N−CA1000(東京応化製)を
スピン塗布し、ホットプレートでプリベークした後、露
光,現像工程を経てレジストマスクを形成した。このレ
ジスト開口部に1A/dmの電流密度で電気銅めっきを
10μm行った。この後レジストマスクを除去し、銅エ
ッチング液コブラエッチ(荏原電産製)で銅種膜を除去
した。更に過マンガン酸系Crエッチング液を用いCr
種膜を除去し下部電極を形成した。
Next, a method of manufacturing the electronic circuit component shown in FIG. 1 will be described. Cr on the glass substrate main surface by sputtering
Was deposited to a thickness of 50 nm and Cu was further deposited to a thickness of 500 nm to form a copper plating power supply seed film. A negative type liquid resist PMER-N-CA1000 (manufactured by Tokyo Ohka Co., Ltd.) was spin-coated on the Cu film, prebaked on a hot plate, and then exposed and developed to form a resist mask. Electrolytic copper plating was performed on the resist opening at a current density of 1 A / dm for 10 μm. After that, the resist mask was removed, and the copper seed film was removed by a copper etching solution cobra etch (manufactured by Ebara Densan). Further, using a permanganate-based Cr etching solution, Cr
The seed film was removed to form a lower electrode.

【0030】次に、バリア膜としてCrを50nmスパ
ッタ法により形成した。
Next, Cr was formed as a barrier film by a 50 nm sputtering method.

【0031】次に、前記下部電極上にスパッタ法により
Ta25を500nmの厚さに成膜した。このTa25
上にポジ型液状レジストOFPR800,500cp
(東京応化製)を塗布し、乾燥,露光,現像工程を経て
誘電体材料のレジストマスクを形成した。次にCF4
用いドライエッチングを行い不要部分を除去したのち、
レジストマスクを除去し、更に不要部分のバリア層を過
マンガン酸系Crエッチング液エッチングして誘電体材
料を形成した。
Next, Ta 2 O 5 was formed into a film having a thickness of 500 nm on the lower electrode by a sputtering method. This Ta 2 O 5
Positive type liquid resist OFPR800,500cp
(Tokyo Ohka Co., Ltd.) was applied, and a resist mask of a dielectric material was formed through drying, exposure, and development steps. Next, after dry etching using CF 4 to remove unnecessary portions,
The resist mask was removed, and the barrier layer in unnecessary portions was etched with a permanganate-based Cr etching solution to form a dielectric material.

【0032】次に、感光性ポリイミドHD6000(日
立化成製)をスピンコートにより塗布し、ホットプレー
トでプリベークした後、露光,現像工程を経て下部電極
上の誘電体材料を露出させた。この際、ポリイミドの被
覆部が電子回路部品として切断して個片化するために用
いるスクライブエリアよりも80μm内側になるように
開口したこのポリイミドを窒素雰囲気中で250℃/2
時間硬化させ10μmの有機絶縁材を形成した。
Next, photosensitive polyimide HD6000 (manufactured by Hitachi Chemical Co., Ltd.) was applied by spin coating, prebaked on a hot plate, and exposed and developed to expose the dielectric material on the lower electrode. At this time, the polyimide coating was opened at a temperature of 250 ° C./2 in a nitrogen atmosphere so that the polyimide coating was opened to be 80 μm inside the scribe area used for cutting into individual pieces as an electronic circuit component.
It was cured for a time to form an organic insulating material having a thickness of 10 μm.

【0033】次にTaN膜を500nmスパッタ法によ
り形成した。この上にポジ型液状レジストOFPR80
0,100cpをスピンコートしプリベークした後、露
光,現像してレジストパターンマスクを形成した。この
マスクを使ってTaN膜をCF4 ドライエッチングし
た。次にレジストを剥離して複数の抵抗素子を形成し
た。
Next, a TaN film was formed by a 500 nm sputtering method. On top of this, a positive type liquid resist OFPR80
After spin-coating 0,100 cp and pre-baking, it was exposed and developed to form a resist pattern mask. The TaN film was CF 4 dry-etched using this mask. Next, the resist was peeled off to form a plurality of resistance elements.

【0034】次に、スパッタ法を用いCrを50nm成
膜し更にCuを500nm成膜し、これを種膜とした。
このCu膜上にネガ型液状レジストPMER−N−CA
1000(東京応化製)をスピン塗布し、ホットプレートで
プリベークした後、露光,現像工程を経てレジストマス
クを形成した。このレジスト開口部に1A/dmの電流
密度で電気銅めっきを10μm行った。この後レジスト
マスクを除去し、銅エッチング液コブラエッチ(荏原電
産製)で銅種膜を除去した。更に過マンガン酸系Crエ
ッチング液を用いCr種膜を除去し、上部電極及び抵抗
体電極及びインダクタ素子を形成した。
Next, a sputtering method was used to deposit Cr to a thickness of 50 nm and further Cu to a thickness of 500 nm to form a seed film.
A negative liquid resist PMER-N-CA is formed on the Cu film.
After spin coating 1000 (manufactured by Tokyo Ohka) and prebaking on a hot plate, a resist mask was formed through exposure and development steps. Electrolytic copper plating was performed on the resist opening at a current density of 1 A / dm for 10 μm. After that, the resist mask was removed, and the copper seed film was removed by a copper etching solution cobra etch (manufactured by Ebara Densan). Further, the Cr seed film was removed using a permanganate-based Cr etching solution to form an upper electrode, a resistor electrode and an inductor element.

【0035】この上部電極及び抵抗体電極及びインダク
タ素子が形成された面に感光性ポリイミドHD6000
(HDMS製)をスピンコートしプリベークした後、露
光,現像して層間接続のための開口部を形成した。この
際、ポリイミドの被覆部が電子回路部品として切断して
個片化するために用いるスクライブエリアよりも80μ
m内側になるように開口した。さらに、250℃/1h
硬化して有機絶縁材を形成した。
A photosensitive polyimide HD6000 is formed on the surface on which the upper electrode, the resistor electrode and the inductor element are formed.
(Manufactured by HDMS) was spin-coated and pre-baked, then exposed and developed to form an opening for interlayer connection. At this time, the polyimide coating is 80 μm larger than the scribe area used for cutting into individual pieces as electronic circuit parts.
It was opened so that it might be inside. Furthermore, 250 ℃ / 1h
Cured to form an organic insulating material.

【0036】この有機絶縁材表面に金属端子部を形成す
るため電気めっき用種膜Cr:50nm,Cu:500
nm成膜した。このCu膜上にネガ型液状レジスト材PM
ER−N−CA1000(東京応化製)をスピンコートし
プリベークの後、露光,現像してめっきレジストマスク
を形成後、Cu電気めっきにより10μmのめっき膜を
形成した後バリア層として更に2μmの電気ニッケルめ
っき膜を形成した。最後にレジストを剥離し、電気めっ
き種膜を剥離し、配線および金属端子部を形成した。
Electroplating seed films Cr: 50 nm, Cu: 500 for forming metal terminals on the surface of the organic insulating material.
nm film was formed. Negative type liquid resist material PM on this Cu film
ER-N-CA1000 (manufactured by Tokyo Ohka Co., Ltd.) was spin-coated, pre-baked, exposed and developed to form a plating resist mask, and then a 10 μm plating film was formed by Cu electroplating. A plated film was formed. Finally, the resist was peeled off, the electroplating seed film was peeled off, and wiring and metal terminal portions were formed.

【0037】この金属端子部が形成された面に感光性ポ
リイミドHD6000(HDMS製)をスピンコートしプ
リベークした後、露光,現像してはんだボールを形成す
るための開口部を形成した。この際、ポリイミドの被覆
部が電子回路部品として切断して個片化するために用い
るスクライブエリアよりも80μm内側になるように開
口した。さらに、250℃/1h硬化して有機絶縁材を
形成した。
A photosensitive polyimide HD6000 (made by HDMS) was spin-coated on the surface on which the metal terminals were formed, prebaked, and then exposed and developed to form openings for forming solder balls. At this time, an opening was formed so that the polyimide coating portion was on the inner side of a scribe area used for cutting into individual pieces by cutting into electronic circuit parts and separating them into individual pieces. Further, it was cured at 250 ° C. for 1 hour to form an organic insulating material.

【0038】上記金属端子部表面に無電解金めっき処理
を施した後、はんだフラックスをメタルマスクにより所
定の部分に塗布後、200μm径の鉛フリーはんだボー
ルを配列しリフロー処理により外部電極を形成した。
After subjecting the surface of the metal terminal portion to electroless gold plating, a solder flux is applied to a predetermined portion with a metal mask, and lead-free solder balls having a diameter of 200 μm are arranged to form external electrodes by reflow treatment. .

【0039】最後にダイシング装置を用い個片化して電
子回路部品を作成した。
Finally, an electronic circuit component was created by dicing into pieces using a dicing device.

【0040】このように、従来単体部品で搭載していた
インダクタ,コンデンサ,抵抗などの受動素子を基板上
に集積化することで、従来の個別部品実装に比べ受動素
子部品の実装密度を1005に比較し約7倍に高めるこ
とができる。これによって回路基板の大型化を最小限に
とどめかつ、必要となる受動素子部品を回路基板に設け
た凹部に実装可能となり、ハイブリッドモジュールの小
型,低背化が達成できる。さらには基板に絶縁性の高い
ガラスを用いることで、各素子の効率の低下を防ぐこと
ができ、従来のシリコン基板を用いたものと比較して約
5倍の効率が得られる。さらにはシリコン基板を用いた
ものの半分のコストで製造できる。さらには、コンデン
サ,インダクタ,抵抗などの受動素子をガラス基板の端
部よりも内側に形成することにより、電子回路部品の切
断時や電子回路部品の実装時に集中的な応力が加わる構
成部分をその応力に耐え得るようにし、応力の印加に伴
う電子回路部品の破損の発生を大幅に低減させ、信頼性
が高く、製造歩留まりが良好な電子回路部品を得ること
ができる。
As described above, by integrating the passive elements such as inductors, capacitors, and resistors, which are conventionally mounted as single components, on the substrate, the mounting density of the passive element components can be set to 1005 as compared with the conventional individual component mounting. It can be increased by a factor of about 7 in comparison. As a result, the size of the circuit board can be minimized, and the required passive element components can be mounted in the recesses provided in the circuit board, and the hybrid module can be made compact and low in height. Furthermore, by using a glass having a high insulating property for the substrate, it is possible to prevent a decrease in the efficiency of each element, and to obtain an efficiency that is about 5 times that of a conventional silicon substrate. Furthermore, it can be manufactured at half the cost of using a silicon substrate. Furthermore, by forming passive elements such as capacitors, inductors, and resistors inside the edges of the glass substrate, the component parts where concentrated stress is applied during cutting of electronic circuit components or mounting of electronic circuit components are It is possible to obtain an electronic circuit component which has a high reliability and a high manufacturing yield because it can withstand the stress and the damage of the electronic circuit component due to the application of the stress is significantly reduced.

【0041】なお、図1は本発明に用いる集積受動素子
の一実施例であり、各素子の配置はこれに限定されるも
のではない。
FIG. 1 shows one embodiment of the integrated passive element used in the present invention, and the arrangement of each element is not limited to this.

【0042】(実施例1)あらかじめ坐繰底面に接続用
端子が露出するよう作成したセラミック回路基板(4mm
×4mm,厚さ0.65mm )の所定位置に坐繰により、パ
ワー半導体(1mm×2mm,厚さ0.2mm )を実装するた
めの凹部および集積受動素子(1mm×2mm,厚さ0.3
4mm )を実装するための凹を形成した。この際、パワ
ー素子を実装するための凹部はパワー素子を実装し、さ
らに回路基板を外部基板に実装した際、外部基板とパワ
ー半導体背面が緊密に接触する様に設計することが放熱
の為に重要で有る。集積受動素子を実装する凹部は回路
基板の外部基板の実装の際障害とならない範囲で設計す
るほかに特別な制限は無い。パワー半導体と集積受動素
子を回路基板の所定凹部にはんだボールを用いて実装し
モジュールとした。モジュールの高さは0.65mm で低
背化が実現されている。さらに、このモジュールを外部
基板(ガラスエポキシ配線基板)に実装しハイブリッド
モジュールとした(図2)。集積受動素子とパワー半導
体を実装する凹部が同一面側にあるために、製造工程が
単純である。パワー半導体を動作させハイブリッドモジ
ュールのパワー半導体部の熱抵抗を測定したところ5℃
/Wで高放熱が実現された。これはパワー半導体で発生
した熱がパワー半導体背面から外部基板に効率良く放散
されたためである。
(Embodiment 1) A ceramic circuit board (4 mm) prepared in advance so that the connecting terminals are exposed on the bottom surface of the counterbore.
× 4mm, thickness 0.65mm) by recessing into a predetermined position to mount a power semiconductor (1mm × 2mm, thickness 0.2mm) and integrated passive device (1mm × 2mm, thickness 0.3)
4 mm) to form a recess for mounting. At this time, in order to dissipate heat, the recess for mounting the power element should be designed so that when the power element is mounted and the circuit board is further mounted on the external board, the external board and the back surface of the power semiconductor are in close contact with each other. Is important. The recess for mounting the integrated passive device is designed within a range that does not hinder the mounting of the external board of the circuit board, and there is no special limitation. The power semiconductor and the integrated passive element were mounted in a predetermined recess of the circuit board using solder balls to form a module. The height of the module is 0.65mm, which realizes a low profile. Further, this module was mounted on an external board (glass epoxy wiring board) to form a hybrid module (FIG. 2). Since the recesses for mounting the integrated passive device and the power semiconductor are on the same surface side, the manufacturing process is simple. When the power semiconductor was operated and the thermal resistance of the power semiconductor part of the hybrid module was measured, it was 5 ° C.
High heat dissipation was achieved with / W. This is because the heat generated in the power semiconductor was efficiently dissipated from the back surface of the power semiconductor to the external substrate.

【0043】(実施例2)実施例1と同様の回路を、集
積受動素子を実装する凹部をパワー半導体を実装する面
の対向面に設け、ハイブリッドモジュールを形成した。
作成したモジュールの外形は3mm×3mm,厚さ0.8mm
である(図3)。実施例1と同様に測定した熱抵抗はや
はり5℃/Wであった。
(Embodiment 2) A circuit similar to that of Embodiment 1 is provided with a concave portion for mounting an integrated passive element on a surface opposite to a surface for mounting a power semiconductor to form a hybrid module.
The outer shape of the created module is 3mm x 3mm, thickness 0.8mm
(Fig. 3). The thermal resistance measured in the same manner as in Example 1 was 5 ° C./W.

【0044】パワー半導体を実装する凹部と集積受動素
子を実装する凹部を対向する面に振り分けたことで非常
に小型のモジュールが実現できた。ハイブリッドモジュ
ールにおいて集積受動素子が外部に現れているため、集
積受動素子の修正および交換が可能である。これによっ
てハイブリッドモジュールの歩留まりを向上できる。
By allocating the concave portion for mounting the power semiconductor and the concave portion for mounting the integrated passive element to the facing surfaces, a very small module can be realized. Since the integrated passive device is exposed to the outside in the hybrid module, the integrated passive device can be modified and replaced. This can improve the yield of the hybrid module.

【0045】(実施例3)あらかじめ坐繰底面に接続用
端子が露出するよう作成したセラミック回路基板(4mm
×4mm,厚さ0.8mm )の所定位置に坐繰により、パワ
ー半導体(1mm×2mm,厚さ0.2mm )を実装するため
の凹部および集積受動素子1(1mm×2mm,厚さ0.3
4mm )回路基板の同一面側に、集積受動素子2(1mm
×2mm,厚さ0.34mm ),集積受動素子3(1mm×2
mm,厚さ0.34mm )を実装するための凹をパワー半導
体を実装する面に対向する面に形成した。この際、パワ
ー素子を実装するための凹部はパワー素子を実装し、さ
らに回路基板を外部基板に実装した際、外部基板とパワ
ー半導体背面が緊密に接触する様に設計することが放熱
の為に重要で有る。集積受動素子を実装する凹部は回路
基板の外部基板の実装の際障害とならない範囲で設計す
るほかに特別な制限は無い。パワー半導体と集積受動素
子を回路基板の所定凹部にはんだボールを用いて実装し
モジュールとした。モジュールの高さは0.8mm で低背
化が実現されている。また、このモジュールでは回路基
板の両側を集積受動素子の実装に用いているために、さ
らに効率良く小型化が達成されている。さらに、このモ
ジュールを外部基板(ガラスエポキシ配線基板)に実装
しハイブリッドモジュールとした(図4)。パワー半導
体を動作させハイブリッドモジュールのパワー半導体部
の熱抵抗を測定したところ5℃/Wで高放熱が実現され
た。これはパワー半導体で発生した熱がパワー半導体背
面から外部基板に効率良く放散されたためである。
(Embodiment 3) A ceramic circuit board (4 mm) prepared in advance so that the connecting terminals are exposed on the bottom surface of the counterbore.
A recess for mounting a power semiconductor (1 mm × 2 mm, thickness 0.2 mm) and an integrated passive device 1 (1 mm × 2 mm, thickness 0.8 mm) by countersinking at a predetermined position of × 4 mm, thickness 0.8 mm). Three
4mm) Integrated passive device 2 (1mm
× 2mm, thickness 0.34mm), integrated passive device 3 (1mm × 2)
mm, thickness 0.34 mm) is formed on the surface facing the surface on which the power semiconductor is mounted. At this time, in order to dissipate heat, the recess for mounting the power element should be designed so that when the power element is mounted and the circuit board is further mounted on the external board, the external board and the back surface of the power semiconductor are in close contact with each other. Is important. The recess for mounting the integrated passive device is designed within a range that does not hinder the mounting of the external board of the circuit board, and there is no special limitation. The power semiconductor and the integrated passive element were mounted in a predetermined recess of the circuit board using solder balls to form a module. The height of the module is 0.8mm, which realizes a low profile. Further, since both sides of the circuit board are used for mounting the integrated passive element in this module, the miniaturization is achieved more efficiently. Further, this module was mounted on an external board (glass epoxy wiring board) to form a hybrid module (FIG. 4). When the power semiconductor was operated and the thermal resistance of the power semiconductor part of the hybrid module was measured, high heat dissipation was realized at 5 ° C / W. This is because the heat generated in the power semiconductor was efficiently dissipated from the back surface of the power semiconductor to the external substrate.

【0046】(比較例1)実施例1と同様の回路を同様
の寸法の回路基板上に形成した(図5)。この際受動素
子は個別部品を用いた。18個の個別部品を必要とし凹
部に収容しきれないため、パワー半導体実装面に対向す
る面に実装しモジュールとした。モジュールの高さは
1.2mmであり実施例1に比べ約2倍の高さとなった。
(Comparative Example 1) A circuit similar to that of Example 1 was formed on a circuit board having similar dimensions (FIG. 5). At this time, individual components were used as passive elements. Since 18 individual parts are required and cannot be accommodated in the recess, the module is mounted on the surface facing the power semiconductor mounting surface. The height of the module was 1.2 mm, which was about twice as high as that in Example 1.

【0047】(比較例2)実施例1と同様の回路を同様
の回路基板上に形成した(図6)。ただし、外部基板と
の接続はパワー半導体実装面に対向する面で行った。こ
のハイブリッドモジュールのパワー半導体部分の熱抵抗
を測定したところ30℃/Wであった。
(Comparative Example 2) A circuit similar to that of Example 1 was formed on the same circuit board (FIG. 6). However, the connection with the external substrate was made on the surface facing the power semiconductor mounting surface. When the thermal resistance of the power semiconductor portion of this hybrid module was measured, it was 30 ° C./W.

【0048】(実施例4)実施例1と同様のモジュール
を形成し、外部基板へ実装する際にパワー半導体と外部
基板の間に銀ペーストを介在させる構造とした(図
7)。このハイブリッドモジュールのパワー半導体部の
熱抵抗を測定したところ4℃/Wで高放熱が実現され
た。これは銀ペーストによりパワー半導体と外部基板の
熱的接触が促進されたため、パワー半導体で発生した熱
がパワー半導体背面から外部基板に一層効率良く放散さ
れたためである。
(Embodiment 4) A module similar to that of Embodiment 1 was formed, and a silver paste was interposed between the power semiconductor and the external substrate when the module was mounted on the external substrate (FIG. 7). When the thermal resistance of the power semiconductor part of this hybrid module was measured, high heat dissipation was realized at 4 ° C / W. This is because the silver paste promotes thermal contact between the power semiconductor and the external substrate, and the heat generated in the power semiconductor is more efficiently dissipated from the back surface of the power semiconductor to the external substrate.

【0049】[0049]

【発明の効果】本発明によれば、小型・低背の発熱性を
有する集積回路を搭載したハイブリッドモジュールを提
供することができる。
According to the present invention, it is possible to provide a hybrid module having a small-sized and low-profile heat-generating integrated circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に用いる集積受動素子の略断面図であ
る。
FIG. 1 is a schematic cross-sectional view of an integrated passive device used in the present invention.

【図2】本発明の第1の実施例を表す略断面図である。FIG. 2 is a schematic sectional view showing a first embodiment of the present invention.

【図3】本発明の第2の実施例を表す略断面図である。FIG. 3 is a schematic sectional view showing a second embodiment of the present invention.

【図4】本発明の第3の実施例を表す略断面図である。FIG. 4 is a schematic cross-sectional view showing a third embodiment of the present invention.

【図5】本発明の第1の比較例を表す略断面図である。FIG. 5 is a schematic cross-sectional view showing a first comparative example of the present invention.

【図6】本発明の第2の比較例を表す略断面図である。FIG. 6 is a schematic cross-sectional view showing a second comparative example of the present invention.

【図7】本発明の第4の実施例を表す略断面図である。FIG. 7 is a schematic sectional view showing a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…ガラス基板、2…有機絶縁体、3…コンデンサ、4
…インダクタ、5…抵抗、6…金属端子部、7…はんだ
ボール、8…外部基板、9…はんだ接続部、10…パワ
ー半導体、11…集積受動素子、12…セラミック回路
基板、13…凹部、14…回路部品、15…銀ペースト
接続部。
1 ... Glass substrate, 2 ... Organic insulator, 3 ... Capacitor, 4
Inductor, 5 ... Resistor, 6 ... Metal terminal part, 7 ... Solder ball, 8 ... External substrate, 9 ... Solder connection part, 10 ... Power semiconductor, 11 ... Integrated passive element, 12 ... Ceramic circuit board, 13 ... Recessed part, 14 ... Circuit parts, 15 ... Silver paste connection part.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/36 H01L 23/12 B (72)発明者 荻野 雅彦 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 生田目 俊秀 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 元脇 成久 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 綿引 誠次 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 福本 英士 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 古川 陽子 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 赤嶺 均 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 久保 征治 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5E319 AA01 AB05 AB10 AC01 BB02 CC22 GG11 5E336 AA08 AA13 BB02 BC26 CC31 CC60 EE01 GG03 5E344 AA01 AA12 AA17 AA19 BB02 BB04 CC24 DD02 EE02 5F036 AA01 BB21 BC33 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 3/36 H01L 23/12 B (72) Inventor Masahiko Ogino 7-1 Omika-cho, Hitachi-shi, Ibaraki Hitachi, Ltd. Hitachi Research Laboratory (72) Inventor Toshihide Ikutame No. 1-1 Omika-cho, Hitachi City, Ibaraki Prefecture Hitachi Ltd. Hitachi Research Laboratory (72) Inventor Naruhisa Motowaki Omi Mika Hitachi City, Ibaraki Prefecture 7-1-1, Machi, Hitachi Ltd., Hitachi Research Laboratory, Ltd. (72) Inventor, Seiji Watabiki 7-1, 1-1, Omika-cho, Hitachi City, Ibaraki Hitachi Ltd., Hitachi Research Institute, Ltd. (72) Inventor, Eiji Fukumoto 7-1, Omika-cho, Hitachi City, Ibaraki Prefecture Hitachi Ltd. Hitachi Research Laboratory (72) Inventor Yoko Furukawa 7-1, Omika-cho, Hitachi City, Ibaraki Prefecture No. 1 Hitachi Ltd., Hitachi Research Laboratory (72) Inventor Hitoshi Akamine 5-20-1, Kamimizuhonmachi, Kodaira-shi, Tokyo Incorporated Hitachi Ltd. Semiconductor Group (72) Inoue Tsuneo Kodaira, Tokyo 5-20-1 Kamimizuhonmachi, Hitachi Ltd. Semiconductor Group, Inc. (72) Inventor Seiji Kubo 5-20-1 Kamimizuhoncho, Kodaira-shi, Tokyo F-Term within Hitachi Ltd. Semiconductor Group (reference) 5E319 AA01 AB05 AB10 AC01 BB02 CC22 GG11 5E336 AA08 AA13 BB02 BC26 CC31 CC60 EE01 GG03 5E344 AA01 AA12 AA17 AA19 BB02 BB04 CC24 DD02 EE02 5F036 AA01 BB21 BC33

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】少なくとも1つの凹部を有する回路基板
と、前記凹部にフェイスダウン方式で実装された少なく
とも1つの発熱性を有する集積回路と、やはり前記凹部
に実装された少なくとも1つの集積受動素子を有し、外
部基板との電気的接続を前記発熱性を有する集積回路と
同一面側で行い前記集積回路と外部基板が直接あるいは
導電性物質を介して接触する構造としたことを特徴とす
るハイブリッドモジュール。
1. A circuit board having at least one recess, at least one heat-generating integrated circuit mounted in the recess in a face-down manner, and at least one integrated passive element also mounted in the recess. A hybrid having an electric connection with an external substrate on the same surface side as the heat generating integrated circuit, and the integrated circuit and the external substrate are in contact with each other directly or through a conductive material. module.
【請求項2】前記発熱性を有する集積回路と集積受動素
子を実装する凹部が回路基板の同一面側にあることを特
徴とする請求項1のハイブリッドモジュール。
2. The hybrid module according to claim 1, wherein a recess for mounting the heat generating integrated circuit and the integrated passive element is on the same surface side of the circuit board.
【請求項3】前記発熱性を有する集積回路と集積受動素
子を実装する凹部が回路基板の対向する面にあることを
特徴とする請求項1のハイブリッドモジュール。
3. The hybrid module according to claim 1, wherein a recess for mounting the integrated circuit having the heat generating property and an integrated passive device is provided on opposite surfaces of the circuit board.
【請求項4】集積受動素子が前記発熱性を有する集積回
路の同一面と対向する面に実装されていることを特徴と
する請求項1のハイブリッドモジュール。
4. The hybrid module according to claim 1, wherein an integrated passive element is mounted on a surface opposite to the same surface of the heat generating integrated circuit.
【請求項5】発熱性を有する集積回路と外部基板を熱伝
導性の薄膜を介し熱的に接続したことを特徴とする請求
項1のハイブリッドモジュール。
5. The hybrid module according to claim 1, wherein the integrated circuit having a heat generating property and the external substrate are thermally connected to each other through a heat conductive thin film.
【請求項6】凹部を有する回路基板と、前記凹部に実装
された集積回路と、前記凹部に実装された集積受動素子
とを有し、外部基板との電気的接続を前記発熱性を有す
る集積回路と同一面側で行い前記集積回路と外部基板が
直接あるいは導電性物質を介して接触する構造としたこ
とを特徴とするハイブリッドモジュール。
6. A circuit board having a recess, an integrated circuit mounted in the recess, and an integrated passive element mounted in the recess, and an electrical connection with an external substrate having the heat generating property. A hybrid module having a structure in which the integrated circuit and the external substrate are brought into contact with each other directly or through a conductive material on the same surface side as the circuit.
JP2001211537A 2001-07-12 2001-07-12 Hybrid module Pending JP2003031757A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001211537A JP2003031757A (en) 2001-07-12 2001-07-12 Hybrid module
PCT/JP2002/007090 WO2003007374A1 (en) 2001-07-12 2002-07-12 Hybrid module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001211537A JP2003031757A (en) 2001-07-12 2001-07-12 Hybrid module

Publications (1)

Publication Number Publication Date
JP2003031757A true JP2003031757A (en) 2003-01-31

Family

ID=19046833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001211537A Pending JP2003031757A (en) 2001-07-12 2001-07-12 Hybrid module

Country Status (1)

Country Link
JP (1) JP2003031757A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129445A (en) * 2004-09-28 2006-05-18 Fujitsu Media Device Kk Duplexer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129445A (en) * 2004-09-28 2006-05-18 Fujitsu Media Device Kk Duplexer

Similar Documents

Publication Publication Date Title
US7586755B2 (en) Electronic circuit component
US6933601B2 (en) Semiconductor connection substrate
US6897544B2 (en) Capacitor and manufacturing method thereof, semiconductor device and substrate for a semiconductor device
CN102106198B (en) Semiconductor device and method for manufacturing same
US6841862B2 (en) Semiconductor package board using a metal base
US7541265B2 (en) Capacitor material for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
CN1925722B (en) Wiring board construction including embedded ceramic capacitors
JP3359865B2 (en) Electronic interconnect structure and method for manufacturing the same
US7384856B2 (en) Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
US7429510B2 (en) Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
JPH10150274A (en) Method and structure of integrating passive element on flexible film layer
US8362369B2 (en) Wiring board
WO1991010573A1 (en) Multi-metal layer interconnect tape for tape automated bonding
US20050270748A1 (en) Substrate structure integrated with passive components
US7294905B2 (en) Thin film capacitor and electronic circuit component
JPH07263619A (en) Semiconductor device
US20040182602A1 (en) High frequency electronic circuit component
US6525922B2 (en) High performance via capacitor and method for manufacturing same
JP2003031757A (en) Hybrid module
JP2003031756A (en) Hybrid module
US8501575B2 (en) Method of forming multilayer capacitors in a printed circuit substrate
WO2003007374A1 (en) Hybrid module
JP2005150535A (en) Electronic component
JP3709602B2 (en) Thin film multilayer circuit board and manufacturing method thereof
JP2007258544A (en) Wiring board, and manufacturing method thereof