JP2003031756A - Hybrid module - Google Patents

Hybrid module

Info

Publication number
JP2003031756A
JP2003031756A JP2001211534A JP2001211534A JP2003031756A JP 2003031756 A JP2003031756 A JP 2003031756A JP 2001211534 A JP2001211534 A JP 2001211534A JP 2001211534 A JP2001211534 A JP 2001211534A JP 2003031756 A JP2003031756 A JP 2003031756A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
integrated circuit
integrated
circuit
circuit board
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001211534A
Other languages
Japanese (ja)
Inventor
Hitoshi Akamine
Tsuneo Endo
Eiji Fukumoto
Yoko Furukawa
Seiji Kubo
Takao Miwa
Narihisa Motowaki
Toshihide Namatame
Masahiko Ogino
Toshiya Sato
Seiji Watabiki
崇夫 三輪
征治 久保
俊也 佐藤
成久 元脇
陽子 古川
俊秀 生田目
英士 福本
誠次 綿引
雅彦 荻野
均 赤嶺
恒雄 遠藤
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

PROBLEM TO BE SOLVED: To realize miniaturization, reduction of the height and high heat radiation of a hybrid module on which a pyrogenetic integrated element is mounted. SOLUTION: By using an integrated passive element formed by integrating a passive element, a pyrogenetic integrated circuit is mounted on a recessed part formed on a circuit board, so that miniaturization, reduction of the height and high heat radiation are realized. Thus, a small and low-height hybrid module, on which the pyrogenetic integrated circuit is mounted, is realized.

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、回路パターンが形成されたモジュールに係わり、特に発熱性を有する集積回路と集積受動素子を搭載したハイブリッドモジュールに関する。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to a module having a circuit pattern formed, more particularly a hybrid module with an integrated circuit and an integrated passive device having exothermic. 【0002】 【従来の技術】回路基板上に電界効果型トランジスタやパワー半導体等の発熱性を有する集積回路を搭載した従来のハイブリッドモジュールとしては発熱性を有する集積回路に放熱フィンを接続する放熱構造や、発熱性を有する集積回路を回路基板に対してフェイスアップで搭載し集積回路背面全体から回路基板へ放熱を行う方式などが一般的である。 [0002] heat dissipation structure for connecting the radiating fins in an integrated circuit having a heat generating property of the Prior Art Conventional hybrid modules with integrated circuit having a heat generating resistance of the field-effect transistor or a power semiconductor or the like on a circuit board and, such as a method of performing heat radiation from the entire mounting integrated circuits rear face up to the circuit board an integrated circuit to the circuit board having a heat generating resistance is common. 特開平10−50926号公報には、 JP-A-10-50926,
発熱性を有する回路部品を、回路基板の親回路基板と対抗する面側に実装し、回路部品で発生する熱を親回路基板に直接または膜状の熱伝導性部材を介して伝達するようにしたハイブリッドモジュールが記載されている。 The circuit components having a heat generating resistance, mounted on the side against the parent circuit board of the circuit board, so as to transmit via a heat conductive member of the circuit directly the heat generated to the parent circuit board components or membranous hybrid modules is described. 発熱性を有する集積回路で発生した熱は、親回路基板を伝達して放熱される。 Heat generated in an integrated circuit having a heat generating resistance is radiated by transmitting the parent circuit board. 【0003】 【発明が解決しようとする課題】従来技術の放熱フィンを用いて放熱方法は放熱フィンの設置によりハイブリッドモジュール容積が大きくなり小型化に適さない課題があった。 [0003] [INVENTION Problems to be Solved radiating method using the heat radiating fins of the prior art has a problem not suitable for miniaturization hybrid module volume is increased by the installation of the heat radiation fins. また、フェイスアップで回路基板に搭載する場合には、ワイヤボンディング接続となり回路基板側にボンディングエリアを設ける必要があり小型化に適さない。 Further, in the case of mounting on a circuit board in a face-up it is not suitable for miniaturization it is necessary to provide a bonding area on the circuit board side becomes wire bonding connection. また、ワイヤボンディングはインダクタンスが高い問題がある。 Further, wire bonding is higher inductance problems. 発熱性を有する集積回路と回路部品を回路基板の対向する面に搭載する方法は、回路部品の高さのために低背化できない問題があった。 Method of mounting the integrated circuit and the circuit components on opposite sides of a circuit board having a heat generating property, there is a problem that can not be low-profile of for the height of the circuit component. 【0004】本発明の目的は、この様な従来の発熱性の集積回路を搭載するハイブリッドモジュールの課題に鑑み、集積受動素子を用いることにより放熱性が良くしかも小型化,低背化に適したハイブリッドモジュールを提供することにある。 An object of the present invention has been made in view of the problems of the hybrid module mounting an integrated circuit such conventional pyrogenic may moreover miniaturization heat dissipation by using the integrated passive device, suitable for low profile It is to provide a hybrid module. 【0005】 【課題を解決するための手段】前記課題は、少なくとも1つの凹部を有する回路基板と、前記凹部にフェイスダウン方式で実装された少なくとも1つの発熱性を有する集積回路と、少なくとも1つの集積受動素子を有し、外部基板との電気的接続を前記発熱性を有する集積回路と同一面側で行い前記集積回路と外部基板が直接あるいは導電性物質を介して接触する構造としたことを特徴とするハイブリッドモジュールによって解決される。 [0005] Means for Solving the Problems] This object is achieved, a circuit board having at least one recess, and an integrated circuit having at least one exothermic implemented in a face-down manner in the recess, at least one has an integrated passive device, that electrical connection with an external substrate has a structure in which the integrated circuit and the external substrate is performed by an integrated circuit and a same side having the heat generating resistance contacts directly or through a conductive substance It is solved by a hybrid module according to claim. すなわち回路基板に設けた凹部に発熱性を有する集積回路を実装し、集積化受動素子を発熱性を有する反動素子を実装した面に対向する面に実装することにより、従来、回路基板上に実装していた回路部品は不要となる。 That Implement integrated circuit having a heat generating resistance in a recess provided in the circuit board, by mounting the surface facing the surface on which is mounted a reaction element having a heat generating resistance to IPD, conventionally, mounted on the circuit board circuit component that has been become unnecessary. これによって低背化が実現される。 This lower height can be realized. また発熱性を有する集積回路の背面を外部基板に接触させることにより発生した熱を効率よく放熱することができる。 The heat generated by contacting the back of the integrated circuit to an external board having exothermic can be efficiently dissipated. また、発熱性を有する集積回路と外部基板を熱伝導性の薄膜を介し熱的に接続することによっても課題を解決できる。 Further, an integrated circuit and an external board having a heat generating resistance can solve the problem by also thermally connected via the heat conduction of the thin film. 【0006】本発明で使用する集積受動素子は絶縁性の基板上に有機絶縁膜と金属配線及び誘電体材料から構成される、コンデンサ素子,インダクタ素子,抵抗素子から選ばれる複数の素子を含む。 [0006] integrated passive device used in the present invention includes a plurality of elements selected comprised of an organic insulating film and the metal interconnect and dielectric material on a substrate of insulating, capacitor element, an inductor element, a resistor element. 作成方法に特に制限はないが、薄膜配線法を用いて形成することにより精度良くしかも集積度の高い集積受動素子を形成できる。 No particular limitation is imposed on how to create, but precisely moreover possible to form a highly integrated integrated passive devices by forming using a thin-film wiring technique. この様にして形成した集積受動素子は従来の1005回路部品(コンデンサ,インダクタ,抵抗)に対して10倍以上の実装密度となる。 The integrated passive device which is to form the manner conventional 1005 circuit components (capacitors, inductors, resistors) of 10 times or more of the packaging density with respect. ここで、実装密度とは、単位面積当たり搭載できる回路部品の数を表す。 Here, the packing density represents the number of circuit components can be mounted per unit area. ここでコンデンサ素子とは2つの金属電極で無機材料からなる誘電体材料を挟んだ構造の1つあるいは複数のコンデンサ素子と、 Wherein the one or more capacitor elements sandwiched a dielectric material made of an inorganic material in two metal electrodes and the capacitor element,
2つの金属電極で有機材料からなる誘電体材料を挟んだ構造をさす。 It refers to sandwiched a dielectric material made of an organic material with two metal electrodes. 【0007】金属電極は電気抵抗の低い導電性材料が好ましい。 [0007] Metal electrodes are low conductivity materials electric resistance is preferred. 具体的には金,銅,ニッケル,アルミニウム, Specifically gold, copper, nickel, aluminum,
プラチナ,タングステン,モリブデン,鉄,ニオブ,チタン,ニッケル/クロム合金,鉄/ニッケル/クロム合金,窒化タンタル等が挙げられる。 Platinum, tungsten, molybdenum, iron, niobium, titanium, nickel / chromium alloys, iron / nickel / chromium alloy, tantalum nitride, and the like. 特に銅は電気抵抗が小さく好ましい。 In particular copper has low electric resistance preferable. また、金属電極表面は平坦であることが必要で、表面の凹凸が誘電体材料厚さの1/25以下であることが好ましい。 The metal electrode surface must be flat, it is preferable surface unevenness is 1/25 or less of the dielectric material thickness. 金属電極の形成方法としては前記導電性材料を所定の膜厚に成膜した後、レジストパターンを形成しドライまたはウェットエッチングにより形成するほか、レジストパターンを形成後、電解または無電解メッキにより形成してもよい。 After the formation method of the metal electrode was deposited the conductive material to a predetermined thickness to form a resist pattern addition is formed by dry or wet etching, after forming a resist pattern was formed by electrolytic or electroless plating it may be. 【0008】さらに無機材料とは一般にコンデンサ用誘電体材料として用いられているものであれば制限はなく、例えばTa,Mg,Sr等の酸化物が挙げられる。 Furthermore the inorganic materials generally not limited as long as it is used as a dielectric material for capacitor, for example Ta, Mg, include oxides of Sr, and the like.
具体的にはTa 25 ,BsT,SrTiO 3 ,TiO 2 Specifically Ta 2 O 5, BsT, SrTiO 3, TiO 2,
MnO 2 ,Y 23 ,SnO 2 ,MgTiO 3などの酸化物の他、バリウムチタン酸化合物やバリウムチタン酸化合物にジルコニウムや錫をドープした化合物,WO 3 ,S MnO 2, Y 2 O 3, other SnO 2, MgTiO 3 oxides such as compound doped zirconium or tin barium titanate compounds and barium titanate compounds, WO 3, S
rO,混合されたバリウム/ストロンチウムの酸化物, and rO, oxides of mixed barium / strontium,
BaWO 4 ,CeO 2などが挙げられる。 BaWO 4, such as CeO 2 and the like. その形成法も特に制限はなく、スパッタ法,プラズマCVD法などのドライ法,陽極酸化法などのウェット法を用いることもできる。 Its formation method is not particularly limited, a sputtering method, a dry method such as a plasma CVD method, it can also be used wet method such as an anodic oxidation method. その形成法も特に制限はなく、スパッタ法,プラズマCVD法などのドライ法,陽極酸化法などのウェット法を用いることもできる。 Its formation method is not particularly limited, a sputtering method, a dry method such as a plasma CVD method, it can also be used wet method such as an anodic oxidation method. 【0009】本発明のインダクタ素子は、いわゆる誘導性回路要素であれば特に制限はなく、例えば平面に形成されたスパイラル型、さらにはそれを複数個重ねたもの、あるいはソレノイド型などが用いられる。 [0009] The inductor device of the present invention is not particularly limited as long as a so-called inductive circuit element, for example formed spiral on a plane, further those stacked plurality of which, or solenoid or the like is used. 【0010】さらにインダクタ素子および金属配線とは同一の素材であっても異なる素材であっても良く、電気伝導性、および周囲の材料との接着性,形成法などによって適宜選択される。 [0010] may be different materials be the same material as the further inductor element and the metal wiring, electrical conductivity, and adhesion to the surrounding material is appropriately selected depending on the formation method. さらにその形成方法も特に制限されるものではない。 It is not particularly limited further method of forming the same. 例えばスパッタ法などを用いてCu For example, by using a sputtering method Cu
を形成しても良く、周囲の材料との接着性を考慮してその界面にTi,Crなどを形成しても良い。 May form a, Ti at the interface in consideration of the adhesion to the surrounding material may be formed like Cr. 更にスパッタ法などで種膜となる薄膜をCu等で形成した後、電解めっき法などで形成してもかまわない。 After forming further a thin film as a seed film by sputtering method with Cu or the like, it may be formed by electrolytic plating. さらに配線およびインダクタ素子のパターンニング法としては、エッチング法,リフトオフ法などの一般の配線パターンニング法を用いることができる。 As further patterning method of the wiring and the inductor element, it is possible to use an etching method, a general wiring patterning method such as lift-off method. また、Agなどの金属を含有する樹脂ペーストを用いて印刷法などで形成しても良い。 It may also be formed by a printing method using a resin paste containing metal such as Ag. さらに、前記無機誘電体の形成温度が高い場合には、Ptなどの耐酸化性,耐熱性の高い金属を用いることもできる。 Further, when the formation temperature of the inorganic dielectric is high, it is also possible to use oxidation resistance, high heat-resistant metal such as Pt. 【0011】本発明の抵抗素子は、2つの金属電極で抵抗材料を挟んだ構造であり、抵抗材料としては一般に抵抗体材料として用いられているものであれば特に制限はなく、例えばCrSi,TiNなどが用いられる。 [0011] resistance element of the present invention is sandwiched between the resistive material in two metal electrodes is not particularly limited as long as it is generally used as the resistor material as the resistance material, for example CrSi, TiN such as is used. その形成法も特に制限はなく、例えばスパッタ法,プラズマCVD法などが用いられる。 Its formation method is not particularly limited, for example, a sputtering method, a plasma CVD method or the like is used. 【0012】有機絶縁材は一般に半導体用途に用いられる有機材料であれば特に制限はなく、熱硬化性あるいは熱可塑性いずれであっても良い。 [0012] The organic insulating material is generally limited particularly as long as it is an organic material used for semiconductor applications is not, may be either thermosetting or thermoplastic. 例えば、ポリイミド, For example, polyimide,
ポリカーボネート,ポリエステル,ポリテトラフロロエチレン,ポリエチレン,ポリプロピレン,ポリビニリデンフロリド,酢酸セルロース,ポリスルフォン,ポリアクリロニトリル,ポリアミド,ポリアミドイミド,エポキシ,マレイミド,フェノール,シアネート,ポリオレフィン,ポリウレタン及びこれらの化合物を用いることができる。 The use of polycarbonate, polyester, polytetrafluoroethylene, polyethylene, polypropylene, polyvinylidene fluoride, cellulose acetate, polysulfone, polyacrylonitrile, polyamide, polyamideimide, epoxy, maleimide, phenol, cyanate, polyolefins, polyurethanes and these compounds can. これら化合物にアクリルゴム,シリコーンゴム,ニトリルブタジエンゴムなどのゴム成分や、ポリイミドフィラなどの有機化合物フィラやシリカなどの無機フィラを加えた混合物を用いてもよい。 Acrylic rubber such compounds, silicone rubber, or rubber components such as nitrile-butadiene rubber, an inorganic filler such as an organic compound filler or silica, such as polyimide filler mixtures may be used by adding. さらには上記材料を含む感光性材料により形成されていてもよい。 Further it may be formed of a photosensitive material containing the above materials. 【0013】特にポリイミド樹脂は耐熱性や耐薬品性に優れ、感光性を付与されたものは加工性にも優れており好ましい。 [0013] Particularly polyimide resin is excellent in heat resistance and chemical resistance, which has been granted the photosensitive preferred also has excellent processability. また、ベンゾシクロブテン樹脂は誘電正接が低く高周波部品として本発明のコンデンサを使用する場合に好ましい。 Further, benzocyclobutene resin is preferred when using a capacitor of the present invention as a high-frequency component low dielectric loss tangent. 同様に一般式(化1)で示される複数のスチレン基を有する架橋成分を含み、更に重量平均分子量5000以上の高分子量体を含有する低誘電正接樹脂組成物も、伝送ロスが低減され好ましい。 Includes a crosslinking component having a plurality of styrene groups represented similarly by the general formula (1), low dielectric loss tangent resin composition further contains a weight average molecular weight of 5,000 or more high molecular weight material also preferred transmission loss is reduced. この樹脂組成物のスチレン基間を結合する骨格にはメチレン,エチレンなどのアルキレン基を含む炭化水素骨格が好ましい。 Methylene The skeleton of coupling between styrene groups of the resin composition, the hydrocarbon backbone containing an alkylene group such as ethylene are preferable.
具体的に1,2−ビス(p−ビフェニル)エタン、1, Specifically 1,2-bis (p- biphenyl) ethane, 1,
2−ビス(m−ビフェニル)エタンおよびその類似体, 2- bis (m-biphenyl) ethane and analogs thereof,
側鎖にビニル基を有するジビニルベンゼンの単独重合体,スチレン等との共重合体等のオリゴマーが挙げられる。 Homopolymers of divinylbenzene having a vinyl group in its side chain include oligomers and copolymers of styrene. 【0014】 【化1】 [0014] [Formula 1] 【0015】(但し、Rは置換基を有していても良い炭化水素骨格を現わし、R 1は水素,メチル,エチルの何れかを現わし、mは1から4、nは2以上の整数を現わす。)さらにその形成法としては、印刷法,インクジェット法,電子写真法等のパターン印刷法や、フィルム貼り付け法,スピンコート法等で有機絶縁材を形成した後フォト工程やレーザ等でパターンを形成する方法や、それらを組み合わせた方法がある。 [0015] (wherein, R represents a good hydrocarbon backbone may have a substituent current eagle, R 1 is hydrogen, methyl, or a Genwashi ethyl, m is from 1 4, n is 2 or more an integer reveal.) more thereof as the formation method, a printing method, an inkjet method, or pattern printing method such as an electrophotographic method, film sticking method, photolithography or laser after the formation of the organic insulating material by spin coating or the like a method of forming a pattern or the like, there is a method of combining them. 【0016】この他にもエポキシ樹脂,不飽和ポリエステル樹脂,エポキシイソシアネート樹脂,マレイミド樹脂,マレイミドエポキシ樹脂,シアン酸エステル樹脂, [0016] In addition to the epoxy resins, unsaturated polyester resins, epoxy isocyanate resin, maleimide resin, maleimide epoxy resin, cyanate ester resin,
シアン酸エステルエポキシ樹脂,シアン酸エステルマレイミド樹脂,フェノール樹脂,ジアリルフタレート樹脂,ウレタン樹脂,シアナミド樹脂,マレイミドシアナミド樹脂等の各種熱硬化性樹脂や上記樹脂を2種以上組み合わせた材料やさらに無機フィラー等を配合した材料でも良い。 Cyanate ester epoxy resins, cyanate ester-maleimide resin, phenol resin, diallyl phthalate resin, urethane resin, cyanamide resin, maleimide cyanamide materials of various thermosetting resin or the resin combination of two or more of such resins and further an inorganic filler such as or a material obtained by blending. また、上記樹脂に感光性を付与し所定の露光現像プロセスにより応力緩衝層の形状をコントロールすることも可能である。 It is also possible to control the shape of the stress buffer layer by a predetermined exposure and development processes to impart photosensitivity to the resin. 【0017】本発明の絶縁性基板としては集積受動素子を形成できかつ使用条件に耐えられる材料であれば特に制限はない。 [0017] As the insulating substrate of the present invention is not particularly limited as long as the material can withstand can and use conditions forming an integrated passive device. 表面が平滑なガラス基板を用いると微細なパターンが精度良く形成できる、耐熱性,耐薬品性に優れる、誘電損失が低い特性によって優れた集積受動素子が得られる。 Surface can use the formed fine pattern is accurately a smooth glass substrate, heat resistance, excellent chemical resistance, integrated passive device can be obtained that the dielectric loss is distinguished by low characteristics. ここで平滑面とは平均粗さRaが20μm 20μm average roughness Ra to herein as smooth surface
以下の面をさす。 It refers to the following aspects. ガラス材料としては、絶縁性の高いガラス基板であれば特に制限はなく、強度,加工性などを考慮して選択される。 The glass material is not particularly limited as long as high glass substrates having insulating properties, strength, are chosen in consideration of workability. 特にSc,Y,La,Pr,N In particular Sc, Y, La, Pr, N
d,Pm,Sm,Eu,Gd,Tb,Dy,Ho,E d, Pm, Sm, Eu, Gd, Tb, Dy, Ho, E
r,Tm,Yb,Luの群から選ばれた少なくとも1種の希土類元素を含有することが望ましい。 r, Tm, Yb, desirably contains at least one rare earth element selected from the group consisting of Lu. さらには、希土類元素はLn 23 (Lnは希土類元素)の酸化物換算で、ガラス全体に対して0.5 〜20重量%含有し、他の成分としてSiO 2 :40〜80重量%,B 23 :0 Furthermore, in terms of oxide of the rare earth element Ln 2 O 3 (Ln is a rare earth element), and amount of 0.5 to 20 wt% based on the entire glass, SiO 2 as the other components: 40 to 80 wt%, B 2 O 3: 0
〜20重量%,R 2 O (Rはアルカリ金属):0〜20 20 wt%, R 2 O (R is an alkali metal): 0-20
重量%,RO(Rはアルカリ土類金属):0〜20重量%,Al 23 :0〜17重量%を含み、かつR 2 O +R Wt%, RO (R is an alkaline earth metal): 0-20 wt%, Al 2 O 3: 0 to 17 includes weight%, and R 2 O + R
O:10〜30重量%であることが望ましい。 O: it is desirably 10 to 30 wt%. こうすることでガラス基板の強度が大幅に向上し加工性も格段に良好となる。 Strength of the glass substrate also becomes remarkably good workability greatly improved in this way. 【0018】本発明で用いる導電性薄膜として所定の導電性を示す者であれば特に制限はない。 [0018] not particularly limited as long as a conductive thin film used in the present invention a person indicates a predetermined conductivity. 銀ペーストに代表されるダイボンディング材,はんだ,樹脂と金属を複合化した導電性フィルムが一般的である。 Die bonding material typified by silver paste, solder, conductive film of the resin and the metal complexed is common. 【0019】また、本発明においては、回路基板の小型化を妨げない範囲において回路部品も合わせて搭載することも可能である。 [0019] In the present invention, it is also possible to mount also to the circuit components in a range that does not interfere with the miniaturization of the circuit board. この際、回路基板に凹部を設けその内部に実装すれば低背化の観点から望ましい。 In this case, desirable low profile in view of be mounted therein a recess in the circuit board. 【0020】本発明で用いる回路基板には樹脂基板,厚膜配線基板等を使用することができる。 The circuit board used in the present invention may be a resin substrate, a thick film wiring board or the like. 回路基板の凹部形成法に特別な制限は無いが坐繰による方法が簡便である。 There is no particular restriction on the recess formation method of the circuit board is simple method by Suwaku. 【0021】 【発明の実施の形態】以下、本発明を実施例により具体的に説明する。 DETAILED DESCRIPTION OF THE INVENTION Hereinafter, detailed explanation of the present invention through examples. なお、本発明を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。 In all the drawings for describing the present invention, those having the same function are denoted by the same reference numerals, and repeated description thereof will be omitted. 【0022】(集積受動素子の作成例)図1は本発明に用いる集積受動素子の断面図である。 [0022] Figure 1 (Production Example of an integrated passive device) is a sectional view of an integrated passive device used in the present invention. 図1において1はガラス基板(日本電気ガラス,BLC)であり、その厚さは0.3mmである。 1 1 is a glass substrate (Nippon Electric Glass, BLC), a thickness of 0.3 mm. 【0023】図1において2は有機絶縁材であり、感光性ポリイミド(日立化成,HD−6000)を用いている。 [0023] 2 in FIG. 1 is an organic insulating material, photosensitive polyimide (Hitachi Chemical, HD-6000) is used. 【0024】有機絶縁材2の内部に構成されるコンデンサ素子3は全て下部電極3a,誘電体材料3b,上部電極3cからなる3層構造である。 [0024] is a three-layer structure consisting constructed inside of the organic insulating material 2 capacitor element 3 are all lower electrodes 3a, a dielectric material 3b, the upper electrode 3c. 下部電極3aはCu、 Lower electrode 3a is Cu,
誘電体材料3bはTaの酸化物、上部電極3cはCuで構成される。 Oxide dielectric material 3b is Ta, the upper electrode 3c is composed of Cu. 【0025】インダクタ素子4はスパイラル型のインダクタであり、上記コンデンサ素子3の上部電極3aと同一面に形成され、その材料はCuである。 The inductor element 4 is a spiral inductor, is formed on the same surface as the upper electrode 3a of the condenser element 3, the material is Cu. 【0026】抵抗素子5は抵抗体5aと電極5bおよび5cから構成される。 The resistance element 5 is composed of a resistor 5a and electrode 5b and 5c. 抵抗体はTaとTiの化合物であり、電極5bおよび5cはCuからなる。 Resistor is a compound of Ta and Ti, the electrode 5b and 5c is made of Cu. 【0027】図1において有機絶縁体2内部に構成される各素子は、所定の機能を持った回路として成る。 [0027] Each element formed inside the organic insulator 2 in FIG. 1 is made as a circuit having a predetermined function. 【0028】図1において6は外部との接続に用いる金属端子部であり、本図の場合は金属端子部12の上にはんだボール7を搭載してある。 [0028] In FIG 1 6 is a metal terminal portion used for connection with the outside, in the case of this figure are mounted balls 7 solder on the metal terminal 12. 【0029】次に図1の集積受動素子について、その製造方法を述べる。 [0029] Next, the integrated passive device in FIG. 1, describes a method of manufacturing the same. ガラス基板主面上にスパッタ法でCr Cr by sputtering on a glass substrate major surface
を50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。 Was further 500nm deposited Cu and 50nm deposited, which was used as a copper plating feeding seed film. このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。 The Cu film on the negative liquid resist PMER-N-CA1000 (product of Tokyo Ohka) was spin-coated, pre-baked on a hot plate, exposed to form a resist mask through the development process. このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。 It has been 10μm copper electroplating at a current density of 1A / dm to resist opening. この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。 The resist mask is removed after this, to remove copper seed film by copper etching solution Cobra etch (manufactured by Ebara Densan). 更に過マンガン酸系Crエッチング液を用いCr Further Cr using permanganic acid Cr etchant
種膜を除去し下部電極を形成した。 To form a lower electrode to remove seed film. 【0030】次に、バリア膜としてCrを50nmスパッタ法により形成した。 Next, it was formed by a 50nm sputtering Cr as a barrier film. 【0031】次に、前記下部電極上にスパッタ法によりTa 25を500nmの厚さに成膜した。 Next, by forming a Ta 2 O 5 in a thickness of 500nm by sputtering on the lower electrode. このTa 25 The Ta 2 O 5
上にポジ型液状レジストOFPR800,500cp Positive above liquid resist OFPR800,500cp
(東京応化製)を塗布し、乾燥,露光,現像工程を経て誘電体材料のレジストマスクを形成した。 (Manufactured by Tokyo Ohka Kogyo Co., Ltd.) was coated and dried, exposed to form a resist mask of a dielectric material through the development process. 次にCF 4を用いドライエッチングを行い不要部分を除去したのち、 Then after removing the unnecessary parts by dry etching using CF 4,
レジストマスクを除去し、更に不要部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。 The resist mask is removed to form a dielectric material and further permanganic acid Cr etchant etching the barrier layer of the unnecessary portion. 【0032】次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光,現像工程を経て下部電極上の誘電体材料を露出させた。 Next, photosensitive polyimide HD6000 (product by Hitachi Chemical Co., Ltd.) was applied by spin coating, prebaked on a hot plate, exposed, to expose the dielectric material on the lower electrode through the development process. この際、ポリイミドの被覆部が集積受動素子として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口したこのポリイミドを窒素雰囲気中で250℃/2 In this case, 250 ° C. The opening was the polyimide so as to 80μm inward from the scribe area used for covering portions of the polyimide is singulated by cutting the integrated passive device in a nitrogen atmosphere / 2
時間硬化させ10μmの有機絶縁材を形成した。 To form an organic insulating material of 10μm and cured time. 【0033】次にTaN膜を500nmスパッタ法により形成した。 [0033] Next, TaN film was formed by 500nm sputtering. この上にポジ型液状レジストOFPR80 Positive type liquid resist on this OFPR80
0,100cpをスピンコートしプリベークした後、露光,現像してレジストパターンマスクを形成した。 After prebaking was spin-coated 0,100Cp, exposed and developed to form a resist pattern mask. このマスクを使ってTaN膜をCF 4ドライエッチングした。 The TaN film was CF 4 dry etching using this mask. 次にレジストを剥離して複数の抵抗素子を形成した。 Then the resist is removed to form a plurality of resistive elements. 【0034】次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。 [0034] Next, sputtering was further 500nm deposited Cu and 50nm deposited Cr using, which was used as a seed film.
このCu膜上にネガ型液状レジストPMER−N−CA Negative liquid resist on the Cu film PMER-N-CA
1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。 1000 (Tokyo Ohka Kogyo Co., Ltd.) was spin-coated, pre-baked on a hot plate, exposed to form a resist mask through the development process. このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。 It has been 10μm copper electroplating at a current density of 1A / dm to resist opening. この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。 The resist mask is removed after this, to remove copper seed film by copper etching solution Cobra etch (manufactured by Ebara Densan). 更に過マンガン酸系Crエッチング液を用いCr種膜を除去し、上部電極及び抵抗体電極及びインダクタ素子を形成した。 Further removing the Cr seed film using a permanganic acid Cr etchant, to form the upper electrode and the resistor electrodes and the inductor element. 【0035】この上部電極及び抵抗体電極及びインダクタ素子が形成された面に感光性ポリイミドHD6000 The photosensitive polyimide HD6000 to the upper electrode and the resistor electrodes and the inductor elements are formed face
(HDMS製)をスピンコートしプリベークした後、露光,現像して層間接続のための開口部を形成した。 After prebaking was spin coated (HDMS Ltd.), exposed to form an opening for the interlayer connection and developed. この際、ポリイミドの被覆部が集積受動素子として切断して個片化するために用いるスクライブエリアよりも80μ At this time, 80 [mu] than the scribe area used for covering portions of the polyimide is singulated by cutting the integrated passive device
m内側になるように開口した。 m is open so that the inside. さらに、250℃/1h In addition, 250 ℃ / 1h
硬化して有機絶縁材を形成した。 Cured to the formation of the organic insulating material. 【0036】この有機絶縁材表面に金属端子部を形成するため電気めっき用種膜Cr:50nm,Cu:500 The electroplating seed layer for forming a metal terminal part to the organic insulating material surface Cr: 50nm, Cu: 500
nm成膜した。 It was nm film formation. このCu膜上にネガ型液状レジスト材PM Negative liquid resist material PM into the Cu film
ER−N−CA1000(東京応化製)をスピンコートしプリベークの後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきにより10μmのめっき膜を形成した後バリア層として更に2μmの電気ニッケルめっき膜を形成した。 After ER-N-CA1000 (manufactured by Tokyo Ohka Kogyo Co., Ltd.) was spin-coated prebaked, exposure, post-developed to form a plating resist mask, further 2μm of electrolytic nickel as the barrier layer after forming the plating film of 10μm by Cu electroplating to form a plating film. 最後にレジストを剥離し、電気めっき種膜を剥離し、配線および金属端子部を形成した。 Finally the resist is removed, and stripping the electroplating seed film was formed wiring and the metal terminal. 【0037】この金属端子部が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像してはんだボールを形成するための開口部を形成した。 [0037] The after metal terminal portion photosensitive polyimide was formed surface HD6000 (manufactured HDMS) and prebaked by spin coating, exposed to form an opening for forming solder balls by developing. この際、ポリイミドの被覆部が集積受動素子として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。 At this time, the covering portion of the polyimide is opened so as to 80μm inward from the scribe area used for singulation by cutting an integrated passive device. さらに、250℃/1h硬化して有機絶縁材を形成した。 Further, to form an organic insulating material to 250 ° C. / 1h curing. 【0038】上記金属端子部表面に無電解金めっき処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、200μm径の鉛フリーはんだボールを配列しリフロー処理により外部電極を形成した。 [0038] After applying the electroless gold plating treatment to the metal terminal portion surface, after applying solder flux to a predetermined portion by a metal mask to form the external electrodes by arranging the lead-free solder balls 200μm diameter reflow process . 次にバックグラインドにより厚さを0.1mmとした。 Next was 0.1mm thickness by the back grind. 【0039】最後にダイシング装置を用い個片化して集積受動素子を作成した。 [0039] creating the integrated passive elements into pieces using a last dicing apparatus. 【0040】このように、従来単体部品で搭載していたインダクタ,コンデンサ,抵抗などの受動素子を基板上に集積化することで、従来の個別部品実装に比べ受動素子部品の実装密度を1005に比較し約7倍に高めることができる。 [0040] Thus, the inductor was equipped with a conventional single component, a capacitor, a passive element such as a resistance by integrated on a substrate, in 1005 the packaging density of the passive element components than traditional discrete component mounting it can be increased in comparison to approximately 7-fold. これによって回路基板の大型化を最小限にとどめかつ、必要となる受動素子部品を回路基板に設けた凹部に実装可能となり、ハイブリッドモジュールの小型,低背化が達成できる。 This minimizes the size of the circuit board and allows mounting in a recess provided passive element components required in the circuit board, a small hybrid module, lower profile can be achieved. さらには基板に絶縁性の高いガラスを用いることで、各素子の効率の低下を防ぐことができ、従来のシリコン基板を用いたものと比較して約5倍の効率が得られる。 Further by using a glass having high insulating property to the substrate, it is possible to prevent a reduction in efficiency of each element, approximately 5 times more efficient as compared to that using a conventional silicon substrate is obtained. さらにはシリコン基板を用いたものの半分のコストで製造できる。 Further it can be produced at half the cost but using a silicon substrate. さらには、コンデンサ,インダクタ,抵抗などの受動素子をガラス基板の端部よりも内側に形成することにより、集積受動素子の切断時や集積受動素子の実装時に集中的な応力が加わる構成部分をその応力に耐え得るようにし、応力の印加に伴う集積受動素子の破損の発生を大幅に低減させ、信頼性が高く、製造歩留まりが良好な集積受動素子を得ることができる。 Further, the capacitor, the inductor, by a passive element such as a resistor is formed on the inner side than the end portion of the glass substrate, the component parts intensive stress is applied during the mounting of the cutting time and integrated passive elements of the integrated passive device to withstand the stress, significantly reduce the occurrence of damage to the integrated passive device with the application of stress, it is possible to provide a highly reliable, production yield is obtained a good integrated passive device. 【0041】なお、図1は本発明に用いる集積受動素子の一実施例であり、各素子の配置はこれに限定されるものではない。 [0041] Incidentally, FIG. 1 is an example of an integrated passive device used in the present invention, the arrangement of the elements is not limited thereto. 【0042】(実施例1)あらかじめ坐繰底面に接続用端子が露出するよう作成したセラミック回路基板(4mm The ceramic circuit board (4mm created (Example 1) previously Suwaku bottom so that the connection terminals are exposed
×4mm,厚さ0.65mm )の所定位置に坐繰により、パワー半導体(1mm×2mm,厚さ0.2mm )を実装するための凹部を形成した。 × 4 mm, the Suwaku a predetermined position in the thickness 0.65 mm), to form a recess for mounting a power semiconductor (1 mm × 2 mm, thickness 0.2 mm). この際、パワー素子を実装するための凹部はパワー素子を実装し、さらに回路基板を外部基板に実装した際、外部基板とパワー半導体背面が緊密に接触する様に設計することが放熱の為に重要で有る。 In this case, the recess for mounting the power element implements power device, when the further mounting the circuit board to an external substrate, because it is the heat dissipation be designed such that the external substrate and the power semiconductor back surface in intimate contact important and there.
パワー半導体を回路基板の所定凹部にはんだボールを用いて実装し、また集積受動素子(1mm×2mm,厚さ0. It implemented using solder balls power semiconductor to a predetermined recess in the circuit board, also integrated passive device (1 mm × 2 mm, a thickness of 0.
1mm )をパワー半導体を実装した面に対向する面にはんだボールを用いて実装しモジュールとした。 It was implemented module using solder balls to 1mm) on a surface opposed to the surface mounted with the power semiconductor. モジュールの高さは0.8mm で低背化が実現されている。 The height of the module lower profile is realized by 0.8 mm. さらに、このモジュールを外部基板(ガラスエポキシ配線基板)に実装しハイブリッドモジュールとした(図2)。 Further, the hybrid module implements this module to an external substrate (a glass epoxy wiring substrate) (Fig. 2). パワー半導体を動作させハイブリッドモジュールのパワー半導体部の熱抵抗を測定したところ5℃/Wで高放熱が実現された。 High heat dissipation at 5 ° C. / W was measured the thermal resistance of the power semiconductor of the hybrid module is operating the power semiconductor is realized. これはパワー半導体で発生した熱がパワー半導体背面から外部基板に効率良く放散されたためである。 This is because the heat generated in the power semiconductor is efficiently dissipated to the outside the substrate from the power semiconductor back. 【0043】(比較例1)実施例1と同様の回路を同様の寸法の回路基板上に形成した(図3)。 [0043] (Comparative Example 1) and the circuit in the same manner as in Example 1 was formed on a circuit board of the same dimensions (Figure 3). この際受動素子は個別部品を用いた。 In this case the passive element using discrete components. 18個の個別部品をパワー半導体実装面に対向する面に実装しモジュールとした。 Eighteen discrete components mounted on a surface facing the power semiconductor mounting surface is a module. モジュールの高さは1.2mm であり実施例1に比べ約1.5 About the height of the module is compared with the first embodiment is 1.2 mm 1.5
倍の高さとなった。 It became a multiple of the height. 【0044】(比較例2)実施例1と同様の回路を同様の回路基板上に形成した(図4)。 [0044] (Comparative Example 2) was formed on the same circuit board a circuit similar to Example 1 (FIG. 4). ただし、外部基板との接続はパワー半導体実装面に対向する面で行った。 However, connection to the external substrate was performed in the surface facing the power semiconductor mounting surface. このハイブリッドモジュールのパワー半導体部分の熱抵抗を測定したところ30℃/Wであった。 The thermal resistance of the power semiconductor portion of the hybrid module was 30 ° C. / W was measured. 【0045】(実施例2)実施例1と同様のモジュールを形成し、外部基板へ実装する際にパワー半導体と外部基板の間に銀ペーストを介在させる構造とした(図5)。 [0045] (Example 2) form a same module as in Example 1, has a structure of interposing the silver paste between the power semiconductor and the external substrate when mounting the external substrate (Fig. 5). このハイブリッドモジュールのパワー半導体部の熱抵抗を測定したところ4℃/Wで高放熱が実現された。 High heat dissipation is achieved at 4 ° C. / W was measured the thermal resistance of the power semiconductor portion of the hybrid module. これは銀ペーストによりパワー半導体と外部基板の熱的接触が促進されたため、パワー半導体で発生した熱がパワー半導体背面から外部基板に一層効率良く放散されたためである。 This is because the thermal contact of the power semiconductor and the external substrate was promoted by silver paste, because the heat generated in the power semiconductor is more effectively dissipated to the external substrate from a power semiconductor back. 【0046】 【発明の効果】本発明によれば、小型・低背の発熱性を有する集積回路を搭載したハイブリッドモジュールを提供することができる。 [0046] According to the present invention, it is possible to provide a hybrid module with an integrated circuit having a small size and low profile of the heat build-up.

【図面の簡単な説明】 【図1】本発明に用いる集積受動素子の略断面図である。 It is a schematic sectional view of an integrated passive device used in the BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] present invention. 【図2】本発明の第1の実施例を表す略断面図である。 2 is a schematic sectional view showing a first embodiment of the present invention. 【図3】本発明の第1の比較例を表す略断面図である。 3 is a schematic sectional view showing a first comparative example of the present invention. 【図4】本発明の第2の比較例を表す略断面図である。 4 is a schematic sectional view showing a second comparative example of the present invention. 【図5】本発明の第2の実施例を表す略断面図である。 5 is a schematic cross-sectional view showing a second embodiment of the present invention. 【符号の説明】 1…ガラス基板、2…有機絶縁体、3…コンデンサ、4 [Reference Numerals] 1 ... glass substrate, 2 ... organic insulator, 3 ... condenser, 4
…インダクタ、5…抵抗、6…金属端子部、7…はんだボール、8…外部基板、9…はんだ接続部、10…パワー半導体、11…集積受動素子、12…セラミック回路基板、13…凹部、14…回路部品、15…銀ペースト接続部。 ... Inductor, 5 ... resistance, 6 ... metal terminal portions, 7 ... solder balls, 8 ... external substrate, 9 ... solder connection portion, 10 ... power semiconductors, 11 ... integrated passive device, 12 ... ceramic circuit board, 13 ... recess, 14 ... circuit components, 15 ... silver paste connection.

フロントページの続き (72)発明者 荻野 雅彦 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内(72)発明者 生田目 俊秀 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内(72)発明者 元脇 成久 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内(72)発明者 綿引 誠次 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内(72)発明者 福本 英士 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内(72)発明者 古川 陽子 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内(72)発明者 赤嶺 均 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内(72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番1号 株 Of the front page Continued (72) inventor Ogino, Masahiko Hitachi City, Ibaraki Prefecture Omika-cho, seven chome No. 1 Co., Ltd. Hitachi, Ltd. Hitachi the laboratory (72) inventor Toshihide Namatame Hitachi City, Ibaraki Prefecture Omika-cho, seven chome No. 1 Co., Ltd. Hitachi, Ltd. Hitachi the laboratory (72) inventor Motowaki Narihisa Hitachi City, Ibaraki Prefecture Omika-cho, seven chome No. 1 Co., Ltd. Hitachi, Ltd. Hitachi the laboratory (72) inventor Watabiki Makototsugi Hitachi City, Ibaraki Prefecture Omika town seven chome No. 1 Co., Ltd. Hitachi, Ltd. Hitachi the laboratory (72) inventor Fukumoto British officer in Hitachi City, Ibaraki Prefecture Omika-cho, seven chome No. 1 Co., Ltd. Hitachi, Ltd. Hitachi the laboratory (72) inventor Yoko Furukawa Ibaraki prefecture Hitachi Omika-cho, seven chome No. 1 Co., Ltd. Hitachi, Ltd. Hitachi the laboratory (72) inventor Hitoshi Akamine Tokyo Kodaira Josuihon-cho, chome No. 20 No. 1 Co., Ltd. Hitachi semiconductor group (72) inventor Tsuneo Endo Tokyo Kodaira Josuihon-cho, chome No. 20 No. 1 Ltd. 式会社日立製作所半導体グループ内(72)発明者 久保 征治 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内Fターム(参考) 5F036 AA01 BB08 BB21 BC33 In the expression company Hitachi semiconductor group (72) inventor Kubo Seiji Tokyo Kodaira Josuihon-cho, Chome No. 20 No. 1 Co., Ltd. Hitachi semiconductor group in the F-term (reference) 5F036 AA01 BB08 BB21 BC33

Claims (1)

  1. 【特許請求の範囲】 【請求項1】少なくとも1つの凹部を有する回路基板と、前記凹部にフェイスダウン方式で実装された少なくとも1つの発熱性を有する集積回路と、少なくとも1つの集積受動素子を有し、外部基板との電気的接続を前記発熱性を有する集積回路と同一面側で行い前記集積回路と外部基板が直接あるいは導電性物質を介して接触する構造としたことを特徴とするハイブリッドモジュール。 Yes [claimed: 1. A circuit board having at least one recess, and an integrated circuit having at least one exothermic implemented in a face-down manner in the recess, at least one integrated passive device hybrid module is characterized in that it has a structure in which the integrated circuit and the external substrate is performed by an integrated circuit and the same side with the exothermic electrical connection with an external substrate are in contact directly or through a conductive substance . 【請求項2】発熱性を有する集積回路と外部基板を熱伝導性の薄膜を介し熱的に接続したことを特徴とする請求項1のハイブリッドモジュール。 2. A hybrid module according to claim 1, characterized in that the integrated circuit and the external substrate and thermally connected via the heat-conductive thin film having a heat generating property. 【請求項3】凹部を有する回路基板と、前記凹部に実装された集積回路と、少なくとも1つの集積受動素子とを有し、外部基板との電気的接続を前記発熱性を有する集積回路と同一面側で行い前記集積回路と外部基板が直接あるいは導電性物質を介して接触する構造としたことを特徴とするハイブリッドモジュール。 A circuit board having a 3. A recess, an integrated circuit mounted in the recess, and at least one integrated passive component, identical to the integrated circuit electrical connection with an external substrate having the exothermic hybrid modules, characterized in that the integrated circuit and the external substrate is performed by surface side has a structure which is in contact directly or through a conductive substance.
JP2001211534A 2001-07-12 2001-07-12 Hybrid module Pending JP2003031756A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001211534A JP2003031756A (en) 2001-07-12 2001-07-12 Hybrid module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001211534A JP2003031756A (en) 2001-07-12 2001-07-12 Hybrid module
PCT/JP2002/007090 WO2003007374A1 (en) 2001-07-12 2002-07-12 Hybrid module

Publications (1)

Publication Number Publication Date
JP2003031756A true true JP2003031756A (en) 2003-01-31

Family

ID=19046830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001211534A Pending JP2003031756A (en) 2001-07-12 2001-07-12 Hybrid module

Country Status (1)

Country Link
JP (1) JP2003031756A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808073B2 (en) 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808073B2 (en) 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both

Similar Documents

Publication Publication Date Title
US4554229A (en) Multilayer hybrid integrated circuit
US6970362B1 (en) Electronic assemblies and systems comprising interposer with embedded capacitors
US7838410B2 (en) Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
US6165820A (en) Package for electronic devices
US6818469B2 (en) Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
US7727803B2 (en) Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device
US6535398B1 (en) Multichip module substrates with buried discrete capacitors and components and methods for making
US20060137905A1 (en) Multilayer printed wiring board
US20040256731A1 (en) Dielectric composite material
US7227736B2 (en) Capacitor device and method of manufacturing the same
US20020020836A1 (en) Thin film capacitor avoiding short circuit between electrodes
US7002075B2 (en) Intermediate substrate
US20020001937A1 (en) Semiconductor package board using a metal base
US6862189B2 (en) Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
US20070045814A1 (en) Wiring board and ceramic chip to be embedded
US5025114A (en) Multi-layer lead frames for integrated circuit packages
US5480839A (en) Semiconductor device manufacturing method
US20060180342A1 (en) Multilayer substrate and method for producing same
US7262444B2 (en) Power semiconductor packaging method and structure
US6515324B2 (en) Capacitor, capacitor mounting structure, method for manufacturing same, semiconductor device, and method for manufacturing same
US20050185382A1 (en) Substrate for carrying a semiconductor chip and a manufacturing method thereof
EP0009978A1 (en) Hybrid Type integrated circuit device
JPH11126978A (en) Multilayered wiring board
US6897544B2 (en) Capacitor and manufacturing method thereof, semiconductor device and substrate for a semiconductor device
US20050258447A1 (en) Electronic parts and method of manufacturing electronic parts packaging structure