JP2003023216A - Semiconductor element and method for forming semiconductor layer - Google Patents

Semiconductor element and method for forming semiconductor layer

Info

Publication number
JP2003023216A
JP2003023216A JP2001205556A JP2001205556A JP2003023216A JP 2003023216 A JP2003023216 A JP 2003023216A JP 2001205556 A JP2001205556 A JP 2001205556A JP 2001205556 A JP2001205556 A JP 2001205556A JP 2003023216 A JP2003023216 A JP 2003023216A
Authority
JP
Japan
Prior art keywords
layer
mask
semiconductor
base
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001205556A
Other languages
Japanese (ja)
Other versions
JP3789781B2 (en
Inventor
Masayuki Hata
雅幸 畑
Tatsuya Kunisato
竜也 國里
Hiroki Daiho
広樹 大保
Takashi Kano
隆司 狩野
Nobuhiko Hayashi
伸彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001205556A priority Critical patent/JP3789781B2/en
Publication of JP2003023216A publication Critical patent/JP2003023216A/en
Application granted granted Critical
Publication of JP3789781B2 publication Critical patent/JP3789781B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for forming a semiconductor layer capable of easily hetero-growing the semiconductor layer having a low dislocation in a thin film thickness on a substrate. SOLUTION: A semiconductor element comprises a plurality of mask layers 2 formed at a predetermined interval to be brought into contact with an upper surface of a sapphire substrate 1 as a substrate, and to partly expose the substrate 1, a low-temperature buffer layer 3 formed on the upper surface of the substrate 1 exposed between the layers 2, and an undoped GaN layer 4 formed on the layer 3 and the layer 2 and made of a material different from that of the substrate 1. In this case, a thickness of the layer 3 formed near the layer 2 on the upper surface of the exposed substrate 1 is smaller than that of the layer 3 formed at a central part on the upper surface of the exposed substrate 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、半導体素子およ
び半導体層の形成方法に関し、特に、下地上に下地とは
異なる材料からなる半導体層がヘテロ成長によって形成
される半導体素子および半導体層の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor element and a method for forming a semiconductor layer, and more particularly to a semiconductor element and a method for forming a semiconductor layer, in which a semiconductor layer made of a material different from that of the underlayer is formed on the underlayer by hetero growth. Regarding

【0002】[0002]

【従来の技術】従来、下地上に下地とは異なる材料から
なる半導体をヘテロ成長させる技術が知られている。た
とえば、窒化物系半導体の1つであるGaNの結晶成長
では、格子整合する基板が少ないために、サファイア基
板などの異種基板上にヘテロ成長を行っている。この場
合、結晶欠陥の少ない結晶性の良好なGaNを成長させ
るために、従来、基板とGaN層との間に、低温成長に
よるバッファ層を挿入する技術が知られている。
2. Description of the Related Art Conventionally, there has been known a technique for hetero-growing a semiconductor made of a material different from that of the underlayer on the underlayer. For example, in crystal growth of GaN, which is one of nitride-based semiconductors, since few substrates are lattice-matched, hetero growth is performed on a heterogeneous substrate such as a sapphire substrate. In this case, in order to grow GaN with few crystal defects and good crystallinity, a technique of inserting a buffer layer by low temperature growth between the substrate and the GaN layer is conventionally known.

【0003】しかしながら、上記のような低温バッファ
層を用いた場合であっても、低減できる欠陥の密度には
限界があり、さらに転位を低減するのは困難である。そ
こで、従来、GaNを成長する際に、選択横方向成長
(Epitaxial Lateral Overgr
owth:ELOG)法によって転位を低減した下地層
を用いる技術が提案されている。この選択横方向成長に
ついては、たとえば、応用電子物性分科会誌第4巻(1
998)の第53頁〜第58頁および第210頁〜第2
15頁などに開示されている。
However, even when the above low temperature buffer layer is used, there is a limit to the density of defects that can be reduced, and it is difficult to further reduce dislocations. Therefore, conventionally, when GaN is grown, selective lateral overgrowth (Epitaxial Lateral Overgr) is performed.
A technique using an underlayer in which dislocations have been reduced by the owth: ELOG) method has been proposed. Regarding the selective lateral growth, for example, Vol. 4 (1)
998) p. 53-58 and p. 210-2.
It is disclosed on page 15 and the like.

【0004】図23〜図26は、従来の選択横方向成長
を用いた窒化物系半導体層の形成方法の一例を説明する
ための断面図である。次に、図23〜図26を参照し
て、従来の選択横方向成長を用いた窒化物系半導体層の
形成方法の一例について説明する。
23 to 26 are sectional views for explaining an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral overgrowth. Next, with reference to FIGS. 23 to 26, an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral overgrowth will be described.

【0005】まず、図23に示すように、サファイア基
板201上に低温バッファ層202を形成した後、その
低温バッファ層202上に、下地となるGaN層203
を成長させる。
First, as shown in FIG. 23, after forming a low temperature buffer layer 202 on a sapphire substrate 201, a GaN layer 203 as a base is formed on the low temperature buffer layer 202.
Grow.

【0006】次に、図24に示すように、GaN層20
3上の所定領域に、SiO2などからなるストライプ状
(細長状)のマスク層204を形成する。マスク層20
4を選択成長マスクとして、GaN層203を下地層と
して再成長を行うと、GaN層203の露出部には、ま
ず、断面が三角形状のファセット構造を有するGaN層
205が形成される。
Next, as shown in FIG. 24, the GaN layer 20
A stripe-shaped (elongated) mask layer 204 made of SiO 2 or the like is formed in a predetermined region on 3. Mask layer 20
When GaN layer 203 is regrown using 4 as a selective growth mask, a GaN layer 205 having a facet structure with a triangular cross section is first formed in the exposed portion of GaN layer 203.

【0007】さらに、成長が進むと、ファセット構造の
GaN層205が、図25に示すように、結合し、横方
向成長が支配的になる。このため、c軸方向(縦方向)
に延びていた転位はファセット結合部で曲げられて上部
には到達しない。ただし、ファセット結合部上には転位
が残る。
Further, as the growth progresses, the GaN layer 205 having the facet structure is bonded as shown in FIG. 25, and the lateral growth becomes dominant. Therefore, c-axis direction (vertical direction)
The dislocations that had been extended to B are bent at the facet joints and do not reach the upper part. However, dislocations remain on the facet joints.

【0008】さらに、成長が進むと、図26に示すよう
に、ファセット構造の各GaN層205が合体して連続
膜となる。これにより、平坦な上面を有するGaN層2
05が形成される。この平坦化されたGaN層205の
表面に到達する転位は、下地層に比べて大幅に減少され
ている。
When the growth further proceeds, as shown in FIG. 26, the GaN layers 205 having the facet structure are united to form a continuous film. Thereby, the GaN layer 2 having a flat upper surface
05 is formed. The dislocations reaching the surface of the flattened GaN layer 205 are significantly reduced as compared with the underlayer.

【0009】[0009]

【発明が解決しようとする課題】図23〜図26に示し
た従来の窒化物系半導体層の形成方法では、選択横方向
成長によってGaN層205を形成する場合、転位はフ
ァセットが結合するマスク層204の上部に集中的に残
る。このため、転位を少なくするためには、マスク層2
04の幅は小さい方が好ましい。しかし、転位を少なく
するためにマスク層204の幅を小さくすると、下地と
なるGaN層203の露出部分の幅が広くなるので、G
aN層203の露出部分上に形成されるGaNからなる
ファセットも大きく(高く)なる。このため、その大き
なファセットを結合して平坦化するためには、GaN層
205を厚く形成する必要があった。このように、従来
では、薄い膜厚で転位の少ないGaN層205を得るこ
とは困難であった。
In the conventional method for forming a nitride-based semiconductor layer shown in FIGS. 23 to 26, when the GaN layer 205 is formed by selective lateral growth, dislocations are mask layers to which facets are coupled. Concentrate on the top of 204. Therefore, in order to reduce dislocations, the mask layer 2
The width of 04 is preferably small. However, if the width of the mask layer 204 is reduced in order to reduce dislocations, the width of the exposed portion of the GaN layer 203 serving as the base becomes wider, so that G
The facet made of GaN formed on the exposed portion of the aN layer 203 also becomes large (high). Therefore, it was necessary to form the GaN layer 205 thick in order to bond and flatten the large facets. As described above, conventionally, it was difficult to obtain the GaN layer 205 having a small film thickness and few dislocations.

【0010】また、従来では、基板上に直接マスク層を
形成して選択横方向成長を用いてGaN層を成長させる
方法も提案されている。図27は、その従来の提案され
た窒化物系半導体層の形成方法を説明するための断面図
である。図27を参照して、この従来の提案された方法
では、サファイア基板211上に直接SiO2からなる
マスク層212を形成した後、その上にGaNからなる
低温バッファ層213および高温成長のGaN層214
を形成することによって、1回の成長で転位を低減した
GaN層214を形成する。この従来の提案された方法
では、サファイア基板211上に直接マスク層212を
形成するので、下地層がない分、全体の膜厚は薄くな
る。
Also, conventionally, there has been proposed a method of forming a mask layer directly on a substrate and growing a GaN layer by selective lateral growth. FIG. 27 is a sectional view for explaining the conventional method of forming a nitride-based semiconductor layer proposed in the related art. Referring to FIG. 27, in this conventional method proposed, a mask layer 212 made of SiO 2 is directly formed on a sapphire substrate 211, and then a low temperature buffer layer 213 made of GaN and a GaN layer grown at high temperature are formed thereon. 214
Are formed to form the GaN layer 214 in which dislocations are reduced by one growth. In this conventional proposed method, since the mask layer 212 is formed directly on the sapphire substrate 211, the entire film thickness becomes thin because there is no underlying layer.

【0011】しかし、図27に示した従来の提案された
方法では、図23〜図26に示した従来例と同様の問題
が発生する。すなわち、サファイア基板211上に直接
マスク層212を形成して選択横方向成長を行う場合に
おいても、転位を少なくするためには、マスク層212
の幅を小さくする必要がある。しかし、マスク層212
の幅を小さくすると、サファイア基板211の露出面積
が大きくなるので、その露出部分の低温バッファ層21
3上に形成されるGaNからなるファセットが大きく
(高く)なる。このため、その大きなファセットを結合
してGaN層214を平坦化させるためには、GaN層
214を約5μm以上の大きな厚みで形成する必要があ
った。その結果、図27に示した従来の提案された方法
においても、薄い膜厚で転位の少ないGaN層214を
得るのは困難であった。
However, in the conventional proposed method shown in FIG. 27, the same problem as in the conventional example shown in FIGS. 23 to 26 occurs. That is, even when the mask layer 212 is directly formed on the sapphire substrate 211 and the selective lateral growth is performed, in order to reduce dislocations, the mask layer 212 is required.
It is necessary to reduce the width of. However, the mask layer 212
When the width of the low temperature buffer layer 21 is increased, the exposed area of the sapphire substrate 211 is increased.
The facets made of GaN formed on 3 are large (high). Therefore, in order to bond the large facets to flatten the GaN layer 214, it was necessary to form the GaN layer 214 with a large thickness of about 5 μm or more. As a result, it was difficult to obtain a GaN layer 214 with a small film thickness and few dislocations even by the conventionally proposed method shown in FIG.

【0012】また、従来では、AlGaN、InN、I
nGaN、BGaN、BAlGaN、BInGaN、A
lGaInNなどの混晶を厚く成長させる場合には、格
子整合する基板を求めることはより困難である。たとえ
ば、サファイア基板上にInGaNを直接成長させる場
合、格子定数の差が大きいために、InGaN層を厚く
成長させることは困難である。このため、従来では、図
28に示すように、まず、サファイア基板221上にバ
ッファ層222を介してGaN層223を成長させる。
そして、GaN層223上に、マスク層224を形成し
た後、そのマスク層224を選択成長マスクとして、選
択横方向成長させることによって、低転位のGaN層2
25を形成する。そして、その低転位のGaN層225
上に、InGaN層226を成長させていた。このよう
に、選択横方向成長を用いて形成した低転位のGaN層
225上にInGaN層226を成長させることによっ
て、低転位のInGaN層226をある程度厚く成長さ
せることが可能となる。
Further, conventionally, AlGaN, InN, I
nGaN, BGaN, BAlGaN, BInGaN, A
When a mixed crystal such as 1GaInN is grown thick, it is more difficult to find a substrate that is lattice-matched. For example, when InGaN is directly grown on a sapphire substrate, it is difficult to grow the InGaN layer thick because the difference in lattice constant is large. Therefore, conventionally, as shown in FIG. 28, the GaN layer 223 is first grown on the sapphire substrate 221 via the buffer layer 222.
Then, after forming a mask layer 224 on the GaN layer 223, the mask layer 224 is used as a selective growth mask to perform selective lateral growth, whereby the low-dislocation GaN layer 2 is formed.
25 is formed. Then, the low dislocation GaN layer 225
An InGaN layer 226 was grown on top. As described above, by growing the InGaN layer 226 on the low-dislocation GaN layer 225 formed by using the selective lateral growth, the low-dislocation InGaN layer 226 can be grown to a certain thickness.

【0013】図28に示した従来の混晶からなる窒化物
系半導体層の形成方法では、上記のように、転位の少な
いInGaN層226を得るために、下地層として選択
横方向成長を用いて低転位のGaN層225を形成する
必要がある。このため、図28に示した従来例では、全
体の厚みが大きくなり、その結果、全体として薄い膜厚
で転位の少ないInGaN層226を得るのは困難であ
った。また、図28に示した従来の混晶からなる窒化物
系半導体層の形成方法では、選択横方向成長を用いて形
成したGaN層225を下地層として、さらにInGa
N層226を成長させるので、工程が複雑になるという
問題点もあった。
In the conventional method for forming a nitride-based semiconductor layer made of a mixed crystal shown in FIG. 28, as described above, in order to obtain the InGaN layer 226 with few dislocations, selective lateral overgrowth is used as an underlayer. It is necessary to form the low dislocation GaN layer 225. For this reason, in the conventional example shown in FIG. 28, the total thickness becomes large, and as a result, it was difficult to obtain an InGaN layer 226 having a thin film thickness and few dislocations as a whole. Further, in the conventional method for forming a nitride-based semiconductor layer made of a mixed crystal shown in FIG. 28, the GaN layer 225 formed by selective lateral growth is used as an underlayer, and InGa is further added.
Since the N layer 226 is grown, there is a problem that the process becomes complicated.

【0014】この発明は上記のような課題を解決するた
めになされたものであり、この発明の1つの目的は、下
地上に、低転位の半導体層を薄い膜厚で容易にヘテロ成
長させることが可能な半導体層の形成方法を提供するこ
とである。
The present invention has been made to solve the above problems, and one object of the present invention is to easily hetero-grow a low dislocation semiconductor layer with a small film thickness on an underlayer. A method of forming a semiconductor layer is provided.

【0015】この発明のもう1つの目的は、下地上に、
薄い膜厚で低転位の半導体層をヘテロ成長により形成す
ることが可能な構造を有する半導体素子を提供すること
である。
Another object of the present invention is to
It is an object of the present invention to provide a semiconductor element having a structure capable of forming a semiconductor layer having a small film thickness and low dislocation by hetero growth.

【0016】[0016]

【課題を解決するための手段】上記目的を達成するため
に、この発明の第1の局面による半導体素子は、下地の
上面に接触するとともに、下地の一部を露出するよう
に、所定の間隔を隔てて形成された複数のマスク層と、
マスク層間に露出された下地の上面上に形成されたバッ
ファ層と、バッファ層上およびマスク層上に形成され、
下地とは異なる材料からなる半導体層とを備え、露出さ
れた下地の上面上のマスク層の近傍に形成されたバッフ
ァ層の厚みは、露出された下地の上面上の中央部に形成
されたバッファ層の厚みよりも小さい。
In order to achieve the above object, the semiconductor element according to the first aspect of the present invention has a predetermined interval so as to contact the upper surface of the base and expose a part of the base. A plurality of mask layers formed by separating the
A buffer layer formed on the upper surface of the base exposed between the mask layers, and formed on the buffer layer and the mask layer,
The thickness of the buffer layer formed in the vicinity of the mask layer on the upper surface of the exposed base is equal to that of the buffer layer formed in the central portion on the upper surface of the exposed base. Less than layer thickness.

【0017】この第1の局面による半導体素子では、上
記のように、露出された下地の上面上のマスク層の近傍
に形成されたバッファ層の厚みが、露出された下地の上
面上の中央部に形成されたバッファ層の厚みよりも小さ
くなるように形成することによって、そのバッファ層上
に半導体層を成長させる際に、バッファ層の厚みが大き
い中央部では、半導体層の成長が速くなるとともに、バ
ッファ層の厚みが小さいマスク層の近傍では半導体層の
成長が遅くなる。それによって、半導体層は成長初期段
階から台形状に成長しやすくなるとともに、その台形状
の半導体層の側面が徐々に横方向に成長する。これによ
り、半導体層の成長初期段階から横方向成長が促進され
るので、半導体層の成長初期段階から転位が横方向へ曲
げられる。その結果、半導体層の成長初期段階から縦方
向に伝播する転位を低減することができるので、下地上
に低転位の半導体層を薄い膜厚でヘテロ成長させること
ができる。
In the semiconductor device according to the first aspect, as described above, the thickness of the buffer layer formed in the vicinity of the mask layer on the upper surface of the exposed underlayer is equal to the central portion on the upper surface of the exposed underlayer. When the semiconductor layer is grown on the buffer layer by being formed so as to have a thickness smaller than that of the buffer layer formed in, the growth of the semiconductor layer becomes faster in the central part where the thickness of the buffer layer is large. In the vicinity of the mask layer where the thickness of the buffer layer is small, the growth of the semiconductor layer becomes slow. As a result, the semiconductor layer easily grows into a trapezoidal shape from the initial stage of growth, and the side surfaces of the trapezoidal semiconductor layer gradually grow in the lateral direction. This promotes lateral growth from the initial stage of growth of the semiconductor layer, so that dislocations are bent laterally from the initial stage of growth of the semiconductor layer. As a result, it is possible to reduce dislocations propagating in the vertical direction from the initial stage of growth of the semiconductor layer, so that a semiconductor layer having a low dislocation can be hetero-grown with a small film thickness on the underlayer.

【0018】この発明の第2の局面による半導体素子
は、下地の上面に接触するとともに、下地の一部を露出
するように、所定の間隔を隔てて形成された複数のマス
ク層と、マスク層間に露出された下地の上面上に形成さ
れたバッファ層と、露出された下地上、バッファ層上お
よびマスク層上に形成され、下地とは異なる材料からな
る半導体層とを備え、バッファ層は、マスク層間に露出
された下地の上面上の中央部に実質的に同じ厚みで形成
されるとともに、露出された下地の上面上のマスク層の
近傍には形成されていない。
A semiconductor element according to a second aspect of the present invention includes a plurality of mask layers formed at a predetermined interval so as to contact an upper surface of a base and expose a part of the base, and a mask interlayer. A buffer layer formed on the upper surface of the exposed underlayer, and a semiconductor layer formed on the exposed underlayer, the buffer layer and the mask layer and made of a material different from that of the underlayer. It is formed with substantially the same thickness in the central portion on the upper surface of the underlayer exposed between the mask layers, and is not formed in the vicinity of the mask layer on the exposed upper surface of the underlayer.

【0019】この第2の局面による半導体素子では、上
記のように、バッファ層を、マスク層間に露出された下
地の上面上の中央部に実質的に同じ厚みで形成するとと
もに、露出された下地の上面上のマスク層の近傍には形
成しないことによって、そのバッファ層上に半導体層を
成長させる際に、バッファ層の厚みが大きい中央部で
は、半導体層の成長が速くなるとともに、バッファ層の
厚みがないマスク層の近傍では、半導体層の成長が遅く
なる。それによって、半導体層は成長初期段階から台形
状に成長しやすくなるとともに、その台形状の半導体層
の側面が徐々に横方向に成長する。これにより、半導体
層の成長初期段階から横方向成長が促進されるので、半
導体層の成長初期段階から転位が横方向へ曲げられる。
その結果、半導体層の成長初期段階から縦方向に伝播す
る転位を低減することができるので、下地上に低転位の
半導体層を薄い膜厚でヘテロ成長させることができる。
In the semiconductor element according to the second aspect, as described above, the buffer layer is formed with substantially the same thickness in the central portion on the upper surface of the underlayer exposed between the mask layers, and the exposed underlayer is formed. By not forming in the vicinity of the mask layer on the upper surface of the buffer layer, when the semiconductor layer is grown on the buffer layer, the growth of the semiconductor layer becomes faster in the central portion where the thickness of the buffer layer is large, and In the vicinity of the mask layer having no thickness, the growth of the semiconductor layer becomes slow. As a result, the semiconductor layer easily grows into a trapezoidal shape from the initial stage of growth, and the side surfaces of the trapezoidal semiconductor layer gradually grow in the lateral direction. This promotes lateral growth from the initial stage of growth of the semiconductor layer, so that dislocations are bent laterally from the initial stage of growth of the semiconductor layer.
As a result, it is possible to reduce dislocations propagating in the vertical direction from the initial stage of growth of the semiconductor layer, so that a semiconductor layer having a low dislocation can be hetero-grown with a small film thickness on the underlayer.

【0020】上記の半導体素子において、好ましくは、
隣接するマスク層間の最短距離は、隣接するマスク層間
に位置する下地の露出部の幅よりも小さい。このように
構成すれば、マスク層をマスクとして、下地上にバッフ
ァ層を形成する場合に、下地の露出部のうち上方にマス
ク層が形成されている部分では、原料が届きにくくな
る。これにより、下地の露出部のうち上方にマスク層が
形成されている部分では、下地の露出部のうち上方にマ
スク層が形成されていない部分に形成されるバッファ層
よりも厚みが小さいバッファ層が形成されるか、また
は、バッファ層が形成されない。そして、このようなバ
ッファ層を用いて半導体層を形成すれば、半導体層は成
長初期段階から台形状に成長しやすくなる。これによ
り、容易に、成長初期段階から台形状の半導体層を形成
することができる。
In the above semiconductor device, preferably
The shortest distance between the adjacent mask layers is smaller than the width of the exposed portion of the base located between the adjacent mask layers. According to this structure, when the buffer layer is formed on the underlayer using the mask layer as a mask, the raw material is less likely to reach the exposed portion of the underlayer where the mask layer is formed above. As a result, in the portion of the exposed underlying portion where the mask layer is formed, the buffer layer having a smaller thickness than the buffer layer formed in the exposed portion of the underlying portion where the mask layer is not formed above. Or the buffer layer is not formed. When the semiconductor layer is formed using such a buffer layer, the semiconductor layer easily grows into a trapezoidal shape from the initial stage of growth. Thereby, the trapezoidal semiconductor layer can be easily formed from the initial stage of growth.

【0021】この場合、好ましくは、マスク層は、下地
の露出部の上方に突出したオーバーハング部を有する。
このように構成すれば、オーバーハング部下に位置する
下地の上面に原料が届きにくくなるので、オーバーハン
グ部下に位置する下地の上面にバッファ層が形成されに
くくなる。これにより、容易に、オーバーハング部下に
位置する下地の上面に形成されるバッファ層の厚みを他
の部分よりも小さくしたり、オーバーハング部下に位置
する下地の上面にバッファ層が形成されないようにする
ことができる。
In this case, preferably, the mask layer has an overhang portion protruding above the exposed portion of the base.
According to this structure, the raw material is less likely to reach the upper surface of the underlayer located under the overhang portion, and thus the buffer layer is less likely to be formed on the upper surface of the underlayer located under the overhang portion. Thereby, it is possible to easily reduce the thickness of the buffer layer formed on the upper surface of the underlayer located under the overhang portion to be smaller than that of other portions, and prevent the buffer layer from being formed on the upper surface of the underlayer located under the overhang portion. can do.

【0022】上記のオーバーハング部を有する構成にお
いて、マスク層のオーバーハング部下に位置するバッフ
ァ層の厚みは、隣接するマスク層間の最短距離部下に位
置するバッファ層の厚みよりも小さくてもよい。さら
に、この場合、好ましくは、マスク層のオーバーハング
部下に位置するバッファ層の厚みは、隣接するマスク層
間の最短距離部から遠くなるにしたがって、実質的に同
じ割合で小さくなる。
In the above structure having the overhang portion, the thickness of the buffer layer located under the overhang portion of the mask layer may be smaller than the thickness of the buffer layer located under the shortest distance portion between the adjacent mask layers. Further, in this case, preferably, the thickness of the buffer layer located below the overhang portion of the mask layer decreases substantially at the same ratio as the distance from the shortest distance portion between the adjacent mask layers increases.

【0023】また、上記のオーバーハング部を有する構
成において、バッファ層は、マスク層間に露出された下
地の上面の中央部上に実質的に同じ厚みで形成されると
ともに、マスク層のオーバーハング部下に位置する下地
の上面上には形成されていなくてもよい。
Further, in the above structure having the overhang portion, the buffer layer is formed with substantially the same thickness on the central portion of the upper surface of the base exposed between the mask layers, and the buffer layer is formed under the overhang portion. Need not be formed on the upper surface of the underlying layer.

【0024】なお、上記のオーバーハング部を有する構
成において、好ましくは、マスク層の少なくとも一部
は、逆台形形状を有する。
In the above structure having the overhang portion, at least a part of the mask layer preferably has an inverted trapezoidal shape.

【0025】また、上記の半導体層の形成方法におい
て、好ましくは、下地は、基板を含み、マスク層は、基
板の上面に接触するように形成されている。このように
構成すれば、下地上に直接薄い膜厚で低転位の半導体層
をヘテロ成長させることができる。この場合、基板は、
好ましくは、窒素を含まない3−5族半導体基板、4族
半導体基板、サファイア基板、スピネル基板、SiC基
板および水晶基板からなるグループより選択される1つ
の基板を含む。このような基板を用いれば、容易に、基
板上に直接半導体層をヘテロ成長させることができる。
In the above method of forming a semiconductor layer, preferably, the underlayer includes a substrate, and the mask layer is formed so as to contact the upper surface of the substrate. According to this structure, it is possible to hetero-grow a thin dislocation semiconductor layer directly on the base with a small film thickness. In this case, the substrate is
Preferably, it includes one substrate selected from the group consisting of a group 3-5 semiconductor substrate containing no nitrogen, a group 4 semiconductor substrate, a sapphire substrate, a spinel substrate, a SiC substrate and a quartz substrate. By using such a substrate, it is possible to easily hetero-grow a semiconductor layer directly on the substrate.

【0026】また、上記の半導体素子において、好まし
くは、マスク層の上面近傍における半導体層の転位密度
は、下地の上面近傍における半導体層の転位密度よりも
小さい。このように構成すれば、マスク層の上面近傍で
すでに転位密度が小さくなっているので、半導体層の成
長初期段階から容易に転位を低減することができる。こ
の場合、マスク層の上面近傍における半導体層の転位密
度は、下地の上面近傍における半導体層の転位密度の1
/2以下であるのが好ましい。
In the above semiconductor element, preferably, the dislocation density of the semiconductor layer near the upper surface of the mask layer is smaller than the dislocation density of the semiconductor layer near the upper surface of the underlayer. According to this structure, since the dislocation density is already small near the upper surface of the mask layer, the dislocation can be easily reduced from the initial stage of growth of the semiconductor layer. In this case, the dislocation density of the semiconductor layer near the upper surface of the mask layer is 1 of the dislocation density of the semiconductor layer near the upper surface of the underlayer.
It is preferably / 2 or less.

【0027】また、上記の半導体素子において、半導体
層は、窒化物系半導体層を含んでいてもよい。このよう
に構成すれば、窒化物系半導体層の成長初期段階から横
方向成長が促進されるので、下地上に低転位の窒化物系
半導体層を薄い膜厚でヘテロ成長させることができる。
In the above semiconductor device, the semiconductor layer may include a nitride semiconductor layer. According to this structure, lateral growth is promoted from the initial stage of growth of the nitride-based semiconductor layer, so that the nitride-based semiconductor layer with low dislocation can be hetero-grown with a small film thickness on the underlayer.

【0028】また、上記の半導体素子において、好まし
くは、バッファ層は、半導体層の成長温度よりも低い成
長温度で形成されている。このように構成すれば、オー
バーハング部下に位置する下地の上面に原料が届きにく
くなるので、オーバーハング部下に位置する下地の上面
に半導体層が形成されにくくなる。これにより、容易
に、オーバーハング部下に位置する下地の上面に形成さ
れる部分の厚みが他の部分よりも小さいバッファ層を形
成することができる。
In the above semiconductor element, preferably, the buffer layer is formed at a growth temperature lower than the growth temperature of the semiconductor layer. According to this structure, the raw material is less likely to reach the upper surface of the underlayer located under the overhang portion, and thus the semiconductor layer is less likely to be formed on the upper surface of the underlayer located under the overhang portion. Accordingly, it is possible to easily form the buffer layer in which the thickness of the portion formed on the upper surface of the underlayer located under the overhang portion is smaller than that of the other portions.

【0029】上記の半導体層素子において、好ましく
は、半導体層上に形成され、素子領域を有する半導体素
子層をさらに備える。このように構成すれば、下地上に
薄い膜厚で形成された低転位の半導体層上に、素子領域
を有する半導体素子層を成長させることができるので、
良好な素子特性を有する半導体素子層を容易に形成する
ことができる。その結果、厚みが薄く、かつ、良好な素
子特性を有する半導体素子を形成することができる。
The above semiconductor layer device preferably further includes a semiconductor device layer formed on the semiconductor layer and having a device region. According to this structure, the semiconductor element layer having the element region can be grown on the low-dislocation semiconductor layer formed on the base with a small film thickness.
A semiconductor element layer having good element characteristics can be easily formed. As a result, it is possible to form a semiconductor element which is thin and has good element characteristics.

【0030】この発明の第3の局面による半導体層の形
成方法は、下地の上面に接触するとともに、下地の一部
を露出するように、所定の間隔を隔てて複数のマスク層
を形成する工程と、下地の上面上にバッファ層を形成す
る工程と、バッファ層上およびマスク層上に、下地とは
異なる材料からなる半導体層を形成する工程とを備え、
下地の上面上のマスク層の近傍に形成されたバッファ層
の厚みが、下地の上面上の中央部に形成されたバッファ
層の厚みよりも小さい。
In the method for forming a semiconductor layer according to the third aspect of the present invention, a step of forming a plurality of mask layers at a predetermined interval so as to contact the upper surface of the base and expose a part of the base. And a step of forming a buffer layer on the upper surface of the base, and a step of forming a semiconductor layer made of a material different from that of the base on the buffer layer and the mask layer,
The thickness of the buffer layer formed in the vicinity of the mask layer on the upper surface of the underlayer is smaller than the thickness of the buffer layer formed in the central portion on the upper surface of the underlayer.

【0031】この第3の局面による半導体層の形成方法
では、上記のように、露出された下地の上面上のマスク
層の近傍に形成されたバッファ層の厚みが、露出された
下地の上面上の中央部に形成されたバッファ層の厚みよ
りも小さくなるように形成することによって、そのバッ
ファ層上に半導体層を成長させる際に、バッファ層の厚
みが大きい中央部では、半導体層の成長が速くなるとと
もに、バッファ層の厚みが小さいマスク層の近傍では、
半導体層の成長が遅くなる。それによって、半導体層は
成長初期段階から台形状に成長しやすくなるとともに、
その台形状の半導体層の側面が徐々に横方向に成長す
る。これにより、半導体層の成長初期段階から横方向成
長が促進されるので、半導体層の成長初期段階から転位
が横方向へ曲げられる。その結果、半導体層の成長初期
段階から縦方向に伝播する転位を低減することができる
ので、下地上に低転位の半導体層を薄い膜厚でヘテロ成
長させることができる。
In the method for forming a semiconductor layer according to the third aspect, as described above, the thickness of the buffer layer formed in the vicinity of the mask layer on the upper surface of the exposed underlayer is equal to that on the exposed upper surface of the underlayer. The thickness of the buffer layer formed in the central portion of the buffer layer is smaller than that of the buffer layer. It becomes faster and near the mask layer where the buffer layer thickness is small,
The growth of the semiconductor layer slows down. This makes it easier for the semiconductor layer to grow into a trapezoidal shape from the initial growth stage, and
The side surface of the trapezoidal semiconductor layer gradually grows in the lateral direction. This promotes lateral growth from the initial stage of growth of the semiconductor layer, so that dislocations are bent laterally from the initial stage of growth of the semiconductor layer. As a result, it is possible to reduce dislocations propagating in the vertical direction from the initial stage of growth of the semiconductor layer, so that a semiconductor layer having a low dislocation can be hetero-grown with a small film thickness on the underlayer.

【0032】この発明の第4の局面による半導体層の形
成方法は、下地の上面に接触するとともに、下地の一部
を露出するように、所定の間隔を隔てて複数のマスク層
を形成する工程と、下地の上面上にバッファ層を形成す
る工程と、バッファ層上およびマスク層上に、下地とは
異なる材料からなる半導体層を形成する工程とを備え、
バッファ層は、下地の上面上の中央部に実質的に同じ厚
みで形成されるとともに、下地の上面上のマスク層の近
傍には形成されていない。
In the method for forming a semiconductor layer according to the fourth aspect of the present invention, a step of forming a plurality of mask layers at a predetermined interval so as to contact the upper surface of the base and expose a part of the base. And a step of forming a buffer layer on the upper surface of the base, and a step of forming a semiconductor layer made of a material different from that of the base on the buffer layer and the mask layer,
The buffer layer is formed in the central portion on the upper surface of the underlayer with substantially the same thickness, and is not formed in the vicinity of the mask layer on the upper surface of the underlayer.

【0033】この第4の局面による半導体層の形成方法
では、上記のように、バッファ層を、マスク層間に露出
された下地の上面上の中央部に実質的に同じ厚みで形成
するとともに、露出された下地の上面上のマスク層の近
傍には形成しないことによって、そのバッファ層上に半
導体層を成長させる際に、バッファ層の厚みが大きい中
央部では、半導体層の成長が速くなるとともに、バッフ
ァ層の厚みがないマスク層の近傍では、半導体層の成長
が遅くなる。それによって、半導体層は成長初期段階か
ら台形状に成長しやすくなるとともに、その台形状の半
導体層の側面が徐々に横方向に成長する。これにより、
半導体層の成長初期段階から横方向成長が促進されるの
で、半導体層の成長初期段階から転位が横方向へ曲げら
れる。その結果、半導体層の成長初期段階から縦方向に
伝播する転位を低減することができるので、下地上に低
転位の半導体層を薄い膜厚でヘテロ成長させることがで
きる。
In the method for forming a semiconductor layer according to the fourth aspect, as described above, the buffer layer is formed in the central portion on the upper surface of the underlayer exposed between the mask layers to have substantially the same thickness, and is exposed. By not forming in the vicinity of the mask layer on the upper surface of the underlying layer, when the semiconductor layer is grown on the buffer layer, the growth of the semiconductor layer becomes faster in the central portion where the thickness of the buffer layer is large, In the vicinity of the mask layer, where the buffer layer is not thick, the growth of the semiconductor layer is slow. As a result, the semiconductor layer easily grows into a trapezoidal shape from the initial stage of growth, and the side surfaces of the trapezoidal semiconductor layer gradually grow in the lateral direction. This allows
Since the lateral growth is promoted from the initial growth stage of the semiconductor layer, dislocations are bent laterally from the initial growth stage of the semiconductor layer. As a result, it is possible to reduce dislocations propagating in the vertical direction from the initial stage of growth of the semiconductor layer, so that a semiconductor layer having a low dislocation can be hetero-grown with a small film thickness on the underlayer.

【0034】上記の半導体層の形成方法において、好ま
しくは、隣接するマスク層間の最短距離は、隣接するマ
スク層間に位置する下地の露出部の幅よりも小さい。こ
のように構成すれば、マスク層をマスクとして、下地上
にバッファ層を形成する場合に、下地の露出部のうち上
方にマスク層が形成されている部分では、原料が届きに
くくなる。これにより、下地の露出部のうち上方にマス
ク層が形成されている部分では、下地の露出部のうち上
方にマスク層が形成されていない部分に形成されるバッ
ファ層よりも厚みが小さいバッファ層が形成されるか、
または、バッファ層が形成されない。そして、このよう
なバッファ層を用いて半導体層を形成すれば、半導体層
は成長初期段階から台形状に成長しやすくなる。これに
より、容易に、成長初期段階から台形状の半導体層を形
成することができる。
In the above method of forming a semiconductor layer, preferably, the shortest distance between the adjacent mask layers is smaller than the width of the exposed portion of the base located between the adjacent mask layers. According to this structure, when the buffer layer is formed on the underlayer using the mask layer as a mask, the raw material is less likely to reach the exposed portion of the underlayer where the mask layer is formed above. As a result, in the portion of the exposed underlying portion where the mask layer is formed, the buffer layer having a smaller thickness than the buffer layer formed in the exposed portion of the underlying portion where the mask layer is not formed above. Is formed,
Alternatively, the buffer layer is not formed. When the semiconductor layer is formed using such a buffer layer, the semiconductor layer easily grows into a trapezoidal shape from the initial stage of growth. Thereby, the trapezoidal semiconductor layer can be easily formed from the initial stage of growth.

【0035】この場合、好ましくは、マスク層は、下地
の露出部の上方に突出したオーバーハング部を有する。
このように構成すれば、オーバーハング部下に位置する
下地の上面に原料が届きにくくなるので、オーバーハン
グ部下に位置する下地の上面にバッファ層が形成されに
くくなる。これにより、容易に、オーバーハング部下に
位置する下地の上面に形成されるバッファ層の厚みを他
の部分よりも小さくしたり、オーバーハング部下に位置
する下地の上面にバッファ層が形成されないようにする
ことができる。
In this case, preferably, the mask layer has an overhang portion protruding above the exposed portion of the base.
According to this structure, the raw material is less likely to reach the upper surface of the underlayer located under the overhang portion, and thus the buffer layer is less likely to be formed on the upper surface of the underlayer located under the overhang portion. Thereby, it is possible to easily reduce the thickness of the buffer layer formed on the upper surface of the underlayer located under the overhang portion to be smaller than that of other portions, and prevent the buffer layer from being formed on the upper surface of the underlayer located under the overhang portion. can do.

【0036】上記の半導体層の形成方法において、好ま
しくは、半導体層上に、素子領域を有する半導体素子層
を成長させる工程をさらに備える。このように構成すれ
ば、下地上に薄い膜厚で形成された低転位の半導体層上
に、素子領域を有する半導体素子層を成長させることが
できるので、良好な素子特性を有する半導体素子層を容
易に形成することができる。その結果、厚みが薄く、か
つ、良好な素子特性を有する半導体素子を形成すること
ができる。
The above-mentioned method for forming a semiconductor layer preferably further includes a step of growing a semiconductor element layer having an element region on the semiconductor layer. According to this structure, the semiconductor element layer having the element region can be grown on the low-dislocation semiconductor layer formed with a small film thickness on the base, so that the semiconductor element layer having good element characteristics can be obtained. It can be easily formed. As a result, it is possible to form a semiconductor element which is thin and has good element characteristics.

【0037】[0037]

【発明の実施の形態】以下、本発明を具体化した実施形
態を図面に基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0038】(第1実施形態)図1は、本発明の第1実
施形態による窒化物系半導体層の形成方法を説明するた
めの断面図である。図2は、図1に示した第1実施形態
の窒化物系半導体層の形成方法を用いて製造した半導体
レーザ素子を示した断面図である。
(First Embodiment) FIG. 1 is a sectional view for explaining a method for forming a nitride-based semiconductor layer according to a first embodiment of the present invention. FIG. 2 is a cross-sectional view showing a semiconductor laser device manufactured by using the method for forming the nitride-based semiconductor layer of the first embodiment shown in FIG.

【0039】まず、図1を参照して、第1実施形態の窒
化物系半導体層の形成方法について説明する。この第1
実施形態では、まず、下地としてのサファイア基板1の
上面上に直接、SiNからなるマスク層2を形成する。
このマスク層2は、オーバーハング部2aを有する逆メ
サ形状(逆台形形状)に形成する。このマスク層2で
は、隣接するマスク層2間の最短距離が、隣接するマス
ク層2間に位置するサファイア基板1の露出部の幅より
も小さい。
First, with reference to FIG. 1, a method for forming a nitride semiconductor layer according to the first embodiment will be described. This first
In the embodiment, first, the mask layer 2 made of SiN is formed directly on the upper surface of the sapphire substrate 1 as a base.
The mask layer 2 is formed in an inverted mesa shape (inverted trapezoidal shape) having an overhang portion 2a. In this mask layer 2, the shortest distance between the adjacent mask layers 2 is smaller than the width of the exposed portion of the sapphire substrate 1 located between the adjacent mask layers 2.

【0040】このようなマスク層2の形成方法として
は、まず、サファイア基板1上の全面にSiN層(図示
せず)を形成した後、そのSiN層上の所定領域にレジ
スト(図示せず)を形成する。そして、そのレジストを
マスクとして、SiN層をウェットエッチングすること
によって、容易にオーバーハング部2aを有する逆台形
形状のマスク層2を形成することができる。なお、この
マスク層2は、約7μmの周期を有するストライプ状
(細長状)で、約10nm〜約1000nmの厚みで形
成する。また、マスク2の開口部は、たとえば、サファ
イアの[11−20]方向またはサファイアの[1−1
00]方向に形成するのが好ましい。
As a method of forming such a mask layer 2, first, a SiN layer (not shown) is formed on the entire surface of the sapphire substrate 1, and then a resist (not shown) is formed in a predetermined region on the SiN layer. To form. Then, the SiN layer is wet-etched using the resist as a mask, whereby the inverted trapezoidal mask layer 2 having the overhang portion 2a can be easily formed. The mask layer 2 is formed in a stripe shape (slender shape) having a period of about 7 μm and a thickness of about 10 nm to about 1000 nm. The openings of the mask 2 may be formed, for example, in the [11-20] direction of sapphire or [1-1 of sapphire.
[00] direction is preferable.

【0041】この後、サファイア基板1上に、約500
℃〜約700℃の温度条件下で、約10nm〜約50n
mの厚みを有するAlGaNまたはGaNからなる低温
バッファ層3を成長させる。なお、この低温バッファ層
3は、本発明の「バッファ層」の一例である。そして、
MOCVD法(Metal Organic Chem
ical Vapor Deposition;有機金
属気相成長法)またはHVPE法(Hydride V
aper Phase Epitaxy;ハライド気相
成長法)を用いて、マスク層2を選択成長マスクとし
て、低温バッファ層3上に、アンドープGaN層4を形
成する。このアンドープGaN層4は、約950℃〜約
1200℃の温度条件下で、約2μmの厚みを有するよ
うに形成する。なお、このアンドープGaN層4は、本
発明の「半導体層」および「窒化物系半導体層」の一例
である。
After that, about 500 sapphire substrate 1 was formed.
About 10 nm to about 50 n under temperature conditions of ℃ to about 700 ℃
A low temperature buffer layer 3 made of AlGaN or GaN having a thickness of m is grown. The low temperature buffer layer 3 is an example of the "buffer layer" in the present invention. And
MOCVD method (Metal Organic Chem
Ionic Vapor Deposition; metal-organic vapor phase epitaxy) or HVPE (Hydride V)
Aper Phase Epitaxy (halide vapor deposition method) is used to form the undoped GaN layer 4 on the low-temperature buffer layer 3 using the mask layer 2 as a selective growth mask. The undoped GaN layer 4 is formed to have a thickness of about 2 μm under a temperature condition of about 950 ° C. to about 1200 ° C. The undoped GaN layer 4 is an example of the “semiconductor layer” or the “nitride-based semiconductor layer” in the present invention.

【0042】この低温バッファ層3を成長させる際に、
マスク層2がオーバーハング部2aを有するので、オー
バーハング部2a下には原料が届きにくくなる。このた
め、オーバーハング部2a下の低温バッファ層3の厚み
は、オーバーハング部2aの下以外の部分(中央部)の
厚みよりも小さくなる。これにより、低温バッファ層3
上に、アンドープGaN層4を成長させる際に、低温バ
ッファ層3の厚みが大きい中央部では、アンドープGa
N層4の成長が速くなるとともに、低温バッファ層3の
厚みが小さいオーバーハング部2a下では、アンドープ
GaN層4の成長が遅くなる。このため、成長初期の段
階から台形状のアンドープGaN層4a(図1参照)が
形成されやすくなるとともに、その台形状のアンドープ
GaN層4aの側面が徐々に横方向に成長するので、ア
ンドープGaN層4の成長初期段階から横方向成長が促
進される。これにより、アンドープGaN層4の成長初
期段階から転位が横方向へ曲げられるので、アンドープ
GaN層4の成長初期段階から縦方向に伝播する転位を
低減することができる。その結果、サファイア基板1上
に、低転位のアンドープGaN層4を薄い膜厚でヘテロ
成長させることができる。
When the low temperature buffer layer 3 is grown,
Since the mask layer 2 has the overhang portion 2a, it becomes difficult for the raw material to reach under the overhang portion 2a. Therefore, the thickness of the low temperature buffer layer 3 below the overhang portion 2a is smaller than the thickness of the portion (central portion) other than below the overhang portion 2a. Thereby, the low temperature buffer layer 3
When the undoped GaN layer 4 is grown on the upper portion of the low temperature buffer layer 3, the low temperature buffer layer 3 has an undoped Ga at the central portion where the thickness is large.
The growth of the N layer 4 becomes faster, and the growth of the undoped GaN layer 4 becomes slower under the overhang portion 2a where the low temperature buffer layer 3 has a smaller thickness. Therefore, the trapezoidal undoped GaN layer 4a (see FIG. 1) is likely to be formed from the initial stage of growth, and the side surfaces of the trapezoidal undoped GaN layer 4a gradually grow in the lateral direction. Lateral growth is promoted from the initial growth stage of No. 4. As a result, dislocations are bent laterally from the initial stage of growth of the undoped GaN layer 4, so that dislocations propagating in the vertical direction from the initial stage of growth of the undoped GaN layer 4 can be reduced. As a result, the low-dislocation undoped GaN layer 4 can be hetero-grown on the sapphire substrate 1 with a small film thickness.

【0043】次に、図2を参照して、第1実施形態の窒
化物系半導体層の形成方法を用いて製造した半導体レー
ザ素子の構造について説明する。
Next, with reference to FIG. 2, the structure of the semiconductor laser device manufactured by using the method for forming the nitride-based semiconductor layer of the first embodiment will be described.

【0044】第1実施形態の半導体レーザ素子では、図
1に示したアンドープGaN層4上に、図2に示すよう
に、約4μmの厚みを有するn型GaNからなる第1導
電型コンタクト層105が形成されている。第1導電型
コンタクト層105上には、約0.45μmの膜厚を有
するn型AlGaNからなる第1導電型クラッド層10
6が形成されている。第1導電型クラッド層106上に
は、InGaNからなる多重量子井戸(MQW)発光層
107が形成されている。MQW発光層107上には、
約0.45μmの厚みを有するp型AlGaNからなる
第2導電型クラッド層108が形成されている。その第
2導電型クラッド層108上には、約0.15μmの膜
厚を有するp型GaNからなる第2導電型コンタクト層
109が形成されている。また、第1導電型コンタクト
層105の露出された上面上には、n型の第1導電型電
極110が形成されている。また、第2導電型コンタク
ト層109の上面上には、p型の第2導電型電極111
が形成されている。
In the semiconductor laser device of the first embodiment, as shown in FIG. 2, on the undoped GaN layer 4 shown in FIG. 1, a first conductivity type contact layer 105 made of n-type GaN having a thickness of about 4 μm. Are formed. On the first conductivity type contact layer 105, the first conductivity type cladding layer 10 made of n-type AlGaN having a film thickness of about 0.45 μm.
6 is formed. A multiple quantum well (MQW) light emitting layer 107 made of InGaN is formed on the first conductivity type cladding layer 106. On the MQW light emitting layer 107,
A second conductivity type cladding layer 108 made of p-type AlGaN having a thickness of about 0.45 μm is formed. A second conductivity type contact layer 109 made of p-type GaN having a film thickness of about 0.15 μm is formed on the second conductivity type clad layer 108. An n-type first conductivity type electrode 110 is formed on the exposed upper surface of the first conductivity type contact layer 105. In addition, on the upper surface of the second conductivity type contact layer 109, a p-type second conductivity type electrode 111 is formed.
Are formed.

【0045】なお、第1導電型コンタクト層105、第
1導電型クラッド層106、MQW発光層107、第2
導電型クラッド層108および第2導電型コンタクト層
109は、本発明の「半導体素子層」の一例である。
The first-conductivity-type contact layer 105, the first-conductivity-type clad layer 106, the MQW light-emitting layer 107, and the second
The conductivity type cladding layer 108 and the second conductivity type contact layer 109 are examples of the “semiconductor element layer” in the present invention.

【0046】上記した第1実施形態の半導体レーザ素子
では、図1に示した形成方法を用いて形成された薄い厚
みで転位が低減されたアンドープGaN層4上に、各層
105〜109を形成するので、各層105〜109に
おいて、良好な結晶性を実現することができる。したが
って、第1実施形態では、厚みが薄く、かつ、良好な素
子特性を有する半導体レーザ素子を得ることができる。
In the semiconductor laser device of the first embodiment described above, the layers 105 to 109 are formed on the undoped GaN layer 4 having a thin thickness and reduced dislocations formed by using the forming method shown in FIG. Therefore, good crystallinity can be realized in each of the layers 105 to 109. Therefore, in the first embodiment, it is possible to obtain a semiconductor laser device having a small thickness and good device characteristics.

【0047】(第2実施形態)図3は、本発明の第2実
施形態による窒化物系半導体層の形成方法を説明するた
めの断面図である。図4は、図3に示した第2実施形態
の窒化物系半導体層の形成方法を用いて製造した半導体
レーザ素子を示した断面図である。
(Second Embodiment) FIG. 3 is a sectional view for explaining a method for forming a nitride semiconductor layer according to a second embodiment of the present invention. FIG. 4 is a cross-sectional view showing a semiconductor laser device manufactured by using the method for forming the nitride-based semiconductor layer of the second embodiment shown in FIG.

【0048】まず、図3を参照して、この第2実施形態
の窒化物系半導体層の形成方法について説明する。この
第2実施形態では、下地としてのn型SiC基板11の
表面上に、マスク層12を形成する。このマスク層12
は、SiN層12aと、SiO2層12bと、SiN層
12cとからなる3層構造を有するとともに、約10n
m〜約1000nmの厚みを有する。また、マスク層1
2は、中間層のSiO 2層12bが両側方に突出した形
状(オーバーハング形状)を有する。このマスク層12
では、隣接するマスク層12間の最短距離が、隣接する
マスク層12間に位置するn型SiC基板11の露出部
の幅よりも小さい。
First, referring to FIG. 3, this second embodiment
The method of forming the nitride-based semiconductor layer of is described. this
In the second embodiment, the n-type SiC substrate 11 as a base is
A mask layer 12 is formed on the surface. This mask layer 12
Is the SiN layer 12a and SiO2Layer 12b and SiN layer
It has a three-layer structure consisting of 12c and about 10n
It has a thickness of m to about 1000 nm. Also, the mask layer 1
2 is SiO of the intermediate layer 2Layer 12b protruding to both sides
Shape (overhang shape). This mask layer 12
Then, the shortest distance between the adjacent mask layers 12 is
Exposed part of the n-type SiC substrate 11 located between the mask layers 12
Less than the width of.

【0049】このようなマスク層12の形成方法として
は、n型SiC基板11上に、SiN層12a、SiO
2層12bおよびSiN層12cを順次形成した後、S
iN層12c上の所定領域にレジスト(図示せず)を形
成する。そして、そのレジストをマスクとして、フッ酸
系のエッチング液を用いてウェットエッチングすること
によって、SiO2層12bとSiN層12aおよび1
2cとのエッチングレートの差を利用して、図3に示し
たようなオーバーハング形状を有するマスク層12を形
成する。
As a method of forming such a mask layer 12, a SiN layer 12a and SiO 2 are formed on an n-type SiC substrate 11.
After sequentially forming the two layers 12b and the SiN layer 12c, S
A resist (not shown) is formed in a predetermined region on the iN layer 12c. Then, using the resist as a mask, wet etching is performed using a hydrofluoric acid-based etching solution, and thereby the SiO 2 layer 12b and the SiN layers 12a and 1 are formed.
The mask layer 12 having the overhang shape as shown in FIG. 3 is formed by utilizing the difference in etching rate from 2c.

【0050】その後、n型SiC基板11上に、約50
0℃〜約700℃の温度条件下で、約10nm〜約50
nmの厚みを有するAlGaNまたはGaNからなる低
温バッファ層13を形成する。なお、この低温バッファ
層13は、本発明の「バッファ層」の一例である。そし
て、MOCVD法またはHVPE法を用いて、マスク層
12を選択成長マスクとして、低温バッファ層13上
に、n型GaN層14を成長させる。このn型GaN層
14は、約950℃〜約1200℃の温度条件下で約2
μmの厚みで形成する。なお、このn型GaN層14
は、本発明の「半導体層」および「窒化物系半導体層」
の一例である。
Then, about 50 is formed on the n-type SiC substrate 11.
Under a temperature condition of 0 ° C. to about 700 ° C., about 10 nm to about 50 nm
A low temperature buffer layer 13 made of AlGaN or GaN having a thickness of nm is formed. The low temperature buffer layer 13 is an example of the “buffer layer” in the present invention. Then, using the MOCVD method or the HVPE method, the n-type GaN layer 14 is grown on the low temperature buffer layer 13 using the mask layer 12 as a selective growth mask. The n-type GaN layer 14 has a temperature of about 950 ° C. to about 1200 ° C.
It is formed with a thickness of μm. The n-type GaN layer 14
Is the “semiconductor layer” and the “nitride-based semiconductor layer” of the present invention.
Is an example.

【0051】この低温バッファ層13を成長させる際
に、マスク層12がオーバーハング形状を有するので、
そのオーバーハング部(SiO2層12b)下には原料
が届きにくくなる。このため、オーバーハング部(Si
2層12b)の下の低温バッファ層13の厚みは、オ
ーバーハング部(SiO2層12b)の下以外の部分
(中央部)の厚みよりも小さくなる。これにより、低温
バッファ層13上に、n型GaN層14を成長させる際
に、低温バッファ層13の厚みが大きい中央部では、n
型GaN層14の成長が速くなるとともに、低温バッフ
ァ層13の厚みが小さいオーバーハング部下では、n型
GaN層14の成長が遅くなる。このため、図1に示し
た第1実施形態と同様、成長初期の段階からn型GaN
層14は台形状に形成されやすくなるとともに、その台
形状のn型GaN層14の側面が徐々に横方向に成長す
るので、n型GaN層14の成長初期段階から横方向成
長が促進される。これにより、n型GaN層14の成長
初期段階から転位が横方向へ曲げられるので、n型Ga
N層14の成長初期段階から縦方向に伝播する転位を低
減することができる。その結果、n型SiC基板11上
に、薄い膜厚で転位の低減されたn型GaN層14をヘ
テロ成長させることができる。
When the low temperature buffer layer 13 is grown, since the mask layer 12 has an overhang shape,
It becomes difficult for the raw material to reach under the overhang portion (SiO 2 layer 12b). Therefore, the overhang portion (Si
The thickness of the low temperature buffer layer 13 below the O 2 layer 12b) is smaller than the thickness of the portion (central portion) other than below the overhang portion (SiO 2 layer 12b). As a result, when the n-type GaN layer 14 is grown on the low-temperature buffer layer 13, the n-type GaN layer 14 is n
The growth of the n-type GaN layer 14 becomes faster, and the growth of the n-type GaN layer 14 becomes slower under the overhang portion where the thickness of the low temperature buffer layer 13 is small. Therefore, as in the first embodiment shown in FIG. 1, n-type GaN is grown from the initial growth stage.
The layer 14 is easily formed into a trapezoidal shape, and the side surface of the trapezoidal n-type GaN layer 14 gradually grows in the lateral direction, so that the lateral growth is promoted from the initial growth stage of the n-type GaN layer 14. . As a result, the dislocations are laterally bent from the initial growth stage of the n-type GaN layer 14, so that n-type Ga
It is possible to reduce dislocations propagating in the vertical direction from the initial stage of growth of the N layer 14. As a result, the n-type GaN layer 14 having a thin film thickness and reduced dislocations can be hetero-grown on the n-type SiC substrate 11.

【0052】次に、図4を参照して、図3に示した第2
実施形態の形成方法を用いて製造した半導体レーザ素子
の構造について説明する。
Next, referring to FIG. 4, the second portion shown in FIG.
The structure of the semiconductor laser device manufactured using the forming method of the embodiment will be described.

【0053】第2実施形態の半導体レーザ素子では、図
3に示したn型GaN層14上に、図4に示すように、
約4μmの膜厚を有するn型GaNからなる第1導電型
層115が形成されている。第1導電型層115上に
は、約0.45μmの膜厚を有するn型AlGaNから
なる第1導電型クラッド層116が形成されている。第
1導電型クラッド層116上には、InGaNからなる
多重量子井戸(MQW)発光層117が形成されてい
る。MQW発光層117上には、約0.45μmの膜厚
を有するp型AlGaNからなる第2導電型クラッド層
118が形成されている。その第2導電型クラッド層1
18上には、約0.15μmの膜厚を有するp型GaN
からなる第2導電型コンタクト層119が形成されてい
る。また、n型SiC基板11の裏面には、n型の第1
導電型電極120が形成されている。また、第2導電型
コンタクト層119の上面上には、p型の第2導電型電
極121が形成されている。
In the semiconductor laser device of the second embodiment, as shown in FIG. 4, on the n-type GaN layer 14 shown in FIG.
A first conductivity type layer 115 made of n-type GaN having a film thickness of about 4 μm is formed. A first conductivity type clad layer 116 made of n-type AlGaN having a film thickness of about 0.45 μm is formed on the first conductivity type layer 115. A multiple quantum well (MQW) light emitting layer 117 made of InGaN is formed on the first conductivity type cladding layer 116. A second conductivity type cladding layer 118 made of p-type AlGaN having a film thickness of about 0.45 μm is formed on the MQW light emitting layer 117. The second conductivity type cladding layer 1
P-type GaN having a film thickness of about 0.15 μm
The second conductive type contact layer 119 is formed. On the back surface of the n-type SiC substrate 11, the n-type first
The conductivity type electrode 120 is formed. A p-type second conductivity type electrode 121 is formed on the upper surface of the second conductivity type contact layer 119.

【0054】なお、第1導電型層115、第1導電型ク
ラッド層116、MQW発光層117、第2導電型クラ
ッド層118および第2導電型コンタクト層119は、
本発明の「半導体素子層」の一例である。
The first conductive type layer 115, the first conductive type cladding layer 116, the MQW light emitting layer 117, the second conductive type cladding layer 118, and the second conductive type contact layer 119 are
It is an example of the "semiconductor element layer" of the present invention.

【0055】第2実施形態による半導体レーザ素子で
は、薄い厚みで転位が低減されたn型GaN層14を形
成した後、そのn型GaN層14上に、各層115〜1
19を形成するので、各層115〜119において良好
な結晶性を実現することができる。これにより、この第
2実施形態では、厚みが薄く、かつ、良好な素子特性を
有する半導体レーザ素子を得ることができる。
In the semiconductor laser device according to the second embodiment, after the n-type GaN layer 14 having a small thickness and reduced dislocations is formed, the layers 115 to 1 are formed on the n-type GaN layer 14.
Since 19 is formed, good crystallinity can be realized in each of the layers 115 to 119. As a result, in the second embodiment, it is possible to obtain a semiconductor laser device having a small thickness and good device characteristics.

【0056】なお、上記第2実施形態では、中間層であ
るSiO2層12bと、下層のSiN層12aおよび上
層のSiN層12cとのエッチングレートの差を利用し
て、図3に示したようなオーバーハング形状を有するマ
スク層12を形成したが、中間層よりも上層および下層
がエッチングされやすい材料であれば、他の組み合わせ
も可能である。たとえば、上層または下層をタングステ
ンなどの金属で構成し、中間層をSiO2、SiN、T
iO2、TiNなどで構成してもよい。
In the second embodiment, as shown in FIG. 3, the difference in etching rate between the SiO 2 layer 12b as the intermediate layer and the lower SiN layer 12a and the upper SiN layer 12c is utilized. Although the mask layer 12 having a different overhang shape is formed, other combinations are possible as long as the upper layer and the lower layer are more easily etched than the intermediate layer. For example, the upper layer or the lower layer is made of a metal such as tungsten, and the intermediate layer is made of SiO 2 , SiN, or T.
It may be composed of iO 2 , TiN or the like.

【0057】(第3実施形態)図5は、本発明の第3実
施形態による窒化物系半導体層の形成方法を説明するた
めの断面図である。また、図6は、図5に示した窒化物
系半導体層の形成方法を用いて製造した半導体レーザ素
子を示した断面図である。
(Third Embodiment) FIG. 5 is a sectional view illustrating a method for forming a nitride-based semiconductor layer according to a third embodiment of the present invention. 6 is a cross-sectional view showing a semiconductor laser device manufactured by using the method for forming the nitride-based semiconductor layer shown in FIG.

【0058】まず、図5を参照して、第3実施形態の窒
化物系半導体層の形成方法について説明する。この第3
実施形態では、まず、下地としてのサファイア基板21
上に、直接オーバーハング部を有するマスク層22を形
成する。このマスク層22は、プラズマCVD法を用い
てRFパワー150Wで形成された下層のSiN層22
aと、プラズマCVD法でRFパワー250Wで形成さ
れた上層のSiN層22bとからなる2層構造を有する
とともに、約50nm〜約1000nmの厚みを有す
る。この場合、上記のように形成された上層のSiN層
22bは、下層のSiN層22aよりもエッチングされ
にくくなる。
First, with reference to FIG. 5, a method of forming a nitride semiconductor layer of the third embodiment will be described. This third
In the embodiment, first, the sapphire substrate 21 as a base
A mask layer 22 having an overhang portion is formed directly thereon. The mask layer 22 is a lower SiN layer 22 formed by plasma CVD with an RF power of 150 W.
It has a two-layer structure consisting of a and an upper SiN layer 22b formed by a plasma CVD method with an RF power of 250 W, and has a thickness of about 50 nm to about 1000 nm. In this case, the upper SiN layer 22b formed as described above is less likely to be etched than the lower SiN layer 22a.

【0059】マスク層22の具体的な形成方法として
は、まず、サファイア基板21上の全面に、下層のSi
N層22aと上層のSiN層22bとを上記した条件で
順次形成した後、上層のSiN層22b上の所定領域
に、レジスト(図示せず)を形成する。そして、そのレ
ジストをマスクとして、バッファードフッ酸を用いて、
上層のSiN層22bおよび下層のSiN層22aをウ
ェットエッチングすることによって、図5に示したよう
なオーバーハング形状を有する2層構造のマスク層22
を形成する。このマスク層22では、隣接するマスク層
22間の最短距離が、隣接するマスク層22間に位置す
るサファイア基板21の露出部の幅よりも小さい。
As a specific method of forming the mask layer 22, first, the lower layer Si is formed on the entire surface of the sapphire substrate 21.
After the N layer 22a and the upper SiN layer 22b are sequentially formed under the above conditions, a resist (not shown) is formed in a predetermined region on the upper SiN layer 22b. Then, using the resist as a mask and using buffered hydrofluoric acid,
By wet-etching the upper SiN layer 22b and the lower SiN layer 22a, a mask layer 22 having a two-layer structure having an overhang shape as shown in FIG.
To form. In this mask layer 22, the shortest distance between the adjacent mask layers 22 is smaller than the width of the exposed portion of the sapphire substrate 21 located between the adjacent mask layers 22.

【0060】この後、サファイア基板21上に、約70
0℃〜約900℃の温度条件下で、約20nmの厚みを
有するAlGaNまたはGaNからなる低温バッファ層
を成長させる。さらに、約400℃〜約600℃の温度
条件下で、約30nmの厚みを有するAlGaNまたは
GaNからなる低温バッファ層を成長させる。この場
合、約700℃〜約900℃の高い温度条件下で形成す
ると、マスク層22のオーバーハング部(SiN層22
b)の下部まで原子がサファイア基板21上を表面拡散
しやすいため、マスク層22のオーバーハング部(Si
N層22b)の下部まで低温バッファ層が形成される。
一方、約400℃〜約600℃の低い温度条件下で形成
すると、マスク層22のオーバーハング部(SiN層2
2b)の下部まで原子がサファイア基板21上を表面拡
散しにくいため、マスク層22のオーバーハング部(S
iN層22b)の下部には低温バッファ層が形成されに
くい。このように、2層のバッファ層を異なる温度で形
成することによって、図5に示されるような形状を有す
る低温バッファ層23が形成される。なお、この低温バ
ッファ層23は、本発明の「バッファ層」の一例であ
る。
After this, about 70
Under the temperature condition of 0 ° C. to about 900 ° C., a low temperature buffer layer made of AlGaN or GaN having a thickness of about 20 nm is grown. Further, under the temperature condition of about 400 ° C. to about 600 ° C., a low temperature buffer layer made of AlGaN or GaN having a thickness of about 30 nm is grown. In this case, if it is formed under a high temperature condition of about 700 ° C. to about 900 ° C., the overhang portion of the mask layer 22 (SiN layer 22
Since atoms are likely to diffuse on the surface of the sapphire substrate 21 up to the bottom of b), the overhang portion (Si
A low temperature buffer layer is formed up to the bottom of the N layer 22b).
On the other hand, when formed under a low temperature condition of about 400 ° C. to about 600 ° C., the overhang portion of the mask layer 22 (SiN layer 2
Since atoms do not easily diffuse on the sapphire substrate 21 to the lower part of 2b), the overhang portion (S
It is difficult to form a low temperature buffer layer under the iN layer 22b). By thus forming the two buffer layers at different temperatures, the low temperature buffer layer 23 having the shape shown in FIG. 5 is formed. The low temperature buffer layer 23 is an example of the "buffer layer" in the present invention.

【0061】この後、MOCVD法またはHVPE法を
用いて、マスク層22を選択成長マスクとして、低温バ
ッファ層23上に、アンドープGaN層24を成長させ
る。このアンドープGaN層24は、約950℃〜約1
200℃の温度条件下で約2μmの厚みで形成する。な
お、このアンドープGaN層24は、本発明の「半導体
層」および「窒化物系半導体層」の一例である。
After that, the undoped GaN layer 24 is grown on the low temperature buffer layer 23 by using the MOCVD method or the HVPE method with the mask layer 22 as a selective growth mask. The undoped GaN layer 24 has a temperature of about 950 ° C. to about 1 ° C.
It is formed with a thickness of about 2 μm under the temperature condition of 200 ° C. The undoped GaN layer 24 is an example of the “semiconductor layer” or the “nitride-based semiconductor layer” in the present invention.

【0062】この第3実施形態においても、オーバーハ
ング部(SiN層22b)の下の低温バッファ層23の
厚みは、オーバーハング部の下以外の部分(中央部)の
厚みよりも小さくなる。これにより、低温バッファ層2
3上に、アンドープGaN層24を成長させる際に、低
温バッファ層23の厚みが大きい中央部では、アンドー
プGaN層24の成長が速くなるとともに、低温バッフ
ァ層23の厚みが小さいオーバーハング部下では、アン
ドープGaN層24の成長が遅くなる。このため、図1
に示した第1実施形態と同様、成長初期の段階からアン
ドープGaN層24は台形状に形成されやすくなるとと
もに、その台形状のアンドープGaN層24の側面が徐
々に横方向に成長するので、アンドープGaN層24の
成長初期段階から横方向成長が促進される。これによ
り、アンドープGaN層24の成長初期段階から転位が
横方向へ曲げられるので、アンドープGaN層24の成
長初期段階から縦方向に伝播する転位を低減することが
できる。その結果、サファイア基板21上に、薄い膜厚
で転位の低減されたアンドープGaN層24をヘテロ成
長させることができる。
Also in the third embodiment, the thickness of the low temperature buffer layer 23 below the overhang portion (SiN layer 22b) is smaller than the thickness of the portion (central portion) other than below the overhang portion. Thereby, the low temperature buffer layer 2
3, when growing the undoped GaN layer 24, the undoped GaN layer 24 grows faster in the central portion where the low temperature buffer layer 23 has a large thickness, and below the overhang portion where the low temperature buffer layer 23 has a small thickness. The growth of the undoped GaN layer 24 becomes slow. For this reason,
Similarly to the first embodiment shown in FIG. 1, the undoped GaN layer 24 is likely to be formed into a trapezoidal shape from the initial growth stage, and the side surfaces of the trapezoidal undoped GaN layer 24 gradually grow in the lateral direction. Lateral growth is promoted from the initial growth stage of the GaN layer 24. As a result, dislocations are bent laterally from the initial stage of growth of the undoped GaN layer 24, so that dislocations propagating in the vertical direction from the initial stage of growth of the undoped GaN layer 24 can be reduced. As a result, the undoped GaN layer 24 having a small film thickness and reduced dislocations can be hetero-grown on the sapphire substrate 21.

【0063】次に、図6を参照して、第3実施形態の窒
化物系半導体層の形成方法を用いて製造した半導体レー
ザ素子について説明する。この第3実施形態の半導体レ
ーザ素子では、図5に示したアンドープGaN層24上
に、図6に示すように、第1導電型コンタクト層10
5、第1導電型クラッド層106、MQW発光層10
7、第2導電型クラッド層108、第2導電型コンタク
ト層109、n型の第1導電型電極110およびp型の
第2導電型電極111が形成されている。なお、各層1
05〜109の組成および膜厚は、図2に示した第1実
施形態の半導体レーザ素子と同様である。
Next, with reference to FIG. 6, a semiconductor laser device manufactured using the method for forming a nitride-based semiconductor layer of the third embodiment will be described. In the semiconductor laser device according to the third embodiment, as shown in FIG. 6, the first conductivity type contact layer 10 is provided on the undoped GaN layer 24 shown in FIG.
5, first conductivity type cladding layer 106, MQW light emitting layer 10
7, a second conductivity type cladding layer 108, a second conductivity type contact layer 109, an n-type first conductivity type electrode 110, and a p-type second conductivity type electrode 111 are formed. In addition, each layer 1
The compositions and film thicknesses of 05 to 109 are similar to those of the semiconductor laser device of the first embodiment shown in FIG.

【0064】第3実施形態では、このように薄い膜厚で
形成された低転位のアンドープGaN層24上に、各層
105〜109を形成することによって、各層105〜
109において、良好な結晶性を実現することができ
る。その結果、第3実施形態では、第1実施形態と同
様、厚みが薄く、かつ、良好な特性を有する半導体レー
ザ素子を得ることができる。
In the third embodiment, each layer 105-109 is formed by forming each layer 105-109 on the low-dislocation undoped GaN layer 24 having such a thin film thickness.
In 109, good crystallinity can be realized. As a result, in the third embodiment, as in the first embodiment, it is possible to obtain a semiconductor laser device having a small thickness and good characteristics.

【0065】(第4実施形態)図7は、本発明の第4実
施形態による窒化物系半導体層の形成方法を説明するた
めの断面図である。図8は、図7に示した第4実施形態
の窒化物系半導体層の形成方法を用いて製造した半導体
レーザ素子を示した断面図である。
(Fourth Embodiment) FIG. 7 is a sectional view for explaining a method for forming a nitride-based semiconductor layer according to a fourth embodiment of the present invention. FIG. 8 is a cross-sectional view showing a semiconductor laser device manufactured by using the method for forming the nitride-based semiconductor layer of the fourth embodiment shown in FIG.

【0066】まず、図7を参照して、第4実施形態の窒
化物系半導体層の形成方法について説明する。この第4
実施形態では、下地としてのn型SiC基板31上に、
タングステン(W)からなるオーバーハング部32aを
有する逆メサ形状(逆台形形状)のマスク層32を形成
する。このマスク層32は、約10nm〜約1000n
mの厚みで、約5μmの周期のストライプ状に形成す
る。このマスク層32では、隣接するマスク層32間の
最短距離が、隣接するマスク層32間に位置するn型S
iC基板31の露出部の幅よりも小さい。
First, with reference to FIG. 7, a method for forming a nitride semiconductor layer according to the fourth embodiment will be described. This 4th
In the embodiment, on the n-type SiC substrate 31 as a base,
An inverted mesa shape (inverted trapezoidal shape) mask layer 32 having an overhang portion 32a made of tungsten (W) is formed. The mask layer 32 has a thickness of about 10 nm to about 1000 n.
It is formed in a stripe shape with a thickness of m and a period of about 5 μm. In this mask layer 32, the shortest distance between the adjacent mask layers 32 is the n-type S located between the adjacent mask layers 32.
It is smaller than the width of the exposed portion of the iC substrate 31.

【0067】このWからなるオーバーハング部32aを
有するマスク層32の形成方法としては、まず、n型S
iC基板31上の全面にW層(図示せず)を形成した
後、そのW層上の所定領域にレジスト(図示せず)を形
成する。そして、そのレジストをマスクとして、W層を
エッチングする際、オーバーエッチングとなるようにエ
ッチング条件を調整する。これにより、Wからなるオー
バーハング部32aを有するマスク層32が形成され
る。
As a method of forming the mask layer 32 having the overhang portion 32a made of W, first, n-type S
After a W layer (not shown) is formed on the entire surface of the iC substrate 31, a resist (not shown) is formed in a predetermined region on the W layer. Then, when the W layer is etched using the resist as a mask, the etching conditions are adjusted so that over-etching occurs. As a result, the mask layer 32 having the overhang portion 32a made of W is formed.

【0068】この後、n型SiC基板31上に、約50
0℃〜約700℃の温度条件下で、約10nm〜約50
nmの厚みを有するGaInNからなる低温バッファ層
33を形成する。なお、この低温バッファ層33は、本
発明の「バッファ層」の一例である。そして、MOCV
D法またはHVPE法を用いて、マスク層32を選択成
長マスクとして、低温バッファ層33上に、n型のAl
WXGaYInZTl1- W-X-Y-ZN層を成長させる。AlW
XGaYInZTl1-W-X-Y-ZNの組成は、Y=Z=0を
除く組成で、かつ、AlWXGaYInZTl1-W-X-Y-Z
Nの格子定数は、GaNの格子定数より大きい。この第
4実施形態では、たとえば、n型InGaN層34を、
約650℃〜約900℃の温度条件下で約2μmの厚み
で形成する。なお、このn型InGaN層34は、本発
明の「半導体層」および「窒化物系半導体層」の一例で
ある。
Thereafter, about 50 is formed on the n-type SiC substrate 31.
Under a temperature condition of 0 ° C. to about 700 ° C., about 10 nm to about 50 nm
A low temperature buffer layer 33 made of GaInN having a thickness of nm is formed. The low temperature buffer layer 33 is an example of the “buffer layer” in the present invention. And MOCV
By using the D method or the HVPE method with the mask layer 32 as a selective growth mask, n-type Al is formed on the low temperature buffer layer 33.
W B X Ga Y In Z Tl 1- WXYZ N layer is grown. Al W
The composition of B X Ga Y In Z Tl 1-WXYZ N is a composition excluding Y = Z = 0, and Al W B X Ga Y In Z Tl 1-WXYZ
The lattice constant of N is larger than that of GaN. In the fourth embodiment, for example, the n-type InGaN layer 34 is
It is formed with a thickness of about 2 μm under a temperature condition of about 650 ° C. to about 900 ° C. The n-type InGaN layer 34 is an example of the “semiconductor layer” or the “nitride-based semiconductor layer” in the present invention.

【0069】この低温バッファ層33を成長させる際
に、マスク層32がオーバーハング部32aを有するの
で、オーバーハング部32a下には原料が届きにくくな
る。このため、オーバーハング部32a下の低温バッフ
ァ層33の厚みは、オーバーハング部32aの下以外の
部分(中央部)の厚みよりも小さくなる。これにより、
低温バッファ層33上に、n型InGaN層34を成長
させる際に、低温バッファ層33の厚みが大きい中央部
では、n型InGaN層34の成長が速くなるととも
に、低温バッファ層33の厚みが小さいオーバーハング
部32a下では、n型InGaN層34の成長が遅くな
る。このため、図1に示した第1実施形態と同様、成長
初期の段階から台形状のn型InGaN層34が形成さ
れやすくなるとともに、その台形状のn型InGaN層
34の側面が徐々に横方向に成長するので、n型InG
aN層34の成長初期段階から横方向成長が促進され
る。これにより、図28に示した従来例のように下地層
としてGaN層を設けなくても、n型SiC基板31上
に、低転位のn型InGaN層34を厚く成長させるこ
とができる。この場合、下地層としてのGaN層を設け
る必要がない分、図28に示した従来例に比べて、全体
の厚みを薄くすることができる。
When the low temperature buffer layer 33 is grown, the mask layer 32 has the overhang portion 32a, so that the raw material is less likely to reach below the overhang portion 32a. For this reason, the thickness of the low temperature buffer layer 33 below the overhang portion 32a is smaller than the thickness of the portion (central portion) other than below the overhang portion 32a. This allows
When the n-type InGaN layer 34 is grown on the low-temperature buffer layer 33, the n-type InGaN layer 34 grows quickly and the low-temperature buffer layer 33 has a small thickness in the central portion where the low-temperature buffer layer 33 has a large thickness. Under the overhang portion 32a, the growth of the n-type InGaN layer 34 becomes slow. Therefore, similar to the first embodiment shown in FIG. 1, the trapezoidal n-type InGaN layer 34 is likely to be formed from the initial stage of growth, and the side surface of the trapezoidal n-type InGaN layer 34 is gradually flattened. N-type InG as it grows in the direction
Lateral growth is promoted from the initial growth stage of the aN layer 34. As a result, the n-type InGaN layer 34 with a low dislocation can be grown thick on the n-type SiC substrate 31 without providing a GaN layer as a base layer as in the conventional example shown in FIG. In this case, since it is not necessary to provide a GaN layer as a base layer, the entire thickness can be made smaller than that of the conventional example shown in FIG.

【0070】次に、図8を参照して、第4実施形態の窒
化物系半導体層の形成方法を用いて形成した半導体レー
ザ素子の構造を説明する。この第4実施形態の半導体レ
ーザ素子では、図7に示したn型InGaN層34上
に、n型InGaNからなる第1導電型層115、n型
GaNからなる第1導電型クラッド層116、InGa
NからなるMQW発光層117、p型GaNからなる第
2導電型クラッド層118およびp型InGaNからな
る第2導電型コンタクト層119が形成されている。ま
た、n型SiC基板31の裏面には、n型の第1導電型
電極120が形成されている。また、第2導電型コンタ
クト層119の上面上には、p型の第2導電型電極12
1が形成されている。なお、上記した各層115〜11
9の膜厚は、図4に示した第2実施形態の半導体レーザ
素子と同様である。
Next, with reference to FIG. 8, a structure of a semiconductor laser device formed by using the method for forming a nitride semiconductor layer according to the fourth embodiment will be described. In the semiconductor laser device of the fourth embodiment, the first conductivity type layer 115 made of n type InGaN, the first conductivity type cladding layer 116 made of n type GaN, and InGa are formed on the n type InGaN layer 34 shown in FIG.
An MQW light emitting layer 117 made of N, a second conductivity type cladding layer 118 made of p-type GaN, and a second conductivity type contact layer 119 made of p-type InGaN are formed. An n-type first conductivity type electrode 120 is formed on the back surface of the n-type SiC substrate 31. The p-type second conductivity type electrode 12 is formed on the upper surface of the second conductivity type contact layer 119.
1 is formed. In addition, each of the layers 115 to 11 described above
The film thickness of 9 is the same as that of the semiconductor laser device of the second embodiment shown in FIG.

【0071】第4実施形態による半導体レーザ素子で
は、図7に示した形成方法を用いて形成された低転位の
n型InGaN層34上に、各層115〜119を形成
するので、各層115〜119において良好な結晶性を
実現することができる。また、図7に示した窒化物系半
導体層の形成方法では、全体の厚みが薄く形成されるの
で、その上に各層115〜119を形成した場合、半導
体レーザ素子の厚みが薄くなる。これにより、この第4
実施形態では、第2実施形態と同様、厚みが薄く、か
つ、良好な素子特性を有する半導体レーザ素子を得るこ
とができる。
In the semiconductor laser device according to the fourth embodiment, the layers 115 to 119 are formed on the low-dislocation n-type InGaN layer 34 formed by the forming method shown in FIG. 7, so that the layers 115 to 119 are formed. It is possible to realize good crystallinity. Further, in the method for forming a nitride-based semiconductor layer shown in FIG. 7, since the entire thickness is formed thin, when the layers 115 to 119 are formed thereon, the thickness of the semiconductor laser element becomes thin. This makes this fourth
In the embodiment, as in the second embodiment, it is possible to obtain a semiconductor laser device having a small thickness and good device characteristics.

【0072】また、第4実施形態による半導体レーザ素
子では、図7に示した形成方法を用いて厚く形成された
低転位のn型InGaN層34上に、MQW発光層11
7を形成するので、MQW発光層117の格子定数を大
きくするためにMQW発光層のIn組成を高くしても、
良好な結晶性を実現することができる。したがって、従
来の窒化物系半導体レーザより、緑色などの長波長の半
導体レーザを実現することができる。
In addition, in the semiconductor laser device according to the fourth embodiment, the MQW light emitting layer 11 is formed on the low-dislocation n-type InGaN layer 34 thickly formed by the forming method shown in FIG.
7 is formed, even if the In composition of the MQW light emitting layer is increased to increase the lattice constant of the MQW light emitting layer 117,
Good crystallinity can be realized. Therefore, a semiconductor laser having a long wavelength such as green can be realized as compared with the conventional nitride semiconductor laser.

【0073】(第5実施形態)図9は、本発明の第5実
施形態による窒化物系半導体層の形成方法を説明するた
めの断面図である。図10は、図9に示した窒化物系半
導体層の形成方法を用いて製造した半導体レーザ素子を
示した断面図である。まず、図9を参照して、第5実施
形態の窒化物系半導体層の形成方法について説明する。
(Fifth Embodiment) FIG. 9 is a sectional view for explaining a method for forming a nitride-based semiconductor layer according to a fifth embodiment of the present invention. FIG. 10 is a cross-sectional view showing a semiconductor laser device manufactured by using the method for forming the nitride-based semiconductor layer shown in FIG. First, with reference to FIG. 9, a method for forming a nitride-based semiconductor layer according to the fifth embodiment will be described.

【0074】まず、この第5実施形態では、下地として
のn型GaAs基板41の表面上に、SiNからなるマ
スク層42を約10nm〜約1000nmの厚みで、5
μmの周期で形成する。そして、このマスク層42をマ
スクとして、n型GaAs基板41をエッチングする。
この際、オーバーエッチングを行うことによって、n型
GaAs基板41に、逆メサ形状の凸部41aを形成す
る。なお、このn型GaAs基板41のエッチングは、
2SO4+H22+H2O(4:1:1)またはH3PO
4+H22+H2O(3:1:1)を用いて行う。
First, in the fifth embodiment, a mask layer 42 made of SiN having a thickness of about 10 nm to about 1000 nm is formed on the surface of an n-type GaAs substrate 41 as a base.
It is formed with a period of μm. Then, the n-type GaAs substrate 41 is etched using the mask layer 42 as a mask.
At this time, over-etching is performed to form the inverted mesa-shaped convex portion 41a on the n-type GaAs substrate 41. The etching of the n-type GaAs substrate 41 is
H 2 SO 4 + H 2 O 2 + H 2 O (4: 1: 1) or H 3 PO
Performed using 4 + H 2 O 2 + H 2 O (3: 1: 1).

【0075】この後、n型GaAs基板41の露出され
た表面上に、約500℃〜約700℃の温度条件下で約
10nm〜約50nmの厚みを有するAlGaNまたは
GaNからなる低温バッファ層43を形成する。なお、
この低温バッファ層43は、本発明の「バッファ層」の
一例である。そして、MOCVD法またはHVPE法を
用いて、マスク層42を選択成長マスクとして、低温バ
ッファ層43上に、n型GaN層44を選択横方向成長
させる。なお、このn型GaN層44は、本発明の「半
導体層」および「窒化物系半導体層」の一例である。
Then, a low temperature buffer layer 43 made of AlGaN or GaN having a thickness of about 10 nm to about 50 nm is formed on the exposed surface of the n-type GaAs substrate 41 under a temperature condition of about 500 ° C. to about 700 ° C. Form. In addition,
The low temperature buffer layer 43 is an example of the "buffer layer" in the present invention. Then, the MOCVD method or the HVPE method is used to selectively laterally grow the n-type GaN layer 44 on the low-temperature buffer layer 43 using the mask layer 42 as a selective growth mask. The n-type GaN layer 44 is an example of the “semiconductor layer” or the “nitride-based semiconductor layer” in the present invention.

【0076】この場合、マスク層42下の凸部41aは
逆メサ形状を有しているので、マスク層42の両端部
は、n型GaAs基板41の露出部の上方に突出したオ
ーバーハング形状を有する構造になる。すなわち、この
マスク層42では、隣接するマスク層42間の最短距離
W1が、隣接するマスク層42間に位置するn型GaA
s基板41の露出部の幅W2よりも小さい。これによ
り、低温バッファ層43を成長させる際に、凸部41a
下には原料が届きにくくなる。このため、凸部41a下
の低温バッファ層43の厚みは、凸部41aの下以外の
部分(中央部)の厚みよりも小さくなる。これにより、
低温バッファ層43上に、n型GaN層44を成長させ
る際に、低温バッファ層43の厚みが大きい中央部で
は、n型GaN層44の成長が速くなるとともに、低温
バッファ層43の厚みが小さい凸部41a下では、n型
GaN層44の成長が遅くなる。このため、図1に示し
た第1実施形態と同様、成長初期の段階から台形状のn
型GaN層44が形成されやすくなるとともに、その台
形状のn型GaN層44の側面が徐々に横方向に成長す
るので、n型GaN層44の成長初期段階から横方向成
長が促進される。これにより、n型GaN層44の成長
初期段階から転位が横方向へ曲げられるので、n型Ga
N層44の成長初期段階から縦方向に伝播する転位を低
減することができる。その結果、n型GaAs基板41
上に、低転位のn型GaN層44を薄い膜厚でヘテロ成
長させることができる。
In this case, since the convex portion 41a under the mask layer 42 has an inverted mesa shape, both end portions of the mask layer 42 have an overhang shape protruding above the exposed portion of the n-type GaAs substrate 41. It will have a structure. That is, in this mask layer 42, the shortest distance W1 between the adjacent mask layers 42 is the n-type GaA located between the adjacent mask layers 42.
It is smaller than the width W2 of the exposed portion of the substrate 41. Thereby, when the low temperature buffer layer 43 is grown, the convex portion 41a is formed.
It becomes difficult for the ingredients to reach the bottom. Therefore, the thickness of the low temperature buffer layer 43 below the convex portion 41a is smaller than the thickness of the portion (central portion) other than below the convex portion 41a. This allows
When the n-type GaN layer 44 is grown on the low-temperature buffer layer 43, the n-type GaN layer 44 grows faster and the low-temperature buffer layer 43 has a smaller thickness in the central portion where the low-temperature buffer layer 43 has a large thickness. Under the convex portion 41a, the growth of the n-type GaN layer 44 becomes slow. Therefore, as in the first embodiment shown in FIG. 1, the trapezoidal n
Since the type GaN layer 44 is easily formed and the side surface of the trapezoidal n-type GaN layer 44 gradually grows in the lateral direction, the lateral growth is promoted from the initial growth stage of the n-type GaN layer 44. As a result, dislocations are laterally bent from the initial growth stage of the n-type GaN layer 44, so that n-type Ga
It is possible to reduce dislocations propagating in the vertical direction from the initial growth stage of the N layer 44. As a result, the n-type GaAs substrate 41
The low-dislocation n-type GaN layer 44 can be hetero-grown thereon with a small film thickness.

【0077】次に、図10を参照して、図9に示した第
5実施形態の窒化物系半導体層の形成方法を用いて製造
した半導体レーザ素子について説明する。この第5実施
形態の半導体レーザ素子では、図9に示したn型GaN
層44上に、第1導電型層115、第1導電型クラッド
層116、MQW発光層117、第2導電型クラッド層
118および第2導電型コンタクト層119が形成され
ている。また、n型GaAs基板41の裏面には、n型
の第1導電型電極120が形成されている。また、第2
導電型コンタクト層119の上面上には、p型の第2導
電型電極121が形成されている。なお、上記した各層
115〜119の組成および膜厚は、図4に示した第2
実施形態の半導体レーザ素子と同様である。
Next, with reference to FIG. 10, a semiconductor laser device manufactured by using the method for forming the nitride-based semiconductor layer of the fifth embodiment shown in FIG. 9 will be described. In the semiconductor laser device of the fifth embodiment, the n-type GaN shown in FIG. 9 is used.
A first conductivity type layer 115, a first conductivity type clad layer 116, an MQW light emitting layer 117, a second conductivity type clad layer 118, and a second conductivity type contact layer 119 are formed on the layer 44. Further, an n-type first conductivity type electrode 120 is formed on the back surface of the n-type GaAs substrate 41. Also, the second
A p-type second conductivity type electrode 121 is formed on the upper surface of the conductivity type contact layer 119. The composition and film thickness of each of the layers 115 to 119 described above are the same as those of the second layer shown in FIG.
This is similar to the semiconductor laser device of the embodiment.

【0078】第5実施形態による半導体レーザ素子で
は、図9に示した形成方法を用いて形成された厚みの薄
い低転位のn型GaN層44上に、各層115〜119
を形成するので、各層115〜119において良好な結
晶性を実現することができる。これにより、この第5実
施形態では、第2および第4実施形態と同様、厚みが薄
く、かつ、良好な素子特性を有する半導体レーザ素子を
得ることができる。
In the semiconductor laser device according to the fifth embodiment, the layers 115 to 119 are formed on the low-dislocation low-dislocation n-type GaN layer 44 formed by the forming method shown in FIG.
Therefore, good crystallinity can be realized in each of the layers 115 to 119. Thus, in the fifth embodiment, as in the second and fourth embodiments, it is possible to obtain a semiconductor laser device having a small thickness and good device characteristics.

【0079】(第6実施形態)図11は、本発明の第6
実施形態による窒化物系半導体層の形成方法を説明する
ための断面図である。図12は、図11に示した第6実
施形態の窒化物系半導体層の形成方法を用いて製造した
半導体レーザ素子を示した断面図である。
(Sixth Embodiment) FIG. 11 shows a sixth embodiment of the present invention.
FIG. 5 is a cross-sectional view illustrating the method for forming the nitride-based semiconductor layer according to the embodiment. FIG. 12 is a cross-sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer of the sixth embodiment shown in FIG.

【0080】図11を参照して、まず、第6実施形態の
窒化物系半導体層の形成方法について説明する。この第
6実施形態では、下地としてのn型Si基板51の表面
に、タングステン(W)層を約10nm〜約1000n
mの膜厚で形成した後、フォトリソグラフィ技術を用い
てパターニングすることによって、約10μm周期のス
トライプ状のWからなるマスク層52を形成する。そし
て、マスク層52をマスクとして、HF:HNO3:C
3COOH(1:5:1)を用いて、n型Si基板5
1をエッチングすることによって、図11に示されるよ
うな、マスク層52の両端部下に位置するn型Si基板
51の領域がえぐられた形状を形成する。つまり、マス
ク層52の両端部は、n型Si基板51の露出部の端部
の上方に突出したオーバーハング形状となる。このマス
ク層52では、隣接するマスク層52間の最短距離W1
が、隣接するマスク層52間に位置するn型Si基板5
1の露出部の幅W2よりも小さい。
First, with reference to FIG. 11, a method for forming a nitride semiconductor layer according to the sixth embodiment will be described. In the sixth embodiment, a tungsten (W) layer is formed on the surface of the n-type Si substrate 51 as a base in a thickness of about 10 nm to about 1000 n.
After being formed with a film thickness of m, patterning is performed using a photolithography technique to form a mask layer 52 made of W in a stripe shape with a period of about 10 μm. Then, using the mask layer 52 as a mask, HF: HNO 3 : C
N-type Si substrate 5 using H 3 COOH (1: 5: 1)
1 is etched to form a shape in which the region of the n-type Si substrate 51 located under both ends of the mask layer 52 is scooped as shown in FIG. That is, both end portions of the mask layer 52 have an overhang shape protruding above the end portion of the exposed portion of the n-type Si substrate 51. In this mask layer 52, the shortest distance W1 between the adjacent mask layers 52 is
Is an n-type Si substrate 5 located between the adjacent mask layers 52.
1 is smaller than the width W2 of the exposed portion.

【0081】この後、MOCVD法またはHVPE法を
用いて、n型Si基板51の露出された表面上に、約1
100℃(高温)の温度条件下で約10nm〜約50n
mの厚みを有するAlGaNからなるバッファ層53を
形成する。そして、マスク層52を選択成長マスクとし
て、バッファ層53上に、n型GaN層54を選択横方
向成長させる。なお、このn型GaN層54は、本発明
の「半導体層」および「窒化物系半導体層」の一例であ
る。
After that, about 1 is formed on the exposed surface of the n-type Si substrate 51 by MOCVD or HVPE.
About 10 nm to about 50 n under the temperature condition of 100 ° C. (high temperature)
A buffer layer 53 made of AlGaN having a thickness of m is formed. Then, using the mask layer 52 as a selective growth mask, the n-type GaN layer 54 is selectively laterally grown on the buffer layer 53. The n-type GaN layer 54 is an example of the “semiconductor layer” or the “nitride-based semiconductor layer” in the present invention.

【0082】この場合、マスク層52の両端部下に位置
するn型Si基板51の領域がえぐられた形状を有して
いるので、マスク層52の両端部は、n型Si基板51
の露出部の上方に突出したオーバーハング形状を有する
構造になる。すなわち、このマスク層52では、隣接す
るマスク層52間の最短距離W1が、隣接するマスク層
52間に位置するn型Si基板51の露出部の幅W2よ
りも小さい。これにより、バッファ層53を成長させる
際に、オーバーハング形状のマスク層52下には原料が
届きにくくなる。これにより、バッファ層53上に、n
型GaN層54を成長させる際に、バッファ層53上で
は、n型GaN層54の成長が速くなるとともに、バッ
ファ層53が形成されていないオーバーハング形状のマ
スク層52下では、n型GaN層54の成長が遅くな
る。このため、図1に示した第1実施形態と同様、成長
初期の段階から台形状のn型GaN層54が形成されや
すくなるとともに、その台形状のn型GaN層54の側
面が徐々に横方向に成長するので、n型GaN層54の
成長初期段階から横方向成長が促進される。これによ
り、n型GaN層54の成長初期段階から転位が横方向
へ曲げられるので、n型GaN層54の成長初期段階か
ら縦方向に伝播する転位を低減することができる。その
結果、n型Si基板51上に、低転位のn型GaN層5
4を薄い膜厚でヘテロ成長させることができる。
In this case, since the region of the n-type Si substrate 51 located below both ends of the mask layer 52 has a sculpted shape, both ends of the mask layer 52 have n-type Si substrate 51.
The structure has an overhang shape protruding above the exposed portion of the. That is, in this mask layer 52, the shortest distance W1 between the adjacent mask layers 52 is smaller than the width W2 of the exposed portion of the n-type Si substrate 51 located between the adjacent mask layers 52. This makes it difficult for the raw material to reach under the mask layer 52 having an overhang shape when the buffer layer 53 is grown. As a result, n is formed on the buffer layer 53.
When the n-type GaN layer 54 is grown, the n-type GaN layer 54 grows faster on the buffer layer 53, and the n-type GaN layer is formed below the overhang-shaped mask layer 52 where the buffer layer 53 is not formed. 54 grows slower. Therefore, similar to the first embodiment shown in FIG. 1, the trapezoidal n-type GaN layer 54 is likely to be formed from the initial growth stage, and the side surface of the trapezoidal n-type GaN layer 54 is gradually flattened. Since the n-type GaN layer 54 is grown in the direction, lateral growth is promoted from the initial growth stage of the n-type GaN layer 54. As a result, the dislocations are bent laterally from the initial growth stage of the n-type GaN layer 54, so that the dislocations propagating in the vertical direction from the initial growth stage of the n-type GaN layer 54 can be reduced. As a result, the low-dislocation n-type GaN layer 5 is formed on the n-type Si substrate 51.
4 can be hetero-grown with a thin film thickness.

【0083】次に、図12を参照して、図11に示した
第6実施形態の窒化物系半導体層の形成方法を用いて形
成した半導体レーザ素子の構造について説明する。この
第6実施形態の半導体レーザ素子では、図11に示した
n型GaN層54上に、第1導電型層115、第1導電
型クラッド層116、MQW発光層117、第2導電型
クラッド層118および第2導電型コンタクト層119
が形成されている。また、n型Si基板51の裏面に
は、n型の第1導電型電極120が形成されている。ま
た、第2導電型コンタクト層119の上面上には、p型
の第2導電型電極121が形成されている。なお、上記
した各層115〜119の組成および膜厚は、図4に示
した第2実施形態の半導体レーザ素子と同様である。
Next, with reference to FIG. 12, the structure of the semiconductor laser device formed by using the method for forming the nitride-based semiconductor layer of the sixth embodiment shown in FIG. 11 will be described. In the semiconductor laser device of the sixth embodiment, the first conductivity type layer 115, the first conductivity type clad layer 116, the MQW light emitting layer 117, and the second conductivity type clad layer are formed on the n-type GaN layer 54 shown in FIG. 118 and second conductivity type contact layer 119
Are formed. An n-type first conductivity type electrode 120 is formed on the back surface of the n-type Si substrate 51. A p-type second conductivity type electrode 121 is formed on the upper surface of the second conductivity type contact layer 119. The compositions and film thicknesses of the layers 115 to 119 described above are similar to those of the semiconductor laser device according to the second embodiment shown in FIG.

【0084】第6実施形態による半導体レーザ素子で
は、図11に示した形成方法を用いて形成された厚みの
薄い低転位のn型GaN層54上に、各層115〜11
9を形成するので、各層115〜119において良好な
結晶性を実現することができる。これにより、この第6
実施形態では、第2、第4および第5実施形態と同様、
厚みが薄く、かつ、良好な素子特性を有する半導体レー
ザ素子を得ることができる。
In the semiconductor laser device according to the sixth embodiment, each of the layers 115 to 11 is formed on the low-dislocation low-dislocation n-type GaN layer 54 formed by the forming method shown in FIG.
9 is formed, good crystallinity can be realized in each of the layers 115 to 119. This makes this sixth
In the embodiment, similar to the second, fourth and fifth embodiments,
It is possible to obtain a semiconductor laser device having a thin thickness and good device characteristics.

【0085】なお、上記した第1〜第6実施形態におい
ては、基板として、サファイア基板、Si基板、SiC
基板、GaAs基板を用いたが、これらの基板に加え
て、スピネル基板、GaP基板、InP基板、水晶基板
などを用いてもよく、これらの窒化物系半導体以外の基
板を用いる場合に、特に転位減少の効果が大きい。
In the first to sixth embodiments described above, the substrate is a sapphire substrate, a Si substrate, or a SiC substrate.
Although the substrate and the GaAs substrate are used, in addition to these substrates, a spinel substrate, a GaP substrate, an InP substrate, a quartz substrate, or the like may be used. In particular, when using a substrate other than these nitride-based semiconductors, dislocation The reduction effect is great.

【0086】(第7実施形態)図13は、本発明の第7
実施形態による窒化物系半導体層の形成方法を説明する
ための断面図である。図14は、図13に示した第7実
施形態の窒化物系半導体層の形成方法を用いて製造した
半導体レーザ素子を示した断面図である。
(Seventh Embodiment) FIG. 13 shows a seventh embodiment of the present invention.
FIG. 5 is a cross-sectional view illustrating the method for forming the nitride-based semiconductor layer according to the embodiment. FIG. 14 is a cross-sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer of the seventh embodiment shown in FIG.

【0087】まず、図13を参照して、第7実施形態の
窒化物系半導体層の形成方法について説明する。この第
7実施形態では、下地としてのn型GaN基板61上
に、オーバーハング部62aを有する逆メサ形状のSi
Nからなるマスク層62を形成する。このSiNからな
るマスク層62は、約10nm〜約1000nmの膜厚
を有するとともに、約10μmの周期でストライプ状に
形成する。このマスク層62の形成方法としては、ま
ず、n型GaN基板61上の全面にSiN層(図示せ
ず)を形成した後、そのSiN層上の所定領域にレジス
ト(図示せず)を形成する。そして、そのレジストをマ
スクとして、SiN層をエッチングする際に、オーバー
エッチングする。これにより、オーバーハング部62a
を有する逆メサ形状のマスク層62が形成される。この
マスク層62では、隣接するマスク層62間の最短距離
が、隣接するマスク層62間に位置するn型GaN基板
61の露出部の幅よりも小さい。
First, with reference to FIG. 13, a method for forming a nitride-based semiconductor layer according to the seventh embodiment will be described. In the seventh embodiment, an inverted mesa-shaped Si having an overhang portion 62a is formed on an n-type GaN substrate 61 as a base.
A mask layer 62 made of N is formed. The mask layer 62 made of SiN has a film thickness of about 10 nm to about 1000 nm and is formed in a stripe shape at a cycle of about 10 μm. As a method of forming the mask layer 62, first, a SiN layer (not shown) is formed on the entire surface of the n-type GaN substrate 61, and then a resist (not shown) is formed in a predetermined region on the SiN layer. . Then, when the SiN layer is etched using the resist as a mask, overetching is performed. Thereby, the overhang portion 62a
Forming an inverted mesa-shaped mask layer 62 having In this mask layer 62, the shortest distance between the adjacent mask layers 62 is smaller than the width of the exposed portion of the n-type GaN substrate 61 located between the adjacent mask layers 62.

【0088】その後、MOCVD法またはHVPE法を
用いて、n型GaN基板61上に、約700℃〜約90
0℃の温度条件下で、約10nm〜約50nmの厚みを
有するAlGaNまたはGaNからなる低温バッファ層
63を形成する。なお、この低温バッファ層63は、本
発明の「バッファ層」の一例である。そして、マスク層
62を選択成長マスクとして、低温バッファ層63上
に、n型のAlWXGa YInZTl1-W-X-Y-ZN層を成
長させる。AlWXGaYInZTl1-W-X-Y-ZNの組成
は、X=Y=0を除く組成で、かつ、AlWXGaY
ZTl1-W-X-Y-ZNの格子定数は、GaNの格子定数よ
り小さい。たとえば、AlWGa1-WN(0<W≦1)ま
たはBXGa1-XN(0<X≦1)などである。この第7
実施形態では、たとえば、B0.05Ga0.95Nからなるn
型BGaN層64を、約850℃〜約1400℃の温度
条件下で約2μmの厚みで形成する。なお、このn型B
GaN層64は、本発明の「半導体層」および「窒化物
系半導体層」の一例である。
After that, the MOCVD method or the HVPE method is used.
On the n-type GaN substrate 61, about 700 ° C. to about 90 ° C.
Under the temperature condition of 0 ° C, a thickness of about 10 nm to about 50 nm is obtained.
Low temperature buffer layer made of AlGaN or GaN
63 is formed. The low temperature buffer layer 63 is
It is an example of the "buffer layer" of the invention. And the mask layer
62 on the low temperature buffer layer 63 as a selective growth mask
To n-type AlWBXGa YInZTl1-WXYZForm N layers
Make it longer. AlWBXGaYInZTl1-WXYZComposition of N
Is a composition excluding X = Y = 0, and AlWBXGaYI
nZTl1-WXYZThe lattice constant of N is the same as that of GaN.
Small For example, AlWGa1-WN (0 <W ≦ 1)
Or BXGa1-XN (0 <X ≦ 1) and the like. This 7th
In the embodiment, for example, B0.05Ga0.95N consisting of N
Type BGaN layer 64 at a temperature of about 850 ° C. to about 1400 ° C.
It is formed with a thickness of about 2 μm under the conditions. In addition, this n-type B
The GaN layer 64 is the “semiconductor layer” and “nitride” of the present invention.
It is an example of a "semiconductor layer".

【0089】この低温バッファ層63を成長させる際
に、マスク層62がオーバーハング部62aを有するの
で、オーバーハング部62a下には原料が届きにくくな
る。このため、オーバーハング部62a下の低温バッフ
ァ層63の厚みは薄くなる。ただし、この第7実施形態
では、比較的高温(約700℃〜約900℃)で低温バ
ッファ層63を形成するため、オーバーハング部62a
下にもある程度原料が届く。このため、マスク層62の
側面に接触する位置まで低温バッファ層63が形成され
る。これにより、低温バッファ層63上に、n型BGa
N層64を成長させる際に、低温バッファ層63の厚み
が大きい中央部では、n型BGaN層64の成長が速く
なるとともに、低温バッファ層63の厚みが小さいオー
バーハング部62a下では、n型BGaN層64の成長
が遅くなる。このため、図1に示した第1実施形態と同
様、成長初期の段階から台形状のn型BGaN層64が
形成されやすくなるとともに、その台形状のn型BGa
N層64の側面が徐々に横方向に成長するので、n型B
GaN層64の成長初期段階から横方向成長が促進され
る。これにより、図28に示した従来例のように下地層
としてGaN層を設けなくても、n型GaN基板61上
に、低転位のn型BGaN層64を厚く成長させること
ができる。この場合、下地層としてのGaN層を設ける
必要がない分、図28に示した従来例に比べて、全体の
厚みを薄くすることができる。
When the low temperature buffer layer 63 is grown, the mask layer 62 has the overhang portion 62a, so that the raw material is hard to reach under the overhang portion 62a. Therefore, the low temperature buffer layer 63 below the overhang portion 62a is thin. However, in the seventh embodiment, since the low temperature buffer layer 63 is formed at a relatively high temperature (about 700 ° C. to about 900 ° C.), the overhang portion 62a is formed.
Raw materials reach the bottom to some extent. Therefore, the low temperature buffer layer 63 is formed up to the position where it contacts the side surface of the mask layer 62. Thereby, the n-type BGa is formed on the low temperature buffer layer 63.
When the N layer 64 is grown, the n-type BGaN layer 64 grows faster in the central portion where the low-temperature buffer layer 63 has a large thickness, while the n-type BGaN layer 64 grows below the n-type BGaN layer 64 where the thickness is low. The BGaN layer 64 grows slowly. Therefore, similar to the first embodiment shown in FIG. 1, the trapezoidal n-type BGaN layer 64 is easily formed from the initial growth stage, and the trapezoidal n-type BGa layer 64 is formed.
Since the side surface of the N layer 64 gradually grows in the lateral direction, n-type B
Lateral growth is promoted from the initial growth stage of the GaN layer 64. As a result, the n-type BGaN layer 64 with a low dislocation can be grown thick on the n-type GaN substrate 61 without providing a GaN layer as an underlayer as in the conventional example shown in FIG. In this case, since it is not necessary to provide a GaN layer as a base layer, the entire thickness can be made smaller than that of the conventional example shown in FIG.

【0090】次に、図14を参照して、第7実施形態の
窒化物系半導体層の形成方法を用いて形成した半導体レ
ーザ素子について説明する。この第7実施形態の半導体
レーザ素子では、図13に示したn型BGaN層64上
に、n型BGaNからなる第1導電型層115、n型B
GaNからなる第1導電型クラッド層116、AlGa
NからなるMQW発光層117、p型BGaNからなる
第2導電型クラッド層118およびp型GaNからなる
第2導電型コンタクト層119が形成されている。ま
た、n型GaN基板61の裏面には、n型の第1導電型
電極120が形成されている。また、第2導電型コンタ
クト層119の上面上には、p型の第2導電型電極12
1が形成されている。なお、上記した各層115〜11
9の膜厚は、図4に示した第2実施形態の半導体レーザ
素子と同様である。
Next, with reference to FIG. 14, a semiconductor laser device formed by using the method for forming a nitride-based semiconductor layer according to the seventh embodiment will be described. In the semiconductor laser device of the seventh embodiment, the first conductivity type layer 115 made of n-type BGaN and the n-type BGaN are formed on the n-type BGaN layer 64 shown in FIG.
First conductivity type cladding layer 116 made of GaN, AlGa
An MQW light emitting layer 117 made of N, a second conductivity type cladding layer 118 made of p-type BGaN, and a second conductivity type contact layer 119 made of p-type GaN are formed. Further, an n-type first conductivity type electrode 120 is formed on the back surface of the n-type GaN substrate 61. The p-type second conductivity type electrode 12 is formed on the upper surface of the second conductivity type contact layer 119.
1 is formed. In addition, each of the layers 115 to 11 described above
The film thickness of 9 is the same as that of the semiconductor laser device of the second embodiment shown in FIG.

【0091】第7実施形態による半導体レーザ素子で
は、低転位のn型BGaN層64上に、各層115〜1
19を形成するので、各層115〜119において良好
な結晶性を実現することができる。また、図13の形成
方法では、全体の厚みが薄く形成されるので、その上に
各層115〜119を形成した場合、半導体レーザ素子
の厚みが薄くなる。これにより、この第7実施形態にお
いても、第2および第4〜第6実施形態と同様、厚みが
薄く、かつ、良好な素子特性を有する半導体レーザ素子
を得ることができる。
In the semiconductor laser device according to the seventh embodiment, each of the layers 115 to 1 is formed on the low dislocation n-type BGaN layer 64.
Since 19 is formed, good crystallinity can be realized in each of the layers 115 to 119. Further, in the forming method of FIG. 13, since the entire thickness is formed thin, when each of the layers 115 to 119 is formed thereon, the thickness of the semiconductor laser element becomes thin. As a result, also in the seventh embodiment, a semiconductor laser device having a small thickness and good device characteristics can be obtained as in the second and fourth to sixth embodiments.

【0092】また、第7実施形態による半導体レーザ素
子では、厚く形成された低転位のn型BGaN層64上
に、MQW発光層117を形成するので、MQW発光層
117の格子定数を小さくするためにMQW発光層11
7のAl組成を高くしても、良好な結晶性を実現するこ
とができる。したがって、従来の窒化物系半導体レーザ
より、短波長の半導体レーザを実現することができる。
Further, in the semiconductor laser device according to the seventh embodiment, since the MQW light emitting layer 117 is formed on the thickly formed low-dislocation n-type BGaN layer 64, the MQW light emitting layer 117 has a small lattice constant. MQW light emitting layer 11
Even if the Al composition of 7 is increased, good crystallinity can be realized. Therefore, it is possible to realize a semiconductor laser having a shorter wavelength than the conventional nitride semiconductor laser.

【0093】また、上記第7実施形態では、基板とし
て、n型GaN基板61を用いたが、n型GaN基板6
1に代えて、サファイア基板、Si基板、SiC基板、
GaAs基板、スピネル基板、GaP基板、InP基
板、水晶基板などを用いてもよい。
In the seventh embodiment, the n-type GaN substrate 61 is used as the substrate, but the n-type GaN substrate 6 is used.
1 instead of sapphire substrate, Si substrate, SiC substrate,
A GaAs substrate, a spinel substrate, a GaP substrate, an InP substrate, a quartz substrate or the like may be used.

【0094】(第8実施形態)図15は、本発明の第8
実施形態による窒化物系半導体層の形成方法を説明する
ための断面図である。図16は、図15に示した第8実
施形態による窒化物系半導体層の形成方法を用いて製造
した半導体レーザ素子を示した断面図である。
(Eighth Embodiment) FIG. 15 shows an eighth embodiment of the present invention.
FIG. 5 is a cross-sectional view illustrating the method for forming the nitride-based semiconductor layer according to the embodiment. FIG. 16 is a sectional view showing a semiconductor laser device manufactured by using the method for forming the nitride-based semiconductor layer according to the eighth embodiment shown in FIG.

【0095】まず、図15を参照して、第8実施形態の
窒化物系半導体層の形成方法について説明する。この第
8実施形態では、サファイア基板71上に、約500℃
〜約700℃の温度条件下で、約10nm〜約50nm
の厚みを有するAlGaNまたはGaNからなる低温バ
ッファ層72を形成する。その低温バッファ層72上
に、MOCVD法またはHVPE法を用いて、下地とな
るGaN層73を約2μmの厚みで形成する。そのGa
N層73上に、オーバーハング部74aを有する逆メサ
形状のSiNからなるマスク層74を形成する。このマ
スク層74では、隣接するマスク層74間の最短距離
が、隣接するマスク層74間に位置するGaN層73の
露出部の幅よりも小さい。
First, with reference to FIG. 15, a method for forming a nitride semiconductor layer according to the eighth embodiment will be described. In the eighth embodiment, the temperature is about 500 ° C. on the sapphire substrate 71.
~ About 700nm under temperature conditions of about 700nm
Forming a low temperature buffer layer 72 made of AlGaN or GaN having a thickness of On the low-temperature buffer layer 72, an underlying GaN layer 73 is formed with a thickness of about 2 μm by MOCVD or HVPE. That Ga
A mask layer 74 made of SiN having an inverted mesa shape having an overhang portion 74a is formed on the N layer 73. In this mask layer 74, the shortest distance between the adjacent mask layers 74 is smaller than the width of the exposed portion of the GaN layer 73 located between the adjacent mask layers 74.

【0096】その後、GaN層73上に、約400℃〜
約500℃の温度条件下で、約10nm〜約50nmの
厚みを有するGaInNからなる低温バッファ層75を
形成する。なお、この低温バッファ層75は、本発明の
「バッファ層」の一例である。そして、MOCVD法ま
たはHVPE法を用いて、マスク層74を選択成長マス
クとして、低温バッファ層75上に、Al1-W-X-Y-ZW
GaXInYTlZN層を成長させる。Al1-W-X-Y-ZW
GaXInYTlZNの組成は、Y=Z=0を除く組成
で、かつ、Al1-W-X-Y-ZWGaXInYTlZNの格子
定数は、GaNの格子定数より大きい。たとえば、Ga
1-YInYN(0<Y≦1)またはGa1-ZTlZN(0<
Z≦1)などである。この第8実施形態では、たとえ
ば、AlGaInN層76を、約600℃〜約1200
℃の温度条件下で約1μmの厚みで形成する。なお、こ
のAlGaInN層76は、本発明の「半導体層」およ
び「窒化物系半導体層」の一例である。
Then, on the GaN layer 73, a temperature of about 400.degree.
Under the temperature condition of about 500 ° C., the low temperature buffer layer 75 made of GaInN having a thickness of about 10 nm to about 50 nm is formed. The low temperature buffer layer 75 is an example of the “buffer layer” in the present invention. Then, using the MOCVD method or the HVPE method, with the mask layer 74 as a selective growth mask, Al 1 -WXYZ B W is formed on the low temperature buffer layer 75.
A Ga x In Y Tl Z N layer is grown. Al 1-WXYZ B W
The composition of Ga X In Y Tl Z N is a composition excluding Y = Z = 0, and the lattice constant of Al 1-WXYZ B W Ga X In Y Tl Z N is larger than that of GaN. For example, Ga
1-Y In Y N (0 <Y ≦ 1) or Ga 1-Z Tl Z N (0 <
Z ≦ 1) and the like. In the eighth embodiment, for example, the AlGaInN layer 76 is formed at about 600 ° C. to about 1200 ° C.
It is formed with a thickness of about 1 μm under a temperature condition of ° C. The AlGaInN layer 76 is an example of the “semiconductor layer” or the “nitride-based semiconductor layer” in the present invention.

【0097】この低温バッファ層75を成長させる際
に、マスク層74がオーバーハング部74aを有するの
で、オーバーハング部74a下には原料が届きにくくな
る。この第8実施形態では、比較的低温(約400℃〜
約500℃)で低温バッファ層75を形成するため、オ
ーバーハング部74a下には、低温バッファ層75は形
成されない。これにより、低温バッファ層75上に、A
lGaInN層76を成長させる際に、低温バッファ層
75の厚みが大きい中央部では、AlGaInN層76
の成長が速くなるとともに、低温バッファ層75の厚み
が小さいオーバーハング部74a下では、AlGaIn
N層76の成長が遅くなる。このため、成長初期の段階
から台形状のAlGaInN層76a(図15参照)が
形成されやすくなるとともに、その台形状のAlGaI
nN層76aの側面が徐々に横方向に成長するので、A
lGaInN層76の成長初期段階から横方向成長が促
進される。このため、AlGaInN層76の成長初期
段階から転位が横方向へ曲げられるので、AlGaIn
N層76の成長初期段階から縦方向に伝播する転位を低
減することができる。その結果、GaN層73上に、低
転位のAlGaInN層76を薄い膜厚でヘテロ成長さ
せることができる。
When the low temperature buffer layer 75 is grown, since the mask layer 74 has the overhang portion 74a, it becomes difficult for the raw material to reach under the overhang portion 74a. In the eighth embodiment, a relatively low temperature (about 400 ° C to
Since the low temperature buffer layer 75 is formed at about 500 ° C., the low temperature buffer layer 75 is not formed under the overhang portion 74a. As a result, on the low temperature buffer layer 75, A
When the lGaInN layer 76 is grown, the AlGaInN layer 76 is formed in the central portion where the low temperature buffer layer 75 has a large thickness.
Of the AlGaIn layer under the overhang portion 74a where the low temperature buffer layer 75 has a small thickness.
The growth of the N layer 76 slows down. Therefore, the trapezoidal AlGaInN layer 76a (see FIG. 15) is easily formed from the initial stage of growth, and the trapezoidal AlGaI layer 76a is formed.
Since the side surface of the nN layer 76a gradually grows in the lateral direction,
Lateral growth is promoted from the initial growth stage of the 1GaInN layer 76. Therefore, since the dislocations are laterally bent from the initial growth stage of the AlGaInN layer 76, AlGaIn
It is possible to reduce dislocations propagating in the vertical direction from the initial growth stage of the N layer 76. As a result, the low-dislocation AlGaInN layer 76 can be hetero-grown on the GaN layer 73 with a small film thickness.

【0098】次に、図16を参照して、図15に示した
窒化物系半導体層の形成方法を用いて形成した半導体レ
ーザ素子の構造について説明する。この第8実施形態の
半導体レーザ素子では、図15に示したAlGaInN
層76上に、図16に示すように、第1導電型コンタク
ト層105、第1導電型クラッド層106、MQW発光
層107、第2導電型クラッド層108、第2導電型コ
ンタクト層109、n型の第1導電型電極110および
p型の第2導電型電極111が形成されている。なお、
各層105〜109の組成および膜厚は、図2に示した
第1実施形態の半導体レーザ素子と同様である。
Next, with reference to FIG. 16, a structure of a semiconductor laser device formed by using the method for forming a nitride semiconductor layer shown in FIG. 15 will be described. In the semiconductor laser device of the eighth embodiment, the AlGaInN shown in FIG.
On the layer 76, as shown in FIG. 16, a first conductivity type contact layer 105, a first conductivity type clad layer 106, an MQW light emitting layer 107, a second conductivity type clad layer 108, a second conductivity type contact layer 109, n. Type first conductivity type electrode 110 and p type second conductivity type electrode 111 are formed. In addition,
The composition and film thickness of each of the layers 105 to 109 are similar to those of the semiconductor laser device of the first embodiment shown in FIG.

【0099】第8実施形態では、このように薄い膜厚で
形成された低転位のAlGaInN層76上に、各層1
05〜109を形成することによって、各層105〜1
09において、良好な結晶性を実現することができる。
その結果、第8実施形態では、厚みが薄く、かつ、良好
な特性を有する半導体レーザ素子を得ることができる。
In the eighth embodiment, each layer 1 is formed on the low-dislocation AlGaInN layer 76 having such a thin film thickness.
05-109 to form each layer 105-1
In 09, good crystallinity can be realized.
As a result, in the eighth embodiment, it is possible to obtain a semiconductor laser device having a small thickness and good characteristics.

【0100】(第9実施形態)図17〜図19は、本発
明の第9実施形態による窒化物系半導体層の形成方法を
説明するための断面図である。図20は、図17〜図1
9に示した第9実施形態による窒化物系半導体層の形成
方法を用いて製造した半導体レーザ素子を示した断面図
である。図17〜図19を参照して、第9実施形態の窒
化物系半導体層の形成方法について説明する。
(Ninth Embodiment) FIGS. 17 to 19 are sectional views for explaining a method for forming a nitride-based semiconductor layer according to a ninth embodiment of the present invention. FIG. 20 shows FIGS.
FIG. 10 A sectional view showing a semiconductor laser device manufactured by the method for forming the nitride-based semiconductor layer according to the ninth embodiment shown in FIG. 9. A method for forming a nitride-based semiconductor layer according to the ninth embodiment will be described with reference to FIGS.

【0101】まず、図17に示すように、下地となるサ
ファイア基板81のC面上に、MOVPE法を用いて、
基板温度を約600℃に保持した状態で、約15μmの
厚みを有するアンドープAlGaNからなるバッファ層
を形成する。そのバッファ層の所定領域をフォトリソグ
ラフィー技術およびRIE(Reactive Ion
Etching)法などを用いて、パターニングする
ことによって、ストライプ形状のバッファ層82を形成
する。なお、バッファ層82は、サファイア基板81
と、後の工程でバッファ層82上に形成する窒化物系半
導体層(アンドープGaN層84)との格子定数の差を
緩和するために設ける。このバッファ層82のストライ
プ形状は、バッファ層82の幅をW3とし、バッファ層
82間の開口部の幅をb3とした場合、バッファ層82
の幅W3およびバッファ層82間の開口部の幅b3が、
以下の式(1)と式(2)と式(3)とを満たすように
形成することが好ましい。
First, as shown in FIG. 17, the MOVPE method is used on the C-plane of the sapphire substrate 81 to be the base.
While maintaining the substrate temperature at about 600 ° C., a buffer layer made of undoped AlGaN having a thickness of about 15 μm is formed. A predetermined region of the buffer layer is formed by photolithography and RIE (Reactive Ion).
Etching) or the like is used to perform patterning to form the stripe-shaped buffer layer 82. The buffer layer 82 is the sapphire substrate 81.
And a nitride-based semiconductor layer (undoped GaN layer 84) formed on the buffer layer 82 in a later step are provided to reduce the difference in lattice constant. When the width of the buffer layer 82 is W3 and the width of the opening between the buffer layers 82 is b3, the stripe shape of the buffer layer 82 is the buffer layer 82.
And the width b3 of the opening between the buffer layer 82 and
It is preferably formed so as to satisfy the following formulas (1), (2) and (3).

【0102】 b3[μm]+W3[μm]≦40[μm] ・・・(1) b3[μm]≧3[μm] ・・・(2) W3[μm]≧1[μm] ・・・(3) なお、上記式(1)は、バッファ層82の幅W3とバッ
ファ層82間の開口部の幅b3との和(バッファ層82
の周期)が40μm以下であるという条件を示してい
る。
B3 [μm] + W3 [μm] ≦ 40 [μm] (1) b3 [μm] ≧ 3 [μm] (2) W3 [μm] ≧ 1 [μm] ( 3) The above formula (1) is the sum of the width W3 of the buffer layer 82 and the width b3 of the opening between the buffer layers 82 (the buffer layer 82).
The period) is 40 μm or less.

【0103】次に、バッファ層82およびバッファ層8
2間に露出されたサファイア基板81の上面上に、約1
00nm〜数μmの膜厚を有するSiNまたはSiO2
からなるマスク層(図示せず)を形成した後、バッファ
層82上のマスク層をウェットエッチングなどを用いて
除去することによって、バッファ層82間に露出された
サファイア基板81の上面の一部上のみに、図18に示
されるような、マスク層83を形成する。この場合、バ
ッファ層82とマスク層83との間に、少なくとも約1
μm程度のサファイア基板81が露出されるようにす
る。
Next, the buffer layer 82 and the buffer layer 8
On the upper surface of the sapphire substrate 81 exposed between the two, about 1
SiN or SiO 2 having a film thickness of 00 nm to several μm
After a mask layer (not shown) made of is formed, the mask layer on the buffer layer 82 is removed by wet etching or the like to expose a part of the upper surface of the sapphire substrate 81 between the buffer layers 82. Then, a mask layer 83 is formed as shown in FIG. In this case, at least about 1 is provided between the buffer layer 82 and the mask layer 83.
The sapphire substrate 81 of about μm is exposed.

【0104】この後、図19に示すように、MOCVD
法またはHVPE法を用いて、マスク層83を選択成長
マスクとして、バッファ層82上に、アンドープGaN
層84を形成する。このアンドープGaN層84は、約
950℃〜約1200℃の温度条件下で、約2μmの厚
みを有するように形成する。なお、このアンドープGa
N層84は、本発明の「半導体層」および「窒化物系半
導体層」の一例である。
Thereafter, as shown in FIG. 19, MOCVD is performed.
Method or HVPE method, using the mask layer 83 as a selective growth mask, the undoped GaN is formed on the buffer layer 82.
Form layer 84. The undoped GaN layer 84 is formed to have a thickness of about 2 μm under a temperature condition of about 950 ° C. to about 1200 ° C. In addition, this undoped Ga
The N layer 84 is an example of the “semiconductor layer” or the “nitride-based semiconductor layer” in the present invention.

【0105】ここで、バッファ層82上にアンドープG
aN層84を成長させる際に、バッファ層82とマスク
層83との間に露出されたサファイア基板81の上面上
には、バッファ層82が形成されていないため、アンド
ープGaN層84が成長しにくい。このため、成長初期
の段階から台形状のアンドープGaN層84a(図19
参照)が形成されやすくなるとともに、その台形状のア
ンドープGaN層84aの側面が徐々に横方向に成長す
るので、アンドープGaN層84の成長初期段階から横
方向成長が促進される。このため、アンドープGaN層
84の成長初期段階から転位が横方向へ曲げられるの
で、アンドープGaN層84の成長初期段階から縦方向
に伝播する転位を低減することができる。その結果、サ
ファイア基板81上に、低転位のアンドープGaN層8
4を薄い膜厚でヘテロ成長させることができる。
Here, undoped G is formed on the buffer layer 82.
When growing the aN layer 84, since the buffer layer 82 is not formed on the upper surface of the sapphire substrate 81 exposed between the buffer layer 82 and the mask layer 83, the undoped GaN layer 84 is hard to grow. . Therefore, the trapezoidal undoped GaN layer 84a (FIG.
(Refer to FIG. 3) is easily formed, and the side surface of the trapezoidal undoped GaN layer 84a gradually grows in the lateral direction, so that the lateral growth is promoted from the initial growth stage of the undoped GaN layer 84. Therefore, since the dislocations are bent laterally from the initial growth stage of the undoped GaN layer 84, the dislocations propagating in the vertical direction from the initial growth stage of the undoped GaN layer 84 can be reduced. As a result, the low-dislocation undoped GaN layer 8 is formed on the sapphire substrate 81.
4 can be hetero-grown with a thin film thickness.

【0106】次に、図20を参照して、第9実施形態の
窒化物系半導体層の形成方法を用いて製造した半導体レ
ーザ素子の構造について説明する。この第9実施形態の
半導体レーザ素子では、図19に示したアンドープGa
N層84上に、図20に示すように、第1導電型コンタ
クト層105、第1導電型クラッド層106、MQW発
光層107、第2導電型クラッド層108、第2導電型
コンタクト層109、n型の第1導電型電極110およ
びp型の第2導電型電極111が形成されている。な
お、各層105〜109の組成および膜厚は、図2に示
した第1実施形態の半導体レーザ素子と同様である。
Next, with reference to FIG. 20, a structure of a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer of the ninth embodiment will be described. In the semiconductor laser device of the ninth embodiment, the undoped Ga shown in FIG.
On the N layer 84, as shown in FIG. 20, a first conductivity type contact layer 105, a first conductivity type clad layer 106, an MQW light emitting layer 107, a second conductivity type clad layer 108, a second conductivity type contact layer 109, An n-type first conductivity type electrode 110 and a p-type second conductivity type electrode 111 are formed. The compositions and film thicknesses of the layers 105 to 109 are the same as those of the semiconductor laser device according to the first embodiment shown in FIG.

【0107】第9実施形態では、このように薄い膜厚で
形成された低転位のアンドープGaN層84上に、各層
105〜109を形成することによって、各層105〜
109において、良好な結晶性を実現することができ
る。その結果、第9実施形態では、第1および第3実施
形態と同様、厚みが薄く、かつ、良好な特性を有する半
導体レーザ素子を得ることができる。
In the ninth embodiment, the layers 105 to 109 are formed on the low-dislocation undoped GaN layer 84 having such a small film thickness, so that the layers 105 to 105 are formed.
In 109, good crystallinity can be realized. As a result, in the ninth embodiment, as in the first and third embodiments, a semiconductor laser device having a small thickness and good characteristics can be obtained.

【0108】(第10実施形態)図21は、本発明の第
10実施形態による半導体層の形成方法を説明するため
の断面図である。図22は、図21に示した第10実施
形態の半導体層の形成方法を用いて製造した半導体レー
ザ素子を示した断面図である。なお、この第10実施形
態では、上記第1〜第9実施形態とは異なり、窒化物系
半導体層以外の半導体層(ZnO層(酸化亜鉛層))の
形成方法について説明する。
(Tenth Embodiment) FIG. 21 is a sectional view for explaining a method for forming a semiconductor layer according to a tenth embodiment of the present invention. 22 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a semiconductor layer of the tenth embodiment shown in FIG. In the tenth embodiment, unlike the first to ninth embodiments, a method of forming a semiconductor layer (ZnO layer (zinc oxide layer)) other than the nitride semiconductor layer will be described.

【0109】まず、図21を参照して、第10実施形態
の半導体層の形成方法について説明する。この第10実
施形態では、まず、下地としてのサファイア基板91の
上面上に直接、SiNからなるマスク層92を形成す
る。このマスク層92は、オーバーハング部92aを有
する逆メサ形状(逆台形形状)に形成する。このマスク
層92では、隣接するマスク層92間の最短距離が、隣
接するマスク層92間に位置するサファイア基板91の
露出部の幅よりも小さい。
First, a method of forming a semiconductor layer according to the tenth embodiment will be described with reference to FIG. In the tenth embodiment, first, the mask layer 92 made of SiN is formed directly on the upper surface of the sapphire substrate 91 as a base. The mask layer 92 is formed in an inverted mesa shape (inverted trapezoidal shape) having an overhang portion 92a. In this mask layer 92, the shortest distance between the adjacent mask layers 92 is smaller than the width of the exposed portion of the sapphire substrate 91 located between the adjacent mask layers 92.

【0110】このようなマスク層92の形成方法として
は、まず、サファイア基板91上の全面にSiN層(図
示せず)を形成した後、そのSiN層上の所定領域にレ
ジスト(図示せず)を形成する。そして、そのレジスト
をマスクとして、SiN層をウェットエッチングするこ
とによって、容易にオーバーハング部92aを有する逆
台形形状のマスク層92を形成することができる。な
お、このマスク層92は、約7μmの周期を有するスト
ライプ状(細長状)で、約10nm〜約1000nmの
厚みで形成する。また、マスク層92の開口部は、たと
えば、サファイアの[11−20]方向またはサファイ
アの[1−100]方向に形成するのが好ましい。
As a method of forming such a mask layer 92, first, a SiN layer (not shown) is formed on the entire surface of the sapphire substrate 91, and then a resist (not shown) is formed in a predetermined region on the SiN layer. To form. Then, the resist layer is used as a mask to wet-etch the SiN layer to easily form the inverted trapezoidal mask layer 92 having the overhang portion 92a. The mask layer 92 is formed in a stripe shape (elongated shape) having a period of about 7 μm and a thickness of about 10 nm to about 1000 nm. Further, it is preferable that the opening of the mask layer 92 is formed, for example, in the [11-20] direction of sapphire or the [1-100] direction of sapphire.

【0111】この後、サファイア基板91上に、MOC
VD法またはMBE(分子線エピタキシー)法を用い
て、約0.08μm/秒の成長速度および約150℃〜
約200℃の成長温度で、約2nm〜約10nmの厚み
を有するZnO薄膜93を成長させる。なお、このZn
O薄膜93は、本発明の「バッファ層」の一例である。
そして、マスク層92を選択成長マスクとして、ZnO
薄膜93上に、ZnO層94を形成する。このZnO層
94は、約1μm/秒程度の成長速度および約400℃
の成長温度で、約2μmの厚みを有するように形成す
る。なお、このZnO層94は、本発明の「半導体層」
の一例である。
After that, the MOC is formed on the sapphire substrate 91.
Using the VD method or MBE (molecular beam epitaxy) method, a growth rate of about 0.08 μm / sec and a temperature of about 150 ° C.
A ZnO thin film 93 having a thickness of about 2 nm to about 10 nm is grown at a growth temperature of about 200 ° C. In addition, this Zn
The O thin film 93 is an example of the “buffer layer” in the present invention.
Then, using the mask layer 92 as a selective growth mask, ZnO
A ZnO layer 94 is formed on the thin film 93. The ZnO layer 94 has a growth rate of about 1 μm / sec and a temperature of about 400 ° C.
At a growth temperature of about 2 μm. The ZnO layer 94 is the “semiconductor layer” of the present invention.
Is an example.

【0112】このZnO薄膜93を成長させる際に、マ
スク層92がオーバーハング部92aを有するので、オ
ーバーハング部92a下には原料が届きにくくなる。こ
のため、オーバーハング部92a下のZnO薄膜93の
厚みは、オーバーハング部92a下以外の部分(中央
部)の厚みよりも小さくなる。これにより、ZnO薄膜
93上に、ZnO層94を成長させる際に、ZnO薄膜
93の厚みが大きい中央部では、ZnO層94の成長が
速くなるとともに、ZnO薄膜93の厚みが小さいオー
バーハング部92a下では、ZnO層94の成長が遅く
なる。このため、図1に示した第1実施形態と同様、成
長初期の段階からZnO層94が台形状に形成されやす
くなるとともに、その台形状のZnO層94の側面が徐
々に横方向に成長するので、ZnO層94の成長初期段
階から横方向成長が促進される。このため、ZnO層9
4の成長初期段階から転位が横方向へ曲げられるので、
ZnO層94の成長初期段階から縦方向に伝播する転位
を低減することができる。その結果、サファイア基板9
1上に、低転位のZnO層94を薄い膜厚でヘテロ成長
させることができる。
When the ZnO thin film 93 is grown, since the mask layer 92 has the overhang portion 92a, it becomes difficult for the raw material to reach under the overhang portion 92a. Therefore, the thickness of the ZnO thin film 93 below the overhang portion 92a is smaller than the thickness of the portion (central portion) other than below the overhang portion 92a. Accordingly, when the ZnO layer 94 is grown on the ZnO thin film 93, the ZnO layer 94 grows faster in the central portion where the ZnO thin film 93 has a larger thickness, and the overhang portion 92a where the ZnO thin film 93 has a smaller thickness. Below, the growth of the ZnO layer 94 slows down. Therefore, similar to the first embodiment shown in FIG. 1, the ZnO layer 94 is likely to be formed into a trapezoidal shape from the initial stage of growth, and the side surface of the trapezoidal ZnO layer 94 gradually grows in the lateral direction. Therefore, lateral growth is promoted from the initial stage of growth of the ZnO layer 94. Therefore, the ZnO layer 9
Since the dislocations are laterally bent from the initial growth stage of 4,
It is possible to reduce dislocations propagating in the vertical direction from the initial growth stage of the ZnO layer 94. As a result, the sapphire substrate 9
A low-dislocation ZnO layer 94 can be hetero-grown on the first layer with a small film thickness.

【0113】次に、図22を参照して、第10実施形態
の半導体層の形成方法を用いて製造した半導体レーザ素
子の構造について説明する。
Next, with reference to FIG. 22, a structure of a semiconductor laser device manufactured by using the method for forming a semiconductor layer of the tenth embodiment will be described.

【0114】第10実施形態の半導体レーザ素子では、
図21に示したZnO層94上に、図22に示すよう
に、約4μmの厚みを有するGaドープn型ZnOから
なる第1導電型コンタクト層105aが形成されてい
る。第1導電型コンタクト層105a上には、約0.4
5μmの膜厚を有するGaドープn型Mg0.15Zn0.85
Oからなる第1導電型クラッド層106aが形成されて
いる。第1導電型クラッド層106a上には、ZnO/
Cd0.1Zn0.9Oからなる多重量子井戸(MQW)発光
層107aが形成されている。MQW発光層107a上
には、約0.45μmの厚みを有する窒素ドープp型M
0.15Zn0.85Oからなる第2導電型クラッド層108
aが形成されている。その第2導電型クラッド層108
a上には、約0.15μmの膜厚を有する窒素ドープp
型ZnOからなる第2導電型コンタクト層109aが形
成されている。また、第1導電型コンタクト層105a
の露出された上面上には、AlまたはTiなどからなる
n型の第1導電型電極110aが形成されている。ま
た、第2導電型コンタクト層109aの上面上には、N
i、PdまたはPtなどからなるp型の第2導電型電極
111aが形成されている。
In the semiconductor laser device of the tenth embodiment,
As shown in FIG. 22, a first conductivity type contact layer 105a made of Ga-doped n-type ZnO having a thickness of about 4 μm is formed on the ZnO layer 94 shown in FIG. About 0.4 is formed on the first conductivity type contact layer 105a.
Ga-doped n-type Mg 0.15 Zn 0.85 having a film thickness of 5 μm
A first conductivity type cladding layer 106a made of O is formed. On the first conductivity type cladding layer 106a, ZnO /
A multiple quantum well (MQW) light emitting layer 107a made of Cd 0.1 Zn 0.9 O is formed. Nitrogen-doped p-type M having a thickness of about 0.45 μm is formed on the MQW light emitting layer 107a.
Second conductivity type cladding layer 108 made of g 0.15 Zn 0.85 O
a is formed. The second conductivity type cladding layer 108
On a, nitrogen-doped p having a film thickness of about 0.15 μm
A second conductivity type contact layer 109a made of ZnO is formed. In addition, the first conductivity type contact layer 105a
An n-type first conductivity type electrode 110a made of Al, Ti, or the like is formed on the exposed upper surface. Further, N is formed on the upper surface of the second conductivity type contact layer 109a.
A p-type second conductivity type electrode 111a made of i, Pd, Pt, or the like is formed.

【0115】なお、第1導電型コンタクト層105a、
第1導電型クラッド層106a、MQW発光層107
a、第2導電型クラッド層108aおよび第2導電型コ
ンタクト層109aは、本発明の「半導体素子層」の一
例である。
The first conductivity type contact layer 105a,
First conductivity type cladding layer 106a, MQW light emitting layer 107
The second conductive type clad layer 108a and the second conductive type contact layer 109a are examples of the "semiconductor element layer" in the present invention.

【0116】上記した第1実施形態の半導体レーザ素子
では、図21に示した形成方法を用いて形成された薄い
厚みで転位が低減されたZnO層94上に、各層105
a〜109aを形成するので、各層105a〜109a
において、良好な結晶性を実現することができる。した
がって、第10実施形態では、厚みが薄く、かつ、良好
な素子特性を有する半導体レーザ素子を得ることができ
る。
In the semiconductor laser device of the first embodiment described above, each layer 105 is formed on the ZnO layer 94 which is formed by using the forming method shown in FIG. 21 and has a reduced dislocation and reduced dislocations.
a to 109a are formed, each layer 105a to 109a is formed.
In, good crystallinity can be realized. Therefore, in the tenth embodiment, it is possible to obtain a semiconductor laser device having a small thickness and good device characteristics.

【0117】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
It should be understood that the embodiments disclosed this time are exemplifications in all respects and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and includes meaning equivalent to the scope of claims for patent and all modifications within the scope.

【0118】たとえば、上記実施形態では、種々のオー
バーハング形状を有するマスク層を示したが、本発明は
これに限らず、隣接するマスク層間の距離が隣接するマ
スク層間に位置する下地の露出部の幅よりも小さくなる
ような形状であれば、上記した実施形態以外の構造であ
ってもよい。
For example, although the mask layers having various overhang shapes are shown in the above-described embodiments, the present invention is not limited to this, and the exposed portion of the underlying layer in which the distance between the adjacent mask layers is located between the adjacent mask layers. A structure other than the above-described embodiments may be used as long as the shape is smaller than the width of the above.

【0119】また、上記第1〜第10実施形態では、ス
トライプ状のマスク層を形成する例を示したが、本発明
はこれに限らず、たとえば、六角形のマスク層、三角形
のマスク層、六角形の開口部を形成したマスク層、三角
形の開口部を形成したマスク層などであってもよい。
Further, in the above-mentioned first to tenth embodiments, the example in which the stripe-shaped mask layer is formed is shown, but the present invention is not limited to this, and for example, a hexagonal mask layer, a triangular mask layer, A mask layer having hexagonal openings, a mask layer having triangular openings, or the like may be used.

【0120】また、上記第1〜第10実施形態における
マスク層の材料は、上記実施形態に限定されるものでは
なく、他の材料を用いてもよい。たとえば、SiOx
TiOx、ZrOxまたは高融点金属などが考えられる。
Further, the material of the mask layer in the above first to tenth embodiments is not limited to the above embodiment, and other materials may be used. For example, SiO x ,
TiO x , ZrO x, refractory metal, etc. are considered.

【0121】また、上記第1〜第10実施形態では、半
導体レーザ素子を作製する場合について説明したが、本
発明はこれに限らず、発光ダイオード、電界効果トラン
ジスタ、フォトダイオードまたは太陽電池などの他の半
導体素子を作製する場合にも適用可能である。
Further, in the above-mentioned first to tenth embodiments, the case where the semiconductor laser device is manufactured has been described, but the present invention is not limited to this, and other devices such as a light emitting diode, a field effect transistor, a photodiode or a solar cell are used. The present invention can also be applied to the case of manufacturing the semiconductor element.

【0122】[0122]

【発明の効果】以上のように、本発明によれば、下地上
に、低転位の半導体層を薄い膜厚で容易にヘテロ成長さ
せることができる。
As described above, according to the present invention, it is possible to easily hetero-grow a low dislocation semiconductor layer with a small film thickness on a base.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施形態による窒化物系半導体層
の形成方法を説明するための断面図である。
FIG. 1 is a cross-sectional view illustrating a method of forming a nitride-based semiconductor layer according to a first embodiment of the present invention.

【図2】図1に示した第1実施形態による窒化物系半導
体層の形成方法を用いて製造した半導体レーザ素子を示
した断面図である。
2 is a cross-sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer according to the first embodiment shown in FIG.

【図3】本発明の第2実施形態による窒化物系半導体層
の形成方法を説明するための断面図である。
FIG. 3 is a cross-sectional view illustrating a method of forming a nitride-based semiconductor layer according to a second embodiment of the present invention.

【図4】図3に示した第2実施形態による窒化物系半導
体層の形成方法を用いて製造した半導体レーザ素子を示
した断面図である。
FIG. 4 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer according to the second embodiment shown in FIG.

【図5】本発明の第3実施形態による窒化物系半導体層
の形成方法を説明するための断面図である。
FIG. 5 is a sectional view illustrating a method for forming a nitride-based semiconductor layer according to a third embodiment of the present invention.

【図6】図5に示した第3実施形態による窒化物系半導
体層の形成方法を用いて製造した半導体レーザ素子を示
した断面図である。
6 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer according to the third embodiment shown in FIG.

【図7】本発明の第4実施形態による窒化物系半導体層
の形成方法を説明するための断面図である。
FIG. 7 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor layer according to a fourth embodiment of the present invention.

【図8】図7に示した第4実施形態による窒化物系半導
体層の形成方法を用いて製造した半導体レーザ素子を示
した断面図である。
8 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer according to the fourth embodiment shown in FIG.

【図9】本発明の第5実施形態による窒化物系半導体層
の形成方法を説明するための断面図である。
FIG. 9 is a sectional view illustrating a method of forming a nitride-based semiconductor layer according to a fifth embodiment of the present invention.

【図10】図9に示した第5実施形態による窒化物系半
導体層の形成方法を用いて製造した半導体レーザ素子を
示した断面図である。
10 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer according to the fifth embodiment shown in FIG.

【図11】本発明の第6実施形態による窒化物系半導体
層の形成方法を説明するための断面図である。
FIG. 11 is a sectional view illustrating a method of forming a nitride-based semiconductor layer according to a sixth embodiment of the present invention.

【図12】図11に示した第6実施形態による窒化物系
半導体層の形成方法を用いて製造した半導体レーザ素子
を示した断面図である。
12 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer according to the sixth embodiment shown in FIG.

【図13】本発明の第7実施形態による窒化物系半導体
層の形成方法を説明するための断面図である。
FIG. 13 is a cross-sectional view illustrating the method for forming the nitride-based semiconductor layer according to the seventh embodiment of the present invention.

【図14】図13に示した第7実施形態による窒化物系
半導体層の形成方法を用いて製造した半導体レーザ素子
を示した断面図である。
14 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer according to the seventh embodiment shown in FIG.

【図15】本発明の第8実施形態による窒化物系半導体
層の形成方法を説明するための断面図である。
FIG. 15 is a sectional view illustrating the method for forming the nitride-based semiconductor layer according to the eighth embodiment of the present invention.

【図16】図15に示した第8実施形態による窒化物系
半導体層の形成方法を用いて製造した半導体レーザ素子
を示した断面図である。
16 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer according to the eighth embodiment shown in FIG.

【図17】本発明の第9実施形態による窒化物系半導体
層の形成方法を説明するための断面図である。
FIG. 17 is a sectional view illustrating the method for forming the nitride-based semiconductor layer according to the ninth embodiment of the present invention.

【図18】本発明の第9実施形態による窒化物系半導体
層の形成方法を説明するための断面図である。
FIG. 18 is a sectional view illustrating the method for forming the nitride-based semiconductor layer according to the ninth embodiment of the present invention.

【図19】本発明の第9実施形態による窒化物系半導体
層の形成方法を説明するための断面図である。
FIG. 19 is a sectional view illustrating the method for forming the nitride-based semiconductor layer according to the ninth embodiment of the present invention.

【図20】図17〜図19に示した第9実施形態による
窒化物系半導体層の形成方法を用いて製造した半導体レ
ーザ素子を示した断面図である。
FIG. 20 is a cross-sectional view showing a semiconductor laser device manufactured by using the method for forming the nitride-based semiconductor layer according to the ninth embodiment shown in FIGS. 17 to 19.

【図21】本発明の第10実施形態による半導体層の形
成方法を説明するための断面図である。
FIG. 21 is a sectional view illustrating a method of forming a semiconductor layer according to a tenth embodiment of the present invention.

【図22】図21に示した第10実施形態による半導体
層の形成方法を用いて製造した半導体レーザ素子を示し
た断面図である。
22 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a semiconductor layer according to the tenth embodiment shown in FIG. 21. FIG.

【図23】従来の選択横方向成長を用いた窒化物系半導
体層の形成方法の一例を説明するための断面図である。
FIG. 23 is a cross-sectional view for explaining an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral growth.

【図24】従来の選択横方向成長を用いた窒化物系半導
体層の形成方法の一例を説明するための断面図である。
FIG. 24 is a cross-sectional view for explaining an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral overgrowth.

【図25】従来の選択横方向成長を用いた窒化物系半導
体層の形成方法の一例を説明するための断面図である。
FIG. 25 is a cross-sectional view for explaining an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral growth.

【図26】従来の選択横方向成長を用いた窒化物系半導
体層の形成方法の一例を説明するための断面図である。
FIG. 26 is a cross-sectional view for explaining an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral growth.

【図27】従来の選択横方向成長を用いて基板上に直接
窒化物系半導体層を形成する方法を説明するための断面
図である。
FIG. 27 is a cross-sectional view illustrating a conventional method for directly forming a nitride-based semiconductor layer on a substrate by using selective lateral growth.

【図28】従来の混晶からなる窒化物系半導体層を形成
する方法を説明するための断面図である。
FIG. 28 is a cross-sectional view for explaining a conventional method for forming a nitride-based semiconductor layer made of a mixed crystal.

【符号の説明】[Explanation of symbols]

1、21、81、91 サファイア基板(下地) 2、12、22、32、42、52、62、74、8
3、92 マスク層 2a、32a、62a、74a、92a オーバーハン
グ部 3、13、23、33、43、63、75 低温バッフ
ァ層(バッファ層) 4、24、84 アンドープGaN層(半導体層) 11、31 n型SiC基板(下地) 14、44、54 n型GaN層(半導体層) 12a、12c、22a、22b SiN層 12b SiO2層 34 n型InGaN層(半導体層) 41 n型GaAs基板(下地) 51 n型Si基板(下地) 53、82 バッファ層 61 n型GaN基板(下地) 64 n型BGaN層(半導体層) 73 GaN層(下地) 76 AlGaInN層(半導体層) 93 ZnO薄膜(バッファ層) 94 ZnO層(半導体層) 105、105a 第1導電型コンタクト層(半導体素
子層) 115 第1導電型層(半導体素子層) 106、106a、116 第1導電型クラッド層(半
導体素子層) 107、107a、117 MQW発光層(半導体素子
層) 108、108a、118 第2導電型クラッド層(半
導体素子層) 109、109a、119 第2導電型コンタクト層
(半導体素子層)
1, 21, 81, 91 Sapphire substrate (base) 2, 12, 22, 32, 42, 52, 62, 74, 8
3,92 Mask layers 2a, 32a, 62a, 74a, 92a Overhang part 3, 13, 23, 33, 43, 63, 75 Low temperature buffer layer (buffer layer) 4, 24, 84 Undoped GaN layer (semiconductor layer) 11 , 31 n-type SiC substrate (base) 14, 44, 54 n-type GaN layer (semiconductor layer) 12a, 12c, 22a, 22b SiN layer 12b SiO 2 layer 34 n-type InGaN layer (semiconductor layer) 41 n-type GaAs substrate ( Base layer 51 n-type Si substrate (base layer) 53, 82 Buffer layer 61 n-type GaN substrate (base layer) 64 n-type BGaN layer (semiconductor layer) 73 GaN layer (base layer) 76 AlGaInN layer (semiconductor layer) 93 ZnO thin film (buffer) Layer) 94 ZnO layer (semiconductor layer) 105, 105a first conductivity type contact layer (semiconductor element layer) 115 first conductivity type layer (half) Body element layer) 106, 106a, 116 First conductivity type cladding layer (semiconductor element layer) 107, 107a, 117 MQW light emitting layer (semiconductor element layer) 108, 108a, 118 Second conductivity type cladding layer (semiconductor element layer) 109 , 109a, 119 Second conductivity type contact layer (semiconductor element layer)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大保 広樹 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 狩野 隆司 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 林 伸彦 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5F041 AA41 AA43 AA44 CA03 CA34 CA65 5F045 AA02 AA04 AA05 AB14 AB17 AB18 AB22 AB23 AD09 AD10 AD11 AF02 AF04 AF09 BB12 CA12 DA53 DA55 DA63 DA64 DB01 5F073 AA74 CA07 CB02 CB04 CB05 DA05 DA22 DA35 EA28    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Hiroki Ohbo             2-5-3 Keihan Hondori, Moriguchi City, Osaka Prefecture             Within Yo Denki Co., Ltd. (72) Inventor Takashi Kano             2-5-3 Keihan Hondori, Moriguchi City, Osaka Prefecture             Within Yo Denki Co., Ltd. (72) Inventor Nobuhiko Hayashi             2-5-3 Keihan Hondori, Moriguchi City, Osaka Prefecture             Within Yo Denki Co., Ltd. F-term (reference) 5F041 AA41 AA43 AA44 CA03 CA34                       CA65                 5F045 AA02 AA04 AA05 AB14 AB17                       AB18 AB22 AB23 AD09 AD10                       AD11 AF02 AF04 AF09 BB12                       CA12 DA53 DA55 DA63 DA64                       DB01                 5F073 AA74 CA07 CB02 CB04 CB05                       DA05 DA22 DA35 EA28

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 下地の上面に接触するとともに、前記下
地の一部を露出するように、所定の間隔を隔てて形成さ
れた複数のマスク層と、 前記マスク層間に露出された下地の上面上に形成された
バッファ層と、 前記バッファ層上および前記マスク層上に形成され、前
記下地とは異なる材料からなる半導体層とを備え、 前記露出された下地の上面上の前記マスク層の近傍に形
成された前記バッファ層の厚みは、前記露出された下地
の上面上の中央部に形成された前記バッファ層の厚みよ
りも小さい、半導体素子。
1. A plurality of mask layers formed at a predetermined interval so as to contact the upper surface of a base and expose a part of the base, and an upper surface of the base exposed between the mask layers. A buffer layer formed on the buffer layer, and a semiconductor layer formed on the buffer layer and the mask layer, the semiconductor layer being made of a material different from that of the base, and in the vicinity of the mask layer on the upper surface of the exposed base. The thickness of the formed buffer layer is smaller than the thickness of the buffer layer formed in the central part on the upper surface of the exposed underlayer.
【請求項2】 下地の上面に接触するとともに、前記下
地の一部を露出するように、所定の間隔を隔てて形成さ
れた複数のマスク層と、 前記マスク層間に露出された下地の上面上に形成された
バッファ層と、 前記露出された下地上、前記バッファ層上および前記マ
スク層上に形成され、前記下地とは異なる材料からなる
半導体層とを備え、 前記バッファ層は、前記マスク層間に露出された下地の
上面上の中央部に実質的に同じ厚みで形成されるととも
に、前記露出された下地の上面上の前記マスク層の近傍
には形成されていない、半導体素子。
2. A plurality of mask layers formed at a predetermined interval so as to contact the upper surface of the base and expose a part of the base, and the upper surface of the base exposed between the mask layers. A buffer layer formed on the exposed underlayer, the buffer layer and the mask layer, and a semiconductor layer made of a material different from that of the underlayer, wherein the buffer layer is the mask layer. A semiconductor element, which is formed in a central portion on the upper surface of the exposed underlayer with substantially the same thickness and is not formed in the vicinity of the mask layer on the exposed upper surface of the underlayer.
【請求項3】 隣接する前記マスク層間の最短距離は、
前記隣接するマスク層間に位置する前記下地の露出部の
幅よりも小さい、請求項1または2に記載の半導体素
子。
3. The shortest distance between the adjacent mask layers is
The semiconductor element according to claim 1, wherein the width is smaller than the width of the exposed portion of the base located between the adjacent mask layers.
【請求項4】 前記マスク層は、前記下地の露出部の上
方に突出したオーバーハング部を有する、請求項3に記
載の半導体素子。
4. The semiconductor device according to claim 3, wherein the mask layer has an overhang portion protruding above the exposed portion of the base.
【請求項5】 前記マスク層のオーバーハング部下に位
置する前記バッファ層の厚みは、前記隣接するマスク層
間の最短距離部下に位置する前記バッファ層の厚みより
も小さい、請求項4に記載の半導体素子。
5. The semiconductor according to claim 4, wherein the thickness of the buffer layer located under the overhang portion of the mask layer is smaller than the thickness of the buffer layer located under the shortest distance portion between the adjacent mask layers. element.
【請求項6】 前記マスク層のオーバーハング部下に位
置する前記バッファ層の厚みは、前記隣接するマスク層
間の最短距離部から遠くなるにしたがって、実質的に同
じ割合で小さくなる、請求項5に記載の半導体素子。
6. The thickness of the buffer layer located under the overhang portion of the mask layer decreases substantially at the same rate as the distance from the shortest distance portion between the adjacent mask layers decreases. The semiconductor device described.
【請求項7】 前記バッファ層は、前記マスク層間に露
出された下地の上面の中央部上に実質的に同じ厚みで形
成されるとともに、前記マスク層のオーバーハング部下
に位置する前記下地の上面上には形成されていない、請
求項4に記載の半導体素子。
7. The buffer layer is formed on the central portion of the upper surface of the underlayer exposed between the mask layers to have substantially the same thickness, and the upper surface of the underlayer located below the overhang portion of the mask layer. The semiconductor device according to claim 4, which is not formed on the semiconductor device.
【請求項8】 前記マスク層の少なくとも一部は、逆台
形形状を有する、請求項4〜7のいずれか1項に記載の
半導体素子。
8. The semiconductor device according to claim 4, wherein at least a part of the mask layer has an inverted trapezoidal shape.
【請求項9】 前記下地は、基板を含み、前記マスク層
は、前記基板の上面に接触するように形成されている、
請求項1〜8のいずれか1項に記載の半導体素子。
9. The underlayer includes a substrate, and the mask layer is formed so as to be in contact with an upper surface of the substrate.
The semiconductor device according to claim 1.
【請求項10】 前記基板は、窒素を含まない3−5族
半導体基板、4族半導体基板、サファイア基板、スピネ
ル基板、SiC基板および水晶基板からなるグループよ
り選択される1つの基板を含む、請求項9に記載の半導
体素子。
10. The substrate includes one substrate selected from the group consisting of a nitrogen-free Group 3-5 semiconductor substrate, a Group 4 semiconductor substrate, a sapphire substrate, a spinel substrate, a SiC substrate, and a quartz substrate. Item 9. The semiconductor device according to item 9.
【請求項11】 前記マスク層の上面近傍における前記
半導体層の転位密度は、前記下地の上面近傍における前
記半導体層の転位密度よりも小さい、請求項1〜10の
いずれか1項に記載の半導体素子。
11. The semiconductor according to claim 1, wherein a dislocation density of the semiconductor layer near an upper surface of the mask layer is smaller than a dislocation density of the semiconductor layer near an upper surface of the base. element.
【請求項12】 前記マスク層の上面近傍における前記
半導体層の転位密度は、前記下地の上面近傍における前
記半導体層の転位密度の1/2以下である、請求項11
に記載の半導体素子。
12. The dislocation density of the semiconductor layer near the upper surface of the mask layer is ½ or less of the dislocation density of the semiconductor layer near the upper surface of the base.
The semiconductor device according to 1.
【請求項13】 前記半導体層は、窒化物系半導体層を
含む、請求項1〜12のいずれか1項に記載の半導体素
子。
13. The semiconductor device according to claim 1, wherein the semiconductor layer includes a nitride semiconductor layer.
【請求項14】 前記バッファ層は、前記半導体層の成
長温度よりも低い成長温度で形成されている、請求項1
〜13のいずれか1項に記載の半導体素子。
14. The buffer layer is formed at a growth temperature lower than a growth temperature of the semiconductor layer.
The semiconductor device according to any one of 1 to 13.
【請求項15】 前記半導体層上に形成され、素子領域
を有する半導体素子層をさらに備える、請求項1〜14
のいずれか1項に記載の半導体素子。
15. The semiconductor device layer further comprising a semiconductor device layer formed on the semiconductor layer and having a device region.
The semiconductor element according to any one of 1.
【請求項16】 下地の上面に接触するとともに、前記
下地の一部を露出するように、所定の間隔を隔てて複数
のマスク層を形成する工程と、 前記下地の上面上にバッファ層を形成する工程と、 前記バッファ層上および前記マスク層上に、前記下地と
は異なる材料からなる半導体層を形成する工程とを備
え、 前記下地の上面上の前記マスク層の近傍に形成された前
記バッファ層の厚みが、前記下地の上面上の中央部に形
成された前記バッファ層の厚みよりも小さい、半導体層
の形成方法。
16. A step of forming a plurality of mask layers at a predetermined interval so as to contact the upper surface of the base and expose a part of the base, and a buffer layer is formed on the upper surface of the base. And a step of forming a semiconductor layer made of a material different from that of the base on the buffer layer and the mask layer, wherein the buffer formed near the mask layer on the upper surface of the base. The method for forming a semiconductor layer, wherein the thickness of the layer is smaller than the thickness of the buffer layer formed in the central portion on the upper surface of the base.
【請求項17】 下地の上面に接触するとともに、前記
下地の一部を露出するように、所定の間隔を隔てて複数
のマスク層を形成する工程と、 前記下地の上面上にバッファ層を形成する工程と、 前記バッファ層上および前記マスク層上に、前記下地と
は異なる材料からなる半導体層を形成する工程とを備
え、 前記バッファ層は、前記下地の上面上の中央部に実質的
に同じ厚みで形成されるとともに、前記下地の上面上の
前記マスク層の近傍には形成されていない、半導体層の
形成方法。
17. A step of forming a plurality of mask layers at a predetermined interval so as to contact the upper surface of the underlayer and expose a part of the underlayer, and forming a buffer layer on the upper surface of the underlayer. And a step of forming, on the buffer layer and the mask layer, a semiconductor layer made of a material different from that of the base, the buffer layer being substantially at a central portion on an upper surface of the base. A method of forming a semiconductor layer, which has the same thickness and is not formed in the vicinity of the mask layer on the upper surface of the base.
【請求項18】 隣接する前記マスク層間の最短距離
は、前記隣接するマスク層間に位置する前記下地の露出
部の幅よりも小さい、請求項16または17に記載の半
導体層の形成方法。
18. The method for forming a semiconductor layer according to claim 16, wherein the shortest distance between the adjacent mask layers is smaller than the width of the exposed portion of the base located between the adjacent mask layers.
【請求項19】 前記マスク層は、前記下地の露出部の
上方に突出したオーバーハング部を有する、請求項18
に記載の半導体層の形成方法。
19. The mask layer has an overhang portion protruding above the exposed portion of the base.
A method for forming a semiconductor layer according to item 1.
【請求項20】 前記半導体層上に、素子領域を有する
半導体素子層を成長させる工程をさらに備える、請求項
16〜19のいずれか1項に記載の半導体層の形成方
法。
20. The method for forming a semiconductor layer according to claim 16, further comprising growing a semiconductor device layer having a device region on the semiconductor layer.
JP2001205556A 2001-07-06 2001-07-06 Semiconductor device and method for forming semiconductor layer Expired - Lifetime JP3789781B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001205556A JP3789781B2 (en) 2001-07-06 2001-07-06 Semiconductor device and method for forming semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001205556A JP3789781B2 (en) 2001-07-06 2001-07-06 Semiconductor device and method for forming semiconductor layer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005128864A Division JP3913758B2 (en) 2005-04-27 2005-04-27 Semiconductor device and method for forming semiconductor layer

Publications (2)

Publication Number Publication Date
JP2003023216A true JP2003023216A (en) 2003-01-24
JP3789781B2 JP3789781B2 (en) 2006-06-28

Family

ID=19041844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001205556A Expired - Lifetime JP3789781B2 (en) 2001-07-06 2001-07-06 Semiconductor device and method for forming semiconductor layer

Country Status (1)

Country Link
JP (1) JP3789781B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266157A (en) * 2006-03-28 2007-10-11 Sumitomo Chemical Co Ltd Method for manufacturing semiconductor single crystal substrate, and semiconductor device
JP2009535803A (en) * 2006-04-25 2009-10-01 ナショナル・ユニバーシティ・オブ・シンガポール Method of zinc oxide film growth on epitaxial laterally abnormally grown gallium nitride templates
JPWO2010150809A1 (en) * 2009-06-24 2012-12-10 日亜化学工業株式会社 Nitride semiconductor light emitting diode
KR101419524B1 (en) * 2012-12-26 2014-07-14 (재)한국나노기술원 Manufacturing Method of Light-Emitting Diode using 3-D Blocking Pattern and Light-Emitting Diode thereby
JP2015511407A (en) * 2012-02-24 2015-04-16 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. Gallium nitride light emitting diode
US9966497B2 (en) 2012-03-21 2018-05-08 Seoul Viosys Co., Ltd. Method of fabricating nonpolar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same
JP2018087128A (en) * 2012-01-10 2018-06-07 三星電子株式会社Samsung Electronics Co.,Ltd. Method for growing nitride semiconductor layer

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266157A (en) * 2006-03-28 2007-10-11 Sumitomo Chemical Co Ltd Method for manufacturing semiconductor single crystal substrate, and semiconductor device
JP2009535803A (en) * 2006-04-25 2009-10-01 ナショナル・ユニバーシティ・オブ・シンガポール Method of zinc oxide film growth on epitaxial laterally abnormally grown gallium nitride templates
JP2013070072A (en) * 2006-04-25 2013-04-18 National Univ Of Singapore Method of growing zinc oxide film on epitaxial lateral overgrowth gallium nitride template
JPWO2010150809A1 (en) * 2009-06-24 2012-12-10 日亜化学工業株式会社 Nitride semiconductor light emitting diode
US9048385B2 (en) 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
JP2018087128A (en) * 2012-01-10 2018-06-07 三星電子株式会社Samsung Electronics Co.,Ltd. Method for growing nitride semiconductor layer
JP2015511407A (en) * 2012-02-24 2015-04-16 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. Gallium nitride light emitting diode
US9853182B2 (en) 2012-02-24 2017-12-26 Seoul Viosys Co., Ltd. Gallium nitride-based light emitting diode
KR101843513B1 (en) * 2012-02-24 2018-03-29 서울바이오시스 주식회사 Gallium nitride-based light emitting diode
US9966497B2 (en) 2012-03-21 2018-05-08 Seoul Viosys Co., Ltd. Method of fabricating nonpolar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same
KR101419524B1 (en) * 2012-12-26 2014-07-14 (재)한국나노기술원 Manufacturing Method of Light-Emitting Diode using 3-D Blocking Pattern and Light-Emitting Diode thereby

Also Published As

Publication number Publication date
JP3789781B2 (en) 2006-06-28

Similar Documents

Publication Publication Date Title
US6606335B1 (en) Semiconductor laser, semiconductor device, and their manufacture methods
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
US7999249B2 (en) Nitride semiconductor light emitting device with surface texture and its manufacture
US20030179793A1 (en) Thin film deposition method of nitride semiconductor and nitride semiconductor light emitting device
US7755101B2 (en) Semiconductor light emitting device
JP2000040858A (en) Optical semiconductor device, manufacture thereof and semiconductor wafer
KR20000035610A (en) Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof
KR20020071787A (en) Group ⅲ-ⅴ compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
JP2000106473A (en) Semiconductor device, semiconductor light emitting device and manufacture thereof, and forming method of nitride semiconductor layer
US6759139B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
US6620641B2 (en) Semiconductor light emitting device and its manufacturing method
JP2002280314A (en) Manufacturing method of iii nitride compound semiconductor group, and the iii nitride compound semiconductor element based thereon
JP3789781B2 (en) Semiconductor device and method for forming semiconductor layer
JP4817522B2 (en) Nitride-based semiconductor layer device and method for forming nitride-based semiconductor
JP2003063895A (en) Nitride semiconductor substrate and method for producing the same
JP4211358B2 (en) Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP4639571B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP3913758B2 (en) Semiconductor device and method for forming semiconductor layer
JP2000164989A (en) Method of growing nitride-based iii-v compound semiconductor and semiconductor device
JP2002151418A (en) Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof
JP2008028375A (en) Nitride semiconductor laser device
JP2004179532A (en) Semiconductor light emitting element and semiconductor device
JP3574093B2 (en) Semiconductor element and method of forming semiconductor layer
JP2002299249A (en) Semiconductor substrate, semiconductor element and method for forming semiconductor layer
JP2003045807A (en) Nitride semiconductor substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060329

R151 Written notification of patent or utility model registration

Ref document number: 3789781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term