JP2003022421A - 非接触型ｉｃカード用リーダライタ - Google Patents
非接触型ｉｃカード用リーダライタInfo
- Publication number
- JP2003022421A JP2003022421A JP2001207003A JP2001207003A JP2003022421A JP 2003022421 A JP2003022421 A JP 2003022421A JP 2001207003 A JP2001207003 A JP 2001207003A JP 2001207003 A JP2001207003 A JP 2001207003A JP 2003022421 A JP2003022421 A JP 2003022421A
- Authority
- JP
- Japan
- Prior art keywords
- card
- writer
- reader
- modulation
- response signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 72
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 71
- 230000005540 biological transmission Effects 0.000 claims description 57
- 230000004044 response Effects 0.000 claims description 45
- 238000001514 detection method Methods 0.000 claims description 20
- 230000009351 contact transmission Effects 0.000 claims 4
- 238000004891 communication Methods 0.000 abstract description 9
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 10
- 238000010248 power generation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 変復調方式が異なるＩＣカードを、同じリー
ダライタに通しても、その変復調方式及び暗号のアルゴ
リズムを判別し、それに合致した読み書きが可能なリー
ダライタを提供すること。 【解決手段】 外部のコンピュータ５０とのデータの通
信プロトコルを司る送受信装置１と、リーダライタ１０
０全体の動作を制御する制御装置２と、制御装置２を動
作させる手順を記録したファームウェアと複数の複変調
方式を格納するメモリ装置３と、制御装置２からのデー
タを搬送波に乗せて変調する変調器４と、操作コマンド
を入力する入力装置５と、制御装置２からの情報を表示
する表示装置６と、制御装置２からの交流信号である電
力供給用信号と変調器４からの書き込みコマンドを電力
増幅する電力増幅器７と、ループアンテナ９から受信し
た搬送波から２値化データに変換する検波復調器８と、
異なる暗号アルゴリズムを論理処理するアルゴリズム論
理回路Ａ１１，Ｂ１２，Ｃ１３と、それらのアルゴリズ
ム論理回路の何れか１つを選択するデータセレクタ１０
から構成されている。
ダライタに通しても、その変復調方式及び暗号のアルゴ
リズムを判別し、それに合致した読み書きが可能なリー
ダライタを提供すること。 【解決手段】 外部のコンピュータ５０とのデータの通
信プロトコルを司る送受信装置１と、リーダライタ１０
０全体の動作を制御する制御装置２と、制御装置２を動
作させる手順を記録したファームウェアと複数の複変調
方式を格納するメモリ装置３と、制御装置２からのデー
タを搬送波に乗せて変調する変調器４と、操作コマンド
を入力する入力装置５と、制御装置２からの情報を表示
する表示装置６と、制御装置２からの交流信号である電
力供給用信号と変調器４からの書き込みコマンドを電力
増幅する電力増幅器７と、ループアンテナ９から受信し
た搬送波から２値化データに変換する検波復調器８と、
異なる暗号アルゴリズムを論理処理するアルゴリズム論
理回路Ａ１１，Ｂ１２，Ｃ１３と、それらのアルゴリズ
ム論理回路の何れか１つを選択するデータセレクタ１０
から構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、非接触型ＩＣカー
ド用リーダライタに関し、さらに詳しくは、１種類のリ
ーダライタで、変復調方式や暗号アルゴリズムの異なる
ＩＣカードを読み書きするリーダライタに関するもので
ある。
ド用リーダライタに関し、さらに詳しくは、１種類のリ
ーダライタで、変復調方式や暗号アルゴリズムの異なる
ＩＣカードを読み書きするリーダライタに関するもので
ある。
【０００２】
【従来の技術】近年、ＩＣカードと呼ばれる新しい情報
記録媒体が、市場に広く出回っている。ＩＣカードは、
クレジットカード、銀行カード、ポイントカード等のカ
ード状あるいはシート状の形状を備え、カード内にＩＣ
（Integrated Circuit）が組み込まれているものを総称
した名称である。ＩＣカードは大きく分けて接触型、非
接触型の２種類に分けられる。接触型とは、カード表面
に端子が設けられており、その端子とリーダライタ側の
端子とを接触させつつ、該端子を通じて信号のやり取り
を行うものである。現在、使い捨てタイプのＩＣカード
はヨーロッパ等の国々ではテレホンカードとして広く流
通している。また、情報の書き換え可能なタイプを、マ
ネーカードとして使用する実験が各国で行われており、
金融関係で使用されるカードとして注目されている。ま
た、非接触型ＩＣカードは、鉄道の乗降時に使用される
定期券として、現在の磁気カード方式に代わり採用する
ことが検討されている。さらに、官公庁では、省資源な
らびに環境問題に鑑み、ペーパーレス化を推進する意味
と、省力化を実現する一環として、ＩＴ(Information T
echnology)化が強力に推し進められており、特に、福祉
や公共施設の利用、各種証明書交付など、国、地方自治
体の幅広い行政サービスに効率的に使えるカードとし
て、ＩＣカード化の動きが出てきている。特に、前記し
た非接触ＩＣカードは、データのやり取りを電波で行う
ため、所有者の気づかない空間と時間の間の不正アクセ
スが危惧される。従って、ＩＣカードが要求されるセキ
ュリティ水準は、電子決済等へのＩＣカードの導入のた
めに、他のいかなる製品に比べても高いものである。一
般的には、米国標準のＤＥＳ(Data Encryption Standar
d)若しくはそれを３回処理するトリプルＤＥＳという暗
号アルゴリズムが使用される例が多い。
記録媒体が、市場に広く出回っている。ＩＣカードは、
クレジットカード、銀行カード、ポイントカード等のカ
ード状あるいはシート状の形状を備え、カード内にＩＣ
（Integrated Circuit）が組み込まれているものを総称
した名称である。ＩＣカードは大きく分けて接触型、非
接触型の２種類に分けられる。接触型とは、カード表面
に端子が設けられており、その端子とリーダライタ側の
端子とを接触させつつ、該端子を通じて信号のやり取り
を行うものである。現在、使い捨てタイプのＩＣカード
はヨーロッパ等の国々ではテレホンカードとして広く流
通している。また、情報の書き換え可能なタイプを、マ
ネーカードとして使用する実験が各国で行われており、
金融関係で使用されるカードとして注目されている。ま
た、非接触型ＩＣカードは、鉄道の乗降時に使用される
定期券として、現在の磁気カード方式に代わり採用する
ことが検討されている。さらに、官公庁では、省資源な
らびに環境問題に鑑み、ペーパーレス化を推進する意味
と、省力化を実現する一環として、ＩＴ(Information T
echnology)化が強力に推し進められており、特に、福祉
や公共施設の利用、各種証明書交付など、国、地方自治
体の幅広い行政サービスに効率的に使えるカードとし
て、ＩＣカード化の動きが出てきている。特に、前記し
た非接触ＩＣカードは、データのやり取りを電波で行う
ため、所有者の気づかない空間と時間の間の不正アクセ
スが危惧される。従って、ＩＣカードが要求されるセキ
ュリティ水準は、電子決済等へのＩＣカードの導入のた
めに、他のいかなる製品に比べても高いものである。一
般的には、米国標準のＤＥＳ(Data Encryption Standar
d)若しくはそれを３回処理するトリプルＤＥＳという暗
号アルゴリズムが使用される例が多い。
【０００３】
【発明が解決しようとする課題】前述したように、非接
触ＩＣカードは、データのやり取りを電波で行うため、
利便性が高い反面、そのセキュリティ水準も高く要求さ
れる。つまり、ＩＣカードとリーダライタ間、あるい
は、リーダライタとホスト間のセキュリティをいかに確
実に、しかも、速く処理するかが求められている。さら
に、現在、リーダライタとＩＣカードとのインタフェー
スおよび制御は、ＩＳＯ７８１６の規格に基づいて行わ
れており、また、非接触ＩＣカードで使用される電波の
周波数と変復調方式は、ＩＳＯ１４４４３により規定さ
れている。しかしながら、民間、特に交通系で使用され
ようとしている非接触ＩＣカードの規格は、ＩＳＯ１４
４４３タイプＣであり、官公庁で使用される規格は、Ｉ
ＳＯ１４４４３タイプＢが予定され、その変復調方式と
暗号のアルゴリズムが異なるものである。そのため、シ
ステムを利用する使用者は、自己が有する特定種類のＩ
Ｃカードに合致した専用のリーダライタ以外を利用する
ことが出来ず、利便性に欠けるといった問題が発生す
る。本発明は、かかる課題に鑑み、変復調方式が異なる
ＩＣカードを、同じリーダライタに通しても、その変復
調方式及び暗号のアルゴリズムを判別し、それに合致し
た読み書きが可能なリーダライタを提供することを目的
とする。
触ＩＣカードは、データのやり取りを電波で行うため、
利便性が高い反面、そのセキュリティ水準も高く要求さ
れる。つまり、ＩＣカードとリーダライタ間、あるい
は、リーダライタとホスト間のセキュリティをいかに確
実に、しかも、速く処理するかが求められている。さら
に、現在、リーダライタとＩＣカードとのインタフェー
スおよび制御は、ＩＳＯ７８１６の規格に基づいて行わ
れており、また、非接触ＩＣカードで使用される電波の
周波数と変復調方式は、ＩＳＯ１４４４３により規定さ
れている。しかしながら、民間、特に交通系で使用され
ようとしている非接触ＩＣカードの規格は、ＩＳＯ１４
４４３タイプＣであり、官公庁で使用される規格は、Ｉ
ＳＯ１４４４３タイプＢが予定され、その変復調方式と
暗号のアルゴリズムが異なるものである。そのため、シ
ステムを利用する使用者は、自己が有する特定種類のＩ
Ｃカードに合致した専用のリーダライタ以外を利用する
ことが出来ず、利便性に欠けるといった問題が発生す
る。本発明は、かかる課題に鑑み、変復調方式が異なる
ＩＣカードを、同じリーダライタに通しても、その変復
調方式及び暗号のアルゴリズムを判別し、それに合致し
た読み書きが可能なリーダライタを提供することを目的
とする。
【０００４】
【課題を解決するための手段】本発明はかかる課題を解
決するために、請求項１の発明は、ＩＣカードのループ
アンテナを介して、所定の変復調方式に基づく搬送電力
の送信とデータの授受を非接触にて行う非接触型ＩＣカ
ード用リーダライタにおいて、複数のコマンド信号を交
互に送信するポーリング送信手段と、該ポーリング送信
手段により送信されたコマンドに対する応答信号を検出
する応答信号検出手段と、異なる暗号アルゴリズムで構
成された複数のアルゴリズム論理回路と、該アルゴリズ
ム論理回路の何れか１つを選択するデータセレクタと、
を備えたことを特徴とする。また、請求項２の発明は、
前記ポーリング送信手段が、複数の異なる変復調方式の
コマンドを順次送信して、前記応答信号検出手段が、特
定のコマンドに対応する応答信号を受信した場合、該特
定のコマンドに対応する前記アルゴリズム論理回路を前
記データセレクタにて選択して駆動すると共に、前記特
定のコマンドに対応する変復調方式に基づき、前記非接
触型ＩＣカードとのデータの授受を行うことも本発明の
有効な手段である。非接触型ＩＣカードの無電池型は、
リーダライタにこのカードを近接させたときに非接触状
態でリーダライタからの搬送波を内部のループアンテナ
で受信し、それを整流して自らの電力として駆動するタ
イプである。従って、あくまでも最初のアクセスは、リ
ーダライタ側であり（これをリーダライタtalk first／
カードlistenと呼ぶ）、その後、リーダライタからの固
有の呼び出しコードを認識して初めて返信するものであ
る。ここで、１種類の変復調方式であれば、決められた
変復調方式でポーリング送信を行えばよいが、複数の異
なる変復調方式を持った非接触型ＩＣカードが存在する
場合は、その種類に対応した変復調方式と暗号アルゴリ
ズムを用意する必要がある。そして、順次ポーリング信
号送信時に送信して、前記レスポンスの有無により変復
調方式と暗号アルゴリズムを認識する方法が考えられ
る。そこで、最も単純な構成として夫々に対応したアル
ゴリズムを処理する回路を複数用意し、それをハード的
に選択する方法がある。かかる発明によれば、リーダラ
イタ側に複数の変復調方式とアルゴリズムを用意して、
それに基づいて順次ポーリング送信するため、必ず所望
の複数の変復調方式とアルゴリズムがみつかり、確実に
ＩＣカードとの通信を成立させることができる。
決するために、請求項１の発明は、ＩＣカードのループ
アンテナを介して、所定の変復調方式に基づく搬送電力
の送信とデータの授受を非接触にて行う非接触型ＩＣカ
ード用リーダライタにおいて、複数のコマンド信号を交
互に送信するポーリング送信手段と、該ポーリング送信
手段により送信されたコマンドに対する応答信号を検出
する応答信号検出手段と、異なる暗号アルゴリズムで構
成された複数のアルゴリズム論理回路と、該アルゴリズ
ム論理回路の何れか１つを選択するデータセレクタと、
を備えたことを特徴とする。また、請求項２の発明は、
前記ポーリング送信手段が、複数の異なる変復調方式の
コマンドを順次送信して、前記応答信号検出手段が、特
定のコマンドに対応する応答信号を受信した場合、該特
定のコマンドに対応する前記アルゴリズム論理回路を前
記データセレクタにて選択して駆動すると共に、前記特
定のコマンドに対応する変復調方式に基づき、前記非接
触型ＩＣカードとのデータの授受を行うことも本発明の
有効な手段である。非接触型ＩＣカードの無電池型は、
リーダライタにこのカードを近接させたときに非接触状
態でリーダライタからの搬送波を内部のループアンテナ
で受信し、それを整流して自らの電力として駆動するタ
イプである。従って、あくまでも最初のアクセスは、リ
ーダライタ側であり（これをリーダライタtalk first／
カードlistenと呼ぶ）、その後、リーダライタからの固
有の呼び出しコードを認識して初めて返信するものであ
る。ここで、１種類の変復調方式であれば、決められた
変復調方式でポーリング送信を行えばよいが、複数の異
なる変復調方式を持った非接触型ＩＣカードが存在する
場合は、その種類に対応した変復調方式と暗号アルゴリ
ズムを用意する必要がある。そして、順次ポーリング信
号送信時に送信して、前記レスポンスの有無により変復
調方式と暗号アルゴリズムを認識する方法が考えられ
る。そこで、最も単純な構成として夫々に対応したアル
ゴリズムを処理する回路を複数用意し、それをハード的
に選択する方法がある。かかる発明によれば、リーダラ
イタ側に複数の変復調方式とアルゴリズムを用意して、
それに基づいて順次ポーリング送信するため、必ず所望
の複数の変復調方式とアルゴリズムがみつかり、確実に
ＩＣカードとの通信を成立させることができる。
【０００５】また、請求項３の発明は、ＩＣカードのル
ープアンテナを介して、所定の変復調方式に基づく搬送
電力の送信とデータの授受を非接触にて行う非接触型Ｉ
Ｃカード用リーダライタにおいて、複数のコマンド信号
を交互に送信するポーリング送信手段と、該ポーリング
送信手段により送信されたコマンドに対する応答信号を
検出する応答信号検出手段と、異なる暗号アルゴリズム
で構成された複数のアルゴリズム論理回路を同一のチッ
プ内に形成した論理集積回路と、を備えたことを特徴と
する。また、請求項４の発明は、前記ポーリング送信手
段が、複数の異なる変復調方式のコマンドを順次送信し
て、前記応答信号検出手段が、特定のコマンドに対応す
る応答信号を受信した場合、該特定のコマンドに対応す
る前記アルゴリズム論理回路を前記論理集積回路内から
選択して駆動すると共に、前記特定のコマンドに対応す
る変復調方式に基づき、前記非接触型ＩＣカードとのデ
ータの授受を行うことも本発明の有効な手段である。請
求項１，２は、ハードウェア構成として最も単純であ
り、また部品もユニバーサルな物を使用できる。しか
し、部品点数が増加して回路を小型に形成することが難
しい。そこで、複数の論理回路を１チップの論理集積回
路として構成すれば、前記問題は解決する。かかる技術
手段によれば、論理回路を１チップの論理集積回路とし
て構成するので、部品点数が減少し、回路を小型に構成
できる。
ープアンテナを介して、所定の変復調方式に基づく搬送
電力の送信とデータの授受を非接触にて行う非接触型Ｉ
Ｃカード用リーダライタにおいて、複数のコマンド信号
を交互に送信するポーリング送信手段と、該ポーリング
送信手段により送信されたコマンドに対する応答信号を
検出する応答信号検出手段と、異なる暗号アルゴリズム
で構成された複数のアルゴリズム論理回路を同一のチッ
プ内に形成した論理集積回路と、を備えたことを特徴と
する。また、請求項４の発明は、前記ポーリング送信手
段が、複数の異なる変復調方式のコマンドを順次送信し
て、前記応答信号検出手段が、特定のコマンドに対応す
る応答信号を受信した場合、該特定のコマンドに対応す
る前記アルゴリズム論理回路を前記論理集積回路内から
選択して駆動すると共に、前記特定のコマンドに対応す
る変復調方式に基づき、前記非接触型ＩＣカードとのデ
ータの授受を行うことも本発明の有効な手段である。請
求項１，２は、ハードウェア構成として最も単純であ
り、また部品もユニバーサルな物を使用できる。しか
し、部品点数が増加して回路を小型に形成することが難
しい。そこで、複数の論理回路を１チップの論理集積回
路として構成すれば、前記問題は解決する。かかる技術
手段によれば、論理回路を１チップの論理集積回路とし
て構成するので、部品点数が減少し、回路を小型に構成
できる。
【０００６】また、請求項５の発明は、前記論理集積回
路は、論理を手元でプログラムできるＦＰＧＡ／ＰＬＤ
若しくはゲートアレイによるセミカスタムＬＳＩである
ことも本発明の有効な手段である。１チップの論理集積
回路を実現する手段は各種ある。論理を手元でプログラ
ムできるＦＰＧＡ(Field Programmable Gate Array)／
ＰＬＤ(Programmable LogicDevice)は、変更が容易であ
り、比較的短期間で構成できる。また、ゲートアレイ
は、前者に比べて時間は長くかかるが、量産化が可能で
あり、その結果部品コストの低減につながる。しかし、
変更が容易ではない。従って、どちらを使うかは置かれ
た状況により判断するのが好ましい。かかる技術手段に
よれば、論理集積回路をＦＰＧＡ／ＰＬＤ若しくはゲー
トアレイで構成するので、部品点数が減少し、回路を小
型に構成でき、しかもスケールメリットによるコストダ
ウンも可能である。また、請求項６の発明は、ＩＣカー
ドのループアンテナを介して、所定の変復調方式に基づ
く搬送電力の送信とデータの授受を非接触にて行う非接
触型ＩＣカード用リーダライタにおいて、複数のコマン
ド信号を交互に送信するポーリング送信手段と、該ポー
リング送信手段により送信されたコマンドに対する応答
信号を検出する応答信号検出手段と、異なる暗号アルゴ
リズムで構成された複数のアルゴリズム論理処理ソフト
ウェアを格納した不揮発性メモリと、を備えたことを特
徴とする。
路は、論理を手元でプログラムできるＦＰＧＡ／ＰＬＤ
若しくはゲートアレイによるセミカスタムＬＳＩである
ことも本発明の有効な手段である。１チップの論理集積
回路を実現する手段は各種ある。論理を手元でプログラ
ムできるＦＰＧＡ(Field Programmable Gate Array)／
ＰＬＤ(Programmable LogicDevice)は、変更が容易であ
り、比較的短期間で構成できる。また、ゲートアレイ
は、前者に比べて時間は長くかかるが、量産化が可能で
あり、その結果部品コストの低減につながる。しかし、
変更が容易ではない。従って、どちらを使うかは置かれ
た状況により判断するのが好ましい。かかる技術手段に
よれば、論理集積回路をＦＰＧＡ／ＰＬＤ若しくはゲー
トアレイで構成するので、部品点数が減少し、回路を小
型に構成でき、しかもスケールメリットによるコストダ
ウンも可能である。また、請求項６の発明は、ＩＣカー
ドのループアンテナを介して、所定の変復調方式に基づ
く搬送電力の送信とデータの授受を非接触にて行う非接
触型ＩＣカード用リーダライタにおいて、複数のコマン
ド信号を交互に送信するポーリング送信手段と、該ポー
リング送信手段により送信されたコマンドに対する応答
信号を検出する応答信号検出手段と、異なる暗号アルゴ
リズムで構成された複数のアルゴリズム論理処理ソフト
ウェアを格納した不揮発性メモリと、を備えたことを特
徴とする。
【０００７】また、請求項７の発明は、前記ポーリング
送信手段が、複数の異なる変復調方式のコマンドを順次
送信して、前記応答信号検出手段が、特定のコマンドに
対応する応答信号を受信した場合、該特定のコマンドに
対応する前記アルゴリズム論理処理ソフトウェアを、前
記不揮発性メモリから一旦他のメモリ内に記憶し、処理
すると共に、前記特定のコマンドに対応する変復調方式
に基づき、前記非接触型ＩＣカードとのデータの授受を
行うことも本発明の有効な手段である。前記請求項１〜
５では、ハードウェアにより、暗号アルゴリズムを処理
する回路を形成する方法であった。しかし、ハードウェ
アの最大の欠点は、変更が容易にできない点である。そ
れを解決する方法として、ソフトウェアによる方法があ
る。ただし、そのソフトウェアを処理する制御回路（Ｃ
ＰＵ）の処理能力がある程度高い必要がある。そして、
ソフトウェアは一般にメモリに格納されて供給される。
そのメモリがＲＯＭ(Read Only Memory)の場合、処理系
全体の速度を高めるために、一旦、制御回路（ＣＰＵ）
内にある他のメモリ,例えば、ＲＡＭ(Random Access Me
mory)やフラッシュ・メモリに記憶される。かかる技術
手段によれば、ＲＯＭから制御回路（ＣＰＵ）内にある
他のメモリに一旦、記憶されるので、処理系全体の速度
を高めることができ、しかも、ハードウェアを削減する
ことができる。
送信手段が、複数の異なる変復調方式のコマンドを順次
送信して、前記応答信号検出手段が、特定のコマンドに
対応する応答信号を受信した場合、該特定のコマンドに
対応する前記アルゴリズム論理処理ソフトウェアを、前
記不揮発性メモリから一旦他のメモリ内に記憶し、処理
すると共に、前記特定のコマンドに対応する変復調方式
に基づき、前記非接触型ＩＣカードとのデータの授受を
行うことも本発明の有効な手段である。前記請求項１〜
５では、ハードウェアにより、暗号アルゴリズムを処理
する回路を形成する方法であった。しかし、ハードウェ
アの最大の欠点は、変更が容易にできない点である。そ
れを解決する方法として、ソフトウェアによる方法があ
る。ただし、そのソフトウェアを処理する制御回路（Ｃ
ＰＵ）の処理能力がある程度高い必要がある。そして、
ソフトウェアは一般にメモリに格納されて供給される。
そのメモリがＲＯＭ(Read Only Memory)の場合、処理系
全体の速度を高めるために、一旦、制御回路（ＣＰＵ）
内にある他のメモリ,例えば、ＲＡＭ(Random Access Me
mory)やフラッシュ・メモリに記憶される。かかる技術
手段によれば、ＲＯＭから制御回路（ＣＰＵ）内にある
他のメモリに一旦、記憶されるので、処理系全体の速度
を高めることができ、しかも、ハードウェアを削減する
ことができる。
【０００８】また、請求項８の発明は、ＩＣカードのル
ープアンテナを介して、所定の変復調方式に基づく搬送
電力の送信とデータの授受を非接触にて行う非接触型Ｉ
Ｃカード用リーダライタにおいて、複数のコマンド信号
を交互に送信するポーリング送信手段と、該ポーリング
送信手段により送信されたコマンドに対する応答信号を
検出する応答信号検出手段と、異なる暗号アルゴリズム
で構成された複数のアルゴリズム論理処理ソフトウェア
を回路内のメモリに格納した制御装置と、を備えたこと
を特徴とする。また、請求項９の発明は、前記ポーリン
グ送信手段が、複数の異なる変復調方式のコマンドを順
次送信して、前記応答信号検出手段が、特定のコマンド
に対応する応答信号を受信した場合、該特定のコマンド
に対応する前記アルゴリズム論理処理ソフトウェアを、
前記制御装置内のメモリから読み出し、処理すると共
に、前記特定のコマンドに対応する変復調方式に基づ
き、前記非接触型ＩＣカードとのデータの授受を行うこ
とも本発明の有効な手段である。前記請求項７では、Ｒ
ＯＭから制御回路（ＣＰＵ）内にある他のメモリに一
旦、記憶しなければならないので、その処理時間が必要
となり、さらに処理速度を高く要求されるシステムには
使えない可能性がある。そこで、制御装置（ＣＰＵ）を
制御するソフトウェアの一部としてアルゴリズム論理処
理ソフトウェアを、内部の処理速度の速いメモリに一緒
に格納する方法が考えられる。かかる技術手段によれ
ば、ソフトウェアの一部としてアルゴリズム論理処理ソ
フトウェアを一緒に格納するので、システムの処理速度
を更に速くすることができる。
ープアンテナを介して、所定の変復調方式に基づく搬送
電力の送信とデータの授受を非接触にて行う非接触型Ｉ
Ｃカード用リーダライタにおいて、複数のコマンド信号
を交互に送信するポーリング送信手段と、該ポーリング
送信手段により送信されたコマンドに対する応答信号を
検出する応答信号検出手段と、異なる暗号アルゴリズム
で構成された複数のアルゴリズム論理処理ソフトウェア
を回路内のメモリに格納した制御装置と、を備えたこと
を特徴とする。また、請求項９の発明は、前記ポーリン
グ送信手段が、複数の異なる変復調方式のコマンドを順
次送信して、前記応答信号検出手段が、特定のコマンド
に対応する応答信号を受信した場合、該特定のコマンド
に対応する前記アルゴリズム論理処理ソフトウェアを、
前記制御装置内のメモリから読み出し、処理すると共
に、前記特定のコマンドに対応する変復調方式に基づ
き、前記非接触型ＩＣカードとのデータの授受を行うこ
とも本発明の有効な手段である。前記請求項７では、Ｒ
ＯＭから制御回路（ＣＰＵ）内にある他のメモリに一
旦、記憶しなければならないので、その処理時間が必要
となり、さらに処理速度を高く要求されるシステムには
使えない可能性がある。そこで、制御装置（ＣＰＵ）を
制御するソフトウェアの一部としてアルゴリズム論理処
理ソフトウェアを、内部の処理速度の速いメモリに一緒
に格納する方法が考えられる。かかる技術手段によれ
ば、ソフトウェアの一部としてアルゴリズム論理処理ソ
フトウェアを一緒に格納するので、システムの処理速度
を更に速くすることができる。
【０００９】
【発明の実施の形態】以下、本発明を図に示した実施形
態を用いて詳細に説明する。但し、この実施形態に記載
される構成要素、種類、組み合わせ、形状、その相対配
置などは特定的な記載がない限り、この発明の範囲をそ
れのみに限定する主旨ではなく単なる説明例に過ぎな
い。図１は、本発明の第１の実施形態のＩＣカード用リ
ーダライタの構成を示すブロック図である。このＩＣカ
ード用リーダライタ１００の構成は、外部にありリーダ
ライタ１００に対してデータの授受を行ってシステム全
体を制御するコンピュータ５０と、外部のコンピュータ
５０とのデータの通信プロトコルを司る送受信装置１
と、リーダライタ１００全体の動作を制御する制御装置
２と、制御装置２を動作させる手順を記録したファーム
ウェアと複数の変復調方式を格納するメモリ装置３と、
制御装置２からのデータを搬送波に乗せて変調する変調
器４と、操作コマンドを入力する入力装置５と、制御装
置２からの情報を表示する表示装置６と、制御装置２か
らの交流信号である電力供給用信号と変調器４からの書
き込みコマンドを電力増幅する電力増幅器７と、ループ
アンテナ９から受信した信号から２値化データに変換す
る検波復調器８と、図示しないＩＣカードとの電力用搬
送波とデータの授受をするループアンテナ９と、異なる
暗号アルゴリズムを論理処理するアルゴリズム論理回路
Ａ１１，アルゴリズム論理回路Ｂ１２，アルゴリズム論
理回路Ｃ１３と、それらのアルゴリズム論理回路の何れ
か１つを選択するデータセレクタ１０から構成されてい
る。なお、以下、図による説明のうち、制御装置２、メ
モリ装置３、変調器４、電力増幅器７が主としてポーリ
ング送信手段を構成している。また、検波復調器８、制
御装置２、メモリ装置３が主として応答信号検出手段を
構成している。
態を用いて詳細に説明する。但し、この実施形態に記載
される構成要素、種類、組み合わせ、形状、その相対配
置などは特定的な記載がない限り、この発明の範囲をそ
れのみに限定する主旨ではなく単なる説明例に過ぎな
い。図１は、本発明の第１の実施形態のＩＣカード用リ
ーダライタの構成を示すブロック図である。このＩＣカ
ード用リーダライタ１００の構成は、外部にありリーダ
ライタ１００に対してデータの授受を行ってシステム全
体を制御するコンピュータ５０と、外部のコンピュータ
５０とのデータの通信プロトコルを司る送受信装置１
と、リーダライタ１００全体の動作を制御する制御装置
２と、制御装置２を動作させる手順を記録したファーム
ウェアと複数の変復調方式を格納するメモリ装置３と、
制御装置２からのデータを搬送波に乗せて変調する変調
器４と、操作コマンドを入力する入力装置５と、制御装
置２からの情報を表示する表示装置６と、制御装置２か
らの交流信号である電力供給用信号と変調器４からの書
き込みコマンドを電力増幅する電力増幅器７と、ループ
アンテナ９から受信した信号から２値化データに変換す
る検波復調器８と、図示しないＩＣカードとの電力用搬
送波とデータの授受をするループアンテナ９と、異なる
暗号アルゴリズムを論理処理するアルゴリズム論理回路
Ａ１１，アルゴリズム論理回路Ｂ１２，アルゴリズム論
理回路Ｃ１３と、それらのアルゴリズム論理回路の何れ
か１つを選択するデータセレクタ１０から構成されてい
る。なお、以下、図による説明のうち、制御装置２、メ
モリ装置３、変調器４、電力増幅器７が主としてポーリ
ング送信手段を構成している。また、検波復調器８、制
御装置２、メモリ装置３が主として応答信号検出手段を
構成している。
【００１０】次に、本構成によるリーダライタ１００の
動作を説明する前に、対を成すＩＣカードの構成を先に
説明しておく。図５は、本発明の実施形態の非接触型Ｉ
Ｃカードの構成を示すブロック図である。実施形態の非
接触型ＩＣカード２００の構成は、前記リーダライタ１
００からの電力用搬送波によりデータの授受をするルー
プアンテナ２０と、書き込みコマンド読み出しコマンド
を送受する送受信回路２１と、ループアンテナ２０から
の電力用搬送波を受け、それを整流して直流電力に変換
する電力生成回路２２と、制御用ファームウェアとデー
タの一時記憶を司るメモリ装置２３と、制御回路２６か
らの搬送波に送信コマンドを乗せて変調する変調器２４
と、送受信回路２１からの搬送波データから２値化デー
タに変換する復調器２５と、ＩＣカード２００の全体の
動作を制御する制御回路２６から構成されている。次
に、図１と図５を併せて参照してそれぞれの動作につい
て説明する。リーダライタ１００は、図示しない電源が
入れられると制御装置２のイニシャル動作後、メモリ装
置３に記憶されたプログラムに従い動作を開始する。ま
ず、制御装置２は、ＩＣカード２００に供給する電力供
給用信号と、ポーリング信号を交互に電力増幅器７から
送信する。その信号は、ループアンテナ９から電磁波と
して外部に放射される。例えば、ＩＳＯ１４４４３タイ
プＢでは、中心搬送周波数１３．５６ＭＨｚ±７ＫＨ
ｚ、ＡＭ変調度１０％、変調方式ＡＳＫ（Amplitude Sh
ift Keying）、符号化方式はＮＲＺ−Ｌ、通信速度が１
０６ｋｂ／ｓで行われる。次に、ＩＣカード２００がリ
ーダライタ１００に近接すると、ループアンテナ２０が
電力供給用信号を受信し、電力生成回路２２によりその
搬送波を整流して直流電力に変換して、カード内の全て
の回路に供給する。電力を供給されて制御回路２６が駆
動すると、メモリ装置２３に格納されたプログラムに従
って、制御を開始する。ＩＣカード２００は前記と同じ
規格に従えば、通信方式は、負荷変動方式、リーダライ
タとの通信関係は、リーダライタ１００からの固有の呼
び出しコードを認識して初めて返信する、また、副搬送
波は中心搬送波の１／１６の８４７．５ＫＨｚ、変調方
式は位相変調、符号化方式はＮＲＺ−Ｌ方式、通信速度
は１０６ｋｂ／ｓである。
動作を説明する前に、対を成すＩＣカードの構成を先に
説明しておく。図５は、本発明の実施形態の非接触型Ｉ
Ｃカードの構成を示すブロック図である。実施形態の非
接触型ＩＣカード２００の構成は、前記リーダライタ１
００からの電力用搬送波によりデータの授受をするルー
プアンテナ２０と、書き込みコマンド読み出しコマンド
を送受する送受信回路２１と、ループアンテナ２０から
の電力用搬送波を受け、それを整流して直流電力に変換
する電力生成回路２２と、制御用ファームウェアとデー
タの一時記憶を司るメモリ装置２３と、制御回路２６か
らの搬送波に送信コマンドを乗せて変調する変調器２４
と、送受信回路２１からの搬送波データから２値化デー
タに変換する復調器２５と、ＩＣカード２００の全体の
動作を制御する制御回路２６から構成されている。次
に、図１と図５を併せて参照してそれぞれの動作につい
て説明する。リーダライタ１００は、図示しない電源が
入れられると制御装置２のイニシャル動作後、メモリ装
置３に記憶されたプログラムに従い動作を開始する。ま
ず、制御装置２は、ＩＣカード２００に供給する電力供
給用信号と、ポーリング信号を交互に電力増幅器７から
送信する。その信号は、ループアンテナ９から電磁波と
して外部に放射される。例えば、ＩＳＯ１４４４３タイ
プＢでは、中心搬送周波数１３．５６ＭＨｚ±７ＫＨ
ｚ、ＡＭ変調度１０％、変調方式ＡＳＫ（Amplitude Sh
ift Keying）、符号化方式はＮＲＺ−Ｌ、通信速度が１
０６ｋｂ／ｓで行われる。次に、ＩＣカード２００がリ
ーダライタ１００に近接すると、ループアンテナ２０が
電力供給用信号を受信し、電力生成回路２２によりその
搬送波を整流して直流電力に変換して、カード内の全て
の回路に供給する。電力を供給されて制御回路２６が駆
動すると、メモリ装置２３に格納されたプログラムに従
って、制御を開始する。ＩＣカード２００は前記と同じ
規格に従えば、通信方式は、負荷変動方式、リーダライ
タとの通信関係は、リーダライタ１００からの固有の呼
び出しコードを認識して初めて返信する、また、副搬送
波は中心搬送波の１／１６の８４７．５ＫＨｚ、変調方
式は位相変調、符号化方式はＮＲＺ−Ｌ方式、通信速度
は１０６ｋｂ／ｓである。
【００１１】次に、ＩＣカード２００の制御回路２６
は、まず送受信回路２１からコマンドを復調器２５で復
調して２値化信号に変換し、そのコマンドを解析する。
その結果自分が呼び出されていることを認識すると、レ
スポンスを、変調器２４により変調して送受信回路２１
を介してループアンテナ２０から送信する。このレスポ
ンスをリーダライタ１００がループアンテナ９で受信し
て、検波復調器８で２値化コードに変換し、制御回路２
により解析してＩＣカード２００が規格に合致したカー
ドであると認識する。それにより、以後リーダライタ１
００とＩＣカード２００の間で通信が行われる。このと
き、データの秘匿のために、データをある決められたア
ルゴリズムに従って暗号化しておく。非接触型ＩＣカー
ド２００の無電池タイプは、リーダライタ１００に、こ
のカードを近接して非接触状態でリーダライタ１００か
らの搬送波を内部のループアンテナ２０で受信し、それ
を整流して自らの電力として駆動するタイプである。従
って、あくまでも最初のアクセスは、リーダライタ１０
０側であり（これをリーダライタtalk first／カードli
stenと呼ぶ）、その後、リーダライタ１００からの固有
の呼び出しコードを認識して初めて返信するものであ
る。ここで、１種類の変復調方式であれば、決められた
変復調方式でポーリング送信を行えばよいが、複数の異
なる変復調方式を持った非接触型ＩＣカードが存在する
場合は、その種類に対応した変復調方式を用意する必要
がある。また、変復調方式が異なると同時に、データを
秘匿する暗号アルゴリズムがそれぞれ異なる場合があ
る。その時は、順次ポーリング信号送信時に送信して、
そのレスポンスの有無により変復調方式を認識して、そ
の変復調方式に対応した暗号アルゴリズムを使用する方
法が考えられる。
は、まず送受信回路２１からコマンドを復調器２５で復
調して２値化信号に変換し、そのコマンドを解析する。
その結果自分が呼び出されていることを認識すると、レ
スポンスを、変調器２４により変調して送受信回路２１
を介してループアンテナ２０から送信する。このレスポ
ンスをリーダライタ１００がループアンテナ９で受信し
て、検波復調器８で２値化コードに変換し、制御回路２
により解析してＩＣカード２００が規格に合致したカー
ドであると認識する。それにより、以後リーダライタ１
００とＩＣカード２００の間で通信が行われる。このと
き、データの秘匿のために、データをある決められたア
ルゴリズムに従って暗号化しておく。非接触型ＩＣカー
ド２００の無電池タイプは、リーダライタ１００に、こ
のカードを近接して非接触状態でリーダライタ１００か
らの搬送波を内部のループアンテナ２０で受信し、それ
を整流して自らの電力として駆動するタイプである。従
って、あくまでも最初のアクセスは、リーダライタ１０
０側であり（これをリーダライタtalk first／カードli
stenと呼ぶ）、その後、リーダライタ１００からの固有
の呼び出しコードを認識して初めて返信するものであ
る。ここで、１種類の変復調方式であれば、決められた
変復調方式でポーリング送信を行えばよいが、複数の異
なる変復調方式を持った非接触型ＩＣカードが存在する
場合は、その種類に対応した変復調方式を用意する必要
がある。また、変復調方式が異なると同時に、データを
秘匿する暗号アルゴリズムがそれぞれ異なる場合があ
る。その時は、順次ポーリング信号送信時に送信して、
そのレスポンスの有無により変復調方式を認識して、そ
の変復調方式に対応した暗号アルゴリズムを使用する方
法が考えられる。
【００１２】図６は、本発明の実施形態の共通動作であ
るポーリング送信にについて説明するフローチャートで
ある。図１、５と併せて参照しながら説明する。以下、
全ての実施例では方式がＢ、Ｃの２種類の場合について
説明する。まず、リーダライタ１００から方式Ｂのポー
リングを送信する（ポーリング送信手段）（ステップＳ
１）。次に、ＩＣカード２００からのレスポンスがある
か否かをチェックする（応答信号検出手段）（ステップ
Ｓ２）。これは前記で説明した通り、制御回路２６は、
まず送受信回路２１からコマンドを復調器２５で復調し
て２値化信号に変換し、そのコマンドを解析する。その
結果、方式Ｂの自分が呼び出されていることを認識する
と、レスポンスを変調器２４により変調して送受信回路
２１を介してループアンテナ２０から送信する。このレ
スポンスをリーダライタ１００がループアンテナ９で受
信して、検波復調器８で２値化コードに変換し、制御装
置２により解析してＩＣカード２００が方式Ｂのカード
であると認識する。それにより、以後リーダライタ１０
０とＩＣカード２００の間でポーリングが行われる（ス
テップＳ３）。もし、レスポンスがこない場合、次の方
式Ｃのポーリング送出に進む（ステップＳ４）。これ以
降は前記と同様に、ＩＣカード２００からのレスポンス
があるか否かをチェックし（ステップＳ５）、あれば方
式Ｃの処理をし（ステップＳ６）、レスポンスがなけれ
ば、ステップＳ１に戻る。これにより、リーダライタ１
００側に複数の変復調方式を用意して、それを順次ポー
リング送信するため、必ず所望の複数の変復調方式がみ
つかり、確実にＩＣカード２００との通信を成立させる
ことができる。前記の説明で、ループアンテナ９で受信
した信号が方式Ｂの場合、図１の制御装置２は、データ
セレクタ１０により、アルゴリズム論理回路Ｂ１２を選
択して、データをそのアルゴリズムに従って暗号化す
る。また、方式Ｃの場合、データセレクタ１０により、
アルゴリズム論理回路Ｃ１３が選択される。尚、前記暗
号アルゴリズムは、送信側の鍵と受信側の鍵が同じ共通
鍵暗号方式であるＤＥＳ，あるいはトリプルＤＥＳ、若
しくは送信側の鍵と受信側の鍵が異なる公開鍵暗号方式
であるＲＳＡ、あるいは楕円曲線上の演算を利用した暗
号技術のどれでも構わない。
るポーリング送信にについて説明するフローチャートで
ある。図１、５と併せて参照しながら説明する。以下、
全ての実施例では方式がＢ、Ｃの２種類の場合について
説明する。まず、リーダライタ１００から方式Ｂのポー
リングを送信する（ポーリング送信手段）（ステップＳ
１）。次に、ＩＣカード２００からのレスポンスがある
か否かをチェックする（応答信号検出手段）（ステップ
Ｓ２）。これは前記で説明した通り、制御回路２６は、
まず送受信回路２１からコマンドを復調器２５で復調し
て２値化信号に変換し、そのコマンドを解析する。その
結果、方式Ｂの自分が呼び出されていることを認識する
と、レスポンスを変調器２４により変調して送受信回路
２１を介してループアンテナ２０から送信する。このレ
スポンスをリーダライタ１００がループアンテナ９で受
信して、検波復調器８で２値化コードに変換し、制御装
置２により解析してＩＣカード２００が方式Ｂのカード
であると認識する。それにより、以後リーダライタ１０
０とＩＣカード２００の間でポーリングが行われる（ス
テップＳ３）。もし、レスポンスがこない場合、次の方
式Ｃのポーリング送出に進む（ステップＳ４）。これ以
降は前記と同様に、ＩＣカード２００からのレスポンス
があるか否かをチェックし（ステップＳ５）、あれば方
式Ｃの処理をし（ステップＳ６）、レスポンスがなけれ
ば、ステップＳ１に戻る。これにより、リーダライタ１
００側に複数の変復調方式を用意して、それを順次ポー
リング送信するため、必ず所望の複数の変復調方式がみ
つかり、確実にＩＣカード２００との通信を成立させる
ことができる。前記の説明で、ループアンテナ９で受信
した信号が方式Ｂの場合、図１の制御装置２は、データ
セレクタ１０により、アルゴリズム論理回路Ｂ１２を選
択して、データをそのアルゴリズムに従って暗号化す
る。また、方式Ｃの場合、データセレクタ１０により、
アルゴリズム論理回路Ｃ１３が選択される。尚、前記暗
号アルゴリズムは、送信側の鍵と受信側の鍵が同じ共通
鍵暗号方式であるＤＥＳ，あるいはトリプルＤＥＳ、若
しくは送信側の鍵と受信側の鍵が異なる公開鍵暗号方式
であるＲＳＡ、あるいは楕円曲線上の演算を利用した暗
号技術のどれでも構わない。
【００１３】図２は、本発明の第２の実施形態のＩＣカ
ード用リーダライタの構成を示すブロック図である。同
じ構成要素には同じ参照番号が付せられているので、重
複する説明は省略する。図２が図１と異なる点は、アル
ゴリズム論理回路Ａ１１，アルゴリズム論理回路Ｂ１
２，アルゴリズム論理回路Ｃ１３と、それらのアルゴリ
ズム論理回路の何れか１つを選択するデータセレクタ１
０の代わりに、それらを１チップ化して論理集積回路に
したアルゴリズム・エンジン１４になった点である。な
お、以下、図による説明のうち、制御装置２、メモリ装
置３、変調器４、電力増幅器７が主としてポーリング送
信手段を構成している。また、検波復調器８、制御装置
２、メモリ装置３が主として応答信号検出手段を構成し
ている。また、アルゴリズム・エンジン１４が主として
論理集積回路を構成している。前記図１は、ハードウェ
ア構成として最も単純であり、また部品もユニバーサル
な物を使用できる。しかし、部品点数が増加して回路を
小型に形成することが難しい。そこで、複数の論理回路
を１チップの論理集積回路として構成すれば、前記問題
は解決する。さらに、１チップの論理集積回路を実現す
る手段には、論理を手元でプログラムできるＦＰＧＡ(F
ield Programmable Gate Array)／ＰＬＤ(Programmable
Logic Device)がある。この手段は、変更が容易であ
り、比較的短期間で構成できる。また、論理回路をＬＳ
Ｉ設計段階から組み込むゲートアレイの手段もあり、前
者に比べて時間は長くかかるが量産化が可能であり、そ
の結果部品コストの低減につながる。しかし、変更が容
易ではない。従って、どちらを使うかは置かれた状況に
より判断するのが好ましい。これにより、部品点数が減
少し、回路を小型に構成でき、更にスケールメリットに
よるコストダウンも可能である。尚、回路の動作は、図
１と同様であるが、１チップ化したことによりその処理
速度を高めることができる。
ード用リーダライタの構成を示すブロック図である。同
じ構成要素には同じ参照番号が付せられているので、重
複する説明は省略する。図２が図１と異なる点は、アル
ゴリズム論理回路Ａ１１，アルゴリズム論理回路Ｂ１
２，アルゴリズム論理回路Ｃ１３と、それらのアルゴリ
ズム論理回路の何れか１つを選択するデータセレクタ１
０の代わりに、それらを１チップ化して論理集積回路に
したアルゴリズム・エンジン１４になった点である。な
お、以下、図による説明のうち、制御装置２、メモリ装
置３、変調器４、電力増幅器７が主としてポーリング送
信手段を構成している。また、検波復調器８、制御装置
２、メモリ装置３が主として応答信号検出手段を構成し
ている。また、アルゴリズム・エンジン１４が主として
論理集積回路を構成している。前記図１は、ハードウェ
ア構成として最も単純であり、また部品もユニバーサル
な物を使用できる。しかし、部品点数が増加して回路を
小型に形成することが難しい。そこで、複数の論理回路
を１チップの論理集積回路として構成すれば、前記問題
は解決する。さらに、１チップの論理集積回路を実現す
る手段には、論理を手元でプログラムできるＦＰＧＡ(F
ield Programmable Gate Array)／ＰＬＤ(Programmable
Logic Device)がある。この手段は、変更が容易であ
り、比較的短期間で構成できる。また、論理回路をＬＳ
Ｉ設計段階から組み込むゲートアレイの手段もあり、前
者に比べて時間は長くかかるが量産化が可能であり、そ
の結果部品コストの低減につながる。しかし、変更が容
易ではない。従って、どちらを使うかは置かれた状況に
より判断するのが好ましい。これにより、部品点数が減
少し、回路を小型に構成でき、更にスケールメリットに
よるコストダウンも可能である。尚、回路の動作は、図
１と同様であるが、１チップ化したことによりその処理
速度を高めることができる。
【００１４】図３は、本発明の第３の実施形態のＩＣカ
ード用リーダライタの構成を示すブロック図である。同
じ構成要素には同じ参照番号が付せられているので、重
複する説明は省略する。図３が図１、図２と異なる点
は、図１、図２は、ハードウェアにより、暗号アルゴリ
ズムを処理する回路を形成する方法であったが、アルゴ
リズム論理処理動作のソフトウェアをＲＯＭに記憶した
点である。なお、以下、図による説明のうち、制御装置
２、メモリ装置３、変調器４、電力増幅器７が主として
ポーリング送信手段を構成している。また、検波復調器
８、制御装置２、メモリ装置３が主として応答信号検出
手段を構成している。また、ＲＯＭ１５が主として不揮
発性メモリを構成している。前記図１、図２では、ハー
ドウェアにより、暗号アルゴリズムを処理する回路を形
成する方法であった。しかし、ハードウェアの最大の欠
点は、変更が容易にできない点である。特に、ゲートア
レイで一旦回路を形成した後、その回路を変更する場
合、かなりの時間とコストを要する。その解決策とし
て、ソフトウェアによる方法がある。ただし、そのソフ
トウェアを処理する制御装置（ＣＰＵ）２の処理能力が
ある程度高い必要がある。そして、ソフトウェアは一般
にメモリに格納されて供給される。そのメモリがＲＯＭ
(Read Only Memory)の場合、処理系全体の速度を高める
ために、一旦、制御装置（ＣＰＵ）２内にある他のメモ
リ,例えば、ＲＡＭ(Random Access Memory)やフラッシ
ュ・メモリに記憶される。これにより、処理系全体の速
度を高めることができ、しかも、ハードウェアを削減す
ることができる。
ード用リーダライタの構成を示すブロック図である。同
じ構成要素には同じ参照番号が付せられているので、重
複する説明は省略する。図３が図１、図２と異なる点
は、図１、図２は、ハードウェアにより、暗号アルゴリ
ズムを処理する回路を形成する方法であったが、アルゴ
リズム論理処理動作のソフトウェアをＲＯＭに記憶した
点である。なお、以下、図による説明のうち、制御装置
２、メモリ装置３、変調器４、電力増幅器７が主として
ポーリング送信手段を構成している。また、検波復調器
８、制御装置２、メモリ装置３が主として応答信号検出
手段を構成している。また、ＲＯＭ１５が主として不揮
発性メモリを構成している。前記図１、図２では、ハー
ドウェアにより、暗号アルゴリズムを処理する回路を形
成する方法であった。しかし、ハードウェアの最大の欠
点は、変更が容易にできない点である。特に、ゲートア
レイで一旦回路を形成した後、その回路を変更する場
合、かなりの時間とコストを要する。その解決策とし
て、ソフトウェアによる方法がある。ただし、そのソフ
トウェアを処理する制御装置（ＣＰＵ）２の処理能力が
ある程度高い必要がある。そして、ソフトウェアは一般
にメモリに格納されて供給される。そのメモリがＲＯＭ
(Read Only Memory)の場合、処理系全体の速度を高める
ために、一旦、制御装置（ＣＰＵ）２内にある他のメモ
リ,例えば、ＲＡＭ(Random Access Memory)やフラッシ
ュ・メモリに記憶される。これにより、処理系全体の速
度を高めることができ、しかも、ハードウェアを削減す
ることができる。
【００１５】図４は、本発明の第４の実施形態のＩＣカ
ード用リーダライタの構成を示すブロック図である。同
じ構成要素には同じ参照番号が付せられているので、重
複する説明は省略する。図４が図３と異なる点は、外付
けのＲＯＭの代わりに、制御装置（ＣＰＵ）２内部のメ
モリ１６を使用する点である。なお、以下、図による説
明のうち、制御装置２、メモリ装置３、変調器４、電力
増幅器７が主としてポーリング送信手段を構成してい
る。また、検波復調器８、制御装置２、メモリ装置３が
主として応答信号検出手段を構成している。前記図３で
は、ＲＯＭ１５から制御装置（ＣＰＵ）２内にある他の
メモリに一旦、記憶しなければならないので、その処理
時間が必要となり、さらに処理速度を高く要求されるシ
ステムには使えない可能性がある。通常、制御装置（Ｃ
ＰＵ）２を制御するソフトウェアは、メモリ装置３に格
納されたソフトウェアを、一旦、制御装置（ＣＰＵ）２
内部に移してから処理するのが一般的である。そこで、
制御ソフトウェアの一部としてアルゴリズム論理処理ソ
フトウェアを、内部の処理速度の速いメモリ１６に一緒
に格納して、その環境で動作させればシステム全体の処
理速度を落とすことなく、アルゴリズムの処理を行うこ
とができる。これにより、システムの処理速度を更に速
くすることができる。以上のソフトウェアは、インター
ネットにより、暗号アルゴリズムをダウンロードして、
ソフトウェアのバージョンアップ等に対応できるように
してもよい。
ード用リーダライタの構成を示すブロック図である。同
じ構成要素には同じ参照番号が付せられているので、重
複する説明は省略する。図４が図３と異なる点は、外付
けのＲＯＭの代わりに、制御装置（ＣＰＵ）２内部のメ
モリ１６を使用する点である。なお、以下、図による説
明のうち、制御装置２、メモリ装置３、変調器４、電力
増幅器７が主としてポーリング送信手段を構成してい
る。また、検波復調器８、制御装置２、メモリ装置３が
主として応答信号検出手段を構成している。前記図３で
は、ＲＯＭ１５から制御装置（ＣＰＵ）２内にある他の
メモリに一旦、記憶しなければならないので、その処理
時間が必要となり、さらに処理速度を高く要求されるシ
ステムには使えない可能性がある。通常、制御装置（Ｃ
ＰＵ）２を制御するソフトウェアは、メモリ装置３に格
納されたソフトウェアを、一旦、制御装置（ＣＰＵ）２
内部に移してから処理するのが一般的である。そこで、
制御ソフトウェアの一部としてアルゴリズム論理処理ソ
フトウェアを、内部の処理速度の速いメモリ１６に一緒
に格納して、その環境で動作させればシステム全体の処
理速度を落とすことなく、アルゴリズムの処理を行うこ
とができる。これにより、システムの処理速度を更に速
くすることができる。以上のソフトウェアは、インター
ネットにより、暗号アルゴリズムをダウンロードして、
ソフトウェアのバージョンアップ等に対応できるように
してもよい。
【００１６】
【発明の効果】以上記載のごとく本発明によれば、請求
項１、２は、リーダライタ側に複数の変復調方式とアル
ゴリズムを用意して、それに基づいて順次ポーリング送
信するため、必ず所望の複数の変復調方式とアルゴリズ
ムがみつかり、確実にＩＣカードとの通信を成立させる
ことができる。請求項３、４は、論理回路を１チップの
論理集積回路として構成するので、部品点数が減少し、
回路を小型に構成できる。請求項５は、論理集積回路を
ＦＰＧＡ／ＰＬＤ若しくはゲートアレイで構成するの
で、部品点数が減少し、回路を小型に構成でき、しかも
スケールメリットによるコストダウンも可能である。請
求項６、７は、ＲＯＭから制御回路（ＣＰＵ）内にある
他のメモリに一旦、記憶されるので、処理系全体の速度
を高めることができ、しかも、ハードウェアを削減する
ことができる。請求項８、９は、ソフトウェアの一部と
してアルゴリズム論理処理ソフトウェアを一緒に格納す
るので、システムの処理速度を更に速くすることができ
る。
項１、２は、リーダライタ側に複数の変復調方式とアル
ゴリズムを用意して、それに基づいて順次ポーリング送
信するため、必ず所望の複数の変復調方式とアルゴリズ
ムがみつかり、確実にＩＣカードとの通信を成立させる
ことができる。請求項３、４は、論理回路を１チップの
論理集積回路として構成するので、部品点数が減少し、
回路を小型に構成できる。請求項５は、論理集積回路を
ＦＰＧＡ／ＰＬＤ若しくはゲートアレイで構成するの
で、部品点数が減少し、回路を小型に構成でき、しかも
スケールメリットによるコストダウンも可能である。請
求項６、７は、ＲＯＭから制御回路（ＣＰＵ）内にある
他のメモリに一旦、記憶されるので、処理系全体の速度
を高めることができ、しかも、ハードウェアを削減する
ことができる。請求項８、９は、ソフトウェアの一部と
してアルゴリズム論理処理ソフトウェアを一緒に格納す
るので、システムの処理速度を更に速くすることができ
る。
【図１】本発明の第１の実施形態のＩＣカード用リーダ
ライタの構成を示すブロック図である。
ライタの構成を示すブロック図である。
【図２】本発明の第２の実施形態のＩＣカード用リーダ
ライタの構成を示すブロック図である。
ライタの構成を示すブロック図である。
【図３】本発明の第３の実施形態のＩＣカード用リーダ
ライタの構成を示すブロック図である。
ライタの構成を示すブロック図である。
【図４】本発明の第４の実施形態のＩＣカード用リーダ
ライタの構成を示すブロック図である。
ライタの構成を示すブロック図である。
【図５】本発明の実施形態の非接触型ＩＣカードの構成
を示すブロック図である。
を示すブロック図である。
【図６】本発明のポーリング送出の動作を説明するフロ
ーチャートである。
ーチャートである。
１ 送受信装置、２ 制御装置、３ メモリ装置、４
変調器、５ 入力装置、６ 表示装置、７ 電力増幅
器、８ 検波復調器、９ ループアンテナ、１０データ
セレクタ、１１，１２，１３ アルゴリズム論理回路、
５０ コンピュータ、１００ リーダライタ。
変調器、５ 入力装置、６ 表示装置、７ 電力増幅
器、８ 検波復調器、９ ループアンテナ、１０データ
セレクタ、１１，１２，１３ アルゴリズム論理回路、
５０ コンピュータ、１００ リーダライタ。
Claims (9)
- 【請求項１】 ＩＣカードのループアンテナを介して、
所定の変復調方式に基づく搬送電力の送信とデータの授
受を非接触にて行う非接触型ＩＣカード用リーダライタ
において、 複数のコマンド信号を交互に送信するポーリング送信手
段と、該ポーリング送信手段により送信されたコマンド
に対する応答信号を検出する応答信号検出手段と、異な
る暗号アルゴリズムで構成された複数のアルゴリズム論
理回路と、該アルゴリズム論理回路の何れか１つを選択
するデータセレクタと、を備えたことを特徴とする非接
触型ＩＣカード用リーダライタ。 - 【請求項２】 前記ポーリング送信手段が、複数の異な
る変復調方式のコマンドを順次送信して、前記応答信号
検出手段が、特定のコマンドに対応する応答信号を受信
した場合、該特定のコマンドに対応する前記アルゴリズ
ム論理回路を前記データセレクタにて選択して駆動する
と共に、前記特定のコマンドに対応する変復調方式に基
づき、前記非接触型ＩＣカードとのデータの授受を行う
ことを特徴とする請求項１記載の非接触型ＩＣカード用
リーダライタ。 - 【請求項３】 ＩＣカードのループアンテナを介して、
所定の変復調方式に基づく搬送電力の送信とデータの授
受を非接触にて行う非接触型ＩＣカード用リーダライタ
において、 複数のコマンド信号を交互に送信するポーリング送信手
段と、該ポーリング送信手段により送信されたコマンド
に対する応答信号を検出する応答信号検出手段と、異な
る暗号アルゴリズムで構成された複数のアルゴリズム論
理回路を同一のチップ内に形成した論理集積回路と、を
備えたことを特徴とする非接触型ＩＣカード用リーダラ
イタ。 - 【請求項４】 前記ポーリング送信手段が、複数の異な
る変復調方式のコマンドを順次送信して、前記応答信号
検出手段が、特定のコマンドに対応する応答信号を受信
した場合、該特定のコマンドに対応する前記アルゴリズ
ム論理回路を前記論理集積回路内から選択して駆動する
と共に、前記特定のコマンドに対応する変復調方式に基
づき、前記非接触型ＩＣカードとのデータの授受を行う
ことを特徴とする請求項３記載の非接触型ＩＣカード用
リーダライタ。 - 【請求項５】 前記論理集積回路は、論理を手元でプロ
グラムできるＦＰＧＡ／ＰＬＤ若しくはゲートアレイに
よるセミカスタムＬＳＩであることを特徴とする請求項
３、４記載の非接触型ＩＣカード用リーダライタ。 - 【請求項６】 ＩＣカードのループアンテナを介して、
所定の変復調方式に基づく搬送電力の送信とデータの授
受を非接触にて行う非接触型ＩＣカード用リーダライタ
において、 複数のコマンド信号を交互に送信するポーリング送信手
段と、該ポーリング送信手段により送信されたコマンド
に対する応答信号を検出する応答信号検出手段と、異な
る暗号アルゴリズムで構成された複数のアルゴリズム論
理処理ソフトウェアを格納した不揮発性メモリと、を備
えたことを特徴とする非接触型ＩＣカード用リーダライ
タ。 - 【請求項７】 前記ポーリング送信手段が、複数の異な
る変復調方式のコマンドを順次送信して、前記応答信号
検出手段が、特定のコマンドに対応する応答信号を受信
した場合、該特定のコマンドに対応する前記アルゴリズ
ム論理処理ソフトウェアが格納された前記不揮発性メモ
リから一旦他のメモリ内に記憶し、処理すると共に、前
記特定のコマンドに対応する変復調方式に基づき、前記
非接触型ＩＣカードとのデータの授受を行うことを特徴
とする請求項６記載の非接触型ＩＣカード用リーダライ
タ。 - 【請求項８】 ＩＣカードのループアンテナを介して、
所定の変復調方式に基づく搬送電力の送信とデータの授
受を非接触にて行う非接触型ＩＣカード用リーダライタ
において、 複数のコマンド信号を交互に送信するポーリング送信手
段と、該ポーリング送信手段により送信されたコマンド
に対する応答信号を検出する応答信号検出手段と、異な
る暗号アルゴリズムで構成された複数のアルゴリズム論
理処理ソフトウェアを回路内のメモリに格納した制御装
置と、を備えたことを特徴とする非接触型ＩＣカード用
リーダライタ。 - 【請求項９】 前記ポーリング送信手段が、複数の異な
る変復調方式のコマンドを順次送信して、前記応答信号
検出手段が、特定のコマンドに対応する応答信号を受信
した場合、該特定のコマンドに対応する前記アルゴリズ
ム論理処理ソフトウェアが格納された前記制御装置内の
メモリから読み出し、処理すると共に、前記特定のコマ
ンドに対応する変復調方式に基づき、前記非接触型ＩＣ
カードとのデータの授受を行うことを特徴とする請求項
８記載の非接触型ＩＣカード用リーダライタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001207003A JP2003022421A (ja) | 2001-07-06 | 2001-07-06 | 非接触型ｉｃカード用リーダライタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001207003A JP2003022421A (ja) | 2001-07-06 | 2001-07-06 | 非接触型ｉｃカード用リーダライタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003022421A true JP2003022421A (ja) | 2003-01-24 |
Family
ID=19043054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001207003A Pending JP2003022421A (ja) | 2001-07-06 | 2001-07-06 | 非接触型ｉｃカード用リーダライタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003022421A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006023957A (ja) * | 2004-07-07 | 2006-01-26 | Sony Corp | 半導体集積回路及び情報処理装置 |
| US20140112476A1 (en) * | 2012-10-24 | 2014-04-24 | Sony Corporation | Integrated circuit, wireless communication apparatus, and computer program |
| JP2016114490A (ja) * | 2014-12-16 | 2016-06-23 | 株式会社島津製作所 | データ収集装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03198182A (ja) * | 1989-12-27 | 1991-08-29 | Hitachi Maxell Ltd | Ｉｃカードデータ処理システム |
| JPH06232861A (ja) * | 1992-12-15 | 1994-08-19 | Motorola Inc | 暗号キー管理装置およびその方法 |
| WO2000077717A1 (en) * | 1999-06-10 | 2000-12-21 | Cubic Corporation | Multiple protocol smart card communication device |
-
2001
- 2001-07-06 JP JP2001207003A patent/JP2003022421A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03198182A (ja) * | 1989-12-27 | 1991-08-29 | Hitachi Maxell Ltd | Ｉｃカードデータ処理システム |
| JPH06232861A (ja) * | 1992-12-15 | 1994-08-19 | Motorola Inc | 暗号キー管理装置およびその方法 |
| WO2000077717A1 (en) * | 1999-06-10 | 2000-12-21 | Cubic Corporation | Multiple protocol smart card communication device |
| JP2003502888A (ja) * | 1999-06-10 | 2003-01-21 | キュービック コーポレイション | 複数プロトコル・スマートカード通信装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006023957A (ja) * | 2004-07-07 | 2006-01-26 | Sony Corp | 半導体集積回路及び情報処理装置 |
| US7913307B2 (en) | 2004-07-07 | 2011-03-22 | Sony Corporation | Semiconductor integrated circuit and information processing apparatus |
| US20140112476A1 (en) * | 2012-10-24 | 2014-04-24 | Sony Corporation | Integrated circuit, wireless communication apparatus, and computer program |
| JP2016114490A (ja) * | 2014-12-16 | 2016-06-23 | 株式会社島津製作所 | データ収集装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5125465B2 (ja) | 通信装置 | |
| EP1818878B1 (en) | Information communication system, information communication device, information communication method and computer program | |
| JP3890958B2 (ja) | 無線通信装置及びその制御方法、記憶媒体、並びにコンピュータ・プログラム | |
| US8413895B2 (en) | Data communication system, device for executing IC card function, control method for the device, and information processing terminal | |
| KR101276878B1 (ko) | 알에프아이디 시스템의 동작 제어 장치 및 방법 | |
| US20090166421A1 (en) | Rfid reader / card combination to convert a contact smartcard reader to contactless | |
| GB2421663A (en) | Communications apparatus having a short-range wireless RF communicator and a high data-rate communicator | |
| US20220358337A1 (en) | Rfid ics with privacy modes | |
| JP4692807B2 (ja) | 接触式データ通信装置、送受信装置、および送受信方法 | |
| JP4676324B2 (ja) | 非接触ｉｃメディアとの間で通信を行う端末装置及びその通信方法 | |
| EP4113361A1 (en) | Method for managing a contactless card | |
| CN102567697B (zh) | 阅读器、rfid标签及其读取方法 | |
| JP4824195B2 (ja) | 非接触型ｉｃカード用リーダライタ及びその制御方法 | |
| JP5079953B2 (ja) | 非接触型ｉｃカード用リーダライタシステム | |
| JP2003022421A (ja) | 非接触型ｉｃカード用リーダライタ | |
| JP2004240715A (ja) | 情報処理装置および方法、並びにプログラム | |
| KR20070058366A (ko) | 비접촉 식별장치 | |
| JP2003018043A (ja) | 通信装置 | |
| CN101467360A (zh) | 一种具有非接触式智能卡功能的便携式设备 | |
| CN2932495Y (zh) | 一种具有非接触式智能卡功能的便携式设备 | |
| JP2000174539A (ja) | アンテナ装置及びカード状記憶媒体 | |
| JP2003271902A (ja) | リーダライタ、ｉｃカードシステムおよび外部機器 | |
| JP2006031473A (ja) | Ｒｆｉｄタグ | |
| JP2004240716A (ja) | 情報処理装置および方法、並びにプログラム | |
| JP2010225055A (ja) | 携帯可能電子装置の処理装置、携帯可能電子装置、及び携帯可能電子装置の処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |