JP2003008210A - Method of manufacturing multilayer printed wiring board - Google Patents

Method of manufacturing multilayer printed wiring board

Info

Publication number
JP2003008210A
JP2003008210A JP2001187016A JP2001187016A JP2003008210A JP 2003008210 A JP2003008210 A JP 2003008210A JP 2001187016 A JP2001187016 A JP 2001187016A JP 2001187016 A JP2001187016 A JP 2001187016A JP 2003008210 A JP2003008210 A JP 2003008210A
Authority
JP
Japan
Prior art keywords
size
printed wiring
wiring board
work
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001187016A
Other languages
Japanese (ja)
Other versions
JP3572271B2 (en
Inventor
Tomoyasu Gunji
智康 郡司
Noriyuki Ubusawa
敬之 生澤
Takeshi Sunada
砂田  剛
Masaru Ogasawara
勝 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clover Electronics Co Ltd
Original Assignee
Clover Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clover Electronics Co Ltd filed Critical Clover Electronics Co Ltd
Priority to JP2001187016A priority Critical patent/JP3572271B2/en
Publication of JP2003008210A publication Critical patent/JP2003008210A/en
Application granted granted Critical
Publication of JP3572271B2 publication Critical patent/JP3572271B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a multilayer printed wiring board which is improved in manufacturing yield. SOLUTION: A work-size board 4, which is equipped with sheet-size boards 3 where prescribed wiring patterns 2a are formed on supports 1 is obtained. Work-size printed boards 4a, 4b, and 4c are laminated through the intermediary of an insulator 4 and pressed into one piece. It is inspected as to whether the wiring pattern 2a formed on the work-size board 4 is defective. When it is found that the wiring pattern 2a is defective, the work-size board 4 where the defective wiring pattern 2a is formed is divided into respective sheet-size boards 3, and the defective sheet-size board 3a is removed. A non-defective sheet-size board 3 is replenished and laminated together with the other sheet-size boards 3 on an undivided work-size board 4. A work-size printed wiring board having a wiring density higher than the prescribed value is subjected to this inspection.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、多層プリント配線
基板の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer printed wiring board.

【0002】[0002]

【従来の技術】近年、電子情報技術の急激な発達に伴
い、電子部品は従来と同一以上の性能を備えると共に、
大きさを縮小し、厚さを薄くすることが要求されてい
る。これに伴い、前記電子部品を電気的に接続するプリ
ント配線基板に対しても、同様の要求がある。
2. Description of the Related Art In recent years, with the rapid development of electronic information technology, electronic parts have the same or higher performance than conventional ones.
It is required to reduce the size and reduce the thickness. Along with this, there is a similar demand for a printed wiring board that electrically connects the electronic components.

【0003】前記プリント配線基板として、例えば、L
SIをマザーボードに接続するために用いられるパッケ
ージ基板がある。前記パッケージ基板は、LSIと同サ
イズのもの(CSP)を初めとして、20mm角以下の
大きさのものが殆どである。一方、前記パッケージ基板
は、配線パターンが形成された複数の個片を絶縁体を介
して積層すると共に、各層の配線パターン間を導通させ
た構成を備える多層プリント配線基板であり、前記大き
さでこのような構成を備える前記パッケージ基板を1個
々々製造したのでは、非常に手間がかかり煩雑である。
As the printed wiring board, for example, L
There are package substrates used to connect the SI to the motherboard. Most of the package substrates, including those having the same size as an LSI (CSP), have a size of 20 mm square or less. On the other hand, the package board is a multilayer printed wiring board having a structure in which a plurality of pieces each having a wiring pattern are laminated via an insulator and the wiring patterns of each layer are electrically connected to each other. It is very time-consuming and complicated to manufacture each of the package substrates having such a configuration.

【0004】そこで、前記配線パターンが形成された個
片を多数集合させて、通常の基板製造を行う大きさのワ
ークサイズのプリント配線基板(以下、ワークサイズ基
板と略記する)を形成し、複数の該ワークサイズ基板を
絶縁体を介して積層することにより、前記パッケージ基
板を製造することが行われている。前記ワークサイズ基
板は、積層後プレス成形して複数のワークサイズ基板を
一体化し、各層の配線パターン間を導通させるための貫
通孔を形成する孔明け加工、外形加工等を施されたの
ち、個々の前記パッケージ基板に分割される。
Therefore, a large number of pieces on which the wiring pattern is formed are assembled to form a work-sized printed wiring board (hereinafter abbreviated as a work-size board) of a size for performing ordinary board manufacturing, and a plurality of pieces are formed. The package substrate is manufactured by stacking the work size substrates via an insulator. The work size substrate is press-molded after stacking to integrate a plurality of work size substrates, and is subjected to perforation processing, outer shape processing, etc. for forming through holes for conducting between the wiring patterns of each layer, and then, individually. Of the package substrate.

【0005】前記ワークサイズ基板によれば、前記孔明
け加工、外形加工等における加工装置に組み込む回数、
露光工程、印刷工程等におけるショット数を、大幅に低
減して製造効率を向上することができる。
According to the work size substrate, the number of times the device is incorporated in the processing device in the punching process, the outer shape process, etc.,
It is possible to significantly reduce the number of shots in the exposure process, the printing process, etc., and improve the manufacturing efficiency.

【0006】しかしながら、前記パッケージ基板では、
基板自体の小型化、薄型化に伴い、配線幅が細線化さ
れ、電子部品実装のためのランドが縮小されて、配線密
度が高められているために、配線の欠損による導通不良
や配線の短絡等の不良が出やすく、前記ワークサイズ基
板に含まれる個片に一つでも不良品が出ると、そのワー
クサイズ基板全体を不良として廃棄せざるを得ず、歩留
まりが著しく低下するという不都合がある。
However, in the package substrate,
With the miniaturization and thinning of the board itself, the wiring width has been reduced, the land for mounting electronic components has been reduced, and the wiring density has been increased. Such a defect is likely to occur, and if even one of the individual pieces included in the work size substrate is defective, there is no choice but to discard the entire work size substrate as a defect, resulting in a significant decrease in yield. .

【0007】[0007]

【発明が解決しようとする課題】本発明は、かかる不都
合を解消して、歩留まりを向上することができる多層プ
リント配線基板の製造方法を提供することを目的とす
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a multilayer printed wiring board, which can solve the above disadvantages and improve the yield.

【0008】[0008]

【課題を解決するための手段】かかる目的を達成するた
めに、本発明の多層プリント配線基板の製造方法は、支
持体上に所定の配線パターンを形成して複数のシートサ
イズのプリント配線基板を備えるワークサイズのプリン
ト配線基板を得る工程と、前記ワークサイズの複数のプ
リント配線基板を絶縁体を介して積層してプレスするこ
とにより一体化する工程とを備える多層プリント配線基
板の製造方法において、前記ワークサイズのプリント配
線基板に形成された配線パターンの異常の有無を検査
し、該検査により該配線パターンに異常が見出されたワ
ークサイズのプリント配線基板を前記シートサイズの各
プリント配線基板毎に分割して、異常が見出された配線
パターンを備える前記シートサイズのプリント配線基板
を除去し、除去された前記シートサイズのプリント配線
基板に代えて予め用意された良品のシートサイズのプリ
ント配線基板を補充し、前記分割された他のシートサイ
ズのプリント配線基板と共に、未分割のワークサイズの
プリント配線基板上の所定の位置に絶縁体を介して積層
してプレスすることを特徴とする。
In order to achieve such an object, a method for manufacturing a multilayer printed wiring board according to the present invention comprises forming a predetermined wiring pattern on a support to form a printed wiring board having a plurality of sheet sizes. In a method for manufacturing a multilayer printed wiring board, comprising: a step of obtaining a printed wiring board having a work size, and a step of stacking a plurality of printed wiring boards of the work size through an insulator and integrating them by pressing. The presence or absence of abnormality in the wiring pattern formed on the work-size printed wiring board is inspected, and the work-sized printed wiring board in which abnormality is found in the wiring pattern is inspected for each sheet-sized printed wiring board. The printed wiring board of the sheet size having the wiring pattern in which the abnormality is found is divided into In place of the sheet-size printed wiring board, a good-quality sheet-sized printed wiring board prepared in advance is replenished, and together with the divided other sheet-sized printed wiring boards, on an undivided work-sized printed wiring board. It is characterized by laminating and pressing at a predetermined position via an insulator.

【0009】本発明の多層プリント配線基板の製造方法
によれば、前記ワークサイズ基板に形成された配線パタ
ーンに異常が見出されたときには、該ワークサイズ基板
を前記配線パターンが形成された個片10〜100個か
らなるシートサイズ基板毎に分割する。これにより、異
常が見出された配線パターンを備える前記シートサイズ
基板のみを不良として除去すればよく、他のシートサイ
ズ基板は、そのまま利用することができるので、歩留ま
りを向上させることができる。
According to the method for manufacturing a multilayer printed wiring board of the present invention, when an abnormality is found in the wiring pattern formed on the work size board, the work size board is divided into individual pieces on which the wiring pattern is formed. It is divided into 10 to 100 sheet size substrates. As a result, only the sheet size substrate having the wiring pattern in which the abnormality is found may be removed as a defect, and the other sheet size substrates can be used as they are, so that the yield can be improved.

【0010】前記ワークサイズ基板に形成された配線パ
ターンの検査は、多層プリント配線基板を形成する全て
のワークサイズ基板について行ってもよいが、前記配線
パターンは、配線密度が高くなるほど不良が発生しやす
くなる。そこで、前記検査は、配線密度が所定の値より
高い前記ワークサイズ基板について行うようにしてもよ
い。このように、不良が発生する可能性の高いワークサ
イズ基板を重点的に検査することにより、作業を簡略化
することができる。
The wiring pattern formed on the work size board may be inspected for all the work size boards forming the multilayer printed wiring board, but the wiring pattern becomes defective as the wiring density increases. It will be easier. Therefore, the inspection may be performed on the work size substrate whose wiring density is higher than a predetermined value. As described above, the work can be simplified by intensively inspecting the work size substrate in which a defect is likely to occur.

【0011】[0011]

【発明の実施の形態】次に、添付の図面を参照しながら
本発明の実施の形態についてさらに詳しく説明する。図
1は本実施形態の製造方法に用いるワークサイズのプリ
ント配線基板の平面図、図2は本実施形態の製造方法を
示す説明的断面図である。
BEST MODE FOR CARRYING OUT THE INVENTION Next, embodiments of the present invention will be described in more detail with reference to the accompanying drawings. FIG. 1 is a plan view of a work-size printed wiring board used in the manufacturing method of the present embodiment, and FIG. 2 is an explanatory sectional view showing the manufacturing method of the present embodiment.

【0012】本実施形態では、LSIをマザーボードに
接続するパッケージ基板として用いられる多層プリント
配線基板を製造する場合を例として説明する。
In this embodiment, a case where a multilayer printed wiring board used as a package board for connecting an LSI to a mother board is manufactured will be described as an example.

【0013】前記パッケージ基板を製造するときには、
まず、図1に示すように、ガラスエポキシ基板1等の絶
縁性支持体上に、該パッケージ基板を形成する個片2に
対応する配線パターン(図示せず)を形成する。配線パ
ターンが形成された個片2は、10〜100個を集合さ
せて70〜160mm×70〜160mmの大きさのシ
ートサイズ基板3を形成し、さらにシートサイズ基板3
を2〜12個集合させて305〜510mm×405〜
610mmの大きさのワークサイズ基板4が形成され
る。
When manufacturing the package substrate,
First, as shown in FIG. 1, a wiring pattern (not shown) corresponding to an individual piece 2 forming the package substrate is formed on an insulating support such as a glass epoxy substrate 1. 10 to 100 pieces of the wiring pattern-formed pieces 2 are assembled to form a sheet size substrate 3 having a size of 70 to 160 mm × 70 to 160 mm.
2 to 12 pieces are collected to form 305 to 510 mm x 405 to
A work size substrate 4 having a size of 610 mm is formed.

【0014】図1に示す本実施形態では、340mm×
510mmの大きさのワークサイズ基板4の表裏両面
に、160mm×160mmの大きさのシートサイズ基
板3が縦3列横2列に配列されて6個備えられている。
各シートサイズ基板3は、例えば10mm×10mm程
度の大きさの個片2を35個ずつ集合させたものを2群
備えている。
In the present embodiment shown in FIG. 1, 340 mm ×
On both front and back surfaces of a work size substrate 4 having a size of 510 mm, six sheet size substrates 3 having a size of 160 mm × 160 mm are arranged in three rows and two columns.
Each sheet size substrate 3 includes two groups of 35 pieces 2 each having a size of about 10 mm × 10 mm.

【0015】本実施形態の個片2には、直径0.1mm
の穴の周囲に該穴と同心の直径0.3mmのランドが設
けられ、該ランドに幅50μmの配線が接続され、ラン
ド間距離0.1mm、配線間隔75μmの配線パターン
が形成されている。
The piece 2 of this embodiment has a diameter of 0.1 mm.
A land having a diameter of 0.3 mm, which is concentric with the hole, is provided around the hole, a wiring having a width of 50 μm is connected to the land, and a wiring pattern having a land interval of 0.1 mm and a wiring interval of 75 μm is formed.

【0016】前記配線パターンは、例えば、ガラスエポ
キシ基板1の表裏両面に備えられた銅箔及び銅メッキ上
に感光性樹脂(ドライフィルム)を熱圧着し、露光機に
てネガフィルムまたはポジフィルムを通して紫外線照射
し、現像、エッチング、ドライフィルム剥離の各工程を
経て形成される。或いは、ガラスエポキシ基板1の表裏
両面に備えられた銅箔上にエッチングレジストをスクリ
ーン印刷し、前記エッチングレジストで被覆されずに露
出している銅箔をエッチングした後、前記エッチングレ
ジストを剥離することにより形成される。さらに或い
は、前記銅箔上に、配線パターンとなる部分を除いてメ
ッキレジストをスクリーン印刷して、メッキを施すこと
により配線パターン2となる部分にエッチングレジスト
となる金属層(例えば半田またはNi−Au)を析出さ
せた後、前記メッキレジストを剥離し、エッチングを施
すことにより形成してもよい。
For the wiring pattern, for example, a photosensitive resin (dry film) is thermocompression bonded onto copper foil and copper plating provided on both front and back surfaces of the glass epoxy substrate 1, and a negative film or a positive film is passed through an exposure machine. It is formed through ultraviolet irradiation, development, etching, and dry film peeling steps. Alternatively, an etching resist is screen-printed on the copper foils provided on both front and back surfaces of the glass epoxy substrate 1, the exposed copper foil not covered with the etching resist is etched, and then the etching resist is peeled off. Is formed by. Further alternatively, a plating resist is screen-printed on the copper foil except a portion to be a wiring pattern, and a metal layer to be an etching resist is formed on a portion to be the wiring pattern 2 by plating (for example, solder or Ni-Au). ) May be deposited, the plating resist may be removed, and etching may be performed.

【0017】前記ワークサイズ基板4は、前記パッケー
ジ基板を形成する層の数に対応する数が用意され、例え
ば、前記パッケージ基板が6層板であるときには、図2
(a)に示すように、配線パターン2aを表裏両面に備
える3枚のワークサイズ基板4a,4b,4cが用意さ
れる。
The work size substrates 4 are prepared in a number corresponding to the number of layers forming the package substrate. For example, when the package substrate is a 6-layer plate, FIG.
As shown in (a), three work size substrates 4a, 4b, 4c having wiring patterns 2a on both front and back surfaces are prepared.

【0018】次に、図2(a)に示すワークサイズ基板
4a,4b,4cに対し、形成されている配線パターン
2aの異常の有無を検査する。このとき、前記方法によ
り形成される配線パターン2aにおいて、配線幅及び配
線間隔は50μmが限界とされ、配線幅及び配線間隔が
75μmを下回ると不良が発生するようになる。そこ
で、ワークサイズ基板4a,4b,4cに対する前記検
査は、配線幅及び配線間隔が75μm未満となっている
配線パターン2aを備えるものに対してのみ行ってもよ
い。
Next, the work size boards 4a, 4b, 4c shown in FIG. 2A are inspected for abnormalities in the formed wiring pattern 2a. At this time, in the wiring pattern 2a formed by the above method, the wiring width and the wiring interval are limited to 50 μm, and if the wiring width and the wiring interval are less than 75 μm, defects will occur. Therefore, the inspection of the work size substrates 4a, 4b, 4c may be performed only on the one having the wiring pattern 2a having a wiring width and a wiring interval of less than 75 μm.

【0019】次に、ワークサイズ基板4aにおいて、配
線パターン2aの異常が検出されたときは、図2(b)
に示すように、該ワークサイズ基板4aをシートサイズ
基板3毎に分割する。そして、異常が検出された配線パ
ターン2aを含むシートサイズ基板3aを不良として除
去する。このとき、シートサイズ基板3aは、金型プレ
ス機を用いる切断またはルーター加工機(外形加工機)
を用いる抜き取り加工により除去する。
Next, when an abnormality of the wiring pattern 2a is detected on the work size substrate 4a, FIG.
As shown in, the work size substrate 4 a is divided into the sheet size substrates 3. Then, the sheet size substrate 3a including the wiring pattern 2a in which the abnormality is detected is removed as a defect. At this time, the sheet size substrate 3a is a cutting or router processing machine (outline processing machine) using a die press machine.
Is removed by a sampling process using.

【0020】次に、図2(c)に示すように、未分割の
ワークサイズ基板4b,4cをプリプレグ等の絶縁樹脂
接着剤層5を介して積層すると共に、不良として除去さ
れたシートサイズ基板3aを除く、残りの各シートサイ
ズ基板3を絶縁樹脂接着剤層5を介して、未分割のワー
クサイズ基板4bに積層する。このとき、各シートサイ
ズ基板3は、ワークサイズ基板4aを分割することなく
ワークサイズ基板4bに積層したときに対応する位置に
積層される。
Next, as shown in FIG. 2 (c), the undivided work size substrates 4b and 4c are laminated via the insulating resin adhesive layer 5 such as prepreg and the sheet size substrate removed as a defect. The remaining sheet size substrates 3 except 3a are laminated on the undivided work size substrate 4b via the insulating resin adhesive layer 5. At this time, each sheet size substrate 3 is stacked at a position corresponding to the size of the work size substrate 4a when the work size substrate 4a is stacked without being divided.

【0021】このようにすると、不良として除去された
シートサイズ基板3aが積層されるべきであった部分6
が空くので、この部分6には、予め準備されている良品
のシートサイズ基板3bを補充して積層する。前記積層
は、良品のシートサイズ基板3bをガイドピンによるピ
ンラミネーション積層法またはX線カメラを用いる方法
(特願平11−332447号明細書参照)により位置
合わせした後、熱溶着により正確な位置に配置すること
により行われる。前記ピンラミネーション積層法は、例
えば、積層される側のシートサイズ基板3bの所定の位
置に複数のガイドピンを設け、シートサイズ基板3bの
該ガイドピンに対応する位置に設けられた貫通孔に該ガ
イドピンを挿通することにより位置決めを行う。前記ガ
イドピンは、例えば、積層される側のシートサイズ基板
3bの四隅に設けられる。
In this way, the portion 6 where the sheet size substrate 3a removed as defective should have been laminated
Therefore, a non-defective sheet size substrate 3b prepared in advance is replenished and laminated in this portion 6. The lamination is performed by aligning the non-defective sheet size substrate 3b by a pin lamination lamination method using a guide pin or a method using an X-ray camera (see Japanese Patent Application No. 11-332447), and then heat-welding to an accurate position. It is done by placing. In the pin lamination stacking method, for example, a plurality of guide pins are provided at predetermined positions on the sheet size substrate 3b on the side to be stacked, and the through holes provided at the positions corresponding to the guide pins of the sheet size substrate 3b are provided. Positioning is performed by inserting the guide pin. The guide pins are provided, for example, at the four corners of the sheet size substrate 3b on the side to be stacked.

【0022】そして、絶縁樹脂接着剤層5を介して積層
された各シートサイズ基板3、3bと、未分割のワーク
サイズ基板4b,4cとをプレスして一体化することに
より、図2(d)のようにワークサイズの多層プリント
配線基板7が形成される。
Then, the sheet-size substrates 3 and 3b laminated via the insulating resin adhesive layer 5 and the undivided work-size substrates 4b and 4c are pressed to be integrated, as shown in FIG. ), The work-size multilayer printed wiring board 7 is formed.

【0023】多層プリント配線基板7は、次に、孔明け
加工、メッキ、レジスト印刷、外形加工、表面処理、検
査等の工程を経て完成され、シートサイズに分割された
後、さらに配線パターン2に対応する各パッケージ基板
(図1示の個片2)毎に分割される。
Next, the multilayer printed wiring board 7 is completed through steps such as punching, plating, resist printing, outer shape processing, surface treatment, and inspection, and is divided into a sheet size, and then further formed into a wiring pattern 2. It is divided into corresponding package substrates (pieces 2 shown in FIG. 1).

【0024】本実施形態の製造方法によれば、不良とし
て除去されたシートサイズ基板3aに代えて予め準備さ
れている良品のシートサイズ基板3bを補充する。従っ
て、前記検査により配線パターン2aに異常が検出され
たときにも、該配線パターン2aを含むワークサイズ基
板4a全体を廃棄することなく、異常の無い配線パター
ン2aからなるシートサイズ基板3を有効に利用するこ
とができる。
According to the manufacturing method of this embodiment, a non-defective sheet size substrate 3b prepared in advance is replenished in place of the sheet size substrate 3a removed as a defect. Therefore, even when an abnormality is detected in the wiring pattern 2a by the inspection, the sheet size substrate 3 including the wiring pattern 2a having no abnormality can be effectively used without discarding the entire work size substrate 4a including the wiring pattern 2a. Can be used.

【0025】この結果、従来はワークサイズの多層プリ
ント配線基板7の1枚当たり、50%程度であったパッ
ケージ基板の歩留まりを99%以上とすることができ
た。
As a result, the yield of package substrates, which was about 50% per one work-size multilayer printed wiring board 7 in the past, can be increased to 99% or more.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の製造方法に用いるワークサイズのプリ
ント配線基板の一例を示す平面図。
FIG. 1 is a plan view showing an example of a work-sized printed wiring board used in a manufacturing method of the present invention.

【図2】本発明の製造方法の実施形態を示す説明的断面
図。
FIG. 2 is an explanatory sectional view showing an embodiment of the manufacturing method of the present invention.

【符号の説明】[Explanation of symbols]

2a…配線パターン、 3…シートサイズのプリント配
線基板、 4…ワークサイズのプリント配線基板、 5
…絶縁体、 7…多層プリント配線基板。
2a ... Wiring pattern, 3 ... Sheet size printed wiring board, 4 ... Work size printed wiring board, 5
... Insulator, 7 ... Multilayer printed wiring board.

フロントページの続き (72)発明者 砂田 剛 北海道恵庭市戸磯573−19 クローバー電 子工業株式会社内 (72)発明者 小笠原 勝 北海道恵庭市戸磯573−19 クローバー電 子工業株式会社内 Fターム(参考) 5E346 AA02 CC04 CC09 CC32 DD02 DD22 DD32 DD33 DD44 DD45 EE03 EE15 FF04 GG14 GG15 GG17 GG19 GG22 GG24 GG26 GG28 HH33 Continued front page    (72) Inventor Tsuyoshi Sunada             573-19 Toiso, Eniwa, Hokkaido Clover Den             Child Industry Co., Ltd. (72) Inventor Masaru Ogasawara             573-19 Toiso, Eniwa, Hokkaido Clover Den             Child Industry Co., Ltd. F-term (reference) 5E346 AA02 CC04 CC09 CC32 DD02                       DD22 DD32 DD33 DD44 DD45                       EE03 EE15 FF04 GG14 GG15                       GG17 GG19 GG22 GG24 GG26                       GG28 HH33

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】支持体上に所定の配線パターンを形成して
複数のシートサイズのプリント配線基板を備えるワーク
サイズのプリント配線基板を得る工程と、 前記ワークサイズの複数のプリント配線基板を絶縁体を
介して積層してプレスすることにより一体化する工程と
を備える多層プリント配線基板の製造方法において、 前記ワークサイズのプリント配線基板に形成された配線
パターンの異常の有無を検査し、該検査により該配線パ
ターンに異常が見出されたワークサイズのプリント配線
基板を前記シートサイズの各プリント配線基板毎に分割
して、異常が見出された配線パターンを備える前記シー
トサイズのプリント配線基板を除去し、 除去された前記シートサイズのプリント配線基板に代え
て予め用意された良品のシートサイズのプリント配線基
板を補充し、前記分割された他のシートサイズのプリン
ト配線基板と共に、未分割のワークサイズのプリント配
線基板上の所定の位置に絶縁体を介して積層してプレス
することを特徴とする多層プリント配線基板の製造方
法。
1. A step of forming a predetermined wiring pattern on a support to obtain a work-size printed wiring board including a plurality of sheet-sized printed wiring boards, and an insulating material for the plurality of work-sized printed wiring boards. In the method for manufacturing a multilayer printed wiring board, which comprises a step of stacking and pressing through to integrate the wiring patterns, the wiring pattern formed on the printed wiring board of the work size is inspected for abnormality, and the inspection is performed. A work-size printed wiring board in which an abnormality is found in the wiring pattern is divided for each printed wiring board in the sheet size, and the sheet-sized printed wiring board having the wiring pattern in which the abnormality is found is removed. Then, instead of the removed sheet-sized printed wiring board, a good-quality sheet-sized printer prepared in advance. It is characterized in that the wiring board is replenished, and the printed wiring board of the other divided sheet size is laminated and pressed at a predetermined position on the undivided printed wiring board of the work size via an insulator. Manufacturing method of multilayer printed wiring board.
【請求項2】前記検査は、配線密度が所定の値より高い
前記ワークサイズのプリント配線基板について行うこと
を特徴とする請求項1記載の多層プリント配線基板の製
造方法。
2. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein the inspection is performed on a printed wiring board having a work size whose wiring density is higher than a predetermined value.
JP2001187016A 2001-06-20 2001-06-20 Method for manufacturing multilayer printed wiring board Expired - Fee Related JP3572271B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001187016A JP3572271B2 (en) 2001-06-20 2001-06-20 Method for manufacturing multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001187016A JP3572271B2 (en) 2001-06-20 2001-06-20 Method for manufacturing multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JP2003008210A true JP2003008210A (en) 2003-01-10
JP3572271B2 JP3572271B2 (en) 2004-09-29

Family

ID=19026373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001187016A Expired - Fee Related JP3572271B2 (en) 2001-06-20 2001-06-20 Method for manufacturing multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP3572271B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048868A (en) * 2005-08-09 2007-02-22 Fujifilm Holdings Corp Lamination indicator, multilayer-board manufacturing system and manufacturing method for multilayer board
US20090178273A1 (en) * 2008-01-15 2009-07-16 Endicott Interconnect Technologies, Inc. Method of making circuitized assembly including a plurality of circuitized substrates
JP2014056902A (en) * 2012-09-12 2014-03-27 Tikuson Co Ltd Apparatus and method for manufacturing multi-layer printed circuit board and arithmetic device used therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048868A (en) * 2005-08-09 2007-02-22 Fujifilm Holdings Corp Lamination indicator, multilayer-board manufacturing system and manufacturing method for multilayer board
JP4637677B2 (en) * 2005-08-09 2011-02-23 富士フイルム株式会社 Stacking instruction apparatus, multilayer substrate manufacturing system, and multilayer substrate manufacturing method
US20090178273A1 (en) * 2008-01-15 2009-07-16 Endicott Interconnect Technologies, Inc. Method of making circuitized assembly including a plurality of circuitized substrates
JP2014056902A (en) * 2012-09-12 2014-03-27 Tikuson Co Ltd Apparatus and method for manufacturing multi-layer printed circuit board and arithmetic device used therefor

Also Published As

Publication number Publication date
JP3572271B2 (en) 2004-09-29

Similar Documents

Publication Publication Date Title
JP3811680B2 (en) Wiring board manufacturing method
US7297562B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
KR101176814B1 (en) Semiconductor ic-embedded substrate and method for manufacturing same
US20060121256A1 (en) Method of fabricating printed circuit board having thin core layer
KR101580343B1 (en) Method of Manufacturing Multilayer Wiring Substrate
JP2009289848A (en) Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
JP4648277B2 (en) Method for manufacturing a substrate having a cavity
JP4384157B2 (en) Method for manufacturing a substrate having a cavity
JP2004119729A (en) Method of manufacturing circuit device
US6582616B2 (en) Method for preparing ball grid array board
JP6637864B2 (en) Wiring board with carrier base material and method for manufacturing wiring board with carrier base material
US5528826A (en) Method of constructing high yield, fine line, multilayer printed wiring board panel
JP2003008210A (en) Method of manufacturing multilayer printed wiring board
JP2004119730A (en) Method of manufacturing circuit device
JP2002190674A (en) Method for manufacturing multilayer flexible circuit board
KR101513404B1 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
TW201417663A (en) Method for manufacturing package board
JP3572272B2 (en) Method for manufacturing multilayer printed wiring board
JP4663172B2 (en) Manufacturing method of semiconductor device
CN113923870B (en) Circuit board preparation method
KR101022869B1 (en) A printed circuit board and method of manufacturing method of the printed circuit board for image sensor module
JP4662097B2 (en) Method for manufacturing printed wiring board
TWI507109B (en) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
JP2002296793A (en) Exposure device and method for producing multilayer wiring substrate while using the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040628

R150 Certificate of patent or registration of utility model

Ref document number: 3572271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees