JP2003007573A - Structure and manufacturing method of laminated chip type electronic component - Google Patents

Structure and manufacturing method of laminated chip type electronic component

Info

Publication number
JP2003007573A
JP2003007573A JP2001194127A JP2001194127A JP2003007573A JP 2003007573 A JP2003007573 A JP 2003007573A JP 2001194127 A JP2001194127 A JP 2001194127A JP 2001194127 A JP2001194127 A JP 2001194127A JP 2003007573 A JP2003007573 A JP 2003007573A
Authority
JP
Japan
Prior art keywords
laminated chip
electrode film
ceramic
hole
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001194127A
Other languages
Japanese (ja)
Inventor
Hirohisa Morita
裕久 森田
Minoru Amaya
稔 天谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001194127A priority Critical patent/JP2003007573A/en
Publication of JP2003007573A publication Critical patent/JP2003007573A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a pole mark which shows the direction of a pole at a low cost in a form not to distinguish the pole mark in a laminated chip type electronic component such as a laminated chip type capacitor formed by laminating a plurality of ceramic sheets wherein an inner electrode film is formed. SOLUTION: A through hole 4 is formed in at least one ceramic sheet positioned in an uppermost layer of each ceramic sheet and thereby a pole mark 3 is provided to a bottom of the through hole 4. Alternately, a pole mark 3' is formed by shaping a recessed hole 4' in a ceramic sheet of the uppermost layer and charging the recessed hole 4' with materials of different colors.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、積層チッ
プ型のコンデンサ又はインダクタ等のように、コンデン
サ用の内部電極膜又はコイル用き内部電極膜を形成した
セラミックシートの複数枚を積層して成る積層チップ型
電子部品の構造と、その製造方法とに関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to stacking a plurality of ceramic sheets having an internal electrode film for capacitors or an internal electrode film for coils, such as a multilayer chip type capacitor or inductor. The present invention relates to a structure of a laminated chip type electronic component and a manufacturing method thereof.

【0002】[0002]

【従来の技術】一般に、この種の積層チップ型電子部品
においては、表面にコンデンサ用の内部電極又はコイル
用の内部電極膜を形成したセラミックシートの複数枚を
積層したのち焼成することによって積層チップ片にし、
この積層チップ片の左右両端面に、各内部電極膜に対す
る接続端子電極膜を形成するという構成であり、両接続
端子電極には極性を有するから、前記積層チップ片の表
面には、極の方向を表示するための極マークを設ける必
要がある。
2. Description of the Related Art Generally, in a multilayer chip type electronic component of this type, a multilayer chip is manufactured by stacking a plurality of ceramic sheets having internal electrodes for capacitors or internal electrode films for coils on the surface and then firing them. Cut into pieces
The structure is such that the connection terminal electrode film for each internal electrode film is formed on both left and right end surfaces of this laminated chip piece. Since both connection terminal electrodes have polarities, the surface of the laminated chip piece has a polar direction. It is necessary to provide a pole mark for displaying.

【0003】しかし、従来、前記積層チップ型電子部品
の製造に際しては、一般的にいって、表面に内部電極膜
を形成したセラミックのグリーンシートの複数枚を用意
し、この複数枚のグリーンシートを重ね合わせるように
積層したのち積層方向にプレスして一体化することによ
り積層チップ片にし、次いで、この積層チップ片を、高
い温度で焼成してセラミックの積層チップ片にし、次い
で、この積層チップ片に対して、その内部電極膜が当該
積層チップ片の両端面に露出することのためにバレル等
による表面研磨加工を施したのち、前記積層チップ片に
おける左右両端面に接続用端子電極膜を形成するという
方法が採用されている。
However, conventionally, in the manufacture of the above-mentioned laminated chip type electronic component, it is generally said that a plurality of ceramic green sheets having an internal electrode film formed on the surface thereof are prepared and the plurality of green sheets are prepared. The laminated chip pieces are laminated so that they are superposed on each other, and then pressed in the laminating direction to be integrated into a laminated chip piece, which is then fired at a high temperature to form a ceramic laminated chip piece. In order to expose the internal electrode film on both end faces of the laminated chip piece, surface polishing is performed by a barrel or the like, and then the connection terminal electrode film is formed on the left and right end faces of the laminated chip piece. The method of doing is adopted.

【0004】つまり、積層チップ型電子部品は、グリー
ンシートをセラミックにするための高い温度で焼成する
工程と、この後における表面研磨加工の工程とを経て製
造されることにより、セラミックのグリーンシートの複
数枚を積層するとき、この各グリーンシートのうち最上
層に積層するグリーンシートの表面に極の方向を示す極
マークを形成するようにした場合、この最上層のグリー
ンシートの表面に形成した極マークは、その後における
高い温度での焼成及び表面研磨加工の工程において消え
るか、薄くなることになる。
That is, the laminated chip type electronic component is manufactured through a process of firing the green sheet at a high temperature for making it into a ceramic, and a surface polishing process thereafter, so that the ceramic green sheet When stacking multiple sheets, if a pole mark indicating the direction of the pole is formed on the surface of the green sheet to be stacked on the uppermost layer of each green sheet, the poles formed on the surface of this uppermost green sheet The mark will disappear or become thinner in the subsequent steps of baking at a high temperature and surface polishing.

【0005】[0005]

【発明が解決しようとする課題】そこで、従来は、積層
チップ型電子部品を前記の方法で製造した後において、
各電子部品における極の方向を、測定によって検出し、
この検出結果に基づいて、積層チップ片の表面に極の方
向を示す極マークを捺印するという方法を採用してい
る。
Therefore, conventionally, after the laminated chip type electronic component is manufactured by the above method,
The direction of the pole in each electronic component is detected by measurement,
Based on this detection result, a method of imprinting a pole mark indicating the direction of the pole on the surface of the laminated chip piece is adopted.

【0006】つまり、従来は、製造した後において、極
の方向の検出と、極マークの捺印とを、電子部品の一つ
ずつについて行うようにしているので、これに多大の手
数と時間とがかかりコストが大幅にアップするのであっ
た。
In other words, conventionally, after manufacturing, the detection of the direction of the pole and the imprinting of the pole mark are performed for each electronic component, which requires a great deal of trouble and time. The cost was significantly increased.

【0007】しかも、製造した後において積層チップの
表面に捺印した極マークは、インクの状態及び捺印の状
態等によって薄くなったり、滲んで不鮮明になったりし
て、見え難いから、電子部品を回路基板に対して自動マ
ウントする場合において、この電子部品における極マー
クを光学的に認識することに認識ミスが多発するという
問題もあった。
Moreover, the pole mark imprinted on the surface of the layered chip after manufacturing is difficult to see because it becomes thin or blurs and becomes unclear depending on the ink condition and the imprint condition. In the case of automatic mounting on a substrate, there is also a problem that recognition mistakes frequently occur in optically recognizing the polar mark in this electronic component.

【0008】本発明は、これらの問題を解消した構造
と、製造方法とを提供することを技術的課題とするもの
である。
SUMMARY OF THE INVENTION The present invention has a technical object to provide a structure and a manufacturing method that solve these problems.

【0009】[0009]

【課題を解決するための手段】この技術的課題を達成す
るため本発明における第1の構造は、請求項1に記載し
たように、「内部電極膜を形成したセラミックシートの
複数枚を積層して一体化して成る積層チップ片における
左右両端面に、前記各内部電極膜に対する接続端子電極
を設けて成る電子部品において、前記各セラミックシー
トのうち最上層に位置する少なくとも一枚のセラミック
シートに貫通孔を穿設する一方、この貫通孔を有するセ
ラミックシートの下側に位置するセラミックシートのう
ち前記貫通孔に該当する部分に、異なった色にした極マ
ークを、当該極マークが前記貫通孔内に露出するように
設けた。」ことを特徴としている。
In order to achieve this technical object, the first structure of the present invention is, as described in claim 1, "a plurality of ceramic sheets on which internal electrode films are formed are laminated. In an electronic component in which connection terminal electrodes for the internal electrode films are provided on both left and right end surfaces of a laminated chip piece integrally formed as a single unit, at least one ceramic sheet located in the uppermost layer of the ceramic sheets is penetrated. While forming a hole, a pole mark of a different color is formed in a portion of the ceramic sheet located below the ceramic sheet having the through hole, which corresponds to the through hole, and the polar mark is in the through hole. It is provided so that it is exposed to the bottom. ”

【0010】また、本発明における第2の構造は、請求
項2に記載したように、「内部電極膜を形成したセラミ
ックシートの複数枚を積層して一体化して成る積層チッ
プ片における左右両端面に、前記各内部電極膜に対する
接続端子電極を設けて成る電子部品において、前記各セ
ラミックシートのうち最上層に位置する少なくとも一枚
のセラミックシートに凹み孔を穿設し、この凹み孔内
に、異なった色の材料を充填して極マークにした。」こ
とを特徴としている。
The second structure according to the present invention is, as described in claim 2, "the left and right end surfaces of a laminated chip piece formed by laminating and integrating a plurality of ceramic sheets having internal electrode films formed thereon. In the electronic component provided with the connection terminal electrode for each internal electrode film, at least one ceramic sheet located in the uppermost layer of each ceramic sheet is provided with a recessed hole, and in the recessed hole, It was filled with materials of different colors to make a pole mark. "

【0011】次に、本発明における第1の製造方法は、
請求項3に記載したように、「内部電極膜を形成したグ
リーンシートの複数枚を積層し、これに、更に、異なっ
た色にした極マークを形成したグリーンシート及び少な
くとも一枚の最上層のグリーンシートを積層して積層チ
ップ片にする工程と、前記最上層のグリーンシートのう
ち前記極マークに該当する部分に当該極マークを露出す
る貫通孔を穿設する工程と、前記貫通孔を穿設した積層
チップ片をセラミックに焼成する工程と、この焼成した
積層チップ片に表面研磨加工を施する工程と、次いで、
この積層チップ片の左右両端面に接続用端子電極膜を形
成する工程とから成る。」ことを特徴としている。
Next, the first manufacturing method of the present invention is as follows.
As described in claim 3, "a plurality of green sheets having an internal electrode film formed thereon are stacked, and further, a green sheet having polar marks formed in different colors and at least one uppermost layer are formed. Stacking green sheets into laminated chip pieces; forming a through hole exposing the polar mark in a portion of the uppermost green sheet corresponding to the polar mark; and forming the through hole. A step of firing the provided laminated chip piece into ceramic, a step of subjecting the fired laminated chip piece to surface polishing, and then,
And a step of forming connection terminal electrode films on the left and right end surfaces of the laminated chip piece. It is characterized by

【0012】また、本発明における第2の製造方法は、
請求項4に記載したように、「内部電極膜を形成したグ
リーンシートの複数枚を積層し、これに、更に、少なく
とも一枚の最上層のグリーンシートを積層して積層チッ
プ片にする工程と、前記最上層のグリーンシートに凹み
孔を穿設する工程と、前記凹み孔内に異なった色の材料
を充填して極マークを設ける工程と、前記極マークを設
けた積層チップ片をセラミックに焼成する工程と、この
焼成した積層チップ片に表面研磨加工を施する工程と、
次いで、この積層チップ片の左右両端面に接続用端子電
極膜を形成する工程とから成る。」ことを特徴としてい
る。
The second manufacturing method of the present invention is
As described in claim 4, "a step of laminating a plurality of green sheets having an internal electrode film formed thereon, and further laminating at least one green sheet of the uppermost layer into a laminated chip piece; A step of forming a recessed hole in the uppermost green sheet, a step of filling a material of a different color in the recessed hole to provide a polar mark, and a laminated chip piece provided with the polar mark on a ceramic A step of firing, a step of subjecting the fired laminated chip piece to surface polishing,
Then, a step of forming connection terminal electrode films on the left and right end surfaces of the laminated chip piece is performed. It is characterized by

【0013】更にまた、本発明における第3の製造方法
は、請求項5に記載したように、「内部電極膜を形成し
たグリーンシートの複数枚を積層し、これに、更に、前
記内部電極膜と同じ材料にて補助電極膜を形成したグリ
ーンシート及び少なくとも一枚の最上層のグリーンシー
トを積層して積層チップ片にする工程と、前記最上層の
グリーンシートのうち前記補助電極膜に該当する部分に
当該補助電極膜より小さい内径の貫通孔を穿設する工程
と、前記貫通孔内に前記内部電極膜と同じ材料を充填し
て極マークを設ける工程と、前記極マークを設けた積層
チップ片をセラミックに焼成する工程と、この焼成した
積層チップ片に表面研磨加工を施す工程と、次いで、こ
の積層チップ片の左右両端面に接続用端子電極膜を形成
する工程とから成る。」ことを特徴としている。
Still further, according to a third manufacturing method of the present invention, as described in claim 5, "a plurality of green sheets each having an internal electrode film formed thereon are laminated, and further, the internal electrode film is further laminated. And a step of stacking a green sheet having an auxiliary electrode film formed of the same material as the above and at least one uppermost green sheet into a laminated chip piece, which corresponds to the auxiliary electrode film among the uppermost green sheets. A step of forming a through hole having an inner diameter smaller than that of the auxiliary electrode film in the portion; a step of filling the through hole with the same material as the internal electrode film to provide a pole mark; and a laminated chip provided with the pole mark. It consists of a step of firing the piece into ceramic, a step of subjecting the fired laminated chip piece to surface polishing, and then a step of forming connection terminal electrode films on the left and right end surfaces of the laminated chip piece. . "It is characterized in that.

【0014】[0014]

【発明の作用・効果】請求項1及び3のように、最上層
に位置する少なくとも一枚のセラミックシートに貫通孔
を穿設する一方、この貫通孔を有するセラミックシート
の下側に位置するセラミックシートのうち前記貫通孔に
該当する部分に、異なった色にした極マークを、当該極
マークが前記貫通孔内に露出するように設けることによ
り、前記極マークは、貫通孔の底に凹んだ形態にして設
けられることになって、セラミックへの焼成、及びその
後における表面研磨を受けても消えることがないととも
に、鮮明な状態を維持しているから、電子部品における
極マークを光学的に認識することの確実性を大幅に向上
できるのである。
According to the first and third aspects of the present invention, at least one ceramic sheet located at the uppermost layer is provided with a through hole, and at the same time, the ceramic sheet having the through hole is located below the ceramic sheet. By providing a polar mark of a different color in a portion of the sheet corresponding to the through hole so that the polar mark is exposed in the through hole, the polar mark is recessed in the bottom of the through hole. Since it will be provided in a form, it will not disappear even if it is subjected to firing to ceramic and subsequent surface polishing, and since it maintains a clear state, the polar mark in electronic parts is optically recognized. The certainty of doing so can be greatly improved.

【0015】しかも、この極マークと、これを露出する
貫通孔とは、電子部品の製造中に設けることにより、従
来のように製造後において極の方向を検出することを必
要としないから、製造コストを大幅に低減できるのであ
る。
Moreover, since the pole mark and the through hole exposing the pole mark are provided during the manufacture of the electronic component, it is not necessary to detect the direction of the pole after the manufacture as in the conventional case. The cost can be reduced significantly.

【0016】また、請求項2及び4のように、最上層に
位置する少なくとも一枚のセラミックシートに凹み孔を
穿設し、この凹み孔内に、異なった色の材料を充填して
極マークにしたことにより、この極マークは、積層チッ
プ片の内部に埋め込んだ形態にして設けられることにな
って、セラミックへの焼成、及びその後における表面研
磨を受けても消えることがないとともに、鮮明な状態を
維持しているから、電子部品における極マークを光学的
に認識することの確実性を大幅に向上できるのである。
Further, as in claims 2 and 4, at least one ceramic sheet located at the uppermost layer is provided with a recessed hole, and a material having a different color is filled in the recessed hole to form a polar mark. By doing so, this pole mark is provided so as to be embedded inside the laminated chip piece, so that it will not disappear even if it is fired into ceramics and subjected to surface polishing thereafter, and it is clear. Since the state is maintained, it is possible to significantly improve the certainty of optically recognizing the polar mark in the electronic component.

【0017】しかも、この極マークは、電子部品の製造
中に設けることにより、従来のように製造後において極
の方向を検出することを必要としないから、製造コスト
を大幅に低減できるのである。
Moreover, since the pole mark is provided during the manufacture of the electronic component, it is not necessary to detect the direction of the pole after the manufacture as in the conventional case, so that the manufacturing cost can be greatly reduced.

【0018】特に、請求項5に記載した方法を採用する
ことにより、最上層のグリーンシートにおける貫通孔内
に充填した極マークは、その下側に位置するグリーンシ
ートに形成した大きい補助電極膜に対して、セラミック
への焼成にて一体的に結合されることになるから、前記
極マークが貫通孔から抜け出ることを前記補助電極膜に
て確実に阻止することができるのであり、しかも、この
極マーク及び前記補助電極膜を、グリーンシートに設け
る内部電極膜と同じ材料にして、コストの低減を図るこ
とができる利点がある。
In particular, by adopting the method described in claim 5, the pole mark filled in the through hole in the uppermost green sheet becomes a large auxiliary electrode film formed in the green sheet located below it. On the other hand, since the electrodes are integrally joined by firing to the ceramic, it is possible to reliably prevent the pole mark from coming out of the through hole by the auxiliary electrode film. There is an advantage that the mark and the auxiliary electrode film can be made of the same material as the internal electrode film provided on the green sheet to reduce the cost.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態を、積
層チップ型のコンデンサについて適用した図面について
説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings applied to a multilayer chip type capacitor.

【0020】図1〜図8は、第1の実施の形態を示す。1 to 8 show a first embodiment.

【0021】図1に示すように、表面にコンデンサを構
成する一方の内部電極膜1の多数個を材料ペーストのス
クリーン印刷にて形成した未焼成の第1グリーンシート
A1の複数枚と、同じく表面にコンデンサを構成する一
方の内部電極膜2の多数個を材料ペーストのスクリーン
印刷にて形成した未焼成の第2グリーンシートA2の複
数枚とを、交互に重ね合わせ、更に、その表面に、前記
各内部電極膜1,2の箇所ごとに多数個の極マーク3を
異なった色の材料ペーストのスクリーン印刷にて形成し
た未焼成の第3グリーンシートA3と、少なくとも一枚
のカバー用の未焼成のグリーンシートA4とを重ね合わ
せて積層することにより、図2及び図3に示すような積
層体Bにする。
As shown in FIG. 1, a plurality of unfired first green sheets A1 formed by screen-printing a material paste on one surface of a plurality of internal electrode films 1 constituting a capacitor and the same surface as shown in FIG. And a plurality of unfired second green sheets A2 formed by screen-printing a material paste on a large number of one of the internal electrode films 2 constituting the capacitor are alternately laminated, and further, on the surface thereof, An unfired third green sheet A3 in which a large number of pole marks 3 are formed by screen printing of material pastes of different colors on each of the internal electrode films 1 and 2, and at least one unfired cover green sheet The green sheet A4 of No. 1 is superposed and laminated to obtain a laminated body B as shown in FIGS.

【0022】なお、前記グリーンシートA3における各
極マーク3は、後述する高温での焼成に耐えることがで
きるように耐熱性の材料にて形成することが必要である
が、前記第1グリーンシートA1における各内部電極膜
1及び第2グリーンシートA2における各内部電極膜2
を形成する材料ペーストは、セラミックと異なった色で
あることにより、これと同じ材料ペーストにて形成して
も良く、また、前記各極マーク3は、前記したように、
これ専用の第3グリーンシートA3に形成することに限
らず、前記第1グリーンシートA1又は第2グリーンシ
ートA2の表面のうち各内部電極膜1,2の形成されて
いない部分、又は、第1グリーンシートA1又は第2グ
リーンシートA2のうち各内部電極膜1,2の形成され
ていない裏面に形成するようにすることもできる。
Each pole mark 3 on the green sheet A3 needs to be formed of a heat resistant material so that it can withstand firing at a high temperature which will be described later. Internal electrode films 1 in FIG. 2 and internal electrode films 2 in the second green sheet A2
Since the material paste forming the material has a color different from that of the ceramic, it may be formed of the same material paste as the ceramic material.
It is not limited to forming on the dedicated third green sheet A3, but a portion of the surface of the first green sheet A1 or the second green sheet A2 where the internal electrode films 1 and 2 are not formed, or The green sheet A1 or the second green sheet A2 may be formed on the back surface on which the internal electrode films 1 and 2 are not formed.

【0023】次いで、前記積層体Bにおける最上層のグ
リーンシートA4のうち、この下側の第3グリーンシー
トA3における各極マーク3の箇所に、図4及び図5に
示すように、貫通孔4を穿設することにより、この各貫
通孔4内に、前記各極マーク3が露出するようにする。
Next, in the uppermost green sheet A4 of the laminated body B, through holes 4 are formed at the positions of the respective pole marks 3 on the lower third green sheet A3 as shown in FIGS. The pole marks 3 are exposed in the through holes 4 by piercing.

【0024】なお、この貫通孔4の穿設は、レーザ光線
の照射によるか、或いは、孔穿設用のポンチを積層体B
に対して押し込むこと等によって行うのであるが、この
方法に代えて、積層する前における最上層のグリーンシ
ートA4に、予め、貫通孔4を型押し又は打ち抜きにて
穿設しておき、この貫通孔4を備えたグリーンシートA
4を積層するように、換言すると、貫通孔4を穿設する
工程を、積層する工程の前において行うようにしても良
いことは勿論である。
The through hole 4 may be formed by irradiating a laser beam or a punch for forming a hole may be provided in the laminated body B.
Instead of this method, the through holes 4 are punched or punched in advance in the uppermost green sheet A4 before stacking, and this penetration is performed. Green sheet A with holes 4
It is needless to say that the step of forming the through holes 4 may be performed before the step of stacking, in other words, the step of stacking the four.

【0025】次いで、前記積層体Bを、図6に示すよう
に、各内部電極膜1,2の相互間における縦方向の切断
線C1及び横方向の切断線C2に沿って、多数個の積層
チップ片5ごとに切断する。
Next, as shown in FIG. 6, a plurality of laminated bodies B are laminated along the longitudinal cutting line C1 and the lateral cutting line C2 between the internal electrode films 1 and 2 as shown in FIG. The chip pieces 5 are cut.

【0026】次いで、この多数個の積層チップ片5を、
加熱炉に入れて高い温度で焼成することにより、セラミ
ック化する。
Next, the plurality of laminated chip pieces 5 are
It is made into a ceramic by putting it in a heating furnace and firing at a high temperature.

【0027】次いで、このセラミック化した多数個の積
層チップ片5を、バレル表面研磨装置において、その各
内部電極膜1,2を左右両端面5a,5bに露出するた
め表面研磨加工を行ったのち、前記左右両端面5a,5
bに、接続用端子電極膜6a,6bを、材料ペーストの
塗布・焼成、又は、メッキ処理にて形成することによ
り、積層チップ型コンデンサの完成品にする。
Next, a large number of these ceramic-made laminated chip pieces 5 are surface-polished in a barrel surface polishing apparatus to expose the respective internal electrode films 1 and 2 to the left and right end surfaces 5a and 5b. , The left and right end surfaces 5a, 5
By forming the connection terminal electrode films 6a and 6b on b by applying / baking a material paste or plating, a multilayer chip type capacitor is completed.

【0028】このようにして製造された積層チップ型コ
ンデンサは、図7及び図8に示すように、内部電極膜
1,2を形成したセラミックシート7の複数枚を積層し
て一体化して成る積層チップ片5における左右両端面5
a,5bに、前記各内部電極膜1,2に対する接続端子
電極6a,6bを設けて成り、しかも、前記各セラミッ
クシート7のうち最上層に位置する少なくとも一枚のセ
ラミックシートに、貫通孔4を穿設している一方、この
貫通孔4を有するセラミックシートの下側に位置するセ
ラミックシートのうち前記貫通孔4に該当する部分に、
異なった色にした極マーク3を、当該極マーク3が前記
貫通孔4内に露出するように設けて成るという構造であ
る。
As shown in FIGS. 7 and 8, the laminated chip type capacitor manufactured in this manner is a laminated body obtained by laminating a plurality of ceramic sheets 7 on which the internal electrode films 1 and 2 are laminated. Left and right end surfaces 5 of the chip piece 5
a and 5b are provided with connection terminal electrodes 6a and 6b for the internal electrode films 1 and 2, respectively, and the through hole 4 is formed in at least one ceramic sheet located at the uppermost layer of the ceramic sheets 7. On the other hand, in a portion of the ceramic sheet located below the ceramic sheet having the through holes 4, corresponding to the through holes 4,
This is a structure in which polar marks 3 of different colors are provided so that the polar marks 3 are exposed in the through holes 4.

【0029】この構成において、前記極マーク3は、貫
通孔4の底に凹んだ形態にして設けられることにより、
セラミックへの焼成、及びその後における表面研磨を受
けても消えることがないとともに、鮮明な状態を維持し
ているから、電子部品における極マークを光学的に認識
することの確実性を大幅に向上できる。
In this structure, the polar mark 3 is provided in the bottom of the through hole 4 in a recessed form,
It does not disappear even if it is subjected to ceramic firing and subsequent surface polishing, and since it maintains a clear state, it can greatly improve the certainty of optically recognizing the polar mark in electronic parts. .

【0030】また、前記極マーク3と、これを露出する
貫通孔4とは、製造中に設けることにより、従来のよう
に製造後において極の方向を検出することを必要としな
いのである。
By providing the pole mark 3 and the through hole 4 exposing the pole mark during manufacturing, it is not necessary to detect the direction of the pole after manufacturing as in the conventional case.

【0031】次に、図9〜図17は、第2の実施の形態
を示す。
Next, FIGS. 9 to 17 show a second embodiment.

【0032】図9に示すように、表面にコンデンサを構
成する一方の内部電極膜1′の多数個を材料ペーストの
スクリーン印刷にて形成した未焼成の第1グリーンシー
トA1′の複数枚と、同じく表面にコンデンサを構成す
る一方の内部電極膜2′の多数個を材料ペーストのスク
リーン印刷にて形成した未焼成の第2グリーンシートA
2′の複数枚とを、交互に重ね合わせ、更に、その表面
に、未焼成の第3グリーンシートA3′と、少なくとも
一枚のカバー用の未焼成のグリーンシートA4′とを重
ね合わせて積層することにより、図10に示すような積
層体B′にする。
As shown in FIG. 9, a plurality of unfired first green sheets A1 'formed by screen-printing a material paste on one surface of which a large number of one of the internal electrode films 1'constituting a capacitor are formed, Similarly, an unfired second green sheet A is formed by screen-printing a material paste on a large number of one of the internal electrode films 2'that form a capacitor on the surface.
A plurality of sheets of 2'are alternately laminated, and further, a third green sheet A3 'which has not been fired and at least one green sheet A4' which has not been fired for the cover are laminated and laminated on the surface thereof. By doing so, a laminated body B ′ as shown in FIG. 10 is obtained.

【0033】次いで、前記積層体B′における最上層の
グリーンシートA4′のうち、これよりこの下側の各グ
リーンシートA1′,A2′における各内部電極膜
1′,2′の箇所ごとに、図11及び図12に示すよう
に、凹み孔4′を穿設する。
Next, of the uppermost green sheet A4 'in the laminated body B', each of the internal electrode films 1 ', 2'in each of the green sheets A1', A2 'below the green sheet A4', As shown in FIGS. 11 and 12, a recessed hole 4'is formed.

【0034】なお、この凹み孔4′の穿設は、レーザ光
線の照射によるか、或いは、孔穿設用のポンチを積層体
B′に対して押し込むこと等によって行うのであるが、
この方法に代えて、積層する前における最上層のグリー
ンシートA4′に、予め、貫通孔を型押し又は打ち抜き
にて穿設しておき、この貫通孔を備えたグリーンシート
A4′を積層することによって前記凹み孔4′を構成す
るというように、凹み孔4′を設ける工程を、積層する
工程の前において行うようにしても良いことは勿論であ
る。
The formation of the recessed hole 4'is performed by irradiating a laser beam, or by pushing a punch for punching the hole into the laminated body B '.
Instead of this method, through holes are punched or punched in advance in the uppermost green sheet A4 'before being laminated, and the green sheet A4' having the through holes is laminated. It goes without saying that the step of providing the recessed hole 4 ', such as the above-mentioned formation of the recessed hole 4', may be performed before the step of stacking.

【0035】また、この凹み孔4′は、第3グリーンシ
ートA3′の一部に達する深さにしても良いが、この第
3グリーンシートA3′を省略して、第1グリーンシー
トA1′又は第2グリーンシートA2′のうち内部電極
膜1′,2′が形成されていない部分、又は第1グリー
ンシートA1′又は第2グリーンシートA2′の裏面ま
で達する深さに構成しても良い。
The recessed hole 4'may have a depth reaching a part of the third green sheet A3 ', but the third green sheet A3' is omitted and the first green sheet A1 'or The depth may reach the portion of the second green sheet A2 'where the internal electrode films 1', 2'are not formed or the back surface of the first green sheet A1 'or the second green sheet A2'.

【0036】次いで、図13及び図14に示すように、
前記積層体B′の最上層グリーンシートA4′における
各凹み孔4′内に、異なった色の材料ペーストをスクリ
ーン印刷等にて充填することにより、極マーク3′を設
ける。
Then, as shown in FIGS. 13 and 14,
Polar marks 3'are provided by filling material pastes of different colors by screen printing or the like into the recessed holes 4'in the uppermost green sheet A4 'of the laminate B'.

【0037】なお、前記各極マーク3′は、後述する高
温での焼成に耐えることができるように耐熱性の材料に
て形成することが必要であるが、前記第1グリーンシー
トA1′における各内部電極膜1′及び第2グリーンシ
ートA2′における各内部電極膜2′を形成する材料ペ
ーストはセラミックと異なった色であることにより、こ
れとと同じ材料ペーストにて形成しても良い。
Each pole mark 3'needs to be formed of a heat-resistant material so that it can withstand firing at a high temperature described later. Since the material paste forming the internal electrode film 1'and each internal electrode film 2'in the second green sheet A2 'has a color different from that of ceramic, it may be formed of the same material paste.

【0038】次いで、前記積層体B′を、図15に示す
ように、各内部電極膜1′,2′の相互間における縦方
向の切断線C1′及び横方向の切断線C2′に沿って、
多数個の積層チップ片5′ごとに切断する。
Then, as shown in FIG. 15, the laminated body B'is cut along the vertical cutting line C1 'and the horizontal cutting line C2' between the internal electrode films 1'and 2 '. ,
The multi-layered chip pieces 5'are cut into pieces.

【0039】次いで、この多数個の積層チップ片5′
を、加熱炉に入れて高い温度で焼成することにより、セ
ラミック化する。
Next, this large number of laminated chip pieces 5 '
Is made into a ceramic by putting it in a heating furnace and firing at a high temperature.

【0040】次いで、このセラミック化した多数個の積
層チップ片5′を、バレル表面研磨装置において、その
各内部電極膜1′,2′を左右両端面5a′,5b′に
露出するため表面研磨加工を行ったのち、前記左右両端
面5a′,5b′に、接続用端子電極膜6a′,6b′
を、材料ペーストの塗布・焼成、又は、メッキ処理にて
形成することにより、積層チップ型コンデンサの完成品
にする。
Next, in the barrel surface polishing apparatus, the ceramic-made multiple laminated chip pieces 5'are surface-polished so that the respective internal electrode films 1 ', 2'are exposed on the left and right end surfaces 5a', 5b '. After processing, the connecting terminal electrode films 6a ', 6b' are formed on the left and right end surfaces 5a ', 5b'.
Is formed by applying / baking a material paste or plating treatment to obtain a finished multilayer chip capacitor.

【0041】このようにして製造された積層チップ型コ
ンデンサは、図16及び図17に示すように、内部電極
膜1′,2′を形成したセラミックシート7′の複数枚
を積層して一体化して成る積層チップ片5′における左
右両端面5a′,5b′に、前記各内部電極膜1′,
2′に対する接続端子電極6a′,6b′を設けて成
り、しかも、最上層に位置する少なくとも一枚のセラミ
ックシートに凹み孔4′を穿設し、この凹み孔4′内
に、異なった色の材料を充填して極マーク3′にしたと
いう構成である。
As shown in FIGS. 16 and 17, the multilayer chip type capacitor thus manufactured is formed by laminating a plurality of ceramic sheets 7'on which internal electrode films 1'and 2'are formed. Formed on the left and right end surfaces 5a ', 5b' of the laminated chip piece 5 ', the internal electrode films 1',
2'is provided with connection terminal electrodes 6a 'and 6b', and at least one ceramic sheet located at the uppermost layer is provided with a recess hole 4 ', and different colors are provided in the recess hole 4'. This is a structure in which the polar mark 3 ′ is filled with the material of FIG.

【0042】この構成において、前記極マーク3′は、
積層チップ片5′の内部に埋め込んだ形態にして設けら
れることにより、セラミックへの焼成、及びその後にお
ける表面研磨を受けても消えることがないとともに、鮮
明な状態を維持しているから、この極マーク3′を光学
的に認識することの確実性を大幅に向上できる。
In this structure, the polar mark 3'is
By being embedded in the laminated chip piece 5 ', it does not disappear even if it is fired into ceramics and subjected to surface polishing thereafter, and it maintains a clear state. The certainty of optically recognizing the mark 3'can be greatly improved.

【0043】また、この極マーク3′は、製造中に設け
ることにより、従来のように製造後において極の方向を
検出することを必要としないのである。
By providing the pole mark 3'during manufacturing, it is not necessary to detect the direction of the pole after manufacturing as in the conventional case.

【0044】そして、図18〜図24は、第3の実施の
形態を示す。
18 to 24 show a third embodiment.

【0045】図18に示すように、表面にコンデンサを
構成する一方の内部電極膜1″の多数個を材料ペースト
のスクリーン印刷にて形成した未焼成の第1グリーンシ
ートA1″の複数枚と、同じく表面にコンデンサを構成
する一方の内部電極膜2″の多数個を材料ペーストのス
クリーン印刷にて形成した未焼成の第2グリーンシート
A2″の複数枚とを、交互に重ね合わせ、更に、その表
面に、前記各内部電極膜1″,2″の箇所ごとに多数個
の補助電極膜8を、前記各内部電極膜1″,2″と同じ
材料ペーストのスクリーン印刷にて形成した未焼成の第
3グリーンシートA3″と、少なくとも一枚のカバー用
の未焼成のグリーンシートA4″とを重ね合わせて積層
することにより、図19に示すような積層体B″にす
る。
As shown in FIG. 18, a plurality of unfired first green sheets A1 "formed by screen-printing a material paste on one surface of one of the internal electrode films 1" constituting the capacitor, Similarly, a plurality of unburned second green sheets A2 ″ formed by screen-printing a material paste on a large number of one of the inner electrode films 2 ″ that form a capacitor on the surface are alternately superposed, and further, A large number of auxiliary electrode films 8 are formed on the surface at the locations of the internal electrode films 1 ″ and 2 ″ by screen printing of the same material paste as that of the internal electrode films 1 ″ and 2 ″. By laminating the third green sheet A3 ″ and at least one unfired green sheet A4 ″ for the cover, the laminated body B ″ shown in FIG. 19 is obtained.

【0046】なお、前記各補助電極膜8は、前記したよ
うに、これ専用の第3グリーンシートA3″に形成する
ことに限らず、前記第1グリーンシートA1″又は第2
グリーンシートA2″の表面のうち各内部電極膜1″,
2″の形成されていない部分とか、第1グリーンシート
A1″又は第2グリーンシートA2″うち各内部電極膜
1″,2″の形成されていない裏面に形成するようにし
ても良い。
The auxiliary electrode films 8 are not limited to being formed on the dedicated third green sheet A3 ″ as described above, but may be formed on the first green sheet A1 ″ or the second green sheet A3 ″.
Each of the internal electrode films 1 ″ on the surface of the green sheet A2 ″,
It may be formed on a portion where 2 ″ is not formed or on the back surface of the first green sheet A1 ″ or the second green sheet A2 ″ where the internal electrode films 1 ″ and 2 ″ are not formed.

【0047】次いで、前記積層体B″における最上層の
グリーンシートA4″のうち、この下側の第3グリーン
シートA3″における各補助電極膜8の箇所に、図20
及び図21に示すように、前記補助電極膜8より小さい
内径の貫通孔4″を、前記第1の実施の形態の場合と同
様の手段にて穿設することにより、この貫通孔4″内に
前記補助電極膜8を露出する。
Next, in the uppermost green sheet A4 ″ of the laminated body B ″, the auxiliary electrode films 8 of the third green sheet A3 ″ on the lower side of the green sheet A4 ″ are placed at positions shown in FIG.
And as shown in FIG. 21, a through hole 4 ″ having an inner diameter smaller than that of the auxiliary electrode film 8 is bored by the same means as in the case of the first embodiment, so that the inside of the through hole 4 ″ is formed. Then, the auxiliary electrode film 8 is exposed.

【0048】次いで、図22に示すように、前記積層体
B″の最上層グリーンシートA4″における各貫通孔
4″内に、前記各内部電極膜1″,2″と同じ材料ペー
ストをスクリーン印刷等にて充填することにより、極マ
ーク3″を設ける。
Then, as shown in FIG. 22, the same material paste as that for the internal electrode films 1 "and 2" is screen-printed in the through holes 4 "in the uppermost green sheet A4" of the laminate B ". A pole mark 3 ″ is provided by filling with a pole or the like.

【0049】次いで、前記積層体B″を、図23に示す
ように、各内部電極膜1″,2″の相互間における縦方
向の切断線C1″及び横方向の切断線C2″に沿って、
多数個の積層チップ片5″ごとに切断する。
Next, as shown in FIG. 23, the laminated body B ″ is cut along the vertical cutting line C1 ″ and the horizontal cutting line C2 ″ between the internal electrode films 1 ″ and 2 ″. ,
A plurality of laminated chip pieces 5 ″ are cut.

【0050】次いで、この多数個の積層チップ片5″
を、加熱炉に入れて高い温度で焼成することにより、セ
ラミック化する。
Next, the plurality of laminated chip pieces 5 "
Is made into a ceramic by putting it in a heating furnace and firing at a high temperature.

【0051】次いで、このセラミック化した多数個の積
層チップ片5″を、バレル表面研磨装置において、その
各内部電極膜1″,2″を左右両端面5a″,5b″に
露出するため表面研磨加工を行ったのち、前記左右両端
面5a″,5b″に、接続用端子電極膜6a″,6b″
を、材料ペーストの塗布・焼成、又は、メッキ処理にて
形成することにより、積層チップ型コンデンサの完成品
にする。
Next, in the barrel surface polishing apparatus, a large number of these ceramic-made laminated chip pieces 5 "are surface-polished in order to expose the respective internal electrode films 1", 2 "to the left and right end surfaces 5a", 5b ". After processing, the connection terminal electrode films 6a "and 6b" are formed on the left and right end surfaces 5a "and 5b".
Is formed by applying / baking a material paste or plating treatment to obtain a finished multilayer chip capacitor.

【0052】このようにして製造された積層チップ型コ
ンデンサは、図24に示すように、内部電極膜1″,
2″を形成したセラミックシート7″の複数枚を積層し
て一体化して成る積層チップ片5″における左右両端面
5a″,5b″に、前記各内部電極膜1″,2″に対す
る接続端子電極6a″,6b″を設けて成り、しかも、
ここにおける極マーク3″は、積層チップ片5″の内部
に埋め込んだ形態であることにより、セラミックへの焼
成、及びその後における表面研磨を受けても消えること
がない。
As shown in FIG. 24, the multilayer chip type capacitor manufactured in this manner has internal electrode films 1 ″,
Connection terminal electrodes for the internal electrode films 1 "and 2" are formed on the left and right end surfaces 5a "and 5b" of a laminated chip piece 5 "formed by laminating and integrating a plurality of ceramic sheets 7" having 2 "formed thereon. 6a "and 6b" are provided, and
Since the pole mark 3 ″ here is embedded in the laminated chip piece 5 ″, it does not disappear even if the ceramic is fired and the surface is polished thereafter.

【0053】しかも、この極マーク3″は、セラミック
への焼成のとき、当該極マーク3″よりも大きい補助電
極膜8に対して一体的に結合されることにより、この極
マーク3″が貫通孔4″から抜け出ることを前記補助電
極膜8にて確実に阻止することができる。
Moreover, the pole mark 3 ″ is integrally bonded to the auxiliary electrode film 8 larger than the pole mark 3 ″ during firing of the ceramic so that the pole mark 3 ″ penetrates. It is possible to reliably prevent the auxiliary electrode film 8 from coming out of the hole 4 ″.

【0054】また、この極マーク3″及び前記補助電極
膜8を、グリーンシートに設ける内部電極膜1″,2″
と同じ材料にして、コストの低減を図ることができる。
Further, the inner electrode films 1 "and 2" provided on the green sheet are provided with the polar mark 3 "and the auxiliary electrode film 8".
The cost can be reduced by using the same material as.

【0055】なお、前記各実施の形態は、積層チップ型
コンデンサに適用した場合であったが、本発明は、これ
に限らず、積層した各セラミックシートに形成した内部
電極膜によってコイルを構成して成る積層チップ型イン
ダクタ等のような、その他の積層チップ型電子部品にも
適用できることはいうまでもない。
Although each of the above-described embodiments is applied to the multilayer chip type capacitor, the present invention is not limited to this, and the coil is formed by the internal electrode film formed on each laminated ceramic sheet. It goes without saying that the present invention can also be applied to other laminated chip type electronic components such as a laminated chip type inductor formed by the following.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施の形態においてグリーンシートを積
層している状態を示す斜視図である。
FIG. 1 is a perspective view showing a state in which green sheets are stacked in a first embodiment.

【図2】第1の実施の形態において積層体を示す斜視図
である。
FIG. 2 is a perspective view showing a laminated body in the first embodiment.

【図3】図2のIII −III 視拡大断面図である。3 is an enlarged sectional view taken along line III-III of FIG.

【図4】第1の実施の形態において積層体に貫通孔を穿
設した状態を示す斜視図である。
FIG. 4 is a perspective view showing a state in which a through hole is formed in the laminated body in the first embodiment.

【図5】図4のV−V視拡大断面図である。5 is an enlarged sectional view taken along line VV of FIG.

【図6】第1の実施の形態において前記積層体を切断し
て得た積層チップ片を示す斜視図である。
FIG. 6 is a perspective view showing a laminated chip piece obtained by cutting the laminated body in the first embodiment.

【図7】第1の実施の形態による積層チップ型コンデン
サを示す斜視図である。
FIG. 7 is a perspective view showing the multilayer chip type capacitor according to the first embodiment.

【図8】図7のVIII−VIIII 視断面図である。8 is a sectional view taken along line VIII-VIIII of FIG. 7.

【図9】第2の実施の形態においてグリーンシートを積
層している状態を示す斜視図である。
FIG. 9 is a perspective view showing a state in which green sheets are stacked in the second embodiment.

【図10】第2の実施の形態において積層体を示す斜視
図である。
FIG. 10 is a perspective view showing a laminated body in the second embodiment.

【図11】第2の実施の形態において積層体に凹み孔を
穿設した状態を示す斜視図である。
FIG. 11 is a perspective view showing a state in which a recessed hole is formed in the laminated body in the second embodiment.

【図12】図11のXII −XII 視拡大断面図である。12 is an enlarged sectional view taken along line XII-XII of FIG.

【図13】第2の実施の形態において積層体の凹み孔に
極マークを充填した示す斜視図である。
FIG. 13 is a perspective view showing a recessed hole of a laminated body filled with polar marks in the second embodiment.

【図14】図13のXIV −XIV 視拡大断面図である。14 is an enlarged sectional view taken along line XIV-XIV of FIG.

【図15】第2の実施の形態において前記積層体を切断
して得た積層チップ片を示す斜視図である。
FIG. 15 is a perspective view showing a laminated chip piece obtained by cutting the laminated body in the second embodiment.

【図16】第2の実施の形態による積層チップ型コンデ
ンサを示す斜視図である。
FIG. 16 is a perspective view showing a multilayer chip type capacitor according to a second embodiment.

【図17】図16のXVII−XVII視断面図である。17 is a sectional view taken along line XVII-XVII of FIG.

【図18】第3の実施の形態においてグリーンシートを
積層している状態を示す斜視図である。
FIG. 18 is a perspective view showing a state in which green sheets are stacked in the third embodiment.

【図19】第3の実施の形態において積層体を示す斜視
図である。
FIG. 19 is a perspective view showing a laminated body in the third embodiment.

【図20】第3の実施の形態において積層体に貫通孔を
穿設した状態を示す斜視図である。
FIG. 20 is a perspective view showing a state in which a through hole is formed in the laminated body in the third embodiment.

【図21】図20のXXI −XXI 視拡大断面図である。21 is an enlarged sectional view taken along line XXI-XXI of FIG. 20.

【図22】第3の実施の形態において積層体の貫通孔に
極マークを充填した示す断面図である。
FIG. 22 is a cross-sectional view showing a through hole of a laminated body filled with polar marks in the third embodiment.

【図23】第3の実施の形態において前記積層体を切断
して得た積層チップ片を示す斜視図である。
FIG. 23 is a perspective view showing a laminated chip piece obtained by cutting the laminated body in the third embodiment.

【図24】第3の実施の形態による積層チップ型コンデ
ンサの断面図である。
FIG. 24 is a cross-sectional view of a multilayer chip type capacitor according to a third embodiment.

【符号の説明】[Explanation of symbols]

1 内部電極 2 内部電極 3 極マーク 4 貫通孔 4′ 凹み孔 5 積層チップ片 5a,5b 積層チップ片の端面 6a,6b 接続用端子電極膜 7 セラミックシート 8 補助電極膜 A1,A2,A3,A4 グリーンシート B 積層体 C1,C2 切断線 1 internal electrode 2 internal electrodes 3 pole mark 4 through holes 4'recessed hole 5 Layered chip pieces 5a, 5b End surface of laminated chip piece 6a, 6b connection terminal electrode film 7 Ceramic sheet 8 Auxiliary electrode film A1, A2, A3, A4 green sheet B laminate C1, C2 cutting line

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】内部電極膜を形成したセラミックシートの
複数枚を積層して一体化して成る積層チップ片における
左右両端面に、前記各内部電極膜に対する接続端子電極
を設けて成る電子部品において、 前記各セラミックシートのうち最上層に位置する少なく
とも一枚のセラミックシートに貫通孔を穿設する一方、
この貫通孔を有するセラミックシートの下側に位置する
セラミックシートのうち前記貫通孔に該当する部分に、
異なった色にした極マークを、当該極マークが前記貫通
孔内に露出するように設けたことを特徴とする積層チッ
プ型電子部品の構造。
1. An electronic component in which a connecting terminal electrode for each internal electrode film is provided on both left and right end surfaces of a laminated chip piece formed by laminating and integrating a plurality of ceramic sheets having an internal electrode film formed thereon, While forming a through hole in at least one ceramic sheet located in the uppermost layer of the respective ceramic sheets,
In the portion corresponding to the through hole of the ceramic sheet located below the ceramic sheet having this through hole,
A structure of a laminated chip type electronic component, wherein polar marks having different colors are provided so that the polar marks are exposed in the through holes.
【請求項2】内部電極膜を形成したセラミックシートの
複数枚を積層して一体化して成る積層チップ片における
左右両端面に、前記各内部電極膜に対する接続端子電極
を設けて成る電子部品において、 前記各セラミックシートのうち最上層に位置する少なく
とも一枚のセラミックシートに凹み孔を穿設し、この凹
み孔内に、異なった色の材料を充填して極マークにした
ことを特徴とする積層チップ型電子部品の構造。
2. An electronic component in which a connecting terminal electrode for each internal electrode film is provided on both left and right end surfaces of a laminated chip piece formed by laminating and integrating a plurality of ceramic sheets having an internal electrode film formed thereon, At least one ceramic sheet located in the uppermost layer of the ceramic sheets is provided with a recessed hole, and a material having a different color is filled into the recessed hole to form a polar mark. Structure of chip-type electronic components.
【請求項3】内部電極膜を形成したグリーンシートの複
数枚を積層し、これに、更に、異なった色にした極マー
クを形成したグリーンシート及び少なくとも一枚の最上
層のグリーンシートを積層して積層チップ片にする工程
と、前記最上層のグリーンシートのうち前記極マークに
該当する部分に当該極マークを露出する貫通孔を穿設す
る工程と、前記貫通孔を穿設した積層チップ片をセラミ
ックに焼成する工程と、この焼成した積層チップ片に表
面研磨加工を施する工程と、次いで、この積層チップ片
の左右両端面に接続用端子電極膜を形成する工程とから
成ることを特徴とする積層チップ型電子部品の製造方
法。
3. A plurality of green sheets having an internal electrode film formed thereon are laminated, and a green sheet having polar marks of different colors and at least one uppermost green sheet are further laminated thereon. To form a laminated chip piece, a step of forming a through hole exposing the polar mark in a portion corresponding to the polar mark in the uppermost green sheet, and a laminated chip piece having the through hole To a ceramic, a step of subjecting the fired laminated chip piece to surface polishing, and then a step of forming connection terminal electrode films on the left and right end surfaces of the laminated chip piece. And a method for manufacturing a laminated chip type electronic component.
【請求項4】内部電極膜を形成したグリーンシートの複
数枚を積層し、これに、更に、少なくとも一枚の最上層
のグリーンシートを積層して積層チップ片にする工程
と、前記最上層のグリーンシートに凹み孔を穿設する工
程と、前記凹み孔内に異なった色の材料を充填して極マ
ークを設ける工程と、前記極マークを設けた積層チップ
片をセラミックに焼成する工程と、この焼成した積層チ
ップ片に表面研磨加工を施する工程と、次いで、この積
層チップ片の左右両端面に接続用端子電極膜を形成する
工程とから成ることを特徴とする積層チップ型電子部品
の製造方法。
4. A step of laminating a plurality of green sheets having an internal electrode film formed thereon, and further laminating at least one green sheet of an uppermost layer into a laminated chip piece; A step of forming a recessed hole in the green sheet, a step of filling a material of a different color in the recessed hole to provide a pole mark, and a step of firing a laminated chip piece provided with the pole mark into a ceramic, A laminated chip type electronic component characterized by comprising a step of subjecting the fired laminated chip piece to surface polishing and a step of forming connection terminal electrode films on the left and right end surfaces of the laminated chip piece. Production method.
【請求項5】内部電極膜を形成したグリーンシートの複
数枚を積層し、これに、更に、前記内部電極膜と同じ材
料にて補助電極膜を形成したグリーンシート及び少なく
とも一枚の最上層のグリーンシートを積層して積層チッ
プ片にする工程と、前記最上層のグリーンシートのうち
前記補助電極膜に該当する部分に当該補助電極膜より小
さい内径の貫通孔を穿設する工程と、前記貫通孔内に前
記内部電極膜と同じ材料を充填して極マークを設ける工
程と、前記極マークを設けた積層チップ片をセラミック
に焼成する工程と、この焼成した積層チップ片に表面研
磨加工を施す工程と、次いで、この積層チップ片の左右
両端面に接続用端子電極膜を形成する工程とから成るこ
とを特徴とする積層チップ型電子部品の製造方法。
5. A plurality of green sheets having an internal electrode film formed thereon are laminated, and further, a green sheet having an auxiliary electrode film made of the same material as the internal electrode film and at least one uppermost layer Stacking green sheets into laminated chip pieces; forming a through hole having an inner diameter smaller than that of the auxiliary electrode film in a portion of the uppermost green sheet corresponding to the auxiliary electrode film; The step of filling the hole with the same material as the internal electrode film to provide a polar mark, the step of firing the laminated chip piece provided with the polar mark into a ceramic, and the surface polishing processing of the fired laminated chip piece A method of manufacturing a laminated chip type electronic component, comprising: a step of forming a connecting terminal electrode film on both left and right end surfaces of the laminated chip piece.
JP2001194127A 2001-06-27 2001-06-27 Structure and manufacturing method of laminated chip type electronic component Pending JP2003007573A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001194127A JP2003007573A (en) 2001-06-27 2001-06-27 Structure and manufacturing method of laminated chip type electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001194127A JP2003007573A (en) 2001-06-27 2001-06-27 Structure and manufacturing method of laminated chip type electronic component

Publications (1)

Publication Number Publication Date
JP2003007573A true JP2003007573A (en) 2003-01-10

Family

ID=19032307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001194127A Pending JP2003007573A (en) 2001-06-27 2001-06-27 Structure and manufacturing method of laminated chip type electronic component

Country Status (1)

Country Link
JP (1) JP2003007573A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073961A (en) * 2008-09-19 2010-04-02 Soshin Electric Co Ltd Multilayer electronic component, and method of manufacturing the same
JP2012084623A (en) * 2010-10-08 2012-04-26 Murata Mfg Co Ltd Method of fabricating electronic component
JP2014072507A (en) * 2012-10-02 2014-04-21 Murata Mfg Co Ltd Laminated electronic component
WO2023008136A1 (en) * 2021-07-26 2023-02-02 株式会社村田製作所 Electronic component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139418A (en) * 1982-02-15 1983-08-18 日本電気株式会社 Laminated ceramic condenser and method of producing same
JPH03181101A (en) * 1989-12-11 1991-08-07 Alps Electric Co Ltd Chip resistor and manufacture thereof
JPH0794357A (en) * 1993-09-20 1995-04-07 Murata Mfg Co Ltd Laminated ceramic component
JPH08316084A (en) * 1995-05-22 1996-11-29 Matsushita Electric Ind Co Ltd Method for forming indication on ceramic electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139418A (en) * 1982-02-15 1983-08-18 日本電気株式会社 Laminated ceramic condenser and method of producing same
JPH03181101A (en) * 1989-12-11 1991-08-07 Alps Electric Co Ltd Chip resistor and manufacture thereof
JPH0794357A (en) * 1993-09-20 1995-04-07 Murata Mfg Co Ltd Laminated ceramic component
JPH08316084A (en) * 1995-05-22 1996-11-29 Matsushita Electric Ind Co Ltd Method for forming indication on ceramic electronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073961A (en) * 2008-09-19 2010-04-02 Soshin Electric Co Ltd Multilayer electronic component, and method of manufacturing the same
JP2012084623A (en) * 2010-10-08 2012-04-26 Murata Mfg Co Ltd Method of fabricating electronic component
JP2014072507A (en) * 2012-10-02 2014-04-21 Murata Mfg Co Ltd Laminated electronic component
WO2023008136A1 (en) * 2021-07-26 2023-02-02 株式会社村田製作所 Electronic component

Similar Documents

Publication Publication Date Title
US6715197B2 (en) Laminated ceramic electronic component and method for manufacturing same
US20010015250A1 (en) Laminated ceramic electronic components and manufacturing method therefor
JP2000195720A (en) Laminated electronic component
JP2005322743A (en) Manufacturing method of laminated coil component
CN104576054B (en) The manufacture method of electronic component
JPH11340106A (en) Laminated ceramic electronic parts and their sorting method
JP2003007573A (en) Structure and manufacturing method of laminated chip type electronic component
JP4569153B2 (en) Multilayer piezoelectric element and manufacturing method thereof
JPH08335528A (en) Lamination ceramic electronic parts and their manufacturing method
JP2005019921A (en) Method for forming external electrode, and electronic component
JP2002305123A (en) Method of manufacturing monolithic ceramic electronic component, and method of manufacturing laminated inductor
JPH06283375A (en) Manufacture of layered electronic components
JP7145666B2 (en) Manufacturing method of laminated ceramic part
JPH11214235A (en) Laminated ceramic electronic component and their manufacture
JP4576900B2 (en) Manufacturing method of multilayer ceramic electronic component
JP3662749B2 (en) Manufacturing method of multilayer inductor element
JPH06314630A (en) Ceramic-lamination electronic component
JPH11340628A (en) Manufacture of ceramic circuit substrate
JP2001230552A (en) Circuit board and its manufacturing method
JPH07192953A (en) Production of multilayer electronic device
JP4275428B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JPH07106175A (en) Manufacture of laminated ceramic electronic component
JP3006169B2 (en) Manufacturing method of multilayer chip type electronic component
JP3138788B2 (en) Method for manufacturing ceramic green sheet having dissimilar material
JP2001307938A (en) Method of manufacturing laminated ceramic electronic part

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100707