JP2003007460A - Method for manufacturing display equipment, and display equipment - Google Patents
Method for manufacturing display equipment, and display equipmentInfo
- Publication number
- JP2003007460A JP2003007460A JP2001189335A JP2001189335A JP2003007460A JP 2003007460 A JP2003007460 A JP 2003007460A JP 2001189335 A JP2001189335 A JP 2001189335A JP 2001189335 A JP2001189335 A JP 2001189335A JP 2003007460 A JP2003007460 A JP 2003007460A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- lower electrode
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、表示装置の製造方
法および表示装置に関し、特には電極間に発光層を挟持
してなる表示装置の製造方法および表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device manufacturing method and a display device, and more particularly to a display device manufacturing method and a display device in which a light emitting layer is sandwiched between electrodes.
【０００２】[0002]
【従来の技術】有機材料のエレクトロルミネッセンス(e
lectroluminescence：以下ＥＬと記す）を利用した有機
ＥＬ素子は、低電圧直流駆動による高輝度発光が可能な
発光素子として注目されている。図７には、有機ＥＬ素
子のエネルギーバンド図を示す。この図に示すように、
有機ＥＬ素子はキャリア注入型の電界発光素子であり、
仕事関数の異なる陽極７０１と陰極７０３との間に、有
機ＥＬ層７０５を挟持してなる。有機ＥＬ層７０５は、
キャリア輸送性の異なる複数層からなり、例えば陽極７
０１側から、正孔輸送層７０５ａ、発光層７０５ｂ及び
電子輸送層７０５ｃを薄く堆積させてなる場合や、正孔
輸送層が発光層を兼ねる場合、さらには電子輸送層が発
光層を兼ねる場合もあり、設計に応じて様々な形態で作
製される。2. Description of the Related Art Electroluminescence of organic materials (e
An organic EL element utilizing luminescence (hereinafter referred to as EL) is drawing attention as a light emitting element capable of high-luminance light emission by low-voltage direct current driving. FIG. 7 shows an energy band diagram of the organic EL element. As shown in this figure,
The organic EL element is a carrier injection type electroluminescent element,
An organic EL layer 705 is sandwiched between an anode 701 and a cathode 703 having different work functions. The organic EL layer 705 is
It is composed of a plurality of layers having different carrier transport properties, for example, the anode 7
When the hole transport layer 705a, the light emitting layer 705b, and the electron transport layer 705c are thinly deposited from the 01 side, when the hole transport layer also serves as the light emitting layer, and when the electron transport layer also serves as the light emitting layer. Yes, it is made in various forms depending on the design.
【０００３】このような有機ＥＬ素子の発光過程は、陽
極７０１から注入された正孔と、陰極７０３から注入さ
れた電子とが、発光層７０５ｂにおいて再結合し、この
再結合に伴って励起子が生成され、この励起子が失活す
る際に光が放出される。In the light emitting process of such an organic EL device, holes injected from the anode 701 and electrons injected from the cathode 703 are recombined in the light emitting layer 705b, and excitons are accompanied by this recombination. Is generated and light is emitted when the excitons are deactivated.
【０００４】図８は、上述の有機ＥＬ素子を用いた表示
装置の一例を示す要部断面図である。この図に示す表示
装置は、各画素に薄膜トランジスタ（thin film transi
stor：以下ＴＦＴと記す）が設けられたアクティブマト
リックス型の表示装置であり、基板８０１上にはＴＦＴ
（図示省略）が形成されたＴＦＴ層８０２が設けられて
いる。そして、このＴＦＴ層８０２を覆う状態で形成さ
れた平坦化絶縁膜８０３上に、有機ＥＬ素子の陽極また
は陰極（ここでは例えば陽極）となる下部電極８０４が
形成されている。この下部電極８０４は画素毎にパター
ニングされ、平坦化絶縁膜８０３に形成されたコンタク
トホール（図示省略）を介してＴＦＴの電源と接続され
ている。FIG. 8 is a cross-sectional view of an essential part showing an example of a display device using the above-mentioned organic EL element. The display device shown in this figure has a thin film transi
stor: hereinafter referred to as TFT) is an active matrix type display device, and TFT is provided on the substrate 801.
A TFT layer 802 on which (not shown) is formed is provided. Then, a lower electrode 804 which serves as an anode or a cathode (here, for example, an anode) of the organic EL element is formed on the flattening insulating film 803 formed so as to cover the TFT layer 802. The lower electrode 804 is patterned for each pixel and is connected to the power source of the TFT through a contact hole (not shown) formed in the flattening insulating film 803.
【０００５】また、各下部電極８０４の周縁部分を覆う
状態で、平坦化絶縁膜８０３上に絶縁膜８０５がパター
ン形成されている。この絶縁膜８０５には、下部電極８
０４表面の発光に寄与する部分のみを露出させる開口部
８０５ａが形成されている。ここで、絶縁膜８０５をパ
ターン形成する場合には、先ず、下部電極８０４が形成
された平坦化絶縁膜８０３上に絶縁膜８０５を成膜した
後、この絶縁膜８０５上にレジストパターンを形成す
る。次いで、このレジストパターンをマスクに用いて下
部電極８０４上の絶縁膜８０５部分をエッチングし、こ
の絶縁膜８０５に下部電極８０４を露出させる開口部８
０５ａを形成する。絶縁膜８０５のエッチングは、下部
電極８０４に対するダメージが少なく、下部電極８０４
の仕事関数に影響を与えることのないウェットエッチン
グにて行われる。An insulating film 805 is pattern-formed on the planarizing insulating film 803 so as to cover the peripheral portion of each lower electrode 804. The lower electrode 8 is formed on the insulating film 805.
An opening 805a is formed to expose only a portion of the surface 04 that contributes to light emission. Here, when patterning the insulating film 805, first, the insulating film 805 is formed on the flattening insulating film 803 on which the lower electrode 804 is formed, and then a resist pattern is formed on the insulating film 805. . Next, using this resist pattern as a mask, the insulating film 805 portion on the lower electrode 804 is etched to expose the lower electrode 804 in the insulating film 805.
05a is formed. The etching of the insulating film 805 causes less damage to the lower electrode 804.
Is performed by wet etching that does not affect the work function of.
【０００６】そして、絶縁膜８０５の開口部８０５ａか
ら露出する下部電極８０４上には、有機ＥＬ層８０７が
設けられている。この有機ＥＬ層８０７は、端縁を絶縁
膜８０５の開口縁部分上に重ねた状態にして設けること
で、絶縁膜８０５の開口部８０５ａから露出する下部電
極８０４を完全に覆う様に設けられる。尚、ここでの図
示は省略したが、図７を用いて説明したように、有機Ｅ
Ｌ層８０７は複数の層で構成されることになる。また、
この有機ＥＬ層８０７は、基板８０１の上方に配置した
マスク上からの蒸着によって形成される。An organic EL layer 807 is provided on the lower electrode 804 exposed from the opening 805a of the insulating film 805. The organic EL layer 807 is provided so that the edge thereof is overlapped with the opening edge portion of the insulating film 805 so that the lower electrode 804 exposed from the opening 805a of the insulating film 805 is completely covered. Although illustration is omitted here, as described with reference to FIG.
The L layer 807 is composed of a plurality of layers. Also,
The organic EL layer 807 is formed by vapor deposition on a mask arranged above the substrate 801.
【０００７】そして、この有機ＥＬ層８０７を覆う状態
で、基板８０１の上方に陽極または陰極（ここでは例え
ば陰極）となる上部電極８０８が形成されている。この
上部電極８０８は、各画素に共通の電極としてベタ膜状
に形成され絶縁膜８０５および有機ＥＬ層８０７によっ
て下部電極８０４との間の絶縁性が確保される。An upper electrode 808 serving as an anode or a cathode (here, for example, a cathode) is formed above the substrate 801 so as to cover the organic EL layer 807. The upper electrode 808 is formed in a solid film shape as an electrode common to each pixel, and the insulating film 805 and the organic EL layer 807 ensure insulation between the upper electrode 808 and the lower electrode 804.
【０００８】このように構成された表示装置において
は、上部電極８０８に電圧を印加し、さらにＴＦＴ層８
０２に形成されたＴＦＴの駆動によって各画素の下部電
極８０４に電圧を印加することによって、ＴＦＴで選択
された各画素の有機ＥＬ層８０７が発光する。In the display device thus constructed, a voltage is applied to the upper electrode 808, and the TFT layer 8
By applying a voltage to the lower electrode 804 of each pixel by driving the TFT formed in 02, the organic EL layer 807 of each pixel selected by the TFT emits light.
【０００９】[0009]
【発明が解決しようとする課題】ところで、上述した構
成の表示装置において高輝度化を達成するためには、各
画素の専有面積に占める開口率、すなわち下部電極８０
４を露出させる絶縁膜８０５の開口部８０５ａの開口面
積を拡大する必要がある。By the way, in order to achieve high brightness in the display device having the above-described structure, the aperture ratio occupied by the area occupied by each pixel, that is, the lower electrode 80.
It is necessary to increase the opening area of the opening 805a of the insulating film 805 that exposes No.
【００１０】一方、絶縁膜８０５の開口縁上に重ねて形
成される有機ＥＬ層８０７や上部電極８０８を、開口部
８０５ａの側壁底部において段切れすることなく形成す
るためには、開口部８０５ａを形成する際の絶縁膜８０
５のエッチングを等方的に進めることで、開口部８０５
ａの側壁をテーパ形状にする必要がある。すなわち、開
口部８０５ａの側壁のテーパ形状が急である場合、蒸着
によって形成される有機ＥＬ層８０７や上部電極８０８
が、開口部８０５ａの側壁底部において段切れし易くな
る。有機ＥＬ層８０７にこのような段切れが生じた場合
には、この段切れ部分で上部電極８０８と下部電極８０
４との間の耐圧が不十分となって漏れ電流が発生し易く
なり、また上部電極８０８に段切れが生じた場合には、
上部電極８０８が断線する場合がある。On the other hand, in order to form the organic EL layer 807 and the upper electrode 808 which are formed on the opening edge of the insulating film 805 so as not to be broken at the bottom of the side wall of the opening 805a, the opening 805a is formed. Insulating film 80 when forming
5 isotropically, the opening 805
The side wall of a must be tapered. That is, when the side wall of the opening 805a has a steep taper shape, the organic EL layer 807 and the upper electrode 808 formed by vapor deposition are formed.
However, it is easy to break at the bottom of the side wall of the opening 805a. When such a step break occurs in the organic EL layer 807, the upper electrode 808 and the lower electrode 80 are formed at this step break portion.
4 becomes insufficient and the leakage current is apt to occur, and when the upper electrode 808 is disconnected,
The upper electrode 808 may be broken.
【００１１】また、下部電極８０４表面のダメージを抑
えることを考慮して、絶縁膜８０５のパターニングにお
いては、ウェットエッチングによって開口部８０５ａを
形成している。In consideration of suppressing damage on the surface of the lower electrode 804, the opening 805a is formed by wet etching in the patterning of the insulating film 805.
【００１２】以上のように、絶縁膜８０５に開口部８０
５ａを形成する場合には、等方的にエッチングが進む
（進める）ことになる。このため、エッチング量にばら
つきが生じて横方向のエッチングが多めに進んだ場合で
あっても、下部電極８０４の端縁と絶縁膜８０５の開口
縁とが確実に重ね合わせられるように、十分なマージン
を設けて開口部８０５ａの大きさを設計する必要があ
る。これは、画素の開口率（すなわち各画素に占める発
光部の面積）の向上を妨げる要因になっている。また、
表示装置の高精細化をさらに進展させるために画素サイ
ズの縮小化を進める場合、十分な重ね合わせのマージン
を確保しつつ画素の開口率を確保することが困難になっ
てくる。As described above, the opening 80 is formed in the insulating film 805.
When forming 5a, the etching proceeds (progresses) isotropically. Therefore, even when the etching amount varies and the lateral etching is excessively advanced, the edge of the lower electrode 804 and the opening edge of the insulating film 805 are sufficiently overlapped with each other. It is necessary to design the size of the opening 805a by providing a margin. This is a factor that hinders the improvement of the aperture ratio of the pixel (that is, the area of the light emitting portion occupied in each pixel). Also,
When the pixel size is reduced in order to further improve the definition of the display device, it becomes difficult to secure the aperture ratio of the pixel while securing a sufficient overlay margin.
【００１３】[0013]
【課題を解決するための手段】このような課題を解決す
るための本発明の表示装置の製造方法は、基板上にパタ
ーン形成された下部電極を覆う状態で当該基板上に絶縁
膜を形成する工程と、この絶縁膜に下部電極に達する開
口部を形成する工程と、開口部から露出した下部電極上
を完全に覆う状態で発光層を形成する工程と、この発光
層の上方に上部電極を形成する工程とを行う表示装置の
製造方法である。そして、第１の方法は、絶縁膜を形成
する工程で、第１絶縁膜とその上層の第２絶縁膜とから
なる積層構造の絶縁膜を形成し、この絶縁膜に開口部を
形成する工程では、当該絶縁膜上に形成したレジストパ
ターンをマスクにして第２絶縁膜をエッチングした後、
当該第２絶縁膜よりも第１絶縁膜のエッチング速度が速
くなる条件で当該第１絶縁膜を等方的にエッチングする
ことを特徴としている。According to a method of manufacturing a display device of the present invention for solving such a problem, an insulating film is formed on a substrate while covering a lower electrode patterned on the substrate. A step, a step of forming an opening reaching the lower electrode in the insulating film, a step of forming a light emitting layer in a state of completely covering the lower electrode exposed from the opening, and an upper electrode above the light emitting layer. And a step of forming the display device. The first method is a step of forming an insulating film, in which an insulating film having a laminated structure including the first insulating film and a second insulating film as an upper layer thereof is formed, and an opening is formed in the insulating film. Then, after etching the second insulating film using the resist pattern formed on the insulating film as a mask,
It is characterized in that the first insulating film is isotropically etched under the condition that the etching rate of the first insulating film is faster than that of the second insulating film.
【００１４】このような第１の方法では、絶縁膜に開口
部を形成する際、下層側の第１絶縁膜を等方的にエッチ
ングしているため、開口部の側壁底部のテーパ形状が確
保される。このため、開口部の底部から側壁部に掛けて
の立ち上がりがゆるやかに成形され、開口部から露出し
た下部電極上を完全に覆う状態で形成される発光層や、
この上方に形成される上部電極が、開口部の側壁底部で
段切れすることなく、確実にこの部分を覆う状態で形成
される。しかも、この等方的なエッチングは、第２絶縁
膜よりも第１絶縁膜のエッチング速度が速くなる条件で
行われるため、第１絶縁膜のエッチングは第２絶縁膜が
マスクとなった状態で等方的に進行する。このため、単
層構造の絶縁膜をウェットエッチングすることによって
当該絶縁膜に開口部を形成する従来の方法と比較して、
横方向へのエッチングの進行が小さく抑えられる。した
がって、横方向のエッチングばらつきが小さく抑えら
れ、下部電極の側壁に達することのない開口部を当該下
部電極上の絶縁膜に形成するためのマージンを小さくす
ることができる。In the first method as described above, since the first insulating film on the lower layer side is isotropically etched when the opening is formed in the insulating film, the tapered shape of the side wall bottom of the opening is secured. To be done. For this reason, the light emitting layer formed so that the rising from the bottom of the opening to the side wall is formed gently, and the lower electrode exposed from the opening is completely covered,
The upper electrode formed thereabove is formed so as to surely cover this portion without being cut off at the bottom of the side wall of the opening. Moreover, since this isotropic etching is performed under the condition that the etching rate of the first insulating film is faster than that of the second insulating film, the etching of the first insulating film is performed with the second insulating film serving as a mask. It proceeds isotropically. Therefore, compared with the conventional method of forming an opening in the insulating film by wet etching the insulating film having a single-layer structure,
The progress of etching in the lateral direction can be suppressed small. Therefore, the variation in etching in the lateral direction can be suppressed to be small, and the margin for forming the opening that does not reach the side wall of the lower electrode in the insulating film on the lower electrode can be reduced.
【００１５】また、本発明は、このような第１の方法に
よって得られる表示装置でもあり、基板上にパターン形
成された下部電極と、当該下部電極を露出させる開口部
を有すると共に当該下部電極の周縁部分を覆う状態で基
板上に設けられた絶縁膜と、前記開口部から露出した前
記下部電極上を完全に覆う状態で設けられた発光層と、
当該発光層の上方に設けられた上部電極とを備えてお
り、特に、前記絶縁膜は、第１絶縁膜と、当該第１絶縁
膜上に設けられ当該第１絶縁膜よりもエッチング速度が
遅い第２絶縁膜とで構成され、少なくとも当該第１絶縁
膜部分における前記開口部の側壁がテーパ形状に形成さ
れていることとする。The present invention is also a display device obtained by the first method as described above, which has a lower electrode patterned on a substrate and an opening for exposing the lower electrode, and the lower electrode An insulating film provided on the substrate in a state of covering the peripheral portion, and a light emitting layer provided in a state of completely covering the lower electrode exposed from the opening,
An upper electrode is provided above the light emitting layer, and in particular, the insulating film is a first insulating film and has an etching rate slower than that of the first insulating film provided on the first insulating film. A second insulating film is formed, and at least the side wall of the opening in the first insulating film portion is formed in a tapered shape.
【００１６】また本発明の第２の方法は、前記絶縁膜に
開口部を形成する工程で、当該絶縁膜上に形成したレジ
ストパターンをマスクにして、当該絶縁膜の上層部分を
異方的にエッチングした後、当該絶縁膜の下層を等方的
にエッチングすることを特徴としている。In a second method of the present invention, in the step of forming an opening in the insulating film, the resist pattern formed on the insulating film is used as a mask to anisotropically form an upper layer portion of the insulating film. After etching, the lower layer of the insulating film is isotropically etched.
【００１７】このような第２の方法では、絶縁膜に開口
部を形成する際、当該絶縁膜の下層部分を等方的にエッ
チングしているため、開口部の側壁底部のテーパ形状が
確保される。このため、第１の方法と同代うに、発光層
や上部電極が、開口部の側壁底部で段切れすることな
く、確実に開口部の側壁底部を覆う状態で形成される。
しかも、絶縁膜の上層は異方的にエッチングされるた
め、当該絶縁膜の上層から下層までを全てウェットエッ
チングすることによって当該絶縁膜に開口部を形成する
従来の方法と比較して、横方向へのエッチングの進行が
小さく抑えられる。したがって、横方向のエッチングば
らつきが小さく抑えられ、下部電極の側壁に達すること
のない開口部を当該下部電極上の絶縁膜に形成するため
のマージンを小さくすることができる。In the second method as described above, since the lower layer portion of the insulating film is isotropically etched when forming the opening portion in the insulating film, the tapered shape of the side wall bottom portion of the opening portion is secured. It Therefore, in the same manner as in the first method, the light emitting layer and the upper electrode are formed in such a state that the side wall bottom of the opening is covered without being broken at the side wall bottom of the opening.
Moreover, since the upper layer of the insulating film is anisotropically etched, compared with the conventional method of forming an opening in the insulating film by performing wet etching from the upper layer to the lower layer of the insulating film in the lateral direction. The progress of etching is suppressed to a small level. Therefore, lateral etching variation can be suppressed to be small, and a margin for forming an opening that does not reach the side wall of the lower electrode in the insulating film on the lower electrode can be reduced.
【００１８】[0018]
【発明の実施の形態】以下、本発明の表示装置の製造方
法および表示装置の実施の形態を図面に基づいて詳細に
説明する。尚、各実施形態においては、一例として、図
１に示すように、支持基板１０１上に発光素子として有
機ＥＬ素子が配列形成され、有機ＥＬ素子が形成された
各発光部１ａからの発光光ｈを支持基板１０１とは反対
側から取り出す上面発光方式の表示装置のうち、特に各
発光部１ａが配置された画素毎にＴＦＴを設けたアクテ
ィブマトリックス型の駆動方式の表示装置に本発明を適
用した場合を説明する。しかし、本発明は、発光素子と
して有機ＥＬ素子を用いたものに限定されることはな
く、例えば無機電界発光素子のような自発光型の発光素
子を用いた表示装置に広く適用可能である。また、表示
方式も上面発光方式に限定されず、支持基板１０１側か
ら発光光を取り出す透過方式でも良く、さらに駆動方式
もアクティブマトリック方式に限定されることはなく、
パッシブ方式でも良い。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a method for manufacturing a display device and a display device according to the present invention will be described below in detail with reference to the drawings. In each of the embodiments, as an example, as shown in FIG. 1, organic EL elements as light emitting elements are formed in an array on the support substrate 101, and the emitted light h from each light emitting portion 1a on which the organic EL elements are formed. The present invention is applied to an active matrix drive type display device in which a TFT is provided for each pixel in which each light emitting portion 1a is arranged, among the top emission type display device in which is taken out from the side opposite to the supporting substrate 101. The case will be described. However, the present invention is not limited to the one using an organic EL element as a light emitting element, and is widely applicable to a display device using a self-luminous light emitting element such as an inorganic electroluminescent element. The display method is not limited to the top emission method, and may be a transmission method in which emitted light is extracted from the supporting substrate 101 side, and the drive method is not limited to the active matrix method.
Passive method is also acceptable.
【００１９】また、説明に用いる各図においては、この
発明を理解できる程度に、その寸法、形状及び配置関係
を概略的に示しており、同様の構成成分については同一
の番号を付けて示し、その重複する説明を省略する。さ
らに、以下の説明中で挙げる使用材料及びその量、処理
時間、処理温度、膜厚などの数値的条件は、この発明の
範囲内の好適例に過ぎない。従って、この出願による発
明は、これら条件にのみ限定されるものではない。Further, in each of the drawings used for the description, the dimensions, shapes and arrangement relationships thereof are schematically shown to the extent that the present invention can be understood, and the same components are denoted by the same reference numerals. The overlapping description will be omitted. Furthermore, the materials used and the numerical conditions such as the amount thereof, the treatment time, the treatment temperature, and the film thickness mentioned in the following description are only preferable examples within the scope of the present invention. Therefore, the invention according to this application is not limited only to these conditions.
【００２０】（第１実施形態）図２は、第１実施形態の
表示装置の製造方法を説明するための断面図工程図であ
り、この図を用いて本第１実施形態の表示装置の製造方
法を説明する。(First Embodiment) FIGS. 2A to 2C are sectional view process drawings for explaining a method of manufacturing a display device according to the first embodiment, which is used to manufacture the display device according to the first embodiment. The method will be described.
【００２１】まず、図２（１）に示すように、例えば石
英ガラスからなる支持基板１０１上に、ここでの図示を
省略したＴＦＴを形成してなるＴＦＴ層１０２を設け、
このＴＦＴ層１０２の上部を平坦化絶縁膜１０３で覆
う。次いで、フォトリソグラフィ法によって形成したレ
ジストパターンをマスクに用いて平坦化絶縁膜１０３を
エッチングし、ここでの図示を省略した接続孔を、各画
素に設けられたＴＦＴに達する状態で平坦化絶縁膜１０
３に形成する。First, as shown in FIG. 2A, a TFT layer 102 formed by forming TFTs, not shown here, is provided on a supporting substrate 101 made of, for example, quartz glass,
The upper portion of the TFT layer 102 is covered with the flattening insulating film 103. Next, the flattening insulating film 103 is etched using a resist pattern formed by a photolithography method as a mask, and the flattening insulating film 103 is formed in a state where a connection hole not shown here reaches the TFT provided in each pixel. 10
3 to form.
【００２２】その後、この平坦化絶縁膜１０３上に、陽
極または陰極となる下部電極１０４をパターン形成す
る。ここでは、下部電極１０４を陽極として構成するこ
ととし、例えばＣｒ（クロム）膜等のように仕事関数の
高い材料からなる陽極膜をスパッタリング法によって成
膜し、この陽極膜をパターニングすることによって下部
電極１０４を形成する。陽極膜のパターニングは、例え
ば、リソグラフィーによって形成したレジストパターン
をマスクに用いたウェットエッチングによって行う。ま
たここで、各下部電極１０４は、各画素に設けられ、同
様に各画素に設けられたＴＦＴに対して、層間絶縁膜に
形成されたコンタクトホール（図示省略）を介してそれ
ぞれが接続される状態で形成されることとする。After that, a lower electrode 104 to be an anode or a cathode is patterned on the flattening insulating film 103. Here, the lower electrode 104 is configured as an anode, and an anode film made of a material having a high work function such as a Cr (chrome) film is formed by a sputtering method, and the anode film is patterned to form a lower electrode. The electrode 104 is formed. The patterning of the anode film is performed, for example, by wet etching using a resist pattern formed by lithography as a mask. Here, each lower electrode 104 is provided in each pixel, and is similarly connected to the TFT provided in each pixel through a contact hole (not shown) formed in the interlayer insulating film. It is supposed to be formed in the state.
【００２３】以上までの工程は、従来と同様に行われる
こととする。そして、次の工程からが、本実施形態に特
有の工程となる。The above steps are carried out in the same manner as in the conventional case. Then, the following process is a process peculiar to this embodiment.
【００２４】先ず、図２（２）に示すように、下部電極
１０４が形成された支持基板１０１上に、第１絶縁膜１
０５を形成する。この第１絶縁膜１０５は、例えば酸化
シリコン（ＳｉＯ2）からなることとし、ＣＶＤ(chemic
al vapor deposition）法によって形成される。First, as shown in FIG. 2B, the first insulating film 1 is formed on the supporting substrate 101 on which the lower electrode 104 is formed.
Form 05. The first insulating film 105 is made of, for example, silicon oxide (SiO 2 ), and the CVD (chemic)
al vapor deposition) method.
【００２５】次に、第１絶縁膜１０５上に、この第１絶
縁膜１０５よりもエッチング速度が遅くなるようなエッ
チング条件を選択することが可能な第２絶縁膜１０６を
形成する。このような第２絶縁膜１０６としては、第１
絶縁膜１０５が酸化シリコンである場合、一例として窒
化シリコン（ＳｉＮ）を好適に用いることができる。こ
の窒化シリコンからなる第２絶縁膜１０６も、ＣＶＤ法
によって形成される。Next, a second insulating film 106 is formed on the first insulating film 105 so that etching conditions can be selected such that the etching rate is slower than that of the first insulating film 105. Such a second insulating film 106 has a first
When the insulating film 105 is silicon oxide, silicon nitride (SiN) can be preferably used as an example. The second insulating film 106 made of silicon nitride is also formed by the CVD method.
【００２６】また、第１絶縁膜１０５の成膜に対して成
膜条件を変えることで、第１絶縁膜１０５よりもエッチ
ング速度が遅い酸化シリコンを形成し、これを第２絶縁
膜１０６としても良い。例えばＣＶＤ法によって、酸化
シリコン膜からなる第１絶縁膜１０５及び第２絶縁膜１
０６を形成する場合、第１絶縁膜１０５の成膜よりも、
反応ガスの放電出力を大きくするか、シリコン原料ガス
の流量を少なく抑えるか、成膜雰囲気内のガス圧力を低
くすることで、第１絶縁膜１０５を構成する酸化シリコ
ンよりもエッチング速度の遅い酸化シリコンからなる第
２絶縁膜１０６を得ることができる。Further, by changing the film forming conditions for the film formation of the first insulating film 105, silicon oxide having an etching rate slower than that of the first insulating film 105 is formed, and this is also used as the second insulating film 106. good. For example, the first insulating film 105 and the second insulating film 1 made of a silicon oxide film are formed by the CVD method.
When forming 06, rather than forming the first insulating film 105,
By increasing the discharge output of the reaction gas, suppressing the flow rate of the silicon raw material gas, or lowering the gas pressure in the film formation atmosphere, the oxidation having a slower etching rate than the silicon oxide forming the first insulating film 105 is performed. The second insulating film 106 made of silicon can be obtained.
【００２７】一例として、シリコン原料ガスの流量によ
って、エッチング速度の異なる酸化シリコン膜を第１絶
縁膜１０５、第２絶縁膜１０６として形成する場合を説
明する。この場合、ＣＶＤ成膜用の反応ガスとしてシラ
ンガス（ＳｉＨ4）と一酸化二窒素ガス（Ｎ2Ｏ）とを用
いるが、第１絶縁膜１０５の形成においてはシリコン原
料ガスであるＳｉＨ4の流量を４０sccm（standard cubi
c centimeter ／minutes）に設定し、第２絶縁膜１０６
の形成においてはＳｉＨ4の流量を１０sccmに低下させ
る。また、その他の成膜条件（一酸化二窒素ガスの流
量、ガス圧力および放電出力等）は、第１絶縁膜１０５
と第２絶縁膜１０６とで同一になるようにする。これに
より、酸化シリコンからなる第１絶縁膜１０５と、酸化
シリコンからなり第１絶縁膜１０５よりもエッチング速
度が遅い第２絶縁膜１０６が形成される。As an example, a case where a silicon oxide film having different etching rates depending on the flow rate of the silicon source gas is formed as the first insulating film 105 and the second insulating film 106 will be described. In this case, silane gas (SiH 4 ) and dinitrogen monoxide gas (N 2 O) are used as the reaction gas for CVD film formation, but in forming the first insulating film 105, the flow rate of SiH 4 which is the silicon source gas is used. 40 sccm (standard cubi
c centimeter / minutes), and the second insulating film 106
The flow rate of SiH 4 is lowered to 10 sccm in the formation of. Further, other film forming conditions (flow rate of dinitrogen monoxide gas, gas pressure, discharge output, etc.) are set to the first insulating film 105.
And the second insulating film 106 are made to be the same. As a result, the first insulating film 105 made of silicon oxide and the second insulating film 106 made of silicon oxide and having a slower etching rate than the first insulating film 105 are formed.
【００２８】尚、第１絶縁膜１０５と第２絶縁膜１０６
とは、これらの第１絶縁膜１０５と第２絶縁膜１０６と
の積層膜によって、下部電極１０４と、以降の工程で形
成する上部電極との絶縁性が確保される程度の膜厚で構
成されることとする。このため、第１絶縁膜１０５及び
第２絶縁膜１０６が酸化シリコン膜からなる場合には、
これらの膜を合わせた膜厚が８００ｎｍ程度になるよう
に成膜されることとする。また、第２絶縁膜１０６によ
り、次に形成される上部電極が断線することのないよう
に、当該第２絶縁膜１０６の膜厚を設定することとす
る。このため、例えば、第１絶縁膜１０５を３００ｎ
ｍ、第２絶縁膜１０６を５００ｎｍに設定することが好
ましい。Incidentally, the first insulating film 105 and the second insulating film 106.
Means that the laminated film of the first insulating film 105 and the second insulating film 106 has a film thickness such that insulation between the lower electrode 104 and an upper electrode formed in a subsequent step is secured. Let's decide. Therefore, when the first insulating film 105 and the second insulating film 106 are made of a silicon oxide film,
It is assumed that the total film thickness of these films is about 800 nm. Further, the thickness of the second insulating film 106 is set so that the upper electrode to be formed next is not broken by the second insulating film 106. Therefore, for example, the first insulating film 105 is
m and the second insulating film 106 are preferably set to 500 nm.
【００２９】次に、図２（３）に示すように、第２絶縁
膜１０６上にレジストパターン１０７を形成する。この
レジストパターン１０７は、第２絶縁膜１０６上にレジ
ストを塗布し、露光・現像するリソグラフィ工程によ
り、下部電極１０４上に開口を有する形状に形成され
る。このレジストパターン１０７の形成においては、リ
ソグラフィーの重ね合わせ精度のばらつきの範囲内にお
いて、レジストパターン１０７の開口部１０７ａが、確
実に下部電極１０４上にのみ配置されるように、重ね合
わせ精度のばらつきに対してマージンを持たせる。ま
た、次の工程で行う、このレジストパターン１０７をマ
スクにした第１絶縁膜１０５および第２絶縁膜１０６の
エッチングにおいて、エッチングを等方的に進めた場合
の横方向へのエッチングの広がりのばらつきの範囲内に
おいて、エッチングが下部電極１０４の側壁に達するこ
とのないように、エッチングのばらつきに対してのマー
ジンも持たせる。Next, as shown in FIG. 2C, a resist pattern 107 is formed on the second insulating film 106. The resist pattern 107 is formed in a shape having an opening on the lower electrode 104 by a lithography process of applying a resist on the second insulating film 106 and exposing and developing the resist. In the formation of the resist pattern 107, variations in overlay accuracy are ensured so that the opening 107a of the resist pattern 107 is surely arranged only on the lower electrode 104 within the range of variations in overlay accuracy of lithography. Give a margin to it. Further, in the etching of the first insulating film 105 and the second insulating film 106 using the resist pattern 107 as a mask, which is performed in the next step, the variation in the spread of the etching in the lateral direction when the etching is isotropically advanced. Within the range, a margin is provided for variations in etching so that the etching does not reach the side wall of the lower electrode 104.
【００３０】その後、図３（１）に示すように、レジス
トパターン１０７をマスクに用いて第２絶縁膜１０６を
異方的にエッチングする。このエッチングは、ドライエ
ッチングによって行うこととする。このドライエッチン
グにおいては、例えばエッチングガスにＣＦ4を用いた
ＲＩＥ（reactive ion etching）を行うこととする。After that, as shown in FIG. 3A, the second insulating film 106 is anisotropically etched using the resist pattern 107 as a mask. This etching is performed by dry etching. In this dry etching, for example, RIE (reactive ion etching) using CF 4 as an etching gas is performed.
【００３１】またここでは、第１絶縁膜１０５上の第２
絶縁膜１０６を完全にエッチング除去する必要はなく、
また下部電極１０４上に第１絶縁膜１０５が残っていれ
ば第１絶縁膜１０５にまでエッチングが及んでも良い。
ここで、下部電極１０４上には、次に行う等方的なエッ
チングにおいて、第１絶縁膜１０５の側壁に十分なテー
パ形状が得られるように、少なくとも３００ｎｍ程度の
膜厚の第１絶縁膜１０５を残すこととする。ここで、十
分なテーパ形状とは、以降に形成される有機ＥＬ層１１
１及び上部電極１１２が、第１絶縁膜１０５に形成され
る開口部の開口底部で段切れすることなく、この開口底
部を確実に覆った状態で、第１絶縁膜１０５の開口端縁
上に重ねられる程度のテーパ形状であることとする。Further, here, the second insulating film on the first insulating film 105
It is not necessary to completely remove the insulating film 106,
Further, if the first insulating film 105 remains on the lower electrode 104, the first insulating film 105 may be etched.
Here, the first insulating film 105 having a film thickness of at least about 300 nm is formed on the lower electrode 104 so that the sidewalls of the first insulating film 105 can be sufficiently tapered in the subsequent isotropic etching. Will be left. Here, the sufficient taper shape means the organic EL layer 11 formed later.
1 and the upper electrode 112 are not discontinuous at the opening bottom of the opening formed in the first insulating film 105, and the opening bottom is surely covered, and the upper electrode 112 is formed on the opening edge of the first insulating film 105. The taper shape is such that they can be overlapped.
【００３２】次に、図３（２）に示すように、第１絶縁
膜１０５を、等方的にエッチングする。この際、第２絶
縁膜１０６よりも第１絶縁膜１０５のエッチング速度が
速くなる条件でエッチングを行うこととする。Next, as shown in FIG. 3B, the first insulating film 105 is isotropically etched. At this time, etching is performed under the condition that the etching rate of the first insulating film 105 is higher than that of the second insulating film 106.
【００３３】また、第１絶縁膜１０５のエッチングは、
下部電極１０４に対してエッチングのダメージが加わる
ことを小さく抑えるため、ウェットエッチングを行うこ
ととする。このためここでは、フッ酸（ＨＦ）水溶液と
フッ化アンモニウム（ＮＨ4Ｆ）水溶液との混酸をエッ
チング溶液に用いて、第１絶縁膜１０５をウェットエッ
チングする。The etching of the first insulating film 105 is
Wet etching is performed in order to suppress etching damage to the lower electrode 104. Therefore, here, the first insulating film 105 is wet-etched using a mixed acid of a hydrofluoric acid (HF) aqueous solution and an ammonium fluoride (NH 4 F) aqueous solution as an etching solution.
【００３４】そして、エッチング終了後には、図３
（３）に示すように、第２絶縁膜１０６上のレジストパ
ターン１０７を除去する。Then, after the etching is completed, as shown in FIG.
As shown in (3), the resist pattern 107 on the second insulating film 106 is removed.
【００３５】その後、図３（４）に示すように、下部電
極１０４上に有機ＥＬ層１１１を形成し、さらに支持基
板１０１の全面上に上部電極１１２を形成する。After that, as shown in FIG. 3D, the organic EL layer 111 is formed on the lower electrode 104, and the upper electrode 112 is further formed on the entire surface of the supporting substrate 101.
【００３６】この際、先ず、開口部１０８が形成され、
洗浄の済んだ支持基板１０１を、有機ＥＬ層形成用の真
空蒸着装置内に設置する。そして、支持基板１０１上
に、ここでの図示を省略した蒸着マスクを載置する。こ
の蒸着マスクは、例えばストライプ状の開口部を有し、
この開口部が開口部１０８上に重ね合わされ、かつ蒸着
マスクの開口部内に第１絶縁膜１０５及び第２絶縁膜１
０６に形成した開口部１０８が確実に収められるよう
に、支持基板１０１の上方に配置される。At this time, first, the opening 108 is formed,
The washed support substrate 101 is placed in a vacuum evaporation apparatus for forming an organic EL layer. Then, a vapor deposition mask, not shown here, is placed on the support substrate 101. This vapor deposition mask has, for example, a stripe-shaped opening,
This opening is superposed on the opening 108, and the first insulating film 105 and the second insulating film 1 are formed in the opening of the vapor deposition mask.
It is arranged above the support substrate 101 so that the opening 108 formed in 06 is surely accommodated.
【００３７】この状態で、真空蒸着法により正孔輸送層
となるトリフェニルアミン誘導体（Ｎ，Ｎ−ジフェニル
−Ｎ，Ｎ−ビス（３−メチルフェニル）−１，１−ビフ
ェニル−４，４−ジアミン：ＴＰＤ）を膜厚５０ｎｍ程
度になるように蒸着形成する。In this state, a triphenylamine derivative (N, N-diphenyl-N, N-bis (3-methylphenyl) -1,1-biphenyl-4,4-, which becomes a hole transport layer by vacuum deposition, is formed. Diamine: TPD) is formed by vapor deposition to a film thickness of about 50 nm.
【００３８】引き続き同じ蒸着装置内において、電子輸
送性発光層となるアルミキノリノール錯体（トリス（８
−ヒドロキシキノリノール）アルミニウム：Ａｌｑ３）
を膜厚５０ｎｍになるように蒸着形成する。Subsequently, in the same vapor deposition apparatus, an aluminum quinolinol complex (tris (8
-Hydroxyquinolinol) aluminum: Alq3)
Is vapor-deposited to a film thickness of 50 nm.
【００３９】以上によって、正孔輸送層と電子輸送性発
光層とを積層してなる有機ＥＬ層１１１を形成する。こ
の有機ＥＬ層１１１は、第１絶縁膜１０５及び第２絶縁
膜１０６の開口部１０８底面において下部電極１０４と
接する状態で積層形成される。As described above, the organic EL layer 111 is formed by laminating the hole transport layer and the electron transport light emitting layer. The organic EL layer 111 is laminated and formed in contact with the lower electrode 104 on the bottom surfaces of the openings 108 of the first insulating film 105 and the second insulating film 106.
【００４０】ここで、「正孔輸送層」とは、仕事関数が
大きな正孔注入電極（陽極）から多量の正孔が注入可能
で、しかも注入された正孔が膜中を移動できる一方、電
子の注入は困難であるか、注入は可能であっても膜中を
移動し難いような性質を持った薄膜層であることとす
る。また、「電子輸送層」とは、仕事関数が小さな電子
注入電極（陰極）から多量の電子が注入可能で、しかも
注入された電子が膜中を移動できる一方、正孔の注入は
困難であるか、注入は可能であっても膜中を移動し難い
ような性質を持った薄膜層であることとする。尚、下部
電極１０４を陰極として形成した場合には、有機ＥＬ層
１１１を構成する正孔輸送層、電子輸送層、発光層など
は適宜選択された順序で積層されるることとする。Here, the "hole transport layer" means that a large amount of holes can be injected from the hole injection electrode (anode) having a large work function, and the injected holes can move in the film. It is assumed that the thin film layer has a property that it is difficult to inject electrons, or it is possible to inject electrons but it is difficult to move in the film. The "electron transport layer" is capable of injecting a large amount of electrons from an electron injecting electrode (cathode) having a small work function, and the injected electrons can move through the film, but it is difficult to inject holes. Alternatively, it is assumed that the thin film layer has a property that it is difficult to move in the film even if it can be injected. When the lower electrode 104 is formed as a cathode, the hole transport layer, the electron transport layer, the light emitting layer, and the like that form the organic EL layer 111 are laminated in an appropriately selected order.
【００４１】次に、支持基板１０１上から蒸着マスクを
取り除いた後、有機ＥＬ層１１１上に真空蒸着法（例え
ば抵抗加熱蒸着法）によって、ベタ膜状の上部電極１１
２を形成する。この上部電極１１２は、陽極または陰極
となるもので、下部電極１０４が陽極の場合は陰極とし
て形成され、下部電極１０４が陰極の場合は陽極として
形成される。ここでは、下部電極１０４を陽極として構
成したことから、上部電極１１２は、仕事関数の低い材
料からなる陰極として構成され、その中でも特に、この
表示装置を上面発光方式とする場合には、例えばＭｇ−
Ａｇ（マグネシウムと銀との合金）のような光を透過す
る材料を用いることとする。Next, after removing the vapor deposition mask from the support substrate 101, a solid film-shaped upper electrode 11 is formed on the organic EL layer 111 by a vacuum vapor deposition method (for example, a resistance heating vapor deposition method).
Form 2. The upper electrode 112 serves as an anode or a cathode. When the lower electrode 104 is an anode, it is formed as a cathode, and when the lower electrode 104 is a cathode, it is formed as an anode. Here, since the lower electrode 104 is configured as an anode, the upper electrode 112 is configured as a cathode made of a material having a low work function. Among them, when the display device is a top emission type, for example, Mg is used. −
A material that transmits light, such as Ag (alloy of magnesium and silver), is used.
【００４２】以上のようにして、画素毎に、陽極となる
下部電極１０４と陰極となる上部電極１１２との間に有
機ＥＬ層１１１を挟持してなる発光素子１１３を形成す
る。また、ここでの図示は省略したが、発光素子１１３
形成後に、有機ＥＬ層１１１の劣化を防止するための発
光素子１１３の封止工程を行い、表示装置１を完成させ
る。As described above, the light emitting element 113 in which the organic EL layer 111 is sandwiched between the lower electrode 104 serving as the anode and the upper electrode 112 serving as the cathode is formed for each pixel. Although not shown here, the light emitting element 113
After the formation, the sealing process of the light emitting element 113 for preventing the deterioration of the organic EL layer 111 is performed to complete the display device 1.
【００４３】以上のような製造方法によれば、第１絶縁
膜１０５および第２絶縁膜１０６をエッチングして開口
部１０８を形成する際、下層側の第１絶縁膜１０５をウ
ェットエッチングによって等方的にエッチングしてい
る。このため、図４の要部拡大断面図に示すように、開
口部１０８の側壁底部のテーパ形状が確保される。した
がって、開口部１０８の内壁を覆う状態で形成される有
機ＥＬ層１１１及び上部電極１１２が、この開口部１０
８の開口底部で段切れすることなく、この開口底部を確
実に覆った状態で、第１絶縁膜１０５の開口端縁上に重
なるように形成される。According to the above manufacturing method, when the first insulating film 105 and the second insulating film 106 are etched to form the opening 108, the lower first insulating film 105 is isotropically etched by wet etching. Is being etched. Therefore, as shown in the enlarged cross-sectional view of the main part of FIG. 4, the tapered shape of the side wall bottom of the opening 108 is secured. Therefore, the organic EL layer 111 and the upper electrode 112 formed so as to cover the inner wall of the opening 108 are the openings 10.
8 is formed so as to overlap the opening edge of the first insulating film 105 in a state in which the opening bottom is surely covered without being cut off.
【００４４】しかも、このウェットエッチングは、第１
絶縁膜１０５の上層の第２絶縁膜１０６よりも第１絶縁
膜１０５のエッチング速度が速くなる条件で行われるた
め、第１絶縁膜１０５のエッチングは第２絶縁膜１０６
がマスクとなった状態で等方的に進行する。このため、
単層構造の絶縁膜をウェットエッチングすることによっ
て当該絶縁膜に開口部を形成する従来の方法と比較し
て、横方向へのエッチングの進行が小さく抑えられる。
したがって、横方向へのエッチングの進行のばらつきが
小さく抑えられ、下部電極１０４の側壁に達することの
ない（露出させることのない）開口部１０８を、当該下
部電極１０４上の第１絶縁膜１０５及び第２絶縁膜１０
６に形成するためのマージン（重ね合わせの余裕幅）を
縮小することができる。Moreover, this wet etching is the first
The etching of the first insulating film 105 is performed under the condition that the etching rate of the first insulating film 105 is higher than that of the second insulating film 106, which is the upper layer of the insulating film 105. Therefore, the etching of the first insulating film 105 is performed.
Progresses isotropically in the state of becoming a mask. For this reason,
As compared with the conventional method of forming an opening in the insulating film by wet-etching the insulating film having a single-layer structure, the progress of etching in the lateral direction can be suppressed to be small.
Therefore, the variation in the progress of the etching in the lateral direction is suppressed to a small level, and the opening 108 that does not reach the sidewall of the lower electrode 104 (is not exposed) is formed in the first insulating film 105 on the lower electrode 104. Second insulating film 10
It is possible to reduce the margin for forming 6 (margin width for superposition).
【００４５】この結果、各画素に占める開口部１０８の
実質的な開口幅を広げることが可能になり、図１に示し
た発光部１ａの専有面積がより大きく、高精細な表示が
可能な表示装置１を得ることができる。As a result, it is possible to widen the substantial opening width of the opening 108 occupying each pixel, the area occupied by the light emitting section 1a shown in FIG. 1 is larger, and a display capable of high-definition display is possible. The device 1 can be obtained.
【００４６】（第２実施形態）本第２実施形態において
は、第１実施形態の製造方法との異なる工程部分のみを
図示して説明する。尚、ここでの説明を省略した他の工
程は、第１実施形態と同様であることとする。また、第
１実施形態と同様の構成要素には同一の符号を付し、重
複する説明は省略する。(Second Embodiment) In the second embodiment, only the steps different from those in the manufacturing method of the first embodiment will be shown and described. The other steps, which are not described here, are the same as those in the first embodiment. Further, the same components as those of the first embodiment are designated by the same reference numerals, and the duplicate description will be omitted.
【００４７】先ず、第１実施形態において図２（１）〜
図２（３）を用いて説明した工程までを同様に行い、酸
化シリコンからなる第１絶縁膜１０５とこれよりもエッ
チング速度の遅い酸化シリコンからなる第２絶縁膜１０
６を形成し、この上部にレジストパターン１０７を形成
する。First, in the first embodiment, as shown in FIG.
The steps described with reference to FIG. 2C are similarly performed, and the first insulating film 105 made of silicon oxide and the second insulating film 10 made of silicon oxide having a slower etching rate than that of the first insulating film 105.
6 is formed, and a resist pattern 107 is formed on this.
【００４８】以上の後、図５（１）、およびこれに続く
図５（２）に示すように、レジストパターン１０７をマ
スクに用いて第２絶縁膜１０６及び第１絶縁膜１０５を
順次エッチングし、下部電極１０４に達する開口部１０
８を形成する。After that, as shown in FIG. 5A and subsequent FIG. 5B, the second insulating film 106 and the first insulating film 105 are sequentially etched using the resist pattern 107 as a mask. , The opening 10 reaching the lower electrode 104
8 is formed.
【００４９】ここでは、第２絶縁膜１０６のエッチング
が終了した後、第２絶縁膜１０６よりも第１絶縁膜１０
５のエッチングが速くなる条件で、第１絶縁膜１０５を
エッチングする。また、第１絶縁膜１０５のエッチング
は、下部電極１０４に対してエッチングのダメージが加
わることを小さく抑えるため、ウェットエッチングを行
うこととする。このためここでは、フッ酸（ＨＦ）水溶
液とフッ化アンモニウム（ＮＨ4Ｆ）水溶液との混酸を
エッチング溶液に用いて、第２絶縁膜１０６および第１
絶縁膜１０５を連続してウェットエッチングする。Here, after the etching of the second insulating film 106 is completed, the first insulating film 10 is more than the second insulating film 106.
The first insulating film 105 is etched under the condition that the etching of No. 5 becomes faster. In addition, the etching of the first insulating film 105 is performed by wet etching in order to suppress damage to the lower electrode 104 due to etching. Therefore, here, a mixed acid of an aqueous solution of hydrofluoric acid (HF) and an aqueous solution of ammonium fluoride (NH 4 F) is used as an etching solution to remove the second insulating film 106 and the first insulating film 106.
The insulating film 105 is continuously wet-etched.
【００５０】以上のようにして、第１絶縁膜１０５及び
第２絶縁膜１０６に下部電極１０４に達する開口部１０
８を形成した後、以降の工程は、第１実施形態と同様に
行う。つまり、先ず図５（３）に示すように、第２絶縁
膜１０６上のレジストパターン１０７を除去し、次いで
図５（４）に示すように有機ＥＬ層１１１および上部電
極１１２を形成し、これによって支持基板１０１上に発
光素子１１３を配列形成してなる表示装置１を得る。As described above, the openings 10 reaching the lower electrode 104 in the first insulating film 105 and the second insulating film 106.
After forming 8, the subsequent steps are performed in the same manner as in the first embodiment. That is, first, as shown in FIG. 5C, the resist pattern 107 on the second insulating film 106 is removed, and then the organic EL layer 111 and the upper electrode 112 are formed as shown in FIG. Thus, the display device 1 in which the light emitting elements 113 are arranged and formed on the supporting substrate 101 is obtained.
【００５１】以上のような第２実施形態の製造方法であ
っても、第１絶縁膜１０５および第２絶縁膜１０６をエ
ッチングして開口部１０８を形成する際、下層側の第１
絶縁膜１０５をウェットエッチングによって等方的にエ
ッチングしている。このため、第１実施形態の方法と同
様に、有機ＥＬ層１１１及び上部電極１１２が、この開
口部１０８の開口底部で段切れすることなく、第１絶縁
膜１０５の開口端縁上に重なるように形成される。Even in the manufacturing method of the second embodiment as described above, when the opening 108 is formed by etching the first insulating film 105 and the second insulating film 106, the first layer on the lower layer side is formed.
The insulating film 105 is isotropically etched by wet etching. Therefore, similar to the method of the first embodiment, the organic EL layer 111 and the upper electrode 112 are overlapped on the opening edge of the first insulating film 105 without being cut off at the opening bottom of the opening 108. Is formed.
【００５２】しかも、このウェットエッチングは、第１
絶縁膜１０５の上層の第２絶縁膜１０６よりも第１絶縁
膜１０５のエッチング速度が速くなる条件で行われるた
め、第１絶縁膜１０５のエッチングは第２絶縁膜１０６
がマスクとなった状態で等方的に進行する。このため、
第１実施形態と同様に、下部電極１０４の側壁に達する
ことのない（露出させることのない）開口部１０８を、
当該下部電極１０４上の第１絶縁膜１０５及び第２絶縁
膜１０６に形成するためのマージン（重ね合わせの余裕
幅）を小さくすることができる。Moreover, this wet etching is the first
The etching of the first insulating film 105 is performed under the condition that the etching rate of the first insulating film 105 is higher than that of the second insulating film 106, which is the upper layer of the insulating film 105. Therefore, the etching of the first insulating film 105 is performed.
Progresses isotropically in the state of becoming a mask. For this reason,
Similar to the first embodiment, the opening 108 that does not reach the sidewall of the lower electrode 104 (is not exposed) is formed.
It is possible to reduce a margin for forming the first insulating film 105 and the second insulating film 106 on the lower electrode 104 (overlap width).
【００５３】したがって、第１実施形態と同様に、各画
素に占める開口部１０８の実質的な開口幅を広げること
が可能になり、より高精細な表示が可能な表示装置１を
得ることができる。Therefore, similarly to the first embodiment, it is possible to widen the substantial opening width of the opening 108 occupying each pixel, and it is possible to obtain the display device 1 capable of high-definition display. .
【００５４】(第３実施形態）本第３実施形態において
は、第１実施形態の製造方法との異なる工程部分のみを
図示して説明する。尚、ここでの説明を省略した他の工
程は、第１実施形態と同様であることとする。また、第
１実施形態と同様の構成要素には同一の符号を付し、重
複する説明は省略する。(Third Embodiment) In the third embodiment, only steps different from those in the manufacturing method of the first embodiment will be shown and described. The other steps, which are not described here, are the same as those in the first embodiment. Further, the same components as those of the first embodiment are designated by the same reference numerals, and the duplicate description will be omitted.
【００５５】先ず、第１実施形態において図２（１）を
用いて説明した工程までを同様に行い、支持基板１０１
上に下部電極１０４を形成する。First, the steps described with reference to FIG. 2A in the first embodiment are similarly performed, and the supporting substrate 101
A lower electrode 104 is formed on top.
【００５６】その後、図６（１）に示すように、この下
部電極１０４を覆う状態で、平坦化絶縁膜１０３上に絶
縁膜２０１を形成する。この絶縁膜２０１は、例えば酸
化シリコンからなるもので、ＣＶＤ法によって膜厚８０
０ｎｍに成膜することとする。次いで、この絶縁膜２０
１上に、第１実施形態と同様のレジストパターン１０７
を形成する。尚、絶縁膜２０１は酸化シリコンからなる
膜に限定されることはなく、例えば窒化シリコンからな
る膜でも良い。この場合、この絶縁膜２０１によって、
下部電極１０４と、以降の工程で形成する上部電極との
絶縁性が確保されるように、絶縁膜２０１の材料に合わ
せて適宜絶縁膜２０１の膜厚が選択されることとする。After that, as shown in FIG. 6A, an insulating film 201 is formed on the planarizing insulating film 103 so as to cover the lower electrode 104. The insulating film 201 is made of, for example, silicon oxide and has a film thickness of 80 by the CVD method.
The film is to be formed to 0 nm. Then, this insulating film 20
1 and the same resist pattern 107 as in the first embodiment.
To form. The insulating film 201 is not limited to the film made of silicon oxide, and may be a film made of silicon nitride, for example. In this case, the insulating film 201
The film thickness of the insulating film 201 is appropriately selected according to the material of the insulating film 201 so that the insulating property between the lower electrode 104 and the upper electrode formed in a subsequent step is ensured.
【００５７】その後、図６（２）に示すように、レジス
トパターン１０７をマスクに用いて絶縁膜２０１の上層
を異方的にエッチングする。このエッチングは、ドライ
エッチングによって行うこととする。またここでは、次
に行う等方的なエッチングにおいて、絶縁膜２０１の底
部側壁に十分なテーパ形状が得られるように、下部電極
１０４上に少なくとも３００ｎｍ程度の膜厚の絶縁膜２
０１を残すこととする。ここで、十分なテーパ形状と
は、以降に形成される有機ＥＬ層１１１及び上部電極１
１２が、絶縁膜２０１に形成される開口部の開口底部で
段切れすることなく、この開口底部を確実に覆った状態
で、絶縁膜２０１の開口端縁上に重ねられる程度のテー
パ形状であることとする。After that, as shown in FIG. 6B, the upper layer of the insulating film 201 is anisotropically etched using the resist pattern 107 as a mask. This etching is performed by dry etching. In addition, here, in the next isotropic etching, the insulating film 2 having a film thickness of at least about 300 nm is formed on the lower electrode 104 so that the bottom sidewall of the insulating film 201 has a sufficient taper shape.
We will leave 01. Here, the sufficient taper shape means the organic EL layer 111 and the upper electrode 1 which are formed later.
Reference numeral 12 is a tapered shape that can be overlapped on the opening edge of the insulating film 201 in a state in which the opening bottom portion of the opening formed in the insulating film 201 is surely covered without being discontinuous. I will.
【００５８】次に、図６（３）に示すように、レジスト
パターン１０７上から、絶縁膜２０１の下層部分を等方
的にエッチングし、下部電極１０４に達する開口部１０
８を形成する。この際の等方的なエッチングは、下部電
極１０４に対してエッチングのダメージが加わることを
小さく抑えるため、ウェットエッチングを行うこととす
る。このためここでは、絶縁膜２０１を、フッ酸（Ｈ
Ｆ）水溶液とフッ化アンモニウム（ＮＨ4Ｆ）水溶液と
の混酸をエッチング溶液に用いてウェットエッチングす
ることとする。そして、エッチング終了後には、絶縁膜
２０１上のレジストパターン１０７を除去する。Next, as shown in FIG. 6C, the lower portion of the insulating film 201 is isotropically etched from above the resist pattern 107 to reach the lower electrode 104.
8 is formed. In this isotropic etching, wet etching is performed in order to suppress damage to the lower electrode 104 by etching. Therefore, here, the insulating film 201 is formed of hydrofluoric acid (H
F) Wet etching is performed using a mixed acid of an aqueous solution and an ammonium fluoride (NH 4 F) aqueous solution as an etching solution. Then, after the etching is completed, the resist pattern 107 on the insulating film 201 is removed.
【００５９】以上のようにして、絶縁膜２０１に下部電
極１０４に達する開口部１０８を形成した後、図６
（４）に示すように、第１実施形態及び第２実施形態と
同様に、有機ＥＬ層１１１および上部電極１１２を形成
し、支持基板１０１上に発光素子１１３を配列形成して
なる表示装置１を得る。After the opening 108 reaching the lower electrode 104 is formed in the insulating film 201 as described above, FIG.
As shown in (4), as in the first and second embodiments, the display device 1 in which the organic EL layer 111 and the upper electrode 112 are formed, and the light emitting elements 113 are formed in an array on the support substrate 101. To get
【００６０】以上のような第３実施形態の製造方法であ
っても、絶縁膜２０１をエッチングして開口部１０８を
形成する際、当該絶縁膜２０１の下層をウェットエッチ
ングによって等方的にエッチングしている。このため、
第１実施形態の方法と同様に、有機ＥＬ層１１１及び上
部電極１１２が、この開口部１０８の開口底部で段切れ
することなく、絶縁膜２０１の開口端縁上に重なるよう
に形成される。Even in the manufacturing method of the third embodiment as described above, when the insulating film 201 is etched to form the opening 108, the lower layer of the insulating film 201 is isotropically etched by wet etching. ing. For this reason,
Similar to the method of the first embodiment, the organic EL layer 111 and the upper electrode 112 are formed so as to overlap the opening edge of the insulating film 201 without being cut off at the opening bottom of the opening 108.
【００６１】また、絶縁膜２０１の上層は、異方的にエ
ッチングされるため、このエッチングにおいては横方向
へのエッチングの進行が抑えられる。このため、絶縁膜
２０１の上層から下層までを全てウェットエッチングす
ることによって、絶縁膜２０１に開口部を形成する従来
の方法と比較して、横方向へのエッチングの進行が小さ
く抑えられる。したがって、第１実施形態および第２実
施形態と同様に、下部電極１０４の側壁に達することの
ない（露出させることのない）開口部１０８を、当該下
部電極１０４上の絶縁膜２０１に形成するためのマージ
ン（重ね合わせの余裕幅）を小さくすることができる。Since the upper layer of the insulating film 201 is anisotropically etched, the progress of the etching in the lateral direction is suppressed in this etching. Therefore, by performing wet etching from the upper layer to the lower layer of the insulating film 201, the progress of the etching in the lateral direction can be suppressed smaller than in the conventional method of forming the opening in the insulating film 201. Therefore, as in the first and second embodiments, in order to form the opening 108 that does not reach (expose) the sidewall of the lower electrode 104 in the insulating film 201 on the lower electrode 104. The margin (margin margin) can be reduced.
【００６２】この結果、第１実施形態および第２実施形
態と同様に、各画素に占める開口部１０８の実質的な開
口幅を広げることが可能になり、より高精細な表示が可
能な表示装置１を得ることができる。As a result, as in the first and second embodiments, it is possible to widen the substantial opening width of the opening 108 occupying each pixel, and a display device capable of higher-definition display. 1 can be obtained.
【００６３】尚、以上の各実施形態においては、等方的
なエッチングとしてウェットエッチングを行う場合を説
明した。しかし、下部電極１０４に対するダメージや下
部電極１０４の特性の変動を考慮する必要のない場合に
は、この等方的なエッチングはウェットエッチングに限
定されることはなく、ドライエッチングによる等方的な
エッチングであっても良い。In each of the above embodiments, the case of performing wet etching as isotropic etching has been described. However, if it is not necessary to consider damage to the lower electrode 104 and fluctuations in the characteristics of the lower electrode 104, this isotropic etching is not limited to wet etching, and isotropic etching by dry etching is not limited. May be
【００６４】また、以上の各実施形態においては、発光
素子の構成を単色の有機ＥＬ素子にしているが、有機Ｅ
Ｌ層の形成工程を複数回繰り返す事によりＲＧＢの揃っ
たフルカラーの有機ＥＬ素子を用いたディスプレイにも
適用できる。また、以上の実施形態では、支持基板１０
１上にＴＦＴ（thin film transistor）を設け、このＴ
ＦＴに下部電極を接続させたアクティブマトリックス型
の表示装置に本発明を適用した場合を説明した。このた
め、上部電極はベタ膜として形成した。しかし本発明
は、これに限定されることはなく、例えばストライプ状
に配列形成された下部電極に対して複数本の上部電極を
直交させる状態でストライプ状に配列形成させたパッシ
ブマトリックス方の表示装置にも適用可能である。ま
た、下部電極及び上部電極の形状もストライプ状に限定
されることはなく、多種多様な形状の微細なパターンで
形成しても良い。In each of the above embodiments, the structure of the light emitting element is a monochromatic organic EL element.
By repeating the process of forming the L layer a plurality of times, it can be applied to a display using a full-color organic EL element with uniform RGB. Further, in the above embodiment, the support substrate 10
TFT (thin film transistor) is provided on the
The case where the present invention is applied to the active matrix type display device in which the lower electrode is connected to the FT has been described. Therefore, the upper electrode is formed as a solid film. However, the present invention is not limited to this, and for example, a passive matrix display device in which a plurality of upper electrodes are arranged in a stripe shape in a state where the lower electrodes arranged in a stripe shape are orthogonal to each other. It is also applicable to. Further, the shape of the lower electrode and the upper electrode is not limited to the stripe shape, and may be formed in a fine pattern having various shapes.
【００６５】[0065]
【発明の効果】以上説明したように本発明の表示装置の
製造方法及び表示装置によれば、発光部となる開口部を
絶縁膜に形成する際、プロセス（エッチング）のばらつ
きに対するマージンを小さくすることが可能になる。し
たがって、このマージンを縮小した分だけ開口部の開口
幅を大きく設定することができ、各画素に占める発光面
積率（開口率）を拡大することができる。この結果、表
示装置の高精細化を達成することが可能になる。As described above, according to the method of manufacturing a display device and the display device of the present invention, when forming an opening serving as a light emitting portion in an insulating film, a margin for process (etching) variation is reduced. It will be possible. Therefore, it is possible to set the opening width of the opening larger by the amount corresponding to the reduction of this margin, and it is possible to increase the light emitting area ratio (aperture ratio) occupied in each pixel. As a result, high definition of the display device can be achieved.
【図１】本発明を適用する表示装置の一例を示す斜視図
である。FIG. 1 is a perspective view showing an example of a display device to which the present invention is applied.
【図２】第１実施形態における表示装置の製造を説明す
るための断面図工程図（その１）である。FIG. 2 is a cross-sectional process diagram (1) for explaining the manufacture of the display device according to the first embodiment.
【図３】第１実施形態における表示装置の製造を説明す
るための断面図工程図（その２）である。FIG. 3 is a cross-sectional process diagram (2) for explaining the manufacture of the display device according to the first embodiment.
【図４】第１実施形態の表示装置の要部拡大断面図であ
る。FIG. 4 is an enlarged cross-sectional view of a main part of the display device according to the first embodiment.
【図５】第２実施形態における表示装置の製造を説明す
るための断面工程図である。FIG. 5 is a cross-sectional process diagram for explaining the manufacture of the display device according to the second embodiment.
【図６】第３実施形態における表示装置の製造を説明す
るための断面工程図である。FIG. 6 is a sectional process diagram for explaining the manufacture of the display device according to the third embodiment.
【図７】有機ＥＬ素子のエネルギーバンド図である。FIG. 7 is an energy band diagram of an organic EL element.
【図８】従来の表示装置の一例を説明するための要部拡
大断面図である。FIG. 8 is an enlarged sectional view of an essential part for explaining an example of a conventional display device.
１…表示装置、１０１…支持基板、１０４…下部電極、
１０５…第１絶縁膜、１０６…第２絶縁膜、１１１…有
機ＥＬ層（発光層）、１１２…上部電極、１１３…発光
素子、２０１…絶縁膜1 ... Display device, 101 ... Support substrate, 104 ... Lower electrode,
105 ... 1st insulating film, 106 ... 2nd insulating film, 111 ... Organic EL layer (light emitting layer), 112 ... Upper electrode, 113 ... Light emitting element, 201 ... Insulating film
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3K007 AB02 AB18 BA06 DA01 DB03 EB00 FA01 5C094 AA05 AA10 AA43 BA03 BA27 CA19 DA13 DA15 DB04 EA04 EA07 FA01 FA02 FB01 FB02 FB15 FB20 GB10 5G435 AA03 AA17 BB05 CC09 HH14 HH20 KK05 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 3K007 AB02 AB18 BA06 DA01 DB03 EB00 FA01 5C094 AA05 AA10 AA43 BA03 BA27 CA19 DA13 DA15 DB04 EA04 EA07 FA01 FA02 FB01 FB02 FB15 FB20 GB10 5G435 AA03 AA17 BB05 CC09 HH14 HH20 KK05
Claims (5)
覆う状態で当該基板上に絶縁膜を形成する工程と、前記
絶縁膜に前記下部電極に達する開口部を形成する工程
と、前記開口部から露出した前記下部電極上を完全に覆
う状態で発光層を形成する工程と、前記発光層の上方に
上部電極を形成する工程とを行う表示装置の製造方法に
おいて、 前記絶縁膜を形成する工程では、第１絶縁膜とその上層
の第２絶縁膜とからなる積層構造の絶縁膜を形成し、 前記絶縁膜に開口部を形成する工程では、当該絶縁膜上
に形成したレジストパターンをマスクにして前記第２絶
縁膜をエッチングした後、当該第２絶縁膜よりも前記第
１絶縁膜のエッチング速度が速くなる条件で当該第１絶
縁膜を等方的にエッチングすることを特徴とする表示装
置の製造方法。1. A step of forming an insulating film on a substrate while covering a patterned lower electrode, a step of forming an opening in the insulating film to reach the lower electrode, and the opening. A method of manufacturing a display device, comprising: a step of forming a light emitting layer in a state of completely covering the lower electrode exposed from a step; and a step of forming an upper electrode above the light emitting layer, the step of forming the insulating film. Then, in the step of forming an insulating film having a laminated structure composed of the first insulating film and the second insulating film above it, and forming the opening in the insulating film, the resist pattern formed on the insulating film is used as a mask. After the second insulating film is etched by etching, the first insulating film is isotropically etched under a condition that the etching rate of the first insulating film is faster than that of the second insulating film. Manufacturing method
覆う状態で当該基板上に絶縁膜を形成する工程と、前記
絶縁膜に前記下部電極に達する開口部を形成する工程
と、前記開口部から露出した前記下部電極上を完全に覆
う状態で発光層を形成する工程と、前記発光層の上方に
上部電極を形成する工程とを行う表示装置の製造方法に
おいて、 前記絶縁膜に開口部を形成する工程では、当該絶縁膜上
に形成したレジストパターンをマスクにして、当該絶縁
膜の上層部分を異方的にエッチングした後、当該絶縁膜
の下層を等方的にエッチングすることを特徴とする表示
装置の製造方法。2. A step of forming an insulating film on the substrate while covering the lower electrode patterned on the substrate, a step of forming an opening in the insulating film to reach the lower electrode, and the opening. In the method for manufacturing a display device, which comprises a step of forming a light emitting layer in a state of completely covering the lower electrode exposed from the above, and a step of forming an upper electrode above the light emitting layer, an opening is formed in the insulating film. In the step of forming, the resist pattern formed on the insulating film is used as a mask to anisotropically etch the upper layer portion of the insulating film, and then the lower layer of the insulating film is isotropically etched. Method for manufacturing display device.
と、当該下部電極を露出させる開口部を有すると共に当
該下部電極の周縁部分を覆う状態で基板上に設けられた
絶縁膜と、前記開口部から露出した前記下部電極上を完
全に覆う状態で設けられた発光層と、当該発光層の上方
に設けられた上部電極とを備えた表示装置において、 前記絶縁膜は、第１絶縁膜と、当該第１絶縁膜上に設け
られ当該第１絶縁膜よりもエッチング速度が遅い第２絶
縁膜とで構成され、少なくとも当該第１絶縁膜部分にお
ける前記開口部の側壁がテーパ形状に形成されているこ
とを特徴とする表示装置。3. An insulating film having a lower electrode patterned on a substrate, an opening exposing the lower electrode, and an insulating film provided on the substrate in a state of covering a peripheral portion of the lower electrode, and the opening. In a display device including a light emitting layer provided in a state of completely covering the lower electrode exposed from, and an upper electrode provided above the light emitting layer, the insulating film is a first insulating film, A second insulating film provided on the first insulating film and having an etching rate slower than that of the first insulating film, and at least a sidewall of the opening in the first insulating film portion is formed in a tapered shape. A display device characterized by the above.
されていることを特等とする表示装置。4. The display device according to claim 3, wherein the first insulating film and the second insulating film are made of different materials.
成膜された同一材料で構成されていることを特等とする
表示装置。5. The display device according to claim 3, wherein the first insulating film and the second insulating film are made of the same material formed under different film forming conditions. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001189335A JP2003007460A (en) | 2001-06-22 | 2001-06-22 | Method for manufacturing display equipment, and display equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001189335A JP2003007460A (en) | 2001-06-22 | 2001-06-22 | Method for manufacturing display equipment, and display equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007460A true JP2003007460A (en) | 2003-01-10 |
Family
ID=19028277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001189335A Pending JP2003007460A (en) | 2001-06-22 | 2001-06-22 | Method for manufacturing display equipment, and display equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007460A (en) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024573A (en) * | 2004-07-09 | 2006-01-26 | Au Optronics Corp | Electroluminescent display |
| JP2007220656A (en) * | 2006-01-18 | 2007-08-30 | Toppan Printing Co Ltd | Organic electroluminescent element and its manufacturing method |
| US7301168B2 (en) | 2005-03-04 | 2007-11-27 | Samsung Electronics Co., Ltd. | Organic light emitting diode display and manufacturing method with partition and emission regions to improve emission characteristics |
| WO2010092798A1 (en) * | 2009-02-10 | 2010-08-19 | パナソニック株式会社 | Method for manufacturing light-emitting element, light-emitting element, method for manufacturing light-emitting device, and light-emitting device |
| CN102945855A (en) * | 2012-11-13 | 2013-02-27 | 京东方科技集团股份有限公司 | Luminescent display backplate, display device and preparation method of pixel definition layer |
| US8563994B2 (en) | 2010-08-06 | 2013-10-22 | Panasonic Corporation | Light-emitting element, display device, and method for producing light-emitting element |
| US8664669B2 (en) | 2010-06-24 | 2014-03-04 | Panasonic Corporation | Organic EL element, display apparatus, and light-emitting apparatus |
| US8703530B2 (en) | 2010-06-24 | 2014-04-22 | Panasonic Corporation | Method for producing organic EL element, display device, light-emitting apparatus, and ultraviolet irradiation device |
| US8829510B2 (en) | 2011-02-23 | 2014-09-09 | Panasonic Corporation | Organic electroluminescence display panel and organic electroluminescence display device |
| US8852977B2 (en) | 2010-08-06 | 2014-10-07 | Panasonic Corporation | Method for producing light-emitting elements |
| US8866160B2 (en) | 2009-02-10 | 2014-10-21 | Panasonic Corporation | Light-emitting element, device, and manufacturing method including a charge injection layer having a recess for suppressing uneven luminance |
| US8872164B2 (en) | 2009-08-19 | 2014-10-28 | Panasonic Corporation | Organic el element |
| US8884281B2 (en) | 2011-01-21 | 2014-11-11 | Panasonic Corporation | Organic EL element |
| US8884276B2 (en) | 2011-05-11 | 2014-11-11 | Panasonic Corporation | Organic EL display panel and organic EL display apparatus |
| US8890174B2 (en) | 2009-02-10 | 2014-11-18 | Panasonic Corporation | Light-emitting element including a charge injection transport layer that includes a dissolvable metal compound, and display device and method for manufacturing thereof |
| US8890129B2 (en) | 2010-08-06 | 2014-11-18 | Panasonic Corporation | Light emitting device, light emitting apparatus provided with a light emitting device, and method of manufacturing a light emitting device |
| US8921838B2 (en) | 2010-08-06 | 2014-12-30 | Panasonic Corporation | Light emitting element, method for manufacturing same, and light emitting device |
| US8927976B2 (en) | 2010-08-06 | 2015-01-06 | Panasonic Corporation | Organic EL element and production method for same |
| US8927975B2 (en) | 2010-08-06 | 2015-01-06 | Panasonic Corporation | Light emitting element, method for manufacturing same, and light emitting device |
| US8946693B2 (en) | 2010-08-06 | 2015-02-03 | Panasonic Corporation | Organic EL element, display device, and light-emitting device |
| US8981361B2 (en) | 2011-02-25 | 2015-03-17 | Panasonic Corporation | Organic electroluminescence display panel with tungsten oxide containing hole injection layer that electrically connects electrode to auxiliary wiring, and organic electroluminescence display device |
| US8999832B2 (en) | 2010-08-06 | 2015-04-07 | Panasonic Corporation | Organic EL element |
| US9012897B2 (en) | 2010-08-06 | 2015-04-21 | Panasonic Corporation | Organic EL element, display device, and light-emitting device |
| US9012896B2 (en) | 2010-08-06 | 2015-04-21 | Panasonic Corporation | Organic EL element |
| US9029843B2 (en) | 2010-08-06 | 2015-05-12 | Joled Inc. | Organic electroluminescence element |
| US9029842B2 (en) | 2010-08-06 | 2015-05-12 | Joled Inc. | Organic electroluminescence element and method of manufacturing thereof |
| US9048448B2 (en) | 2010-08-06 | 2015-06-02 | Joled Inc. | Organic electroluminescence element and method of manufacturing thereof |
| US9130187B2 (en) | 2010-08-06 | 2015-09-08 | Joled Inc. | Organic EL element, display device, and light-emitting device |
| WO2016086728A1 (en) * | 2014-12-04 | 2016-06-09 | 京东方科技集团股份有限公司 | Pixel definition layer and manufacturing method therefor, display panel and display device |
| US9490445B2 (en) | 2010-07-30 | 2016-11-08 | Joled Inc. | Organic el element, organic el panel, organic el light-emitting apparatus, organic el display apparatus, and method of manufacturing organic el element |
| US9843010B2 (en) | 2010-08-06 | 2017-12-12 | Joled Inc. | Light-emitting element, light-emitting device provided with light-emitting element, and light-emitting element production method |
-
2001
- 2001-06-22 JP JP2001189335A patent/JP2003007460A/en active Pending
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024573A (en) * | 2004-07-09 | 2006-01-26 | Au Optronics Corp | Electroluminescent display |
| US7301168B2 (en) | 2005-03-04 | 2007-11-27 | Samsung Electronics Co., Ltd. | Organic light emitting diode display and manufacturing method with partition and emission regions to improve emission characteristics |
| JP2007220656A (en) * | 2006-01-18 | 2007-08-30 | Toppan Printing Co Ltd | Organic electroluminescent element and its manufacturing method |
| US8890173B2 (en) | 2009-02-10 | 2014-11-18 | Panasonic Corporation | Light-emitting element including a charge injection transport layer having a recess portion for accumulating ink, and display device and method for manufacturing thereof |
| JP5336524B2 (en) * | 2009-02-10 | 2013-11-06 | パナソニック株式会社 | LIGHT EMITTING DEVICE MANUFACTURING METHOD AND LIGHT EMITTING ELEMENT, AND LIGHT EMITTING DEVICE MANUFACTURING METHOD AND LIGHT EMITTING DEVICE |
| WO2010092798A1 (en) * | 2009-02-10 | 2010-08-19 | パナソニック株式会社 | Method for manufacturing light-emitting element, light-emitting element, method for manufacturing light-emitting device, and light-emitting device |
| US8890174B2 (en) | 2009-02-10 | 2014-11-18 | Panasonic Corporation | Light-emitting element including a charge injection transport layer that includes a dissolvable metal compound, and display device and method for manufacturing thereof |
| US8866160B2 (en) | 2009-02-10 | 2014-10-21 | Panasonic Corporation | Light-emitting element, device, and manufacturing method including a charge injection layer having a recess for suppressing uneven luminance |
| US8822246B2 (en) | 2009-02-10 | 2014-09-02 | Panasonic Corporation | Method for manufacturing a light-emitting element including a protective film for a charge injection layer |
| US8872164B2 (en) | 2009-08-19 | 2014-10-28 | Panasonic Corporation | Organic el element |
| US8703530B2 (en) | 2010-06-24 | 2014-04-22 | Panasonic Corporation | Method for producing organic EL element, display device, light-emitting apparatus, and ultraviolet irradiation device |
| US8664669B2 (en) | 2010-06-24 | 2014-03-04 | Panasonic Corporation | Organic EL element, display apparatus, and light-emitting apparatus |
| US9490445B2 (en) | 2010-07-30 | 2016-11-08 | Joled Inc. | Organic el element, organic el panel, organic el light-emitting apparatus, organic el display apparatus, and method of manufacturing organic el element |
| US8999832B2 (en) | 2010-08-06 | 2015-04-07 | Panasonic Corporation | Organic EL element |
| US8852977B2 (en) | 2010-08-06 | 2014-10-07 | Panasonic Corporation | Method for producing light-emitting elements |
| US8921838B2 (en) | 2010-08-06 | 2014-12-30 | Panasonic Corporation | Light emitting element, method for manufacturing same, and light emitting device |
| US8927976B2 (en) | 2010-08-06 | 2015-01-06 | Panasonic Corporation | Organic EL element and production method for same |
| US8890129B2 (en) | 2010-08-06 | 2014-11-18 | Panasonic Corporation | Light emitting device, light emitting apparatus provided with a light emitting device, and method of manufacturing a light emitting device |
| US8563994B2 (en) | 2010-08-06 | 2013-10-22 | Panasonic Corporation | Light-emitting element, display device, and method for producing light-emitting element |
| US9843010B2 (en) | 2010-08-06 | 2017-12-12 | Joled Inc. | Light-emitting element, light-emitting device provided with light-emitting element, and light-emitting element production method |
| US9029842B2 (en) | 2010-08-06 | 2015-05-12 | Joled Inc. | Organic electroluminescence element and method of manufacturing thereof |
| US8946693B2 (en) | 2010-08-06 | 2015-02-03 | Panasonic Corporation | Organic EL element, display device, and light-emitting device |
| US9130187B2 (en) | 2010-08-06 | 2015-09-08 | Joled Inc. | Organic EL element, display device, and light-emitting device |
| US8927975B2 (en) | 2010-08-06 | 2015-01-06 | Panasonic Corporation | Light emitting element, method for manufacturing same, and light emitting device |
| US9048448B2 (en) | 2010-08-06 | 2015-06-02 | Joled Inc. | Organic electroluminescence element and method of manufacturing thereof |
| US9012897B2 (en) | 2010-08-06 | 2015-04-21 | Panasonic Corporation | Organic EL element, display device, and light-emitting device |
| US9012896B2 (en) | 2010-08-06 | 2015-04-21 | Panasonic Corporation | Organic EL element |
| US9029843B2 (en) | 2010-08-06 | 2015-05-12 | Joled Inc. | Organic electroluminescence element |
| US8884281B2 (en) | 2011-01-21 | 2014-11-11 | Panasonic Corporation | Organic EL element |
| US8829510B2 (en) | 2011-02-23 | 2014-09-09 | Panasonic Corporation | Organic electroluminescence display panel and organic electroluminescence display device |
| US8981361B2 (en) | 2011-02-25 | 2015-03-17 | Panasonic Corporation | Organic electroluminescence display panel with tungsten oxide containing hole injection layer that electrically connects electrode to auxiliary wiring, and organic electroluminescence display device |
| US8884276B2 (en) | 2011-05-11 | 2014-11-11 | Panasonic Corporation | Organic EL display panel and organic EL display apparatus |
| US9065001B2 (en) | 2012-11-13 | 2015-06-23 | Boe Technology Group Co., Ltd. | Light-emitting display backplane, display device and manufacturing method of pixel define layer |
| EP4012780A1 (en) * | 2012-11-13 | 2022-06-15 | BOE Technology Group Co., Ltd. | Light-emitting display backplane, display device and manufacturing method of pixel define layer |
| CN102945855A (en) * | 2012-11-13 | 2013-02-27 | 京东方科技集团股份有限公司 | Luminescent display backplate, display device and preparation method of pixel definition layer |
| EP2731139A3 (en) * | 2012-11-13 | 2018-01-03 | Boe Technology Group Co. Ltd. | Light-emitting display backplane, display device and manufacturing method of pixel define layer |
| WO2016086728A1 (en) * | 2014-12-04 | 2016-06-09 | 京东方科技集团股份有限公司 | Pixel definition layer and manufacturing method therefor, display panel and display device |
| US9653526B2 (en) | 2014-12-04 | 2017-05-16 | Boe Technology Group Co., Ltd. | Pixel defining layer and manufacturing method thereof, display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003007460A (en) | Method for manufacturing display equipment, and display equipment | |
| JP4690187B2 (en) | Organic light emitting display device and method for manufacturing the same | |
| US7718452B2 (en) | Display apparatus and method of manufacturing the same | |
| US9245937B2 (en) | Thin film transistor substrates, display devices and methods of manufacturing display devices | |
| KR100782461B1 (en) | TFT Panel and Method of fabricating the same and Organic Light Emitting Device with the same | |
| KR100579182B1 (en) | Methode of fabricating OELDOrganic Electro Luminescence Display | |
| US7615922B2 (en) | Electro-luminescent display device and method for fabricating the same | |
| JP2003257662A (en) | Electroluminescence display device and its manufacturing method | |
| JP2007280963A (en) | Full color organic electroluminescence display element | |
| KR20140142627A (en) | Organic luminescence emitting display device and method for manufacturing the same | |
| KR20140143636A (en) | Organic luminescence emitting display device and method for manufacturing the same | |
| JP2003017273A (en) | Display device and its manufacturing method | |
| JP2001356711A (en) | Display device | |
| US9337211B2 (en) | Backplane of flat panel display and method of manufacturing the same | |
| KR102460997B1 (en) | Display substrate, methods of manufacturing the same and display devices including the same | |
| JP4145857B2 (en) | Active matrix organic light emitting display device and method for manufacturing the same | |
| US20110001139A1 (en) | Organic light emitting diode display device and method of fabricating the same | |
| JP2001110566A (en) | Manufacturing process for el display apparatus | |
| KR101236427B1 (en) | Method of manufacturing gate insulator and thin film transistor adopting the insulator | |
| KR100611155B1 (en) | Organic Electro Luminescence Display and method of fabricating the same | |
| JP2008140735A (en) | Organic electroluminescent display, and manufacturing method thereof | |
| TWI553846B (en) | Organic light emitting display device and method for manufacturing the same | |
| US7705532B2 (en) | Dual plate type organic electroluminescent device and method of fabricating the same | |
| KR100623716B1 (en) | organic electro-luminescence display and method for fabricating of the same | |
| KR100490351B1 (en) | The organic electro-luminescence device and method for fabricating of the same |