JP2002526869A - Method of manufacturing a transport element for an IC module for mounting in a chip card - Google Patents

Method of manufacturing a transport element for an IC module for mounting in a chip card

Info

Publication number
JP2002526869A
JP2002526869A JP2000575078A JP2000575078A JP2002526869A JP 2002526869 A JP2002526869 A JP 2002526869A JP 2000575078 A JP2000575078 A JP 2000575078A JP 2000575078 A JP2000575078 A JP 2000575078A JP 2002526869 A JP2002526869 A JP 2002526869A
Authority
JP
Japan
Prior art keywords
module
synthetic resin
resin substrate
contacts
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000575078A
Other languages
Japanese (ja)
Inventor
メデルスキ・ゲルト
ファナシュ・ロータル
Original Assignee
オルガ・カルテンズュステーメ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7883345&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2002526869(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by オルガ・カルテンズュステーメ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング filed Critical オルガ・カルテンズュステーメ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング
Publication of JP2002526869A publication Critical patent/JP2002526869A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 本発明は、チップカード（１）内に取付けるためのこのＩＣモジュール（７）用のこの搬送要素（４）を製造する方法に関する。この場合、１つの搬送要素（４）が１枚の電気絶縁性の合成樹脂基板（１０）上に電導性の複数の接触面（５）を有し、これらの接触面（５）が１つのＩＣモジュール（７）に対応する複数の接点（８）に電導的に接続されている。この場合、第１ステップで、ＩＣモジュール（７）の複数の接点（８）に一致する複数のホール（１１）が、合成樹脂基板 (１０) に形成され、（ｂ）第２のステップで、これらの接点（８）がこの合成樹脂基板（１０）内のこれらのホール（１１）に対して位置を精確にして配置されているように、このＩＣモジュール（７）がこの合成樹脂基板（１０）上のこれらの接点（８）を有するこのＩＣモジュール（７）の面に固定され、（ｃ）第３のステップで、レジストマスク（１２）を使用しながら、複数の電導性の接続部（２０）が、この合成樹脂基板（１０）内のこれらのホール（１１）貫通してこのＩＣモジュール（７）の接点（８）まで形成されると同時に、電導性の接触面（５）が、このレジストマスク（１２）でマスクされなかったこの合成樹脂基板（１０）の領域（１３）上へガス相から金属を析出することによってか又は電導性のペースト／溶液を塗布することによって形成される。 The present invention relates to a method of manufacturing this transport element (4) for this IC module (7) for mounting in a chip card (1). In this case, one transport element (4) has a plurality of conductive contact surfaces (5) on one electrically insulating synthetic resin substrate (10), and these contact surfaces (5) are one It is electrically connected to a plurality of contacts (8) corresponding to the IC module (7). In this case, in the first step, a plurality of holes (11) corresponding to the plurality of contacts (8) of the IC module (7) are formed in the synthetic resin substrate (10), and (b) in the second step, The IC module (7) is mounted on the synthetic resin substrate (10) so that these contacts (8) are positioned precisely with respect to the holes (11) in the synthetic resin substrate (10). A) fixed on the surface of this IC module (7) with these contacts (8) on it, and (c) in a third step, using a resist mask (12), a plurality of conductive connections (8). 20) are formed through the holes (11) in the synthetic resin substrate (10) to the contacts (8) of the IC module (7), and at the same time, the conductive contact surface (5) is Unless masked by this resist mask (12) It is formed by depositing a metal from the gas phase onto the region (13) of the synthetic resin substrate (10) or by applying a conductive paste / solution.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】 本発明は、チップカード内に取付けるためのＩＣモジュール用の搬送要素を製
造する方法に関する。The present invention relates to a method for manufacturing a transport element for an IC module for mounting in a chip card.

【０００２】 通常、チップカードは、ＩＣモジュール（半導体チップ）が内蔵されている独
立した搬送要素を有する。上面に電導性の接触面が存在するこの搬送要素（チッ
プモジュールとも言う）は、カード本体の袋小路状の空洞部内に組込まれる。In general, a chip card has an independent transport element in which an IC module (semiconductor chip) is built. This transport element (also referred to as a chip module) having an electrically conductive contact surface on its upper surface is incorporated into a blind lane cavity of the card body.

【０００３】 搬送要素上に存在し、ＩＣモジュールの複数の接触点に接続されているこれら
の接触面は、エネルギーの供給及び対応するデータ交換器（チップカード読取器
）との交信に使用される。[0003] These contact surfaces present on the transport element and connected to a plurality of contact points of the IC module are used for supplying energy and for communicating with the corresponding data exchanger (chip card reader). .

【０００４】 このような搬送要素は、ドイツ連邦共和国特許発明第 30 29 667号明細書から
公知である。この搬送要素の製造では、合成樹脂基板が使用される。接触面とし
て作用する金属被膜部がこの合成樹脂基板上にその片面で配置されている。これ
らの金属被膜部はめっき的に被覆される。ＩＣモジュールが、この合成樹脂基板
上の又はこの合成樹脂基板の窓内の金属被膜部上に直接固定される；つまり、そ
の側面には接点が存在しない。すなわち、これらの接点は、この合成樹脂基板及
びこれらの接触面の反対側に配置されている。これらの接触面と接点との間は、
いわゆるワイヤーボンディング法で純金の細い導線を介して電導的に接続されて
いる。この目的のために、この合成樹脂基板はアクセス窓を有する。その結果、
これらの金属接触面の裏面の一部が、この金の細い導線を接触させるために露出
している。引続き、このＩＣモジュールと金の細い導線は、保護する封止用コン
パウンドで封止され、破損しやすいこれらの金の細い線とこのＩＣモジュールを
保護する。[0004] Such a conveying element is known from DE 30 29 667. In the production of the transport element, a synthetic resin substrate is used. A metal coating portion acting as a contact surface is disposed on one side of the synthetic resin substrate. These metal coating portions are covered by plating. The IC module is fixed directly onto the metal substrate on the plastic substrate or in the window of the plastic substrate; that is, there are no contacts on its side. That is, these contacts are arranged on the opposite side of the synthetic resin substrate and these contact surfaces. Between these contact surfaces and contacts,
The wires are electrically connected by a so-called wire bonding method via thin wires of pure gold. For this purpose, the synthetic resin substrate has an access window. as a result,
A portion of the back surface of these metal contact surfaces is exposed for contacting the thin gold wire. Subsequently, the IC module and the fine gold wire are sealed with a protective encapsulating compound to protect the delicate gold fine wire and the IC module.

【０００５】 しかしながら、このドイツ連邦共和国特許発明第 30 29 667号明細書によるこ
のような搬送要素には幾つかの欠点があった。すなわち、接触面を形成するため
には、まず、金属被膜部が多数の析出ステップとエッチングステップで合成樹脂
基板上にめっき的に被覆される必要がある。このときに使用されるめっき浴は、
その廃液処理時に大きな環境問題を呈する。However, such a conveying element according to DE 30 29 667 has several disadvantages. That is, in order to form the contact surface, first, the metal film portion needs to be plated on the synthetic resin substrate in a number of deposition steps and etching steps. The plating bath used at this time is
It presents a major environmental problem during waste liquid treatment.

【０００６】 しかも、ワイヤーボンディング処理は、非常に経費がかかり、時間を多く要し
、そしてそれに応じて高価である。[0006] Moreover, the wire bonding process is very expensive, time consuming and correspondingly expensive.

【０００７】 さらに、このような搬送要素の高さが構造上比較的大きいので、すなわちＩＣ
モジュールの接点と接触面との間の金の細い導線が大きな輪に形成されているの
で、所定の曲率半径が大きくなる。このことは欠点である。何故なら、搬送要素
が取付けられるカード本体の厚さが 0,76mm と比較的薄いからである。構造寸法
の高い搬送要素は、このカード本体内にそれに応じて奥ゆきのある空洞部を必要
とする。また、その結果として、このカード本体の残りの厚さがこの空洞部の範
囲内で非常に薄い。この空洞部の範囲内のその薄い残りのカードの厚さは、これ
らのカード本体の加圧時にさらに問題となる。何故なら、これらのカード本体は
、その袋小路状の空洞部の範囲内で容易に変形可能だからである。Furthermore, since the height of such a transport element is relatively large structurally,
The predetermined radius of curvature is large because the thin gold wire between the contact and the contact surface of the module is formed in a large loop. This is a disadvantage. This is because the card body on which the transport element is mounted has a relatively small thickness of 0.76 mm. Transport elements of high structural dimensions require a correspondingly deep cavity in the card body. Also, as a result, the remaining thickness of the card body is very thin within the cavity. The thickness of the thin remaining card within this cavity is even more problematic when pressing these card bodies. This is because these card bodies can be easily deformed within the dead end cavity.

【０００８】 本発明の課題は、チップカード内で使用するＩＣモジュール用の搬送要素を簡
単にかつ廉価に製造可能な方法を提供することにある。しかも、このとき、構造
寸法の非常に低い搬送要素が、この方法によって実現される。It is an object of the present invention to provide a method for easily and inexpensively manufacturing a transport element for an IC module used in a chip card. Moreover, a transport element with very low structural dimensions is then realized by this method.

【０００９】 この課題は、本発明により、第１のステップで複数のホールを有する合成樹脂
基板が金属被膜部なしに形成され、この合成樹脂基板が、これらのホールがＩＣ
モジュールの複数の接点に一致することによって解決される。次いで、第２のス
テップで、これらの接点がこの合成樹脂基板内のこれらのホールに対して位置を
精確にして配置されているように、このＩＣモジュールがこの合成樹脂基板上の
これらの接点を有するこのＩＣモジュールの面に固定される。次いで、第３のス
テップで、電導性の接触面が、このレジストマスクでマスクされなかったこの合
成樹脂基板の領域上へレジストマスクを使用してガス相（真空蒸着）から金属を
析出することによって形成される。同様に、このＩＣモジュールの接点に達する
電導性の接続部も、この合成樹脂基板内のこれらのホールづたいに貫通して形成
される（請求項１）。According to the present invention, according to the present invention, in a first step, a synthetic resin substrate having a plurality of holes is formed without a metal film portion.
Resolved by matching multiple contacts on the module. Then, in a second step, the IC module removes these contacts on the plastic substrate so that the contacts are precisely located with respect to the holes in the plastic substrate. Is fixed to the surface of the IC module. Then, in a third step, an electrically conductive contact surface is deposited on the area of the synthetic resin substrate not masked by the resist mask by depositing a metal from the gas phase (vacuum deposition) using the resist mask. It is formed. Similarly, a conductive connecting portion reaching the contact point of the IC module is formed to penetrate through these holes in the synthetic resin substrate (claim 1).

【００１０】 金属を真空蒸着する代わりに、本発明により、レジストマスクを使用しながら
このレジストマスクでマスクされなかった合成樹脂基板の領域上へ電導性のペー
スト又は溶液を塗布することによって、複数の電導性の接触面及びこれらの接触
面と複数の接点との間の接続部を形成することが（請求項２に関係なく）提唱さ
れている。次いで、このペースト又は溶液は、その塗布後に硬化される。Instead of vacuum depositing a metal, the present invention allows a plurality of conductive pastes or solutions to be applied to areas of the synthetic resin substrate that were not masked by the resist mask using a resist mask. It has been proposed (regardless of claim 2) to form electrically conductive contact surfaces and connections between these contact surfaces and the plurality of contacts. This paste or solution is then cured after its application.

【００１１】 チップカード内で使用するＩＣモジュール用の搬送要素を製造する本発明の方
法には、一方では複数の電導性の接触面及びこれらの接触面と複数の接点との間
の接続部が１回のステップで形成されるという有利な効果がある。合成樹脂基板
上に接触面を形成する高価で環境を悪化させるめっきは、もはや必要ない。しか
も、経費のかかるワイヤーボンディンが省略される。このことには、搬送要素の
構造寸法が全体により小さいという有利な効果がさらにある。さらに、こうして
本発明にしたがって形成された接触面とＩＣモジュールの接点との間のこの電導
性の接続部は、既に使用されている金の細い導線よりも機械的な負荷に対して遥
かに強い。The method according to the invention for producing a transport element for an IC module for use in a chip card comprises, on the one hand, a plurality of conductive contact surfaces and a connection between these contact surfaces and a plurality of contacts. There is an advantageous effect that it is formed in one step. Expensive and environmentally damaging plating for forming contact surfaces on the synthetic resin substrate is no longer necessary. Moreover, costly wire bonds are omitted. This has the further advantageous effect that the structural dimensions of the transport elements are smaller overall. Furthermore, this conductive connection between the contact surface thus formed according to the invention and the contacts of the IC module is much more resistant to mechanical loads than the fine gold wires already used. .

【００１２】 以下に、本発明を図面に基づいて詳しく説明する。Hereinafter, the present invention will be described in detail with reference to the drawings.

【００１３】 図１中には、チップカード (１) の正面が示されている。搬送要素（４）の電
気的な接触面（５）が見て取れる。チップカード読取器が、対応する接触ユニッ
トを有する。これらの接触面（５）は、これらの接触ユニットを介してこのチッ
プ読取器内の電子回路に電気接続される。図２中には、チップカード（１）の搬
送要素（４）の領域内の断面が示されている。概略的に示された搬送要素（４）
だけが、カード本体 (２) の二段式で袋小路状の空洞部（３）内に存在する。こ
の概略的に示された搬送要素 (４) は、この搬送要素（４）をカード本体内に埋
め込むために２つの部分だけから構成される、すなわち接触面（５）がその上に
配置されている第１部材と、その中にＩＣモジュール（７）が内蔵されているク
ラッドケース（６）の形をした第２部材とから構成される。この場合、合成樹脂
基板（１０）とこの合成樹脂基板 (１０) の上に存在する接触面（５）とから形
成されたこの第１部材は、両側面方向にこの第１部材より張り出している。この
場合、この搬送要素 (４) は、この第２部材より張り出しているこの第１部材の
領域でグルテンによって支持肩部(Auflageschulter) に沿って固定される。ＩＣ
モジュール（７）を保護するように包囲するこのクラッドケース（６）は、本発
明にしたがって製造されたこの搬送要素（４）に対して有益であるが、必ずしも
必要ない。何故なら、容易に破損しやすい金の細い導線を保護することはないか
らである。FIG. 1 shows the front of the chip card (1). The electrical contact surface (5) of the transport element (4) can be seen. A chip card reader has a corresponding contact unit. These contact surfaces (5) are electrically connected to the electronics in the chip reader via these contact units. FIG. 2 shows a cross section in the area of the transport element (4) of the chip card (1). Conveying element (4) shown schematically
Is present in the two-stage, blind-path-like cavity (3) of the card body (2). This schematically illustrated transport element (4) consists of only two parts for embedding this transport element (4) in the card body, ie the contact surface (5) is arranged thereon And a second member in the form of a clad case (6) having an IC module (7) built therein. In this case, the first member formed from the synthetic resin substrate (10) and the contact surface (5) existing on the synthetic resin substrate (10) protrudes from the first member in both side surface directions. . In this case, the transport element (4) is fixed along the supporting shoulder by gluten in the area of the first member which extends from the second member. IC
This cladding case (6) surrounding the module (7) to protect it is beneficial, but not necessary, for this transport element (4) manufactured according to the invention. This is because it does not protect thin gold wires that are easily broken.

【００１４】 図３中には、複数の接点（８）を有するＩＣモジュール（モノリシック半導体
モジュール，７）の正面図が示されている。これらの接点 (８) は、多くの場合
アルミニウム又は銅から成る扁平な要素である。さらに、このＩＣモジュール (
７) の表面が、これらの接点（８）上を除いて絶縁保護膜（９）を有する。この
場合、これらの接点 (８) は、この絶縁保護膜（９）と同一平面に密接されても
よいし−図５参照−、この保護膜（９）から突出してもよいし−図６参照−、又
はこの絶縁保護膜（９）より低い位置に形成してもよい。FIG. 3 shows a front view of an IC module (monolithic semiconductor module, 7) having a plurality of contacts (8). These contacts (8) are flat elements, often made of aluminum or copper. Furthermore, this IC module (
7) has an insulating protective film (9) except on these contacts (8). In this case, these contacts (8) may be in close contact with the insulating protective film (9) on the same plane-see FIG. 5-or may protrude from the protective film (9)-see FIG. -Or may be formed at a position lower than the insulating protective film (9).

【００１５】 図４中には、接触面（５）が本発明にしたがって形成される合成樹脂基板（１
０）が示されている。この合成樹脂基板 (１０) は、複数のホール（１１）を有
する。これらのホール (１１) は、ＩＣモジュール (７) の複数の接点（８）に
一致する。すなわち、この合成樹脂基板（１０）内のこれらのホール（１１）の
数と配置が、このＩＣモジュール（７）上のこれらの接点（８）の数と配置に一
致する。これらのホール（１１）の直径とその結合構造が、これらの接点（８）
の直径とその結合構造に一致しうる。しかし、これらのホール（１１）の直径を
これらの接点（８）の直径より大きく又は小さく形成することも提唱されている
。また、ホール（１１）を円形にも長方形にもすることも考えられる。これらの
ホール（１１）は、特に合成樹脂基板（１０）を穿孔することによって形成され
る。特に１枚の被膜（１２）が、合成樹脂基板（１０）上に接触面（５）を形成
するレジストマスク (１２) としてこの合成樹脂基板（１０）上に存在する。こ
の被膜 (１２) は、接触面（５）を形成する開口部（１３）を有する。これらの
接触面（５）を本発明にしたがって形成した後、この被膜 (１２) はまた除去さ
れる。In FIG. 4, a contact surface (5) is formed according to the invention on a synthetic resin substrate (1).
0) is shown. This synthetic resin substrate (10) has a plurality of holes (11). These holes (11) correspond to a plurality of contacts (8) of the IC module (7). That is, the number and arrangement of these holes (11) in the synthetic resin substrate (10) correspond to the number and arrangement of these contacts (8) on the IC module (7). The diameter of these holes (11) and their coupling structure are
And its coupling structure. However, it has also been proposed to make the diameter of these holes (11) larger or smaller than the diameter of these contacts (8). It is also conceivable to make the hole (11) circular or rectangular. These holes (11) are formed, in particular, by drilling a synthetic resin substrate (10). In particular, one coating (12) is present on the synthetic resin substrate (10) as a resist mask (12) forming a contact surface (5) on the synthetic resin substrate (10). This coating (12) has an opening (13) forming a contact surface (5). After forming these contact surfaces (5) according to the invention, the coating (12) is also removed.

【００１６】 搬送要素（４）を製造するためには、複数のホール（１１）を有する特に個々
に独立した合成樹脂基板（１０）をそれぞれ使用するのではなくて、１本の合成
樹脂基板のテープを使用する。複数のホール（１１）が、多数の搬送要素（４）
のためにこの合成樹脂基板のテープ上に存在する。１本の搬送要素のテープは、
搬送要素 (４) の製造後に使用される。このとき、個々の搬送要素が、この搬送
要素のテープから打抜かれることによって分割される。In order to manufacture the transport element (4), it is not necessary to use individual synthetic resin substrates (10) each having a plurality of holes (11), but to use one synthetic resin substrate. Use tape. A plurality of holes (11) have a large number of transport elements (4)
For this reason, it is present on the tape of this synthetic resin substrate. The tape of one transport element is
Used after the manufacture of the transport element (4). At this time, the individual transport elements are divided by being punched from the tape of this transport element.

【００１７】 ＩＣモジュール (７) は、接点（８）が合成樹脂基板（１０）内のホール（１
１）に対して位置を精確にして配置されているように、特にグルテン（１４）に
よって合成樹脂基板 (１０) 上に固定される。−例えば粘着性の水滴の形をした
−グルテン（１４）が、ＩＣモジュール（７）上に又は合成樹脂基板（１０）上
に又はこれらの双方の上に予め塗布される。この場合、薄い粘着膜が合成樹脂基
板（１０）上にＩＣモジュール（７）を固定するときに形成されるように、グル
テンの量が配量される。しかし、この薄い粘着膜は、ＩＣモジュール (７) 内の
接点（８）まで到達しない。ＩＣモジュール（７）は、特に光学的な認識システ
ム、例えばデジタルカメラの助けをかりて合成樹脂基板（１０）上に位置を精確
にして固定される。この場合、合成樹脂基板 (１０) 内のホール (１１) と接点
（８）とが完全に一致して重なるときに初めて、ＩＣモジュール（７）が固定さ
れる。この場合、−既に上述したように−別々の合成樹脂基板（１０）が生産中
に使用されるのではなくて、１つのローラから電動的にほどかされる１本の合成
樹脂基板テープが使用される。ＩＣモジュール (７) は、特にＩＣモジュール（
７）の接点（８）の反対側の面に吸着する真空吸着器によって合成樹脂テープへ
供給される。ＩＣモジュール（７）を位置を精確にして固定するため、合成樹脂
基板の機械的な輸送及びＩＣモジュール（７）の機械的な供給が、光学的な認識
ステーションによって監視され制御される。In the IC module (7), the contact (8) has a hole (1) in the synthetic resin substrate (10).
It is fixed on the synthetic resin substrate (10), in particular by gluten (14), so that it is positioned precisely with respect to 1). Gluten (14), for example in the form of a sticky water droplet, is pre-applied on the IC module (7) or on the plastic substrate (10) or both. In this case, the amount of gluten is metered such that a thin adhesive film is formed when fixing the IC module (7) on the synthetic resin substrate (10). However, this thin adhesive film does not reach the contact (8) in the IC module (7). The IC module (7) is precisely fixed on the plastic substrate (10) with the aid of an optical recognition system, for example a digital camera. In this case, the IC module (7) is fixed only when the hole (11) in the synthetic resin substrate (10) and the contact (8) completely coincide and overlap. In this case, as already mentioned above, rather than using a separate synthetic resin substrate (10) during production, a single synthetic resin substrate tape unwound electrically from one roller is used. Is done. IC modules (7) are especially IC modules (
It is supplied to the synthetic resin tape by a vacuum suction device that suctions on the surface opposite to the contact (8) of 7). In order to fix the position of the IC module (7) precisely, the mechanical transport of the plastic substrate and the mechanical supply of the IC module (7) are monitored and controlled by an optical recognition station.

【００１８】 本発明の方法では、合成樹脂基板テープが、中間製品（１５）として使用され
る。多数のＩＣモジュール（７）が、それぞれそれらの接点（８）で合成樹脂基
板 (１０) の複数のホール（１１）に対して位置を精確にしてこの合成樹脂基板
テープ上に固定されている。−先に既に述べたように−複数の開口部（１３）を
有する１枚の被膜（１２）が、レジストマスク（１２）としてこの合成樹脂基板
テープ上に存在する。In the method of the present invention, a synthetic resin substrate tape is used as an intermediate product (15). A large number of IC modules (7) are fixed on the synthetic resin substrate tape with their contacts (8) precisely positioned with respect to the plurality of holes (11) of the synthetic resin substrate (10). -As already mentioned above-a coating (12) having a plurality of openings (13) is present on this synthetic resin substrate tape as a resist mask (12).

【００１９】 図７中には、真空設備（１６）が示されている。ガス相から金属を析出するこ
とによってＩＣモジュール（７）の接触面（５）及びこの接触面（５）と接点（
８）との間の電導性の接続部（２０）を形成するための中間製品 (１５) が、こ
の真空設備（１６）内に格納される。金属が加熱されることによって、蒸着すべ
き金属（ここでは、金，ＡU ）のそれに対応した高い蒸気圧が、この真空設備内
で得られる。このことは、例えば被蒸着物品を電子的にボンバードメント(Elekt
ronenbeschuss)することによって公知の方法で直接的に又は間接的に実施される
。FIG. 7 shows a vacuum facility (16). By depositing metal from the gas phase, the contact surface (5) of the IC module (7) and the contact surface (5)
An intermediate product (15) for forming an electrically conductive connection (20) to and from (8) is stored in this vacuum installation (16). By heating the metal, a correspondingly high vapor pressure of the metal to be deposited (here, gold, A U ) is obtained in this vacuum installation. This means that e.g. electronically bombardment
in a known manner, directly or indirectly.

【００２０】 合成樹脂基板（１０）上へ析出すべき金属がイオンでボンバードメントされる
ならば、ガス相からの金属の析出は、このときに材料をこの析出され得る合成樹
脂基板（１０）方向にスパッタするためのいわゆるスパッタ設備内でも実施し得
る。If the metal to be deposited on the synthetic resin substrate (10) is bombarded with ions, the deposition of the metal from the gaseous phase depends on the material then being deposited in the direction of the synthetic resin substrate (10). It can also be carried out in a so-called sputter facility for sputtering.

【００２１】 ガス相から金属を析出させる方法が、蒸着時でもスパッタ時でも重要である。
これらの両方法は、英語の技術用語“Physical Vapor Deposition ”（ＰＶＤ；
物理蒸着法) と略記される。The method of depositing a metal from a gas phase is important at the time of vapor deposition and sputtering.
Both of these methods are based on the English technical term "Physical Vapor Deposition"(PVD;
(Physical vapor deposition method).

【００２２】 このＰＶＤ法では、レジストマスク（１２）−ここでは合成樹脂基板（１０）
上の複数の開口部（１３）を有する１枚の被膜（１２）−でマスクされなかった
この合成樹脂基板（１０）の領域（１３）に向けてガス相から金属（１９）を析
出させることによって、電導性の接触面（５）が形成される。同時に、ガス状の
金属粒子／原子が、この合成樹脂基板（１０）内の複数のホール（１１）を通り
抜けてＩＣモジュール (７) の複数の接点（８）まで達する。この場合、金属が
、ＩＣモジュール (７) のこれらの接点（８）上と、この合成樹脂基板 (１０)
内のこれらのホール（１１）の内壁面上の双方で析出する。最終的に、貫通した
金属被膜部が、複数の接触面（５，１９）の電導性の接続部（２０）としてこの
合成樹脂基板（１０）内のこれらのホール（１１）の内壁面にわたってこのＩＣ
モジュール（７）のこれらの接点（８）まで達して形成される。蒸着速度又はス
パッタ速度（１秒あたりに析出される層の厚さ）によっては、合成樹脂基板 (１
０) 内のホール (１１) が析出される金属で完全に充填され得る。ガス状の金属
粒子が、拡散によってこれらのホール（１１）を通り抜けてこれらの接点（８）
に隣接した領域内まで到達し得り、その領域内に沈積する。そのため、少なくと
もこれらの接点（８）が、効果的な方法で確実にその「接触金属」によって完全
に被覆される。In this PVD method, a resist mask (12) —here, a synthetic resin substrate (10)
Depositing the metal (19) from the gas phase towards the region (13) of the synthetic resin substrate (10) which has not been masked by the single coating (12) having a plurality of openings (13) above. This forms a conductive contact surface (5). At the same time, gaseous metal particles / atoms pass through the plurality of holes (11) in the synthetic resin substrate (10) and reach the plurality of contacts (8) of the IC module (7). In this case, the metal is placed on these contacts (8) of the IC module (7) and on the synthetic resin substrate (10).
Precipitate on both of the inner wall surfaces of these holes (11). Eventually, the penetrated metal coating part is formed as an electrically conductive connection part (20) of the plurality of contact surfaces (5, 19) over the inner wall surface of these holes (11) in the synthetic resin substrate (10). IC
It is formed up to these contacts (8) of the module (7). Depending on the deposition rate or sputtering rate (thickness of the layer deposited per second), the synthetic resin substrate (1
The hole (11) in 0) can be completely filled with the deposited metal. Gaseous metal particles pass through these holes (11) by diffusion and pass through these contacts (8).
Can be reached in the area adjacent to and is deposited in that area. This ensures that at least these contacts (8) are completely covered by the "contact metal" in an effective manner.

【００２３】 良好な金属の析出及びその析出された金属の良好な付着を合成樹脂基板上で保
証するため、この合成樹脂基板が、例えばプラズマ炉内で予め表面処理されても
よい。この場合、実際にその金属を析出する前にこの表面処理を蒸着設備又はス
パッタ設備自体の内で実施することも提唱されている。In order to ensure good metal deposition and good adhesion of the deposited metal on the synthetic resin substrate, the synthetic resin substrate may be pre-treated, for example in a plasma furnace. In this case, it has also been proposed to carry out this surface treatment in the deposition equipment or the sputtering equipment itself before actually depositing the metal.

【００２４】 本発明のＰＶＤ法の使用態様に対する一実施形では、２種類の又は多種の異な
る金属を連続して析出させることが提唱されている。In one embodiment for the use of the PVD method according to the invention, it is proposed to deposit two or many different metals in succession.

【００２５】 図８中には、本発明にしたがってＰＶＤ法で製造された完全な搬送要素（４）
が示されている。この場合、合成樹脂基板（１０）とＩＣモジュール（７）との
間の領域（２１）−極めて薄い層−が、硬化可能な絶縁溶液（１７）−いわゆる
アンダーフィラー (underfiller)−で充填されている。この充填材は、毛管引力
のために合成樹脂基板（１０）とＩＣモジュール（７）との間のこの領域（２１
）内で均一に分散する。これによって、ＩＣモジュール（７）がこの合成樹脂基
板 (１０) 上に機械的にさらに補強されて固定される。しかも、これによって、
このＩＣモジュールの表面が劣化しない。このＩＣモジュールをさらに保護する
ため、このＩＣモジュールは、特にクラッドケース（６）を形成する封止用コン
パウンドで封止される。FIG. 8 shows a complete transport element (4) manufactured by the PVD method according to the invention.
It is shown. In this case, the region (21) between the synthetic resin substrate (10) and the IC module (7)-an extremely thin layer-is filled with a curable insulating solution (17)-a so-called underfiller-. I have. This filler fills this area (21) between the plastic substrate (10) and the IC module (7) due to capillary attraction.
Disperse evenly within Thus, the IC module (7) is mechanically further reinforced and fixed on the synthetic resin substrate (10). Moreover, by this,
The surface of the IC module does not deteriorate. In order to further protect the IC module, it is sealed with a sealing compound which forms in particular a cladding case (6).

【００２６】 先のＰＶＤ法の代わりとして、本発明により、電導性のペースト又は溶液（１
８）が乾燥フィルムレジスト（１２）によってマスクされなかった合成樹脂基板
（１０）の領域（１３）上に塗布されるように、合成樹脂基板テープ上に固定さ
れたＩＣモジュール（７）を有するこの合成樹脂基板テープから成る中間製品（
１５）をさらに加工して、この合成樹脂基板（１０）上に電気的な接触面（５）
を形成することが提唱されている。このことは、シルクスクリーン印刷又はスク
リーン印刷におけるようにドクターブレードで実施される。この場合でも、電導
性のペースト又は溶液が、合成樹脂基板（１０）のホール（１１）内へ進入し、
これらのホール（１１）を通り抜けてＩＣモジュール（７）の接点（８）まで達
して電導性の接続部（２０）を形成する。この場合、これらのホール (１１) は
、電導性のペースト又は溶液（１８）で完全に満たされる。この目的のために、
熱的に硬化可能なペースト又は溶液（１８）が特に使用される。引続き、このと
きも、劣化させないために、合成樹脂基板（１０）とＩＣモジュール（７）との
間の領域 (２１) が、硬化可能な絶縁溶液（１７）で充填される。As an alternative to the preceding PVD method, according to the present invention, a conductive paste or solution (1
This has an IC module (7) fixed on a synthetic resin substrate tape so that 8) is applied on the area (13) of the synthetic resin substrate (10) that was not masked by the dry film resist (12). Intermediate product consisting of synthetic resin substrate tape (
15) is further processed to form an electrical contact surface (5) on the synthetic resin substrate (10).
It has been proposed to form This is performed with a doctor blade as in silk screen printing or screen printing. Also in this case, the conductive paste or solution enters the hole (11) of the synthetic resin substrate (10),
Through these holes (11), the contact (8) of the IC module (7) is reached to form a conductive connection (20). In this case, these holes (11) are completely filled with a conductive paste or solution (18). For this purpose,
A thermally curable paste or solution (18) is used in particular. Subsequently, also in this case, the region (21) between the synthetic resin substrate (10) and the IC module (7) is filled with a curable insulating solution (17) so as not to deteriorate.

【００２７】 ＰＶＤ法と電導性のペースト又は溶液の塗布とを組合わせることも提唱されて
いる (図示せず）。この場合、まず、接触面とこれらの接触面を接点に接続する
ための接続部とを形成する薄い金属の層がこのＰＶＤ法で析出される。引続き、
電導性のペースト／溶液がこうして析出されたこの金属の層の上に塗布される。It has also been proposed to combine the PVD method with the application of a conductive paste or solution (not shown). In this case, first a thin metal layer, which forms the contact surfaces and the connections for connecting these contact surfaces to the contacts, is deposited by this PVD method. Continued,
An electrically conductive paste / solution is applied over the metal layer thus deposited.

【００２８】 さらに、このＰＶＤ法の実施形では、レジストマスクが省略される。この場合
、引続き、絶縁性の中間空間が、レーザービームを用いて金属の一部を除去する
ことによって複数の接触面の間に（請求項４に関係なく）形成される。Further, in the embodiment of the PVD method, the resist mask is omitted. In this case, an insulating intermediate space is subsequently formed (regardless of claim 4) between the plurality of contact surfaces by removing a part of the metal with a laser beam.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 チップカードの正面図である。FIG. 1 is a front view of a chip card.

【図２】 搬送要素領域内のチップカードの断面図である。FIG. 2 is a sectional view of the chip card in a transport element area.

【図３】 複数の接点を有するＩＣモジュールの正面図である。FIG. 3 is a front view of an IC module having a plurality of contacts.

【図４】 レジストマスクとして合成樹脂基板上に配置された被膜を有する
この合成樹脂基板の断面図である。FIG. 4 is a cross-sectional view of the synthetic resin substrate having a coating disposed on the synthetic resin substrate as a resist mask.

【図５】 異なって形成されたＩＣモジュールの断面図である。FIG. 5 is a cross-sectional view of an IC module formed differently.

【図６】 異なって形成されたＩＣモジュールの断面図である。FIG. 6 is a cross-sectional view of an IC module formed differently.

【図７】 真空設備内で合成樹脂基板上に固定されたＩＣモジュールを有す
るこの合成樹脂基板の概略図である。FIG. 7 is a schematic view of a synthetic resin substrate having an IC module fixed on the synthetic resin substrate in a vacuum facility.

【図８】 搬送要素の断面図である。FIG. 8 is a sectional view of a transport element.

【図９】 保護用のクラッドケースでさらに保護されている搬送要素の断面
図である。FIG. 9 is a sectional view of the transport element further protected by a protective cladding case.

【図１０】 別の搬送要素の断面図である。FIG. 10 is a sectional view of another transport element.

【符号の説明】[Explanation of symbols]

１ チップカード ２ カード本体 ３ 空洞部 ４ 搬送要素(Traegerelement) ５ 接触面 ６ クラッドケース(Gussgehaeuse) ７ ＩＣモジュール ８ 接点 ９ 絶縁保護膜 １０ 合成樹脂基板 １１ ホール(Aussparungen) １２ レジストマスク，被膜(Folie) １３ 開口部 １４ グルテン １５ 中間製品 １６ 真空設備 １７ 絶縁溶液 １８ 電導性ペースト １９ 金属被膜部 ２０ 接続部 ２１ 領域 DESCRIPTION OF SYMBOLS 1 Chip card 2 Card body 3 Hollow part 4 Transport element (Traegerelement) 5 Contact surface 6 Cladding case (Gussgehaeuse) 7 IC module 8 Contact 9 Insulation protective film 10 Synthetic resin substrate 11 Hole (Aussparungen) 12 Resist mask, film (Folie) DESCRIPTION OF SYMBOLS 13 Opening part 14 Gluten 15 Intermediate product 16 Vacuum equipment 17 Insulating solution 18 Conductive paste 19 Metal coating part 20 Connection part 21 area

【手続補正書】[Procedure amendment]

【提出日】平成１２年６月２２日（２０００．６．２２）[Submission Date] June 22, 2000 (2000.6.22)

【手続補正１】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００１３[Correction target item name] 0013

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【００１３】 図１中には、チップカード (１) の正面が示されている。搬送要素（４）の電
気的な接触面（５）が見て取れる。チップカード読取器が、対応する接触ユニッ
トを有する。これらの接触面（５）は、これらの接触ユニットを介してこのチッ
プ読取器内の電子回路に電気接続される。図２中には、チップカード（１）の搬
送要素（４）の領域内の断面が示されている。概略的に示された搬送要素（４）
だけが、カード本体 (２) の二段式で袋小路状の空洞部（３）内に存在する。こ
の概略的に示された搬送要素 (４) は、この搬送要素（４）をカード本体内に埋
め込むために２つの部分だけから構成される、すなわち接触面（５）がその上に
配置されている第１部材と、その中にＩＣモジュール（７）が内蔵されているク
ラッドケース（６）の形をした第２部材とから構成される。この場合、合成樹脂
基板（１０）とこの合成樹脂基板 (１０) の上に存在する接触面（５）とから形
成されたこの第１部材は、両側面方向にこの第２部材より張り出している。この
場合、この搬送要素 (４) は、この第２部材より張り出しているこの第１部材の
領域でグルテンによってカード本体の空洞部（３）の支持肩部(Auflageschulter
) に沿って固定される。ＩＣモジュール（７）を保護するように包囲するこのク
ラッドケース（６）は、本発明にしたがって製造されたこの搬送要素（４）に対
して有益であるが、必ずしも必要ない。何故なら、容易に破損しやすい金の細い
導線を保護することはないからである。FIG. 1 shows the front of the chip card (1). The electrical contact surface (5) of the transport element (4) can be seen. A chip card reader has a corresponding contact unit. These contact surfaces (5) are electrically connected to the electronics in the chip reader via these contact units. FIG. 2 shows a cross section in the area of the transport element (4) of the chip card (1). Conveying element (4) shown schematically
Is present in the two-stage, blind-path-like cavity (3) of the card body (2). This schematically illustrated transport element (4) consists of only two parts for embedding this transport element (4) in the card body, ie the contact surface (5) is arranged thereon And a second member in the form of a clad case (6) having an IC module (7) built therein. In this case, the first member formed of the synthetic resin substrate (10) and the contact surface (5) existing on the synthetic resin substrate (10) projects from the second member in the direction of both side surfaces. . In this case, the transport element (4) is supported by gluten in the region of the first member, which extends from the second member, by means of gluten in the support shoulder of the cavity (3) of the card body.
) Is fixed along. This cladding case (6) surrounding the IC module (7) to protect it is beneficial, but not necessary, for this transport element (4) manufactured according to the invention. This is because it does not protect thin gold wires that are easily broken.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/32 Ｈ０５Ｋ 3/32 Ｚ Ｇ０６Ｋ 19/00 Ｋ Ｆターム(参考） 2C005 NA02 NA34 PA01 RA15 RA22 5B035 AA04 BA05 BB09 BC00 CA01 CA08 5E319 AA03 AB06 AC02 BB20 CC03 CC70 CD04 CD15 GG20 5E339 AB02 AC01 AD01 AE01 BC01 BD08 BD11 BE05 DD03 EE01 5E343 AA02 AA12 BB09 BB23 BB72 DD01 DD26 ER35 GG11 【要約の続き】 が、このレジストマスク（１２）でマスクされなかった この合成樹脂基板（１０）の領域（１３）上へガス相か ら金属を析出することによってか又は電導性のペースト ／溶液を塗布することによって形成される。──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/32 H05K 3/32 Z G06K 19/00 K F Term (Reference) 2C005 NA02 NA34 PA01 RA15 RA22 5B035 AA04 BA05 BB09 BC00 CA01 CA08 5E319 AA03 AB06 AC02 BB20 CC03 CC70 CD04 CD15 GG20 5E339 AB02 AC01 AD01 AE01 BC01 BD08 BD11 BE05 DD03 EE01 5E343 AA02 AA12 BB09 BB23 BB72 DD01 DD26 ER35 GG11 It is formed by depositing metal from the gas phase onto the unmasked area (13) of the synthetic resin substrate (10) or by applying a conductive paste / solution.

Claims (7)

【特許請求の範囲】[Claims] 【請求項０１】 １つの搬送要素（４）が１枚の電気絶縁性の合成樹脂基板
（１０）上に電導性の複数の接触面（５）を有し、これらの接触面（５）が１つ
のＩＣモジュール（７）に対応する複数の接点（８）に電導的に接続されている
、チップカード（１）内に取付けるためのこのＩＣモジュール（７）用のこの搬
送要素（４）を製造する方法において、 − 第１ステップで、ＩＣモジュール（７）の複数の接点（８）に一致する複数 のホール（１１）が、合成樹脂基板 (１０) に形成され、 − 第２のステップで、これらの接点（８）がこの合成樹脂基板（１０）内のこ れらのホール（１１）に対して位置を精確にして配置されているように、この ＩＣモジュール（７）がこの合成樹脂基板（１０）上のこれらの接点（８）を 有するこのＩＣモジュール（７）の面に固定され、 − 第３のステップで、レジストマスク（１２）を使用しながら、複数の電導性 の接続部（２０）が、この合成樹脂基板（１０）内のこれらのホール（１１） 貫通してこのＩＣモジュール（７）の接点（８）まで形成されると同時に、電 導性の接触面（５）が、このレジストマスク（１２）でマスクされなかったこ の合成樹脂基板（１０）の領域（１３）上へガス相から金属を析出することに よって形成されることを特徴とする方法。A single transport element (4) has a plurality of electrically conductive contact surfaces (5) on one electrically insulating synthetic resin substrate (10), and these contact surfaces (5) are This transport element (4) for this IC module (7) for mounting in a chip card (1), electrically connected to a plurality of contacts (8) corresponding to one IC module (7). In a method for manufacturing:-in a first step, a plurality of holes (11) corresponding to a plurality of contacts (8) of an IC module (7) are formed in a synthetic resin substrate (10); The IC module (7) is made of this synthetic resin so that these contacts (8) are precisely positioned with respect to these holes (11) in the synthetic resin substrate (10). This I with these contacts (8) on the substrate (10) Fixed in the plane of the C-module (7),-in a third step, using a resist mask (12), a plurality of electrically conductive connections (20) are made in these synthetic resin substrates (10). At the same time, the contact (8) of the IC module (7) is formed through the hole (11) and the conductive contact surface (5) is not masked by the resist mask (12). A method characterized by being formed by depositing a metal from a gas phase onto a region (13) of a resin substrate (10). 【請求項０２】 １つの搬送要素（４）が１枚の電気絶縁性の合成樹脂基板
（１０）上に電導性の複数の接触面（５）を有し、これらの接触面（５）が１つ
のＩＣモジュール（７）に対応する複数の接点（８）に電導的に接続されている
、チップカード（１）内に取付けるためのこのＩＣモジュール（７）用のこの搬
送要素（４）を製造する方法において、 − 第１ステップで、ＩＣモジュール（７）の複数の接点（８）に一致する複数 のホール（１１）が、合成樹脂基板 (１０) に形成され、 − 第２のステップで、これらの接点（８）がこの合成樹脂基板（１０）内のこ れらのホール（１１）に対して位置を精確にして配置されているように、この ＩＣモジュール（７）がこの合成樹脂基板（１０）上のこれらの接点（８）を 有するこのＩＣモジュール（７）の面に固定され、 − レジストマスク（１２）を使用しながら、複数の電導性の接続部（２０）が 、この合成樹脂基板（１０）内のこれらのホール（１１）貫通してこのＩＣモ ジュール（７）の接点（８）まで形成されると同時に、電導性の接触面（５） が、マスクされなかったこの合成樹脂基板（１０）の領域（１３）上へ電導性 のペースト又は溶液（１８）を塗布することによって形成されることを特徴と する方法。A transport element (4) has a plurality of electrically conductive contact surfaces (5) on one electrically insulating synthetic resin substrate (10), and these contact surfaces (5) are This transport element (4) for this IC module (7) for mounting in a chip card (1), electrically connected to a plurality of contacts (8) corresponding to one IC module (7). In a method for manufacturing:-in a first step, a plurality of holes (11) corresponding to a plurality of contacts (8) of an IC module (7) are formed in a synthetic resin substrate (10); The IC module (7) is made of this synthetic resin so that these contacts (8) are precisely positioned with respect to these holes (11) in the synthetic resin substrate (10). This I with these contacts (8) on the substrate (10) Fixed on the surface of the C-module (7), a plurality of electrically conductive connections (20) penetrate these holes (11) in the synthetic resin substrate (10) while using a resist mask (12). At the same time as the contact (8) of the IC module (7) is formed, the conductive contact surface (5) is transferred to the unmasked area (13) of the synthetic resin substrate (10). A method characterized by being formed by applying a conductive paste or solution (18). 【請求項０３】 レジストマスク（１２）は、合成樹脂基板（１０）上に配
置された１枚の被膜によって形成され、このレジストマスク（１２）は、複数の
接触面（５）を形成する複数の開口部（１３）を有し、この場合、この被膜は、
これらの接触面 (５) の完成後にまた除去されることを特徴とする請求項１又は
２に記載の方法。The resist mask (12) is formed by a single film disposed on a synthetic resin substrate (10), and the resist mask (12) forms a plurality of contact surfaces (5). Having an opening (13) in which the coating is
3. The method as claimed in claim 1, wherein the contact surfaces are removed after completion. 【請求項０４】 １つの搬送要素（４）が１枚の電気絶縁性の合成樹脂基板
（１０）上に電導性の複数の接触面（５）を有し、これらの接触面（５）が１つ
のＩＣモジュール（７）に対応する複数の接点（８）に電導的に接続されている
、チップカード（１）内に取付けるためのこのＩＣモジュール（７）用のこの搬
送要素（４）を製造する方法において、 − 第１ステップで、ＩＣモジュール（７）の複数の接点（８）に一致する複数 のホール（１１）が、合成樹脂基板 (１０) に形成され、 − 第２のステップで、これらの接点（８）がこの合成樹脂基板（１０）内のこ れらのホール（１１）に対して位置を精確にして配置されているように、この ＩＣモジュール（７）がこの合成樹脂基板（１０）上のこれらの接点（８）を 有するこのＩＣモジュール（７）の面に固定され、 − 第３のステップで、複数の電導性の接続部（２０）が、この合成樹脂基板（ １０）内のこれらのホール（１１）貫通してこのＩＣモジュール（７）の接点 （８）まで形成されると同時に、１枚の金属被膜部（１９）が、ガス相から金 属（１９）をこの合成樹脂基板（１０）上へ析出させることによってこれらの 電導性の接触面（５）に対して形成され、 − 第４のステップで、この金属被膜部（１９）がレーザービームで照射され、 その金属の一部が除去され、これによって絶縁性の中間空間がこれらの接触面 （５）の間に形成されることを特徴とする方法。A transport element (4) has a plurality of electrically conductive contact surfaces (5) on one electrically insulating synthetic resin substrate (10), and these contact surfaces (5) are This transport element (4) for this IC module (7) for mounting in a chip card (1), electrically connected to a plurality of contacts (8) corresponding to one IC module (7). In a method for manufacturing:-in a first step, a plurality of holes (11) corresponding to a plurality of contacts (8) of an IC module (7) are formed in a synthetic resin substrate (10); The IC module (7) is made of this synthetic resin so that these contacts (8) are precisely positioned with respect to these holes (11) in the synthetic resin substrate (10). This I with these contacts (8) on the substrate (10) Fixed in the plane of the C-module (7);-in a third step, a plurality of electrically conductive connections (20) are passed through these holes (11) in the plastic substrate (10) and the IC At the same time as the contacts (8) of the module (7) are formed, a single metallization (19) is formed by depositing a metal (19) from the gas phase onto this synthetic resin substrate (10). A fourth step, in which, in a fourth step, the metallization (19) is illuminated with a laser beam to remove a part of the metal, thereby providing an insulating layer; A method characterized in that an intermediate space is formed between these contact surfaces (5). 【請求項０５】 ＩＣモジュール (７) は、グルテン（１４）によって合成
樹脂基板（１０）上に固定されることを特徴とする請求項１〜４のいずれか１項
に記載の方法。The method according to any of the preceding claims, wherein the IC module (7) is fixed on the synthetic resin substrate (10) by gluten (14). 【請求項０６】 合成樹脂基板（１０）とＩＣモジュール（７）との間の領
域 (２１) が、硬化可能な絶縁溶液（１７）で充填されることを特徴とする請求
項１〜５のいずれか１項に記載の方法。16. The method according to claim 1, wherein the region between the synthetic resin substrate and the IC module is filled with a curable insulating solution. A method according to any one of the preceding claims. 【請求項０７】 ＩＣモジュール (７) は、保護するケース（６）を形成す
る封止コンパウンドで封止されることを特徴とする請求項１〜６のいずれか１項
に記載の方法。07. The method according to claim 1, wherein the IC module is sealed with a sealing compound forming a protective case.
JP2000575078A 1998-10-05 1999-09-30 Method of manufacturing a transport element for an IC module for mounting in a chip card Pending JP2002526869A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19845665.4 1998-10-05
DE19845665A DE19845665C2 (en) 1998-10-05 1998-10-05 Method for producing a carrier element for an IC chip for installation in chip cards
PCT/DE1999/003150 WO2000021027A1 (en) 1998-10-05 1999-09-30 Method for producing a supporting element for an integrated circuit module for placement in chip cards

Publications (1)

Publication Number Publication Date
JP2002526869A true JP2002526869A (en) 2002-08-20

Family

ID=7883345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000575078A Pending JP2002526869A (en) 1998-10-05 1999-09-30 Method of manufacturing a transport element for an IC module for mounting in a chip card

Country Status (5)

Country Link
EP (1) EP1034510A1 (en)
JP (1) JP2002526869A (en)
AU (1) AU1262400A (en)
DE (1) DE19845665C2 (en)
WO (1) WO2000021027A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334312A (en) * 2001-05-11 2002-11-22 Dainippon Printing Co Ltd Contact/non-contact combination type ic module and its manufacturing method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745163B1 (en) 2000-09-27 2004-06-01 International Business Machines Corporation Method and system for synchronizing audio and visual presentation in a multi-modal content renderer
DE10311696A1 (en) * 2003-03-17 2004-10-07 Infineon Technologies Ag smart card
DE10334578A1 (en) 2003-07-28 2005-03-10 Infineon Technologies Ag Chip card, chip card module and method for producing a chip card module
DE10345257B4 (en) 2003-09-29 2008-10-02 Infineon Technologies Ag Chip card with contact fields and method for producing such contact fields
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7829386B2 (en) 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
DE102007054692A1 (en) * 2007-11-12 2009-05-20 Mühlbauer Ag Method for producing a transponder on a substrate
FI125526B (en) 2008-08-25 2015-11-13 Ge Embedded Electronics Oy Packaged Circuit Board Structure with Electronic Components and Method for Manufacture of Packaged Circuit Board Structure with Electronic Components

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3051195C2 (en) * 1980-08-05 1997-08-28 Gao Ges Automation Org Package for integrated circuit incorporated in identity cards
FR2527036A1 (en) * 1982-05-14 1983-11-18 Radiotechnique Compelec METHOD FOR CONNECTING A SEMICONDUCTOR TO ELEMENTS OF A SUPPORT, PARTICULARLY A PORTABLE CARD
US4889980A (en) * 1985-07-10 1989-12-26 Casio Computer Co., Ltd. Electronic memory card and method of manufacturing same
FR2671416B1 (en) * 1991-01-04 1993-04-23 Solaic Sa PROCESS FOR THE MANUFACTURE OF A MEMORY CARD AND MEMORY CARD THUS OBTAINED.
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
FR2740935B1 (en) * 1995-11-03 1997-12-05 Schlumberger Ind Sa METHOD FOR MANUFACTURING AN ASSEMBLY OF ELECTRONIC MODULES FOR ELECTRONIC MEMORY CARDS
DE19632113C1 (en) * 1996-08-08 1998-02-19 Siemens Ag Chip card, method for producing a chip card and semiconductor chip for use in a chip card

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334312A (en) * 2001-05-11 2002-11-22 Dainippon Printing Co Ltd Contact/non-contact combination type ic module and its manufacturing method

Also Published As

Publication number Publication date
EP1034510A1 (en) 2000-09-13
AU1262400A (en) 2000-04-26
DE19845665C2 (en) 2000-08-17
WO2000021027A1 (en) 2000-04-13
DE19845665A1 (en) 2000-04-20

Similar Documents

Publication Publication Date Title
KR960006763B1 (en) Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
US6822320B2 (en) Microelectronic connection components utilizing conductive cores and polymeric coatings
US7105915B1 (en) Chip carrier a chip module and method of manufacturing the chip module
CN102763494B (en) Conductor structural element and manufacture method thereof
US6515233B1 (en) Method of producing flex circuit with selectively plated gold
US6383401B1 (en) Method of producing flex circuit with selectively plated gold
KR19990014212A (en) Wiring board, manufacturing method thereof and electroless plating method
JP2002526869A (en) Method of manufacturing a transport element for an IC module for mounting in a chip card
CA2345037A1 (en) Method for producing a microtransponder
CN101604675A (en) Substrate and manufacture method thereof, circuit arrangement and manufacture method thereof
JP2006519475A (en) Free-standing contact structure formed directly on a module without casing
KR20170123238A (en) Semiconductor package and manufacturing method thereof
US6969917B2 (en) Electronic chip component with an integrated circuit and fabrication method
US6221229B1 (en) Method for forming metal conductor patterns on electrically insulating substrates and supports
CN1376308A (en) Sputtering process
KR20170142913A (en) Manufacturing method of semiconductor package
JP6457637B2 (en) Method for manufacturing substrate adapter, substrate adapter, and method for contacting semiconductor element
JP2003283071A (en) Solid wiring board and its producing method
TW200803661A (en) Circuit substrate and method of manufacture
US20230113930A1 (en) Temperature-sensor assembly and method for producing a temperature sensor assembly
US5095627A (en) Method for mounting of semiconductor crystals
EP0557812B1 (en) Printed circuit substrate with projected electrode and connection method
JP7049376B2 (en) How to make a spacer system, spacer system, use of spacer system and tip
JP2687604B2 (en) Method of manufacturing printed circuit board
US6500528B1 (en) Enhancements in sheet processing and lead formation

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040524

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802